DE3200042A1 - Datenverarbeitungsanlage mit cache-speicher - Google Patents

Datenverarbeitungsanlage mit cache-speicher

Info

Publication number
DE3200042A1
DE3200042A1 DE19823200042 DE3200042A DE3200042A1 DE 3200042 A1 DE3200042 A1 DE 3200042A1 DE 19823200042 DE19823200042 DE 19823200042 DE 3200042 A DE3200042 A DE 3200042A DE 3200042 A1 DE3200042 A1 DE 3200042A1
Authority
DE
Germany
Prior art keywords
memory
cache
data
signal
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823200042
Other languages
German (de)
English (en)
Other versions
DE3200042C2 (enrdf_load_stackoverflow
Inventor
Horace H. North Andover Mass. Tsiang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Wang Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wang Laboratories Inc filed Critical Wang Laboratories Inc
Publication of DE3200042A1 publication Critical patent/DE3200042A1/de
Application granted granted Critical
Publication of DE3200042C2 publication Critical patent/DE3200042C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0857—Overlapped cache accessing, e.g. pipeline by multiple requestors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
DE19823200042 1981-01-07 1982-01-04 Datenverarbeitungsanlage mit cache-speicher Granted DE3200042A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US22315481A 1981-01-07 1981-01-07

Publications (2)

Publication Number Publication Date
DE3200042A1 true DE3200042A1 (de) 1982-08-19
DE3200042C2 DE3200042C2 (enrdf_load_stackoverflow) 1991-03-07

Family

ID=22835271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823200042 Granted DE3200042A1 (de) 1981-01-07 1982-01-04 Datenverarbeitungsanlage mit cache-speicher

Country Status (10)

Country Link
JP (1) JPS57169990A (enrdf_load_stackoverflow)
BE (1) BE891723A (enrdf_load_stackoverflow)
CA (1) CA1175581A (enrdf_load_stackoverflow)
CH (1) CH656470A5 (enrdf_load_stackoverflow)
DE (1) DE3200042A1 (enrdf_load_stackoverflow)
FR (1) FR2497596B1 (enrdf_load_stackoverflow)
GB (1) GB2090681B (enrdf_load_stackoverflow)
IT (1) IT1154407B (enrdf_load_stackoverflow)
NL (1) NL8200043A (enrdf_load_stackoverflow)
SE (1) SE445270B (enrdf_load_stackoverflow)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617967A (ja) * 1984-06-15 1986-01-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Ｉ／ｏコントロ−ラ
AU5634086A (en) * 1985-05-06 1986-11-13 Wang Laboratories, Inc. Information processing system with enhanced instruction execution and support control
US4814981A (en) * 1986-09-18 1989-03-21 Digital Equipment Corporation Cache invalidate protocol for digital data processing system
DE3920883A1 (de) * 1989-06-26 1991-01-03 Siemens Ag Verfahren und anordnung zur erhoehung der verarbeitungsgeschwindigkeit der zentraleinheit einer datenverarbeitungsanlage
JPH03189845A (ja) * 1989-12-13 1991-08-19 Internatl Business Mach Corp <Ibm> 階層メモリ・システムおよびキヤツシユ・メモリ・サブシステム
JPH0756815A (ja) * 1993-07-28 1995-03-03 Internatl Business Mach Corp <Ibm> キャッシュ動作方法及びキャッシュ
KR101577851B1 (ko) 2009-02-20 2015-12-15 아사히 가라스 가부시키가이샤 일렉트렛의 제조 방법 및 정전 유도형 변환 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2419561A1 (fr) * 1978-03-07 1979-10-05 Ibm Procede et dispositif de commande d'acces a une antememoire d'un systeme de traitement de donnees
US4208716A (en) * 1978-12-11 1980-06-17 Honeywell Information Systems Inc. Cache arrangement for performing simultaneous read/write operations

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588829A (en) * 1968-11-14 1971-06-28 Ibm Integrated memory system with block transfer to a buffer store
JPS51148334A (en) * 1975-06-16 1976-12-20 Hitachi Ltd Buffer memory control method
JPS5441291A (en) * 1977-09-09 1979-04-02 Sagami Chem Res Center Cluster fixed substance, production thereof and catalyst
GB2037039B (en) * 1978-12-11 1983-08-17 Honeywell Inf Systems Cache memory system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2419561A1 (fr) * 1978-03-07 1979-10-05 Ibm Procede et dispositif de commande d'acces a une antememoire d'un systeme de traitement de donnees
US4208716A (en) * 1978-12-11 1980-06-17 Honeywell Information Systems Inc. Cache arrangement for performing simultaneous read/write operations

Also Published As

Publication number Publication date
FR2497596A1 (fr) 1982-07-09
IT8267010A0 (it) 1982-01-06
IT1154407B (it) 1987-01-21
DE3200042C2 (enrdf_load_stackoverflow) 1991-03-07
SE8107832L (sv) 1982-07-08
JPS57169990A (en) 1982-10-19
JPH0353657B2 (enrdf_load_stackoverflow) 1991-08-15
FR2497596B1 (fr) 1989-03-03
CH656470A5 (de) 1986-06-30
NL8200043A (nl) 1982-08-02
CA1175581A (en) 1984-10-02
GB2090681A (en) 1982-07-14
GB2090681B (en) 1985-11-20
SE445270B (sv) 1986-06-09
BE891723A (fr) 1982-04-30

Similar Documents

Publication Publication Date Title
DE3750107T2 (de) Cachespeicherkohärenzsteuerung mit einem Speicher, der ein laufendes Lesen anzeigt.
DE69203842T2 (de) Speichersteuerungsvorrichtung mit Snoop-Mechanismus.
DE3887324T2 (de) Speicheranordnung.
DE3782335T2 (de) Speichersteuersystem.
DE3689042T2 (de) Gerät zur Pufferung von Schreibanforderungen.
DE68924306T2 (de) Mehrprozessorrechneranordnungen mit gemeinsamem Speicher und privaten Cache-Speichern.
DE69319763T2 (de) Verfahren und Gerät zur Durchführung eines Busarbitrierungsprotokolls in einem Datenverarbeitungssystem
DE3588009T2 (de) Vorrichtung und Verfahren zum Rekonfigurieren eines Speichers in einer Datenverarbeitungsanordnung.
DE3151745C2 (enrdf_load_stackoverflow)
DE68926036T2 (de) Speicherkonfiguration zur Verwendung für Schnittstellenbildung zwischen einer Systemsteuereinheit für ein Multiprozessorsystem und dem Hauptspeicher
DE60204687T2 (de) Speicherkopierbefehl mit Angabe von Quelle und Ziel, der in der Speichersteuerung ausgeführt wird
DE69025302T2 (de) Hochleistungsrasterpuffer- und -cachespeicheranordnung
DE68902193T2 (de) Datenspeicheranordnung.
DE69031411T2 (de) Verfahren und Anordnung zum Lesen, Schreiben und Auffrischen eines Speichers mit direktem virtuellem oder physikalischem Zugriff
DE2230119C2 (de) Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte
EP0013737A1 (de) Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem
DE69527383T2 (de) Virtuelle Speicheranordnung
DE3852695T2 (de) Multiprozessorsystem mit mehreren Speichern.
DE2346525A1 (de) Virtuelle speichereinrichtung
DE3011552A1 (de) Datenverarbeitungsanlage mit einem hauptspeicher sowie wenigsten einem datenprozessor mit zugeordnetem adressenumformer
DE69033482T2 (de) Steuerungssystem für Systembus
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE3126363A1 (de) Verfahren und vorrichtung zur steuerung einer datenuebertragung mit direktem speicherzugriff
DE4207158A1 (de) Speicher-zugriffssteuerung
DE68924368T2 (de) Datenverarbeitungssystem mit verzögertem Cache-Schreibvorgang.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: WANG LABORATORIES, INC., BILLERICA, MASS., US

8327 Change in the person/name/address of the patent owner

Owner name: SAMSUNG ELECTRONICS CO. LTD., SUWON, KYUNGKI, KR

8328 Change in the person/name/address of the agent

Free format text: PATENT- UND RECHTSANWAELTE WUESTHOFF & WUESTHOFF, 81541 MUENCHEN