CA1060583A - Systeme pour memoriser des donnees dans un objet protatif independant - Google Patents

Abstract

La présente invention concerne les systèmes et les procédés pour mémoriser des données. Le système selon l'invention est composé: - d'une part, d'un objet portatif électronique indépendant comportant une mémoire, réalisée sous forme de microstructures logiques - d'autre part, d'un dispositif de transfert comportant des moyens d'écriture et/ou de lecture destinés à inscrire et/ou à lire des données dans la mémoire. Le système est caractérisé par le fait qu'il comporte en outre des moyens inhibiteurs, des moyens d'écriture et/ou de lecture, interdisant momentanément ou définitivement l'écriture et/ou la lecture de sections déterminées (section déjà programmées, section codées interdites) de la mémoire. Le système selon l'invention peut être utilisé dans de nombreusés applications telles que la tenue d'un compte en banque. la tenue d'un carnet de santé. la distribution de billets de banque.

Description

)S83 La présente invention concerne les procédés pour mémo-riser des données et les systèmes de mémorisation de données.
Il est connu une première série de systèmes composés:
- d'une part, d'au moins un objet portatif comportant une mémoire contenant des données, - d'autxe part, d'au moins un dispositif de transfert constitué généralement par une unité périphérique reliée à un calculateur central comportant des moyens de transfert de données -entre la mémoire de l'objet portatif et le calculateur central. ~-Le porteur de l'objet portatif introduit et accouple momentanément ce dernier dans l'unité périphérique associée au calculateur central. Les données contenues dans la mémoire de l'objet portatif sont transférées au calculateur central qui les ';
traite et les analyse. Les données ainsi traitées servent en-~ ,.... ...
suite, généralement, à commander des mécanismes divers. Ainsi, par exemple, il est possible de commander, au moyen d'un tel ~ystème, l'ouverture d'une porte ou une distribution de billets de banque: l'objet portatif joue le rôle d'une clé électronique permettant à celui qui la détient de se faire reconnaitre au moyen des données d'identification contenues dans l'objet porta-tif et de commander la mise en oeuvre des mécanismes a9sociés.
Un tel système a notamment été utilisé pour distribuer des billets de banque au moyen de cartes de crédit (cartes "bleues" ou autre9). Ces systèmes pxésentent des inconvénients majeurs qui tiennent au fait que la mémoire de l'objet portatif e9t con~titu~e par une piste magnétique, ces inconvénients sont le9 ~uivants:
- le contenu de la mémoire peut être effacé par la cha-leur ou par un champ magnétique, - sa capacité de mémorisation est relativement faible, il en ré9ulte que les données d'identification sont en nombre restreint, - 1 - ' ' ': ' '' ~06~)5~33 - le contenu de la mémoire peut être reproduit aisé-ment sur d'autres objets portatifs, ce qui est particulièrement gênant en cas de vol ou de fraude, - le contenu de la mémoire peut être modifié à l'aide d'un outilla~e mécanique relativement simple (loupe colloidale, aiguille aimantée), - la piste magnétique nécessite, comme tous les systè-mes de mémorisation sur bandes magnétiques, d'être placée près de la tête de lécture, de plus, le processus est électromécani-que, c'est-à-dire que la piste magnétique doit se déplacer par rapport à la tête de lecture.
Pour remédier à ces inconvénients, il a été proposé
d'utiliser des mémoires mortes monolithiques du type à semi-conducteurs ou à fusibles, notamment il a été décrit dans le bre-vet U.S. 3 702 464 un objet portatif comportant une forme de ré-alisation particulière de ce type de mémoire.
Par ailleurs - et quelle que soit la structure de la m~moire: magnétique ou à semi-conducteurs - les systèmes connus présentent un autre inconvénient majeur qui tient au ~ait que ces systèmes ne sont pas conçus pour empêcher, momentanément ou définitivement, que certaines données contenues dans la mémoire (ou susceptibles d'être contenues dans la mémoire) puissent être lues par le dispositif de tranq~ert et extraites de la mémoire.
De mame, ils ne sont pas con~us pour empêcher, momentanément ou d~finitivement, que certaines données tranq~érées dans la mémoire ~ou certaine~ zones de la mémoire) puissent être altérées par de nouvelles inscriptions.
En e~et, dans bon nombre d'applications, il est néces-~aire de r~server dans la mémoire des sections prédéterminées, strictement définies. et d ' interdire de modifier ou de lire, au moins momentan~ment - sinon définitivement - leur contenu, ces ~ -sections prédéterminées peuvent être:
'"' ' 1~360S83 - soit vides de toutes informations, c'est notamment le cas lorsque par exemple l'objet portatif comporte, en outre, des moyens de traitement et des moyens d'écriture associés des-tinés à inscrire dans la mémoire les données issues du traite-ment, il est en effet nécessaire, dans ce cas, de réserver dans la mémoire des sections vides de toutes informations et d'in- -terdire toutes inscriptions provenant de l'extérieur de l'objet portatif, . ..... .. .
- soit contenir déjà une information que l'on veut con-server sans qu'il soit possible de la modifier ou de la lire.
Il est en particulier capital (on le verra) de résou-dre un tel problème lorsque le système de mémorisation est utili-sé pour tenir un compte en banque.
Il est connu une seconde série de systèmes de mémorisa-tion de données composés:
- d'une part, d'au moins un objet portatif comportant une mémoire destinée à mémoriser des données, - d'autre part, d'au moins un dispositif de transfert constitué généralement par une unité périphérique reliée à un calculateur central comportant des moyens de transfert de données entre le calculateur central et la mémoire de l'objet portatif (et réciproquement éventuellement).
Gr~ce à un tel système, il est possible de mémoriser sous une ~orme aisément transportable des données provenant d'un calculateur central et de les emporter dans un autre endroit.
Un tel système a notamment été décrit dans le brevet ~uivant: F. 70 07 187. L'objet portatif décrit dans ce brevet comporte une mémoire magnétique; de ce fait, il présente les mê-mes inconvénients que ceux qui viennent d'être décrits et qui sont dus à la structure magnétique de la mémoire.
Dans une certaine mesure, le brevet U.S. 3 702 464 sug-gère d'utiliser comme mémoire une mémoire morte monolithique à ;
~ ~6~5~33 semi-conducteurs, d'un type particulier, et de transférer des données dans une telle mémoire. Cependant, il n'enseigne pas les moyens pour effectuer ce transfert et ne précise pas les mo-dalités de ce transfert.
Par ailleurs - et quelle que soit la structure de la mémoire: magnéti~ue ou à semi-conducteurs - les systèmes connus présentent un autre inconvénient majeur qui tient au fait que ces systèmes ne sont pas con,cus pour transférer et mémoriser (sous un volume aussi réduit que possible) des données de prove-nances géographiques différentes arrivant en ordre dispersé.Autrement dit, les systèmes connus ne sont pas con~cus pour ins-crire - tout en utilisant au maximum la totalité des sections disponibles de la mémoire - chaque nouvelle donnée dans des sec-tions distinctes de la mémoire et empêcher toutes modifications du contenu des sections déjà écrites.
Cet inconvénient est important, en effet, dans bon nom-bre d'applications, notamment dans les applications bancaires (on le verra) il est indispensable d'utiliser au maximum la capacité
utile de la mémoire sans pour autant altérer le contenu des sec-tions déjà programmées. Or, précisément, dans le cas de ces ap-plications bancaires, un même objet portatif coopère avec une multitude de dispositifs de transfert sans lien entre eux, de sor-te ~u'un dispositif de transfert donné ignore, à priori, l'adres-se des section~ vier~e9 de toutes incriptions et notamment celle de la section vierge adjacente à la dernière section écrite.
Il est donc e~sentiel de résoudre ce problème.
La présente invention concerne plus particulièrement les s~tame~ de mémorisation et de transfert de données qui vien-nent d ' être d~crits (ceux de la première série aussi bien que ceux de la seConde série), et a pour but de résoudre les incon-v~nients qu~ils présentent.
Le but visé par la présente invention est le suivant: ~
'~ ' ' ' ~06~5~33 réaliser un système permettant de transférer des données entre un ' dispositif de trans~ert et un objet portatif comportant une mé-moire et/ou, réciproquement, à transférer des données entre une mémoire contenue dans un objet portatif et un dispositif de transfert. En outre, le transfert doit être effectué selon les deux caractéristiques supplémentaires suivantes, prises s~paré-ment ou en combinaison:
1) Le système doit permettre d'effectuer ces transferts de manière erratique et discontinue, c'est-à-dire de telle sorte , que:
- un mame objet portatif puisse être associé à diver-ses reprises et sans ordre à plusieurs dispositifs de transfert , distincts, - plusieurs objets portatifs puissent être associés à ' diverses reprises et sans ordre à un même dispositif de trans-fert. ' Le problème à résoudre est le suivant: il faut conce-voir un système tel que l'écriture erratique de nouvelles don- ' n~es'dans la mémoire de l'objet portatif ne modifie pas le conte- ';
nu des données déjà inscrites (dont, a priori, on ne peut géné-ralement pas prévoir l'existence) et se fasse automatiquement dans des parties vierges de la mémoire.

2) Le système doit permettre d'effectuer le transfert de telle sorte que:
- certaines donn~es contenues dans la mémoire ~ou SU9-ceptibles d'être contenues dans la mémoire) ne puissent pas être momentan~ment ou d~finitivement lues par le dispositif de trans- '~
fert ~t extraites de la mémoire, - certaines données transférées dans la mémoire ne

3~ pui9sent pas atre modifiées momentanément ou définitivement.
Le problème à résoudre est le suivant: il faut conce-voir un sy~tème tel que certaines données ne puissent pas être ~L06Q583 relues et/ou écrites et/ou réécrites momentanément ou définiti-vement dans la mémoire.
Plus généralement, on peut dire, en regroupant les deux caractéristiques supplémentaires ci dessus sous une même formule, que le but visé par la présente invention est, en outre, d'effectuer le transfert de telle sorte que le contenu de cer-taines sections déterminées de la mémoire soit inaccessible de l'extérieur à la lecture ou à l'écriture, momentanément ou in-définiment.
Enfin, la présente invention a pour objectif de réali-ser un système susceptible de présenter, outre les caractéris-tiques fonctionnelles ci-dessus précisées, l'avantage d'être aussi peu fraudable que possible; c'est-à-dire de réaliser un système tel qu'il soit difficile de modifier irrégulièrement en -sa faveur le contenu de la mémoire de l'objet portatif. Il est utopique de prétendre qu'un système est entièrement infraudable ou inviolable, par contre, il est fondé de soutenir que, parmi '' plusieurs systèmes, certains sont moins fraudables que d'autres du fait des difficultés techniques que doivent surmonter les fraudeurs pour les modifier en leur faveur.
On souligne qu'aucun des systèmes connus ci-de~sus rappel~s ne résout le but visé par l'invention, en particulier, les deux caract~ristique~ ~upplémentaires ci-dessus exposées aux point9 1) et 2). L'inventeur a, pour la première fois, posé et r~solu un problème dont l'importance sur le plan pratique est, on le verra, consid~rable.
Pour atteindre le but visé, le système selon l'invention ost composé~
- d'une part, d'au moins un objet portatif indépendant, électronique, - d'autre part, d'au moins un dispositif de transfert (également appelé, par ailleurs, dans le texte, dispositif spé-cifique). ' ~ ., .; . , ~ ., . . , , ~ - - , .. , , .. . . : . . .
~06~583 L'objet portatif, selon l'invention, comprend:
- au moins une mémoire destinée à la mémorisation de données sous une forme aisément transportable, - des moyens d'accouplement accessibles de l'extérieur de l'objet portatif permettant d'accoupler temporairement ledit objet portati~ avec ledit dispositif de transfert, - des circuits de commande de la mémoire interconnec-tés entre les moyens d'accouplement et la mémoire, permettant d'accéder à la mémoire et permettant la circulation des données vers et hors de la mémoire.
De préférence, ladite mémoire et lesdits circuits de ~ ;-commande sont réalisés sous forme de microstructures logiques de préférence, également, l'objet portatif est non alimenté et ;;
la mémoire est une mémoire morte. Plus particulièrement encore, ;
la mémoire morte est du type à semi-conducteurs, cette mémoire morte à semi-conducteurs peut être reprogrammable (c'est-à-dire '~
effaçable) ou programmable (c'est-à-dire non effa~able). Enfin, cette mémoire est, de préférence, incorporée de manière inacces-sible à l'intérieur de l'objet portatif.
Ces strUCtUres et dispositions particulières de la mé-moire contribuent de manière essentielle à rendre le système se-lon l'invention infraudable.
Ledit dispositif de transfert comporte:
- des moyens d'accouplement compl~mentaires de ceux de l'objet portati~, - des moyen~ de tran~fert connectés aux moyens d'ac-aouplements ces moyens de transfert sont destinés à introduire et/ou ~ extraire des donn~es dans la m~moire: ces moyens de tran~
~ert sont notamment compos~s de moyens d'inscription et/ou de 30 lecture. ' Selon la caractéristique principale de la présente in-vention, le système est caractérisé par le fait qu'il comporte, ~6~S83 en outre, des moyens inhibiteurs des moyens de transfert (c'est-à-dire des moyens inhibiteurs des moyens de lecture et/ou d'ins-cription), interdisant la lecture et/ou toutes modifications de sections déterminées de la mémoire.
Grâce à ces moyens inhibiteurs, lesdites sections déter-minées de la memoire de 1'objet portatif restent dans l'état où
elles se trouvent au moment de l'activation des moyens inhibi-teurs et pendant toute la durée où ces derniers sont actifs; il n'est pas non plus possible d'en lire le contenu.
Les moyens inhibiteurs peuvent être disposés, soit dans le dispositif de transfert, soit dans l'objet portatif, de préfé-rence, cependant et afin de rendre le système aussi infraudable que possible, les moyens inhibiteurs sont interconnectés aux moyens de commande de la mémoire et situés dans l'objet portatif, de plus ils sont incorporés de manière aussi inaccessible que possible dans ce dernier.
La forme de réalisation du système selon l'invention, plus particulièrement conçue pour que l'écriture de nouvelles données dans la mémoire de l'objet portatif n'altère pas le con-tenu de données déjà inscrites et se ~asse automatiquement dansdes parties vierges de la m~moire, se particularise par le fait que: ' ;
- les moyen~ de transfert comportent des moyens d'ins-cription de donn~es dan~ la mémoire de l~objet portati~, - la m~moire de l'objet portatif, en coopération avec les circuit8 de commande, est organis~Q en une pluralité de sec-tions di8tinctes destinées à recevoir chacune un mot, - les moyens inhibiteurs des moyens d'inscription, de pré~érence situés dans l'ob jet portatif, sont composés d'un dé-tecteur de sections non programmées de la mémoire:
. interdisant l'activation des moyens d'inscriptiondan8 le ca8 où la section considérée est déjà programmée, ','~ ::
-- ~3 -- :;
~060583 . autorisant l'activation des moyens d'inscription dans le cas où la section considérée est non programmée, de ma-nière à inscrire une nouvelle donnée dans cette section.
De plus, le détecteur est, en outre, conçu pour mémori-ser l'autorisation d'écriture pendant la durée d'un cycle com-plet d'inscription.
Grâce à ce détecteur, une nouvelle donnée ne peut pas être inscrite dans une section de la mémoire déjà programmée, quels que soient les moyens mis en oeuvre, de plus, toute nouvel-le donnée est automatiquement inscrite dans une section de lamémoire non programmée.
De préférence, le détecteur de section non programmée est situé dans l'objet portatif interconnecté aux moyens de com-mande de la mémoire. Grâce à cette disposition, le fraudeur, même s'il en a la ferme intention, ne peut pas modifier le conte-nu des sections programmées puisqu'il n'a pas la possibilité
d'accéder au détecteur et d'éliminer son influence sans risquer de détruire la mémoire et ses circuits de commande.
De préférence, le détecteur de section non programmée de la mémoire est composé:
- d'une première porte recevant, en parallèle, le con-tenu de la section considérée de la mémoire (par exemple une porte ~T dans le cas où leq bits non écrits correspondent au ni-voau logi~ue 1), - d'une seconde porte d'autorisation d'écriture acti-v~e par la premi~re porte dans le cas où la section considérée n~ ~ontient aucune donnée et autorisant l'activation des moyens d'~criture, - d~un circuit de mémorisation intercalé entre la pre-mi~re et la seconde porte, destiné à mémoriser l'état actif dela première porte (au moins pendant la durée d'un cycle d'inscrip-tion).
"'' ~
,, 106~)S83 Le circuit de mémorisation a pour fonction de maintenir, en dépit de l'écriture du premier bit affectant l'état de la section, l'autorisation d'écriture. De plus, le détecteur de section non programmée de la mémoire comprend, de préférence, en outre, un verrou intercalé sur le circuit d'adressage de la mé-moire, actionné par la première porte par l'intermédiaire du cir-cuit de mémorisation, ce verrou est destiné à figer l'adresse de la section non programmée de la mémoire pendant toute la durée du cycle d'écriture.
Grâce à cette disposition, le fraudeur n'a pas la pos-sibilité d'adresser la mémoire comme il le désire, par exemple sur une page déjà écrite, pendant le cycle d'écriture, de plus, cette disposition permet de verrouiller l'adressage pendant l'é-criture, ce qui est souhaitable afin d'éviter toute erreur d'ori-gine électronique. ;
La forme de réalisation du système selon l'invention, plu9 particulièrement conc,u pour que certaines données contenues dans la mémoire (ou susceptibles d'8tre contenues dans la mémoi-re) ne puissent pas être lues et/ou écrites et/ou réécrites, mo-mentanément ou définitivement, se particularise par le fait que:
- les moyens inhibiteurs des moyens de transfert (moyens de lecture et/ou d'ecriture) sont composés:
. d'un moyen de codage des ~ections determinées in-terdites, . d'un moyen d~tecteur de~ sections codées interdi-t~, - interdisant l'activation des moyens de transfert dan3 le cas où la section considérée est codée interdite, - autorisant l'activation des moyens de transfert dans le cas où la section considérée n'est pas codée interdite.
Grâce à une telle combinaison de moyens, il est possi-ble:
- d'interdire la lecture ou l'écriture, avant ou après 10605~33 écriture, de telle ou telle section de la mémoire de l'objet portatif, - d'interdire la lecture ou l'écriture, momentanément ou indéfiniment, de telle ou telle section de la mémoire, suivant le moment où l'on met en oeuvre les moyens de codage et de détection (avant ou après l'écriture) et de la durée pendant laquelle ils restent actifs.
En vue de résoudre les problèmes particuliers posés par les applications bancaires de ce système et notamment afin de déjouer les tentatives de fraude de préférence, selon une ca-ractéristique complémentaire de la présente invention, les moyens de codage et de détection sont incorporés à l'intérieur de l'ob-jet portatif de manière inaccessible de l'extérieur.
Grâce à cette disposition, il est impossible quels que soient les moyens mis en oeuvre par le fraudeur, d'accéder à la mémoire et d'en modifier ou d'en lire le contenu.
Les moyens de codage et de détection des sections pré-déterminées interdites peuvent être de différentes natures.
Dans le cas où la mémoire est organisée en mots de n bits et comporte des circuits d'entrée - sortie (pour la lecture et l'é-criture) compos~s de n conducteurs, les moyens de codage peuvent 8tre composés par l'un des bits du mot.
Les mo~ens de détection, connectés au conducteur du ci~
cuit d'entrée-~ortie correspondant au bit de codage, peuvent no-tamment être compos~s d'une porte d'autorisation d'écriture (une port~ ~T dans le cas où ~'état 0 du bit de codage désigne une 9ection interdite) interdi9ant toute écriture dans le cas où la ~-sectlon considérée est interdite. De préférence et selon une CaraCtéristiqUe de l'invention, le bit de codage est le nième bit 30 du mot, la partie utile du mot comprenant n-l bits. Grâce à cet- ;~
te disposition, le codage du nième bit n'interdit l'écriture qu'après que celle-ci a été effectuée sur les n-l bits utiles du ' - 11 - '' 1060S~33 mot. Il est clair qu'une telle disposition résout le problème particulier posé par l'application bancaire envisagée. En effet, dès lors ~ue le numéro de compte bancaire ou le numéro d'identi-fication a été inscrit dans la carte et que le nième bit a été
altéré (placé dans l'état 0), il n'est plus possible de le modi-fier.
Les moyens de codage et de détection des sections pré-déterminées peuvent être organisés d'une autre manière. Ainsi:
- les moyens de codage peuvent être composés par des matrices à diodes des mémoires mortes, ou simplement des points de connexion, - les mo~ens de détection peuvent être composés d'au moins un comparateur d'adresse interconnecté entre le circuit d'adressage de la mémoire et les moyens de codage, ce compara-teur d'adresse désactivant une porte d'autorisation d'écriture dans le cas où l'adresse considérée est une adresse codée inter-dite.
De préférence et dans le but de résoudre le problème ,~' particulier posé par l'application bancaire, les moyens de coda-ge sont programmés de manière irréversible lors de la fabrication de la carte et avant d'être incorporés dans cette derni~re, de sorte qu'il n'est pas possible de les recoder di~féremment sans d~truixe la carte, ainsi, les adresses des sections interdites sont d~terminées une ~ois pour toutes. Dans ce cas, afin de per-mettre l~insGription dans les sections interdites des données Qon~identielles et personnelles (telles que le numéro de compte ~ancaire ou les données d'identification) par l'organisme chargé
de le9 ~tablir ~la banque, etc~..), il est, en outre, prévu dans ~' l'objet portatif un moyen particulier, à la disposition de cet organisme, de~tiné à désactiver les moyens inhibiteurs d'inscrip-tion. Ce moyen particulier est composé d'une autre porte inter-cal~e entre le comparateur d'adresse et la porte d'autorisation ~ ~ .... ~, .. .
- 12 - ;;
:
106C)S83 d'écriture, cette autre porte pouvant être définitivement mainte-nue passante par modification irréversible d'un circuit d'acti-vation. L'organisme chargé d'établir les données confidentiel-les d'identification a donc la possibilité, grâce à ce moyen par-ticulier, de:
- mettre hors circuit l'inhibiteur des moyens d'inscrip-tion avant inscription des données confidentielles.
- activer l'inhibiteur des moyens d'inscription (les moyens de codage et de détection) après inscription des données confidentielles, Le système de mémorisation de données selon l'inventicn, présentant les caractéristiques annoncées, est susceptible d'un grand nombre d'applications sur le plan pratique, on citera no- ' ~ ' tamment les applications suivantes:
- tenue d'un compte en banque, - distribution de billets de banque, - tenue d'un carnet de santé. ' Par exemple, dans le cas de la tenue d'un compte en banque, le client détient un objet portatif (sous forme d'une carte par exemple) contenant en mémoire les informations suivan-tes: ' - le code personnel dlhabilitation, - le num~ro de compte en banque, - le nom du client, - le num~ro de s~rie de la carte, - la liste ~dat~e ou non) des diverses opérations de d~bit~, - la liste (dat~e ou non) des diverses opérations de cr~dits.
Le commer~ant dispose d'un dispositif de transfert ~;
sous la forme d'ur~ecaisse enregistreuse lui permettant de lire le contenu de la carte et d'y inscrire de nouvelles données, no-~06~3S~3 tamment la date et le montant de l'achat effectué.
Le compte est tenu de la manière suivante:
- le Dispositif de transfert, installé au point de ven-te, examfine la provision du compte figurant dans la carte du client en comparant la som~fe des débits à la somme des crédits;
ce ~ispositif de transfert compare ensuite cette provision au ~ ;
montant de l'achat projeté' si celle-ci est suffisante, le dis-positif de transfert modifie la mémoire de la carte client en y -inscrivant le montant de l'achat effectué.
- Ensuite, le dispositif de transfert enregistre dans un registre électronique local le numéro de compte en banque du client ainsi que le montant de la dépense effectuée.
~ .
- Le commer~cant régularise ensuite l'opération auprès de sa banque, en communiquant à cette dernière les coordonnées bancaires de ses clients et le montant de leurs achats enregis-trés par le dispositif de transfert, la banque fera verser par les banquiers des différents clients le montant de leurs achats et créditera le compte du commerçant de ses montants.
Il est donclessentiel pour la tenue d'un compte en ban-20 que de disposer d'un système: '~
- empachant toutes modifications (involontaires ou frauduleuses) du contenu de la mémoire, en particulier des sec-tions d~terminées, ou figurent les coordonnées bancaires du cli-ent et son code pf3rsonnefl d'habilitation.
~ détectant les sefctions déjà écrites de la mémoire de manièrf3 ~ ne pas modi~ier leur contenu, - df~tectant les sections non écrites de la m~moire de mani~re à y insfcrire toutes nouvelles données. ~'; ' Le système selo~ l'invention est donc particulièrement 3'~ bien adapté pour une telle application bancaire, et ce d'autant f~u'il est di~ficilement ~raudable.
On va maintenant décrire à titre d'exemples non limita-1~605~33 tifs quelques variantes de réalisation du système de mémorisation et de transfert de données selon l'invention en se référant aux figures qui représentent:
- figure 1: le schéma de fonctionnement général d'une application du système selon l'invention à la distribution de billets de banque, - figure 2: le schéma de détail de la variante de réa- :
lisation représentée sur la figure 1 explicitant le fonctionne-ment de la mémoire à circuit intégré de l'objet portatif, - figure 3: le schéma de détail d'un additionneur-soustracteur composant l'un des éléments de la variante de réali- ' sation représentée sur la figure l;
- figure 4: une première variante de réalisation des moyens inhibiteurs interdisant toutes modifications du contenu des sections déjà programmées de la mémoire portative;
- figure 5: une autre variante de réalisation des moy-ens inhibiteurs d'écriture sur une section déjà écrite;
- figure 6: le détail d'un verrou à une voie, - figure 7: un schéma synoptique d'organisation d'un dispositif de transfert capable de coopérer avec une carte com-portant des moyens inhibiteurs, tels que ceux représentés sur la ~igure 5;
- ~igure a: le d~tail des circuits d'adre9sage du di~positif repre~ent~ sur la ~igure 7, .~-~
~ ure 9: un module mémoire organisé en mn mots de 1 blt r~alis~ au moyen d~une mémoire primaire organisée en m mots de ~ bits, - figure 10: une représentation symbolique du module m~moire décrit en se référant à la figure 9;
- figure 11: une variante de réalisation du circuit de cadencement du module mémoire décrit en se référant à la figure 9, ~060~83 - figure 12: une variante de réalisation des moyens inhibiteurs dans le cas où la mémoire est organisée en mn mots de 1 bit - figure 13: une autre variante de réalisation des moyens inhibiteurs dans le cas où le module mémoire est du type décrit en se référant à la figure 9, - figure 14: une variante de réalisation de moyens ' inhibiteurs interdisant la modification de l'écriture des sec-tions codées interdites, - figure 15: une variante de réalisation des moyens inhibiteurs autre que celle représentée sur la figure 14, - figure 16: une variante de réalisation d'un circuit d~activation destiné à activer définitivement les moyens inhibi-teurs, - figure 17: une variante de réalisation des moyens inhibiteurs dans le cas où la mémoire est adressée au moyen d'un compteur, -- figure 18: une variante de réalisation des moyens inhibiteurs permettant d'interdire des adresses de la mémoire lo-calisées entre une limite in~érieure X et une limite supérieure Y, .
- figure 19: une variante de réalisation des moyens inhibiteurs, plus particuli~rement destinés à interdire la lec-ture de certaines section~ de la memoire.
Les de~criptions qui vont suivre appellent les commen-taires g~n~raux suivants:
Toutes le9 variantes de réalisation, ci-après décrites.
des ~ystèmes de mémorisation selon l'invention, sont plus parti-cu.li~rement destinées aux applications bancaires et comptables, ~0 d~ ce ~ait, et afin d'en ~aciliter la lecture, on a largement em-ployé pour exposer leur mode de fonctionnement et leurs effets, une terminologie propre aux banques et à la tenue d'un compte ~n . ' ~ ' ' ' .
, ~06~)583 banque. Les variantes de réallsation peuvent avoir cependant de toutes autres applications et peuvent être utilisées dans toute application où il est nécessaire de mémoriser des données notam-ment de manière confidentielle et irréversible.
Les circuits électroniques de toutes les variantes de réalisation, ci-après décrites, sont, du fait de leur applica-tion bancaire, incorporés de manière inaccessible dans un objet portatif se présentant notamment sous la forme d'une carte plane rectangulaire. Ils y sont incorporés de manière inaccessible, c'est-à-dire qu'il nlest pas possible d'accéder aux circuits é-lectroniques sans les détruire; on peut parvenir à ce résultat :
en particulier en les réalisant sous forme de micro-structures logiques (circuits intégrés) et en les noyant dans une résine plastique opaque, mais d'autres solutions mécaniques sont envi-sageables. Sur toutes les figures concernant l'objet portatif (la carte), on a repéré par un trait pointillé l'enveloppe déli-mitant les parties des circuits qui sont électriquement ou opti-quement inaccessibles de l'extérieur.
Les moyenq d'accouplement sont les seuls éléments per-mettant d'accéder électriquement ou optiquement aux composants électroniques contenus ~ l'intérieur de la carte.
Il convient d~ noter, cependant, que pour d'autres ap-plications ne n~cessitant pas une protection intensive contre les tentatives de violation frauduleu~e du contenu de la carte, cer-tains - sinon la totalit~ - de~ organes composant les moyens in-~ibiteurs pourraient atre 3itués à l'extérieur de la carte, no-tamment dans le dispositif spéci~ique. De même, pour ces autres applicationq, les précautions prise~ pour incorporer de manière inaccessible les circuits dans la carte sont siuperfétatoires.
Par ailleurs, afin de simplifier autantque possible la de9cr~.ption des circuits électroniques, on a évité de représenter leq circuits d'alimentation, etc..., pour ne conserver que les circuits fonctionnels indispensables. Cependant, on a veillé à -,-indiquer, en ce qui concerne les moyens d 9 accouplement, par des repères tels que VP, VG, masse (qui désignent respectivement la source de tension d'écriture, la source d'alimentation générale des circuits logiques et la ligne O volt), les liaisons d'ali-mentation qu'il convient d'établir entre la carte et le disposi-tif spécifique extérieur.
Enfin, on notera que les mémoires monolithiques mortes employées dans ces variantes de réalisation peuvent être de na-tures différentes, notamment du type programmable ou reprogramma-ble. De telles mémoires n'ont besoin d'aucune énergie pour la mémorisation des informations. Par contre, l'écriture des infor-mations exige généralement une quantité importante d'énergie (plusieurs watts instantanés), ~de ce fait, les constructeurs ga-rantissent une durée de mémorisation extrêmement longue, de l'or-dre de plusieurs dizaines d'années dans le cas des mémoires re-programmables. On peut citer comme références de ce type de mé-moires:
- INTEL 1702 et NATIONAL SEMI-CONDUCTEUR 5203, ces mé-moires sont effa~ables par une exposition à une source de rayonsultraviolets ou de rayons X, - HARRIS 7620, MONOLOLITHIC MEMORIES 6340, TEXAS INS-TRUM~NTS 74 S 3~7, INT~RSIL 5604, ces dernières mémoires non ef-f~çable9 (dostructibles), sont du type à fusibles ou à claquage de ~onctions.
~ es capacités de 4096 bits sont fabriquées couramment par c~rtains constructeurs, notamment dans le domaine des mémoi-r~s MOS (effa~ables). Les procédés modernes d'interconnexion d0s pastilles de circuits intégrés permettent ainsi de réaliser à peu de frais un bloc mémoire de 16 kbits ou 32 kbits (4 ou 8 pastilles) sur une superficie de quelques dizaines de mm2 envi-ron, y compris les circuits spéciaux faisant l'objet de la pré-sente invention, de sorte que ce bloc peut être inclus dans une carte ayant les dimensions suivantes: 2 x 60 x 80 mm.
Ces mémoires mortes monolithiques du type à semi-con-ducteurs présentent par rapport aux autres mémoires mortes telles que "cassettes" magnétiques, disques souples, etc..., des avanta-ges appréciables. En effet, elles sont plus fiables, leurs di-mensions sont plus petites, elles ne nécessitent pas de mouve-ments mécaniques pour la lecture de l'écriture, elles sont insen-sibles aux champs magnétiques, elles sont difficiles à contrefai-10 re et à violer (le fraudeur doit mettre en oeuvre des moyens élec- -troniques complexes pour modifier l'état d'une mémoire morte du type à semi-conducteurs). De ce fait, ces mémoires mortes, du type à semi-conducteurs, sont particulièrement bien adaptées pour être employées, de préférence à d'autres, dans les systèmes de mémorisation selon l'invention, en particulier, dans les applica-tions de ces systèmes concernant les banques.
Les diverses variantes de réalisation du système de mé-morisation selon l'invention se distinguent essentiellement les unes des autres par la structure de l'objet portatif, afin de ne pas répéter plusieurs fois (à propos de chaque variante de réali-sation) la description du dispositif de transfert associe à l'ob-jet portatif, on ne l'a décrit qu'à deux reprises:
~ de manière detaillée en se référant aux ~igures 1, 3, - de mani~re g~nérale et synoptique en se référant aux figureg 7, 8.
Il est clair cependant pour l'homme de l'art que c~acun des objet~ portatifs qui sont représentés sur les figures peut ;~
~tre a950ci~ à un dispositif de transfert présentant tout ou par-tie des caract~ristiques des dispositifs de transfert décrits.
Le système selon l'invention, représenté à la figure 1, comprend deux parties distinctes qui, en service, s,ont reliées par une interface symbolisée par une ligne en trait mixte, à sa-- 19 - :'' 106~583 vo1r:
- à gauche: un objet portatif, non alimenté, avanta-geusement une bague, une carte, un pendentif, un stylo, incor-porant un certain nombre de circuits électroniques (par exemple réalisés suivant la technique des circuits intégrés), - à droite: un dispositif spécifique, avantageusement un distributeur de billets de banque, ou une caisse enregistreu-se dans le cadre d'une utilisation directe sur un point de vente dans ce dernier cas, l'opération de débit décrite ci-après ne s'accompagne pas d'une fourniture de billets de banque, mais de l'inscription, dans la caisse enregistreuse du commerc,ant, d'une information permett.ant, ultérieurement à ce dernier, d'obtenir de la part de la banque du porteur de la bague une contrepartie en monnaie fiduciaire ou scripturale. ' Pour plus de clarté, nous retiendrons dans le cadre de cette description l'hypothèse d'une distribution de billets de banque, d'ailleurs strictement équivalente sur le plan électro-nique, à l'hypothèse d'une caisse enregistreuse.
Les circuits de la bague comprennent une mémoire d'i-dentification 40, une mémoire de débit 50 et une mémoire de cré-dit 51. Le système permet au cours d'une mame utilisation les opérations suivantes: ', - identification du porteur de la bague, opération qui '' autorise ou refuse la suite du processus, - lecture eventuelle d'un document affecté à une auto-ri~ation de cr~dit et recopie de la somme à créditer de ce docu-ment dans la m~moire de crédit de la bague, - débit en argent liquide d'une somme demandée si, et '~
seulement qi, l'état du compte du porteur de la bague le permet, .:: .. .
30 compte tenu du montant de cette somme, ;~
- enregistrement de l'ensemble de ce processus, aux fins de comptabilisation et/ou d'éventuel contrôle ultérieur, sur un .'~ .~ ' ' " "

~L~60583 support tel que mémoire à semi-conducteurs, bande ou disque ma-gnétique, cassette, etc...
Les opérations à effectuer par le porteur de la bague sont les suivantes:
- introduction éventuelle d'une autorisation de crédit dans le lecteur 144, - composition du numéro confidentiel d'identification sur le clavier 31, - composition éventuelle de la somme à débiter sur le clavier 63, ces trois premières opérations pouvant être effectuées selon un ordre chronologique indifférent, - ensuite, introduction d'une partie saillante de la bague dans un logement correspondant prévu sur le boîtier du dis-tributeur.
Au moment où le porteur de la bague effectue la derniè-re opération qui lui incombe, à savoir l'introduction de la bague dans le distributeur, toutes les opérations énumérées ci-dessus -~
sont effectuées très rapidement~ Presque instantanément, le dis-po9itif aura fini d'opérer, permettant l'un des résultats sui-vants, possible selon le choix du porteur de la bague et l'état de son compte:
- simple v~ri~ication de l'état du compte par affichage numérique du ~olde sur l'organe d'a~fichage 6~, ~
- vérification de l'état du compte après introduction ' d'une somme ~ créditer par introduction d'une "autorisation de cr~dit", laquelle e~t absorbée, effacée ou détruite de manière non xepr~9ent~e, après inscription de la somme à créditer dans la m~oire de crédit de la bague, 3Q - vérification de l'état du compte après introduction de crédit, et opération de débit en argent liquide par le distri-buteur, l'état du nouveau compte après ces deux opérations étant obligatoirement positif ou nul, :

lO~OS83 - vérification de l'état du compte après opération de débit en argent liquide par le distributeur, comme dans le cas précédent, le débit n'a lieu que s'il correspond à un état posi-tif ou nul du nouveau solde.
Les différentes séquences de fonctionnement du disposi-tif, lesquelles servent de plan à la description ci-après, sont les suivantes:
- alimentation de la bague, - mise en route du pilotage général des différents or-ganes du dispositif par déclenchement du multiplexeur 38, - fonctionnement de l'une des trois mémoires (figure 2), - fonctionnement de l'un des deux additionneurs-sous-tracteurs séquentiels (notés A-S/S) (figure 3), - lecture des crédits antérieurs - écriture du nouveau crédit, - lecture des débits antérieurs' - écriture du nouveau débit. ;
Le dispositif distributeur de billets comprend un os-cillateur de puissance 150 qui alimente un enroulement 151.
Lorsque la bague est adaptée au distributeur, l'enroulement pri-maire 151 est couplé à un enroulement secondaire 105 qui fait partie des circuits de la bague, cet enroulement fournit alors, à travers un montage redresseur comportant une diode 106 et un ~iltre ~lectroni~ue non capacitif 107, une tension continue des-tin~e aux di~férents circuits d'alimentation de la bague. Even-tuellement, ce coupla~e ~lectromagnétique est remplacé par un couplage optique, les organes 150 et 151 étant remplacés par une souxce lumineuse, et l'enroulement 105 par une pile photo-voltai-~ue. Le couplage de la bague et du distributeur s'effectue sim-plement en introduisant une partie saillante que comporte la ba- ;
gue danq un logement correspondant prévu sur le boîtier du dis- ;
tributeur. Cette introduction a pour effet de fermer par poussée :106C~;83 mécanique un contact 27 qui fait partie d'un dispositif non re-présenté d'alimentation générale des circuits du distributeur de billets. Simultanément, la minuterie 28 est déclenchée, ce qui applique un niveau 1 à une première entrée de la porte OU 41 ce niveau 1 est maintenu pendant un temps suffisant pour que l'identification du porteur de la bague puisse s'effectuer nor-malement, il est à noter que la deuxième entrée de la porte OU 41, qui correspond à la sortie de la bascule 42, est alors mise à O
par basculement de la bascule 42 provoqué par l'apparition d'un niveau 1 sur son entrée clear à travers la porte OU (86). Si cet essai d'identification réussit (nous verrons ci-après dans quelles conditions et ce que cela entraîne), la liaison d'ali-mentation est maintenue jusqu'à la fin du fonctionnement du dis-tributeur, grâce à la présence d'un niveau 1 sur une deuxième entrée de la porte OU (41), L'absence de ce signal, qui signifie que l'usager a utilisé un faux numéro d'identification, supprime par cOntre la liaison d'alimentation par présence d'un niveau zéro sur les deux entrées de la porte OU (41), le niveau 1 sur la première entrée étant retombé à zéro et le niveau 1 sur la deuxième entrée n'ayant pas été établi, si bien que le distributeur ne peut être utilis~. La réalisation matérielle du dispositif (28) est à la portée de,l'homme du m~tier.
Il est à noter que l'ensemble du dispositi~ décrit ici est c~bl~ en logique positive.
- Mise en route du pilotage général:
Lorsqu'un niveau logique 1 apparait à l'une de~ deux ~ntrées de la porte 0U (41), il est transmis à travers cette por- ' -te ~ la porte ET (34) et, en parallèle, au monostable ascendant (35), le monostable ascendant (35). dont l'état stable est indi-qué en regard de chacune de ses deux sorties par 1 et 0, envoie une impulsion de valeur complémentaire (1 sur la sortie notée 0 106~)583 et 0 sur la sortie notée 1) lors de l'apparition d'un front mon-tant en entrée, pendant la durée de l'impulsion émise par le monostable (35), la sortie notée 1 transmet un niveau logique zéro sur une deuxième entrée de la porte ET (34) qui reste ainsi bloquée, la deuxième sortie du monostable ascendant (35) envoie une impulsion positive sur l'entrée remise à zéro du compteur (36) qui est le pilote du démultiplexeur (38). A la fin de l'impul- :
sion émise par le monostable ascendant (35), l'état stable 1 ap-paraît sur la sortie notée 1 de ce dernier, ce qui a pour e~fet d'ouvrir la porte ET (34). Celle-ci laisse alors passer une pre-mière impulsion fournie par l'oscillateur-horloge (33); cette im-pulsion, transmise au compteur (36), fait passer le démultiplex- : :
. .
eur (38) sur sa première position, la position de sortie notée 0 .:.
correspondant au conducteur T noté (160); elle est transmise si-multanément à l'entrée du monostable descendant (37), lequel fonctionne comme le monostable ascendant (35), à la différence près qu'il envoie une impulsion en sortie seulement sur front descendant en entrée; cette impulsion, positive sur la sortie notée 0 de l'organe (37) est transmise à travers le démultiplex-eur ~38) sur sa sortie notée 0, après cette impulsion, cette par- :.
tie du dispositif reste inerte jusqu'à apparition de l'impulsion suivante émise par l'oscillateur horloge (33) et le cycle se ré-pète, identique au pr~c~dent, le compteur (36) faisant passer le démultiplexeur (3~) de la sortie not~e 0 ~ la sortie notée 1, la-dite impulsion suivante ~mise par l'oscillateur (33) etant trans-miRe avec retard et après remise en forme par le monostable des-cendant (37), à la sortie notée 1 (remise à zéro générale RG no-t~e ~161) du démultiplexeur ~38)); le cycle de fonctionnement est ainsi décrit successivement pour les dix états de sortie du mul-tiplexeur ~38), les huit dernier~ transmettant d'ailleurs tousen séquence une impulsion positive au meme conducteur d'horloge - g~n~rale ~162) à travers la porte OU ~39); il est à noter que ,~

.
~06~)583 1'état de sortie noté (9) du multiplexeur (38) est immédiatement suivi, dans le fonctionnement récurrent précédemment décrit, par l'état de sortie noté 0; c'est par cette partie du dispositif que s'effectue le pilotage du système pendant toute la durée de fonc-tionnement, comme nous le verrons ci-après.
En dehors de l'alimentation des circuits de la bague, la transmission d'informations entre bague et distributeur s'ef-fectue dans un sens comme dans l'autre par couplage optique entre diode émettrice de lumière et photodiode.
- Lecture du numéro confidentiel d'identification~
Lors de l'apparition d'une impulsion positive à la sor-tie 0 du monostable ascendant (35), un niveau logique 1 est tran~
mis à travers la porte OU (60) et le couplage optique (45) à
l'entrée remise à zéro mémoire, ce qui cale sur la première page les mémoires de crédit (50) et de débit (51), pour initialisation du processus de lecture ultérieure (par page, on entend un ensem-ble de plusieurs points mémoires parallèles, chacun d'entre eux correspondant à un état non passant ou passant selon qu'il a été
écrit ou non et cela d'une manière irréversible). Ce niveau place de même en position de comptage 0 les additionneurs sous-tracteurs séquentiels (32) et (49) et remet au zéro le compteur (47), quant à la m~moire (40), elle est cal~e en permanence sur ;
la première page par un niveau 1 constant sur son entrée remise à zéro mémoire (niveau symbolisé par un signe plus sur la figure 1), car elle ne contient qu'une seule page ~crite en principe et pr~alablement pour la dur~e de vie de la bague, laquelle contient le num~ro con~identiel d'identification de son porteur, écrit au moment de la création du compte. Il est à noter que le code con-~identiel est conçu, de façon non représentée, de façon telle qu'il représente aussi bien le porteur de la bague que sa banque.
La m~moire (40) de la bague (figure 2) est en permanen-... .
ce en position de lecture par la présence d'un niveau zéro sur ~O~OS83 son entrée écriture-lecture, ce qui implique aussi la fermeture des contacts solides (3) et l'inhibition des latches (2), le compteur à huit bit (1) suivi des latches (2) sert à l'adressage de la mémoire (5) (une seule adresse ici, qui est celle de la première page), pour les mémoires de crédit et de débit, le pas-sage d'une page à une autre se fait au début de chaque cycle d'horloge par une impulsion à llentrée RG (161), impulsion retar-dée par le monostable descendant (88) ~ui fait avancer d'un cran ~ .... .
le compteur d'adressage (1), la première impulsion qui apparaît .
sur le conducteur (16) remet à zéro le compteur quatre bits (6) commandant le multiplexeur de sortie (4) et fait avancer d'un pas le compteur (1) après avoir été retardée par le monostable des- ~ .
cendant (88). A mesure de leur arrivée, les impulsions d'horloge détectent dans la page sélectionnée du module mémoire la valeur des différents bits présents sur la sortie considérée depuis le bit de poids le plus élevé jusqu'au bit de poids le plus faible, -:
lesquels sont transmis en série à travers le couplage (104) à
l'additionneur-soustracteur (32), qui af~iche par comptage 30US
forme binaire et en parallèle, un nombre x, lequel est envoyé à .
l'entrée d'un comparateur (30), sur les autres entrées de ce comparateur (30) est déjà affiché sous la même forme un nombre y.
lequel a été transcodé de manière non représentée à partir du ~' numéro d'identification composé préalablement sur le clavier dé-cimal (31) par le porteur de la bague, en cas d'égalité de x et ~ , de ~, le comparateur (30) envoie à travers la porte ET (85) un niveau 1 à l'entrée "preset" de la bascule (42) qui bascule, ap-pli~uant par sa sortie un niveau logique 1 en entrée de la porte :
OU (41), ce qui assure le maintient de l'horloge 33 apr~s l'arrêt de la minuterie (28). La présence de la porte ET ~85) oblige le porteur de la bague à composer son code confidentiel dans un dé-lai imposé, correspondant au temps de maintien de la minuterie (28).

- . : ~ i ~;- ,. . .
1061~583 - Fonctionnement de l'additionneur soustracteur séquen-tiel d'i~entification (32) (figure 3):
Dans ce cas particulier, l'organe (32) fonctionne uni-quement en additionneur, il est maintenu dans la position de comptage positif par la présence d'un niveau 1 en permanence sur son entrée comptage-décomptage notée C/D, symbolisé par un signe plus sur la figure 1. Il comprend essentiellement un compteur-décompteur 16 bits (ll)(dont seulement les huit bits les moins significatifs sont utilisés ici) sur lequel sont dirigées, en présence d'un bit d'information positif à l'entrée de la porte ET ( 10 ) provenant de la mémoire (40), les impulsions provenant de l'oscillateur (15) à travers la porte ET (14). La remise à
zéro générale provenant du conducteur (161) ferme la porte ET
(14) à travers la porte OU (16) et la bascule (13) et remet à
~éro le compteur quatre bits (12), lequel place le multiplexeur (9) ~ur son état d'entrée inerte noté 0; la première impulsion d'horloge fait avancer d'un cran le multiplexeur (9), le faisant passer sur son état d'entrée 1, par action sur le compteur (12), et fait basculer l'organe (13), ce qui supprime l'inhibition à
l'entrée de la porte ET (14), laquelle laisse passer les impul-~ions de l'oscillateur (15) qui est trois cents fois plus rapide que l'oscillateur (33); avant la deuxième impulsion d'horloge.
1~8 impulsions de l'oscillateur (15) sont. le cas échéant, intro-duit~ à travers la porte ET (lQ) dans le compteur-décompteur 16 ~it~ (11), ~ la fin de la 128ème impulsion, le diviseur de fré-quence (~0) envoie un niveau lo~ique 1 sur l'état d'entrée noté
1 du multiplexeur (9), qui inhibe la porte ET (14) par bascule-ment de la bascule (13) à travers la porte OU (16); le système re~te inerte jusqu'à l'apparition de la deuxième impulsion d'hor-loge qui place le multiplexeur (9) sur son état d'entrée noté 2et le cycle précédent se répète; l'information suivante arrivant sur la porte (10) correspond à la lecture de la valeur du bit de ' ,:

~060583 rang immédiatement inférieur au bit de poids le plu9 fort (deuxi-ème bit de la première page ~e la mémoire (40), le numéro confi-dentiel d'identification est ainsi lu, traduit en un nombre d'im-pulsions égal à sa valeur, inscrit en code binaire de façon sta-ble dans l'organe (11) et transmis en parallèle à l'entrée x du comparateur (30) (voir figure 1). Le registre à décalage à en-trée série et sortie parallèle (17) (figure 3), suivi des latches (18) et de la porte OU (19) signale par un niveau logique 1 en fin de page une page vierge, c'est à dire dont tous les bits con-tiennent l'information 0, aucun n'ayant été écrit. Ce disposi-ti~ détecteur de zéro, noté DZ n'est pas utilisé ici, par contre, il l'est dans l'additionneur soustracteur (49) comme on le verra ci-après.
- Lecture du crédit antérieur (voir figure 1): ' Lorsqu'un niveau logique 1 apparaît à la sortie du com-parateur (30), il est transmis à travers la porte ET (85) (la minuterie (28) ne s'étant théoriquement pas encore arrêtée~, la-quelle correspond à l'entrée preset notée PR de la bascule (42), cette dernière bascule, sa sortie passant du niveau zéro au ni-veau 1, ce qui maintient le fonctionnement de l'horloge généralejusqu ' à la fin du fonctionnement de tout le distributeur, ce ni-veau 1 est transmis à une entrée de la porte ET (87), la rendant ainsi passante jus~u'à la fin du ~onctionnement du dispositif, leg organes (50), (51), (49), (~7) et par suite (46) et (48) é-tant d~jà remi~ à zéro comme on 1'a vu precédemment, au début du ~ :
cycle d'horloge 0~nérale suivant le cycle d'identi~ication du porteur de la bague, le9 in~ormations contenues dans la mémoire de cr~dit (50) sont introduites dans l'additionneur soustracteur ~quentiel (49) par l'intermédiaire de la sortie S de la mémoire (50) et du couplage (ll9).selon un processus identique à la lec-ture du numéro confidentiel d'identification pendant le premier cycle d'horloge, le passage d'une page de la mémoire (50) à la page suivante s'effectue au niveau de la mémoire (S0), par une impulsion issue du début du cycle d'horloge suivant sur le con-ducteur RG (161) à travers le couplage (44) la somme des valeurs de tous les crédits antérieurement introduits dans la mémoire de crédit de la manière que décrit ci-après l'invention apparaît de façon stable en sortie de l'additionneur soustracteur séquentiel (49), sous forme binaire, elle est visualisée sur le dispositif d'affichage (69) après transcodage non représenté, ce type de fonction étant connu de l'homme du métier. La même remarque con-cernant la transformation inverse est vraie aussi au niveau desclaviers à système de numération décimale (31) et (~) il est à noter que pendant l'opération de la lecture du crédit, l'addi- -tionneur soustracteur séquentiel (49) est bien en position de comptage grâce à la présence d'un niveau logique 1 sur son entrée à travers la sortie notée 0 du décodeur (48) et de la porte OU
(52), après l'arrivée de la valeur contenue dans la dernière page écrite de la mémoire, la page qui est lue au cycle d'horloge suivant est une page vierge, ce qui est détecté, dans l'addition- :
neur soustracteur séquentiel t49) par la présence d'un niveau logique 1 créé sur sa sortie détecteur de zéro notée DZ à travers le registre à décalage à entrée série et sortie parallèle (17) (~igure 3), les huit latche.q tl8) actionnés au debut du deuxième cycle d'horloge par la sortie T et la porte NQN OU (19). Ce ni-veau 1 inhibe l'impulsion d'horloge RG ~161) à travers la sortie not~e 0 du monostable ascendant (81) (figure 1) et la porte ET
( a2 ) de fa~on à conserver l'adressage de la mémoire ~50) et per-mettre l'~criture d'un nouveau crédit éventuellement demandé par ;~
le porteur de la bague sur ladite page vierge.
- Ecriture du nouveau crédit:
Le même niveau logique 1 de détection de zéro, traver-5ant la porte OU tlo8) fait avancer d'un cran le compteur (47), et, par suite, place le multiplexeur (46) sur sa position d'en- ~ ' - 29 _ ~06(:~S83 trée notée (1) et le décodeur (48) sur sa position de sortie no-tée 1, ce qui maintient l'additionneur soustracteur (49) en posi-tion de comptage positif par la présence d'un niveau logique 1 sur l'autre entrée de la porte OU (52) ce même niveau logique 1 est transmis à travers le couplage (57) à l'entrée écriture lec-ture de la mémoire de crédit (50), ce qui place cette dernière en position écriture par suppression de l'adressage au niveau des latches (2) ouverture des contacts solides de lecture (3) :
et déblocage de la porte ET (7). L'entrée des informations en : .
mode série dans la page destinée à être écrite s'effectue alors à travers le multiplexeur (113) (figure 1), tant en direction de la mémoire de crédit par l'intermédiaire du couplage (120) que de l'additionneur soustracteur séquentiel (49) à travers le mul- :
tiplexeur (46), le multiplexeur (113) étant piloté par le comp- .
teur (115) actionné lui-même par l'horloge générale, la valeur de la somme à créditer est donc inscrite sur la première page ~ :
vierge de la mémoire de crédit (50) et ajoutée à la somme précé-demment affichée sur l'organe d'affichage (69) à travers le comp-teur décompteur 16 bits de l'additionneur soustracteur séquen-tiel (49). La fin de la page écrite est détectée par la porte :
ET (59) dont les deux entrées sont toutes deux à un niveau logi-que 1 à cet instant, la première entrée étant la sortie notée 1 du d~codeur (~8), la deuxième étant la sortie de poids le plus ~lev~ du compteur (115) à travers le mono~table descendant (140) dont le rale est pr~ci~ément de détecter le passage du compteur (115) de l'état n~ 7 à l'~tat n~ 0. Lorsque la lecture et l'ins-cription dans la mémoire (50) du nouveau crédit est terminée, la valeur correspondante est effacée de fa~on non représentée, par le lecteur de bons de crédit (114) par l'apparition sur son en-trée notée E d'un niveau logique 1 transmis par le conducteur (93), La sortie de la porte ET (59), portée au niveau logique 1, remet alors ~ zéro les mémoires de crédit et de débit via la por-.. ., ~ . , , . , . .- . . . . . .
' 1~)6()583 te OU (60) et le couplage (45), et, via la porte OU (108), fait avancer d'un cran le compteur (47).
- Lecture des débits antérieurs:
La nouvelle position du compteur (47) place le multi-plexeur (46) sur son état d'entrée 2 (lecture de la mémoire débit (151)), établit la sortie notée 2 du décodeur (48) à l'état logi- :
que 1, les sorties notées 0, 1 et 3 de ce dernier étant au ni- :
veau logique 0, ce qui place l'additionneur soustracteur séquen-tiel (49) en position de décompte par présence d'un niveau 0 sur son entrée C/D, la lecture des débits antérieurs s'effectue alors ~:
comme celle effectuée précédemment dans la mémoire de crédit (50), via le couplage (122), le nombre représentant la somme de ces débits étant décompté du nombre déjà inscrit en représentation binaire dans le compteur décompteur 16 bits de l'additionneur soustracteur séquentiel (49), c'est-à-dire soustraite du nombre précédemment affiché dans l'organe d'affichage (69). La premiè-re page vierge de la mémoire de débit est détectée par la porte ET (109) par la présence en sortie de l'additionneur soustrac-teur séquentiel (49) d'un niveau logique 1 sur sa sortie DZ; il 20 est à noter qu'au moment où cette information apparait, les sor- ' ties de l'additionneur soustracteur ~équentiel (~9) sont dans un ;
état numérique en xepr~sentation binaire stable, correspondant l'op~ration:
X ~ (~omme des crédits antérieurs) ~ (nouveau crédit) -(so~me des d~bit~ ant0rieurs)cett~ valeur X ~tant n~cessairement positive, même dans les cas o~ le nouveau crédit est nul, dans l'hypoth~se d'un solde anté-rieur nul et de l'écriture d'un nouveau crédit nul, la valeur de X serait ~videmment nulle elle aussi, ce qui constitue un cas 3~ limite. ;.
La valeur de la somme destinée à être débitée éventuel- .:.
lement par le distributeur, composée avant l'introduction de la - 31 - ..
t 10~i~583 bague dans le distributeur par le porteur de cette dernière sur le clavier (63) en représentation décimale, est comparée, sous sa forme binaire Y, à X par le comparateur binalre ~110), au mo-ment où la sortie notée 3 du décodeur (48) s'établit au niveau logique 1, ceci intervenant lors du dernier basculement du comp-teur (47) provoqué par l'arrivée d'un niveau logique 1 à la sor-tie de la porte (109) à travers la porte (108), la comparaison de X et de Y crée un niveau logique égal à 1 sur l'unique sortie du comparateur (110) si et seulement si X est supérieur à Y, à
ce moment, le compteur (115) qui commande les états d'entrée suc- -~cessifs du multiplexeur (116) étant remis à zéro au moment où le -compteur (47) se cale sur son dernier état, le distributeur est en position d'écriture du nouveau débit. ~
- Ecriture du nouveau débit. -En effet, le multiplexeur (46) étant sur sa position d'entrée notée 3 se trouve en communication avec la mémoire de débit (51) via le couplage (124) pour écriture d'un nouveau dé-bit dont la valeur est décomptée simultanément de la même fa~on que précédemment par l'additionneur soustracteur séquentiel (49) en représentation binaire stable et soustraite dans l'organe d'affichage (69). Il est à noter que le monostable ascendant (81) joue le même rôle pour la mémoire de d~bit (51) qu'il a jou~ pour la m~moire de cr~dit (50), c'est-à-dire que l'inscrip-tion en m~moire se fait bien sux la première page vierge détectée, et non sur la ~uivante laquelle est aussi une page vierge. D'au-tre paxt, la sQrtie not~e 3 du d~codeur (48) étant au niveau lo-gi~ue 1 place bien la m~moire de débit (51) en position d'écritu-re pendant cette derni~re phase de fonctionnement du dispositif via le couplage (123), à la fin de cette phase, un ordre d'arrêt général est provoqué par basculement de la bascule (42) par la pr~sence d'un niveau logique 1 sur son entrée clear à travers la '~
porte OU (86) consécutif au déblocage de la porte ET (111), elle-~ .:

, ~06~)583 même rendue passante par la présence à son entrée d'une impulsion positive issue de la sortie notée 0 du monostable descendant (140) agissant de la même manière qu'à la fin de l'écriture dans la mémoire (50) du nouveau crédit. L'opération de délivrance des billets, non représentée, se passe en même temps que celle d'ins-cription du nouveau débit dans la mémoire de débit (51), à con-currence de la somme dont le montant a été préalablement inscrit en représentation décimale par le porteur de la bague grâce au clavier (63) et testé comme nous l'avons vu précédemment.
Le mode de couplage par transformateur pour alimenter la bague à partir du dispositif spécifique a été choisi et repré-senté sur la figure 1 de façon à assurer une isolation galvani-que; le secondaire (105) du transformateur constitué par les en-roulements (151) et (105) lors de la coopération est suivi d'un filtre (107) fournissant à sa sortie une tension continue régulée d'alimentation, filtre non capacitif par souci de miniaturisa-tion, la capacité nécessaire pour un filtre classique ne pouvant etre rendue suffisamment petite par rapport aux autres organes électroniques, ce couplage pour alimentation pourrait aussi être réalisé par couplage optique entre une ~ource lumineuse contenue dans ledit dispositif spécifique et une pile photovoltai'~ue con~
tenue dans l'objet portatif, assurant ainsi l'isolation galvani-que souhaitable afin d'éviter tout court circuit risquant de dé-truire le~ m~moires contenues dans la bague, au mame titre d'ail-leur~ que les autres couplages optiques qui ont eté choisis pour la circulation des niveaux logiques d~information entre le dis- :
po~itif et la bague. Les trois mémoires dont on a décrit le ~-~onctionnement sont en principe du même type: du type à circuit int~ré, elles présentent la propriété d'être écrites à la deman-30 de, de fa~on évolutive, et irréversible (sauf pour certains types ::
de mémoires pouvant être effacées de fac,on non accidentelle mais par traitement approprié), ces mémoires, en plus de leur capacité
i :' ''' ' :._ 33 _ ~ :
-'' 106'~583 environ 1000 fois supérieure par unité de surface à celle des mé-moires magnétiques généralement employées pour ce type d'utili-sation présentent l'avantage par rapport à ces dernières d'une facilité et d'une souplesse de lecture et d'inscription supéri-eures par le fait qu'elles ne nécessitent pas la proximité immé-diate du dispositif de lecture, leur adressage étant réalisé é-lectroniquement, des dispositifs électromécaniques sophistiqués coûteux et peu fiables sont ainsi remplacés par de simples con-ducteurs dont le nombre peut d'ailleurs être réduit par le procé-dé connu du multiplexage. Parmi cette famille de mémoires à cir-cuit intégré, on utilisera de préférence des mémoires non vola-tiles.
L'organe d'affichage (69) est à simple visualisation par apparition de chiffres lumineux mais il peut être aussi rem-placé par une imprimante, cette imprimante ne pouvant d'ailleurs être branchée en parallèle sur ses entrées, ce qui permet au porteur de la bague de conserver une trace écrite des opérations de lecture effectuées par le dispositif spéci~ique au cours du proce~sus de fonctionnement précédemment décrit.
Le procédé, appliqué à un distributeur de billets de banque, peut atre aussi bien appliqué directement sur un point de vente, ce qui permet au porteur de la bague de faire des a-chats, le montant de la somme due étant réglé ni en argent li-quide ni par chèque, mais simplement par le fait que la bague de l'acheteur est débitée du montant de ladite somme.
La ~igure 4 représente une variante de réalisation d'un detecteur de section non programmé, dans le cas où le détecteur r~
0~t contenu dans la carte 40Q. Cette variante de réalisation met en oeuvre une m~moire 201. dont l'adresse est contrôlée par un verrou 205. La porte ET 202 constitue le détecteur d'adresse vierge, qui actionne la mémoire 204. Celle-ci commande à la fois la porte d'écriture 203 et le verrou 205.
- 34 - ;
~ . . ~ . . . . . .
.. . .. .
-La figure 5 représente une autre variante de réalisa-tion du détecteur de section non programmée dans le cas où ce dernier est contenu dans une carte 400.
La mémoire 209, organisée en m mots de n ~its (par exemple 256 mots de 8 bits) est adressée de l'extérieur par le faisceau de conducteurs 207 (8 dans l'exemple choisi) à travers l'organe 210 (8 verrous ou latches); (voir figure 6 le détail de réalisation d'un verrou E, S, C désignant respectivement l'entrée, la sortie, la commande de chargement). A 1'état vierge, tous les :
points mémoire de cet organe sont au niveau logique 1. Il pourra ~:
s'agir d'un circuit intégré type 1702 (Intel), 5203 ou 5204 (National Semiconductor) ou 7620 (Harris semiconductor, par exem-ple).
La sortie de cette mémoire est constituée par le fai-sceau de conducteurs 222 (ici 8 conducteurs) dirigé vers l'exté-rieur.
L'entrée 211 d'invalidation permet, lorsqu'elle est portée au niveau logique 1, les opérations d'écriture déclenchées par l'élévation de la tension d'alimentation de la mémoire et la connexion à un niveau adéquat du bit de sortie destiné à être é-crit.
A la mise SOU9 tension, la bascule R-S constituée par les portes 217 et 215 est automatiquement placee au niveau 1 (conducteur 216) grâce au condensateur 213 connecte au pôle posi- ~' ti~ de l'alimentation. Ce mame condensateur, à travers la porte OU 21~3 provoque un court instant la conduction du verrou 210 et l'inhibition de la porte d'écriture 212.
Si l'adresse à ce moment affichée par le conducteur 207 est vierge (8 fils de sortie 222 au niveau logique 1), la pré-30 sence d'un niveau 1 sur la sortie de la porte ET à 8 entrées 214 force la bascule R-S au niveau 0 dès la fin de l'impulsion émise par le condensateur 213.
Ceci a pour conséquence définitive par rapport à cetta :
- 35 - ; :: ' mise sous tension du circuit portatif, le verrouillage de l'orga-ne 210 et l'ouverture de la porte 212, autorisant l'écriture à
cette adresse par le conducteur 219.
Cet état est stable, jusqu'à la prochaine mise hors tension, c'est à dire que tout changement d'adresse est désor-mais impossible puisque l'impulsion émise par le condensateur 213 est unique.
Si l'adresse affichée lors de la mise sous tension est -déjà occupée (présence d'un seul zéro sur le conducteur 222) la présence d'un niveau zéro sur la sortie de la porte ET 214 sera sans effet sur la bascule R-S, qui se laissera placer, par ronsé
quent, au niveau 1 par le condensateur 213. La présence d'un niveau 1 sur la sortie de la porte OU 218 interdira donc l'écri-ture. L'adressage sera cependant possible, autorisant la lectu-re de toutes les adresses occupées de la mémoire.
La première adresse vierge adressée fera basculer dans l'état 0 et la bascule R-S, autorisant l'écriture et interdisant l'adressage jusqu'à la prochaine mise hors tension.
Si l'utilisateur désire écrire sur deux adresses suc-cessives. il lui est indispensable de procéder à une mise hors tension du dispositif, puis à une nouvelle mise en service.
Le dispositif ainsi con~u peut atre réalisé facilement ~ous forme de circuit intégré monolithique et ~ixé sur un sup-port tel ~u~une carte (format S x 8 cm par exemple) portant ses 20 connexions d'acc~q:
- 8 ~ils d'adressage - 8 fils de sortie d'informations - 3 fils d'alimentation (alimentation générale des cir-cuits p~riphéri~ues VG, alimentation de la mémoire VM, masse) - 1 fil d'ordre d'écriture Sous forme non monolithique, 1'ensemble peut être constitué de six bo~tiers de circuits intégr,~s séparés et d'un condensateur, - 36 - ' . . .
~60S83 assemblés sur un circuit imprimé établissant les connexions né-cessaires et servant de support mécanique.
L'alimentation du circuit portatif s'effectue par les conducteurs 208, 220 et 221.
L'appareil (le dispositif de transfert), susceptible d'échanger des données avec une telle carte est représenté de façon synoptique sur la figure 7 que l'on va maintenant décrire.
L'alimentation s'effectue par les conducteurs VG 240 et masse 238, ainsi que par le conducteur VM 208 en phase d'écri-ture.
Les données reçues acheminées par le conducteur 224 àl'organe de traitement 244, compte tenu éventuellement de leurs adresses respectives (acheminées par le conducteur 252 connecté
en parallèle sur le conducteur 222) sont confrontées à d'éven-tuelles données extérieures acheminées par le conducteur 248, l'issue du traitement effectué déclenchant des opérations d'écri-tures 246 (conducteurs 254, 256, 226) d'enregistrement 250, d'af-fichage 251 et/ou d'édition 253, ainsi que de vérification 258.
L'organe d'écriture 246 sert à coordonner les différen-tes procédures nécessaires à l'écriture: élévation de la tensionVM (source d'alimentation particulière à la ~émoire programmable 209) au niveau VP, niveau 1 sur le conducteur 226 noté E, décon-nexion des conducteurs 224 pUi9 connexion à un niveau adéquat du fil destin~ à être écrit.
L'organe d'adressage 242 comportera avantageusement un compteur binaire modulo n 257 capable d'adresser la mémoire à ses adres~es successives, et ainsi, de toujours permettre l'écriture ~ur la première adresse vierge disponible grâce à la présence de ~
la porte NON-ET 260, de la porte ET à trois entrées 262 et de -30 l'horloge 265 (~igure 8). ' La porte NON-ET 260 sert à indiquer à l'organe de trai-tement 244 que l'adresse à ce moment activée est vierge. Cette ,, . -~06~)S83 porte 260 pourrait être supprimée en prévoyant une remise à zéroautomatique du compteur 257, lors de la mise sous tension de l'appareil de coopération.
Dans le cas d'une mémoire de 16 K bits (1365 pages de 12 bits), 27 points de connexions sont au total nécessaires au circuit, ce qui peut paraître prohibiti~. Pour diminuer le nom-bre des connexions on peut effectuer un multiplexage d'entrée et de sortie, et/ou utiliser une mémoire de base organisée en mots ~
de 1 bit comme cela va être maintenant décrit en se référant à la ~-10 figure 9 qui représente un module mémoire organisé en mn mots de -~
1 bit con~u autou~ d'une mémoire primaire organisée en m mots de n bits, n étant le format de mot souhaité. Ce module comprend les différents circuits de multiplexage nécessaire, mais aussi des circuits d'écriture permettant la mémorisation d'un bit sé-lectionné (un des huit bits d'une des "pages" parmi 256) par sim-ple commande logique sur une unique entrée d'écxiture.
L'écriture d'une telle mémoire programmable s'effectue généralement en plusieurs temps. Un exemple de cycle est le sui-vant:
2~ 1) Adressage du mot sélectionné
2) Déconnexion des étages de sortie de la mémoire 3) El~vation à la valeur correcte de la tension d'ali-mentation de la m~moire

4) Connexion à une tension déterminée du bit destiné à
~tre ~crit ~remplacement de l'etat initial par un état 0). Cette localisation correspond souvent à une sortie de mémoire dite "à
collecteux ouvert".
L'ensemble de ces opérations doit le plus souvent s'ef-fectuer en respectant certaines constantes de temps.
La mémoire proprement dite 302 (par exemple du type ' 7620 Harris) est connectée à ses résistances de rappel 338 à 345, ainsi qu'à huit portes NON-ET de puissance du type à collecteur ~06~)583 ouvert 304 à 311. Une des entrées de chacune de ces huit portes est connectée au point D de la mémoire (commande de déconnexion des étages de sortie). L'entrée d'alimentation de la mémoire, à laquelle sont connectées chacune des résistances du rappel, est branchée sur la sortie 352 d'un commutateur électronique.
Celui-ci est composé des transistors 334 et 336 ainsi que de l'inverseur 347. En présence d'un niveau logique O sur le con-ducteur 350, le transistor 336 est bloqué, tandis que l'inver-seur 347 active le transistor 334, établissant la connexion du point 352 avec l'alimentation générale VG. Au contraire, en pré-sence d'un niveau 1, c'est à l'alimentation d'écriture VP qu'est connecté le point 352.
Le dispositif de cadencement 126, ainsi que les orga-nes 348 et 303, servent à assurer la bonne chronologie des ordres successifs correspondant à l'opération d'écriture.
Le verrou 332 ("lacht") sert à figer l'adresse (par un niveau zéro, créé par l'inverseur 328), sur son entrée de bloca-ge 356 pendant une opération d'écriture.
Onze poids d'adresses sont nécessaires dans le cas d'u-tilisation d'une m~moire de 256 x 8 bits sous forme d'une mémoire20~8 x 1 bit.
- les huit plus signifiants adressent la mémoire pro-prement dite ~"pages"), - les trois moins signifiant3 commandent le multiplex-eur de lecture 322 et le démultiplexeur d'écriture 320.
~ 'adresse ~tant choisie sur 11 bits, un ordre d'écri-ture positi~ sur le conducteur 330 verrouille l'organe 332, tan-di9 ~uc sontordonn~es successivement - la déconnexion de la mémoire (conducteur 360) ~ -- l'él~vation de la tension d'alimentation (conducteur 350) ~, - la mise ~ la masse de la seconde entrée de la porte -., ,., . -106D5~3 ~ON-ET sélectionnée 304 à 311 par le conducteur 362 autorisant la conduction du démultiplexeur 320.
Le processus d'adressage est le même pour la lecture, à travers le multiplexeur 322, commandant le conducteur de sor-tie 366.
Les inverseurs à grand seuil d'entrée 312 à 319 ser-vent à isoler le multiplexeur 322 et la porte NI 324 pendant la phase d'écriture.
La porte NI à huit entrées 324 détecte, sous forme d'un nlveau 1 sur le conducteur 370, une page de huit bits entièrement vlerge .
Ainsi con~u, le module peut être représenté schemati-quement de la façon représentée sur la figure 10. Il comprend 17 connexions d'accès:
- 11 poids d'adresse (Ao - Alo) - 3 points d'alimentation VP-VG-Masse - 2 sorties: S (bit) et AV (signalisation de page vierge) - 1 commande d'écriture Eo Un exemple de réalisation du circuit de cadencement 320 est représenté fig. 11. Il comprend essentiellement trois bas-cules R-S 373, 374 et 375. actionnées successivement par quatre lignes à retard 376 - 377 - 378 - 379. L'inverseur 372 donne l~ordre de fin d'~criture.
Une modification simple de la circuiterie permettrait d'~uiper ce module de n'importe quel type de mémoire: vive, mortc, programmable, ou "programmable/reprogrammable". Ces mo-di~lcations sont ~ la portée de l'homme de l'Art.
La ~igure 12 représente une autre variante de réalisa- ~' tion des moyens inhibiteurs ~du détecteur de section non program-mée~ dans le cas o~ la mémoire est organisée en mn mots de 1 bit (par exemple 2048 mots de 1 bit). Dans le cas de cette variante ~060583 de réalisation le détecteur est contenu dans une carte 400.
L'organe 516 est un module incluant, autour de la mémoire propr~
ment dite, les différents circuits nécessaires à la procédure d'écriture, ces circuits sont activés par une commande positive unique attaquée par le conducteur 503.
L'horloge 502 positionne successivement, à travers le compteur/décompteur 512 le verrou 514 et les portes 504- 506- 508, ~
les différentes adresses de la mémoire. Le registre à décalage 530 convertit en mode parallèle 8 bits les informations succes-sives sortant de la mémoire. Le diviseur 536 par 8 donne, toutes les 8 impulsions d'horloge, un ordre d'examen du contenu du re-gistre 530. Cet ordre est transmis à travers le condensateur 538 et la porte OU 540 au verrou 523 connecté à la sortie de la porte ET et à huit entrées 525. Dans le cas où la sortie de cet-te porte est au niveau 0 (page occupée), l'adressage se poursuit.
Dès que la sortie du verrou 523 est au niveau 1 (page entière-ment vierge), l'entrée inverseuse de la porte ET 504 interrompt l'arrivée des impulsions d'horloge, place le compteur/décompteur 512 en position de décomptage, et ouvre la porte ET 520 qui lais-20 9e à son tour pa99er les impulsions provenant de l'horloge 502 dan~ la porte 506.
Le compteur/décompteur revient donc en arrière ju9qu'à
la huitième impulsion de cette séquence (détectée par le divi-seur par 8, 526) qui, faisant basculer la bascule R-S constituée 't,' ~
par les porte~ NI 522 et 524, ferme la porte 520, ce qui met hor~ service l'~orloge 502.
La m~moire se trouve donc désormais placée sur la pre-mi~xe adresse vierge faisant suite à une page écrite. L'écritu-re est desormais autori9ée, par les portes 528 et 529 qui per-mettent, respectivement, la transmission de l'ordre d'écriture achemin~ de l'extérieur par le conducteur 531, et l'adressage bit par bit acheminé de l'extérieur par le conducteur 533 via les 10~0S83 portes 506 et 508. Les portes 508 et 510 ainsi que l'inverseur 518 servent à verrouiller l'adresse et à figer l'état du comp-teur d'adressage pendant les impulsions d'écriture.
Le condensateur 542 permet l'émission d'une impulsion unique de remise à zéro de tous les organes séquent~els du dispo-sitif, au moment de la mise sous tension.
La bascule R-S 548-550 est remise définitivement à zéro par le passage du compteur/décompteur 512 en position de compta-ge maximum CM (conducteur 546) établissant un niveau 0 stable sur le conducteur 552 ce qui a pour effet de fermer la porte d'adressage 529.
Ce dispositif empêche que l'utilisateur-fraudeur ne puisse revenir sur une adresse occupée en utilisant, au-delà de la capacité nominale du compteur, l'entrée d'adressage bit par bit 533.
Ainsi conçu, le dispositif émet sur le conducteur 517, d~s sa mise sous tension, l'ensemble des informations qu'il con-tient en mémoire, puis se place de lui-même sur la première a-dresse de la première page vierge. en position d'écriture obli-gatoirement ascendante grâce à la porte 560 dont l'entrée inver-seuse force à zéro la commande "ascendant/descendant" du comp-teur dès la fin du train de huit impulsions descendantes.
Les impulsions de synchronisation sont tran9mises vers l'ext~rieur par le conducteur 509.
Il va de soi que l'horloge 502 pourrait aussi bien être plac~ ~ l'ext~rieur du di9positif. Le conducteur S09 servirait, dan9 ce cas ~ a synchroniser le module depuis l'extérieur, et de-vrait être connecté au point 544.
Cette carte n'exige donc, pour son bon raccordement '~
avec l'extérieur, que six points de connexion.
La vérification éventuelle de l'écriture s'effectue, en fin d'opération, par coupure brève de l'alimentation, lectura 10~i0583 du nouveau contenu de la mémoire, et comparaison avec l'ancien contenu précédemment saisi et/ou avec le message d'écriture éga-lement stocké.
Le diviseur par huit, 554, ainsi que la bascule 556 -558, permettent de limiterà~ les impulsions d'adressage bit par bit correspondant à l'écriture. Dans le cadre d'une même mise sous tension du circuit portatif, il n'est ainsi possible que d'écrire sur la première "page" vierge (un mot de huit bits) de la mémoire 516.
On va maintenant décrire la figure 13, qui représente une autre variante de réalisation des moyens inhibiteurs d'ins- -cription (du détecteur de section non programmée) dans le cas où
le module mémoire est du type décrit en se référant à la figure 9. Dans le cas de cette variante de réalisation le détecteur est situé dans la carte 400. La mémoire 570 utilisée est orga-nisée en mots de plusieurs bits, par exemple 256 x 8 bits, elle inclut ses propres circuits de multiplexage écriture et lecture.
Une porte connectée sur ses huit sorties parallèles (cf. fig. 9) permet de détecter une page vierge (présence d'un niveau l sur 'I' toute8 ses entrées et par conséquent sur sa sortie), mais l'a-dres9age s'effectue néanmoins par adresses de l bit.
La premi~re "page" (huit premiers bits) sera obligatoi-rement occupée (pr~sence au moins d'un bit à zero).
A la mise sous tension, le verrou 578 se bloque sur le niveau z~ro ~premi~re adre9se occupée) ouvrant ainsi. par l'in-v~r~eur 579 la porte 573 qui laisse passer les impulsions prove-nant de l'horloge 574. ;;
Le compteur 571 adresse alors la mémoire (par mots de ~, l bit) tandis que le diviseur 575 par 8 signale au verrou 578, à
travers la porte 576 et le condensateur 577, les changements de page. :
Dès la première page vierge, un niveau l sur la sortie ~06~3583 du verrou fermera la porte 573 et ouvrira la porte 580 d'écritu-re. L'adressage pourra alors se poursuivre bit par bit, de l'ex-térieur, sur le conducteur 583 à travers la porte 572, tandis que les impulsions d'écriture seront acheminées de l'extérieur également par le conducteur 581.
La sortie des informations s'effectue sur le conduc-teur 582, tandis que la synchronisation externe est acheminée par le conducteur 584.
Dans le cas où la mémoire aurait toutes ses pages oc-cupées, l'adressage se poursuivrait indéfiniment, renseignantl'utilisateur sur l'état du dispositif.
La bascule 586 - 587, connectée sur la sortie CM 585 du compteur 571 permet la fermeture de la porte d'adressage bit par bit 580, au-delà de la capacité nominale du compteur.
Le condensateur 588 émet sur le conducteur noté Rl une impulsion unique de remise à zéro de tous les organes séquentiels du circuit portatif, au moment de la mise sous tension.
Une carte ainsi con~ue peut représenter un mode de réa-lisation avantageux d'un enregistreur à semi-conducteurs. Conçue autour de mémoires du type programmable/reprogrammable (efface-ment électrique ou optique) elle permettrait, connectée à une caisse enregistreuse de point de vente par exemple, d'enregistrer au ~ur et à me~ure des mises sous tension de l'appareil, des mots de 100 bits représentant par exemple le n~ de oompte en banque de l'acheteur ~84 bit~) et le montant de l'achat (16 bits).
Une carte comportant par exemple seize mémoires de 2048 bits permettrait ainsi l'enregistrement de 327 achats, re-pr~sentant par exemple 6 jours de fonctionnement d'une caisse travaillant 9 heures par jour, à raison d'un achat toutes les dix minutes, Portée régulièrement à la banque pour saisie des infor- >~
mations, effacement et remplacement par une carte vierge, cette - :
~06~)583 carte jouerait le rôle de connexion virtuelle entre l'organe de collecte des données (point de vente) et l'organe de traitement (banque).
Dans un autre cadre d'utilisation (saisie de données alp~anumériques), cette carte pourrait enregistrer l'équivalent d'environ 90 lignes dactylographiées (cas d'un carnet de santé
individuel, ou bien d'un passeport, ou d'un titre d'identité).
On va maintenant décrire la figure 14 qui représente une variante de réalisation des moyens inhibiteurs destinés à
interdire la modification du contenu de sections codées interdi-.
tes. Les moyens inhibiteurs sont contenus dans une carte 400.
La mémoire 601 est organisée en mots de 9 bits, par exemple 256 x 9 bits. A l'état vierge, l'ensemble de ces points-mémoires sont au niveau logique 1. Le numéro de compte en banque constitué par exemple de 21 chiffres, soit 84 bits, est découpé
en 11 mots de 8 bits, chaque mot étant suivi d'un bit Bg de va- -~
leur logique 0. L'écriture initiale s'effectue de Bl à Bg, pour chacune des 11 "pages" qu'occupe le numéro de compte en banque, de telle fa~on que la destruction du neuvième bit n'interdise 20 l'écriture qu'après que celle-ci ait été effectuée. La porte ~;
d'écriture 602, qui doit éventuellement pouvoir supporter une tension élevée ~ur son entrée 605, commande l'entrée de déconnexi-on - 606 - de la mémoire (souvent notée dans la littérature tech-nique, CS, ~ ou ME). Celle-ci est adressée par le faisceau de conducteurs 604 ~8 conducteurs dans l'exemple cité), tandis que le9 9 bits d'entr~e/sortie sont disponibles au point 603. L'or-dre est donn~ qur le conducteur 607.
Ce mode de réalisation présente l'avantage de pouvoir rendre ~ventuellement irréversible toute adresse de 8 bits de la m~moire, Il presente toutefois l'inconv~nient d'exiger un nom-bre important de points de connexion vers l'extérieur (21 dans l'exemple visé), ainsi qu'un dispositif à diodes 608 permettant '. , "

1064)583 d'éviter que la porte 602 ne soit rendue passante de l'extérieur.
Il est possible de réduire le nombre de ces connexions en utilisant une mémoire organisée en mots de l bit, dans un cir-cuit tel que celui représenté sur la figure 15 que l'on va main-tenant décrire.
La figure 15 représente une autre variante de réalisa-tion des moyens inhibiteurs destinés à interdire la modification -~du contenu de sections codées interdites. Les moyens inhibiteurs sont contenus dans une carte 400.
Les conducteurs d'adresse 613 de la mémoire 609 (orga-nisée en 2048 mots de l bit) commandent également les compara-teurs parallèles à 11 bits 611 et 612 connectés, sur leur secon- ~ -de entrée, à deux réseaux de connexions les reliant à des orga-nes de codage A et B tels que des matrices à diodes, mémoires mortes, ou simples points de connexion, déterminant la "fenêtre"
numérique interdite (autrement dit les adresses des sections co-dées interdites). Les comparateurs autorisent l'ouverture de la '~
porte 614, l'écriture peut donc être interdite, grâce à l'entrée inverseuse de la porte 610 connectée à la sortie de la porte 20 61~. -Il est à noter que 9i 11 adresse constituant la limite in~érieure de la mémoire correspond à la première adresse de la m~moire, le comparateur 612 et l'or~ane de codage correspondant peuvent atre supprim~.
Cependant, a~in de pouvoir a99urer l'écriture initiale du n~ de compte en banque, il est n~cessaire que l'entrée 615 de la porte 614 soit bloquée lors de la création du circuit intégré, puis ouverte d~finitivement (niveau logique l) après l'initia-lisation. Ceci est rendu possible par le circuit d'activation 617, commandé de l'extérieur au point 618, une unique fois dans la vie de la carte.
On va maintenant décrire, en se référant à la figure 16, 106{~583 un mode de réalisation du circuit d'activation 617, capable de mémoriser de façon définitive, pour la vie du semi-conducteur considéré, une impulsion de niveau et de durée corrects.
Un tel circuit peut être constitué par un transistor 620 monté en série avec un élément fusible 621. Un inverseur 622, constitue la sortie del'organe, sur le point de connexion du transistor et du fusible. une diode 623 est néanmoins inter-posée, de façon à éviter que, pendant l'opération de destruc-tion (qui s'effectue généralement au moyen d'une impulsion de valeur VP supérieure à l'alimentation générale VG des circuits), du courant ne passe en direction de l'inverseur.
En outre, une résistance 624 est connectée entre l'en-tr~e de l'inverseur et le pôle positif de l'alimentation VG: de cette façon, l'entrée de l'inverseur se trouve bien située au potentiel de la masse (diode passante) lorsque le fusible est in-tact, la sortie de l'inverseur étant par conséquent au niveau lo-gique 1.
Lorsque le fusible est détruit, l'entrée de l'inver-seur étant reliée au pôle positif de l'alimentation, un niveau 0 est présent sur la sortie. Ainsi, avant que l'ordre de destruc-tion soit donné, un niveau logi~ue 0 est present sur la sortie de l'inverseur 616 autorisant l'écriture. Dès que celle-ci est effectu~e, un niveau loglque 1 de durée suffisante sur la com-mande 618 entraine le basculement definitif de l'or~ane 617, dé-bloquant par consequent la porte 614 Si l~on d~sire réduire encore le no~bre de points de -connexion, il est indispensable de fournir à la carte les adres- ~-~e5 en mode s~rie: soit par un registre à décalage, soit par un ~;
compteur. Le compteur présente l'avantage d'imposer au disposi-ti~ un fonctionnement basé sur une suite déterminée a ~ adresse ~de l'adres~e n~ 0 à l'adresse 2047), ce qui n'est pas le cas du registre à décalage. De plus, sa complexité d'intégration est - 47 - ~ :
106~)583 moindre que celle du registre à décalage; de ce fait la solution du compteur (asynchrone, ascendant) est préférable.
La figure 17 représente une variante de réalisation des moyens inhibiteurs destinés à interdire la modification du con-tenu de sections codées interdites dans le cas d'une mémoire é-quipée d'un compteur 626. Les moyens inhibiteurs sont contenus dans la carte 400. Cette variante de réalisation comprend, par ailleurs, outre la mémoire 9 (organisée en 2048 mots de 1 bit) et la porte d'écriture 610, un circuit porte décodeur 629 des condensateurs de démarrage 627 et 633, une bascule R-S consti-tuée par les portes NI 31 et 32 ainsi qu'un circuit d'activation ~ -617. Le circuit porte décodeur 629 est codé pour détecter sous forme d'un niveau haut, en sortie, l'adresse supérieure y des sections codées interdites 0-y ~l'adresse n~ 83 dans l'exemple considéré), ou le numéro de compte en banque, comprend ~1 chif-fres -soit 84 bits- occupant les 84 premières adresses de la mé-moire). A la mise sous tension (l'organe 617 étant activé), la sortie dela bascule se positionne de façon stable à l'état logi-gue 1, en raison de l'impulsion (unique) émise par le condensa-teur 633, la sortie de l'organe 617 est au niveau bas, ainsi que celle de l'organe 629, en raison de la mise à zéro automatique, ordonn~e par le condensateur 627 du compteur 626. La porte 610 est par conséquent fermée de fa,con stable.
Dès que 84 impulsions d'horloge ont été re~ues sur le conducteur d'adressage s~rie 30, la sortie du décodeur 629 s'éta-blit au niveau 1, ce qui force au zéro la sortie de la bascule, ouv~ant par cons~quent la porte d'écriture.
La zone d'adresses 0-83 est donc bien préservée de l'é-criture de ~a~con générale puisque la sortie "comptage maximum" du compteur remet systématiquement à 1 la bascule au moment où le compteur atteint l'adresse 0 par dépassement de capacité. L'é~
criture initiale est rendue possible par le fait qu'un niveau 1 ~' :.~" ' ' est originellement présent sur la sortie de l'organe 617, for-~ant la bascule au zéro de fa~on stable. Après que l'écriture initiale ait été effectuée et vérifiée, un ordre logique 1 sur le conducteur 618, maintenu pendant une durée suffisante par rap-port aux caractéristiques de l'organe 617, permet la libération définitive de la bascule, c'est à dire l'irréversibilité défini-tive des écritures initiales.
La variante de réalisation représentée sur la figure 17 peut etre notamment utilisée pour réaliser une carte de paiement 10 comportant en mémoire des sections codées interdites contenant: ~;
- adresses 0 à 49: le code personnel d'habilitation - adresses 50 à 133: le nUmérG de compte en banque, - adresses 134 à 233: le nom de l'utilisateur, - adresses 234 à 273: le numéro de série de la carte.
Dans l'exemple cité d'une mémoire de 2048 bits, 1774 bits restent disponibles pour mémoriser des opérations financiè- ~ -res, par exemple telles que:
- montant du solde: 12 bits, - date: 16 bits - bit de validité: 1 Ainsi, 61 opérations de 29 bits sont capables d'etre mémorisées qi l'enregistrement de la date est indifférent et si lQ bits suffisent pour représenter le montant du solde, 161 opé-rations de 11 bits peuvent ~tre enregi~trées dans la mémoire de la carte de paiement.
Le sch~ma modifié de la fig. 18 illustre une variante de r~alisation permettant de cadrer la frontière x inférieure de la "~enêtre" numéri~ue interdite à une valeur x différente de z~roî par exemple: O~x<y~2047. Les organes déjà décrits en se référant aux figures précédentes portent les mêmes références.
Cette variante de réalisation comporte un second déco-deur d'adresse 641, une seconde bascule 634 - 635 avec 106()583 son condensateur de démarrage 636, un décodeur 637, constitué par une porte "OU exclusif" ainsi qu'une porte oU 638.
Le décodeur 637 en combinaison avec les autres déco-deurs 641, 639 et les circuits associés définit la fonction sé-quentielle suivante:
O~A<x: écriture possible x<A~y: écriture interdite y<A<2047: écriture possible (A étant l'adresse présente sur les sorties parallèles du comp-teur 626).
La figure 19 représente une variante de réalisation d'un moyen inhibiteur destiné notamment à interdire la lecture du contenu de certaines sections (ou zones3 de la mémoire. Les moyens inhibiteurs sont situés dans la carte 400. Les informa-tions contenues dans cette zone ne sortent jamais de la carte 400: elles sont destinées à être traitées à l'intérieur de la carte par un moyen de traitement tel que 646. Dans la variante de réalisation représentée sur la figure 19 la zone o-x est in-terdite à la lecture, la zone o-y est interdite à l'écriture.
Les moyens inhibiteur5 des moyens d'écriture ont déjà ~té décrits en se réîérant à la figure 1~, on ne décrira pas davantage ces moyens, ils portent le9 memes r~férences numériques.
Le décodeur 64û, la bascule 641 - 642, le condensateur d~3 d~marrage 643, la porte de sortie 644 constituent les organes e~sentiels des moyens inhibiteurs des moyens de lectllre. Lors-que la portc 644 est rermée les informations contenues dans la m~moire de la carte ne peuvent pas sortir de cette dernière et atteindre les moyens de lecture situés à l'extérieur de la carte notamment dans le dispositif spécifique.
Les informations confidentielles contenues dans la zone o-x de la mémoire peuvent par exemple servir à coder - grâce au moyen de traitement spécialisé 646- les mots destinés à atre dé-crits dans la mémoire de la manière suivante: ces mots entrent dans leur codage initial par l'entrée d'écriture 647 et sortent sur le conducteur 649 dans le nouveau code défini par le mot in-terdit à la lecture.
Un organe commutateur 648 actionné par l'entrée de com-mande d'écriture 650 permet le bon déroulement des opérations proprement électriques d'écriture en isolant les circuits faible puissance pendant la phase d'écriture.
Le circuit d'activation 617 permet lorsqu'il est à l'é-tat initial, l'écriture et la lecture de toutes les sections dela mémoire.

Claims (38)

Les réalisations de l'invention, au sujet desquelles un droit exclusif de propriété ou de privilège est revendiqué, sont définies comme il suit:

1. Système pour mémoriser des données; ledit système étant composé:
- d'une part, d'au moins un objet portatif, indépendant, électronique, - d'autre part, d'au moins un dispositif de transfert, ledit objet portatif comprenant:
- au moins une mémoire destinée à la mémorisation des données sous une forme aisément transportable, - des moyens d'accouplement accessibles de l'extérieur de l'objet portatif, permettant d'accoupler temporai-rement ledit objet portatif avec ledit dispositif spécifique, - des circuits de commande de la mémoire interconnectés entre les moyens d'accouplement et la mémoire, ladite mémoire et lesdits circuits de commande étant réalisés sous forme de microstructures logiques, ledit dispositif de transfert comportant :
- des moyens de transfert de données dans la mémoire de l'objet portatif, ledit système étant caractérisé en ce qu'il comporte, en outre:
- des moyens inhibiteurs des moyens de transfert inter-disant le transfert du contenu de sections déterminées de la mémoire.

2. Système selon la revendication 1 caractérisé en ce que les moyens inhibiteurs sont situés dans l'objet portatif et inter-connectés aux circuits de commande de la mémoire.

3. Système selon la revendication 1 caractérisé en ce que:
- l'objet portatif est non alimenté, - la mémoire de l'objet portatif est une mémoire morte.

4. Système selon la revendication 3, caractérisé en ce que la mémoire morte est du type à semi-conducteurs.

5. Système selon la revendication 3, caractérisé en ce que la mémoire est une mémoire morte programmable.

6. Système selon la revendication 3, caractérisé en ce que la mémoire est une mémoire morte reprogrammable.

7. Système selon la revendication 1, caractérisé en ce que la mémoire est incorporée de manière inaccessible à l'intérieur de l'objet portatif.

8. Système selon la revendication 1 pour réunir et mémori-ser sur un même support portatif des données de provenances géo-graphiques différentes, tel que lesdits moyens de transfert com-prennent des moyens d'inscription de données dans la mémoire de l'objet portatif; ledit système étant caractérisé en ce que la mé-moire de l'objet portatof, en coopération avec les circuits de com-mande, est organisée en une pluralité de sections distinctes desti-néés à recevoir chacune un mot.

9. Système selon la revendication 8 caractérisé en ce que:
- les moyens inhibiteurs sont composés d'un détecteur de sections non programmées de la mémoire:
. interdisant l'activation des moyens d'inscription dans le cas où la section considérée est déjà pro-grammée, . autorisant l'activation des moyens d'inscription dans le cas où la section considérée est non pro-grammée, de manière à inscrire une nouvelle donnée dans cette section.

10. Système selon la revendication 9, caractérisé en ce que:
- le détecteur de sections non programmées de la mémoi-re situé dans le dispositif de transfert, est composé:

. d'un registre à décalage associé à un verrou destiné à convertir en mode parallèle le con-tenu de chaque section de la mémoire, . d'une porte connectée sur les sorties paral-lèles du verrou autorisant l'activation des des moyens d'inscription.

11. Système selon la revendication 9, caractérisé en ce que le détecteur de section non programmée de la mémoire situé dans l'objet portatif est composé de:
- une première porte recevant en parallèle le contenu de la section considérée de la mémoire, - une seconde porte d'autorisation d'écriture activée par la première dans le cas où la sec-tion considérée en contient aucune donnée;
ladite seconde porte actionnant les moyens d'inscription, - un circuit de mémorisation intercalé entre la première et la seconde portes, destiné à mé-moriser l'état actif de la première porte au moins pendant la durée d'un cycle d'inscription.

12. Système selon la revendication 11, caractérisé en ce que le détecteur de section non programmée de la mémoire comporte, en outre, un verrou intercalé sur le circuit d'adressage de la mémoire actionné par la première porte par l'intermédiaire du circuit de mémorisation; ledit verrou étant destiné à figer l'adresse de la section non programmée de la mémoire au moins pendant toute la durée d'un cycle d'inscription.

13. Système selon la revendication 12, caractérisé en ce que le circuit de mémorisation est une bascule activée par la mise sous tension de l'objet portatif.

14. Système selon la revendication 9 tel que la mémoire est organisée en mn mots de 1 bit et adressée, bit par bit, par une horloge à travers un compteur décompteur, un registre à
décalage convertissant en modes parallèles les n bits d'une même section, ledit système étant caractérisé en ce que le détecteur de section non programmée de la mémoire situé dans l'objet portatif est composé d'une première porte recevant en parallèle le contenu de la section considérée, ladite première porte, dans le cas où la section ne contient aucune donnée:
. bloquant l'adressage par l'intermédiaire d'une secon-de porte, . positionnant le compteur décompteur en position de décomptage, . actionnant le décomptage jusqu'à la nième impulsion de sorte que la mémoire se trouve placée sur l'adres-se de la première section non programmée, . autorisant l'écriture bit par bit en fin de décompta-ge.

15. Système selon la revendication 14, caractérisé en ce que ladite première porte actionne le décomptage jusqu'à la nième impulsion par l'intermédiaire d'un diviseur ? et d'une bascule destinée à arrêter le décomptage lors de la nième impulsion.

16. Système selon l'une quelconque des revendication 14 ou 15, caractérisé en ce que la première porte actionne les autres éléments du détecteur de sections non programmées par l'intermé-diaire d'un verrou rendu passant toutes les n impulsions d'adres-sage au moyen d'un diviseur ? .

17. Système selon l'une quelconque des revendications 14 ou 15, caractérisé en ce que le compteur décompteur comporte une sortie comptage maximum fermant, par l'intermédiaire d'une bascu-le, une porte intercalée sur le circuit d'adressage.

18. Système selon la revendication 9, tel que la mémoire est organisée en m sections de n bits et adressée bit par bit au moyen d'un circuit électronique composé:
- d'une part, d'un compteur actionné par une horloge, - d'autre part, d'un module mémoire:
ledit système étant caractérisé en ce que le détecteur de sections non programmées situé dans l'objet portatif est composé:
. d'une porte recevant en parallèle le contenu d'une section considérée, . d'un verrou connecté en série avec la porte;
ledit verrou étant actionné dans son état passant toutes les n impulsions d'adressage au moyen d'un diviseur ? ;
ladite porte autorisant la mise en oeuvre des moyens d'inscription par l'intermédiaire du verrou dans le cas où la section considérée ne contient aucune donnée.

19. Système selon la revendication 18, caractérisé en ce que le module mémoire comporte:
- la mémoire proprement dite organisée en m sections de n bits; les sorties lecture et écriture de la mémoire étant connectées à un multiplexeur de lecture et un démultiplexeur d'écriture, - un circuit d'adressage, - un verrou intercalé sur le circuit d'adressage action-né par les moyens d'inscription;
une partie des conducteurs du circuit d'adressage sortant du ver-rou étant directement connectée à la mémoire proprement dite;
une autre partie des conducteurs du circuit d'adressage sortant du verrou étant connectée au multiplexeur de lecture et au démul-tiplexeur d'écriture.

20. Système selon la revendication 1, ledit système étant caractérisé en ce que lesdits moyens inhibi-teurs sont composés:
- d'un moyen de codage des sections prédéterminées inter-dites, - d'un moyen détecteur des sections codées interdites:
. interdisant l'activation des moyens de transfert dans le cas où la section considérée est codée interdite, , . autorisant l'activation des moyens de transfert dans le cas où la section consi-dérée n'est pas codée interdite,

21. Système selon la revendication 20, caractérisé en ce que les moyens de codage et de détection sont incorporés dans l'ob-jet portatif.

22. Système selon la revendication 21, caractérisé en ce que les moyens de codage et de détection sont incorporés dans l'objet portatif de manière inaccessible de l'extérieur.

23. Système selon la revendication 21 tel que la mémoire est organisée en mots de n bits et comporte des circuits d'entrée-sortie pour la lecture et l'écriture, composés de n conducteurs:
ledit système étant caractérisé en ce que:
- les moyens de codage sont constitués par l'un des bits dudit mot de n bits, - les moyens de détection sont connectés au conducteur du circuit d'entrée-sortie correspondant au bit de codage.

24. Système selon la revendication 23, caractérisé en ce que le moyen de codage est constitué par le nième bit du mot.

25. Système selon la revendication 23, caractérisé en ce que le moyen de détection est composé par une porte d'autorisation d'écriture.

26. Système selon la revendication 21, caractérisé en ce que le moyen de détection est composé d'au moins un comparateur d'adresse interconnecté entre le circuit d'adressage de la mémoire et le moyen de codage; ledit comparateur désactive une porte d'au-torisation d'écriture dans le cas où l'adresse considérée est une adresse codée interdite.

27. Système selon la revendication 26, caractérisé en ce que le comparateur désactive la porte d'autorisation d'écriture par l'intermédiaire d'une autre porte dont l'état peut être défi-nitivement maintenu passant par modification irréversible d'un circuit d'activation connecté à l'entrée de cette autre porte.

28. Système selon la revendication 21, caractérisé en ce que les moyens de détection et de codage sont composés d'au moins une porte décodeur, connectée au circuit d'adressage de la mémoire, encodée pour détecter l'adresse frontière des sections interdites.

29, Système selon la revendication 28, caractérisé en ce que le décodeur actionne une porte d'autorisation d'écriture par l'intermédiaire d'une bascule.

30. Système selon la revendication 29, caractérisé en ce que l'état de la bascule est, à volonté, figé par modification irréversible d'un circuit d'activation connecté à la bascule.

31. Système selon la revendication 20 tel que le dispositif de transfert comprenant des moyens de lecture et tel que les moyens inhibiteurs des moyens de lecture interdisent la lecture des sec-tions codées interdites;

ledit système étant caractérisé en ce que l'objet portatif compor-te, en outre, des moyens de traitements connectés aux circuits de commande de la mémoire, destinés à traiter à l'intérieur de la carte les données contenues dans les sections interdites à la lecture.

32. Système selon la revendication 1 conçu en outre, pour traiter les données provenant de l'objet portatif, ledit système étant caractérisé en ce que:
- le dispositif spécifique comporte, en outre:
. des moyens de lecture du contenu des données de l'objet portatif, . des moyens de traitement destinés à traiter les données, d'une part, contenues dans la carte et d'autre part, directement fournies au dispositif spécifique.

33. Système selon la revendication 32, conçu, en outre, pour commander un dispositif en fonction des données traitées, ledit système étant caractérisé en ce que:
- le dispositif spécifique comporte, en outre,:
. des moyens de commande actionnés par les moyens de traitement et commandant ledit dispositif.

34, Système selon la revendication 32, conçu, en outre, pour mémoriser les données traitées par le dispositif spécifique après traitement;
ledit système étant caractérisé en ce que:
- les moyens de traitement sont interconnectés avec des moyens d'enregistrement.

35. Système selon la revendication 32 conçu, en outre, pour traiter de manière personnelle et confidentielle les données pro-venant de l'objet portatif:

ledit système étant caractérisé en ce que:
- l'objet portatif électronique comporte:
. une autre mémoire contenant des données d'identi-fication programmées une fois pour toutes, - le dispositif spécifique comporte, en outre;
. un comparateur d'identification comparant les don-nées d'identification contenue dans ladite autre mémoire à une donnée introduite dans le dispositif spécifique par le porteur de l'objet portatif, auto-risant la mise en oeuvre des autres moyens du dis-positif spécifique lorsqu'il y a concordance entre les données comparées.

36. Système selon la revendication 35, caractérisé en ce que:
- la mémoire de l'objet portatif comporte:
. deux sous-ensembles de sections d'enregistrement distinctes, - les moyens de traitement des données comprennent, au moins:
. un additionneur-soustracteur destiné à effectuer la sommation des données contenues dans chacun des deux sous-ensembles et des données éventuellement directement fournies au dispositif spécifique, puis la différence des sommes obtenues.

37. Système selon la revendication 32, conçu, en outre, pour visualiser les données contenues dans la mémoire de l'objet portatif;
ledit système étant caractérisé en ce que:
- le dispositif spécifique comporte, en outre:
. un organe de visualisation.

38. Système selon la revendication 32, caractérisé en ce que les moyens de traitement sont connectés à des moyens d'impres-sion.