FR2471004A1 - Installation et dispositif de controle de l'acces a une memoire electronique - Google Patents
Installation et dispositif de controle de l'acces a une memoire electronique Download PDFInfo
- Publication number
- FR2471004A1 FR2471004A1 FR7929586A FR7929586A FR2471004A1 FR 2471004 A1 FR2471004 A1 FR 2471004A1 FR 7929586 A FR7929586 A FR 7929586A FR 7929586 A FR7929586 A FR 7929586A FR 2471004 A1 FR2471004 A1 FR 2471004A1
- Authority
- FR
- France
- Prior art keywords
- memory
- control device
- access
- installation
- installation according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/357—Cards having a plurality of specified features
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/20—Individual registration on entry or exit involving the use of a pass
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
Abstract
DE MANIERE A EVITER QU'UN TIERS NON AUTORISE PUISSE EXTRAIRE LES INFORMATIONS CONTENUES DANS UNE MEMOIRE D'UN DISPOSITIF ELECTRONIQUE, L'INVENTION PREVOIT QUE LE DISPOSITIF DE CONTROLE 10 DES CONDITIONS D'ACCES A LA MEMOIRE EST PLACE ENTRE LE MOYEN D'ADRESSAGE 11 DE LA MEMOIRE 27 ET LE DECODEUR D'ADRESSE 26 DE CELLE-CI. DIFFERENTES ZONES DE LA MEMOIRE, CORRESPONDANT A DES CONDITIONS D'ACCES DISTINCTES, PEUVENT ETRE DEFINIES. LE DISPOSITIF DE CONTROLE LUI-MEME EST AVANTAGEUSEMENT REALISE DANS UN CIRCUIT INTEGRE DONT LES FONCTIONS SONT OBTENUES PAR CLAQUAGE SELECTIF D'UNE JONCTION D'UN SEMI-CONDUCTEUR.
Description
La présente invention concerne une installation et un dispositif de contrôle d'accès à une mémoire électronique.
On connaît une telle installation dans laquelle un dispositif de contrôle d'accès à une mémoire agit, en liaison avec un décodeur d'adresses des éléments de la mémoire, sur des circuits de blocage insérés dans les voies d'entrée d'écriture et de sortie de lecture de la mémoire lorsque des conditions pré-établies pour l'écriture ou la lecture de l'emplacement de mémoire adressé ne sont pas remplies.
Lorsqu'ils sont activés par le dispositif de contrôle, les circuits de blocage ont leur sortie à un niveau O, le signal de lecture sortant de la mémoire et le signal d'écriture émis vers la mémoire étant alors remplacés par des signaux de niveau logique nul.
Cette installation présente de nombreux inconvénients.
Le blocage des signaux d'information lus n'a lieu qu'après que ces signaux aient été extraits de la mémoire.
Il est alors possible, en utilisant des moyens d'observation appropriés d'identifier ces signaux au cours de leur circulation entre la mémoire et le circuit de blocage.
Les informations confidentielles qui peuvent être stockées dans la mémoire, et en particulier lorsque la mémoire est incluse dans le circuit intégré d'un objet portatif tel qu'une carte de crédit ou d'achat, les informations concernant par exemple le code confidentiel du titulaire de la carte, sont ainsi accessibles à des tiers non autorisés.
De plus, dans l'installation connue, le blocage des signaux d'écriture a pour conséquence l'enregistrement par la mémoire d'un signal erroné.
L'installation a pour objet une installation qui ne présente pas les inconvénients décrits ci-dessus.
I"instariation selon l'invention est caractérisée en ce qu'on place le dispositif de contrôle d'accès à la mémoire entre le moyen d'adressage de la mémoire et le moyen de décodage de celle-ci.
Par cette disposition extrêmement simple, on élimine, de manière surprenante, tous les inconvénients de l'instal lation connue.
le dispositif de contrôle d'accès vérifie, pour chaque élément de mémoire dont l'adresse lui est communiquée, si les conditions de lecture ou d'écriture, qui peuvent être les mêmes pour un sous-ensemble d'éléments de la mémoire, sont bien remplies et autorise ou bloque l'accès à la mémoire en fonction du résultat de la vérification.
les informations qu'on désire protéger dans la mémoire ne peuvent plus alors ni être lues ni être modifiées par une personne non autorisée.
Dans une première réalisation, la sortie du dispositif de contrôle est reliée, ainsi que la sortie du moyen d'adressage, à un moyen logique de type ET, disposé à l'entrée du décodeur de la mémoire.
Seul alors l'élément d'adresse nulle de la mémoire est accessible à un fraudeur.
Dans une seconde réalisation, le dispositif de contrôle agit directement sur l'entrée de blocage de la mémoire.
Cette dernière est alors complètement bloquée lorsque l'accès n'est pas autorisé.
l'invention concerne également la structure du dispositif de contrôle.
Il est important d'éviter qu'une personne non autorisée puisse, pour modifier les conditions d'accès à la mémoire elle-même, modifier la structure du dispositif de contrôle.
Dans ce but, l'installation connue fait appel à un dispositif de contrôle à circuit intégré dans lequel un certain nombre de liaisons électriques ou points fusibles du circuit intégré sont rendus non conducteurs par passage d'un courant adéquat, ces liaisons étant choisies de manière à obtenir les fonctions désirées du dispositif de contrôle.
Cette réalisation présente l'inconvénient qu'il est possible de rétablir la liaison électrique qui a été volontairement rompue par adjonction d'une liaison de court-circuit correspondante, ce qui permet de modifier les fonctions de contrôle du dispositif.
L'invention a également pour but de rendre plus difficile une telle modification.
Selon l'invention, le dispositif de contrôle à circuit intégré est réalisé en établissant dans le circuit intégré des circuits conducteurs par claquage d'une jonction d'un semi-conducteur par exemple une diode de liaison ou point de court-circuit, ces circuits étant choisis de manière à obtenir les fonctions du dispositif de contrôle.
Il est alors pratiquement impossible de modifier à nouveau la structure du dispositif, en interrompant les liai sons ainsi établies, sans détruire l'ensemble du dispositif.
Dans la description qui suit, faite à titre d'exemple seulement, on se réfère au dessin annexé dans lequel
- la figure 1 est un schéma de l'installation selon l'invention
- la figure 2 est un exemple de réalisation de points de court-circuit selon l'invention.
- la figure 1 est un schéma de l'installation selon l'invention
- la figure 2 est un exemple de réalisation de points de court-circuit selon l'invention.
l'installation selon l'invention comprend (figure 1) un moyen d'adressage li, connu en lui-m#me, dont la sortie 12 est reliée par un circuit 13 à l'entrée 14 d'un moyen logique 15 de type ET dont la seconde entrée 16 est reliée par un circuit 17 à la sortie 18 d'un dispositif de contrôle 19 dont une première entrée 21 est reliée par un circuit 22 à la sortie 12 du moyen d'adressage 11.
La sortie 23 du moyen logique 15 est reliée par un circuit 24 à l'entrée 25 du décodeur d'adresse 26 de la mémoire 27 à entrée d'écriture E et sortie de lecture B dont l'accès doit être contrôlé.
les éléments de mémoire sont réalisés sous la forme de transistors, ou groupements de transistors, d'un circuit intégré chacun de ces transistors étant amené dans une condition prédéterminée pour la mise en mémoire des informations, la mémoire étant du type programmable ou reprogrammable.
Le fonctionnement de cette installation est le suivant
L'adresse de l'élément de mémoire auquel on veut avoir accès est émise, sous la forme d'une série de bits, à la sortie 12 du moyen d'adressage 11, et est transmise, d'une part par le circuit 13 au moyen logique 15, et d'autre part par le circuit 22, au dispositif de contrôle 19.
L'adresse de l'élément de mémoire auquel on veut avoir accès est émise, sous la forme d'une série de bits, à la sortie 12 du moyen d'adressage 11, et est transmise, d'une part par le circuit 13 au moyen logique 15, et d'autre part par le circuit 22, au dispositif de contrôle 19.
Celui-ci détermine, à partir de l'adresse qui lui est communiquée, la-zone de la mémoire à laquelle appartient l'élément adressé.
Si cette zone correspond à des informations qui ne sont pas protégées -comme par exemple, lorsque l'ensemble de l'installation appartient au circuit intégré d'un objet portable comme une carte de crédit ou d'achat, les informations concernant le réseau bancaire qui a émis la carte- la sortie 18 du dispositif de contrôle 19 prend un niveau logique tel que le moyen logique 15 transmet les signaux qu'il reçoit à son entrée 14 au décodeur d'adresse 26. La lecture ou l'écriture des informations dans la mémoire 27 peut alors s'effectuer.
Si, au contraire, la zoné à laquelle appartient l'élément de mémoire adressé, telle que déterminée par le dispositif de contrôle, correspond à une zone protégée, le dispositif de contrôle vérifie que les conditions nécessaires à l'accès à l'élément de mémoire adressé sont remplies.
Ces conditions sont fournies au dispositif de contrôle 19 selon des modes différents suivant le principe de fonctionnement adopté pour la mémoire.
les conditions de validité peuvent par exemple être fournies par les éléments de mémoire adressés eux-m#mes, les conditions de validité étant alors extraites de ces éléments de mémoire dans une phase préliminaire.
De manière similaire, ces conditions peuvent être définies par des éléments de mémoire d'une mémoire a##iliaire, comte par exemple celle du terminal dans lequel la carte portant l'installation est introduite.
Un autre mode de contrôle peut être celui qui résulte de l'ordre de succession des opérations de l'ensemble électronique dont fait partie l'installation.
Encore un autre mode de contrôle peut provenir d'informations codées transmises à l'ensemble électronique.
Plusieurs de ces modes de contrôle peuvent être utilisés simultanément.
Toutes ces conditions de contrôle sont transmises au dispositif de contrôle 19 par la seconde entrée 28 de celuici.
Ce dernier possède également une entrée 29 par laquelle une autre condition d'accès peut être introduite tenant à la nature de l'opération effectuée dans la zone :soit une écriture, soit une lecture.
Dans le cas où le contre effectué par le dispositif 19 se révèle positif, la sortie 18 de celui-ci prend, comme précédemment, un niveau tel que l'adresse émise par le moyen
Il est transmise au décodeur d'adresse 26 par le moyen logique 15.
Il est transmise au décodeur d'adresse 26 par le moyen logique 15.
Au contraire, lorsque le résultat du contrôle auquel procède le dispositif 19 est négatif, c'est-à-dire lorsque les conditions d'accès à l'élément de mémoire adressé ne sont pas remplies, la sortie 18 du dispositif de contrôle 19 prend un niveau tel que la sortie 23 du moyen logique 15 se met au niveau logique nul.
C'est alors l'élément de mémoire d'adresse nulle qui se trouve activé, par l'intermédiaire du décodeur d'adresse 26, dans la mémoire 27. C'est dans cet élément que sont alors inscrites des informations ou que peuvent être lues les informations pré-enregistrées reçues ou émises par une personne non autorisée, cet élément de mémoire n'étant évidemment pas utilisé pour le fonctionnement normal de l'ensemble électronique.
Dans une variante de réalisation, la sortie 18 du.dispositif de contrôle 19 est reliée directement à l'entrée de blocage de la mémoire, cette dernière étant alors entièrement bloquée, pour la lecture aussi bien que pour l'écriture, lorsque les conditions de son accès ne sont pas remplies.
Pour réaliser le dispositif de contrôle selon l'invention, on utilise de préférence un circuit intégré dans lequel les différentes fonctions du dispositif de contrôle particulier qu'on veut obtenir sont réalisées en reliant certains des transistors qui composent le circuit intégré par des liaisons à court-circuit.
Pour cela, on prévoit dans le circuit intégré des diodes 31 (figure 2) qui peuvent être réalisées par des transistors fonctionnant en tant que diodes dont la cathode est reliée à un point A, lui-même relié (figure 2) à la ligne d'alimentation 30 mise sous tension VO, par un élément résistif 32 pouvant lui aussi être réalisé sous forme d'un transistor, ainsi qu'au collecteur 33 d'un transistor 34 dont l'émetteur 35 est relié par un élément résistif 36 à la masse
M. l'anode de la diode 31 est reliée à un point B, lui-mdme relié par l'intermédiaire d'un élément résistif 37 à la masse
M également à l'émetteur 38 d'un transistor 39 dont le collecteur 41 est relié par l'intermédiaire d'un élément résistif 42 à la ligne 30.
M. l'anode de la diode 31 est reliée à un point B, lui-mdme relié par l'intermédiaire d'un élément résistif 37 à la masse
M également à l'émetteur 38 d'un transistor 39 dont le collecteur 41 est relié par l'intermédiaire d'un élément résistif 42 à la ligne 30.
les bases 43, 44 des deux transistors 34, 39 sont reliées à un point commun C.
lorsqu'on désire, pour obtenir un dispositif de contrôle particulier, remplacer la diode 31 par un court-circuit, il suffit d'appliquer au point C, par exemple relié à une sortie particulière du circuit intégré, une tension telle que les transistors 34 et 39 sont rendus conducteurs.
Un courant, dû à la tension VO, circule alors dans l'élément résistif 42, le collecteur 41 et l'émetteur 38 du transistor 39, la diode 31, le collecteur 33 et l'émetteur 35 du transistor 34 et l'élément résistif 36.
les valeurs des éléments résistifs 41 et 36, ainsi que les caractéristiques des transistors 34 et 39, sont choisies de telle manière que ce courant soumet la diode 31 à un effet de claquage, court-circuitant ainsi les points A et B.
la modification frauduleuse des fonctions réalisées par le circuit intégré constitutif du dispositif de contrôle nécessite alors la destruction sélective du chemin conducteur existant entre les points A et B du circuit intégré, ce qui est pratiquement impossible sans destruction de l'ensemble du dispositif de contrôle.
l'installation et le dispositif décrits ci-dessus peuvent être utilisés en liaison avec tout système électronique à mémoire, notamment un ordinateur ou un terminal.
Claims (13)
1. Installation de contrôle de l'accès à une mémoire électronique, caractérisée en ce que le dispositif de contrôle (10) des conditions d'accès à la mémoire est placé entre le moyen d'adressage (11) de la mémoire (27) et le décodeur d'adresse (26) de celle-ci.
2. Installation selon la revendication 1, caractérisée en ce que le dispositif de contrôle (19) détermine, à partir de l'adresse qui lui est transmise par le moyen d'adressage (il), la zone de la mémoire à laquelle appartient l'élément adressé.
3. Installation selon la revendication 2, caractérisée en ce que le dispositif de contrôle extrait des éléments adressés eux-m#mes, dans une phase préliminaire, les conditions d'accès à la mémoire.
4. Installation selon lá revendication 2, caractérisée en ce que le dispositif de contrôle détermine les conditions d'accès à la mémoire à partir d'une mémoire auxiliaire.
5. Installation selon la revendication 2, caractérisée en ce que le dispositif de contrôle détermine les conditions d'accès à la mémoire à partir de la succession des opérations de l'ensemble électronique dans lequel est insérée l'installation.
6. Installation selon la revendication 2, caractérisée en ce que le dispositif de contrôle détermine les conditions d'accès à la mémoire à partir d'informations codées transmises à l'ensemble électronique dans lequel est insérée l'installation.
7. Installation selon l'une quelconoue des revendications précédentes, caractérisée en ce que la sortie (18) du dispositif de contrôle est reliée à un moyen logique de type
ET (15), lui-même relié à la sortie (12) du moyen d'adressage, et à l'entrée (25) du décodeur de la mémoire.
8. Installation selon l'une quelconque des revendications 1 à 6, caractérisée en ce que la sortie (18) du dispositif de contrôle est reliée à l'entrée de blocage de la mémoire.
9. Installation selon les revendications 3 à 6, caractérisée en ce que les conditions d'accès sont déterminées par l'utilisation simultanée de différents modes de contrôle.
10. Installation selon l'une quelconque des revendications précédentes, caractérisée en ce que l'on communique au dispositif de contrôle des conditions particulières concernant l'écriture ou la lecture des zones protégées de la mémoire.
11. Dispositif de contrôle faisant partie d'une installation selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé dans un circuit intégré dont les fonctions sont obtenues par claquage sélectif d'une jonction d'un semi-conducteur (31).
12. Objet portatif à circuit intégré, notamment carte de crédit ou carte d'achat, comportant une installation ou un dispositif de contrôle selon l'une quelconque des revendications précédentes.
13. Système électronique, notamment ordinateur ou terminal, comportant une installation ou un dispositif de contrôle selon l'une quelconque des revendications 1 à Il cidessus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7929586A FR2471004B1 (fr) | 1979-11-30 | 1979-11-30 | Installation et dispositif de controle de l'acces a une memoire electronique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7929586A FR2471004B1 (fr) | 1979-11-30 | 1979-11-30 | Installation et dispositif de controle de l'acces a une memoire electronique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2471004A1 true FR2471004A1 (fr) | 1981-06-12 |
| FR2471004B1 FR2471004B1 (fr) | 1985-09-13 |
Family
ID=9232284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7929586A Expired FR2471004B1 (fr) | 1979-11-30 | 1979-11-30 | Installation et dispositif de controle de l'acces a une memoire electronique |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2471004B1 (fr) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2476367A1 (fr) * | 1980-02-20 | 1981-08-21 | Kaufman Marc | Appareil et procede d'adressage de memoire |
| WO1983001848A1 (fr) * | 1981-11-12 | 1983-05-26 | Ncr Co | Systeme de securite pour memoire |
| FR2526560A1 (fr) * | 1982-05-06 | 1983-11-10 | Philips Nv | Dispositif pour la protection contre une lecture non autorisee de mots de programme a memoriser dans une memoire, et unite de memoire comportant ladite memoire |
| EP0098659A2 (fr) * | 1981-07-14 | 1984-01-18 | Cotag International Limited | Dispositif actif pour un ensemble à codage de l'information, procédé pour l'alimenter en information codée, et systèmes comprenant un tel dispositif actif |
| EP0127809A1 (fr) * | 1983-05-18 | 1984-12-12 | Siemens Aktiengesellschaft | Agencement de circuit comprenant une mémoire et une unité de contrôle d'accès |
| FR2608803A1 (fr) * | 1986-12-19 | 1988-06-24 | Eurotechnique Sa | Dispositif de protection d'une memoire morte effacable et reprogrammable |
| FR2642544A1 (fr) * | 1989-02-01 | 1990-08-03 | Toshiba Kk | Systeme de traitement de donnees a programme de securite |
| FR2667418A1 (fr) * | 1990-10-02 | 1992-04-03 | Gemplus Card Int | Circuit integre comportant une memoire d'application et carte a puce munie d'un tel circuit. |
| FR2673016A1 (fr) * | 1991-02-19 | 1992-08-21 | Gemplus Card Int | Procede de protection d'un circuit integre contre les utilisations frauduleuses. |
| FR2836736A1 (fr) * | 2002-03-01 | 2003-09-05 | Canal Plus Technologies | Carte a puce et procede d'evitement de faille logique sur une telle carte a puce |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1247707B (de) * | 1962-05-30 | 1967-08-17 | Telefunken Patent | Anordnung zur Datensicherung im Arbeitsspeicher einer elektronischen Rechenmaschine |
| US3573855A (en) * | 1968-12-31 | 1971-04-06 | Texas Instruments Inc | Computer memory protection |
| US3742458A (en) * | 1970-09-30 | 1973-06-26 | Yokogawa Electric Works Ltd | Memory protection system providing fixed, conditional and free memory portions corresponding to ranges of memory address numbers |
| FR2304992A2 (fr) * | 1975-03-17 | 1976-10-15 | Innovation Ste Int | Procede et dispositif de commande electronique |
| FR2304989A2 (fr) * | 1975-03-17 | 1976-10-15 | Innovation Ste Int | Procede et dispositif de commande electronique |
| FR2403597A1 (fr) * | 1977-09-16 | 1979-04-13 | Cii Honeywell Bull | Perfectionnements aux systemes de comptabilisation d'unites homogenes predeterminees |
-
1979
- 1979-11-30 FR FR7929586A patent/FR2471004B1/fr not_active Expired
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1247707B (de) * | 1962-05-30 | 1967-08-17 | Telefunken Patent | Anordnung zur Datensicherung im Arbeitsspeicher einer elektronischen Rechenmaschine |
| US3573855A (en) * | 1968-12-31 | 1971-04-06 | Texas Instruments Inc | Computer memory protection |
| US3742458A (en) * | 1970-09-30 | 1973-06-26 | Yokogawa Electric Works Ltd | Memory protection system providing fixed, conditional and free memory portions corresponding to ranges of memory address numbers |
| FR2304992A2 (fr) * | 1975-03-17 | 1976-10-15 | Innovation Ste Int | Procede et dispositif de commande electronique |
| FR2304989A2 (fr) * | 1975-03-17 | 1976-10-15 | Innovation Ste Int | Procede et dispositif de commande electronique |
| FR2403597A1 (fr) * | 1977-09-16 | 1979-04-13 | Cii Honeywell Bull | Perfectionnements aux systemes de comptabilisation d'unites homogenes predeterminees |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2476367A1 (fr) * | 1980-02-20 | 1981-08-21 | Kaufman Marc | Appareil et procede d'adressage de memoire |
| EP0098659A2 (fr) * | 1981-07-14 | 1984-01-18 | Cotag International Limited | Dispositif actif pour un ensemble à codage de l'information, procédé pour l'alimenter en information codée, et systèmes comprenant un tel dispositif actif |
| EP0098659A3 (en) * | 1981-07-14 | 1985-07-31 | Tag Radionics Limited | An active device for a coded information arrangement, a method of supplying coded information thereto, and systems comprising such an active device |
| WO1983001848A1 (fr) * | 1981-11-12 | 1983-05-26 | Ncr Co | Systeme de securite pour memoire |
| FR2526560A1 (fr) * | 1982-05-06 | 1983-11-10 | Philips Nv | Dispositif pour la protection contre une lecture non autorisee de mots de programme a memoriser dans une memoire, et unite de memoire comportant ladite memoire |
| EP0127809A1 (fr) * | 1983-05-18 | 1984-12-12 | Siemens Aktiengesellschaft | Agencement de circuit comprenant une mémoire et une unité de contrôle d'accès |
| US4712177A (en) * | 1983-05-18 | 1987-12-08 | Siemens Aktiengesellschaft | Circuit for a cord carrier having a memory and an access control unit for secure data access |
| EP0272977A1 (fr) * | 1986-12-19 | 1988-06-29 | Sgs-Thomson Microelectronics S.A. | Dispositif de protection d'une mémoire morte effaçable et reprogrammable |
| FR2608803A1 (fr) * | 1986-12-19 | 1988-06-24 | Eurotechnique Sa | Dispositif de protection d'une memoire morte effacable et reprogrammable |
| US4849942A (en) * | 1986-12-19 | 1989-07-18 | Sgs Thomson Microelectronics S.A. | Protection device for an erasable and reprogrammable read only memory |
| FR2642544A1 (fr) * | 1989-02-01 | 1990-08-03 | Toshiba Kk | Systeme de traitement de donnees a programme de securite |
| US5615381A (en) * | 1989-02-01 | 1997-03-25 | Kabushiki Kaisha Toshiba | Security for a data processing system having multiple distinct program instruction sections |
| FR2667418A1 (fr) * | 1990-10-02 | 1992-04-03 | Gemplus Card Int | Circuit integre comportant une memoire d'application et carte a puce munie d'un tel circuit. |
| FR2673016A1 (fr) * | 1991-02-19 | 1992-08-21 | Gemplus Card Int | Procede de protection d'un circuit integre contre les utilisations frauduleuses. |
| WO1992015074A1 (fr) * | 1991-02-19 | 1992-09-03 | Gemplus Card International | Procede de protection d'un circuit integre contre les utilisations frauduleuses |
| US5740403A (en) * | 1991-02-19 | 1998-04-14 | Gemplus Card International | Process circuit & system for protecting an integrated circuit against fraudulent use |
| FR2836736A1 (fr) * | 2002-03-01 | 2003-09-05 | Canal Plus Technologies | Carte a puce et procede d'evitement de faille logique sur une telle carte a puce |
| WO2003075233A2 (fr) * | 2002-03-01 | 2003-09-12 | Canal + Technologies | Carte a puce et procédé d'évitement de faille logique sur une telle carte a puce |
| WO2003075233A3 (fr) * | 2002-03-01 | 2004-03-04 | Canal Plus Technologies | Carte a puce et procédé d'évitement de faille logique sur une telle carte a puce |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2471004B1 (fr) | 1985-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1062633B1 (fr) | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur | |
| CA1060583A (fr) | Systeme pour memoriser des donnees dans un objet protatif independant | |
| FR2493564A1 (fr) | Element d'identification de support d'informations | |
| EP0252812A1 (fr) | Dispositif de sécurité interdisant le fonctionnement d'un ensemble électronique après une première coupure de son alimentation électrique | |
| FR2471000A1 (fr) | Procede et dispositif de controle du nombre de tentatives d'acces a une memoire electronique, notamment celle d'un circuit integre d'un objet comme une carte de credit ou une carte d'achat | |
| FR2656939A1 (fr) | Verrous de securite pour circuit integre. | |
| FR2471004A1 (fr) | Installation et dispositif de controle de l'acces a une memoire electronique | |
| EP0317014A1 (fr) | Unité de mémoire vive à plusieurs modes de test et ordinateur muni de telles unités | |
| EP0267114A1 (fr) | Circuit intégré pour la mémorisation et le traitement d'informations de manière confidentielle comportant un dispositif anti-fraude | |
| WO1991009381A1 (fr) | Procede de generation d'un nombre aleatoire dans un systeme de traitement de donnees, et systeme mettant en ×uvre un tel procede | |
| EP0426541A1 (fr) | Procédé de protection contre l'utilisation frauduleuse de cartes à microprocesseur, et dispositif de mise en oeuvre | |
| FR2476851A1 (fr) | Procedes et appareils de controle automatique de circuits electriques | |
| FR2716743A1 (fr) | Circuit de redondance de mémoire. | |
| FR2629248A1 (fr) | Procede de test de memoire a programmation unique et memoire correspondante | |
| FR2642544A1 (fr) | Systeme de traitement de donnees a programme de securite | |
| FR2513408A1 (en) | Self-destructing memory system for card reader - uses volatile memory in logic authentication circuit providing power cut=out control signal | |
| FR2471003A1 (fr) | Systeme a objet portatif presentant une information confidentielle et lecteur de cette information, notamment pour des transactions financieres et/ou commerciales | |
| EP0665559B1 (fr) | Bascule bistable non volatile programmable, à reduction de parasites en mode de lecture, notamment pour circuit de redondance de mémoire | |
| FR2871310A1 (fr) | Circuit logique configurable resistant a une attaque dpa | |
| FR2670595A1 (fr) | Carte a circuit integre. | |
| EP0051525A1 (fr) | Réseau logique intégré à programmation électrique simplifiée | |
| EP0735489A1 (fr) | Procédé de protection de zones de mémoires non volatiles | |
| FR2618926A1 (fr) | Dispositif a memoire de controle de l'utilisation d'un logiciel, du type cle | |
| FR2473755A1 (fr) | Procede et dispositif electronique de memorisation et de traitement confidentiel de donnees | |
| EP0675441B1 (fr) | Dispositif matriciel de fusibles de redondance pour mémoire intégrée et procédé de mise en oeuvre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| TP | Transmission of property | ||
| ST | Notification of lapse |