JPS5857785B2 - デ−タキオクシステム - Google Patents

Description

【発明の詳細な説明】 本発明は記憶するシステムに関するものである。

従来、一方に、少くとも、データを入れたメモリーを含
む携帯可能物と、 他方に、少くとも、一般的に中央電算機に結合された周
辺機器またはユニットによって構成される移転または書
き替え装置として上記携帯可能物と、中央電算機の間で
データを移転する装置を含むものから威る１つの一連の
システムが知られている。

この場合上記携帯可能物の所持者は、中央電算機に結ば
れた周辺ユニットに、少しの時間携帯可能物を挿入して
結合させると、携帯可能物のメモリーに内蔵されたデー
タは、中央電算機に移されて、中央電算機がそのデータ
を処理し、解析する。

このようにして処理されたデータは、一般的に様々なメ
カニズムを司るのに役立つ。

例えば、このようなシステムの装置により、門を開くこ
と、または紙幣を支払うことを指令することが可能であ
る。

携帯可能物＋１それが、携帯可能物に内蔵されたデータ
を装置に認知させること、および関連したメカニズムを
作動させることを保証する電子キーの役割を果すもので
ある。

このようなシステムは、とりわけ、クレジットカードに
よって紙幣を支払うために用いられた。

これらのシステムは、携帯可能物のメモリーが、磁気記
録によって構成されているという事に基づく主要な欠点
があり、これらの欠点は、メモリーの内容が、熱または
磁場によって、抹消され得ること、 メモリーの容量が比較的小さくその結果身分証明のデー
タが、制約された数になること、メモリーの内容を、他
の携帯物の上に容易に再生され得るために、盗難または
詐欺の場合にとくに、困ること、 さらにメモリーの内容は、比較的簡単な機械的道具（プ
ラスチックスのレンズおよび磁化された針など）を用い
て修正され得ること、また磁気的トラックは、すべての
磁気テープ記録のシステムと同様に、読みとりのヘッド
の近傍に配置されねばならずそれだけでなく、このプロ
セスは、電気的かつ機械的すなわち、磁気トラックは、
信号を得るために読みとりのヘッドに対し移動させられ
なければならないこと、等である。

これらの欠点をなくすために、半導体またはヒユーズを
用いたモノリシックのデッドメモリーまたはリード・オ
ンリーメモリーを用いることが提唱されてきた。

とくに、このタイプのメモリーの特殊な具体例を含む携
帯可能物が、米国特許第３７０２４６４号明細書（特開
昭４７−４５１３４）に述べられている。

この場合メモリーの構造がいかなるもの、たとえば磁気
的または半導体的等であれ、これまで知られたシステム
は、これらのシステムが、一時的にまたは永久的に、メ
モリーに入れられた（または、メモリーに入れ得る）あ
る種のデータが、上記移転装置により読み出されて上記
メモリーから抽出されるのを防止するように考えられて
いないという主要な欠点をもっていた。

それ己は、また、一時的また６ま決定的に、メモリーま
たは若干のメモリー地域内で移転されたデータが、新た
な記入によって、変更され得ることを防止するように考
えられていない。

実際、メモリーの相当数の応用において、メモリーに予
め、明確に定められた部分を保持すること、および、永
久的にではないとしても少くとも一時的には、その内容
を読みとりあるいは修正することを禁止することが、必
要である。

この予め定められたセクションというのは、すべての情
報が空であるとも、とくにこれに該当するのは、たとえ
ば、携帯可能物が、さらに、処理装置から処理されて出
たデータを、メモリーへ書きこむための関連装置を含む
場合で、実際この場合、メモリーのうち、すべての情報
が、空虚のセクションを保存すること、および、携帯可
能物の外部からくるすべての書きこみを禁止することが
必要である。

また、上記のセクションは、読みとりまたは修正できな
いように、保存することを欲する情報を、すでに含む場
合等の場合であろう。

このシステムが、銀行勘定を維持するために、利用され
る場合には、このような問題を解決することが、とくに
重要（これから明らかにされる）である。

また、従来からデータを記憶する一連のシステムとして
下記のものを含む今１つのシステムとして、一方には、
少くとも、データを記憶するためのメモリーを含む携帯
可能物と、他方には、一般に中央電算機に結合された周
辺ユニットによって、構成される、移転の装置で、中央
計算機と携帯可能物のメモリーの間で、データを移転す
る装置を含むものが知られている。

このようなシステムによって、中央計算機からくるデー
タを、容易に持ち運び得る形態で、記憶すること、およ
び、それらを他の場所へ持ち運ぶことが可能である。

とくに、このようなシステムが、フランス特許第７００
７１８７号明細書に記載されていた。

この特許に述べられた携帯可能物６ま、一つの磁気的メ
モリーを含むものであり、この事から、それζま、すで
に述べられた、そして磁気メモリーの構造にもとづいた
、ものと同種・の欠点をもつものである。

同様に米国特許第３７０２４６４号明細書は、ある程度
、メモリーとして、特別なタイプの、半導体型、あるい
はモノリシックのデッドメモリーを用いること、および
このようなメモリーにおいてデータを移転することを想
定している。

しかし、それは、この移転を実行するための装置を教示
せず、この移転の様態を規定したものではない。

とくに、知られたシステムは、磁気的、半導体的等、メ
モリーの構造が何であれ、他にも主要な欠点として、こ
れらのシステムが、種々の地域から、様々の順序で到着
するデータを、できるだけ小さな容積で記憶し移転でき
るように、考えられていないという欠点をもっている。

言い換えると、知られているシステムは、すべて、メモ
リーの扱い得るセクション全部を、最大限に利用するも
のであり、種々のセクションに、各々の新たなデータを
書きこむこと、およびすでに書かれたセクションの内容
の修正をすべて防止すること、を保証するように考えら
れてはいない。

この欠点は、重要で実際、多くの応用において、とくに
銀行への応用において、メモリーの利用できる容量を最
大限に利用すること、しかも、その際、すでにプログラ
ムされたセクションの内容を変更しないことは必須であ
る。

あるいは、正確には、このような銀行業務への応用にお
いては、同一の携帯可能物が、相互に無関係の、多数の
移転装置と協同するのであり、それも、その移転装置が
、先行して、すべての書きこみの新しいセクションのア
ドレス、とりわけ、書かれた最後のセクションに隣接す
る新しいセクションのアドレスを無視するような方式で
行うためにこの問題を解決することは、本質的（ご必要
である。

この発明は、より特殊には、データの記憶と移転のシス
テムで、先に述べられ（従来の２つのシリーズのシステ
ム）に関係しており、それらのもっている欠点を解消す
ることを目的とするものである。

この発明の目的は移転装置と、携帯可能装置もしくは携
帯可能物として、メモリーを含み、かつそれに入れられ
たメモリーと補完的な移転装置の間で相互にデータを移
転するためにあるものとの間で、データを移転すること
を可能ならしめるシステムをつくることである。

本発明における上記の移転は、以下に述べる二つの特性
に、個々にあるいは組合せて、応じて実施されねばなら
ない。

すなわち： １）このシステムは、不規則で不連続な方式で、この移
転を実行することを保証しなければならない。

その方式とは、すなわち、同一の携帯可能物が、何度も
くり返し、順不同で、多数の態別の移転装置に結合し得
ること、および携帯可能物は、何度もくり返し、順不同
で、同一の移転装置に結合し得ることである。

この解決すべき問題は、すなわち、携帯可能物のメモリ
ー内に新しいデータを浮遊的に書きこむことが、すでに
書きこまれたデータの内容を修正しないような、したが
って、先行的に、一般的に、存在を予測することはでき
ず、そして、メモリーの新しい部分で、自動的に行われ
るような方式のシステムをつくらなければならない、と
いうことである。

２）このシステムは、次のような方式で、移転を実施し
なければならない。

すなわち、メモＩＪ−に内蔵された若干のデータ、また
はメモＩ） ｌこ内蔵されるべきデータは、一時的に
または決定的に、メモリーを移転し、要約する装置によ
って読まれることが、不可能になっていること、および
メモリー内に移転される若干のデータは、一時的にまた
は決定的に、修正され得ないことである。

この解決すべき問題は、若干のデータが、データ内で、
一時的にまたは決定的に読みなおされて書かれ、または
書きなおされる事があり得ないようなシステムをつくら
ねばならないということである。

より一般的には、上記の補完的な二つの特性を、一つの
定式にまとめて、本発明の目的は、さらに、メモリーの
決められたセクションの内容が、読みとり、または書み
こみにおいて、一時的にまたは決定的に、外部から触れ
られないような方式で、移転を実行することである。

結局、本発明の目的は、前記の機能的特性のほかに、で
きるかぎり、詐欺にかかりにくいという利点をもったシ
ステムを実現すること、すなわち携帯可能物のメモリー
の内容を不正に、都合のよいように修正することが困難
であるようなシステムを実現することである。

一つのシステムが、完全に、詐欺や冒涜不可能であると
主張することは、理想的またはニートピア的である。

むしろ、多くのシステムの中で、あるものは、詐欺者が
、それを自分の都合のよいように修正するために、克服
しなければならない技術的困難さのために、他のシステ
ムよりも、より詐欺にかかり難いと言うのが妥当である
。

これまでに述べられた、すでに知られている従来のシス
テムは、いずれも、この発明によって実現された目的；
とくに、前記１）と２）に示めされた補完的な二つの特
徴を満たしていないことが、強調される。

発明者は実際的設計において、相当な重要性をもつ問題
を、初めて、設定し解決した。

この目的を達成するために、本発明によるシステムは、
一方に、少くとも、電子回路的な、独立した携帯可能物
と、他方に、少くとも、移転の装置、これは、この明細
書中で、特殊な装置、とも呼ばれる）とから構成される
。

また本発明に従う、携帯可能物は、少くとも、容易に持
ち運びできる形態の、データを記憶するためのメモリー
と、携帯可能物の外部から触れられる、結線のためのも
ので、該携帯可能物と該移転装置とを一時的に結合する
ための装置と、メモリーに指令を出すもので、結線装置
とメモリーの間に置かれ、メモＩＪ−に対する操作を可
能にし、かつ、データをメモリーから出したり、それに
入れたりすることを可能にする装置とから構成される。

本発明のより好ましい例えは、該メモリーと該指令回路
は、論理素子よりなる超小型回路の形態でつくられ、ま
た携帯可能物は、磁化されておらず、そのメモリーは、
デッド・メモリーまたはリード・オンリーメモリーを用
い、さらに、より特殊な例では、デッド・メモリーは、
半導体型である。

この半導体型のデ゛ｙド・メモリーは、再プログラム可
能、すなわち抹消可能、またはプログラム可能、すなわ
ち抹消は不可能であり、結局このメモリーは、好ましい
例では、携帯可能物の外部から操作不可能な方式で組立
てられている。

メモリーのこのような特別の構造と設計は、本発明によ
るシステムを詐欺不可能にするのに、本質的に寄与して
いる。

また、上記本発明の移転装置としては、携帯可能物の結
合装置と、相補的な結合の装置と結合装置と結ばれた移
転装置を備える。

この移転装置は、メモリーのデータを、出し入れするた
めのもので、この移転装置はとくに、書きこみまたは読
みとりの装置からなる。

本発明のシステムは、主な特徴として、それが、さらに
、移転を禁止する装置、すなわち読みとりまたは書きこ
み装置を抑止する装置を含み、読みとりまたはメモリー
の決められたセクションのすべての修正を禁止すること
である。

この禁止装置によって、携帯可能物のメモＩＪ−の決め
られたセクションは、それが、禁止装置の活性化の瞬間
において、そして、この装置が、活性である間、そうで
あったような状態に保持される。

また、禁止装置は移転の装置内にでも、携帯可能物内に
でも、配置され得るが、好ましい形としては、システム
を、できるかぎり詐欺にかかり難くするためには、禁止
装置は、メモリーを支配する装置に結ばれ、携帯可能物
に内蔵され、それの中に、禁止装置は、できるかぎり、
近づき難い方式で、組みこまれる。

本発明によるシステムの実際の型態は、とくに携帯可能
物のメモリーの新しいデータめ書きこみが、すでに書き
こまれたデータを変えることがなく、自動的にメモリー
の新しい部分になされるように、つくられたものとして
、移転の装置が、携帯可能物のメモリーにデータを書き
こむ装置を含むこと、および携帯物のメモリーが、指令
の回路と協同して、多数の別々のセクションからなり、
それぞれが１語を受は入れるようになっていること、な
らびに書きこみの装置を抑止する装置は、好ましい例で
は、携帯可能物に内蔵されており、メモリーのプログラ
ムされていない部分の検出器からなっていることを特徴
とし、かつ上記の検出器は問題とするセクションが、す
でにプログラムされている場合には、書きこみの装置の
活性化を禁止する一方、問題とするセクションが、プロ
グラムされていないとき、この部分に新たなデータを書
きこむようにプログラム方式の書きこみの装置の活性化
を司るように作用させる。

さらに、この検出器は、とくに、書きこみの全サイクル
の間、書きこみの実行を、記憶するようにつくられてお
り、この検出器Ｊこよって、新しいデータは、作動中の
装置がなんであれ、メモリーのすでにプログラムされた
セクションには、決して書かれることがなく、さらにす
べての新たなデータはメモＩＪ−のプログラムされてい
ない部分に、自動的に書きこまれるものである。

好ましい例では、プログラムされていない部分の検出器
は、メモリーに指令する装置に結ばれた、携帯可能物に
内蔵されている。

この設計によって、詐欺者は、たとえ確固たる意志をも
っているとしても、プログラムされたセクションの内容
を修正することができない。

このことは、メモリーと指令の回路を破壊する危険を冒
すことなしに、検出器に触れ、その影響を除く可能性が
ないからである。

好ましい形としては、メモリーのプログラムされていな
いセクションの検出器は、メモリーの問題となっている
セクションの内容を、並列に受ける第１のゲート、たと
えば、書かれていないビットが、ロジックレベル１に対
応する場合のゲートＥＴと、問題となっているセクショ
ンが、伺らデータを含まない場合に、第１のゲートによ
って、活性化される、書きこみを支配するもので、書き
こみ装置を活性化を司るゲートと、さらに第１と第２の
ゲートの間に置かれて第１のゲートの活性化状態を、少
くとも、書きこみのサイクルの間記憶するための記憶回
路を備えている。

本発明の記憶回路の機能は、そのセクションの状態を左
右する、第１のビットの書きこみにかかわらず、書きこ
みの実行を確保することである。

さらに、メモリーのプログラムされていない部分の検出
器は、好ましい例では、メモリーのアドレス割当ての回
路に挿入されたロックを含み、それが 第１のゲートに
よって、記憶回路を介して、作動される。

このロックは、書きこみのサイクルの全期間、メモリー
のプログラムされていないセクションのアドレスを固定
するためにある。

このような設計または配置によって、詐欺者は、メモリ
ーを、望むように、例えば、書きこみサイクルの間に、
すでに書かれたページに向わせる可能性を持つことがで
きなくなり、またこの設計は、書きこみの間、アドレス
割当てをロックすることを保証して電子的な原因による
エラーをすべて除くことができる。

本発明によるシステムの実際の型態は、とくに、メモリ
ーに入れられた、または、メモリーに入れられ得るデー
タのうちのあるものが、一時的にまたは決定的に読まれ
、または書かれまたは書きなおされることのないように
、つくられたものはその特徴として移転装置すなわち読
みとりまたは書きこみの装置の禁止装置が禁止と決めら
れたセクションをコードで示す装置、または禁止とコー
ドされたセクションを検出する装置であり、この禁止装
置は問題とされるセクンヨンが、禁止とコードされてい
る場合、移転装置を活性化することを禁止する一方、問
題とされているセクションが、禁止とコードされていな
い場合に、移転の装置の活性化を司るものである。

またこのような装置の組合せによって書きこみの前また
は後に、携帯可能物のメモリーのあれこれのセクション
の読みとり、または書きこみを禁止すること、一時的に
または決定的に、メモリーのあれこれのセクションの読
みとりまたは書きこみを禁止することが可能になる。

これが可能なのは、コード化および検出がその書きこみ
の前または後において検出装置が、始動された瞬間から
、それが、活性化されている期間の間である。

このシステムを銀行に応用する際にとくに設定される問
題を、解決するために、そして、とくに詐欺の企てを挫
くために、本発明の補完的な特徴によって、コード化と
検出の装置は、外部からの操作が不可能な方式で、携帯
可能物の内部ｌこ組みこまれる。

この設計によって、作動する装置がなんであれ、詐欺者
が、メモリーに近づき、その内容を読みとり、あるいは
、それを修正することは不可能である。

予め禁止と決められた、セクションをコードし、検出す
る装置は、種々あり得る。

メモリーが、ｎビットの語からなっており、入力−出力
の回路、すなわち読みとりと書きこみのためのものを含
み、それがｎ本のリードからなっているという場合に、
コード化の装置は、語のビットの一つから構成されるこ
とができる。

検出の装置は、コード化のピッドに対応した入力−出力
の回路のリードに結ばれており、書きこみを司るゲート
、すなわちコード化のビットの状態Ｏが、禁止されたセ
クションを表わす場合、ゲートＥＴから、構成され、こ
のゲートは、問題となっているセクションが、禁止され
ている場合、すべての書きこみを禁止するものである。

好ましい例としては、本発明の特徴に従うと、コード化
のビットは、語のｎ番目のビットで、語の利用できる部
分は、ｎ−１ビツトを含む。

このような設計により、ｎ番目のビットのコード化は、
書きこみが、語の有効なｎ−１ビツトに、実行された後
以外では、書きこみを禁止する。

このような計計が、銀行への応用を考えるととくに課せ
られてくる問題を解決していることは、明らかである。

実際、銀行勘定の番号、または、身分証明の番号が、カ
ードに書きこまれ、ｎ番目のビットが、変えられ（状態
０にセットされ）た後は、もはやそれを修正することは
、不可能である。

予め決められた部分をコード化し、検出する装置は、他
の方式で構成することもできる。

すなわちコード化の装置は、デッド・メモリーの、また
は単に接点の、ダイオードのマトリクスによって構成さ
れ得る、力検出の装置は、メモリーのアドレス割当ての
回路と、コーディングの装置の間に挿入された、少くと
も一つのアドレスの比較器から構成され得るこのアドレ
スの比較器は、問題のアドレスが、禁止のコードのアド
レスであるとき、書きこみを司るゲートを不活性化する
ものである。

とくに、銀行への応用において特に課せられる問題を解
決する目的で、コーアンダの装置は、カードを造るとき
、そして、カードに組みこまれる前に、非可逆な方式で
、プログラムされる、その際、装置は、カードを破壊す
ることなしには、別様にコードしなおすことのできない
ようにされる：また、禁止されたセクションのアドレス
は、一回きりで、決められる。

この場合、秘密の、あるいは、身分証明のデータ、たと
えば銀行勘定の番号または身分証明のデータを禁止され
たセクションに、それらを設定すべき機関たとえば銀行
・・・・・・等が書きこむことを保証するために、さら
に、特別な装置が、書きこみの禁止装置を働かせないよ
うにするために、携帯可能物の中にとりつけられる。

この特別な装置は、アドレスの比較器と、書きこみを司
るゲートの間に、挿入されたもう一つのゲートからなっ
ており、このもう一つのゲートは、活性化回路の非可逆
的な修正によって、常に、通過するように維持される。

身分証明の秘密の番号を設定する側の機関は、この設計
によって、秘密の番号を書きこむ前に、書きこみを禁止
する装置を、回路からはずすこと、および秘密のデータ
の書きこみの前に、書きこみの装置としてのコーデイグ
と検出の装置を禁止する装置を、作動状態にすることを
可能にする。

本発明による、データの記憶システムは、上記した如き
種々の特徴をもっており、実施の計画において、非常に
多くの応用に供し得る。

とりわけ、銀行勘定の取扱いや、銀行券の支払い、また
は病状カルテの取扱いに応用される。

たとえば、銀行勘定の取扱いの場合、利用者すなわち顧
客は、種棒の状報をメモリーにもった携帯可能物たとえ
ば、カードの形態を所持する情報としてはたとえば、資
格を示す個人コード、銀行勘定の番号、利用者の名前、
カードの一連番号、借方の様々な操作のリスト（日付あ
り、またはなし）、貸方の様々な操作のリスト（日付あ
り、またはなし）などが上げられる。

一方、業者は、移転の装置、または書き代えの装置を金
銭登録器のような形態に設置し、それが、カードの内容
を読み、そこに新たなデータ、たとえば、なされた買物
の日付と額を書きこむことができるようにする。

両者の勘定を行うには、たとえば移転の装置は、店に設
置されており、借方の合計と貸方の合計とを比較して、
客のカードにおいて、勘定の引当金を調べ、この移転装
置は、ついで、この引当金を意図された買物の額と比較
し移転装置は、なされた買物の額を書きこんで、客のカ
ードのメモＩＪ−を修正する。

さらに、この移転装置は、区分けされた電子的レジスタ
ーに、客の銀行勘定の番号、並びに、なされた出費の額
を記録する。

つぎに、業者は、銀行に対する操作を実施する。

これは、銀行に、客の銀行口座と、移転装置によって記
録された客の買物の額を通知することによってなされ、
銀行は、様々な客の銀行から、客の買物の金額を支払わ
せ、その額を、業者の勘定の貸方に入れるようにする。

銀行において勘定の取扱いにとって本質的なことは、下
記のようなシステムを用いることである。

すなわち、メモリーの内容の不本意な、または、詐欺的
な修正、とくに、利用客の銀行口座や資格を示す個人別
コードを示すような、決められた部分の修正を、すべて
防止すること、およびメモリーのすでに書かれたセクシ
ョンを、その内容を修正しない方式で検出すること、な
らびにメモリーの書かれていない部分を検出し、すべて
の新しいデータをその部分に書きこむようにすることで
ある。

本発明によるシステムは、このような銀行への応用に、
詐欺にかかり難いので、特に適している。

以下に本発明にかかるデータの記憶及び移動のシステム
の実施例のいくつかを、図面を参照しつつ説明する。

図面に示し、以下に説明する本発明による記憶システム
の実際例は、とくに銀行及び会計業務への応用に向けら
れたものである。

この事から、そして読み易くするために、装置の作動様
式及び効果を表わすのに、銀行に固有および銀行におけ
る計算の管理に固有の用語を多く用いた。

これの実施例は、他にもあらゆる応用が可能であり、デ
ータを記憶する、とりわけ、内密で、転換できないやり
方で記憶する必要のあるあらゆる用途で用いることがで
きる。

以下に述べるように、あらゆる実施例の電子回路は、銀
行への応用という事から、とくに長方形の平らなカード
の形をした携帯可能物の中に、近づけない方式で組み込
まれている。

これらの回路が、そこに、近づけない方式で、組みこま
れているということは、すなわち、電子回路を破壊する
ことなしには、それに触れることができないということ
である。

この効果は、特にそれらをロジックの（ＩＣ）の形でつ
くり、それらを、不透明プラスチックに埋め込むことに
よって達成できるが、他の機構による解決策も考えられ
る。

携帯可能物、たとえばカードに関するすべての図面にお
いて、電気的にも光学的にも外からは近づけない回路の
部分の境界線は、点線によって、マークしである。

連結装置は、カード内に蔵された電子的コンポーネント
に電気的または光学的に触れることのできる唯一の要素
である。

とはいえ、カードの内容を詐欺的に冒す傾向を、強く防
止する必要のないような応用に対しては、禁制装置を構
成するある腫の、すべてではないにしても部分は、カー
ドの外部に、とりわけ特別の装置の中に、配置すること
ができることに留意することが適切である。

また同様に、そのような応用に対しては、触れられない
ような方式でカード内の回路を組みこむためＤ警戒装置
は蛇足である。

ところで、電子回路の説明をできるだけ簡単にするため
に、配電回路、等・・・・・・を表わすのをさけ、を可
決の、機能の回路のみを残しておいた。

しかし、連結装置に関するものにおいては、カードと外
部の特定の装置との間に、確立されるべき配電り結線は
、これを、ｖｐ、ｖｏ、アースとしてこれらは、それぞ
れ、書きこみの電圧ソース、′論理同各の一般的な供給
電源およびＯボルトを示すといった記号で、指示するよ
うにした。

最後に、この実施例で用いられたモノリシックメモリー
のリードオンリーの状態は、異った性質、とくに、プロ
グラム可能または、再プログラム可ｔｇのタイプ、にな
っていることがあり得ることに式づくであろう。

このようなメモリーは、情報を１己憶するために、伺ら
エネルギーを必要としない。

朔こ、情報の書きこみは、一般に、かなりの量のエネル
ギーたとえば瞬間的に数ワットを要する。

このことから、製作者は、極度に長期間の記憶の持続、
再プログラム可能なメモリーの場合は数十πのオーダー
、を保証する。

このタイプのメモリーの参考文献として、引用できるも
のは、たとえｆインテル１７０２、ナショナルセミコン
ダクター５２０３でこれらのメモリーは、紫外線または
に線にさらすことによって消去できる。

ハリス７６２０．モノリシックメモリーズ６３４０、テ
キサスインストルメント７４ Ｓ ３８７、インタンル
５６０４も用いることができ最後の消せない（破壊され
る）メモリーは、ヒユーズまたは、ジヤンクションのク
ラゲージのタイプである。

４０９６ビツトの容量は、若干の製造者、とりわけＭＯ
Ｓ（消去できる）メモリーの領域の製造者、によって、
容易に製造される。

ＩＣのチップを相互に結線する現在の方法は、およそ数
十平方ミリの面積に、１６にビットまたは３２にビット
の４または８個のチップよりなるメモリーブロックを本
発明の対象をなす特別な回路を、そのブロックが２×６
０×８０ミリ程度の大きさのカード内に内蔵されるよう
な方式で、含んでいるものとして、低いコストで実現す
ることを可能にしている。

半導体のタイプのモノリシックのデッド・メモリーまた
はリード・オンリー・メモリーは、磁気的カセットや、
フレキシブルディスク等の他のデッド・メモリーに比し
て、太いに別動をもっている。

実際、それらは、より信頼性があり、体積が、より小さ
く、記録を読み出すのに、機械的に動かす必要がなく、
さらにそれらは、磁場に不感であり、偽造または改ザン
が困難で、詐欺者は、半導体タイプのデッド・メモリー
の状態を修正するには、複雑な、電子装置を用いなけれ
ばならない。

このことから、これらの半導体型のデッド・メモリーは
、本発明による記憶システムにおいて、他のものより、
特別に使用とくに、銀行に関してこのシステムを応用す
る場合に適している。

本発明による記憶システムの様々な実施例は、携帯可能
物の構造によって、本質的に相互に分かれたる；携帯可
能物に関する移転装置の記述を各各の実施例について稠
度もくり返さないが、しかし各図に表わされた携帯可能
物の各々が、記載された移転装置の全部または一部の特
性を表わす移転装置に関係していることは、専門家には
明らかである。

この発明によるシステムは、第１図に表わされているよ
うに、二つの部分にわかれ、作動中は、一点鎖線で表わ
されているインターフェイスによって結合されている二
つまり一方の左側には、携帯可能物としてこれは配電さ
れていない、若干の電子回路たとえばＩＣ技術によった
ものを含んだリング、指輪カード、ペンダント、萬年筆
型のもの等が、有利に用いられる。

他方の右側には、特定の装置、これには銀行券の支払器
または販売の場所で直接に使用される金銭登録器が有利
に使用され、金銭登録器の場合には、後に述べるような
販売の操作は、銀行小切手の使用とは結びついていない
が、リングの所持者の銀行が、信用紙幣または小切手に
おける取引先（相手）を後々獲得することを可能にする
情報を、業者の金銭登録器に、登記することと結びつい
ている。

一層明解にするために、この説明の枠の中で、我々は、
銀行券の支払を扱うことを仮定しておこう。

それは、電子的な設計においては、金銭登録器のことを
仮定することと全く同じである。

そのリングの回路は、同定のメモＩＪ−４０、販売のメ
モＩＪ−５０、および貸方のメモリー５１を含んでいる
。

システムは、使用の過程で、以下の操作を行う。

すなわち、リングの所持者の同定、一連の手続きを、許
したり拒否したりする操作と、貸方の認可（確認）に酒
てられた書類を、場合によっては、読むこと、および、
その書類からリングの貸方のメモリーにおいて、引出せ
る額をリコピーすることと、リングの所持者の勘定の状
態が、それを許す場合にのみ、要求された額の流動貨幣
を引渡すことと、これらすべての手続きを、矛盾が生じ
ないように、そして（ａｎｄｌｏｒ ）後に場合に応じ
て確認できるように、半導体、磁気テープまたはディス
ク、カセット等のようなメモリーに登録すること等であ
る。

リングの所持者が行うべき操作は、リーダー１４４にお
いて、貸方の認可（確認）の手続を、場合に応じて、す
ることと、キーボード３１上で、識別または身元確認と
しての同定のための秘密の番号を打つことと、場合に応
じて、キーボード６３土で、借方に記入する金額を打つ
ことである。

これらのはじめの三つの操作は、どんな時間的順序で行
ってもよい。

つぎに、リングの所持者はリングの突出た部分を、ディ
ストリビュータ−のボックスに備わった、対応する凹部
にさし込むことを行う。

そしてリングの所持者が、彼のなすべき最後の操作、す
なわち、リングをディストリビュータに入れる操作を行
うとき、下記に挙げたすべての操作が、迅速に行われる
。

すなわちほとんど即座に装置は操作を終え、リングの所
持者の選択と、彼の勘定の状態に応じて、下記のものの
うち可能な結果を一つ出す、すなわち、勘定の状態を、
残高の数値を、表石器６９に表示して、単に確認するこ
と、または引出しの認可の手続きの後、引出すべき額を
入れたあとの勘定の状態を、リングの貸方のメモリーに
おいて、引き出すべき額を登録した後に、確認すること
、または貸方の引出手続き後の勘定の状態を確認するこ
と、この場合ディストリビュ−タ、すなわち支払機によ
る流動紙幣の支払い操作、これらの操作後の新しい勘定
は、必ずゼロか正でなければならないこと、さらにディ
ストリビュータ−１すなわち支払機による、流動貨幣の
支払い操作の後の勘定を確認すること、この場合、支払
いは、後の勘定が、ゼロか正の残高を示す場合にしか、
行われないことのいづれかである。

この装置の機能の種々のシーケンスは、下記のプランに
役立つものであり、以下のようになっている。

すなわち、リングを供給すること、マルチプレクサ−３
８の引きはずしによって、装置の諸部分が、一般的に始
動されること、第２図に示す如く三つのメモリーのうち
一つを作動すること、第３図に示す如く二つの続きの加
算−減算機（Ａ−８／Ｓで示される）のうち、一方を作
動すること、はじめの預金の読みこむこと、新らしい預
金を書き出すこと、さらに以前の支払の読みこむこと、
そして新らしい支払の書き出すことである。

紙幣の支払い装置は、コイル１５１に供給するパワーの
発振器１５０が支払機に適合しているときは、一次コイ
ル１５１は、リングの回路の一部をなす二次コイル１０
５と結合している；このコイルは、ダイオード１０６お
よび非容量性フィルター１０７を含む整流器を通して、
リングの種々の配電回路に、連続的な電圧を供給する。

場合によっては、この電磁的結合は、光学的結合によっ
ておきかえられる。

そのとき、１５０，１５１の装置は、光源によっておき
かえられ、コイル１０５は、光電池によっておきかえら
れる。

リングと支払機との結合は、単にリングの突き出た部分
を、支払機のボックスに備わった対応する凹部に、単に
差込むことによって行われる。

この差し込みの目的は、機械的に押すことによって、紙
幣支払機の回路の一般的配電装置（図示されていない）
の一部をなす接点２７を閉じることである。

同時に、タイム・スイッチ２８が、はずれる。

これは、ゲートＯＵ４１の第１の入力端に、（電圧）レ
ベル１を印可する。

この（電圧）レベル１は、リングの所持者の身分証明が
、正常に行われるのに充分な時間、持続する。

この時注意すべきことは、ゲートＯＵ４１の第２の入力
端は、フリップフロップ４２の出力端に対応するもので
、ゲー１−ＯＵ８６を通じて、フリップフロップ４２の
入力端クリアに、レベル１が加えられたことによって、
フリップフロップ４２のフリップフロップ作用によって
、Ｏにセットされることである。

もしこの身分証明が取立したら、以下にそのための条件
と、それをもたらすものを示すが、ゲー１（）Ｕ４１の
第２の入力端にレベル１が加わっているため、支払機の
機能が、終了するまで、配電の結合は、維持される。

一方、上記レベルのシグナルがないことは、ユーザーが
、身分証明に間違った番号を使用したことを意味してお
り、このときには、ゲートＯＵ４１の二つの入力端にレ
ベル・ゼロが、現われることによって、配電の結合は抑
止される。

その際、第１の入力端におけるレベル１は、ゼロに落ち
、第２の入力端上のレベルｌは、実現されないから同様
に支払機も利用され得ない。

装置２８を実際につくることは、専門家には容易である
。

ここで述べられた装置の全体は、肯定論理によってまと
められていることに注意すべきである。

１）一般的な始動 論理レベル１が、ゲー）ＯＵ４１の２コのうち一方の入
力端に現われるとき、それはこのゲートを通して、ゲー
）−ＢＴ３４に送られ、それと平行して、モノステーブ
ル３５に送られ、モノステーブル３５は、その安定状態
は、それの２コの出力端の各々に関して、１と０で示さ
れており、入力端にフロントがあられれたとき相補的な
値のパルスとして０と記された出力端には１．１と記さ
れた出力端にはＯを送る。

モノステーブル３５の発したパルスの持続する間、■の
出力端は、ブロックされているゲートＥＴ３４の２番目
の入力端にゼロの論理レベルを送る。

モノステーブル３５の第２の出力端は、マルチプレクサ
−３８のパイロットであるカウンター３６の、ゼロにセ
ットされた入力端に、正のパルスを送る。

モノステーブル３５が発したパルスの終端に、安定状態
１が、それの出力端１に現われる、これはゲートＢＴ３
４を開く働きをする。

すると、それは、発振−計時器３３によつて供給される
第１のパルスを通過させる。

このパルスは、カウンター３６に転送され、デマルチプ
レクサ−３８を、第１のポジション、すなわち１６０で
示されるリードＴに対応する出力端Ｏのポジションに移
す。

それは、同時にモノステーブル３７の入力端にも送られ
、モノステーブル３７は、それが出力のパルスを、入力
端の前部の下向点にのみ送ること以外は、モノステーブ
ル３５のように機能する。

このパルスはモノステーブル３７の出力端Ｏにおいて正
であり、デマルチプレクサ−３８を通って、Ｏの出力端
に送られる。

このパルスのあと、装置のこの部分は、不活性になるが
、発振・計時器３３から、次のパルスが来ると、このサ
イクルが先と同じに再びくりかえされる。

カウンター３６は、出力端Ｏにあるデマルチプレクサ−
を、出力端１に移し、発振器３３が発した次の該パルス
は、遅れをもって、モノステーブル３７で形を修正され
て、出力端１としてデマルチプレクサ−３８の１６１と
記された、一般的なゼロへのりセラ１−ＲＧに送られる
。

この作動のサイクルは、デマルチプレクサ−３８の出力
端の１０コの状態に対し、引きつづいて、同様に述べら
れる。

さらに後の８コは、全くひき続いて、正のパルスを、一
般的計時器の同じリード１６２に、ゲート０Ｕ３９を通
して送る。

注意すべきことは、デマルチプレクサ−３８の９で示さ
れる出力の状態は、すでに述べたくりかえしの作動にお
いて、すぐあとに、０と記された出力の状態にひきつが
れることである。

以下に明らかになるように、システムの始動が、作動中
の全期間荷われるのは、装置のこの部分によってなので
ある。

リングの回路に電源を供給すること以外に、リングと支
払機の間の情報伝達は、発光ダイオードとフォトダイオ
ードの光学的結合によって、何らかの意味で、実現され
る。

２）身分証明の秘密の番号の読みこみ、 モノステーブル３５の出力端に、正のパルスが来たとき
、論理レベル１は、ゲート０Ｕ６０と光学的カプリング
４５を通して、ゼロにリセットされた入力端に伝達され
る、これは、貸方５０と借方５１のメモリーを、第１の
ページの面に、後の読み出しのプロセスの導入のために
、ホールドする。

（ページ毎に同様の記憶の一体となったいくつかの点を
読みとれる。

そして点の夫々は通じることができる、あるいは通じる
ことができない状態に接続している。

その状態において、逆の方法でも書き込むか、書き込ま
ないようにすることができる。

）このレベルは、同じく、続きの加算−減算器３２と４
９を、計算ポジションＯに置き、カウンター４７をゼロ
にリセットする。

メモリー４０に関しては、それは、第１の面上に、ゼロ
メモリーにリセットされた入力端において一定レベル１
、すなわち第１図で、プラスの記号で示されたレベルに
よって、永続的にホールドされる、何故なら、それは、
はじめに、リングの全有効期間に対して予め書きこまれ
た、ただ一つの面のみしか持たないからである。

その面は、勘定をつくったときに書きこまれる、所持者
の身分証明のための秘密の番号をふくんでいる。

注意すべきことは、秘密のコードは、表現されていない
方式で、所持者をも銀行をも表示する方式で、考案され
る。

第２図に示すリングのメモリー４０は、永続的に、読み
取り・書き出し機の人力におけるゼロレベルの存在によ
って、読み取りのポジションにある。

これはまた、確かなコネクター３が、閉じたこと、およ
びラッチ２禁制になっているこ杏を意味している。

ラッチ２に接続する８ビツトのカウンター１は、メモリ
ー５のアドレス割当て、すなわちここでは、第１のペー
ジの面のアドレス唯一つの割当てに役立つ。

貸方ト借方のメモリーに対し、一つのページの面から他
のページの面への移行は、計時の各サイクルの始めに、
入力端ＲＧ１６１に対するパルスによってなされる。

このパルスは、アドレス仕分ケカウンター１を１ノツチ
だけ進ませるモノステーブル８８によって遅らされたも
のである。

リード１６１に現われる最初のパルスは、出力マルチプ
レクサ−４を支配する４ビツトのカウンター６をゼロに
リセットし、かつ、モノステーブル８８によって遅延さ
れたのちカウンタ１を１歩進ませる。

それらの到来に応じて、計時パルスはメモリーモジュー
ルの選択されたページの面において、考えられた出力端
上にある種々のビットの値を、最も高いウェイトのビッ
トから、最も低いウェイトのビットまで、検出する。

それらは、ひきつづいて、結線１０４を通って、力日算
−減算器３２に伝達され、これは、二進型計算によって
、Ｘを表示し、それが比較器３０の入力端に送られる。

この比較器３０の他の入力端に同じ型で、数ｙがすでに
表示されている、これはリングの所持者によって数字キ
ーボード３１上にはじめに打ちこまれた身分証明の番号
から、表現されていない方式で移転されたものである。

Ｘとｙとが等しい場合比較器３０は、ゲートＥＴ８５を
通して、フリップフロップ４２の１プリセツト」入力端
に、レベル１を送る。

このフリップフロップ４２は。その出力によってゲート
ＯＵ４１の入力端に、論理レベル１を加え、タイム・ス
イッチ２８の停止後、計時器３３の維持を保証するフリ
ップフロップ作用を行う。

ゲートＥＴ８５の存在によって、リングの所持者は、秘
密のコードを、タイム・スイッチ２８の保持時間に対応
する決められた時間内に、打たなければならない。

３）身分証明の続きの加算減算器３２の機能（第３図） この場合はとくに、装置３２は、加算器として一義的に
機能する。

それは、第１図でプラスの記号で表わされるカウント−
デカラントまたは減算カウンターＣ／Ｄの入力端に、持
続的にレベル１が表われることによって、正の計数ポジ
ションに維持される。

それは、本質的に、１６ビツトのカウンターデカランタ
−１１のうち、８ビツトのみが、ここで用いられており
、そこに、メモリー４０から来るゲート１０の入力端に
、正の情報のビットが存在するときに、発振器１５から
、ゲー）ＢＴ１４を通ってくるパルスが、伝達される。

リード１６１からくる全般的な、ゼロ・リセットは、０
Ｕ１６を通り、フリップフロップ１３を通って、ゲート
ＥＴ１４を閉じ、４ビツトのカウンター１２をゼロにリ
セットする。

このカウンター１２には、マルチプレクサ−９を、ゼロ
で示される不活性な入力状態に置く。

第１の計時パルスは、マルチプレクサ−９をカウンター
１２の働きで１ノツチだけ進め、人力の状態を１に進め
る。

そして、フリップフロップ１３、つまりゲートＥＴ１４
の入力端に対する禁制をキャンセルするものを、フリッ
プフロップ作用させる。

このゲートは、発振器３３より３００倍速い発振器１５
のパルスを通過させる。

第２の計時パルスの前に、発振器１５の１２８パルスは
、場合によって、ケートＥＴ１０を通って１６ビツトの
カウンターデカランター１１に導かれる。

１２８番目のパルスの終りに、周波数分割器２０が、マ
ルチプレクサ−９の１の入力状態に、論理レベル１を送
る。

これは、ゲート０ＵＩ６を通して、フリップフロップ１
３のフリップフロップ作用によって、ゲー１−ＢＴ１４
を、禁止にする。

この時システムは、次の計時パルスが来るまでは不活性
になり、次の計時パルスが、マルチプレクサ−９を入力
状態に置き、サイクルは、くりかえされる。

次にゲート１０に来る情報は、最大のウェイトのビット
すなわち、メモリー４０の第１の面の第２ビツトのすぐ
下のオーダーのビットの値を読むことに対応する。

身分証明の秘密の番号は、かくして読まれ、その値に等
しい数のパルスにほん訳され、装置１１において安定な
二進コードに書きこまれ、第１図に示す如く比較器３０
の入力端Ｘに並列に、伝達される。

入力直列、出力並列のシフトレジスタ７−１７（第３図
に示す）は、ランチ１８とゲー１−ＯＵＩ ９につなが
り、論理レベル１によって、新しいページの終りに、す
なわち、そのすべてのビットが、情報ゼロ、例もかかれ
ていないになっているページの面に、シグナルを送る。

このゼロ検出装置は、ＤＺで示され、ここでは用いられ
ない。

反対に、以下で見るように、それは、加算減算器４９に
おいてなされる。

４）第１図に示すはじめの貸方の読みとり論理レベル１
が、比較器の出力端にあられれるとき、それはゲー）Ｅ
Ｔ８５を通して、伝達される。

その際タイム・スイッチ２８は、理論上はまだ拘束され
ていない。

ゲートＥＴ８５は、フリップフロップ４２のＰＲで示さ
れたプリセット入力端に対応しており、その出力は、レ
ベルゼロからレベル１に移り、このことは、支払機の作
動が全部路るまで、一般的な計時の機能を維持する。

このレベル１は、ゲートＥＴ８７の入力に、送られ、同
じように、装置の作動が終るまで、導通状態にしておく
。

貸方のメモリ５０、借方のメモリ５１、加減算器４９、
カウンタ４７、続いてマルチプレクサ４６．４８は、前
に見たように、すでにゼロにリセットされている。

リングの所持者の身分証明のサイクルに続く一般的計時
サイクルの始めに、貸方のメモリー５０に含まれる情報
が、メモリー５０の出力端Ｓと、結線１１９を介して、
関連する加算減算器４９に導入される。

それは、はじめの計時サイクルの間、身分証明の秘密番
号の読みとりと同じプロセスでなされる。

メモリー５０の一つの面からつぎの面への移行は、メモ
リー５０のレベルで、結線４４を通って、つぎの計時サ
イクルのはじめから、リードＲ（）１６１に出されるパ
ルスによって、なされる。

すべての貸方の額の総計は、はじめに、貸方のメモリー
に、本発明が加算減算器４９の出力において、二進型で
安定であるような方式で入れられる。

それは、表現されてないコード移行の後、表示器６９に
示されるが、このタイプの機能は、専門家には知られて
いる。

反対のトランスフォーメーションに関する同様な指摘も
、十進計数システムのキーボード３１と６３のレベルに
対して、負である。

注意すべきこととして、貸方の読みとり操作の間、加算
減算器４９は、論理レベルＩが、デ′コーダー４８の出
力Ｏとゲート０Ｕ５２とを通って、加算−減算器４９の
人力に入ることによって、計算ポジションにセットされ
る。

メモリーの書かれた最後のページにある額が到着したあ
と、つぎの計時サイクルで読まれるぺ一、ジは、新しい
ページであり、これは、直列入力と並列出力のシフトレ
ジスター１γ（第３図）を通して、加算減算器４９で出
力のゼロ検出器ＤＺ上につくられる論理レベル１が、存
在することによって、検出される。

８個のラッチ１８は、第２の計時サイクルの始めに、出
力端Ｔおよびゲー）ＮＯＮＯＵ１９ によって動かさ
れる。

このレベル１は、モノステーブル８１（図１）のＯの出
力とゲートＥＴ８２を通して、計時器ＲＧ１６１のパル
スを、メモリー５０のアドレスの割当てを保存し、かつ
、リングの所持者が、時々要求する、新たな貸方の新し
いページの面への記入を可能にするような方式で、禁制
にする。

５）新たな貸方の記入： ゼロ検出器の、同じ論理レベル１は、ゲート０Ｕ１０Ｂ
を通り、カウンター４７を１ノツチ進ませ、ついで、マ
ルチプレクサ−４６を、人力１のポジションにおき、デ
コーダー４８を、出力１の位置におく、このことにより
、加算減算器４９は、ゲート０Ｕ５２の他の入力端に論
理レベル１の存在によって正の計算のポジションに維持
される。

この同じ論理レベルｌは、貸方のメモリー５０の書きこ
み、読みとりの入力端に、結線５７を通して伝達される
。

これは、ラッチ２のレベルに対するアドレス割当ての抑
制によって、後者を書きこみのポジションにセットする
。

そして、コネクター３の接触が開かれると共に人口ＥＴ
７のふせ字が消されるようになる。

書きこまれるべきページにおける直列のモードの情報の
人力は、第１図に示すマルチプレクサ−１１３を通して
、結線１２０を介して貸方のメモリーに対しても、さら
に同様に、マルチプレクサ−４６を介して加算減算器４
９に対しても、行われる。

そのときマルチプレクサ−１１３は、一般的計時器によ
って始動されるカウンター１１５によって始動される。

貸方にかくべき金額の値が貸方のメモリー５０の第１の
新しいページの面に書かれ、加算減算器４９の１６ビツ
トのカウンター１、デカリング−１１を通して、表示器
６９にすでに示された額に加えられる。

記入されたページの終りは、ゲートＥＴ５９によって検
出され、これの２コの入力端は、この瞬間、二つとも論
理レベル１にある。

このとき第１の入力は、デコーダ４８の１の出力であり
、第２の入力は、モノステーブル１４０を介したカウン
ター１１５の最高のウェイトの出力である。

ここにモノステーブル１４０の役割は、カウンター１１
５が、状態ｎ０７から、状態ｎ。

Ｏへ移行することを正確に検出することである。

新たな貸方のメモリー５０への記入および読みとりが、
終ると、対応する値は、貸方の手形（引換券）の読取機
１１４により、その入力端Ｅに、リード９３で伝えられ
た論理レベル１が現われることによって、抹消される。

ゲートＥＴ５９の出力は、論理レベル１に保持されてい
るが、ゲート０Ｕ６０と結線４５を経て貸方と借方のメ
モリーをゼロにリセットし、かつゲートＯＵ１０Ｂを経
て、カウンター４７を１ノツチ進ませる。

６）はじめの借方の読みとり カウンター４７の新たなポジションは、マルチプレクサ
−４６を、人力２の状態、すなわち借方のメモリー５１
の読みとりの状態にセットし、ここで、デコーダ４８の
２の出力を、論理状態１にセットする。

デコーダ４８の出力０゜１および３は、論理レベルＯに
あり、これは、加算減算器４９を、レベル０が、人力Ｃ
／Ｄに来ることによって、ディスカウントの状態におく
。

つぎにはじめの借方の読みとりは、先に貸方のメモリー
５０において行われた読みとりと同様な方式で、結線１
２２を経て、行われる。

ここで、これらの借方の額を表わす数は、加算減算器４
９の１６ビツトのカウンター・デカランターまたはディ
スカウンターにおける二進表示においてすでに書かれた
数から差引かれる。

すなわち、表示器６９に先に表示されていた数から引か
れる。

借方の、はじめの新しいページの面は、ゲートＥＴ１０
９により、力ロ算減算器４９の出力１）Ｚに、論理レベ
ル１が来ることによって検出される。

注意すべきことは、この情報が到達した瞬間、加算減算
器４９の出力は、操作に応じた、安定な二進的表現の数
値的状態にあることである。

Ｘ＝（以前の貸方の総和）＋（新たな貸方）−（以前の
借方の総和） この値Ｘは、必ず正、たとえ新たな貸方がゼロであると
しても正、でなければならない。

はじめの残高がゼロ、新たな貸方の記入がゼロであると
すると、Ｘの値もまたろ然ゼロとなる、これが限界のケ
ースである。

支払機によって、時に応じて、支払われるべき金額の値
は、リングを支払機に差込む前に、その所持者が、キー
ボード６３に、十進的表現で打ちこまれるもので、それ
の二進法の型態Ｙとして、二進型比較器１１０によって
、Ｘと比較される。

デコーダ４８の３の出力が、論理レベル１にセットされ
たとき、すなわちこれは、カウンター４７が、ゲート１
０８を介してゲート１０９の出力端に論理レベル１が来
ることによって惹起されてフリップフロップ作用を行う
ときに介入する時に、比較器１１０の唯一の出力に１に
等しい論理レベルによってなされるＸとＹの比較は、Ｘ
が、Ｙ以上のときに限ってなされる。

このときに、カウンター１１５は、マルチプレクサ−１
１６のあい継ぐ人力状態を司るものであるが、カウンタ
ー４７が、あの最後の状態にホールドされる瞬間に、ゼ
ロにリセットされて、支払機は、新しい借方を記入する
ポジションになる。

７）新たな借方の記入 実際、３の入力状態にあるマルチプレクサ−４６は、新
たな借方の記入のため、結線１２４を介して、借方のメ
モリーとコミュニケーションをする状態にある。

その場合借方の額は、同時に前と同じ方式で、加算減算
器４９によって、安定二進型の表現において、表示器６
９の中で、差引かれる。

ここで注意すべきことは、モノステーブル８１は、メモ
リー５０に対して、貸方のメモリー５０に対して演じた
のと同じ役割を演じるということである。

すなわち、メモリーの書きこみは、検出される第１の新
しいページの面になされ、それ以後のページには同じ新
しいページであるものにもなされない。

他方、論理レベル１にあるデコーダ４８の３の出力は借
方のメモリー５１を、結線１２３を経て装置の作動の最
後の局面の間、書きこみのポジションにセットする、こ
のページの面の終りに、全般的な停止の命令が、フリッ
プフロップ４２の作用によって、それ自体の入力端クリ
アに論理レベル１がゲートＥＴ１１１のブロックをはず
すことにつづいてゲート０Ｕ８６を経て来ることによっ
て、呼び出される。

このグー１−ＥＴ１１１自体は、モノステーブル１４０
のＯの出力端から出される正のパルスが入力端に来るこ
とによって、導通状態になっている。

このモノステーブル１４０は、新たな貸方のメモリー５
０における書きこみの終了におけるのと同じ方式で作動
するのである。

紙幣の支払いの操作は、記載されていないが、借方のメ
モリー５１において新たな借方の記入と同時に行われる
。

それは、額の総和が予め、リングの所持者によってキー
ボード６３から１０進法で書きこまれ、先に開示した方
式でテストされているが、その額と一致したものでなけ
ればならない。

特別の装置からリングに配電するために、トランスによ
って結合するという方式は、電位のアイツレ−ジョンを
保証するように、選ばれたもので、第１図に表わされて
いる。

コイル１５１と１５０で構成されるトランスの二次側は
、フィルター１０７につながっており、フィルター１０
７は、その出力側に、調節された一定の電源電圧を供給
するものである。

このフィルターは、小型化のため非容量性である。

すなわち古典的フィルターに必要な容量は、他の電子回
路に比べて、十分小さくすることができないからである
。

この配電のための結合は、また、該特定装置に内蔵され
た光源と携帯可能物に内蔵された光電池の間の光学的結
合によっても実現され得る。

このようにしても、リングのメモリーを破壊する危険の
あるあらゆる短絡を回避するために、望ましい電位のア
イソレーションが保証される。

装置とリングの間の、情報の論理レベルの伝達のために
選ばれた、他の光学的結合としてすでに説明された［を
もつ三つのメモリーは、原理的には同じタイプ；ＩＣ（
集積回路）タイプである、それらは、要求に応じて、発
展的で不可逆、ただしこの場合事故でなく適切な処理に
より抹消可能なタイプのメモリーを除くような方式によ
って、書きこみがなされるという性質をもっている。

このメモリーは、この種用途向は磁気テープメモリーに
対し単位面積当り約１０００倍の容量をもっているうえ
に、後者に比して、読みとり機に直接に近づく必要がな
い点において優れている読みとり、書きこみの容易性と
柔軟性という利点を示す。

それらのアドレス割当ては、電子的に実現され、エレク
トロメカニックに高度で、高価でかつあまり信頼性でな
い装置は、こうして、単純なコンダクタ−によって多重
配線で知られたプロセスにより、さらに数を減らし得る
単なる半導体型の装置は、単純なリード線によって置き
かえられる。

これらＩＣメモリーの一群のなかで、このましいものと
しては、消失しないメモリーを用いる。

表示器６９は、単に発光する数による表示であるが、こ
れは印字機によって置きかえることも可能である。

この印字機（プリンター）は、その入力端に、並列に結
線することも可能で、そうすれば、リングの所持者は、
特殊装置が、先に述べた作動プロセスの過程で実行した
読みとりの操作を、書面として手に入れることができる
。

このプロセスは、銀行券の支払いに応用されるが、さら
に同様に、販売の場においても直接に応用され得る。

これによると、買物をする際支払うべき額が、現金や小
切手で決済するのでなく、単に、買った人のリングの借
方に、当該類が記入されるという形で、リングの所持者
が、ものを買うことができる。

第４図は、プログラムされていないセクションの検出器
の実施例の一つを示す、これは、検出器がカード４００
に内蔵されている場合のものである。

この実施例は、メモＩＪ−２０１を始動し、メモリーの
アドレスが、ロック２０５によって制御される。

ケートＢＴ２０２は、メモリー２０４を動かす新しいア
ドレスの検出器を構成する。

これは、同時に、書きこみゲート２０３と、ロック２０
５を制御する。

第５図は、プログラムされていないセクションの検出器
の、他の実際例で、検出器が、カード４００に内蔵され
ている場合のものである。

メモＩＪ−２０９は、ｎビットの語ｍ個、たとえば８ビ
ツトの２５．６語、からなり、リードの束２０７（選ば
れた例では８）によって、装置２１０（８個のロックま
たはラッチ）を通して、外部からアドレスされる。

第６図は、ロックの詳細で、Ｅ、Ｓ、Ｃは各々、人力、
出力チャージの命令を示している。

新しい状態で、この装置のすべてのメモリーは、論理レ
ベル１にある。

問題となるのはＩＣのタイプはインテル１７０２、ナシ
ョナルセミコンダクター５２０３または５２０４または
ハリス・セミコンダクター７６２０．等の例である。

このメモリーの出力は、外部に向けられた、リードの束
２２２（ここでは８リード）からなっている。

無動の人力２１１は、論理レベル１に保持されている間
、メモリーの供給電圧を高めることによってロックをは
ずされた書きこみ操作、および、書かれるべき出力ビッ
トを、適正なレベルで連結することを可能にする。

電圧がかかると、ゲート２１７と２１５からなるフリッ
プフロップＲ−８は、レベル１（リード２１６）に、配
電装置の極に結ばれたコンデンサー２１３によって、自
動的にセットされる。

このコンデンサーは、ゲー１−ＯＵ２１８を通して、短
時間、ロック２１０の導通と、書きこみのゲート２１２
の禁止をもたらす。

もし、このときリード２０７で示されるアドレスが新し
いもの、たとえば出力２２２の８本が、論理レベル１に
あるものであると、８入力端のゲ−）２１４の出力にレ
ベル１が来ることにより、フリップフロップＲ−８は、
コンデンサー２１３から出たパルスの終りの瞬間に、レ
ベル０にされる。

携帯可能物の回路ｌこ電圧がかけられることに関して、
確実に生じてくることは、装置２１０のロック及びゲー
ト２１２の開放である。

これは、リード２１９により、そのアドレスに書きこむ
ことを司る。

この状態は、つぎに電圧がかからなくなるまで安定であ
る。

すなわち、アドレスのすべての変更は、リード２１３か
ら出るパルスがユニークである以上、当然、不可能であ
る。

電圧がかかったとき表示されたアドレスが、すでに、占
められていた、すなわちリード２２２に一つゼロがある
ならば、ゲートＥＴ２１４の出力端に、ゼロレベルがあ
ることは、フリップフロップＲ−８に、効果を及ぼさな
いであろう。

この結果Ｒ−８は、リード２１３によってレベル１にセ
ットされるであろう。

ケート０Ｕ２１８の出力にレベル１がくることは、読み
とりを禁するであろう。

他方、アドレス割当ては、可能で、メモＩＪ−の占めら
れたすべてのアドレスの読みとりを司るであろう。

割当てられた第１の新しいアドレスは、フリップフロッ
プＲ−８を、ゼロと１の間で、振動さるであろう、それ
は、書きこみをさせ、つぎに電圧がはずされるまで、ア
ドレス割当てを禁する。

もし、利用者が、二つの続いたアドレスに書くことを望
むなら、装置の電圧を一度はずして、それからあらため
て、作動させることが、必ず要請される。

このように設計された装置は、モノリシックＩＣの形で
容易に製作され、カードたとえば５×８センチの形のよ
うな台に固定され得る。

それはアドレス割当ての８本と、情報出力のための８本
と、配電のための３本、すなわち周辺の回路に一般的に
供給ＶＧ、メモリーに供給ＶＭ、アースの３本と、書き
こみの順序の１本の２０の接点をもつことになる。

モノシリツクでない型としては、この全体は、別々のＩ
Ｃの６個のピースと、１個のコンデンサーを、必要な配
線をし、機械的な支持台として役立つプリント回路上に
組立てることによって、構成できる。

携帯可能回路の電源供給は、リード２０８゜２２０およ
び２２１によってなされる。

移転装置は、このようなカードとともに、データを変え
られるもので、これから説明されるように、第７図に、
概要的に表わされている。

書きこみの際、電源供給は、リードＶＧ２４０とアース
２３８によって、さらにまた、リード２０８によってな
される。

処理装置２４４のＩＪ−ド２２４によって伝えられたデ
ータは、場合に応じて各々のアドレスすなわちリード２
２２に並列に結線されたリード２５２に向けられるよう
なアドレスを考慮されて、リード２４８によって伝えら
れた外部のデータに対比される。

この際処理された結果は、書きこみ２４６（２５４，２
５６゜２２６のリード）レジスター２５０、表示器２５
１そしてまたは編集またはプリン！−２５３、並びに確
認２５８の操作を解放する。

書きこみ装置２４６は、書きこみに必要な種々のプロセ
スを順序づけるのに役立つ。

それらのプロセスとは、すなわち電圧ＶＭ（プログラム
可能なメモＩＪ−２０９に対す特別な供給電源）を、レ
ベルｖＰをＥで示されるリード２２６土のレベル１まで
上げること、リード２２４をはずすこと、ついで、書き
こむためのリードを適当なレベルに接続すること、であ
る。

アドレス割当の装置２４２は、メモリーを順次にアドレ
スに割当てることのできる二進型カウンターおよびモジ
ュールｎ２５７として有利に用いられる、そしてまた、
これはゲートＮ０Ｎ−ＥＴ２６Ｇ、三入力のゲートＥＴ
Ｚ６２および計時器２６５（第８図）の存在によって、
処理できる最初の新しいアドレスに、書きこむことをつ
ねに可能にするものでもある。

ゲートＮ０Ｎ−ＥＴ２６０は、処理装置２４４に、この
時活性化されたアドレスが、新しいものであることを示
すのに役立つ。

このゲート２６０は、協同の装置に電圧がかかるとき、
カウンター２５７の、自動的なゼロへのリセットを予期
して、サプレスされ得るであろう。

メモリーが１６にビットたとえば１２ビツトの１３６５
ページの場合、２７個の接点が、全体として回路に必要
であり、これは実現困難にみえる。

接点の数を減らすために、人力と出力のマルチプレクサ
−を用いること、および／あるいは以下に第９図を参考
にして説明されるように、１ビツトの語からなるベース
のメモリーを用いることができる。

第９図は、ｎビット（ｎは望ましい語のサイズ）の語ｍ
個で構成された一次メモリーの周辺につくられた１ビツ
トのｍｎ語からなるメモリー・モジュールを表わす。

このモジュールは、必要なマルチプレクサ−の種々の回
路を含み、さらに、選ばれたビット、すなわち２５６の
中の「ページ」の一つにある８ビツトのうちの１個の記
憶を、書きこみの唯一の人力に、単なる論理命令を加え
ることによって、可能にする書きこみの回路をも含んで
いる。

このような、プログラム可能のメモリーの書きこみは、
一般に種々の時間になされる。

サイクルの一例は選ばれた語のアドレス割当てと、メモ
リーの出力の諸段階の分離と、メモリーに供する電源電
圧を、正しい値で上げることと、書きこまれるべきビッ
トに決められた電圧を接続することすなわち、最初の状
態を、状態Ｏにかえることである。

この位置決定は、しばしば、「オープンコレクター」と
いわれるメモリーの出力に対応する。

これらの操作の集合は、通常、特定のコンスタントな時
間を順守して、実行されなければならない。

メモリー１０２（たとえば、ハリスのタイプ７６２０）
は、呼び出しの抵抗３３８〜３４５に接続されており、
またさらに「オープンコレクター」のタイプの、パワー
のゲートＮ０Ｎ−ＥＴ８個３０４〜３１１に接続されて
いる。

この８個のゲートの各々の入力の一方は、メモリーのＤ
点すなわち出力のステージの切り離しを司る点に接続さ
れている。

メモリーの電源入力は、そこに呼び出しの抵抗がそれぞ
れ接続されているもので、エレクトロニックスイッチの
出力３５２に連結されている。

これは、トランジスター３３４と３３６およびインバー
ター（反転器）３４７とから構成されている。

リード３５０に、論理レベルＯがくると、トランジスタ
ー３３６は、ブロックされ、一方インバータ３４７は、
トランジスター３３４を活性化して、３５２の点を、一
般的な電源ＶＧに接続する。

反対に、レベル１がくると、スイッチ３５２に接続する
ものは、書きこみの電圧ＶＰとなる。

歩進装置１２６は、装置３４８と３０３と同様、書きこ
みの操作に対応した時間的順序を設定する働きをする。

ロック３３２（”ラッチ〃）は、アドレスを書きこみの
間、ブロッキングの人力３５６に固定（インバー１−３
２８ニヨってつくられた、レベルゼロによって）ある働
きをする。

アドレスの１１のウェイトは、２５６×８ビツトのメモ
リーを、２０４８Ｘ１ビツトの型で使用するときに、必
要である。

この場合より重要な８本は、いわゆる「ページ」と呼ば
れたメモリーに向う、一方重要度のより低い３本は、読
みとりのマルチプレクサ−３２２および書きこみのデマ
ルチプレクサ−３２０を司る。

アドレスは、１１ビツトに選ばれており、り一ド３３０
に来る正の書きこみの命令は、装置３３２を、ロックす
る、他方順次にメモリーの結線（リード３６０）するこ
と、電源電圧を上げること（リード３５０）、および選
ばれたゲートＮ０Ｎ−ＥＴ３０４〜３１１の第二の入力
端の束に、デマルチプレクサ−３２０の導通を支配する
リード３６２によって、セットすることが行われる。

アドレス割当てのプロセスは、読みとりに対するのと同
じで、出力のり一ド３６６を支配するマルチプレクサ−
３２２を通じるものである。

入力の大きい閾値に対するインバータ３１２〜３１９は
、書きこみの間、マルチプレクサ−３２２とゲートＮ、
３２４を隔てる働きをする。

８入力端のゲートＮ、３２４は、リード３７０にレベル
１があるとき、全く新しい、８ビツトの「ページ」を一
つ検出する。

また、このモジュールは、第１０図に示された方式で、
図式的に表わされる。

第１０図には１１個のアドレスのウェイｈ （Ａ□
Ａｌ０）％電源供給の３点ＶＰ−ＶＧ−アース、２個の
出カニＳ（ビット）およびＡＶ（新しいページの記号）
と書きこみの命令Ｅを示す。

歩進回路３２６の実際例は、第１１図に示される、それ
は、本質的に、３個のフリップフロップＲ−８３７３，
３７４および３７５かうなり、それらは４つのディレィ
・ライン３７６−３７７−３７８−３７９によって順次
に作動させられる。

インバーター３７２は、書きこみの終了の命令を与える
。

回路の単純な修正は、いかなるタイプのメモリーすなわ
ち、生きたもの、死んだもの、プログラム可能なもの、
または、ゝプログラム可能−再プログラム可能〃に、こ
のモジュールを装備することを可能にする。

この種の修正は、専門の人には、よく分る周知のことで
ある。

第１２図は、（プログラムされていないセクションの検
出器の）禁止装置の、他の実施例で、メモリーが１ビツ
トのｍｎ語（例えば、１ビツトの２０４８語）からなる
場合のものである。

この実際例においては、検出器は、カード４００に含ま
れる。

装置５１６は、いわゆるメモリーのほかに、書きこみの
プロセスに必要な種々の回路を含んだモジュールである
。

これらの回路は、リード５０３によって駆動される特別
の肯定（正）の命令によって動かされる。

計時器５０２は、カウンター−デカランターまたはディ
スカウンター５１２、ロック５１４およびゲート５０４
，５０６，５０８を通して、メモリーの種々のアドレス
にポジションを与える。

シフトレジスター５３０は、並列８ビツトで、メモリー
から順次出てくる情報を切換える。

へ分割のデバイダ−５３６は、計時器の８個のパルスの
すべてに、レジスター５３０の内容を試す命令を与える
。

この命令は、コンデンサー５３８とゲート０Ｕ５４０を
通して、ロック５２３（これはゲートＥＴの出力と８個
の入力に接続されている）に伝達される。

このゲートの出力が、レベルＯ（占められたページ）に
あるとき、アドレス割当てが続く。

ロック５２３の出力が、レベル１、すなわち全く新しい
ページの面になると、ゲートＥＴ５０４の反転入力は、
計時器のパルスの到着をストップし、カウンター−デカ
ランターまたはディスカウンター５１２を、差引きのポ
ジションにセットし、ゲートＥＴ５２０を開く、このゲ
ートは、ゲート５０６において計時器５０２からくるパ
ルスを通過させる。

カウンター−デカランターまたはディスカウンターは、
このシーケンス、すなわちへ分割器５２６によって検出
されるもののシーケンスの８番のパルスまで後になる。

この分割器は、ゲートＮ１５２２および５２４とからな
るフリップフロップＲ−８にフリップフロップ作用させ
、ゲート５２０を閉じる。

これは計時器を、使用しない状態に置く。

その後、メモリーは、書かれたページに続く最初の新し
いアドレスにセットされる。

その後、書きこみがゲート５２８と５２９によって実施
され、このゲートは、それぞれ、リード５３１によって
外部から来た書きこみの命令の伝達、およびゲー１５０
６と５０８を経て、リード５３３によって外部から伝え
られたビット毎のアドレス割当て、を可能にする。

かくして、ゲート５０８と５１０ならびにインバーター
５１８は、アドレスをロックし、かつ書きこみのパルス
の間、アドレス割当てのカウンターの状態を固定する、
働きをする。

コンデンサー５４２は、電圧がかかった瞬間に、この装
置のすべての部分を、ゼロにリセットする唯一的なパル
スの発射を可能にする。

フリップフロップＲ−８５４８−５５０は、カウンター
−ディスカウンター５１２が、最大計数ＣＭ（リード５
４６）のポジションを通ることによって確実にゼロにリ
セットされる、これは、アドレス割当てのゲートを閉じ
るためのり一ド５５２に、安定なレベルを確保する。

この装置は、詐欺的利用者が、カウンターの名目的容量
を越えて、ビット毎のアドレス割当ての入力５３３を利
用して、占められたアドレスに立戻ることができないよ
うにしである。

同様に、この装置は、リード５１７に、そこに電圧がか
かつているとき、メモリーに含まれた情報の全体を出し
、それ自身を何も書いていない第１ページ目の最初のア
ドレスの土に位置づけることができる。

また人口５６０があるために、上って来た情報を強制的
に書きこむ形で位置づけられる。

そして入口５６０の逆の内側がＯの時に電算機に上れと
か下れとかの命令を、たとえば下りていくインパルスの
８ビツトの一番最後から下すようになる。

同期のパルスは、リード５０９によって、外部に対して
伝達される。

計時器５０２が、装置の外部に置くこともできるという
ことは言うまでもない。

リード５０９は、この場合、外部からモジュールを同期
させ、５４４の接点に接続されねばならないであろう。

したがってこのカードは、外部とよく接続するために、
６個の接点しか必要としない。

時に応じて、書きこみを確かめることは、操作の終りに
、電源を急にカットすること、メモリーの新たな内容を
読みとること、および、予め知られた、もとの内容およ
び／または同様にストックされた書きこみのメツセージ
と、比較することによって、なされる。

へ分割器、５５４、ならびにフリップフロップ５５６−
５５８は、書きこみに対応したビット毎のアドレス割当
てのパルスを、８個に制限することを行わせる。

携帯可能な回路に電圧をかけること自体の枠内で、メモ
ＩＪ−５１６のはじめの新しい「ページ」（８ビツトの
語）に書くこと以外は可能でない。

ここから、第１３図の説明に入る。

第１３図はプログラムされていないセクションの検出器
の書きこみ禁止する装置のもう一つの実際例を表わし、
メモリー・モジュールが、第９図を参考にして述べられ
たタイプである場合のものである。

この実際例の場合、検出器はカード４００に内蔵されて
いる。

用いられたメモＩＪ−５７０は、複数ビットの語、たと
えば２５６Ｘ８ビツトの語からなっている。

これは、多重書きこみおよび読みとりの特有の回路を備
えている。

並列の８出力（第９図参照）に接続されたゲートは、新
しいページの面（この場合レベル１が、すべての入力そ
の結果出力にも存在する）を検出することを可能にする
が、それにもかかわらずアドレス割当ては、アドレ各／
１ビットによって行われる。

第１のページ（最初の８ビツト）は、必ず、占められて
（少くとも１ビツトにはゼロがある）いなければならな
い。

ロック５７８は、電圧がかかると、ゼロレベル（最初の
占められたアドレス）にブロックされる、そして、イン
バーター５７９によって、計時器５７４からくるパルス
を通過させるゲート５７３を開く。

ついでカウンター５７１は、メモリー（１ビツトの語）
に向けられ、その間、８分割器５７５は、ロック５７８
に、ゲート５７６とコンデンサ５７７を通して、ページ
を変える信号を送る。

第１の新しいページの面から、ロックの出力におけるレ
ベル１は、ゲート５７３を閉じ、書きこみのゲート５８
０を開くであろう。

そこで、アドレス割当ては、外部から、ゲート５７２を
通して、リード５８３に、ビット毎に接続される。

他方書きこみのパルスは、同様にリード５８１によって
、外部から、送られる。

メモリーにおいて、これらのページがすべて、占められ
た状態である場合、アドレス割当ては、無限に続けられ
て、利用者に装置の状態を知らせるであろう。

フリップフロップ５８６−５８７．カウンター５７１の
出力ＣＭ５８５に接続されており、カウンターの名目的
容量を越えて、ビット毎のアドレス割当てのゲートを閉
じる働きをする。

コンデンサー５８８は、電圧がかかった瞬間に、Ｒ１で
示されるリードに、携帯可能回路のすべての装置をゼロ
にリセットする特別のパルスを出す。

このように考案されたカードは、半導体記録装置の、有
利な実施態様の一例となり得る。

それは、プログラム可能／再プログラム可能な、すなわ
ち電気的または光学的に抹消可能なタイプのメモリーの
周辺にとりつけられ、例えば売場の金銭登録器に接続さ
れると、場合に応じて電圧の印加を記録することを可能
にする、このとき、例えば、１００ビツトの語は、購売
者の銀行勘定の数値（８４ビツト）および買物の総計（
１６ビツト）を表わすようになる。

たとえば、２０４８ビツトのメモリー１６個をもつカー
ドは、このようにして、３７２回の買物を記録できる、
これは、たとえば、十分に一回の買物という割合いで、
１日９時間稼動する場合、６日間分に相当する。

このカードは、情報を知るためおよび抹消と新しいカー
ドとの交換のために規則的に銀行に持参されて、データ
の集積する機関（売場）と、処理の機関（銀行）の実質
的な連絡の役割を果すであろう。

他の使用法（アルファベットと数字のデータを用いる）
では、およそタイプ９０行分（個人の症状カルテ、パス
ポートまたは、身分証明書の場合）に相当する。

次に第１４図は、禁止とコードされたセクションの内容
を修正することを禁じるための禁止装置の実際例を表わ
す。

禁止装置は、カード４００に内蔵されている。

メモリー６０１は、９ビツトの語、例えば２５６×９ビ
ツトからなっている。

これらの記憶点の集りは、新しい状態で、論理レベル１
にある。

銀行勘定の番号は、たとえば２１の数字および８４ビツ
トからなり、８ビツトの１１語に分けられている。

この各々の語は、論理値Ｏのピッｔ−Ｂ、に接続されて
いる。

はじめの書きこみは、Ｂ、からＢ。まで、１１「ページ
」の各々に対して行われ、それは、銀行勘定の番号を、
第９ビツトの破壊が、それがなされた後以外には、書き
こみを禁止しない、いいかえるとそれがなされた後での
み、書きこみを禁示するような方式で、銀行勘定の番号
で占められる。

書きこみのゲート６０２は、時に応じて、入力６０５に
、高められた電圧を受けられるようになっていなければ
ならないものであり、メモリーの接続を断つ入力端６０
６（技術文献では、しばしば、Ｃ８，Ｂ、またはＭＥと
記される）を司る。

これは、リードの束、６０４（引用された例では、８本
のリード）によって、接続される、他方、人力／出力の
９ビツトは、６０３の点で、とり扱われる。

命令は、リード６０７に対して与えられる。

この実施態様は、メモリーの８ビツトのアドレス全体を
、場合に応じて非可逆にすることができるという利点を
もっている。

しかし、これは、外部に対し相当多数の接点（示された
例では２１）を必要とするという短所をもっている。

またダイオードの装置６０８は、ゲート６０２が、外部
から通過できる状態にならないように保証する。

以下に述べられるように、第１５図で示されたような回
路では、１ビツトの語からなる、メモリーを用いて、接
点の数を減らすことができる。

第１５図は、禁止と指定されたセクションの内容の修正
を禁止するための禁止装置の実施例を表わす。

禁止装置は、カード４００に内蔵されている。

メモリー６０９（１ビツトの２０４８語からなる）に向
うリード６１３は、並列に結合された１１ビツトの比較
器６１１と６１２を、同様に、第２の入力端において、
支配する。

これらの比較器は、コーディング装置ＡおよびＢにそれ
らを結びつける二つの接点網を持っており、それらは禁
止された数値的「窓」、いいかえると、禁止に指定され
たセクションのアドレスを決定する、ダイオード、デッ
ドメモリー、または単なる接点のマトリクス（格子）の
ようなものである。

比較器は、ゲー１６１４の開放を指令する。

従って、ゲート６１４の出力に接続されたゲート６１０
の反転入力のために、書きこみは禁止され得る。

注意すべきことは、メモリーの下限を構成するアドレス
が、メモリーの第１のアドレスに対応するとき、対応す
る比較器６１２およびコーディング装置は、省略され得
るということである。

一方、銀行勘定の番号の最初の書きこみを保証できるよ
うにゲート６１４の人力６１５が、ＩＣを造るときブロ
ックされていること、ついで、始フ 動のあと、確実に
開かれ（論理レベル１）ることか必要である。

これは、カードの使用期間の特別な機会に、励起回路６
１７によって、外部から６１８の点に指令されて、可能
にされる。

ここから、第１６図を参照しつつ、励起回路１６１７の
実施態様を説明する。

これは、問題とする半導体の寿命のある間、確実な方式
で、正しいレベル、正しい巾のパルスを、記憶すること
ができるものである。

このような回路は、ヒユーズ６２１と直列に置ン かれ
たトランジスター６２０によって構成することができる
。

インバーター６２２は、このトランジスターとヒユーズ
の接点において、装置の出力を構成する。

しかしながら、ダイオード６２３が挿入されて、抹消の
操作、これは、回路の一般的供給電圧ＶＧより高い値Ｖ
Ｐのパルスによって通常なされる操作の間、電流がイン
バーターの方向に流れるのを防ぐようになっている。

さらに、抵抗６２４は、電源の正の極ＶＧとインバータ
ーに接続されている。

このようにして、インバータの入力は、ヒユーズが無事
であるときは、アース電位に（ダイオードは導通ずる）
置かれる、これに対しインバーターの出力は、論理レベ
ル１にある。

ヒユーズがきれたときは、インバーターの入力！ は、
電源の正極に結ばれているので、レベルＯが、出力に現
われる。

かくして、抹消の命令が与えられる以前に、論理レベル
Ｏがインバーター６１６の出力に存在して、書きこみを
司る。

これがなされると、指令入力端６１８土の十分な長さの
論理レベル１は、装置６１７を確実にフリップフロップ
させ、それによってゲート６１４を開く。

接点の数をさらに減らしたい場合には、カードに、アド
レスを、シフトレジスターによってであれ、カウンター
によってであれ、直列に入れることが、不可欠になる。

カウンターは、アドレスのきめられた順序（アドレス４
０から、アドレス２０４７まで）に基づいた機能を、装
置に課するという利点をもっている。

これは、シフトレジスターの場合には、できないことで
ある。

さらに、積算の複雑性が、シフトレジスターのそれより
も少い。

この事から、カウンター（たとえば非同期の昇降機）に
よる解決が、望ましい。

第１７図は、禁止装置の実際例を表わし、これは、カウ
ンター６２６を備えたメモリーの場合に、禁止に指定さ
れたセクションの内容の修正を禁じるためのものである
。

禁止装置は、カード４００に内蔵されている。

この実施例は、場合によって、さらにメモリー９、この
メモリーは１ビツトの語２０４８からなるものおよび書
きこみのゲート６１０、始動のためのコンデンサー６２
７と６３３のデコーダー・ゲート回路６２９、ゲートＮ
１３１および３２並びに励起回路６１７を含んでいる。

デコーダー・ゲート回路６２９は、高いレベルの電圧の
もとで、出力において、禁止に指定されたセクションＯ
−ｙの大きいアドレスＹ（考えている例では、８３番目
のアドレス）を検出するように定められている。

銀行の帳簿の数字は８４個の最小のアドレスに書き込み
を記録させて、２１の暗号か、さもなくば８４ビツトか
ら理解できるようにする。

電圧がかかると、装置６１７は、励起されており、フリ
ップフロップの出力は、コンデンサー６３３から出た（
％別の）パルスに応じて論理状態１に安定にセットされ
ている。

装置６１７の出力は、自動的にゼロにセットすることに
応じて、カウンター６２９のコンデンサーによって指令
されて、装置６２９と同様に、低いレベルにある。

ゲート６１０は、その結果、安定に閉じられる。

計時器の８４パルスが、直列のアドレス割当てリード３
０に入ると、デコーダー６２９の出力は、レベル１に確
保される。

これは、フリップフロップの出力をゼロにし、その結果
書きこみのゲートを開く。

それから、カウンターの、「最大計数」出力が、カウン
ターが容量の超過によってアドレスＯを得た瞬間に、フ
リップフロップを系統的にｌにリセットするので、アド
レス０−８３の地域は、一般的に、書きこみしないよう
に保護される。

最初の書きこみは、レベル１が装置６１７の出力に、最
初に現われる事によって可能ならしめられ、これはフリ
ップフロップを安定にゼロにする。

最初の書きこみが、実行され、確められた後、リード６
１８の論理命令は、装置６１７の特性に応じて十分長い
時間維持され、フリップフロップの確定的な開放、すな
わち、最初の書きこみの確定的な非可逆性を保証する。

第１７図に表わされた実際例は、禁止に指定されたセク
ションとメモリーの中に含む支払いカードを実現するた
め、とくに用いることができるものである：その禁止さ
れたセクションはアドレスＯから４９二個人の資格の符
号と、アドレス５０から１３３：銀行勘定の番号と、ア
ドレス１３４から２３３：利用者の名前とアドレス２３
４から２７３：カードのシリーズの番号からなっている
。

２０４８ビツトのメモリーの引用例では、そのうち１７
７４ビツトが金融的操作を記憶するために利用され得る
。

その操作というのは、たとえば、差引額（残高）：１２
ビツトと、日付：１６ビツトと、有効性のビット：１等
である。

従って、２９ビツトの６１個の操作は、もし日付の記録
が、関係せず、残高の表示に１０ビツトで十分であるな
らば、記憶することが可能である。

１１ビツトの１６１個の操作が、支払カードのメモリー
内に記録され得る。

第１８図によって修正された図式は、使用禁止数の窓の
正面下部を１つの数字ＸとＯでない数字、たとえばＯ＜
Ｘ＜Ｙ＜２０４７を合せることにより実現した変形例を
示す。

上記の数を基本にしてすでに以前の諸国を参照して説明
された装置も、上記の事を参照するものとする。

この実際例は、アドレスの第２のデコーダーを含み、さ
らに始動のコンデンサー６３６と共に第２のフリップフ
ロップ６３４−６３５、ゲート０Ｕ６３８と同様“エク
スクルシーブ〃のゲートからなるデコーダー６３７とを
含む。

デコーダー６３７は、他のデコーダー６４１゜６３９お
よび関連する回路と組み合あされて、以下の一連のａＮ
Ｑを確保する。

０＜Ａ＜Ｘの可能な書きこみ機能と、Ｘ＜Ａ〈Ｙの禁止
された書きこみ機能と、Ｙ＜Ａ＜２０４７の可能な書き
こみ機能の一連の機能を確保し、この場合Ａはアドレス
であり、カウンター６２６の並列出力上に存在すること
になる。

第１９図は、メモリーの特定のセクションあるいは地域
の内容を読むことを禁じるための特別な禁止装置の実際
例を表わす。

禁止装置はカード４００に内蔵されている。

この地域に内蔵された情報は、カード４００の外には決
して出ない。

それらは、６４６のような処理装置によって、カードの
内部に処理されるべく定められている。

第１９図に示された実際例では、地域Ｏ−Ｘは、読みと
りが禁示されている。

地域０−Ｙは、書きこみが禁止されている。

書きこみ装置の禁止装置は、第１８図を参照して、すで
に説明された。

これらの装置をとくに説明することはしないが、それら
は、同様の数値的参照をするものとする。

デコーダー６４０、フリップフロップ６４１−６４２、
始動のコンデンサー６４３、出力のゲート６４４は、読
みとり装置の禁止装置の本質的な諸部分を構成する。

ゲート６４４が閉じたとき、カードのメモリーに入れら
れた情報は、カードから出ることはできず、またカード
の外部とりわけ特別な処理機にセットされた読みとり装
置に達することはできない。

メモリーの地域Ｏ−Ｘに入れられた秘密の情報は、例え
ば、特別な処理装置６４６によって、メモリーに記入さ
れるべき語を以下に述べる方式で、コード化するのに役
立つ。

これらの語は、書きこみ入力６４７によって、最初のコ
ード化の際入力され、読みとりを禁じられた語によって
新たなコードにおいて、リード６４９に出力される。

交換装置６４８は、書きこみの命令の入力によって作動
され、書きこみの間、弱いパワーの回路を孤立させて、
書きこみの本来的に電子的な操作の展開を保証する。

励起の回路６１７は、それが最初の状態にある間、メモ
リーのすべてのセクションの書きこみと読みとりを保証
する。

以下に本発明の種々の実施の態様を列記する。

１、データを記憶するためのシステム： 該システムとして、少くとも１つの携帯可能電子装置４
００と少くとも１つのデータ移転装置とを含み、このデ
ータ移転装置は上記携帯可能電子装置の外部にあり、上
記携帯可能電子装置が： ・上記データ移転装置と一時的に接続されるべく適合さ
れた結合手段と、 ・複数セクションの、アドレス可能データメモリ手段６
０９を含む集積化された論理回路であって、上記セクシ
ョンが上記メモリ手段から上記データ移転位置へデータ
を読み出すかまたは上記データ移転装置から上記メモリ
手段中ヘデータを書き込むための上記結合手段と共同し
て動作可能な論理アドレス手段により個別にアドレス可
能であるもの、 とを含んでおり、 上記データメモリ手段は上記携帯可能電子装置の外側に
配置されたいかなる論理手段による書込みと読出しの両
方が禁止されたリザーブセクションを含み、上記データ
メモリ手段は時として書込みもしくは読出しのいずれか
が禁止された他のセクションを含み、 セクションの禁止条件は対応するセクションのアドレス
に関しておよび／または対応するセクションにストアさ
れたデータに関して決定され、 上記携帯可能電子装置はさらに上記アドレス手段と共同
して動作可能な論理禁止手段６１０；６２９．６３１−
６３３；６４０−６４４により特徴付けられており、 ａ）上記禁止手段は選択的である、すなわち、各々のア
ドレスされたセクションに対して、このアドレスされた
セクションに対応する禁止条件を認めるべく配置され、 ｂ）上記禁止手段はさらに無条件である、すなわち、い
かなる他の条件の排除に対しても、対応する禁止条件ｌ
こ関して上記アドレスされたセクションの読出しおよび
／または書込みを認可するかまたは禁止すべく配列され
、Ｃ）上記禁止手段はさらに非可逆的である、すなわち
、上記禁止手段の活性化に対して活性化手段６１７と共
同すべく配列され、この活性化手段は第１状態もしくは
第２状態のいずれかにある出力信号Ｓを発生し、 上記第１状態は上記禁止手段が全てのセクションの書込
みおよび読出しを自由に許可するために未だディスエイ
プルされている間に上記データ蓄積システムの初期化条
件に対応し、上記第２状態は上記禁止手段が上記セクシ
ョンの書込みおよび／または読出しを許可もしくは禁止
するためのセクションに設定されている間の上記データ
蓄積システムの永久状態に対応し、 上記第１状態から第２状態への移転は、上記リザーブセ
クションにおけるデータの書込みの後に発せられる活性
化信号６１８により一度でしかも非可逆的に制御され、 上記携帯可能電子装置はさらに特別処置手段６４６によ
り特徴付けられ、この特別処置手段は、上記携帯可能電
子装置の外に向って上記内容を搬送するいかなる論理的
な可能性なしに、メモリ手段のリザーブセクションの上
記内容を読み出すとともに実行するように配置された唯
一の手段である、 ことを特徴とするもの。

２、上記第１項に記載したシステムにおいて、禁止装置
が携帯可能物に内蔵され、メモリーを司る回路に結合さ
れていることを特徴とするもの。

３、上記第１項または第２項に記載したシステムにおい
て、上記携帯可能物が、電源なしであること、および携
帯可能物のメモリーが、リード・オンリー・メモリーで
あることを特徴とするもの。

４、上記第３項に記載したシステムにおいて、上記リー
ド・オンリー・メモリーが、半導体素子から構、或され
るものであることを特徴とするもの。

５、上記第３項または第４項に記載したシステムにおい
て、上記メモリーがプログラム可能なリード・オンリー
・メモリーであることを特徴とするもの。

６、上記第３項または第４項に記載したシステムにおい
て、上記メモリーが、再プログラム可能なリード・オン
リー・メモリーであることを特徴とするもの。

７ 上記第５項または第６項に記載したシステムにおい
て、上記メモリーが、上記携帯可能物の外部からは近づ
けない方式で組みこまれていることを特徴とするもの。

８、上記第１項から第７項に記載したいづれかのシステ
ムにおいて、上記の同じ携帯可能物のうえに、種々の源
からのデータを結合して記憶するためのシステムとして
、上記書きかえ装置が、携帯可能物のメモリー内にデー
タを書きこむ装置を含み、かつ該システムは、携帯可能
物のメモリーが、管制回路と協同して、数個のセクショ
ンにわかれ、その各々が、１語を受は入れるように構成
されていることを特徴とするもの。

９、上記第８項に記載したシステムにおいて、上記禁止
装置は、メモリーのプログラムされていないセクション
の検出器からなっており、かつ該検出器はその問題とな
っているセクションがすでにプログラムされている場合
、書きこみの手段を活性ブヒすることを禁止するように
する一方、問題のセクションが、プログラムされていな
い場合、このセクションに新たなデータを書きこむよう
に、書きこみの装置を活性化することを保証するように
したことを特徴とするもの。

１０、上記第９項に記載したシステムにおいて、書きか
えの装置に内蔵されたメモリーのプログラムされていな
いセクションの検出器がメモＩＪ−の各セクションの内
容を、並列に切換えるためにロックと連結したシフトレ
ジスターと、書きこみ装置の活性化を司るロックの並列
の出力に結ばれたゲートとから構成されていることを特
徴とするもの。

１１、上記第９項に記載したシステムにおいて、上記携
帯可能物に内蔵されたメモリーのプログラムされていな
いセクションの検出器が、メモリーの問題とするセクシ
ョンの内容を、並列に、受ける第１のゲートと、問題と
するセクションが、伺らかのデータを含んでいる場合に
、第１のゲートによって活性化され、かつ書きこみを司
ると共に書きこみ手段を作動させる第２ゲートと、第１
と第２のゲートの間におかれて、少くとも書きこみサイ
クルの持続期間中は、第１のケートの活性状態を記憶す
るための記憶回路とから構成されることを特徴とするも
の。

１２、上記第１１項に記載したシステムにおいて、上記
メモリーのプログラムされていないセクションの検出器
が、さらに、第１のゲートにより記憶回路を介して作動
させられる、メモリーのアドレス割当回路の間にとりつ
けられたロックを含んでおり、該ロックは、少くとも書
きこみのサイクルの期間中、メモリーのプログラムされ
ていないセクションのアドレスを凍結するようにしたこ
とを特徴とする特許 １３、上記第１２項に記載したシステムにおいて、上記
メモリーの回路が、上記携帯可能物に電圧をかけること
によって活性化されるフリップフロップであることを特
徴とするもの。

１４、上記第９項に記載したシステムにおいて、上記メ
モリーが、１ビツトのｍｎ語からビット毎に、カウンタ
ー・デカランターまたは減算カウンターを通して、計時
器によって構成されており、かつシフトレジスターは、
同じセクションのｎビットを、並列に切換えるものであ
り、さらに携帯可能物に内蔵されたメモリーのプログラ
ムされないセクションの検出器が、問題とするセクショ
ンの内容を、並列に受ける第１のゲートを備え、この第
１のゲートは、そのセクションが何らデータを含んでい
ないとき、第２のゲートを介して、アドレス割当てを阻
止すると共に、差引きのポジションにカウンター・デカ
ランク−、または減算カウンターをセットする一方、メ
モリーがプログラムされていない第１のセクションのア
ドレスにセットされるような方式で、ｎ番目のパルスま
で、デカランターまたは減算カウンターを作動させると
共に差引きのため１こ、ビット毎に書きこむことを司る
ようにしたことを特徴とするもの。

１５、上記第１４項に記載したシステムにおいて、上記
第１ゲートが、デバイダ−１／ ｎおよびｎ番目のパル
スのとき差引きを停止するためのフリップフロップを介
して、ｎ番目のパルスまで、差引きを作動させることを
特徴とするもの。

１６、上記第１４項または第１５項に記載したいづれか
のシステムにおいて、上記第」のゲートが、プログラム
されていないセクションの検出器の他のエレメントをデ
バイダ−１／ｎによってアドレス割当てのｎ個のパルス
をすべて通す口゛ｙりを介して、作動させることを特徴
とするもの。

１７上記第］４項または第４５項あるいは第１６項に記
載したいずれかのシステムにおいて、カウンター・デカ
ランク−または減算カウンターが、アドレス割当の回路
に挿入されたゲートを閉じる、最大の計数の出力をもっ
ていることを特徴とするもの。

１８、上記第９項に記載したシステムにおいて、上記メ
モリーが、ｎビットのｍセクションで構成され、かつ一
つには、計時器によって動かされるカウンターともう一
つには、メモリーモジュールからなる電子回路によって
ビット毎に、アドレス割当てがされるようにし、さらに
携帯可能物に内蔵されたプログラムされていないセクシ
ョンの検出器が、問題とするセクションの内容を、並列
に受けるゲートと、ゲートと、直列に結ばれた、ロック
とから構成されており、該ロックは、デバイダ−１／
ｎによるアドレス割当てのｎパルスをすべて通す状態に
おいて作動し、かつ上記ゲートは、問題のセクションが
、何らデータを含まぬとき、ロックを介して、書きこみ
装置を動かすようにしたことを特徴とするもの。

１９、上記第１８項に記載したシステムにおいて、上記
メモリーモジュールが、ｎビットのセクションｍ個から
なり、その読みとり書きこみ出力は、読みとりのマルチ
プレクサ−と、書きこみのデマルチプレクサ−に連結さ
れているメモリーと、アドレス割当ての回路と、書きこ
み装置によって動かされるアドレス割当ての回路に挿入
されたロックを含み、さらに該ロックから出るアドレス
割当ての回路のリードの一部は、直接メモリーに連結さ
れており、かつロック力）ら出るアドレス割当ての回路
のリードの他の一部は、読みとりのマルチプレクサ−と
、書きこみのデマルチプレクサ−とに連結されているこ
とを特徴とするもの。

２０、上記第１項から第７項までに記載したいずれかの
システムにおいて、上記禁ＩＬ装置が、予め定められた
禁止区域をコードする装置と禁止とコードされたセクシ
ョンを検出する装置とからなり、該検出装置は問題とす
るセクションが、禁止とコードされている場合に、書き
かえ装置の活性化を禁すると共に、問題とするセクショ
ンが、禁止とコードされていない場合、書きかえ装置を
活性化するようにしたことを特徴とするもの。

２１、上記第２０項に記載したシステムにおいて、上記
コーディングと検出の装置が、携帯可能物に組みこまれ
ていることを特徴とするもの。

２２、上記第２１項に記載したシステムにおいて、上記
コーディングと、検出の装置が、外部から近づけない方
式で、携帯可能物に組みこまれていることを特徴とする
特許 ２３上記第２１項または第２２項に記載したいずれかの
システムにおいて、メモリーが、ｎビットの語ｍ個から
なり、ｎ個のリードからなる読みとりと書きこみのため
の、入力−出力回路を含み、かつコーディング装置が、
ｎビットの語のうちの１ビツトによって構成されると共
に検出の装置が、コーディングのビットに対応した入力
−出力回路のリードに連結されていること、を特徴とす
るもの。

２４、上記第２３項に記載したシステムにおいて、上記
コーディング装置が、語のｎ番目のビットから構成され
ていることを特徴とするもの。

２５、上記第２３項または第２４項に記載したいずれか
のシステムにおいて、検出装置が、書きこみを司るゲー
トによって構成されていることを特徴とするもの。

２６、上記第２１項または第２２項に記載したいずれか
のシステムにおいて、検出装置が、少くとも、メモリー
のアドレス割当ての回路とコーディング装置の間に入れ
られたアドレスの比較器からなっており、該比較器は、
問題とするアドレスが、禁止のコードのアドレスである
場合には、書きこみを司るゲートを働かなくするように
したことを特徴とするもの。

２７、上記第２６項に記載したシステムにおいて、上記
比較器が、ゲート状態を確実に保持し、かつこれに結合
された活性化回路の、不可逆的な変種と考えられる他の
ゲートを介して、書きこみを司るケートを働かなくする
ようにしたことを特徴とするもの。

２８上記第２０項、第２１項または第２２項に記載した
いずれかのシステムにおいて、上記検出およびコーディ
ングの装置が、少くともメモリー割当ての回路に連結さ
れ、禁止されたセクションに向うアドレスを検出するた
めにエンコーダされたデコーダのゲートからなることを
特徴とするもの。

２９、上記第２８項に記載したシステムにおいて、上記
デコーダーが、フリップフロップを介して、書きこみを
司るゲートを作動させることを特徴とするもの。

３０、上記第２９項に記載したシステムにおいて、上記
フリップフロップの状態が、任意に、フリップフロップ
に連結された活性化回路の非可逆的修正によって固定さ
れることを特徴とするもの。

３１、上記第２０項に記載したシステムにおいて、上記
書きかえ装置が、読みとり装置を備えており、読みとり
の禁止装置が、禁止とコードされたセクションの読みと
りを禁止するようにし、かつ携帯可能物が、さらに、メ
モリーを司る回路に連結された処理装置を備え、該処理
装置は読みとり、禁止されたセクションに含まれるデー
タを、カードの内部に対して、処理するためにあること
を特徴とするもの。

３２、上記第１項から第３１項に記載したいずれかのシ
ステムにおいて、さらに、携帯可能物からくるデータを
処理するように、上記特殊装置が携帯可能物のデータの
内容を読みとる装置と、一方でカードに含まれ、他方で
特殊装置に直接に供給されるデータを処理するための処
理装置とを含むことを特徴とするもの。

３３、上記第３２項に記載したシステムにおいて、処理
されたデータの関数として装置を司るように上記特殊装
置が、さらに処理装置によって動かされ、該装置を司る
管制装置を備えていることを特徴とするもの。

３４、上記第３２項または第３３項に記載したいずれか
のシステムにおいて、さらに、処理後、上記特殊装置に
よって処理されたデータを記憶するようにつくられるよ
うに、上記処理装置と上記記憶装置とが相互に連結して
いることを特徴とするもの。

３５、上記第３２項または第３３項に記載したいずれか
のシステムにおいて、さらに、処理後、上記特殊装置に
よって処理されたデータを記憶するようにつくられるよ
うに、電子回路的携帯可能物がプログラムされた身分証
明データを、唯一つ、含む他のメモリーを備えており、
特殊装置が、さらに、上にのべた他のメモリーに含まれ
る身分証明のデータを、携帯可能物の所持者によって特
殊装置に入れられたデータと比較し、比較されたデータ
が、一致したときに、特殊装置の他の部分を動作状態に
する身分証明の比較器とを含むことを特徴とするもの。

３６、上記第３２項、第３３項から第３′５項までの各
項に記載されたいずれかのシステムにおいて、上記携帯
可能物のメモリーが区別された二つの記録セクションの
組を備えており、かつデータの処理装置が、少くとも、
二つの組の各々に含まれたデータの和と、時に応じて直
接特殊装置に提供されるデータの和、ついで、得られた
額の差をとるための、加算器−減算器を備えていること
を特徴とするもの。

３７、上記第３２項から第３５項までの各項に記載した
いずれかのシステムにおいてさらに携帯可能物のメモリ
ーにふくまれたデータを見られるように、上記特殊装置
が、さらに、表示装置をもっていることを特徴とするも
の。

３８、上記第３４項に記載したシステムにおいて、上記
処理装置が印字装置に結合されていることを特徴とする
もの。

【図面の簡単な説明】

第１図は本発明による紙幣支払のためのシステムの応用
の一般的な機能の説明図、第２図は携帯可能物に備える
集積回路ＩＣによる記憶の機能を説明するための第１図
に示された実際例の変形例の詳細図、第３図は第１図に
示された実際例の変形として要素の一つを構成する加算
−減算器の詳細図、第４図は携帯用メモリーのすでにプ
ログラムされた部分の内容の変更をすべて禁止する抑制
手段の、第１の実際例の変形例の詳細図、第５図はすで
に書きこまれた部分に、書きこむことを禁じる手段の他
の実際例の変形例の詳細図、第６図はあるチャネルに対
するロック機構の詳細図、第７図は第５図に示されたも
ののような、禁制を構成するカードと協同することので
きる、移動の装置の構成の概略図、第８図は第７図に示
された装置のアドレス割浩の回路の詳細図、第９図はｎ
ビットの語ｍ語に構成された、一次的メモリーによって
実現される１ビツトのｍｎ語に構成されたメモリーモジ
ュールの詳細図、第１０図は第９図を参照して、記され
たメモリーモジュールの象徴的な表現を示す説明図、第
１１図は第９図に準拠して記されたメモリーモジュール
の歩進回路の実際例の詳細図、第１２図はメモリーが１
ビットの語ｍｎ語に構成された場合の禁制装置の実際例
を示す説明図、第１３図はメモリーモジュールが第９図
に準拠してかかれたタイプのものである場合の禁制装置
の実際例の変形例の詳細図、第１４図は禁止されたコー
ドの部分の書きこみの変更を禁止する禁制装置の実際例
の詳細図、第１５図は第１４図に示されたものと異る禁
制装置の実際例を示す説明図、第１６図は禁制装置を決
定的に活性化するための活性化回路の実際例を示す説明
図、第１７図はメモリーが、カウンターによって、アド
レスされる場合における禁制装置の実際例の説明図、第
１８図は下限Ｘと上限Ｙの間に位置するメモリーアドレ
スを禁止する作用をなす禁制装置の実際例の説明図、第
１９図は禁制装置、とくに、メモリーのある部分を読む
ことを禁止するための装置の実際例の説明図である。 １．６，１１．３０，３６，４７・・・・・・カウンタ
２．１８・・・・・・ラッチ、３・・・・・・コネクタ
ー、９・・・・・・マルチプレクサ−１３・・・・・・
フリップフロップ、５，４０，５０・・・・・・メモリ
ー。 ２０・・・・・・周波数分割器、２８・・・・・・タイ
ムスインチ、３１・・・・・・キーボード、１１，３２
．４９・・・・・・加算−減算器、１５．３３・・・・
・・発振−計時器、１０，１４，３４゜３９．４１，６
０．８５・・・・・・ゲート、 ３５ ．３７゜８８・
・・・・・モノステーブル、３８，１６１・・・・・−
マルチプレクサ−１４５・・・・・・カプリング、５０
・・・・・・貸方、５１・・・・・・借方。

Claims (1)

1. 【特許請求の範囲】 １ 少くとも１つの携帯可能電子装置４００と少くとも
   １つのデータ移転装置とを含み、このデータ移転装置は
   上記携帯可能電子装置の外部ｌこあり、上記携帯可能電
   子装置が： ・上記データ移転装置と一時的に接続されるべく適合さ
   れた結合手段と、 ・複数セクションの、アドレス可能データメモリ手段６
   ０９を含む集積化された論理回路であって、上記セクシ
   ョンが上記メモリ手段から上記データ移転装置へデータ
   を読み出すかまたは上記データ移転装置から上記メモリ
   手段中ヘデータを書き込むための上記結合手段と共同し
   て動作可能な論理アドレス手段により個別にアドレス可
   能であるもの、 とを含んでおり、 上記データメモリ手段は上記携帯可能電子装置の外側に
   配置されたいかなる論理手段による書込みと読出しの両
   方が禁止されたリザ゛−ブセクションを含み、上記デー
   タメモリ手段は時として書込みもしくは読出しのいずれ
   かが禁止された他のセクションを含み、 セクションの禁止条件／ｌマ対応するセクションのアド
   レスに関しておよび／また位対応するセクションにスト
   アされたデータに関して決定され、上記携帯可能電子装
   置はさらに上記アドレス手段と共同して動作可能な論理
   禁止手段６１０：６２９．６３１−６３３ ； ６４０
   −６４４により特徴付けられており、 ａ）上記禁止手段は選択的である、すなわち、各各のア
   ドレスされたセクションに対して、このアドレスされた
   セクションに対応する禁止条件を認めるべく配置され、 ｂ）上記禁止手段はさらに無条件である、すなわち、い
   かなる他の条件の排除に対しても、対応する禁止条件に
   関して上記アドレスされたセクションの読出しおよび／
   または書込みを認可するかまたは禁止すべく配列され、 Ｃ）上記禁止手段はさらに非可逆的である、すなわち、
   上記禁止手段の活性化に対して活性化手段６１７と共同
   すべく配列され、この活性化手段は第１状態もしくは第
   ２状態のいずれかにある出力信号Ｓを発生し、 上記第１状態は上記禁止手段が全てのセクションの書込
   みおよび読出しを自由に許可するためｌこ未だディスエ
   イプルされている間に上記データ蓄積システムの初期化
   条件に対応し、 上記第２状態は上記禁止手段が上記セクションの書込み
   および／または読出しを許可もしくは禁止するためのセ
   クションに設定されている間の上記データ蓄積システム
   の永久状態に対応し、上記第１状態から第２状態への移
   転は、上記リザーブセクションにおけるデータの書込み
   の後に発せられる活性化信号６１８により一度でしかも
   非可逆的に制御され、 上記携帯可能電子装置はさらに特別処置手段６４６によ
   り特徴付けられ、この特別処置手段は、上記携帯可能電
   子装置の外に向って上記内容を搬送するいかなる論理的
   な可能性なしに、メモリ手段のリザーブセクションの上
   記内容を読み出すとともに実行するように配置された唯
   一の手段である、 ことを特徴とするデータ記憶シスデム。