BR112019009940B1 - Módulo de circuito integrado - Google Patents

Módulo de circuito integrado Download PDF

Info

Publication number
BR112019009940B1
BR112019009940B1 BR112019009940-9A BR112019009940A BR112019009940B1 BR 112019009940 B1 BR112019009940 B1 BR 112019009940B1 BR 112019009940 A BR112019009940 A BR 112019009940A BR 112019009940 B1 BR112019009940 B1 BR 112019009940B1
Authority
BR
Brazil
Prior art keywords
power
tiles
circuit module
integrated circuit
level
Prior art date
Application number
BR112019009940-9A
Other languages
English (en)
Other versions
BR112019009940A2 (pt
Inventor
Joon Hyung Chung
Mikhail Popovich
Gudoor Reddy
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112019009940A2 publication Critical patent/BR112019009940A2/pt
Publication of BR112019009940B1 publication Critical patent/BR112019009940B1/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/04—Power grid distribution networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

O lugar e estágio de via para uma macro rígida incluindo uma pluralidade de segmentos é modificada de modo que alguns dos segmentos são atribuídos a uma camada de rede de energia mais robusta e de modo que outros dos segmentos são atribuídos a uma camada de rede de energia menos robusta.

Description

REFERÊNCIA CRUZADA AOS PEDIDOS RELACIONADOS
[0001]Este pedido reivindica prioridade para o Pedido de Patente U.S. No 15/432,431, depositado em 14 de fevereiro de 2017, que reivindica o benefício de Pedido Provisório U.S. No 62/424,289, depositado em 18 de novembro de 2016.
CAMPO DA TÉCNICA
[0002]Este relatório descritivo refere-se à distribuição de energia para circuitos integrados, e mais particularmente a uma rede de distribuição de energia multicamada adaptável para circuito integrado.
FUNDAMENTOS
[0003]A distribuição de energia é um fator crítico em projeto de circuito integrado. Por exemplo, um circuito integrado de microprocessador tal como um sistema-em-um-chip (SoC) contém numerosos transistores que podem se deslocar de serem ociosos para comutar ativamente. A transição repentina de muitos transistores em um estado ativo faz com que a tensão de fonte de alimentação para os transistores flutue. Se a tensão de fonte de alimentação cair abaixo de um valor mínimo necessário devido a uma tal flutuação, o sistema pode redefinir ou ter um erro. A resistência da rede de energia que fornece a tensão de fonte de alimentação é um fator importante no que diz respeito a minimizar a queda da tensão em resposta à ativação repentina de um módulo de circuito. Por exemplo, o número de vias (densidade da via) a partir do trilho de energia para os vários transistores em um módulo de circuito pode ser aumentado em comparação com outros módulos dependendo da demanda de energia. Além disso, a largura e a densidade dos trilhos de energia podem ser aumentadas. Similarmente, o número de comutadores de cabeça que acoplam trilhos do domínio de energia a um trilho de energia principal pode ser variado dependendo de uma dada necessidade de energia de módulo de circuito. Finalmente, o número e a densidade de capacitores de desacoplamento que suportam dados trilhos de energia de domínio de energia podem ser variados também.
[0004]Assim, é convencional projetar um SoC para incluir uma pluralidade de níveis de rede elétrica. Cada camada corresponde a um certo conjunto de fatores de rede de energia tal como a densidade da via, largura e densidade do trilho de energia, densidade do comutador de cabeça, e fatores de densidade de capacitor de desacoplamento. Esses fatores de rede de energia podem ser melhor avaliados com referência a um fluxo de processos para um projeto físico tradicional (PD) de um circuito integrado como mostrado na Figura 1. O processo começa com uma etapa de fluxo de planta baixa de bloco 100 que recebe várias entradas tal como o netlist desejado, o formato de energia unificada (UPF), restrições de temporização, restrições de ilha de multi- tensão (MV), e preferências de pino para realizar um plano de rede de energia robusto em que as funções lógicas para várias macros rígidas (módulos de circuito) são atribuídas a um dado nível de rede elétrica (power grid tier) com base nas entradas. O planejamento da rede de energia é considerado como “robusto” em que uma dada macro rígida é atribuída a um nível de rede elétrica correspondente - os trilhos de tensão resultantes terão, assim, a mesma densidade da via e outros fatores de nível de rede elétrica ao longo de toda a macro rígida. Com os níveis de rede elétrica atribuídos, um lugar e a etapa de via 105 pode ser realizada incluindo posicionamento de células convencionais, síntese de árvore de relógio, roteamento e acabamento (ordem de alteração de engenharia (ECO), e sub-etapas de projeto para fabricação (DFM). O processo continua com uma etapa de extração de resistência parasitária e capacitância (RC) 115 seguida por uma temporização, ruído, e análise de energia 120. Finalmente, o projeto é submetido a uma análise de queda de resistência à corrente * (IR) 125 que determina se a macro rígida tem regiões em que a tensão de fonte de alimentação tem queda indesejável. Se o projeto não satisfizer a análise de queda de IR, a etapa de planejamento da rede de energia 100, lugar e etapa de via 105, etapa de extração de RC 110 e etapa de análise de temporização, ruído e energia 120 são repetidos conforme necessário para acomodar a modificação de projeto necessária através de uma ordem de alteração de engenharia (ECO).
[0005]O processo de projeto de SoC convencional também deve satisfazer a redução de densidade e problemas de custo associados. Assim, é bastante desafiador atribuir o nível de rede elétrica apropriado a um dado módulo de circuito. Se o nível de rede elétrica for muito robusta para as demandas de energia de módulo de circuito correspondentes, densidade sofre. Reciprocamente, se o nível de rede elétrica for insuficiente, o módulo de circuito pode redefinir e/ou funcionar mal devido a uma tensão de fonte de alimentação insuficiente. Além disso, os fatores tais como escalonamento de resistência não linear, necessitam de recursos no chip, aumento de requisitos de desempenho, densidade, e roteamento complicam o projeto da rede de energia. Por exemplo, a Figura 2 ilustra a queda de tensão de fonte de alimentação (queda de IR) para um macro rígida convencional projetada de acordo com o fluxo de processos discutido com relação à Figura 1. Neste exemplo, um terceiro nível de rede elétrica (PG3) foi selecionado para toda a macro rígida. O projeto resultou em uma variedade de clusters 200 de drivers de relógio (CLK) tendo grande resistência de acionamento na proximidade do caminho crítico, que causa queda de tensão de fonte de alimentação localizada indesejada. Ainda uma porção substancial da macro rígida é super-servida por PG3 tal como uma região 205, que reduz roteabilidade e aumenta os custos.
[0006]Consequentemente, existe uma necessidade na técnica para arquiteturas de rede de energia melhoradas para circuitos integrados.
SUMÁRIO
[0007]Um processo de projeto de nível de rede elétrica melhorado é fornecido em que uma macro rígida recebe uma pluralidade de atribuições de nível de rede elétrica. Como usado aqui, o termo “macro rígida” refere-se a um projeto completamente roteado que está pronto para ser implementado em uma etapa de mascaramento de semicondutor durante a fabricação de uma pastilha de semicondutor que inclui o módulo de circuito implementado através da macro rígida. A macro rígida ocupa um footprint global na pastilha de semicondutor. Esse footprint inclui uma pluralidade de tiles de circuito, em que cada tile ocupa uma certa quantidade de espaço de pastilha dentro do footprint. A alguns dos tiles tais como os que instanciam um caminho crítico para a macro rígida são atribuídos níveis de rede elétrica mais robustos enquanto um restante de tiles na macro rígida recebe menos níveis de rede elétrica robustos dependendo de sua queda de tensão de fonte de alimentação esperada. Em particular, se um tile for determinado para ter uma queda de tensão da fonte de alimentação muito alta quando dado um nível de rede elétrica menos robusto, ao tile é então atribuído um nível de rede elétrica mais robusto. Desta forma, os problemas de tensões de fonte de alimentação reduzidas localizadas e também os problemas de densidade resultantes de uma atribuição de rede de energia fixa convencional para uma macro rígida são aliviados.
[0008]Estas e outras vantagens podem ser melhor avaliadas através da seguinte descrição detalhada.
BREVE DESCRIÇÃO DOS DESENHOS
[0009]A Figura 1 é um fluxograma para um processo de projeto físico convencional.
[0010]A Figura 2 ilustra a planta baixa para uma macro rígida projetada de acordo com o processo da Figura 1.
[0011]A Figura 3 é um fluxograma para processo de projeto físico que fornece uma atribuição de nível de rede elétrica adaptável para uma macro rígida de acordo com um aspecto da divulgação.
[0012]A Figura 4 é uma planta baixa para a macro rígida da Figura 2 projetada de acordo com o processo da Figura 3.
[0013]A Figura 5A é uma vista plana da densidade da via para camadas de metal M1 - M4 para níveis de rede elétrica PG2 e PG3 para uma porção de uma macro rígida.
[0014]A Figura 5B é uma vista plana da porção de macro rígida da Figura 5A depois de uma atualização de nível de rede elétrica para PG4.
[0015]A Figura 6 é um fluxograma para um exemplo de método de atribuir os níveis de rede elétrica para uma macro rígida de acordo com um aspecto da divulgação.
[0016]As modalidades da presente invenção e suas vantagens são melhor entendidas referindo-se à descrição detalhada que se segue. Deve ser avaliado que numerais de referência semelhantes são usados para identificar elementos semelhantes ilustrados em uma ou mais das Figuras.
DESCRIÇÃO DETALHADA
[0017]Uma rede de energia multicamada adaptável para circuitos integrados é fornecida em que o planejamento da rede de energia para uma macro rígida é relaxado durante o estágio de projeto para acomodar áreas localizadas de queda de tensão de fonte de alimentação causadas pela perda ôhmica (corrente*resistência (IR)) dentro de elementos de circuito tais como drivers de relógio e para fornecer recursos de rede de energia adicionais para as regiões de pastilha. A macro rígida ocupará uma certa quantidade de espaço de pastilha em sua pastilha de semicondutor que é denotada aqui como seu footprint. Dependendo dos aspectos funcionais dos dispositivos que formam a macro rígida, o footprint é dividido em uma pluralidade de tiles. Os tamanhos dos tiles variarão dependendo da necessidade da função correspondente que eles estão implementando. Como usado aqui, as regiões de queda de tensão de fonte de alimentação significante localizada nos tiles são denotadas como “pontos de acesso”. O relaxamento do planejamento da rede de energia permite que uma macro rígida individual inclua uma pluralidade de níveis de rede elétrica tal que os vários tiles dentro do footprint são atribuídos diferente níveis de rede elétrica. Aqueles tiles tendo relativamente pouca queda de tensão de fonte de alimentação localizada são recebem menos níveis de rede elétrica robustos. Reciprocamente, os tiles tendo queda de tensão de fonte de alimentação mais pronunciada recebem níveis de rede elétrica mais robustos. Desta forma, a atribuição de rede de energia é otimizada em que os tiles que incorporam o caminho crítico na macro rígida pode receber os níveis de rede elétrica mais robustos enquanto que os tiles não críticos podem receber os níveis de rede elétrica menos robustos. Os problemas de uma macro rígida individual tendo tanto um nível de rede elétrica insuficiente em certas regiões quanto um nível de rede elétrica excessivamente robusto em outras regiões são, portanto, aliviados.
[0018]Conforme usado aqui, um nível de rede elétrica refere-se a uma certa atribuição para cada um dos seguintes fatores: o número de vias (densidade da via) de um trilho de energia para os vários transistores em um módulo de circuito; a largura e a densidade dos trilhos de energia para um módulo de circuito; o número de comutadores de cabeça acoplando um domínio de energia a um módulo de circuito para um trilho de energia principal; e o número e a densidade de capacitores de desacoplamento que suportam liberação de energia pelos trilhos de energia para um módulo de circuito. Em particular, um nível de rede elétrica refere-se a uma atribuição específica a pelo menos um destes fatores. Um nível de rede elétrica pode então ser classificado como mais robusto em comparação com um outro nível de rede elétrica se pelo menos um destes mudou para produzir menos queda de tensão de fonte de alimentação. Em geral, um projetista pode escolher entre uma pluralidade de níveis de rede elétrica, variando de uma camada mais baixa em que os fatores têm seus valores mais baixos para uma camada mais alta em que os fatores têm seus valores mais altos.
[0019]Para resolver os problemas de uma macro rígida individual tendo tanto um nível de rede elétrica insuficiente em certas regiões e um nível de rede elétrica excessivamente robusto em outras regiões, os tiles de caminho crítico para a macro rígida são identificados durante o lugar e a etapa de via durante o processo de projeto físico. Os tiles de caminho crítico podem, então, ser atribuídos a um nível de rede elétrica mais robusto. O estado padrão para o restante dos tiles que formam a macro rígida seria um nível de rede elétrica mais relaxado, que resulta em maior densidade. Com o caminho crítico identificado, seus drivers de relógio podem ser desagrupados durante o lugar e a etapa de via tal que nenhum driver de relógio superdimensionado, desnecessariamente grande necessita ser usado durante o lugar e o estágio de via. Esse desagrupamento dos drivers de relógio melhoram o problema de queda de IR (ponto de acesso localizado).
[0020]Um exemplo de fluxo de projeto físico 300 para obter esses resultados vantajosos é mostrado na Figura 3. O processo começa com um planejamento da rede de energia estágio 305 que depende do netlist convencional, formato de energia unificada (UPF), restrições de temporização, restrições de ilha de multi-tensão (MV), e restrições de preferência de pino como discutido no que diz respeito ao estágio 100 da Figura 1. Entretanto, o estágio 305 é mais relaxado como em comparação com o estágio 100 em que o estágio 305 envolve a atribuição adaptável dos níveis de rede elétrica para uma dada macro rígida através da identificação dos tiles de caminho crítico. Os tiles de caminho crítico são, portanto, atribuídos a um nível de rede elétrica mais robusto enquanto os tiles formando um restante da macro rígida são atribuídos a um nível de rede elétrica menos robusto. Como observado anteriormente, cada nível de rede elétrica envolve uma certa atribuição de tamanho de via, invólucro, pitch de via e densidade, largura de trilho de aterramento e energia e pitch, a densidade e pitch de comutadores de energia, e a densidade dos capacitores de desacoplamento.
[0021]Um subsequente estágio de lugar e de via 310 inclui um posicionamento de células convencionais e uma síntese de árvore de relógio. Mas estas análises convencionais são seguidas por uma análise de ponto de acesso de queda de tensão de fonte de alimentação (IR) e etapa de ajuste de rede de energia 330 que inclui uma identificação de gargalos de garrafa de IR (pontos de acesso) depois da síntese de árvore de relógio e otimização de temporização. Por exemplo, os pontos de acesso são identificados através de um limite de queda de tensão de fonte de alimentação sendo cruzado em uma simulação do projeto. Os drivers de relógio para os tiles tendo os pontos de acesso são então desagrupados em um estágio 335. Deve haver uma certa concentração remanescente de quedas de tensão de fonte de alimentação (por exemplo, maior do que dez por cento da tensão de fonte de alimentação) dentro das regiões de ponto de acesso, o nível de rede elétrica para os tiles afetados pode ser ajustado em uma etapa 340 atribuindo-se um nível de rede elétrica tendo um aumento de densidade de comutadores de energia. Se a queda de tensão de fonte de alimentação resultante dentro dos tiles de ponto de acesso resultam em algum desvio de VDD por um valor de limite tal como um desvio maior do que 10 mV, o nível de rede elétrica para os tiles de ponto de acesso afetados pode ser ainda ajustada atribuindo-se um nível de rede elétrica tendo mais uma largura e pitch de camada de metal menos robusta para os trilhos de aterramento (PG) e energia em um ato 345. Nesse sentido, um processo semicondutor oferecerá tipicamente uma pluralidade de camadas de metal variando de uma camada de metal mais baixa adjacente a pastilha de semicondutor a uma camada de metal mais superior que está mais distante da pastilha de semicondutor. Ato 345 é, portanto, dirigido para diminuir o pitch e aumentar a largura para os trilhos de aterramento (PG) e energia nas camadas de metal mais baixas. Se a queda de tensão de fonte de alimentação resultante dentro do tile de ponto de acesso ainda tiver algum desvio de limite reduzido da tensão de fonte de alimentação como em comparação com ato 345 tal como uma queda de tensão de fonte de alimentação maior do que 5 mV, os tiles afetados podem ser atribuídos a um nível de rede elétrica ainda mais robusto tendo um pitch de camada de metal superior diminuído e aumento da largura para os trilhos PG em um ato 350. Por exemplo, em uma modalidade tendo oito camadas de metal, as quatro camadas de metal mais inferiores podem ser afetadas pelo ato 345 enquanto as quatro camadas de metal mais superiores podem ser afetadas pelo ato 350. Os atos de roteamento e de acabamento convencionais podem então ser realizados seguidos por qualquer ajuste oportunístico necessário dos níveis de rede elétrica para completar estágio de lugar e de via 310.
[0022]Um estágio de extração de RC convencional 320, estágio de análise de temporização, ruído e energia 325, e análise de queda de IR 330 segue o estágio de lugar e de via 310. Mas note que outras ordens de alteração de engenharia (ECOs) não são mais necessárias (uma ECO de análise de queda de IR 330 tal que o processo começa de novo no estágio de planejamento da rede de energia 305) devido ao ajuste dos níveis de rede elétrica no estágio de lugar e de via 310 e estágio de planejamento inicial 305. A adaptação resultante dos níveis de rede elétrica é mostrada na Figura 4 para a mesma macro rígida como usada na Figura 2. Os pontos de acesso localizados para tiles 400 são marcadamente reduzidos em tamanho e são atribuídos ao nível de rede elétrica mais robusto (PG4). Os tiles 405 com queda de tensão de fonte de alimentação mais reduzida como em comparação com tiles 400 são atribuídos ao segundo nível de rede elétrica mais alto (PG3). O volume da macro rígida, entretanto, recebeu o nível de rede elétrica mais relaxado (PG2). Ao contrário, a mesma macro rígida projetada usando técnicas convencionais como discutido com relação à Figura 2 usando o nível de rede elétrica mais avançado PG3 através de toda a macro rígida, que reduz a densidade ainda resulta nos pontos de acesso mais agravados 200. Ao contrário, a macro rígida da Figura 4 tem utilização da camada de metal melhorada, maior densidade, e custos de fabricação reduzidos.
[0023]Alguns exemplos de níveis de rede elétrica serão agora discutidos. Em uma modalidade, os níveis de rede elétrica PG2 e PG3 compartilham a mesma densidade de vias na camada de metal inferior Ml a M4. Por exemplo, a densidade da via é mostrada na Figura 5A para camadas de metal Ml a M4 para um tile de macro rígida com uma camada de atribuição de rede de energia de PG2 ou uma de PG3. As vias 505 estendem- se de camada de metal M3 para camada de metal Ml para ambos os trilhos de energia VDD e os trilhos de aterramento VSS e são circundados por blindagens de metal 510. Similarmente, as vias 515 estendem-se da camada de metal M4 para a camada de metal M2 para ambos os trilhos de energia VDD e os trilhos de aterramento VSS e são circundados por blindagens de metal 520. Como mostrado na Figura 5B quando o mesmo tile é atualizado para o nível de rede elétrica PG4, a densidade de vias 505 e 515 é eficazmente duplicada (como é a densidade das blindagens de metal correspondentes 510 e 520, respectivamente). Desta forma, um ponto de acesso localizado para um tile pode ser reduzido em tamanho através da atribuição de um nível de rede elétrica mais robusto. Um exemplo de método de atribuir os níveis de rede elétrica para uma macro rígida será agora discutido.
[0024]A Figura 6 é um fluxograma para um método de atribuir os níveis de rede elétrica para uma macro rígida de acordo com um aspecto da divulgação. O método inclui um ato 600 de atribuir um primeiro subconjunto de tiles em uma pluralidade de tiles para uma macro rígida para um primeiro nível de rede elétrica. A atribuição de um nível de rede elétrica para os tiles de caminho crítico no ato 305 é um exemplo de ato 600. Além disso, o método inclui um 605 de, durante um estágio de lugar e de via para a macro rígida, identificando os primeiros dos tiles no primeiro subconjunto de tiles tendo uma região de queda de tensão de fonte de alimentação (ponto de acesso) depois de uma síntese de árvore de relógio e desagrupamento de drivers de relógio para os primeiros tiles de modo que cada primeiro tile tem um primeiro ponto de acesso modificado, em que os primeiros pontos de acesso modificados são menores do que os pontos de acesso. Um exemplo de uma tal identificação para ato 605 ocorre no estágio de planejamento da rede de energia 305 discutido em relação à Figura 3. O desagrupamento de drivers de relógio nos tiles contendo ponto de acesso como discutido em relação à etapa 335 da Figura 3 é um exemplo de ato 605. Finalmente, o método inclui um ato 610 de identificar um dos primeiros tiles tendo uma queda de tensão de fonte de alimentação maior do que uma porcentagem limite de uma tensão de fonte de alimentação para a macro rígida e ajustando os primeiros tiles identificados a terem um segundo nível de rede elétrica tendo um aumento de número de comutadores de energia em comparação com o primeiro nível de rede elétrica para formar segundos tiles cada um tendo um segundo ponto de acesso modificado, em que os segundos pontos de acesso modificados são menores do que os primeiros pontos de acesso modificados. A adição de comutadores de energia extra àqueles tiles tendo uma queda de tensão de fonte de alimentação significante como discutido em relação à etapa 340 é um exemplo de ato 610.
[0025]Como aqueles de alguma habilidade nesta técnica irão agora apreciar e dependendo da aplicação em particular, muitas modificações, substituições e variações podem ser feitas em e para os materiais, aparelhos, configurações e métodos de uso dos dispositivos de a presente divulgação sem se afastar do espírito e escopo do mesmo. À luz disso, o escopo da presente divulgação não deve ser limitado àquele das modalidades particulares ilustradas e descritas aqui, uma vez que elas são meramente através de alguns exemplos das mesmas, mas devem ser totalmente compatíveis com as reivindicações anexas daqui em diante e seus equivalentes funcionais.

Claims (7)

1. Módulo de circuito integrado, em que o módulo de circuito integrado é implementado através de uma macro rígida, caracterizado pelo fato de que compreende: uma primeira pluralidade de tiles, uma segunda pluralidade de tiles, em que a macro rígida ocupa um footprint global em uma pastilha de semicondutor, e em que uma primeira porção do footprint inclui a primeira pluralidade de tiles e uma segunda porção do footprint inclui a segunda pluralidade de tiles; um primeiro nível de rede elétrica (PG4) para cada tile na primeira pluralidade de tiles; e um segundo nível de rede elétrica (PG3) para cada tile na segunda pluralidade de tiles, em que o primeiro nível de rede elétrica (PG4) tem uma maior densidade de via do que o segundo nível de rede elétrica (PG3) para vias que se estendem entre camadas de metal definindo trilhos de energia (VDD) e trilhos de aterramento (VSS) para o módulo de circuito integrado.
2. Módulo de circuito integrado, de acordo com a reivindicação 1, caracterizado pelo fato de que uma pluralidade de trilhos de energia (VDD) e trilhos de aterramento (VSS) para o primeiro nível de rede elétrica (PG4) tem uma maior largura do que uma largura para uma pluralidade de trilhos de energia (VDD) e trilhos de aterramento (VSS) para o segundo nível de rede elétrica (PG3).
3. Módulo de circuito integrado, de acordo com a reivindicação 1, caracterizado pelo fato de que uma pluralidade de trilhos de energia (VDD) e trilhos de aterramento (VSS) para o primeiro nível de rede elétrica (PG4) tem um menor pitch do que um pitch para uma pluralidade de trilhos de energia (VDD) e trilhos de aterramento (VSS) para o segundo nível de rede elétrica (PG3).
4. Módulo de circuito integrado, de acordo com a reivindicação 1, caracterizado pelo fato de que o módulo de circuito integrado compreende uma única macro rígida.
5. Módulo de circuito integrado, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro nível de rede elétrica (PG4) compreende uma pluralidade de níveis de rede elétrica tendo densidades de via diferentes.
6. Módulo de circuito integrado, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro nível de rede elétrica (PG4) inclui um maior número de comutadores de energia do que o segundo nível de rede elétrica (PG3).
7. Módulo de circuito integrado, de acordo com a reivindicação 4, caracterizado pelo fato de que um volume da única macro rígida tem um nível de rede elétrica (PG2) tendo uma densidade mais baixa de vias.
BR112019009940-9A 2016-11-18 2017-10-26 Módulo de circuito integrado BR112019009940B1 (pt)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662424289P 2016-11-18 2016-11-18
US62/424,289 2016-11-18
US15/432,431 2017-02-14
US15/432,431 US10318694B2 (en) 2016-11-18 2017-02-14 Adaptive multi-tier power distribution grids for integrated circuits
PCT/US2017/058550 WO2018093548A1 (en) 2016-11-18 2017-10-26 Adaptive multi-tier power distribution grids for integrated circuits

Publications (2)

Publication Number Publication Date
BR112019009940A2 BR112019009940A2 (pt) 2019-08-20
BR112019009940B1 true BR112019009940B1 (pt) 2023-11-28

Family

ID=60294410

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112019009940-9A BR112019009940B1 (pt) 2016-11-18 2017-10-26 Módulo de circuito integrado

Country Status (8)

Country Link
US (2) US10318694B2 (pt)
EP (2) EP3542286B1 (pt)
JP (3) JP6690060B2 (pt)
KR (2) KR102063505B1 (pt)
CN (2) CN109983461B (pt)
BR (1) BR112019009940B1 (pt)
CA (1) CA3039063C (pt)
WO (1) WO2018093548A1 (pt)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318694B2 (en) 2016-11-18 2019-06-11 Qualcomm Incorporated Adaptive multi-tier power distribution grids for integrated circuits
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
US10678987B2 (en) * 2017-10-25 2020-06-09 Taiwan Semiconductor Manufacturing Company Ltd. Cell layout method and system for creating stacked 3D integrated circuit having two tiers
US10629533B2 (en) * 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
TWI664546B (zh) * 2018-06-21 2019-07-01 瑞昱半導體股份有限公司 時脈樹合成方法
US10810346B2 (en) * 2018-09-28 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Static voltage drop (SIR) violation prediction systems and methods
DE102019116061A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Systeme und verfahren zur vorhersage von statischen spannungsabfallverletzungen
CN112347728B (zh) * 2019-08-08 2024-06-18 瑞昱半导体股份有限公司 集成电路布局方法
CN110532327B (zh) * 2019-08-22 2023-04-18 深圳供电局有限公司 一种人工智能电网线路规划方法
CN112989742B (zh) * 2019-12-13 2024-01-02 瑞昱半导体股份有限公司 借助于额外导线来进行电网优化的方法与设备
US11449660B1 (en) * 2020-03-10 2022-09-20 Synopsys, Inc. Method to perform secondary-PG aware buffering in IC design flow
CN111540735B (zh) * 2020-05-09 2021-03-19 安徽省东科半导体有限公司 一种提升芯片硬宏供电能力的方法
US11829698B2 (en) * 2020-08-17 2023-11-28 Synopsys, Inc. Guided power grid augmentation system and method
CN112131831B (zh) * 2020-11-25 2021-08-20 北京智芯微电子科技有限公司 多电源域版图布局方法及存储介质
US11620428B1 (en) * 2021-05-07 2023-04-04 Cadence Design Systems, Inc. Post-CTS clock tree restructuring
CN113778216B (zh) * 2021-09-17 2022-07-05 东科半导体(安徽)股份有限公司 一种降低芯片功耗的方法
CN117113011B (zh) * 2023-10-24 2024-01-26 中国矿业大学 基于xml技术的煤矿电力整定数据拼接方法和装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450258B2 (ja) 2000-03-03 2003-09-22 Ｎｅｃエレクトロニクス株式会社 集積回路装置、回路製造方法
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7474001B2 (en) * 2001-11-21 2009-01-06 Hermes-Microvision, Inc. Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
JP2004031389A (ja) 2002-06-21 2004-01-29 Fujitsu Ltd 半導体回路設計方法、半導体回路設計装置、プログラム及び半導体装置
US6943446B2 (en) * 2002-11-08 2005-09-13 Lsi Logic Corporation Via construction for structural support
US7003748B1 (en) 2003-06-01 2006-02-21 Cadence Design Systems, Inc. Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
US6861753B1 (en) 2003-10-09 2005-03-01 International Business Machines Corporation Method and apparatus for performing power routing on a voltage island within an integrated circuit chip
JP2005136178A (ja) * 2003-10-30 2005-05-26 Matsushita Electric Ind Co Ltd 半導体集積回路の電源配線レイアウト方法、電源配線レイアウトプログラム、および電源配線レイアウト装置
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
JP4287294B2 (ja) 2004-01-21 2009-07-01 株式会社東芝 自動設計方法、自動設計装置、及び半導体集積回路
JP4200926B2 (ja) * 2004-03-10 2008-12-24 ソニー株式会社 半導体集積回路
JP4765259B2 (ja) 2004-03-22 2011-09-07 ソニー株式会社 半導体集積回路とその設計装置、設計方法および設計プログラム
US7279926B2 (en) * 2004-05-27 2007-10-09 Qualcomm Incoporated Headswitch and footswitch circuitry for power management
JP4628709B2 (ja) 2004-07-07 2011-02-09 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト設計方法
US7424696B2 (en) 2004-12-03 2008-09-09 Lsi Corporation Power mesh for multiple frequency operation of semiconductor products
JP2006190732A (ja) * 2005-01-04 2006-07-20 Toshiba Corp 自動設計方法及び半導体集積回路
US7581198B2 (en) * 2006-10-07 2009-08-25 Active-Semi, Inc. Method and system for the modular design and layout of integrated circuits
JP2008205399A (ja) 2007-02-22 2008-09-04 Seiko Epson Corp 半導体集積回路の設計方法
JP2009111117A (ja) 2007-10-30 2009-05-21 Nec Electronics Corp 半導体集積回路のレイアウト方法、半導体集積回路設計支援装置およびプログラム
JP2010040537A (ja) 2008-07-31 2010-02-18 Sharp Corp 半導体集積回路及びその設計方法
JP2010123895A (ja) 2008-11-21 2010-06-03 Toshiba Corp 半導体集積回路装置およびレイアウト方法
JP5097997B2 (ja) * 2009-10-19 2012-12-12 ルネサスエレクトロニクス株式会社 配線素子ブロックとそれを含む半導体チップ
JP2011091178A (ja) 2009-10-22 2011-05-06 Renesas Electronics Corp 多層配線及び半導体装置
US8549447B2 (en) * 2010-04-24 2013-10-01 Robert Eisenstadt Integrated circuits with multiple I/O regions
US8336018B2 (en) * 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
US9768119B2 (en) * 2010-07-28 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
US8504967B2 (en) * 2010-09-10 2013-08-06 Apple Inc. Configurable power switch cells and methodology
WO2012127784A1 (ja) 2011-03-24 2012-09-27 ルネサスエレクトロニクス株式会社 半導体集積回路の電源配線レイアウト方法及び電源配線レイアウト装置
US8742618B2 (en) 2011-03-25 2014-06-03 Mediatek Inc. Method for designing power distribution network of circuit system and related circuit system
US8719756B2 (en) 2011-10-06 2014-05-06 Oracle International Corporation Power grid mosaicing with deep-sub-tile cells
JP5819218B2 (ja) * 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
JP5915439B2 (ja) 2012-07-30 2016-05-11 富士通株式会社 判定回路および半導体装置
US8946856B2 (en) * 2012-10-30 2015-02-03 Silicon Laboratories Inc. Decoupling capacitors for integrated circuits
US10192813B2 (en) * 2012-11-14 2019-01-29 Qualcomm Incorporated Hard macro having blockage sites, integrated circuit including same and method of routing through a hard macro
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
JP5820412B2 (ja) 2013-03-08 2015-11-24 株式会社東芝 半導体集積回路
JP6342165B2 (ja) * 2014-01-24 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びｉｏセル
JP2016035995A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体集積回路装置
WO2016077813A1 (en) 2014-11-16 2016-05-19 Marvin Motsenbocker Dc power grid and equipment
US9543958B1 (en) * 2015-02-18 2017-01-10 Flex Logix Technologies, Inc. Multiplexer-memory cell circuit, layout thereof and method of manufacturing same
US10318694B2 (en) 2016-11-18 2019-06-11 Qualcomm Incorporated Adaptive multi-tier power distribution grids for integrated circuits

Also Published As

Publication number Publication date
US20180144086A1 (en) 2018-05-24
JP6938704B2 (ja) 2021-09-22
CN115983194A (zh) 2023-04-18
BR112019009940A2 (pt) 2019-08-20
CN109983461B (zh) 2023-08-25
JP6690060B2 (ja) 2020-04-28
EP4235483A3 (en) 2023-10-04
JP2019536285A (ja) 2019-12-12
KR102063505B1 (ko) 2020-01-08
JP7261273B2 (ja) 2023-04-19
EP4235483A2 (en) 2023-08-30
CA3039063C (en) 2021-11-23
JP2020129668A (ja) 2020-08-27
EP3542286B1 (en) 2023-08-23
KR102389796B1 (ko) 2022-04-21
KR20200001633A (ko) 2020-01-06
KR20190080889A (ko) 2019-07-08
US10956645B2 (en) 2021-03-23
US10318694B2 (en) 2019-06-11
WO2018093548A1 (en) 2018-05-24
CN109983461A (zh) 2019-07-05
EP3542286C0 (en) 2023-08-23
US20190220571A1 (en) 2019-07-18
EP3542286A1 (en) 2019-09-25
JP2022000902A (ja) 2022-01-04
CA3039063A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
BR112019009940B1 (pt) Módulo de circuito integrado
TWI721294B (zh) 標準單元結構與放置及佈線標準單元結構的方法
US8694945B2 (en) Automatic place and route method for electromigration tolerant power distribution
JP2019531602A (ja) 集積回路用の電力グリッドレイアウト設計
US20150067616A1 (en) Cell layout design and method
US9018046B2 (en) Area-efficient distributed device structure for integrated voltage regulators
US20150091633A1 (en) Design method and design device
TW201729133A (zh) 佈局修改方法及系統
US9800048B2 (en) Integrated circuit with interface circuitry, and an interface cell for such interface circuitry
US12019972B2 (en) Method and system of forming semiconductor device
US11380618B2 (en) Power distribution circuitry
JP4786989B2 (ja) 半導体集積回路装置
US8302060B2 (en) I/O cell architecture
Lim et al. Power Delivery Network Design for 3D IC

Legal Events

Date Code Title Description
B350 Update of information on the portal [chapter 15.35 patent gazette]
B06W Patent application suspended after preliminary examination (for patents with searches from other patent authorities) chapter 6.23 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 26/10/2017, OBSERVADAS AS CONDICOES LEGAIS