BR102012018610A2 - Método e dispositivo semicondutor - Google Patents

Método e dispositivo semicondutor Download PDF

Info

Publication number
BR102012018610A2
BR102012018610A2 BR102012018610-1A BR102012018610A BR102012018610A2 BR 102012018610 A2 BR102012018610 A2 BR 102012018610A2 BR 102012018610 A BR102012018610 A BR 102012018610A BR 102012018610 A2 BR102012018610 A2 BR 102012018610A2
Authority
BR
Brazil
Prior art keywords
regions
doped
region
type
sources
Prior art date
Application number
BR102012018610-1A
Other languages
English (en)
Other versions
BR102012018610B1 (pt
BR102012018610B8 (pt
Inventor
Stephen Daley Arthur
James Mcmahon
Kevin Matocha
Peter Losee
Zachary Stum
Peter Sandvik
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of BR102012018610A2 publication Critical patent/BR102012018610A2/pt
Publication of BR102012018610B1 publication Critical patent/BR102012018610B1/pt
Publication of BR102012018610B8 publication Critical patent/BR102012018610B8/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

MÉTODO E DISPOSITIVO SEMICONDUTOR. Em uma modalidade, a invenção compreende um MOSFET que compreende células MOSFET individuais. Cada célula compreende um poço em formato de U (228) (tipo P) e duas fontes paralelas (260) (tipo N) formadas dentro do poço. Uma pluralidade de linhas de fonte (262) (N dopadas) conecta as fontes (260) em múltiplos locais. AS regiões entre duas linhas (262) compreendem um corpo (252) (tipo P). Estas características são formadas em uma camada epitaxial tipo N (220), que é formada em um substrato tipo N (216). Um contato (290) se estende ao longo de, e entra em contato com uma pluralidade de linhas de fonte (262) e corpos (252). O óxido de porta e um contato de porta sobrepõem uma perna de um primeiro poço e uma perna de um segundo poço adjacente, que inverte a condutividade em resposta a uma tensão de porta. Um MOSFET compreende uma pluralidade destas células que obtém uma resistência de canal baixa desejada. As regiões de célula são formadas usando técnicas de auto-alinhamento em diversos estados do processo de fabricação.

Description

"MÉTODO E DISPOSITIVO SEMICONDUTOR" Campo da Invenção
As modalidades apresentadas no presente documento se referem geralmente a uma estrutura de célula de transistor de efeito de campo de semicondutor de óxido metálico (MOSFET) de carboneto de silício (SiC) e a um método para formar o MOSFET SiC.
Antecedentes da Invenção
Em um MOSFET lateral convencional, a corrente flui horizontalmente a partir da fonte até o dreno (tanto a região de fonte como a região de dreno dopada com um material do primeiro tipo de condutividade) ao longo de um canal estreito dopado com um material do segundo tipo de condutividade. Uma tensão aplicada a um contato de porta que sobrepõe o canal inverte a condutividade do canal, permitindo que a maioria das portadoras flua a partir da fonte até o dreno. Devido ao fato de o canal ser estreito, os MOSFETS convencionais têm pequenas correntes de dreno e, de maneira correspondente, classificações de potência baixas.
Os MOSFETS de potência (corrente alta) usam muitas geometrias de dispositivo diferentes para aumentar a corrente máxima e a classificação de potência do dispositivo. Estes dispositivos têm classificações de corrente de cerca de 1 A a 200 A e classificações de potência de cerca de 1 W a mais de 500 W. Um MOSFET de potência típico não é um dispositivo lateral. Em vez disso, a corrente flui a partir de uma região de fonte em uma superfície superior do dispositivo verticalmente até uma região de dreno em uma superfície inferior. Esta configuração de canal vertical permite embalar mais canais (e mais MOSFETS) em uma área menor que um MOSFET lateral. Uma única matriz pode transportar mais elementos MOSFET verticais paralelos que elementos MOSFET (laterais) horizontais.
Existem três tipos de autodenominados MOSFETs verticais: planos duplamente difundidos, com porta trincheira e com porta pilar. Cada configuração tem uma metodologia de configuração e fabricação exclusiva.
No tipo plano duplamente difundido, as portadoras (elétrons em um dispositivo NMOS) fluem a partir de uma primeira região dopada (a fonte) ao longo de uma superfície superior do dispositivo, através do canal em uma região de corpo e, então, viram para baixo até uma segunda região dopada na superfície inferior (o dreno). A porta se situa na superfície superior do dispositivo que sobrepõe o canal. A região de corpo/canal é formada por um material de condutividade oposta às regiões de dreno e fonte. Estes MOSFETS verticais planos duplamente difundidos têm uma capacidade de corrente mais alta que suas contrapartes laterais.
No MOSFET com porta trincheira, a porta é formada em uma trincheira que se estende verticalmente ou quase verticalmente para baixo a partir da superfície superior do dispositivo. As regiões de canal são formadas ao longo de paredes laterais da trincheira. As regiões de fonte e dreno podem se situar em uma superfície superior da carga semicondutora ou dispostas nas superfícies opostas da carga. Os dispositivos com porta trincheira são vantajosos porque eles ocupam menos área de superfície que os MOSFETs verticais duplamente difundidos e, consequentemente, aproveitam uma densidade de dispositivo mais alta. Os dispositivos com porta pilar são o oposto do dispositivo com porta trincheira.
O aprimoramento do desempenho de dispositivo semicondutor e aumento da densidade de dispositivo (mais dispositivos por unidade de área) sempre foram e sempre serão objetivos importantes da indústria de semicondutor. A densidade de dispositivo é aumentada produzindo-se dispositivos individuais menores e embalando-se os dispositivos de maneira mais compacta. A embalagem de mais dispositivos na mesma área, ou ainda melhor, em uma área menor, permite níveis mais altos de integração de sistema e no caso de MOSFETS de potência, capacidade de corrente aumentada. Uma vez que o comprimento de canal consome um espaço considerável no MOSFET lateral convencional, um canal vertical conserva espaço considerável.
À medida que as dimensões de dispositivo (também referidas
como as características dimensionais ou regras de projeto, e referindo-se tipicamente à dimensão de máscara de porta) diminuem para embalar os dispositivos mais estreitamente, os métodos para formar os dispositivos e seus elementos constituintes devem se adaptar às características dimensionais. Porém, a redução das dimensões de dispositivo encontra determinadas limitações de fabricação, especialmente em relação aos processos litográficos. Portanto, os fabricantes de tais dispositivos algumas vezes passaram a usar técnicas de auto-alinhamento para formar as diversas características de dispositivo.
A Figura 1 ilustra um NMOSFET vertical simples da técnica
anterior 10 com dois contatos de fonte (contato ôhmico) 14 em cada lado de um oxido de porta 16. Um contato de porta 18 sobrepõe o oxido de porta 16. As regiões de fonte N+ 20 são formadas em um poço P 24A. Uma extensão do poço P 24A compreende uma região P+ 24B. Os contatos de fonte 14 encurtam cada uma das regiões de fonte N+ 20 até a próxima região P+ 24B. Daqui por diante no presente documento, os dopantes para dopar diversas regiões MOSFET podem ser referidos como dopantes de um primeiro ou segundo tipo de condutividade, onde os dopantes de um primeiro tipo de condutividade podem ser dopantes de tipo η ou dopantes de tipo ρ e, de maneira similar, os dopantes do segundo tipo de condutividade podem ser dopantes do tipo η ou dopantes do tipo p.
Uma camada de orientação epitaxial N 26 é disposta, conforme mostrado, e um substrato N+ 28 é disposto abaixo da camada epitaxial N- 26. Um contato de dreno 30 é formado no substrato N+ 28.
Quando uma tensão de porta-fonte for maior que uma tensão limite de porta-fonte, (que é uma característica do dispositivo) as regiões de canal 24A dentro dos poços P 24 são invertidas. Os elétrons livres, então, fluem a partir das regiões de fonte 20 através das regiões de canal invertidas 24A e verticalmente para baixo até o dreno 30 ao longo de caminhos geralmente indicados por uma referência numérica 40. Devido ao fato de o canal de condução ser muito mais largo que em um MOSFET lateral convencional, a corrente pode ser muito maior, permitindo que o MOSFET vertical (VMOSFET) funcione nos níveis de corrente e potência requeridos por um MOSFET de potência. Os NMOSFETS são quase universalmente usados em aplicações de MOSFET de potência alta.
Para aumentar a capacidade de corrente de um MOSFET de potência vertical, um padrão geométrico de células MOSFET individuais (uma célula que compreende o MOSFET vertical 10 ilustrado na Figura 1, por exemplo) é formado em um substrato e os MOSFETS paralelamente conectados. As células individuais podem ser no formato de uma figura fechada, tal como, um quadrado ou hexágono, ou podem ser dispostas em tiras longitudinais paralelas. Geralmente, devido às suas características operacionais e geometria, os MOSFETS de potência paralelamente conectados têm correntes de dreno iguais. Na verdade, é esta característica que permite a conexão paralela dos MOSFETS.
As Figuras 2 e 3 ilustram uma vista superior e uma vista em corte transversal, respectivamente, de um padrão geométrico da técnica anterior de células dispostas em uma série de tiras longitudinais paralelas. Apenas dois MOSFETS adjacentes 38 e 39 são ilustrados na Figura 2. Um limite entre os MOSFETS 38 e 39 é definido por tiras de contato de porta adjacentes 40L e 40R, que juntas definem uma porta 40. Um limite mais à esquerda da célula 38 é definido por uma tira de porta 44L e um limite mais à direita da célula 39 é definido por uma tira de porta 46R. Entretanto, a tira de porta 44L e a tira de porta 44R compreendem apenas metade de suas respectivas portas, à medida que outra tira de porta (não mostrada) é adjacente a cada uma das tiras de porta 44 L e 44R.
Referindo-se novamente à Figura 2, um interior da célula 38 compreende tiras de fonte 52L e 54L e uma tira de corpo intermediária 56L. Um interior da célula 39 compreende tiras de fonte 58R e 60R e uma tira de corpo intermediária 62R. As tiras de fonte 52L, 54L, 58R e 60R e as regiões de corpo 56L e 62R são conectadas aos respectivos contatos, não ilustrados. Conforme mostrado na Figura 3, a região de corpo 62R se estende abaixo das regiões de fonte h58R e 60R e a região de corpo 56L se estende abaixo das regiões de fonte 52L e 54L.
Os canais são formados na região de corpo 62R nas regiões 70R e 72R através da ação de uma tensão aplicada aos respectivos contatos de porta 40R e 46R. Os canais são formados na região de corpo 56L nos locais 80L e 82L aplicando-se uma tensão às respectivas portas 40L e 44L. As regiões de corpo e as regiões de fonte podem ser encurtadas para evitar que um transistor bipolar parasita (à medida que formado na junção) seja ligado. Referindo-se novamente à Figura 3, as camadas de óxido de
porta 90L, 92L, 94R e 96R se encontram embaixo dos respectivos contatos de porta 44L, 40L, 40R e 46R. Uma camada epitaxial N 90 e um substrato 94 se encontram embaixo das diversas regiões dopadas, conforme ilustrado. Um contato de dreno 99 é disposto em uma superfície posterior ou inferior, conforme ilustrado.
Uma tensão aplicada aos contatos de porta 44L, 40L, 40R e 46R inverte as regiões de canal 82L, 80L, 70R e 72R, permitindo que as portadoras fluam a partir das regiões de fonte 54L, 52L, 58R e 60R através das regiões de canal invertidas até o contato de dreno 99.
A resistência de canal é um dos maiores componentes da total resistência no estado ligado entre a fonte e o dreno em um MOSFET, referida como Rds(on)· Os outros componentes resistivos surgem em um MOSFET vertical ou de potência devido à: resistência de contato de fonte, resistência ao fluxo lateral de elétrons ao longo da fonte, resistência de canal, resistência JFET através de um canal constrito ao longo do caminho de corrente de superfície entre as regiões de poço P, resistência ao longo da região epitaxial N (a corrente se difunde à medida que esta flui verticalmente), a resistência de substrato à medida que a corrente flui verticalmente ao longo do substrato N+ e, finalmente, a resistência de contato de dreno. O componente de resistência de canal pode ter tanto quanto cerca de 40% de Rds(on) para um dispositivo SiC de 1200 volts que, em parte, é devido à mobilidade insatisfatória das camadas de inversão em SiC. Deste modo, os canais curtos e a densidade de canal alta podem ser desejados.
A resistência de canal é diretamente relacionada à mobilidade das portadoras dentro do canal (invertido). Para um MOSFET de silício, a mobilidade de portadora é de cerca de 200 cm2/V-s. Para o carboneto de silício; a mobilidade cai para cerca de 20 cm2/V-s. Deste modo, o material de carboneto de silício tem uma resistência de canal mais alta. Para superar esta desvantagem do carboneto de silício, é desejável produzir o canal muito curto e embalá-los de maneira compacta para aumentar o número de canais verticais por unidade de área. Os canais verticais dentro do dispositivo são paralelamente conectados e atuam como resistores paralelos que, portanto, reduzem a resistência de canal total do MOSFET de potência. Quanto mais canais puderem ser comprimidos em uma unidade de área, menor a resistência dos canais MOSFET paralelamente conectados.
No entanto, sua resistência de canal maior, o carboneto de silício oferece certas vantagens sobre o MOSFET de potência de silício. Estas vantagens são uma conseqüência das características de material inerentes ao SiC sobre o Si, incluindo um gap de energia mais amplo (3,2 eV), uma intensidade de tensão de ruptura mais alta (2,2 MV/cm) e uma condutividade térmica mais alta 3W/cm-K). Porém, os problemas de processamento associados ao uso de material SiC, que incluem interfaces de óxido SiC e ruptura prematura do óxido de porta, desfavoreceram o uso amplo deste material para dispositivos comerciais.
Os diversos processos de fabricação e estruturas de dispositivo foram usados para proporcionar regiões precisas e confiáveis de dispositivos MOSFET de potência, alguns dos quais foram descritos acima. Entretanto, os aprimoramentos contínuos são necessários, especialmente à medida que as dimensões características são reduzidas e as tolerâncias de alinhamento se tornam mais difíceis de satisfazer. Porém, as técnicas de auto-alinhamento proporcionam estruturas de dispositivo precisas e repetíveis e, portanto, aumento o rendimento do dispositivo. Portanto, o uso de técnicas de auto- alinhamento enquanto a redução dos tamanhos característicos permite que os dispositivos sejam mais firmemente embalados. A redução de dimensões de célula reduz o comprimento de canal, que reduz a resistência de canal de estado LIGADO (Rds(on))·
Breve Descrição
Em uma modalidade, um método que compreende, formar um poço dentro de uma primeira camada de material, o poço que tem geralmente um formato de U em um plano em corte transversal XY, a primeira camada de material dopada com um primeiro tipo de condutividade, o poço dopado com um segundo tipo de condutividade e uma região intermediária entre as pernas verticais do poço em formato de U dopada com um primeiro tipo de condutividade; formar as primeira e segunda fontes dentro da região intermediária, as primeira e segunda fontes separadas em uma direção X e dopadas com o primeiro tipo de condutividade; formar as regiões de corpo dentro da região intermediária, as regiões de corpo entre as primeira e segunda fontes e dopadas com um segundo tipo de condutividade; formar linhas de fonte dentro da região intermediária; em que a formação das primeira e segunda fontes, a formação das regiões de corpo e a formação das linhas de fonte compreendem empregar uma técnica de auto-alinhamento que compreende adicionalmente mascarar as primeira e segunda fontes, mascarar as regiões de linha que conectam as primeira e segunda fontes e contra dopar as regiões expostas a um segundo tipo de condutividade; em que uma região de corpo é disposta entre duas linhas de fonte consecutivas, cada linha de fonte que se estende na direção X e as linhas de fonte separadas na direção Z, cada linha de fonte que conecta as primeira e segunda fontes em locais diferentes ao longo das primeira e segunda fontes; e determinar uma relação entre uma área de linha de fonte e uma área de região de corpo para controlar uma resistência de contato entre as linhas de fonte e as regiões de corpo.
Em outra modalidade, proporciona-se um dispositivo semicondutor. O dispositivo semicondutor compreende pelo menos uma primeira e uma segunda célula semicondutora cada uma que compreende regiões de material que se estendem em uma direção Z, as regiões separadas em uma direção X; as primeira e segunda células semicondutoras cada uma que compreende: um substrato; um contato de dreno em uma primeira superfície do substrato; uma camada epitaxial em uma segunda superfície do substrato, a segunda superfície oposta à primeira superfície, a camada epitaxial dopada com um primeiro tipo de dopante; uma primeira região dopada que se estende em uma direção Y a partir de uma superfície superior da camada epitaxial e dopada com um segundo tipo de dopante; uma primeira e uma segunda fonte separadas na direção X, dispostas dentro da primeira região dopada, e dopadas com o primeiro tipo de dopante, as primeira e segunda fontes formadas de uma maneira auto-alinhada em relação à primeira região dopada; as linhas de fonte na primeira região dopada, cada linha de fonte que conecta as primeira e segunda fontes em um local diferente ao longo das primeira e segunda fontes, as linhas de fonte alternadas com as primeiras regiões dopadas e formadas de uma maneira auto-alinhada em relação às primeira e segunda fontes, as linhas de fonte que compreendem dopantes do primeiro tipo de dopante; e em que uma área das linhas de fonte e uma área das primeiras regiões dopadas são independentemente determináveis em resposta a uma resistência de contato da linha de fonte e uma resistência de contato da primeira região dopada.
Breve Descrição dos Desenhos A Figura 1 mostra um MOSFET de potência da técnica anterior. As Figuras 2 e 3 mostram as respectivas vistas em corte transversal e superior de um MOSFET de potência da técnica anterior que compreende uma pluralidade de células individuais orientadas em uma configuração de tira.
A Figura 4 mostra uma vista em corte transversal de uma estrutura de MOSFET de potência. As Figuras 5 a 9 são vistas em perspectiva que ilustram a
formação de diversas características do MOSFET de potência da Figura 4 durante etapas de processo sucessivas.
A Figura 10 mostra um sistema de coordenadas para uso na descrição das modalidades apresentadas no presente documento. Descrição Detalhada da Invenção
Antes de descrever em detalhes o MOSFET de potência particular e os métodos para formar tal MOSFET de potência (e as células individuais que constituem o MOSFET de potência), deve-se observar que as modalidades apresentadas no presente documento incluem uma combinação nova e não óbvia dos elementos e etapas de fabricação. A fim de não obscurecer a descrição com detalhes que serão prontamente aparentes para aqueles versados na técnica, determinados elementos e etapas convencionais foram apresentados com menos detalhes.
As modalidades apresentadas não têm intenção de definir os limites das estruturas, elementos ou métodos das invenções, mas, apenas proporcionar construções exemplificativas. As modalidades são permissivas, em vez de obrigatórias e ilustrativas, em vez de exaustivas. Uma característica vantajosa que pode estar presente em
algumas modalidades proporcionadas no presente documento consiste no auto-alinhamento de canal-fonte realizado formando-se espaçadores estrategicamente colocados para uso durante as etapas de dopagem subsequentes. Outra característica vantajosa que pode estar presente em algumas modalidades proporcionadas no presente documento consiste na capacidade de controlar ou determinar e, portanto, alterar, as áreas do corpo e contatos de fonte (contatos ôhmicos).
Em uma modalidade, proporciona-se um processo NMOSFET auto-alinhado que pode ser vantajosamente usado para reduzir o passo de célula e reduzir substancialmente os desafios de litografia para contatos P+ de célula central pequenos (isto é, os contatos situados em uma região central da região de corpo P+).
Geralmente, o auto-alinhamento das regiões dopadas é caracterizado pelo alinhamento de uma camada ou recurso em um dispositivo semicondutor à outra camada ou recurso, como um resultado de processos físicos não diretamente relacionados à litografia óptica. Por exemplo, na fabricação de um MOSFET convencional, o óxido de porta e o contato de porta são formados ao longo do substrato. O óxido é gravado a partir das regiões de fonte e dreno, enquanto o eletrodo de porta impede que o líquido de gravar atinja o óxido de porta subjacente. Após esta etapa de gravação, as regiões de fonte e dreno são implantadas com dopantes. Deste modo o óxido de porta e o contato de porta alinham as regiões de fonte e dreno dopadas às estruturas de porta ao definir o local das regiões de fonte e dreno e também serve como um bloqueio de dopagem enquanto os dopantes de fonte e dreno são implantados.
Em algumas modalidades, o uso de espaçadores e extensões de espaçador, conforme descrito abaixo, define as regiões a serem dopadas ou contra-dopadas. O espaçador e extensões de espaçador são formados e suas dimensões controladas por processos físicos, em vez de técnicas de fotolitografia. O uso de técnicas de auto-alinhamento permite que o designer reduza adicionalmente o tamanho dos elementos de célula, embalando mais células MOSFET em um dispositivo MOSFET aumentando, deste modo, a capacidade de corrente do dispositivo. Os benefícios do auto-alinhamento geralmente incluem permitir a
formação de elementos de tamanho de característica menor e evitar defeitos litográficos (por exemplo, desalinhamento de máscara, tolerâncias de alinhamento, e erros de resistência). As tolerâncias de auto-alinhamento, em vez disso, são controladas por processos físicos. Como um exemplo, o auto- alinhamento através da formação de espaçador, conforme descrito abaixo, é obtido proporcionando-se adequadamente uma largura de espaçador em relação a uma espessura de um filme de máscara dura depositada CVD. A espessura do filme de máscara dura e o processo de deposição que controla este é ajustável ao longo de uma faixa útil e é facilmente verificado através de ferramentas de metrologia óptica de fabricação comum. Deste modo esta seqüência de processo resulta em características de submícron controláveis.
O desenho de célula de tira apresentado no presente documento, que é usado para escalonar o tamanho de MOSFET, é otimizado usando técnicas de auto-alinhamento. Este desenho atinge tanto o rendimento aprimorado como o desempenho aprimorado.
Um sistema de coordenadas XYZ (vide Figura 10) é usado como um sistema de referência para descrever as diversas características ilustradas nas figuras do pedido. Um eixo geométrico X é definido a partir de um lado direito até um lado esquerdo da estrutura, com o valor X crescente que se move da esquerda para a direita. Um eixo geométrico Y se estende verticalmente com Y = O definido em uma superfície de um material semicondutor inicial, com os valores Y positivos que se estendem para baixo no substrato semicondutor e valores Y negativos que se estendem para cima. Um eixo geométrico Z se estende na superfície de papel ou exibição, que aumenta no valor que se estende na superfície de papel ou exibição. O sistema de três eixos da Figura 10 é meramente exemplificativo e convenientemente instrutivo para descrever as modalidades apresentadas. Conforme conhecido por aqueles versados na técnica, o sistema pode ser girado para formar outros sistemas de coordenadas, por exemplo, com o eixo geométrico Z apontando para baixo, enquanto satisfaz a regra direita que governa a relação entre os eixos X, Y e Z. Embora os elementos das modalidades apresentadas sejam descritos em relação ao sistema de coordenadas da Figura 10, outras orientações dos elementos de acordo com outros sistemas de coordenadas são consideradas dentro do escopo das modalidades apresentadas.
Um passo de célula é definido como uma distância de direção X entre uma característica em uma célula e a mesma característica na célula adjacente, onde cada célula compreende características (fonte, corpo, poço, etc.) que se estendem na direção Z. Um plano XY compreende um plano formado pelos eixos X e Y do sistema de coordenadas.
A Figura 4 mostra uma vista em corte transversal de um MOSFET de potência 100. Conforme ilustrado, o MOSFET 100 compreende um contato de dreno 104, um substrato N+ 108, uma região de desvio N- 110 (ou camada epitaxial 110), poços P- 114 e 115, regiões de corpo P+ 118 e 119, e regiões de fonte N+ 122, 123, 124 e 125. O contato de dreno 104 pode ser considerado disposto em uma primeira superfície do substrato N+ 108 e da camada epitaxial 110 disposta em uma segunda superfície do substrato N+ 108. As diversas camadas dopadas e não dopadas ou regiões do dispositivo MOSFET também podem ser referidas como camadas de material ou regiões de material.
Conforme ilustrado, as regiões de corpo P+ 118 e 119 são dispostas em uma região aproximadamente central dos respectivos poços P- 114 e 115. Os poços P- 114 e 115 têm geralmente um formato de U que compreende uma região intermediária (as regiões de corpo P+ 118 e 119 dispostas nas respectivas regiões intermediárias) entre duas pernas verticais. As regiões de fonte N+ 122, 123, 124 e 125 são separadas das respectivas paredes de extremidade 114A, 114B, 115A e 115B dos poços P-114 e 115.
Os contatos de porta 130 (que compreendem tipicamente polissilício) e uma camada de oxido de porta 134 sobrepõem as porções das regiões de fonte N+ 122, 123, 124 e 125, conforme ilustrado, e as regiões de extremidade dos poços P-114 e 115, conforme ilustrado. As tiras de contato de fonte 128 (que compreendem tipicamente alumínio que sobrepõe um metal de contato, por exemplo, níquel) são dispostas em contato com as regiões de corpo P+ 118 e 119, conforme mostrado na Figura 4. As tiras de contato de fonte 128 também entram em contato com as regiões de fonte 122, 123, 124 e 125 fora do plano da Figura 4 e são discutidas em conjunto com a Figura 9. A camada dielétrica inter-camada (ILD) 139 isola eletricamente as
tiras de contato de fonte 128 a partir do contato de porta 130 para evitar curtos- circuitos de porta-a-fonte. Uma camada de metal de contato de fonte 140 (em uma modalidade cerca de 4 μιτι de espessura) é formada ao longo da camada ILD 139 e das tiras de contato de fonte 128.
As regiões de canal 142 são formadas dentro dos poços P- 114 através da aplicação de uma tensão positiva no contato de porta 130 que excede uma tensão limite de porta do MOSFET. Quando o canal for formado, a corrente pode fluir a partir da fonte até o dreno como em qualquer MOSFET convencional.
As seguintes figuras mostram as etapas de fluxo de processo e as estruturas formadas resultantes ao longo de uma pequena porção de uma tira de MOSFET.
As características ilustradas nas Figuras 5 a 9 podem ser
refletidas ao longo de uma superfície lateral direita 200 da Figura 5 e ao longo de uma superfície lateral esquerda 201 para formar uma pluralidade de tiras (na direção X) no MOSFET de potência final. Também, as diversas regiões descritas (por exemplo, fonte, corpo, poço) se estendem na direção Z. Uma linha 150 na Figura 4 indica as regiões do corte transversal
da Figura 4 que são ilustradas nas Figuras 5 a 9.
A Figura 5 ilustra um contato de dreno 214 (referido como um contato de dreno de lado posterior) disposto em uma superfície de um substrato N+ 216. O contato de dreno 214 é convencionalmente formado durante as etapas de fabricação final para formar o MOSFET. Uma camada de orientação epitaxial N- 220 é formada de acordo com as técnicas conhecidas através do substrato N+ 216.
As primeira e segunda máscaras duras separadas paralelas 224 e 225, têm uma respectiva parede lateral vertical 224A e 225A, são formadas de acordo com técnicas conhecidas (por exemplo, deposição de cobertura de uma primeira máscara dura de cobertura seguida pela gravação de máscara dura) ao longo de uma respectiva região de uma superfície superior da camada de orientação epitaxial 220. Geralmente, uma linha central se estende em uma direção Z entre as máscaras duras 224 e 225.
Uma região de poço P- 228 é formada em uma região superior da camada epitaxial N- 220 e entre as máscaras duras 224 e 225 (isto é, as máscaras duras 224 e 225 que mascaram ou cobrem as estruturas abaixo das máscaras duras 224 e 225) ao implantar um dopante do tipo P (contra- dopagem) para contra-dopar a camada epitaxial N- 220. De maneira típica, o poço P- se estende em uma direção Y de cerca de 1 pm ou menos a partir de uma superfície superior 228A da região de poço P- 228. Outras profundidades de poço P- podem ser obtidas com implantações de íon de energia mais alta, notando que existe de pouco íon vertical ou difusão de dopante no carboneto de silício. Conforme mostrado, a região de poço P- 228 se estende na direção Z.
As máscaras duras 224 e 225 se estendem ao longo de toda a superfície superior da camada de orientação epitaxial N- 220 antes do processo de gravação ser realizado. A Figura 5 ilustra uma vista cortada, à medida que as superfícies superiores do poço P- 228 e da camada de orientação epitaxial N- 220 são visíveis na Figura.
Um processo de deposição de vapor químico (CVD) forma uma segunda máscara dura de cobertura através da estrutura, seguido por uma gravação direcional para formar as primeira e segunda máscaras duras espaçadoras 232 na Figura 5. Os espaçadores 232 são auto-alinhados na região de poço P- 228 e sobrepõem as regiões de borda da região de poço P- 228, que protegem as regiões que eles sobrepõem durante uma etapa de implantação de dopante subsequente. Na realidade, uma linha central da célula passa entre os primeiro e segundo espaçadores 232. As dimensões dos espaçadores 232 são precisamente controladas controlando-se a espessura de deposição do material de máscara dura e controlando-se o processo de gravação direcional. O controle dimensional preciso das dimensões dos espaçadores 232 fixa os comprimentos de canal de submícron controláveis e uniformes, à medida que os canais serão formados durante a operação MOSFET naquelas regiões dos poços P- 228 que se encontram imediatamente abaixo dos espaçadores 232.
A implantação de íons N+ nas regiões expostas da região de
poço P- 228 forma uma região N+ 234 (a partir da qual as regiões de fonte serão posteriormente formadas) dentro de uma superfície superior da região de poço P- 228 (isto é, um processo de contra-dopagem). As doses de implante N+ são mais altas que a dopagem da região de poço P- compensando, deste modo, a dopagem de região de poço P- para criar a região N+ 234. Durante o processo de implante, as máscaras duras 224, 225, e 232 evitam a implantação de íons nas regiões abaixo destas máscaras duras. Esta etapa de implantação de íons de fonte permite o auto-alinhamento do canal às fontes posteriormente formadas. Uma terceira máscara dura de cobertura 240 (vide Figura 6) é
formada como uma camada de cobertura que cobre completamente uma superfície superior da estrutura (apenas uma porção da terceira máscara dura 240 é ilustrada na Figura 6). Uma tira de resistência 244 é formada no topo da máscara dura 240 ao longo de uma largura completa da estrutura. Cada uma das múltiplas tais tiras de resistência são formadas se estendendo na direção X e as múltiplas tiras de resistência separadas ao longo da direção Z.
A máscara dura 240 é direcionalmente gravada (com um componente vertical predominante) para remover todas as regiões da máscara dura 240 exceto as regiões embaixo da tira de resistência 244 e exceto as primeira e segunda extensões de espaçador, conforme descrito abaixo. Após a gravação de máscara dura, a resistência é removida para sair de uma região de máscara dura 240A, conforme mostrado na Figura 7.
A gravação direcional também forma as primeira e segunda extensões de espaçador 250 (adjacentes aos primeiro e segundo espaçadores 232, de modo que a célula linha central também se estenda entre as primeira e segunda extensões de espaçador 250) que servem como máscaras para proporcionar auto-alinhamento para um implante P+ (contra-dopagem) de compensação subsequente na região N+ 234 que forma uma região de corpo, tal como, a região de corpo 119 da Figura 4. As extensões de espaçador 250 se estendem em direção às linhas centrais da célula na faixa de cerca de 0,25 a cerca de 2,0 μιτι medidas a partir de uma borda dos espaçadores 232.
A Figura 8 ilustra uma região de corpo P+ 252 formada pela contra-dopagem da região N+ 234 com a região de máscara dura 240A (mostrada na Figura 7) no local e regiões de proteção da região N+ 234 dos íons de implante. As regiões protegidas se tonarão as fontes, conforme descrito abaixo.
Após remover a região de máscara dura 240A, o dispositivo (referido como uma unidade de célula do MOSFET de potência) é similar à Figura 8. A dopagem de célula é concluída. Conforme ilustrado na Figura 8, a unidade de célula compreende o poço P- 228 e as primeira e segunda fontes N+ 260 (ou tiras de região de fonte 260) que se estende ao longo do comprimento de célula (isto é, na direção Z). Embora apenas duas regiões de corpo P+ 252 e uma linha de fonte N+ 262 sejam mostradas na Figura 8, a célula completa compreende uma pluralidade de regiões de corpo P+ 252 que se alternam com as linhas de escada de fonte N+ (ou linhas de fonte) 262 ao longo do comprimento de célula. As linhas de fonte 262 conectam as primeira e segunda fontes N+ 260 em locais diferentes ao longo das primeira e segunda fontes 260.
Todas estas características MOSFET foram formadas usando os processos de auto-alinhamento descritos. Em particular, as linhas de escada de regiões de fonte N+ 262 são auto-alinhadas ao canal (que é formado dentro do poço P- 228 durante a operação do dispositivo) e as bordas da região de corpo P+ 252 são auto-alinhadas às tiras de região de fonte N+ 260.
Uma dimensão de passo de célula é identificada por uma referência numérica 270 e uma dimensão de comprimento de unidade de célula por uma referência numérica 274 na Figura 8.
Pode-se observar a partir da comparação com as Figuras 4 e 8 que as duas regiões de fonte 122 e 123 na Figura 4 compreendem as duas tiras de regiões de fonte paralelas 260 na Figura 8. A região de corpo P+ 118 compreende a região de corpo P+ 252 na Figura 8. O poço P- 114 compreende o poço P- 228 na Figura 8. A linha 150 na Figura 4 indica as regiões do corte transversal da Figura 4 que são ilustradas na Figura 8. As regiões de fonte 124 e 125, a região de corpo P+ 119 e o poço P- 115 no lado direito da Figura 4 representam outra tira de contato que não é mostrada na Figura 8.
Após os processos associados à Figura 8 terem sido concluídos, a célula é temperada para ativar os íons implantados. Qualquer óxido exposto no tablete não irá sobreviver à temperatura de têmpera; o tablete, portanto, é removido e revestido com um material de revestimento externo de alta temperatura para evitar que os átomos de silício se espalhem a partir do tablete na fase de gás durante o processo de têmpera. De maneira alternativa, o processo de têmpera é realizado usando silano como o gás ambiente. A pressão parcial do gás silano evita a evaporação dos átomos de silício a partir da célula em formato de tablete.
A Figura 9 ilustra um único contato contínuo 290 (ou uma tira de contato 290) que também é formada após a etapa de têmpera. O contato 290 entra em contato tanto com as regiões de corpo P+ 252 como as linhas de fonte N+ 262, que ficam em comunicação condutora com as tiras de região de fonte 260.
As estruturas acima da superfície superior da célula (conforme mostrado na Figura 4) são, então, formadas. O oxido de porta (referência numérica 134 na Figura 4) é desenvolvido e padronizado e o contato de polissilício de porta (referência numérica 130 na Figura 4) é formado. A camada dielétrica inter-camada (referência numérica 139 na Figura 4) é depositada e uma tira de janela de contato é aberta na ILD para permitir contato com a tira de contato de contínua 290. Isto permite efetivamente o contato com as regiões de corpo P+ 252, as linhas de escada de região de fonte N+ 262 e as tiras de regiões de fonte 260, que se encontram todas em comunicação elétrica com a tira de contato 290.
Note que o contato tanto com as regiões de corpo P+ como a
região de fonte é produzido ao longo de uma única tira evitando, deste modo, as tolerâncias rígidas requeridas pelas regiões laterais P+ e N+ de um MOSFET convencional. Esta característica permite um passo de tira menor com um aumento na densidade de canal, que reduz o parâmetro Rds(on)· Os processos de auto-alinhamento e a geometria de célula em formato de escada apresentada no presente documento reduz as restrições de projeto e fabricação que são estabelecidas no padrão de contato ôhmico, uma vez que o padrão de contato é formado pela única tira tanto ao longo das linhas de fonte N+ como das regiões de corpo P+. O uso da única tira permite que as dimensões de largura de célula lateral sejam minimizadas.
Note também na Figura 9 que a região de poço P- 228 e a região de corpo P+ 252 ficam em contato, criando basicamente uma região do tipo P contínua. Esta característica também pode ser observada na Figura 4 em relação às regiões de poço P- 114 e 115 em contato com as respectivas regiões de corpo P+ 118 e 119. Deste modo, o contato ôhmico entre a tira de contato 290 e a região de corpo P+ 252 fixa o potencial tanto na região de corpo P+ 252 como na região de poço P- 228.
Note que o contato ôhmico com as linhas de escada de região de fonte N+ também serve como o contato ôhmico com as tiras de região de fonte N+ 260, uma vez que as linhas e tiras ficam em contato.
A profundidade da região de corpo P+ 118 ou 119 na Figura 4 é ilustrada como mais profunda que as regiões de fonte N+ 122, 123, 124 ou 125. Considerando que na Figura 9, a região de corpo P+ 252 seja mostrada aproximadamente na mesma profundidade que as tiras de regiões de fonte 260. Uma vez que os dopantes sofrem muito pouca difusão em carboneto de silício, as profundidades de dopante são substancialmente determinadas pela energia de implante de dopante. O controle desta energia de implante determina, deste modo, os perfis de profundidade de dopante. A energia de implante e, como uma conseqüência, as profundidades de dopante, são selecionadas com base nos parâmetros de operação desejados do MOSFET final. Deste modo, os perfis de dopante ilustrados nas Figuras 4 e 9 podem ser apropriados.
Sabe-se que quando o alumínio for usado como o metal de
contato para MOSFETS de silício (ou para qualquer semicondutor à base de silício), um contato ôhmico baixo satisfatório pode ser formado para ambas as regiões do tipo P e tipo N. Porém, este não é o caso do carboneto de silício.
O níquel é tipicamente usado para os contatos com os materiais SiC dopados N- com bons resultados, isto é, uma resistência de contato ôhmico baixa. Porém, o uso do níquel como o metal de contato para as regiões dopadas P- não produz uma resistência de contato baixa. Para superar esta desvantagem, uma área de cada região de contato pode ser determinada para minimizar a resistência de contato da região de corpo P+ quando o níquel for usado como o metal de contato.
O uso da configuração de célula em formato de escada (e a metodologia de fabricação correspondente) pode permitir o uso de compensação geométrica para superar os efeitos da resistência de contato alta associada ao uso de contatos de níquel nas regiões dopadas do tipo P. Ou seja, a área das linhas de escada de região de fonte N+ 262 e a área do corpo P+ 252 podem ser variadas (dentro de uma determinada unidade de célula) para produzir duas resistências de contato relativamente baixas. A variação das áreas individuais também pode variar as razões das áreas; deste modo, esta técnica também é referida como um controle de razão de área. As áreas são variadas alterando-se a área da máscara dura e da tira de resistência que são usadas para formar estas estruturas.
Os benefícios da geometria de célula em formato de escada são evidentes, particularmente, quando combinados com o processo de contato auto-alinhado descrito. Por exemplo, empregando-se os projetos e processos apresentados no presente documento, pode ser possível reduzir o passo de célula de cerca de 11,0 μιτι para cerca de 8,8 μιτι, uma redução de 20%.
Conforme pode-se avaliar agora, os ensinamentos apresentados no presente documento podem ser empregados para fabricar as células MOSFET de maneira tão densa quanto desejada até um comprimento de canal máximo por unidade de área. Também, o auto-alinhamento das diversas regiões dopadas através do uso de máscaras duras e extensões de máscara dura forma as linhas de escada de região de fonte ao longo da célula. O uso adicional de uma tira de contato ôhmico evita os problemas de alinhamento que requerem tolerâncias firmes. Isto firma as tolerâncias lado a lado da célula enquanto ao mesmo tempo, reduzem as dimensões lado a lado (produzindo, deste modo, mais canais por unidade de área).
O contato elétrico ao longo das linhas de escada de região de fonte 262 não requer uma tolerância de alinhamento estrita quando a ILD 139 (vide Figura 4) for aberta para acessar as linhas. Devido a determinadas restrições de litografia, geralmente é mais fácil manter uma tolerância rígida para uma característica de linha do que para uma característica de área fechada. As modalidades apresentadas no presente documento se aproveitam desta premissa para acessar um contato nas linhas de escada 262. Esta capacidade de manter as tolerâncias de linha firmes permite a redução do passo de célula e a colocação de mais tiras dentro do dispositivo MOSFET ou mais canais por área de dispositivo.
Embora as modalidades apresentadas no presente documento tenham sido descritas no contexto de um dispositivo semicondutor de carboneto de silício, aqueles versados na técnica irão reconhecer que os métodos e ad estruturas descritos podem ser empregados com materiais semicondutores de silício ou carboneto de silício, e com qualquer material semicondutor que possa ser dopado para formar as regiões P e N e as junções PN onde estas regiões ficam em contato.
Em outra modalidade, uma razão de área da área das linhas de escada de região de fonte N+ 262 e da área do corpo 252 P+ é graduada (isto é variada como uma função de localização ou distância a partir de um ponto ou linha predeterminada). Esta técnica aumenta a eficiência de um contato em locais diferentes no dispositivo. Por exemplo, as regiões que se encontram mais distantes do contato de porta são menos eficientes que aquelas mais próximas ao contato de porta. Um aumento na eficiência e confiabilidade pode ter resultado se a resistência de contato for relativamente mais alta nas regiões que se encontram mais próximas ao contato de porta e mais baixa nas regiões que se encontram mais distantes do contato de porta.
Os diversos elementos do dispositivo MOSFET foram descritos como elementos com tiras. Vide, por exemplo, a região de poço P- 228 e as tiras de regiões de fonte N 260. Entretanto, em outra modalidade, os elementos de dispositivo podem ser formados em um formato retangular se a razão de aspecto do formato retangular for suficientemente grande para acomodar um número suficiente de linhas de escada de região de fonte N+ 262 cada uma com comprimento suficiente.
Em uma modalidade, um comprimento de direção Z da região de corpo P+ 252 é de cerce de 6μιτι e as linhas de escada N+ 262 podem ser tão custas quanto 2μηι. Um intervalo de repetição na direção Z para as células que compreendem um MOSFET é de cerca de 8 μηη (6 + 2 = 8pm). Um passo de célula pode variar a partir de um valor mínimo de cerca de 7,0 pm.
Um dispositivo MOSFET fabricado de acordo com os processos apresentados no presente documento pode ter uma resistência de canal específica em estado ligado tão baixa quanto cerca de 1 miliohm-cm2 e um limite inferior para a resistência dreno-fonte específica de cerca de 5 miliohms- cm2. Para determinar estes valores de resistência específicos, determinadas suposições foram feitas em relação aos parâmetros físicos, dimensões, tecnologias de processo e tensões (por exemplo, tensão limite e tensão de ruptura) para o MOSFET em consideração. A alteração de uma ou mais destas suposições subjacentes irão alterar o canal específico e os valores de resistência de dreno-fonte específicos a partir destas fornecidas.
As diversas modalidades descritas podem exibir todas as vantagens dos MOSFETS verticais da técnica anterior, porém, podem permitir de maneira importante, que o ajuste da área de contato (controle de razão de área) supere as desvantagens associadas à resistência de contato em um material semicondutor SiC do tipo P.
Embora diversas modalidades tenham sido descritas, muitas variações e modificações irão se tornar aparentes para aqueles versados na técnica. Consequentemente, pretende-se que as invenções não sejam limitadas às modalidades ilustrativas específicas, porém, sejam interpretadas dentro do espírito e escopo total das reivindicações em anexo.
Embora principalmente descritas com referência ao uso em MOSFETS de potência, as técnicas e estruturas apresentadas no presente documento também podem ser empregadas em outros MOSFETS verticais ou em outros dispositivos semicondutores.
Embora descritos para um NMOSFET, os ensinamentos também são aplicáveis a um PMOSFET e às etapas de processamento para formar um PMOSFET.
Esta descrição escrita das modalidades da invenção usa exemplos que descrevem as invenções, que incluem o melhor modo e, também, permitir que qualquer pessoa versada na técnica efetue e use as invenções. O escopo patenteável das invenções é definido pelas reivindicações, e pode incluir outros exemplos imaginados por aqueles versados na técnica. Tais outros exemplos destinam-se a se encontrar dentro do escopo das reivindicações se os mesmos tiverem elementos estruturais ou etapas de processo que não diferem da linguagem literal das reivindicações, ou se incluírem elementos estruturais ou etapas de processo equivalentes com diferenças insubstanciais da linguagem literal das reivindicações.

Claims (10)

1. MÉTODO, que compreende: formar um poço (114/115) dentro de uma primeira camada de material (110), o poço (114/115) que tem geralmente um formato de U em um plano em corte transversal XY1 a primeira camada de material (110) dopada com um primeiro tipo de condutividade, o poço (114/115) dopado com um segundo tipo de condutividade e uma região intermediária (118/119) entre as pernas verticais do poço em formato de U (114/115) dopado com um primeiro tipo de condutividade; formar as primeira e segunda fontes (122/123/124/125) dentro da região intermediária (118/119), as primeira e segunda fontes (122/123/124/125) separadas em uma direção X e dopadas com o primeiro tipo de condutividade; formar regiões de corpo (118/119) dentro da região intermediária (118/119), as regiões de corpo (118/119) entre as primeira e segunda fontes (122/123/124/125) e dopadas com um segundo tipo de condutividade; formar as linhas de fonte (262) dentro da região intermediária (118/119); em que a formação das primeira e segunda fontes (122/123/124/125), a formação das regiões de corpo (118/119) e a formação das linhas de fonte (262) compreendem empregar uma técnica de auto- alinhamento que compreende adicionalmente mascarar as primeira e segunda fontes (122/123/124/125), mascarar as regiões de linha (262) que conectam as primeira e segunda fontes (122/123/124/125) e contra-dopar as regiões expostas a um segundo tipo de condutividade; em que uma região de corpo (252) é disposta entre duas linhas de fonte consecutivas, (262) cada linha de fonte (262) que se estende na direção X e as linhas de fonte (262) separadas na direção Z, cada linha de fonte (262) que conecta as primeira e segunda fontes (122/123/124/125/260) em locais diferentes ao longo das primeira e segunda fontes (122/123/124/125/260); e determinar uma razão de uma área de linha de fonte (262) e uma área de região de corpo (252) para controlar uma resistência de contato entre as linhas de fonte (262) e as regiões de corpo (252).
2. MÉTODO, de acordo com a reivindicação 1, que compreende adicionalmente: formar um contato de dreno (104) em uma primeira superfície de um substrato (108), o substrato (108) dopado com um primeiro tipo de condutividade; e formar uma camada epitaxial (110) em uma segunda superfície do substrato (108), a primeira superfície oposta à segunda superfície, a camada epitaxial (108) dopada com um primeiro tipo de condutividade, a camada epitaxial (110) que compreende a primeira camada de material (110).
3. MÉTODO, de acordo com a reivindicação 2, em que formar o poço (114/115) compreende: formar as primeira e segunda máscaras separadas paralelas (224/225) ao longo de uma superfície superior da camada epitaxial (110/220), uma linhas central que se estende em uma direção Z entre as primeira e segunda máscaras (224/225); e contra-dopar as regiões expostas da camada epitaxial (110/220) entre as primeira e segunda máscaras (224/225) com dopantes de um segundo tipo de condutividade para formar o poço (114/115) que se estende em uma direção Z e em uma direção Y a partir da superfície superior da camada epitaxial (110/220).
4. MÉTODO, de acordo com a reivindicação 3, em que a formação das primeira e segunda fontes (122/123/124/125/260), a formação das regiões de corpo (252), e a formação das linhas de fonte (262) compreendem: formar os primeiro e segundo espaçadores (232) adjacentes às respectivas primeira e segunda máscaras (224/225), os primeiro e segundo espaçadores (232) que sobrepõem as respectivas regiões de borda do poço (114/115), as linhas central entre os primeiro e segundo espaçadores (232); contra-dopar as regiões expostas do poço (114/115) entre os primeiro e segundo espaçadores (232) com dopantes do primeiro tipo de condutividade para formar uma segunda camada de material; formar uma terceira máscara de cobertura; formar uma pluralidade de tiras de resistência (244) ao longo da terceira máscara (240), cada tira de resistência (244) que se estende na direção Xea pluralidade de tiras de resistência separadas ao longo da direção Z; formar as primeira e segunda extensões de espaçador (250) a partir da terceira máscara (240), as primeira e segunda extensões de espaçador (250) adjacentes aos respectivos primeiro e segundo espaçadores, (232) a linha central entre as primeira e segunda extensões de espaçador; contra-dopar as regiões expostas da segunda camada de material entre as primeira e segunda extensões de espaçador (250) com dopantes do segundo tipo de condutividade para formar uma região de corpo ligada pelas primeira e segunda extensões de espaçador (250) e duas tiras de resistência (244) consecutivas; em que após a formação da região de corpo (252), as regiões sob as primeira e segunda extensões de espaçador (250) compreendem as respectivas primeira e segunda fontes (260) do primeiro tipo de condutividade; e em que as regiões sob a pluralidade de tiras de resistência (244) compreende uma linha de fonte (262) que tem dopantes do primeiro tipo de condutividade, em que cada linha de fonte (262) conecta as primeira e segunda fontes (260) em locais diferentes ao longo das primeira e segunda fontes (260).
5. MÉTODO, de acordo com a reivindicação 1, em que os dopantes dos primeiro e segundo tipos de condutividade compreendem respectivamente dopantes do tipo de condutividade N e dopantes do tipo de condutividade P ou, respectivamente, os dopantes do tipo de condutividade P e os dopantes do tipo de condutividade N.
6. MÉTODO, de acordo com a reivindicaçãol, em que uma razão da área de cada linha de fonte (262) e da área de cada região de corpo (252) é determinável em resposta a uma resistência de contato da linha de fonte (262) e da resistência de contato da região de corpo (252).
7. MÉTODO, de acordo com a reivindicação 1, em que a formação do contato (290) compreende formar uma camada de níquel em contato com as linhas de fonte (262) e as regiões de corpo (252) e formar uma camada alumínio ao longo da camada de níquel.
8. DISPOSITIVO SEMICONDUTOR, que compreende: pelo menos uma primeira e uma segunda célula semicondutora que compreendem regiões de material que se estendem em uma direção Z, as regiões separadas em uma direção X; as primeira e segunda células semicondutoras que compreendem: um substrato (108); um contato de dreno (104) em uma primeira superfície do substrato (108); uma camada epitaxial (110) em uma segunda superfície do substrato (108), a segunda superfície oposta à primeira superfície, a camada epitaxial (108) dopada com um primeiro tipo de dopante; uma primeira região dopada (118/119) que se estende em uma direção Y a partir de uma superfície superior da camada epitaxial (110) e dopada com um segundo tipo de dopante; uma primeira e uma segunda fonte (122/123) separadas na direção X, dispostas dentro da primeira região dopada (118/119), e dopadas com o primeiro tipo de dopante, as primeira e segunda fontes (122/123) formadas de uma maneira auto-alinhada em relação à primeira região dopada (118/119); as linhas de fonte (262) na primeira região dopada (118/119), cada linha de fonte (262) que conecta as primeira e segunda fontes (122/123) em um local diferente ao longo das primeira e segunda fontes (122/123), as linhas de fonte (262) que se alternam às primeiras regiões dopadas (118/119/252) e formadas de uma maneira auto-alinhada em relação às primeira e segunda fontes (122/123), as linhas de fonte (262) que compreendem dopantes do primeiro tipo de dopante; e em que uma área das linhas de fonte (262) e uma área das primeiras regiões dopadas (118/119/252) são independentemente determináveis em resposta a uma resistência de contato da linha de fonte (262) e uma resistência de contato da primeira região dopada (118/119/262).
9. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 8, em que a primeira região dopada (118/119/252) compreende: um poço (228) que se estende entre as primeira e segunda fontes (122/123/124/125) na primeira célula semicondutora, o poço (228) dopado com o segundo tipo de dopante; um corpo (252) dentro de uma região central do poço (228), e dopado com o segundo tipo de dopante; o poço (228) e o corpo (252) formados usando uma terceira máscara (240) para auto-alinhar o poço (228) em relação ao corpo (252); e em que durante a operação do dispositivo semicondutor um canal (142) é formado em uma região de extremidade do poço (115A) da primeira célula semicondutora e em uma região de extremidade próxima ao poço (114B) da segunda célula semicondutora.
10. DISPOSITIVO SEMICONDUTOR, de acordo com a reivindicação 8, em que uma razão da área das linhas de fonte (262) e da área das primeiras regiões dopadas (252) é determinável em resposta a uma resistência de contato da linha de fonte (262) e uma resistência de contato das primeiras regiões dopadas (252).
BR102012018610A 2011-07-26 2012-07-26 método para formar um transistor de efeito de campo metal-óxido-semicondutor (mosfet) vertical de carboneto de silício (sic) BR102012018610B8 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/190,723 US8377756B1 (en) 2011-07-26 2011-07-26 Silicon-carbide MOSFET cell structure and method for forming same
US13/190,723 2011-07-26

Publications (3)

Publication Number Publication Date
BR102012018610A2 true BR102012018610A2 (pt) 2013-11-26
BR102012018610B1 BR102012018610B1 (pt) 2020-02-11
BR102012018610B8 BR102012018610B8 (pt) 2020-03-10

Family

ID=46727102

Family Applications (1)

Application Number Title Priority Date Filing Date
BR102012018610A BR102012018610B8 (pt) 2011-07-26 2012-07-26 método para formar um transistor de efeito de campo metal-óxido-semicondutor (mosfet) vertical de carboneto de silício (sic)

Country Status (5)

Country Link
US (2) US8377756B1 (pt)
EP (1) EP2551912B1 (pt)
JP (1) JP6588685B2 (pt)
BR (1) BR102012018610B8 (pt)
CA (1) CA2783438C (pt)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042406A1 (ja) * 2011-09-21 2013-03-28 三菱電機株式会社 電力用半導体装置
US8872222B2 (en) * 2012-02-24 2014-10-28 Macronix International Co., Ltd. Semiconductor structure and method for forming the same
JP6480860B2 (ja) * 2013-03-29 2019-03-13 富士電機株式会社 半導体装置および半導体装置の製造方法
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9214572B2 (en) 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US10680067B2 (en) 2015-09-10 2020-06-09 Institute of Microelectronics, Chinese Academy of Sciences Silicon carbide MOSFET device and method for manufacturing the same
CN107452800B (zh) * 2016-05-24 2021-02-26 马克西姆综合产品公司 Ldmos晶体管及相关系统和方法
CN110226234B (zh) 2017-01-25 2023-09-22 罗姆股份有限公司 半导体装置
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
US10497777B2 (en) * 2017-09-08 2019-12-03 Hestia Power Inc. Semiconductor power device
US10354871B2 (en) 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device
CN109698229B (zh) * 2017-10-24 2022-05-10 上海瀚薪科技有限公司 半导体功率元件
DE102019008556A1 (de) * 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
US10784373B1 (en) * 2019-03-14 2020-09-22 Semiconductor Components Industries, Llc Insulated gated field effect transistor structure having shielded source and method
US11018228B2 (en) 2019-08-07 2021-05-25 Fast SiC Semiconductor Incorporated Silicon carbide semiconductor device
US10777689B1 (en) * 2019-10-18 2020-09-15 Hong Kong Applied Science and Technology Research Institute Company, Limited Silicon-carbide shielded-MOSFET embedded with a trench Schottky diode and heterojunction gate
DE102021104292A1 (de) 2020-03-02 2021-09-02 Ii-Vi Delaware, Inc. Siliziumkarbidkristalle und verfahren zu ihrer herstellung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455565A (en) 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US5342797A (en) 1988-10-03 1994-08-30 National Semiconductor Corporation Method for forming a vertical power MOSFET having doped oxide side wall spacers
US5171705A (en) * 1991-11-22 1992-12-15 Supertex, Inc. Self-aligned structure and process for DMOS transistor
EP0587968B1 (en) * 1992-09-18 1996-01-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Monolithic integrated bridge transistor circuit and corresponding manufacturing process
US6204533B1 (en) * 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
JPH09213956A (ja) * 1996-02-07 1997-08-15 Nec Kansai Ltd 半導体装置及びその製造方法
US6072216A (en) 1998-05-01 2000-06-06 Siliconix Incorporated Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance
KR100316723B1 (ko) * 1999-03-26 2001-12-12 김덕중 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터
EP1120835A2 (en) 2000-01-26 2001-08-01 Siliconix incorporated MOSFET and method of manufacturing the same
US6894345B2 (en) 2002-07-23 2005-05-17 International Rectifier Corporation P channel Rad Hard MOSFET with enhancement implant
JP2006509360A (ja) * 2002-12-10 2006-03-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積ハーフブリッジ電力回路
JP3931138B2 (ja) 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
EP1742271A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Power field effect transistor and manufacturing method thereof
US8154073B2 (en) 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JPWO2008018342A1 (ja) * 2006-08-09 2009-12-24 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
JP5634001B2 (ja) 2007-03-28 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
IT1392577B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto
JP2011066158A (ja) * 2009-09-16 2011-03-31 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2551912A2 (en) 2013-01-30
US20130026559A1 (en) 2013-01-31
CA2783438A1 (en) 2013-01-26
EP2551912A3 (en) 2014-11-05
EP2551912B1 (en) 2022-04-20
BR102012018610B1 (pt) 2020-02-11
JP2013030774A (ja) 2013-02-07
US20130126971A1 (en) 2013-05-23
JP6588685B2 (ja) 2019-10-09
US8507986B2 (en) 2013-08-13
BR102012018610B8 (pt) 2020-03-10
US8377756B1 (en) 2013-02-19
CA2783438C (en) 2020-07-28

Similar Documents

Publication Publication Date Title
BR102012018610A2 (pt) Método e dispositivo semicondutor
US11515418B2 (en) Vertical tunneling FinFET
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
US8912599B2 (en) Semiconductor device and method of fabricating the same
WO2012108166A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6365165B2 (ja) 半導体装置の製造方法
WO2012108165A1 (en) Silicon carbide semiconductor device
US20090085111A1 (en) Semiconductor device and method of manufacturing the same
US20110012132A1 (en) Semiconductor Device
US10453930B2 (en) Semiconductor device and method for manufacturing the same
US8129758B2 (en) Semiconductor element and manufacturing method therefor
US9391190B2 (en) Field effect transistor incorporating a Schottky diode
CN112701151B (zh) SiC MOSFET器件的制造方法及SiC MOSFET器件
US20200161445A1 (en) Semiconductor device and method of manufacturing the same
CN103000533B (zh) 自对准超结功率晶体管的制作方法
JP2006295134A (ja) 半導体装置およびその製造方法
CN103794477A (zh) 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法
CN109994374B (zh) 一种屏蔽栅功率器件及制造方法
KR102369049B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102369052B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102369056B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102369048B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102369050B1 (ko) 전력 반도체 소자 및 그 제조 방법
JP2011109021A (ja) 半導体装置
TWI570888B (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
B03A Publication of a patent application or of a certificate of addition of invention [chapter 3.1 patent gazette]
B03H Publication of an application: rectification [chapter 3.8 patent gazette]
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 26/07/2012, OBSERVADAS AS CONDICOES LEGAIS.

B16C Correction of notification of the grant [chapter 16.3 patent gazette]

Free format text: REFERENTE A RPI 2562 DE 11/02/2020,QUANTO AO ITEM (71) ENDERECO DO DEPOSITANTE.