JP2013030774A - 炭化ケイ素mosfetセル構造およびその形成方法 - Google Patents
炭化ケイ素mosfetセル構造およびその形成方法 Download PDFInfo
- Publication number
- JP2013030774A JP2013030774A JP2012163237A JP2012163237A JP2013030774A JP 2013030774 A JP2013030774 A JP 2013030774A JP 2012163237 A JP2012163237 A JP 2012163237A JP 2012163237 A JP2012163237 A JP 2012163237A JP 2013030774 A JP2013030774 A JP 2013030774A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- doped
- forming
- rung
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title description 17
- 229910010271 silicon carbide Inorganic materials 0.000 title description 17
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 210000000746 body region Anatomy 0.000 claims description 55
- 239000002019 doping agent Substances 0.000 claims description 39
- 125000006850 spacer group Chemical group 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- -1 silicon carbide (SiC) metal oxide Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】各セルは、U字形状をしたウェル(P型)およびウェルの内部に形成された2つの平行なソース(N型)を含む。複数のソースラング(Nにドープされる)が複数の位置においてソースを接続する。2つのラング間の領域がボディ(P型)を含む。これらのフィーチャは、N型基板上に形成されたN型エピタキシャル層上に形成される。コンタクトが、複数のソースラングおよびボディを横切って延び且つ接続する。ゲート酸化膜およびゲートコンタクトが、第1のウェルの脚部および第2の隣接するウェルの脚部の上に重なり、ゲート電圧に応じて導電性を反転させる。MOSFETは、所望の低チャネル抵抗を得るために複数のこれらのセルを備える。セル領域が、製造プロセスのいくつかの状態のところで自己整合技術を使用して形成される。
【選択図】図4
Description
14 ソースコンタクト
16 ゲート酸化膜
18 ゲートコンタクト
20 N+ソース領域
24A P−ウェル
24B P+領域
26 N−エピタキシャルドリフト層
28 N+基板
30 ドレイン
38 MOSFET
39 MOSFET
40 ゲート
40L ゲートストライプ
40R ゲートストライプ
44L ゲートストライプ
46R ゲートストライプ
52L ソースストライプ
54L ソースストライプ
56L ボディ領域
58R ソースストライプ
60R ソースストライプ
62R ボディ領域
70R チャネル領域
72R チャネル領域
80L チャネル領域
82L チャネル領域
90 N−エピタキシャル層
90L ゲート酸化膜層
92L ゲート酸化膜層
94 基板
94R ゲート酸化膜層
96R ゲート酸化膜層
99 ドレインコンタクト
100 パワーMOSFET
104 ドレインコンタクト
108 N+基板
110 N−エピタキシャルドリフト領域
114 P−ウェル
114A 端部壁
114B 端部壁
115 P−ウェル
115A 端部壁
115B 端部壁
118 P+ボディ領域
119 P+ボディ領域
122 N+ソース領域
123 N+ソース領域
124 N+ソース領域
125 N+ソース領域
128 ソースコンタクトストライプ
130 ゲートコンタクト
134 ゲート酸化膜層
139 ILD層
140 ソースコンタクト金属層
142 チャネル領域
214 ドレインコンタクト
216 N+基板
220 N−エピタキシャルドリフト層
224 ハードマスク
224A 垂直側壁
225 ハードマスク
225A 垂直側壁
228 P−ウェル領域
228A P−ウェル領域の上側表面
232 スペーサ
234 N+領域
240 ハードマスク
240A ハードマスク領域
244 レジストストライプ
250 スペーサエクステンション
252 P+ボディ領域
260 ソース領域ストライプ
262 N+ソースラダーラング
270 セルピッチ寸法
274 ユニットセル長さ寸法
290 コンタクト
Claims (10)
- 第1の材料層(110)の内部にウェル(114/115)を形成するステップであって、前記ウェル(114/115)がXY断面平面内で一般にU字形状を有し、前記第1の材料層(110)が第1の導電型にドープされ、前記ウェル(114/115)が第2の導電型にドープされ、前記U字形状をしたウェル(114/115)の直立した脚部間の中間領域(118/119)が第1の導電型にドープされる、ステップと、
前記中間領域(118/119)の内部に第1および第2のソース(122/123/124/125)を形成するステップであって、前記第1および第2のソース(122/123/124/125)がX方向に間隔を空けて設けられ且つ前記第1の導電型にドープされる、ステップと、
前記中間領域(118/119)の内部にボディ領域(118/119)を形成するステップであって、前記ボディ領域(118/119)が前記第1および第2のソース(122/123/124/125)間にあり且つ第2の導電型にドープされる、ステップとを含み、
前記中間領域(118/119)の内部にソースラング(262)を形成するステップと、
前記第1および第2のソース(122/123/124/125)を形成するステップ、前記ボディ領域(118/119)を形成するステップ、および前記ソースラング(262)を形成するステップが、自己整合技術を使用するステップをそれぞれ含み、前記第1および第2のソース(122/123/124/125)をマスキングするステップと、前記第1および第2のソース(122/123/124/125)を接続するラング領域(262)をマスキングするステップと、露出した領域を第2の導電型にカウンタードープするステップとをさらに含み、
ボディ領域(252)が2つの連続するソースラング(262)の間に配置され、各ソースラング(262)が前記X方向に延び、前記ソースラング(262)がZ方向に間隔を空けて設けられ、各ソースラング(262)が前記第1および第2のソース(122/123/124/125/260)に沿った異なる位置において前記第1および第2のソース(122/123/124/125/260)を接続し、
方法がさらに、前記ソースラング(262)と前記ボディ領域(252)との間のコンタクト抵抗を制御するためにソースラング(262)面積とボディ領域(252)面積との比率を決定するステップ
を含む方法。 - 基板(108)の第1の表面上にドレインコンタクト(104)を形成するステップであって、前記基板(108)が第1の導電型にドープされる、ステップと、
前記基板(108)の第2の表面上にエピタキシャル層(110)を形成するステップであって、前記第1の表面が前記第2の表面の反対側であり、前記エピタキシャル層(110)が第1の導電型にドープされ、前記エピタキシャル層(110)が前記第1の材料層(110)からなる、ステップと
をさらに含む、請求項1記載の方法。 - 前記ウェル(114/115)を形成するステップが、
前記エピタキシャル層(110/220)の上側表面の上方に平行に間隔を空けて設けられた第1および第2のマスク(224/225)を形成するステップであって、中心線が前記第1および第2のマスク(224/225)間でZ方向に延びる、ステップと、
前記エピタキシャル層(110/220)の前記上側表面からZ方向およびY方向に延びる前記ウェル(114/115)を形成するために、第2の導電型のドーパントを用いて前記第1および第2のマスク(224/225)間の前記エピタキシャル層(110/220)の露出した表面をカウンタードープするステップと、
を含む、請求項2記載の方法。 - 前記第1および第2のソース(122/123/124/125/260)を形成するステップ、前記ボディ領域(252)を形成するステップ、および前記ソースラング(262)を形成するステップが、
前記それぞれの第1および第2のマスク(224/225)に隣接して第1および第2のスペーサ(232)を形成するステップであって、前記第1および第2のスペーサ(232)が前記ウェル(114/115)のそれぞれの端部領域の上に重なり、前記中心線が前記第1および第2のスペーサ(232)間にある、ステップと、
第2の材料層を形成するために、前記第1の導電型のドーパントを用いて前記第1および第2のスペーサ(232)間の前記ウェル(114/115)の露出した領域をカウンタードープするステップと、
第3のブランケットマスクを形成するステップと、
前記第3のマスク(240)の上方に複数のレジストストライプ(244)を形成するステップであって、各レジストストライプ(244)が前記X方向に延び、前記複数のレジストストライプが前記Z方向に沿って間隔を空けて設けられる、ステップと、
前記第3のマスク(240)から第1および第2のスペーサエクステンション(250)を形成するステップであって、前記第1および第2のスペーサエクステンション(250)が前記それぞれの第1および第2のスペーサ(232)に隣接し、前記中心線が前記第1および第2のスペーサエクステンションの間にある、ステップと、
前記第1および第2のスペーサエクステンション(250)ならびに2つの連続するレジストストライプ(244)によって境界を作られるボディ領域を形成するために、前記第2の導電型のドーパントを用いて前記第1および第2のスペーサエクステンション(250)間の前記第2の材料層の露出した領域をカウンタードープするステップと
を含み、
前記ボディ領域(252)を形成した後で、前記第1および第2のスペーサエクステンション(250)の下の領域が前記第1の導電型の前記それぞれの第1および第2のソース(260)を含み、
前記複数のレジストストライプ(244)の下の領域が前記第1の導電型のドーパントを有するソースラング(262)を各々含み、各ソースラング(262)が前記第1および第2のソース(260)に沿った異なる位置において前記第1および第2のソース(260)を接続する、
請求項3記載の方法。 - 前記第1および第2の導電型の前記ドーパントが、それぞれN導電型のドーパントおよびP導電型のドーパントまたはそれぞれP導電型のドーパントおよびN導電型のドーパントからなる、請求項1記載の方法。
- 各ソースラング(262)の前記面積と各ボディ領域(252)の前記面積との比率が、前記ソースラング(262)のコンタクト抵抗および前記ボディ領域(252)のコンタクト抵抗に応じて決定可能である、請求項1記載の方法。
- コンタクト(290)を形成するステップが、前記ソースラング(262)および前記ボディ領域(252)と接触するニッケル層を形成するステップと、前記ニッケル層の上方にアルミニウム層を形成するステップとを含む、請求項1記載の方法。
- Z方向に延びる材料領域をそれぞれ含む少なくとも1つの第1および第2の半導体セルであって、前記領域がX方向に間隔を空けて設けられる、少なくとも1つの第1および第2の半導体セル
を備え、
前記第1および第2の半導体セルが、
基板(108)と、
前記基板(108)の第1の表面上のドレインコンタクト(104)と、
前記基板(108)の第2の表面上のエピタキシャル層(110)であって、前記第2の表面が前記第1の表面の反対側であり、エピタキシャル層(110)が第1のドーパント種をドープされる、エピタキシャル層と、
前記エピタキシャル層(110)の上側表面からY方向に延び且つ第2のドーパント種をドープされた第1のドープされた領域(118/119)と、
前記X方向に間隔を空けて設けられ、前記第1のドープされた領域(118/119)の内部に配置され且つ前記第1のドーパント種をドープされた第1および第2のソース(122/123)であって、前記第1のドープされた領域(118/119)に対して自己整合式で形成される第1および第2のソース(122/123)と、
前記第1のドープされた領域(118/119)内のソースラング(262)であって、各ソースラング(262)が前記第1および第2のソース(122/123)に沿った異なる位置において前記第1および第2のソース(122/123)を接続し、第1のドープされた領域(118/119/252)と交互になり且つ前記第1および第2のソース(122/123)に対して自己整合式で形成され、前記第1のドーパント種のドーパントを含むソースラング(262)と
をそれぞれ備え、
前記ソースラング(262)の面積および前記第1のドープされた領域(118/119/252)の面積が、前記ソースラング(262)のコンタクト抵抗および前記第1のドープされた領域(118/119/252)のコンタクト抵抗に応じて独立に決定可能である、
半導体デバイス。 - 前記第1のドープされた領域(118/119/252)が、
前記第1の半導体セル内の前記第1および第2のソース(122/123/124/125)の間に延びるウェル(228)であって、前記第2のドーパント種をドープされたウェルと、
前記ウェル(228)の中央領域内で、前記第2のドーパント種をドープされたボディ(252)と、
前記ボディ(252)に対して前記ウェル(228)を自己整合させるために、第3のマスク(240)を使用して形成された前記ウェル(228)および前記ボディ(252)と、
を備え、
前記半導体デバイスの動作中に、チャネル(142)が前記第1の半導体セルの前記ウェルの端部領域(115A)内および前記第2の半導体セルの前記ウェルの近接する端部領域(114B)内に形成される、請求項8記載の半導体デバイス。 - 前記ソースラング(262)の前記面積と前記第1のドープされた領域(252)の前記面積との比率が、前記ソースラング(262)のコンタクト抵抗および前記第1のドープされた領域(252)のコンタクト抵抗に応じて決定可能である、請求項8記載の半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/190,723 US8377756B1 (en) | 2011-07-26 | 2011-07-26 | Silicon-carbide MOSFET cell structure and method for forming same |
US13/190,723 | 2011-07-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013030774A true JP2013030774A (ja) | 2013-02-07 |
JP6588685B2 JP6588685B2 (ja) | 2019-10-09 |
Family
ID=46727102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012163237A Active JP6588685B2 (ja) | 2011-07-26 | 2012-07-24 | 炭化ケイ素mosfetセルの形成方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8377756B1 (ja) |
EP (1) | EP2551912B1 (ja) |
JP (1) | JP6588685B2 (ja) |
BR (1) | BR102012018610B8 (ja) |
CA (1) | CA2783438C (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013042406A1 (ja) * | 2011-09-21 | 2013-03-28 | 三菱電機株式会社 | 電力用半導体装置 |
US8872222B2 (en) * | 2012-02-24 | 2014-10-28 | Macronix International Co., Ltd. | Semiconductor structure and method for forming the same |
DE112014001741T8 (de) * | 2013-03-29 | 2016-02-18 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
US9991376B2 (en) | 2013-09-20 | 2018-06-05 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
US9214572B2 (en) | 2013-09-20 | 2015-12-15 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
US9583482B2 (en) * | 2015-02-11 | 2017-02-28 | Monolith Semiconductor Inc. | High voltage semiconductor devices and methods of making the devices |
US10680067B2 (en) | 2015-09-10 | 2020-06-09 | Institute of Microelectronics, Chinese Academy of Sciences | Silicon carbide MOSFET device and method for manufacturing the same |
CN112993039B (zh) * | 2016-05-24 | 2024-04-05 | 马克西姆综合产品公司 | Ldmos晶体管及相关系统和方法 |
US11088272B2 (en) * | 2017-01-25 | 2021-08-10 | Rohm Co., Ltd. | Semiconductor device |
US10269951B2 (en) | 2017-05-16 | 2019-04-23 | General Electric Company | Semiconductor device layout and method for forming same |
US10497777B2 (en) * | 2017-09-08 | 2019-12-03 | Hestia Power Inc. | Semiconductor power device |
US10354871B2 (en) * | 2017-09-11 | 2019-07-16 | General Electric Company | Sputtering system and method for forming a metal layer on a semiconductor device |
CN109698229B (zh) * | 2017-10-24 | 2022-05-10 | 上海瀚薪科技有限公司 | 半导体功率元件 |
DE102019008556A1 (de) * | 2019-03-14 | 2020-09-17 | Semiconductor Components Industries, Llc | Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren |
US10784373B1 (en) * | 2019-03-14 | 2020-09-22 | Semiconductor Components Industries, Llc | Insulated gated field effect transistor structure having shielded source and method |
US11018228B2 (en) | 2019-08-07 | 2021-05-25 | Fast SiC Semiconductor Incorporated | Silicon carbide semiconductor device |
US10777689B1 (en) * | 2019-10-18 | 2020-09-15 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Silicon-carbide shielded-MOSFET embedded with a trench Schottky diode and heterojunction gate |
US12006591B2 (en) | 2020-03-02 | 2024-06-11 | Ii-Vi Advanced Materials, Llc | Method for preparing an aluminum doped silicon carbide crystal by providing a compound including aluminum and oxygen in a capsule comprised of a first and second material |
JP2023046067A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 半導体装置 |
WO2024160354A1 (en) * | 2023-01-31 | 2024-08-08 | Hitachi Energy Ltd | Power semiconductor device and method for producing a power semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171705A (en) * | 1991-11-22 | 1992-12-15 | Supertex, Inc. | Self-aligned structure and process for DMOS transistor |
JP2000294783A (ja) * | 1999-03-26 | 2000-10-20 | Samsung Electronics Co Ltd | 電力用mosトランジスタ及びその製造方法 |
US20090321746A1 (en) * | 2006-08-09 | 2009-12-31 | Shinsuke Harada | Silicon carbide semiconductor device and method for producing the same |
JP2011066158A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4455565A (en) | 1980-02-22 | 1984-06-19 | Rca Corporation | Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode |
US5342797A (en) | 1988-10-03 | 1994-08-30 | National Semiconductor Corporation | Method for forming a vertical power MOSFET having doped oxide side wall spacers |
EP0587968B1 (en) * | 1992-09-18 | 1996-01-03 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Monolithic integrated bridge transistor circuit and corresponding manufacturing process |
US6204533B1 (en) * | 1995-06-02 | 2001-03-20 | Siliconix Incorporated | Vertical trench-gated power MOSFET having stripe geometry and high cell density |
JPH09213956A (ja) * | 1996-02-07 | 1997-08-15 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
US6072216A (en) | 1998-05-01 | 2000-06-06 | Siliconix Incorporated | Vertical DMOS field effect transistor with conformal buried layer for reduced on-resistance |
EP1120835A2 (en) | 2000-01-26 | 2001-08-01 | Siliconix incorporated | MOSFET and method of manufacturing the same |
US6894345B2 (en) | 2002-07-23 | 2005-05-17 | International Rectifier Corporation | P channel Rad Hard MOSFET with enhancement implant |
CN1723601A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 集成的半桥功率电路 |
JP3931138B2 (ja) | 2002-12-25 | 2007-06-13 | 三菱電機株式会社 | 電力用半導体装置及び電力用半導体装置の製造方法 |
US7074643B2 (en) | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
EP1742271A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power field effect transistor and manufacturing method thereof |
US8154073B2 (en) | 2006-07-14 | 2012-04-10 | Denso Corporation | Semiconductor device |
JP5634001B2 (ja) | 2007-03-28 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
IT1392577B1 (it) * | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
-
2011
- 2011-07-26 US US13/190,723 patent/US8377756B1/en active Active
-
2012
- 2012-07-19 CA CA2783438A patent/CA2783438C/en active Active
- 2012-07-20 EP EP12177404.6A patent/EP2551912B1/en active Active
- 2012-07-24 JP JP2012163237A patent/JP6588685B2/ja active Active
- 2012-07-26 BR BR102012018610A patent/BR102012018610B8/pt active IP Right Grant
-
2013
- 2013-01-14 US US13/740,758 patent/US8507986B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171705A (en) * | 1991-11-22 | 1992-12-15 | Supertex, Inc. | Self-aligned structure and process for DMOS transistor |
JP2000294783A (ja) * | 1999-03-26 | 2000-10-20 | Samsung Electronics Co Ltd | 電力用mosトランジスタ及びその製造方法 |
US20090321746A1 (en) * | 2006-08-09 | 2009-12-31 | Shinsuke Harada | Silicon carbide semiconductor device and method for producing the same |
JP2011066158A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
BR102012018610B8 (pt) | 2020-03-10 |
US8377756B1 (en) | 2013-02-19 |
US20130126971A1 (en) | 2013-05-23 |
JP6588685B2 (ja) | 2019-10-09 |
US20130026559A1 (en) | 2013-01-31 |
EP2551912B1 (en) | 2022-04-20 |
US8507986B2 (en) | 2013-08-13 |
CA2783438A1 (en) | 2013-01-26 |
BR102012018610A2 (pt) | 2013-11-26 |
EP2551912A2 (en) | 2013-01-30 |
BR102012018610B1 (pt) | 2020-02-11 |
CA2783438C (en) | 2020-07-28 |
EP2551912A3 (en) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6588685B2 (ja) | 炭化ケイ素mosfetセルの形成方法 | |
US11515418B2 (en) | Vertical tunneling FinFET | |
US20180033885A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US20070290260A1 (en) | Trench Type Mosfet And Method Of Fabricating The Same | |
KR102068395B1 (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
JP6073719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20150162439A1 (en) | Semiconductor device including a transistor having a low doped drift region and method for the formation thereof | |
US20200135846A1 (en) | Termination structure of MOSFET and fabricating method thereof | |
JP6249571B2 (ja) | 適応電荷平衡mosfet技法 | |
US10818495B2 (en) | Semiconductor devices and methods of making the same | |
US9666485B2 (en) | Method for forming semiconductor device having super-junction structures | |
US20190229213A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4730097B2 (ja) | 電界効果トランジスタ | |
US11640991B2 (en) | Semiconductor device and method for manufacturing the same | |
CN103794477A (zh) | 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法 | |
JP2021007129A (ja) | 半導体装置 | |
JP5926576B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US11908933B2 (en) | Designs for silicon carbide MOSFETs | |
US11101358B2 (en) | Semiconductor device and manufacturing method thereof | |
CN111092113B (zh) | 金氧半场效应晶体管的终端区结构及其制造方法 | |
US20190319106A1 (en) | Semiconductor device comprising 3d channel region and method of manufacturing the same | |
TWI570888B (zh) | 半導體裝置及其製作方法 | |
CN105405882A (zh) | 双沟槽式的功率半导体元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170719 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170728 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190318 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6588685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |