WO2025257916A1 - 光半導体装置及び光半導体装置の製造方法 - Google Patents

光半導体装置及び光半導体装置の製造方法

Info

Publication number
WO2025257916A1
WO2025257916A1 PCT/JP2024/021129 JP2024021129W WO2025257916A1 WO 2025257916 A1 WO2025257916 A1 WO 2025257916A1 JP 2024021129 W JP2024021129 W JP 2024021129W WO 2025257916 A1 WO2025257916 A1 WO 2025257916A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
width
active layer
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/021129
Other languages
English (en)
French (fr)
Inventor
涼子 鈴木
智志 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2024570344A priority Critical patent/JP7710626B1/ja
Priority to PCT/JP2024/021129 priority patent/WO2025257916A1/ja
Publication of WO2025257916A1 publication Critical patent/WO2025257916A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure

Definitions

  • This disclosure relates to an optical semiconductor device and a method for manufacturing an optical semiconductor device.
  • the semiconductor laser disclosed in Patent Document 1 is said to be able to suppress leakage current and achieve uniform laser characteristics by narrowing the distance between the n-type current blocking layer and the active layer with good reproducibility.
  • the width of the active layer is wide relative to the light intensity distribution of the light guided within it, the current injected into both ends of the active layer, where the light intensity is relatively low, does not contribute to light emission and is wasted as leakage current.
  • the current blocking layer structure shown in Patent Document 1 can reduce the leakage current flowing outside the active layer, there is room for improvement in structures where there is a distribution in the injection current required inside the active layer.
  • the present disclosure has been made to solve the above-mentioned problems, and aims to provide an optical semiconductor device and a method for manufacturing an optical semiconductor device that can achieve high photoelectric conversion efficiency even when the active layer width is relatively wide compared to the light intensity distribution of light guided within the active layer.
  • the optical semiconductor device comprises: A substrate; a striped ridge structure including a lower clad layer, an active layer for guiding light, and a first upper clad layer, which are sequentially stacked on the substrate; a buried layer formed so as to fill both side surfaces of the ridge structure; a second upper cladding layer formed on an upper surface of the ridge structure and an upper surface of the buried layer; a stripe-shaped contact layer formed on the upper surface of the second upper clad layer, In at least a portion of the region along the stripe direction, a contact layer width Wc, which is the distance between one end and the other end where the contact layer and the first upper cladding layer contact, is smaller than an active layer width Wa, which is the distance between one end and the other end where the active layer and the buried layer contact in the active layer located immediately below the contact layer.
  • a method for manufacturing an optical semiconductor device includes: a step of sequentially stacking semiconductor layers, including a lower cladding layer, an active layer for guiding light, and a first upper cladding layer, on a substrate by epitaxial crystal growth; forming a striped ridge structure including at least the semiconductor layers; epitaxially growing a burying layer so as to bury both side surfaces of the ridge structure; epitaxially growing a second upper cladding layer and a contact layer on the upper surface of the ridge structure and the upper surface of the buried layer; and processing the contact layer so that, in at least a portion of the region along the stripe direction, a contact layer width Wc, which is the distance between one end and the other end where the contact layer and the first upper cladding layer meet, is smaller than an active layer width Wa, which is the distance between one end and the other end where the active layer and the buried layer meet in the active layer located immediately below the contact layer.
  • the optical semiconductor device has the advantage of being able to provide an optical semiconductor device that can achieve high photoelectric conversion efficiency even in a structure in which the active layer width is relatively wide compared to the intensity distribution of light guided through the active layer.
  • the method for manufacturing an optical semiconductor device according to the present disclosure has the advantage of easily manufacturing an optical semiconductor device that can achieve high photoelectric conversion efficiency, even in a structure in which the active layer width is relatively wide compared to the intensity distribution of light guided through the active layer.
  • FIG. 1 is a top view of an optical semiconductor device according to a first embodiment
  • 2 is a cross-sectional view of the optical semiconductor device according to the first embodiment taken along line II of FIG. 1
  • 2 is a cross-sectional view of the optical semiconductor device according to the first embodiment taken along line II-II of FIG. 1.
  • FIG. 2 is a flowchart illustrating a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 2 is a top view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment;
  • 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 1 is a top view of an optical semiconductor device according to a first embodiment
  • 2 is a cross-sectional view of the optical semiconductor device according to the first embodiment taken along line II of FIG. 1
  • 2 is
  • FIG. 2 is a top view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment; 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 2 is a top view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment
  • 10B is a cross-sectional view taken along line II of FIG. 10A, showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 10B is a cross-sectional view taken along line II-II of FIG. 10A, showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 2 is a top view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment
  • 11B is a cross-sectional view taken along line II of FIG. 11A, showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 11B is a cross-sectional view taken along line II-II of FIG.
  • FIG. 11A showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 2 is a top view showing a mask pattern used in one step of the method for manufacturing the optical semiconductor device according to the first embodiment; FIG.
  • FIG. 2 is a top view showing a mask pattern used in one step of the method for manufacturing the optical semiconductor device according to the first embodiment;
  • FIG. 2 is a top view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment;
  • 13B is a cross-sectional view taken along line II of FIG. 13A, showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 13B is a cross-sectional view taken along line II-II of FIG. 13A, showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 2 is a top view showing a step of a method for manufacturing an optical semiconductor device according to the first embodiment;
  • 14B is a cross-sectional view taken along line II of FIG.
  • FIG. 14A showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • 14B is a cross-sectional view taken along line II-II of FIG. 14A, showing one step of a method for manufacturing an optical semiconductor device according to the first embodiment.
  • FIG. 10 is a diagram illustrating a simulation result of the optical output characteristic.
  • FIG. 10 is a diagram illustrating a simulation result of the optical output characteristic.
  • FIG. 10 is a top view of an optical semiconductor device according to a second embodiment.
  • FIG. 17 is a cross-sectional view taken along line II of FIG. 16 in the optical semiconductor device according to the second embodiment. 17 is a cross-sectional view taken along line II-II of FIG. 16 in the optical semiconductor device according to the second embodiment.
  • FIG. 10 is a flowchart illustrating a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 10 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • FIG. 10 is a top view showing one step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 10 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 10 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • FIG. 10 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 10 is a cross-sectional view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 24B is a cross-sectional view taken along line II of FIG. 24A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • 24B is a cross-sectional view taken along line II-II in FIG. 24A, showing a step in a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 25B is a cross-sectional view taken along line II of FIG. 25A, showing a step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • 25B is a cross-sectional view taken along line II-II in FIG. 25A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 26B is a cross-sectional view taken along line II of FIG. 26A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 26B is a cross-sectional view taken along line II-II in FIG. 26A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 27B is a cross-sectional view taken along line II of FIG. 27A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • 27B is a cross-sectional view taken along line II-II of FIG. 27A, showing a step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 10 is a top view showing one step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 28B is a cross-sectional view taken along line II of FIG. 28A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • 28B is a cross-sectional view taken along line II-II of FIG. 28A, showing a step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 29B is a cross-sectional view taken along line II of FIG. 29A, showing a step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • 29B is a cross-sectional view taken along line II-II of FIG.
  • FIG. 10 is a top view showing a step of a method for manufacturing an optical semiconductor device according to a second embodiment.
  • 30B is a cross-sectional view taken along line II of FIG. 30A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 30B is a cross-sectional view taken along line II-II in FIG. 30A, showing one step of a method for manufacturing an optical semiconductor device according to the second embodiment.
  • FIG. 10 is a diagram illustrating a simulation result of the optical output characteristic.
  • FIG. 10 is a diagram illustrating a simulation result of the optical output characteristic.
  • Fig. 1 is a top view of an optical semiconductor device 100 according to a first embodiment.
  • Fig. 2 is a cross-sectional view of the optical semiconductor device 100 according to the first embodiment taken along line II in Fig. 1.
  • Fig. 3 is a cross-sectional view of the optical semiconductor device 100 according to the first embodiment taken along line II-II in Fig. 1.
  • Examples of the optical semiconductor device 100 shown in Figures 1 to 3 include a semiconductor laser and a semiconductor optical amplifier (SOA).
  • SOA semiconductor optical amplifier
  • the optical semiconductor device 100 has a second electrode 162 whose width varies along the direction of light propagation, and a surface protective film 151 that covers the area other than the second electrode 162.
  • dotted lines indicate the positions of both ends of the active layer 111 located below the second electrode 162
  • dashed lines indicate the positions of both ends of the contact layer 141 located below the second electrode 162.
  • the width of the active layer 111 (hereinafter referred to as the active layer width) is Wa
  • the width of the region where the contact layer 141 and the second electrode 162 contact each other i.e., the width of the contact layer 141 (hereinafter referred to as the contact layer width)
  • Wc the width of the contact layer 141
  • the optical semiconductor device 100 is configured with four regions along the light propagation direction: a first region 184, a second region 185, a third region 186, and a fourth region 187.
  • the active layer width Wa and contact layer width We each have a preset constant width. Furthermore, the active layer width Wa and contact layer width We have the relationship Wa ⁇ Wc, i.e., the active layer width Wa is smaller than the contact layer width Wec.
  • the active layer width Wa and contact layer width Wec have the relationship such that the width of the active layer 111 located directly below the contact layer 141, which has the contact layer width Wec, corresponds to the active layer width Wa.
  • the contact layer width Wc varies along the light propagation direction, specifically, decreases monotonically. That is, in the second region 185, the contact layer 141 narrows in a tapered manner.
  • the active layer width Wa remains constant up to near the center of the second region 185, but changes in the direction beyond the center, specifically, increases monotonically. That is, in the second region 185, the active layer 111 remains constant up to the center, but widens in a tapered manner beyond the center.
  • the active layer width Wa and the contact layer width Wc have the relationship Wa ⁇ Wc, that is, the active layer width Wa is less than or equal to the contact layer width Wc.
  • the contact layer width Wc changes along the light propagation direction, specifically, increases monotonically. That is, in the third region 186, the contact layer 141 expands in a tapered shape.
  • the active layer width Wa also changes along the light propagation direction, specifically, increases monotonically. That is, in the third region 186, the contact layer 141 also expands in a tapered shape.
  • the active layer width Wa and the contact layer width Wc have the relationship Wa ⁇ Wc, that is, the active layer width Wa is greater than or equal to the contact layer width Wc.
  • the active layer width Wa and the contact layer width We each have a predetermined constant width. Furthermore, the active layer width Wa and the contact layer width We have the relationship Wa > We, i.e., the active layer width Wa is greater than the contact layer width We.
  • the optical semiconductor device 100 of embodiment 1 comprises at least a substrate 101, a lower cladding layer 102 formed sequentially on the substrate 101, a striped ridge structure 130 consisting of an active layer 111 for guiding light, and a first upper cladding layer 103, a buried layer 120 formed to embed both side surfaces of the ridge structure 130, a second upper cladding layer 104 formed on the upper surface of the ridge structure 130 and the upper surface of the buried layer 120, a striped contact layer 141 formed on the upper surface of the second upper cladding layer 104, a surface protective film 151 consisting of an insulating film covering the upper surface of the second upper cladding layer 104 other than the contact layer 141, a second electrode 162 formed on the upper surface of the contact layer 141 and the surface protective film 151 and electrically connected to the contact layer 141 through an opening in the surface protective film 151, and a first electrode 161 formed on the back surface of the substrate 101.
  • FIG. 2 is a cross-sectional view of the optical semiconductor device 100 according to embodiment 1 taken along line I-I in FIG. 1, i.e., a cross-sectional view of the third region 186, in which the active layer width Wa is larger than the contact layer width Wc.
  • FIG. 3 is a cross-sectional view of the optical semiconductor device 100 according to embodiment 1 taken along line II-II in FIG. 1, i.e., a cross-sectional view of the second region 185, in which the active layer width Wa is smaller than the contact layer width Wc.
  • the buried layer 120 does not have to be made of only a single material, but may be made of multiple materials. Furthermore, a contact layer 141 may be provided between the second upper cladding layer 104 and the second electrode 162, but this is not required. If the contact layer 141 is not provided, the contact layer width Wc is the width of the portion where the upper surface of the second upper cladding layer 104 and the second electrode 162 contact each other through an opening in the surface protection film 151, which is made of an insulating film.
  • a surface protective film 151 made of an insulating film is formed between the semiconductor layer and the second electrode 162, except for the area where the semiconductor layer made of the second upper cladding layer 104 or contact layer 141 contacts the second electrode 162.
  • the active layer 111 functions as an optical waveguide that guides light.
  • the lower cladding layer 102, the buried layer 120, the first upper cladding layer 103, and the second upper cladding layer 104 function as cladding layers that cover the active layer 111 as an optical waveguide.
  • the lower cladding layer 102 is connected to the substrate 101.
  • the lower cladding layer 102 is connected to the lower surface of the active layer 111.
  • the upper surface of the active layer 111 is connected to the first upper cladding layer 103.
  • the ridge structure 130 may or may not include a substrate 101.
  • the ridge structure 130 includes a lower cladding layer 102, an active layer 111, and a first upper cladding layer 103. Both side surfaces of the ridge structure 130 are buried by a burying layer 120.
  • the bottom surface of the burying layer 120 is connected to the substrate 101 or the lower cladding layer 102.
  • the top surface of the burying layer 120 and the top surface of the first upper cladding layer 103 are connected to the second upper cladding layer 104.
  • the contact layer 141 is connected to the second upper cladding layer 104 through an opening in the surface protective film 151.
  • the width of the opening in the surface protective film 151 is equal to the contact layer width Wc.
  • the second upper cladding layer 104 is connected to the surface protective film 151 in an area other than the opening in the surface protective film 151. In this case, a portion of the contact layer 141 may be connected to the surface protective film 151.
  • the second electrode 162 is electrically connected to the contact layer 141.
  • the second electrode 162 is electrically connected to the second upper clad layer 104 through an opening in the surface protective film 151. In this case, a portion of the second electrode 162 may be connected to the surface protective film 151.
  • the ridge structure 130 is formed in a stripe pattern in the light propagation direction.
  • the light propagation direction i.e., the light guiding direction, is from the first end face 191 to the second end face 192, or from the second end face 192 to the first end face 191.
  • the ridge structure 130 includes an active layer 111.
  • the active layer width Wa does not have to be constant in the light propagation direction. In other words, the active layer width Wa may vary along the light propagation direction. However, for example, as in the case where the optical semiconductor device 100 is composed only of the first region 184, the active layer width Wa may be constant along the light propagation direction.
  • optical semiconductor device 100 does not need to have all four of these regions. It is sufficient for optical semiconductor device 100 to have at least one of third region 186 and fourth region 187, where the active layer width Wa and contact layer width Wc satisfy Wa ⁇ Wc. Furthermore, as long as optical semiconductor device 100 has at least one of third region 186 and fourth region 187, it may or may not have first region 184 or second region 185.
  • the relationship between the full width at half maximum (FWHM; hereafter, FWHM will be referred to as Wf) of the near field pattern (NFP) in the horizontal direction of light, i.e., on the surface of the substrate 101, and the active layer width Wa is Wa ⁇ Wf.
  • the relationship between the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light is Wa>Wf.
  • Semiconductor lasers amplify light through stimulated emission, which emits light identical to the incident light.
  • stimulated emission light is emitted when high-energy electrons transition to a lower energy level. Therefore, stimulated emission can be efficiently achieved by forming a population inversion where there are many electrons in the high-energy band. Because electrons, which act as carriers, are required to form a population inversion, current injection into the active layer 111 is required.
  • the semiconductor laser disclosed in Patent Document 1 improves photoelectric conversion efficiency by improving current injection into the active layer by suppressing leakage current flowing outside the active layer, which differs from the optical semiconductor device of the present disclosure in the principle of improving photoelectric conversion efficiency.
  • the optical semiconductor device 100 in the third region 186 and the fourth region 187, where the full width at half maximum (Wf) of the NFP in the horizontal direction of light and the active layer width (Wa) satisfy the relationship Wa > Wf, there are regions where the light intensity of the light incident on the active layer 111 is half or less.
  • Wf full width at half maximum
  • Wa active layer width
  • the optical semiconductor device 100 is characterized in that when the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa > Wf, the active layer width Wa and the contact layer width Wc satisfy Wa > Wc.
  • the optimal contact layer width Wc for improving photoelectric conversion efficiency varies depending on the relative magnitudes of the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light. Therefore, as shown in Figure 1, it is preferable to change the contact layer width Wc according to the active layer width Wa. Furthermore, as shown in the second region 185 and the third region 186 in Figure 1, the difference between the active layer width Wa and the contact layer width Wc,
  • the contact layer width Wc may be widened to reduce device resistance. Furthermore, in regions where the active layer width Wa is sufficiently larger than the full width at half maximum Wf of the NFP in the horizontal direction of light, the contact layer width Wc may be narrowed to concentrate current injection into the center of the active layer 111, where the light intensity is high. Furthermore, although not shown in Figure 1, in the transition region from the second region 185 to the third region 186, there may be localized regions where Wa ⁇ Wf and Wa > Wc due to manufacturing tolerances.
  • FIG. 4 is a flowchart for explaining a method for manufacturing the optical semiconductor device 100 according to the first embodiment.
  • the method for manufacturing the optical semiconductor device 100 first performs step S1a of preparing a substrate 101.
  • the substrate 101 may be, for example, an InP (indium phosphide) substrate 101.
  • the conductivity type of the substrate 101 may be p-type or n-type.
  • the substrate 101 may be a semi-insulating substrate.
  • step S2a is carried out to form the lower cladding layer 102.
  • the lower cladding layer 102 is formed on the substrate 101.
  • the lower cladding layer 102 is formed by a crystal growth method such as metal organic chemical vapor deposition (MOCVD).
  • the material that constitutes the lower cladding layer 102 is a material that has a refractive index lower than that of the active layer 111, as described below.
  • the material that constitutes the lower cladding layer 102 may be any material that is lattice-matched to the active layer 111, and may be, for example, InP.
  • the conductivity type of InP may be p-type.
  • Zinc (Zn) may be used as a p-type dopant.
  • the conductivity type of InP may be n-type.
  • Sulfur (S) may be used as an n-type dopant.
  • the InP may be undoped.
  • step S3a is carried out to form the active layer 111.
  • the active layer 111 is formed on the lower cladding layer 102. Similar to the method for forming the lower cladding layer 102, the active layer 111 may be formed using the MOCVD method.
  • the material constituting the active layer 111 may be, for example, indium gallium arsenide phosphide (InGaAsP), aluminum gallium indium arsenide (AlGaInAs), indium gallium arsenide (InGaAs), or aluminum indium arsenide (AlInAs).
  • the lower cladding layer 102 and the active layer 111 may be formed simultaneously by the MOCVD method.
  • step S4a is performed to form the first upper cladding layer 103.
  • the first upper cladding layer 103 is formed on the active layer 111. Similar to the method for forming the active layer 111, the first upper cladding layer 103 may be formed using the MOCVD method.
  • the material constituting the first upper cladding layer 103 may be, for example, InP.
  • the conductivity type of InP may be p-type. Zn may be used as a p-type dopant.
  • the conductivity type of InP may be n-type. S may be used as an n-type dopant.
  • the InP may be undoped.
  • the lower cladding layer 102, the active layer 111, and the first upper cladding layer may be formed simultaneously by the MOCVD method.
  • Figure 5 shows a cross-sectional view of the wafer after each of steps S1a to S4a.
  • step S5a is performed, in which etching is performed to form the ridge structure 130.
  • a first processing mask 171 is formed on the first upper cladding layer 103.
  • an insulating film such as a SiO2 film or a SiN film is used.
  • CVD chemical vapor deposition
  • the first processing mask 171 is patterned into a desired shape using photolithography and etching techniques. As shown in FIG. 6A, in a plan view, the shape of the first processing mask 171 does not have to be uniform in width in the light propagation direction. Also, in a plan view, the shape of the first processing mask 171 may be uniform in width in the light propagation direction.
  • the shape of the first processing mask 171 may, for example, have a first active layer region 181 that is uniform in width, a third active layer region 183 that is wider than the first active layer region 181 and uniform in width, and a second active layer region 182 whose width changes in a tapered manner so as to connect the first active layer region 181 and the third active layer region 183. Furthermore, the shape of the first processing mask 171 may, for example, be composed only of the second active layer region 182 that does not have a uniform-width region.
  • the shape of the first processing mask 171 is such that, for example, the second active layer region 182 has a shape that widens from the first active layer region 181 side toward the third active layer region 183 side, but it may also have a shape that widens from the third active layer region 183 side toward the first active layer region 181 side.
  • the shape of the first processing mask 171 may be formed by straight lines or curved lines. Furthermore, the shape of the first processing mask 171 may be formed by a combination of straight lines and curved lines.
  • At least a portion of the active layer width Wa formed in step S5a is wider than the full width at half maximum Wf of the NFP in the horizontal direction of the light.
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of the light may have a relationship of Wa > Wf in all regions along the light propagation direction.
  • Wa ⁇ Wf is assumed in the first region 184 and second region 185
  • Wa > Wf is assumed in the third region 186 and fourth region 187.
  • the first upper cladding layer 103, active layer 111, and lower cladding layer 102 are dry-etched. Specifically, as shown in FIG. 7A, the first upper cladding layer 103, active layer 111, and lower cladding layer 102 are not etched in the area where the first processing mask 171 is located in plan view. On the other hand, the first upper cladding layer 103, active layer 111, and lower cladding layer 102 are etched in the area where the first processing mask 171 is not located in plan view.
  • the first upper cladding layer 103, the active layer 111, and part of the lower cladding layer 102 are etched so that part of the lower cladding layer 102 is exposed.
  • part of the substrate 101 may also be etched through the lower cladding layer 102.
  • wet etching may also be used in addition to the dry etching described above.
  • a ridge structure 130 of the desired shape is formed, consisting of the first upper cladding layer 103, the active layer 111, and the lower cladding layer 102.
  • the ridge structure 130 has a stripe shape in the direction of light propagation. However, the width of the ridge structure 130 changes along the direction of light propagation.
  • step S6a is carried out to form the buried layer 120.
  • the first processing mask 171 is used as a selective growth mask to form the buried layer 120 so as to bury the side surfaces of the ridge structure 130.
  • the bottom surface of the buried layer 120 is in contact with the portion of the lower cladding layer 102 that was not etched when the ridge structure 130 was formed.
  • the bottom surface of the buried layer 120 may also be in contact with the substrate 101.
  • the buried layer 120 may be formed using the MOCVD method.
  • the material forming the buried layer 120 may be, for example, InP.
  • the conductivity type of InP may be changed to p-type or n-type by adding a dopant.
  • Zn may be used as a dopant to change it to p-type.
  • S may be used as a dopant to change it to n-type.
  • Dopants other than these may also be used.
  • semi-insulating InP may be used.
  • Fe may be used as a dopant for insulating InP.
  • the burying layer 120 may be formed by combining multiple layers of InP with different dopants.
  • the burying layer 120 may be formed by combining a first burying layer 121 and a second burying layer 122.
  • the material forming the first burying layer 121 may be semi-insulating InP.
  • the material forming the second burying layer 122 may be n-type InP.
  • the burying layer 120 may be formed by combining three layers: a first burying layer 121, a second burying layer 122, and a third burying layer 123.
  • the material forming the first burying layer 121 may be p-type InP.
  • the material forming the second burying layer 122 may be semi-insulating InP.
  • the material forming the third burying layer 123 may be n-type InP.
  • the buried layer 120 may have a configuration other than that shown in Figures 8B and 8C. Even if the buried layer 120 is composed of multiple layers, they may be formed simultaneously by MOCVD. It is desirable that the buried layer 120 have a current confinement function.
  • step S7a is carried out to form the second upper cladding layer.
  • the first processing mask 171 is first removed. Hydrofluoric acid may be used to remove the first processing mask 171.
  • the second upper cladding layer 104 is formed on the upper surface of the first upper cladding layer 103, i.e., on the upper surface of the ridge structure 130 and the upper surface of the buried layer 120.
  • the second upper cladding layer 104 may be formed using the MOCVD method.
  • the material constituting the second upper cladding layer 104 may be, for example, InP.
  • the conductivity type of InP may be p-type. Zn may be used as a p-type dopant.
  • the conductivity type of InP may be n-type. S may be used as a dopant.
  • the InP may be undoped.
  • step S8a is performed to form the contact layer 141.
  • the contact layer 141 is formed on the second upper cladding layer 104. Similar to the method for forming the second upper cladding layer 104, the contact layer 141 may be formed using the MOCVD method.
  • the material constituting the contact layer 141 may be, for example, InGaAs, InGaAsP, AlInAs, AlGaInAs, or InP.
  • the conductivity type of these materials may be p-type. Zn may be used as a dopant.
  • the conductivity type of these materials may be n-type. S may be used as a dopant. Furthermore, these materials may not be doped.
  • the second upper cladding layer 104 and the contact layer 141 may be formed simultaneously by the MOCVD method.
  • Figure 9 shows a cross-sectional view of the wafer after each of steps S7a to S8a.
  • step S9a is performed to etch the contact layer 141.
  • a second processing mask 172 is formed on the contact layer 141.
  • an insulating film such as a SiO2 film or a SiN film is used.
  • CVD can be used as a method for forming the SiO2 film or the SiN film.
  • the second processing mask 172 is patterned into a desired shape using photolithography and etching techniques. As shown in FIG. 10A, in plan view, the shape of the second processing mask 172 does not have to be uniform in width in the light propagation direction. In plan view, the shape of the second processing mask 172 may be uniform in width in the light propagation direction.
  • it may have a first region 184 that is of equal width, a fourth region 187 that is narrower than the first region 184 and of equal width, a second region 185 that tapers to become narrower relative to the first region 184, and a third region 186 that tapers to become wider relative to the second region 185 and changes so as to be connected to the fourth region 187.
  • it may be composed of at least one of the second region 185 and the third region 186, which do not have an equal-width region.
  • it may be composed of a first region 184, which has an equal width, and a fourth region 187, which has an equal width but is narrower than the first region 184.
  • an equal-width region may be provided between the second region 185 and the third region 186, which have tapered widths.
  • the shape of the second processing mask 172 is defined by four regions in FIG. 10A, it may be a combination of four or more regions.
  • the shape of the second processing mask 172 may be formed by straight lines or curved lines.
  • the shape of the second processing mask 172 may also be formed by a combination of straight lines and curved lines.
  • the second processing mask 172 may be discontinued midway between the first region 184 and the fourth region 187.
  • At least a portion of the contact layer width Wc of the second processing mask formed in step S9a is narrower than the active layer width Wa.
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light have a relationship of Wa > Wf.
  • the second processing mask 172 may be interrupted midway to isolate the first region 184 from the fourth region 187, and in this case, there may be regions where Wa>Wc.
  • the contact layer 241 is dry-etched using the second processing mask 172 described above as a mask. Specifically, as shown in FIG. 11A, the contact layer 241 is not etched in the area where the second processing mask 172 is located in plan view. On the other hand, the contact layer 241 is etched in the area where the second processing mask 172 is not located in plan view. As a result, as shown in FIGS. 11B and 11C, part of the contact layer 241 is etched so that part of the second upper cladding layer 104 is exposed. At this time, part of the second upper cladding layer 104 may be etched through the contact layer 141.
  • wet etching may also be used as an etching method.
  • the etching solution may be tartaric acid, hydrochloric acid, or a mixture of hydrochloric acid and phosphoric acid.
  • step S10a is performed to form a surface protective film 151 made of an insulating film.
  • the surface protective film 151 is first formed on the second upper cladding layer 104 and the contact layer 141.
  • the surface protective film 151 is, for example, either a SiO2 film or a SiN film.
  • the SiO2 film and the SiN film are formed by, for example, CVD.
  • a third processing mask 173 is formed on the surface protective film 151.
  • Photoresist for example, can be used as the material for the third processing mask 173. Any material other than photoresist can be used as long as it can be selectively etched relative to the surface protective film 151.
  • the surface protective film 151 is made of a SiO2 film
  • the third processing mask 173 is made of a SiN film.
  • the third processing mask 173 is patterned into a desired shape using photolithography and etching techniques. As shown in FIG. 12A, in a plan view, the shape of the third processing mask 173 does not have to have an equal width along the direction of light propagation. In a plan view, the shape of the third processing mask 173 may have an equal width along the direction of light propagation.
  • the region shown in FIG. 12A may have a first region 184 that is uniform in width, a fourth region 187 that is wider than the first region 184 and uniform in width, a second region 185 that tapers asymmetrically relative to the first region 184 so that its width increases, and a third region 186 that tapers asymmetrically relative to the second region 185 so that its width decreases and is connected to the fourth region 187.
  • the third processing mask 173 may be composed of at least one of the second region 185 and the third region 186, which do not have a region of equal width.
  • the third processing mask 173 may be a combination of a first region 184 of equal width and a fourth region 187 that is equal width but narrower than the first region 184.
  • a region of equal width may be provided between the second region 185 and the third region 186, each of which has a width that changes in an asymmetrical tapered shape.
  • the shape of the third processing mask 173 is defined by four regions in FIG. 12A, it may be a combination of four or more regions.
  • the shape of the third processing mask 173 may be formed by straight lines or curved lines.
  • the shape of the third processing mask 173 may be formed by a combination of straight lines and curved lines.
  • the third processing mask 173 in order to isolate the first region 184 from the fourth region 187, the third processing mask 173 may have vertical patterns connected in FIGS. 12D and 12E midway between the first region 184 and the fourth region 187.
  • step S11a is performed to etch the surface protective film 151.
  • the surface protective film 151 is dry-etched using the third processing mask 173 described above as a mask. Specifically, the surface protective film 151 is not etched in areas where the third processing mask 173 is located in plan view. On the other hand, the surface protective film 151 is etched in areas where the third processing mask 173 is not located in plan view. As a result, part of the surface protective film 151 is etched so that part of the contact layer 141 is exposed.
  • wet etching may also be used as an etching method. Tartaric acid, hydrochloric acid, or a mixture of hydrochloric acid and phosphoric acid may also be used as an etching solution.
  • the third processing mask 173 is removed by wet etching, as shown in Figures 13A, 13B, and 13C.
  • step S12a is carried out to form the first electrode 161 and the second electrode 162.
  • the first electrode 161 is formed on the back side of the substrate 101
  • the second electrode 162 is formed on the upper surface of the contact layer 141 on the front side of the substrate 101 and on part of the surface of the surface protective film 151.
  • the first electrode 161 and the second electrode 162 are formed by electrolytic plating, vacuum deposition, sputtering, or the like. Examples of materials that can be used to form the first electrode 161 and the second electrode 162 include Au, Ti, and Pt.
  • optical semiconductor device 100 examples include a semiconductor laser and a semiconductor optical amplifier.
  • a semiconductor optical amplifier to which a semiconductor laser serving as a light source is connected from the first region 184 side will be given, and its operation will be described below.
  • the light enters the active layer 111 of the semiconductor optical amplifier.
  • the incident light is amplified within the active layer 111 and travels from the first region 184 towards the fourth region 187. Because the active layer width Wa expands towards the fourth region 187, the light propagating within the active layer 111 also expands in the horizontal direction.
  • the full width at half maximum Wf of the NFP of the light in the horizontal direction and the active layer width Wa become equal.
  • the full width at half maximum (Wf) of the NFP in the horizontal direction of light becomes smaller than the active layer width (Wa). Accordingly, as the active layer width (Wa) increases, the (active layer width (Wa) - contact layer width (Wc)) increases. This allows current to be injected into areas of high light intensity, resulting in high photoelectric conversion efficiency.
  • the optical semiconductor device 100 includes an active layer 111 having an active layer width Wa and a contact layer having a contact layer width Wc.
  • the active layer width Wa is wider than the full width at half maximum Wf of the NFP in the horizontal direction of the light, i.e., Wa>Wf.
  • the active layer width Wa and the contact layer width Wc satisfy Wa>Wc.
  • the contact layer width Wc is smaller than the active layer width Wa, so current is not injected into the region of the active layer 111 where the light intensity is 1/2 or less, making it possible to selectively inject current into areas where the light intensity is high.
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa ⁇ Wf
  • the active layer width Wa and the contact layer width Wc satisfy Wa ⁇ Wc
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa>Wf
  • the active layer width Wa and the contact layer width Wc satisfy Wa>Wc.
  • Figure 15B the improvement in light output is particularly large in the region represented by the following equation (1).
  • the active layer width Wa and the contact layer width Wc are more preferable to set the active layer width Wa and the contact layer width Wc so as to satisfy the formula (1).
  • a region in which the active layer width Wa is larger than the contact layer width Wc is provided in a portion along the light propagation direction, so that it becomes possible to always inject current only into the portion where the light intensity is high, thereby achieving the effect of improving the photoelectric conversion efficiency of the optical semiconductor device.
  • the active layer width Wa is larger than the contact layer width Wc, and the active layer width Wa is larger than the full width at half maximum Wf of the NFP in the horizontal direction of the light.
  • Fig. 16 is a top view of optical semiconductor device 200 according to embodiment 2.
  • Fig. 17 is a cross-sectional view of optical semiconductor device 200 according to embodiment 2 taken along line II in Fig. 16.
  • Fig. 18 is a cross-sectional view of optical semiconductor device 200 according to embodiment 2 taken along line II-II in Fig. 16.
  • the active layer width of the active layer 211 is Wa
  • the width of the region where the bottom surface of the opening in the current blocking layer 222 and the second upper cladding layer 204 connect (hereinafter referred to as the opening width) is Wb.
  • the active layer width Wa and the opening width Wb are related in that the width of the active layer 111 located directly below the opening in the current blocking layer 222, which has opening width Wb, corresponds to the active layer width Wa.
  • first region 288 the region where the active layer width Wa and the opening width Wb are Wa ⁇ Wb is referred to as first region 288, the region where the active layer width Wa and the opening width Wb are Wa>Wb and both the active layer width Wa and the opening width Wb change is referred to as second region 289, and the region where the active layer width Wa and the opening width Wb are Wa>Wb and both the active layer width Wa and the opening width Wb are constant and preset is referred to as third region 290.
  • Examples of the optical semiconductor device 200 shown in Figures 16 to 18 include a semiconductor laser and a semiconductor optical amplifier.
  • the optical semiconductor device 200 has a second electrode 262 covering the surface.
  • the dotted lines indicate the positions of both ends of the active layer 211 located below the second electrode 262
  • the dashed-dotted lines indicate the positions of both ends of the opening of the current blocking layer 222 located below the second electrode 262.
  • the optical semiconductor device 200 comprises a substrate 201, a lower cladding layer 202 formed in sequence on the substrate 201, an active layer 211 for guiding light, and a striped ridge structure 230 consisting of a first upper cladding layer 203, a buried layer 221 formed to bury both side surfaces of the ridge structure 230, and a buried layer 221 formed on the top surface of the ridge structure 230 and the top surface of the buried layer 221, the bottom surface of which is made of the first upper cladding layer 203.
  • the semiconductor device comprises at least a current blocking layer 222 having an opening with an opening width Wb formed therein, a second upper clad layer 204 formed on the upper surface of the first upper clad layer 203 exposed at the bottom of the opening in the current blocking layer 222 and on the upper surface of the current blocking layer 222, a contact layer 241 formed on the upper surface of the second upper clad layer 204, a second electrode 262 formed on the upper surface of the contact layer 241 and electrically connected to the contact layer 241, and a first electrode 261 formed on the back surface of the substrate 201.
  • the buried layer 221 does not have to be made of only a single material, but may be made of multiple materials. Furthermore, a contact layer 241 may be provided between the second upper cladding layer 204 and the second electrode 262, but it is not necessary to provide one.
  • a surface protection film made of an insulating film may be formed between the semiconductor layer and the second electrode 262, except in the area where the semiconductor layer made of the second upper cladding layer 204 or the contact layer 241 is electrically connected to the second electrode 262.
  • the active layer 211 functions as an optical waveguide that guides light.
  • the lower cladding layer 202, the buried layer 221, the first upper cladding layer 203, and the second upper cladding layer 204 function as cladding layers that cover the active layer 211, which acts as an optical waveguide.
  • the lower cladding layer 202 is connected to the substrate 201.
  • the lower cladding layer 202 is connected to the lower surface of the active layer 211.
  • the upper surface of the active layer 211 is connected to the first upper cladding layer 203.
  • the ridge structure 230 may or may not include a substrate 201.
  • the ridge structure 230 includes a lower cladding layer 202, an active layer 211, and a first upper cladding layer 203. Both side surfaces of the ridge structure 230 are buried by a burying layer 221.
  • the bottom surface of the burying layer 221 is connected to the substrate 201 or the lower cladding layer 202.
  • the top surface of the burying layer 221 and the top surface of the first upper cladding layer 203 are connected to the second upper cladding layer 204.
  • the contact layer 241 is connected to the second upper cladding layer 204.
  • the second upper cladding layer 204 may be connected to the surface protective film in an area where the contact layer 241 is not formed. In this case, a portion of the contact layer 241 may be connected to the surface protective film.
  • the second upper cladding layer 204 and the second electrode 262 are electrically connected. A portion of the second electrode 262 may be connected to the surface protective film.
  • the ridge structure 230 is formed in a stripe shape along the light propagation direction.
  • the light propagation direction is from the first end face 291 to the second end face 292, or from the second end face 292 to the first end face 291.
  • the ridge structure 230 includes an active layer 211.
  • the active layer width Wa does not have to be constant along the light propagation direction. In other words, the active layer width Wa may vary along the light propagation direction. Alternatively, the active layer width Wa may be constant along the light propagation direction.
  • first region 288, second region 289, and third region 290 three regions are shown: first region 288, second region 289, and third region 290, but optical semiconductor device 200 does not need to have all three of these regions. It is sufficient to have at least one of second region 289 and third region 290, where the active layer width Wa and opening width Wb satisfy Wa > Wb. As long as it has at least one of second region 289 and third region 290, it may or may not have first region 288.
  • the first region 288 is composed of a region where the active layer width Wa and the opening width Wb are both equal, and a region where the active layer width Wa and the opening width Wb increase in the direction from the first end face 291 to the second end face 292, but this configuration is not necessarily required. In other words, it is sufficient for the region to maintain the relationship Wa ⁇ Wb between the active layer width Wa and the opening width Wb.
  • the second region 289 is configured as a region in which the active layer width Wa and the opening width Wb monotonically increase in the direction from the first end face 291 to the second end face 292, but this configuration is not necessary.
  • the third region 290 is configured as a region in which the active layer width Wa and the opening width Wb are equal, but this configuration is not necessary.
  • the second region 289 and the third region 290 may be regions in which the relationship Wa>Wb is maintained for the active layer width Wa and the opening width Wb.
  • the active layer width Wa and the aperture width Wb satisfy Wa ⁇ Wb
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa ⁇ Wf.
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa>Wf.
  • a feature of the optical semiconductor device 200 according to the second embodiment is that, as shown in Figures 16 to 18, when the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa > Wf, the active layer width Wa and the opening width Wb satisfy Wa > Wb.
  • the opening width Wb be equal to the active layer width Wa in order to minimize heat generation due to resistance from the second electrode 262 to the active layer 211.
  • the optimal aperture width Wb for improving photoelectric conversion efficiency varies depending on the relationship between the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light. Therefore, as shown in Figure 16, it is desirable to change the aperture width Wb depending on the active layer width Wa.
  • , does not have to be constant.
  • the opening width Wb may be widened to reduce device resistance. Furthermore, in regions where the active layer width Wa is sufficiently large relative to the full width at half maximum Wf of the NFP in the horizontal direction of light, the opening width Wb may be narrowed to concentrate and inject current into the center of the active layer 211, where the light intensity is high.
  • Fig. 19 is a flowchart for explaining a manufacturing method of optical semiconductor device 200 according to embodiment 2. Steps S1b to S5b shown in the flowchart of Fig. 19 are performed by the same manufacturing method as in embodiment 1, as shown in Figs. 20, 21A, 21B, 22A, and 22B, respectively. Note that first processing mask 271 shown in Fig. 21A is composed of three regions: first active layer region 281, second active layer region 282, and third active layer region 283.
  • step S6b is carried out to form the buried layer 221.
  • the first processing mask 271 shown in FIG. 23A is used as a selective growth mask to form the buried layer 221 so as to bury the ridge structure 230.
  • the bottom surface of the buried layer 221 is in contact with the portion of the lower cladding layer 202 that was not etched when the ridge structure 230 was formed.
  • the bottom surface of the buried layer 221 may also be in contact with the substrate 201.
  • the buried layer 221 may be formed using the MOCVD method.
  • the material forming the buried layer 221 may be, for example, InP.
  • the conductivity type of InP may be changed to p-type or n-type by adding a dopant.
  • Zn may be used as a dopant to change it to p-type.
  • S may be used as a dopant to change it to n-type.
  • dopants other than these may be used.
  • semi-insulating InP may be used.
  • Fe may be used as a dopant for insulating InP.
  • the burying layer 221 may be formed by combining multiple layers of InP with different dopants. For example, as shown in Figure 8C in embodiment 1, it may be formed by combining a first burying layer 121 and a second burying layer 122.
  • the material forming the first burying layer 121 may be p-type InP.
  • the material forming the second burying layer 122 may be semi-insulating InP.
  • the buried layer 221 may be formed by MOCVD. It is desirable that the buried layer 221 has a current confinement function.
  • step S7b is performed to etch the first processing mask 271.
  • a second processing mask 272 is formed over the entire first processing mask 271 and partially on the buried layer 221. Examples of materials for the second processing mask 272 include photoresist.
  • the second processing mask 272 is patterned into a desired shape using photolithography and etching techniques.
  • the shape of the second processing mask 272 does not have to be uniform in width in the direction of light propagation.
  • the shape of the second processing mask 272 may be uniform in width in the direction of light propagation.
  • it may have a first region 284 that is of equal width, a fourth region 287 that is wider than the first region 284 and of equal width, a second region 285 that tapers from the first region 284 to the third region 286, and a third region 286 that tapers from the second region 285 to the fourth region 287.
  • it may be composed of only the second region 285 and the third region 286, which do not have any regions of equal width.
  • the second region 285 has a shape that narrows in width from the first region 284 side toward the third region 286 side, but it may also have a shape that narrows in width from the third region 286 side toward the first region 284 side.
  • the shape of the second processing mask 272 may be formed by straight lines or curved lines.
  • the shape of the second processing mask 272 may also be formed by a combination of straight lines and curved lines.
  • At least a portion of the active layer width Wa formed in step S7b is wider than the full width at half maximum Wf of the NFP in the horizontal direction of light.
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light may be Wa > Wf in all regions.
  • Wa ⁇ Wf is assumed in the first region 284 and second region 285, and Wa > Wf is assumed in the third region 286 and fourth region 287.
  • the mask width Wp of the second processing mask 272 is such that the active layer width Wa and mask width Wp satisfy Wa ⁇ Wp in the first region 284 and second region 285, and Wa>Wp in the third region 286 and fourth region 287.
  • the active layer width Wa and mask width Wp are both equal in the first region 284 and fourth region 287.
  • the active layer width Wa and mask width Wp vary in the second region 285 and third region 286. In the first region 284 and second region 285, Wa-Wp ⁇ 0.
  • Wa - Wp > 0.
  • Wa ⁇ Wf the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light
  • Wa - Wp ⁇ 0.
  • Wa > Wf Wa - Wp > 0.
  • Wa ⁇ Wf and Wa > Wp there may be localized regions where Wa ⁇ Wf and Wa > Wp.
  • the first processing mask 271 is etched using the second processing mask 272 described above as a mask. Specifically, as shown in FIG. 24A, the first processing mask 271 is not etched in the area where the second processing mask 272 is arranged in plan view. On the other hand, the first processing mask 271 is etched in the area where the second processing mask 272 is not arranged in plan view. As a result, as shown in FIGS. 25A, 25B, and 25C, part of the first processing mask 271 is etched so that part of the first upper cladding layer 203 is exposed.
  • wet etching may also be used as an etching method.
  • the second processing mask 272 is removed by wet etching.
  • the opening width Wb of the first processing mask 271 after etching satisfies Wa ⁇ Wb in the first region 284 and the second region 285.
  • the active layer width Wa and the aperture width Wb satisfy Wa > Wb.
  • Wa ⁇ Wf the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of the light
  • Wa - Wb 0.
  • Wa > Wf the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of the light
  • Wa - Wb 0.
  • step S8b is carried out to form the current blocking layer 222.
  • the first processing mask 271 is used as a selective growth mask to form the current blocking layer 222 on the buried layer 221 and part of the first upper cladding layer 203.
  • the current blocking layer 222 may be formed using the MOCVD method.
  • the material constituting the current blocking layer 222 may be, for example, InP.
  • the conductivity type of InP may be changed to p-type or n-type by adding a dopant.
  • Zn may be used as a dopant to change it to p-type.
  • S may be used as a dopant to change it to n-type.
  • Dopants other than these may also be used.
  • semi-insulating InP may be used.
  • Fe may be used as a dopant for semi-insulating InP.
  • the current blocking layer 222 may be formed by combining multiple layers of InP with different dopants. It is desirable that the buried layer 221 and the current blocking layer 222, in combination, have a current confinement function. As shown in Figures 28A, 28B, and 28C, after the current blocking layer 222 is formed, the first processing mask 271 is removed by wet etching.
  • step S9b is performed to form the second upper cladding layer 204
  • step S10b is performed to form the contact layer 241.
  • Steps S9b and S10b are similar to steps S7a and S8a in embodiment 1, as shown in Figures 29A, 29B, and 29C.
  • step S11b is performed to etch the contact layer 241.
  • the contact layer 241 is etched in any desired area, such as to form isolation between devices.
  • the etching method is the same as step S9a in embodiment 1. However, no restrictions are placed on the shape of the contact layer 241 or the shape of the processing mask.
  • process S12b is performed to form a surface protective film made of an insulating film
  • process S13b is performed to etch the surface protective film
  • process S14b is performed to form the first electrode 261 and the second electrode 262.
  • the surface protective film is etched in optional areas such as those for forming isolation between devices.
  • the etching method and the location where the surface protective film is formed are the same as in etching process S9a in embodiment 1. However, no restrictions are placed on the shape of the surface protective film or the shape of the processing mask.
  • a first electrode 261 and a second electrode 262 are formed using a manufacturing method similar to step S12a for forming electrodes in embodiment 1.
  • optical semiconductor device 200 examples include a semiconductor laser and a semiconductor optical amplifier.
  • a semiconductor optical amplifier connected to a semiconductor laser, which is a light source, from the first region 288 side will be taken as an example, and its operation will be described below.
  • the light enters the active layer 211 of the semiconductor optical amplifier.
  • the incident light is amplified within the active layer 211 and travels from the first region 288 towards the third region 290. Because the active layer width Wa expands towards the third region 290, the light propagating within the active layer 211 also expands in the horizontal direction.
  • the full width at half maximum Wf of the NFP of the light in the horizontal direction and the active layer width Wa become equal.
  • the full width at half maximum Wf of the NFP in the horizontal direction of light becomes smaller than the active layer width Wa.
  • the opening width Wb becomes narrower relative to the active layer width Wa. This allows current to be injected into regions with high light intensity, achieving high photoelectric conversion efficiency.
  • Optical semiconductor device 200 includes active layer 211 having active layer width Wa and current blocking layer 222 having aperture width Wb.
  • Active layer 211 in optical semiconductor device 200 has a region, at least in a portion along the light propagation direction, where active layer width Wa is wider than full width at half maximum Wf of NFP in the horizontal direction of light, i.e., where Wa>Wf.
  • Wa>Wf In the region where active layer width Wa and full width at half maximum Wf of NFP in the horizontal direction of light satisfy Wa>Wf, at least in a portion along the light propagation direction, there is a region where active layer width Wa and aperture width Wb satisfy Wa>Wb.
  • the opening width Wb is narrower than the active layer width Wa. Therefore, current is not injected into the region of the active layer 211 where the light intensity is 1/2 or less, and current can be selectively injected into the portion with high light intensity.
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa ⁇ Wf
  • the active layer width Wa and the opening width Wb satisfy Wa ⁇ Wb
  • the active layer width Wa and the full width at half maximum Wf of the NFP in the horizontal direction of light satisfy Wa>Wf
  • the active layer width Wa and the opening width Wb satisfy Wa>Wb.
  • the improvement in light output is particularly large in the region represented by the following equation (2).
  • the effect of improving the light output is even greater in the region represented by the following formula (3).
  • the active layer width Wa and the opening width Wb are preferable to set the active layer width Wa and the opening width Wb so as to satisfy the formula (3).
  • a region in which the active layer width Wa is larger than the opening width Wb is provided in a portion along the light propagation direction, so that it becomes possible to always inject current only into the portion where the light intensity is high, thereby achieving the effect of improving the photoelectric conversion efficiency of the optical semiconductor device.
  • the active layer width Wa is larger than the aperture width Wb, and the active layer width Wa is larger than the full width at half maximum Wf of the NFP in the horizontal direction of the light.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示の光半導体装置（１００）は、基板（１０１）上の下部クラッド層（１０２）、活性層（１１１）、第一上部クラッド層（１０３）からなるストライプ状のリッジ構造（１３０）と、リッジ構造（１３０）の両側面を埋め込む埋め込み層（１２０）と、リッジ構造（１３０）の上面及び埋め込み層（１２０）の上面に形成された第二上部クラッド層（１０４）と、第二上部クラッド層（１０４）の上面に形成されたストライプ状のコンタクト層（１４１）と、を備え、ストライプ方向に沿った少なくとも一部の領域において、コンタクト層（１４１）と第一上部クラッド層（１０３）が接する一方の端部と他方の端部の間の距離であるコンタクト層幅Ｗｃがコンタクト層（１４１）の直下に位置する活性層（１１１）と埋め込み層（１２０）が接する一方の端部と他方の端部の間の距離である活性層（１１１）の活性層幅Ｗａよりも小さいことを特徴とする。

Description

光半導体装置及び光半導体装置の製造方法
　本開示は、光半導体装置及び光半導体装置の製造方法に関する。
　半導体レーザ、半導体光増幅器などでは、活性層に電流を注入することによって光を生成及び増幅する。活性層に注入されず光の生成及び増幅に寄与しない電流、すなわちリーク電流は、活性層への電流注入量を減少させるだけではなく、デバイス温度を上昇させる。デバイス温度が上昇すると、キャリアオーバーフローにより光出力が減少するという不具合が発生する。したがって、活性層への電流注入効率の改善は、発光デバイスにおける光出力向上の有効な手段である。
　例えば、特許文献１に開示される半導体レーザでは、ｎ型電流ブロック層の活性層に対する距離を狭くかつ再現性良く実現することで、リーク電流を抑制し、均一なレーザ特性が得られるとされている。
特許第４０４０６６３号公報
　しかしながら、活性層内を導波する光の光強度分布に対して活性層幅が広い場合は、光強度が相対的に小さい活性層の両端部に注入された電流は、発光に寄与せずリーク電流として無駄に消費される。特許文献１に示されるような電流ブロック層構造では、活性層の外部を流れるリーク電流は改善できるものの、活性層の内部で必要とされる注入電流に分布があるような構造に対しては、改善の余地がある。
　本開示は、上記のような課題を解決するためになされたものであり、活性層内を導波する光の光強度分布に対して活性層幅が相対的に広い場合であっても、高い光電変換効率を実現できる光半導体装置及び光半導体装置の製造方法を提供することを目的とする。
　本開示に係る光半導体装置は、
　基板と、
　前記基板上に順次積層された下部クラッド層、光を導波する活性層、第一上部クラッド層からなるストライプ状のリッジ構造と、
　前記リッジ構造の両側面を埋め込むように形成された埋め込み層と、
　前記リッジ構造の上面及び前記埋め込み層の上面に形成された第二上部クラッド層と、
　前記第二上部クラッド層の上面に形成されたストライプ状のコンタクト層と、を備え、
　ストライプ方向に沿った少なくとも一部の領域において、前記コンタクト層と前記第一上部クラッド層が接する一方の端部と他方の端部の間の距離であるコンタクト層幅Ｗｃが前記コンタクト層の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である活性層幅Ｗａよりも小さいことを特徴とする。
　本開示に係る光半導体装置の製造方法は、
　基板上に下部クラッド層、光を導波する活性層、第一上部クラッド層からなる各半導体層をエピタキシャル結晶成長により順次積層する工程と、
　前記各半導体層を少なくとも含むストライプ状のリッジ構造を形成する工程と、
　前記リッジ構造の両側面を埋め込むように埋め込み層をエピタキシャル結晶成長する工程と、
　前記リッジ構造の上面及び前記埋め込み層の上面に第二上部クラッド層及びコンタクト層をエピタキシャル結晶成長する工程と、
　ストライプ方向に沿った少なくとも一部の領域において、前記コンタクト層と前記第一上部クラッド層が接する一方の端部と他方の端部の間の距離であるコンタクト層幅Ｗｃが前記コンタクト層の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である活性層幅Ｗａよりも小さくなるように加工する工程と、を備える。
　本開示に係る光半導体装置によれば、活性層を導波する光の強度分布に対して活性層幅が相対的に広い構造においても、高い光電変換効率を実現できる光半導体装置を提供することができるという効果を奏する。
　本開示に係る光半導体装置の製造方法によれば、活性層を導波する光の強度分布に対して活性層幅が相対的に広い構造においても、高い光電変換効率を実現できる光半導体装置を容易に製造できるという効果を奏する。
実施の形態１に係る光半導体装置の上面図である。 実施の形態１に係る光半導体装置における図１の線分Ｉ－Ｉに沿った断面図である。 実施の形態１に係る光半導体装置における図１の線分ＩＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法のフローチャートを表す図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１０Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１０Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１１Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１１Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１２Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１２Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程で使用するマスクパターンを表す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程で使用するマスクパターンを表す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１３Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１３Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１４Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態１に係る光半導体装置の製造方法の一工程を示し、図１４Ａの線分ＩＩ－ＩＩに沿った断面図である。 光出力特性のシミュレーション結果を表す図である。 光出力特性のシミュレーション結果を表す図である。 実施の形態２に係る光半導体装置の上面図である。 実施の形態２に係る光半導体装置における図１６の線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置における図１６の線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法を表すフローチャート図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２４Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２４Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２５Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２５Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２６Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２６Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２７Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２７Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２８Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２８Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２９Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図２９Ａの線分ＩＩ－ＩＩに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示す上面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図３０Ａの線分Ｉ－Ｉに沿った断面図である。 実施の形態２に係る光半導体装置の製造方法の一工程を示し、図３０Ａの線分ＩＩ－ＩＩに沿った断面図である。 光出力特性のシミュレーション結果を表す図である。 光出力特性のシミュレーション結果を表す図である。
　以下、本開示の実施の形態を説明する。なお、特に言及しない限り、以下の図面において同一または対応する部分には同一の参照番号を付し、その説明は繰り返さない。
実施の形態１．
＜実施の形態１に係る光半導体装置の構成＞
　図１は、実施の形態１に係る光半導体装置１００の上面図である。図２は、実施の形態１に係る光半導体装置１００における図１の線分Ｉ－Ｉに沿った断面図である。図３は、実施の形態１に係る光半導体装置１００における図１の線分ＩＩ－ＩＩに沿った断面図である。
　図１から図３に示す光半導体装置１００として、たとえば、半導体レーザ及び半導体光増幅器（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｐｔｉｃａｌ　Ａｍｐｌｉｆｉｅｒ：ＳＯＡ）がそれぞれ一例として挙げられる。
　実施の形態１に係る光半導体装置１００は、図１の上面図に示すように、光の伝搬方向に沿って幅が変化する第二電極１６２と、第二電極１６２以外の部分を覆う表面保護膜１５１と、を有する。図１中で点線は、第二電極１６２よりも下側に設けられた活性層１１１の両端部の位置を表し、一点鎖線は、同じく第二電極１６２よりも下側に設けられたコンタクト層１４１の両端部の位置を表す。
　図１において、活性層１１１の幅（以下、活性層幅と呼ぶ）をＷａ、コンタクト層１４１と第二電極１６２が接する領域の幅、つまりコンタクト層１４１の幅（以下、コンタクト層幅と呼ぶ）をＷｃとしている。
　実施の形態１に係る光半導体装置１００は一例として、図１の上面図に示すように、光の伝搬方向に沿って、第一領域１８４、第二領域１８５、第三領域１８６、第四領域１８７の四つの領域で構成される。
　第一領域１８４では、活性層幅Ｗａ及びコンタクト層幅Ｗｃはそれぞれ予め設定された一定の幅を有する。さらに、活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ＜Ｗｃ、つまり、活性層幅Ｗａはコンタクト層幅Ｗｃよりも小さいという関係がある。なお、活性層幅Ｗａ及びコンタクト層幅Ｗｃは、コンタクト層幅Ｗｃであるコンタクト層１４１の直下に位置する活性層１１１の幅が活性層幅Ｗａに対応するという関係にある。
　第一領域１８４に接続する第二領域１８５では、コンタクト層幅Ｗｃは、光の伝搬方向に沿って変化、具体的には単調に減少する。つまり、第二領域１８５では、コンタクト層１４１はテーパー状に狭まる。一方、活性層幅Ｗａは第二領域１８５の中央付近までは一定の幅であるが、中央付近よりもさらに進んだ方向では変化、具体的には、単調に増加する。つまり、第二領域１８５では、活性層１１１は中央部分までは一定の幅であるが、中央部分より進んだ方向ではテーパー状に広がる。第二領域１８５では、活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ≦Ｗｃ、つまり、活性層幅Ｗａはコンタクト層幅Ｗｃ以下であるという関係がある。
　第二領域１８５に接続する第三領域１８６では、コンタクト層幅Ｗｃは、光の伝搬方向に沿って変化、具体的には単調に増加する。つまり、第三領域１８６では、コンタクト層１４１はテーパー状に広がる。一方、活性層幅Ｗａも光の伝搬方向に沿って変化、具体的には単調に増加する。つまり、第三領域１８６ではコンタクト層１４１もテーパー状に広がる。第三領域１８６では、活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ≧Ｗｃ、つまり、活性層幅Ｗａはコンタクト層幅Ｗｃ以上であるという関係がある。
　第四領域１８７では、活性層幅Ｗａ及びコンタクト層幅Ｗｃはそれぞれ予め設定された一定の幅を有する。さらに、活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ＞Ｗｃ、つまり、活性層幅Ｗａはコンタクト層幅Ｗｃよりも大きいという関係がある。
　実施の形態１に係る光半導体装置１００は、図２及び３の断面図にそれぞれ示すように、基板１０１と、基板１０１上に順次形成された下部クラッド層１０２と、光を導波する活性層１１１と、第一上部クラッド層１０３とからなるストライプ状のリッジ構造１３０と、リッジ構造１３０の両側面を埋め込むように形成された埋め込み層１２０と、リッジ構造１３０の上面及び埋め込み層１２０の上面に形成された第二上部クラッド層１０４と、第二上部クラッド層１０４の上面に形成されたストライプ状のコンタクト層１４１と、コンタクト層１４１以外の第二上部クラッド層１０４の上面を覆う絶縁膜からなる表面保護膜１５１と、コンタクト層１４１の上面及び表面保護膜１５１上に形成され表面保護膜１５１の開口部を介してコンタクト層１４１と電気的に接続する第二電極１６２と、基板１０１の裏面側に形成された第一電極１６１と、を少なくとも備える。なお、ストライプ状とは、対象となる形状が光の導波方向に延びる状態を意味する。
　図２は実施の形態１に係る光半導体装置１００における図１の線分Ｉ－Ｉに沿った断面図、すなわち第三領域１８６の断面図であり、活性層幅Ｗａはコンタクト層幅Ｗｃよりも大きい。図３は実施の形態１に係る光半導体装置１００における図１の線分ＩＩ－ＩＩに沿った断面図、すなわち第二領域１８５の断面図であり、活性層幅Ｗａはコンタクト層幅Ｗｃよりも小さい。
　埋め込み層１２０は単一材料からのみ構成される必要はなく、複数の材料によって構成されていてもよい。また、第二上部クラッド層１０４と第二電極１６２の間にコンタクト層１４１を設けても良いが、設けなくても良い。コンタクト層１４１を設けない場合は、コンタクト層幅Ｗｃは、絶縁膜からなる表面保護膜１５１の開口部を介して、第二上部クラッド層１０４の上面と第二電極１６２が接する部位の幅となる。
　第二上部クラッド層１０４またはコンタクト層１４１からなる半導体層と第二電極１６２が接する部位以外は、半導体層と第二電極１６２との間に絶縁膜からなる表面保護膜１５１が形成されている。
　活性層１１１は光を導波する光導波路として機能する。下部クラッド層１０２と、埋め込み層１２０と、第一上部クラッド層１０３と、第二上部クラッド層１０４とは、光導波路としての活性層１１１を覆うクラッド層として機能する。
　下部クラッド層１０２は基板１０１上に接続されている。下部クラッド層１０２は活性層１１１の下面と接続されている。活性層１１１の上面は第一上部クラッド層１０３と接続されている。
　リッジ構造１３０は基板１０１を含んでいてもよく、また、基板１０１を含んでなくてもよい。リッジ構造１３０は、下部クラッド層１０２と、活性層１１１と、第一上部クラッド層１０３とを含む。リッジ構造１３０の両側面は、埋め込み層１２０によって埋め込まれている。埋め込み層１２０の底面は、基板１０１または下部クラッド層１０２と接続している。埋め込み層１２０の上面及び第一上部クラッド層１０３の上面は、第二上部クラッド層１０４と接続されている。
　実施の形態１に係る光半導体装置１００がコンタクト層１４１を有する場合、コンタクト層１４１は、表面保護膜１５１の開口部を介して、第二上部クラッド層１０４と接続されている。表面保護膜１５１の開口部の幅は、コンタクト層幅Ｗｃと等しい。第二上部クラッド層１０４は、表面保護膜１５１の開口部以外の領域において、表面保護膜１５１と接続されている。この場合、コンタクト層１４１の一部と表面保護膜１５１とが接続されていてもよい。
　実施の形態１に係る光半導体装置１００がコンタクト層１４１を有する場合は、第二電極１６２はコンタクト層１４１に電気的に接続する。一方、光半導体装置１００がコンタクト層１４１を有さない場合は、表面保護膜１５１の開口部を介して、第二電極１６２は第二上部クラッド層１０４に電気的に接続する。この場合、第二電極１６２の一部が表面保護膜１５１と接続されていてもよい。
　図１に示されるように、リッジ構造１３０は、光の伝搬方向に対してストライプ状に形成される。光の伝搬方向、つまり光の導波方向は、第一端面１９１から第二端面１９２、または第二端面１９２から第一端面１９１に向かう方向である。リッジ構造１３０には活性層１１１が含まれる。図１に示されるように、活性層幅Ｗａは光の伝搬方向に対して一定でなくてもよい。つまり、活性層幅Ｗａは光の伝搬方向に沿って変化していてもよい。ただし、たとえば、光半導体装置１００が第一領域１８４のみで構成される場合のように、活性層幅Ｗａは光の伝搬方向に沿って一定であってもよい。
　図１に示される実施の形態１に係る光半導体装置１００の一例では、第一領域１８４、第二領域１８５、第三領域１８６、及び第四領域１８７が示されているが、光半導体装置１００はこの四つの領域の全ての領域を有している必要はない。光半導体装置１００が、活性層幅Ｗａ及びコンタクト層幅ＷｃがＷａ≧Ｗｃとなる第三領域１８６及び第四領域１８７のうち少なくとも一つの領域を有していればよい。また、光半導体装置１００が第三領域１８６及び第四領域１８７のうち少なくとも一つを有していれば、第一領域１８４または第二領域１８５を有していてもよく、また有していなくてもよい。
　活性層幅Ｗａ及びコンタクト層幅ＷｃがＷａ≦Ｗｃとなる第一領域１８４及び第二領域１８５では、光の水平方向、すなわち基板１０１の表面に光の水平方向のニアフィールドパターン（Ｎｅａｒ　Ｆｉｅｌｄ　Ｐａｔｔｅｒｎ：ＮＦＰ）の半値全幅（Ｆｕｌｌ　Ｗｉｄｔｈ　ａｔ　Ｈａｌｆ　Ｍａｘｉｍｕｍ：ＦＷＨＭ、以下、半値全幅ＦＷＨＭをＷｆと呼ぶ）と活性層幅Ｗａの関係はＷａ≦Ｗｆとなる。また、活性層幅Ｗａ及びコンタクト層幅ＷｃがＷａ＞Ｗｃとなる第三領域１８６及び第四領域１８７では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅Ｗｆの関係はＷａ＞Ｗｆとなる。
　半導体レーザでは、入射された光と同じ光を放出する誘導放出により光を増幅する。誘導放出では、高準位のエネルギーの電子が低準位のエネルギー準位に遷移する際に光を放出する。したがって、高準位のエネルギー帯に電子が多く存在する反転分布を形成することで効率よく誘導放出を生じさせることができる。反転分布の形成にはキャリアである電子が必要であるため、活性層１１１への電流注入が必要である。
　実施の形態１に係る光半導体装置１００では、図１及び図３に示されるように、光の水平方向のＮＦＰの半値全幅Ｗｆと活性層幅Ｗａに、Ｗｆ≧Ｗａの関係がある第一領域１８４及び第二領域１８５においては、活性層１１１の全体に水平方向の光強度として１／２以上の光が入射する。したがって、活性層１１１の全体に効率よく電流を注入することで光電変換効率の改善が得られる。ちなみに、特許文献１に開示される半導体レーザでは、活性層外へ流れるリーク電流を抑制することで活性層への電流注入を改善することにより、光電変換効率を改善している点で、本開示の光半導体装置とは光電変換効率の改善の原理が異なる。
　実施の形態１に係る光半導体装置１００では、図１及び図２に示されるように、光の水平方向のＮＦＰの半値全幅Ｗｆ及び活性層幅Ｗａが、Ｗａ＞Ｗｆの関係がある第三領域１８６、及び第四領域１８７においては、活性層１１１に入射される光が光強度として１／２以下となる領域が生じる。上述のとおり、光は誘導放出により生成されることから、入射される光の光強度が大きい領域では高エネルギー準位の電子を多く使用するが、入射される光の光強度が小さい領域では高エネルギー準位の電子をそれほど多く必要としない。したがって、活性層１１１に均一に電流が注入された場合は、光強度が小さい活性層１１１の両端部では注入した電流が光に変換されず、熱として消費されてしまう。上述の理由から、従来の光半導体装置においては、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅Ｗｆが、Ｗａ＞Ｗｆの関係となる場合において改善の余地がある。
　ここで、実施の形態１に係る光半導体装置１００の特徴は、図１から図３に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆとなる場合において、活性層幅Ｗａ及びコンタクト層幅ＷｃがＷａ＞Ｗｃとなる点である。
　特許文献１及び本開示の図３に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆとなる場合は、第二電極１６２から活性層１１１までの抵抗による発熱を最小にするため、半導体層と第二電極１６２の間の接触面積、つまりコンタクト層幅Ｗｃを広くすることが望ましい。
　しかしながら、図１及び図２に示されるとおり、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＜Ｗｆとなる場合は、光強度が１／２以下の光しか入射しない活性層１１１の両端部への電流注入を抑制することが有効である。つまり、コンタクト層幅Ｗｃを活性層幅Ｗａよりも小さくする、つまり、Ｗａ＞Ｗｃとすることにより、効率的に誘導放出を起こすことが可能となる。
　活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅Ｗｆの大小関係によって、光電変換効率を向上させるために最適なコンタクト層幅Ｗｃは変わる。したがって、図１に示されるとおり、活性層幅Ｗａに応じてコンタクト層幅Ｗｃを変えることが好適である。また、図１の第二領域１８５及び第三領域１８６に示されているとおり、活性層幅Ｗａとコンタクト層幅Ｗｃとの差分値である｜Ｗａ－Ｗｃ｜は一定でなくてもよい。
　活性層幅Ｗａが光の水平方向のＮＦＰの半値全幅Ｗｆに対して十分小さい領域においては、素子抵抗の低減のためコンタクト層幅Ｗｃを広くしてもよい。また、光の水平方向のＮＦＰの半値全幅Ｗｆに対して十分に大きい領域においては、光強度の大きい活性層１１１の中央部に電流を集中して注入するため、コンタクト層幅Ｗｃを狭くしてもよい。また、図１に図示していないが、第二領域１８５から第三領域１８６への遷移領域において、製造公差の都合上、局所的にＷａ≦Ｗｆ、かつＷａ＞Ｗｃとなる領域が発生していてもよい。
＜実施の形態１に係る光半導体装置の製造方法＞
　図４は、実施の形態１に係る光半導体装置１００の製造方法を説明するためのフローチャートである。
　図４に示すように、実施の形態１に係る光半導体装置１００の製造方法では、まず、基板１０１を準備する工程Ｓ１ａを実施する。基板１０１は、たとえば、ＩｎＰ（インジウムリン）基板１０１であってもよい。基板１０１の導電型はｐ型でもよく、またはｎ型でもよい。さらに、基板１０１は半絶縁性基板であってもよい。
　次に、下部クラッド層１０２を形成する工程Ｓ２ａを実施する。工程Ｓ２ａでは、下部クラッド層１０２を基板１０１上に形成する。下部クラッド層１０２は、有機金属気相成長法（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）等の結晶成長法によって形成される。
　下部クラッド層１０２を構成する材料は、後述するように活性層１１１の屈折率よりも低い屈折率を有する材料である。下部クラッド層１０２を構成する材料は、活性層１１１と格子整合する材料であればよく、たとえば、ＩｎＰであってもよい。ＩｎＰの導電型は、ｐ型であってもよい。ｐ型ドーパントとして、亜鉛（Ｚｎ）を用いてもよい。ＩｎＰの導電型は、ｎ型であってもよい。ｎ型ドーパントとして、硫黄（Ｓ）を用いてもよい。さらに、ＩｎＰは、ドーピングされていなくてもよい。
　次に、活性層１１１を形成する工程Ｓ３ａを実施する。工程Ｓ３ｂでは、活性層１１１を下部クラッド層１０２上に形成する。下部クラッド層１０２を形成する方法と同様に、ＭＯＣＶＤ法を用いて活性層１１１が形成されてもよい。活性層１１１を構成する材料は、たとえば、インジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）、アルミニウムガリウムインジウムヒ素（ＡｌＧａＩｎＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、アルミニウムインジウムヒ素（ＡｌＩｎＡｓ）であってもよい。下部クラッド層１０２及び活性層１１１は、ＭＯＣＶＤ法によって同時に形成されてもよい。
　次に、第一上部クラッド層１０３を形成する工程Ｓ４ａを実施する。工程Ｓ４ｂでは、第一上部クラッド層１０３を活性層１１１上に形成する。活性層１１１を形成する方法と同様に、ＭＯＣＶＤ法を用いて第一上部クラッド層１０３が形成されてもよい。第一上部クラッド層１０３を構成する材料は、たとえば、ＩｎＰであってもよい。ＩｎＰの導電型は、ｐ型であってもよい。ｐ型ドーパントとして、Ｚｎを用いてもよい。ＩｎＰの導電型は、ｎ型であってもよい。ｎ型ドーパントとして、Ｓを用いてもよい。さらに、ＩｎＰは、ドーピングされていなくてもよい。下部クラッド層１０２及び活性層１１１及び第一上部クラッド層はＭＯＣＶＤ法によって同時に形成されてもよい。工程Ｓ１ａから工程Ｓ４ａまでの各工程を経た後のウエハの断面図を図５に示す。
　次に、リッジ構造１３０を形成するようにエッチングする工程Ｓ５ａを実施する。工程Ｓ５ａでは、図６Ａ及び図６Ｂに示されるように、第一加工用マスク１７１を第一上部クラッド層１０３上に形成する。第一加工用マスク１７１の材料として、たとえば、ＳｉＯ2膜及びＳｉＮ膜のいずれかの絶縁膜を用いる。ＳｉＯ2膜及びＳｉＮ膜の成膜方法として、たとえば、化学気相成長法（Ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）が挙げられる。
　第一加工用マスク１７１は、フォトリソグラフィ技術及びエッチング技術を用いて、所望の形状にパターニングされる。図６Ａに示されるように、平面視において、第一加工用マスク１７１の形状は、光の伝搬方向において等幅でなくともよい。また、平面視において、第一加工用マスク１７１の形状は、光の伝搬方向において等幅であってもよい。
　第一加工用マスク１７１の形状は、たとえば、等幅である第一活性層領域１８１と、第一活性層領域１８１よりも幅が広くかつ等幅である第三活性層領域１８３と、第一活性層領域１８１と第三活性層領域１８３とを接続するようにテーパー状に幅が変化する第二活性層領域１８２を有していてもよい。また、第一加工用マスク１７１の形状は、たとえば、等幅な領域を持たない第二活性層領域１８２だけで構成されていてもよい。
　第一加工用マスク１７１の形状は、たとえば、第二活性層領域１８２は、第一活性層領域１８１側から第三活性層領域１８３側に向けて幅が広くなる形状を有しているが、第三活性層領域１８３側から第一活性層領域１８１側に向けて幅が広くなる形状であってもよい。第一加工用マスク１７１の形状は、直線で構成されてもよいし、あるいは曲線で構成されてもよい。さらに、第一加工用マスク１７１の形状は、直線と曲線を組み合わせて構成されてもよい。
　工程Ｓ５ａで形成される活性層幅Ｗａのうち少なくとも一部は、光の水平方向のＮＦＰの半値全幅Ｗｆよりも広い。この場合、光の伝搬方向に沿った全ての領域において、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆという関係であってもよい。実施の形態１においては、第一領域１８４及び第二領域１８５では、Ｗａ≦Ｗｆ、第三領域１８６及び第四領域１８７では、Ｗａ＞Ｗｆとして扱う。
　次に、上述の第一加工用マスク１７１をマスクとして用いて、第一上部クラッド層１０３と、活性層１１１と、下部クラッド層１０２とをドライエッチングする。具体的には、図７Ａに示されるように、平面視において第一加工用マスク１７１が配置されている領域における第一上部クラッド層１０３と、活性層１１１と、下部クラッド層１０２とはエッチングされない。一方、平面視において第一加工用マスク１７１が配置されていない領域における第一上部クラッド層１０３と、活性層１１１と、下部クラッド層１０２とはエッチングされる。
　エッチングの結果、図７Ｂに示されるように、下部クラッド層１０２の一部が露出するように第一上部クラッド層１０３と、活性層１１１と、下部クラッド層１０２の一部がエッチングされる。このとき、下部クラッド層１０２を貫通して基板１０１の一部がエッチングされてもよい。エッチング方法として、上述のドライエッチング以外にウェットエッチングでもよい。
　以上のように、第一上部クラッド層１０３と、活性層１１１と、下部クラッド層１０２からなる、所望の形状のリッジ構造１３０を形成する。リッジ構造１３０は、光の伝搬方向に、ストライプ状を呈している。ただし、リッジ構造１３０の幅は、光の伝搬方向に沿って変化する。
　次に、埋め込み層１２０を形成する工程Ｓ６ａを実施する。工程Ｓ６ａでは、図８Ａに示されるように、第一加工用マスク１７１を選択成長マスクとして用いて、リッジ構造１３０の側面を埋め込むように埋め込み層１２０を形成する。なお、埋め込み層１２０の底面は、リッジ構造１３０を形成する際に下部クラッド層１０２でエッチングされずに残った部分に接している。なお、埋め込み層１２０の底面は、基板１０１に接していてもよい。
　埋め込み層１２０の形成は、ＭＯＣＶＤ法を用いてもよい。埋め込み層１２０を形成する材料は、たとえば、ＩｎＰであってもよい。ＩｎＰの導電型は、ドーパントの添加によりｐ型またはｎ型になっていてもよい。ｐ型化する場合のドーパントとして、Ｚｎを用いてもよい。ｎ型化する場合のドーパントとして、Ｓを用いてもよい。あるいはこれら以外のドーパントを用いてもよい。さらに、半絶縁性ＩｎＰとしてもよい。絶縁性ＩｎＰのドーパントとして、Ｆｅを用いてもよい。
　埋め込み層１２０は、異なるドーパントを持つＩｎＰが複数層組み合わされて形成されていてもよい。たとえば、図８Ｂに示されるように、埋め込み層１２０を、第一埋め込み層１２１及び第二埋め込み層１２２を組み合わせて構成してもよい。第一埋め込み層１２１を構成する材料は、半絶縁性ＩｎＰであってもよい。第二埋め込み層１２２を構成する材料は、ｎ型ＩｎＰであってもよい。
　たとえば、図８Ｃに示されるように、埋め込み層１２０を、第一埋め込み層１２１、第二埋め込み層１２２、及び第三埋め込み層１２３の三層を組み合わせて構成してもよい。第一埋め込み層１２１を構成する材料は、ｐ型ＩｎＰであってもよい。第二埋め込み層１２２を構成する材料は、半絶縁性ＩｎＰであってもよい。第三埋め込み層１２３を構成する材料は、ｎ型ＩｎＰであってもよい。
　埋め込み層１２０は、図８Ｂ及び図８Ｃに示す構成以外の構成であってもよい。埋め込み層１２０は、複数層で構成される場合であってもＭＯＣＶＤ法によって同時に形成されてもよい。埋め込み層１２０は電流狭窄機能を有していることが望ましい。
　次に、第二上部クラッド層を形成する工程Ｓ７ａを実施する。この工程Ｓ７ａでは、まず、第一加工用マスク１７１を除去する。第一加工用マスク１７１の除去には、フッ化水素酸を用いてもよい。
　次に、第一上部クラッド層１０３の上面、つまりリッジ構造１３０の上面、及び埋め込み層１２０の上面に、第二上部クラッド層１０４を形成する。このとき、ＭＯＣＶＤ法を用いて第二上部クラッド層１０４が形成されてもよい。第二上部クラッド層１０４を構成する材料は、たとえば、ＩｎＰであってもよい。ＩｎＰの導電型は、ｐ型であってもよい。ｐ型ドーパントとして、Ｚｎを用いてもよい。ＩｎＰの導電型は、ｎ型であってもよい。ドーパントとして、Ｓを用いてもよい。さらに、ＩｎＰは、ドーピングされていなくてもよい。
　次に、コンタクト層１４１を形成する工程Ｓ８ａを実施する。工程Ｓ８ａでは、コンタクト層１４１を第二上部クラッド層１０４上に形成する。第二上部クラッド層１０４を形成する方法と同様に、ＭＯＣＶＤ法を用いてコンタクト層１４１が形成されてもよい。コンタクト層１４１を構成する材料は、たとえばＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓ、ＩｎＰであってもよい。これらの材料の導電型は、ｐ型であってもよい。ドーパントとして、Ｚｎを用いてもよい。これらの材料の導電型は、ｎ型であってもよい。ドーパントとして、Ｓを用いてもよい。さらに、これらの材料は、ドーピングされていなくてもよい。第二上部クラッド層１０４及びコンタクト層１４１はＭＯＣＶＤ法によって同時に形成されてもよい。工程Ｓ７ａから工程Ｓ８ａまでの各工程を経た後のウエハの断面図を図９に示す。
　次に、コンタクト層１４１をエッチングする工程Ｓ９ａを実施する。工程Ｓ９ａでは、図１０Ａ、図１０Ｂ、及び図１０Ｃに示されるように、第二加工用マスク１７２をコンタクト層１４１上に形成する。第二加工用マスク１７２の材料として、たとえば、ＳｉＯ2膜及びＳｉＮ膜のいずれかの絶縁膜を用いる。ＳｉＯ2膜及びＳｉＮ膜の成膜方法として、たとえば、ＣＶＤが挙げられる。
　第二加工用マスク１７２は、フォトリソグラフィ技術及びエッチング技術を用いて、所望の形状にパターニングされる。図１０Ａに示されるように、平面視において、第二加工用マスク１７２の形状は、光の伝搬方向において等幅でなくてもよい。平面視において、第二加工用マスク１７２の形状は、光の伝搬方向において等幅であってもよい。
　たとえば、等幅である第一領域１８４と、第一領域１８４よりも幅が狭くかつ等幅である第四領域１８７と、第一領域１８４に対してテーパー状に幅が狭くなるように変化する第二領域１８５と、第二領域１８５に対してテーパー状に幅が広くなるように変化し、第四領域１８７と接続されるように変化する第三領域１８６を有していてもよい。
　たとえば、等幅な領域を持たない第二領域１８５及び第三領域１８６のうち少なくともいずれか一つの領域だけで構成されていてもよい。たとえば、等幅な第一領域１８４と、等幅だが幅が第一領域１８４よりも狭い第四領域１８７が組み合わされていてもよい。たとえば、テーパー状に幅が変化する第二領域１８５と第三領域１８６の間に、等幅な領域が設けられていてもよい。
　また、図１０Ａでは第二加工用マスク１７２の形状は四つの領域により定義されているが、四つ以上の領域が組み合わされていてもよい。第二加工用マスク１７２の形状は、直線で構成されてもよいし、あるいは曲線で構成されてもよい。第二加工用マスク１７２の形状は直線と曲線を組み合わせて構成されてもよい。図示していないが、第二加工用マスク１７２は、第一領域１８４から第四領域１８７の途中で断絶していてもよい。
　工程Ｓ９ａで形成される第二加工用マスクのコンタクト層幅Ｗｃのうち少なくとも一部は、活性層幅Ｗａよりも狭い。このとき、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆはＷａ＞Ｗｆの関係となる。より優れた電流注入効率を得るためには、活性層幅Ｗａに対して、Ｗａ≦Ｗｆの関係となる第一領域１８４及び第二領域１８５では、活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ≦Ｗｃの関係を満たし、さらに、Ｗａ＞Ｗｆとなる第三領域１８６及び第四領域１８７ではＷａ＞Ｗｃの関係であることが望ましい。
　ただし、たとえば、第二領域１８５から第三領域１８６への遷移領域において、マスクのアライメント等の製造公差の都合上、局所的にＷａ≦Ｗｆ、かつＷａ＞Ｗｃとなる領域が発生していてもよい。また、第一領域１８４から第四領域１８７の間をアイソレーションする目的で、第二加工用マスク１７２が途中で断絶していてもよく、その際、Ｗａ＞Ｗｃとなる領域が発生していてもよい。
　次に、上述の第二加工用マスク１７２をマスクとして用いて、コンタクト層２４１をドライエッチングする。具体的には、図１１Ａに示されるとおり、平面視において第二加工用マスク１７２が配置されている領域におけるコンタクト層２４１はエッチングされない。一方、平面視において第二加工用マスク１７２が配置されていない領域におけるコンタクト層２４１はエッチングされる。この結果、図１１Ｂ及び図１１Ｃに示されるように、第二上部クラッド層１０４の一部が露出するようにコンタクト層２４１の一部がエッチングされる。この際、コンタクト層１４１を貫通して第二上部クラッド層１０４の一部がエッチングされてもよい。
　エッチング方法として、上述のドライエッチング以外にウェットエッチングでもよい。エッチング液には、酒石酸、塩酸、塩酸及びリン酸の混合液などを用いてもよい。コンタクト層１４１をエッチングした後は、ウェットエッチングにより、第二加工用マスク１７２を除去する。
　次に、絶縁膜からなる表面保護膜１５１を形成する工程Ｓ１０ａを実施する。工程Ｓ１０ａでは、まず、表面保護膜１５１を第二上部クラッド層１０４及びコンタクト層１４１上に形成する。表面保護膜１５１は、たとえば、ＳｉＯ2膜及びＳｉＮ膜のいずれかである。ＳｉＯ2膜及びＳｉＮ膜の成膜方法は、たとえば、ＣＶＤである。
　次に、図１２Ａ、図１２Ｂ、及び図１２Ｃに示されるように、第三加工用マスク１７３を表面保護膜１５１上に形成する。第三加工用マスク１７３の材料として、たとえば、フォトレジストが挙げられる。フォトレジスト以外でも、表面保護膜１５１と選択的にエッチングできる材料であればよい。たとえば、表面保護膜１５１がＳｉＯ2膜で構成される場合は、第三加工用マスク１７３をＳｉＮ膜で構成する。
　第三加工用マスク１７３は、フォトリソグラフィ技術及びエッチング技術を用いて、所望の形状にパターニングされる。図１２Ａに示されるように、平面視において、第三加工用マスク１７３の形状は光の伝搬方向に沿って等幅でなくともよい。平面視において、第三加工用マスク１７３の形状は、光の伝搬方向に沿って等幅であってもよい。
　たとえば、図１２Ａに示される領域において、等幅である第一領域１８４と、第一領域１８４よりも幅が広くかつ等幅である第四領域１８７と、第一領域１８４に対して非対称なテーパー状に幅が広くなるように変化する第二領域１８５と、第二領域１８５に対して非対称なテーパー状に幅が狭くなるように変化し、第四領域１８７と接続されるように変化する第三領域１８６を有していてもよい。
　たとえば、第三加工用マスク１７３は、等幅である領域を持たない第二領域１８５及び第三領域１８６のうち少なくともいずれか一つの領域だけで構成されていてもよい。たとえば、第三加工用マスク１７３は、等幅である第一領域１８４と、等幅でありかつ第一領域１８４よりも幅が狭い第四領域１８７が組み合わされていてもよい。たとえば、それぞれ非対称なテーパー状に幅が変化する第二領域１８５及び第三領域１８６との間に、等幅である領域が設けられていてもよい。
　また、図１２Ａでは第三加工用マスク１７３の形状は四つの領域により定義されているが、四つ以上の領域が組み合わされていてもよい。第三加工用マスク１７３の形状は直線で構成されてもよいし、あるいは曲線で構成されてもよい。さらに、第三加工用マスク１７３の形状は直線と曲線とを組み合わせて構成されてもよい。図１２Ｄ及び図１２Ｅに示すように、第一領域１８４から第四領域１８７の間をアイソレーションする目的で、第三加工用マスク１７３は第一領域１８４から第四領域１８７の途中で、図１２Ｄ及び図１２Ｅ中の上下方向のパターンが接続していてもよい。
　次に、表面保護膜１５１をエッチングする工程Ｓ１１ａを実施する。工程Ｓ１１ａでは、上述の第三加工用マスク１７３をマスクとして用いて、表面保護膜１５１をドライエッチングする。具体的には、平面視において第三加工用マスク１７３が配置されている領域における表面保護膜１５１はエッチングされない。一方、平面視において第三加工用マスク１７３が配置されていない領域における表面保護膜１５１はエッチングされる。この結果、コンタクト層１４１の一部が露出するように表面保護膜１５１の一部がエッチングされる。
　エッチング方法として、上述のドライエッチング以外にウェットエッチングでもよい。エッチング液として、酒石酸、塩酸、塩酸及びリン酸の混合液などを用いてもよい。表面保護膜１５１をエッチングした後は、図１３Ａ、図１３Ｂ、及び図１３Ｃに示されるように、ウェットエッチングにより第三加工用マスク１７３を除去する。
　次に、第一電極１６１及び第二電極１６２を形成する工程Ｓ１２ａを実施する。工程Ｓ１２ａでは、図１４Ａ、図１４Ｂ、及び図１４Ｃに示されるように、基板１０１の裏面側に第一電極１６１を形成し、基板１０１の表面側のコンタクト層１４１の上面及び表面保護膜１５１の一部の表面に第二電極１６２を形成する。第一電極１６１及び第二電極１６２は、電解メッキ法、真空蒸着法、スパッタリング法などによって形成される。第一電極１６１及び第二電極１６２を構成する材料として、たとえばＡｕ、Ｔｉ、Ｐｔが挙げられる。
＜実施の形態１に係る光半導体装置の動作＞
　次に、実施の形態１に係る光半導体装置１００の動作について説明する。実施の形態１に係る光半導体装置１００として、半導体レーザ及び半導体光増幅器が挙げられる。光半導体装置１００の一例として、光源である半導体レーザを第一領域１８４側から接続された半導体光増幅器を挙げて、以下にその動作を説明する。
　光は半導体レーザから半導体光増幅器へと伝搬してくる。光は半導体光増幅器の活性層１１１に入射する。入射した光は活性層１１１内で増幅されながら、第一領域１８４から第四領域１８７に向けて進行する。活性層幅Ｗａは第四領域１８７に向けて広がっているので、活性層１１１内を伝搬する光も水平方向に広がる。第二領域１８５と第三領域１８６の界面において、光の水平方向のＮＦＰの半値全幅Ｗｆと活性層幅Ｗａが等しくなる。
　第三領域１８６以降は活性層幅Ｗａよりも光の水平方向のＮＦＰの半値全幅Ｗｆが小さくなる。これにともない、活性層幅Ｗａが広がるにつれて、（活性層幅Ｗａ－コンタクト層幅Ｗｃ）が大きくなっていく。これにより、光強度の高い領域に電流が注入され、高い光電変換効率を得ることができる。s
＜実施の形態１に係る光半導体装置の作用＞
　本開示に係る光半導体装置１００は、活性層幅Ｗａを有する活性層１１１と、コンタクト層幅Ｗｃを有するコンタクト層と、を備える。光半導体装置１００における活性層１１１は、光の伝搬方向に沿った少なくとも一部の領域において、光の水平方向のＮＦＰの半値全幅Ｗｆよりも活性層幅Ｗａが広い、つまり、Ｗａ＞Ｗｆとなる。このＷａ＞Ｗｆとなる領域における、さらに少なくとも一部の領域において、活性層幅Ｗａ及びコンタクト層幅ＷｃがＷａ＞Ｗｃとなる。
　以上のような構成により、Ｗａ＞Ｗｆとなる領域において、コンタクト層幅Ｗｃは活性層幅Ｗａよりも小さいため、活性層１１１において光強度が１／２以下となる領域に電流が注入されないので、光強度の大きい部分に選択的に電流を注入することが可能となる。
　実施の形態１の係る光半導体装置１００において、第一領域１８４及び第二領域１８５では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆはＷａ≦Ｗｆとなり、かつ活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ≦Ｗｃとなる。第三領域１８６及び第四領域１８７では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆはＷａ＞Ｗｆであり、かつ、活性層幅Ｗａ及びコンタクト層幅ＷｃはＷａ＞Ｗｃである。以上のような構成とすることで、活性層１１１内において光強度の大きい部分にのみ常に電流を注入することが可能になる。この結果、光半導体装置の光電変換効率が向上するという効果を奏する。
　図１５Ａ及び図１５Ｂは、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅Ｗｆが、Ｗａ＝７μｍ＞Ｗｆ、となる場合における、コンタクト層幅Ｗｃを変えた場合の電流－光出力特性のシミュレーション結果を表す図である。図１５Ａに示されるように、Ｗａ＝Ｗｃ＝７μｍよりもコンタクト層幅Ｗｃが小さい場合において、最大光出力値が増大していることがわかる。また、図１５Ｂに示されるように、以下の式（１）で表される領域において、特に光出力の改善効果が大きい。
　したがって、より効果的な光電変換効率を得るためには、式（１）を満たすような活性層幅Ｗａ及びコンタクト層幅Ｗｃに設定することが、より好適であると言える。
＜実施の形態１に係る光半導体装置の作用及び効果＞
　以上、実施の形態１の係る光半導体装置によると、光の伝搬方向に沿った一部の領域に、活性層幅Ｗａがコンタクト層幅Ｗｃよりも大きい領域を設けたので、光強度の大きい部分にのみ常に電流を注入することが可能となる結果、光半導体装置の光電変換効率が向上するという効果を奏する。
　さらに、実施の形態１の係る光半導体装置によると、光の伝搬方向に沿った一部の領域に、活性層幅Ｗａがコンタクト層幅Ｗｃよりも大きく、かつ活性層幅Ｗａが光の水平方向のＮＦＰの半値全幅Ｗｆよりも大きい領域を設けたので、光強度の大きい部分にのみ常に電流を注入することが可能となる結果、光半導体装置の光電変換効率がさらに向上するという効果を奏する。
実施の形態２．
＜実施の形態２に係る光半導体装置の構成＞
　図１６は、実施の形態２に係る光半導体装置２００の上面図である。図１７は、実施の形態２に係る光半導体装置２００における、図１６の線分Ｉ－Ｉに沿った断面図である。図１８は、実施の形態２に係る光半導体装置２００における、図１６の線分ＩＩ－ＩＩに沿った断面図である。
　なお、図１６、図１７、及び図１８において、活性層２１１の活性層幅をＷａ、電流ブロック層２２２の開口部の底面と第二上部クラッド層２０４が接続する領域の幅（以下、開口幅と呼ぶ）をＷｂとしている。なお、活性層幅Ｗａ及び開口幅Ｗｂは、開口幅Ｗｂである電流ブロック層２２２の開口部の直下に位置する活性層１１１の幅が活性層幅Ｗａに対応するという関係にある。
　また、活性層幅Ｗａ及び開口幅ＷｂがＷａ≦Ｗｂである領域を第一領域２８８、活性層幅Ｗａ及び開口幅ＷｂがＷａ＞Ｗｂであり、活性層幅Ｗａ及び開口幅Ｗｂがともに変化する領域を第二領域２８９、活性層幅Ｗａ及び開口幅ＷｂがＷａ＞Ｗｂであり、活性層幅Ｗａ及び開口幅Ｗｂがそれぞれ予め設定された一定の幅である領域を第三領域２９０とする。
　図１６から図１８に示される光半導体装置２００として、たとえば、半導体レーザ及び半導体光増幅器がそれぞれ一例として挙げられる。
　実施の形態２に係る光半導体装置２００は、図１６の上面図に示すように、表面を覆う第二電極２６２を有する。図１６中で点線は、第二電極２６２よりも下側に設けられた活性層２１１の両端部の位置を表し、一点鎖線は、同じく第二電極２６２よりも下側に設けられた電流ブロック層２２２の開口部の両端部の位置を表す。
　実施の形態２に係る光半導体装置２００は、図１７及び図１８の断面図にそれぞれ示すように、基板２０１と、基板２０１上に順次形成された下部クラッド層２０２と、光を導波する活性層２１１と、第一上部クラッド層２０３とからなるストライプ状のリッジ構造２３０と、リッジ構造２３０の両側面を埋め込むように形成された埋め込み層２２１と、リッジ構造２３０の上面及び埋め込み層２２１の上面に形成され底面が第一上部クラッド層２０３からなり底面において開口幅Ｗｂを有する開口部が設けられた電流ブロック層２２２と、電流ブロック層２２２の開口部の底面に露出する第一上部クラッド層２０３の上面及び電流ブロック層２２２の上面に形成された第二上部クラッド層２０４と、第二上部クラッド層２０４の上面に形成されたコンタクト層２４１と、コンタクト層２４１の上面に形成されコンタクト層２４１と電気的に接続する第二電極２６２と、基板２０１の裏面側に形成された第一電極２６１と、を少なくとも備える。
　埋め込み層２２１は単一材料からのみ構成される必要はなく、複数の材料によって構成されていてもよい。また、第二上部クラッド層２０４と第二電極２６２との間にコンタクト層２４１を設けても良いが、設けなくても良い。
　図示していないが、第二上部クラッド層２０４またはコンタクト層２４１からなる半導体層と第二電極２６２が電気的に接続する領域以外は、半導体層と第二電極２６２との間に絶縁膜からなる表面保護膜が形成されていてもよい。
　活性層２１１は光を導波する光導波路として機能する。下部クラッド層２０２と、埋め込み層２２１と、第一上部クラッド層２０３と、第二上部クラッド層２０４は、光導波路としての活性層２１１を覆うクラッド層として機能する。
　下部クラッド層２０２は基板２０１上に接続されている。下部クラッド層２０２は活性層２１１の下面と接続されている。活性層２１１の上面は、第一上部クラッド層２０３と接続されている。
　リッジ構造２３０は基板２０１を含んでいてもよく、また、基板２０１を含んでなくてもよい。リッジ構造２３０は、下部クラッド層２０２と、活性層２１１と、第一上部クラッド層２０３とを含む。リッジ構造２３０の両側面は、埋め込み層２２１によって埋め込まれている。埋め込み層２２１の底面は、基板２０１または下部クラッド層２０２と接続している。埋め込み層２２１の上面及び第一上部クラッド層２０３の上面は、第二上部クラッド層２０４と接続されている。
　実施の形態２に係る光半導体装置２００がコンタクト層２４１を有する場合は、コンタクト層２４１は第二上部クラッド層２０４と接続されている。図示していないが、第二上部クラッド層２０４は、コンタクト層２４１が形成されていない領域において表面保護膜と接続されていてもよい。このとき、コンタクト層２４１の一部と表面保護膜が接続されていてもよい。
　実施の形態２に係る光半導体装置２００がコンタクト層２４１を有さない場合は、第二上部クラッド層２０４と第二電極２６２とは電気的に接続される。第二電極２６２の一部が表面保護膜と接続されていてもよい。
　図１６に示されるように、リッジ構造２３０は、光の伝搬方向に沿ってストライプ状に形成される。光の伝搬方向は第一端面２９１から第二端面２９２、または第二端面２９２から第一端面２９１に向かう方向である。リッジ構造２３０には活性層２１１が含まれる。図１６に示されるように、活性層幅Ｗａは光の伝搬方向に沿って一定でなくてもよい。つまり、活性層幅Ｗａは光の伝搬方向に沿って変化していてもよい。また、活性層幅Ｗａは光の伝搬方向に沿って一定であってもよい。
　図１６に示される実施の形態２に係る光半導体装置２００の一例では、第一領域２８８、第二領域２８９、第三領域２９０の三つの領域が示されているが、光半導体装置２００はこの三つの領域の全ての領域を有している必要はない。活性層幅Ｗａ及び開口幅ＷｂがＷａ＞Ｗｂとなる第二領域２８９、及び第三領域２９０のうち少なくとも一つを有していればよい。第二領域２８９及び第三領域２９０のうち少なくとも一つを有していれば、第一領域２８８を有していてもよく、また、第一領域２８８を有していなくてもよい。
　また、第一領域２８８は、活性層幅Ｗａ及び開口幅Ｗｂがともに等幅である領域と、第一端面２９１から第二端面２９２へ向かう方向に向けて活性層幅Ｗａ及び開口幅Ｗｂが大きくなる領域により構成されているが、必ずしもこのような構成である必要はない。つまり、活性層幅Ｗａ及び開口幅ＷｂがＷａ≦Ｗｂという関係が維持されている領域であればよい。
　第二領域２８９は、活性層幅Ｗａ及び開口幅Ｗｂが、第一端面２９１から第二端面２９２へ向かう方向に沿って単調に大きくなる領域により構成されているが、必ずしもこのような構成である必要はない。同様に、第三領域２９０は、活性層幅Ｗａ及び開口幅Ｗｂが等幅である領域により構成されているが、必ずしもこのような構成である必要はない。第二領域２８９及び第三領域２９０は、活性層幅Ｗａ及び開口幅Ｗｂに関してＷａ＞Ｗｂという関係が維持されている領域であればよい。
　活性層幅Ｗａ及び開口幅ＷｂがＷａ≦Ｗｂとなる第一領域２８８では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆとなる。また、活性層幅Ｗａ及び開口幅ＷｂがＷａ＞Ｗｂとなる第二領域２８９及び第三領域２９０では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆはＷａ＞Ｗｆとなる。
　従来の光半導体装置における問題点については実施の形態１で説明したとおりである。図１６及び図１８に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆである第一領域２８８においては、活性層２１１の全体に水平方向の光強度として１／２以上の光が入射する。
　一方、図１６及び図１７に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆである第二領域２８９及び第三領域２９０においては、活性層２１１に入射される光強度として、１／２以下となる光が入射する領域が生じる。このような領域を有する光半導体装置においては、光電変換効率を改善する余地がある。
　実施の形態２に係る光半導体装置２００の特徴は、図１６から図１８に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆとなる場合において、活性層幅Ｗａ及び開口幅ＷｂがＷａ＞Ｗｂとなる点である。特許文献１または図１８に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆとなる場合は、第二電極２６２から活性層２１１までの抵抗による発熱を最小とするため、開口幅Ｗｂは活性層幅Ｗａと等しいことが望ましい。
　しかしながら、図１６及び図１７に示されるように、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＜Ｗｆとなる場合においては、光強度１／２以下の光しか入射しない活性層２１１の両端部への電流注入を抑制することが有効である。つまり、開口幅Ｗｂを活性層幅Ｗａよりも小さくすることで、効率的に誘導放出を起こすことが可能となる。
　活性層幅Ｗａと光の水平方向のＮＦＰの半値全幅Ｗｆの大小関係によって、光電変換効率を向上させるために最適な開口幅Ｗｂは変わる。したがって、図１６に示されるように、活性層幅Ｗａに応じて開口幅Ｗｂを変えることが望ましい。
　また、図１６の第一領域２８８及び第二領域２８９及び第三領域２９０に示されているとおり、活性層幅Ｗａと開口幅Ｗｂとの差分値である｜Ｗａ－Ｗｂ｜は一定でなくてもよい。
　活性層幅Ｗａが光の水平方向のＮＦＰの半値全幅Ｗｆに対して十分小さい領域においては、素子抵抗の低減のため、開口幅Ｗｂを広くしてもよい。また、活性層幅Ｗａが光の水平方向のＮＦＰの半値全幅Ｗｆに対して十分大きい領域においては、光強度の大きい活性層２１１の中央部に電流を集中して注入するため、開口幅Ｗｂを狭くしてもよい。
　また、図１６に図示していないが、第一領域２８８から第二領域２８９への遷移領域において、製造公差の都合上、局所的にＷａ≦Ｗｆ、かつ、Ｗａ＞Ｗｂとなる領域が発生していてもよい。
＜実施の形態２に係る光半導体装置の製造方法＞
　図１９は、実施の形態２に係る光半導体装置２００の製造方法を説明するためのフローチャートである。図１９のフローチャートに示される工程Ｓ１ｂから工程Ｓ５ｂまでは、図２０、図２１Ａ、図２１Ｂ、図２２Ａ、及び図２２Ｂにそれぞれ示されるように、実施の形態１と同様の製造方法によって製造される。なお、図２１Ａに示される第一加工用マスク２７１は、第一活性層領域２８１、第二活性層領域２８２、第三活性層領域２８３、以上三つの領域で構成されている。
　工程Ｓ５ｂの後に、埋め込み層２２１を形成する工程Ｓ６ｂを実施する。工程Ｓ６ｂでは、図２３Ａに示される第一加工用マスク２７１を選択成長マスクとして用いて、リッジ構造２３０を埋め込むように埋め込み層２２１を形成する。なお、埋め込み層２２１の底面は、リッジ構造２３０を形成する際に下部クラッド層２０２でエッチングされずに残った部分に接している。なお、埋め込み層２２１の底面は、基板２０１に接していてもよい。
　埋め込み層２２１の形成は、ＭＯＣＶＤ法を用いてもよい。埋め込み層２２１を形成する材料は、たとえば、ＩｎＰであってもよい。ＩｎＰの導電型は、ドーパントの添加によりｐ型またはｎ型になっていてもよい。ｐ型化する場合のドーパントとして、Ｚｎを用いてもよい。ｎ型化する場合のドーパントとして、Ｓを用いてもよい。あるいはこれら以外のドーパントを用いてもよい。さらに、半絶縁性ＩｎＰとしてもよい。絶縁性ＩｎＰのドーパントとして、Ｆｅを用いてもよい。
　埋め込み層２２１は、異なるドーパントを持つＩｎＰが複数組み合わされて形成されていてもよい。たとえば、実施の形態１で示した図８Ｃのように、第一埋め込み層１２１及び第二埋め込み層１２２を組み合わせて構成してもよい。第一埋め込み層１２１を構成する材料は、ｐ型ＩｎＰであってもよい。第二埋め込み層１２２を構成する材料は、半絶縁性ＩｎＰであってもよい。
　ここでは、埋め込み層２２１を用いて埋め込んだ場合について説明する。埋め込み層２２１は、ＭＯＣＶＤ法によって形成されてもよい。埋め込み層２２１は電流狭窄機能を有していることが望ましい。
　次に、第一加工用マスク２７１をエッチングする工程Ｓ７ｂを実施する。工程Ｓ７ｂでは、図２４Ａ、図２４Ｂ、及び図２４Ｃに示されるように、第二加工用マスク２７２を第一加工用マスク２７１の全体、及び埋め込み層２２１上に部分的に形成する。第二加工用マスク２７２の材料として、たとえば、フォトレジストが挙げられる。
　第二加工用マスク２７２は、フォトリソグラフィ技術及びエッチング技術を用いて、所望の形状にパターニングされる。図２４Ａに示される、平面視において、第二加工用マスク２７２の形状は光の伝搬方向において等幅でなくともよい。平面視において、第二加工用マスク２７２の形状は、光の伝搬方向において等幅であってもよい。
　たとえば、等幅である第一領域２８４及び第一領域２８４よりも幅が広くかつ等幅である第四領域２８７と、第一領域２８４から第三領域２８６に向けてテーパー状に幅が狭くなるように変化する第二領域２８５と、第二領域２８５から第四領域２８７に向けてテーパー状に幅が広くなるように変化する第三領域２８６を有していてもよい。たとえば、等幅である領域を持たない第二領域２８５及び第三領域２８６だけで構成されていてもよい。
　たとえば、第二領域２８５は、第一領域２８４側から第三領域２８６側に向けて幅が狭くなる形状を有しているが、第三領域２８６側から第一領域２８４側に向けて幅が狭くなる形状であってもよい。第二加工用マスク２７２の形状は直線で構成されてもよいし、あるいは曲線で構成されてもよい。第二加工用マスク２７２の形状は直線と曲線を組み合わせて構成されてもよい。
　工程Ｓ７ｂで形成される活性層幅Ｗａのうち少なくとも一部は、光の水平方向のＮＦＰの半値全幅Ｗｆよりも広い。この場合、すべての領域において活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆであってもよい。実施の形態２においては、第一領域２８４及び第二領域２８５ではＷａ≦Ｗｆ、第三領域２８６及び第四領域２８７ではＷａ＞Ｗｆとして扱う。
　第二加工用マスク２７２のマスク幅Ｗｐは、第一領域２８４及び第二領域２８５においては活性層幅Ｗａ及びマスク幅ＷｐはＷａ≦Ｗｐであり、第三領域２８６及び第四領域２８７においてはＷａ＞Ｗｐである。図２４Ａにおいては、第一領域２８４及び第四領域２８７では、活性層幅Ｗａ及びマスク幅Ｗｐはともに等幅である。第二領域２８５及び第三領域２８６では、活性層幅Ｗａ及びマスク幅Ｗｐが変化している。第一領域２８４及び第二領域２８５においては、Ｗａ－Ｗｐ≦０である。
　第三領域２８６及び第四領域２８７において、Ｗａ－Ｗｐ＞０である。つまり、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆの場合は、Ｗａ－Ｗｐ≦０である。一方、Ｗａ＞Ｗｆの場合は、Ｗａ－Ｗｐ＞０である。ただし、たとえば第二領域２８５から第三領域２８６への遷移領域において、マスクのアライメント等の製造公差の都合上、局所的にＷａ≦Ｗｆ、かつＷａ＞Ｗｐとなる領域が発生していてもよい。
　次に、上述の第二加工用マスク２７２をマスクとして用いて、第一加工用マスク２７１をエッチングする。具体的には、図２４Ａに示されるように、平面視において第二加工用マスク２７２が配置されている領域における第一加工用マスク２７１はエッチングされない。一方、平面視において第二加工用マスク２７２が配置されていない領域における第一加工用マスク２７１はエッチングされる。この結果、図２５Ａ、図２５Ｂ、及び図２５Ｃに示されるように、第一上部クラッド層２０３の一部が露出するように第一加工用マスク２７１の一部がエッチングされる。
　エッチング方法として、上述のドライエッチング以外にウェットエッチングでもよい。図２６Ａ、図２６Ｂ、及び図２６Ｃに示されるように、第一加工用マスク２７１をエッチングした後は、ウェットエッチングにより第二加工用マスク２７２を除去する。これにより、図２６Ａに示されるようにエッチング後の第一加工用マスク２７１の開口幅Ｗｂは、第一領域２８４及び第二領域２８５において、Ｗａ≦Ｗｂである。
　第三領域２８６及び第四領域２８７において、活性層幅Ｗａ及び開口幅ＷｂはＷａ＞Ｗｂである。つまり、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆの場合は、Ｗａ－Ｗｂ≦０である。Ｗａ＞Ｗｆの場合は、Ｗａ－Ｗｂ＞０である。ただし、たとえば第二領域２８５から第三領域２８６への遷移領域において、マスクのアライメント等の製造公差の都合上、局所的にＷａ≦Ｗｆ、かつＷａ＞Ｗｂとなる領域が発生していてもよい。図２６Ａにおいては、第一領域２８４及び第二領域２８５はＷａ＝Ｗｂとなるように図示されているが、Ｗａ≦Ｗｂであってもよい。
　次に、電流ブロック層２２２を形成する工程Ｓ８ｂを実施する。工程Ｓ８ｂでは、図２７Ａ、図２７Ｂ、及び図２７Ｃに示されるように、第一加工用マスク２７１を選択成長マスクとして用いて、埋め込み層２２１及び第一上部クラッド層２０３の一部に電流ブロック層２２２を形成する。このとき、ＭＯＣＶＤ法を用い電流ブロック層２２２が形成されてもよい。
　電流ブロック層２２２を構成する材料は、たとえば、ＩｎＰであってもよい。ＩｎＰの導電型は、ドーパントの添加によりｐ型またはｎ型になっていてもよい。ｐ型化する場合のドーパントとして、Ｚｎを用いてもよい。ｎ型化する場合のドーパントとして、Ｓを用いてもよい。これら以外のドーパントを用いてもよい。さらに、半絶縁性ＩｎＰとしてもよい。半絶縁性ＩｎＰのドーパントとして、Ｆｅを用いてもよい。
　電流ブロック層２２２は、異なるドーパントを持つＩｎＰが複数組み合わされて形成されていてもよい。埋め込み層２２１及び電流ブロック層２２２は、組み合わせて電流狭窄機能を有していることが望ましい。図２８Ａ、図２８Ｂ、及び図２８Ｃに示されるように、電流ブロック層２２２を形成した後は、ウェットエッチングにより第一加工用マスク２７１を除去する。
　次に、第二上部クラッド層２０４を形成する工程Ｓ９ｂ及びコンタクト層２４１を形成する工程Ｓ１０ｂを実施する。工程Ｓ９ｂ及び工程Ｓ１０ｂは、図２９Ａ、図２９Ｂ、及び図２９Ｃに示されるように、実施の形態１における工程Ｓ７ａ及び工程Ｓ８ａと同様である。
　次に、コンタクト層２４１をエッチングする工程Ｓ１１ｂを実施する。工程Ｓ１１ｂでは、図示していないが、デバイス間のアイソレーションを形成する等の任意の部分において、コンタクト層２４１をエッチングする。エッチング方法は実施の形態１におけるエッチングする工程Ｓ９ａと同様である。ただし、コンタクト層２４１の形状及び加工用マスクの形状に制約は設けない。
　次に、絶縁膜からなる表面保護膜を形成する工程Ｓ１２ｂ、表面保護膜をエッチングする工程Ｓ１３ｂ、並びに第一電極２６１及び第二電極２６２を形成する工程Ｓ１４ｂを実施する。工程Ｓ１２ｂ及び工程Ｓ１３ｂでは、図示していないが、デバイス間のアイソレーションを形成する等の任意の部分において、表面保護膜をエッチングする。エッチング方法及び表面保護膜の形成箇所は実施の形態１におけるエッチングする工程Ｓ９ａと同様である。ただし、表面保護膜の形状及び加工用マスクの形状に制約は設けない。
　また、図３０Ａ、図３０Ｂ、及び図３０Ｃに示されるように、実施の形態１における電極を形成する工程Ｓ１２ａと同様の製造方法において、第一電極２６１及び第二電極２６２を形成する。
＜実施の形態２に係る光半導体装置の動作＞
　次に、実施の形態２に係る光半導体装置２００の動作について説明する。実施の形態２に係る光半導体装置２００として、半導体レーザ及び半導体光増幅器が挙げられる。光半導体装置２００の一例として、光源である半導体レーザに第一領域２８８側から接続された半導体光増幅器を挙げて、以下にその動作を説明する。
　光は半導体レーザから半導体光増幅器へと伝搬してくる。光は半導体光増幅器の活性層２１１に入射する。入射した光は活性層２１１内で増幅されながら、第一領域２８８から第三領域２９０に向けて進行する。活性層幅Ｗａは第三領域２９０に向けて広がっているので、活性層２１１内を伝搬する光も水平方向に広がる。第一領域２８８と第二領域２８９の界面において、光の水平方向のＮＦＰの半値全幅Ｗｆと活性層幅Ｗａが等しくなる。
　第二領域２８９以降は活性層幅Ｗａよりも光の水平方向のＮＦＰの半値全幅Ｗｆが小さくなる。活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＜Ｗｆとなる第三領域２９０において、開口幅Ｗｂが活性層幅Ｗａに対して狭くなっていく。これにより、光強度の高い領域に電流が注入され、高い光電変換効率を得ることができる。
＜実施の形態２に係る光半導体装置の作用＞
　実施の形態２に係る光半導体装置２００は、活性層幅Ｗａである活性層２１１と、開口幅Ｗｂを有する電流ブロック層２２２と、を備える。光半導体装置２００における活性層２１１は、光の伝搬方向に沿った少なくとも一部において、光の水平方向のＮＦＰの半値全幅Ｗｆよりも活性層幅Ｗａが広い、つまり、Ｗａ＞Ｗｆとなる領域を有する。活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆとなる領域において、光の伝搬方向に沿った少なくとも一部において、活性層幅Ｗａ及び開口幅ＷｂがＷａ＞Ｗｂとなる領域を有する。
　以上のような構成により、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＞Ｗｆとなる領域において、開口幅Ｗｂは活性層幅Ｗａよりも狭いことから、活性層２１１において光強度が１／２以下となる領域に電流が注入されず、光強度の大きい部分に選択的に電流を注入することができる。
　上述の光半導体装置２００において、第一領域２８４及び第二領域２８５では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ≦Ｗｆであり、活性層幅Ｗａ及び開口幅ＷｂがＷａ≦Ｗｂである。第三領域２８６及び第四領域２８７では、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆはＷａ＞Ｗｆであり、活性層幅Ｗａ及び開口幅ＷｂはＷａ＞Ｗｂである。以上のような構成とすることで、活性層２１１内において常に光強度の大きい部分にのみに電流を注入することが可能になる。この結果、光半導体装置の光電変換効率が向上する。
　図３１Ａ及び図３１Ｂは、活性層幅Ｗａ及び光の水平方向のＮＦＰの半値全幅ＷｆがＷａ＝７μｍ＞Ｗｆとなる場合における、開口幅Ｗｂを変えた場合の電流－光出力特性のシミュレーション結果を表す図である。図３１Ａに示されるように、Ｗａ＝Ｗｂ＝７μｍよりも開口幅Ｗｂが小さい場合において最大光出力値が増大していることがわかる。図３１Ｂに示されるように、以下の式（２）によって表される領域において、特に光出力の改善効果が大きい。
　より好ましくは、以下の式（３）によって表される領域において、さらに光出力の改善効果が大きい。
　したがって、より効果的な光電変換効率を得るためには、式（３）を満たすような活性層幅Ｗａと開口幅Ｗｂとするのが好適であると言える。
＜実施の形態２に係る光半導体装置の作用及び効果＞
　以上、実施の形態２の係る光半導体装置によると、光の伝搬方向に沿った一部の領域に、活性層幅Ｗａが開口幅Ｗｂよりも大きい領域を設けたので、光強度の大きい部分にのみ常に電流を注入することが可能となる結果、光半導体装置の光電変換効率が向上するという効果を奏する。
　さらに、実施の形態２の係る光半導体装置によると、光の伝搬方向に沿った一部の領域に、活性層幅Ｗａが開口幅Ｗｂよりも大きく、かつ活性層幅Ｗａが光の水平方向のＮＦＰの半値全幅Ｗｆよりも大きい領域を設けたので、光強度の大きい部分にのみ常に電流を注入することが可能となる結果、光半導体装置の光電変換効率がさらに向上するという効果を奏する。
　本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
　したがって、例示されていない無数の変形例が、本開示の技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１００、２００　光半導体装置、１０１、２０１　基板、１０２、２０２　下部クラッド層、１０３、２０３　第一上部クラッド層、１０４、２０４　第二上部クラッド層、１１１、２１１　活性層、１２０、２２１　埋め込み層、１２１　第一埋め込み層、１２２　第二埋め込み層、１２３　第三埋め込み層、１３０、２３０　リッジ構造、１４１、２４１　コンタクト層、１５１　表面保護膜、１６１、２６１　第一電極、１６２、２６２　第二電極、１７１，２７１　第一加工用マスク、１７２、２７２　第二加工用マスク、１７３　第三加工用マスク、１８１、２８１　第一活性層領域、１８２、２８２　第二活性層領域、１８３、２８３　第三活性層領域、１８４、２８４、２８８　第一領域、１８５、２８５、２８９　第二領域、１８６、２８６、２９０　第三領域、１８７、２８７　第四領域、１９１、２９１　第一端面、１９２、２９２　第二端面、２２２　電流ブロック層、Ｗａ　活性層幅、Ｗｂ　開口幅、Ｗｃ　コンタクト層幅、Ｗｆ　光の水平方向のＮＦＰの半値全幅、Ｗｐ　マスク幅

Claims (15)

  1. 　基板と、
    　前記基板上に順次積層された下部クラッド層、光を導波する活性層、第一上部クラッド層からなるストライプ状のリッジ構造と、
    　前記リッジ構造の両側面を埋め込むように形成された埋め込み層と、
    　前記リッジ構造の上面及び前記埋め込み層の上面に形成された第二上部クラッド層と、
    　前記第二上部クラッド層の上面に形成されたストライプ状のコンタクト層と、を備え、
    　ストライプ方向に沿った少なくとも一部の領域において、前記コンタクト層と前記第一上部クラッド層が接する一方の端部と他方の端部の間の距離であるコンタクト層幅Ｗｃが前記コンタクト層の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である活性層幅Ｗａよりも小さいことを特徴とする光半導体装置。
  2. 　基板と、
    　前記基板上に順次積層された下部クラッド層、光を導波する活性層、第一上部クラッド層からなるストライプ状のリッジ構造と、
    　前記リッジ構造の両側面を埋め込むように形成された埋め込み層と、
    　前記リッジ構造の上面及び前記埋め込み層の上面に形成された第二上部クラッド層と、
    　前記第二上部クラッド層に形成され、開口部を有する表面保護膜と、
    　前記表面保護膜の開口部を介して前記第二上部クラッド層の上面に形成されたストライプ状のコンタクト層と、を備え、
    　ストライプ方向に沿った少なくとも一部の領域において、前記コンタクト層と前記表面保護膜の開口部が接する両端部間の距離であるコンタクト層幅Ｗｃが前記コンタクト層の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である活性層幅Ｗａよりも小さいことを特徴とする光半導体装置。
  3. 　前記活性層幅Ｗａがストライプ方向に沿って変化する領域を少なくとも一部に有することを特徴とする請求項１または２に記載の光半導体装置。
  4. 　前記コンタクト層幅Ｗｃは、前記ストライプ方向の全体にわたって前記活性層幅Ｗａよりも小さいことを特徴とする請求項１または２に記載の光半導体装置。
  5. 　前記コンタクト層幅Ｗｃは、前記活性層を導波する水平方向の光のニアフィールドパターンの半値全幅Ｗｆよりも大きいことを特徴とする請求項１から３のいずれか１項に記載の光半導体装置。
  6. 　ストライプ方向に沿った前記活性層幅Ｗａが前記活性層を導波する光の水平方向のニアフィールドパターンの半値全幅Ｗｆよりも大きい領域において、前記コンタクト層幅Ｗｃが前記活性層幅Ｗａよりも小さいことを特徴とする請求項１から３のいずれか１項に記載の光半導体装置。
  7. 　ストライプ方向に沿った前記半値全幅Ｗｆが前記活性層幅Ｗａ以上である領域において、前記コンタクト層幅Ｗｃが前記活性層幅Ｗａ以上であることを特徴とする請求項６に記載の光半導体装置。
  8. 　基板と、
    　前記基板上に順次積層された下部クラッド層、光を導波する活性層、第一上部クラッド層からなるストライプ状のリッジ構造と、
    　前記リッジ構造の両側面を埋め込むように形成された埋め込み層と、
    　前記リッジ構造の上面及び前記埋め込み層の上面に形成され、底面が前記第一上部クラッド層からなり前記底面において前記第一上部クラッド層と接する一方の端部と他方の端部の間の距離である開口幅Ｗｂを有する開口部が設けられた電流ブロック層と、
    　前記開口部の底面に露出する前記第一上部クラッド層の上面及び前記電流ブロック層の上面に形成された第二上部クラッド層と、を備え、
    　ストライプ方向に沿った少なくとも一部の領域において、前記開口幅Ｗｂが前記開口部の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である活性層幅Ｗａよりも小さいことを特徴とする光半導体装置。
  9. 　前記活性層幅Ｗａがストライプ方向に沿って変化する領域を少なくとも一部に有することを特徴とする請求項８に記載の光半導体装置。
  10. 　前記開口幅Ｗｂは、ストライプ方向の全体にわたって前記活性層幅Ｗａよりも小さいことを特徴とする請求項８に記載の光半導体装置。
  11. 　前記活性層幅Ｗａは、前記活性層を導波する光の水平方向のニアフィールドパターンの半値全幅Ｗｆよりも大きいことを特徴とする請求項８または９に記載の光半導体装置。
  12. 　ストライプ方向に沿った前記活性層幅Ｗａが前記活性層を導波する光の水平方向のニアフィールドパターンの半値全幅Ｗｆよりも大きい領域において、前記開口幅Ｗｂが前記活性層幅Ｗａよりも小さいことを特徴とする請求項８または９に記載の光半導体装置。
  13. 　ストライプ方向に沿った前記半値全幅Ｗｆが前記活性層幅Ｗａ以上である領域において、前記開口幅Ｗｂは前記活性層幅Ｗａ以上であることを特徴とする請求項１２に記載の光半導体装置。
  14. 　基板上に下部クラッド層、光を導波する活性層、第一上部クラッド層からなる各半導体層をエピタキシャル結晶成長により順次積層する工程と、
    　前記各半導体層を少なくとも含むストライプ状のリッジ構造を形成する工程と、
    　前記リッジ構造の両側面を埋め込むように埋め込み層をエピタキシャル結晶成長する工程と、
    　前記リッジ構造の上面及び前記埋め込み層の上面に第二上部クラッド層及びコンタクト層をエピタキシャル結晶成長する工程と、
    　ストライプ方向に沿った少なくとも一部の領域において、前記コンタクト層と前記第一上部クラッド層が接する一方の端部と他方の端部の間の距離であるコンタクト層幅Ｗｃが前記コンタクト層の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である活性層幅Ｗａよりも小さくなるように加工する工程と、
    を備える光半導体装置の製造方法。
  15. 　基板上に下部クラッド層、光を導波する活性層、第一上部クラッド層からなる各半導体層をエピタキシャル結晶成長により順次積層する工程と、
    　前記各半導体層を少なくとも含むストライプ状のリッジ構造を形成する工程と、
    　前記リッジ構造の両側面を埋め込むように埋め込み層をエピタキシャル結晶成長する工程と、
    　前記リッジ構造の上面及び前記埋め込み層の上面に電流ブロック層をエピタキシャル結晶成長する工程と、
    　前記電流ブロック層に、底面が前記第一上部クラッド層からなり前記底面において前記第一上部クラッド層と接する一方の端部と他方の端部の間の距離である開口幅Ｗｂを有する開口部を形成する工程と、
    　前記開口部の底面に露出する前記第一上部クラッド層の上面及び前記電流ブロック層の上面に形成された第二上部クラッド層と、を備え、
    　ストライプ方向に沿った少なくとも一部の領域において、前記開口幅Ｗｂが前記開口部の直下に位置する前記活性層における前記活性層と前記埋め込み層が接する一方の端部と他方の端部の間の距離である前記活性層の活性層幅Ｗａよりも小さくなるように加工することを特徴とする光半導体装置の製造方法。
PCT/JP2024/021129 2024-06-11 2024-06-11 光半導体装置及び光半導体装置の製造方法 Pending WO2025257916A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024570344A JP7710626B1 (ja) 2024-06-11 2024-06-11 光半導体装置及び光半導体装置の製造方法
PCT/JP2024/021129 WO2025257916A1 (ja) 2024-06-11 2024-06-11 光半導体装置及び光半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/021129 WO2025257916A1 (ja) 2024-06-11 2024-06-11 光半導体装置及び光半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2025257916A1 true WO2025257916A1 (ja) 2025-12-18

Family

ID=96396809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/021129 Pending WO2025257916A1 (ja) 2024-06-11 2024-06-11 光半導体装置及び光半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP7710626B1 (ja)
WO (1) WO2025257916A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154089A (ja) * 1983-02-22 1984-09-03 Sony Corp 半導体レ−ザ−
JPS62213290A (ja) * 1986-03-14 1987-09-19 Fujitsu Ltd 半導体発光装置
JPS6331186A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体発光装置の製造方法
JPH0322581A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 半導体レーザ
JPH07297497A (ja) * 1994-04-21 1995-11-10 Sumitomo Electric Ind Ltd 半導体レ−ザ装置及びその製造方法
US20140334512A1 (en) * 2013-05-10 2014-11-13 Electronics And Telecommunications Research Institute Distributed feedback laser diode and manufacturing method thereof
WO2020105095A1 (ja) * 2018-11-19 2020-05-28 三菱電機株式会社 光半導体装置および光半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442881A (en) * 1987-08-11 1989-02-15 Fuji Electric Co Ltd Semiconductor laser device
JPH04261082A (ja) * 1991-02-06 1992-09-17 Mitsubishi Electric Corp 半導体レ−ザ装置
JPH08148760A (ja) * 1994-11-21 1996-06-07 Oki Electric Ind Co Ltd 半導体レーザの製造方法および半導体レーザ
JPH08148753A (ja) * 1994-11-22 1996-06-07 Oki Electric Ind Co Ltd 半導体レーザ
JPH0936476A (ja) * 1995-07-18 1997-02-07 Oki Electric Ind Co Ltd 半導体レーザ
JPH0997946A (ja) * 1995-07-21 1997-04-08 Matsushita Electric Ind Co Ltd 半導体レーザ及びその製造方法
JPH0992926A (ja) * 1995-09-23 1997-04-04 Nec Corp 半導体レーザ及びその製造方法
WO1997024787A1 (en) * 1995-12-28 1997-07-10 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and process for producing the same
JPH11121866A (ja) * 1997-10-16 1999-04-30 Oki Electric Ind Co Ltd 半導体レーザの製造方法及び半導体レーザ
JP3768770B2 (ja) * 2000-03-31 2006-04-19 アンリツ株式会社 半導体発光素子及びその製造方法
WO2004073125A1 (ja) * 2003-02-12 2004-08-26 Sharp Kabushiki Kaisha 半導体レーザ素子、光学ヘッド、及び情報記録装置
JP4835190B2 (ja) * 2006-02-17 2011-12-14 富士通株式会社 光半導体集積素子
JP2008305957A (ja) * 2007-06-07 2008-12-18 Opnext Japan Inc 半導体レーザ素子及びその製造方法
JP2011181974A (ja) * 2011-06-22 2011-09-15 Panasonic Corp 半導体レーザ素子
JP2013058628A (ja) * 2011-09-08 2013-03-28 Furukawa Electric Co Ltd:The 光増幅装置
CN103477513B (zh) * 2012-04-16 2015-09-09 松下电器产业株式会社 半导体发光元件
JP2018139264A (ja) * 2017-02-24 2018-09-06 Ｎｔｔエレクトロニクス株式会社 光半導体素子及びその製造方法
US20230327405A1 (en) * 2020-11-06 2023-10-12 Mitsubishi Electric Corporation Optical semiconductor device
JP7753689B2 (ja) * 2021-06-14 2025-10-15 ウシオ電機株式会社 半導体レーザ装置及びその製造方法
KR20250002458A (ko) * 2022-05-23 2025-01-07 미쓰비시덴키 가부시키가이샤 반도체 레이저, 반도체 레이저 장치, 및 반도체 레이저의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154089A (ja) * 1983-02-22 1984-09-03 Sony Corp 半導体レ−ザ−
JPS62213290A (ja) * 1986-03-14 1987-09-19 Fujitsu Ltd 半導体発光装置
JPS6331186A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体発光装置の製造方法
JPH0322581A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 半導体レーザ
JPH07297497A (ja) * 1994-04-21 1995-11-10 Sumitomo Electric Ind Ltd 半導体レ−ザ装置及びその製造方法
US20140334512A1 (en) * 2013-05-10 2014-11-13 Electronics And Telecommunications Research Institute Distributed feedback laser diode and manufacturing method thereof
WO2020105095A1 (ja) * 2018-11-19 2020-05-28 三菱電機株式会社 光半導体装置および光半導体装置の製造方法

Also Published As

Publication number Publication date
JP7710626B1 (ja) 2025-07-18

Similar Documents

Publication Publication Date Title
US20100046566A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2012089895A (ja) インデックスガイド型埋め込みヘテロ構造窒化物レーザダイオード構造
CN111711071B (zh) 可调谐激光器及其制作方法
US20080037607A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
JP2004179274A (ja) 光半導体装置
KR20140130936A (ko) 리지 도파로형 반도체 레이저 다이오드 및 그 제조방법
JPH065975A (ja) 半導体レーザ
US7405421B2 (en) Optical integrated device
JP2914093B2 (ja) 半導体レーザ
KR100404307B1 (ko) 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP7710626B1 (ja) 光半導体装置及び光半導体装置の製造方法
US20250316962A1 (en) Photonic devices with improved lateral current confinement
JPH1022579A (ja) 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置
JP4797782B2 (ja) 半導体光素子
JP4953392B2 (ja) 光半導体装置
US7305017B2 (en) Semiconductor optical device
CN115280609B (zh) 光学器件
JPH07111361A (ja) 埋込型半導体レーザ素子及びその製造方法
US20050220392A1 (en) Optical integrated device
JP2003060309A (ja) 半導体レーザ
JPH06196820A (ja) 半導体レーザおよびその製造方法
US7498613B2 (en) Method of providing electrical separation in integrated devices and related device
US5559821A (en) Semiconductor laser
JP3194616B2 (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24943281

Country of ref document: EP

Kind code of ref document: A1