KR100404307B1 - 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드 - Google Patents

매립된 헤테로 구조를 갖는 형태의 레이저 다이오드 Download PDF

Info

Publication number
KR100404307B1
KR100404307B1 KR10-1999-7012535A KR19997012535A KR100404307B1 KR 100404307 B1 KR100404307 B1 KR 100404307B1 KR 19997012535 A KR19997012535 A KR 19997012535A KR 100404307 B1 KR100404307 B1 KR 100404307B1
Authority
KR
South Korea
Prior art keywords
layer
current
doped
laser
active region
Prior art date
Application number
KR10-1999-7012535A
Other languages
English (en)
Other versions
KR20010020581A (ko
Inventor
스톨즈브죈
샤렌오로프
외랜더울프
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20010020581A publication Critical patent/KR20010020581A/ko
Application granted granted Critical
Publication of KR100404307B1 publication Critical patent/KR100404307B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

매립된 활성 영역의 양 측에 배치된 n-p-n-p- 또는 n-SI-n-p-연속 층(5, 9, 11, 3)으로 구성된 측면 전류 차단 구조를 갖는 BH-형 반도체 레이저에 있어서, 1 또는 그 이상의 얇은 층(13, 15)은 제 2 n-도핑된 층 및 제 2 p-도핑된 층 사이에 삽입된다. 얇은 여분의 층(11, 13)은 p-도핑되고, 높은 밴드 갭을 갖는 재료 및 낮은 밴드 갭을 갖는 재료를 선택적으로 포함한다. 이러한 얇은 층은 적당히 높은 전류 밀도에서 더 큰 순방향 전압 강하를 제공하고 이것에 의해 레이저의 더 우수한 전류 제한을 제공하며, 차례차례 더 높은 광출력 전력 및 선형 동작으로부터 더 작은 편차를 갖는 상기 출력의 출력 전력/전류 특성을 제공한다.

Description

매립된 헤테로 구조를 갖는 형태의 레이저 다이오드{A LASER DIODE OF THE TYPE HAVING A BURIED HETEROSTRUCTURE}
InP/InGaAsP, InP/InAlGaAs, GaAs/AlGaAs, 및 GaAs/InGaAs와 같은 주기계(periodic system)의 Ⅲ-Ⅴ 족에 있는 원자를 포함하는 재료계(material system)로 제조된 반도체 레이저 다이오드는 대부분의 광섬유 통신 시스템에서 중요한 부품이다. 시스템 응용에 있어서, 주입 전류(I)의 함수로서 높은 광 출력 전력(high optical output power)(높은 양자 효율) 및 선형 광출력 전력(P)을 갖는 레이저에 접근하는 것은 중요하다. 상기 목적을 달성하기 위한 조건은 효과적인 전류 제한이 레이저 구조에 있어야 하는 것, 즉 누설 전류가 가능한 한 작아야 한다는 것이다. 전류 누설은 낮은 양자 효율, 및 만곡된 즉 비선형의 전력-전류-(P-I)-특성을 발생시킨다.
반도체 레이저의 가장 일반적인 형태 중 하나는 소위 BH-레이저이며, 여기서 BH는 매립된 헤테로 구조를 나타낸다. 종래의 BH-레이저는 전형적으로 도 1의 개략적인 횡단면도로 나타낸 바와 같이 구성된다. 횡단면은 광의 전파 방향에 수직으로 얻어진다. 레이저의 중앙에는 InGaAsP로 제조된다고 가정되는 활성 영역(1)이 제공되며, 이의 모든 측면은 도 1에서 InP로 가정되는 더 높은 밴드 갭을 갖는 재료로 둘러싸인다. 상부 및 하부에는, 반대 형태의 도핑, 즉 도 1에서 각각 활성 영역(1)의 위에는 p-도핑된 InP-층 및 활성 영역(1)의 아래에는 n-도핑된 층(5)을 갖는 층이 설치된다. 활성 영역(1)의 측면, 즉 이의 좌측 및 우측에는, 활성 영역(1)의 밴드 갭보다 더 높은 밴드 갭을 또한 갖는 전류 차단 영역(7) 또는 전류 차단 층이 설치된다. 상기 구조의 최상부 및 최하부에는, 레이저 조작을 위한 전류 주입를 달성하기 위해, 금속 형태의 옴 전기 접촉(ohmic electric contact)(도시되지 않음)이 제공된다.
따라서, 적당한 전류가 활성 영역(1)을 통과할 때, 더 높은 밴드 갭을 갖는 재료로 둘러싸인 활성 영역(1)에서 유도 재결합이 얻어진다. 도 1의 실시예에 따라 이미 설명된 바와 같이, 활성 영역(1) 위의 재료는 p-도핑되고 활성 영역(1) 아래의 재료는 n-도핑되는 반면, 활성 영역(1)의 재료 자체는 일반적으로 도핑되지 않거나 또는 낮게 도핑된다. 따라서, 이 구조는 위에서 아래 방향으로 보았을 때 도 1의 지면에 수직이고 활성 영역(1)의 중심을 통과하는 횡단면(Ⅰ-Ⅰ)에서의 PIN-다이오드이다. 더 높은 밴드 갭을 갖는 재료의 활성 영역(1)을 제한하거나 또는 매립하는 2개의 이유가 있다:
1) 전류 제한을 달성하기 위해, 주입된 전하 캐리어의 위치 에너지가 더 높은 밴드 갭을 갖는 주위의 층에서보다 활성 영역(1)에서 더 낮다.
2) 광학적 제한을 얻기 위해, 작은 밴드 갭을 갖는 활성 영역(1)은 더 큰 밴드 갭을 갖는 주위 재료보다 더 큰 굴절률을 가지므로, 활성 영역(1)은 광 도파관의 코어를 형성하고, 이의 클래드(cladding)는 주위 층에 의해 구성된다.
상부 층이 하부 층보다 더 높은 전위를 얻도록, 상부 p-층(3)에 접속된 외부 전기 접촉(도시되지 않음) 및 하부 층(5)에 접속된 다른 외부 전기 접촉(도시되지 않음) 사이에 전압이 인가될 때, 전류는 구조를 통해 아래 방향으로 지나날 것이다. 그 다음, 전하 캐리어, 즉 정공 및 전자는 활성 영역(1)으로 주입된다. 이것은 자발적 재결합 및 유도 재결합에 의해 둘 다 재결합된다. 임계 전류(Ith)라 불리는 어떤 가장 낮은 전류를 위해, 유도 이득은 단부면을 통해 나오는 빛의 결합, 도파관의 불완전성에 대한 빛의 분산과 빛의 흡수, 자유 캐리어의 흡수 및 다른 요인으로부터 나타나는 레이저 공동(laser cavity)에서의 손실을 초과할 정도로 매우 크다. 그 다음, 부품은 레이저 광선을 발하기 시작하여 광이 이것으로부터 방출된다.
그 다음, 레이저를 통한 전류(I)의 함수로서 광출력 전력(P)은 전류의 증가에 따라 선형적으로 증가하는 광출력 전력을 설명하는 도 2의 곡선(A)으로 도시될 때 이상적인 것으로 여겨진다. 그러나, 실질적으로 2개의 물리적 현상은 대신에 도 2의 곡선(B)으로 도시된 바와 같이 만곡 특성을 포함하는 특성이 종종 발생하는 결과가 나타나며, 여기서 광출력 전력은 임계 전류(Ith)로부터 전류 증가의 함수로서 선형적으로 증가하지 않는다:
1) 칩이 가열되며, 즉 레이저가 만들어지는 반도체 판에 높은 온도가 나타난다.
2) 누설 전류는 전류(또는 전압)에 의존한다.
상기 가열은 VㆍI에 비례하며, 여기서 V는 다이오드 양단의 전압 강하이며 I는 다이오드를 통하는 전류의 세기이다. 이러한 열효과는 양호한 열손실을 조정함으로써 최소화될 수 있다.
제 2 물리적 현상은 도 1에서 좌우측의 활성 영역(1)을 둘러싸는 전류 차단 층(7)이 형성되는 방법에 따라 좌우된다.
발명의 명칭이 "Semiconductor laser having buried structure on p-InP-substrate"인 NEC사의 Tomoji Terakado에 의해 출원된 미국특허 제 5,398,255 호에는 전술된 형태의 레이저가 기재되어 있다. 이러한 특허에서, 더 낮은 밴드 갭을 갖는 1 또는 그 이상의 얇은 층을 도입하는 것이 다루어진다. p-InP-기판상에 레이저가 형성되며, 이것은 전류 차단 영역에서 상방향으로 도파관의 하부 클래드에 속하는 제 1 p-InP-층(11), 그 다음으로 p-InP-층(17), 그 위에 n-InP-층(18), InGaAsP-층(20), n-InP-층(21), 및 맨 위에 상부 클래드에 속하는 다른 n-InP-층(22)을 포함하는 연속적인 층이 기판상에 배치된 것을 포함한다. 따라서, InGaAsP-층은 하부 및 상방향으로 보았을 때 전체적인 p-n-p-n-구조의 마지막 pn-접합에 위치된다.
발명의 명칭이 "Semiconductor laser"인 Hitachi Ltd.의 Uomi 등에 의해 출원된 미국 특허 제 4,752,933 호에는, n- 또는 p-GsAs상에 GaAlAs로부터 형성된 반도체 레이저가 개시되어 있다. 이것은 Zn을 확산하거나 Be 또는 Si 이온을 주입하여 초격자 구조를 불규칙하게 함으로써 형성된 낮은 굴절률 영역(13)을 갖는다. 전류 차단층은 하부 클래드 층(3) 및 불규칙한 영역 사이의 p-n 역접합에 의해 형성된다.
본 발명은 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드에 관한 것이다.
도 1은 종래의 BH-레이저 다이오드의 개략적인 횡단면도이며, 상기 횡단면은 빛의 전파 방향에 대해 수직으로 취해지며,
도 2는 반도체 레이저를 통해 ㎃로 측정된 전류(I)의 함수로서 ㎽로 측정된 광 출력 전력(P)의 다이어그램이며, 여기서 곡선(A)은 어떠한 전류 누설도 갖지 않는 이상적인 레이저에 대응하고 과도하게 가열되지 않으며, 곡선(B)은 높은 전류/전압에서 전류 누설을 갖는 레이저에 대응하며,
도 3은 InP/InGaAsP에 형성된 BH-레이저에 대한 전류 차단 층의 종래의 구조를 약간 더 상세히 도시하는 도 1과 유사한 개략적인 횡단면도이며,
도 4A 및 도 4B는 종래의 구조, 및 얇은 층 각각, 즉 더 낮은 밴드 갭을 갖는 얇은 층들 중 하나를 포함하는 구조에 대한 도 3의 단면(Ⅱ-Ⅱ)에서의 전류 차단 구조의 개략적인 도면이며,
도 5는 곡선(A)에서 관용적인 전류 차단 구조를 갖는 레이저에 대한 온도의 함수로서 측정된 출력 전력을 도시하고, 곡선(B)에서 전류 제한을 위해 얇은 여분의 층을 갖는 구조에 대한 동일한 전력을 도시하는 다이어그램이며,
도 6은 곡선(A) 및 곡선(B)에서 종래의 전류 제한 구조를 갖는 레이저 및 각각 전류 제한을 위해 얇은 여분의 층을 갖는 레이저 구조에 대한 레이저 칩의 일측으로부터 7 ㎽ 출력 전력에 대한 전류의 함수로서 출력 전력 곡선의 측정된 비선형성을 도시하는 다이어그램이고,
도 7은 어떠한 여분의 층(N=0)도 포함하지 않고 각각 전류 제한을 위해 얇은 여분의 층(N=3, 6)을 포함하는 다이오드의 1 마이크로미터 폭에 대한 시뮬레이션된 전류 밀도의 곡선을 도시하는 다이어그램이다.
본 발명의 목적은 상이한 통신 시스템의 사용에 더 적합해지도록 감소된 누설 전류를 갖는 BH-형태의 반도체 레이저 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 전류 차단 구조에서 증가된 순방향 전압 강하를 가지며 간단한 방법으로 제조될 수 있는 BH-형태의 반도체 레이저 다이오드를 제공하는 것이다.
예컨대, BH-형태의 반도체 레이저에 대한 공지된 전류 차단 구조는 이 구조내에 통합된 n-p-n-p-연속 층을 포함하고, 제 2 n-도핑된 층 및 제 2 p-도핑된 층 사이에 각각 배치된 더 얇은, 여분의 또는 부가적인 층들 중 하나의 층으로 보충된다. 얇은, 여분의 층은 p-도핑되어야 하고, 더 높은 밴드 갭 및 더 낮은 밴드 갭을 갖는 재료를 선택적으로 포함해야 한다. 이러한 얇은 층은 레이저의 더 좋은 전류 제한을 발생시킨다.
상술한 재료계에서 BH-레이저를 제조하는 기본적인 기술은 널리 공지되어 있다. 전류 제한 구조에 얇은 층을 도입하는데 필요한 제조 공정의 변화는 기본적으로 새로운 공정 방법이 개발될 필요가 있음을 의미하는 것이 아니라, 얇은 층의 제조는 상이한 밴드 갭 및 도핑을 갖는 층을 성장시키는 MOVPE(금속 유기 기상 에피택시("Metal Organic Vapour Phase Epitaxy)") 또는 LPE(액상 에피택시("Liquid Phase Epitaxy)")와 같은 공지된 처리 기술, 및 재료에 관해 선택적으로 및/또는 명확히 리소그래피하게 지정된 영역에 걸쳐 재료를 제거하는 습식 에칭 방법 또는 건식 에칭 방법에 의해 이루어질 수 있다.
여기서 논의된 바와 같이, 상술되었던 것에 따라 개선된 전류 제한을 갖는 매립된 헤테로 구조 형태의 레이저 다이오드는 높은 출력 전력을 허용하여 특히 더 높은 온도에서 종래의 BH-레이저와 비교하여 더 선형적인 출력 전력 특성을 제공한다. 이러한 특성은 저 비용 용도에 쓰여지는 비냉각(uncooled) 레이저에 중요하다.
상술한 전류 제한 구조는 중요한 양상에 있어서 Terakado에 의해 출원된 미국 특허에 개시되어 있는 공지된 구조와 상이하다:
(1) 여기에 설명된 바와 같이 레이저의 전류 제한 구조는 주로 이미 공지된 경우처럼 p-기판에 제조된 레이저가 아니라 n-기판에 제조된 레이저와 관련된다. 그러나, 여기에 설명된 바와 같이 전류 제한 구조는 원리적으로 또한 p-기판상에 형성된 레이저로 작동될 것이다; 이러한 경우에, 전류 제한 구조의 연속 층은 상술한 것과 비교하여 정반대가 될 것이다.
(2) 여기에 설명된 바와 같이 전류 제한 구조는 n-p-n-p-형 및 n-SI-n-p-형의 전류 제한 구조를 갖는 레이저에 관한 것이다; 후자의 변형은 다른 부품과 모놀리식으로 집적된 레이저에 매우 중요하며, 이를 위해 반-절연 InP-층은 동일한 칩상의 다른 기능을 상호 전기적으로 절연시키고, 커패시턴스를 감소시켜서 더 빠른 비트 속도로 변조될 수 있는 부품을 얻는 것이 요구된다.
(3) 여기에 설명된 바와 같이 전류 제한 구조는 이미 공지된 것 이외의 다른 물리적 메카니즘 및 다른 층 구조에 기초된다. 여기서, 밴드의 벤딩(bending of bands)이 사용되며, 이는 바람직한 실시예에서 전류 차단 영역의 최상부 n-층 바로 위의 p-측에 N 주기의 p-InP/p-InGaAsP를 포함하는 층 연속을 도입함으로써 나타난다. 밴드의 벤딩은 증가된 미분 저항, 및 이것으로 인해 발생하는 더 높은 전압 강하와 등가이다. 인용된 특허에 사용된 메카니즘은 1 또는 그 이상의 InGaAsP 층이 전하 캐리어의 수명을 감소시켜서 사이리스터의 전류 이득 인자를 감소시키기 위해, 하부층 및 상부층과 함께 전류 제한 층으로 형성된 p-n-p-n-사이리스터의 베이스 및 컬렉터 층 중 하나에 도입된다는 것이다.
따라서, 외면적으로 보았을 때, 여기에 설명된 바와 같은 전류 제한 구조 및 이미 공지된 구조가 유사해 보일지라도, 정확한 층 구조 및 상기 층 구조를 제공하는 목적은 서로 실질적으로 다르다. 여기에 설명된 바와 같이 전류 제한 구조는 더 일반적이고, 이하에 도시된 바와 같이 반-절연 전류 제한 층을 갖는 레이저를 개선하는데 또한 사용될 수 있다. 또한, p-측에 층 구조의 도입은 이 경우에 명백한 장점이라는 것이 인지될 수 있으며, 여기서 밴드 갭의 불연속성이 전도대에서보다 가전자대에서 더 크기 때문에 InP/InGaAsP를 포함하는 재료계가 사용되며, 이것은 대응하는 층 구조가 n-측(즉, 기판측)에 배치되었을 경우보다 더 큰 밴드의 벤딩을 나타낸다.
따라서, 반도체 레이저는 매립된 헤테로 구조와 같은 활성 영역, 및 상기 활성 영역을 측면에서 둘러싸는 전류 제한 영역을 일반적으로 포함한다. 상부 층 및 하부 층은 높이 방향 또는 가로 방향으로, 즉 상기 구조의 층 및 넓은 면에 수직으로 활성 영역을 둘러싼다. 전류 제한 영역, 및 상부 층과 하부 층은 n-p-n-p-구조 또는 n-SI-n-p-구조를 함께 형성하여 실질적으로 전류 제한을 이룬다. 1 또는 그 이상의 층은 전류 제한 구조의 제 2 n-도핑된 층 및 제 2 p-도핑된 층 사이에 배치된다. 얇은 층은 전류 제한 구조의 순방향 전압 강하를 증가시켜서 활성 영역 외부의 전류 누설을 감소시킨다.
따라서, 레이저는 매설된 활성 영역의 양 측에 배치된 n-p-n-p- 또는 n-SI-n-p-연속 층으로 구성되는 측면 전류 제한 구조를 포함한다. 얇은 여분의 층은 p-도핑되고 높은 밴드 갭 및 낮은 밴드 갭을 갖는 재료를 선택적으로 포함한다. 이것은 여분의 층을 갖지 않는 레이저와 비교하여 적당히 높은 전류 밀도에서 더 큰 순방향 전압 강하를 발생시켜서, 레이저의 더 좋은 전류 제한을 제공한다. 이것은 차례차례 더 높은 광 출력 전력, 및 선형 동작으로부터 레이저의 출력 전력/전류에 대한 더 작은 편차를 제공한다.
본 발명의 부가적인 목적 및 장점은 아래의 설명에 설명되고, 상기 설명으로부터 부분적으로 명백해 지거나, 또는 본 발명의 실시에 의해 얻게 된다. 본 발명의 목적 및 장점은 첨부된 청구범위에 특히 지시된 방법, 공정, 수단 및 결합에 의해 실현되고 얻어질 수 있다.
본 발명의 새로운 특징은 첨부된 청구범위에 상세히 설명되어 있지만, 본 발명의 구성 및 내용에 관해, 및 본 발명의 상술한 그리고 다른 특징에 관해 본 발명의 완전한 이해가 얻어질 수 있으며, 첨부 도면을 참조하여 이하에 제공된 실시예에 제한되지 않는 다음의 상세한 설명을 고려함으로써 본 발명을 더 잘 이해하게 될 것이다.
종래의 BH-레이저에 대한 기본적 구조는 도 1을 참조하여 설명되었고, 이의 전력-전류-특성은 도 2에 제공된다. 이렇게 공지된 BH-레이저는 도 3에 또한 도시되며, 이로부터 또한 전류 제한 영역(7)의 구조가 나타난다. 상기 레이저는 이하에서 약 1.35 eV의 밴드 갭을 갖는 InP-기판 또는 하부 층(5)에 주로 제조된다고 가정되며, 활성 영역(1) 위의 층(3)뿐만 아니라 전류 차단 층(7)은 도 1에 도시된 구조로 나타낸 바와 같이 상이한 도핑 형태를 갖는 InP로 또한 구성되고, 활성 영역(1)은 일반적으로 0.05 ㎛ 내지 0.30 ㎛의 두께를 갖는 InGaAsP의 단일 층, 또는 InP 및 InGaAs 및/또는 InGaAsP를 포함하는 상이한 조성을 갖는 연속 층으로 구성된다고 가정되며, 이 중 일부 층은 공지된 방법으로 소위 다중 양자 우물 구조(multiple quantum well structure)를 제조하기 위해 매우 얇게 될 수 있다. 그러나, 레이저 다이오드는 GaAs/AlGaAs, GaAs/InGaAs 또는 InP/InGaAlAs와 같은 다른 유사한 재료계로 또한 제조될 수 있다.
이러한 형태의 레이저는 약 1.3 ㎛ 및 1.55 ㎛ 파장 간격의 광을 사용하는 광섬유 통신에 특히 중요하다.
이러한 재료계에서 BH-레이저를 제조하는 기본 기술은 공지되어 있다. 도 1의 전류 차단 영역(7)을 제조하는 주로 널리 공지된 두 가지 방법이 있다:
A) 전류 차단 영역은 우선 n-도핑된 InP-층 다음에 p-도핑된 InP-층으로 구성되는 소위 사이리스터 구조를 사용한다.
B) n-도핑된 InP-층 다음에 반-절연 (SI) InP, 예컨대 철(Fe)로 도핑된 InP를 사용한다.
도 3에 더 상세히 도시되어 있는 BH-레이저의 횡단면도에 있어서, 상기 레이저는 활성 영역에 포함된 상이한 층을 하부 층(5), 즉 n-도핑된 기판에 MOVPE를 사용하여 성장시키며, 메사(mesa)를 얻기 위해 활성 영역(1)을 제조하도록 에칭하거나 또는 일반적으로 1 내지 2 ㎛의 폭(w)을 갖는 연장된 플랫폼(platform)을 돌출시키고, 이 위에 이전 에칭에 또한 사용될 수 있었던 적당한 마스크를 사용하여 전류 제한 층(7)을 선택적으로 성장시킴으로써 제조될 수 있다. 상술한 바와 같은 케이스 A)는 n-기판(5)에서 가장 가까운 p-도핑된 InP-층(9)에 대응하고, 이 층은 모든 측면에서 활성 영역(1)을 둘러싸고 이러한 영역의 상부면을 또한 덮을 수 있는 반면, 상술한 케이스 B)는 n-기판(5)에서 가장 가까운 Fe-도핑된 InP-층에 대응한다. 상기 층(9)의 상부에는, n-도핑된 InP-층(11)이 설치되지만, 이것은 활성 영역(1)의 층과 직접 접촉할 필요는 없고 단지 그 측면에 배치된다. 전류 차단 영역(7)에 있는 하부 층(9)의 일반적인 두께(b)는 0.05 내지 3 ㎛이고, 이 영역에 있는 상부 층(11)의 일반적인 두께(a)는 0.05 내지 1.5 ㎛이다. 상기 구조의 상부에는, 상부 p-도핑된 InP-층(3)이 배치되며, 이것은 활성 영역(1) 측면의 영역에서 상부 전류 제한 층(11)의 상부에 직접 배치되고 활성 영역(1)의 상부에서 하부 전류 차단 층(9)과 직접 접촉한다.
이어서, 전체 전류 차단 또는 전류 제한은 A) 하부로부터 보았을 때 활성 영역(1)의 측면에 위치되는 사이리스터 형태의 측면 n-p-n-p-구조, 또는 B) 라인 또는 단면 Ⅱ-Ⅱ에서 얻어진 재료 순서를 참조하여 n-SI-n-p-구조로 구성된다.
케이스 A)에서, 도 3의 라인(Ⅰ-Ⅰ)에 따른 구조를 참조하여, 전류 제한은 순방향 전압 강하가 중심에 위치된 n-i-p-다이오드 구조에서보다 측면 n-p-n-p-사이리스터 구조에서 더 크다는 사실에 의해 달성되므로 모든 전류는 중심부의 활성 영역(1)을 통해 이상적으로 전도된다. 케이스 B)에서, 기판으로부터 SI-층(9)으로 주입되는 전자를 Fe-도핑하여 나타나는 트랩(trap)에서 포착함으로써 전류 제한이 행해진다. 위로부터의 정공 주입을 정지하기 위해, SI-층은 도 3에 도시된 바와 같이 그 위에 위치된 n-도핑된 InP-층(11)과 종종 결합된다.
많은 면에서, 구조 B)는 더 낮은 커패시턴스를 발생시켜서 부품의 더 큰 변조 대역폭을 발생시키기 때문에 구조 A)보다 바람직하다. 또한, SI-층의 사용은 InP-칩의 상이한 부분이 상호 전기적으로 절연될 수 있는 것을 가능하게 해주며, 이것은 모놀리식으로 집적된 광 및/또는 광전자 회로를 제조하는데 사용될 수 있다.
이미 언급된 바와 같이, 두가지 구조 형태의 문제점은 이들이 이상적이지 않다는 것이다. 레이저를 통과하는 고전류를 위해, 상기 전류 중 일부는 측면 전류 차단 구조를 여전히 통과한다. 그 이유는 특히 활성 영역(1)과 이 위에 가장 가까이 위치된 p-도핑된 층(3)에 걸쳐 전압 강하가 전류 차단 구조의 순방향 전압 강하와 비교되도록 너무 크기 때문이다.
따라서, 전류 차단 층의 차단 능력을 개선하기 위해, 이의 순방향 전압 강하를 가능한 크게 하는 것이 바람직하다.
도 3의 종래의 전류 차단 구조는 A- 또는 B-변형에 적용하는 것에 관계없이 이러한 목적을 위해 전류 제한 영역(7)의 상부 층의 상부 즉 n-도핑된 InP-층(11)의 상부에 위치되는 1 또는 그 이상의 얇은 층으로 보충된다. 상기 얇은 층은 아래에 있는 층(11)과 반대되는 도핑을 일반적으로 가져야 하므로 p-도핑되고, 이들은 InP와 같은 높은 밴드 갭, 및 0.9 내지 1.1 eV의 밴드 갭을 갖는 InGaAsP와 같은 더 낮은 밴드 갭을 갖는 재료를 선택적으로 포함해야 한다. 상기 얇은 층은 기판(5) 및 상부 층(3)과 함께 전류 차단 층(9, 11)으로부터 얻어지는 n-p-n-p 또는 n-SI-n-p 구조의 높은 전류 밀도에 적절하게 더 큰 순방향 전압 강하를 제공하고 이것에 의해 부품의 더 좋은 전류 제한을 제공하며, 이것은 차례차례 더 높은 광 출력 전력, 및 선형 동작으로부터 P-I-특성의 더 작은 편차를 제공한다. 이러한 전류 제한 구조의 증가된 순방향 전압 강하는 기본적으로 적당히 높은 전류에서 더 낮은 밴드 갭을 갖는 층/층들로 인해 얻어진 에너지 밴드의 벤딩으로 나타난다.
도 4a에는 종래의 전류 차단 구조가 개략적으로 도시되어 있고, 도 4b에는 향상된 전류 제한을 위한 전류 차단 구조가 상기 설명에 따라 제조되어 있으며, 여기서 이 구조는 도 3의 단면(Ⅱ-Ⅱ)에 대응한다. 도 4b에 도시된 실시예에서, 3개의 주기가 제공되며, 여기서 각 주기는 하부에 y nm의 두께를 갖는 p-도핑된 InGaAsP-층, 그 위에 x nm의 두께를 갖는 p-도핑된 InP-층(15)을 포함한다. 주기의 수(N)는 여기에 부가된 얇은 층(13, 15)의 정확한 두께(x, y) 및 전류 차단 영역(7)의 2개의 아래 층(9, 11)의 두께(a 및 b)에 따라 변할 수 있다. 상기 층(13, 15)에서 n-도핑 및 p-도핑의 전형적인 값은 5ㆍ1017-3내지 2ㆍ1018-3이지만, 일반적인 경우에 더 낮은 값 및 더 높은 값 둘 다 채택할 수 있다.
약 1.51 ㎛의 레이저 파장을 갖는 부품은 도 4a 및 도 4b에 따른 전류 제한 구조를 포함하여 제작된다. 활성 영역에 양자 우물을 갖는 종래의 레이저 구조는 종래의 방법으로 성장되는 동일한 웨이퍼가 사용된다. 전류 차단 층을 성장시키기 전에, 상기 웨이퍼는 2개의 반(halves)으로 분리되며: 한쪽 반에는 도 4a에 따른 전류 차단 층이 종래의 방법에 따라 성장되고, 나머지 반에는 도 4b에 도시된 구조를 제조하도록 차단 층이 성장된다. 상기 층의 두께는: x = 30 nm, y = 30 nm, a = 0.4 ㎛ 및 b = 1.3 ㎛이다. 주기의 수는 N = 3이다. InGaAsP-층(13)은 0.96 eV의 밴드 갭을 갖는다. n-기판(5) 위에 직접 위치되는 전류 차단층인 다음으로 가장 낮은 층(9)은 철(Fe)로 도핑된 반-절연 InP로 구성된다.
도 5의 다이어그램은 전류 차단층의 2개의 다른 변동에 대한 칩의 온도 함수로서 임계 전류 이상의 60 mA에서 15개의 레이저에 대한 중앙값으로 계산된 측정 출력 전력을 도시한다. 도 5에 도시된 바와 같이, 부가된 얇은 연속 층(13, 15)을 갖는 전류 차단 구조는 실질적으로 개선된 성능, 즉 특히 높은 온도에서 더 높은 출력 전력을 발생시킨다.
도 6의 다이어그램은 2개의 상이한 레이저에 대한 P-I-특성의 비선형성을 도시한다. 여기서, 비선형성은 7 ㎽의 출력 전력을 얻는데 필요한 전류를 먼저 계산함으로써 정해지며, P-I-곡선이 도 2의 선형 곡선 "A"를 따르는 경우, 측정된 임계 전류 및 상기 임계 전류 부근의 전류에 대해 측정된 경사(slope)(양자 효율)로부터 출발한다. 이러한 전류를 I1이라 한다. 그 다음, 이러한 전류(I1)에서 실제로 얻어지는 출력 전력의 크기가 측정되고, 이어서, 부품은 도 2의 곡선 "B"와 유사한 측정 곡선을 따른다. 이렇게 측정된 출력 전력을 P1이라 한다. 그 다음, 차이(7 ㎽ - P1) 및 7 ㎽의 몫이 계산된다. 퍼센트로 재계산된 이러한 몫은 여기서 비선형이라 한다. 다시 말하면, 특히 높은 칩 온도에서 종래의 전류 제한과 비교하여 여기에 설명된 바와 같이 얇은 층의 여러 주기로 보강된 전류 제한을 위한 뛰어난 개선이 관찰된다.
레이저의 성능이 칩의 고온에서 개선된 전류 제한을 사용하여 훨씬 좋아진다는 사실은 액세스 네트워크(소위 "광가입자 장비 댁내 설치 단계"(Fibre to the Home))내의 용도 및 광학적 내부 접속(예컨대, 전화 교환의 컴퓨터에서의)을 위한 레이저가 고온에서(최대 350 내지 360 K) 동작할 수 있어야 하기 때문에, 그리고 상술한 것에 따른 레이저를 포함하는 캡슐에 사용될 수 있는 냉각 기능이 매우 높은 비용의 시스템을 생기게 하는 여분의 부품을 발생시키기 때문에 특히 중요하다.
도 4b에 따른 p-InP-측상에 얇은 층의 1 또는 수 개의 주기를 도입하는 기본적인 개념은 전류 차단층에서 실제로 더 큰 전압 강하를 발생시킨다는 것을 입증하기 위해, 도 4a 및 도 4b에 도시된 2개의 구조에 대한 전류(I)-전압(V)-특성이 시뮬레이션되었다.
완전한 사이리스터 구조를 시뮬레이션하는 대신에, 도 4a에 도시된 단지 2개의 상부 층(11, 3) 및 도 4b에 도시된 얇은 중간 층(13, 15)을 포함하는 이러한 층에 대응하는 n-p-다이오드 구조를 시뮬레이션함으로써 더 상세히 p-측상의 부가적인 층의 영향을 연구하는 것이 선택된다. 따라서, 후자의 구조는 하부에 n-도핑된 InP로 구성되며, 다음으로 N 주기의 280 Å의 p-도핑된 InP 및 280 Å의 p-도핑된 InGaAsP로 구성되고, 그 다음에는 p-도핑된 InP로 구성된다. 모든 도핑은 1ㆍ1018cm-3이다. InGaAsP-재료는 0.96 eV의 밴드 갭을 가지며, InP로 조정된 격자이다.
도 7의 다이어그램에서, 구조에 걸쳐 전압의 함수로서 300 ㎛ 길이를 갖는 상기 설명에 따른 구조를 위해 1 마이크로미터의 폭에 대한 전류가 도시되어 있다. 도 7에 도시된 바와 같이, 부가적인 전류 제한 층을 포함하는 상기 제시된 바와 같은 구조를 도입함으로써 1 ㎃/㎛ 보다 더 큰 전류에 대해 순방향 전압 강하가 매우 증가한다. 전류 차단 구조의 증가된 순방향 전압 강하는 더 많은 전류가 그 대신에 활성 영역(1)(도 1 및 도 3의 단면(Ⅰ-Ⅰ))을 통과하고 레이저가 더 좋은 성능을 얻는다는 것을 의미한다.
본 발명의 구체적인 실시예가 여기에 예시되고 설명되어 있지만, 다수의 장점, 수정 및 변경이 당업자에게 용이해질 수 있다는 것이 고려될 수 있다. 따라서, 더 넓은 관점에서의 본 발명은 여기에 도시되고 설명된 특정 설명, 대표적인 장치 및 예시된 예에 제한되지 않는다. 따라서, 첨부된 청구범위 및 이에 상당하는 등가물에 의해 정의되는 바와 같이 일반적으로 본 발령의 사상 또는 범위로부터 벗어남이 없이 다양한 수정이 이루어질 수 있다. 따라서, 첨부된 청구범위가 본 발명의 실제 사상 및 범위내에 있는 모든 수정 및 변경을 포함하는 것으로 이해될 수 있다.

Claims (6)

  1. 매립된 헤테로 구조로 형성된 활성 영역, 상기 활성 영역을 측면에서 둘러싸는 전류 제한 영역, 및 상부 층과 하부 층을 포함하는 반도체 레이저로서, 상기 상부 층 및 하부 층은 상기 활성 영역을 횡 방향으로 둘러싸고, 상기 전류 제한 영역 및 상부 층 및 하부 층은 n-p-n-p-구조 또는 n-SI-n-p-구조를 함께 형성하여 전류 제한을 이루는 반도체 레이저에 있어서,
    순방향 전압 강하를 증가시켜서 활성 영역 외부의 전류 누설을 감소시키기 위해, 제 2 n-도핑된 층 및 제 2 p-도핑된 층 사이에 배치된 적어도 하나의 얇은 층이 전류 제한을 위한 상기 n-p-n-p-구조 또는 n-SI-n-p-구조에 포함되며, 상기 SI는 반-절연 재료를 나타내는 것을 특징으로 하는 반도체 레이저.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 얇은 층은 p-도핑되는 것을 특징으로 하는 반도체 레이저.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 얇은 층은 적어도 두 개이고, 더 높은 밴드 갭 및 더 낮은 낮은 밴드 갭을 갖는 재료를 선택적으로 포함하는 것을 특징으로 하는 반도체 레이저.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 얇은 층 중 적어도 하나는 주위 층보다 더 낮은 밴드 갭을 갖는 것을 특징으로 하는 반도체 레이저.
  5. 제 1 항에 있어서,
    상기 반도체 레이저는 n-InP-기판에서 제조되는 것을 특징으로 하는 반도체 레이저.
  6. 제 1 항에 있어서,
    p-도핑된, n-도핑된, 또는 Fe-도핑된 InP 층, 및 InGaAsP의 여러 가지 합금을 포함하는 것을 특징으로 하는 반도체 레이저.
KR10-1999-7012535A 1997-07-04 1998-07-03 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드 KR100404307B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9702629-8 1997-07-04
SE9702629A SE511719C2 (sv) 1997-07-04 1997-07-04 Begravd heterostrukturlaser med ströminneslutande skikt

Publications (2)

Publication Number Publication Date
KR20010020581A KR20010020581A (ko) 2001-03-15
KR100404307B1 true KR100404307B1 (ko) 2003-11-03

Family

ID=20407677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7012535A KR100404307B1 (ko) 1997-07-04 1998-07-03 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드

Country Status (11)

Country Link
US (1) US6222865B1 (ko)
EP (1) EP1019993B1 (ko)
JP (1) JP2001509638A (ko)
KR (1) KR100404307B1 (ko)
CN (1) CN1261985A (ko)
AU (1) AU8251798A (ko)
CA (1) CA2294808A1 (ko)
DE (1) DE69826502T2 (ko)
SE (1) SE511719C2 (ko)
TW (1) TW399343B (ko)
WO (1) WO1999001019A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819695B1 (en) * 2000-01-07 2004-11-16 Triquint Technology Holding Co Dopant diffusion barrier layer for use in III-V structures
GB0126642D0 (en) * 2001-11-06 2002-01-02 Denselight Semiconductors Pte Design of current blocking structure to improve semiconductor laser performance
JP4142532B2 (ja) * 2003-09-02 2008-09-03 シャープ株式会社 光学式速度計、変位情報測定装置および搬送処理装置
US7919349B2 (en) * 2008-02-22 2011-04-05 Alcatel-Lucent Usa Inc. Photonic integration scheme
TWI416764B (zh) * 2010-05-06 2013-11-21 發光二極體
US10342900B2 (en) 2011-08-22 2019-07-09 Exogenesis Drug delivery system and method of manufacturing thereof
CN114128061A (zh) * 2019-08-06 2022-03-01 华为技术有限公司 一种波导结构、集成光芯片及实现电学隔离的方法
CN111313233B (zh) * 2020-03-04 2021-07-27 常州纵慧芯光半导体科技有限公司 一种激光器及其制造方法与应用
CN113258442B (zh) * 2021-07-14 2021-11-09 华芯半导体研究院(北京)有限公司 垂直腔面发射激光器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168981A (ja) 1985-01-23 1986-07-30 Hitachi Ltd 半導体レ−ザ装置
JPH0828554B2 (ja) 1989-10-20 1996-03-21 三菱電機株式会社 半導体レーザ及びその製造方法
US5179040A (en) 1990-07-16 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor laser device
JP2718342B2 (ja) 1993-05-28 1998-02-25 日本電気株式会社 半導体レーザ及びその製造方法
US5847415A (en) * 1995-03-31 1998-12-08 Nec Corporation Light emitting device having current blocking structure

Also Published As

Publication number Publication date
WO1999001019A2 (en) 1999-01-14
WO1999001019A3 (en) 1999-04-01
AU8251798A (en) 1999-01-25
SE9702629D0 (sv) 1997-07-04
JP2001509638A (ja) 2001-07-24
TW399343B (en) 2000-07-21
SE511719C2 (sv) 1999-11-15
EP1019993A2 (en) 2000-07-19
EP1019993B1 (en) 2004-09-22
DE69826502D1 (de) 2004-10-28
US6222865B1 (en) 2001-04-24
CN1261985A (zh) 2000-08-02
SE9702629L (sv) 1999-01-05
DE69826502T2 (de) 2005-09-29
KR20010020581A (ko) 2001-03-15
CA2294808A1 (en) 1999-01-14

Similar Documents

Publication Publication Date Title
US9184567B2 (en) Quantum cascade laser
US5306923A (en) Optoelectric device with a very low series resistance
KR100648392B1 (ko) 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스
JP2002134842A (ja) 半導体レーザ装置
KR100404307B1 (ko) 매립된 헤테로 구조를 갖는 형태의 레이저 다이오드
US5319661A (en) Semiconductor double heterostructure laser device with InP current blocking layer
US20160294160A1 (en) Quantum cascade semiconductor laser
JPH07106685A (ja) 半導体レーザ
US5912475A (en) Optical semiconductor device with InP
US5692002A (en) Buried heterostructure semiconductor laser fabricated on a p-type substrate
US6560266B2 (en) Distributed feedback semiconductor laser
JP2011040632A (ja) 半導体光素子
JP7410276B2 (ja) 半導体光デバイス
EP0621665B1 (en) Semiconductor double-channel-planar-buried-heterostructure laser diode effective against leakage current
US5838025A (en) Electrical barrier structure for semiconductor device doped with chromium and/or titanium
JPS61164287A (ja) 半導体レ−ザ
US20040136427A1 (en) Semiconductor optical device
WO2004001918A2 (en) An index-guided self-aligned laser structure with current blocking layer
JP3255111B2 (ja) 半導体レーザ及びその製造方法
Lee et al. Plasma and thermal effects on the performance of high power floating grating DFB laser
CA2058505C (en) Semiconductor laser device
JP2007005642A (ja) 半導体発光素子
US20050141578A1 (en) Laser diode structure with blocking layer
KR20000000664A (ko) 평면 매립형 반도체 레이저 구조 및 그 제조방법
JPH03174793A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee