WO2023171502A1 - 焼結体、半導体基板及び半導体装置並びにそれらの製造方法 - Google Patents

焼結体、半導体基板及び半導体装置並びにそれらの製造方法 Download PDF

Info

Publication number
WO2023171502A1
WO2023171502A1 PCT/JP2023/007632 JP2023007632W WO2023171502A1 WO 2023171502 A1 WO2023171502 A1 WO 2023171502A1 JP 2023007632 W JP2023007632 W JP 2023007632W WO 2023171502 A1 WO2023171502 A1 WO 2023171502A1
Authority
WO
WIPO (PCT)
Prior art keywords
sintered body
sic
layer
single crystal
semiconductor substrate
Prior art date
Application number
PCT/JP2023/007632
Other languages
English (en)
French (fr)
Inventor
拓滋 前川
京樹 佐藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023171502A1 publication Critical patent/WO2023171502A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/56—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides
    • C04B35/565—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides based on silicon carbide
    • C04B35/573—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbides or oxycarbides based on silicon carbide obtained by reaction sintering or recrystallisation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present embodiment relates to a sintered body, a semiconductor substrate, a semiconductor device, and a manufacturing method thereof.
  • SiC silicon carbide
  • SBD Schottky barrier diodes
  • IGBT insulated gate bipolar transistors
  • the SiC semiconductor substrate on which such SiC devices are formed is made by bonding a single crystal SiC semiconductor substrate to a polycrystalline SiC semiconductor substrate in order to reduce manufacturing costs and provide desired physical properties. It was sometimes created.
  • a SiC sintered body is sometimes manufactured by bonding a single crystal SiC semiconductor substrate to a SiC sintered body, and the SiC sintered body is sometimes manufactured by a reaction sintering method.
  • Patent Document 1 describes a technique for bonding a silicon carbide sintered body and a SiC epitaxial growth layer together by room temperature bonding or diffusion bonding.
  • Patent Document 2 includes a slurry production process and a sintering process, and the slurry production process produces a slurry containing SiC powder and sintering aid powders of Al 2 O 3 and Y 2 O 3 that lower the melting point.
  • the sintering step a method for manufacturing a SiC sintered body is disclosed in which the SiC sintered body is obtained by sintering a slurry.
  • Patent Document 3 describes a SiC reaction sintering method using a secondary reaction, in which carbon powder of 3 ⁇ m to 15 ⁇ m and silicon carbide powder of 10 ⁇ m to 50 ⁇ m are mixed as raw material powder, and the theoretical compacted density is determined by pressure molding.
  • the technology consists of a process of making a molded body with 92 to 98% of the oxidation temperature, a process of silicifying the molded body at 2000°C or higher in a non-oxidizing atmosphere, and a process of firing the silicided body at 2200°C or higher in a non-oxidizing atmosphere. Are listed.
  • the SiC sintered body produced by the conventional reaction sintering method contains about 5 to 10% free Si, and the presence of this free Si causes a problem in that the strength at high temperatures of 1400° C. or higher is greatly reduced.
  • the technology disclosed in Patent Document 3 addresses this problem, but by removing free Si in order not to reduce the strength at high temperatures of 1400°C or higher, the apparent porosity increases and the oxidation resistance decreases. The result was inferior.
  • the present embodiment is proposed in view of the above-mentioned circumstances, and describes an SiC sintered body, a semiconductor substrate, and a semiconductor that ensure corrosion resistance, oxidation resistance, and strength at high temperatures, and also reduce manufacturing costs.
  • the purpose is to provide devices and methods for manufacturing them.
  • one aspect of the present embodiment is a sintered body of SiC that includes aggregate made of SiC and polycrystalline SiC that fills gaps in the aggregate.
  • a semiconductor substrate comprising:
  • Another aspect of this embodiment is a semiconductor device configured using the semiconductor substrate, with a single crystal layer as a drift layer, and a sintered body layer as a substrate layer.
  • aspects of the present embodiment include a step of reaction-sintering an aggregate made of SiC and a paste containing Si and C powder to generate polycrystalline SiC from the Si and C powder;
  • the method of manufacturing a sintered body of SiC includes a step of impregnating a paste with a gas containing C to carbonize free Si into SiC.
  • Another aspect of the present embodiment uses the method for manufacturing a sintered body, the paste is applied so as to be laminated on the single crystal layer of SiC, and the paste is applied to the sintered body of SiC according to the method for manufacturing the sintered body.
  • This is a method for manufacturing a semiconductor substrate in which the sintered body is a sintered body layer stacked on a single crystal layer.
  • Another aspect of this embodiment is a step of forming a semiconductor device in the semiconductor substrate using a single crystal layer as a drift layer and a sintered body layer as a substrate layer, following the series of steps of the method for manufacturing a semiconductor substrate.
  • a method of manufacturing a semiconductor device further comprising:
  • the corrosion resistance, oxidation resistance, and strength at high temperatures of the SiC sintered body, semiconductor substrate, and semiconductor device can be ensured, and manufacturing costs can also be reduced.
  • FIG. 1 is a flowchart showing a series of steps in a method for manufacturing a semiconductor substrate.
  • FIG. 2A is a process flow diagram of a method for manufacturing a semiconductor substrate.
  • FIG. 2B is a process flow diagram of a method for manufacturing a semiconductor substrate.
  • FIG. 2C is a process flow diagram of a method for manufacturing a semiconductor substrate.
  • FIG. 2D is a process flow diagram of a method for manufacturing a semiconductor substrate.
  • FIG. 2E is a process flow diagram of a method for manufacturing a semiconductor substrate.
  • FIG. 3A is a schematic diagram illustrating the steps of reaction sintering and carbonization in the method for manufacturing a semiconductor substrate.
  • FIG. 3A is a schematic diagram illustrating the steps of reaction sintering and carbonization in the method for manufacturing a semiconductor substrate.
  • FIG. 3B is a schematic diagram illustrating the steps of reaction sintering and carbonization in the method for manufacturing a semiconductor substrate.
  • FIG. 3C is a schematic diagram illustrating the steps of reaction sintering and carbonization in the method for manufacturing a semiconductor substrate.
  • FIG. 4 is a schematic diagram illustrating a SiC film covering a sintered body layer of a semiconductor substrate.
  • FIG. 5 is a cross-sectional view showing the structure of a Schottky barrier diode.
  • FIG. 6 is a cross-sectional view showing the structure of a trench gate type MOSFET.
  • FIG. 7 is a cross-sectional view showing the structure of a planar gate type MOSFET.
  • the sintered body of this embodiment includes aggregate made of SiC and polycrystalline SiC that fills the gaps between the aggregates.
  • the semiconductor substrate of this embodiment uses the sintered body, and includes a single crystal layer made of a single crystal of SiC, and a sintered SiC layer made of a sintered body laminated on the single crystal layer.
  • the single crystal layer may be composed of an epitaxial layer of SiC.
  • Group V elements may be added to SiC constituting the single crystal layer and the sintered body layer, respectively. It may further include a SiC protective film covering the sintered body layer.
  • the semiconductor device of this embodiment uses the semiconductor substrate described above, and is configured with a single crystal layer as a drift layer and a sintered body layer as a substrate layer.
  • a buffer layer may extend from the interface with the single crystal layer to a predetermined distance.
  • the semiconductor device may include at least one of a Schottky barrier diode, a MOSFET, an IGBT, and an LED.
  • the method for producing a sintered body according to the present embodiment includes a step of reaction-sintering aggregate made of SiC and a paste containing Si and C powder to generate polycrystalline SiC from the Si and C powder, and The method includes a step of impregnating the sintered paste with a gas containing C to carbonize free Si into SiC.
  • the chemical composition ratio of the Si and C powders may be adjusted so that the reaction-sintered paste contains free Si.
  • the method may further include a step of impregnating the reaction-sintered paste with a gas containing Si to contain free Si.
  • the method for manufacturing a semiconductor substrate uses the method for manufacturing a sintered body, a paste is applied so as to be laminated on a single crystal layer of SiC, and the paste is applied to the SiC according to the method for manufacturing a sintered body.
  • the sintered body constitutes a sintered body layer stacked on a single crystal layer.
  • the method may further include a step of forming an epitaxial layer on the SiC support substrate, and the single crystal layer may be constituted by the epitaxial layer.
  • the method may further include the step of removing the semiconductor substrate composed of the single crystal layer and the sintered body layer from the support substrate. Impurities of group V elements may be added to SiC constituting the single crystal layer, and group V elements may also be added to the paste.
  • the method may further include a step of forming a SiC protective film covering the sintered body layer.
  • a semiconductor device is formed in a semiconductor substrate using a single crystal layer as a drift layer and a sintered body layer as a substrate layer.
  • the method further includes the step of:
  • the buffer layer may extend from the interface with the single crystal layer to a predetermined distance in the sintered body layer.
  • the semiconductor device may include at least one of a Schottky barrier diode, a MOSFET, an IGBT, and an LED.
  • FIG. 1 is a flowchart showing a series of steps in the method for manufacturing a semiconductor substrate according to the present embodiment.
  • 2A to 2E are process flow diagrams of the method for manufacturing a semiconductor substrate according to this embodiment.
  • the sintered body and semiconductor substrate in this embodiment are assumed to be n-type semiconductors doped with group V elements for use as conductor substrates, but are assumed to be n-type semiconductors doped with impurities of group V elements for use as insulator substrates. It may also be made into a semiconductor.
  • an epitaxial layer that is a single crystal layer made of SiC is provided.
  • the epitaxial layer 12 of this embodiment is formed on the top surface of a suitable SiC single crystal support substrate 11, and is provided as a substrate 10 in which the epitaxial layer 12 and the support substrate 11 are integrally formed. may be done.
  • the epitaxial layer 12 may have any structure of 4H-SiC, 6H-SiC, 2H-SiC, or 3C-SiC.
  • the epitaxial layer 12 is made into an n-type semiconductor by doping impurities of pentavalent group V elements such as P, As, and N, for example.
  • Support substrate 11 may be a SiC single crystal formed by a sublimation method or the like.
  • the epitaxial layer 12 may be formed by remote epitaxial growth with a graphene film interposed on the top surface of the support substrate 11. The epitaxial layer 12 grown by remote epitaxial growth can be easily separated from the supporting substrate 11.
  • a paste is applied to the top surface of the epitaxial layer 12 provided in step S1 to form a paste molded body 20.
  • the paste is composed of a mixture of aggregate made of SiC and polycrystalline SiC raw material made of Si and C powder.
  • the SiC aggregate is provided by SiC powder with a particle size of about 10 ⁇ m. Si and C powders are reacted and sintered into polycrystalline SiC in a later process, but if the particle size is large, sufficient reaction cannot be obtained, and if the particle size is small, it will be affected by surface oxidation, so the particle size
  • the thickness is approximately 1 ⁇ m.
  • the paste contains SiC aggregate with a particle size of about 10 ⁇ m and Si and C powders with a particle size of about 1 ⁇ m in a weight ratio of 50:50.
  • the Si and C powders are adjusted so that the chemical composition ratio of Si to C is large so that the SiC produced by reaction sintering is Si-rich.
  • SiN containing N, a group V element, as an impurity is also added to the raw material in the form of SiN powder with a particle size of 1 ⁇ m so that the SiC obtained by reaction sintering becomes an n-type semiconductor.
  • Polyvinyl alcohol and the like are also added as auxiliary agents.
  • the paste containing aggregate and raw materials is applied to the top surface of the epitaxial layer 12 to a predetermined height to form a molded body 20 of the paste.
  • the application of the paste is carried out in an air atmosphere at 500° C. in a heating furnace.
  • the molded body 20 is formed by applying paste in step S2, the paste molded body 20 is not limited to this, and may be formed by other methods such as pressure molding or sheet lamination.
  • step S3 the paste molded body 20 formed on the top surface of the epitaxial layer 12 in step S2 is reactively sintered to produce an intermediate sintered body 30.
  • the paste molded body 20 formed on the top surface of the epitaxial layer 12 is heated in an inert gas atmosphere in a heating furnace at a temperature of 1500°C, and Si and C powders as raw materials contained in the paste are reacted and baked into polycrystalline SiC. to tie Polycrystalline SiC is generated in the gaps between the SiC aggregates included in the intermediate sintered body 30 by the reactive sintering of the Si and C powders. Since SiN is added to the raw material Si and C powder, the produced polycrystalline SiC becomes an n-type semiconductor.
  • the produced polycrystalline SiC was rich in Si, including free Si. Pores were also formed along with polycrystalline SiC in the gaps between the SiC aggregates in the intermediate sintered body 30, and the compacted density was 95% due to the formation of the pores.
  • This molding density can be adjusted by the amount of auxiliary agent added to the raw material of the paste. Note that when the compaction density decreases from 100% to 90%, the strength of the intermediate sintered body 30 is halved. Further, due to the reaction sintering, the volume of the intermediate sintered body 30 from the paste molded body 20 is reduced by about 20%. Therefore, processing of the intermediate sintered body 30 may be necessary.
  • step S4 the final sintered body is produced by carbonizing the intermediate sintered body 30 formed in step S3.
  • This sintered body constitutes a sintered body layer 40 laminated on the top surface of the epitaxial layer 12.
  • the intermediate sintered body 30 produced in step S3 was Si-rich, including free Si, and had pores, so the compacted density was 95%.
  • the intermediate sintered body 30 formed on the top surface of the epitaxial layer 12 is heated in an inert gas atmosphere in a heating furnace at a temperature in the range of 1200 to 1800°C, for example 1600°C, and a flow of CH 4 gas is supplied. Free Si contained in the intermediate sintered body 30 is carbonized into SiC by CH 4 gas that has penetrated into the intermediate sintered body 30 from the pores.
  • a final sintered body layer 40 which is composed of a single-crystal SiC aggregate and polycrystalline SiC that fills the gaps between the single crystals.
  • polycrystalline SiC produced by reaction sintering is an n-type semiconductor, the sintered body layer 40 as a whole becomes a polycrystalline n-type semiconductor.
  • step S5 the support substrate 11 that supports the epitaxial layer 12 is removed.
  • the bottom surface of the epitaxial layer 12 and the top surface of the support substrate 11 may be cut using a wedge, or may be separated by other methods.
  • the epitaxial layer 12 can be easily removed from the support substrate 11 by applying an external force to the support substrate 11.
  • a final semiconductor substrate 100 in which the epitaxial layer 12 and the sintered body layer 40 are stacked is obtained.
  • FIGS. 3A to 3C are schematic diagrams illustrating the reaction sintering and carbonization steps in the semiconductor substrate manufacturing method.
  • FIG. 3A is a diagram illustrating the structure of the molded body 20 formed with paste on the top surface of the epitaxial layer 12 in step S2.
  • the paste is composed of a mixture of aggregate 21 made of SiC powder with a particle size of about 10 ⁇ m and raw material 22 which is reacted and sintered with SiC and made of Si and C powder with a particle size of about 1 ⁇ m.
  • a group V element, as an impurity is also added in the form of SiN powder with a particle size of 1 ⁇ m so that the SiC obtained by sintering becomes an n-type semiconductor. Furthermore, polyvinyl alcohol is also added to the raw material 22 as an auxiliary agent.
  • a molded body 20 formed on the top surface of the epitaxial layer 12 includes an aggregate 21 made of SiC powder, and the gaps between the aggregates 21 are filled with raw materials 22 such as Si and C powders.
  • FIG. 3B is a diagram illustrating the structure of an intermediate sintered body 30 in which raw materials 22 such as Si and C powder contained in the molded body 20 are reacted and sintered into polycrystalline SiC by reaction sintering in step S3. be.
  • the Si and C powders of the raw material 22 that filled the gaps between the aggregates are reacted and sintered into SiC, and polycrystalline SiC particles 31 are generated. Since SiN powder was added to the Si and C powders of the raw material 22, the polycrystalline SiC particles 31 are n-type semiconductors.
  • gaps 32 between the aggregate 21 and the SiC particles 31 are formed by free Si and pores remaining after reaction sintering.
  • the porosity can be adjusted by the amount of auxiliary agent added to the paste material.
  • FIG. 3C is a diagram illustrating the configuration of the final sintered body layer 40 in which free Si contained in the intermediate sintered body 30 is converted to SiC by carbonization in step S4. Free Si is carbonized to SiC by carbon supplied for example by CH 4 gas. In this way, the sintered body layer 40 of the semiconductor substrate 100 is produced. Since the sintered body layer 40 includes polycrystalline SiC, which is an n-type semiconductor, the sintered body layer 40 becomes an n-type semiconductor as a whole.
  • room temperature bonding or diffusion bonding is not used to bond the epitaxial layer 12 and the sintered body layer 40. Therefore, precision polishing of the bonding surface for room-temperature bonding or diffusion bonding is not required, so it is possible to reduce costs and improve yield. Furthermore, since the sintered body layer 40 does not contain Al 2 O 3 which has low corrosion resistance, corrosion resistance can be ensured.
  • the SiC sintered body layer 40 is produced by reaction sintering. Therefore, the problem of warpage that occurs in SiC layers deposited by CVD does not occur. Since the change in volume of the sintered body layer 40 produced by reaction sintering is relatively small, the need for processing after reaction sintering can be reduced. Further, free Si remaining in SiC after reaction sintering is carbonized into SiC by supplying a gas containing C. Therefore, since no free Si remains in the sintered body layer 40, strength at high temperatures can be ensured. Furthermore, since free Si is carbonized into SiC, porosity does not increase, and oxidation resistance related to porosity is also ensured.
  • FIG. 4 is a diagram showing a protective film 45 made of SiC that covers the sintered body layer 40.
  • SiC is deposited by, for example, CVD so as to cover the surface of the sintered body layer 40.
  • the protective film 45 may be formed by deposition.
  • pores are present between the SiC aggregates 21 along with polycrystalline SiC, and the pores are exposed on the surface of the sintered body layer 40.
  • the protective film 45 By forming the protective film 45 on the surface of the sintered body layer 40, the pores exposed on the surface of the sintered body layer 40 are covered, and damage and dust generation from the pores are prevented. Furthermore, since the pores are covered with the protective film 45, oxidation resistance is also ensured.
  • step S2 of applying the paste in step S2 of applying the paste, the polycrystalline SiC produced in step S3 of reaction sintering becomes Si-rich, including free Si.
  • the raw material Si and C powders were adjusted so that the chemical composition ratio of Si to C was large.
  • a silicification step may be provided in step S3, and Si may be added to the intermediate sintered body 30 produced in step S3 to make it Si-rich.
  • a Si sheet containing Si powder is laminated on the intermediate sintered body 30. Then, the laminated intermediate sintered body 30 and the Si sheet are heated to 1414° C. or higher, which is the melting point of Si, so that the molten Si impregnates the intermediate sintered body 30 through the pores. At 1400° C. or higher, C contained in the intermediate sintered body 30 and Si supplied from the Si sheet are reacted and sintered to form SiC. In the reaction sintering that accompanies such a silicification process, the volume change of the intermediate sintered body 30 is ⁇ 1%, which is smaller than -20% in the reaction sintering in step S3.
  • the intermediate sintered body 30 after the silicification process does not require processing due to volume change.
  • the intermediate sintered body 30 instead of stacking a Si sheet on the intermediate sintered body 30 and heating it, the intermediate sintered body 30 may be crushed, Si powder is added thereto, and then the intermediate sintered body 30 is remolded.
  • the Si content in the intermediate sintered body 30 can be adjusted to a desired content before the carbonization step of step S4. Therefore, the characteristics of the sintered body layer 40, such as the porosity of the final sintered body layer 40 obtained by the subsequent carbonization step S4, can be set.
  • the semiconductor substrate of this embodiment can be used, for example, to manufacture various semiconductor devices.
  • a semiconductor device can be manufactured in a semiconductor substrate using a single crystal layer made of SiC as a drift layer and a sintered body layer made of polycrystalline SiC as a substrate layer.
  • the buffer layer may extend up to a predetermined distance from the epitaxial layer in the sintered body layer.
  • semiconductor devices include a Schottky barrier diode (SBD), a trench gate MOSFET, and a planar gate MOSFET. Note that the present invention can be similarly applied to IGBTs, LEDs, etc. as semiconductor devices.
  • FIG. 5 is a cross-sectional view showing a schematic structure of a Schottky barrier diode (SBD) 50 of this embodiment.
  • the SBD 50 includes a semiconductor substrate 100, the epitaxial layer 12 is a drift layer, and the sintered body layer 40 is a substrate layer. A portion of the sintered body layer 40 up to a predetermined distance from the epitaxial layer 12 may be used as a buffer layer.
  • both the epitaxial layer 12 and the sintered body layer 40 are composed of n-type semiconductors, but the epitaxial layer 12 is of the n - type (the impurity density is, for example, about 5 ⁇ 10 14 cm ⁇ 3 to The sintered body layer 40 is doped with n + type (impurity density is, for example, about 1 ⁇ 10 18 cm ⁇ 3 to about 1 ⁇ 10 21 cm ⁇ 3 ). You can leave it there.
  • the n-type doping impurity for example, V group elements such as N, P, and As can be used, and as the p-type doping impurity, for example, TMA or the like can be used.
  • the bottom surface of the sintered body layer 40 is provided with a cathode electrode 51 so as to cover the entire area thereof, and the cathode electrode 51 is connected to a cathode terminal K.
  • the top surface 12a of the epitaxial layer 12 is provided with a contact hole 55 that exposes a part of the epitaxial layer 12 as an active region 54, and a field insulating film 57 is formed in a field region 56 surrounding the active region 54.
  • the field insulating film 57 is made of SiO 2 (silicon oxide), but may be made of other insulators such as silicon nitride (SiN).
  • An anode electrode 58 is formed on this field insulating film 57, and the anode electrode 58 is connected to the anode terminal A.
  • a p-type JTE (Junction Termination Extension) structure 59 is formed near the top surface 12a (surface layer portion) of the epitaxial layer 12 so as to be in contact with the anode electrode 58.
  • the JTE structure 59 is formed along the contour of the contact hole 55 so as to straddle the inside and outside of the contact hole 55 in the field insulating film 57 .
  • FIG. 6 is a cross-sectional view showing a schematic structure of a trench gate type MOSFET 60 of this embodiment.
  • Trench gate MOSFET 60 includes a semiconductor substrate 100, uses epitaxial layer 12 as a drift layer, and uses sintered body layer 40 as a substrate layer. A portion of the sintered body layer 40 up to a predetermined distance from the epitaxial layer 12 may be used as a buffer layer.
  • both the epitaxial layer 12 and the sintered body layer 40 are composed of n-type semiconductors, but the epitaxial layer 12 is of the n - type (the impurity density is, for example, about 5 ⁇ 10 14 cm ⁇ 3 to The sintered body layer 40 is doped with n + type (impurity density is, for example , about 1 ⁇ 10 18 cm ⁇ 3 to about 1 ⁇ 10 21 cm ⁇ 3 ). You can leave it there.
  • the n-type doping impurity for example, V group elements such as N, P, and As can be used, and as the p-type doping impurity, for example, TMA or the like can be used.
  • the bottom surface of the sintered body layer 40 is provided with a drain electrode 61 so as to cover the entire area, and the drain electrode 61 is connected to the drain terminal D.
  • a p-type body region 62 (with an impurity density of, for example, approximately 1 ⁇ 10 16 cm ⁇ 3 to approximately 1 ⁇ 10 19 cm ⁇ 3 ) is formed near the top surface 12 a (surface layer portion) of the epitaxial layer 12 .
  • the portion on the sintered body layer 40 side with respect to the body region 62 is an n ⁇ type drain region in which the state of the epitaxial layer 12 is maintained.
  • a gate trench 64 is formed in the epitaxial layer 12 .
  • the gate trench 64 penetrates the body region 62 from the top surface 12 a of the epitaxial layer 12 , and its deepest portion reaches the drain region made of the epitaxial layer 12 .
  • a gate insulating film 65 is formed on the inner surface of the gate trench 64 and the top surface 12 a of the epitaxial layer 12 so as to cover the entire inner surface of the gate trench 64 .
  • a gate electrode 66 is buried in the gate trench 64 by filling the inside of the gate insulating film 65 with, for example, polysilicon.
  • a gate terminal G is connected to the gate electrode 66.
  • n + type source region 67 that forms part of the side surface of the gate trench 64 is formed in the surface layer of the body region 62 .
  • the epitaxial layer 12 has a p + type impurity (with an impurity density of, for example, approximately 1 ⁇ 10 18 cm ⁇ 3 to approximately 1 ⁇ 10 21 cm -3 ) body contact region 68 is formed.
  • An interlayer insulating film 69 made of SiO 2 is formed on the epitaxial layer 12 .
  • a source electrode 71 is connected to the source region 67 and the body contact region 68 via a contact hole 70 formed in the interlayer insulating film 69 .
  • a source terminal S is connected to the source electrode 71.
  • the gate electrode A channel can be formed near the interface with the gate insulating film 65 in the body region 62 by the electric field from the body region 66 . Thereby, a current can flow between the source electrode 71 and the drain electrode 61, and the trench gate type MOSFET 60 can be turned on.
  • FIG. 7 is a cross-sectional view showing a schematic structure of a planar gate MOSFET 80 of this embodiment.
  • the planar gate MOSFET 80 includes a semiconductor substrate 100, the epitaxial layer 12 is a drift layer, and the sintered body layer 40 is a substrate layer. A portion of the sintered body layer 40 up to a predetermined distance from the epitaxial layer 12 may be used as a buffer layer.
  • both the epitaxial layer 12 and the sintered body layer 40 are composed of n-type semiconductors, but the epitaxial layer 12 is of the n - type (the impurity density is, for example, about 5 ⁇ 10 14 cm ⁇ 3 to The sintered body layer 40 is doped with n + type (impurity density is, for example, about 1 ⁇ 10 18 cm ⁇ 3 to about 1 ⁇ 10 21 cm ⁇ 3 ). You can leave it there.
  • the n-type doping impurity for example, V group elements such as N, P, and As can be used, and as the p-type doping impurity, for example, TMA or the like can be used.
  • a drain electrode 61 is formed on the bottom surface of the sintered body layer 40 so as to cover the entire area, and a drain terminal D is connected to the drain electrode 61.
  • a p-type body region 53 (with an impurity density of, for example, approximately 1 ⁇ 10 16 cm ⁇ 3 to approximately 1 ⁇ 10 19 cm ⁇ 3 ) is formed in a well shape. It is formed.
  • the portion on the SiC substrate 2 side with respect to the body region 53 is an n ⁇ type drain region that remains in the same state after epitaxial growth.
  • n + -type source region 84 is formed in the surface layer of the body region 82 and spaced from the periphery of the body region 82 .
  • a p + type body contact region 85 (with an impurity density of, for example, approximately 1 ⁇ 10 18 cm ⁇ 3 to approximately 1 ⁇ 10 21 cm ⁇ 3 ) is formed inside the source region 84 .
  • Body contact region 85 penetrates source region 84 in the depth direction and is connected to body region 82 .
  • a gate insulating film 86 is formed on the top surface 12a of the epitaxial layer 12.
  • the gate insulating film 86 covers the portion of the body region 82 surrounding the source region 84 (periphery of the body region 82 ) and the outer periphery of the source region 84 .
  • An interlayer insulating film 88 made of SiO 2 is formed on the epitaxial layer 12 .
  • a source electrode 90 is connected to the source region 84 and the body contact region 85 via a contact hole 89 formed in the interlayer insulating film 88 .
  • a source terminal S is connected to the source electrode 90.
  • the semiconductor device of this embodiment uses a semiconductor substrate 100 that does not use room temperature bonding or diffusion bonding to bond the epitaxial layer 12 and the sintered body layer 40.
  • Manufacturing the semiconductor substrate 100 does not require precise polishing of the bonding surface for room-temperature bonding or diffusion bonding, so it is possible to reduce costs and improve yield.
  • the sintered body layer 40 of the semiconductor substrate 100 does not contain Al 2 O 3 which has low corrosion resistance, corrosion resistance can be ensured.
  • the carbonization process is performed to prevent free Si from remaining in the sintered body layer 40, so that strength at high temperatures is ensured. Free Si is carbonized into SiC, so porosity does not increase and oxidation resistance related to porosity is also ensured.
  • Support substrate 12 Epitaxial layer 30 Intermediate sintered body 40 Sintered body layer 100 Semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ＳｉＣの支持基板１１に形成されたＳｉＣのエピタキシャル層１２にＳｉＣの骨材２１並びにＳｉ及びＣ粉末を含むペーストを積層して成形体２０を形成し、反応焼結してＳｉ及びＣ粉末からＳｉＣの多結晶を生成した中間焼結体３０とし、遊離ＳｉをＳｉＣに炭化した焼結体層４０とし、エピタキシャル層１２から支持基板１１を取り外してエピタキシャル及び焼結体層４０が積層した半導体基板１００とし、ＳｉＣの半導体基板の耐食性、耐酸化性及び高温における強度を確保するとともに、製造コストも低減する。

Description

焼結体、半導体基板及び半導体装置並びにそれらの製造方法
　本実施の形態は、焼結体、半導体基板及び半導体装置並びにそれらの製造方法に関する。
　従来、電力制御の用途にショットキーバリアダイオード（Schottky barrier diode：SBD）、ＭＯＳＦＥＴ、ＩＧＢＴ（insulated gate bipolar transistor）のようなシリコンカーバイド（ＳｉＣ：Silicon Carbide:炭化ケイ素）製のデバイスが提供されている。このようなＳｉＣ製のデバイスが形成されるＳｉＣ半導体基板は、製造コストを低減したり所望の物性を提供したりするために、多結晶のＳｉＣ半導体基板に単結晶のＳｉＣ半導体基板を貼り合わせて作製されることがあった。また、ＳｉＣ焼結体に単結晶のＳｉＣ半導体基板を貼り合わせて作製され、ＳｉＣ焼結体は反応焼結法により作製されることもあった。
　特許文献１には、シリコンカーバイド焼結体とＳｉＣエピタキシャル成長層とを常温接合又は拡散接合により貼り合わせる技術が記載されている。特許文献２には、スラリー作製工程と焼結工程とを有し、スラリー作製工程では、ＳｉＣ粉末と融点を下げるＡｌ２Ｏ３とＹ２Ｏ３の焼結助剤粉末とを含むスラリーを作製し、焼結工程では、スラリーを焼結することによってＳｉＣ焼結体を得るＳｉＣ焼結体の製造方法が開示されている。
　特許文献３には、二次的な反応によるＳｉＣ反応焼結法であって、原料粉末として３μｍ～１５μｍの炭素粉末と１０μｍ～５０μｍの炭化けい素粉末を混合し、加圧成形により理論成形密度の９２～９８％の成形体を作る工程と、該成形体を非酸化雰囲気中２０００℃以上でけい化する工程と該けい化体を非酸化雰囲気中２２００℃以上で焼成する工程からなる技術が記載されている。
特開２０１９－２１０１６１号公報 特開２０１７－２２２５２０号公報 特開平０７－００２５７０号公報
　ところで、特許文献１に記載された技術によると、シリコンカーバイド焼結体とＳｉＣエピタキシャル成長層との常温接合又は拡散接合には接合面の精密研磨が必要であり、高コストになっていた。また、接合面に欠陥が発生するので歩留まりが低下することがあった。引用文献２では、反応生成物に含まれるＡｌ２Ｏ３及びＹＡＧのうちＡｌ２Ｏ３は耐食性が低く、ＳｉＣ焼結体の耐食性を低下させる要因になっていた。
　従来の反応焼結方法により作製したＳｉＣ焼結体は、遊離Ｓｉが５～１０％程度介在し、この遊離Ｓｉが介在すると１４００℃以上での高温における強度が大きく低下するという問題があった。特許文献３に開示された技術はこの問題に対処しているが、１４００℃以上での高温における強度を低下させないために遊離Ｓｉを除去することによって、見掛け気孔率が増加して耐酸化性が劣る結果となっていた。
　本実施の形態は上述の実情に鑑みて提案されるものであって、耐食性、耐酸化性及び高温における強度を確保するとともに、製造コストも低減するようなＳｉＣの焼結体、半導体基板及び半導体装置並びにそれらの製造方法を提供することを目的とする。
　上述の課題を解決するために、本実施の形態の一態様は、ＳｉＣによる骨材と、骨材の間隙を埋めるＳｉＣの多結晶とを含むＳｉＣの焼結体である。
　本実施の形態の他の態様は、前記焼結体を用い、ＳｉＣの単結晶から構成された単結晶層と、単結晶層に積層された焼結体により構成されたＳｉＣの焼結体層とを含む半導体基板である。
　本実施の形態の他の態様は、前記半導体基板を用い、単結晶層をドリフト層、焼結体層をサブストレート層として構成された半導体装置である。
　本実施の形態の他の態様は、ＳｉＣにより構成された骨材並びにＳｉ及びＣ粉末を含むペーストを反応焼結し、Ｓｉ及びＣ粉末から多結晶のＳｉＣを生成する工程と、反応焼結したペーストにＣを含有するガスを含浸させて遊離ＳｉをＳｉＣに炭化する工程とを含むＳｉＣの焼結体の製造方法である。
　本実施の形態の他の態様は、前記焼結体の製造方法を用い、ペーストはＳｉＣの単結晶層に積層されるように塗布され、ペーストは前記焼結体の製造方法にしたがいＳｉＣの焼結体とされ、焼結体は単結晶層に積層された焼結体層を構成する半導体基板の製造方法である。
　本実施の形態の他の態様は、前記半導体基板の製造方法の一連の工程に続いて、半導体基板において、単結晶層をドリフト層、焼結体層をサブストレート層として半導体装置を形成する工程とをさらに含む半導体装置の製造方法である。
　本実施の形態によると、ＳｉＣの焼結体、半導体基板及び半導体装置の耐食性、耐酸化性及び高温における強度を確保するとともに、製造コストも低減させることができる。
図１は、半導体基板の製造方法の一連の工程を示すフローチャートである。 図２Ａは、半導体基板の製造方法のプロセスフロー図である。 図２Ｂは、半導体基板の製造方法のプロセスフロー図である。 図２Ｃは、半導体基板の製造方法のプロセスフロー図である。 図２Ｄは、半導体基板の製造方法のプロセスフロー図である。 図２Ｅは、半導体基板の製造方法のプロセスフロー図である。 図３Ａは、半導体基板の製造方法における反応焼結及び炭化の工程を説明する模式図である。 図３Ｂは、半導体基板の製造方法における反応焼結及び炭化の工程を説明する模式図である。 図３Ｃは、半導体基板の製造方法における反応焼結及び炭化の工程を説明する模式図である。 図４は、半導体基板の焼結体層を覆うＳｉＣ膜を説明する模式図である。 図５は、ショットキーバリアダイオードの構造を示す断面図である。 図６は、トレンチゲート型ＭＯＳＦＥＴの構造を示す断面図である。 図７は、プレーナゲート型ＭＯＳＦＥＴの構造を示す断面図である。
　以下、本実施の形態の焼結体、半導体基板及び半導体装置並びにそれらの製造方法について、図面を参照して詳細に説明する。
　本実施の形態の焼結体は、ＳｉＣによる骨材と、骨材の間隙を埋めるＳｉＣの多結晶とを含んでいる。
　本実施の形態の半導体基板は、前記焼結体を用い、ＳｉＣの単結晶から構成された単結晶層と、単結晶層に積層された焼結体により構成されたＳｉＣの焼結体層とを含んでいる。単結晶層は、ＳｉＣのエピタキシャル層によって構成されてもよい。単結晶層及び焼結体層を構成するＳｉＣには、それぞれＶ族元素が添加されてもよい。焼結体層を覆うＳｉＣの保護膜をさらに含んでもよい。
　本実施の形態の半導体装置は、前記半導体基板を用い、半導体基板において、単結晶層をドリフト層、焼結体層をサブストレート層として構成されている。焼結体層において、単結晶層との界面から所定の距離までの範囲をバッファ層としてもよい。半導体装置は、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ及びＬＥＤの少なくとも一つを含んでもよい。
　本実施の形態の焼結体の製造方法は、ＳｉＣにより構成された骨材並びにＳｉ及びＣ粉末を含むペーストを反応焼結し、Ｓｉ及びＣ粉末から多結晶のＳｉＣを生成する工程と、反応焼結したペーストにＣを含有するガスを含浸させて遊離ＳｉをＳｉＣに炭化する工程とを含んでいる。反応焼結したペーストが遊離Ｓｉを含有するように、Ｓｉ及びＣ粉末における化学組成比を調整してもよい。反応焼結したペーストにＳｉを含むガスを含浸させて遊離Ｓｉを含有させる工程をさらに含んでもよい。
　本実施の形態の半導体基板の製造方法は、前記焼結体の製造方法を用い、ペーストはＳｉＣの単結晶層に積層されるように塗布され、ペーストは前記焼結体の製造方法にしたがいＳｉＣの焼結体とされ、焼結体は単結晶層に積層された焼結体層を構成する。ＳｉＣの支持基板にエピタキシャル層を形成する工程をさらに含み、単結晶層はエピタキシャル層によって構成されてもよい。単結晶層及び焼結体層から構成された半導体基板を支持基板から取り外す工程をさらに含んでもよい。単結晶層を構成するＳｉＣにはＶ族元素による不純物が添加され、ペーストにもＶ族元素が添加されてもよい。焼結体層を覆うＳｉＣの保護膜を形成する工程をさらに含んでもよい。
　本実施の形態の半導体装置の製造方法は、前記半導体基板の製造方法の一連の工程に続いて、半導体基板において、単結晶層をドリフト層、焼結体層をサブストレート層として半導体装置を形成する工程とをさらに含んでいる。焼結体層において単結晶層との界面から所定の距離までの範囲をバッファ層としてもよい。半導体装置は、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ及びＬＥＤの少なくとも一つを含んでもよい。
　図１は、本実施の形態の半導体基板の製造方法の一連の工程を示すフローチャートである。図２Ａから図２Ｅは、本実施の形態の半導体基板の製造方法のプロセスフロー図である。本実施の形態における焼結体及び半導体基板は、導電体基板用途でＶ族元素による不純物を添加したｎ型半導体を想定しているが、絶縁体基板用途ではこのような不純物の添加のない真性半導体に作製してもよい。
　最初の工程Ｓ１においては、ＳｉＣによる単結晶層となるエピタキシャル層を提供する。図２Ａに示すように、本実施の形態のエピタキシャル層１２は、適切なＳｉＣ単結晶の支持基板１１の頂面に形成され、エピタキシャル層１２及び支持基板１１が一体として形成された基板１０として提供されてもよい。エピタキシャル層１２は、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、２Ｈ－ＳｉＣ、若しくは３Ｃ－ＳｉＣのいずれの構造であってもよい。エピタキシャル層１２は、例えばＰ、Ａｓ、Ｎなどの５価のＶ族元素の不純物が添加されてｎ型半導体とされている。支持基板１１は、昇華法などによって形成されたＳｉＣ単結晶であってもよい。エピタキシャル層１２は、支持基板１１の頂面にグラフェンの膜を介在させたリモートエピタキシャル成長によるものであってもよい。リモートエピタキシャル成長されたエピタキシャル層１２は、支持基板１１から容易に分離することができる。
　工程Ｓ２においては、図２Ｂに示すように、工程Ｓ１で提供されたエピタキシャル層１２の頂面にペーストを塗布してペーストの成形体２０を形成する。ペーストは、ＳｉＣによる骨材と、Ｓｉ及びＣ粉末による多結晶のＳｉＣの原材料とが混合されて構成されている。ＳｉＣの骨材は、粒径１０μｍ程度のＳｉＣ粉末により提供される。Ｓｉ及びＣ粉末は、後の工程で多結晶のＳｉＣに反応焼結されるが、粒径が大きいと十分な反応が得られず、粒径が小さいと表面酸化の影響を受けるため、粒径１μｍ程度にされている。粒径１０μｍ程度のＳｉＣの骨材と、粒径１μｍ程度のＳｉ及びＣ粉末は、ペーストには５０：５０の重量比で含まれている。Ｓｉ及びＣ粉末は、反応焼結により生成されたＳｉＣがＳｉリッチになるようにＣに対するＳｉの化学組成比が大きくなるように調整されている。原材料には、反応焼結により得られたＳｉＣがｎ型半導体になるように、不純物としてＶ族元素のＮを含むＳｉＮも粒径１μｍのＳｉＮ粉末により添加されている。また、助剤としてポリビニルアルコールなども添加されている。
　このように骨材及び原材料を含むペーストをエピタキシャル層１２の頂面に所定の高さまで塗布してペーストによる成形体２０を形成する。ペーストの塗布は、加熱炉内において、大気雰囲気、５００℃で行なわれる。なお、工程Ｓ２においてはペーストの塗布により成形体２０を形成したが、これに限らずペーストの成形体２０は加圧成形やシートの積層など他の方法によってもよい。
　工程Ｓ３においては、図２Ｃに示すように、工程Ｓ２でエピタキシャル層１２の頂面に形成されたペーストの成形体２０を反応焼結して中間焼結体３０を作製する。エピタキシャル層１２の頂面に形成されたペーストの成形体２０を加熱炉内で不活性ガス雰囲気、温度１５００℃で加熱し、ペーストに含まれる原材料のＳｉ及びＣ粉末を多結晶のＳｉＣに反応焼結させる。Ｓｉ及びＣ粉末の反応焼結により、中間焼結体３０に含まれるＳｉＣの骨材の間隙には多結晶のＳｉＣが生成される。原材料のＳｉ及びＣ粉末にはＳｉＮが添加されているため、生成された多結晶のＳｉＣはｎ型半導体になる。また、原材料のＳｉ及びＣ粉末はＣに対するＳｉの化学組成比が大きくなるように調整されていたため、生成された多結晶ＳｉＣは遊離Ｓｉが含まれるＳｉリッチになる。中間焼結体３０におけるＳｉＣの骨材の間隙には多結晶のＳｉＣとともに気孔も形成され、気孔の形成のため成形密度が９５％であった。この成形密度は、ペーストの原材料に加える助剤の量によって調整することができる。なお、成形密度が１００％から９０％まで低下すると、中間焼結体３０の強度は半減する。また、反応焼結によりペーストの成形体２０から中間焼結体３０の体積は２０％程度減少する。このため、中間焼結体３０の加工が必要になる場合がある。
　工程Ｓ４においては、図２Ｄに示すように、工程Ｓ３で形成された中間焼結体３０を炭化することにより、最終的な焼結体を作製する。この焼結体は、エピタキシャル層１２の頂面に積層された焼結体層４０を構成する。工程Ｓ３で作製された中間焼結体３０は、遊離Ｓｉが含まれるＳｉリッチであり、気孔の形成されているため成形密度が９５％であった。エピタキシャル層１２の頂面に形成された中間焼結体３０を加熱炉内で不活性ガス雰囲気、温度が１２００～１８００℃の範囲で例えば１６００℃としてＣＨ４ガスのフローを供給する。中間焼結体３０に含まれる遊離Ｓｉは、気孔から中間焼結体３０の内部に含侵したＣＨ４ガスによってＳｉＣに炭化される。このような炭化によって、単結晶のＳｉＣの骨材と、単結晶の間隙を埋める多結晶のＳｉＣとから構成された最終的な焼結体層４０が得られる。前述のように、反応焼結により生成された多結晶のＳｉＣはｎ型半導体であるため、焼結体層４０は全体として多結晶のｎ型半導体となる。
　工程Ｓ５においては、図２Ｅに示すように、エピタキシャル層１２を支持する支持基板１１を取り除く。例えば、エピタキシャル層１２の底面と支持基板１１の頂面と間をくさびによって割断してもよいし、これに限らず他の方法により分離してもよい。エピタキシャル層１２が支持基板１１にグラフェン膜を介してリモートエピタキシャル成長により形成されている場合には、エピタキシャル層１２は支持基板１１に外力を加えることで支持基板１１から容易に取り外すことができる。エピタキシャル層１２を支持する支持基板１１を取り除くことにより、エピタキシャル層１２と焼結体層４０とが積層された最終的な半導体基板１００が得られる。
　図３Ａから図３Ｃは、半導体基板の製造方法における反応焼結及び炭化の工程を説明する模式図である。図３Ａは、工程Ｓ２においてエピタキシャル層１２の頂面にペーストにより形成された成形体２０の構成を説明する図である。前述のように、ペーストは、粒径１０μｍ程度のＳｉＣ粉末による骨材２１と、粒径１μｍ程度のＳｉ及びＣ粉末によるＳｉＣに反応焼結される原材料２２とが混合されて構成されている。原材料２２には、焼結により得られたＳｉＣがｎ型半導体になるように、不純物としてＶ族元素のＮを含むＳｉＮも粒径１μｍのＳｉＮ粉末により添加されている。さらに、原材料２２には、助剤としてポリビニルアルコールも添加されている。図３Ａにおいて、エピタキシャル層１２の頂面に形成された成形体２０は、ＳｉＣ粉末による骨材２１が含まれ、骨材２１の間隙はＳｉ及びＣ粉末などの原材料２２によって埋められている。
　図３Ｂは、工程Ｓ３の反応焼結により、成形体２０に含まれたＳｉ及びＣ粉末などの原材料２２が多結晶のＳｉＣに反応焼結された中間焼結体３０の構成を説明する図である。図３Ａに示したペーストにより形成された成形体２０において骨材の間隙を埋めていた原材料２２のＳｉ及びＣ粉末はＳｉＣに反応焼結され、多結晶のＳｉＣ粒子３１が生成されている。原材料２２のＳｉ及びＣ粉末にはＳｉＮ粉末が添加されていたため、多結晶のＳｉＣ粒子３１はｎ型半導体である。中間焼結体３０において、骨材２１及びＳｉＣ粒子３１の間隙３２は、反応焼結の後に残った遊離Ｓｉや気孔によって形成されている。前述のように、原材料２２のＳｉ及びＣ粉末はＳｉリッチになるように調整されているため、反応焼結後には遊離Ｓｉが残留する。また、気孔率は、ペーストの材料に加える助剤の量によって調整することができる。
　図３Ｃは、工程Ｓ４の炭化により、中間焼結体３０に含まれた遊離ＳｉがＳｉＣとされた最終的な焼結体層４０の構成を説明する図である。遊離Ｓｉは、例えばＣＨ４ガスによって供給された炭素によってＳｉＣに炭化される。このようにして、半導体基板１００の焼結体層４０が作製される。焼結体層４０は、ｎ型半導体の多結晶のＳｉＣを含むため、全体としてｎ型半導体になる。
　本実施の形態は、エピタキシャル層１２と焼結体層４０の接合に常温接合や拡散接合を使用していない。このため、常温接合や拡散接合のための接合面の精密研磨も必要ないため、コストを低減するとともに、歩留まりを向上させることができる。また、焼結体層４０は耐食性が低いＡｌ２Ｏ３を含まないため、耐食性を確保することができる。
　本実施の形態では、反応焼結によりＳｉＣの焼結体層４０を作製している。このため、ＣＶＤにより堆積したＳｉＣ層に見られるような反りの問題が発生しない。反応焼結により作製した焼結体層４０の体積変化は比較的小さいため、反応焼結後の加工の必要性を低減することができる。また、反応焼結後にＳｉＣに残留した遊離Ｓｉは、Ｃを含むガスを供給してＳｉＣに炭化している。このため、焼結体層４０は遊離Ｓｉが残留しないため高温における強度を確保することができる。また、遊離ＳｉはＳｉＣに炭化にとしているため、気孔率が増加することはなく、気孔率に関わる耐酸化性も確保されている。
　図４は、焼結体層４０を覆うＳｉＣによる保護膜４５を示す図である。図１に示した半導体基板の製造方法の一連の工程において、工程Ｓ４の炭化に続いて工程Ｓ５で支持基板１１を取り除く前に、焼結体層４０の表面を覆うように例えばＣＶＤによりＳｉＣを堆積させて保護膜４５を形成してもよい。工程Ｓ４の炭化により形成された焼結体層４０において、ＳｉＣの骨材２１の間には多結晶のＳｉＣとともに気孔も存在し、焼結体層４０の表面には気孔が露出している。焼結体層４０の表面に保護膜４５を形成することにより、焼結体層４０の表面に露出する気孔は覆われ、気孔からの破損や発塵が防止される。また、保護膜４５により気孔が覆われているため、耐酸化性も確保される。
　なお、図１に示した半導体基板の製造方法の一連の工程において、ペーストを塗布する工程Ｓ２では、反応焼結の工程Ｓ３で生成された多結晶のＳｉＣに遊離Ｓｉが含まれるＳｉリッチになるように、原材料のＳｉ及びＣ粉末はＣに対するＳｉの化学組成比が大きくなるように調整されていた。このような工程Ｓ２における原材料のＳｉ及びＣ粉末の化学組成比の調整に代えて、又はこのような化学組成比の調整とともに、工程Ｓ３の反応焼結の後であって工程Ｓ４の炭化の前に珪化の工程を設け、工程Ｓ３で作製した中間焼結体３０にＳｉを加えてＳｉリッチにするように処理してもよい。
　珪化の工程では、中間焼結体３０にＳｉ粉末を含むＳｉシートを積層する。そして、積層した中間焼結体３０及びＳｉシートをＳｉの融点の１４１４℃以上に加熱し、融解したＳｉが気孔から中間焼結体３０に含侵するようにする。１４００℃以上では、中間焼結体３０に含まれるＣとＳｉシートから供給されたＳｉとがＳｉＣに反応焼結される。このような珪化の工程に伴う反応焼結は、中間焼結体３０の体積変化が±１％と工程Ｓ３の反応焼結の－２０％と比べて小さい。このため、珪化の工程後の中間焼結体３０は、体積変化による加工が不要である。このような珪化の工程に後続する炭化の工程Ｓ４は、珪化した中間焼結体３０を１８００℃で炭化させることが望ましい。なお、珪化の工程は、中間焼結体３０にＳｉシートを重ねて加熱することに代えて、中間焼結体３０を粉砕してＳｉ粉末を追加した後で再成形してもよい。
　このような珪化の工程を別途に設けることにより、工程Ｓ４の炭化の工程前に中間焼結体３０に含まれるＳｉが所望の含有量になるように調整することができる。したがって、後続する炭化の工程Ｓ４によって得られた最終的な焼結体層４０における気孔率など、焼結体層４０の特性を設定することができる。
　本実施の形態の半導体基板は、例えば、各種の半導体装置の製造に利用することができる。半導体装置は、半導体基板においてＳｉＣによる単結晶層をドリフト層とし、多結晶のＳｉＣで構成された焼結体層をサブストレート層として作製することができる。焼結体層においてエピタキシャル層から所定の距離までをバッファ層としてもよい。半導体装置の例として、ショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）、トレンチゲート型ＭＯＳＦＥＴ、及びプレーナゲート型ＭＯＳＦＥＴを示す。なお、半導体装置としては、同様にＩＧＢＴ、ＬＥＤなどにも適用することができる。
　図５は、本実施の形態のショットキーバリアダイオード（ＳＢＤ）５０の概略的な構造を示す断面図である。ＳＢＤ５０は、半導体基板１００を含み、エピタキシャル層１２をドリフト層とし、焼結体層４０をサブストレート層としている。焼結体層４０においてエピタキシャル層１２から所定の距離までをバッファ層としてもよい。半導体基板１００は、エピタキシャル層１２及び焼結体層４０の両方ともｎ型半導体により構成されているが、エピタキシャル層１２はｎ－型（不純物密度が、例えば、約５×１０１４ｃｍ－３～約５×１０１６ｃｍ－３）にドーピングされ、焼結体層４０はｎ＋型（不純物密度が、例えば、約１×１０１８ｃｍ－３～約１×１０２１ｃｍ－３）にドーピングされていてもよい。ｎ型ドーピング不純物としては、例えば、Ｎ、Ｐ、Ａｓ等のＶ族元素を適用可能であり、ｐ型ドーピング不純物としては、例えば、ＴＭＡ等を適用可能である。
　図５において、焼結体層４０の底面は、その全域を覆うようにカソード電極５１を備え、カソード電極５１はカソード端子Ｋに接続されている。また、エピタキシャル層１２の頂面１２ａは、エピタキシャル層１２の一部を活性領域５４として露出させるコンタクトホール５５を備え、活性領域５４を取り囲むフィールド領域５６には、フィールド絶縁膜５７が形成されている。フィールド絶縁膜５７は、ＳｉＯ２（酸化シリコン）からなるが、窒化シリコン（ＳｉＮ）等、他の絶縁物からなっていてもよい。このフィールド絶縁膜５７上には、アノード電極５８が形成され、アノード電極５８はアノード端子Ａに接続される。
　エピタキシャル層１２の頂面１２ａ近傍（表層部）には、アノード電極５８に接するようにｐ型のＪＴＥ（Junction Termination Extension）構造５９が形成されている。ＪＴＥ構造５９は、フィールド絶縁膜５７のコンタクトホール５５の内外に跨るように、コンタクトホール５５の輪郭に沿って形成されている。
　図６は、本実施の形態のトレンチゲート型ＭＯＳＦＥＴ６０の概略的な構造を示す断面図である。トレンチゲート型ＭＯＳＦＥＴ６０は、半導体基板１００を含み、エピタキシャル層１２をドリフト層とし、焼結体層４０をサブストレート層としている。焼結体層４０においてエピタキシャル層１２から所定の距離までをバッファ層としてもよい。半導体基板１００は、エピタキシャル層１２及び焼結体層４０の両方ともｎ型半導体により構成されているが、エピタキシャル層１２はｎ－型（不純物密度が、例えば、約５×１０１４ｃｍ－３～約５×１０１６ｃｍ－３）にドーピングされ、焼結体層４０はｎ＋型（不純物密度が、例えば、約１×１０１８ｃｍ－３～約１×１０２１ｃｍ－３）にドーピングされていてもよい。ｎ型ドーピング不純物としては、例えば、Ｎ、Ｐ、Ａｓ等のＶ族元素を適用可能であり、ｐ型ドーピング不純物としては、例えば、ＴＭＡ等を適用可能である。
　図６において、焼結体層４０の底面は、その全域を覆うようにドレイン電極６１を備え、ドレイン電極６１はドレイン端子Ｄに接続されている。エピタキシャル層１２の頂面１２ａ近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０１６ｃｍ－３～約１×１０１９ｃｍ－３）のボディ領域６２が形成されている。エピタキシャル層１２において、ボディ領域６２に対して焼結体層４０側の部分は、エピタキシャル層１２のままの状態が維持された、ｎ－型のドレイン領域である。エピタキシャル層１２には、ゲートトレンチ６４が形成されている。ゲートトレンチ６４は、エピタキシャル層１２の頂面１２ａからボディ領域６２を貫通し、その最深部がエピタキシャル層１２から構成されたドレイン領域に達している。ゲートトレンチ６４の内面及びエピタキシャル層１２の頂面１２ａには、ゲートトレンチ６４の内面全域を覆うようにゲート絶縁膜６５が形成されている。そして、ゲート絶縁膜６５の内側を、たとえばポリシリコンで充填することによって、ゲートトレンチ６４内にゲート電極６６が埋設されている。ゲート電極６６には、ゲート端子Ｇが接続されている。
　ボディ領域６２の表層部には、ゲートトレンチ６４の側面の一部を形成するｎ＋型のソース領域６７が形成されている。エピタキシャル層１２には、その頂面１２ａからソース領域６７を貫通し、ボディ領域６２に接続されるｐ＋型（不純物密度が、例えば、約１×１０１８ｃｍ－３～約１×１０２１ｃｍ－３）のボディコンタクト領域６８が形成されている。エピタキシャル層１２上には、ＳｉＯ２からなる層間絶縁膜６９が形成されている。層間絶縁膜６９に形成されたコンタクトホール７０を介して、ソース電極７１がソース領域６７及びボディコンタクト領域６８に接続されている。ソース電極７１には、ソース端子Ｓが接続されている。
　ソース電極７１とドレイン電極６１との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極６６に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極６６からの電界によりボディ領域６２におけるゲート絶縁膜６５との界面近傍にチャネルを形成することができる。これにより、ソース電極７１とドレイン電極６１との間に電流を流すことができ、トレンチゲート型ＭＯＳＦＥＴ６０をオン状態にさせることができる。
　図７は、本実施の形態のプレーナゲート型ＭＯＳＦＥＴ８０の概略的な構造を示す断面図である。プレーナゲート型ＭＯＳＦＥＴ８０は、半導体基板１００を含み、エピタキシャル層１２をドリフト層とし、焼結体層４０をサブストレート層としている。焼結体層４０においてエピタキシャル層１２から所定の距離までをバッファ層としてもよい。半導体基板１００は、エピタキシャル層１２及び焼結体層４０の両方ともｎ型半導体により構成されているが、エピタキシャル層１２はｎ－型（不純物密度が、例えば、約５×１０１４ｃｍ－３～約５×１０１６ｃｍ－３）にドーピングされ、焼結体層４０はｎ＋型（不純物密度が、例えば、約１×１０１８ｃｍ－３～約１×１０２１ｃｍ－３）にドーピングされていてもよい。ｎ型ドーピング不純物としては、例えば、Ｎ、Ｐ、Ａｓ等のＶ族元素を適用可能であり、ｐ型ドーピング不純物としては、例えば、ＴＭＡ等を適用可能である。
　図７において、焼結体層４０の底面には、全域を覆うようにドレイン電極６１が形成され、ドレイン電極６１には、ドレイン端子Ｄが接続されている。エピタキシャル層１２の頂面１２ａ近傍（表層部）には、ｐ型（不純物密度が、例えば、約１×１０１６ｃｍ－３～約１×１０１９ｃｍ－３）のボディ領域５３がウェル状に形成されている。エピタキシャル層１２において、ボディ領域５３に対してＳｉＣ基板２側の部分は、エピタキシャル成長後のままの状態が維持された、ｎ－型のドレイン領域である。
　ボディ領域８２の表層部には、ｎ＋型のソース領域８４がボディ領域８２の周縁と間隔を空けて形成されている。ソース領域８４の内側には、ｐ＋型（不純物密度が、例えば、約１×１０１８ｃｍ－３～約１×１０２１ｃｍ－３）のボディコンタクト領域８５が形成されている。ボディコンタクト領域８５は、ソース領域８４を深さ方向に貫通し、ボディ領域８２に接続されている。エピタキシャル層１２の頂面１２ａには、ゲート絶縁膜８６が形成されている。ゲート絶縁膜８６は、ボディ領域８２におけるソース領域８４を取り囲む部分（ボディ領域８２の周縁部）及びソース領域８４の外周縁を覆っている。ゲート絶縁膜８６上には、たとえばポリシリコンからなるゲート電極８７が形成されている。ゲート電極８７は、ゲート絶縁膜８６を挟んでボディ領域８２の周縁部に対向している。ゲート電極８７には、ゲート端子Ｇが接続される。
　エピタキシャル層１２上には、ＳｉＯ２からなる層間絶縁膜８８が形成されている。層間絶縁膜８８に形成されたコンタクトホール８９を介して、ソース電極９０がソース領域８４及びボディコンタクト領域８５に接続されている。ソース電極９０には、ソース端子Ｓが接続されている。ソース電極９０とドレイン電極８１との間（ソース－ドレイン間）に所定の電位差を発生させた状態で、ゲート電極８７に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、ゲート電極８７からの電界によりボディ領域８２におけるゲート絶縁膜８６との界面近傍にチャネルを形成することができる。これにより、ソース電極９０とドレイン電極８１との間に電流を流すことができ、プレーナゲート型ＭＯＳＦＥＴ８０をオン状態にさせることができる。
　本実施の形態の半導体装置は、エピタキシャル層１２と焼結体層４０の接合に常温接合や拡散接合を使用しない半導体基板１００を使用している。半導体基板１００の製造には、常温接合や拡散接合のための接合面の精密研磨も必要ないため、コストも低減するとともに、歩留まりを向上させることができる。半導体基板１００の焼結体層４０は耐食性が低いＡｌ２Ｏ３を含まないため、耐食性を確保することができる。また、半導体基板１００の製造工程において、炭化工程により焼結体層４０に遊離Ｓｉが残留しないようにしているため、高温における強度が確保されている。遊離ＳｉはＳｉＣに炭化にとしているため、気孔率が増加することはなく、気孔率に関わる耐酸化性も確保されている
　１１　支持基板
　１２　エピタキシャル層
　３０　中間焼結体
　４０　焼結体層
　１００　半導体基板

Claims (19)

  1. 　ＳｉＣの焼結体であって、
    　ＳｉＣによる骨材と、
    　前記骨材の間隙を埋めるＳｉＣの多結晶と
    　を含む焼結体。
  2. 　半導体基板であって、請求項１に記載された焼結体を用い、
    　ＳｉＣの単結晶から構成された単結晶層と、
    　前記単結晶層に積層された前記焼結体により構成されたＳｉＣの焼結体層と
    　を含む半導体基板。
  3. 　前記単結晶層は、ＳｉＣのエピタキシャル層によって構成された請求項２に記載の半導体基板。
  4. 　前記単結晶層及び前記焼結体層を構成するＳｉＣには、それぞれＶ族元素が添加されている請求項２又は３に記載の半導体基板。
  5. 　前記焼結体層を覆うＳｉＣの保護膜をさらに含む請求項２から４のいずれか一項に記載の半導体基板。
  6. 　半導体装置であって、請求項２から５のいずれか一項に記載の半導体基板を用い、
    　前記半導体基板において、前記単結晶層をドリフト層、前記焼結体層をサブストレート層として構成された半導体装置。
  7. 　前記焼結体層において、前記単結晶層との界面から所定の距離までの範囲をバッファ層とした請求項６に記載の半導体装置。
  8. 　前記半導体装置は、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ及びＬＥＤの少なくとも一つを含む請求項６又は７に記載の半導体装置。
  9. 　ＳｉＣの焼結体の製造方法であって、
    　ＳｉＣにより構成された骨材並びにＳｉ及びＣ粉末を含むペーストを反応焼結し、Ｓｉ及びＣ粉末から多結晶のＳｉＣを生成する工程と、
    　前記反応焼結したペーストにＣを含有するガスを含浸させて遊離ＳｉをＳｉＣに炭化する工程と
    　を含む方法。
  10. 　前記反応焼結したペーストが遊離Ｓｉを含有するように、前記Ｓｉ及びＣ粉末における化学組成比を調整する請求項９に記載の方法。
  11. 　前記反応焼結したペーストにＳｉを含むガスを含浸させて遊離Ｓｉを含有させる工程をさらに含む請求項９又は１０に記載の方法。
  12. 　半導体基板の製造方法であって、請求項９から１１のいずれか一項に記載の焼結体の製造方法を用い、
    　前記ペーストはＳｉＣの単結晶層に積層されるように塗布され、前記ペーストは前記焼結体の製造方法にしたがいＳｉＣの焼結体とされ、前記焼結体は前記単結晶層に積層された焼結体層を構成する半導体基板の製造方法。
  13. 　ＳｉＣの支持基板にエピタキシャル層を形成する工程をさらに含み、前記単結晶層は前記エピタキシャル層によって構成された請求項１２に記載の方法。
  14. 　前記単結晶層及び前記焼結体層から構成された半導体基板を前記支持基板から取り外す工程をさらに含む請求項１３に記載の方法。
  15. 　前記単結晶層を構成するＳｉＣにはＶ族元素による不純物が添加され、前記ペーストにもＶ族元素が添加されている請求項１２から１４のいずれか一項に記載の方法。
  16. 　前記焼結体層を覆うＳｉＣの保護膜を形成する工程をさらに含む請求項１２から１５のいずれか一項に記載の方法。
  17. 　半導体装置の製造方法であって、請求項１２から１６のいずれか一項に記載の半導体基板の製造方法の一連の工程に続いて、
    　前記半導体基板において、前記単結晶層をドリフト層、前記焼結体層をサブストレート層として半導体装置を形成する工程と
    　をさらに含む半導体装置の製造方法。
  18. 　前記焼結体層において前記単結晶層との界面から所定の距離までの範囲をバッファ層とする請求項１７に記載の半導体装置の製造方法。
  19. 　前記半導体装置は、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ及びＬＥＤの少なくとも一つを含む請求項１７又は１８に記載の半導体装置の製造方法。
PCT/JP2023/007632 2022-03-10 2023-03-01 焼結体、半導体基板及び半導体装置並びにそれらの製造方法 WO2023171502A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-037192 2022-03-10
JP2022037192 2022-03-10

Publications (1)

Publication Number Publication Date
WO2023171502A1 true WO2023171502A1 (ja) 2023-09-14

Family

ID=87935254

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/007632 WO2023171502A1 (ja) 2022-03-10 2023-03-01 焼結体、半導体基板及び半導体装置並びにそれらの製造方法

Country Status (1)

Country Link
WO (1) WO2023171502A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0891934A (ja) * 1994-09-29 1996-04-09 Toshiba Ceramics Co Ltd 反応焼結Ｓｉ含浸ＳｉＣ質半導体製造用熱処理治具及びその製造方法
JPH08104575A (ja) * 1994-08-09 1996-04-23 Toyota Central Res & Dev Lab Inc 複合材料およびその製造方法
JP2005523872A (ja) * 2002-04-30 2005-08-11 コリア インスティテュート オブ サイエンス アンド テクノロジー 反応結合炭化ケイ素の製造方法
JP2012214306A (ja) * 2011-03-31 2012-11-08 Tokyo Yogyo Co Ltd 導電性セラミックス焼結体の製造方法
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08104575A (ja) * 1994-08-09 1996-04-23 Toyota Central Res & Dev Lab Inc 複合材料およびその製造方法
JPH0891934A (ja) * 1994-09-29 1996-04-09 Toshiba Ceramics Co Ltd 反応焼結Ｓｉ含浸ＳｉＣ質半導体製造用熱処理治具及びその製造方法
JP2005523872A (ja) * 2002-04-30 2005-08-11 コリア インスティテュート オブ サイエンス アンド テクノロジー 反応結合炭化ケイ素の製造方法
JP2012214306A (ja) * 2011-03-31 2012-11-08 Tokyo Yogyo Co Ltd 導電性セラミックス焼結体の製造方法
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法

Similar Documents

Publication Publication Date Title
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
US9576844B2 (en) Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US9704750B2 (en) Method for forming a semiconductor device and a semiconductor device
JP5433352B2 (ja) 半導体装置の製造方法
US12074201B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
US11004938B2 (en) Semiconductor substrate structure and power semiconductor device
CN101542740B (zh) 半导体装置及其制造方法
JP6194779B2 (ja) 半導体装置および半導体装置の製造方法
EP2851935A1 (en) Method of manufacturing semiconductor device
CN111684607A (zh) 半导体装置及其制造方法
JP2019121705A (ja) 窒化物半導体装置とその製造方法
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
WO2023171502A1 (ja) 焼結体、半導体基板及び半導体装置並びにそれらの製造方法
WO2013172140A1 (ja) 半導体装置
JP2008226997A (ja) 半導体装置およびその製造方法
CN116745886A (zh) 半导体衬底及其制造方法和半导体器件
JP2017224700A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
WO2016143126A1 (ja) 半導体装置および電力変換装置
JP5672786B2 (ja) 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置
JP6815612B1 (ja) ＳｉＣパワーデバイス及び、ＳｉＣ半導体製造方法
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
JP6511125B2 (ja) 半導体装置の製造方法
JP2019140185A (ja) 絶縁ゲート型半導体素子及びその製造方法
JP2012230964A (ja) バイポーラ半導体素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23766678

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024506107

Country of ref document: JP

Kind code of ref document: A