WO2022265243A1 - 표시 장치 및 그것을 포함하는 전자 장치 - Google Patents

표시 장치 및 그것을 포함하는 전자 장치 Download PDF

Info

Publication number
WO2022265243A1
WO2022265243A1 PCT/KR2022/007329 KR2022007329W WO2022265243A1 WO 2022265243 A1 WO2022265243 A1 WO 2022265243A1 KR 2022007329 W KR2022007329 W KR 2022007329W WO 2022265243 A1 WO2022265243 A1 WO 2022265243A1
Authority
WO
WIPO (PCT)
Prior art keywords
openings
width
layer
support plate
disposed
Prior art date
Application number
PCT/KR2022/007329
Other languages
English (en)
French (fr)
Inventor
신재구
서동우
신지혜
심진용
이석찬
최성철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of WO2022265243A1 publication Critical patent/WO2022265243A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1615—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function
    • G06F1/1616—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function with folding flat displays, e.g. laptop computers or notebooks having a clamshell configuration, with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1675—Miscellaneous details related to the relative movement between the different enclosures or enclosure parts
    • G06F1/1681—Details related solely to hinges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations

Definitions

  • the present invention relates to a display device and an electronic device including the display device.
  • a display device in general, includes a display module for displaying an image and a support for supporting the display module.
  • the display module includes a display panel for displaying images, a window disposed on the display panel to protect the display panel from external scratches and impacts, and a protective layer disposed below the display panel to protect the display panel from external impacts.
  • the support portion has more rigidity than the display module and supports the display module.
  • the flexible display device includes a flexible display module that can be folded or rolled.
  • a support portion disposed below the display module that is folded around a folding axis has a structure that is folded together with the display module.
  • An object of the present invention is to provide a display device including a support plate that can be folded more easily together with a display module, and an electronic device including the same.
  • a display device includes a display panel including a first non-folding area, a folding area, and a second non-folding area and disposed below the display panel, a support plate arranged in a second direction crossing each other and defining a plurality of openings overlapping the folding area, the support plate disposed between openings adjacent to each other in the second direction among the plurality of openings; A first branch portion and a second branch portion disposed between openings adjacent to each other in the first direction among the plurality of openings, wherein a first width of the first branch portion in the second direction is It may be smaller than the second width of each of the openings for .
  • a display device includes a display panel including a first non-folding area, a folding area, and a second non-folding area and disposed below the display panel, a support plate arranged in a second direction that crosses each other and defining a plurality of openings overlapping the folding area, the support plate being disposed between openings adjacent to each other in the second direction among the plurality of openings; a first branch portion having a first width in the second direction and a second branch portion disposed between openings adjacent to each other in the first direction among the plurality of openings;
  • the value obtained by dividing the second width of each of the first width by the first width is greater than 1.1 and smaller than 2.0, the value obtained by dividing the length of each of the openings in the first direction by the first width is greater than or equal to 35,
  • the first width may be greater than 0.13 millimeters.
  • An electronic device includes a display device in which a first hole area through which an optical signal passes is defined, disposed below the display device, overlaps the first hole area, and receives the optical signal.
  • An electro-optical module and a case accommodating the display device and the electro-optical module, wherein the display device includes a display panel including a first non-folding area, a folding area, and a second non-folding area, and the display panel and a support plate disposed below, arranged in a first direction and a second direction crossing the first direction, and defining a plurality of openings overlapping the folding area, wherein the support plate includes the plurality of openings.
  • a value obtained by dividing a second width of each of the openings in the second direction by the first width is greater than 1.1 and less than 2.0, and a length of each of the openings in the first direction is the The value divided by the first width may be greater than or equal to 35.
  • the widths of the openings defined in the folding plate of the support plate supporting the display module, the widths of the branches between the openings, and the lengths of the openings may be optimized. As a result, external visibility of the lattice pattern formed on the folding plate can be prevented, and damage to the folding plate can be prevented.
  • FIG. 1 is a perspective view of an electronic device according to an embodiment of the present invention.
  • FIG. 2 and 3 are diagrams illustrating a folded state of the electronic device shown in FIG. 1 .
  • FIG. 4 is an exploded perspective view of the electronic device shown in FIG. 1;
  • FIG. 5 is a block diagram of the electronic device shown in FIG. 4 .
  • FIG. 6 is a schematic cross-sectional view of the display module shown in FIG. 4 .
  • FIG. 7 is a plan view of the display panel shown in FIG. 4 .
  • FIG. 8 is a view showing a cross-section of an electronic panel corresponding to any one pixel shown in FIG. 7 as an example.
  • FIG. 9 is a cross-sectional view along the line II′ shown in FIG. 7 .
  • FIG. 10 is a diagram illustrating a bent state of the bending area shown in FIG. 9 .
  • FIG. 11 is an enlarged plan view of a first hole area of the display panel shown in FIG. 9 .
  • FIG. 12 is a diagram illustrating a folded state of the display device shown in FIG. 9 as an example.
  • FIG. 13 is a perspective view of the first support plate shown in FIG. 9 .
  • FIG. 14 is an enlarged view of a plane of area AA shown in FIG. 13 .
  • FIG. 15 is an enlarged view of some first and second openings shown in FIG. 14 .
  • FIG. 16A shows a test picture for data 1
  • FIG. 16B shows a test picture for data 6
  • FIG. 16C shows a test picture for data 8.
  • FIG. 17 is a view showing the configuration of the first support plate of FIG. 13;
  • FIG. 18 is a cross-sectional view taken along line II-II′ shown in FIG. 17 .
  • first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.
  • FIG. 1 is a perspective view of an electronic device according to an embodiment of the present invention.
  • 2 and 3 are diagrams illustrating a folded state of the electronic device shown in FIG. 1 .
  • an electronic device ED has long sides extending in a first direction DR1 and short sides extending in a second direction DR2 crossing the first direction DR1. It may have a square (for example, a rectangular shape) having . However, it is not limited thereto, and the electronic device ED may have various shapes such as circular and polygonal shapes.
  • the electronic device ED may be a flexible display device. there is.
  • a direction substantially perpendicular to the plane defined by the first and second directions DR1 and DR2 is defined as a third direction DR3.
  • "when viewed on a plane” may be defined as a state viewed from the third direction DR3.
  • the electronic device ED may include a folding area FA and a plurality of non-folding areas NFA1 and NFA2.
  • the non-folding areas NFA1 and NFA2 may include a first non-folding area NFA1 and a second non-folding area NFA2.
  • the folding area FA may be disposed between the first non-folding area NFA1 and the second non-folding area NFA2.
  • the folding area FA, the first non-folding area NFA1, and the second non-folding area NFA2 may be arranged in the second direction DR2.
  • the electronic device ED may include a plurality of non-folding regions greater than two and a plurality of folding regions disposed between the non-folding regions.
  • the upper surface of the electronic device ED may be defined as a display surface DS, and the display surface DS may have a plane defined by the first and second directions DR1 and DR2. Images IM generated by the electronic device ED may be provided to the user through the display surface DS.
  • the display surface DS may include a display area DA and a non-display area NDA around the display area DA.
  • the display area DA may display an image, and the non-display area NDA may not display an image.
  • the non-display area NDA may surround the display area DA and define an edge of the electronic device ED printed in a predetermined color.
  • the electronic device ED may include at least one sensor SN and at least one camera CA.
  • the sensor SN and the camera CA may be adjacent to an edge of the electronic device ED.
  • the sensor SN and the camera CA may be disposed in the display area DA adjacent to the non-display area NDA.
  • the sensor SN and the camera CA may be disposed in the second non-folding areas NFA2, but are not limited thereto, and the sensor SN and the camera CA may be disposed in the first non-folding areas NFA1. may be placed.
  • Light may be transmitted through parts of the electronic device ED where the sensor SN and the camera CA are disposed and provided to the camera CA and the sensor SN.
  • the sensor SN may be a roughness sensor, but the type of sensor SN is not limited thereto.
  • the camera CA may capture an external image.
  • a plurality of sensors SN and cameras CA may be provided.
  • the electronic device ED may be a foldable (foldable) electronic device ED that is folded or unfolded.
  • the electronic device ED may be folded by bending the folding area FA based on the folding axis FX parallel to the first direction DR1.
  • the folding axis FX may be defined as a long axis parallel to the long side of the electronic device ED.
  • the electronic device ED When the electronic device ED is folded, the first non-folding area NFA1 and the second non-folding area NFA2 face each other, and the electronic device ED prevents the display surface DS from being exposed to the outside. It can be in-folded. However, embodiments of the present invention are not limited thereto. For example, the electronic device ED may be out-folded so that the display surface DS is exposed to the outside around the folding axis FX.
  • the distance between the first non-folding area NFA1 and the second non-folding area NFA2 may be substantially equal to twice the radius of curvature R1 in the third direction DR3 .
  • the distance between the first non-folding area NFA1 and the second non-folding area NFA2 is less than twice the radius of curvature R1 in the third direction DR3. can be small
  • FIG. 4 is an exploded perspective view of the electronic device shown in FIG. 1;
  • the electronic device ED may include a display device DD, a camera CA, a sensor SN, an electronic module EM, a power module PSM, and a case EDC. .
  • the electronic device ED may further include a mechanism structure (eg, a hinge) for controlling a folding operation of the display device DD.
  • the display device DD may generate an image and detect an external input.
  • the display device DD may include a window module WM and a display module DM.
  • the window module WM may provide a front surface of the electronic device ED.
  • the window module WM may be disposed on the display module DM to protect the display module DM.
  • the window module WM may transmit the light generated by the display module DM and provide the light to the user.
  • the display module DM may include at least a display panel DP. Although only the display panel DP is shown among the stacked structures of the display module DM in FIG. 4 , the display module DM may further include a plurality of components disposed above and below the display panel DP. . A detailed stacked structure of the display module DM will be described in detail below.
  • the display panel DP may include a display area DA and a non-display area NDA corresponding to the display area DA (see FIG. 1) and the non-display area NDA (see FIG. 1) of the electronic device ED.
  • regions/parts and regions/parts correspond means overlapping and is not limited to the same area.
  • a first hole area HA1 and a second hole area HA2 may be defined in the display panel DP.
  • the first hole area HA1 and the second hole area HA2 may have higher light transmittance than surrounding areas.
  • a camera CA may be disposed under the first hole area HA1, and a sensor SN may be disposed under the second hole area HA2. Light transmitted through the first and second hole areas HA1 and HA2 may be provided to the camera CA and the sensor SN.
  • the display module DM may include a data driver DDV disposed on the non-display area NDA of the display panel DP.
  • the data driver DDV may be manufactured in the form of an integrated circuit chip and mounted on the non-display area NDA. However, it is not limited thereto, and the data driver DDV may be mounted on a flexible circuit board connected to the display panel DP.
  • the electronic module EM and the power module PSM may be disposed below the display device DD. Although not shown, the electronic module (EM) and the power module (PSM) may be connected to each other through a separate flexible circuit board.
  • the electronic module EM may control the operation of the display device DD.
  • the power module PSM may supply power to the electronic module EM.
  • the case EDC may accommodate the display device DD, the electronic module EM, and the power module PSM.
  • the case EDC may include two first and second cases EDC1 and EDC2 to fold the display device DD.
  • the first and second cases EDC1 and EDC2 may extend in the first direction DR1 and may be arranged in the second direction DR2.
  • the electronic device ED may further include a hinge structure for connecting the first and second cases EDC1 and EDC2.
  • the case EDC may be combined with the window module WM.
  • the case EDC may protect the display device DD, the electronic module EM, and the power module PSM.
  • FIG. 5 is a block diagram of the electronic device shown in FIG. 4 .
  • the electronic device ED may include an electronic module EM, a power module PSM, a display device DD, and an electro-optical module ELM.
  • the electronic module (EM) includes a control module 10, a wireless communication module 20, an image input module 30, an audio input module 40, an audio output module 50, a memory 60, and an external interface module ( 70) and the like.
  • the modules may be mounted on a circuit board or electrically connected through a flexible circuit board.
  • the electronic module EM may be electrically connected to the power module PSM.
  • the control module 10 may control overall operations of the electronic device ED. For example, the control module 10 may activate or deactivate the display device DD according to a user input. The control module 10 may control the video input module 30 , the audio input module 40 , the audio output module 50 , and the like according to a user input. The control module 10 may include at least one microprocessor.
  • the wireless communication module 20 may transmit/receive wireless signals with other terminals using wireless communication such as Bluetooth or Wi-Fi lines.
  • the wireless communication module 20 may transmit/receive voice signals using a general communication line.
  • the wireless communication module 20 may include a transmitting circuit 22 that modulates and transmits a signal to be transmitted, and a receiving circuit 24 that demodulates a received signal.
  • the image input module 30 may process the image signal and convert it into image data that can be displayed on the display device DD.
  • the audio input module 40 may receive an external audio signal through a microphone in a recording mode or a voice recognition mode and convert it into electrical voice data.
  • the audio output module 50 may convert audio data received from the wireless communication module 20 or audio data stored in the memory 60 and output the converted audio data to the outside.
  • the external interface module 70 may function as an interface connected to an external charger, a wired/wireless data port, a card socket (eg, a memory card, a SIM/UIM card), and the like.
  • a card socket eg, a memory card, a SIM/UIM card
  • the power module PSM may supply power required for overall operation of the electronic device ED.
  • the power module (PSM) may include a conventional battery device.
  • the electro-optical module may be an electronic component that outputs or receives an optical signal.
  • the electro-optical module ELM may transmit or receive an optical signal through a partial area of the display device DD.
  • the electro-optical module (ELM) may include a camera module (CAM) and a sensor module (SNM).
  • the camera module CAM may include the camera CA shown in FIG. 4 .
  • the sensor module SNM may include the sensor SN shown in FIG. 4 .
  • FIG. 6 is a schematic cross-sectional view of the display module shown in FIG. 4 .
  • the display module DM includes a display panel DP, an input sensing unit ISP disposed on the display panel DP, and an antireflection layer RPL disposed on the input sensing unit ISP. , and a panel protection layer PPL disposed under the display panel DP.
  • the display panel DP may be a flexible display panel.
  • the display panel DP may include a flexible substrate and a plurality of elements disposed on the flexible substrate.
  • the display panel DP may be a light emitting display panel and is not particularly limited.
  • the display panel DP may be an organic light emitting display panel or an inorganic light emitting display panel.
  • the light emitting layer of the organic light emitting display panel may include an organic light emitting material.
  • the light emitting layer of the inorganic light emitting display panel may include quantum dots and quantum rods.
  • the display panel DP will be described as an organic light emitting display panel.
  • the input sensing unit ISP may include a plurality of sensor units (not shown) for sensing an external input in a capacitive manner.
  • the input sensing unit ISP may be directly formed on the display panel DP when the display module DM is manufactured.
  • the antireflection layer RPL may be disposed on the input sensing unit ISP. When manufacturing the display module DM, the anti-reflection layer RPL may be directly formed on the input sensing unit ISP.
  • the antireflection layer (RPL) may be defined as an external light antireflection film. The anti-reflection layer RPL may reduce reflectance of external light incident from above the display device DD toward the display panel DP.
  • the input sensing unit ISP may be directly formed on the display panel DP, and the anti-reflection layer RPL may be directly formed on the input sensing unit ISP, but the exemplary embodiment of the present invention is limited thereto. It doesn't work.
  • the input sensing unit ISP may be separately manufactured and attached to the display panel DP using an adhesive layer, and the antireflection layer RPL may be separately manufactured and attached to the input sensing unit ISP using an adhesive layer. there is.
  • the display panel DP, the input sensing unit ISP, and the antireflection layer RPL may be defined as the electronic panel EP.
  • the panel protection layer PPL may be disposed under the display panel DP.
  • the panel protection layer PPL may protect a lower portion of the display panel DP.
  • the panel protection layer (PPL) may include a flexible plastic material.
  • the panel protection layer (PPL) may include polyethylene terephthalate (PET).
  • FIG. 7 is a plan view of the display panel shown in FIG. 4 .
  • the display module DM includes a display panel DP, a scan driver (SDV), a data driver (DDV), and an emission driver (EDV). can do.
  • SDV scan driver
  • DDV data driver
  • EDV emission driver
  • the display panel DP may include a first area AA1 , a second area AA2 , and a bending area BA between the first area AA1 and the second area AA2 .
  • the bending area BA extends in the first direction DR1, and the first area AA1, the bending area BA, and the second area AA2 may be arranged in the second direction DR2.
  • the first area AA1 may include a display area DA and a non-display area NDA around the display area DA.
  • the non-display area NDA may surround the display area DA.
  • the display area DA may be an area displaying an image
  • the non-display area NDA may be an area not displaying an image.
  • the second area AA2 and the bending area BA may be areas that do not display images.
  • the first area AA1 When viewed in the first direction DR1, the first area AA1 has a first non-folding area NFA1, a second non-folding area NFA2, and a second ratio between the first non-folding area NFA1 and the first non-folding area NFA1.
  • a folding area FA between the folding areas NFA2 may be included.
  • the aforementioned first and second hole areas HA1 and HA2 may be defined in the display area DA and the second non-folding area NFA2.
  • the display panel DP includes a plurality of pixels PX, a plurality of scan lines SL1 to SLm, a plurality of data lines DL1 to DLn, a plurality of emission lines EL1 to ELm, first and second It may include second control lines CSL1 and CSL2, a power line PL, connection lines CNL, and a plurality of pads PD. m and n are natural numbers.
  • the pixels PX are disposed in the display area DA and may be connected to scan lines SL1 to SLm, data lines DL1 to DLn, and emission lines EL1 to ELm.
  • the scan driver SDV and the light emitting driver EDV may be disposed in the non-display area NDA.
  • the scan driver SDV and the light emitting driver EDV are disposed in the non-display area NDA adjacent to both sides (left and right in FIG. 7 ) of the first area AA1 opposite to each other in the first direction DR1. It can be.
  • the data driver DDV may be disposed in the second area AA2.
  • the data driver DDV may be manufactured in the form of an integrated circuit chip and mounted on the second area AA2.
  • the scan lines SL1 to SLm may extend in the first direction DR1 and be connected to the scan driver SDV.
  • the data lines DL1 to DLn extend in the second direction DR2 and may be connected to the data driver DDV via the bending area BA.
  • the light emitting lines EL1 to ELm may extend in the first direction DR1 and be connected to the light emitting driver EDV.
  • the power line PL may extend in the second direction DR2 and be disposed in the non-display area NDA.
  • the power line PL may be disposed between the display area DA and the light emitting driver EDV, but is not limited thereto, and the power line PL may be disposed between the display area DA and the scan driver SDV. may be
  • the power line PL may extend to the second area AA2 via the bending area BA.
  • the power line PL may extend toward the lower end of the second area AA2 when viewed from a plan view.
  • the power line PL may receive a driving voltage.
  • connection lines CNL may extend in the second direction DR2 and may be arranged in the first direction DR1.
  • the connection lines CNL may be connected to the power line PL and the pixels PX.
  • the driving voltage may be applied to the pixels PX through the power line PL and the connection lines CNL connected to each other.
  • the first control line CSL1 is connected to the scan driver SDV and may extend toward the lower end of the second area AA2 via the bending area BA.
  • the second control line CSL2 is connected to the light emitting driver EDV and may extend toward the lower end of the second area AA2 via the bending area BA.
  • the data driver DDV may be disposed between the first control line CSL1 and the second control line CSL2.
  • the pads PD When viewed from a plan view, the pads PD may be disposed adjacent to a lower end of the second area AA2 .
  • the data driver DDV, power line PL, first control line CSL1 , and second control line CSL2 may be connected to pads PD.
  • the data lines DL1 to DLn may be connected to corresponding pads PD through the data driver DDV.
  • the data lines DL1 to DLn may be connected to the data driver DDV, and the data driver DDV may be connected to pads PD corresponding to the data lines DL1 to DLn, respectively.
  • a printed circuit board (shown in FIGS. 9 and 10 ) may be connected to the pads PD, and a timing controller and a voltage generator may be disposed on the printed circuit board.
  • the timing controller may be manufactured as an integrated circuit chip and mounted on a printed circuit board.
  • the timing controller and the voltage generator may be connected to the pads PD through a printed circuit board.
  • the timing controller may control operations of the scan driver SDV, the data driver DDV, and the light emitting driver EDV.
  • the timing controller may generate a scan control signal, a data control signal, and an emission control signal in response to control signals received from the outside.
  • the voltage generator may generate a driving voltage.
  • the scan control signal may be provided to the scan driver SDV through the first control line CSL1 .
  • the light emitting control signal may be provided to the light emitting driver EDV through the second control line CSL2 .
  • a data control signal may be provided to the data driver DDV.
  • the timing controller may receive image signals from the outside, convert a data format of the image signals to meet interface specifications with the data driver DDV, and provide the converted data format to the data driver DDV.
  • the scan driver SDV may generate a plurality of scan signals in response to a scan control signal.
  • Scan signals may be applied to the pixels PX through the scan lines SL1 to SLm.
  • Scan signals may be sequentially applied to the pixels PX.
  • the data driver DDV may generate a plurality of data voltages corresponding to image signals in response to a data control signal. Data voltages may be applied to the pixels PX through the data lines DL1 to DLn.
  • the light emitting driver EDV may generate a plurality of light emitting signals in response to the light emitting control signal. The emission signals may be applied to the pixels PX through the emission lines EL1 to ELm.
  • the pixels PX may receive data voltages in response to scan signals.
  • the pixels PX may display an image by emitting light having a luminance corresponding to the data voltages in response to the emission signals.
  • the emission time of the pixels PX may be controlled by emission signals.
  • FIG. 8 is a view showing a cross-section of an electronic panel corresponding to any one pixel shown in FIG. 7 as an example.
  • the pixel PX may include a transistor TR and a light emitting device OLED.
  • the light emitting element OLED includes a first electrode AE (eg, anode), a second electrode CE (eg, cathode), a hole control layer (HCL), an electron control layer (ECL), and a light emitting layer. (EML).
  • the first electrode AE may be an anode and the second electrode CE may be a cathode.
  • the transistor TR and the light emitting device OLED may be disposed on the substrate SUB. Although one transistor TR is illustrated as an example, in practice, the pixel PX may include a plurality of transistors and at least one capacitor for driving the light emitting element OLED.
  • the display area DA may include an emission area PA corresponding to each of the pixels PX and a non-emission area NPA around the emission area PA.
  • the light emitting device OLED may be disposed in the light emitting area PA.
  • a buffer layer BFL is disposed on the substrate SUB, and the buffer layer BFL may be an inorganic layer.
  • a semiconductor pattern may be disposed on the buffer layer BFL.
  • the semiconductor pattern may include polysilicon, amorphous silicon, or metal oxide.
  • the semiconductor pattern may be doped with an N-type dopant or a P-type dopant.
  • the semiconductor pattern may include a high-doped region and a low-doped region. Conductivity of the highly doped region is higher than that of the low doped region, and may substantially serve as a source electrode and a drain electrode of the transistor TR.
  • the low-doped region may substantially correspond to the active (or channel) of the transistor.
  • the source (S), active (A), and drain (D) of the transistor (TR) may be formed from a semiconductor pattern.
  • a first insulating layer INS1 may be disposed on the semiconductor pattern.
  • a gate G of the transistor TR may be disposed on the first insulating layer INS1.
  • a second insulating layer INS2 may be disposed on the gate G.
  • a third insulating layer INS3 may be disposed on the second insulating layer INS2.
  • connection electrode CNE may include a first connection electrode CNE1 and a second connection electrode CNE2 to connect the transistor TR and the light emitting element OLED.
  • the first connection electrode CNE1 is disposed on the third insulating layer INS3 and connects to the drain D through the first contact hole CH1 defined in the first to third insulating layers INS1 to INS3. can be connected
  • the fourth insulating layer INS4 may be disposed on the first connection electrode CNE1.
  • a fifth insulating layer INS5 may be disposed on the fourth insulating layer INS4.
  • the second connection electrode CNE2 may be disposed on the fifth insulating layer INS5.
  • the second connection electrode CNE2 may be connected to the first connection electrode CNE1 through the second contact hole CH2 defined in the fourth and fifth insulating layers INS4 and INS5.
  • a sixth insulating layer INS6 may be disposed on the second connection electrode CNE2 . Layers from the buffer layer BFL to the sixth insulating layer INS6 may be defined as circuit element layers DP-CL.
  • the first insulating layer INS1 to the sixth insulating layer INS6 may be an inorganic layer or an organic layer.
  • a first electrode AE may be disposed on the sixth insulating layer INS6.
  • the first electrode AE may be connected to the second connection electrode CNE2 through the third contact hole CH3 defined in the sixth insulating layer INS6.
  • a pixel defining layer PDL having an opening PX_OP for exposing a predetermined portion of the first electrode AE may be disposed on the first electrode AE and the sixth insulating layer INS6 .
  • the hole control layer HCL may be disposed on the first electrode AE and the pixel defining layer PDL.
  • the hole control layer (HCL) may include a hole transport layer and a hole injection layer.
  • the light emitting layer EML may be disposed on the hole control layer HCL.
  • the light emitting layer EML may be disposed in an area corresponding to the opening PX_OP.
  • the light emitting layer EML may include an organic material and/or an inorganic material.
  • the light emitting layer EML may generate any one of red, green, and blue light. However, the present invention is not limited thereto, and the light emitting layer EML may generate light of various other colors.
  • the electron control layer (ECL) may be disposed on the light emitting layer (EML) and the hole control layer (HCL).
  • the electron control layer (ECL) may include an electron transport layer and an electron injection layer.
  • the hole control layer HCL and the electron control layer ECL may be disposed in common in the emission area PA and the non-emission area NPA.
  • the second electrode CE may be disposed on the electronic control layer ECL.
  • the second electrode CE may be disposed in common with the pixels PX.
  • a layer on which the light emitting device OLED is disposed may be defined as a display device layer DP-OLED.
  • the thin film encapsulation layer TFE may be disposed on the second electrode CE to cover the pixel PX.
  • the thin film encapsulation layer TFE includes a first encapsulation layer EN1 disposed on the second electrode CE, a second encapsulation layer EN2 disposed on the first encapsulation layer EN1, and a second encapsulation layer ( A third encapsulation layer EN3 disposed on EN2) may be included.
  • the first and third encapsulation layers EN1 and EN3 may include an inorganic insulating layer and may protect the pixel PX from moisture/oxygen.
  • the second encapsulation layer EN2 includes an organic insulating layer and may protect the pixel PX from foreign substances such as dust particles.
  • a first voltage may be applied to the first electrode AE through the transistor TR, and a second voltage having a lower level than the first voltage may be applied to the second electrode CE.
  • Holes injected into the light emitting layer EML are combined with electrons to form excitons, and the light emitting element OLED may emit light while the excitons transition to a ground state.
  • An input sensing unit ISP may be disposed on the thin film encapsulation layer TFE.
  • the input sensing unit ISP may be directly fabricated on the upper surface of the thin film encapsulation layer TFE.
  • a base layer BS may be disposed on the thin film encapsulation layer TFE.
  • the base layer BS may include an inorganic insulating layer. At least one inorganic insulating layer may be provided on the thin film encapsulation layer TFE as the base layer BS.
  • the input sensing unit ISP may include a first conductive pattern CTL1 and a second conductive pattern CTL2 disposed on the first conductive pattern CTL1.
  • a first conductive pattern CTL1 may be disposed on the base layer BS.
  • An insulating layer TINS may be disposed on the base layer BS to cover the first conductive pattern CTL1.
  • the insulating layer TINS may include an inorganic insulating layer or an organic insulating layer.
  • a second conductive pattern CTL2 may be disposed on the insulating layer TINS.
  • the first and second conductive patterns CTL1 and CTL2 may overlap the non-emission area NPA. Although not shown, the first and second conductive patterns CTL1 and CTL2 may be disposed on the non-emission area NPA between the emission areas PA and have a mesh shape.
  • the first and second conductive patterns CTL1 and CTL2 may form sensors of the aforementioned input sensing unit ISP.
  • the mesh-shaped first and second conductive patterns CTL1 and CTL2 may be separated from each other in a predetermined area to form sensors.
  • a part of the second conductive pattern CTL2 may be connected to the first conductive pattern CTL1.
  • An anti-reflection layer RPL may be disposed on the second conductive pattern CTL2 .
  • the second conductive pattern CTL2 may be directly formed on the anti-reflection layer RPL.
  • the antireflection layer RPL may include a black matrix BM and a plurality of color filters CF.
  • the black matrix BM may overlap the non-emission area NPA, and the color filters CF may overlap the emission areas PA, respectively.
  • the black matrix BM may be disposed on the insulating layer TINS to cover the second conductive pattern CTL2. Openings B_OP overlapping the emission area PA and the opening PX_OP may be defined in the black matrix BM.
  • the black matrix BM may absorb and block light.
  • the color filters CF may be disposed on the first insulating layer TINS and the black matrix BM.
  • the color filters CF may be respectively disposed in the openings B_OP.
  • a planarization insulating layer PINS may be disposed on the color filters CF.
  • the planarization insulating layer (PINS) may provide a flat upper surface.
  • the anti-reflection layer RPL may include a plurality of color filters CF displaying the same color as the pixels PX of the display panel DP.
  • the color filters CF may filter external light into the same colors as the pixels PX. In this case, external light may not be recognized by the user.
  • the antireflection layer may include a polarizing film to reduce reflectance of external light.
  • the polarizing film may be separately manufactured and attached to the input sensing unit ISP by an adhesive layer.
  • the polarizing film may include a phase retarder and/or a polarizer.
  • FIG. 9 is a cross-sectional view along the line II′ shown in FIG. 7 .
  • FIG. 10 is a diagram illustrating a bent state of the bending area shown in FIG. 9 .
  • FIG. 9 Illustratively, a cross section of the display module DM and a cross section of the window module WM corresponding to the line II' are shown together in FIG. 9 .
  • the display device DD may include a display module DM and a window module WM disposed on the display module DM.
  • the display module DM may be a flexible display module.
  • the display module DM may include a first non-folding area NFA1, a folding area FA, and a second non-folding area NFA2.
  • the display module DM may include a display unit DSP and a support unit SUP.
  • the support unit SUP may be disposed under the display unit DSP to support the display unit DSP.
  • the window module WM may include a window WIN, a window protection layer WP, a hard coating layer HC, and first and second adhesive layers AL1 and AL2.
  • the display unit DSP may include an electronic panel EP, an impact absorbing layer ISL, a panel protection layer PPL, a barrier layer BRL, and third to sixth adhesive layers AL3 to AL6. Since the configurations of the electronic panel EP and the panel protection layer PPL have been described in detail with reference to FIG. 6, descriptions thereof are omitted.
  • the impact absorbing layer ISL may be disposed on the electronic panel EP.
  • the impact absorbing layer ISL may protect the electronic panel EP by absorbing an external impact applied from above the display device DD toward the electronic panel EP.
  • the impact absorbing layer (ISL) may be manufactured in the form of a stretched film.
  • the impact absorbing layer (ISL) may include a flexible plastic material.
  • a flexible plastic material may be defined as a synthetic resin film.
  • the shock absorbing layer (ISL) may include a flexible plastic material such as polyimide (PI) or polyethylene terephthalate (PET).
  • the window WIN may be disposed on the impact absorbing layer ISL.
  • the window WIN may protect the electronic panel EP from external scratches.
  • the window WIN may have an optically transparent property.
  • the window WIN may include glass. However, it is not limited thereto, and the window WIN may include a synthetic resin film.
  • the window WIN may have a multi-layer structure or a single-layer structure.
  • the window WIN may include a plurality of synthetic resin films bonded together with an adhesive, or may include a glass substrate and a synthetic resin film bonded together with an adhesive.
  • the window protection layer WP may be disposed on the window WIN.
  • the window protective layer WP may include a flexible plastic material such as polyimide or polyethylene terephthalate.
  • the hard coating layer HC may be disposed on the upper surface of the window protective layer WP.
  • the printed layer PIT may be disposed on a lower surface of the window protection layer WP.
  • the printed layer PIT may have a black color, but the color of the printed layer PIT is not limited thereto.
  • the printed layer PIT may be adjacent to an edge of the window protection layer WP.
  • the barrier layer BRL may be disposed under the panel protection layer PPL.
  • the barrier layer BRL may increase resistance to compressive force caused by external pressure. Accordingly, the barrier layer BRL may serve to prevent deformation of the electronic panel EP.
  • the barrier layer BRL may include a flexible plastic material such as polyimide or polyethylene terephthalate.
  • the barrier layer BRL may have a color that absorbs light.
  • the barrier layer BRL may have a black color. In this case, components disposed under the barrier layer BRL may not be viewed when viewing the display module DM from above.
  • the first adhesive layer AL1 may be disposed between the window protection layer WP and the window WIN.
  • the window protection layer WP and the window WIN may be bonded to each other by the first adhesive layer AL1 .
  • the first adhesive layer AL1 may cover the printing layer PIT.
  • the second adhesive layer AL2 may be disposed between the window WIN and the impact absorbing layer ISL.
  • the window WIN and the impact absorbing layer ISL may be bonded to each other by the second adhesive layer AL2 .
  • the third adhesive layer AL3 may be disposed between the shock absorbing layer ISL and the electronic panel EP.
  • the shock absorbing layer ISL and the electronic panel EP may be bonded to each other by the third adhesive layer AL3.
  • a fourth adhesive layer AL4 may be disposed between the electronic panel EP and the panel protection layer PPL.
  • the electronic panel EP and the panel protection layer PPL may be bonded to each other by the fourth adhesive layer AL4.
  • a fifth adhesive layer AL5 may be disposed between the panel protection layer PPL and the barrier layer BRL.
  • the panel protection layer PPL and the barrier layer BRL may be bonded to each other by the fifth adhesive layer AL5.
  • a sixth adhesive layer AL6 may be disposed between the barrier layer BRL and the support portion SUP. Specifically, the first support plate PLT1 of the support part SUP is disposed under the barrier layer BRL, and the sixth adhesive layer AL6 is disposed between the barrier layer BRL and the first support plate PLT1. can The barrier layer BRL and the first support plate PLT1 may be bonded to each other by the sixth adhesive layer AL6.
  • thickness may indicate a value measured in the third direction DR3
  • width may indicate a value measured in the first direction DR1 or the second direction DR2, which is a horizontal direction.
  • the sixth adhesive layer AL6 may overlap the first and second non-folding areas NFA1 and NFA2 (shown in FIG. 7 ) and may not overlap the folding area FA (shown in FIG. 7 ). . That is, the sixth adhesive layer AL6 may not be disposed in the folding area FA (shown in FIG. 7 ). A width of the open portion of the sixth adhesive layer AL6 may be 9.65 mm.
  • the first to sixth adhesive layers AL1 to AL6 may include a transparent adhesive such as pressure sensitive adhesive (PSA) or optically clear adhesive (OCA), but the type of adhesive is limited thereto. It is not.
  • PSA pressure sensitive adhesive
  • OCA optically clear adhesive
  • the thickness of the panel protection layer PPL may be less than that of the window protection layer WP, and the thickness of the barrier layer BRL may be less than that of the panel protection layer PPL.
  • the thickness of the electronic panel EP may be smaller than the thickness of the barrier layer BRL and may be equal to the thickness of the window WIN.
  • a thickness of the impact absorbing layer ISL may be smaller than a thickness of the electronic panel EP.
  • the thickness of the window protection layer WP may be 65 micrometers, and the thickness of the panel protection layer PPL may be 50 micrometers.
  • the barrier layer BRL may have a thickness of 35 micrometers, and each of the electronic panel EP and the window WIN may have a thickness of 30 micrometers.
  • the thickness of the impact absorbing layer (ISL) may be 23 micrometers.
  • the thickness of the first adhesive layer AL1 may be the same as that of the barrier layer BRL, and the thickness of each of the second and third adhesive layers AL2 and AL3 may be the same as that of the panel protection layer PPL.
  • the thickness of the fourth adhesive layer AL4 may be the same as that of the fifth adhesive layer AL5.
  • Each of the fourth adhesive layer AL4 and the fifth adhesive layer AL5 may have a thickness smaller than that of the electronic panel EP and greater than that of the impact absorbing layer ISL.
  • the sixth adhesive layer AL6 may have a thickness smaller than that of the impact absorbing layer ISL.
  • the thickness of the hard coating layer HC may be smaller than that of the sixth adhesive layer AL6.
  • the thickness of the first adhesive layer AL1 may be 35 micrometers, and the thickness of each of the second adhesive layer AL2 and the third adhesive layer AL3 may be 50 micrometers.
  • Each of the fourth adhesive layer AL4 and the fifth adhesive layer AL5 may have a thickness of 25 micrometers, and the thickness of the sixth adhesive layer AL6 may be 16 micrometers.
  • the thickness of the hard coating layer HC may be 5 micrometers.
  • the electronic panel EP, the impact absorbing layer ISL, the panel protection layer PPL, and the third and fourth adhesive layers AL3 and AL4 may have the same widths.
  • the window protection layer WP and the first adhesive layer AL1 may have the same widths as each other.
  • the barrier layer BRL and the fifth and sixth adhesive layers AL5 and AL6 may have the same widths.
  • the widths of the electronic panel EP, the shock absorbing layer ISL, the panel protection layer PPL, and the third and fourth adhesive layers AL3 and AL4 are the widths of the window protection layer WP and the first adhesive layer AL1.
  • the edges of the electronic panel EP, the shock absorbing layer ISL, the panel protection layer PPL, and the third and fourth adhesive layers AL3 and AL4 are the edges of the window protection layer WP and the first adhesive layer AL1. It can be placed outside the field.
  • Widths of the window WIN and the second adhesive layer AL2 may be smaller than those of the window protection layer WP and the first adhesive layer AL1.
  • a width of the second adhesive layer AL2 may be smaller than that of the window WIN.
  • the edge of the window WIN may be disposed inner than the edges of the window protection layer WP and the first adhesive layer AL1.
  • An edge of the second adhesive layer AL2 may be disposed inside the edge of the window WIN.
  • Widths of the barrier layer BRL and the fifth and sixth adhesive layers AL5 and AL6 may be smaller than those of the window protection layer WP and the first adhesive layer AL1 . Edges of the barrier layer BRL and the fifth and sixth adhesive layers AL5 and AL6 may be disposed inner than the edges of the window protection layer WP and the first adhesive layer AL1 .
  • the distance between the edge of the electronic panel EP and the edge of the window protection layer WP may be 10 micrometers.
  • the distance between the edge of the electronic panel EP and the edge of the window WIN may be 220 micrometers.
  • a distance between the edge of the window WIN and the edge of the second adhesive layer AL2 may be 190 micrometers.
  • the support unit SUP includes a first support plate PLT1, a second support plate PLT2, a cover layer COV, a digitizer DGT, a shielding layer SHL, a heat dissipation layer RHL, seventh and eighth adhesive layers.
  • AL7 and AL8 and a plurality of first to fourth insulating tapes ITP1 to ITP4.
  • the first support plate PLT1 may be disposed under the electronic panel EP to support the electronic panel EP.
  • the first support plate PLT1 may be more rigid than the display part DSP.
  • the first support plate PLT1 may include a non-metallic material.
  • the first support plate PLT1 may include a reinforcing fiber composite material.
  • the reinforced fiber composite may be carbon fiber reinforced plastic (CFRP) or glass fiber reinforced plastic (GFRP).
  • the first support plate PLT1 may be lightweight by including a reinforced fiber composite material.
  • the first support plate PLT1 according to an exemplary embodiment includes a reinforcing fiber composite, and thus may have a similar level of modulus and strength to those of the metal support plate while having a lighter weight than a metal support plate using a metal material.
  • the first support plate PLT1 since the first support plate PLT1 includes a reinforcing fiber composite material, it may be easier to process the shape of the first support plate PLT1 compared to a metal support plate.
  • the first support plate PLT1 including the reinforcing fiber composite material may be more easily processed through a laser process or a microblast process.
  • a plurality of openings OP may be defined in a portion of the first support plate PLT1 overlapping the folding area FA.
  • the openings OP may be formed through portions of the first support plate PLT1 in the third direction DR3 .
  • the openings OP may be formed through the aforementioned laser process or microblast process.
  • the openings OP are defined in the portion of the first support plate PLT1 overlapping the folding area FA, flexibility of the portion of the first support plate PLT1 overlapping the folding area FA may be increased. . As a result, the first support plate PLT1 can be easily folded around the folding area FA. More detailed shapes of the openings OP will be described in detail below.
  • a width of a portion where the openings OP are formed may be smaller than a width of an open portion of the sixth adhesive layer AL6 .
  • the width of the portion where the openings OP are formed may be 8.34 mm.
  • the cover layer COV may be disposed below the first support plate PLT1 .
  • the cover layer COV may cover the openings OP defined in the first support plate PLT1 under the first support plate PLT1 .
  • the cover layer COV may overlap the folding area FA and may not overlap the first and second non-folding areas NFA1 and NFA2 . That is, the cover layer COV may not be disposed on the first and second non-folding areas NFA1 and NFA2.
  • the cover layer COV may contact the lower surface of the portion of the first support plate PLT1 in which the openings OP are formed.
  • the cover layer COV may have a lower elastic modulus than the first support plate PLT1 .
  • the cover layer COV may include thermoplastic polyurethane or rubber, but the material of the cover layer COV is not limited thereto.
  • the cover layer COV may be manufactured in a sheet shape and attached to the first support plate PLT1.
  • the width of the cover layer COV may be 10.65 mm.
  • a digitizer DGT may be disposed below the first support plate PLT1 .
  • the cover layer COV may be disposed between the first support plate PLT1 and the digitizer DGT.
  • the cover layer COV may be spaced apart from the upper surface of the digitizer DGT.
  • Digitizer A device capable of receiving location information indicated by a user on a display surface.
  • the digitizer DGT may be implemented in an electromagnetic method (or an electromagnetic resonance method: Electromagnetic Resonance).
  • the digitizer DGT may include a digitizer sensor substrate (not shown) including a plurality of coils.
  • the digitizer DGT may be implemented as an active electrostatic type.
  • the pen When the user moves the pen on the display device DD, the pen is driven by the AC signal to generate an oscillating magnetic field, and the oscillating magnetic field can induce a signal in the coil.
  • the position of the pen may be detected through a signal induced in the coil.
  • the digitizer (DGT) detects an electromagnetic change generated by the approach of the pen to determine the position of the pen.
  • the digitizer DGT may not operate normally.
  • the digitizer DGT since the first support plate PLT1 disposed on the digitizer DGT includes a non-metal reinforcing fiber composite, the digitizer DGT can operate normally.
  • the digitizer DGT may be separated into two in the folding area FA. Parts of the digitizer (DGT) that are separated from each other may be connected to a digitizer driver (not shown) through flexible circuit boards, respectively.
  • a shielding layer SHL may be disposed under the digitizer DGT.
  • the shielding layer SHL may include metal.
  • the shielding layer SHL may include copper, but the metal material of the shielding layer SHL is not limited thereto.
  • the shielding layer SHL may be separated into two in the folding area FA. Parts of the shielding layer SHL that are separated from each other may be respectively disposed under parts of the digitizer DGT that are separated from each other.
  • the shielding layer SHL may shield electromagnetic waves that may be applied to the digitizer DGT under the display device DD.
  • the shielding layer SHL may be defined as an electromagnetic shielding layer.
  • the metal-containing shielding layer (SHL) may serve as a heat dissipation layer.
  • a second support plate PLT2 may be disposed under the shielding layer SHL.
  • the second support plate PLT2 may have more rigidity than the display part DSP.
  • the second support plate PLT2 may include a metal material such as stainless steel (eg, SUS 316), but the metal material of the second support plate PLT2 is not limited thereto. In addition, it is not limited thereto, and the second support plate PLT2 may include a non-metal material such as plastic.
  • the second support plate PLT2 may be separated into two in the folding area FA.
  • the second support plate PLT2 includes a 2_1 support plate PLT2_1 overlapping the first non-folding area NFA1 and a 2_2 supporting plate PLT2_2 overlapping the second non-folding area NFA2.
  • the 2_1st support plate PLT2_1 may support the first non-folding area NFA1.
  • the 2_2 support plate PLT2_2 may support the second non-folding area NFA2.
  • the 2_1 support plate PLT2_1 and the 2_2 support plate PLT2_2 extend to the folding area FA and may be disposed adjacent to each other in the folding area FA.
  • the 2_1st support plate PLT2_1 and the 2_2nd support plate PLT2_2 may be spaced apart from each other under the folding area FA.
  • the distance between the 2_1st support plate PLT2_1 and the 2_2nd support plate PLT2_2 in the horizontal direction may be 0.4 mm to 2 mm.
  • the 2_1st support plate PLT2_1 and the 2_2nd support plate PLT2_2 may support a portion of the first support plate PLT1 in which the openings OP are defined under the folding area FA.
  • the openings OP are defined by the 2_1st support plate PLT2_1 and the 2_2nd support plate PLT2_2 of the first support plate PLT1. Deformation of the part can be prevented.
  • the 2_1st and 2_2nd support plates PLT2_1 and PLT2_2 may perform a heat dissipation function.
  • the heat dissipation layer RHL may be disposed under the second support plate PLT2 .
  • the heat dissipation layer RHL may be separated into two in the folding area FA. Parts of the heat dissipation layer RHL separated from each other may be respectively disposed below the 2nd_1st and 2_2nd support plates PLT2_1 and PLT2_2 .
  • the heat dissipation layer RHL may perform a heat dissipation function.
  • the heat dissipation layer RHL may include graphite, but the material of the heat dissipation layer RHL is not limited thereto.
  • Heat dissipation performance of the display device DD may be improved by the heat dissipation layer RHL and the second support plate PLT2 and the shielding layer SHL performing a heat dissipation function.
  • First to fourth insulating tapes ITP1 to ITP4 may be disposed under the digitizer DGT and the second support plate PLT2 .
  • the first to fourth insulating tapes ITP1 to ITP4 may include an insulating material.
  • the two first insulating tapes ITP1 are adjacent to one side of the 2_1st support plate PLT2_1 and one side of the 2_2 support plates PLT2_2 facing each other to form the 2_1 and 2_2 support plates PLT2_1 and PLT2_2. Each can be placed below.
  • the second insulating tape ITP2 and the third insulating tape ITP3 may be adjacent to both sides of the digitizer DGT and disposed under the digitizer DGT.
  • the second insulating tape ITP2 may be adjacent to the edge of the 2_1st support plate PLT2_1
  • the third insulating tape ITP3 may be adjacent to the edge of the 2_2nd support plate PLT2_2 .
  • the fourth insulating tape ITP4 may be adjacent to the other side of the 2_2 support plate PLT2_2 opposite to one side of the 2_2 support plate PLT2_2 .
  • the fourth insulating tape ITP4 may be disposed under the second_2 support plate PLT2_2.
  • the shielding layer SHL, the second support plate PLT2, the heat dissipation layer RHL, the first insulating tapes ITP1, and the fourth insulating tape ITP4 include the second insulating tape ITP2 and the third insulating tape. (ITP3).
  • One of the heat dissipation layers RHL separated from each other may be disposed between the first insulating tape ITP1 and the fourth insulating tape ITP4 disposed under the second_2 supporting plate PLT2_2 .
  • Another one of the heat dissipation layers RHL separated from each other is disposed between the first insulating tape ITP1 disposed below the 2_1 support plate PLT2_1 and the second insulating tape ITP2 disposed below the digitizer DGT. It can be.
  • magnets may be disposed under the display module DM to maintain the folded state when the electronic device ED is folded. Magnets may be adjacent to an edge of the electronic device ED. The folded state of the electronic device ED may be maintained by the magnetic force of the magnets.
  • the first to fourth insulating tapes ITP1 to ITP4 may block magnetism of magnets disposed on the edge of the electronic device ED from being transferred to the digitizer DGT.
  • the first to fourth insulating tapes ITP1 to ITP4 may be defined as magnetic shielding tapes.
  • the seventh adhesive layer AL7 may be disposed between the first support plate PLT1 and the digitizer DGT.
  • the first support plate PLT1 and the digitizer DGT may be bonded to each other by the seventh adhesive layer AL7 .
  • the seventh adhesive layer AL7 may not be disposed on the folding area FA. That is, the seventh adhesive layer AL7 may be opened in the folding area FA.
  • the aforementioned cover layer COV may be disposed in the opening of the seventh adhesive layer AL7. Since the seventh adhesive layer AL7 is not disposed under the folding area FA, the folding operation of the support unit SUP can be performed more easily.
  • the eighth adhesive layer AL8 may be disposed between the shielding layer SHL and the second support plate PLT2.
  • the shielding layer SHL and the second support plate PLT2 may be adhered to each other by the eighth adhesive layer AL8 .
  • the eighth adhesive layer AL8 may be separated from each other in the folding area FA. Portions of the eighth adhesive layer AL8 separated from each other may be disposed between portions of the shielding layer SHL separated from each other and the 2nd_1st and 2_2nd support plates PLT2_1 and PLT2_2 , respectively.
  • the eighth adhesive layer AL8 may be disposed between the second insulating tape ITP2 and the third insulating tape ITP3.
  • a width of the first support plate PLT1 may be substantially the same as that of the electronic panel EP. Widths of the digitizer DGT and the seventh adhesive layer AL7 may be smaller than that of the first support plate PLT1 . Edges of the digitizer DGT and the seventh adhesive layer AL7 may be disposed inside the edge of the first support plate PLT1 .
  • Widths of the shielding layer SHL, the eighth adhesive layer AL8, and the second support plate PLT2 may be smaller than that of the digitizer DGT. Edges of the shielding layer SHL, the eighth adhesive layer AL8, and the second support plate PLT2 may be disposed inside the edge of the digitizer DGT.
  • the thickness of the first support plate PLT1 may be greater than the thickness of the digitizer DGT, and the thickness of the digitizer DGT may be greater than the thickness of the second support plate PLT2.
  • the thickness of the second support plate PLT2 may be greater than that of the heat dissipation layer RHL, and the thickness of the heat dissipation layer RHL may be greater than the respective thicknesses of the seventh and eighth adhesive layers AL7 and AL8.
  • Each of the seventh and eighth adhesive layers AL7 and AL8 may have a thickness greater than that of the shielding layer SHL, and the thickness of the shielding layer SHL may be greater than that of the cover layer COV.
  • the cover layer COV may have the same thickness as the sixth adhesive layer AL6.
  • the first support plate PLT1 may have a thickness of 170 micrometers
  • the digitizer DGT may have a thickness of 123.5 micrometers
  • the second support plate PLT2 may have a thickness of 50 micrometers.
  • the shielding layer SHL may have a thickness of 17 micrometers
  • the heat dissipation layer RHL may have a thickness of 27 micrometers.
  • Each of the seventh and eighth adhesive layers AL7 and AL8 may have a thickness of 20 micrometers
  • the cover layer COV may have a thickness of 16 micrometers.
  • each of the first insulating tapes ITP1 may be smaller than the thickness of the first support plate PLT1 and larger than the thickness of the digitizer DGT.
  • a thickness of the third insulating tape ITP3 may be greater than that of the first support plate PLT1 .
  • a thickness of the fourth insulating tape ITP4 may be smaller than that of each of the first insulating tapes ITP1 .
  • the thickness of the second insulating tape ITP2 may be smaller than that of the fourth insulating tape ITP4.
  • each of the first insulating tapes ITP1 is 145 micrometers
  • the thickness of the second insulating tape ITP2 is 87 micrometers
  • the thickness of the third insulating tape ITP3 is 206 micrometers
  • the thickness of the fourth insulating tape ITP4 may be 90 micrometers.
  • the seventh and eighth adhesive layers AL7 and AL8 may include pressure sensitive adhesive (PSA) or optically clear adhesive (OCA), but the type of adhesive is not limited thereto.
  • PSA pressure sensitive adhesive
  • OCA optically clear adhesive
  • a first hole H1 may be defined in a portion of the display module DM overlapping the first hole area HA1.
  • the first hole H1 may be defined from the heat dissipation layer RHL to the panel protective layer PPL.
  • the barrier layer (BRL) the barrier layer (BRL), the first support plate (PLT1), the digitizer (DGT), the shielding layer (SHL), the second support plate (PLT2), the heat dissipation layer (RHL), and the fifth to eighth adhesive layers.
  • the first hole H1 may be integrally defined in the AL5 to AL8.
  • a second hole is formed in the second hole area HA2 , and the second hole may be defined from the heat dissipation layer RHL to the panel protective layer PPL in the same way as the first hole H1 .
  • the aforementioned camera CA may be disposed in the first hole H1, and the aforementioned sensor SN may be disposed in the second hole.
  • the panel protection layer PPL and the fourth adhesive layer AL4 may not be disposed under the bending area BA.
  • the panel protection layer PPL and the fourth adhesive layer AL4 may be disposed below the second area AA2 of the electronic panel EP.
  • the data driver DDV may be disposed on the second area AA2 of the electronic panel EP.
  • the printed circuit board PCB may be connected to the second area AA2 of the electronic panel EP.
  • a printed circuit board (PCB) may be connected to one side of the second area AA2 .
  • the bending area BA may be bent so that the second area AA2 may be disposed under the first area AA1. Accordingly, the data driver DDV and the printed circuit board PCB may be disposed below the first area AA1.
  • FIG. 11 is an enlarged plan view of a first hole area of the display panel shown in FIG. 9 .
  • planar configuration of the first hole area HA1 is illustrated, but the planar configuration of the second hole area HA2 may also be substantially the same as that of the first hole area HA1.
  • the display area DA includes a first display area DA1, a second display area DA2 around the first display area DA1, and the first display area DA1 and the second display area DA1.
  • a boundary area BNA between (DA2) may be included.
  • the first display area DA1 may be defined by the first hole area HA1.
  • the pixels PX may include a plurality of first pixels PX1 , a plurality of second pixels PX2 , and a plurality of dummy pixels DPX.
  • the first pixels PX1 may be disposed in the second display area DA2.
  • the second pixels PX2 may be disposed in the first display area DA1.
  • Dummy pixels DPX may be disposed in the boundary area BNA.
  • the boundary area BNA adjacent to the second display area DA2 may have a substantially octagonal shape.
  • the shape of the boundary area BNA is not limited thereto.
  • the second pixels PX2 may be arranged in the first direction DR1 and the second direction DR2 within the first display area DA1, but the arrangement form of the second pixels PX2 is not limited thereto.
  • Dummy pixels DPX may be arranged to surround the first display area DA1 along the boundary area BNA.
  • Each of the second pixels PX2 and the dummy pixels DPX may include a plurality of sub-pixels displaying red, green, and blue colors.
  • the present invention is not limited thereto, and the second pixels PX2 and the dummy pixels DPX may display various other colors.
  • the structure of the first pixels PX1 and the sub-pixels may substantially have the structure shown in FIG. 8 .
  • the first display area DA1 may display an image by the second pixels PX2 .
  • the second display area DA2 may display an image by the first pixels PX1 .
  • an image may be displayed by dummy pixels DPX. Accordingly, a predetermined image may be displayed in the display area DA by the light generated by the first pixels PX1 , the second pixels PX2 , and the dummy pixels DPX.
  • the display panel DP may include a plurality of transmissive areas TA overlapping the first hole area HA1. Transmissive areas TA may be disposed between the second pixels PX2 . Also, the transmission areas TA may be disposed between the dummy pixels DPX and the second pixels PX2 adjacent to the dummy pixels DPX.
  • the transmission areas TA may have a cross shape, but the shape of the transmission areas TA is not limited thereto.
  • Transmissive areas TA may be disposed around each of the second pixels PX2 .
  • the transmission areas TA may be disposed in the first diagonal direction DDR1 and the second diagonal direction DDR2 with respect to each of the second pixels PX2 .
  • the first diagonal direction DDR1 may be defined as a direction crossing the first and second directions DR1 and DR2 on a plane defined by the first and second directions DR1 and DR2 .
  • the second diagonal direction DDR2 may be defined as a direction crossing the first diagonal direction DDR1 on a plane defined by the first and second directions DR1 and DR2 .
  • the first and second directions DR1 and DR2 may perpendicularly cross each other, and the first and second diagonal directions DDR1 and DDR2 may perpendicularly cross each other.
  • the transmissive areas TA may have higher light transmittance than the first and second pixels PX1 and PX2 and the dummy pixels DPX.
  • the light (the above-described optical signal) transmitted through the transmission areas TA may be provided to the camera CA disposed under the first display area DA1. That is, light transmittance of the first hole area HA1 is improved by the transmission areas TA, and light may be provided to the camera CA through the first hole area HA1. Accordingly, the first display area DA1 displays an image, and light transmitted through the first display area DA1 is provided to the camera CA to capture an image.
  • FIG. 12 is a diagram illustrating a folded state of the display device shown in FIG. 9 as an example.
  • FIG. 12 the bending area BA and the second area AA2 of the electronic panel EP shown in FIG. 9 are omitted.
  • the display device DD may be in-folded around the folding axis FX.
  • the folding area FA is bent so that the first non-folding area NFA1 and the second non-folding area NFA2 face each other.
  • the display device DD may be changed from the flat first state shown in FIG. 9 to the folded second state shown in FIG. 12 or from the second state to the first state. This folding operation may be repeatedly performed.
  • the folding area FA of the display module DM can be easily bent.
  • a plurality of openings OP overlapping the folding area FA may be defined in the first support plate PLT1 . Therefore, during a folding operation, the portion of the first support plate PLT1 overlapping the folding area FA may be easily bent by the openings OP.
  • the cover layer COV may contact the first support plate PLT1 without contacting the digitizer DGT.
  • parts of the digitizer DGT that are separated from each other may be spaced apart from each other. If the cover layer COV is attached to the first support plate PLT1 and the digitizer DGT, due to the adhesive force between the digitizer DGT and the cover layer COV, parts of the digitizer DGT separated from each other may display When the device DD is folded, it may not be spaced apart from each other. Accordingly, a folding operation of the digitizer DGT may be difficult.
  • the cover layer COV is not attached to the digitizer DGT, but is attached only to the first support plate PLT1, so that the display device DD can be easily folded.
  • FIG. 13 is a perspective view of the first support plate shown in FIG. 9 .
  • the first support plate PLT1 may include a 1_1st plate PLT1_1 , a 1_2nd plate PLT1_2 , and a folding plate PLT_F.
  • the folding plate PLT_F may be disposed between the 1_1st plate PLT1_1 and the 1_2nd plate PLT1_2 .
  • the 1_1 plate PLT1_1 and the 1_2 plate PLT1_2 may overlap the first non-folding area NFA1 and the second non-folding area NFA2 shown in FIG. 12 , respectively.
  • the folding plate PLT_F may overlap the folding area FA shown in FIG. 12 .
  • a grid pattern may be defined in the folding plate PLT_F.
  • a plurality of openings OP may be defined in the folding plate PLT_F.
  • the openings OP may be arranged according to a predetermined rule.
  • the openings OP may be arranged in a lattice shape to form a lattice pattern on the folding plate PLT_F.
  • the area of the folding plate PLT_F may be reduced, thereby reducing the rigidity of the folding plate PLT_F. Therefore, when the openings OP are defined in the folding plate PLT_F, the flexibility of the folding plate PLT_F may be higher than when the openings OP are not defined. As a result, the folding plate PLT_F may be more easily folded.
  • the aforementioned first hole H1 and second hole H2 may be defined in the 1_2 plate PLT1_2 .
  • the first hole H1 and the second hole H2 may be adjacent to the edge of the 1_2 plate PLT1_2 .
  • FIG. 14 is an enlarged view of a plane of area AA shown in FIG. 13 .
  • openings OP may be arranged in the first and second directions DR1 and DR2 .
  • the openings OP may extend longer in the first direction DR1 than in the second direction DR2. That is, the openings OP may extend in a direction parallel to the aforementioned folding axis FX.
  • the openings OP are arranged in the first direction DR1 adjacent to the plurality of first openings OP1 arranged in the first direction DR1 and in the second direction DR2 adjacent to the first openings OP1.
  • the first openings OP1 may be disposed alternately with the second openings OP2 .
  • FIG. 15 is an enlarged view of some first and second openings shown in FIG. 14 .
  • the first and second openings OP1 and OP2 defined in the folding plate PLT_F of the first support plate PLT1 may be formed through a laser process or a microblast process.
  • the first support plate PLT1 is formed between first branch parts BR1 disposed between the openings OP adjacent to each other in the second direction DR2 and between the openings OP adjacent to each other in the first direction DR1. Disposed second branch parts BR2 may be included.
  • the first branch parts BR1 may extend in the first direction DR1, and the second branch parts BR2 may extend in the second direction DR2.
  • the openings OP may be defined by the first and second branch portions BR1 and BR2 .
  • the width of each of the first branches BR1 in the second direction DR2 is defined as the first width WT1, and the width of each of the openings OP in the second direction DR2 is the second width ( WT2).
  • a width of each of the second branches BR2 in the first direction DR1 is defined as a third width WT3 .
  • a length LT of each of the openings OP in the first direction DR1 may be greater than the first width WT1 , the second width WT2 , and the third width WT3 .
  • a laser process or microblast process may be used for non-metal, fiber processing.
  • the process time may increase for precision machining.
  • the first width WT1 is formed too narrow, the first branch portions BR1 may be damaged, and thus the openings OP adjacent to each other in the second direction DR2 may be connected to each other.
  • the first branch portions BR1 should be formed to have a width greater than a predetermined width so as not to be damaged in the process and to shorten the process time.
  • the first width WT1 may be greater than 0.13 mm and less than 0.4 mm.
  • the folding operation of the first support plate PLT1 may be related to the first width WT1 of each of the first branches BR1 and the second width WT2 of each of the openings OP.
  • the first width WT1 may be smaller than the second width WT2.
  • a value obtained by dividing the second width WT2 by the first width WT1 may be greater than 1.1 and less than 2.0.
  • the width of the second branches BR2 is too small, the process time for precision machining increases or the second branches BR2 are damaged so that the openings OP adjacent to each other in the first direction DR1 do not may be connected.
  • the third width WT3 of each of the second branches BR2 is greater than or equal to the second width WT2 of each of the openings OP, the second branch parts BR2 are not damaged and the openings OP can be normally formed.
  • the flexibility of the folding plate PLT_F needs to increase, and as the length LT and the second width WT2 of the openings OP increase, this flexibility increases. This may increase However, if the length LT and the second width WT2 of the openings OP are excessively large, a problem in that the lattice pattern of the folding plate PLT_F on which the openings OP are formed may be visually recognized from the outside may occur.
  • the first width WT1 of each of the first branch parts BR1 is too large compared to the length LT of each of the openings OP, the first branch parts BR1 having an increased width during a folding operation Damage such as cracks may occur in the folding plate PLT_F due to the generated stress.
  • the value obtained by dividing the length LT of each of the openings OP by the first width WT1 of each of the first branches BR1 is 35 so that the visibility and the damage do not occur. may be greater than or equal to
  • Table 1 below shows test results of the display device DD by setting the first width WT1 , the second width WT2 , the third width WT3 , and the length LT in various ways.
  • the test was performed by maintaining the display device DD in a folded state at a temperature of 60 degrees and a humidity of 93% for 24 hours and then unfolding the display device.
  • “damage” may indicate a state in which the folding plate PLT_F having the lattice pattern is damaged. That is, it may indicate a state in which the folding plate PLT_F is damaged in the process of forming the grid pattern.
  • “visible” may indicate whether or not a curve according to a grid pattern is recognized on the display device DD when the upper surface of the display device DD is viewed from above the display device DD.
  • “crack” may indicate damage such as a crack in the folding plate PLT_F caused by a folding operation.
  • a value obtained by dividing the second width WT2 by the first width WT1 under the condition that the first width WT1 is greater than 0.13 mm and the second width WT2 is greater than the first width WT1. is greater than 1.1 and less than 2.0, and a value obtained by dividing the length LT of each of the openings OP by the first width WT1 of each of the first branches BR1 is greater than or equal to 35, “damaged” , “appearance”, and “crack” may not have occurred. That is, problems such as “damage”, “visibility”, and “crack” may not occur in data 5, 8, and 9.
  • the first width WT1 is greater than 0.13 mm
  • the second width WT2 is set to the first width ( WT1) is greater than 1.1 and less than 2.0
  • the value obtained by dividing the length LT of each of the openings OP by the first width WT1 of each of the first branches BR1 is greater than or equal to 35.
  • the first width WT1 is 0.17 mm
  • the second width WT2 is 0.28 mm
  • the third width WT3 is 0.4 mm
  • the length LT is 12 mm.
  • the first width WT1 is 0.17 mm
  • the second width WT2 is 0.2 mm
  • the third width WT3 is 0.2 mm
  • the length LT is 17.1 mm.
  • the first width WT1 is 0.2 mm
  • the second width WT2 is 0.23 mm
  • the third width WT3 is 0.3 mm
  • the length LT is 8 mm.
  • FIG. 16A shows a test picture for data 1
  • FIG. 16B shows a test picture for data 6
  • FIG. 16C shows a test picture for data 8.
  • a display device DD (shown in FIG. 12 ) is formed on a top surface of the display device DD by a lattice pattern formed on a folding plate PLT_F (shown in FIGS. 13 to 15 ). curves were recognized.
  • the curvature of the display device DD is not recognized from the upper surface of the display device DD.
  • FIG. 17 is a view showing the configuration of the first support plate of FIG. 13;
  • FIG. 18 is a cross-sectional view taken along line II-II′ shown in FIG. 17 .
  • the openings OP are indicated by dotted lines.
  • the first support plate PLT1 includes the first support layer SPL1, the second support layer SPL2 disposed under the first support layer SPL1, and the second support layer SPL2 disposed below.
  • a disposed third support layer SPL3 may be included.
  • the second support layer SPL2 may be disposed between the first and third support layers SPL1 and SPL3 .
  • the first support layer SPL1 may include a first resin RIN1 and a plurality of first fibers FB1 impregnated in the first resin RIN1.
  • the second support layer SPL2 may include a second resin RIN2 and a plurality of second fibers FB2 impregnated in the second resin RIN2.
  • the third support layer SPL3 may include a third resin RIN3 and a plurality of third fibers FB3 impregnated in the third resin RIN3.
  • the first, second, and third resins RIN1 , RIN2 , and RIN3 may include a polymer resin.
  • the first, second, and third resins RIN1 , RIN2 , and RIN3 may be formed of a thermoplastic resin.
  • the first, second, and third resins RIN1 , RIN2 , and RIN3 may include a polyamide-based resin or a polypropylene-based resin.
  • the first, second, and third fibers FB1, FB2, and FB3 may include reinforcing fibers.
  • reinforcing fibers may include carbon fibers or glass fibers.
  • Each of the first, second, and third fibers FB1, FB2, and FB3 may be formed as one fiber strand.
  • Each of the first, second, and third fibers FB1, FB2, and FB3 may be composed of a plurality of sub-fibers. For example, a plurality of sub-fibers may be bonded into one bundle to form one fiber strand.
  • the first and third fibers FB1 and FB3 may extend in the same direction.
  • the first and third fibers FB1 and FB3 may extend in directions different from those of the second fibers FB2.
  • the first and third fibers FB1 and FB3 may extend in the same direction as the openings OP.
  • the first and third fibers FB1 and FB3 may extend in parallel with the aforementioned folding axis FX.
  • the first and third fibers FB1 and FB3 may extend in the first direction DR1, and the second fibers FB2 may extend in the second direction DR2.
  • the first support layer SPL1 and the third support layer SPL3 may form the surface of the first support plate PLT1 .
  • the openings OP may be machined to extend in the first direction DR1 .
  • the first and third fibers FB1 and FB3 are formed. Cut portions of the three fibers FB1 and FB3 may protrude outward. Accordingly, when the openings OP are formed to intersect the first and third fibers FB1 and FB3, the surface of the portion of the first support plate PLT1 where the grid pattern is formed may be rough.
  • the first and third fibers FB1 and FB3 of the first and third support layers SPL1 and SPL3 forming the surface of the first support plate PLT1 form openings OP. It can be arranged parallel to the extension direction of.
  • the openings OP are processed in a direction parallel to the extending direction of the first and third fibers FB1 and FB3, the surface of the portion of the first support plate PLT1 where the lattice pattern is formed may not be roughened.
  • the first support plate PLT1 can be folded more easily.
  • the present invention has high industrial applicability.

Abstract

표시 장치는 제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널 및 상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고, 상기 지지 플레이트는, 상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치된 제1 가지부 및 상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고, 상기 제2 방향에 대한 상기 제1 가지부의 제1 폭은 상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭보다 작을 수 있다.

Description

표시 장치 및 그것을 포함하는 전자 장치
본 발명은 표시 장치 및 그것을 포함하는 전자 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 모듈 및 표시 모듈을 지지하기 위한 지지부를 포함한다. 표시 모듈은 영상을 표시하는 표시 패널, 표시 패널 상에 배치되어 표시 패널을 외부의 스크래치 및 충격으로부터 보호하는 윈도우, 및 표시 패널 아래에 배치되어 외부의 충격으로부터 표시 패널을 보호하는 보호층을 포함한다. 지지부는 표시 모듈보다 강성을 갖고, 표시 모듈을 지지한다.
최근 표시 장치의 기술 발달과 함께 다양한 형태로 변형될 수 있는 플렉서블 표시 장치가 개발되고 있다. 플렉서블 표시 장치는 접히거나 말려질 수 있는 플렉서블 표시 모듈을 포함한다. 플렉서블 표시 모듈 중 폴딩축을 중심으로 접혀지는 표시 모듈 아래에 배치된 지지부는 표시 모듈과 함께 폴딩되는 구조를 갖는다.
본 발명의 목적은 표시 모듈과 함께 보다 용이하게 폴딩될 수 있는 지지 플레이트를 포함하는 표시 장치 및 그것을 포함하는 전자 장치를 제공하는데 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널 및 상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고, 상기 지지 플레이트는, 상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치된 제1 가지부 및 상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고, 상기 제2 방향에 대한 상기 제1 가지부의 제1 폭은 상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭보다 작을 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널 및 상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고, 상기 지지 플레이트는, 상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치되고 상기 제2 방향에 대해 제1 폭을 갖는 제1 가지부 및 상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고, 상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭을 상기 제1 폭으로 나눈 값은 1.1보다 크고 2.0보다 작고, 상기 제1 방향에 대한 상기 개구부들 각각의 길이를 상기 제1 폭으로 나눈 값은 35보다 크거나 같고, 상기 제1 폭은 0.13 미리미터보다 클 수 있다.
본 발명의 일 실시 예에 따른 전자 장치는, 광 신호가 통과되는 제1 홀 영역이 정의된 표시 장치, 상기 표시 장치 아래에 배치되고, 상기 제1 홀 영역에 중첩하고, 상기 광 신호를 수신하는 전자광학 모듈, 및 상기 표시 장치 및 상기 전자광학 모듈을 수용하는 케이스를 포함하고, 상기 표시 장치는, 제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널 및 상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고, 상기 지지 플레이트는, 상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치되고 상기 제2 방향에 대해 제1 폭을 갖는 제1 가지부 및 상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고, 상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭을 상기 제1 폭으로 나눈 값은 1.1보다 크고 2.0보다 작고, 상기 제1 방향에 대한 상기 개구부들 각각의 길이를 상기 제1 폭으로 나눈 값은 35보다 크거나 같을 수 있다.
본 발명의 실시 예에 따르면, 표시 모듈을 지지하는 지지 플레이트의 폴딩 플레이트에 정의된 개구부들의 폭들, 개구부들 사이의 가지부들의 폭들, 및 개구부들의 길이들이 최적화될 수 있다. 그 결과, 폴딩 플레이트에 형성된 격자 패턴에 대한 외부 시인이 방지되고, 폴딩 플레이트의 손상이 방지될 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 사시도이다.
도 2 및 도 3은 도 1에 도시된 전자 장치의 폴딩 상태를 도시한 도면이다.
도 4는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 5는 도 4에 도시된 전자 장치의 블록도이다.
도 6은 도 4에 도시된 표시 모듈의 개략적인 단면도이다.
도 7은 도 4에 도시된 표시 패널의 평면도이다.
도 8은 도 7에 도시된 어느 한 화소에 대응하는 전자 패널의 단면을 예시적으로 도시한 도면이다.
도 9는 도 7에 도시된 I-I'선의 단면도이다.
도 10은 도 9에 도시된 벤딩 영역이 휘어진 상태를 도시한 도면이다.
도 11은 도 9에 도시된 표시 패널의 제1 홀 영역의 평면의 확대도이다.
도 12는 도 9에 도시된 표시 장치의 폴딩 상태를 예시적으로 도시한 도면이다.
도 13은 도 9에 도시된 제1 지지 플레이트의 사시도이다.
도 14는 도 13에 도시된 영역(AA)의 평면에 대한 확대도이다.
도 15는 도 14에 도시된 일부 제1 및 제2 개구부들의 확대도이다.
도 16a는 데이터 1에 대한 테스트 사진을 나타내고, 도 16b는 데이터 6에 대한 테스트 사진을 나타내교, 도 16c는 데이터 8에 대한 테스트 사진을 나타낸다.
도 17은 도 13의 제1 지지 플레이트의 구성을 보여주는 도면이다.
도 18은 도 17에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 사시도이다. 도 2 및 도 3은 도 1에 도시된 전자 장치의 폴딩 상태를 도시한 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 전자 장치(ED)는 제1 방향(DR1)으로 연장하는 장변들 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 사각형(예를 들어 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 전자 장치(ED)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 전자 장치(ED)는 가요성 표시 장치일 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서 봤을 때"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
전자 장치(ED)는 폴딩 영역(FA) 및 복수개의 비폴딩 영역들(NFA1,NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1,NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 폴딩 영역(FA), 제1 비폴딩 영역(NFA1), 및 제2 비폴딩 영역(NFA2)은 제2 방향(DR2)으로 배열될 수 있다.
예시적으로, 하나의 폴딩 영역(FA)과 두 개의 비폴딩 영역들(NFA1,NFA2)이 도시되었으나, 폴딩 영역(FA) 및 비폴딩 영역들(NFA1,NFA2)의 개수는 이에 한정되지 않는다. 예를 들어, 전자 장치(ED)는 2개보다 많은 복수개의 비폴딩 영역들 및 비폴딩 영역들 사이에 배치된 복수개의 폴딩 영역들을 포함할 수 있다.
전자 장치(ED)의 상면은 표시면(DS)으로 정의될 수 있으며, 표시면(DS)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 전자 장치(ED)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 전자 장치(ED)의 테두리를 정의할 수 있다.
전자 장치(ED)는 적어도 하나의 센서(SN) 및 적어도 하나의 카메라(CA)를 포함할 수 있다. 센서(SN) 및 카메라(CA)는 전자 장치(ED)의 테두리에 인접할 수 있다. 센서(SN) 및 카메라(CA)는 비표시 영역(NDA)에 인접한 표시 영역(DA)에 배치될 수 있다. 센서(SN) 및 카메라(CA)는 제2 비폴딩 영역들(NFA2)에 배치될 수 있으나, 이에 한정되지 않고, 센서(SN) 및 카메라(CA)는 제1 비폴딩 영역들(NFA1)에 배치될 수도 있다.
센서(SN) 및 카메라(CA)가 배치된 전자 장치(ED)의 부분들을 통해 광이 투과되어 카메라(CA) 및 센서(SN)에 제공될 수 있다. 예시적으로 센서(SN)는 근조도 센서일 수 있으나, 센서(SN)의 종류가 이에 한정되는 것은 아니다. 카메라(CA)는 외부 이미지를 촬영할 수 있다. 센서(SN) 및 카메라(CA)는 복수개로 제공될 수 있다.
도 2 및 도 3을 참조하면, 전자 장치(ED)는 폴딩되거나 언폴딩되는 접이식(폴더블) 전자 장치(ED)일 수 있다. 예를 들어, 폴딩 영역(FA)이 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 휘어져, 전자 장치(ED)가 폴딩될 수 있다. 폴딩축(FX)은 전자 장치(ED)의 장변에 평행한 장축으로 정의될 수 있다.
전자 장치(ED)의 폴딩 시, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 전자 장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(in-folding)될 수 있다. 그러나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 전자 장치(ED)는 폴딩축(FX)을 중심으로 표시면(DS)이 외부에 노출되도록 아웃-폴딩(out-folding)될 수도 있다.
도 2에 도시된 바와 같이, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 거리는 제3 방향(DR3)으로 곡률 반경(R1)의 두배와 실질적으로 동일할 수 있다. 그러나, 이에 한정되지 않고, 도 3에 도시된 바와 같이, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 거리는 제3 방향(DR3)으로 곡률 반경(R1)의 두배보다 작을 수 있다.
도 4는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 4를 참조하면, 전자 장치(ED)는 표시 장치(DD), 카메라(CA), 센서(SN), 전자 모듈(EM), 전원 모듈(PSM), 및 케이스(EDC)를 포함할 수 있다. 별도로 도시하지 않았으나, 전자 장치(ED)는 표시 장치(DD)의 폴딩 동작을 제어하기 위한 기구 구조물(예를 들어, 힌지)을 더 포함할 수 있다.
표시 장치(DD)는 이미지를 생성하고 외부 입력을 감지할 수 있다. 표시 장치(DD)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함할 수 있다. 윈도우 모듈(WM)은 전자 장치(ED)의 전면을 제공할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM) 상에 배치되어 표시 모듈(DM)을 보호할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM)에서 생성된 광을 투과시켜 사용자에게 제공할 수 있다.
표시 모듈(DM)은 적어도 표시 패널(DP)을 포함할 수 있다. 도 4에서 표시 모듈(DM)의 적층 구조물 중 표시 패널(DP)만을 도시하였으나, 실질적으로 표시 모듈(DM)은 표시 패널(DP)의 상측과 하측에 배치된 복수개의 구성들을 더 포함할 수 있다. 표시 모듈(DM)의 세부적인 적층 구조는 이하 상세히 설명될 것이다.
표시 패널(DP)은 전자 장치(ED)의 표시 영역(DA, 도 1 참조) 및 비표시영역(NDA, 도 1 참조) 에 대응하는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
표시 패널(DP)에는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)이 정의될 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 주변보다 높은 광 투과율을 가질 수 있다. 제1 홀 영역(HA1) 아래에 카메라(CA)가 배치되고, 제2 홀 영역(HA2) 아래에 센서(SN)가 배치될 수 있다. 제1 및 제2 홀 영역들(HA1,HA2)을 투과한 광이 카메라(CA) 및 센서(SN)에 제공될 수 있다.
표시 모듈(DM)은 표시 패널(DP)의 비표시 영역(NDA) 상에 배치된 데이터 구동부(DDV)를 포함할 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 비표시 영역(NDA) 상에 실장될 수 있다. 그러나, 이에 한정되지 않고, 데이터 구동부(DDV)는 표시 패널(DP)에 연결된 연성 회로 기판 상에 실장될 수도 있다.
전자 모듈(EM) 및 전원 모듈(PSM)은 표시 장치(DD) 아래에 배치될 수 있다. 도시하지 않았으나 전자 모듈(EM) 및 전원 모듈(PSM)은 별도의 연성 회로 기판을 통해 서로 연결될 수 있다. 전자 모듈(EM)은 표시 장치(DD)의 동작을 제어할 수 있다. 전원 모듈(PSM)은 전자 모듈(EM)에 전원을 공급할 수 있다.
케이스(EDC)는 표시 장치(DD), 전자 모듈(EM), 및 전원 모듈(PSM)을 수용할 수 있다. 케이스(EDC)는 표시 장치(DD)를 폴딩시키기 위해 2개의 제1 및 제2 케이스들(EDC1,EDC2)을 포함할 수 있다. 제1 및 제2 케이스들(EDC1,EDC2)은 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열될 수 있다.
도시하지 않았으나, 전자 장치(ED)는 제1 및 제2 케이스들(EDC1,EDC2)을 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스(EDC)는 윈도우 모듈(WM)과 결합될 수 있다. 케이스(EDC)는 표시 장치(DD), 전자 모듈(EM), 및 전원 모듈(PSM)을 보호할 수 있다.
도 5는 도 4에 도시된 전자 장치의 블록도이다.
도 5를 참조하면, 전자 장치(ED)는 전자 모듈(EM), 전원 모듈(PSM), 표시 장치(DD), 및 전자광학 모듈(ELM)을 포함할 수 있다. 전자 모듈(EM)은 제어 모듈(10), 무선통신 모듈(20), 영상입력 모듈(30), 음향입력 모듈(40), 음향출력 모듈(50), 메모리(60), 및 외부 인터페이스 모듈(70) 등을 포함할 수 있다. 모듈들은 회로기판에 실장되거나, 플렉서블 회로기판을 통해 전기적으로 연결될 수 있다. 전자 모듈(EM)은 전원 모듈(PSM)과 전기적으로 연결될 수 있다.
제어 모듈(10)은 전자 장치(ED)의 전반적인 동작을 제어할 수 있다. 예를 들어 제어 모듈(10)은 사용자 입력에 부합하게 표시 장치(DD)를 활성화시키거나, 비활성화시킬 수 있다. 제어 모듈(10)은 사용자 입력에 부합하게 영상입력 모듈(30), 음향입력 모듈(40), 및 음향출력 모듈(50) 등을 제어할 수 있다. 제어 모듈(10)은 적어도 하나의 마이크로 프로세서를 포함할 수 있다.
무선통신 모듈(20)은 블루투스 또는 와이파이 회선과 같은 무선 통신을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(20)은 송신할 신호를 변조하여 송신하는 송신 회로(22)와, 수신되는 신호를 복조하는 수신 회로(24)를 포함할 수 있다.
영상입력 모듈(30)은 영상 신호를 처리하여 표시 장치(DD)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향입력 모듈(40)은 녹음 모드 또는 음성 인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환할 수 있다. 음향출력 모듈(50)은 무선통신 모듈(20)로부터 수신된 음향 데이터 또는 메모리(60)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.
외부 인터페이스 모듈(70)은 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
전원 모듈(PSM)은 전자 장치(ED)의 전반적인 동작에 필요한 전원을 공급할 수 있다. 전원 모듈(PSM)은 통상의 베터리 장치를 포함할 수 있다.
전자광학 모듈(ELM)은 광 신호를 출력하거나 수신하는 전자 부품일 수 있다. 전자광학 모듈(ELM)은 표시 장치(DD)의 일부 영역을 통해 광 신호를 송신 또는 수신할 수 있다. 본 실시예에서 전자광학 모듈(ELM)은 카메라 모듈(CAM) 및 센서 모듈(SNM)을 포함할 수 있다. 카메라 모듈(CAM)은 도 4에 도시된 카메라(CA)를 포함할 수 있다. 센서 모듈(SNM)은 도 4에 도시된 센서(SN)를 포함할 수 있다.
도 6은 도 4에 도시된 표시 모듈의 개략적인 단면도이다.
도 6을 참조하면, 표시 모듈(DM)은 표시 패널(DP), 표시 패널(DP) 상에 배치된 입력 센싱부(ISP), 및 입력 센싱부(ISP) 상에 배치된 반사 방지층(RPL), 및 표시 패널(DP) 아래에 배치된 패널 보호층(PPL)을 포함할 수 있다. 표시 패널(DP)은 가요성 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 가요성 기판 및 가요성 기판 상에 배치된 복수개의 소자들을 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 무기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 센싱부(ISP)는 정전 용량 방식으로 외부의 입력을 감지하기 위한 복수개의 센서부들(미 도시됨)을 포함할 수 있다. 입력 센싱부(ISP)는 표시 모듈(DM)의 제조 시, 표시 패널(DP) 상에 바로 형성될 수 있다.
반사 방지층(RPL)은 입력 센싱부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 표시 모듈(DM)의 제조 시, 입력 센싱부(ISP) 상에 바로 형성될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
예시적으로, 입력 센싱부(ISP)가 표시 패널(DP) 상에 바로 형성되고, 반사 방지층(RPL)은 입력 센싱부(ISP) 상에 바로 형성될 수 있으나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 입력 센싱부(ISP)는 별도로 제조되어, 접착층에 의해 표시 패널(DP)에 부착되고, 반사 방지층(RPL)은 별도로 제조되어, 접착층에 의해 입력 센싱부(ISP)에 부착될 수도 있다.
표시 패널(DP), 입력 센싱부(ISP), 및 반사 방지층(RPL)은 전자 패널(EP)로 정의될 수 있다.
패널 보호층(PPL)은 표시 패널(DP) 아래에 배치될 수 있다. 패널 보호층(PPL)은 표시 패널(DP)의 하부를 보호할 수 있다. 패널 보호층(PPL)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호층(PPL)은 폴리에틸렌 테레프탈레이트(PET:polyethylene terephthalate)를 포함할 수 있다.
도 7은 도 4에 도시된 표시 패널의 평면도이다.
도 7을 참조하면, 표시 모듈(DM)은 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 발광 구동부(EDV)(emission driver)를 포함할 수 있다.
표시 패널(DP)은 제1 영역(AA1), 제2 영역(AA2), 및 제1 영역(AA1)과 제2 영역(AA2) 사이의 벤딩 영역(BA)을 포함할 수 있다. 벤딩 영역(BA)은 제1 방향(DR1)으로 연장하고, 제1 영역(AA1), 벤딩 영역(BA), 및 제2 영역(AA2)은 제2 방향(DR2)으로 배열될 수 있다.
제1 영역(AA1)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다. 제2 영역(AA2) 및 벤딩 영역(BA)은 영상을 표시하지 않는 영역일 수 있다.
제1 영역(AA1)은, 제1 방향(DR1)에서 바라봤을 때, 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 폴딩 영역(FA)을 포함할 수 있다. 전술한 제1 및 제2 홀 영역들(HA1,HA2)은 표시 영역(DA) 및 제2 비폴딩 영역(NFA2)에 정의될 수 있다.
표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 복수개의 데이터 라인들(DL1~DLn), 복수개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1,CSL2), 전원 라인(PL), 연결 라인들(CNL), 및 복수개의 패드들(PD)을 포함할 수 있다. m 및 n은 자연수이다. 화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 구동부(SDV) 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 제1 방향(DR1)으로 서로 반대하는 제1 영역(AA1)의 양측들(도 7에서 좌측 및 우측)에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 제2 영역(AA2)에 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 제2 영역(AA2) 상에 실장될 수 있다.
주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되고, 벤딩 영역(BA)을 경유하여 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 전원 라인(PL)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있으나, 이에 한정되지 않고, 전원 라인(PL)은 표시 영역(DA)과 주사 구동부(SDV) 사이에 배치될 수도 있다.
전원 라인(PL)은 벤딩 영역(BA)을 경유하여 제2 영역(AA2)으로 연장할 수 있다. 전원 라인(PL)은 평면 상에서 봤을 때, 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 전원 라인(PL)은 구동 전압을 수신할 수 있다.
연결 라인들(CNL)은 제2 방향(DR2)으로 연장하고 제1 방향(DR1)으로 배열될 수 있다. 연결 라인들(CNL)은 전원 라인(PL) 및 화소들(PX)에 연결될 수 있다. 구동 전압은 서로 연결된 전원 라인(PL)은 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 영역(AA2)의 하단에 인접하게 배치될 수 있다. 데이터 구동부(DDV), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 연결될 수 있다.
데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)를 통해 대응하는 패드들(PD)에 연결될 수 있다. 예를 들어, 데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)가 데이터 라인들(DL1~DLn)에 각각 대응하는 패드들(PD)에 연결될 수 있다.
도시하지 않았으나, 패드들(PD)에 인쇄 회로 기판(도 9 및 도 10에 도시됨)이 연결되고, 인쇄 회로 기판 상에 타이밍 컨트롤러 및 전압 생성부가 배치될 수 있다. 타이밍 컨트롤러는 집적 회로 칩으로 제조되어 인쇄 회로 기판 상에 실장될 수 있다. 타이밍 컨트롤러 및 전압 생성부는 인쇄 회로 기판을 통해 패드들(PD)에 연결될 수 있다.
타이밍 컨트롤러는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어할 수 있다. 타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호, 데이터 제어 신호, 및 발광 제어 신호를 생성할 수 있다. 전압 생성부는 구동 전압을 생성할 수 있다.
주사 제어 신호는 제1 제어 라인(CSL1)을 통해 주사 구동부(SDV)에 제공될 수 있다. 발광 제어 신호는 제2 제어 라인(CSL2)을 통해 발광 구동부(EDV)에 제공될 수 있다. 데이터 제어 신호는 데이터 구동부(DDV)에 제공될 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 복수개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다.
데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 복수개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 복수개의 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 8은 도 7에 도시된 어느 한 화소에 대응하는 전자 패널의 단면을 예시적으로 도시한 도면이다.
도 8을 참조하면, 화소(PX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE)(예를 들어, 애노드), 제2 전극(CE)(예를 들어, 캐소드), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다. 그러나, 본 발명의 실시 예는 이에 한정되지 않고, 화소(PX)의 다른 실시 예에서 제1 전극(AE)은 애노드이고 제2 전극(CE)은 캐소드일 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 예시적으로 하나의 트랜지스터(TR)가 도시되었으나, 실질적으로, 화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소들(PX) 각각에 대응하는 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다.
기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘, 비정질 실리콘, 또는 금속 산화물을 포함할 수 있다.
반도체 패턴은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다. 고 도핑 영역의 전도성은 저 도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED)를 연결하기 위해 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다.
제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4)상에 제5 절연층(INS5)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 절연층들(INS4, INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 제1 절연층(INS1) 내지 제6 절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의된 화소 정의막(PDL)이 배치될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 발광층(EML)은 다른 다양한 색의 광들을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 정공 제어층(HCL) 및 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된 제1 봉지층(EN1), 제1 봉지층(EN1) 상에 배치된 제2 봉지층(EN2), 및 제2 봉지층(EN2) 상에 배치된 제3 봉지층(EN3)을 포함할 수 있다.
제1 및 제3 봉지층들(EN1, EN3)은 무기 절연층을 포함하고, 수분/산소로부터 화소(PX)를 보호할 수 있다. 제2 봉지층(EN2)은 유기 절연층을 포함하고, 먼지 입자와 같은 이물질로부터 화소(PX)를 보호할 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
박막 봉지층(TFE) 상에 입력 센싱부(ISP)가 배치될 수 있다. 입력 센싱부(ISP)는 박막 봉지층(TFE)의 상면에 바로 제조될 수 있다.
박막 봉지층(TFE) 상에 베이스층(BS)이 배치될 수 있아. 베이스층(BS)은 무기 절연층을 포함할 수 있다. 적어도 하나 이상의 무기 절연층이 베이스층(BS)으로서, 박막 봉지층(TFE) 상에 제공될 수 있다.
입력 센싱부(ISP)는 제1 도전 패턴(CTL1) 및 제1 도전 패턴(CTL1) 상에 배치된 제2 도전 패턴(CTL2)을 포함할 수 있다. 베이스층(BS) 상에 제1 도전 패턴(CTL1)이 배치될 수 있다. 제1 도전 패턴(CTL1)을 덮도록 베이스층(BS) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS)은 무기 절연층 또는 유기 절연층을 포함할 수 있다. 절연층(TINS) 상에 제2 도전 패턴(CTL2)이 배치될 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 비발광 영역(NPA)에 중첩할 수 있다. 도시하지 않았으나, 제1 및 제2 도전 패턴들(CTL1,CTL2)은 발광 영역들(PA) 사이의 비발광 영역(NPA) 상에 배치되고, 메쉬 형상을 가질 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 전술한 입력 센싱부(ISP)의 센서들을 형성할 수 있다. 예를 들어, 메쉬 형상의 제1 및 제2 도전 패턴들(CTL1,CTL2)이 소정의 영역에서 서로 분리되어 센서들을 형성할 수 있다. 제2 도전 패턴(CTL2)의 일부는 제1 도전 패턴(CTL1)에 연결될 수 있다.
제2 도전 패턴(CTL2) 상에 반사 방지층(RPL)이 배치될 수 있다. 제2 도전 패턴(CTL2)은 반사 방지층(RPL) 상에 바로 제조될 수 있다. 반사 방지층(RPL)은 블랙 매트릭스(BM) 및 복수개의 컬러 필터들(CF)을 포함할 수 있다. 블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩하고 컬러 필터들(CF)은 발광 영역들(PA)에 각각 중첩할 수 있다.
블랙 매트릭스(BM)는 제2 도전 패턴(CTL2)을 덮도록 절연층(TINS) 상에 배치될 수 있다. 블랙 매트릭스(BM)에는 발광 영역(PA) 및 개구부(PX_OP)에 중첩하는 개구부들(B_OP)이 정의될 수 있다. 블랙 매트릭스(BM)는 광을 흡수하여 차단할 수 있다.
컬러 필터들(CF)은 제1 절연층(TINS) 및 블랙 매트릭스(BM) 상에 배치될 수 있다. 컬러 필터들(CF)은 개구부들(B_OP)에 각각 배치될 수 있다. 컬러 필터들(CF) 상에 평탄화 절연층(PINS)이 배치될 수 있다. 평탄화 절연층(PINS)은 평평한 상면을 제공할 수 있다.
표시 패널(DP)을 향해 진행된 외부광이 표시 패널(DP)에서 반사하여 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다. 이러한 현상을 방지하기 위해, 예시적으로, 반사 방지층(RPL)은 표시 패널(DP)의 화소들(PX)과 동일한 색을 표시하는 복수개의 컬러 필터들(CF)을 포함할 수 있다. 컬러 필터들(CF)은 외부광을 화소들(PX)과 동일한 색들로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다.
그러나, 본 발명의 실시 예는 이에 한정되지 않고, 반사 방지층(RPL)은 외부광의 반사율을 감소시키기 위해 편광 필름을 포함할 수 있다. 편광 필름은 별도로 제조되어 접착층에 의해 입력 센싱부(ISP)에 부착될 수 있다. 편광 필름은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
도 9는 도 7에 도시된 I-I'선의 단면도이다. 도 10은 도 9에 도시된 벤딩 영역이 휘어진 상태를 도시한 도면이다.
예시적으로 도 9에는 I-I'선에 대응하는 표시 모듈(DM)의 단면 및 윈도우 모듈(WM)의 단면이 함께 도시되었다.
도 9를 참조하면, 표시 장치(DD)는 표시 모듈(DM) 및 표시 모듈(DM) 상에 배치된 윈도우 모듈(WM)을 포함할 수 있다. 표시 모듈(DM)은 가요성 표시 모듈일 수 있다. 표시 모듈(DM)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다.
표시 모듈(DM)은 표시부(DSP) 및 지지부(SUP)를 포함할 수 있다. 지지부(SUP)는 표시부(DSP) 아래에 배치되어 표시부(DSP)를 지지할 수 있다.
윈도우 모듈(WM)은 윈도우(WIN), 윈도우 보호층(WP), 하드 코팅층(HC), 및 제1 및 제2 접착층들(AL1,AL2)을 포함할 수 있다. 표시부(DSP)는 전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 베리어층(BRL), 및 제3 내지 제6 접착층들(AL3~AL6)을 포함할 수 있다. 전자 패널(EP) 및 패널 보호층(PPL)의 구성은 앞서 도 6에서 상세히 설명되었으므로, 설명을 생략한다.
충격 흡수층(ISL)은 전자 패널(EP) 상에 배치될 수 있다. 충격 흡수층(ISL)은 표시 장치(DD) 위에서부터 전자 패널(EP)을 향해 인가되는 외부의 충격을 흡수하여 전자 패널(EP)을 보호할 수 있다. 충격 흡수층(ISL)은 연신 필름 형태로 제조될 수 있다.
충격 흡수층(ISL)은 가요성 플라스틱 물질을 포함할 수 있다. 가요성 플라스틱 물질은 합성 수지 필름으로 정의될 수 있다. 예를 들어, 충격 흡수층(ISL)은 폴리 이미드(PI:polyimide) 또는 폴리에틸렌 테레프탈레이트(PET:Polyethyleneterephthalte)와 같은 가요성 플라스틱 물질을 포함할 수 있다.
윈도우(WIN)는 충격 흡수층(ISL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치로부터 전자 패널(EP)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다. 윈도우(WIN)는 유리를 포함할 수 있다. 그러나, 이에 한정되지 않고, 윈도우(WIN)는 합성 수지 필름을 포함할 수 있다.
윈도우(WIN)는 다층 구조 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(WIN)는 접착제로 결합된 복수개의 합성 수지 필름들을 포함하거나, 접착제로 결합된 유리 기판과 합성 수지 필름을 포함할 수 있다.
윈도우 보호층(WP)은 윈도우(WIN) 상에 배치될 수 있다. 윈도우 보호층(WP)은 폴리이미드 또는 폴리에틸렌테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다. 하드 코팅층(HC)은 윈도우 보호층(WP)의 상면 상에 배치될 수 있다.
인쇄층(PIT)은 윈도우 보호층(WP)의 하면에 배치될 수 있다. 인쇄층(PIT)은 흑색을 가질 수 있으나, 인쇄층(PIT)의 색이 이에 한정되는 것은 아니다. 인쇄층(PIT)은 윈도우 보호층(WP)의 테두리에 인접할 수 있다.
베리어층(BRL)은 패널 보호층(PPL) 아래에 배치될 수 있다. 베리어층(BRL)은 외부의 눌림에 따른 압축력에 대한 저항력을 높일 수 있다. 따라서, 베리어층(BRL)은 전자 패널(EP)의 변형을 막아주는 역할을 할 수 있다. 베리어층(BRL)은 폴리 이미드 또는 폴리에틸렌 테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다.
베리어층(BRL)은 광을 흡수하는 색을 가질 수 있다. 예를 들어, 베리어층(BRL)은 흑색을 가질 수 있다. 이러한 경우, 표시 모듈(DM) 위에서 표시 모듈(DM)을 바라봤을 때, 베리어층(BRL) 아래에 배치된 구성 요소들이 시인되지 않을 수 있다.
제1 접착층(AL1)은 윈도우 보호층(WP)과 윈도우(WIN) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 윈도우 보호층(WP)과 윈도우(WIN)가 서로 합착될 수 있다. 제1 접착층(AL1)은 인쇄층(PIT)을 덮을 수 있다.
제2 접착층(AL2)은 윈도우(WIN)와 충격 흡수층(ISL) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 윈도우(WIN)와 충격 흡수층(ISL)이 서로 합착될 수 있다.
제3 접착층(AL3)은 충격 흡수층(ISL)과 전자 패널(EP) 사이에 배치될 수 있다. 제3 접착층(AL3)에 의해 충격 흡수층(ISL)과 전자 패널(EP)이 서로 합착될 수 있다.
전자 패널(EP)과 패널 보호층(PPL) 사이에 제4 접착층(AL4)이 배치될 수 있다. 전자 패널(EP)과 패널 보호층(PPL)은 제4 접착층(AL4)에 의해 서로 합착될 수 있다.
패널 보호층(PPL)과 베리어층(BRL) 사이에 제5 접착층(AL5)이 배치될 수 있다. 패널 보호층(PPL)과 베리어층(BRL)은 제5 접착층(AL5)에 의해 서로 합착될 수 있다.
베리어층(BRL)과 지지부(SUP) 사이에 제6 접착층(AL6)이 배치될 수 있다. 구체적으로, 베리어층(BRL) 아래에 지지부(SUP)의 제1 지지 플레이트(PLT1)가 배치되고, 베리어층(BRL)과 제1 지지 플레이트(PLT1) 사이에 제6 접착층(AL6)이 배치될 수 있다. 베리어층(BRL)과 제1 지지 플레이트(PLT1)는 제6 접착층(AL6)에 의해 서로 합착될 수 있다.
이하 본 명세서에서 "두께"는 제3 방향(DR3)으로 측정된 수치를 나타내고, "폭"은 수평한 방향인 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 수치를 나타낼 수 있다.
제6 접착층(AL6)은 제1 및 제2 비폴딩 영역들(NFA1,NFA2)(도 7에 도시됨)에 중첩하고, 폴딩 영역(FA) (도 7에 도시됨)에 중첩하지 않을 수 있다. 즉, 제6 접착층(AL6)은 폴딩 영역(FA) (도 7에 도시됨)에 배치되지 않을 수 있다. 제6 접착층(AL6)의 개구된 부분의 폭은 9.65 미리미터일 수 있다.
제1 내지 제6 접착층들(AL1~AL6)은 감압 접착제(PSA: Pressure Sensitive Adhesive) 또는 광학 투명 접착제(OCA: Optically Clear Adhesive)와 같은 투명한 접착제를 포함할 수 있으나, 접착제의 종류가 이에 한정되는 것은 아니다.
패널 보호층(PPL)의 두께는 윈도우 보호층(WP)의 두께보다 작고, 베리어층(BRL)의 두께는 패널 보호층(PPL)의 두께보다 작을 수 있다. 전자 패널(EP)의 두께는 베리어층(BRL)의 두께보다 작고, 윈도우(WIN)의 두께와 같을 수 있다. 충격 흡수층(ISL)의 두께는 전자 패널(EP)의 두께보다 작을 수 있다.
예시적으로, 윈도우 보호층(WP)의 두께는 65 마이크로미터이고, 패널 보호층(PPL)의 두께는 50 마이크로미터일 수 있다. 베리어층(BRL)의 두께는 35 마이크로미터이고, 전자 패널(EP) 및 윈도우(WIN) 각각의 두께는 30 마이크로미터일 수 있다. 충격 흡수층(ISL)의 두께는 23 마이크로미터일 수 있다.
제1 접착층(AL1)의 두께는 베리어층(BRL)의 두께와 같고, 제2 접착층(AL2) 및 제3 접착층(AL3) 각각의 두께는 패널 보호층(PPL)의 두께와 같을 수 있다. 제4 접착층(AL4)의 두께는 제5 접착층(AL5)의 두께와 같을 수 있다.
제4 접착층(AL4) 및 제5 접착층(AL5) 각각의 두께는 전자 패널(EP)의 두께보다 작고, 충격 흡수층(ISL)의 두께보다 클 수 있다. 제6 접착층(AL6)은 충격 흡수층(ISL)의 두께보다 작을 수 있다. 하드 코팅층(HC)의 두께는 제6 접착층(AL6)의 두께보다 작을 수 있다.
예시적으로, 제1 접착층(AL1)의 두께는 35 마이크로미터이고, 제2 접착층(AL2) 및 제3 접착층(AL3) 각각의 두께는 50 마이크로미터일 수 있다. 제4 접착층(AL4) 및 제5 접착층(AL5) 각각의 두께는 25 마이크로미터이고, 제6 접착층(AL6)의 두께는 16 마이크로미터일 수 있다. 하드 코팅층(HC)의 두께는 5 마이크로미터일 수 있다.
전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)은 서로 같은 폭들을 가질 수 있다. 윈도우 보호층(WP) 및 제1 접착층(AL1)은 서로 같은 폭들을 가질 수 있다. 베리어층(BRL) 및 제5 및 제6 접착층들(AL5,AL6)은 서로 같은 폭들을 가질 수 있다.
전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 클 수 있다. 전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)의 테두리들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 외측에 배치될 수 있다.
윈도우(WIN) 및 제2 접착층(AL2)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 작을 수 있다. 제2 접착층(AL2)의 폭은 윈도우(WIN)의 폭보다 작을 수 있다. 윈도우(WIN)의 테두리는 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 내측에 배치될 수 있다. 제2 접착층(AL2)의 테두리는 윈도우(WIN)의 테두리보다 내측에 배치될 수 있다.
베리어층(BRL) 및 제5 및 제6 접착층들(AL5,AL6)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 작을 수 있다. 베리어층(BRL) 및 제5 및 제6 접착층들(AL5,AL6)의 테두리들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 내측에 배치될 수 있다.
예시적으로, 전자 패널(EP)의 테두리와 윈도우 보호층(WP)의 테두리 사이의 거리는 10 마이크로미터일 수 있다. 전자 패널(EP)의 테두리와 윈도우(WIN)의 테두리 사이의 거리는 220 마이크로미터일 수 있다. 윈도우(WIN)의 테두리와 제2 접착층(AL2)의 테두리 사이의 거리는 190 마이크로미터일 수 있다.
지지부(SUP)는 제1 지지 플레이트(PLT1), 제2 지지 플레이트(PLT2), 커버층(COV), 디지타이저(DGT), 차폐층(SHL), 방열층(RHL), 제7 및 제8 접착층들(AL7,AL8), 및 복수개의 제1 내지 제4 절연 테이프들(ITP1~ITP4)을 포함할 수 있다.
제1 지지 플레이트(PLT1)는 전자 패널(EP) 아래에 배치되어 전자 패널(EP)을 지지할 수 있다. 제1 지지 플레이트(PLT1)는 표시부(DSP)보다 강성을 가질 수 있다. 제1 지지 플레이트(PLT1)는 비금속 물질을 포함할 수 있다. 예를 들어, 제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함할 수 있다. 강화 섬유 복합재는 탄소 섬유 강화 플라스틱(CFRP: Carbon fiber reinforced plastic) 또는 유리 섬유 강화 플라스틱(GFRP: Glass fiber reinforced plastic)일 수 있다.
제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함하여 경량화될 수 있다. 일 실시예에 따른 제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함함으로써 금속 재료를 사용한 금속 지지 플레이트에 비하여 가벼운 무게를 가지면서, 금속 지지 플레이트와 유사한 수준의 모듈러스 및 강도를 가질 수 있다.
또한, 제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함함으로써, 금속 지지 플레이트와 비교하여 제1 지지 플레이트(PLT1)의 형상 가공이 용이할 수 있다. 예를 들어, 강화 섬유 복합재를 포함하는 제1 지지 플레이트(PLT1)는 레이저 공정 또는 마이크로 블라스트 공정을 통해 보다 용이하게 가공될 수 있다.
폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분에는 복수개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 제1 지지 플레이트(PLT1)의 부분들을 제3 방향(DR3)으로 관통하여 형성될 수 있다. 개구부들(OP)은 전술한 레이저 공정 또는 마이크로 블라스트 공정을 통해 형성될 수 있다.
개구부들(OP)이 폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분에 정의됨으로써, 폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분의 유연성이 높아질 수 있다. 그 결과, 제1 지지 플레이트(PLT1)가 폴딩 영역(FA)을 중심으로 용이하게 폴딩될 수 있다. 개구부들(OP)의 보다 세부적인 형상은 이하 상세히 설명될 것이다.
개구부들(OP)이 형성된 부분의 폭은 제6 접착층(AL6)의 개구된 부분의 폭보다 작을 수 있다. 예를 들어, 개구부들(OP)이 형성된 부분의 폭은 8.34 미리미터일 수 있다.
커버층(COV)은 제1 지지 플레이트(PLT1) 아래에 배치될 수 있다. 커버층(COV)은 제1 지지 플레이트(PLT1) 아래에서, 제1 지지 플레이트(PLT1)에 정의된 개구부들(OP)을 커버할 수 있다. 커버층(COV)은 폴딩 영역(FA)에 중첩하고 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 중첩하지 않을 수 있다. 즉, 커버층(COV)은 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 배치되지 않을 수 있다. 커버층(COV)은 개구부들(OP)이 형성된 제1 지지 플레이트(PLT1)의 부분의 하면에 접촉할 수 있다.
커버층(COV)은 제1 지지 플레이트(PLT1)보다 낮은 탄성 계수를 가질 수 있다. 예를 들어, 커버층(COV)은 열가소성 폴리 우레탄 또는 고무를 포함할 수 있으나, 커버층(COV)의 물질이 이에 제한되는 것은 아니다. 커버층(COV)은 시트 형태로 제조되어 제1 지지 플레이트(PLT1)에 부착될 수 있다. 예시적으로, 커버층(COV)의폭은 10.65 미리미터일 수 있다.
제1 지지 플레이트(PLT1) 아래에 디지타이저(DGT)가 배치될 수 있다. 커버층(COV)은 제1 지지 플레이트(PLT1) 및 디지타이저(DGT) 사이에 배치될 수 있다. 커버층(COV)은 디지타이저(DGT)의 상면과 이격될 수 있다.
디지타이저(DGT)는 표시면 상에서 사용자가 지시한 위치 정보를 입력받을 수 있는 장치이다. 디지타이저(DGT)는 전자기 방식(또는 전자기 공명 방식: Electromagnetic Resonance)으로 구현될 수 있다. 예를 들어, 디지타이저(DGT)는 복수개의 코일을 포함하는 디지타이저 센서 기판(미 도시됨)을 포함할 수 있다. 그러나, 이에 한정되지 않고, 디지타이저(DGT)는 능동 정전기식(Active Electrostatic)으로 구현될 수도 있다.
사용자가 표시 장치(DD) 상에서 펜을 움직일 때, 펜은 진동하는 자계를 일으키도록 교류 신호에 의해 구동되고, 진동하는 자계는 코일에 신호를 유도할 수 있다. 코일에 유도된 신호를 통해 펜의 위치가 검출될 수 있다. 디지타이저(DGT)는 펜의 접근에 의해 발생하는 전자기적 변화를 감지하여 펜의 위치를 파악할 수 있다.
디지타이저(DGT) 상에 배치되어 디지타이저(DGT)에 인접한 제1 지지 플레이트(PLT1)가 금속을 포함한다면, 금속에 의해 디지타이저(DGT)의 감도가 낮아질 수 있다. 예를 들어, 표시 장치(DD) 상에서 전송되는 신호가 금속 지지 플레이트에 의한 신호 간섭으로 차단될 경우, 디지타이저(DGT)가 정상적으로 동작하지 않을 수 있다. 그러나, 본 발명의 실시 예에서, 디지타이저(DGT) 상에 배치된 제1 지지 플레이트(PLT1)는 비금속인 강화 섬유 복합재를 포함하므로, 디지타이저(DGT)가 정상적으로 동작될 수 있다.
디지타이저(DGT)는 폴딩 영역(FA)에서 2개로 분리될 수 있다. 서로 분리된 디지타이저(DGT)의 부분들은 각각 연성회로기판들을 통해 디지타이저 구동부(미도시됨)에 연결될 수 있다.
디지타이저(DGT) 아래에 차폐층(SHL)이 배치될 수 있다. 차폐층(SHL)은 금속을 포함할 수 있다. 예를 들어, 차폐층(SHL)은 구리를 포함할 수 있으나, 차폐층(SHL)의 금속 물질이 이에 한정되는 것은 아니다. 차폐층(SHL)은 폴딩 영역(FA)에서 2개로 분리될 수 있다. 서로 분리된 차폐층(SHL)의 부분들은 서로 분리된 디지타이저(DGT)의 부분들 아래에 각각 배치될 수 있다.
차폐층(SHL)은 표시 장치(DD) 아래에서 디지타이저(DGT)에 인가될 수 있는 전자기를 차폐할 수 있다. 차폐층(SHL)은 전자기 차폐층으로 정의될 수도 있다. 금속을 포함하는 차폐층(SHL)은 방열층 역할을 할 수 있다.
차폐층(SHL) 아래에 제2 지지 플레이트(PLT2)가 배치될 수 있다. 제2 지지 플레이트(PLT2)는 표시부(DSP)보다 강성을 가질 수 있다. 제2 지지 플레이트(PLT2)는 스테인레스강과 같은 금속 물질(예를 들어, SUS 316)을 포함할 수 있으나, 제2 지지 플레이트(PLT2)의 금속 물질이 이에 한정되는 것은 아니다. 또한, 이에 한정되지 않고, 제2 지지 플레이트(PLT2)는 플라스틱과 같은 비금속 물질을 포함할 수도 있다.
제2 지지 플레이트(PLT2)는 폴딩 영역(FA)에서 2개로 분리될 수 있다. 예를 들어, 제2 지지 플레이트(PLT2)는 제1 비폴딩 영역(NFA1)에 중첩하는 제2_1 지지 플레이트(PLT2_1) 및 제2 비폴딩 영역(NFA2)에 중첩하는 제2_2 지지 플레이트(PLT2_2)를 포함할 수 있다.
제2_1 지지 플레이트(PLT2_1)는 제1 비폴딩 영역(NFA1)을 지지할 수 있다. 제2_2 지지 플레이트(PLT2_2)는 제2 비폴딩 영역(NFA2)을 지지할 수 있다. 제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)는 폴딩 영역(FA)으로 연장하여 폴딩 영역(FA)에서 서로 인접하게 배치될 수 있다.
제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)는 폴딩 영역(FA) 아래에서 서로 이격될 수 있다. 예시적으로, 수평한 방향에 대한 제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2) 사이의 간격은 0.4 미리미터 내지 2 미리미터일 수 있다.
제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)는 폴딩 영역(FA) 아래에서 개구부들(OP)이 정의된 제1 지지 플레이트(PLT1)의 부분을 지지할 수 있다. 상부에서 제1 지지 플레이트(PLT1)에 압력이 인가될 때, 제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)에 의해, 개구부들(OP)이 정의된 제1 지지 플레이트(PLT1)의 부분의 변형이 방지될 수 있다. 추가적으로, 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2)은 방열 기능을 수행할 수 있다.
방열층(RHL)은 제2 지지 플레이트(PLT2) 아래에 배치될 수 있다. 방열층(RHL)은 폴딩 영역(FA)에서 2개로 분리될 수 있다. 서로 분리된 방열층(RHL)의 부분들은 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2) 아래에 각각 배치될 수 있다.
방열층(RHL)은 방열 기능을 수행할 수 있다. 예를 들어, 방열층(RHL)은 그라파이트(graphite)를 포함할 수 있으나, 방열층(RHL)의 물질이 이에 한정되는 것은 아니다. 방열층(RHL)이 제2 지지 플레이트(PLT2) 및 차폐층(SHL)과 함께 방열 기능을 수행함으로써, 표시 장치(DD)의 방열 성능이 향상될 수 있다.
디지타이저(DGT) 및 제2 지지 플레이트(PLT2) 아래에 제1 내지 제4 절연 테이프들(ITP1~ITP4)이 배치될 수 있다. 제1 내지 제4 절연 테이프들(ITP1~ITP4)은 절연 물질을 포함할 수 있다.
2개의 제1 절연 테이프들(ITP1)은 서로 마주보는 제2_1 지지 플레이트(PLT2_1)의 일측 및 제2_2 지지 플레이트들(PLT2_2)의 일측에 인접하여 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2) 아래에 각각 배치될 수 있다.
제2 절연 테이프(ITP2) 및 제3 절연 테이프(ITP3)는 디지타이저(DGT)의 양측들에 각각 인접하여 디지타이저(DGT) 아래에 배치될 수 있다. 제2 절연 테이프(ITP2)는 제2_1 지지 플레이트(PLT2_1)의 테두리에 인접하고, 제3 절연 테이프(ITP3)는 제2_2 지지 플레이트(PLT2_2)의 테두리에 인접할 수 있다.
제4 절연 테이프(ITP4)는 제2_2 지지 플레이트(PLT2_2)의 일측에 반대하는 제2_2 지지 플레이트(PLT2_2)의 타측에 인접할 수 있다. 제4 절연 테이프(ITP4)는 제2_2 지지 플레이트(PLT2_2) 아래에 배치될 수 있다.
차폐층(SHL), 제2 지지 플레이트(PLT2), 방열층(RHL), 제1 절연 테이프들(ITP1), 및 제4 절연 테이프(ITP4)는 제2 절연 테이프(ITP2) 및 제3 절연 테이프(ITP3) 사이에 배치될 수 있다. 서로 분리된 방열층들(RHL) 중 하나는 제2_2 지지 플레이트(PLT2_2) 아래에 배치된 제1 절연 테이프(ITP1) 및 제4 절연 테이프(ITP4) 사이에 배치될 수 있다. 서로 분리된 방열층들(RHL) 중 다른 하나는 제2_1 지지 플레이트(PLT2_1) 아래에 배치된 제1 절연 테이프(ITP1)와 디지타이저(DGT) 아래에 배치된 제2 절연 테이프(ITP2) 사이에 배치될 수 있다.
도시하지 않았으나, 전자 장치(ED)가 폴딩될 때, 폴딩 상태를 유지하기 위해, 표시 모듈(DM) 아래에 자석들이 배치될 수 있다. 자석들은 전자 장치(ED)의 테두리에 인접할 수 있다. 자석들의 자력에 의해 전자 장치(ED)의 폴딩 상태가 유지될 수 있다.
자석들의 자성들이 디지타이저(DGT)에 전달될 경우, 디지타이저(DGT)가 정상적으로 동작하지 않을 수 있다. 제1 내지 제4 절연 테이프들(ITP1~ITP4)은 전자 장치(ED)의 테두리에 배치된 자석들의 자성들이 디지타이저(DGT)에 전달되지 않도록 차단할 수 있다. 제1 내지 제4 절연 테이프들(ITP1~ITP4)은 자성 차폐 테이프들로 정의될 수 있다.
제7 접착층(AL7)은 제1 지지 플레이트(PLT1)와 디지타이저(DGT) 사이에 배치될 수 있다. 제7 접착층(AL7)에 의해 제1 지지 플레이트(PLT1)와 디지타이저(DGT)가 서로 합착될 수 있다. 제7 접착층(AL7)은 폴딩 영역(FA)에 배치되지 않을 수 있다. 즉, 제7 접착층(AL7)은 폴딩 영역(FA)에서 개구될 수 있다. 전술한 커버층(COV)은 제7 접착층(AL7)의 개구부에 배치될 수 있다. 폴딩 영역(FA) 아래에 제7 접착층(AL7)이 미배치됨으로써 지지부(SUP)의 폴딩 동작이 보다 용이하게 수행될 수 있다.
제8 접착층(AL8)은 차폐층(SHL)과 제2 지지 플레이트(PLT2) 사이에 배치될 수 있다. 제8 접착층(AL8)에 의해 차폐층(SHL)과 제2 지지 플레이트(PLT2)가 서로 합착될 수 있다. 제8 접착층(AL8)은 폴딩 영역(FA)에서 서로 분리될 수 있다. 서로 분리된 제8 접착층(AL8)의 부분들은 서로 분리된 차폐층(SHL)의 부분들과 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2) 사이에 각각 배치될 수 있다. 제8 접착층(AL8)은 제2 절연 테이프(ITP2)와 제3 절연 테이프(ITP3) 사이에 배치될 수 있다.
제1 지지 플레이트(PLT1)의 폭은 전자 패널(EP)의 폭과 실질적으로 같을 수 있다. 디지타이저(DGT) 및 제7 접착층(AL7)의 폭들은 제1 지지 플레이트(PLT1)의 폭보다 작을 수 있다. 디지타이저(DGT) 및 제7 접착층(AL7)의 테두리들은 제1 지지 플레이트(PLT1)의 테두리보다 내측에 배치될 수 있다.
차폐층(SHL), 제8 접착층(AL8), 및 제2 지지 플레이트(PLT2)의 폭들은 디지타이저(DGT)의 폭보다 작을 수 있다. 차폐층(SHL), 제8 접착층(AL8), 및 제2 지지 플레이트(PLT2)의 테두리들은 디지타이저(DGT)의 테두리보다 내측에 배치될 수 있다.
제1 지지 플레이트(PLT1)의 두께는 디지타이저(DGT)의 두께보다 크고, 디지타이저(DGT)의 두께는 제2 지지 플레이트(PLT2)의 두께보다 클 수 있다. 제2 지지 플레이트(PLT2)의 두께는 방열층(RHL)의 두께보다 크고, 방열층(RHL)의 두께는 제7 및 제8 접착층들(AL7,AL8) 각각의 두께보다 클 수 있다.
제7 및 제8 접착층들(AL7,AL8) 각각의 두께는 차폐층(SHL)의 두께보다 크고, 차폐층(SHL)의 두께는 커버층(COV)의 두께보다 클 수 있다. 커버층(COV)의 두께는 제6 접착층(AL6)의 두께와 같을 수 있다.
예시적으로, 제1 지지 플레이트(PLT1)의 두께는 170 마이크로미터이고, 디지타이저(DGT)의 두께는 123.5 마이크로미터이고, 제2 지지 플레이트(PLT2)의 두께는 50 마이크로미터일 수 있다. 차폐층(SHL)의 두께는 17 마이크로미터이고, 방열층(RHL)의 두께는 27 마이크로미터일 수 있다. 제7 및 제8 접착층들(AL7,AL8) 각각의 두께는 20 마이크로미터이고 커버층(COV)의 두께는 16 마이크로미터일 수 있다.
제1 절연 테이프들(ITP1) 각각의 두께는 제1 지지 플레이트(PLT1)의 두께보다 작고, 디지타이저(DGT)의 두께보다 클 수 있다. 제3 절연 테이프(ITP3)의 두께는 제1 지지 플레이트(PLT1)의 두께보다 클 수 있다. 제4 절연 테이프(ITP4)의 두께는 제1 절연 테이프들(ITP1) 각각의 두께보다 작을 수 있다. 제2 절연 테이프(ITP2)의 두께는 제4 절연 테이프(ITP4)의 두께보다 작을 수 있다.
예시적으로, 제1 절연 테이프들(ITP1) 각각의 두께는 145 마이크로미터이고, 제2 절연 테이프(ITP2)의 두께는 87 마이크로미터이고, 제3 절연 테이프(ITP3)의 두께는 206 마이크로미터이고, 제4 절연 테이프(ITP4)의 두께는 90 마이크로미터일 수 있다.
제7 및 제8 접착층들(AL7,AL8)은 감압 접착제(PSA: Pressure Sensitive Adhesive) 또는 광학 투명 접착제(OCA: Optically Clear Adhesive)를 포함할 수 있으나, 접착제의 종류가 이에 한정되는 것은 아니다.
제1 홀 영역(HA1)에 중첩하는 표시 모듈(DM)의 부분에 제1 홀(H1)이 정의될 수 있다. 제1 홀(H1)은 방열층(RHL)부터 패널 보호층(PPL) 전까지 정의될 수 있다. 예를 들어, 베리어층(BRL), 제1 지지 플레이트(PLT1), 디지타이저(DGT), 차폐층(SHL), 제2 지지 플레이트(PLT2), 방열층(RHL), 및 제5 내지 제8 접착층들(AL5~AL8)에 제1 홀(H1)이 일체로 정의될 수 있다.
도시하지 않았으나, 제2 홀 영역(HA2)에 제2 홀이 형성되며, 제2 홀도 제1 홀(H1)과 동일하게 방열층(RHL)부터 패널 보호층(PPL) 전까지 정의될 수 있다. 제1 홀(H1)에는 전술한 카메라(CA)가 배치되고, 제2 홀에는 전술한 센서(SN)가 배치될 수 있다.
도 10을 참조하면, 패널 보호층(PPL) 및 제4 접착층(AL4)은 벤딩 영역(BA) 아래에 배치되지 않을 수 있다. 패널 보호층(PPL) 및 제4 접착층(AL4)은 전자 패널(EP)의 제2 영역(AA2) 아래에 배치될 수 있다. 데이터 구동부(DDV)는 전자 패널(EP)의 제2 영역(AA2) 상에 배치될 수 있다.
인쇄 회로 기판(PCB)은 전자 패널(EP)의 제2 영역(AA2)에 연결될 수 있다. 제2 영역(AA2)의 일측에 인쇄 회로 기판(PCB)이 연결될 수 있다. 벤딩 영역(BA)이 벤딩되어, 제2 영역(AA2)이 제1 영역(AA1) 아래에 배치될 수 있다. 따라서, 데이터 구동부(DDV) 및 인쇄 회로 기판(PCB)은 제1 영역(AA1) 아래에 배치될 수 있다.
도 11은 도 9에 도시된 표시 패널의 제1 홀 영역의 평면의 확대도이다.
예시적으로, 제1 홀 영역(HA1)의 평면 구성이 도시되었으나, 제2 홀 영역(HA2)의 평면 구성도 제1 홀 영역(HA1)과 실질적으로 동일할 것이다.
도 11을 참조하면, 표시 영역(DA)은 제1 표시 영역(DA1), 제1 표시 영역(DA1) 주변의 제2 표시 영역(DA2), 및 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이의 경계 영역(BNA)을 포함할 수 있다. 제1 표시 영역(DA1)은 제1 홀 영역(HA1)에 의해 정의될 수 있다.
화소들(PX)은 복수개의 제1 화소들(PX1), 복수개의 제2 화소들(PX2), 및 복수개의 더미 화소들(DPX)을 포함할 수 있다. 제1 화소들(PX1)은 제2 표시 영역(DA2)에 배치될 수 있다. 제2 화소들(PX2)은 제1 표시 영역(DA1)에 배치될 수 있다. 더미 화소들(DPX)은 경계 영역(BNA)에 배치될 수 있다. 예시적으로 제2 표시 영역(DA2)에 인접한 경계 영역(BNA)은 개략적으로 8각형 형상을 가질 수 있다. 그러나, 경계 영역(BNA)의 형상이 이에 한정되는 것은 아니다.
예시적으로, 제2 화소들(PX2)은 제1 표시 영역(DA1) 내에서 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있으나, 제2 화소들(PX2)의 배열 형태가 이에 한정되는 것은 아니다. 더미 화소들(DPX)은 경계 영역(BNA)을 따라 제1 표시 영역(DA1)을 둘러싸도록 배치될 수 있다. 제2 화소들(PX2) 및 더미 화소들(DPX) 각각은 적색, 녹색, 및 청색을 표시하는 복수개의 서브 화소들을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 제2 화소들(PX2) 및 더미 화소들(DPX)은 다양한 다른 색들을 표시할 수 있다. 제1 화소들(PX1) 및 서브 화소들의 구조는 실질적으로, 도 8에 도시된 구조를 가질 수 있다.
제1 표시 영역(DA1)은 제2 화소들(PX2)에 의해 영상을 표시할 수 있다. 제2 표시 영역(DA2)은 제1 화소들(PX1)에 의해 영상을 표시할 수 있다. 경계 영역(BNA)은 더미 화소들(DPX)에 의해 영상을 표시할 수 있다. 따라서, 제1 화소들(PX1), 제2 화소들(PX2), 및 더미 화소들(DPX)에서 생성된 광에 의해 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
표시 패널(DP)은 제1 홀 영역(HA1)에 중첩하는 복수개의 투과 영역들(TA)을 포함할 수 있다. 투과 영역들(TA)은 제2 화소들(PX2) 사이에 배치될 수 있다. 또한, 투과 영역들(TA)은 더미 화소들(DPX) 및 더미 화소들(DPX)에 인접한 제2 화소들(PX2) 사이에 배치될 수 있다.
예시적으로, 투과 영역들(TA)은 십자가 형상을 가질 수 있으나, 투과 영역들(TA)의 형상이 이에 한정되는 것은 아니다. 투과 영역들(TA)은 제2 화소들(PX2) 각각의 주변에 배치될 수 있다. 투과 영역들(TA)은 제2 화소들(PX2) 각각에 대해 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배치될 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)과 교차하는 방향으로 정의될 수 있다. 예시적으로, 제1 및 제2 방향들(DR1,DR2)은 서로 수직하게 교차하고, 제1 및 제2 대각 방향들(DDR1,DDR2)은 서로 수직하게 교차할 수 있다.
투과 영역들(TA)은 제1 및 제2 화소들(PX1,PX2) 및 더미 화소들(DPX)보다 높은 광 투과율을 가질 수 있다. 투과 영역들(TA)을 투과한 광(전술한 광 신호)은 제1 표시 영역(DA1) 아래에 배치된 카메라(CA)에 제공될 수 있다. 즉, 투과 영역들(TA)에 의해 제1 홀 영역(HA1)의 광 투과율이 향상되고, 제1 홀 영역(HA1)을 통해 카메라(CA)에 광이 제공될 수 있다. 따라서, 제1 표시 영역(DA1)이 영상을 표시하고, 추가로 제1 표시 영역(DA1)을 투과한 광이 카메라(CA)에 제공되어 이미지가 촬영될 수 있다.
도 12는 도 9에 도시된 표시 장치의 폴딩 상태를 예시적으로 도시한 도면이다.
설명의 편의를 위해, 도 12에서, 도 9에 도시된 전자 패널(EP)의 벤딩 영역(BA) 및 제2 영역(AA2)은 생략되었다.
도 12를 참조하면, 폴딩축(FX)을 중심으로 표시 장치(DD)는 인폴딩될 수 있다. 폴딩 영역(FA)이 휘어져 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)이 서로 마주볼 수 있다. 표시 장치(DD)는 도 9에 도시된 평평한 제1 상태에서 도 12에 도시된 폴딩된 제2 상태로 변경되거나, 제2 상태에서 제1 상태로 변경될 수 있다. 이러한 폴딩 동작은 반복해서 수행될 수 있다.
표시 모듈(DM)은 가요성 표시 모듈이므로 표시 모듈(DM)의 폴딩 영역(FA)은 용이하게 휘어질 수 있다. 제1 지지 플레이트(PLT1)에는 폴딩 영역(FA)에 중첩하는 복수개의 개구부들(OP)이 정의될 수 있다. 따라서, 폴딩 동작시, 개구부들(OP)에 의해 폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분이 용이하게 휘어질 수 있다.
커버층(COV)은 디지타이저(DGT)에 접촉하지 않고, 제1 지지 플레이트(PLT1)에 접촉될 수 있다. 표시 장치(DD)가 폴딩될 때, 서로 분리된 디지타이저(DGT)의 부분들이 서로 멀어지도록 이격될 수 있다. 커버층(COV)이 제1 지지 플레이트(PLT1) 및 디지타이저(DGT)에 부착된다면, 디지타이저(DGT)와 커버층(COV) 사이의 접착력으로 인해, 서로 분리된 디지타이저(DGT)의 부분들이, 표시 장치(DD)의 폴딩 시, 서로 이격되지 않을 수 있다. 따라서, 디지타이저(DGT)의 폴딩 동작이 어려울 수 있다.
본 발명의 실시 예에서, 커버층(COV)은 디지타이저(DGT)에 부착되지 않고, 제1 지지 플레이트(PLT1)에만 부착되어, 표시 장치(DD)가 용이하게 폴딩될 수 있다.
도 13은 도 9에 도시된 제1 지지 플레이트의 사시도이다.
도 13을 참조하면, 제1 지지 플레이트(PLT1)는 제1_1 플레이트(PLT1_1), 제1_2 플레이트(PLT1_2), 및 폴딩 플레이트(PLT_F)를 포함할 수 있다. 폴딩 플레이트(PLT_F)는 제1_1 플레이트(PLT1_1) 및 제1_2 플레이트(PLT1_2) 사이에 배치될 수 있다. 제1_1 플레이트(PLT1_1) 및 제1_2 플레이트(PLT1_2)는 도 12에 도시된 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 각각 중첩할 수 있다. 폴딩 플레이트(PLT_F)는 도 12에 도시된 폴딩 영역(FA)에 중첩할 수 있다.
폴딩 플레이트(PLT_F)에는 격자 패턴이 정의될 수 있다. 예를 들어, 폴딩 플레이트(PLT_F)에는 복수개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 소정의 규칙으로 배열될 수 있다. 개구부들(OP)은 격자 형태로 배열되어, 폴딩 플레이트(PLT_F)에 격자 패턴을 형성할 수 있다.
개구부들(OP)이 폴딩 플레이트(PLT_F)에 정의됨으로써, 폴딩 플레이트(PLT_F)의 면적을 감소시켜 폴딩 플레이트(PLT_F)의 강성이 낮아질 수 있다. 따라서, 폴딩 플레이트(PLT_F)에 개구부들(OP)이 정의되지 않는 경우보다 개구부들(OP)이 정의된 경우, 폴딩 플레이트(PLT_F)의 유연성이 높아질 수 있다. 그 결과, 폴딩 플레이트(PLT_F)가 보다 용이하게 폴딩될 수 있다.
제1_2 플레이트(PLT1_2)에는 전술한 제1 홀(H1) 및 제2 홀(H2)이 정의될 수 있다. 제1 홀(H1) 및 제2 홀(H2)은 제1_2 플레이트(PLT1_2)의 테두리에 인접할 수 있다.
도 14는 도 13에 도시된 영역(AA)의 평면에 대한 확대도이다.
도 14를 참조하면, 개구부들(OP)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 개구부들(OP)은 제2 방향(DR2)보다 제1 방향(DR1)으로 더 길게 연장할 수 있다. 즉, 개구부들(OP)은 전술한 폴딩축(FX)에 평행한 방향으로 연장할 수 있다.
개구부들(OP)은 제1 방향(DR1)으로 배열된 복수개의 제1 개구부들(OP1) 및 제2 방향(DR2)으로 제1 개구부들(OP1)에 인접하여 제1 방향(DR1)으로 배열된 복수개의 제2 개구부들(OP2)을 포함할 수 있다. 제1 개구부들(OP1)은 제2 개구부들(OP2)과 엇갈리에 배치될 수 있다.
도 15는 도 14에 도시된 일부 제1 및 제2 개구부들의 확대도이다.
도 15를 참조하면, 제1 지지 플레이트(PLT1)의 폴딩 플레이트(PLT_F)에 정의된 제1 및 제2 개구부들(OP1,OP2)은 레이저 공정 또는 마이크로 블라스트 공정을 통해 형성될 수 있다.
제1 지지 플레이트(PLT1)는 제2 방향(DR2)으로 서로 인접한 개구부들(OP) 사이에 배치된 제1 가지부들(BR1) 및 제1 방향(DR1)으로 서로 인접한 개구부들(OP) 사이에 배치된 제2 가지부들(BR2)을 포함할 수 있다. 제1 가지부들(BR1)은 제1 방향(DR1)으로 연장하고, 제2 가지부들(BR2)은 제2 방향(DR2)으로 연장할 수 있다. 제1 및 제2 가지부들(BR1,BR2)에 의해 개구부들(OP)이 정의될 수 있다.
제2 방향(DR2)에 대한 제1 가지부들(BR1) 각각의 폭은 제1 폭(WT1)으로 정의되고, 제2 방향(DR2)에 대한 개구부들(OP) 각각의 폭은 제2 폭(WT2)으로 정의된다. 제1 방향(DR1)에 대한 제2 가지부들(BR2) 각각의 폭은 제3 폭(WT3)으로 정의된다. 제1 방향(DR1)에 대한 개구부들(OP) 각각의 길이(LT)는 제1 폭(WT1), 제2 폭(WT2), 및 제3 폭(WT3)보다 클 수 있다.
금속이 아닌, 섬유 가공의 경우, 레이저 공정 또는 마이크로 블라스트 공정이 사용될 수 있다. 이러한 공정에서, 제1 가지부들(BR1) 각각의 제1 폭(WT1)을 너무 좁게하여 개구부들(OP)을 형성할 경우, 정밀 가공을 위해 공정 시간이 증가할 수 있다. 또한, 제1 폭(WT1)을 너무 좁게 형성할 경우, 제1 가지부들(BR1)이 손상되어 제2 방향(DR2)으로 서로 인접한 개구부들(OP)이 서로 연결될 수도 있다.
따라서, 제1 가지부들(BR1)은 공정에서 손상되지 않고, 공정 시간을 단축시킬 수 있도록 소정의 폭보다 크도록 형성되어야 한다. 예시적으로, 제1 폭(WT1)이 0.13 미리미터보다 클 경우, 제1 가지부들(BR1)이 손상되지 않도록 가공될 수 있다. 본 발명의 실시 예에서, 제1 폭(WT1)은 0.13 미리미터보다 크고 0.4 미리보다 작을 수 있다.
제1 지지 플레이트(PLT1)의 폴딩 동작은 제1 가지부들(BR1) 각각의 제1 폭(WT1) 및 개구부들(OP) 각각의 제2 폭(WT2)과 관련될 수 있다. 제1 폭(WT1)보다 제2 폭(WT2)이 클 경우, 즉, 제1 가지부들(BR1) 보다 개구부들(OP)의 폭이 크게 형성될 경우, 폴딩 플레이트(PLT_F)가 보다 용이하게 폴딩될 수 있다. 따라서, 본 발명의 실시 예에서, 제1 폭(WT1)은 제2 폭(WT2)보다 작을 수 있다. 예시적으로, 본 발명의 실시 예에서, 제2 폭(WT2)을 제1 폭(WT1)으로 나눈 값은 1.1보다 크고 2.0보다 작을 수 있다.
제2 가지부들(BR2)의 폭이 너무 작을 경우, 정밀 가공을 위한 공정 시간이 증가하거나, 제2 가지부들(BR2)이 손상되어 제1 방향(DR1)으로 서로 인접한 개구부들(OP)이 서로 연결될 수도 있다. 제2 가지부들(BR2) 각각의 제3 폭(WT3)은 개구부들(OP) 각각의 제2 폭(WT2)보다 크거나 같게 형성될 경우, 제2 가지부들(BR2)이 손상되지 않고, 개구부들(OP)이 정상적으로 형성될 수 있다.
제1 지지 플레이트(PLT1)의 폴딩 동작이 용이하게 수행되기 위해서는 폴딩 플레이트(PLT_F)의 유연성이 증가해야 하며, 개구부들(OP)의 길이(LT) 및 제2 폭(WT2)이 증가할수록 이러한 유연성이 증가할 수 있다. 그러나, 개구부들(OP)의 길이(LT) 및 제2 폭(WT2)이 과도하게 커지면, 개구부들(OP)이 형성된 폴딩 플레이트(PLT_F)의 격자 패턴이 외부에서 시인되는 문제가 발생할 수 있다.
또한, 개구부들(OP) 각각의 길이(LT)와 대비하여 제1 가지부들(BR1) 각각의 제1 폭(WT1)이 너무 커지면, 폴딩 동작시, 폭이 증가한 제1 가지부들(BR1)에서 발생하는 응력에 폴딩 플레이트(PLT_F)에 크랙과 같은 손상이 발생할 수 있다. 본 발명의 실시 예에서, 상기 시인 및 상기 손상 문제가 발생하지 않도록, 개구부들(OP) 각각의 길이(LT)를 제1 가지부들(BR1) 각각의 제1 폭(WT1)으로 나눈 값은 35보다 크거나 같을 수 있다.
아래 표 1은 제1 폭(WT1), 제2 폭(WT2), 제3 폭(WT3), 및 길이(LT)를 다양하게 설정하여 표시 장치(DD)에 대한 테스트 결과들을 나타낸다. 테스트는 표시 장치(DD)를 온도 60도 및 습도 93%에서, 폴딩 상태를 24시간 유지한 후 언폴딩시켜 진행되었다.
표 1에서 "손상"은 격자 패턴이 형성된 폴딩 플레이트(PLT_F)가 손상된 상태를 나타낼 수 있다. 즉, 격자 패턴을 형성하는 공정에서 폴딩 플레이트(PLT_F)가 손상된 상태를 나타낼 수 있다. 표 1에서 "시인"은 표시 장치(DD) 위에서 표시 장치(DD)의 상면을 바라봤을 때, 격자 패턴에 따른 굴곡이 표시 장치(DD)에서 시인되는지 여부를 나타낼 수 있다. 표 1에서 "크랙"은 폴딩 동작으로 인해 발생된 폴딩 플레이트(PLT_F)의 크랙과 같은 손상을 나타낼 수 있다.
데이터 1 2 3 4 5 6 7 8 9 10 11 12
WT1 0.1(손상) 0.13
(손상)		 0.126
(손상)		 0.13
(손상)		 0.17 0.37 0.15 0.17 0.2 0.22 0.25 0.15
WT2 0.15 0.18 0.23 0.28 0.28 0.4 0.17 0.2 0.23 0.2 0.2 0.3
WT3 0.2 0.3 0.3 0.3 0.4 0.5 0.2 0.2 0.3 0.2 0.2 0.2
LT 5.5 6 8 7.5 12 13 6 7.1 8 7 6.5 4
LT/WT1 55 46 63 58 71 35 40 42 40 32(크랙) 26
(크랙)		 27
(크랙)
WT2/WT1 1.5(시인) 1.4
(시인)		 1.8
(시인)		 2.2
(시인)		 1.6 1.1
(시인)		 1.1
(시인)		 1.2 1.2 0.9
(시인)		 0.8
(시인)		 2.0
(시인)
표 1을 참조하면, 데이터 1, 2, 3, 및 4의 경우, "손상" 뿐만 아니라 "시인" 문제가 발생할 수 있다. 예를 들어, 데이터 1, 2, 3, 및 4의 수치로 격자 패턴을 형성할 경우, 공정에서 제1 플레이트(PLT1)의 격자 패턴이 손상될 수 있다. 이러한 손상은 전술한 바와 같이 제1 가지부들(BR1)의 손상을 나타낼 수 있다. 또한, 데이터 1, 2, 3, 및 4의 수치를 적용하여, 정상적인 격자 패턴을 형성하더라도, 표시 장치(DD)에서 격자 패턴에 따른 표시 장치(DD)의 굴곡이 시인될 수 있다. 또한, 정밀 가공으로 인한 공정 시간이 증가하는 문제점이 데이터 1, 2, 3, 및 4에서 발생하여, 데이터 1, 2, 3, 및 4는 폴딩 플레이트(PLT_F)에 격자 패턴을 형성하기에 적합하지 않은 수치들일 수 있다.
데이터 6, 7, 10, 11, 및 12에서도, 표시 장치(DD)에서 격자 패턴에 따른 표시 장치(DD)의 굴곡이 시인되었다. 데이터 10, 11, 및 12에서는 폴딩 동작시 격자 패턴이 형성된 폴딩 플레이트(PLT_F)에서 크랙이 발생되었다.
데이터들에서, 제1 폭(WT1)이 0.13 미리미터보다 크고, 제2 폭(WT2)이 제1 폭(WT1)보다 큰 조건에서 제2 폭(WT2)을 제1 폭(WT1)으로 나눈 값은 1.1보다 크고 2.0보다 작으며, 개구부들(OP) 각각의 길이(LT)를 제1 가지부들(BR1) 각각의 제1 폭(WT1)으로 나눈 값은 35보다 크거나 같은 경우, "손상", "시인", 및 "크랙"과 같은 문제가 발생하지 않았을 수 있다. 즉, 데이터 5, 8, 및 9에서 "손상", "시인", 및 "크랙"과 같은 문제가 발생하지 않을 수 있다.
따라서, 본 발명의 실시 예에서, 폴딩 플레이트(PLT_F)에 격자 패턴을 형성하기 위한 3가지 조건으로서, 제1 폭(WT1)이 0.13 미리미터보다 크고, 제2 폭(WT2)을 제1 폭(WT1)으로 나눈 값은 1.1보다 크고 2.0보다 작으며, 개구부들(OP) 각각의 길이(LT)를 제1 가지부들(BR1) 각각의 제1 폭(WT1)으로 나눈 값은 35보다 크거나 같도록 설정될 수 있다. 상기 3가지 조건을 모두 만족하는 데이터 5, 8, 및 9에서 "손상", "시인", 및 "크랙"과 같은 문제가 발생하지 않았다.
데이터 5의 경우, 제1 폭(WT1)은 0.17 미리미터이고, 제2 폭(WT2)은 0.28 미리미터이고, 제3 폭(WT3)은 0.4 미리미터이고, 길이(LT)는 12 미리미터일 수 있다. 데이터 8의 경우, 제1 폭(WT1)은 0.17 미리미터이고, 제2 폭(WT2)은 0.2 미리미터이고, 제3 폭(WT3)은 0.2 미리미터이고, 길이(LT)는 17.1 미리미터일 수 있다. 데이터 9의 경우, 제1 폭(WT1)은 0.2 미리미터이고, 제2 폭(WT2)은 0.23 미리미터이고, 제3 폭(WT3)은 0.3 미리미터이고, 길이(LT)는 8 미리미터일 수 있다.
도 16a는 데이터 1에 대한 테스트 사진을 나타내고, 도 16b는 데이터 6에 대한 테스트 사진을 나타내교, 도 16c는 데이터 8에 대한 테스트 사진을 나타낸다.
도 16a 및 도 16b를 참조하면, 폴딩 플레이트(PLT_F)(도 13 내지 도 15에 도시됨)에 형성된 격자 패턴에 의해 표시 장치(DD)의 상면에서 표시 장치(DD)(도 12에 도시됨)의 굴곡이 시인되었다.
도 16c를 참조하면, 폴딩 플레이트(PLT_F)에 격자 패턴을 형성하더라도 표시 장치(DD)의 상면에서 표시 장치(DD)의 굴곡이 시인되지 않았다.
도 17은 도 13의 제1 지지 플레이트의 구성을 보여주는 도면이다. 도 18은 도 17에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
예시적으로 도 17에서 개구부들(OP)은 점선으로 도시되었다.
도 17 및 도 18을 참조하면, 제1 지지 플레이트(PLT1)는 제1 지지층(SPL1), 제1 지지층(SPL1) 아래에 배치된 제2 지지층(SPL2), 및 제2 지지층(SPL2) 아래에 배치된 제3 지지층(SPL3)을 포함할 수 있다. 제2 지지층(SPL2)은 제1 지지층(SPL1) 및 제3 지지층(SPL3) 사이에 배치될 수 있다.
제1 지지층(SPL1)은 제1 레진(RIN1) 및 제1 레진(RIN1)에 함침된 복수개의 제1 섬유들(FB1)을 포함할 수 있다. 제2 지지층(SPL2)은 제2 레진(RIN2) 및 제2 레진(RIN2)에 함침된 복수개의 제2 섬유들(FB2)을 포함할 수 있다. 제3 지지층(SPL3)은 제3 레진(RIN3) 및 제3 레진(RIN3)에 함침된 복수개의 제3 섬유들(FB3)을 포함할 수 있다.
제1, 제2, 및 제3 레진들(RIN1,RIN2,RIN3)은 고분자 수지를 포함하여 형성될 수 있다. 제1, 제2, 및 제3 레진들(RIN1,RIN2,RIN3)은 열가소성 수지로 형성될 수 있다. 예를 들어, 제1, 제2, 및 제3 레진들(RIN1,RIN2,RIN3)은 폴리아미드계 수지 또는 폴리프로필렌계 수지 등을 포함할 수 있다.
제1, 제2, 및 제3 섬유들(FB1,FB2,FB3)은 강화 섬유를 포함하여 형성될 수 있다. 예를 들어, 강화 섬유는 탄소 섬유 또는 유리 섬유를 포함할 수 있다. 제1, 제2, 및 제3 섬유들(FB1,FB2,FB3) 각각은 하나의 섬유 가닥으로 형성될 수 있다. 제1, 제2, 및 제3 섬유들(FB1,FB2,FB3) 각각은 복수개의 서브 섬유들의 집합으로 구성될 수 있다. 예를 들어, 복수개의 서브 섬유들이 하나의 묶음으로 접합되어 하나의 섬유 가닥을 구성할 수 있다.
제1 및 제3 섬유들(FB1,FB3)은 서로 같은 방향으로 연장할 수 있다. 제1 및 제3 섬유들(FB1,FB3)은 제2 섬유들(FB2)과 다른 방향으로 연장할 수 있다. 제1 및 제3 섬유들(FB1,FB3)은 개구부들(OP)과 같은 방향으로 연장할 수 있다. 제1 및 제3 섬유들(FB1,FB3)은 전술한 폴딩축(FX)과 평행하게 연장할 수 있다. 제1 및 제3 섬유들(FB1,FB3)은 제1 방향(DR1)으로 연장하고, 제2 섬유들(FB2)은 제2 방향(DR2)으로 연장할 수 있다.
제1 지지층(SPL1) 및 제3 지지층(SPL3)이 제1 지지 플레이트(PLT1)의 표면을 형성할 수 있다. 제1 지지 플레이트(PLT1)에 격자 패턴을 형성하기 위해, 개구부들(OP)은 제1 방향(DR1)으로 연장하도록 가공될 수 있다.
제1 지지 플레이트(PLT1)의 표면을 형성하는 제1 및 제3 지지층들(SPL1,SPL3)의 제1 및 제3 섬유들(FB1,FB3)이 개구부들(OP)과 교차하는 제2 방향(DR2)으로 연장된다면, 개구부들(OP)의 가공시 문제가 발생할 수 있다. 예를 들어, 제2 방향(DR2) 방향으로 연장하는 제1 및 제3 섬유들(FB1,FB3)에 제1 방향(DR1)으로 연장하는 개구부들(OP)을 형성할 때, 제1 및 제3 섬유들(FB1,FB3)의 절단 부분들이 외부로 돌출될 수 있다. 따라서, 제1 및 제3 섬유들(FB1,FB3)과 교차하도록 개구부들(OP)이 형성될 때, 격자 패턴이 형성되는 제1 지지 플레이트(PLT1)의 부분의 표면이 거칠어질 수 있다.
본 발명의 실시 예에서, 제1 지지 플레이트(PLT1)의 표면을 형성하는 제1 및 제3 지지층들(SPL1,SPL3)의 제1 및 제3 섬유들(FB1,FB3)은 개구부들(OP)의 연장 방향과 평행하게 배치될 수 있다. 제1 및 제3 섬유들(FB1,FB3)의 연장 방향과 평행한 방향으로 개구부들(OP)이 가공될 때, 격자 패턴이 형성되는 제1 지지 플레이트(PLT1)의 부분의 표면이 거칠어지지 않을 수 있다.
제1 및 제3 섬유들(FB1,FB3)이 폴딩축(FX)과 평행하게 제1 방향(DR1)으로 연장되므로, 제1 지지 플레이트(PLT1)가 보다 용이하게 폴딩될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
폴딩 플레이트에 형성된 격자 패턴에 대한 외부 시인이 방지되고, 폴딩 플레이트의 손상이 방지되어, 보다 품질이 좋은 표시 장치가 사용자에게 제공될 수 있으므로, 본 발명은 산업상 이용가능성이 높다.

Claims (20)

  1. 제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널; 및
    상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고,
    상기 지지 플레이트는,
    상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치된 제1 가지부; 및
    상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고,
    상기 제2 방향에 대한 상기 제1 가지부의 제1 폭은 상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭보다 작은 표시 장치.
  2. 제 1 항에 있어서,
    상기 제2 폭을 상기 제1 폭으로 나눈 값은 1.1보다 크고 2.0보다 작은 표시 장치.
  3. 제 1 항에 있어서,
    상기 제1 폭은 0.13 미리미터보다 큰 표시 장치
  4. 제 1 항에 있어서,
    상기 제1 방향에 대한 상기 제2 가지부의 제3 폭은 상기 제2 폭보다 큰 표시 장치.
  5. 제 1 항에 있어서,
    상기 제1 방향에 대한 상기 제2 가지부의 제3 폭은 상기 제2 폭과 같은 표시 장치.
  6. 제 5 항에 있어서,
    상기 제1 방향에 대한 상기 개구부들 각각의 길이는 상기 제1, 제2, 및 제3 폭들보다 큰 표시 장치.
  7. 제 6 항에 있어서,
    상기 길이를 상기 제1 폭으로 나눈 값은 35보다 크거나 같은 표시 장치.
  8. 제 6 항에 있어서,
    상기 제1 폭은 0.17 미리미터이고, 상기 제2 폭은 0.2 미리미터이고, 상기 제3 폭은 0.2 미리미터이고, 상기 길이는 7.1 미리미터인 표시 장치.
  9. 제 1 항에 있어서,
    상기 개구부는 상기 제1 방향으로 배열된 복수개의 제1 개구부들; 및
    상기 제1 방향으로 배열되고, 상기 제2 방향으로 상기 복수개의 제1 개구부들에 인접하고, 상기 복수개의 제1 개구부들과 엇갈리게 배치된 복수개의 제2 개구부들을 포함하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 지지 플레이트 아래에 배치된 디지타이저; 및
    상기 디지타이저와 상기 지지 플레이트 사이에 배치되고 상기 복수개의 개구부들을 덮는 커버층을 더 포함하고,
    상기 커버층은 상기 지지 플레이트에 접촉하고 상기 디지타이저에 접촉하지 않는 표시 장치.
  11. 제 10 항에 있어서,
    상기 지지 플레이트는 탄소 섬유 강화 플라스틱을 포함하는 표시 장치.
  12. 제 1 항에 있어서,
    상기 지지 플레이트는,
    제1 레진 및 상기 제1 레진에 함침된 복수개의 제1 섬유들을 포함하는 제1 지지층;
    제2 레진 및 상기 제2 레진에 함침된 복수개의 제2 섬유들을 포함하는 제2 지지층; 및
    제3 레진 및 상기 제3 레진에 함침된 복수개의 제3 섬유들을 포함하는 제3 지지층을 포함하고,
    상기 제2 지지층은 상기 제1 지지층 및 상기 제3 지지층 사이에 배치되는 표시 장치.
  13. 제 12 항에 있어서,
    상기 제1 및 제3 섬유들의 연장 방향은 상기 제2 섬유들의 연장 방향과 다른 표시 장치.
  14. 제 12 항에 있어서,
    상기 제1 및 제3 섬유들의 연장 방향 상기 개구부들의 연장 방향과 동일한 표시 장치.
  15. 제 12 항에 있어서,
    상기 제1 및 제3 섬유들 및 상기 개구부들은 상기 제1 방향으로 연장하고, 상기 제2 섬유들은 상기 제2 방향으로 연장하는 표시 장치.
  16. 제 15 항에 있어서,
    상기 제1 비폴딩 영역, 상기 폴딩 영역, 및 상기 제2 비폴딩 영역은 상기 제2 방향으로 배열되고, 상기 폴딩 영역은 상기 제1 방향에 평행한 폴딩 축을 중심으로 폴딩되는 표시 장치.
  17. 제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널; 및
    상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고,
    상기 지지 플레이트는,
    상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치되고 상기 제2 방향에 대해 제1 폭을 갖는 제1 가지부; 및
    상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고,
    상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭을 상기 제1 폭으로 나눈 값은 1.1보다 크고 2.0보다 작고, 상기 제1 방향에 대한 상기 개구부들 각각의 길이를 상기 제1 폭으로 나눈 값은 35보다 크거나 같고, 상기 제1 폭은 0.13 미리미터보다 큰 표시 장치.
  18. 제 17 항에 있어서,
    상기 제1 방향에 대한 상기 제2 가지부의 제3 폭은 상기 제2 폭보다 크거나 같은 표시 장치.
  19. 광 신호가 통과되는 제1 홀 영역이 정의된 표시 장치;
    상기 표시 장치 아래에 배치되고, 상기 제1 홀 영역에 중첩하고, 상기 광 신호를 수신하는 전자광학 모듈; 및
    상기 표시 장치 및 상기 전자광학 모듈을 수용하는 케이스를 포함하고,
    상기 표시 장치는,
    제1 비폴딩 영역, 폴딩 영역, 및 제2 비폴딩 영역을 포함하는 표시 패널; 및
    상기 표시 패널 아래에 배치되고, 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되어 상기 폴딩 영역에 중첩하는 복수개의 개구부들이 정의된 지지 플레이트를 포함하고,
    상기 지지 플레이트는,
    상기 복수개의 개구부들 중 상기 제2 방향으로 서로 인접한 개구부들 사이에 배치되고 상기 제2 방향에 대해 제1 폭을 갖는 제1 가지부; 및
    상기 복수개의 개구부들 중 상기 제1 방향으로 서로 인접한 개구부들 사이에 배치된 제2 가지부를 포함하고,
    상기 제2 방향에 대한 상기 개구부들 각각의 제2 폭을 상기 제1 폭으로 나눈 값은 1.1보다 크고 2.0보다 작고, 상기 제1 방향에 대한 상기 개구부들 각각의 길이를 상기 제1 폭으로 나눈 값은 35보다 크거나 같은 전자 장치.
  20. 제 19 항에 있어서,
    상기 제1 방향에 대한 상기 제2 가지부의 제3 폭은 상기 제2 폭보다 크거나 같고, 상기 제1 폭은 0.13 미리미터보다 큰 전자 장치.
PCT/KR2022/007329 2021-06-14 2022-05-24 표시 장치 및 그것을 포함하는 전자 장치 WO2022265243A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0076686 2021-06-14
KR1020210076686A KR20220167819A (ko) 2021-06-14 2021-06-14 표시 장치 및 그것을 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
WO2022265243A1 true WO2022265243A1 (ko) 2022-12-22

Family

ID=84420488

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/007329 WO2022265243A1 (ko) 2021-06-14 2022-05-24 표시 장치 및 그것을 포함하는 전자 장치

Country Status (4)

Country Link
US (1) US11874698B2 (ko)
KR (1) KR20220167819A (ko)
CN (2) CN218447089U (ko)
WO (1) WO2022265243A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220167819A (ko) * 2021-06-14 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
KR20230047276A (ko) * 2021-09-30 2023-04-07 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130102812A (ko) * 2012-03-08 2013-09-23 에스케이케미칼주식회사 디스플레이 패널 보호용 윈도우 브래킷 및 그 제조 방법
KR20180036904A (ko) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 플렉서블 표시장치
KR20190003257A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 폴더블 표시장치
KR20210025747A (ko) * 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치
KR20210068354A (ko) * 2014-08-06 2021-06-09 엘지디스플레이 주식회사 접이식 디스플레이 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403713B1 (ko) * 2017-10-31 2022-05-30 엘지디스플레이 주식회사 플렉서블 디스플레이
KR102546713B1 (ko) 2018-04-26 2023-06-22 삼성디스플레이 주식회사 폴더블 표시 장치
KR20210047389A (ko) * 2019-10-21 2021-04-30 삼성디스플레이 주식회사 표시 장치
KR20210059121A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시장치 및 이를 갖는 전자장치
US11503727B2 (en) 2020-02-14 2022-11-15 Samsung Display Co., Ltd. Display device
CN111508370B (zh) * 2020-05-19 2023-01-24 武汉华星光电半导体显示技术有限公司 可折叠显示装置
KR20220021995A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 이형 필름
KR20220022939A (ko) * 2020-08-19 2022-03-02 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 장치
CN112150921B (zh) * 2020-09-16 2022-02-01 武汉华星光电半导体显示技术有限公司 折叠显示装置
JP2022076259A (ja) * 2020-11-09 2022-05-19 レノボ・シンガポール・プライベート・リミテッド ディスプレイ装置の製造方法
KR20230106191A (ko) * 2022-01-05 2023-07-13 삼성디스플레이 주식회사 전자 장치
US11907031B2 (en) * 2021-05-21 2024-02-20 Samsung Display Co., Ltd. Display device and electronic device including the same
KR20220167819A (ko) * 2021-06-14 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130102812A (ko) * 2012-03-08 2013-09-23 에스케이케미칼주식회사 디스플레이 패널 보호용 윈도우 브래킷 및 그 제조 방법
KR20210068354A (ko) * 2014-08-06 2021-06-09 엘지디스플레이 주식회사 접이식 디스플레이 장치
KR20180036904A (ko) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 플렉서블 표시장치
KR20190003257A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 폴더블 표시장치
KR20210025747A (ko) * 2019-08-27 2021-03-10 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220167819A (ko) 2022-12-22
US20220404867A1 (en) 2022-12-22
US11874698B2 (en) 2024-01-16
CN115482726A (zh) 2022-12-16
CN218447089U (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
WO2022265243A1 (ko) 표시 장치 및 그것을 포함하는 전자 장치
AU2015368103B2 (en) Window cover and display apparatus having the same and method of manufacturing display apparatus
WO2023033364A1 (ko) 표시 장치 및 그것을 포함하는 전자 장치
WO2021157786A1 (ko) 표시 장치
WO2020111420A1 (ko) 표시장치
WO2022244979A1 (ko) 표시 장치 및 그것을 포함하는 전자 장치
WO2022124712A1 (ko) 표시 장치
WO2021118268A1 (en) Display apparatus having display module and method of manufacturing the same
WO2022265287A1 (ko) 표시장치 및 이를 포함하는 전자장치
WO2020145630A1 (en) Display apparatus and method of manufacturing display apparatus thereof
WO2021167299A1 (en) Electronic device
WO2022265314A1 (ko) 표시장치 및 이를 포함하는 전자장치
WO2022265329A1 (ko) 표시 장치 및 이를 포함하는 전자 장치
WO2017069523A1 (ko) 지문센서커버 및 지문센서장치
WO2020153593A1 (ko) 터치 감지 유닛과 그를 포함하는 표시 장치
WO2022164093A1 (ko) 롤러블 표시 장치 및 이의 제조 방법
WO2023013899A1 (ko) 표시장치 및 이를 포함하는 전자장치
WO2022173101A1 (ko) 표시 장치
WO2022098159A1 (ko) 전자 장치에 있어서 플렉서블 디스플레이의 부착 구조
WO2018004228A1 (ko) 지문센싱 장치 및 이를 포함하는 터치 디바이스
WO2023120987A1 (ko) 표시 장치
WO2024071800A1 (ko) 표시 장치
WO2022245158A1 (ko) 표시장치 및 이를 포함하는 전자장치
WO2023013855A1 (ko) 표시 장치 및 그것을 포함하는 전자 장치
WO2023013884A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22825169

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE