WO2022230014A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022230014A1
WO2022230014A1 PCT/JP2021/016615 JP2021016615W WO2022230014A1 WO 2022230014 A1 WO2022230014 A1 WO 2022230014A1 JP 2021016615 W JP2021016615 W JP 2021016615W WO 2022230014 A1 WO2022230014 A1 WO 2022230014A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
sense
igbt
diode
semiconductor substrate
Prior art date
Application number
PCT/JP2021/016615
Other languages
English (en)
French (fr)
Inventor
毅 大佐賀
保夫 阿多
佑貴 秦
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US18/254,665 priority Critical patent/US20240014206A1/en
Priority to JP2023516870A priority patent/JPWO2022230014A1/ja
Priority to PCT/JP2021/016615 priority patent/WO2022230014A1/ja
Priority to DE112021007588.8T priority patent/DE112021007588T5/de
Priority to CN202180097332.4A priority patent/CN117242580A/zh
Publication of WO2022230014A1 publication Critical patent/WO2022230014A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Definitions

  • the present disclosure relates to semiconductor devices.
  • Reverse conducting insulated gate bipolar transistors are widely used in power converters such as inverters.
  • the element size of RC-IGBTs mounted on inverters has been reduced for the purpose of miniaturization and cost reduction. If the area ratio of the IGBT region is increased in order to reduce conduction loss and switching loss, the diode region becomes relatively narrow. In this case, the peak surge forward current of the diode may be exceeded during freewheeling, and the diode may be destroyed. Therefore, it has been proposed to provide a sense diode region for monitoring the conduction current of the diode and detect the application of a current leading to destruction (see, for example, Patent Document 1).
  • the present disclosure has been made to solve the problems described above, and its object is to obtain a semiconductor device capable of improving the current detection accuracy of the sense diode region.
  • a semiconductor device includes a semiconductor substrate having a drift layer, an IGBT region and a diode region provided in the semiconductor substrate and having an emitter electrode on a surface of the semiconductor substrate, and the IGBT region provided in the semiconductor substrate and having an emitter electrode on the surface of the semiconductor substrate.
  • a sense IGBT region having an area smaller than that of the semiconductor substrate and having a sense emitter electrode separated from the emitter electrode on the surface of the semiconductor substrate; and a sense diode region having a sense anode electrode separated from the emitter electrode on the surface, wherein the sense diode region is separated from the IGBT region by a thickness of the drift layer or more.
  • the sense diode region is separated from the IGBT region and the sense IGBT region by at least the thickness of the drift layer. As a result, it is possible to prevent the return current from flowing into the IGBT region and the sense IGBT region during the return operation, and improve the accuracy of current detection in the sense diode region.
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment
  • FIG. 2 is a cross-sectional view along I-II of FIG. 1
  • FIG. 2 is a cross-sectional view along III-IV of FIG. 1
  • FIG. 2 is a cross-sectional view along V-VI in FIG. 1
  • FIG. FIG. 4 shows a diode current detection circuit
  • FIG. 11 is a top view showing a semiconductor device according to a second embodiment
  • FIG. 7 is a cross-sectional view along I-II of FIG. 6
  • FIG. 11 is a top view showing a semiconductor device according to a third embodiment
  • FIG. 9 is a cross-sectional view along I-II of FIG. 8;
  • FIG. 1 is a plan view showing a semiconductor device according to Embodiment 1.
  • FIG. This semiconductor device is an RC-IGBT in which an IGBT region 2 and a diode region 3 are provided on one semiconductor substrate 1 .
  • a semiconductor substrate 1 is provided with a sense IGBT region 4 , a sense diode region 5 and a gate pad 6 .
  • a termination region 7 is provided on the outer periphery of the semiconductor substrate 1 so as to surround these regions.
  • FIG. 2 is a cross-sectional view along I-II of FIG.
  • the semiconductor substrate 1 has an N ⁇ -type drift layer 8 .
  • a P-type body layer 9 is provided on the drift layer 8 .
  • An N-type buffer layer 10 is provided under the drift layer 8 .
  • An N-type emitter layer 11 is provided on the surface layer of the P-type body layer 9 in the IGBT region 2 .
  • a trench gate 12 is provided in a trench passing through N-type emitter layer 11 and P-type body layer 9 with a gate insulating film interposed therebetween.
  • a P-type collector layer 13 is provided under the N-type buffer layer 10 .
  • Trench gate 12 is connected to gate pad 6 for connection to a gate power supply.
  • a P-type anode layer 14 is provided on the surface layer of the P-type body layer 9 in the diode region 3 .
  • a trench gate 12 is provided in a trench penetrating through the P-type body layer 9 with a gate insulating film interposed therebetween.
  • An N-type cathode layer 15 is provided under the N-type buffer layer 10 .
  • An emitter electrode 16 is provided on the surface of the semiconductor substrate 1 in both the IGBT region 2 and the diode region 3 .
  • Emitter electrode 16 is connected to P-type body layer 9 , N-type emitter layer 11 and P-type anode layer 14 .
  • An insulating film 17 is provided on the trench gate 12 to insulate the trench gate 12 and the emitter electrode 16 from each other.
  • a collector electrode 18 is provided on the back surface of the semiconductor substrate 1 in both the IGBT region 2 and the diode region 3 .
  • a collector electrode 18 is connected to the P-type collector layer 13 and the N-type cathode layer 15 .
  • FIG. 3 is a cross-sectional view along III-IV in FIG.
  • the structure of sense IGBT region 4 is similar to that of IGBT region 2 .
  • a sense emitter electrode 20 provided on the surface of the semiconductor substrate 1 in the sense IGBT region 4 is connected to the P-type body layer 9 and the N-type emitter layer 11 and separated from the emitter electrode 16 .
  • An isolation region 19 exists between the IGBT region 2 and the sense IGBT region 4 .
  • the isolation region 19 is a region where the N-type emitter layer 11, the P-type anode layer 14 and the trench gate 12 do not exist.
  • Sense IGBT region 4 is provided only directly under sense emitter electrode 20 .
  • FIG. 4 is a cross-sectional view along V-VI in FIG.
  • the structure of sense diode region 5 is similar to that of diode region 3 .
  • a sense anode electrode 21 provided on the surface of the semiconductor substrate 1 in the sense diode region 5 is connected to the P-type body layer 9 and the P-type anode layer 14 and separated from the emitter electrode 16 .
  • Sense diode region 5 is provided only directly under sense anode electrode 21 .
  • the total sum SI of the areas of the IGBT regions 2 is larger than the total sum SD of the areas of the diode regions 3 (SI>SD).
  • the area SSI of the sense IGBT region 4 is smaller than the total sum SI of the areas of the IGBT regions 2 (SI>SSI).
  • the area SSD of the sense diode region 5 is smaller than the total area SD of the diode regions 3 (SD>SSD).
  • FIG. 5 is a diagram showing a diode current detection circuit.
  • the sense emitter electrode 20 of the sense IGBT region 4 and the emitter electrode 16 of the main portion including the IGBT region 2 and the diode region 3 are connected via a sense resistor Ra.
  • the sense anode electrode 21 of the sense diode region 5 and the emitter electrode 16 of the main portion are connected via the sense resistor Rb.
  • the sense diode region 5 By monitoring the current in the diode region 3 using the sense diode region 5, it is possible to detect overcurrent in the diode region 3 and feed it back to the protection function.
  • a current flows through the drift layer 8 within an oblique range of 45 degrees from the back surface of the substrate during the freewheeling operation. If this current flows through the IGBT region 2 and the sense IGBT region 4, the current detection accuracy of the sense diode region 5 is lowered. Therefore, in the present embodiment, the sense diode region 5 is separated from the IGBT region 2 and the sense IGBT region 4 by the thickness of the drift layer 8 or more. As a result, it is possible to prevent the current from flowing into the IGBT region 2 during the freewheeling operation, and the current detection accuracy of the sense diode region 5 can be improved.
  • the current detection accuracy of the sense diode region 5 is further improved.
  • the width d1 of the isolation region 19 separating the IGBT region 2 and the sense IGBT region 4 is also larger than the thickness d2 of the drift layer 8 (d1>d2). That is, the sense IGBT region 4 is separated from the IGBT region 2 by the thickness of the drift layer 8 or more. This suppresses the current from flowing into the IGBT region 2 and improves the current detection accuracy of the sense IGBT region 4 .
  • FIG. 6 is a top view showing the semiconductor device according to the second embodiment.
  • FIG. 7 is a cross-sectional view along I-II of FIG.
  • the diode region 3 is arranged around the sense diode region 5 . Assuming that the distance from the outer end of the sense diode region 5 to the boundary between the diode region 3 surrounding the sense diode region 5 and the IGBT region 2 is d3, d3>d1.
  • diode region 3 is arranged in a region within the thickness of drift layer 8 from sense diode region 5 .
  • the diode region 3 around the sense diode region 5 also performs the freewheeling operation. Therefore, the current flowing through the sense diode region 5 can be ensured without providing a wide isolation region 19 that does not contribute to current flow. Therefore, the current detection accuracy of the sense diode region 5 can be improved, and the separation region 19 can be narrowed to make it possible to reduce the size of the semiconductor device.
  • the isolation region 19 is a region without the P-type anode layer 14 and the like, and it is necessary to electrically separate the anode of the diode region 3 and the anode of the sense diode region 5 . Since it is assumed that the potential difference between the diode region 3 and the sense diode region 5 is increased by several volts by adding the sense resistor, the width of the isolation region 19 is set to 20 ⁇ m or more.
  • FIG. 8 is a top view showing the semiconductor device according to the third embodiment.
  • FIG. 9 is a cross-sectional view along I-II of FIG.
  • the IGBT regions 2 and the diode regions 3 are alternately arranged in stripes along the trench gates 12 in plan view.
  • a semiconductor substrate 1 is divided into two or more regions including a first region 22 and a second region 23 .
  • the first region 22 and the second region 23 are adjacent to each other in the extending direction of the trench gate 12 .
  • the trench gate 12 and the diffusion layer are separated between adjacent regions.
  • the repetition of the IGBT region 2 and the diode region 3 is reversed.
  • the IGBT regions 2 that mainly generate heat during inverter operation are arranged apart from each other, so that the heat generation of the semiconductor device as a whole can be suppressed and the power supply capability can be improved.
  • the IGBT region 2 around the sense IGBT region 4 and arrange the diode region 3 around the sense diode region 5 .
  • one trench gate 12 is provided in both the IGBT region 2 and the diode region 3 in the peripheral regions of the sense IGBT region 4 and the sense diode region 5. It will be. In this case, the trench gate 12 cannot be grounded to the emitter. Therefore, the diode region 3 will have a capacitance, and the input capacitance and feedback capacitance of the semiconductor device will increase.
  • the sense IGBT region 4 is arranged in the IGBT region 2 of the first region 22 and the sense diode region 5 is arranged in the diode region 3 of the second region 23 .
  • the IGBT region 2 of the first region 22 where the sense IGBT region 4 is arranged and the diode region 3 of the second region 23 where the sense diode region 5 is arranged are adjacent to each other.
  • the trench gates 12 respectively provided in the adjacent IGBT regions 2 of the first region 22 and the diode regions 3 of the second region 23 are not connected. Therefore, by grounding the trench gate 12 provided in the diode region 3 to the emitter, an increase in capacitance can be suppressed. As a result, the input capacitance and feedback capacitance of the semiconductor device are limited to the IGBT region, so switching loss can be reduced and the size of the semiconductor device can be reduced.
  • d4 >d1
  • d4 is the distance from the outer end of the sense diode region 5 to the boundary between the diode region 3 surrounding the sense diode region 5 and the IGBT region 2.
  • the semiconductor substrate 1 is not limited to being made of silicon, and may be made of a wide bandgap semiconductor having a larger bandgap than silicon.
  • Wide bandgap semiconductors are, for example, silicon carbide, gallium nitride-based materials, or diamond.
  • a semiconductor chip formed of such a wide bandgap semiconductor can be miniaturized because of its high withstand voltage and allowable current density.
  • a semiconductor device incorporating this semiconductor chip can also be miniaturized and highly integrated.
  • the heat resistance of the semiconductor chip is high, the radiation fins of the heat sink can be made smaller, and the water-cooled portion can be air-cooled, so that the semiconductor device can be further made smaller.
  • the power loss of the semiconductor chip is low and the efficiency is high, the efficiency of the semiconductor device can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体基板（１）はドリフト層（８）を有する。ＩＧＢＴ領域（２）及びダイオード領域（３）が半導体基板（１）に設けられ、半導体基板（１）の表面にエミッタ電極（１６）を有する。センスＩＧＢＴ領域（４）が半導体基板（１）に設けられ、ＩＧＢＴ領域（２）よりも面積が小さく、半導体基板（１）の表面にエミッタ電極（１６）から分離されたセンスエミッタ電極（２０）を有する。センスダイオード領域（５）が半導体基板（１）に設けられ、ダイオード領域（３）よりも面積が小さく、半導体基板（１）の表面にエミッタ電極（１６）から分離されたセンスアノード電極（２１）を有する。センスダイオード領域（５）は、ＩＧＢＴ領域（２）からドリフト層（８）の厚み以上離れている。

Description

半導体装置
　本開示は、半導体装置に関する。
　逆導通型絶縁ゲートバイポーラトランジスタ（ＲＣ－ＩＧＢＴ）はインバータ等の電力変換装置に広く用いられている。近年、インバータの小型化及びコスト低減を目的に搭載されるＲＣ－ＩＧＢＴの素子サイズが小さくなっている。通電損失及びスイッチング損失を低減させるためにＩＧＢＴ領域の面積比率を広げると、ダイオード領域が相対的に狭くなってしまう。そうすると、還流時にダイオードのせん頭サージ順電流を超えてしまい、破壊することがある。そこで、ダイオードの通電電流を監視するセンスダイオード領域を設け、破壊に至る電流が印加されたことを検知することが提案されている（例えば、特許文献１参照）。
日本特開２００９－１３５４１４号公報
　しかし、従来の半導体装置ではセンスダイオード領域の電流検出精度が低いという問題があった。
　本開示は、上述のような課題を解決するためになされたもので、その目的はセンスダイオード領域の電流検出精度を向上させることができる半導体装置を得るものである。
　本開示に係る半導体装置は、ドリフト層を有する半導体基板と、前記半導体基板に設けられ、前記半導体基板の表面にエミッタ電極を有するＩＧＢＴ領域及びダイオード領域と、前記半導体基板に設けられ、前記ＩＧＢＴ領域よりも面積が小さく、前記半導体基板の前記表面に前記エミッタ電極から分離されたセンスエミッタ電極を有するセンスＩＧＢＴ領域と、前記半導体基板に設けられ、前記ダイオード領域よりも面積が小さく、前記半導体基板の前記表面に前記エミッタ電極から分離されたセンスアノード電極を有するセンスダイオード領域とを備え、前記センスダイオード領域は、前記ＩＧＢＴ領域から前記ドリフト層の厚み以上離れていることを特徴とする。
　本開示では、センスダイオード領域を、ＩＧＢＴ領域及びセンスＩＧＢＴ領域に対してドリフト層の厚み以上離している。これにより、還流動作時に還流電流がＩＧＢＴ領域及びセンスＩＧＢＴ領域に流れてしまうのを抑制することができ、センスダイオード領域の電流検出精度を向上させることができる。
実施の形態１に係る半導体装置を示す平面図である。 図１のＩ－ＩＩに沿った断面図である。 図１のＩＩＩ－ＩＶに沿った断面図である。 図１のＶ－ＶＩに沿った断面図である。 ダイオード電流検出回路を示す図である。 実施の形態２に係る半導体装置を示す上面図である。 図６のＩ－ＩＩに沿った断面図である。 実施の形態３に係る半導体装置を示す上面図である。 図８のＩ－ＩＩに沿った断面図である。
　実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置を示す平面図である。この半導体装置は１つの半導体基板１にＩＧＢＴ領域２とダイオード領域３を設けたＲＣ－ＩＧＢＴである。半導体基板１にセンスＩＧＢＴ領域４、センスダイオード領域５及びゲートパッド６が設けられている。これらの領域を囲むように半導体基板１の外周に終端領域７が設けられている。
　図２は図１のＩ－ＩＩに沿った断面図である。半導体基板１はＮ－型のドリフト層８を有する。ドリフト層８の上にＰ型ボディ層９が設けられている。ドリフト層８の下にＮ型バッファ層１０が設けられている。
　ＩＧＢＴ領域２において、Ｐ型ボディ層９の表層にＮ型エミッタ層１１が設けられている。Ｎ型エミッタ層１１とＰ型ボディ層９を貫通するトレンチ内にゲート絶縁膜を介してトレンチゲート１２が設けられている。Ｎ型バッファ層１０の下にＰ型コレクタ層１３が設けられている。トレンチゲート１２は、ゲート電源と接続するためのゲートパッド６に接続されている。
　ダイオード領域３において、Ｐ型ボディ層９の表層にＰ型アノード層１４が設けられている。Ｐ型ボディ層９を貫通するトレンチ内にゲート絶縁膜を介してトレンチゲート１２が設けられている。Ｎ型バッファ層１０の下にＮ型カソード層１５が設けられている。
　ＩＧＢＴ領域２とダイオード領域３の両方において半導体基板１の表面にエミッタ電極１６が設けられている。エミッタ電極１６はＰ型ボディ層９、Ｎ型エミッタ層１１及びＰ型アノード層１４に接続されている。トレンチゲート１２とエミッタ電極１６の絶縁をとるためにトレンチゲート１２の上に絶縁膜１７が設けられている。ＩＧＢＴ領域２とダイオード領域３の両方において半導体基板１の裏面にコレクタ電極１８が設けられている。コレクタ電極１８はＰ型コレクタ層１３及びＮ型カソード層１５に接続されている。
　図３は図１のＩＩＩ－ＩＶに沿った断面図である。センスＩＧＢＴ領域４の構造はＩＧＢＴ領域２と同様である。センスＩＧＢＴ領域４において半導体基板１の表面に設けられたセンスエミッタ電極２０はＰ型ボディ層９及びＮ型エミッタ層１１に接続され、エミッタ電極１６から分離されている。ＩＧＢＴ領域２とセンスＩＧＢＴ領域４の間に分離領域１９が存在する。分離領域１９はＮ型エミッタ層１１、Ｐ型アノード層１４、トレンチゲート１２が存在しない領域である。センスＩＧＢＴ領域４はセンスエミッタ電極２０の直下のみに設けられている。
　図４は図１のＶ－ＶＩに沿った断面図である。センスダイオード領域５の構造はダイオード領域３と同様である。センスダイオード領域５において半導体基板１の表面に設けられたセンスアノード電極２１はＰ型ボディ層９及びＰ型アノード層１４に接続され、エミッタ電極１６から分離されている。センスダイオード領域５はセンスアノード電極２１の直下のみに設けられている。
　ＩＧＢＴ領域２の面積の総和ＳＩはダイオード領域３の面積の総和ＳＤよりも大きい（ＳＩ＞ＳＤ）。センスＩＧＢＴ領域４の面積ＳＳＩはＩＧＢＴ領域２の面積の総和ＳＩより小さい（ＳＩ＞ＳＳＩ）。センスダイオード領域５の面積ＳＳＤはダイオード領域３の面積の総和ＳＤより小さい（ＳＤ＞ＳＳＤ）。
　図５は、ダイオード電流検出回路を示す図である。センスＩＧＢＴ領域４のセンスエミッタ電極２０と、ＩＧＢＴ領域２及びダイオード領域３を含むメイン部のエミッタ電極１６とはセンス抵抗Ｒａを介して接続されている。センスダイオード領域５のセンスアノード電極２１とメイン部のエミッタ電極１６はセンス抵抗Ｒｂを介して接続されている。
　抵抗ＲａにはＩＧＢＴ領域２とセンスＩＧＢＴ領域４の面積比に相当する電流が流れる。従って、センスＩＧＢＴ領域４のセンスエミッタ電極２０とＩＧＢＴ領域２のエミッタ電極１６との間の端子間電圧を測定することで、ＩＧＢＴ領域２に流れている電流を検出することができる。
　抵抗Ｒｂにはダイオード領域３とセンスダイオード領域５の面積比に相当する電流が流れる。従って、センスダイオード領域５のセンスアノード電極２１とＩＧＢＴ領域２のエミッタ電極１６との間の端子間電圧Ｖｂを測定することで、ダイオード領域３に流れている電流ＩＤを検出することができる。例えば、電流ＩＤは、Ｖｂ、ＳＤ、ＳＳＤ、Ｒｂを用いて下記のように表される。
ＩＤ＝（Ｖｂ／Ｒｂ）＊（ＳＤ／ＳＳＤ）
同様に、Ｖｂは下記のように表される。
Ｖｂ＝Ｒｂ＊ＩＤ＊（ＳＳＤ／ＳＤ）
従って、電圧測定回路がＶｂを測定することでＩＤを検出することができる。
　センスダイオード領域５を用いてダイオード領域３の電流をモニタすることで、ダイオード領域３の過電流を検出し保護機能へフィードバックすることが可能となる。還流動作時に電流が基板裏面から斜め４５度の範囲内でドリフト層８を流れる。この電流がＩＧＢＴ領域２及びセンスＩＧＢＴ領域４に流れてしまうと、センスダイオード領域５の電流検出精度が低下する。そこで、本実施の形態では、センスダイオード領域５を、ＩＧＢＴ領域２及びセンスＩＧＢＴ領域４からドリフト層８の厚み以上離している。これにより、還流動作時に電流がＩＧＢＴ領域２に流れてしまうのを抑制することができ、センスダイオード領域５の電流検出精度を向上させることができる。
　また、センスダイオード領域５をセンスＩＧＢＴ領域４からドリフト層８の厚み以上離すことで更にセンスダイオード領域５の電流検出精度が向上する。
　また、ＩＧＢＴ領域２とセンスＩＧＢＴ領域４を分離する分離領域１９の幅ｄ１もドリフト層８の厚みｄ２よりも大きい（ｄ１＞ｄ２）。即ち、センスＩＧＢＴ領域４はＩＧＢＴ領域２からドリフト層８の厚み以上離れている。これにより、電流がＩＧＢＴ領域２に流れてしまうのを抑制し、センスＩＧＢＴ領域４の電流検出精度が向上する。
実施の形態２．
　図６は、実施の形態２に係る半導体装置を示す上面図である。図７は図６のＩ－ＩＩに沿った断面図である。本実施の形態では、センスダイオード領域５の周辺にダイオード領域３を配置している。センスダイオード領域５の外端部から、センスダイオード領域５を取り囲むダイオード領域３とＩＧＢＴ領域２の境界までの距離をｄ３として、ｄ３＞ｄ１である。
　センスダイオード領域５をＩＧＢＴ領域２から離す必要があるが、離すための領域を分離領域１９としてしまうと半導体装置の通電に寄与する領域が減少してしまう。そこで、本実施の形態では、センスダイオード領域５からドリフト層８の厚み以内の領域にダイオード領域３を配置している。還流動作時にセンスダイオード領域５周辺のダイオード領域３でも還流動作をする。このため、通電に寄与しない分離領域１９を広く設けなくても、センスダイオード領域５に流れる電流を確保できる。従って、センスダイオード領域５の電流検出精度を向上させることができ、分離領域１９を狭くして半導体装置の小型化が可能となる。
　なお、分離領域１９はＰ型アノード層１４等が無い領域であり、ダイオード領域３のアノードとセンスダイオード領域５のアノードを電位的に分離する必要がある。センス抵抗を付加することでダイオード領域３とセンスダイオード領域５の電位差は数Ｖ広がることが想定されるため、分離領域１９の幅を２０μｍ以上とする。
実施の形態３．
　図８は、実施の形態３に係る半導体装置を示す上面図である。図９は図８のＩ－ＩＩに沿った断面図である。ＩＧＢＴ領域２とダイオード領域３は、平面視でトレンチゲート１２に沿ったストライプ状に交互に配置されている。半導体基板１は、第１の領域２２と第２の領域２３を含む２以上の領域に分割されている。第１の領域２２と第２の領域２３はトレンチゲート１２の延在方向に隣り合っている。隣り合う領域間でトレンチゲート１２及び拡散層等は分断されている。第１の領域２２と第２の領域２３ではＩＧＢＴ領域２とダイオード領域３の繰り返しが逆である。これにより、インバータ動作で主に発熱するＩＧＢＴ領域２を互いに離して配置することになるため、半導体装置全体の発熱が抑えられ、通電能力を向上できる。
　センスＩＧＢＴ領域４の周辺にはＩＧＢＴ領域２を配置し、センスダイオード領域５の周辺にはダイオード領域３を配置することが望ましい。しかし、センスＩＧＢＴ領域４とセンスダイオード領域５を同じ領域に配置した場合、センスＩＧＢＴ領域４とセンスダイオード領域５の周辺領域において一つのトレンチゲート１２がＩＧＢＴ領域２とダイオード領域３の両方に設けられることになる。この場合、そのトレンチゲート１２をエミッタに接地することができない。従って、ダイオード領域３で容量を持つことになり、半導体装置の入力容量、帰還容量が増加してしまう。
　そこで、センスＩＧＢＴ領域４を第１の領域２２のＩＧＢＴ領域２の中に配置し、センスダイオード領域５を第２の領域２３のダイオード領域３の中に配置する。センスＩＧＢＴ領域４が配置された第１の領域２２のＩＧＢＴ領域２とセンスダイオード領域５が配置された第２の領域２３のダイオード領域３は隣り合っている。隣り合った第１の領域２２のＩＧＢＴ領域２と第２の領域２３のダイオード領域３にそれぞれ設けられたトレンチゲート１２はつながっていない。従って、ダイオード領域３に設けたトレンチゲート１２をエミッタに接地して容量の増加を抑制することができる。これにより、半導体装置の入力容量、帰還容量がＩＧＢＴ領域のみとなるため、スイッチング損失を低減でき、半導体装置の小型化が可能となる。
　また、センスダイオード領域５の外端部からセンスダイオード領域５を取り囲むダイオード領域３とＩＧＢＴ領域２の境界までの距離をｄ４として、ｄ４＞ｄ１である。これにより、実施の形態２と同様に、センスダイオード領域５の電流検出精度を向上させることができ、分離領域１９を狭くして半導体装置の小型化が可能となる。
　なお、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
１　半導体基板、２　ＩＧＢＴ領域、３　ダイオード領域、４　センスＩＧＢＴ領域、８　ドリフト層、１６　エミッタ電極、２０　センスエミッタ電極、２２　第１の領域、２３　第２の領域

Claims (6)

  1. 　ドリフト層を有する半導体基板と、
    　前記半導体基板に設けられ、前記半導体基板の表面にエミッタ電極を有するＩＧＢＴ領域及びダイオード領域と、
    　前記半導体基板に設けられ、前記ＩＧＢＴ領域よりも面積が小さく、前記半導体基板の前記表面に前記エミッタ電極から分離されたセンスエミッタ電極を有するセンスＩＧＢＴ領域と、
    　前記半導体基板に設けられ、前記ダイオード領域よりも面積が小さく、前記半導体基板の前記表面に前記エミッタ電極から分離されたセンスアノード電極を有するセンスダイオード領域とを備え、
    　前記センスダイオード領域は、前記ＩＧＢＴ領域から前記ドリフト層の厚み以上離れていることを特徴とする半導体装置。
  2. 　前記センスダイオード領域から前記ドリフト層の厚み以内の領域に前記ダイオード領域が配置されていることを特徴とする請求項１の半導体装置。
  3. 　前記半導体基板は第１の領域と第２の領域に分割され、
    　前記ＩＧＢＴ領域と前記ダイオード領域はトレンチゲートを有し、
    　前記ＩＧＢＴ領域と前記ダイオード領域は、平面視で前記トレンチゲートに沿ったストライプ状に交互に配置され、
    　前記第１の領域と前記第２の領域では前記ＩＧＢＴ領域と前記ダイオード領域の繰り返しが逆であり、
    　前記センスＩＧＢＴ領域は前記第１の領域の前記ＩＧＢＴ領域の中に配置され、
    　前記センスダイオード領域は前記第２の領域の前記ダイオード領域の中に配置されていることを特徴とする請求項２の半導体装置。
  4. 　前記センスダイオード領域は前記センスＩＧＢＴ領域から前記ドリフト層の厚み以上離れていることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
  5. 　前記センスＩＧＢＴ領域は前記ＩＧＢＴ領域から前記ドリフト層の厚み以上離れていることを特徴とする請求項１～４の何れか１項に記載の半導体装置。
  6. 　前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～５の何れか１項に記載の半導体装置。
PCT/JP2021/016615 2021-04-26 2021-04-26 半導体装置 WO2022230014A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US18/254,665 US20240014206A1 (en) 2021-04-26 2021-04-26 Semiconductor device
JP2023516870A JPWO2022230014A1 (ja) 2021-04-26 2021-04-26
PCT/JP2021/016615 WO2022230014A1 (ja) 2021-04-26 2021-04-26 半導体装置
DE112021007588.8T DE112021007588T5 (de) 2021-04-26 2021-04-26 Halbleitervorrichtung
CN202180097332.4A CN117242580A (zh) 2021-04-26 2021-04-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016615 WO2022230014A1 (ja) 2021-04-26 2021-04-26 半導体装置

Publications (1)

Publication Number Publication Date
WO2022230014A1 true WO2022230014A1 (ja) 2022-11-03

Family

ID=83846786

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016615 WO2022230014A1 (ja) 2021-04-26 2021-04-26 半導体装置

Country Status (5)

Country Link
US (1) US20240014206A1 (ja)
JP (1) JPWO2022230014A1 (ja)
CN (1) CN117242580A (ja)
DE (1) DE112021007588T5 (ja)
WO (1) WO2022230014A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014167824A1 (ja) * 2013-04-10 2014-10-16 株式会社デンソー 半導体装置
WO2015118714A1 (ja) * 2014-02-10 2015-08-13 トヨタ自動車株式会社 半導体装置
JP2017103400A (ja) * 2015-12-03 2017-06-08 富士電機株式会社 半導体装置
JP2019068036A (ja) * 2017-05-30 2019-04-25 富士電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577425B2 (ja) 2007-11-07 2010-11-10 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014167824A1 (ja) * 2013-04-10 2014-10-16 株式会社デンソー 半導体装置
WO2015118714A1 (ja) * 2014-02-10 2015-08-13 トヨタ自動車株式会社 半導体装置
JP2017103400A (ja) * 2015-12-03 2017-06-08 富士電機株式会社 半導体装置
JP2019068036A (ja) * 2017-05-30 2019-04-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022230014A1 (ja) 2022-11-03
US20240014206A1 (en) 2024-01-11
CN117242580A (zh) 2023-12-15
DE112021007588T5 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
JP5011748B2 (ja) 半導体装置
JP5218474B2 (ja) 半導体装置
JP2016167539A (ja) 半導体装置
JP6666292B2 (ja) 半導体装置
US10672761B2 (en) Semiconductor device
JP5589342B2 (ja) 半導体装置
CN111788682A (zh) 半导体装置
JP2020047750A (ja) 半導体装置
JP7192968B2 (ja) 半導体装置
JP2021034506A (ja) 半導体装置及びインバータ
JP2011134998A (ja) 半導体装置
JP6540563B2 (ja) 半導体装置
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
WO2022230014A1 (ja) 半導体装置
JP5678407B2 (ja) 半導体装置
JP6268038B2 (ja) 半導体装置およびそれを用いた電力変換装置
US11799023B2 (en) Semiconductor device
US11538802B2 (en) Semiconductor device including a switching element in a first element region and a diode element in a second element region
CN112151598A (zh) 半导体装置
WO2022172328A1 (ja) 半導体装置
JP7334678B2 (ja) 半導体装置
JP2015018950A (ja) 半導体装置
US20230170292A1 (en) Semiconductor device
JP2017139291A (ja) 半導体装置
WO2023053439A1 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939177

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023516870

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18254665

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180097332.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007588

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21939177

Country of ref document: EP

Kind code of ref document: A1