WO2021195974A1 - 显示基板及其测试方法 - Google Patents

显示基板及其测试方法 Download PDF

Info

Publication number
WO2021195974A1
WO2021195974A1 PCT/CN2020/082472 CN2020082472W WO2021195974A1 WO 2021195974 A1 WO2021195974 A1 WO 2021195974A1 CN 2020082472 W CN2020082472 W CN 2020082472W WO 2021195974 A1 WO2021195974 A1 WO 2021195974A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
circuit
control signal
electrically connected
sub
Prior art date
Application number
PCT/CN2020/082472
Other languages
English (en)
French (fr)
Inventor
赵吉平
都蒙蒙
董向丹
马宏伟
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202080000442.XA priority Critical patent/CN113811938B/zh
Priority to EP20920751.3A priority patent/EP4131226A4/en
Priority to PCT/CN2020/082472 priority patent/WO2021195974A1/zh
Priority to US17/434,972 priority patent/US20220328598A1/en
Publication of WO2021195974A1 publication Critical patent/WO2021195974A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示基板及其测试方法。该显示基板包括：衬底基板(10)、多条数据线(13)、多条数据引线(14)、第一测试电路(50)以及第二测试电路(60)。衬底基板(10)包括显示区(11)以及周边区(12)，显示区(11)包括像素阵列(30)，像素阵列(30)包括多个子像素(310)；第一测试电路(50)配置为在第一测试阶段对多个子像素(310)施加第一测试信号以进行第一测试；第二测试电路(60)配置为在第二测试阶段对多个子像素(310)施加第二测试信号以进行第二测试，第一测试电路(50)包括第一测试开关电路(510)以及第一测试控制信号施加电路(520)，第一测试控制信号施加电路(520)的第一测试控制信号垫(521)以及第一测试控制信号旁路(523)分别与第一测试开关电路(510)的控制端电连接，第一测试控制信号旁路(523)配置为与外接信号施加电路(70)电连接。

Description

显示基板及其测试方法 技术领域
本公开的实施例涉及一种显示基板及其测试方法。
背景技术
在显示行业，随着显示技术的不断发展，柔性有机发光二级管(Organic Light-Emitting Diode，OLED)显示面板的市场越来越大。OLED显示面板的一般制备工艺通常包括阵列制备工艺、发光材料蒸镀工艺、切割工艺、模组工艺等。在执行OLED显示基板的切割工艺之前，需要先对显示基板进行性能测试。阵列测试(Array Test,AT)作为一种重要的晶体管特性测试方法被广泛应用于OLED显示基板的制备工艺中，阵列测试的测试原理是利用阵列测试设备(Array Tester)的测试探针(Probe)去接触显示基板的邦定区的阵列测试接触垫(AT pad)，施加阵列测试信号，从而检测显示基板的像素电路的晶体管等的特性。在阵列测试之后，OLED显示基板还要进行点灯测试(Emitting Test,ET)，以测试显示基板的像素阵列显示黑白条画面、单色以及灰阶画面等方面的性能，从而提供显示性能的等级，进而提升产品良率。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板、多条数据线、多条数据引线、第一测试电路以及第二测试电路。衬底基板包括显示区以及周边区，其中，所述周边区位于所述显示区至少一侧，所述显示区包括像素阵列，所述像素阵列包括多个子像素；多条数据线位于所述显示区，配置为分别与所述多个子像素电连接以分别向所述多个子像素提供数据信号；多条数据引线位于所述周边区且与所述多条数据线分别电连接；第一测试电路位于所述周边区且位于所述多条数据引线的远离所述显示区的一侧，并与所述多条数据引线电连接，其中，所述第一测试电路配置为在第一测试阶段对所述多个子像素施加第一测试信号以进行第一测试；第二测试电路与所述第一测试电路以及所述多条数据引线电连接，所述第二测试电路配置为在第二测试阶段对所述多个子像素施加第二测试信号以进行第二测试，其中，所述第一测试电路包括第一测试开关电路以及第一测试控制信号施加电路，所述第一测试控制信号施加电路包括第一测试控制信号垫以及第一测试控制信号旁路，所述第一测试控制信号垫以及所述第一测试控制信号旁路分别与所述第一测试开关电路的控制端电连接，所述第一测试控制信号旁路配置为与外接信号施加电路电连接。
例如，在本公开一实施例提供的显示基板中，所述第一测试开关电路包括第一测试开关晶体管、第一测试控制信号线，所述第一测试控制信号垫通过所述第一测试控制信号线与所述第一测试开关晶体管的栅极电连接，所述第一测试开关晶体管的栅极作为所 述第一测试开关电路的控制端，所述第一测试控制信号旁路包括第一分压电路，所述第一分压电路的第一端与所述第一测试控制信号线电连接，所述第一分压电路的第二端与所述外接信号施加电路电连接。
例如，在本公开一实施例提供的显示基板中，所述第一测试控制信号旁路还包括至少一个第一静电释放单元，所述至少一个第一静电释放单元位于所述第一测试控制信号垫靠近所述第一测试开关电路的一侧，所述第一测试控制信号垫与所述第一静电释放单元电连接，所述第一分压电路位于所述第一静电释放单元的远离所述第一测试控制信号垫的一侧，并与所述第一静电释放单元电连接。
例如，在本公开一实施例提供的显示基板中，所述第一分压电路包括至少一个第一电阻，所述至少一个第一电阻的第一端与所述至少一个第一静电释放单元的数据信号输入端电连接，所述至少一个第一电阻的第二端通过数据信号传输线与所述第一测试控制信号线电连接。
例如，在本公开一实施例提供的显示基板中，所述至少一个第一电阻包括多个第一电阻，所述至少一个静电释放单元包括多个第一静电释放单元，所述多个第一电阻的每个的第一端与所述多个第一静电释放单元的每个电连接，其中，所述多个第一静电释放单元并列设置，所述多个第一电阻的每个的第二端与一条所述第一测试控制信号线电连接，连接所述多个第一电阻的多条所述第一测试控制信号线分别与一个所述第一测试开关晶体管的栅极电连接。
例如，在本公开一实施例提供的显示基板中，所述多个第一电阻的数量、多个所述第一测试控制信号线的数量以及多个所述第一静电释放单元的数量相等，其中，所述多个第一电阻的第一端与所述第一静电释放单元一一对应电连接，以及所述多个第一电阻的第二端与所述多个第一测试控制信号线一一对应电连接。
例如，在本公开一实施例提供的显示基板中，所述第一测试开关晶体管为P型薄膜晶体管或N型薄膜晶体管，以及所述外接信号施加电路用于施加使得所述第一测试开关晶体管截止的控制信号电压，使得所述第二测试电路工作时关断所述第一测试开关电路。
例如，在本公开一实施例提供的显示基板中，所述第二测试电路包括至少一个电压施加信号垫，所述电压施加信号垫与第一测试控制信号旁路电连接，并且所述电压施加信号垫用于在所述第二测试阶段与所述外接信号施加电路电连接，其中，所述第一测试控制信号旁路配置为接收所述控制信号电压，并向所述第一测试开关电路施加使得所述第一测试开关晶体管截止的控制信号电压。
例如，在本公开一实施例提供的显示基板中，所述第一测试控制信号施加电路还包括第一测试信号垫，所述第一测试开关晶体管的第一极与所述多个子像素电连接，所述第一测试开关晶体管的第二极被配置为与所述第一测试信号垫电连接。
例如，在本公开一实施例提供的显示基板中，所述第二测试电路包括至少一个第二测试开关电路，所述第二测试开关电路的第一端与所述多个子像素连接，所述第二测试开关电路的第二端配置为接收第二测试信号，以及所述第二测试开关电路的控制端配置 为接收第二测试控制信号。
例如，在本公开一实施例提供的显示基板中，所述第二测试电路还包括至少一个第二测试信号垫以及至少一个第二测试控制信号垫，所述第二测试开关电路的第一端配置为与所述多个子像素连接以提供第二测试信号，所述第二测试开关电路的第二端配置为与所述第二测试信号垫电连接以接收所述第二测试信号，以及所述第二测试开关电路的控制端配置为与所述第二测试控制信号垫电连接以接收所述第二测试控制信号。
例如，在本公开一实施例提供的显示基板中，所述第二测试电路还包括测试信号线，所述测试信号线与所述多个子像素电连接，所述测试信号线进一步与所述第二测试开关电路的第一端电连接以接收所述第二测试信号，进而将所述第二测试信号传输至所述多个子像素。
例如，在本公开一实施例提供的显示基板中，所述测试信号线还与所述第一测试电路电连接以将所述第一测试信号传输至所述多个子像素。
例如，在本公开一实施例提供的显示基板中，所述至少一个第二测试开关电路包括多个第二测试开关电路，所述多个第二测试开关电路的第一端通过所述测试信号线与所述多个子像素电连接，其中，多个第二测试开关电路位于同一列。
例如，在本公开一实施例提供的显示基板中，所述像素阵列还包括第一多路选择电路，所述第一多路选择电路包括第一端、第二端、第三端和至少一个控制端，所述第一多路选择电路配置为根据所述至少一个控制端接收的控制信号将所述第一端与所述第三端电连接或将所述第二端与所述第三端电连接；以及所述第一端与位于第一列的多个子像素电连接，所述第二端与位于第二列的多个子像素电连接，所述第三端与所述第一测试电路和所述第二测试电路电连接。
例如，在本公开一实施例提供的显示基板中，所述位于第一列的多个子像素包括彼此相邻的第一子像素和第二子像素，所述第一子像素发射第一原色光，所述第二子像素发射第二原色光；所述位于第二列的多个子像素包括彼此相邻的第三子像素和第四子像素，所述第三子像素和所述第四子像素发射第三原色光，其中，所述第一子像素至所述第四子像素构成一个像素单元。
本公开至少以实施例还提供一种显示基板的测试方法，该显示基板的测试方法包括：在第一测试阶段，利用第一测试电路对像素阵列的多个子像素进行第一测试；以及在第二测试阶段，利用第二测试电路对所述多个子像素进行第二测试，同时外接信号施加电路通过第一测试控制信号旁路向所述第一测试电路的第一测试开关电路施加控制信号电压，以使得所述第一测试开关电路处于截止状态。
例如，本公开一实施例提供的测试方法还包括：在第二测试阶段，将所述外接信号施加电路与所述第二测试电路的电压施加信号垫电连接，以及向所述第一测试控制信号旁路传输所述控制信号电压，其中，所述电压施加信号垫与所述第一测试控制信号旁路电连接。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一实施例提供的一种显示基板的示意图；
图2A为本公开一实施例提供的图1中A1区域的放大示意图；
图2B为本公开一实施例提供的第二测试阶段图1中A1区域的放大示意图；
图3为本公开一实施例提供的图1中的显示基板的一个示例的原理图；
图4为本公开一实施例提供的第一测试开关电路在图1中A2区域的电路示意图；
图5为本公开一实施例提供的第一测试控制信号旁路的原理图；
图6A为本公开一实施例提供的第一测试控制信号旁路的电路示意图；
图6B为本公开另一实施例提供的第一测试控制信号旁路的电路示意图；
图7为本公开一实施例提供的第二测试电路在图1中A3区域的电路示意图；以及
图8为本公开一实施例提供的一种显示基板的测试方法的方法流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同。为了描述方便，在部分附图中，给出了“上”、“下”、“前”、“后”，本公开的实施例中，竖直方向为从上到下的方向，竖直方向为重力方向，水平方向为与竖直方向垂直的方向，从右到左的水平方向为从前到后的方向。
在显示基板进行阵列测试的过程中，阵列测试设备通过与阵列测试接触垫连接的测试探针，将测试信号传输至阵列测试接触垫。阵列测试接触垫与控制阵列测试的开关电路电连接，阵列测试的开关电路与显示区的多个子像素电连接。阵列测试接触垫将测试信号经控制阵列测试的开关电路传输至显示区的多个子像素进行测试。显示面板进行模组工艺之前，阵列测试阶段所用的阵列测试的开关电路还保留在显示基板中，在之后对显示基板进行点灯测试阶段的过程中，控制阵列测试的开关电路的晶体管的栅极控制信号处于浮动(floating)状态，将导致开关电路的不同列的数据信号相互串扰，从而在显示区出现暗竖条纹不良的现象，影响显示面板的点灯测试的准确度，也会影响显示面板 的产品良率。
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板、多条数据线、多条数据引线、第一测试电路以及第二测试电路。衬底基板包括显示区以及周边区，周边区位于显示区至少一侧，显示区包括像素阵列，像素阵列包括多个子像素；多条数据线位于显示区，配置为分别与多个子像素电连接以分别向多个子像素提供数据信号；多条数据引线位于周边区且与多条数据线分别电连接；第一测试电路位于周边区且位于多条数据引线的远离显示区的一侧，并与多条数据引线电连接，第一测试电路配置为在第一测试阶段对多个子像素施加第一测试信号以进行第一测试；第二测试电路与第一测试电路以及多条数据引线电连接，第二测试电路配置为在第二测试阶段对多个子像素施加第二测试信号以进行第二测试，第一测试电路包括第一测试开关电路以及第一测试控制信号施加电路，第一测试控制信号施加电路包括第一测试控制信号垫以及第一测试控制信号旁路，第一测试控制信号垫以及第一测试控制信号旁路分别与第一测试开关电路的控制端电连接，第一测试控制信号旁路配置为与外接信号施加电路电连接。
上述实施例提供的显示基板中，通过第一测试控制信号旁路分别与第一测试开关电路的控制端电连接，以及与外接信号施加电路电连接，在第二测试阶段，外接信号施加电路通过第一测试控制信号旁路向第一测试开关电路施加使得第一测试开关电路关断的控制信号电压将第一测试开关电路在第二测试阶段关断，从而消除在第二测试阶段，第一测试开关电路的控制信号处于浮动状态导致的第一测试开关电路的不同列间的信号相互串扰现象，进而消除显示区出现暗竖条纹的问题，有利于提高显示面板的阵列测试的准确度以及显示面板的产品良率。
本公开至少一实施例还提供一种适用于上述显示基板的测试方法，该测试方法包括：在第一测试阶段，利用第一测试电路对像素阵列的多个子像素进行第一测试；以及在第二测试阶段，利用第二测试电路对多个子像素进行第二测试，同时外接信号施加电路通过第一测试控制信号旁路向第一测试电路的第一测试开关电路施加控制信号电压，以使得第一测试开关电路处于截止状态。
下面结合附图对本公开的实施例及其示例进行详细说明。
例如，图1为本公开一实施例提供的一种显示基板的示意图；图2A为本公开一实施例提供的图1中A1区域的放大示意图；图2B为本公开一实施例提供的第二测试阶段图1中A1区域的放大示意图。
如图1所示，该显示基板包括衬底基板10。该显示基板例如为在制备过程中完成了像素阵列的制备且在进行切割工艺之前的母板，在对该显示基板进行测试工艺之后，再将测试阶段用到的电路单元、连接线等切割掉，以制备用于最终产品的显示面板。
如图1所示，衬底基板10包括显示区11以及周边区12。周边区12位于显示区11的至少一侧，例如，周边区12围绕显示区11的四周，并且在显示区11下方占用的区域(排布有最多电路单元、连接线等的区域)最大。显示区11包括像素阵列30，像素阵列30包括多个子像素310，以用于执行显示区11的显示功能。例如，多个子像素310阵列 排布，包括多行和多列。
如图1所示，显示基板还包括位于显示区11的多条数据线13，多条数据线13配置为分别与多列中的子像素310电连接，以分别向该多列中的子像素310提供数据信号，以控制和驱动多个子像素310实现对画面的显示。例如，多条数据线13中的每一条连接位于同一列(例如，列方向指的是图1中的竖直方向)的子像素310。显示基板还包括位于周边区12的多条数据引线14，多条数据引线14分别与多条数据线13一一对应电连接。也就是说，数据引线14的靠近显示区11的一端与数据线13电连接，数据引线14的远离显示区11的另一端延伸到周边区12的远离显示区11的一侧，以连接周边区12中的其他电路，从而将其它电路的信号，例如数据信号施加给多个子像素310。
例如，继续如图1所示，显示基板还可以包括位于显示区11的多条栅线15，沿水平方向延伸并被配置为向像素阵列提供扫描信号。多条栅线15与像素阵列30相连，例如，多条栅线15的每条与位于同一行的像素阵列30的子像素310相连。
继续如图1所示，显示基板还位于周边区的第一测试电路50以及第二测试电路60。
第一测试电路50位于多条数据引线14的远离显示区11的一侧，并与多条数据引线14电连接。第一测试电路50配置为在第一测试阶段(即，阵列测试)通过多条数据引线14对多个子像素310施加第一测试信号以进行第一测试。例如，第一测试信号为数据信号，可以用于检测显示基板的子像素的像素电路等的性能。
第二测试电路60与多条数据引线14电连接，并由此与第一测试电路50电连接。第二测试电路60配置为在第二测试阶段(即，点灯测试)通过多条数据引线14对多个子像素310施加第二测试信号以进行第二测试。例如，第二测试信号也为数据信号，多个子像素310接收第二测试信号以显示至少一个第二测试画面，从而测试显示基板的像素阵列30显示黑白画面、单色以及灰阶画面等方面的性能。
由于第一测试电路50以及第二测试电路60均与多条数据引线14电连接，因此在第一测试阶段和第二测试阶段中需要避免第一测试电路50以及第二测试电路60彼此之间的串扰；例如，第一测试电路50以及第二测试电路60各自包括开关电路和测试信号施加电路，并且通过控制开关电路来将外接信号施加电路与数据引线14之间的电连接或断开。
显示基板还包括信号接入单元20，位于第一测试电路50靠近显示区11的一侧，信号接入单元20与第一测试电路50电连接以及与多条数据引线14电连接，以从第一测试电路50接收数据信号，并且将所接收的第一测试电路50的信号，例如数据信号分别通过多条数据引线14施加到多个子像素310。例如，信号接入单元20包括多个接入垫，用于邦定柔性印刷电路板(FPC,Flexible Printed Circuit)。
如图1所示，第一测试电路50包括第一测试开关电路510以及第一测试控制信号施加电路520。第一测试开关电路510位于信号接入单元20与第一测试控制信号施加电路520之间，第一测试控制信号施加电路520与第一测试开关电路510电连接。第一测试控制信号施加电路520用于被施加控制信号以控制第一测试开关电路510在第一测试阶段 被导通，以及在第一测试阶段完成之后的第二测试阶段被关断。
如图2A所示，第一测试控制信号施加电路520包括第一测试控制信号垫521、第一测试信号垫522以及第一测试控制信号旁路523。第一测试信号垫522用于接收第一测试信号。第一测试控制信号垫521以及第一测试控制信号旁路523分别与第一测试开关电路510的控制端电连接，第一测试开关电路510用于被施加信号以控制第一测试开关电路510在第一测试阶段被导通，以将第一测试信号垫522与对应的数据引线14电连接，以及在第一测试阶段完成之后的第二测试阶段被关断，以将第一测试信号垫522与对应的数据引线14断开，从而可以避免信号相互串扰现象。
进一步的，如图2B所示，第一测试控制信号旁路523配置为能够与外接信号施加电路70电连接。例如，外接信号施加电路70可以实现为点灯测试设备的测试探针，测试探针以按压(例如扎针)的方式与第一测试控制信号旁路523电连接，以在第二测试阶段，向第一测试电路50施加使得第一测试开关电路510关断的控制信号电压，以避免对第二测试阶段带来信号串扰等不良影响。
上述实施例提供的显示基板中，在第二测试阶段，外接信号施加电路70通过第一测试控制信号旁路523向第一测试开关电路510施加使得第一测试开关电路510关断的控制信号电压，以将第一测试开关电路510在第二测试阶段关断，从而使得第一测试开关电路510处于确定的状态，消除在第二测试阶段，第一测试开关电路510的控制信号处于浮动状态导致的第一测试开关电路510的不同列间的信号相互串扰现象，进而在消除显示区出现暗竖条纹的问题，有利于提高显示面板的阵列测试的准确度以及显示面板的产品良率。
例如，图3为本公开一实施例提供的图1中的显示基板的一个示例的原理图；图4为本公开一实施例提供的第一测试开关电路在图1中A2区域的电路示意图。
如图3以及图4所示，第一测试开关电路510包括第一测试开关晶体管511以及第一测试控制信号线515。例如，第一测试开关晶体管511以及第一测试控制信号线515一一对应电连接，且数量相同。每个第一测试开关晶体管511的栅极512与一条第一测试控制信号线515电连接。第一测试开关晶体管511的栅极512作为第一测试开关电路510的控制端。第一测试控制信号垫521通过第一测试控制信号线515与第一测试开关晶体管511的栅极512电连接，以在第一测试阶段向与第一测试开关晶体管511的栅极512提供使得第一测试开关晶体管511导通的控制信号。例如，当第一测试开关晶体管511为P型晶体管时，使得第一测试开关晶体管511导通而在第一测试控制信号垫521施加的控制信号为低电平信号，相应地使得第一测试开关晶体管511截止而在第一测试控制信号垫521施加的控制信号为高电平信号(高电平信号的电平高于低电平信号的电平)。
例如，如图3以及图4所示，第一测试开关晶体管511以及第一测试控制信号线515的数量相同。图中示出了6个第一测试开关晶体管511以及对应的6条第一测试控制信号线515，由此对应于显示区11中的多列子像素310。本公开实施例不以第一测试开关晶体管511以及第一测试控制信号线515的数量为限。
例如，在图4中示出了第一测试开关电路510的第一测试开关晶体管511以及第一测试控制信号线515的电路结构。第一测试开关电路510的6条第一测试控制信号线515在水平方向上并列设置，每条第一测试控制信号线515分别与每个第一测试开关晶体管511的栅极512电连接，以对该第一测试开关晶体管511的栅极512提供控制信号。连接相邻的两条第一测试控制信号线515的两个第一测试开关晶体管511共用一个第一测试半导体层519，分别采用该第一测试半导体层519的不同部分作为各自的有源层，例如，图3中最下方(远离第一测试开关晶体管511)的两条第一测试控制信号线515连接的两个第一测试开关晶体管511共用一个第一测试半导体层519，以减少布线空间。也就是说，两个第一测试开关晶体管511为一组并列设置。第一测试开关晶体管511还包括第一极513以及第二极514，第一极513以及第二极514在竖直方向上并列设置，分别位于栅极512的两侧并与第一测试半导体层519电连接。图4中位于两侧的共用一个第一测试半导体层519的两个第一测试开关晶体管511共用一个第二极514，位于中间的两个第一测试开关晶体管511的两个第二极514分开设置。
图4示出了多个过孔516(灰色圆圈表示)用于使得位于不同层的元件连接在一起。例如，第一测试开关晶体管511的第一极513以及第二极514分别通过3个过孔516(图4中所示的)与第一测试半导体层519连接。又例如，第一测试开关晶体管511的栅极512通过过孔516与第一测试控制信号线515连接。
例如，如图4所示，第一测试开关电路510还包括第一测试信号线517以及第二测试信号线518。例如，图中6条第一测试信号线517分别电连接6个第一测试开关晶体管511的第一极513。第一测试信号线517的数量与第一测试开关晶体管511的数量相同。第二测试信号线518分别与第一测试开关晶体管511的第二极514电连接，以提供信号，例如数据信号至第一测试开关晶体管511。
需要说明的是，这里的第一极、第二极分别表示第一测试开关晶体管511的源极、漏极；并且，在不同示例中，第一极以及第二极就位置等可以互换。
例如，在一些示例中，第一测试控制信号线515的数量与第一测试开关晶体管511的数量相同。在其它示例中，第一测试控制信号线515的数量也可以根据显示面板的设计需求改为5个、7个、8个等，本公开实施例不以此为限。
例如，在本实施例中，第一测试开关晶体管511为P型薄膜晶体管，所以，向第一测试开关晶体管511的栅极施加高电平信号时，第一测试开关晶体管511被截止，而向第一测试开关晶体管511的栅极施加低电平信号时，第一测试开关晶体管511被导通。例如，在其它实施例中，第一测试开关晶体管511还可以为N型薄膜晶体管，此时，向第一测试开关晶体管511的栅极施加高电平信号时，第一测试开关晶体管511被导通，而向第一测试开关晶体管511的栅极施加低电平信号时，第一测试开关晶体管511被截止。
例如，第一测试开关晶体管511的第一测试半导体层519的的材料可以包括多晶硅、氧化物半导体(例如，氧化铟镓锌)或非晶硅(a-Si:H)。第一测试开关晶体管511可以 为多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管等。
例如，在一些示例中，如图2B以及图3所示，第一测试控制信号旁路523包括第一分压电路524。第一分压电路524的第一端与第一测试控制信号线515电连接，第一分压电路524的第二端与外接信号施加电路70连接，以在第二测试阶段向与第一测试开关晶体管511的栅极512提供使得第一测试开关晶体管511截止的控制信号。例如，在第一测试开关晶体管511为P型晶体管的情形，当外接信号施加电路70的控制信号电压为高电压时，第一分压电路524可以起到分压作用，防止由于该控制信号电压产生的电流过高，从而保护第一测试开关电路510。
例如，在一些示例中，控制信号电压可以选择电压范围约为+6V至+8V的时钟信号，例如，还可以约为+7V的时钟信号。需要说明的是，“约”字表示，控制信号电压的数值可以在其例如±25％(再例如±10％)范围内变化。
例如，如图3所示，第一测试控制信号旁路523的第一分压电路524包括至少一个第一电阻525。至少一个第一电阻525分别与第一测试控制信号线515电连接，以及在第二测试阶段进一步与外接信号施加电路70电连接，以在第二测试阶段，在向第一测试开关晶体管511传输控制信号电压时，起到分压作用。例如，第一电阻525例如可以通过半导体材料制备，例如与前述第一测试开关晶体管511的有源层在同一构图工艺中通过相同的材料形成，并且第一电阻525通过离子掺杂工艺后具有导电性。
例如，在一些示例中，如图3所示，第一测试控制信号旁路523还包括至少一个第一静电释放单元530。至少一个第一静电释放单元530位于第一测试控制信号垫521的靠近第一测试开关电路510的一侧。
图6A为本公开一实施例提供的第一测试控制信号旁路的电路示意图。如图6A所示，至少一个第一静电释放单元530与第一测试控制信号垫521一一对应电连接。第一静电释放单元530用于去除第一测试电路50中的静电，以保证第一测试电路50的信号稳定性。第一分压电路524位于第一静电释放单元530的远离第一测试控制信号垫521的一侧，并与第一静电释放单元530电连接。该至少一个第一电阻525的第一端5251与至少一个第一静电释放单元530的信号输入端电连接，即，第一电阻525的第一端5251与第一静电释放单元530的信号输入端一一对应电连接。该至少一个第一电阻525的第二端5252通过数据信号传输线533与第一测试控制信号线515电连接。第一测试控制信号垫521也通过数据信号传输线533与第一测试控制信号线515电连接以减少布线空间，同时还可以通过第一静电释放单元530去除静电。
例如，在一些示例中，图5为本公开一实施例提供的第一测试控制信号旁路的原理图，如图5所示，第一静电释放单元530包括第一薄膜晶体管531、第二薄膜晶体管532、第一信号线534以及第二信号线535。第一薄膜晶体管531分别与数据信号传输线533和第一信号线534相连，第二薄膜晶体管532分别与数据信号传输线533和第二信号线535相连。例如，第一薄膜晶体管531的源漏电极其中之一被选择来与其栅极短接，形成二极管结构，以具有单向导通特性；第二薄膜晶体管532的源漏电极其中之一与其栅极 短接，形成二极管结构，以具有单向导通特性。第一信号线534以及第二信号线535被配置为分别去除数据信号传输线533中的正的以及负的静电荷。
例如，如图5所示，第一信号线534和第二信号线535之一被配置为导出数据信号传输线533上的负的静电荷，第一信号线534和第二信号线535之另一被配置为导出数据信号传输线533上的正的静电荷。例如，第一信号线534可被输入高电平信号，为高电平信号线，导出数据信号传输线533上的正的静电荷，且第二信号线535可被输入低电平信号，为低电平信号线，导出数据信号传输线533上的负的静电荷。
例如，在一些示例中，如图3以及图6A所示，第一分压电路524的至少一个第一电阻525包括多个第一电阻525，至少一个静电释放单元530包括多个第一静电释放单元530。多个第一电阻525的每个的第一端5251与多个第一静电释放单元530的每个电连接，多个第一静电释放单元530并列设置并分别与第一测试控制信号垫521通过数据信号传输线533电连接。多个第一电阻525的每个的第二端5252与一条第一测试控制信号线515通过数据信号传输线533电连接，连接多个第一电阻525的多条第一测试控制信号线515分别与一个第一测试开关晶体管511的栅极512电连接，以向第一测试开关晶体管511的栅极512提供控制信号电压。
例如，图6B为本公开另一实施例提供的第一测试控制信号旁路的电路示意图，如图6B中所示的，多个第一电阻525的数量为6个，多个第一静电释放单元530的数量为6个，以分别连接6个第一测试开关晶体管511的栅极512。例如，多个第一静电释放单元530通过第一信号线534以及第二信号线535电连接。通过第一信号线534和第一静电释放单元530电连接，通过第二信号线535与第一静电释放单元530电连接，使得数据信号传输线533上的静电被去除。在本实施例中，直接将第一电阻525搭接在第一静电释放单元530的电路上，给显示基本的电路结构带来的变动较小，同时也达到了分压的目的。
例如，在一些示例中，如图6B所示，第二测试电路50还可以包括其它虚拟静电释放单元530a，虚拟静电释放单元530a上没有连接第一电阻515。虚拟静电释放单元530a位于第一静电释放单元530的所在列的两侧，并分别与第一测试控制信号垫521电连接。需要说明的是，虚拟静电释放单元530a基于电路的均匀性考虑增加的结构，并不工作也没有与其他线路连接。
例如，在其它实施例中，多个第一电阻525的数量、多个第一测试控制信号线515的数量以及多个第一静电释放单元530的数量相等。多个第一电阻525的第一端5251与第一静电释放单元530一一对应电连接，以及多个第一电阻525的第二端5252与多个第一测试控制信号线515一一对应电连接。例如，多个第一电阻525的数量、多个第一测试控制信号线515的数量以及多个第一静电释放单元530的数量还可以为5个、7个、8个等，本公开实施例不以此为限。
例如，如图6A所示，第一薄膜晶体管531包括第一电极5311、第二电极5312。第一电极5311和第二电极5312之一与数据信号传输线533相连，第一电极5311和第二电 极5312之另一与第一信号线534相连。第二薄膜晶体管532包括第三电极5321和第四电极5322，第三电极5321和第四电极5322之一与数据信号传输线533相连，第三电极5321和第四电极5322之另一与第二信号线535相连。数据信号传输线533分别与第一信号线534和第二信号线535交叉。第一薄膜晶体管531还包括第一栅极5313，第一电极5311和第二电极5312之一与第一栅极5313短接，形成二极管结构。第二薄膜晶体管532还包括第二栅极5323，第三电极5321和第四电极5322之一与第二栅极5323短接，形成二极管结构。本公开实施例以第二电极5312与第一栅极5313短接，第四电极5322与第二栅极5323短接为例进行说明。第一薄膜晶体管531还包括第一半导体层5314，第一电极5311和第二电极5312分别与第一半导体层5314电连接。第二薄膜晶体管532还包括第二半导体层5324，第三电极5321和第四电极5322分别与第二半导体层5324电连接。
图6A示出了多个过孔538(图中以灰色圆圈示出)用于使得位于不同层的元件连接在一起。例如，第一电阻525的第一端5251通过过孔538与第一静电释放单元530连接，第一电阻525的第二端5252通过过孔538与数据信号传输线533连接。又例如，第一薄膜晶体管531的第一电极5311和第二电极5312分别通过过孔538与第一半导体层5314连接。
例如，在一些示例中，如图6A所示，第一静电释放单元530还可以包括两个第一薄膜晶体管531，一个第一薄膜晶体管531位于另一个第一薄膜晶体管531远离所述显示区11的一侧。提供两个第二薄膜晶体管532，一个第二薄膜晶体管532位于另一个第二薄膜晶体管532远离所述显示区11的一侧。为了提高第一静电释放单元530导出静电的能力，两个第一薄膜晶体管531并联，形成两级保护；两个第二薄膜晶体管532并联，形成两级保护。
例如，如图6A所示，第一电阻525的第一端5251与第一信号线534相连，第一电阻525的第二端5252与数据信号传输线533相连。第一信号线534传输的控制信号电压可以经第一电阻525分压之后通过数据信号传输线533传输至第一测试开关电路510，以在第二测试阶段关断第一测试开关电路510。
例如，在一些示例中，如图2B所示，第二测试电路60包括至少一个电压施加信号垫620，电压施加信号垫620与第一测试控制信号旁路523电连接，并且电压施加信号垫620用于在第二测试阶段与外接信号施加电路70电连接。第一测试控制信号旁路523配置为接收控制信号电压，并向第一测试开关电路510施加使得第一测试开关晶体管510关断的控制信号电压。例如，至少一个电压施加信号垫620包括两个电压施加信号垫620，其中一个电压施加信号垫620与第一信号线534相连，以在第二测试阶段向第一测试开关电路510传输控制信号电压，例如控制信号电压为高电平信号。另一个电压施加信号垫620与第二信号线535相连，用于传输低电平信号，用于在第一测试阶段去除第一测试控制信号垫521通过数据信号传输线533向第一测试开关电路510提供第一测试控制信号时所带来的静电。在第二测试阶段，阵列测试设备的测试探针，测试探针以例如扎针的方式与连接第一信号线534的电压施加信号垫620电连接，以向第一测试开关电路 510施加使得第一测试开关电路510关断的控制信号电压。
例如，在一些示例中，如图3以及图4所示，第一测试开关晶体管511的第一极513通过第一测试信号线517与多个子像素310电连接，第一测试开关晶体管511的第二极514被配置为通过第二测试信号线518与第一测试信号垫522电连接。在第一测试阶段，利用阵列测试设备的测试探针去接触第一测试信号垫522，以提供第一测试信号用于检测显示基板的像素阵列中栅线、数据线等的性能。
例如，在一些示例中，如图1以及图3所示，第二测试电路60包括至少一个第二测试开关电路610，第二测试开关电路610位于显示区110与信号接入单元20之间。第二测试开关电路610的第一端611与多个子像素310连接，第二测试开关电路610的第二端612配置为接收第二测试信号，以及第二测试开关电路610的控制端配置为接收第二测试控制信号，以检测显示基板的像素阵列30显示黑白画面、单色以及灰阶画面等方面的性能。
例如，在一些示例中，如图3所示，至少一个第二测试开关电路610可以包括多个在水平方向上并列设置的第二测试开关电路610。多个第二测试开关电路610(图中示出的)的第一端611与多个子像素310电连接，以减少布线空间。
需要说明的是，第二测试电路60还可以包括不与子像素310电连接的其他第二测试开关电路，本公开实施例不以此为限。
例如，在一些示例中，如图3所示，第二测试电路60还包括至少一个第二测试信号垫614以及至少一个第二测试控制信号垫615。例如，第二测试电路60的至少一个第二测试信号垫614可以包括多个第二测试信号垫614，第二测试电路60的至少一个第二测试控制信号垫615可以包括多个第二测试控制信号垫615。例如，多个第二测试信号垫614以及多个第二测试控制信号垫615可以排布为一列或一行。需要说明的是图3中所示的多个第二测试信号垫614以及多个第二测试控制信号垫615的位置以及排布方向是为了示出连接关系而示意的，并不代表实际产品中的位置以及排布方向。
例如，继续如图3所示，第二测试开关电路610的第一端611配置为通过数据引线14以及数据线13与例如一列或多列中的多个子像素310连接以提供第二测试信号。第二测试开关电路610的第二端612配置为与第二测试信号垫614电连接以接收第二测试信号(例如用于驱动子像素310发光的数据信号)，以及第二测试开关电路610的控制端613配置为与第二测试控制信号垫615电连接以接收第二测试控制信号。例如，在第二测试阶段，利用点灯测试设备的测试探针去接触第二测试信号垫614以及第二测试控制信号垫615，以提供第二测试信号以及第二测试控制信号。
例如，如图3以及图7所示，第二测试电路60还包括测试信号线616。例如，如图所示的，测试信号线616可以为多条。测试信号线616在竖直方向上并列设置。测试信号线616通过数据引线14以及数据线13与例如一列或多列中的多个子像素310电连接，测试信号线616进一步与第二测试开关电路610的第一端611电连接以接收第二测试信号，进而将第二测试信号通过数据引线14以及数据线13传输至与之连接的一列或多列 中的多个子像素310，并且测试信号线616进一步与第一测试电路50电连接，以通过数据引线14以及数据线13将第一测试信号传输至与之连接的一列或多列中的多个子像素310。
例如，如图3以及图7所示，第二测试开关电路610包括至少一个第二测试开关晶体管617。例如，至少一个第二测试晶体管617可以包括两个在竖直方向上位于同一列的第二测试晶体管617。本公开实施例中以其中一个第二测试晶体管617为例进行说明。第二测试晶体管617包括栅极6171、半导体层6174、第一极6172以及第二极6173。第一极6172以及第二极6173分别与半导体层6174相连。需要说明的是，第一极6172以及第二极6173分别表示第二测试晶体管617的源极以及漏极，并且在其它实施例中，第一极6172以及第二极6173就位置等可以互换。第二测试晶体管617的栅极6171与第二测试控制信号线618相连，第二测试控制信号线618还与第二测试控制信号垫615相连，以向第二测试晶体管617提供第二测试控制信号。第二测试晶体管617的第二极6173与第二测试数据信号线619相连，第二测试数据信号线619还与第二测试信号垫615相连，以向第二测试晶体管617提供第二测试信号。第二测试晶体管617的第一极6172与测试信号线616相连，以将第二测试信号传输至多个子像素310。
图7示出了多个过孔6175(图中以白色圆圈示出)用于使得位于不同层的元件连接在一起。例如，第二测试晶体管617的第一极6172以及第二极6173分别通过过孔6175与半导体层6174连接，第二测试晶体管617的栅极6171通过过孔6175与第二测试控制信号线618连接。
例如，在一些示例中，如图3所示，像素阵列30还包括第一多路选择电路40。第一多路选择电路40包括第一端41、第二端42、第三端43和至少一个控制端44。例如，至少一个控制端44可以包括两个控制端44，本公开实施例不以此为限。第一多路选择电路40配置为根据控制端44接收的控制信号将第一端41与第三端43电连接或将第二端42与第三端43电连接。第一端41与位于第一列的多个子像素310电连接，以在第一端41与第三端43电连接时向位于第一列的多个子像素310提供数据信号。第二端42与位于第二列的多个子像素310电连接，以在第二端42与第三端43电连接时向位于第一列的多个子像素310提供数据信号。该数据信号可以使子像素310发光，以显示画面，例如，数据信号可以使某个预定的数值，例如对应255、127等灰阶。第三端43与第一测试电路50和第二测试电路60电连接，以将第一测试信号以及第二测试信号，在第一端41与第三端43电连接或第二端42与第三端43电连接时提供至第一列或第二列的多个子像素310。
例如，在一些示例中，如图3所示，位于第一列的多个子像素310包括彼此相邻的第一子像素311和第二子像素312。第一子像素311发射第一原色光，第二子像素312发射第二原色光。位于第二列的多个子像素310包括彼此相邻的第三子像素321和第四子像素322，第三子像素321和第四子像素322发射第三原色光。第一子像素311至第四子像素322构成一个像素单元。例如，第一原色光为蓝光、第二原色光为红光、第三原 色光为绿光。
例如，在一些示例中，如图3所示，多个子像素310的每个可以包括发光元件以及用于驱动该发光元件发光的像素电路。例如，像素电路在数据线13提供的数据信号(包括第一测试信号、第二测试信号等)以及栅线15提供的扫描信号等的控制下产生发光驱动电流，该发光驱动电流使得发光元件可以发射红光、绿光、蓝光，或可以发白光等。例如，像素电路包括常规的7T1C(即七个晶体管和一个电容)像素电路，该七个晶体管包括至少一个开关晶体管和一个驱动晶体管，该开关晶体管的栅极与栅线15电连接以接收扫描信号，该开关晶体管的源极或漏极与数据线13连接以接收数据信号；在不同的实施例中，该像素电路还可以进一步包括补偿电路，该补偿电路包括内部补偿电路或外部补偿电路，补偿电路可以包括晶体管、电容等。例如，根据需要，该像素电路还可以包括复位电路、发光控制电路、检测电路等。本公开的实施例对于第一发光元件的类型、像素电路的具体结构不作限制。
例如，本公开实施例提供的显示基板可以为有机发光二极管(OLED)显示基板或者量子点发光二极管(QLED)显示基板等显示基板，对应地子像素中的发光元件为OLED和QLED且该发光元件包括发光层，本公开的实施例对显示基板的具体种类不做限定。
例如，在显示基板为有机发光二极管显示基板的情形，发光层可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以根据设计发红光、绿光、蓝光，或可以发白光等。例如，发光层可以包括多个发光子层。并且，根据实际不同需要，在不同的示例中，发光元件还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。
例如，在显示基板为量子点发光二极管(QLED)显示基板的情形，第发光层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
本公开至少一实施例还提供一种显示基板的测试方法，图8为本公开一实施例提供的一种显示基板的测试方法的方法流程图，如图8所示，该测试方法包括步骤S100以及步骤S200。本公开的实施例对于步骤S100以及步骤S200的先后顺序没有限制，也即，步骤S200可以先于步骤S100执行，或者在其之后执行。
步骤S100：在第一测试阶段，利用第一测试电路对像素阵列的多个子像素进行第一测试。
步骤S200：第二测试阶段，利用第二测试电路对多个子像素进行第二测试，同时外接信号施加电路通过第一测试控制信号旁路向第一测试电路的第一测试开关电路施加控制信号电压，以使得第一测试开关电路处于截止状态。
例如，在本公开的至少一个示例中，如图1以及图3所示，第一测试电路50通过电连接的多条数据引线14以及多条数据线13与多个子像素310电连接。第一测试电路50包括第一测试开关电路510以及第一测试控制信号施加电路520。第一测试控制信号施加 电路520包括第一测试控制信号垫521以及第一测试信号垫522。第一测试控制信号垫521通过第一测试控制信号线515与第一测试开关电路510的控制端电连接，第一测试信号垫522通过第二测试信号线518与第一测试开关电路510电连接。
像素阵列30还包括第一多路选择电路40。第一多路选择电路40的第一端41以及第二端42分别与位于不同列的子像素310电连接，第一多路选择电路40的第三端43与第二测试电路60的测试信号线616电连接。第一多路选择电路40的控制端44配置为接收控制信号，使得第一多路选择电路40根据控制端44接收的控制信号将第一端41与第三端43电连接或将第二端42与第三端43电连接，从而使得相应的信号，例如数据信号可以被施加至多个子像素310。
在第一测试阶段，利用阵列测试设备的测试探针去接触第一测试控制信号垫521以及第一测试信号垫522，以在第一测试阶段向与第一测试开关电路510提供第一测试控制信号以及第一测试信号，相应地第一多路选择电路40在控制端44接收的控制信号的控制下导通，以允许第一测试信号被施加至像素阵列30中的数据线13上，从而可以检测显示基板的多个子像素310的特性，由此进行第一测试。
例如，在本示例中，如图2B以及图3所示，第一测试控制信号旁路523配置为与外接信号施加电路70电连接。第二测试电路60包括至少一个第二测试开关电路610、第二测试信号垫614以及第二测试控制信号垫615。第二测试开关电路610的第一端611通过测试信号线616与第一多路选择电路40的第三端43，进而与多个子像素310连接，第二测试开关电路610的第二端612配置为与第二测试信号垫614电连接以接收第二测试信号。第二测试开关电路610的控制端613配置为与第二测试控制信号垫615电连接以接收第二测试控制信号。
在第二测试阶段，例如，外接信号施加电路70可以实现为点灯测试设备的测试探针，测试探针与第一测试控制信号旁路523接触，以向第一测试电路50施加使得第一测试开关电路510关断的控制信号电压。同时，点灯测试设备的测试探针还与第二测试信号垫614以及第二测试控制信号垫615接触，以提供第二测试信号以及第二测试控制信号，对应地第一多路选择电路40在控制端44接收的控制信号的控制下导通，以允许第二测试信号被施加至像素阵列30中的数据线13上，以检测显示区11的显示特性，由此进行第二测试。
本公开至少一实施例提供的显示基板的测试方法，在第二测试阶段，通过第一测试控制信号旁路向第一测试电路的第一测试开关电路施加控制信号电压，以使得第一测试电路处于截止状态，从而消除在第二测试阶段，第一测试开关电路的控制信号处于浮动状态导致的第一测试开关电路的不同列间的信号相互串扰现象，进而在消除显示区出现暗竖条纹的问题，有利于提高显示面板的阵列测试的准确度以及显示面板的产品良率。
例如，在本公开的一些示例中，测试方法还包括：在第二测试阶段，将外接信号施加电路与第二测试电路的电压施加信号垫电连接，以及向第一测试控制信号旁路传输控制信号电压。电压施加信号垫与第一测试控制信号旁路电连接，从而可以将电压施加信 号垫上施加的控制信号电压向第一测试控制信号旁路传输。
例如，在本示例中，如图2B以及图7所示，第二测试电路60包括压施加信号垫620，电压施加信号垫620与第一测试控制信号旁路523电连接，并且电压施加信号垫620用于在第二测试阶段与外接信号施加电路70电连接。第一测试控制信号旁路523配置为接收控制信号电压，并向第一测试开关电路510施加使得第一测试开关电路510截止的控制信号电压。在第二测试阶段，阵列测试设备的测试探针，测试探针以扎针的方式与电压施加信号垫620接触，以向第一测试开关电路510施加使得第一测试开关电路510关断的控制信号电压。
本公开实施例中涉及的显示基板为在制备过程中完成了像素阵列的制备且在进行切割工艺之前的母板，在对该显示基板进行测试工艺、模组工艺等之后，再进行切割工艺，以制备用于最终产品的显示面板。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (18)

  1. 一种显示基板，包括：
    衬底基板，包括显示区以及周边区，其中，所述周边区位于所述显示区至少一侧，所述显示区包括像素阵列，所述像素阵列包括多个子像素；
    多条数据线，位于所述显示区，配置为分别与所述多个子像素电连接以分别向所述多个子像素提供数据信号；
    多条数据引线，位于所述周边区且与所述多条数据线分别电连接；
    第一测试电路，位于所述周边区且位于所述多条数据引线的远离所述显示区的一侧，并与所述多条数据引线电连接，其中，所述第一测试电路配置为在第一测试阶段对所述多个子像素施加第一测试信号以进行第一测试；以及
    第二测试电路，与所述第一测试电路以及所述多条数据引线电连接，所述第二测试电路配置为在第二测试阶段对所述多个子像素施加第二测试信号以进行第二测试，
    其中，所述第一测试电路包括第一测试开关电路以及第一测试控制信号施加电路，所述第一测试控制信号施加电路包括第一测试控制信号垫以及第一测试控制信号旁路，
    所述第一测试控制信号垫以及所述第一测试控制信号旁路分别与所述第一测试开关电路的控制端电连接，
    所述第一测试控制信号旁路配置为与外接信号施加电路电连接。
  2. 根据权利要求1所述的显示基板，其中，所述第一测试开关电路包括第一测试开关晶体管、第一测试控制信号线，
    所述第一测试控制信号垫通过所述第一测试控制信号线与所述第一测试开关晶体管的栅极电连接，所述第一测试开关晶体管的栅极作为所述第一测试开关电路的控制端，
    所述第一测试控制信号旁路包括第一分压电路，所述第一分压电路的第一端与所述第一测试控制信号线电连接，所述第一分压电路的第二端与所述外接信号施加电路电连接。
  3. 根据权利要求2所述的显示基板，其中，所述第一测试控制信号旁路还包括至少一个第一静电释放单元，所述至少一个第一静电释放单元位于所述第一测试控制信号垫靠近所述第一测试开关电路的一侧，
    所述第一测试控制信号垫与所述第一静电释放单元电连接，
    所述第一分压电路位于所述第一静电释放单元的远离所述第一测试控制信号垫的一侧，并与所述第一静电释放单元电连接。
  4. 根据权利要求3所述的显示基板，其中，所述第一分压电路包括至少一个第一电阻，所述至少一个第一电阻的第一端与所述至少一个第一静电释放单元的数据信号 输入端电连接，所述至少一个第一电阻的第二端通过数据信号传输线与所述第一测试控制信号线电连接。
  5. 根据权利要求4所述的显示基板，其中，所述至少一个第一电阻包括多个第一电阻，所述至少一个静电释放单元包括多个第一静电释放单元，
    所述多个第一电阻的每个的第一端与所述多个第一静电释放单元的每个电连接，其中，所述多个第一静电释放单元并列设置，
    所述多个第一电阻的每个的第二端与一条所述第一测试控制信号线电连接，连接所述多个第一电阻的多条所述第一测试控制信号线分别与一个所述第一测试开关晶体管的栅极电连接。
  6. 根据权利要求5所述的显示基板，其中，所述多个第一电阻的数量、多个所述第一测试控制信号线的数量以及多个所述第一静电释放单元的数量相等，
    其中，所述多个第一电阻的第一端与所述第一静电释放单元一一对应电连接，以及所述多个第一电阻的第二端与所述多个第一测试控制信号线一一对应电连接。
  7. 根据权利要求2-6任一项所述的显示基板，其中，所述第一测试开关晶体管为P型薄膜晶体管或N型薄膜晶体管，以及
    所述外接信号施加电路用于施加使得所述第一测试开关晶体管截止的控制信号电压，使得所述第二测试电路工作时关断所述第一测试开关电路。
  8. 根据权利要求7所述的显示基板，其中，所述第二测试电路包括至少一个电压施加信号垫，
    所述电压施加信号垫与第一测试控制信号旁路电连接，并且所述电压施加信号垫用于在所述第二测试阶段与所述外接信号施加电路电连接，
    其中，所述第一测试控制信号旁路配置为接收所述控制信号电压，并向所述第一测试开关电路施加使得所述第一测试开关晶体管截止的控制信号电压。
  9. 根据权利要求1-8任一项所述的显示基板，其中，所述第一测试控制信号施加电路还包括第一测试信号垫，
    所述第一测试开关晶体管的第一极与所述多个子像素电连接，所述第一测试开关晶体管的第二极被配置为与所述第一测试信号垫电连接。
  10. 根据权利要求1-9任一项所述的显示基板，其中，所述第二测试电路包括至少一个第二测试开关电路，
    所述第二测试开关电路的第一端与所述多个子像素连接，所述第二测试开关电路的第二端配置为接收第二测试信号，以及所述第二测试开关电路的控制端配置为接收第二测试控制信号。
  11. 根据权利要求10任一项所述的显示基板，其中，所述第二测试电路还包括至少一个第二测试信号垫以及至少一个第二测试控制信号垫，
    所述第二测试开关电路的第一端配置为与所述多个子像素连接以提供第二测试信号，
    所述第二测试开关电路的第二端配置为与所述第二测试信号垫电连接以接收所述第二测试信号，以及
    所述第二测试开关电路的控制端配置为与所述第二测试控制信号垫电连接以接收所述第二测试控制信号。
  12. 根据权利要求10或11所述的显示基板，其中，所述第二测试电路还包括测试信号线，
    所述测试信号线与所述多个子像素电连接，所述测试信号线进一步与所述第二测试开关电路的第一端电连接以接收所述第二测试信号，进而将所述第二测试信号传输至所述多个子像素。
  13. 根据权利要求12所述的显示基板，其中，所述测试信号线还与所述第一测试电路电连接以将所述第一测试信号传输至所述多个子像素。
  14. 根据权利要求12或13所述的显示基板，其中，所述至少一个第二测试开关电路包括多个第二测试开关电路，
    所述多个第二测试开关电路的第一端通过所述测试信号线与所述多个子像素电连接，
    其中，多个第二测试开关电路位于同一列。
  15. 根据权利要求1-14任一项所述的显示基板，其中，所述像素阵列还包括第一多路选择电路，
    所述第一多路选择电路包括第一端、第二端、第三端和至少一个控制端，所述第一多路选择电路配置为根据所述至少一个控制端接收的控制信号将所述第一端与所述第三端电连接或将所述第二端与所述第三端电连接；以及
    所述第一端与位于第一列的多个子像素电连接，所述第二端与位于第二列的多个子像素电连接，所述第三端与所述第一测试电路和所述第二测试电路电连接。
  16. 根据权利要求15所述的显示基板，其中，所述位于第一列的多个子像素包括彼此相邻的第一子像素和第二子像素，所述第一子像素发射第一原色光，所述第二子像素发射第二原色光；
    所述位于第二列的多个子像素包括彼此相邻的第三子像素和第四子像素，所述第三子像素和所述第四子像素发射第三原色光，
    其中，所述第一子像素至所述第四子像素构成一个像素单元。
  17. 一种显示基板的测试方法，包括：
    在第一测试阶段，利用第一测试电路对像素阵列的多个子像素进行第一测试；以及
    在第二测试阶段，利用第二测试电路对所述多个子像素进行第二测试，同时外接信号施加电路通过第一测试控制信号旁路向所述第一测试电路的第一测试开关电路施加控制信号电压，以使得所述第一测试开关电路处于截止状态。
  18. 根据权利要求17所述的测试方法，还包括：
    在第二测试阶段，将所述外接信号施加电路与所述第二测试电路的电压施加信号垫电连接，以及
    向所述第一测试控制信号旁路传输所述控制信号电压，
    其中，所述电压施加信号垫与所述第一测试控制信号旁路电连接。
PCT/CN2020/082472 2020-03-31 2020-03-31 显示基板及其测试方法 WO2021195974A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080000442.XA CN113811938B (zh) 2020-03-31 2020-03-31 显示基板及其测试方法
EP20920751.3A EP4131226A4 (en) 2020-03-31 2020-03-31 DISPLAY SUBSTRATE AND ASSOCIATED TESTING METHOD
PCT/CN2020/082472 WO2021195974A1 (zh) 2020-03-31 2020-03-31 显示基板及其测试方法
US17/434,972 US20220328598A1 (en) 2020-03-31 2020-03-31 Display substrate and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/082472 WO2021195974A1 (zh) 2020-03-31 2020-03-31 显示基板及其测试方法

Publications (1)

Publication Number Publication Date
WO2021195974A1 true WO2021195974A1 (zh) 2021-10-07

Family

ID=77927934

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/082472 WO2021195974A1 (zh) 2020-03-31 2020-03-31 显示基板及其测试方法

Country Status (4)

Country Link
US (1) US20220328598A1 (zh)
EP (1) EP4131226A4 (zh)
CN (1) CN113811938B (zh)
WO (1) WO2021195974A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889012A (zh) * 2021-11-17 2022-01-04 维信诺科技股份有限公司 显示面板及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508369B (zh) * 2020-05-19 2022-07-15 云谷（固安）科技有限公司 显示面板和显示装置
KR20220147764A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 전자 장치 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362643B1 (en) * 1997-12-11 2002-03-26 Lg. Philips Lcd Co., Ltd Apparatus and method for testing driving circuit in liquid crystal display
CN101515442A (zh) * 2008-02-21 2009-08-26 中华映管股份有限公司 周边电路
CN102968946A (zh) * 2012-08-23 2013-03-13 友达光电股份有限公司 显示面板的检测电路
CN104217672A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 有机发光显示面板
US20150084666A1 (en) * 2013-09-25 2015-03-26 Samsung Display Co., Ltd. Mother substrate, array test method thereof and display substrate
CN104992651A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种amoled面板测试电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732819B1 (ko) * 2006-08-30 2007-06-27 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 모기판
CN101252136A (zh) * 2008-03-31 2008-08-27 昆山龙腾光电有限公司 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置
CN103871341A (zh) * 2014-03-19 2014-06-18 深圳市华星光电技术有限公司 一种测试电路及显示面板
CN107561752B (zh) * 2017-09-28 2020-04-10 上海天马微电子有限公司 一种阵列基板、其驱动方法及显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362643B1 (en) * 1997-12-11 2002-03-26 Lg. Philips Lcd Co., Ltd Apparatus and method for testing driving circuit in liquid crystal display
CN101515442A (zh) * 2008-02-21 2009-08-26 中华映管股份有限公司 周边电路
CN102968946A (zh) * 2012-08-23 2013-03-13 友达光电股份有限公司 显示面板的检测电路
CN104217672A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 有机发光显示面板
US20150084666A1 (en) * 2013-09-25 2015-03-26 Samsung Display Co., Ltd. Mother substrate, array test method thereof and display substrate
CN104992651A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种amoled面板测试电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4131226A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889012A (zh) * 2021-11-17 2022-01-04 维信诺科技股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20220328598A1 (en) 2022-10-13
EP4131226A1 (en) 2023-02-08
EP4131226A4 (en) 2023-04-26
CN113811938A (zh) 2021-12-17
CN113811938B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
US11232728B2 (en) Display panel and crack detecting method thereof, display apparatus
CN110265458B (zh) 阵列基板及其制作方法、显示面板及显示装置
TWI643176B (zh) 驅動補償電路、顯示面板及其驅動方法
WO2021195974A1 (zh) 显示基板及其测试方法
US11557267B2 (en) Display device
TW201826519A (zh) 具有發射層之顯示裝置
US9647048B2 (en) Capacitor structures for display pixel threshold voltage compensation circuits
CN104282257B (zh) 显示装置、用于显示装置的驱动方法和电子设备
CN107393456B (zh) 一种显示面板及其检测方法、检测系统
CN110034132A (zh) 一种阵列基板、显示面板及显示装置
CN109308872A (zh) 像素电路、显示基板
KR20200002044A (ko) 표시장치
CN114830221A (zh) 显示面板及显示装置
WO2022110015A1 (zh) 显示基板、显示面板、显示装置
CN111613660B (zh) 显示基板及显示装置
WO2021184202A1 (zh) 发光基板及其驱动方法、显示装置
WO2021194689A2 (en) Large panel displays with reduced routing line resistance
KR100637304B1 (ko) 유기 ｅｌ 디스플레이 및 액티브 매트릭스 기판
CN114613319B (zh) Mled背板的像素结构及显示面板
CN219679162U (zh) 显示基板及显示装置
US11839123B2 (en) Display substrate and display device
WO2022222407A1 (zh) 显示面板及显示装置
CN109643508A (zh) 显示装置和电子设备
WO2023159425A1 (zh) 显示基板和显示装置
CN118055641A (zh) 发射显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20920751

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020920751

Country of ref document: EP

Effective date: 20221031