WO2021111960A1 - 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路 - Google Patents

半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路 Download PDF

Info

Publication number
WO2021111960A1
WO2021111960A1 PCT/JP2020/043916 JP2020043916W WO2021111960A1 WO 2021111960 A1 WO2021111960 A1 WO 2021111960A1 JP 2020043916 W JP2020043916 W JP 2020043916W WO 2021111960 A1 WO2021111960 A1 WO 2021111960A1
Authority
WO
WIPO (PCT)
Prior art keywords
package
integrated circuit
electrode
dimensional
electrode terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/043916
Other languages
English (en)
French (fr)
Inventor
筒井　多圭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SoftBank Corp
Original Assignee
SoftBank Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SoftBank Corp filed Critical SoftBank Corp
Priority to CN202080079040.3A priority Critical patent/CN114730750B/xx
Priority to GB2205750.9A priority patent/GB2604267B/en
Publication of WO2021111960A1 publication Critical patent/WO2021111960A1/ja
Priority to US17/721,379 priority patent/US12519093B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/30—Arrangements for thermal protection or thermal control wherein the packaged device is completely immersed in a fluid other than air, e.g. immersed in a cryogenic fluid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Definitions

  • the present invention relates to a three-dimensional laminated integrated circuit having a cooling function by a refrigerant and a cooling method for the three-dimensional laminated integrated circuit.
  • the applicant provides interposers between each integrated circuit of the three-dimensional stacked integrated circuit and under the integrated circuit on the lowermost surface, and provides a moving path for the refrigerant in each of the plurality of interposers.
  • the heat sink does not function effectively even if it is inserted between the laminated semiconductors.
  • the thermal resistance is too large to dissipate heat by putting out the metal plate in the lateral direction.
  • FIG. 15 is a cross-sectional view simulating how heat propagates by installing a heat radiating plate on a semiconductor chip that generates heat.
  • the entire semiconductor chip is a heating element, but for the purpose of explaining how heat is transferred to the heat radiating plate, the heat generating portion is used as a heat source at heat generating points A, B, and C.
  • the heat spreads from the point heat source to the heat sink in a hemispherical shape (FIG. 15 is shown as a semicircle because it is a cross-sectional view). Heat propagates concentrically from the central heating point B, but since there is heat from the heating points A to B on the left and right, the thermal resistance is large in the left-right direction and hardly propagates.
  • the heat radiation fins B and the heat radiation fins around the heat radiation fins B work effectively.
  • the heat from the central heat generation point B has a large thermal resistance in the right direction, so that the heat propagates upward and to the left.
  • the heat from the central heat generation point B has a large thermal resistance in the left direction, so that the heat propagates upward and to the right. Since the heat sink releases heat to the outside with a surface area larger than that of the heating element, it is sufficiently larger than the semiconductor chip.
  • the thickness of the heat radiating plate should be reduced as shown in FIG. However, if the thickness of the heat sink is reduced, the thermal resistance of the heat sink becomes large, and heat conduction from the heat generating point to the heat sink other than immediately above is less likely to occur, resulting in tipping over.
  • Three-dimensional semiconductors that are premised on liquid immersion by the FC-BGA package that does not perform the above-mentioned three-dimensionalization with TSV, is liquid-immersed after packaging the semiconductor, and has an electrode pad on the surface.
  • the efficient method of (three-dimensional mounting of high heat generation arithmetic circuit) is to dip directly into the liquid without attaching heat dissipation fins, and scrape it so that it is as thin as possible on the opposite side of the semiconductor circuit mounting part. Immerse the product as it is (in that case, the FC part is sealed with underfill), or apply a compound and cover it with a thin package metal with good thermal conductivity.
  • the refrigerant is pumped to earn m 2 / s (the surface area of the semiconductor is about 1 cm 2 / s, so for example, assuming boiling heat dissipation, the effective surface area of 1 square cm is 10 If the shortage is doubled, a flow rate of 10 cm 2 / s may be applied.)
  • the surface area flow rate should be set only for the required effective surface area.
  • a perforated interposer substrate is inserted on the back surface of the semiconductor of the FC-BGA package having an electrode pad on the front surface (in the hole portion). It is possible to secure a space for accommodating the monolithic ceramic capacitor and a space for stably securing the required flow rate described above.
  • the BGA (Ball Grid Array) terminal of the circuit from each layer of the semiconductor package substrate (also referred to as FC-BGA (Flip Chip-Ball Grid Array) substrate) on which the processor is mounted to the ceramic capacitor is removed.
  • FC-BGA Flip Chip-Ball Grid Array
  • FC-BGA packages having electrode pads on the surface, the distance between the ceramic capacitor at the bottom of the package and the heat spreader at the top of the package is narrowed, and there is a risk that the flow rate cannot be expected even if the liquid is immersed. ..
  • a semiconductor chip is not mounted as if you were wearing a clog when there is no Goemon bath lid.
  • an interlayer communication path is formed between the electrode terminals and the electrode pads.
  • a three-dimensional laminated integrated circuit that performs immersion cooling by flowing a coolant through a gap formed between the electrode terminals of the package and the interposer substrate.
  • the semiconductor chip mounted in the package is a laminated three-dimensional semiconductor (HBM: High Bandwidth Memory, Wide I / O DRAM, etc.) having two or more layers. Three-dimensional stacked integrated circuit.
  • HBM High Bandwidth Memory, Wide I / O DRAM, etc.
  • the guide hole also functions as an anode and a cathode electrode for feeding the semiconductor chip mounted on the package, and further lowers the impedance so that the ceramic capacitor mounted on the package can be directly fed.
  • the data transmission method of the interlayer communication path formed by the electrode terminals and the electrode pads is LVD (Low Voltage Differential) with two adjacent electrode terminals as a pair, from the above (1) to the above (5).
  • LVD Low Voltage Differential
  • the integrated circuit in the lowermost layer of the three-dimensional stacked integrated circuit according to the above (1) to (10) is composed of a bus driver switch or a bus driver buffer switch of a buffered DMA with address bus snooping on a page-by-page basis.
  • liquid immersion cooling is possible after ensuring a separation on the back surface of each layer of the semiconductor package substrate on which the processor is mounted and a gap for mounting a ceramic capacitor, so that the impedance of the circuit can be lowered. It is possible to supply current.
  • FIG. 5 is a perspective view showing a configuration in which a semiconductor chip is covered with a heat spreader in an FC-BGA package having an electrode pad on the surface, which is an example of the present embodiment.
  • FIG. 5 is a cross-sectional view showing a configuration in which a semiconductor chip is covered with a heat spreader in an FC-BGA package having an electrode pad on the surface, which is an example of the present embodiment.
  • It is a perspective view of the surface of the perforated interposer substrate which is an example of this embodiment.
  • the schematic diagram which the heat of a semiconductor chip propagates to a thin heat sink.
  • the FC-BGA package having an electrode pad on the surface and one or more perforated interposer substrates on the FC-BGA package are put together into one layer, and the uppermost surface
  • the FC-BGA package having an electrode pad on the surface is a single layer.
  • the FC-BGA package is an example of a package having terminals having a shape in which a gap is created between the stacking direction and the electrode terminals when connected to the underlying substrate, and the electrode pad is an example of a geometrically shaped pad. is there. Further, the BGA electrode or the like is an example of an electrode terminal having a shape in which a gap is created between the stacking direction and the electrode terminals. In each figure, those having the same reference numerals have the same or similar configurations.
  • FIG. 1 is a perspective view of the present embodiment.
  • FIG. 2 is a perspective view showing a laminated structure of the present embodiment.
  • the distance between the ceramic capacitor and the heat spreader is secured to ensure the distance between the liquid-immersed Florinate liquid.
  • a space for arranging the flow rate and the ceramic capacitor under the BGA package and propose a device and method for constructing a liquid immersion three-dimensional arithmetic device without significantly changing the existing FC-BGA package.
  • the FC-BGA package 110 having an electrode pad on the surface on which the semiconductor chip 100 is mounted and the perforated interposer substrate 120 are laminated.
  • the perforated interposer substrate 120 is for adjusting the flow rate of the refrigerant and the separation between the upper and lower layers, and a plurality of perforated interposer substrates 120 may be continuously laminated instead of one.
  • the FC-BGA package 110 having electrode pads on the surface and the perforated interposer substrate 120 are used to erect guide pins as shown in FIGS. 3 and 10 in order to supply power to the ceramic capacitor 350 in a low impedance state. It is a through hole of the above, and is provided with a feeding electrode 240 of the anode and a feeding electrode 250 of the cathode adjacent to each other.
  • Interlayer communication is LVD
  • the electrode pad 140 and the electrode terminal 340 are joined to form an interlayer communication path.
  • the communication path connected across the plurality of layers is the local bus 420.
  • the problem of signal reflection is alleviated by driving the communication method of the local bus 420 with LVD (Low Voltage Differential) using two adjacent electrode terminals in pairs.
  • LVD Low Voltage Differential
  • PCI Express Interlayer communication is PCI Express
  • the PCI Express standard may be adopted in the communication method of the local bus 420 by using two adjacent electrode terminals in pairs.
  • PCI Express with clocked up inter-layer communication The PCI Express standard, which is clocked up by using two adjacent electrode terminals in pairs, may be adopted as the communication method of the local bus 420. In this case, since the interlayer communication is closed in this system, the clock can be freely tuned regardless of the list below.
  • the revision of PCI Express and the physical layer transfer bandwidth per link width / one direction (unit: gigatransfer per second (GT / sec)) are shown below. Gen1 2.5GT / sec Gen2 5GT / sec Gen3 8GT / sec Gen4 16GT / sec Gen5 32GT / sec Gen6 64GT / sec
  • a bidirectional tri-state gate driver is attached next to the local bus that is interconnected with BGA balls
  • the bidirectional tristate gate driver 130 is adjacent to the electrode terminals 340 or the electrode pads 140 of each layer as shown in FIG. 17 in order to prevent adverse effects due to reflection by the lead wires in each of the comb-shaped layers. It is provided within the distance between the electrode terminals 340. Due to the bidirectional tri-state gate driver, the reflection of the interlayer communication signal is limited to the range of interconnection in which the BGA ball is vertically composed of the interposer. Therefore, even more clock tunes can be expected.
  • the semiconductor chip 100 is covered with a heat spreader 260, and is brought into close contact with a compound or the like having a high thermal conductivity.
  • a general VLSI has heat radiation fins on the heat spreader, but since the previous invention and the present invention are directly immersed in liquid, care must be taken to prevent intermittent boiling from occurring on the surface of the heat spreader.
  • the heat spreader 260 is characterized in that the surface is a metal oxide or a sintered metal in order to prevent cavitation due to intermittent boiling.
  • the bottom layer of the present embodiment may be a bus driver switch or a bus driver buffer switch of a buffered DMA with address bus snooping on a page-by-page basis, instead of simply relaying the local bus 420 and an external peripheral device or the like. ..
  • the perforated interposer substrate 120 shown in FIG. 10 is for joining the FC-BGA package 110 having an opening 270 in the center and an electrode pad on the surface laminated on the upper surface to the electrode terminals 340 of the perforated interposer substrate 120.
  • a geometrically shaped electrode pad 140 and an electrode terminal 340 on the back surface as shown in FIG. 11 are provided.
  • the electrode pad 140 on the front surface is electrically connected to the electrode terminal 340 on the back surface at a ratio of 1: 1. Further, it is provided with a through hole for erecting a guide pin and a feeding electrode 240 for an anode and a through hole for erecting a guide pin and a feeding electrode 250 for a cathode.
  • FIG. 5 simply shows a part of the internal circuit of the FC-BGA package 110 having an electrode pad on the surface.
  • a part of the expression is omitted as compared with the FC-BGA package 110 having an electrode pad on the surface of FIGS. 1 to 3, but the same one is shown.
  • the FC-BGA package 110 having an electrode pad on the surface includes a bidirectional tristate gate driver 130 in the vicinity of the electrode pad 140 to the electrode terminal 340 as shown in FIG.
  • the FC-BGA package 110 having an electrode pad on its surface includes a bidirectional tristate gate driver 130, electrode pads 141 to 145, a gate control signal line 600, and a data signal line 610 to 611, in addition to the semiconductor 100. ..
  • the present embodiment shows seven electrode terminals, one gate control signal line, and two data control signal lines as an example, but the present invention is not limited to this, and the number of electrode terminals is one or more. Also, the number of gate control signal lines may be 1 or more, and the number of data signal lines may be 2 or more.
  • the bidirectional tristate gate driver 130 controls the direction of the signals flowing through the data signal line 610 and the data signal line 611 by the signal of the gate control signal line 600 from the semiconductor chip 100.
  • FIG. 6 is a schematic diagram of a circuit for explaining the bidirectional tristate gate driver 130.
  • the bidirectional tri-state gate driver 130 is composed of a three-state buffer.
  • the bidirectional tristate gate driver has the circuit configuration shown in FIG.
  • the gate control signal line 710 is "1”
  • the three-state buffer 731 sends the signal of the data signal line 720 in the direction of the data signal line 721.
  • the impedance becomes high. As a result, the data signal flows from left to right.
  • the gate control signal line 710 is "0"
  • the three-state buffer 731 becomes high impedance, and "1" is transmitted to the three-state buffer 732 by the NOT circuit 730, so that the data signal is a data signal line. It flows from 721 in the direction of the data signal line 720 (from right to left).
  • the FC-BGA package 110 having an electrode pad on the surface includes an electrode terminal of the semiconductor chip 100 and the FC-BGA package 110 having an electrode pad on the surface laminated on the upper surface or a perforated interposer substrate 120.
  • the FC-BGA package 110 having an electrode pad on the surface has an electrode pad on the surface of the ceramic capacitor 350 as in the conventional case by inserting the perforated interposer substrate shown in the present invention in between as shown in FIG. It can be provided on the back surface of the FC-BGA package 110.
  • the cooling method is boiling cooling of immersion
  • by boiling and cooling the immersion liquid using fluorinert or the like it is possible to cope with the cooling of a 100 W class semiconductor.
  • the electrode pad 140 and the electrode terminal 340 are laminated. Can be positioned accurately.
  • each layer By providing each layer with a ceramic capacitor, a large current can be supplied to the semiconductor chip
  • the FC-BGA package 110 having an electrode pad on the front surface can be provided with a ceramic capacitor 350 on the back surface of the semiconductor of the FC-BGA package 110 having an electrode pad on the front surface.
  • each layer is provided with a ceramic capacitor necessary for operating a semiconductor chip that consumes a large current, such as a CPU, GPGPU, BBU, or supercomputer core, so that the electrode terminal 340 is not used in the power supply path. It is the shortest, and it is possible to suppress impedance and supply a large current.
  • the perforated interposer substrate 120 in the present embodiment is provided with an opening 270, an electrode terminal 340 is attached, and the electrode terminal 340 is laminated on the FC-BGA package 110 having an electrode pad on the surface. Therefore, the space above or around the semiconductor chip 100 can be secured. As a result, the refrigerant flowing from the gap between the electrode terminals 340 can secure the capacity required for cooling the semiconductor chip 100.
  • a plurality of perforated interposer boards 120 may be laminated with two or three of the perforated interposer boards 120 above or around the semiconductor chip 100. More space can be secured.
  • the semiconductor chip 100 to be put in the FC-BGA package 110 having an electrode pad may be two or more layers instead of a single layer.
  • Each package of the three-dimensional stacked integrated circuit of the present embodiment may have a cross-connected NUMA (Non-Uniform Memory Access) configuration.
  • the interconnection between layers is a bus connection due to the limitation of the number of pins.
  • Interlayer communication paths are a communication path (hereinafter, "maisonette connection") that is connected 1: 1 from a certain layer to its adjacent layers, and as shown in FIG. 13, each layer is branched from a certain layer in a comb shape. It has two types of communication paths (hereinafter referred to as "local buses") that are connected to.
  • the Seaette connection 430 shown in FIG. 12 (a local connection connecting an adjacent two-layer CPU, GPGPU and a level 2 or level 3 cache, or a local memory) has electrode pads on the surface shown in FIG. 5 in the horizontal direction. It is composed of a data signal line 640 in the FC-BGA package 110 and a coupling of the electrode pad 140 and the electrode terminal 340 shown in FIG. 2 in the vertical direction.
  • the path of the Seaette connection 430 is P2P (Point to Point), there is no branch, and the start point and end point are 1: 1 so reflection occurs, but there are special signal reflection problems such as the reflected waves slightly overlapping. Does not occur.
  • the local bus 420 shown in FIGS. 12 and 13 has a data signal line 610 in the FC-BGA package 110 having an electrode pad on the surface shown in FIG. 5 in the horizontal direction in order to connect the layers in parallel. It is composed of a bidirectional tri-state gate driver 130, and in the vertical direction, an electrode pad 140 and an electrode terminal 340 shown in FIG. At this time, the communication path is not only vertically connected to the electrode pad 140 by the electrode terminal, but also has a signal line in each FC-BGA package connected horizontally in the semiconductor chip 110, so that it is a comb-shaped circuit. Is a problem because a complicated signal reflection pattern is generated.
  • FIG. 18 is a schematic diagram of a general bus circuit.
  • the main bus which is the center of the comb-shaped bus circuit, is a vertical communication path composed of electrode terminals and electrode pads in FIG. 13 of the present embodiment.
  • the communication path extending horizontally from the main bus to the element receiving the signal (bidirectional tristate gate driver 130 in this embodiment) is called a stub. Without the bidirectional tristate gate driver 130, the high frequency signal flowing through the main bus shown in FIG. 13 has the characteristic of being reflected at the end points of each communication path, but the signal reflected in the stub returns to the main bus. , It mixes with the original signal.
  • the bidirectional tristate gate driver 130 is placed adjacent to the electrode terminal to make the stub as short as possible, and the stub is brought closer to one communication path instead of a comb shape to suppress the problem due to the influence of reflection.
  • a bidirectional tristate gate driver 130 is provided to suppress signal reflection only in the vertical direction so as not to affect the communication path in the horizontal direction, and the electrode pad 141 and the electrode pad 142.
  • the problem of signal reflection is alleviated by driving with LVD (Low Voltage Differential) using a pair of two adjacent terminals as in the above and performing asynchronous transmission for each pair.
  • LVD Low Voltage Differential
  • the system using the present embodiment can operate at high speed without causing a serious malfunction only by aligning the line lengths of the interlayer communication paths.
  • the PCI Express standard may be adopted for the interlayer communication. If the communication speed is insufficient, the clocked-up PCI Express standard may be adopted.
  • the semiconductor 100 mounted on the FC-BGA package 110 having an electrode pad may be not only an arithmetic device such as a CPU and GPGPU, but also an HBM (High Bandwise Memory) or Wide I / O DRAM for vertically stacking memory elements. .. Although they are vertically stacked inside the HBM, as shown in FIG. 14, they can be further coupled vertically in the present invention and mounted on the FC-BGA package 110 having vertically electrode pads and vertically stacked. This may be any layer, not just the bottom layer. HBM and Wide I / O DRAM connected to the securitiesette are used as local memory to form a NUMA configuration.
  • the Seaette-connected local memory described above is NUMA-connected to the local bus via the integrated circuit (CPU or GPGPU) in the internal bus of the three-dimensional integrated circuit. Throughput is improved by using the NUMA-configured local memory as a fading area for saving the cache memory. Used as a working set when the cache fails. Use as a secondary cache. The Seaette is used as an evacuation area of the cache area by HBM. As a NUMA configuration. When the page buffer is full on a multiprocessor, putting that buffer in NUMA memory will greatly improve throughput.
  • the bottom layer of the present embodiment may be a DMA with a buffer with address bus snooping on a page-by-page basis, instead of simply relaying the local bus 420 and an external peripheral device or the like.
  • an external bus connection with a main storage device, peripheral devices, etc. is required externally, but FC-BGA having an electrode pad on the lowermost layer of this embodiment is required. If the package 110 is used as an external bus driver switch, the external bus can be electrically disconnected.
  • the external bus driver switch By setting the external bus driver switch to high impedance and disconnecting the external bus connected from the present embodiment, the signal propagation distance becomes extremely short, so that the high-speed clock operation of the present embodiment becomes possible. Further, since the signal is a non-terminating connection, the operation mode takes signal reflection into consideration as in the case of the PCI bus.
  • Cooling efficiency is improved by using metal oxide or sintered metal for the surface of the semiconductor chip
  • Boiling cooling is performed by changing the phase of the refrigerant from a liquid to a gas.
  • boiling cooling as many gases (air bubbles) are generated in the refrigerant as possible, and vigorous sales expansion of the surrounding refrigerant leads to improvement in cooling efficiency. It is difficult to predict where the bubbles will be generated, but it is highly probable that they will be generated from minute scratches on the surface of the heat source, so it is desirable to cover them with a porous sintered metal or metal oxide. Therefore, as shown in FIGS. 8 and 9, the cooling efficiency is improved by using a metal oxide or a sintered metal for the surface of the heat spreader 260 that covers the semiconductor chip 100.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半導体チップを備えたパッケージと、開口部を備えたインターポーザー基板がそれぞれの電極端子と電極パッドで交互に積層され、前記パッケージと前記インターポーザー基板は、積層された状態において積層方向と前記電極端子同士の間に空隙が生まれる形状の電極端子と前記電極端子が連結するための電極パッドと積層時の正確な位置決めと連結を保持するためのガイド穴を備え、前記パッケージと前記インターポーザー基板の連結により層間通信経路が形成され、前記空隙に冷却液が流れることによって液浸冷却を行う三次元積層集積回路を構成する。

Description

半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路
　本発明は、冷媒による冷却機能を備えた三次元積層集積回路および三次元積層集積回路の冷却方法に関する。
　三次元に積層する半導体の実装技術が存在する。例えば、出願人は、三次元積層集積回路のそれぞれの集積回路間及び最下面の集積回路の下にそれぞれインターポーザーを備え、複数の前記インターポーザーのそれぞれに、冷媒の移動経路を設け、前記複数のインターポーザーに設けられた複数の前記冷媒の移動経路が互いに接続される三次元積層集積回路を開示している（特許文献１参照）。
国際公開第２０１９／１４６７２４号
解決しようとする課題
　そもそも、放熱板は積層半導体の間に挿入しても有効に機能しない。金属板を横方向に出して放熱するには熱抵抗が大きすぎる。金属とは言え、熱抵抗（Ψjt）は金属の熱伝導距離に比例し、Tj=Ψjt x P + Tcl（Tjはジャンクション温度、Ψjtは熱抵抗、Pは消費電力、Tdは環境温度）、Ψjtが大きくなると消費電力がかけられない。
　図１５は発熱する半導体チップの上に放熱板を設置し、熱がどのように伝搬するかを模した断面図である。半導体チップはそれ全体が発熱体となるが、放熱板への熱の伝わり方の説明のために、発熱部分を発熱点Ａ、Ｂ、Ｃの点熱源とする。熱は点熱源から放熱板に対して半球状（図１５は断面図のため、半円で示している）に広がっていく。
　中央の発熱点Ｂからは同心円状に熱が伝搬していくが、左右にある発熱点Ａ乃至発熱点Ｂからの熱があるため、左右方向には熱抵抗が大きくほとんど伝搬しない。一方、上方向は熱抵抗が低いため、放熱フィンＢ乃至その周辺の放熱フィンは有効に作用する。
　他方、発熱点Ａでは、中央の発熱点Ｂからの熱により、右方向は熱抵抗が大きいため、熱は上方と左方向に伝搬する。同様に発熱点Ｃでは、中央の発熱点Ｂからの熱により、左方向は熱抵抗が大きいため、熱は上方と右方向に伝搬する。
　放熱板は発熱体より広い表面積にて外部に熱を放出するものであるため、半導体チップよりも十分に大きい。このため、発熱点Ａよりも左側と発熱点Ｃの右側には熱源がなく、熱抵抗が小さいため放熱板そのものの表面積での放熱で充分な放熱ができ、放熱フィンＡ乃至放熱フィンＣ等の外縁部分の放熱フィンは有効に作用しない可能性がある。
　また、放熱フィンＢのように発熱体である半導体チップの直上にある放熱フィンを最大限有効にするには、図１６のように放熱板の厚みを薄くし、発熱点と放熱フィンを近づければ良いが、放熱板の厚みを薄くすれば、放熱板の熱抵抗が大きくなり、発熱点から直上部以外の放熱板への熱伝導が起きにくくなるため、本末転倒となる。
　したがって、放熱板は厚くても薄くてもダメで、特に半導体チップをＢＧＡパッケージ等に収容することなく三次元液浸を前提とした場合、半導体チップの間に放熱板を挟んでもその有効性は、いたって疑問がある。
　前述のＴＳＶでの三次元化を行わない、半導体をパッケージした上での液浸した、表面に電極パッドを有するＦＣ－ＢＧＡパッケージによる、液浸を前提とした、三次元半導体（ＣＰＵやＧＰＵ等の高発熱演算回路の三次元実装）の効率的な方法は、放熱フィンを取り付けることなく、直接液浸し、半導体基底部（半導体の回路実装部の反対側であって、極力薄くなるように削り出したもの）をそのまま、直接液浸するか（その場合は、アンダーフィルでＦＣ部はシールしてあるとする）、コンパウンドを塗布して、熱伝導率の良い薄いパッケージ金属で覆って、液浸し、W＝J / sなので、冷媒を、圧送してm2/sを稼いで（半導体の表面積は1cm2/ s 程度なので、例えば沸騰放熱を前提とすれば一平方センチの有効表面積が１０倍不足するのであれば、10cm2/sの流量を流せばよい）必要な有効表面積だけの、表面積流量を設定すればよい。
　例えば、冷媒が、フルオロケミカル リキッドであった場合、約0.5W/cm2　℃の熱伝導率であるが、前掲の式を変形するとP = (Tj - Tcl) x 1 / Ψjt であるので、Tjが８５℃とすれば、フルオロケミカル リキッドの沸点が５６℃の場合、Tj - Tclは２９℃の温度差が得られるが、Pは５８Wとなるが、例えば２００Wの1cm2　のＣＰＵだった場合、約４cm / sの流量を圧送して、流せばよいというこことなる。
　半導体が、１ｋW の1cm2のＧＰＧＰＵだった場合は、約20 cm /s程度の流量を、流して沸騰冷却すれば事足りる。これはむしろ画期的な話で、１ｋWのＧＰＧＰＵを１０層重ねて、スーパーコンピューターを形成する場合も、液浸して横から20 cm /s 程度の流量を全層に印加するに事足りる。これは、レーザー発振器等で普通に実用化していることで、特別ではない。
　本発明により、表面に電極パッドを有するＦＣ－ＢＧＡパッケージを積層する際に、穴開きインターポーザー基板を挿入することにより表面に電極パッドを有するＦＣ－ＢＧＡパッケージの半導体の裏面に（穴の部分に）積層セラミックコンデンサを収容するスペースを確保し、かつ前述の必要な流量を安定的に担保するスペースを確保することが可能になる。
　従来技術は三次元半導体を一つの塊ととらえて、その内部に半導体を冷却するための冷媒の流路に着目しているが、プロセッサ（Ｐｒｏｓｓｅｓｓｅｒ）とも呼ばれるＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＧＰＧＰＵ（Ｇｅｎｅｒａｌ－ｐｕｒｐｏｓｅ　ｃｏｍｐｕｔｉｎｇ　ｏｎ　ｇｒａｐｈｉｃｓ　ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ、ＢＢＵ（Ｂａｓｅ　Ｂａｎｄ　Ｕｎｉｔ）、スーパーコンピューターのコア等の大電流を消費する半導体チップを動作させるためセラミックコンデンサをどこに配置するかが考慮されていなかった。三次元半導体の最上面もしくは底面にセラミックコンデンサを配置することは考えられるが、中央の層の半導体チップに対しては、セラミックコンデンサから半導体チップまでの各層を貫く電力供給経路が長くなることによりインピーダンスが増大し、半導体チップに大電流給電ができなくなる。
　本発明は、プロセッサが搭載された半導体パッケージ基板（ＦＣ－ＢＧＡ（Ｆｌｉｐ　Ｃｈｉｐ－Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）サブストレートともいう。）の各層からセラミックコンデンサまでの回路のＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）端子を取り除いて、半導体パッケージ基盤の各層にセラミックコンデンサを取り付けることで、回路のインピーダンスを下げて大電流給電を可能とし、且つ液浸して三次元冷却を実現する参考文献ＷＯ２０１９／１４６７２４の不具合を解消するための提案である。
一般的開示
　参考文献ＷＯ２０１９／１４６７２４では表面に電極パッドを有するＦＣ－ＢＧＡパッケージを重ねることにより、パッケージ下部のセラミックコンデンサとパッケージの上部のヒートスプレッダーの間隔が狭まり液浸しても流量が期待できなくなる恐れがあった。
　今回の発明ではあたかも五右衛門風呂の蓋がないとき下駄を履いて入るような感覚で半導体チップを搭載しない上下にパッドとＢＧＡの電極の付いた、ヒートスプレッダー部分を四角く穴をあけたＢＧＡ電極を上下に電気的に貫通させるパッドとＢＧＡつき基板（以下「穴開きインターポーザー基板」）を挿入することによりセラミックコンデンサとヒートスプレッダーの間隔を確保することにより液浸のフロリナート液の流量とセラミックコンデンサをＢＧＡパッケージの下部に配置するスペースを確保し、既存のＦＣ－ＢＧＡパッケージの在り方を大きく改めることなく液浸三次元演算装置を構築するための装置と方法を提案する。
　（１）半導体チップを備えたパッケージと、半導体チップが搭載される位置に開口部を備えたインターポーザー基板がそれぞれの電極端子と電極パッドで交互に積層された液浸を前提とした三次元積層集積回路であって、
　前記パッケージと前記インターポーザー基板は、
　下面の電極端子によって積層方向と前記電極端子同士の間に空隙が生まれる形状であり、
　前記パッケージと前記インターポーザー基板の
　上面には前記電極端子が連結するための幾何学形状の電極パッドが設けられており、
　前記パッケージと前記インターポーザー基板の
　前記電極端子と前記電極パッドは上下に電気的に１：１で接続されており、
　前記パッケージと前記インターポーザー基板には
　積層する際に正確な位置決めをするためと連結を保持するためのガイド穴が設けられ、
　前記パッケージと前記インターポーザー基板の連結により
　前記電極端子と電極パッドで層間通信経路が形成され、
　前記パッケージと前記インターポーザー基板の
　前記電極端子同士の間に生じる空隙に冷却液が流れることによって液浸冷却を行う三次元積層集積回路。
　（２）前記パッケージ間に挿入する前記インターポーザー基板が連続して複数枚挿入された上記（１）に記載の三次元積層集積回路。
　（３）前記パッケージの中に搭載される半導体チップが２層以上の積層三次元半導体（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　ＭｅｍｏｒｙあるいはＷｉｄｅ　Ｉ／Ｏ　ＤＲＡＭ等）である上記（１）乃至上記（２）に記載の三次元積層集積回路。
　（４）前記パッケージがクロスコネクトされたＮＵＭＡ（Ｎｏｎ－Ｕｎｉｆｏｒｍ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）構成であって、前記パッケージの相互接続がバス接続となった上記（１）から上記（３）に記載の三次元積層集積回路。
　（５）前記ガイド穴は前記パッケージに搭載される半導体チップへの給電のための陽極と陰極の電極としての機能を兼ね備え、さらに前記パッケージに搭載されるセラミックコンデンサに直接給電できるようにインピーダンスを下げるために前記ガイド穴は隣接して２個ずつ備えた上記（１）から上記（４）に記載の三次元積層集積回路。
　（６）前記電極端子と電極パッドで形成される前記層間通信経路のデータ伝送方式を、隣接する前記電極端子２つをペアとしてＬＶＤ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ）とした上記（１）から上記（５）に記載の三次元積層集積回路。
　（７）前記電極端子と電極パッドで形成される前記層間通信経路のデータ伝送方式を、隣接する前記電極端子２つをペアとしてＰＣＩ　Ｅｘｐｒｅｓｓとした上記（１）から上位（５）記載の三次元積層集積回路。
　（８）クロックアップしたＰＣＩ　Ｅｘｐｒｅｓｓを用いた上記（７）の三次元積層集積回路。
　（９）前記層間通信経路に流れる高周波信号の反射の悪影響を低減するために、双方向トライステートゲートドライバを前記パッケージの前記電極端子に隣接して搭載した上記（１）から上記（８）記載の三次元積層集積回路。
　（１０）液浸冷却における間欠的な沸騰によるキャビテーションを防ぐため、前記パッケージに搭載された半導体チップに密着させたヒートスプレッダーが焼結金属あるいは酸化金属である上記（１）から上記（９）記載の三次元積層集積回路。
　（１１）上記（１）から上記（１０）記載の前記三次元積層集積回路の最下層の集積回路がバスドライバスイッチまたはページ単位でアドレスバススヌーピング付きバッファ付きＤＭＡのバスドライババッファスイッチで構成される三次元積層集積回路。
　［発明の効果］
　本発明によれば、プロセッサが搭載された半導体パッケージ基板の各層の裏面に離隔を確保しセラミックコンデンサを取り付ける間隙を確保した上で、液浸冷却を可能としたので、回路のインピーダンスを下げて大電流給電を可能とすることができる。
本実施形態の一例である三次元積層集積回路において、３層を積層し、結合した斜視図である。 本実施形態の一例である三次元積層集積回路において、３層積層する場合の表面に電極パッドを有するＦＣ－ＢＧＡパッケージと穴開きインターポーザー基板の重なりを示した斜視図である。 本実施形態の一例である表面に電極パッドを有するＦＣ－ＢＧＡパッケージの表面の斜視図である。 本実施形態の一例である表面に電極パッドを有するＦＣ－ＢＧＡパッケージの裏面の斜視図である。 本実施形態の一例である表面に電極パッドを有するＦＣ－ＢＧＡパッケージの双方向トライステートゲートドライバと回路の概略図である。 双方向トライステートゲートドライバ内部および外部の回路の概略図である。 双方向トライステートゲートドライバ回路の概略図である。 本実施形態の一例である表面に電極パッドを有するＦＣ－ＢＧＡパッケージにおいて、半導体チップをヒートスプレッダーで覆う構成を示した斜視図である。 本実施形態の一例である表面に電極パッドを有するＦＣ－ＢＧＡパッケージにおいて、半導体チップをヒートスプレッダーで覆う構成を示した断面図である。 本実施形態の一例である穴開きインターポーザー基板の表面の斜視図である。 本実施形態の一例である穴開きインターポーザー基板の裏面の斜視図である。 本実施形態の一例である三次元積層集積回路における層間通信経路の概念図である。 本実施形態の一例である三次元積層集積回路の双方向トライステートゲートドライバが備えられた層間通信経路の概念図である。 本実施形態の一例である三次元積層集積回路において厚みのある半導体チップ実装した図である。 半導体チップの熱が放熱板に伝搬する模式図。 半導体チップの熱が薄い放熱板に伝搬する模式図。 本実施形態の一例である三次元積層集積回路において、２層を積層した側面図で双方向トライステートゲートドライバの搭載位置を示した図である。 バス接続方式における通信経路の名称を示した図である。
　以下、添付図面を参照して、本発明の好適な実施形態について説明する。発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図で示す本実施形態の三次元積層集積回路は、表面に電極パッドを有するＦＣ－ＢＧＡパッケージと、その上の一乃至複数枚の穴開きインターポーザー基板をまとめて１層とし、最上部の表面に電極パッドを有するＦＣ－ＢＧＡパッケージは単独で１層とする。なお、ＦＣ－ＢＧＡパッケージは、下層の基板と連結した状態において積層方向と電極端子同士の間に空隙が生まれる形状の端子をもつパッケージの一例であり、電極パッドは幾何学形状のパッドの一例である。また、ＢＧＡ電極等は積層方向と電極端子同士の間に空隙が生まれる形状の電極端子の一例である。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。
　図１及び図２を参照して、本実施形態について説明する。図１は本実施形態の斜視図である。図２は本実施形態の積層構成を示す斜視図である。
　（ＢＧＡと下駄と層間通信経路と液浸冷却）
　参考文献ＷＯ２０１９／１４６７２４では表面に電極パッドを有するＦＣ－ＢＧＡパッケージを重ねることにより、パッケージ下部のセラミックコンデンサとパッケージの上部のヒートスプレッダーの間隔が狭まり液浸しても流量が期待できなくなる恐れがあった。あるいは、干渉して重ねられない虞もあった。
　今回の発明ではあたかも五右衛門風呂の下駄のような感覚で半導体チップを搭載していない上下にパッドとＢＧＡの電極の付いた、本来ならＩＣとヒートスプレッダーを搭載する部分を四角く穴をあけた、ＢＧＡ電極を上下に電気的に貫通させるパッドとＢＧＡつきの基板（以下「穴開きインターポーザー基板」）を挿入することにより、セラミックコンデンサとヒートスプレッダーの間隔を確保することにより液浸のフロリナート液の流量とセラミックコンデンサをＢＧＡパッケージの下部に配置するスペースを確保し、既存のＦＣ－ＢＧＡパッケージの在り方を大きく改めることなく液浸三次元演算装置を構築するための装置と方法を提案する。
　本実施形態では図１に示すように半導体チップ１００が搭載された表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０と穴開きインターポーザー基板１２０を積層することによって構成される。
　（下駄が複数枚連続してよい）
　穴開きインターポーザー基板１２０は、冷媒の流量と上下層の離隔を調節するための物で、一ではなく複数を連続して積層してもよい。
　（電極兼ガイド穴がある）
　表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０と穴開きインターポーザー基板１２０は、セラミックコンデンサ３５０にインピーダンスが低い状態で電力供給するために、図３と図１０に示すように、ガイドピンを立てるためのスルーホールであって、陽極の給電電極２４０と、ガイドピンを立てるためのスルーホールであって、陰極の給電電極２５０を隣接して備える。
　（層間通信がＬＶＤ）
　本実施形態における三次元積層集積回路は、図１１に示すように電極パッド１４０と電極端子３４０が接合されることにより、層間通信経路を形成する。このうち、複数層にまたがって接続される通信経路をローカルバス４２０とする。ローカルバス４２０の通信方式を、隣接する２つの電極端子をペアで使用してＬＶＤ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ）で駆動することによって、信号反射の問題を緩和する。
　（層間通信がＰＣＩ　Ｅｘｐｒｅｓｓ）
　前記ローカルバス４２０の通信方式に、隣接する２つの電極端子をペアで使用してＰＣＩ　Ｅｘｐｒｅｓｓ規格を採用してもよい。
　（層間通信がクロックアップしたＰＣＩ　Ｅｘｐｒｅｓｓ）
　前記ローカルバス４２０の通信方式に、隣接する２つの電極端子をペアで使用してクロックアップしたＰＣＩ　Ｅｘｐｒｅｓｓ規格を採用してもよい。この場合は層間通信は本システムの中で閉じたものであるため、下記リストに関わらず自由にクロックチューンしてよい。
　なお、参考として以下にＰＣＩ　Ｅｘｐｒｅｓｓのリビジョンと、１リンク幅・片方向あたりの物理層転送帯域（単位はギガトランスファ毎秒（ＧＴ／ｓｅｃ））を示す。
　Ｇｅｎ１　２．５ＧＴ／ｓｅｃ
　Ｇｅｎ２　５ＧＴ／ｓｅｃ
　Ｇｅｎ３　８ＧＴ／ｓｅｃ
　Ｇｅｎ４　１６ＧＴ／ｓｅｃ
　Ｇｅｎ５　３２ＧＴ／ｓｅｃ
　Ｇｅｎ６　６４ＧＴ／ｓｅｃ
　（ＢＧＡボールで層間結合するローカルバスの横に双方向トライステートゲートドライバをつける）
　前記ローカルバス４２０において、櫛状に成る各層内のリード線による反射による悪影響を防ぐために、双方向トライステートゲートドライバ１３０を図１７に示すように各層の電極端子３４０または電極パッド１４０に隣接して電極端子３４０同士の間隔内に備える。双方向トライステートゲートドライバにより層間通信信号の反射は縦にＢＧＡボールをインターポーザーで構成される相互接続の範囲にとどまる。そのため、より一層のクロックチューンが期待できる。
　（沸騰冷却のためにヒートスプレッダーに焼結金属あるいは酸化金属を使用する）
　半導体チップ１００は、図８と図９に示すようにヒートスプレッダー２６０に覆われ、熱伝導率の高いコンパウンド等で密着させる。一般のＶＬＳＩはヒートスプレッダーの上に放熱フィンを持つが、前回の発明及び今回の発明は直接液浸するため、ヒートスプレッダー表面で間欠的な沸騰が起きないように配慮する必要がある。ヒートスプレッダー２６０は、間欠的な沸騰によるキャビテーションを防ぐために表面が酸化金属もしくは焼結金属であることを特徴とする。
　（最下層にバスドライバスイッチ）
　本実施形態の最下層は、ローカルバス４２０と外部周辺機器等とを単純に中継するのではなく、バスドライバスイッチまたはページ単位でアドレスバススヌーピング付きバッファ付きＤＭＡのバスドライババッファスイッチとなってもよい。
　（穴開きインターポーザー基板の特徴）
　図１０に示す穴開きインターポーザー基板１２０は、中央に開口部２７０と上面に積層される表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０乃至穴開きインターポーザー基板１２０の電極端子３４０を接合するための幾何学形状の電極パッド１４０と、図１１に示すように裏面に電極端子３４０を備える。表面の電極パッド１４０は裏面の電極端子３４０と電気的に１：１で接続される。さらにガイドピンを立てるためのスルーホールであって陽極の給電電極２４０とガイドピンを立てるためのスルーホールであって陰極の給電電極２５０を備える。
　（半導体チップの横に双方向トライステートゲートドライバをつける）
　図５は、表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０の一部の内部回路を簡略的に示したものである。回路部分の説明のため、図１乃至図３の表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０に比べて一部表現を省いているが同じものを示している。表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０は、図５に示すように双方向トライステートゲートドライバ１３０を電極パッド１４０乃至電極端子３４０付近に備える。
　表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０は、半導体１００の他、双方向トライステートゲートドライバ１３０と、電極パッド１４１乃至１４５と、ゲート制御信号線６００と、データ信号線６１０乃至６１１とを備える。なお、図５において、本実施形態は７つの電極端子および１つのゲート制御信号線と２つのデータ制御信号線を例に示しているが、これに限定されず、電極端子は１以上であればよく、また、ゲート制御信号線も１以上あればよく、データ信号線も２以上あればよい。
　双方向トライステートゲートドライバ１３０は半導体チップ１００からのゲート制御信号線６００の信号により、データ信号線６１０とデータ信号線６１１に流れる信号の方向を制御する。
　図６は、双方向トライステートゲートドライバ１３０を説明する回路の概略図である。双方向トライステートゲートドライバ１３０はスリーステート・バッファで構成される。双方向トライステートゲートドライバは、図７に示す回路構成になっている。ゲート制御信号線７１０が"１"のとき、スリーステート・バッファ７３１はデータ信号線７２０の信号をデータ信号線７２１の方向に信号を流す。このとき、スリーステート・バッファ７３２にはＮＯＴ回路７３０によって"０"が伝えられるため、ハイ・インピーダンスとなる。これにより、データ信号は左から右向きに流れる。逆にゲート制御信号線７１０が"０"のとき、スリーステート・バッファ７３１がハイ・インピーダンスとなり、スリーステート・バッファ７３２にはＮＯＴ回路７３０によって"１"が伝えられるため、データ信号はデータ信号線７２１からデータ信号線７２０の方向（右から左向き）に流れる。
　（表面に電極パッドを有するＦＣ－ＢＧＡパッケージの特徴：電極兼ガイド穴がある）
　表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０は、図３に示すように半導体チップ１００と、上面に積層される表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０乃至穴開きインターポーザー基板１２０の電極端子３４０を接合するための幾何学形状の電極パッド１４０と、ガイドピンを立てるためのスルーホールであって陽極の給電電極２４０と、ガイドピンを立てるためのスルーホールであって陰極の給電電極２５０を備える。
　表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０は、図４に示すように今回の発明で示す穴あきインターポーザー基盤を間に挿入することにより、従来通り、セラミックコンデンサ３５０を表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０の裏面に備えることができる。
　（冷却方式は液浸の沸騰冷却で行う）
　本実施形態では、フロリナートなどを使った液浸の沸騰冷却を行うことで、１００Ｗ級の半導体の冷却にも対応できるようにする。
　（本実施形態の効果：ガイドピンで積層時のアライメントを精緻化する）
　図１に示すように本実施形態では、積層される表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０乃至穴開きインターポーザー基板１２０の電極端子３４０と電極パッド１４０を正確に位置決めして結合する必要がある。このため、表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０乃至穴開きインターポーザー基板１２０に備えられた、ガイドピンを立てるためのスルーホールであって陽極の給電電極２４０とガイドピンを立てるためのスルーホールであって陰極の給電電極２５０に、ガイドピンであって陽極の給電電極２８０とガイドピンであって陰極の給電電極２９０を挿入することで、積層する際に、電極パッド１４０と電極端子３４０が正確に位置決めできる。
　（本実施形態の効果：セラミックコンデンサを各層に備えることで、半導体チップに大電流給電ができる）
　図４に示すように表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０は、セラミックコンデンサ３５０を表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０の半導体の裏面に備えることができる。これによりＣＰＵ、ＧＰＧＰＵ、ＢＢＵ、スーパーコンピューターのコア等の大電流を消費する半導体チップを動作させるときに必要なセラミックコンデンサを各層毎に備えることで、電力供給経路に電極端子３４０を使用することなく最短となり、インピーダンスを抑えて大電流給電が可能となる。
　（本実施形態の効果：穴開きインターポーザー基板の開口部と複数積層で十分な冷媒を確保できる）
　図１０に示すように、本実施形態における穴開きインターポーザー基板１２０は、開口部２７０を備え、電極端子３４０を装着し、これを表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０の上に積層することよって半導体チップ１００の上方乃至周辺の空間を確保することができる。これにより電極端子３４０同士の隙間から流れ込む冷媒が半導体チップ１００の冷却に必要な容量を確保することができる。
　穴開きインターポーザー基板１２０が１枚のときに半導体チップ１１０周辺の冷却容量が不足する場合は、穴開きインターポーザー基板１２０を２枚３枚と複数積層することにより半導体チップ１００の上方乃至周辺の空間をより多く確保できる。
　（層内の２層化）
　電極パッドを有するＦＣ－ＢＧＡパッケージ１１０の中に入れる半導体チップ１００は単層ではなく、２層以上であってもよい。本実施形態の三次元積層集積回路の各パッケージ内はクロスコネクトされたＮＵＭＡ（Ｎｏｎ－Ｕｎｉｆｏｒｍ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）構成であってもよい。層間の相互接続はピン数の制約からバス接続となる。
　（本実施形態の効果を説明するために、２種類の層間通信経路を説明）
　本実施形態における三次元積層集積回路は、図２に示す電極パッド１４０と電極端子３４０が接合されることにより、図１２に示すように、とある層が積層された他の層と通信を行うための層間通信経路を形成する。層間通信経路はとある層からその隣接する層まで１：１で接続される通信経路（以下、「メゾネットコネクション」）と、図１３に示すように、とある層から櫛状に分岐し、各層まで接続される通信経路（以下、「ローカルバス」）の２種類を備える。
　（１：１のメゾネットコネクションには問題はない）
　図１２に示すメゾネットコネクション４３０（隣接する２レイヤのＣＰＵ、ＧＰＧＰＵとレベル２、あるいはレベル３キャッシュ、あるいはローカルメモリとを結ぶローカルコネクション）は、水平方向には図５に示す表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０内のデータ信号線６４０と、垂直方向には図２に示す電極パッド１４０と電極端子３４０の結合で構成される。メゾネットコネクション４３０は経路がＰ２Ｐ（Ｐｏｉｎｔ　ｔｏ　Ｐｏｉｎｔ）であり、分岐は存在せず、始点と終点が１：１であるため反射は起きるが、反射波が微妙に重なるなど特別な信号反射上の問題は生じない。
　（ローカルバスには信号の反射問題がある）
　他方、図１２及び図１３に示すローカルバス４２０については、多層間を並列に結合するため、水平方向には図５に示す表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０内のデータ信号線６１０と双方向トライステートゲートドライバ１３０、垂直方向には図２に示す電極パッド１４０と電極端子３４０で構成される。このとき、通信経路は電極パッド１４０と電極端子で垂直方向に結合しているだけでなく、半導体チップ１１０内に水平方向につなぐ各ＦＣ－ＢＧＡパッケージ内の信号線もあるため、櫛状の回路を形成し複雑な信号の反射パターンが発生して問題である。
　（反射の悪影響が低減する理由）
　図１８は一般的なバス回路の概略図である。櫛状のバス回路のうち中心となるメイン・バスは、本実施形態の図１３において、電極端子と電極パッドで構成される垂直方向の通信経路である。そしてメイン・バスから水平方向に延び、信号を受ける素子（本実施形態では双方向トライステートゲートドライバ１３０）までの通信経路はスタブ（ｓｔｕｂ）と呼ばれる。双方向トライステートゲートドライバ１３０がない場合、図１３に示すメイン・バスを流れる高周波信号は、各々の通信経路の端点で反射する特性があるが、スタブ内で反射した信号はメイン・バスに戻り、本来の信号と混ざってしまう。スタブが多いほど反射の回数が多くなり、多くのスタブからの反射波が都合悪く重なった場合には信号波が大きくなりすぎ、誤動作を生じさせる恐れがある。そのため双方向トライステートゲートドライバ１３０を電極端子に隣接させることでスタブを極力短くし、櫛状ではなく１本の通信経路に近づけることで反射の影響による問題を抑える。
　（本実施形態の効果：双方向トライステートゲートドライバで駆動することで櫛状の乱反射の問題を解決）
　そこで、図５に示すように双方向トライステートゲートドライバ１３０を設けて信号の反射を垂直方向のみに抑え、水平方向の通信経路に影響を及ぼさないようにし、かつ、電極パッド１４１と電極パッド１４２のように隣接する２つの端子のペアを使用してＬＶＤ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ）で駆動し、ペア毎の非同期伝送をすることによって、信号反射の問題を軽減する。このことにより本実施形態を利用したシステムは、層間通信経路の線長を揃えておくだけで深刻な誤動作をすることなく高速動作できる。また層間通信にＰＣＩ　Ｅｘｐｒｅｓｓ規格を採用してもよい。通信速度が不足する場合はクロックアップしたＰＣＩ　Ｅｘｐｒｅｓｓ規格を採用してもよい。
　（本実施形態の効果：層間通信経路のまとめ：高速な通信が可能となる）
　これらによって層間通信経路における信号反射の影響は最小化して、高速で安定的にローカルバスコネクションを実現できる。詳細については、一般的なプロセッサ間コモンバス技術を活用する。
　（半導体はＣＰＵのほかにもＨＢＭもある）
　電極パッドを有するＦＣ－ＢＧＡパッケージ１１０に搭載される半導体１００はＣＰＵ、ＧＰＧＰＵなどの演算装置だけではなく、メモリー素子を垂直スタッキングするＨＢＭ（Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）やＷｉｄｅ　Ｉ／Ｏ　ＤＲＡＭであってもよい。
　ＨＢＭ内部で縦に積み上げてあるが、図１４に示すように更に本発明で低遅延結合させて縦に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０に搭載して縦に積み上げることができる。これは最下層だけではなく、いずれの層であってもよい。メゾネット接続したＨＢＭやＷｉｄｅ　Ｉ／Ｏ　ＤＲＡＭはローカルメモリとして使ってＮＵＭＡ構成となる。上に書いたメゾネット接続されたローカルメモリは三次元集積回路の内部バスではローカルバスと集積回路（ＣＰＵやＧＰＧＰＵ）経由でＮＵＭＡ接続する。ＮＵＭＡ構成となったローカルメモリはキャッシュメモリを退避させるフェージングエリアとして使うことによりスループットが向上する。キャッシュがフォルトしたときワーキングセットとして使う。２次キャッシュとして使う。メゾネットの用途としてはＨＢＭによるキャッシュエリアの退避領域。ＮＵＭＡ構成として。マルチプロセッサでページバッファがいっぱいあったとき、そのバッファをＮＵＭＡメモリーにおいておけば非常にスループットが向上する。
　（本実施形態の効果：最下層を外部バスドライバスイッチにすることで高速化動作できる）
　本実施形態の最下層は、ローカルバス４２０と外部周辺機器等とを単純に中継するのではなく、ページ単位でアドレスバススヌーピング付きバッファ付きＤＭＡとなってもよい。
　本実施形態を採用したシステムを構築する場合には、外部に主記憶装置や周辺機器等との外部バス接続が必要になるが、本実施形態の最下層を表面に電極パッドを有するＦＣ－ＢＧＡパッケージ１１０は外部バスドライバスイッチとしておけば、外部バスを電気的に切り離すことができる。外部バスドライバスイッチをハイ・インピーダンスにすることで、本実施形態からつながる外部バスを切り離せば、信号伝搬距離が極めて短くなるため、本実施形態の高速なクロック動作が可能となる。また信号は非終端接続であるため、ＰＣＩバス同様に信号反射を考慮した動作形態となる。
　（本実施形態の効果：半導体チップの表面を酸化金属か焼結金属とすることで冷却効率を上げる）
　沸騰冷却は冷媒が液体から気体に相変化することにより冷却を行う。沸騰冷却においては冷媒の中に発生する気体（気泡）ができるだけ数多く発生し、周囲の冷媒を激しく拡販することが冷却効率の向上につながる。気泡がどの場所で発生するかは予測が難しいが、熱源表面の微細な傷から発生する確率が大きいため、多孔質な焼結金属や酸化金属で覆うことが望ましい。そのため、図８と図９に示すように、半導体チップ１００を覆うヒートスプレッダー２６０の表面を酸化金属か焼結金属とすることで冷却効率を向上させる。
　以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。
　請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階などの各処理の実行順序は、特段「より前に」、「先立って」などと明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」などを用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００　半導体チップ
１０１　ＨＢＭやＷｉｄｅ　Ｉ／Ｏ　ＤＲＡＭなどの積層半導体チップ
１１０　表面に電極パッドを有するＦＣ－ＢＧＡパッケージ
１２０　穴開きインターポーザー基板
１３０　双方向トライステートゲートドライバ
１３１　双方向トライステートゲートドライバ
１３２　双方向トライステートゲートドライバ
１３３　双方向トライステートゲートドライバ
１４０　電極パッド
１４１　電極パッド
１４２　電極パッド
１４５　電極パッド
２４０　ガイドピンを立てるためのスルーホールであって陽極の給電電極
２５０　ガイドピンを立てるためのスルーホールであって陰極の給電電極
２６０　ヒートスプレッダー
２７０　開口部
２８０　ガイドピンであって陽極の給電電極
２９０　ガイドピンであって陰極の給電電極
３４０　電極端子
３５０　セラミックコンデンサ
４１０　本実施形態の１層
４２０　ローカルバスの概念図
４２１　メイン・バス
４２２　スタブ
４３０　メゾネットコネクションの概念図
５６０　双方向トライステートゲートドライバ
５６１　双方向トライステートゲートドライバ
６００　ゲート制御信号線
６１０　データ信号線
６１１　データ信号線
６４０　データ信号線
７００　双方向トライステートゲートドライバ
７１０　ゲート制御信号線
７２０　データ信号線
７２１　データ信号線
７３０　ＮＯＴ回路
７３１　スリーステート・バッファ
７３２　スリーステート・バッファ
８００　放熱板
８０１　放熱フィンＡ
８０２　放熱フィンＢ
８０３　放熱フィンＣ
９０１　発熱点Ａ
９０２　発熱点Ｂ
９０３　発熱点Ｃ

Claims (11)

  1. 　半導体チップを備えたパッケージと、半導体チップが搭載される位置に開口部を備えたインターポーザー基板がそれぞれの電極端子と電極パッドで交互に積層された液浸を前提とした三次元積層集積回路であって、
    　前記パッケージと前記インターポーザー基板は、
    　下面の電極端子によって積層方向と前記電極端子同士の間に空隙が生まれる形状であり、
    　前記パッケージと前記インターポーザー基板の
    　上面には前記電極端子が連結するための幾何学形状の電極パッドが設けられており、
    　前記パッケージと前記インターポーザー基板の
    　前記電極端子と前記電極パッドは上下に電気的に１：１で接続されており、
    　前記パッケージと前記インターポーザー基板には
    　積層する際に正確な位置決めをするためと連結を保持するためのガイド穴が設けられ、
    　前記パッケージと前記インターポーザー基板の連結により
    　前記電極端子と電極パッドで層間通信経路が形成され、
    　前記パッケージと前記インターポーザー基板の
    　前記電極端子同士の間に生じる空隙に冷却液が流れることによって液浸冷却を行う三次元積層集積回路。
  2. 　前記パッケージ間に挿入する前記インターポーザー基板が連続して複数枚挿入された請求項１記載の三次元積層集積回路。
  3. 　前記パッケージの中に搭載される半導体チップが２層以上の積層三次元半導体（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　ＭｅｍｏｒｙあるいはＷｉｄｅ　Ｉ／Ｏ　ＤＲＡＭ等）である請求項１乃至請求項２記載の三次元積層集積回路。
  4. 　前記パッケージがクロスコネクトされたＮＵＭＡ（Ｎｏｎ－Ｕｎｉｆｏｒｍ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）構成であって、前記パッケージの相互接続がバス接続となった請求項１から請求項３記載の三次元積層集積回路。
  5. 　前記ガイド穴は前記パッケージに搭載される半導体チップへの給電のための陽極と陰極の電極としての機能を兼ね備え、さらに前記パッケージに搭載されるセラミックコンデンサに直接給電できるようにインピーダンスを下げるために前記ガイド穴は隣接して２個ずつ備えた請求項１から請求項４に記載の三次元積層集積回路。
  6. 　前記電極端子と電極パッドで形成される前記層間通信経路のデータ伝送方式を、隣接する前記電極端子２つをペアとしてＬＶＤ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ）とした請求項１から請求項５に記載の三次元積層集積回路。
  7. 　前記電極端子と電極パッドで形成される前記層間通信経路のデータ伝送方式を、隣接する前記電極端子２つをペアとしてＰＣＩ　Ｅｘｐｒｅｓｓとした請求項１から請求項５記載の三次元積層集積回路。
  8. 　クロックアップしたＰＣＩ　Ｅｘｐｒｅｓｓを用いた請求項７の三次元積層集積回路。
  9. 　前記層間通信経路に流れる高周波信号の反射の悪影響を低減するために、双方向トライステートゲートドライバを前記パッケージの前記電極端子に隣接して搭載した請求項１から請求項８記載の三次元積層集積回路。
  10. 　液浸冷却における間欠的な沸騰によるキャビテーションを防ぐため、前記パッケージに搭載された半導体チップに密着させたヒートスプレッダーが焼結金属あるいは酸化金属である請求項１から請求項９記載の三次元積層集積回路。
  11. 　請求項１から請求項１０記載の前記三次元積層集積回路の最下層の集積回路がバスドライバスイッチまたはページ単位でアドレスバススヌーピング付きバッファ付きＤＭＡのバスドライババッファスイッチで構成される三次元積層集積回路。
PCT/JP2020/043916 2019-12-05 2020-11-25 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路 Ceased WO2021111960A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080079040.3A CN114730750B (en) 2019-12-05 2020-11-25 Three-dimensional stacked integrated circuit using immersion cooling method based on semiconductor package and open-pore interposer
GB2205750.9A GB2604267B (en) 2019-12-05 2020-11-25 Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interposer
US17/721,379 US12519093B2 (en) 2019-12-05 2022-04-15 Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interposer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019220566A JP6850336B1 (ja) 2019-12-05 2019-12-05 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路
JP2019-220566 2019-12-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/721,379 Continuation US12519093B2 (en) 2019-12-05 2022-04-15 Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interposer

Publications (1)

Publication Number Publication Date
WO2021111960A1 true WO2021111960A1 (ja) 2021-06-10

Family

ID=75154655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/043916 Ceased WO2021111960A1 (ja) 2019-12-05 2020-11-25 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路

Country Status (4)

Country Link
US (1) US12519093B2 (ja)
JP (1) JP6850336B1 (ja)
GB (1) GB2604267B (ja)
WO (1) WO2021111960A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12112681B2 (en) * 2021-09-02 2024-10-08 Apple Inc. Electronic devices with displays and interposer structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142657A (ja) * 1993-07-06 1995-06-02 Sun Microsyst Inc 半導体チップ冷却装置及び冷却方法
WO2011030467A1 (ja) * 2009-09-14 2011-03-17 株式会社日立製作所 半導体装置
WO2012091044A1 (ja) * 2010-12-27 2012-07-05 株式会社ザイキューブ 半導体デバイス・電子部品の実装構造
JP2014187228A (ja) * 2013-03-25 2014-10-02 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356047A (en) * 1980-02-19 1982-10-26 Consolidated Refining Co., Inc. Method of making ceramic lid assembly for hermetic sealing of a semiconductor chip
US5119485A (en) * 1989-05-15 1992-06-02 Motorola, Inc. Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
JP3528375B2 (ja) 1994-11-30 2004-05-17 住友電気工業株式会社 基板およびこれを用いた放熱基板、半導体装置、素子搭載装置
US5788766A (en) 1994-11-30 1998-08-04 Sumitomo Electric Industries, Ltd. Window and preparation thereof
US5785754A (en) 1994-11-30 1998-07-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, element-mounted device and preparation of substrate
US6359331B1 (en) * 1997-12-23 2002-03-19 Ford Global Technologies, Inc. High power switching module
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3842759B2 (ja) 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
TWI261171B (en) * 2003-08-22 2006-09-01 Genesys Logic Inc Over-clocking method of PCI express card and related device thereof
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
KR100752650B1 (ko) * 2006-01-13 2007-08-29 삼성전자주식회사 데이터 버스라인의 부하를 감소시키기 위한 트라이스테이트 출력 드라이버 배치방법 및 이를 이용하는 반도체메모리장치
KR100737162B1 (ko) 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2008159619A (ja) 2006-12-20 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置
JP2009099683A (ja) 2007-10-15 2009-05-07 Toshiba Microelectronics Corp 半導体集積回路及びその故障救済方法、半導体集積回路装置
US8546930B2 (en) 2008-05-28 2013-10-01 Georgia Tech Research Corporation 3-D ICs equipped with double sided power, coolant, and data features
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
WO2012132019A1 (ja) 2011-03-31 2012-10-04 富士通株式会社 三次元実装半導体装置及びその製造方法
US20130141442A1 (en) * 2011-12-06 2013-06-06 John W. Brothers Method and apparatus for multi-chip processing
JP5780165B2 (ja) 2012-01-25 2015-09-16 富士通セミコンダクター株式会社 半導体装置およびその製造方法
CN203250734U (zh) 2013-01-21 2013-10-23 容云 可更换芯片的芯片队列散热器及芯片阵列散热器
US9252138B2 (en) 2014-05-27 2016-02-02 General Electric Company Interconnect devices for electronic packaging assemblies
JP6430153B2 (ja) 2014-06-10 2018-11-28 国立研究開発法人産業技術総合研究所 半導体装置、インターポーザ及びその製造方法
JP2015232500A (ja) 2014-06-10 2015-12-24 マイクロン テクノロジー， インク． 半導体装置
US9337119B2 (en) 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9959233B2 (en) * 2015-04-28 2018-05-01 Red Hat Israel, Ltd. NUMA-aware root bus selection
JP6540230B2 (ja) 2015-05-26 2019-07-10 富士通株式会社 基板
US9818726B2 (en) 2015-12-28 2017-11-14 International Business Machines Corporation Chip stack cooling structure
CN107769766B (zh) * 2016-08-17 2023-05-16 恩智浦美国有限公司 差分接收器
WO2019146039A1 (ja) 2018-01-25 2019-08-01 ソフトバンク株式会社 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路
JP2019146724A (ja) 2018-02-27 2019-09-05 株式会社サンセイアールアンドディ 遊技機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142657A (ja) * 1993-07-06 1995-06-02 Sun Microsyst Inc 半導体チップ冷却装置及び冷却方法
WO2011030467A1 (ja) * 2009-09-14 2011-03-17 株式会社日立製作所 半導体装置
WO2012091044A1 (ja) * 2010-12-27 2012-07-05 株式会社ザイキューブ 半導体デバイス・電子部品の実装構造
JP2014187228A (ja) * 2013-03-25 2014-10-02 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2021090010A (ja) 2021-06-10
JP6850336B1 (ja) 2021-03-31
US20220238498A1 (en) 2022-07-28
GB2604267B (en) 2024-09-25
US12519093B2 (en) 2026-01-06
GB202205750D0 (en) 2022-06-01
GB2604267A (en) 2022-08-31
CN114730750A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US11244887B2 (en) Three-dimensional laminated integrated circuit
CN101803019B (zh) 一种集成电路叠层及其配置集成电路叠层的方法
JP6159820B2 (ja) 半導体装置および情報処理装置
KR101721781B1 (ko) 패키지 기판에 다이를 포함하는 적층된 다이 패키지
US7345359B2 (en) Integrated circuit package with chip-side signal connections
CN105826300B (zh) 半导体器件
KR20140109914A (ko) 스택된 메모리를 구비한 cpu
KR20150049622A (ko) 패키지 온 패키지 장치
KR20140024593A (ko) 시스템 패키지
CN114488419B (zh) 一种光模块封装结构
JP2022099258A (ja) 電子装置とともに使用するための信号伝達ルーティングを有する熱管理システム
US10354979B1 (en) Microcircuit card assembly including dual-sided cooling paths
JP6850336B1 (ja) 半導体パッケージならびに穴開きインターポーザーによる液浸冷却方式を用いた三次元積層集積回路
JP2016071269A (ja) 電子機器、及びシステム
CN114730750B (en) Three-dimensional stacked integrated circuit using immersion cooling method based on semiconductor package and open-pore interposer
CN219660010U (zh) 一种中央处理器和主板
CN100361296C (zh) 具有改善散热结构的印刷电路板及电子装置
KR20090018170A (ko) 집적 회로 칩 패키지 기판, 장치 및 전자기기
CN115527979A (zh) 半导体封装
CN113614914A (zh) 一种半导体器件、芯片封装结构以及电子设备
Herrell Multichip module technology at MCC
CN113066732B (zh) 一种集成电路结构的形成方法
JP2001035964A (ja) 高密度ｉｃ実装構造
CN208240651U (zh) 一种内部去耦的集成电路封装
CN119855130A (zh) 内存模组及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20896313

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 202205750

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20201125

WWE Wipo information: entry into national phase

Ref document number: 2205750.9

Country of ref document: GB

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20896313

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 2205750.9

Country of ref document: GB