CN101803019B - 一种集成电路叠层及其配置集成电路叠层的方法 - Google Patents

一种集成电路叠层及其配置集成电路叠层的方法 Download PDF

Info

Publication number
CN101803019B
CN101803019B CN2008801065453A CN200880106545A CN101803019B CN 101803019 B CN101803019 B CN 101803019B CN 2008801065453 A CN2008801065453 A CN 2008801065453A CN 200880106545 A CN200880106545 A CN 200880106545A CN 101803019 B CN101803019 B CN 101803019B
Authority
CN
China
Prior art keywords
cooling
fluid
area
layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801065453A
Other languages
English (en)
Other versions
CN101803019A (zh
Inventor
T·J·布鲁斯克威勒
R·J·林德曼
B·米歇尔
H·E·罗素森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101803019A publication Critical patent/CN101803019A/zh
Application granted granted Critical
Publication of CN101803019B publication Critical patent/CN101803019B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及集成电路叠层(1)，其包括多个集成电路层(2)以及设置在两个电路层(2)之间的空间中的至少一个冷却层(3)。利用泵送冷却流体(10)通过冷却层(3)来冷却集成电路叠层(1)。本发明还涉及最优化这样的集成电路叠层(1)的配置的方法。

Description

一种集成电路叠层及其配置集成电路叠层的方法
技术领域
本发明涉及集成电路的热管理。具体而言，本发明涉及集成电路叠层，其包含多个集成电路层，所述多个集成电路层包含电连接第二电路层的至少第一电路层以及配置在第一与第二电路层之间的空间中的至少一个冷却层。 
背景技术
对于希望增加性能的集成电路(即，高性能集成电路)的冷却，在不断增加电路集成度和性能需求的时代尤其是种挑战。随着增加的计算需求，集成电路的处理速度及其时钟频率亦增加，这导致功率消耗的增加以及散热的增加。通过降低个别组件(例如，晶体管及存储器基元)的尺寸，这些组件变得较快。对芯片上的电互连而言则相反。由于缩放效应，使得RC时间常数增加，其造成讯号飞行时间增加。此效应限制了芯片的性能，由此称为反向缩放。 
在已知的集成电路中，大部分的电路组件配置在半导体材料的基本上单一平面中，通常表示为管芯。通过安装在集成电路背表面的冷却设备，这样的配置允许集成电路的冷却效率增加。然而，对于个别电路组件间降低的讯号路径长度，其转变成降低的讯号飞行时间，这进一步协助芯片集成，集成电路叠层发展为包含层叠在彼此顶上的多个电路层。当所有组件的散热通量累加以及热阻由于各个额外组件或电路层而增加时，从背侧冷却此类装置尤其是种挑战。这在芯片叠层中造成较高的温度梯度。 
可选的冷却方法为层内热管理此类垂直型集成电路。X.Y.Chen、K.C.T0h、以及J.C.Chai的「直接液态冷却叠层型多芯片模块(Direct Liquid Cooling of a Stacked Multichip Module)」描述了此方法。其中，检查叠层型多芯片模块的直接单相液态冷却。在J.M.Koo、S.Im、L.Yang、以及K.E.Goodson的论文中描述了另一集成电路叠层，标题为「三维电子电路架构的集成微通道冷却(Integrated Microchannel Cooling forThree-Dimensional Electronic Circuit Architectures)」。此论文通过集成微通道网络来研究三维电路的冷却。采用层内冷却的又一集成电路叠层可从K.Takahashi、Y.Taguchi、M.Tomisaka等人的论文中得知。 
截至目前，对于采用层内冷却来冷却集成电路叠层的配置，不是关于对具有均匀结构及散热的相当低性能集成电路(尤其是存储器模块)的冷却，就是用于较低带宽应用的具有周边电互连的叠层。 
仍存在着提供用于其它类型应用的集成电路的挑战，例如高性能处理器。另一挑战则是提供一种用于配置集成电路叠层以得到较高功率操作和更有效率的冷却的方法。又一挑战则是提供一种集成电路叠层及其热管理方法，其适用于较小的通道几何，例如，个别电路层之间的小于300μm的间隙。 
发明内容
根据本发明的一个方面的实施例，提供一种集成电路叠层。集成电路叠层包含多个集成电路层，所述多个集成电路层包含至少电连接第二电路层的第一电路层，第一电路层具有较高热产生的至少一个第一区域以及较低热产生的至少一个第二区域，以及至少一个冷却层设置在第一与第二电路层之间的空间中，冷却层包含至少一个流体入口、至少一个流体出口、以及液压连接流体入口与流体出口的中空空间，以利用冷却流体冷却至少第一电路层。至少一个冷却层包含用于在中空空间中产生冷却流体的非均匀流动图形的装置(means)，使电路层的第一区域中的传热比第二区域的传热高。 
通过提供用于在设置在集成电路叠层的第一与第二电路层之间的冷却层中产生非均匀流动图形的装置，冷却流体提供的传热能力适于根据第一 电路层的第一和第二区域的冷却需求。 
根据本发明的实施例，至少一个冷却层包含至少一个导引组件，将至少部分的冷却流体导向第一区域。通过提供将至少部分的冷却流体导向第一区域的至少一个导引组件，来进一步改善较高热产生的第一区域的冷却效果。 
根据第一方面的又一实施例，至少一个导引组件用以产生通过第一区域的至少一个第一流动，且具有比通过第二区域的第二流动还高的质量流量。通过分别产生具有较高及较低质量流量的第一及第二流动，可以相对于第二区域强化第一区域的冷却性能。 
根据第一方面的又一实施例，至少一个导引组件包含漏斗结构，其具有朝向流体入口的第一较大开口以及朝向第一区域的第二较小开口。通过将漏斗结构整合到至少一个冷却层中，冷却流体的流动在第一区域被浓缩，使得第一区域的冷却被改善。 
根据第一方面的又一实施例，至少一个冷却层包含通道结构，其在第一区域具有第一宽度且在第二区域具有第二宽度，第一宽度小于第二宽度。通过在第一及第二区域提供具有不同宽度的通道，冷却流体的速度适于不同的冷却需求。 
根据第一方面的又一实施例，通道结构的宽度沿着自流体入口至流体出口的至少一个路径减小。通过提供宽度沿冷却流体的路经减小的通道结构，冷却流体的速度适于沿路径减小冷却流体的冷却能力。 
根据第一方面的又一实施例，至少一个冷却层包含网格结构，其在第一区域的密度低于在第二区域的密度。通过相对于第一区域增加第二区域的网格密度，增加第二区域的流阻，造成通过第一区域的冷却流体的流动增加。 
根据第一方面的又一实施例，至少一个冷却层包含具有网格组件的网格结构，设置在第一区域中的至少一个第一网格组件比设置在第二区域中的第二网格组件具有更大的截面。通过改变设置在第一和第二区域中的网格组件的截面，使第一和第二区域的传热适于其个别的冷却需求。 
根据第一方面的又一实施例，网格结构包含在第一与第二电路层之间的电连接。通过利用第一与第二电路层之间的电连接形成网格结构，达到不同电路层间的电连接性以及适应冷却流体通过冷却层的流动。 
根据第一方面的又一实施例，至少一个冷却层包含在第一电路层处的第一表面以及在第二电路层处的第二表面，第一及第二表面彼此间的距离在第一区域比在第二区域小。通过降低第一区域中的至少一个冷却层的第一与第二表面之间的距离，加速冷却流体在第一区域中的流动，造成冷却性能的改善。 
根据第一方面的又一实施例，第一与第二表面间的距离沿着自流体入口至流体出口的至少一个路径减小。通过降低第一与第二表面间的距离，沿至少一个路径朝流体出口加速冷流的速度，使得沿路径加热冷却流体而造成传热能力均等化。 
根据第一方面的又一实施例，流体入口相对于第二区域被设置得更靠近第一区域。通过将具有较高热产生的第一区域设置为比第二区域更靠近流体入口，由于流体入口处的冷却流体比在流体出口或靠近流体出口的冷却流体的温度低，这增加了第一区域的冷却。 
根据第一方面的又一实施例，流体出口相对于第一区域被设置得较靠近第二区域。通过将具有较低热产生的第二区域置在较靠近流体出口，因冷却流体已自流体入口至第二区域途中被加热，而使得第二区域的冷却降低。 
根据第一方面的又一实施例，流体入口及流体出口被设置在邻近冷却层的公共角落，以及第一区域相对于第二区域被设置得较靠近公共角落。通过将第一区域设置为邻近流体入口和流体出口的公共角落，较高热产生的第一区域设置为直接连接在流体入口及流体出口之间，造成朝公共角落的冷却流体的质量流量增加。 
根据第一方面的又一实施例，冷却层包含至少两个流体入口或至少两个流体出口，使得自第一入口通过第一区域到第一出口的第一流动，分别比自第二入口到第一出口或自第一入口到第二出口的第二流动还短。通过 设置第一区域在相对于第二流动具有缩减长度的第一流动中，相对于第二区域使第一区域的冷却增加。 
根据第一方面的又一实施例，冷却层具有四个侧的矩形，第一及第三侧彼此平行且第二及第四侧彼此平行，第一及第三侧正交于第二及第四侧。冷却层包含设置在四个侧上的两个流体入口和两个流体出口。通过利用四端口(port)冷却流体供给，可进一步改善冷却层中冷却流体的质量流量，造成高性能集成电路较佳的散热。 
根据第一方面的又一实施例，两个流体入口被设置在第一及第三侧，而两个流体出口被设置在第二及第四侧。通过在冷却层的相对侧上提供流体入口及流体出口，冷却流体在四个角落产生较快的流动，增加该处的冷却性能。 
根据第一方面的又一实施例，两个流体入口被设置在第一及第二侧，而两个流体出口被设置在第三及第四侧。通过在冷却层的相对侧上提供流体入口及流体出口，冷却流体在两个角落产生较快的流动，并在冷却层的中央区域保持恒定的流。 
根据第一方面的又一实施例，集成电路叠层包含被设置在公共电路层之上和之下的至少第一及第二冷却层，其中冷却流体在第一冷却层中的流动沿第一方向导向，而冷却流体在第二冷却层中的流动沿与第一方向不同的第二方向导向。通过将冷却流体在第一和第二冷却层中的第一及第二流动导向不同方向，中间电路层的总冷却适于其冷却需求。 
根据第一方面的又一实施例，集成电路叠层包含至少多个冷却层，其中冷却流体在交替的冷却层中的流动是沿相反方向导向。通过将冷却流体在交替的冷却层中的流动导向相反方向，均等化总冷却性能。 
根据本发明第二方面的实施例，提供一种配置包含至少第一和第二电路层的集成电路叠层的方法，第一及第二电路层彼此电连接，至少第一电路层具有非均匀功率分布，以及中空冷却层被设置在第一与第二电路层之间。本方法包含以下步骤： 
在特定配置中，对于通过中空冷却层的冷却流体的特定流动而言， 计算第一电路层的第一及第二区域的结温度(junction temperature)；以及 
修改冷却层或第一电路层的配置，以降低第一电路层的第一和第二区域的计算的结温度的差异。 
通过降低第一电路层的第一和第二区域的计算的结温度差异，改善集成电路叠层的热设计。 
根据第二方面的又一实施例，修改配置的步骤包含添加、移除、或改变冷却层或电路层的至少一个导引组件或表面特征，使得在具有高于平均计算的结温度的第一区域的质量流量增加，或使得在具有低于平均计算的结温度的第二区域的质量流量降低，或两者皆是。通过修改冷却层或电路层的导引组件或表面特征，以分别增加或减少冷却流体的质量流量或第一和第二区域的对流热阻，而改善集成电路叠层的热设计。 
根据第二方面的又一实施例，重复计算及修改步骤，直到为电路层的第一区域和第二区域计算出均匀的结温度。通过重复以上步骤直到为第一电路层的两区域计算出均匀的结温度，以平衡不同电路区域的温度。 
根据第二方面的又一实施例，重复计算及修改步骤，直到为电路层的整个表面计算出均匀的结温度。通过重复计算及修改步骤直到计算出整个表面的均匀的结温度，可最优化集成电路叠层的整个电路层，使集成电路达到最优化配置。 
附图说明
通过参照根据本发明的优选的示例性实施例的详细说明并结合附图，可以更全面地理解本发明及其实施例。 
图1为根据本发明的实施例的嵌入在含流体结构中的集成电路叠层； 
图2为根据本发明的实施例的嵌入在含流体结构中的集成电路叠层； 
图3为根据常规公知设计的具有中央热点的均匀针鳍阵列(pin finarray)； 
图4为根据本发明的实施例的在流体入口具有热点的均匀针鳍阵列； 
图5为根据本发明的实施例的具有中央低流阻通道的冷却层； 
图6为根据本发明的实施例的具有导引结构以重新分布热流的冷却层； 
图7A及图7B为根据本发明的实施例的包含用于最优化冷却性能的各种特征组合的冷却层； 
图8A及图8B为根据本发明的实施例的冷却层的截面及模拟散热； 
图9A到9F为解释根据图8的实施例的冷却性能的图； 
图10A及图10B为根据本发明的实施例的冷却层的截面及模拟散热； 
图11A到11D为解释根据图10的冷却层的冷却性能的图； 
图12为根据本发明的实施例的具有冷却流体的第一配置的四个端口(port)的冷却层； 
图13为根据本发明的实施例的具有冷却流体的第二配置的四个端口的冷却层； 
图14为根据本发明的实施例的具有冷却流体的四个端口及最优化冷却性能的其它特征的冷却层； 
图15为集成电路叠层的截面； 
图16为根据图15的集成电路叠层的结温度的温度提升； 
图17为根据本发明的实施例的用于最优化电路叠层的方法流程图； 
图18为根据本发明的实施例的具有集成通道结构的冷却层； 
图19A及19B为根据本发明的实施例的具有变化的网格密度的冷却层的截面； 
图20为根据本发明的实施例的具有集成通道结构的冷却层；以及 
图21A及21B为根据本发明的实施例的具有集成通道结构的多端口配置的冷却层。 
在附图中，相同的标号在不同实施例用以表示类似的组件。此外，字尾加上的字母用以区分类似组件群组中的个别组件。若在对应说明中并未有这样的区分时，则可表示为群组中的任何组件。 
具体实施方式
图15显示具有多个集成电路层2的集成电路叠层1的截面示意图。图15所示的集成电路叠层1包含三个电路层2a、2b、及2c。在每两个电路层2之间提供冷却层3。除了分别配置在电路层2a及2b以及2b及2c之间冷却层3a及3b之外，额外的冷却层3c被提供在电路层2c顶上。 
各冷却层3在邻近的电路层2之间提供中空的空间，且具有流体入口4及流体出口5。在图15所示范例中，所有三个冷却层3平行配置并连接到公共流体入口4和公共流体出口5。 
为了彼此电连接不同的集成电路层2，垂直电连接6可配置为真实面阵列且通过冷却层3。另一电连接6提供在电路层2a及配置在基板8上的接触表面7之间。接触表面7及基板8用于提供集成电路叠层1与例如印刷电路板的电连接。为此目的，基板8包含例如多个焊接球作为接触垫9，以连接集成电路叠层1与载体或基板的球栅阵列(BGA)。可选地，集成电路叠层1亦可直接焊接到印刷电路板(PCB)，或由其它已知或未来的接合技术直接或间接连接。 
对图15所示的三维集成电路叠层1的热管理是种挑战，因为各电路层2增加了叠层的总散热。同时，电路层2间可用的用于移除对流热的空间有限。为实现高带宽通讯的电连接6，在个别电路层2间提供的间隙是有限的。举例而言，冷却层3的厚度可能限在小于0.5mm，且典型约在50至500μm的范围。 
在电连接6密度增加的集成电路叠层1中，泵送通过冷却层3的冷却流体10的流量，由于集成电路叠层1的几何形状的流阻增加而受到限制。造成流体入口4到流体出口5的给定压降的质量流量较低。结果因冷却流体10的温度增加，而使嵌在电路层2的半导体结的主要温度提升，冷却流体10拾取耗散的功率，以下亦称显热(sensible heat)。 
图16显示对具有均匀散热的电路层2的结温度TJ的各种贡献。图16最上方的曲线显示集成电路层2的结温度TJ为在自流体入口4的结距离的函数。曲线起始在流体入口4的位置0并结束在冷却层3的流体出口5的 位置L。 
如图16所示，起先结温度TJ急剧上升直到在位置S达到临界温度。此乃由于一直到此点，发展的流体及热边界层导致对流热阻降低，在此处发展边界层且对流热阻变为固定。图16显示因为显热ΔTheat对传导温度增加ΔTcond、以及对流温度增加ΔTconv及流体温度增加的不同贡献。为了以不超过最大结温度Tmax的方式，冷却配置在邻近流体出口5的位置L的集成电路层2的区域，冷却流体10必需以相对较高的压力泵送通过集成电路叠层1。 
如果集成电路层2的热分布是不均匀的，冷却电路层2不同区域的问题尤其复杂。尤其是对高性能处理装置的情况而言，其包含执行如算术运算的相当小的处理器核心以及相当大的高速缓存，而高速缓存散发远比处理核心小的热。根据图15及16，若处理核心配置在电路层2的右侧，几乎不可能有效冷却处理核心。 
图1显示根据本发明实施例的集成电路叠层1可能的实施。在图1所示的实施例中，集成电路叠层1包含三个电路层2a到2c以及环绕电路层2的四个冷却层3a到3d。最下层的电路层2a通过接触垫9(例如C4焊球)连接到接触表面7。再者，电路层2a到2c通过个别电路层间的电连接6互连。此外，配置在最上层的电路层2c及集成电路叠层1的壳体26顶表面21之间的冷却层3d，作为冷却流体10的容纳结构，其包含适应冷却流体10的流动13的导引组件19。如下将述，通过适应电路层2或冷却层3，可以降低的泵送功率供给流体入口4及流体出口5而实现电路叠层1的冷却。 
在图1所示的实施例中，分别在左侧及右侧提供两个流体入口4a及4b电路叠层1。虽未示于图1，但泵送到流体入口4a及4b的冷却流体10通过流体出口5a及5b朝前及后离开集成电路叠层1。由在上述及以下其它所述的特征，在冷却层3中产生的非均匀流动图形使得多个电路层2a到2c能实现高性能操作。尤其是，以真实区域配置(true area arrangement)的形式包含数量增加的电连接6。通过在电路层2区域的顶表面21的顶上 安装额外冷却器，可增加对集成电路叠层1的冷却。虽未显示在图1中，但此类额外冷却器可通过透过导引组件19的热传导来改善总冷却。 
根据所示实施例，可以通过穿晶圆过孔实现电连接6。将传热几何结构(heat transfer geometry)构建入硅中并可以包含针鳍阵列。电路层2可与形成岛的导电焊料接合，由环结构围绕，其由冷却流体10密封电互连。接合区域皆将热传导到鳍片。然后将集成电路叠层1封装入热膨胀匹配的壳体26，例如包含冷却流体歧管及可能具有球栅阵列接合的接触垫9的硅。该封装方式降低了由于热膨胀失配而引入到易碎电路层2的应力，容许所有电路层2以及随后描述的所谓四端口歧管方案的两侧热移除。 
图2显示类似于图1的集成电路叠层1。为了改善图2的集成电路叠层1的冷却，冷却层3a及3c连接到左侧的第一流体入口4a以及右侧的第一流体出口5a，而冷却层3b及3d连接到右侧的第二流体入口4b以及左侧的第二流体出口5b。 
结果，冷却流体10以交替方向流过在各电路层2a到2c之上及之下的冷却层3a到3d。因为电路层2a到2c每一个被配置在邻近具有交替流动方向的两个冷却层3a到3d之间，各电路层2a到2c由左侧及右侧两边冷却。考虑到结温度TJ及冷却性能，如图16所示的仅自一侧冷却，左侧及右侧两边的组合冷却将导致整个电路层2a到2c范围具有几乎固定的结温度TJ的改善的冷却性能。 
图3显示公知的集成电路层2，其包含在集成电路层2中央的第一区域11以及围绕第一区域11的第二区域12。如图3所示，还显示电连接6到电路层2的投影，在图3所示的情况下，其阻碍冷却流体10由左到右的流动13。冷却流体10的流动13在冷却层3中流动，冷却层3直接配置在电路层2上方或下方。因此电连接6作为其所连接的电路组件的冷却鳍片。结果此类结构亦称为“针鳍阵列”。 
图3所示的公知配置具有以下缺点，冷却流体10将自配置在左侧的流体入口4到电路层2中央的第一区域11一路加热。如图3所示具有热点在中央的均匀针鳍阵列，或更糟具有热点在流动13的末端，具有非常低的泵 送效率。在这些情况下，在第一区域11的流体温度已经提升得非常高。结果必须增加泵送功率成本才能降低对流阻抗，以维持结温度低于Tmax。 
图4显示根据本发明实施例改善的配置。在图4所示的实施例中，包含例如散出大量热的处理器核心的第一区域11被配置在邻近流体入口4，而第二区域12主要配置在第一区域11的右侧，即较靠近流体出口5。结果第一区域11接收冷却流体10的流动13，其仍在相当低的温度，因而比在缺乏这样的配置下，相对于第二区域12，增加了第一区域11的冷却。结果，相对于图3所示的配置，在图4所示的配置中可降低流体入口4与流体出口5间的压降。 
图5显示具有冷却层3配置在电路层2上的另一配置的电路层2。在此特定实施例中，通道14配置在冷却层3中间。尤其是，通过在通道14的区域不形成任何电连接6来形成通道14。结果相对于冷却层3的其它部分，降低了通道14中从冷却层3左侧的流体入口4提供的冷却流体10的流阻。结果相对于通道14之上或之下的质量流量，将增加通道14中的质量流量。因此原由，配置在通道14区域的第一区域11相比于配置在电连接6的区域中的大部分的第二区域12可以被更有效地冷却。虽然包含相对大的散热区域的第一区域11被配置在电路层2的中央，但在图5所示的实施例中仍可被有效冷却。 
图6显示根据本发明进一步的实施例。图6所示的配置包含漏斗结构15，其在靠近流体入口4的左侧具有第一开口16，以及具有靠近第一区域11的第二开口17。若自左到右提供冷却流体10的流动13，即从图6所示配置的流体入口4到流体出口5，第一区域11的质量流量相对于第二区域12增加。尤其是，由在相对宽的第一开口16所收集的冷却流体10必须通过更小的第二开口17，而在第一区域11增加了流动13的速度，一旦流动13通过了第一区域11，第一区域11右侧的反向漏斗结构18有助于将流动13分散在冷却层3的整个宽度。此外，由于图6配置的对称性，流体入口4及流体出口5可互换。这意味着可沿任一方向提供冷却流体10而不会影响图6所示配置的功能性。 
图7A显示结合上述实施例各种特征的进一步配置。尤其是在图7A中，第一区域11靠近流体入口4且配置在通道14的入口。导引组件19导引流动13通过通道14。结果虽然电连接6提供在第一区域11，其可用于操作配置于第一区域11的电路，冷却流体10通过第一区域11及后续通道14(其无任何电连接6)的总流阻低于平均值。相反地，通过冷却层3由导引组件19与通道11分隔且具有电连接6的上部和下部的冷却流体10的流阻高于平均值。 
图7B显示包含形成两个漏斗结构15a及15b的分离导引组件的冷却层3的另一实施例。此外，通过冷却层的电连接6被设置为在第二区域12a和12b具有较高的密度，以聚焦通过对应于热点22的第一区域11的冷却流体10的流动13。与图6所示的漏斗结构15不同，漏斗结构15a及15b包含分离的组件，容许冷却流体10通过第二区域12a和12b的较低速率的次级流动。 
如上所述，接近在最大芯片负载处的最大结温度Tmax的更加均匀的结温度TJ，对于特定功率地图(map)会导致更有效的冷却配置。如果根据冷却层3的局部热移除能力设计电路层2的功率地图，或针对电路层2的特定功率地图设计冷却层3，则会改善电路叠层1的总冷却效率。在两种情况下，热移除设计应考虑在特定面积中的电连接6的实施密度。 
可通过尽可能地根据热需求来调整电路层2的功率地图，以及根据功率地图来设计冷却层3，以此获得电及热前景所希望的配置。结果，由于跨冷却层3的较低流量及压降，而导致降低的泵送功率以及在流体出口5处的最大流体温度。 
在服务器应用中，许多处理器必须平行冷却，降低每个管芯的流量，容许更小直径的管以及在服务器架中具有更精简的冷却流体互连及降低的泵送功率。增加的流体出口温度造成降低的二次热交换器体积及重量，这是由于两流体环路的改善的温度差异造成的热通量增加，或在最佳情况下因直接将热交换到环境中而消除二次冷却环路。 
鉴于这些考虑，图8A显示根据本发明的又一实施例。尤其是，图8A 的截面示意图显示电路层2及配置在电路层2顶上的冷却层3。冷却层3包含由冷却流体10填充的中空空间20以及顶表面21。集成电路层2在例如第一区域11包含热点22，即相较于电路层2的其它区域有热产生及/或温度提升的区域。第一区域11的左边及右边为第二区域12a及12b，其中自电路层2发散较少的热。如图8A的截面图所示，中空空间20与集成电路层2之间没有配置额外的层。然而，在利用可与部份电路层2作用的导电冷却流体10或冷却流体10的情况下，电路层2可通过氧化物层或类似的保护层保护。 
图8A显示冷却层3的顶表面21具有变化的厚度，因而在从左侧的流体入口4到右侧的流体出口5的路径上距集成电路层2的距离亦变化。尤其是，顶表面21及集成电路层2之间的距离从左至右降低，以便从左至右加速冷却流体10的流动13的速度，这导致对流热阻的降低。结果在最左边的第二区域12a，冷却流体10具有相对低的流动速度。在该阶段，冷却流体具有相对低的温度，并因其较低流体流阻而容许相对高的对流热阻。相对地，在第二区域12a的右侧，冷却流体10已被第一区域11所发散的热加热，且仅可接受由对流传热所造成的相当小量的温度梯度。为了降低对流热阻，通过窄化限定中空空间20的间隙，来增加在右侧区域中的冷却流体10的流量。 
此外，额外表面特征23配置在第一区域11的顶表面21上。表面特征23窄化热点22的第一区域11中顶表面21与电路层2之间的距离。因上述原由，增加了冷却流体10在第一区域11中的流量，导致热点22的冷却改善。 
所述变化间隙冷却方案象征性地代表变化对流传热冷却结构的其它可能的实施方案，例如图18所示的变化宽度通道，或以下图19A及19B所示具有导引结构的变化密度针鳍阵列。这些及类似平面结构可由公知的二维光刻界定，而后蚀刻入硅或由电镀敷构建。 
图8B显示电路层2在从流体入口4到流体出口5的路径上产生的结温度TJ。对于散发已知量Q1到Qn的热的各区域，从左到右计算图8B 所示数据。图8B的圆圈表示电路层2与相对顶表面21间的距离，即提供给冷却流体10的间隙宽度。如图8B所示，在整个集成电路层2的宽度，集成电路层的结温度TJ维持固定。 
图8B还显示对流热ΔTconv、传导热ΔTcond、以及显热ΔTheat对结温度TJ的不同贡献。因为集成电路层2可在其整个表面操作在接近临界结温度，所以可降低流体入口4与流体出口5之间的压降及流量，因而增加了图8A所示冷却设备的效率。 
图9显示与根据图8A的集成电路叠层实施例的传热相关的各种参数。在图9所示的各部分中可见，通过调整中空空间20的间隙宽度，可调整流13的平均速度和冷却流体10中的压力，以使热通量分别与第一区域11及第二区域12a及12b所散发的热的量成比例。 
在图8A及图8B所示的实施例中，对于特定功率地图，最优化间隙。下表揭露沿冷却流体10的流动13具有变化及固定间隙的不同冷却设备的结果。适应性间隙测试案例的压降可降低约10倍。 
                         变化的间隙        均匀间隙 
总驱散功率：             159.3W            159.3W 
流体出口温度：           54℃              36.9℃ 
最大雷诺(Reynold)数：    169               360 
最大冷却流体速度：       2.799m/s          5.33m/s 
压降：                   0.728bar          7.87bar 
最大间隙：               182.5m            33.8μm 
最小间隙：               30.2μm           33.8μm 
流量：                   0.0714l/min       0.152l/min 
图10A及10B显示可选的集成电路叠层1配置，其包含电路层2、冷却层3、以及顶表面21。在图10A所示的配置中，顶表面21平行于电路层2。亦即，冷却层3的中空空间20在整个电路层2范围具有均匀的厚度。 
基于图10A及图10B的计算界定具有均匀间隙的平行冷却层3的最佳功率地图以及未发展的流体及热边界层。对相同流量及压降而言，在最佳功率地图情况下可驱散的最大功率高于均匀热通量情况45％。根据实施例，在设计集成电路叠层1的各个别的电路层2时，考虑在流体入口4处的强化传热效应。 
对于图10A所示配置的增加的冷却效率而言，电路层2的散热Q1到Qn适合于从左到右流过中空空间20的冷却流体10的流动13的增加的对流热阻。电路层2的散热Q1到Qn由图10B所示的箭头指示，且由左到右减少。圆圈表示配置各区段的努塞尔数(Nusselt number)Nui，其为电路层2的特定表面区段到冷却层3的冷却流体10的传热能力的量测。 
尤其是，电路层2的散热在第一区域11为最大。在后续第二区域12a到12e，则散热降低。结果电路层2的具有特别高散热的部分被设置于较靠近流体入口4，而电路层2的具有较低散热的部分被设置于较靠近流体出口5。结果在电路层2的整个宽度，电路层的结温度TJ维持固定。 
图11a-11b显示图10A及10B所示配置的努塞尔数、传热系数、计算的最佳热通量、结温度TJ、以及其不同构成部分。 
提供在图8B及10B的数据表示最佳系统，其中结温度TJ在整个电路层2维持固定。然而实际上，最优化受限于电路层的特定区域或方面。例如，对特定泵送功率而言，在对应于已知热点22的第一区域11中，最优化可用于限制结温度TJ不超过最大结温度Tmax。 
亦可通过以下所述的所谓四端口冷却层架构，来实现小间隙宽度的更有效率的热移除。在两端口配置中，流体入口4及流体出口5位于冷却层3的相对位置，而在四端口的情况下，冷却层3的所有四个侧边用以递送及汲出冷却剂。流体入口4可由流体出口5分隔且相对，如图12所示，称为双对称，或可在冷却层3的角落相邻并连接，如图13所示，称为单对称。入口到出口配置在邻近流体入口4及流体出口5的角落24导致相当短的流体路径。 
图12显示根据本发明实施例的双对称配置的设置。尤其是，图12显 示所谓四端口配置的电路层2及冷却层3的上视图。在此配置中，冷却流体10自两相对流体入口4a及4b馈送入冷却层3，并通过配置在流体入口4a及4b之间的两个流体出口5a及5b离开冷却层3。 
在图12所示的配置中，冷却流体10自左边及右边流入冷却层3，并朝上及朝下离开冷却层3。不像冷却流体10自一侧泵送入并由相对侧泵送出的冷却配置，图12所示的配置将在冷却层3中发展出非均匀流体分布。尤其是，冷却流体10的流13在靠近图12示出的冷却配置中热点22a到22d所位于的角落24a到24d，将移动更快速。相反地，中央区域25的冷却效率较差，因为在这个区域的流动13更缓慢。结果，具有四个热点22a到22d的电路层2被配置成使热点22a到22d共同位于四个角落24a到24d，以改善冷却。 
图13显示具有单对称配置的冷却层3配置在其顶上的电路层2。在图13所示的配置中，冷却流体10由两侧馈送入冷却层3，并由其余两侧流出冷却层3。不像图12所示的配置，在图13所示实施例中，冷却流体10自邻近的两侧流入冷却层3。冷却流体10的流动13将发展出非均匀流动图形，其更有效地冷却靠近流体入口4及流体出口5两者设置的两个角落24a及24b。结果，具有两个热点22a及22b的电路层2被配置成使两个热点22a及22b共同位于角落24a及24b，以改善冷却。相反地，剩余中央区域25冷却效率较差，且可包含电路层2的散热较少的部分。 
双对称方式能处理四个热点22，各位于电路层2的角落24，而单对称情况能处理配置在流体入口4及流体出口5间的角落24中的两个热点22。双对称情况在冷却层3的中央具有低热移除率的停滞区，其可利用如上所述的导引结构降低，以最小化低性能区，通过中央热传导结构或自中央藉由停滞区之层相依补偿。 
计算的流体力学结果已用于计算特定均匀功率驱散下的速度场及电路层表面温度。双端口冷却层3具有均匀的流体速度，而四端口冷却层3显示流体速度朝冷却层3的角落强烈增加，且因来自第一区域22a及22b的高速流体的剪应力，造成在冷却层3中央区域25亦具有较高的速度。通过 增加冷却层3的x-及y-尺寸，两端口冷却板的流量保持固定。此导致降低较大电路层2的冷却效能，因为单位面积规一化的质量流量减少。在另一方面，四端口冷却层3的总流量增加。已知四端口冷却层3的表面温度有90％的区域低于双端口冷却层3的温度。 
图14显示配置在具有两个热点22a及22b的电路层2上的冷却层3的进一步实施例。图14所示实施例中，结合上述实施例的许多特征。尤其是，电路层2的热点22a及22b配置在以四端口设置的冷却层3的角落24a及24b。此外，连接电路层2及配置在其上或其下的另一电路层2的电连接6，以非均匀方式设置，以导引冷却流体10的流动13并在冷却层3中产生非均匀的流动图形。 
尤其是，尽管已参考图12说明的双对称四端口配置，中央区域25将多多少少均等地冷却。部分地通过在未被热点22占据的角落24c及24d中提供较高数目的电连接6来达成。以此方式，增加了对应角落24c及24d的区域中冷却流体10的流阻，而降低了中央区域25中冷却流体10的流阻。效果上实现了冷却流体10的非均匀流动图形，其适于电路层2的散热。 
图18显示包含四个通道结构27a到27d的冷却层3的配置。在对应未示于图18的电路层2的热点22的第一区域11中，通道结构27c及27d包含窄化结构，其中通道结构27c及27d的壁被显著地窄化以增加第一区域11的质量流量。此外，所有的通道结构27a到27d在从左侧的流体入口4到右侧的各流体出口5的路径上窄化，以考虑冷却流体10的加热。 
图19A及19B显示包含电路层2及设置在其上的冷却层3的集成电路叠层的进一步实施例。在冷却层3中，设置电连接6形成网格结构。 
在图19A中通过将较多的电连接6设置在对应热点22的第一区域11中，来调整网格结构的密度。相反地，将较少的电连接设置在电路层2的第二区域12。 
在图19B中，电连接6的网格形成矩形结构，即，其具有固定的节距(pitch)宽度。然而，为了减少在电路层2的热点22的第一区域11中的对流热阻，增加在此处形成电连接6的各针状物的直径。相反地，降低第 二区域12的针状物的直径以降低流阻。 
图20显示冷却层3的另一配置，以聚焦在对应热点22的第一区域11中的冷却流体10的流动13。尤其是，在被分为图20右侧的三个个别的流动13d到13f之前，在第一区域组合通过流体入口4a到4c馈送入冷却层的冷却流体10的流动13a到13c。结果，左侧以及右侧的第二区域12a及12b分别比设置在中央的第一区域11的冷却效率差。 
图21A及21B显示所谓的多端口配置的冷却层3的又一实施例。尤其是，图21A从冷却层3的所有四个侧具有三个流体入口4a到4c以及三个流体出口5a到5c。配合多通道结构27，冷却层3的冷却效能适于未显示在图21A中的电路层2的散热。 
图21B显示四端口配置的另一冷却层3，其具有两个流体入口4a及4b及两个流体出口5a及5b。由于冷却层3的流体入口4、流体出口5、以及许多通道结构27的设置，有效率地冷却由通过冷却层3的许多电连接6来连接的两个第一区域11a及11b。 
图17显示根据本发明实施例最优化集成电路叠层1的方法流程图。在此描述的方法可用于电路层2、或冷却层3、或两者的设计阶段。 
在步骤A，计算至少一个电路层2的结温度TJ。计算可基于电路层2的已知功率地图或其构成部分。可选地，可通过执行对原型电路层2的量测来得到结温度TJ。 
如果已知电路层2的功率地图，则可以连续方式来计算其结温度TJ，始于从已知边界条件的点(例如流体入口4的温度)，然后计算邻近区域的结温度TJ，直到知道电路层2整个表面的结温度TJ。 
在步骤B，可识别一个或多个第一区域11。在一个实施例中，首先可计算平均结温度TJ。然后将不同区域的结温度TJ与平均温度或给定的最大结温度Tmax比较。举例而言，如果识别出具有高于平均温度的一个或多个区域，或识别出低于平均温度的一个或多个区域，便分别标示为第一区域11及第二区域12。 
在步骤C，执行测试，测试结温度TJ是否足够均匀。若是的话，则最 优化将终止。例如，电路层2的整个表面的结温度TJ可为恒定的，即，相对于有效率的冷却，电路叠层1处于最佳配置。可选地，一旦在步骤B所识别出最热的第一区域11的结温度TJ低于最大结温度Tmax，或一旦已经执行了预定数目的最优化步骤，则可终止最优化程序。若在集成电路叠层设计的预先修正中未达到进一步的均等化，则亦可终止程序。 
不然，即，若结温度TJ不够均匀，则方法前进到步骤D，通过修正冷却层3或电路层2的表面，来试图改善电路叠层1的冷却性能。尤其是，使用装置(means)来增加第一区域11的质量流量，或减少第二区域12的质量流量，或两者。此类装置可从上述揭露的技术或电路或冷却层设计领域的技术人员所公知的技术中自由地选择。 
尤其是，可实施以下方法中的一种或几种： 
1.将与第一区域11有关的电路组件移动到更靠近一个或多个流体入口4。 
2.可提供额外的流体入口4或流体出口5。 
3.降低在第一区域11中的中空空间20的间隙宽度或加大在第二区域12中的该间隙宽度。 
4.降低在第一区域11中的网格密度或增加在第二区域12中的网格密度，例如，通过重新定位电路层间连接6。 
5.可提供或加大将流动13的至少一部分导向第一区域11的导引组件19。 
6.可提供以冷却流体10增加的流动13来供给或汲出第一区域11的通道14。 
随后，从步骤A计算更新的结温度TJ开始来重复本方法。 
虽然参考上述不同实施例已说明产生非均匀流动图形的各种特征，然而本领域的技术人员应清楚，为了改善集成电路叠层1的冷却效率，可以通过许多其它配置来设置和组合任何的这些特征。 

Claims (26)

1.一种集成电路叠层(1)，包含：
多个集成电路层(2)，其至少包含电连接第二电路层(2b)的第一电路层(2a)，所述第一电路层(2a)具有产生较高热的至少一个第一区域(11)以及产生较低热的至少一个第二区域(12)，以及设置在所述第一与第二电路层(2a，2b)之间的空间中的至少一个冷却层(3)，所述冷却层(3)包含至少一个流体入口(4)和至少一个流体出口(5)以及液压连接所述流体入口(4)与所述流体出口(5)的中空空间(20)，以使用冷却流体(10)冷却至少所述第一电路层(2a)，其中所述至少一个冷却层(3)包含用于在所述中空空间(20)中产生所述冷却流体(10)的非均匀流动图形的装置，使所述第一电路层(2a)的所述第一区域(11)中的传热比所述第一电路层(2a)的所述第二区域(12)中的传热高。
2.根据权利要求1所述的集成电路叠层(1)，其中所述至少一个冷却层(3)包含至少一个导引组件(19)，其将至少所述冷却流体(10)的一部分导向所述第一区域(11)。
3.根据权利要求2所述的集成电路叠层(1)，其中所述至少一个导引组件(19)用于至少产生通过所述第一区域(11)的第一流动，且所述第一流动具有比通过所述第二区域(12)的第二流动高的质量流量。
4.根据权利要求2所述的集成电路叠层(1)，其中所述至少一个导引组件(19)包含漏斗结构(15)，所述漏斗结构(15)具有朝向所述流体入口(6)的第一开口(16)以及朝向所述第一区域(11)的第二开口(17)，所述第一开口(16)大于所述第二开口(17)。
5.根据权利要求3所述的集成电路叠层(1)，其中所述至少一个导引组件(19)包含漏斗结构(15)，所述漏斗结构(15)具有朝向所述流体入口(6)的第一开口(16)以及朝向所述第一区域(11)的第二开口(17)，所述第一开口(16)大于所述第二开口(17)。 
6.根据权利要求1所述的集成电路叠层(1)，其中所述至少一个冷却层(3)包含通道结构(27)，所述通道结构(27)在所述第一区域(11)中具有第一宽度且在所述第二区域(12)中具有第二宽度，所述第一宽度小于所述第二宽度。
7.根据权利要求3所述的集成电路叠层(1)，其中所述至少一个冷却层(3)包含通道结构(27)，所述通道结构(27)在所述第一区域(11)中具有第一宽度且在所述第二区域(12)中具有第二宽度，所述第一宽度小于所述第二宽度。
8.根据权利要求6所述的集成电路叠层(1)，其中所述通道结构(27)的所述宽度沿着自所述流体入口(4)至所述流体出口(5)的至少一个路径减小。
9.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中所述至少一个冷却层(3)包含网格结构，所述网格结构在所述第一区域(11)中的密度高于在所述第二区域(12)中的密度。
10.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中所述至少一个冷却层(3)包含具有网格组件的网格结构，设置在所述第一区域(11)中的至少一个第一网格组件具有比设置在所述第二区域(12)中的第二网格组件大的截面。
11.根据权利要求9所述的集成电路叠层(1)，其中所述网格结构包含在所述第一与第二电路层(2a，2b)之间的电连接(6)。
12.根据权利要求1所述的集成电路叠层(1)，其中所述至少一个冷却层(3)包含在所述第一电路层(2a)处的第一表面和在所述第二电路层(2b)处的第二表面，所述第一与第二表面彼此间的距离在所述第一区域(11)小于在所述第二区域(12)。
13.根据权利要求12所述的集成电路叠层(1)，其中所述第一与所述第二表面之间的所述距离沿着自所述流体入口(4)至所述流体出口(5)的至少一个路径减小。
14.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中 所述流体入口(4)相对于所述第二区域(12)被设置得更靠近所述第一区域(11)。
15.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中所述流体出口(5)相对于所述第一区域(11)被设置得更靠近所述第二区域(12)。
16.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中所述流体入口(4)和所述流体出口(5)被设置为邻近所述冷却层(3)的公共角落(24)，以及所述第一区域(11)被设置为比所述第二区域(12)更靠近所述公共角落(24)。
17.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中所述冷却层(3)包含至少第一流体入口(4a)和至少第二流体入口(4b)或至少第一流体出口(5a)和第二流体出口(5b)，使得自所述第一流体入口(4a)通过所述第一区域(11)到所述第一流体出口(5a)的第一流动，分别比自所述第二流体入口(4b)到所述第一流体出口(4a)或自所述第一流体入口(4a)到所述第二流体出口(5b)的第二流动短。
18.根据权利要求1到8中的任一项所述的集成电路叠层(1)，其中所述冷却层(3)为具有四个侧的矩形，第一和第三侧彼此平行且第二和第四侧彼此平行，所述第一和所述第三侧正交于所述第二和所述第四侧，所述冷却层(3)包含设置在所述四个侧上的两个流体入口(4a，4b)和两个流体出口(5a，5b)。
19.根据权利要求18所述的集成电路叠层(1)，其中所述两个流体入口(4a，4b)被设置在所述第一和所述第三侧，而所述两个流体出口(5a，5b)被设置在所述第二和所述第四侧。
20.根据权利要求18所述的集成电路叠层(1)，其中所述两个流体入口(4a，4b)被设置在所述第一和所述第二侧，而所述两个流体出口(5a，5b)被设置在所述第三和所述第四侧。
21.根据权利要求1到8中的任一项所述的集成电路叠层(1)，至少包含设置在至少一个公共电路层(2a)之上及之下的第一和第二冷却层(3a， 3b)，其中所述冷却流体(10)在所述第一冷却层(3a)中的流动沿第一方向导向，而所述冷却流体(10)在所述第二冷却层(3b)中的流动沿与所述第一方向不同的第二方向导向。
22.根据权利要求21所述的集成电路叠层(1)，至少包含多个冷却层(3)，其中所述冷却流体(10)在交替的冷却层(3a)中的流动沿相反方向导向。
23.一种配置至少包含第一和第二电路层(2a，2b)的集成电路叠层(1)的方法，所述第一和所述第二电路层(2a，2b)彼此电连接，至少所述第一电路层(2a)具有非均匀功率分布，以及中空冷却层(3)被设置在所述第一与第二电路层(2a，2b)之间，所述方法包括以下步骤：
在特定的配置中，对于通过所述中空冷却层(3)的冷却流体(10)的特定流动(13)而言，计算所述第一电路层(2a)的第一和第二区域(11，12)的结温度(TJ)；以及
修改所述冷却层(3)或所述第一与第二电路层(2a，2b)的所述配置，以减小所述第一电路层(2a)的所述第一和所述第二区域(11，12)的所述计算的结温度的差异。
24.根据权利要求23所述的方法，其中所述修改所述配置的步骤包括添加、去除、或改变所述冷却层(3)或所述第一与第二电路层(2a，2b)的至少一个导引组件(19)或表面特征(23)，使得在具有高于平均计算的结温度的所述至少一个第一区域(11)的质量流量增加，或使得在具有低于平均计算的结温度的所述至少一个第二区域(12)的质量流量减小，或同时实现这两者。
25.根据权利要求23或24所述的方法，其中重复所述计算和所述修改步骤，直到为所述第一电路层(2a)的所述第一区域(11)和所述第二区域(12)计算出均匀的结温度(TJ)。
26.根据权利要求25所述的方法，其中重复所述计算和所述修改步骤，直到为所述第一与第二电路层(2a，2b)的整个表面计算出均匀的结温度(TJ)。 
CN2008801065453A 2007-09-17 2008-09-17 一种集成电路叠层及其配置集成电路叠层的方法 Expired - Fee Related CN101803019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07116581.5 2007-09-17
EP07116581 2007-09-17
PCT/IB2008/053768 WO2009037648A2 (en) 2007-09-17 2008-09-17 Integrated circuit stack and its thermal management

Publications (2)

Publication Number Publication Date
CN101803019A CN101803019A (zh) 2010-08-11
CN101803019B true CN101803019B (zh) 2012-07-04

Family

ID=40468529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801065453A Expired - Fee Related CN101803019B (zh) 2007-09-17 2008-09-17 一种集成电路叠层及其配置集成电路叠层的方法

Country Status (6)

Country Link
US (2) US8363402B2 (zh)
EP (1) EP2198456A2 (zh)
KR (1) KR101119349B1 (zh)
CN (1) CN101803019B (zh)
TW (1) TWI423403B (zh)
WO (1) WO2009037648A2 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423403B (zh) * 2007-09-17 2014-01-11 Ibm 積體電路疊層
US20120099274A1 (en) * 2009-07-10 2012-04-26 Coolsilicon Llc Devices and methods providing for intra-die cooling structure reservoirs
FI122415B (fi) 2009-09-17 2012-01-13 Abb Oy Jäähdytettävä sähkökomponenttien pohjalevy
JP5439309B2 (ja) * 2010-07-28 2014-03-12 日立オートモティブシステムズ株式会社 電力変換装置
TW201040480A (en) * 2010-07-30 2010-11-16 Asia Vital Components Co Ltd Low-pressure circulation type thermosiphon device driven by pressure gradients
US9343436B2 (en) * 2010-09-09 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked package and method of manufacturing the same
DE112011102577B4 (de) * 2010-09-22 2015-02-12 International Business Machines Corporation Integriertes Schaltungsmodul mit elektrochemischer Leistungsversorgung, Computersystem, aufweisend integriertes Schaltungsmodul mit elektrochemischer Leistungsversorgung und Verfahren zum Betreiben desselben
US20120223435A1 (en) * 2011-03-01 2012-09-06 A Leam Choi Integrated circuit packaging system with leads and method of manufacture thereof
JP5621908B2 (ja) * 2011-03-10 2014-11-12 トヨタ自動車株式会社 冷却器
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US8730673B2 (en) 2011-05-27 2014-05-20 Lockheed Martin Corporation Fluid-cooled module for integrated circuit devices
KR101255935B1 (ko) * 2011-07-08 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
FR2978871B1 (fr) 2011-08-02 2013-07-19 Commissariat Energie Atomique Dispositif de refroidissement muni d'un capteur thermoelectrique
US20130044431A1 (en) * 2011-08-18 2013-02-21 Harris Corporation Liquid cooling of stacked die through substrate lamination
US9189037B2 (en) 2012-06-12 2015-11-17 Globalfoundries Inc. Optimizing heat transfer in 3-D chip-stacks
US8561001B1 (en) * 2012-07-11 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for testing stacked dies
US9095078B2 (en) 2012-08-16 2015-07-28 International Business Machines Corporation Actively controlling coolant-cooled cold plate configuration
US9313921B2 (en) 2012-08-30 2016-04-12 International Business Machines Corporation Chip stack structures that implement two-phase cooling with radial flow
JP2014075488A (ja) * 2012-10-04 2014-04-24 Toyota Industries Corp 放熱装置
CN103035594A (zh) * 2012-12-25 2013-04-10 浙江大学 一种新型功率半导体器件模块
JP5726215B2 (ja) * 2013-01-11 2015-05-27 株式会社豊田中央研究所 冷却型スイッチング素子モジュール
DE112014001497A5 (de) * 2013-03-18 2015-12-10 Mahle International Gmbh Schichtwärmeübertragungseinrichtung und Verfahren zur Herstellung einer Schichtwärmeübertragungseinrichtung
JP2014183072A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 電子機器及び受熱器
US9285278B2 (en) * 2013-05-09 2016-03-15 Apple Inc. System and methods for thermal control using sensors on die
US20150034280A1 (en) * 2013-08-01 2015-02-05 Hamilton Sundstrand Corporation Header for electronic cooler
JP5880519B2 (ja) * 2013-10-21 2016-03-09 トヨタ自動車株式会社 車載電子装置
US9357674B2 (en) 2013-12-18 2016-05-31 International Business Machines Corporation Liquid-cooling apparatus with integrated coolant filter
US10177116B2 (en) 2014-02-05 2019-01-08 International Business Machines Corporation Large channel interconnects with through silicon vias (TSVs) and method for constructing the same
US10147666B1 (en) * 2014-07-31 2018-12-04 Xilinx, Inc. Lateral cooling for multi-chip packages
US9875953B2 (en) * 2014-10-29 2018-01-23 International Business Machines Corporation Interlayer chip cooling apparatus
US9439330B1 (en) * 2015-03-29 2016-09-06 Banqiu Wu 3D IC computer system
US9655281B2 (en) 2015-06-26 2017-05-16 Seagate Technology Llc Modular cooling system
US10504819B2 (en) * 2015-11-11 2019-12-10 Altera Corporation Integrated circuit package with enhanced cooling structure
US9847275B2 (en) 2015-12-21 2017-12-19 International Business Machines Corporation Distribution and stabilization of fluid flow for interlayer chip cooling
US9941189B2 (en) 2015-12-21 2018-04-10 International Business Machines Corporation Counter-flow expanding channels for enhanced two-phase heat removal
CN105451523A (zh) * 2015-12-28 2016-03-30 联想(北京)有限公司 散热装置及电子设备
CA2956668A1 (en) * 2016-01-29 2017-07-29 Systemex Energies International Inc. Apparatus and methods for cooling of an integrated circuit
US10504814B2 (en) 2016-09-13 2019-12-10 International Business Machines Corporation Variable pin fin construction to facilitate compliant cold plates
US10192814B2 (en) * 2016-11-18 2019-01-29 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a cooling chip layer with fluid channels and through substrate vias
US10566265B2 (en) * 2016-11-18 2020-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a cooling chip layer with impingement channels and through substrate vias
TWI650839B (zh) * 2017-01-05 2019-02-11 研能科技股份有限公司 三維晶片積體電路冷卻系統
US11688665B2 (en) 2018-06-13 2023-06-27 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US11482472B2 (en) 2018-06-13 2022-10-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US10874030B2 (en) * 2018-12-26 2020-12-22 Quanta Computer Inc. Flexible cold plate with fluid distribution mechanism
CN110010573B (zh) * 2018-12-29 2021-03-19 浙江集迈科微电子有限公司 一种大功率射频芯片的竖立放置液冷散热结构及其制作方法
US10763186B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Package cooling by coil cavity
US10548240B1 (en) * 2019-01-11 2020-01-28 Google Llc Cooling electronic devices in a data center
CN113645799A (zh) * 2020-04-27 2021-11-12 富泰华工业（深圳）有限公司 用于电子装置的散热结构及电子装置
US20210407888A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Modular microchannel thermal solutions for integrated circuit devices
CN111968944A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种射频模组超薄堆叠工艺
CN116472508A (zh) * 2020-09-04 2023-07-21 Jdi设计有限公司 从集成电路传输热能的系统和方法
US20220415815A1 (en) * 2021-06-23 2022-12-29 Intel Corporation Microelectronic assemblies having topside power delivery structures
US11710723B2 (en) 2021-08-05 2023-07-25 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11942453B2 (en) 2021-08-05 2024-03-26 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
KR102659553B1 (ko) * 2022-03-18 2024-04-22 주식회사 쿨마이크로 반도체 칩 리퀴드 쿨링 구조 및 방법
CN116364678B (zh) * 2023-05-30 2023-08-04 苏州浪潮智能科技有限公司 液体硅通孔兼容嵌入式微流道的散热结构和装置及其制法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763950A (en) * 1993-07-30 1998-06-09 Fujitsu Limited Semiconductor element cooling apparatus
US6253835B1 (en) * 2000-02-11 2001-07-03 International Business Machines Corporation Isothermal heat sink with converging, diverging channels
CN1574344A (zh) * 2003-06-12 2005-02-02 株式会社东芝 三维安装半导体组件及三维安装半导体装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616533A (en) * 1969-10-28 1971-11-02 North American Rockwell Method of protecting articles in high temperature environment
KR900001393B1 (en) * 1985-04-30 1990-03-09 Fujitsu Ltd Evaporation cooling module for semiconductor device
US5014161A (en) * 1985-07-22 1991-05-07 Digital Equipment Corporation System for detachably mounting semiconductors on conductor substrate
US4765397A (en) * 1986-11-28 1988-08-23 International Business Machines Corp. Immersion cooled circuit module with improved fins
JPH03139899A (ja) * 1989-10-25 1991-06-14 Fujitsu Ltd 冷却構造
US4995892A (en) * 1989-12-19 1991-02-26 Ppg Industries, Inc. Process and apparatus for controlling the thermal environment of glass fiber forming
US5006924A (en) * 1989-12-29 1991-04-09 International Business Machines Corporation Heat sink for utilization with high density integrated circuit substrates
US5168919A (en) * 1990-06-29 1992-12-08 Digital Equipment Corporation Air cooled heat exchanger for multi-chip assemblies
US5323292A (en) * 1992-10-06 1994-06-21 Hewlett-Packard Company Integrated multi-chip module having a conformal chip/heat exchanger interface
US5305184A (en) * 1992-12-16 1994-04-19 Ibm Corporation Method and apparatus for immersion cooling or an electronic board
US5343360A (en) * 1993-03-31 1994-08-30 Ncr Corporation Containing and cooling apparatus for an integrated circuit device having a thermal insulator
US5485671A (en) * 1993-09-10 1996-01-23 Aavid Laboratories, Inc. Method of making a two-phase thermal bag component cooler
US5448108A (en) * 1993-11-02 1995-09-05 Hughes Aircraft Company Cooling of semiconductor power modules by flushing with dielectric liquid
US5774334A (en) * 1994-08-26 1998-06-30 Hitachi, Ltd. Low thermal resistant, fluid-cooled semiconductor module
US5495490A (en) * 1995-02-28 1996-02-27 Mcdonnell Douglas Corporation Immersion method and apparatus for cooling a semiconductor laser device
MY115676A (en) * 1996-08-06 2003-08-30 Advantest Corp Printed circuit board with electronic devices mounted thereon
DE19643717A1 (de) * 1996-10-23 1998-04-30 Asea Brown Boveri Flüssigkeits-Kühlvorrichtung für ein Hochleistungshalbleitermodul
JP3518434B2 (ja) * 1999-08-11 2004-04-12 株式会社日立製作所 マルチチップモジュールの冷却装置
EP2244289B1 (en) * 2000-04-19 2014-03-26 Denso Corporation Coolant cooled type semiconductor device
US20020162673A1 (en) * 2001-05-03 2002-11-07 Cook Derrick E. Use of doped synthetic polymer materials for packaging of power electric assemblies for a liquid cooled module
JP3946018B2 (ja) * 2001-09-18 2007-07-18 株式会社日立製作所 液冷却式回路装置
US6744136B2 (en) * 2001-10-29 2004-06-01 International Rectifier Corporation Sealed liquid cooled electronic device
US7064953B2 (en) * 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6724792B2 (en) * 2002-09-12 2004-04-20 The Boeing Company Laser diode arrays with replaceable laser diode bars and methods of removing and replacing laser diode bars
SG104348A1 (en) * 2002-11-21 2004-06-21 Inst Of Microelectronics Apparatus and method for fluid-based cooling of heat-generating devices
US7203064B2 (en) * 2003-12-12 2007-04-10 Intel Corporation Heat exchanger with cooling channels having varying geometry
US7133286B2 (en) * 2004-05-10 2006-11-07 International Business Machines Corporation Method and apparatus for sealing a liquid cooled electronic device
US7217988B2 (en) * 2004-06-04 2007-05-15 International Business Machines Corporation Bipolar transistor with isolation and direct contacts
US7091604B2 (en) 2004-06-04 2006-08-15 Cabot Microelectronics Corporation Three dimensional integrated circuits
US7205653B2 (en) * 2004-08-17 2007-04-17 Delphi Technologies, Inc. Fluid cooled encapsulated microelectronic package
US7204298B2 (en) 2004-11-24 2007-04-17 Lucent Technologies Inc. Techniques for microchannel cooling
US7077189B1 (en) * 2005-01-21 2006-07-18 Delphi Technologies, Inc. Liquid cooled thermosiphon with flexible coolant tubes
US7030317B1 (en) * 2005-04-13 2006-04-18 Delphi Technologies, Inc. Electronic assembly with stacked integrated circuit die
US7365981B2 (en) * 2005-06-28 2008-04-29 Delphi Technologies, Inc. Fluid-cooled electronic system
US7411290B2 (en) * 2005-08-05 2008-08-12 Delphi Technologies, Inc. Integrated circuit chip and method for cooling an integrated circuit chip
US7551439B2 (en) * 2006-03-28 2009-06-23 Delphi Technologies, Inc. Fluid cooled electronic assembly
US8030754B2 (en) * 2007-01-31 2011-10-04 Hewlett-Packard Development Company, L.P. Chip cooling channels formed in wafer bonding gap
US7608924B2 (en) * 2007-05-03 2009-10-27 Delphi Technologies, Inc. Liquid cooled power electronic circuit comprising stacked direct die cooled packages
TWI423403B (zh) * 2007-09-17 2014-01-11 Ibm 積體電路疊層
US7660335B2 (en) * 2008-04-17 2010-02-09 Lasertel, Inc. Liquid cooled laser bar arrays incorporating diamond/copper expansion matched materials
US7943428B2 (en) 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism
JP4797077B2 (ja) * 2009-02-18 2011-10-19 株式会社日立製作所 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法
US8014150B2 (en) * 2009-06-25 2011-09-06 International Business Machines Corporation Cooled electronic module with pump-enhanced, dielectric fluid immersion-cooling
US8094454B2 (en) * 2009-11-23 2012-01-10 Delphi Technologies, Inc. Immersion cooling apparatus for a power semiconductor device
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763950A (en) * 1993-07-30 1998-06-09 Fujitsu Limited Semiconductor element cooling apparatus
US6253835B1 (en) * 2000-02-11 2001-07-03 International Business Machines Corporation Isothermal heat sink with converging, diverging channels
CN1574344A (zh) * 2003-06-12 2005-02-02 株式会社东芝 三维安装半导体组件及三维安装半导体装置

Also Published As

Publication number Publication date
TW200933837A (en) 2009-08-01
WO2009037648A3 (en) 2009-07-23
WO2009037648A2 (en) 2009-03-26
TWI423403B (zh) 2014-01-11
US20100290188A1 (en) 2010-11-18
US8659898B2 (en) 2014-02-25
US8363402B2 (en) 2013-01-29
US20120331433A1 (en) 2012-12-27
KR101119349B1 (ko) 2012-03-07
EP2198456A2 (en) 2010-06-23
CN101803019A (zh) 2010-08-11
KR20100051687A (ko) 2010-05-17

Similar Documents

Publication Publication Date Title
CN101803019B (zh) 一种集成电路叠层及其配置集成电路叠层的方法
Zhang et al. Embedded cooling method with configurability and replaceability for multi-chip electronic devices
Chainer et al. Improving data center energy efficiency with advanced thermal management
US7259965B2 (en) Integrated circuit coolant microchannel assembly with targeted channel configuration
US10091909B2 (en) Method and device for cooling a heat generating component
US8418751B2 (en) Stacked and redundant chip coolers
JP2009532871A (ja) 冷却装置
CN104979307B (zh) 微通道散热器冷却多芯片系统装置
CN113169145A (zh) 具有可配置的散热翅片的集成式散热器
CN106304768A (zh) 插箱及其插卡
Natarajan et al. Microjet cooler with distributed returns
Han et al. Si microfluid cooler with jet-slot array for server processor direct liquid cooling
CN109890186A (zh) 一种具有对称拓扑结构的冷却器流路及双散热面液冷板
KR102539336B1 (ko) 반도체 소자 열관리 모듈 및 이의 제조 방법
CN111757656A (zh) 一种共形逆流液冷散热器
Brunschwiler et al. Hotspot-adapted cold plates to maximize system efficiency
CN105552049A (zh) 功率模块的一体化液冷散热装置及其使用的底板
CN109152310A (zh) 一种多圆弧微通道散热装置
CN116002609A (zh) 一种基于三维集成tsv转接板的微流道结构及制备方法
Han et al. Thermal analysis of microfluidic cooling in processing-in-3D-stacked memory
CN209497788U (zh) 一种多圆弧微通道散热装置
Bognár et al. A novel approach for cooling chiplets in heterogeneously integrated 2.5 D packages applying microchannel heatsink embedded in the interposer
Vogel Liquid cooling performance for a 3-D multichip module and miniature heat sink
Jain et al. Thermal performance characterization of stacked silicon microcoolers for spatially non-uniform power dissipation
WO2023246782A1 (zh) 液冷封装结构、液冷散热系统和通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171102

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171102

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20180917