WO2020235639A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2020235639A1
WO2020235639A1 PCT/JP2020/020151 JP2020020151W WO2020235639A1 WO 2020235639 A1 WO2020235639 A1 WO 2020235639A1 JP 2020020151 W JP2020020151 W JP 2020020151W WO 2020235639 A1 WO2020235639 A1 WO 2020235639A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
semiconductor device
circuit block
insulating portion
Prior art date
Application number
PCT/JP2020/020151
Other languages
English (en)
French (fr)
Inventor
淳一 松原
弘智 斎藤
陽介 蟹江
Original Assignee
株式会社東海理化電機製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東海理化電機製作所 filed Critical 株式会社東海理化電機製作所
Publication of WO2020235639A1 publication Critical patent/WO2020235639A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present disclosure relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • Japanese Patent Application Laid-Open No. 2003-282892 describes a diode in which a cathode and an anode are arranged between separation regions, and the separation region extends deeper in the substrate than the anode and cathode.
  • noise generated in one semiconductor element may propagate through the semiconductor substrate and affect other adjacent semiconductor elements. For example, if the semiconductor element constituting the bandgap reference circuit that outputs a constant voltage is affected by noise, the output voltage level may fluctuate.
  • the present disclosure has been made in view of the above points, and an object of the present disclosure is to suppress the influence of noise on the semiconductor element.
  • the semiconductor device surrounds an element region of an SOI substrate on which a substrate layer, an insulator layer, and a semiconductor layer are laminated, including at least one semiconductor element formed in the semiconductor layer, and an outer periphery of the element region. Including an insulating portion made of an insulator that penetrates the semiconductor layer and reaches the insulator layer.
  • the element region including the semiconductor element is surrounded by the substrate layer and the insulating portion, it is possible to suppress the influence of noise generated outside the element region on the semiconductor element.
  • a single diode may be provided in the element region. As a result, it is possible to suppress the influence of noise generated outside the element region on the diode.
  • a circuit block including a plurality of semiconductor elements may be provided in the element region. As a result, it is possible to suppress the influence of noise generated outside the element region on the circuit block.
  • the semiconductor device further includes a second insulating portion made of an insulator that surrounds the outer periphery of any one or more of the semiconductor elements constituting the circuit block and that penetrates the semiconductor layer and reaches the insulator layer. It may be included. As a result, it is possible to suppress the influence of the noise generated in the circuit block on the semiconductor element.
  • the semiconductor device may be provided with an analog circuit block that handles analog signals and a digital circuit block that handles digital signals. This allows the semiconductor device to handle both analog and digital signals.
  • the semiconductor element constituting the analog circuit block may be surrounded by the second insulating portion. As a result, it is possible to suppress the influence of the noise generated in the analog circuit block on the semiconductor element of the analog circuit block.
  • the semiconductor element constituting the digital circuit block may be surrounded by a second insulating portion. As a result, it is possible to suppress the influence of the noise generated in the digital circuit block on the semiconductor element of the digital circuit block.
  • an SOI substrate in which a substrate layer, an insulator layer, and a semiconductor layer are laminated is prepared, and annular insulation composed of an insulator that penetrates the semiconductor layer and reaches the insulator layer. A portion is formed, and at least one semiconductor element is formed in a region of the semiconductor layer surrounded by the insulating portion.
  • the element region including the semiconductor element is surrounded by the substrate layer and the insulating portion, the influence of noise generated outside the element region on the semiconductor element can be suppressed. Can be done.
  • a single diode may be formed in the region of the semiconductor layer surrounded by the insulating portion. As a result, it is possible to suppress the influence of noise generated outside the element region on the diode.
  • a circuit block including a plurality of semiconductor elements may be formed in a region surrounded by the insulating portion of the semiconductor layer. As a result, it is possible to suppress the influence of noise generated outside the element region on the circuit block.
  • FIG. 1A It is a top view which shows an example of the structure of the semiconductor device which concerns on 1st Embodiment of this disclosure. It is sectional drawing along the line 1B-1B in FIG. 1A. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure. It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on embodiment of this disclosure.
  • FIG. 1A is a plan view showing an example of the configuration of the semiconductor device 1 according to the first embodiment of the present disclosure.
  • FIG. 1B is a cross-sectional view taken along the line 1B-1B in FIG. 1A.
  • the semiconductor device 1 is configured to include an SOI (silicon-on-insulator) substrate 10 on which a substrate layer 11, an insulator layer 12, and a semiconductor layer 13 are laminated.
  • the substrate layer 11 may be made of a semiconductor material such as single crystal silicon, but is not limited to this, and may be made of a conductor material or the like. In the present embodiment, it is assumed that the substrate layer 11 is composed of a P-type semiconductor.
  • Insulator layer 12 is, for example, may be constituted by an insulator such as SiO 2, it may be constituted by other insulators other than SiO 2.
  • the semiconductor layer 13 may be made of a semiconductor material such as single crystal silicon, but may be made of a semiconductor material other than silicon such as SiC and GaN. In this embodiment, it is assumed that the semiconductor layer 13 is composed of a P-type semiconductor.
  • the SOI substrate 10 may be made by any method such as a bonding method or a SIMOX (Silicon Implanted Oxide) method.
  • SIMOX Silicon Implanted Oxide
  • high-energy and high-concentration oxygen is ion-implanted from the surface of the prime wafer, and then the injected oxygen is reacted with silicon by heat treatment to form an embedded oxide film layer composed of a SiO 2 film inside the vicinity of the wafer surface.
  • an SOI substrate is created.
  • a silicon wafer having a SiO 2 film formed on its surface and another silicon wafer are bonded by heat and pressure, and the silicon wafer on one side is ground and removed so as to leave a predetermined thickness. Create an SOI substrate.
  • the semiconductor device 1 has an element region 15 including a diode 20 as a semiconductor element in the semiconductor layer 13.
  • an N-shaped well 21 is provided on the surface layer portion of the semiconductor layer 13.
  • a P-type semiconductor region 22 and an N-type semiconductor region 23 are provided on the surface layer of the N-type well 21.
  • the impurity concentration in the P-type semiconductor region 22 is higher than the impurity concentration in the semiconductor layer 13.
  • the P-type semiconductor region 22 functions as an anode of the diode 20.
  • the impurity concentration in the N-type semiconductor region 23 is higher than the impurity concentration in the well 21.
  • the N-type semiconductor region 23 functions as a cathode of the diode 20.
  • the outer circumference of the diode 20 is surrounded by an annular insulating portion 30 made of an insulator such as SiO 2 .
  • the insulating portion 30 has a so-called trench structure, penetrates the semiconductor layer 13 and reaches the insulating layer 12. That is, the diode 20 is completely insulated from the outer region of the element region 15 by the insulator layer 12 and the insulating portion 30.
  • the surface of the semiconductor layer 13 is covered with an insulating film 40 made of an insulator such as SiO 2 .
  • the insulating film 40 has an opening 41 that exposes the surface of the P-type semiconductor region 22 that functions as an anode, and an opening 42 that exposes the surface of the N-type semiconductor region 23 that functions as a cathode.
  • the insulating film 40 is not shown from the viewpoint of avoiding the complexity of the drawings.
  • 2A to 2G are cross-sectional views showing an example of a method for manufacturing the semiconductor device 1.
  • an SOI substrate 10 in which a substrate layer 11, an insulator layer 12, and a semiconductor layer 13 are laminated is prepared (FIG. 2A).
  • annular groove (trench) 31 surrounding the element region 15 of the semiconductor layer 13 is formed by using a known dry etching technique or wet etching technique.
  • the groove 31 penetrates the semiconductor layer 13 and is formed at a depth reaching the insulator layer 12 (FIG. 2B).
  • the outer periphery of the element region 15 is surrounded and the semiconductor layer 13 is penetrated for insulation.
  • An insulating portion 30 that reaches the body layer 12 is formed (FIG. 2C).
  • the insulator deposited on the surface of the semiconductor layer 13 is removed by, for example, a CMP (Chemical Mechanical Polishing) method.
  • a resist mask 50 having an opening for exposing the element region 15 (inside the annular insulating portion 30) is formed on the surface of the semiconductor layer 13.
  • an impurity containing a Group V element such as arsenic or phosphorus is implanted into the surface of the semiconductor layer 13 via a resist mask 50, thereby forming an impurity into the surface layer of the semiconductor layer 13.
  • An N-shaped well 21 is formed (Fig. 2D).
  • a resist mask 51 having an opening for exposing the arrangement region of the anode is formed on the surface of the semiconductor layer 13.
  • an impurity containing a Group III element such as boron is injected into the surface of the semiconductor layer 13 via a resist mask 51 to form an anode in the surface layer of the well 21.
  • a functional P-type semiconductor region 22 is formed (FIG. 2E).
  • a resist mask 52 having an opening for exposing the arrangement region of the cathode is formed on the surface of the semiconductor layer 13.
  • an impurity containing a Group V element such as arsenic or phosphorus is injected into the surface of the semiconductor layer 13 via a resist mask 52 to form a surface layer of the well 21. It forms an N-type semiconductor region 23 that functions as a cathode.
  • the diode 20 is formed in the element region 15 of the semiconductor layer 13 (FIG. 2F).
  • a known CVD method is used to form an insulating film 40 made of an insulator such as SiO 2 on the surface of the semiconductor layer 13.
  • the openings 41 and 42 are formed in the insulating film 40 by using a known photolithography technique and etching technique.
  • the P-type semiconductor region 22 that functions as an anode is exposed in the opening 41, and the N-type semiconductor region 23 that functions as a cathode is exposed in the opening 42 (FIG. 2G).
  • FIG. 3 is a cross-sectional view showing an example of the configuration of the semiconductor device 1X according to the comparative example.
  • the semiconductor device 1X according to the comparative example has two diodes 101 and 102 provided adjacent to each other on the surface layer portion of the P-type semiconductor substrate 100.
  • the diodes 101 and 102 include an N-type well 110 provided on the surface layer portion of the semiconductor substrate 100, and a P-type semiconductor region 111 and an N-type semiconductor region 112 provided on the surface layer portion of the well 110, respectively. It is configured.
  • the P-type semiconductor region 111 functions as an anode
  • the N-type semiconductor region 112 functions as a cathode.
  • noise generated in the diode 102 may propagate to the diode 101 via the semiconductor substrate 100 and affect the operation of the diode 101.
  • the outer periphery of the element region 15 is surrounded by an insulating portion 30 made of an insulator that penetrates the semiconductor layer 13 and reaches the insulator layer 12. Therefore, the diode 20 provided in the element region 15 is completely insulated from other regions by the insulator layer 12 and the insulating portion 30. As a result, it is possible to prevent the noise current generated in the other semiconductor element provided on the SOI substrate 10 from flowing into the diode 20 via the substrate layer 11 or the semiconductor layer 13. That is, according to the semiconductor device 1 according to the embodiment of the present disclosure, it is possible to suppress the influence of noise generated outside the element region 15 on the diode 20. For example, when the diode 20 is used as a semiconductor element constituting the bandgap reference circuit, it is possible to suppress the level fluctuation of the output voltage due to noise.
  • the semiconductor device 1 in order to perform insulation separation of semiconductor elements, measures such as adopting a triple-well structure and arranging semiconductor elements that are sensitive to noise away from noise sources have been taken.
  • these measures lead to an increase in the size of the semiconductor device, which hinders miniaturization and cost reduction.
  • the triple-well structure is not required, and the restrictions on the arrangement of the semiconductor elements are also eliminated, so that it is possible to contribute to the miniaturization and cost reduction of the semiconductor device.
  • FIG. 4A is a diagram showing a circuit model 2 simulating the semiconductor device 1 according to the embodiment of the present disclosure.
  • the diode 20A on the left side of FIG. 4A simulates the diode 20 surrounded by the insulating portion 30 in the configurations shown in FIGS. 1A and 1B, and the diode 20B on the right side of FIG. 4A is arranged outside the insulating portion 30. This is a simulation of a diode (not shown in FIGS. 1A and 1B).
  • the diode 20A and the diode 20B are connected via a capacitor 3 simulating the insulating portion 30.
  • the power supplies 4A and 4B are bias power supplies of the diodes 20A and 20B, respectively.
  • FIG. 4A is a graph showing the currents flowing through points A and B. As shown in FIG. 4B, the current at point A was substantially zero. This indicates that the noise generated in the diode 20B has almost no effect on the operation of the diode 20A.
  • the influence of noise generated outside the insulating portion 30 on the semiconductor element in the element region 15 surrounded by the insulating portion 30 can be suppressed by the above simulation. Has been verified.
  • the diode 20 is exemplified as the semiconductor element formed in the element region 15, but the present invention is not limited to this embodiment.
  • the semiconductor element formed in the element region 15 may be, for example, a semiconductor element other than a diode such as a bipolar transistor, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), or an IGBT (Insulated Gate Bipolar Transistor). Further, a plurality of semiconductor elements may be provided in the element region 15.
  • FIG. 5A is a plan view showing an example of the configuration of the semiconductor device 1A according to the second embodiment of the present disclosure.
  • FIG. 5B is a cross-sectional view taken along the line 5B-5B in FIG. 5A.
  • the semiconductor device 1A includes an SOI substrate 10 in which a substrate layer 11, an insulator layer 12, and a semiconductor layer 13 are laminated.
  • the semiconductor device 1A has element regions 15A and 15B in the semiconductor layer 13.
  • the element region 15A is provided with an analog circuit block 60A including a plurality of semiconductor elements.
  • the element region 15B is provided with a digital circuit block 60B including a plurality of semiconductor elements.
  • the analog circuit block 60A is composed of at least one circuit having a specific function that handles analog signals.
  • the analog circuit block 60A may include, for example, any one or more of an amplifier circuit, an oscillation circuit, a filter circuit, a comparison circuit, a modulation circuit, a power supply circuit, and an arithmetic circuit.
  • the digital circuit block 60B is composed of at least one circuit having a specific function that handles digital signals.
  • the digital circuit block 60B may be configured to include, for example, any one or more of a flip-flop, a counter, a shift register, a logic gate, an analog-to-digital converter, and a digital-to-analog converter.
  • the outer circumference of the analog circuit block 60A is surrounded by an annular insulating portion 30A made of an insulator such as SiO 2 .
  • the outer circumference of the digital circuit block 60B is surrounded by an annular insulating portion 30B made of an insulator such as SiO 2 .
  • the insulating portions 30A and 30B have a so-called trench structure, penetrate the semiconductor layer 13 and reach the insulating layer 12. That is, the analog circuit block 60A and the digital circuit block 60B are completely insulated from other regions by the insulator layer 12 and the insulating portions 30A and 30B, respectively.
  • the noise current generated in the other semiconductor element or the other circuit block provided on the SOI substrate 10 together with the analog circuit block 60A and the digital circuit block 60B is the substrate layer 11 or It is possible to prevent the current from flowing into the analog circuit block 60A and the digital circuit block 60B via the semiconductor layer 13. That is, according to the semiconductor device 1A according to the embodiment of the present disclosure, it is possible to suppress the influence of noise generated outside the element regions 15A and 15B on the analog circuit block 60A and the digital circuit block 60B. It is also possible to suppress the noise generated in the analog circuit block 60A and the digital circuit block 60B from propagating to other regions on the SOI substrate 10.
  • FIG. 6 is a plan view showing an example of the configuration of the semiconductor device 1B according to the modified example.
  • the semiconductor device 1B further includes an insulating portion 30C provided in the analog circuit block 60A.
  • the insulating portion 30C surrounds the outer periphery of the semiconductor element 16 constituting the analog circuit block 60A.
  • the insulating portion 30C has a so-called trench structure, penetrates the semiconductor layer 13 and reaches the insulator layer 12.
  • the semiconductor elements constituting the digital circuit block 60B may be insulated and separated by the same method as the insulating portion 30C.
  • the configuration in which the outer periphery of the analog circuit block 60A is surrounded by the insulating portion 30A and the outer periphery of the digital circuit block 60B is surrounded by the insulating portion 30B is illustrated, but either the analog circuit block or the digital circuit block 60B is insulated. It is also possible to enclose it by a part. Further, in the present embodiment, as the circuit block surrounded by the insulating portion, either one of the analog circuit block 60A and the digital circuit block 60B may be surrounded by the insulating portion. In the present embodiment, the analog circuit block 60A and the digital circuit block 60B are exemplified as the circuit blocks surrounded by the insulating portion, but any circuit block that is sensitive to noise may be surrounded by the insulating portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本開示に係る半導体装置は、基板層、絶縁体層、半導体層が積層されたＳＯＩ基板の、半導体層に形成された少なくとも１つの半導体素子を含む素子領域と、素子領域の外周を囲み、且つ半導体層を貫通して絶縁体層に達する絶縁体からなる絶縁部と、を含む。

Description

半導体装置及び半導体装置の製造方法
　本開示は、半導体装置及び半導体装置の製造方法に関する。
　ダイオード等の半導体素子を他の半導体素子から絶縁分離する技術として、以下の技術が知られている。例えば、特開２００３－２８２８９２号公報には、カソードとアノードが分離領域の間に配置されており、分離領域がアノードおよびカソードより深く基板内に延在しているダイオードが記載されている。
　半導体基板上にダイオード等の複数の半導体素子が設けられた半導体装置において、ある半導体素子において発生したノイズが、半導体基板を介して伝播し、隣接する他の半導体素子に影響を及ぼすおそれがある。例えば、一定の電圧を出力するバンドギャップリファレンス回路を構成する半導体素子にノイズの影響が及ぶと、出力電圧のレベルが変動するおそれがある。
　本開示は、上記の点に鑑みてなされたものであり、半導体素子に及ぶノイズの影響を抑制することを目的とする。
　本開示に係る半導体装置は、基板層、絶縁体層、半導体層が積層されたＳＯＩ基板の、前記半導体層に形成された少なくとも１つの半導体素子を含む素子領域と、前記素子領域の外周を囲み、且つ前記半導体層を貫通して前記絶縁体層に達する絶縁体からなる絶縁部と、を含む。
　本開示に係る半導体装置によれば、半導体素子を含む素子領域が、基板層及び絶縁部によって囲まれるので、素子領域の外部で発生したノイズが、半導体素子に及ぼす影響を抑制することができる。
　前記素子領域には、単一のダイオードが設けられていてもよい。これにより、素子領域の外部で発生したノイズが、ダイオードに及ぼす影響を抑制することができる。
　前記素子領域には、複数の半導体素子を含む回路ブロックが設けられていてもよい。これにより、素子領域の外部で発生したノイズが、回路ブロックに及ぼす影響を抑制することができる。
　半導体装置は、前記回路ブロックを構成する半導体素子のうちのいずれか１つ以上の外周を囲み、且つ前記半導体層を貫通して前記絶縁体層に達する絶縁体からなる第２の絶縁部を更に含んでいてもよい。これにより、回路ブロック内で発生したノイズが、半導体素子に及ぼす影響を抑制することができる。
　半導体装置は、アナログ信号を扱うアナログ回路ブロックと、デジタル信号を扱うデジタル回路ブロックとが設けられていてもよい。これにより、半導体装置は、アナログ信号とデジタル信号の両方の信号を扱うことができる。
　半導体装置は、アナログ回路ブロックを構成する半導体素子が、第２の絶縁部で囲まれていてもよい。これにより、アナログ回路ブロック内で発生したノイズが、アナログ回路ブロックの半導体素子に及ぼす影響を抑制することができる。
　半導体装置は、デジタル回路ブロックを構成する半導体素子が、第２の絶縁部で囲まれていてもよい。これにより、デジタル回路ブロック内で発生したノイズが、デジタル回路ブロックの半導体素子に及ぼす影響を抑制することができる。
　本開示に係る半導体装置の製造方法は、基板層、絶縁体層、半導体層が積層されたＳＯＩ基板を用意し、前記半導体層を貫通して前記絶縁体層に達する絶縁体からなる環状の絶縁部を形成し、前記半導体層の前記絶縁部で囲まれた領域に、少なくとも１つの半導体素子を形成する。
　本開示に係る半導体装置の製造方法によれば、半導体素子を含む素子領域が、基板層及び絶縁部によって囲まれるので、素子領域の外部で発生したノイズが、半導体素子に及ぼす影響を抑制することができる。
　前記半導体層の前記絶縁部で囲まれた領域に、単一のダイオードを形成してもよい。これにより、素子領域の外部で発生したノイズが、ダイオードに及ぼす影響を抑制することができる。
　前記半導体層の前記絶縁部で囲まれた領域に、複数の半導体素子を含む回路ブロックを形成してもよい。これにより、素子領域の外部で発生したノイズが、回路ブロックに及ぼす影響を抑制することができる。
　本開示によれば、半導体素子に及ぶノイズの影響を抑制することが可能となる。
本開示の第１の実施形態に係る半導体装置の構成の一例を示す平面図である。 図１Ａにおける１Ｂ－１Ｂ線に沿った断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 本開示の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 比較例に係る半導体装置の構成の一例を示す断面図である。 本開示の実施形態に係る半導体装置を模擬した回路モデルを示す図である。 図４ＡにおけるＡ点及びＢ点に流れる電流を示したグラフである。 本開示の第２の実施形態に係る半導体装置の構成の一例を示す平面図である。 図５Ａにおける５Ｂ－５Ｂ線に沿った断面図である。 変形例に係る半導体装置の構成の一例を示す平面図である。
　以下、本開示の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。
［第１の実施形態］
　図１Ａは、本開示の第１の実施形態に係る半導体装置１の構成の一例を示す平面図である。図１Ｂは、図１Ａにおける１Ｂ－１Ｂ線に沿った断面図である。
　半導体装置１は、基板層１１、絶縁体層１２および半導体層１３が積層されたＳＯＩ（silicon-on-insulator）基板１０を含んで構成されている。基板層１１は、例えば単結晶シリコン等の半導体材料により構成され得るが、これに限定されるものではなく、導電体材料などによって構成されていてもよい。本実施形態において、基板層１１はＰ型半導体で構成されているものとする。絶縁体層１２は、例えばＳｉＯ２等の絶縁体によって構成され得るが、ＳｉＯ２以外の他の絶縁体によって構成されていてもよい。半導体層１３は、例えば単結晶シリコン等の半導体材料により構成され得るが、ＳｉＣ、ＧａＮ等のシリコン以外の他の半導体材料により構成されていてもよい。本実施形態において、半導体層１３はＰ型半導体で構成されているものとする。
　ＳＯＩ基板１０は、貼り合せ法若しくはＳＩＭＯＸ（Silicon Implanted Oxide）法等どのような方法で作成されたものでもよい。因みに、ＳＩＭＯＸ法では、プライムウエハ表面から高エネルギー且つ高濃度の酸素をイオン注入し、その後熱処理で注入酸素とシリコンを反応させ、ウエハ表面近傍の内部にＳｉＯ２膜からなる埋め込み酸化膜層を形成することによりＳＯＩ基板を作成する。
　一方、貼り合せ法では、表面にＳｉＯ２膜を形成したシリコンウエハと、もう１枚のシリコンウエハを熱と圧力で接着し、片側のシリコンウエハを所定厚さだけ残すように研削除去することによってＳＯＩ基板を作成する。
　半導体装置１は、半導体層１３において、半導体素子としてのダイオード２０を含む素子領域１５を有する。素子領域１５内において、半導体層１３の表層部には、Ｎ型のウェル２１が設けられている。Ｎ型のウェル２１の表層部には、Ｐ型の半導体領域２２及びＮ型の半導体領域２３が設けられている。Ｐ型の半導体領域２２の不純物濃度は、半導体層１３における不純物濃度よりも高い。Ｐ型の半導体領域２２はダイオード２０のアノードとして機能する。Ｎ型の半導体領域２３における不純物濃度は、ウェル２１における不純物濃度よりも高い。Ｎ型の半導体領域２３はダイオード２０のカソードとして機能する。
　ダイオード２０の外周は、ＳｉＯ２等の絶縁体によって構成された環状の絶縁部３０に囲まれている。絶縁部３０は、所謂トレンチ構造を有し、半導体層１３を貫通して絶縁体層１２にまで達している。すなわち、ダイオード２０は、絶縁体層１２及び絶縁部３０によって素子領域１５の外側の領域から完全に絶縁されている。
　半導体層１３の表面は、ＳｉＯ２等の絶縁体からなる絶縁膜４０によって覆われている。絶縁膜４０は、アノードとして機能するＰ型の半導体領域２２の表面を露出させる開口部４１と、カソードとして機能するＮ型の半導体領域２３の表面を露出させる開口部４２とを有する。なお、図１Ａにおいては図面の煩雑さを回避する観点から絶縁膜４０の図示を省略している。
　以下に、半導体装置１の製造方法について説明する。図２Ａ～図２Ｇは、半導体装置１の製造方法の一例を示す断面図である。
　はじめに、基板層１１、絶縁体層１２および半導体層１３が積層されて構成されたＳＯＩ基板１０を用意する（図２Ａ）。
　次に、公知のドライエッチング技術またはウェットエッチング技術を用いて半導体層１３の素子領域１５を囲む環状の溝（トレンチ）３１を形成する。溝３１は、半導体層１３を貫通し、絶縁体層１２に達する深さで形成される（図２Ｂ）。
　次に、例えば、公知のＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２等の絶縁体を溝３１の内部に充填することにより、素子領域１５の外周を囲み、且つ半導体層１３を貫通して絶縁体層１２に達する絶縁部３０を形成する（図２Ｃ）。半導体層１３の表面に堆積した絶縁体は、例えばＣＭＰ（Chemical Mechanical Polishing）法により除去される。
　次に、素子領域１５（環状の絶縁部３０の内側）を露出させる開口部を有するレジストマスク５０を、半導体層１３の表面に形成する。次に、公知のイオン注入技術を用いて、半導体層１３の表面に、レジストマスク５０を介してヒ素またはリン等の第Ｖ族元素を含む不純物を注入することにより、半導体層１３の表層部にＮ型のウェル２１を形成する（図２Ｄ）。
　次に、アノードの配置領域を露出させる開口部を有するレジストマスク５１を、半導体層１３の表面に形成する。次に、公知のイオン注入技術を用いて、半導体層１３の表面に、レジストマスク５１を介してボロン等の第III族元素を含む不純物を注入することにより、ウェル２１の表層部に、アノードとして機能するＰ型の半導体領域２２を形成する（図２Ｅ）。
　次に、カソードの配置領域を露出させる開口部を有するレジストマスク５２を、半導体層１３の表面に形成する。次に、公知のイオン注入技術を用いて、半導体層１３の表面に、レジストマスク５２を介してヒ素またはリン等の第Ｖ族元素を含む不純物を注入することにより、ウェル２１の表層部に、カソードとして機能するＮ型の半導体領域２３を形成する。これにより、半導体層１３の素子領域１５にダイオード２０が形成される（図２Ｆ）。
　次に、例えば、公知のＣＶＤ法を用いて、半導体層１３の表面にＳｉＯ２等の絶縁体からなる絶縁膜４０を形成する。次に、公知のフォトリソグラフィ技術及びエッチング技術を用いて、絶縁膜４０に開口部４１、４２を形成する。アノードとして機能するＰ型の半導体領域２２が開口部４１において露出し、カソードとして機能するＮ型の半導体領域２３が開口部４２において露出する（図２Ｇ）。
　図３は、比較例に係る半導体装置１Ｘの構成の一例を示す断面図である。比較例に係る半導体装置１Ｘは、Ｐ型の半導体基板１００の表層部において互いに隣接して設けられた２つのダイオード１０１、１０２を有する。ダイオード１０１、１０２は、それぞれ、半導体基板１００の表層部に設けられたＮ型のウェル１１０と、ウェル１１０の表層部に設けられたＰ型の半導体領域１１１及びＮ型の半導体領域１１２を含んで構成されている。Ｐ型の半導体領域１１１はアノードとして機能し、Ｎ型の半導体領域１１２はカソードとして機能する。比較例に係る半導体装置１Ｘによれば、例えば、ダイオード１０２において発生したノイズが、半導体基板１００を介してダイオード１０１に伝播し、ダイオード１０１の動作に影響を及ぼすおそれがある。
　一方、本開示の実施形態に係る半導体装置１によれば、半導体層１３を貫通して絶縁体層１２に達する絶縁体からなる絶縁部３０によって素子領域１５の外周が囲まれている。従って、素子領域１５に設けられたダイオード２０は、絶縁体層１２及び絶縁部３０によって他の領域から完全に絶縁される。これにより、ＳＯＩ基板１０上に設けられた他の半導体素子において発生したノイズ電流が、基板層１１または半導体層１３を介してダイオード２０に流入することを防止することができる。すなわち、本開示の実施形態に係る半導体装置１によれば、素子領域１５の外部で発生したノイズがダイオード２０に及ぼす影響を抑制することが可能となる。例えば、ダイオード２０を、バンドギャップリファレンス回路を構成する半導体素子として用いた場合には、ノイズによる出力電圧のレベル変動を抑制することが可能となる。
　また、従来、半導体素子の絶縁分離を行うために、トリプルウェル構造を採用したり、ノイズに対してセンシティブな半導体素子を、ノイズ源から遠ざけて配置する等の措置がとられてきた。しかしながら、これらの措置は半導体装置のサイズ拡大を招き、小型化、低コスト化の妨げとなる。本開示の実施形態に係る半導体装置１によれば、トリプルウェル構造が不要となり、また半導体素子の配置の制約もなくなるので、半導体装置の小型化及び低コスト化に寄与することができる。
　図４Ａは、本開示の実施形態に係る半導体装置１を模擬した回路モデル２を示す図である。図４Ａの左側のダイオード２０Ａが、図１Ａ及び図１Ｂに示す構成において絶縁部３０に囲まれたダイオード２０を模擬したものであり、図４Ａの右側のダイオード２０Ｂが、絶縁部３０の外側に配置されたダイオード（図１Ａ、図１Ｂにおいて図示せず）を模擬したものである。ダイオード２０Ａとダイオード２０Ｂは、絶縁部３０を模擬したキャパシタ３を介して接続されている。電源４Ａ、４Ｂは、それぞれ、ダイオード２０Ａ、２０Ｂのバイアス電源である。
　図４Ａに示す回路モデル２について回路シミュレーションを実施することにより、ダイオード２０Ｂにおいて発生したノイズがダイオード２０Ａに及ぼす影響を検証した。具体的には、ダイオード２０Ｂのカソード側にノイズ源となる交流電源５を接続し、Ａ点及びＢ点に流れる電流を観測した。図４Ｂは、Ａ点及びＢ点に流れる電流を示したグラフである。図４Ｂに示すように、Ａ点における電流は略ゼロであった。このことは、ダイオード２０Ｂにおいて発生したノイズは、ダイオード２０Ａの動作に殆ど影響しないことを示している。
　上記のシミュレーションにより、本開示の実施形態に係る半導体装置１によれば、絶縁部３０の外部で発生したノイズが、絶縁部３０に囲まれた素子領域１５内の半導体素子に与える影響を抑制できることが検証された。
　なお、本実施形態においては、素子領域１５に形成される半導体素子としてダイオード２０を例示したが、この態様に限定されるものではない。素子領域１５に形成される半導体素子は、例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のダイオード以外の半導体素子であってもよい。また、素子領域１５内に、複数の半導体素子が設けられていてもよい。
［第２の実施形態］
　図５Ａは、本開示の第２の実施形態に係る半導体装置１Ａの構成の一例を示す平面図である。図５Ｂは、図５Ａにおける５Ｂ－５Ｂ線に沿った断面図である。半導体装置１Ａは、上記した第１の実施形態に係る半導体装置１と同様、基板層１１、絶縁体層１２および半導体層１３が積層されたＳＯＩ基板１０を含んで構成されている。
　半導体装置１Ａは、半導体層１３に素子領域１５Ａ及び１５Ｂを有する。本実施形態において、素子領域１５Ａには、複数の半導体素子を含んで構成されるアナログ回路ブロック６０Ａが設けられている。一方、素子領域１５Ｂには、複数の半導体素子を含んで構成されるデジタル回路ブロック６０Ｂが設けられている。
　アナログ回路ブロック６０Ａは、アナログ信号を扱う、特定の機能を持つ少なくとも１つの回路によって構成される。アナログ回路ブロック６０Ａは、例えば、増幅回路、発振回路、フィルタ回路、比較回路、変調回路、電源回路、演算回路のいずれか１つ以上を含んで構成されていてもよい。
　デジタル回路ブロック６０Ｂは、デジタル信号を扱う、特定の機能を持つ少なくとも１つの回路によって構成される。デジタル回路ブロック６０Ｂは、例えば、フリップフロップ、カウンタ、シフトレジスタ、論理ゲート、アナログデジタル変換器、デジタルアナログ変換器のいずれか１つ以上を含んで構成されていてもよい。
　アナログ回路ブロック６０Ａの外周は、ＳｉＯ２等の絶縁体によって構成された環状の絶縁部３０Ａに囲まれている。同様に、デジタル回路ブロック６０Ｂの外周は、ＳｉＯ２等の絶縁体によって構成された環状の絶縁部３０Ｂに囲まれている。絶縁部３０Ａ、３０Ｂは、所謂トレンチ構造を有し、半導体層１３を貫通して絶縁体層１２にまで達している。すなわち、アナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂは、それぞれ、絶縁体層１２、及び絶縁部３０Ａ、３０Ｂによって他の領域から完全に絶縁されている。
　本実施形態に係る半導体装置１Ａによれば、アナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂと共にＳＯＩ基板１０上に設けられた他の半導体素子または他の回路ブロックにおいて発生したノイズ電流が、基板層１１または半導体層１３を介してアナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂに流入することを防止することができる。すなわち、本開示の実施形態に係る半導体装置１Ａによれば、素子領域１５Ａ、１５Ｂの外部で発生したノイズが、アナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂに及ぼす影響を抑制することが可能となる。また、アナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂにおいて発生したノイズがＳＯＩ基板１０上の他の領域に伝播することを抑制することも可能である。
　図６は、変形例に係る半導体装置１Ｂの構成の一例を示す平面図である。半導体装置１Ｂは、アナログ回路ブロック６０Ａ内に設けられた絶縁部３０Ｃを更に含んでいる。絶縁部３０Ｃは、アナログ回路ブロック６０Ａを構成する半導体素子１６の外周を囲んでいる。絶縁部３０Ｃは、絶縁部３０Ａ、３０Ｂと同様、所謂トレンチ構造を有し、半導体層１３を貫通して絶縁体層１２にまで達している。
　このように、アナログ回路ブロック６０Ａを構成する半導体素子１６を、絶縁部３０Ｃによって更に絶縁分離することで、アナログ回路ブロック６０Ａ内で発生したノイズが、半導体素子１６に及ぼす影響を抑制することができる。なお、デジタル回路ブロック６０Ｂを構成する半導体素子を、絶縁部３０Ｃと同様の手法で絶縁分離してもよい。
　本実施形態では、アナログ回路ブロック６０Ａの外周を絶縁部３０Ａで囲み、デジタル回路ブロック６０Ｂの外周を絶縁部３０Ｂで囲む構成を例示したが、アナログ回路ブロック及びデジタル回路ブロック６０Ｂの何れか一方を絶縁部によって囲むことも可能である。また、本実施形態では、絶縁部によって囲まれる回路ブロックとして、アナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂのいずれか一方を絶縁部によって囲む構成とすることも可能である。本実施形態では、絶縁部によって囲まれる回路ブロックとして、アナログ回路ブロック６０Ａ及びデジタル回路ブロック６０Ｂを例示したが、ノイズに対してセンシティブな任意の回路ブロックを絶縁部によって囲む構成としてもよい。
　２０１９年５月２３日に出願された日本国特許出願２０１９－０９６９３４号の開示は、その全体が参照により本明細書に取り込まれる。
　本明細書に記載されたすべての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。

Claims (10)

  1. 　基板層、絶縁体層、半導体層が積層されたＳＯＩ基板の、前記半導体層に形成された少なくとも１つの半導体素子を含む素子領域と、
    　前記素子領域の外周を囲み、且つ前記半導体層を貫通して前記絶縁体層に達する絶縁体からなる絶縁部と、
    　を含む半導体装置。
  2. 　前記素子領域には、単一のダイオードが設けられている
    　請求項１に記載の半導体装置。
  3. 　前記素子領域には、複数の半導体素子を含む回路ブロックが設けられている
    　請求項１に記載の半導体装置。
  4. 　前記回路ブロックを構成する半導体素子のうちのいずれか１つ以上の外周を囲み、且つ前記半導体層を貫通して前記絶縁体層に達する絶縁体からなる第２の絶縁部を更に含む
    　請求項３に記載の半導体装置。
  5. 　アナログ信号を扱うアナログ回路ブロックと、デジタル信号を扱うデジタル回路ブロックと、を有する請求項３または請求項４に記載の半導体装置。
  6. 　前記アナログ回路ブロックを構成する前記半導体素子が、前記第２の絶縁部で囲まれている、請求項４に従属する請求項５に記載の半導体装置。
  7. 　前記デジタル回路ブロックを構成する前記半導体素子が、前記第２の絶縁部で囲まれている、請求項４に従属する請求項５に記載の半導体装置。
  8. 　基板層、絶縁体層、半導体層が積層されたＳＯＩ基板を用意し、
    　前記半導体層を貫通して前記絶縁体層に達する絶縁体からなる環状の絶縁部を形成し、
    　前記半導体層の前記絶縁部で囲まれた領域に、少なくとも１つの半導体素子を形成する、
    　半導体装置の製造方法。
  9. 　前記半導体層の前記絶縁部で囲まれた領域に、単一のダイオードを形成する請求項８に記載の製造方法。
  10. 　前記半導体層の前記絶縁部で囲まれた領域に、複数の半導体素子を含む回路ブロックを形成する請求項８に記載の製造方法。
PCT/JP2020/020151 2019-05-23 2020-05-21 半導体装置及び半導体装置の製造方法 WO2020235639A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-096934 2019-05-23
JP2019096934A JP2020191412A (ja) 2019-05-23 2019-05-23 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2020235639A1 true WO2020235639A1 (ja) 2020-11-26

Family

ID=73455032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020151 WO2020235639A1 (ja) 2019-05-23 2020-05-21 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP2020191412A (ja)
WO (1) WO2020235639A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136436A (ja) * 1991-01-31 1993-06-01 Toshiba Corp 高耐圧半導体素子
JPH06188438A (ja) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法
JP2003045988A (ja) * 2001-08-02 2003-02-14 Denso Corp 半導体装置
JP2006041476A (ja) * 2004-06-22 2006-02-09 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136436A (ja) * 1991-01-31 1993-06-01 Toshiba Corp 高耐圧半導体素子
JPH06188438A (ja) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp 誘電体分離半導体装置及びその製造方法
JP2003045988A (ja) * 2001-08-02 2003-02-14 Denso Corp 半導体装置
JP2006041476A (ja) * 2004-06-22 2006-02-09 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2020191412A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
US8716791B1 (en) LDMOS with corrugated drift region
JP5369300B2 (ja) 半導体装置およびその製造方法
JP5515248B2 (ja) 半導体装置
KR101080503B1 (ko) 반도체 장치 및 그 제조 방법
JP6818712B2 (ja) 半導体装置
KR20160038011A (ko) 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
JP2019197792A5 (ja)
JP2010109322A (ja) 窒化ガリウム半導体装置およびその製造方法
JP2008227474A (ja) 半導体装置
WO2020149212A1 (ja) 半導体装置およびその製造方法
JP5739826B2 (ja) 半導体装置
JP6847007B2 (ja) 半導体装置およびその製造方法
JP5131322B2 (ja) 半導体装置及びその製造方法
JP3686097B2 (ja) 誘電的に絶縁された半導体素子並びにその製造方法
CN107919385B (zh) 高压隔离环及其制造方法
US20090302384A1 (en) Semiconductor device and method for producing semiconductor device
JP2020064910A (ja) スイッチング素子
WO2020235639A1 (ja) 半導体装置及び半導体装置の製造方法
JP3354127B2 (ja) 高電圧素子及びその製造方法
JP2012238741A (ja) 半導体装置及びその製造方法
JP2010206235A (ja) 半導体装置
US20210296161A1 (en) Semiconductor Device and Method for Manufacturing Same
JP2005159245A (ja) 半導体装置及びその製造方法
KR19990045214A (ko) 유전체 분리형 반도체 장치
JP6034150B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20810055

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20810055

Country of ref document: EP

Kind code of ref document: A1