WO2020166255A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2020166255A1
WO2020166255A1 PCT/JP2020/000949 JP2020000949W WO2020166255A1 WO 2020166255 A1 WO2020166255 A1 WO 2020166255A1 JP 2020000949 W JP2020000949 W JP 2020000949W WO 2020166255 A1 WO2020166255 A1 WO 2020166255A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
lead frame
semiconductor element
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/000949
Other languages
English (en)
French (fr)
Inventor
佑輔 高木
諒 寺山
康 濱谷
靖 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to US17/429,464 priority Critical patent/US11929307B2/en
Priority to DE112020000344.2T priority patent/DE112020000344T5/de
Priority to JP2020572128A priority patent/JP7124133B2/ja
Priority to CN202080012569.3A priority patent/CN113412539A/zh
Publication of WO2020166255A1 publication Critical patent/WO2020166255A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/458—Materials of insulating layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/461—Leadframes specially adapted for cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes

Definitions

  • the present invention relates to a semiconductor device.
  • a second metal portion including a protruding portion having a fifth surface, a semiconductor chip provided between the second surface of the first metal portion and the third surface of the second metal portion, and There is disclosed a semiconductor device including a resin provided around the semiconductor chip so as to expose the first surface of the one metal portion and the fourth surface of the second metal portion.
  • both sides of the semiconductor chip are soldered to the metal plate.
  • the metal plate connected to the one side surface of the semiconductor chip has a convex shape in which the joint portion projects toward the semiconductor chip.
  • a semiconductor device includes a semiconductor element and a first lead frame which is arranged so as to face the semiconductor element and is connected to the semiconductor element via a first solder material.
  • a top surface including a surface facing the semiconductor element, and a side surface that is connected to a peripheral portion of the top surface at a predetermined angle with respect to the top surface, and the top surface of the first lead frame. Includes a solder surface that is in contact with the first solder material, and a solder resistance surface that makes the first solder material less wettable than the solder surface, and the solder resistance surface is formed so as to surround the periphery of the solder surface. ing.
  • the present invention when soldering a semiconductor element and a lead frame in a semiconductor device, it is possible to appropriately control a region in which the solder spreads.
  • FIG. 1 is an external perspective view of a power semiconductor module according to an embodiment of the present invention.
  • 1 is a perspective view showing an internal configuration of a power semiconductor module according to an embodiment of the present invention.
  • Development view of a power semiconductor module according to an embodiment of the present invention The top view which shows the internal structure of the power semiconductor module which concerns on one Embodiment of this invention.
  • a power semiconductor module which is an application example of a semiconductor device according to an embodiment of the present invention, will be described below with reference to the drawings.
  • FIG. 1 is an external perspective view of a power semiconductor module 300 according to an embodiment of the present invention.
  • FIG. 2 is a perspective view showing an internal configuration of the power semiconductor module 300 according to the embodiment of the present invention, and shows a configuration in which the sealing resin 350 is removed from FIG. 1.
  • FIG. 3 is a development view of the power semiconductor module 300 according to the embodiment of the present invention, and mainly shows a structure between the lead frame 315 and the lead frame 318 and between the lead frame 316 and the lead frame 319 of FIG. Showing.
  • FIG. 4 is a plan view showing an internal configuration of the power semiconductor module 300 according to the embodiment of the present invention, and corresponds to FIG.
  • the semiconductor elements 155 and 156 are double-sided on both sides of the lead frame 315 and the lead frame 318, which are made of metal such as copper or copper alloy, respectively. Each side is joined and fixed. Further, the semiconductor elements 157 and 158 are fixed to the lead frames 316 and 319, which are made of metal such as copper or a copper alloy, by sandwiching the lead frames 316 and 319 from both sides. To be done. Further, the semiconductor elements 155 and 157 are connected to the signal lead wires 325U and 325L via bonding wires 327 (see FIG. 2), respectively. Each semiconductor element, each lead frame, and each signal lead wire are integrally sealed with the sealing resin 350 by exposing the heat transfer surface 323 of each lead frame (see FIG. 1), and thereby the power semiconductor module 300 is assembled.
  • the semiconductor elements 155 and 156 are, for example, an IGBT and a diode, and correspond to the upper arm of the upper and lower arm series circuit of the inverter.
  • the semiconductor elements 157 and 158 are, for example, IGBTs and diodes, and correspond to the lower arm of the upper and lower arm series circuits of the inverter.
  • the semiconductor element 155 and the semiconductor element 157 perform switching operations at predetermined timings, respectively, so that the DC power input to the power semiconductor module 300 is AC power. Is converted to and output.
  • the semiconductor elements 155 and 157 may be FETs instead of IGBTs.
  • the semiconductor elements 155 and 157 are IGBTs and the semiconductor elements 156 and 158 are diodes will be described as an example, but the same applies when the semiconductor elements 155 and 157 are FETs.
  • FIGS. 2 to 4 show configuration examples in which the power semiconductor module 300 has one semiconductor element 155 to one semiconductor element 157, respectively.
  • the configuration of the power semiconductor module according to the present invention is not limited to this.
  • a plurality of semiconductor elements may be connected in parallel and used. The following embodiment will be described as including all of these configurations.
  • the power semiconductor module 300 is provided with a DC positive electrode wiring 315A and a DC negative electrode wiring 319A as a DC bus bar for inputting DC power supplied from a DC power source (not shown).
  • AC wiring 320 is provided as an AC bus bar for supplying AC power to a motor (not shown).
  • the DC positive electrode wiring 315A and the lead frame 315 are integrally formed, and the DC negative electrode wiring 319A and the lead frame 319 are connected.
  • the AC wiring 320 and the lead frame 316 are integrally formed, and the lead frame 318 is connected to this.
  • signal lead wires 325U and 325L for inputting drive signals from a driver circuit (not shown) are provided.
  • the lead frame 315 and the lead frame 316 are arranged in substantially the same plane.
  • the collector electrode of the semiconductor element 155 which is an IGBT, for example
  • the cathode electrode of the semiconductor element 156 which is a diode
  • the collector electrode of the semiconductor element 157 which is an IGBT, for example
  • the cathode electrode of the semiconductor element 158 which is a diode
  • the lead frame 318 and the lead frame 319 are arranged on substantially the same plane.
  • the emitter electrode of the semiconductor element 155 such as an IGBT and the anode electrode of the semiconductor element 156 such as a diode are fixedly attached.
  • the emitter electrode of the semiconductor element 157, which is, for example, an IGBT, and the anode electrode of the semiconductor element 158, which is, for example, a diode are fixed.
  • a heat transfer surface 323 is provided on the side opposite to the fixing surface fixed to each semiconductor element, as shown in FIG. Although only the heat transfer surfaces 323 of the lead frames 318 and 319 arranged on the front side are shown in FIG. 1, the heat transfer surfaces 323 are similarly provided on the back side lead frames 315 and 316. ..
  • Each semiconductor element has a plate-shaped flat structure, and each electrode is formed on the front surface or the back surface thereof. Therefore, as shown in FIGS. 2 and 3, the lead frame 315 and the lead frame 318, and the lead frame 316 and the lead frame 319 face each other substantially parallel to each other with each semiconductor element interposed, that is, with each semiconductor element sandwiched therebetween. It has a laminated arrangement.
  • the lead frame 316 and the lead frame 318 are electrically connected.
  • the upper arm circuit and the lower arm circuit are electrically connected, and the upper and lower arm series circuits are formed.
  • the semiconductor elements 155 and 157 are IGBTs, for example, these gate electrodes are connected to the signal lead wires 325U and 325L, respectively, and a drive signal is input from the driver circuit through each signal lead wire.
  • the electrodes of each semiconductor element and the corresponding lead wires are fixed by being electrically and thermally bonded to each other using solder materials 161 and 162.
  • the semiconductor elements 155 and 156 are respectively joined to the lead frame 315 via the solder material 161, and are also joined to the lead frame 318 via the solder material 162.
  • the semiconductor elements 157 and 158 are respectively joined to the lead frame 316 via the solder material 161, and are also joined to the lead frame 319 via the solder material 162.
  • the DC positive electrode wiring 315A is integrally formed with the lead frame 315, and the DC negative electrode wiring 319A is connected to the lead frame 319.
  • FIG. 5A is a cross-sectional view showing a cross section AA of the power semiconductor module 300
  • FIG. 5B is an enlarged view near the peripheral portion 333 of FIG. 5A.
  • the cross section AA shown in the external perspective view of FIG. 1 crosses the semiconductor element 155
  • the present embodiment will be described by taking as an example the bonding structure of the semiconductor element 155 and the lead frames 315 and 318.
  • the joint structure between each semiconductor element and each lead frame in the power semiconductor module 300 of the embodiment will be described.
  • the joint structure between the semiconductor element 156 and the lead frames 315 and 318 and the joint structure between the semiconductor elements 157 and 158 and the lead frames 316 and 319 have similar characteristics.
  • the semiconductor element 155 has a pair of surfaces 155A and 155B that are parallel to each other.
  • a collector electrode is formed on the surface 155A on one side of the pair of surfaces.
  • An electrode surface is provided.
  • the other surface 155B is provided with an emitter electrode surface on which an emitter electrode is formed.
  • the lead frame 315 is arranged so as to face the collector electrode surface of the semiconductor element 155, and is connected to the collector electrode surface of the semiconductor element 155 via the solder material 161.
  • the lead frame 318 is arranged so as to face the emitter electrode surface of the semiconductor element 155, and is connected to the emitter electrode surface of the semiconductor element 155 via the solder material 162.
  • the collector electrode of the semiconductor element 155 is electrically connected to the DC positive electrode wiring 315A via the solder material 161 and the lead frame 315, and the emitter electrode of the semiconductor element 155 is connected to the solder material 162, the lead frame 318, and the lead frame. It is electrically connected to the AC wiring 320 via 316.
  • the lead frame 318 has a convex shape in which a portion joined to the solder material 162 protrudes toward the semiconductor element 155, and includes a top surface 331 including a surface facing the semiconductor element 155 (indicated by a chain double-dashed line in the figure). And a side surface 334 connected to the peripheral edge portion 333 of the top surface 331 at a predetermined angle with respect to the top surface 331.
  • the side surface 334 makes an angle of 90 degrees with the top surface 331, but the side surface 334 is formed at an angle other than 90 degrees with respect to the top surface 331. May be.
  • the angle formed by the side surface 334 with respect to the top surface 331 is 90° or more.
  • the solder surface 332 is formed in a range in contact with the solder material 162.
  • a solder resistance surface is formed surrounding the solder surface 332 so that the solder material 162 is less wettable than the solder surface 332.
  • the range in which the solder resistance surface is formed in the lead frame 318 is shown by a thicker line than the solder surface 332. That is, in the example of FIG. 5, the solder resistance surface is formed not only on the peripheral portion 333 of the top surface 331 but also on the side surface 334 and its peripheral portion. However, the solder resistance surface may be formed so as to surround the periphery of the solder surface 332 at least on the top surface 331 of the lead frame 318, and the side surface 334 and the peripheral portion thereof may not be included.
  • a curved surface having a predetermined R value is formed between the solder surface 332 and the side surface 334.
  • the side surface 334 of the lead frame 318 is connected to the peripheral edge portion 333 of the top surface 331 via this curved surface.
  • the lead frame 318 can be formed by press working, and the workability is improved. That is, if the joint between the top surface 331 and the side surface 334 is to be formed into an edge shape instead of a curved surface, an additional process for forming the edge is required after the press working, or another cutting process capable of forming the edge is performed. Since it is necessary to adopt a processing method, the workability is poor.
  • the R value is determined depending on the thickness and material of the lead frame 318, and is, for example, about 0.2 to 0.5 mm.
  • the solder resistance surface formed around the solder surface 332 is formed so as to include at least the above curved surface.
  • the solder resistance surface and the solder surface 332 formed on the peripheral portion 333 are intersected with each other from the intersection of extension lines extending the top surface 331 and the side surface 334. If the length to the boundary is x, the relation x ⁇ R holds.
  • the length of the top surface 331 is L as shown in FIG. 5A, considering the conductivity at the joint between the lead frame 318 and the semiconductor element 155, the length x is not increased so much.
  • the solder resistance surface can be formed using, for example, an oxide film on a metal surface or a solder resist material such as epoxy resin.
  • the thickness of the oxide film is preferably 1 nm or more in order to ensure low wettability with respect to the solder material 162.
  • the solder surface 332 is more easily wetted by the solder material 162 than the solder resistance surface.
  • the solder surface 332 is formed with a processing mark obtained by removing the surface. As the surface removal processing, for example, laser processing can be used.
  • the power semiconductor module 300 which is a semiconductor device, includes a semiconductor element 155 and a lead frame 318 that is arranged so as to face the semiconductor element 155 and that is connected to the semiconductor element 155 via a solder material 162.
  • the lead frame 318 has a top surface 331 including a surface facing the semiconductor element 155, and a side surface 334 forming a predetermined angle with the top surface 331 and connected to the peripheral edge portion 333 of the top surface 331.
  • the top surface of the lead frame 318 includes a solder surface 332 that is in contact with the solder material 162, and a solder resistance surface that makes the solder material 162 less wet than the solder surface 332.
  • the solder resistance surface is formed so as to surround the periphery of the solder surface 332. Since it did in this way, when soldering the semiconductor element 155 and the lead frame 318 in the power semiconductor module 300 which is a semiconductor device, the area
  • the power semiconductor module 300 further includes a lead frame 315 connected to the semiconductor element 155 via the solder material 161.
  • the semiconductor element 155 has a pair of surfaces 155A and 155B that are parallel to each other. One surface 155B of the pair of surfaces has an emitter electrode surface, and the other surface 155A has a collector electrode surface. ..
  • the lead frame 318 is arranged so as to face the emitter electrode surface, and is connected to the emitter electrode surface of the semiconductor element 155 via the solder material 162.
  • the lead frame 315 is arranged to face the collector electrode surface, and is connected to the collector electrode surface of the semiconductor element 155 via the solder material 161. Since it did in this way, the power semiconductor module 300 which is small and has high heat dissipation can be comprised.
  • the side surface 334 of the lead frame 318 is connected to the peripheral edge portion 333 of the top surface 331 via a curved surface formed with a predetermined R value.
  • the solder resistance surface is formed to include this curved surface. Since this is done, the workability of the lead frame 318 can be greatly improved.
  • a lead frame is arranged so as to face at least one surface of the semiconductor element, and a solder surface in contact with the solder material is formed on the top surface of the lead frame, and the solder material is less wettable than the solder surface. If the resistance surface is formed so as to surround the periphery of the solder surface, it is included in the scope of application of the present invention.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

半導体装置であるパワー半導体モジュールは、半導体素子１５５と、半導体素子１５５に対向して配置され、はんだ材１６２を介して半導体素子１５５と接続されたリードフレーム３１８と、を備える。リードフレーム３１８は、半導体素子１５５との対向面を含む頂面３３１と、頂面３３１に対して所定の角度をなして頂面３３１の周縁部３３３と繋がる側面３３４と、を有する。リードフレーム３１８の頂面は、はんだ材１６２と接するはんだ面３３２と、はんだ面３３２よりもはんだ材１６２がぬれにくいはんだ抵抗面と、を含む。このはんだ抵抗面は、はんだ面３３２の周囲を囲んで形成されている。これにより、半導体装置において半導体素子とリードフレームをはんだ接合する際に、はんだがぬれ広がる領域を適切に制御する。

Description

半導体装置
　本発明は、半導体装置に関する。
　車載用インバータなどに用いられるパワーモジュールでは、放熱性能を高めるため、半導体素子を両面から冷却する両面冷却パワーモジュールが開発されている。例えば特許文献１には、第１面と該第１面の反対側にある第２面とを有する第１金属部と、前記第１金属部の前記第２面に対向する第３面と該第３面の反対側にある第４面とを有する第２金属部であって、前記第３面から突出し前記第１金属部の前記第１面とほぼ面一かあるいは該第１面より突出する第５面を有する突出部を含む第２金属部と、前記第１金属部の前記第２面と前記第２金属部の前記第３面との間に設けられた半導体チップと、前記第１金属部の前記第１面および前記第２金属部の前記第４面を露出するように、前記半導体チップの周囲に設けられた樹脂とを備えた半導体装置が開示されている。
特開２０１６－１４６４５７号公報
　特許文献１に記載された半導体装置では、半導体チップの両面がはんだで金属板とそれぞれ接合されている。半導体チップの一方側の面と接続される金属板は、接合部が半導体チップに向かって突出した凸形状となっている。このような構造では、半導体チップと金属板とをはんだ接合する際に、金属板において凸形状になっている部分の側面にはんだがぬれ上がりやすい。そのため、はんだがぬれ広がる領域を適切に制御することが容易ではなく、品質や生産性の低下につながる。
　本発明による半導体装置は、半導体素子と、前記半導体素子に対向して配置され、第１はんだ材を介して前記半導体素子と接続された第１リードフレームと、を備え、前記第１リードフレームは、前記半導体素子との対向面を含む頂面と、前記頂面に対して所定の角度をなして前記頂面の周縁部と繋がる側面と、を有し、前記第１リードフレームの前記頂面は、前記第１はんだ材と接するはんだ面と、前記はんだ面よりも前記第１はんだ材がぬれにくいはんだ抵抗面と、を含み、前記はんだ抵抗面は、前記はんだ面の周囲を囲んで形成されている。
　本発明によれば、半導体装置において半導体素子とリードフレームをはんだ接合する際に、はんだがぬれ広がる領域を適切に制御することができる。
本発明の一実施形態に係るパワー半導体モジュールの外観斜視図 本発明の一実施形態に係るパワー半導体モジュールの内部構成を示す斜視図 本発明の一実施形態に係るパワー半導体モジュールの展開図 本発明の一実施形態に係るパワー半導体モジュールの内部構成を示す平面図 パワー半導体モジュールの断面図および周縁部付近の拡大図
　以下に図面を参照して、本発明の一実施形態に係る半導体装置の適用例であるパワー半導体モジュールを説明する。
　図１は、本発明の一実施形態に係るパワー半導体モジュール３００の外観斜視図である。図２は、本発明の一実施形態に係るパワー半導体モジュール３００の内部構成を示す斜視図であり、図１から封止樹脂３５０を除いた構成を示している。図３は、本発明の一実施形態に係るパワー半導体モジュール３００の展開図であり、図２のリードフレーム３１５とリードフレーム３１８の間、およびリードフレーム３１６とリードフレーム３１９の間の構造を主に示している。図４は、本発明の一実施形態に係るパワー半導体モジュール３００の内部構成を示す平面図であり、図２に対応している。
　図２～図４に示す如く、半導体素子１５５、１５６は、銅や銅合金などをそれぞれ用いた金属製のリードフレーム３１５とリードフレーム３１８に両面から挟まれた状態で、これらのリードフレームに両面側でそれぞれ接合して固着される。また、半導体素子１５７、１５８は、銅や銅合金などをそれぞれ用いた金属製のリードフレーム３１６とリードフレーム３１９に両面から挟まれた状態で、これらのリードフレームに両面側でそれぞれ接合して固着される。さらに、半導体素子１５５、１５７は、ボンディングワイヤ３２７（図２参照）を介して、信号リード線３２５Ｕ、３２５Ｌとそれぞれ接続される。これらの各半導体素子、各リードフレームおよび各信号リード線を、各リードフレームの伝熱面３２３を露出させて封止樹脂３５０により一体的に封止することで（図１参照）、パワー半導体モジュール３００が組み立てられる。
　なお、半導体素子１５５、１５６は、例えばＩＧＢＴとダイオードであり、インバータの上下アーム直列回路のうち上アームに対応する。また、半導体素子１５７、１５８も同様に、例えばＩＧＢＴとダイオードであり、インバータの上下アーム直列回路のうち下アームに対応する。不図示のドライバ回路から入力される所定のドライブ信号に応じて、半導体素子１５５および半導体素子１５７がそれぞれ所定のタイミングでスイッチング動作を行うことにより、パワー半導体モジュール３００に入力された直流電力が交流電力に変換されて出力される。あるいは、半導体素子１５５、１５７をＩＧＢＴではなくＦＥＴとしてもよい。以下では、半導体素子１５５、１５７がＩＧＢＴであり、半導体素子１５６、１５８がダイオードである場合を例として説明するが、半導体素子１５５、１５７をＦＥＴとした場合も同様である。
　なお、図２～図４では、パワー半導体モジュール３００において、半導体素子１５５～１５７をそれぞれ１個ずつ有する構成例を図示している。しかし、本願発明によるパワー半導体モジュールの構成はこれに限定されるものではない。たとえば、各半導体素子を複数個ずつ並列接続して用いてもよい。以下の実施形態では、これらの構成を全て含むものとして説明する。
　パワー半導体モジュール３００には、不図示の直流電源から供給される直流電力を入力するための直流バスバーとして、直流正極配線３１５Ａおよび直流負極配線３１９Ａが設けられている。また、不図示のモータに交流電力を供給するための交流バスバーとして、交流配線３２０が設けられている。本実施形態では、直流正極配線３１５Ａとリードフレーム３１５が一体的に形成されており、直流負極配線３１９Ａとリードフレーム３１９が接続されている。また、交流配線３２０とリードフレーム３１６が一体的に形成されており、これとリードフレーム３１８が接続されている。さらに、不図示のドライバ回路からドライブ信号を入力するための信号リード線３２５Ｕ、３２５Ｌが設けられている。
　ここで、半導体素子とリードフレームの配置を、電気回路と関連付けて説明する。この実施の形態では、リードフレーム３１５とリードフレーム３１６は略同一平面状に配置されている。リードフレーム３１５には、例えばＩＧＢＴである半導体素子１５５のコレクタ電極と、例えばダイオードである半導体素子１５６のカソード電極とが固着される。リードフレーム３１６には、例えばＩＧＢＴである半導体素子１５７のコレクタ電極と、例えばダイオードである半導体素子１５８のカソード電極とが固着される。また、リードフレーム３１８とリードフレーム３１９は略同一平面状に配置されている。リードフレーム３１８には、例えばＩＧＢＴである半導体素子１５５のエミッタ電極と、例えばダイオードである半導体素子１５６のアノード電極とが固着される。リードフレーム３１９には、例えばＩＧＢＴである半導体素子１５７のエミッタ電極と、例えばダイオードである半導体素子１５８のアノード電極とが固着される。これらの各リードフレームにおいて、各半導体素子と固着される固着面と反対側には、図１に示すように伝熱面３２３が設けられている。なお、図１では、表側に配置されたリードフレーム３１８、３１９の伝熱面３２３のみが示されているが、裏側のリードフレーム３１５、３１６についても、同様に伝熱面３２３が設けられている。
　各半導体素子は板状の扁平構造を有しており、その表面または裏面に各電極が形成されている。そのため、図２、図３に示すように、リードフレーム３１５とリードフレーム３１８、およびリードフレーム３１６とリードフレーム３１９は、各半導体素子を介して、すなわち各半導体素子を挟むようにして、略平行に対向した積層状の配置となっている。リードフレーム３１６とリードフレーム３１８とは、電気的に接続されている。この接続により、上アーム回路と下アーム回路が電気的に接続され、上下アーム直列回路が形成される。なお、例えば半導体素子１５５、１５７をＩＧＢＴとした場合、これらのゲート電極は信号リード線３２５Ｕ、３２５Ｌにそれぞれ接続されており、ドライバ回路から各信号リード線を介してドライブ信号が入力される。
　図３に示すように、各半導体素子の電極と対応する各リード線とは、はんだ材１６１、１６２を用いて、電気的にかつ熱的に接合することで固着される。具体的には、半導体素子１５５、１５６は、はんだ材１６１を介してリードフレーム３１５とそれぞれ接合されるとともに、はんだ材１６２を介してリードフレーム３１８とそれぞれ接合される。また、半導体素子１５７、１５８は、はんだ材１６１を介してリードフレーム３１６とそれぞれ接合されるとともに、はんだ材１６２を介してリードフレーム３１９とそれぞれ接合される。前述のように、直流正極配線３１５Ａはリードフレーム３１５に一体で形成されており、直流負極配線３１９Ａはリードフレーム３１９と接続されている。
　次に図５を参照して、パワー半導体モジュール３００における各半導体素子と各リードフレームとの接合構造の詳細について説明する。図５（ａ）は、パワー半導体モジュール３００の断面Ａ－Ａを示す断面図であり、図５（ｂ）は、図５（ａ）の周縁部３３３付近の拡大図である。なお、以下では代表例として、図１の外観斜視図に示した断面Ａ－Ａが半導体素子１５５を横切っており、この半導体素子１５５とリードフレーム３１５および３１８との接合構造を例として、本実施形態のパワー半導体モジュール３００における各半導体素子と各リードフレームとの接合構造を説明する。ただし、半導体素子１５６とリードフレーム３１５および３１８との接合構造や、半導体素子１５７、１５８とリードフレーム３１６および３１９との接合構造についても、同様の特徴を有している。
　図５（ａ）に示すように、半導体素子１５５は、互いに平行な一対の面１５５Ａ、１５５Ｂを有しており、この一対の面において一方側の面１５５Ａには、コレクタ電極が形成されたコレクタ電極面が設けられている。また、他方側の面１５５Ｂには、エミッタ電極が形成されたエミッタ電極面が設けられている。
　リードフレーム３１５は、半導体素子１５５のコレクタ電極面に対向して配置され、はんだ材１６１を介して半導体素子１５５のコレクタ電極面と接続される。リードフレーム３１８は、半導体素子１５５のエミッタ電極面に対向して配置され、はんだ材１６２を介して半導体素子１５５のエミッタ電極面と接続される。これにより、半導体素子１５５のコレクタ電極が、はんだ材１６１およびリードフレーム３１５を介して直流正極配線３１５Ａと電気的に接続され、半導体素子１５５のエミッタ電極が、はんだ材１６２、リードフレーム３１８およびリードフレーム３１６を介して交流配線３２０と電気的に接続される。
　リードフレーム３１８は、はんだ材１６２と接合される部分が半導体素子１５５に向かって突出した凸形状となっており、半導体素子１５５との対向面を含む頂面３３１（図中で２点鎖線により示した範囲の面）と、この頂面３３１に対して所定の角度をなして頂面３３１の周縁部３３３と繋がる側面３３４とを有する。なお、図５の例では頂面３３１に対して側面３３４がなす角度が直角、すなわち略９０°となっているが、頂面３３１に対して９０°以外の角度をなして側面３３４が形成されていてもよい。ただし、リードフレーム３１８に側面３３４を形成する際の加工の容易さ等を考慮すると、頂面３３１に対して側面３３４がなす角度は９０°以上であることが好ましい。
　リードフレーム３１８の頂面３３１において、はんだ材１６２と接する範囲には、はんだ面３３２が形成されている。また、このはんだ面３３２の周囲を囲んで、はんだ面３３２よりもはんだ材１６２がぬれにくいはんだ抵抗面が形成されている。図５では、リードフレーム３１８においてはんだ抵抗面が形成されている範囲を、はんだ面３３２よりも太い線で示している。すなわち図５の例では、頂面３３１の周縁部３３３に加えて、側面３３４やその周辺部においても、はんだ抵抗面が形成されている。ただし、はんだ抵抗面は少なくともリードフレーム３１８の頂面３３１において、はんだ面３３２の周囲を囲んで形成されていればよく、側面３３４やその周辺部を含まなくても構わない。
　図５（ｂ）に示すように、はんだ面３３２と側面３３４の間には、所定のＲ値で形成された曲面が形成されている。リードフレーム３１８の側面３３４は、この曲面を介して、頂面３３１の周縁部３３３と繋がっている。これにより、リードフレーム３１８をプレス加工で成形することを可能として加工性を向上させている。すなわち、頂面３３１と側面３３４の繋ぎ目を曲面ではなくエッジ状にしようとすると、プレス加工後にエッジを形成するための追加工が必要であったり、エッジを形成可能な切削加工等の他の加工方法を採用したりする必要があるため、加工性に劣る。一方、頂面３３１と側面３３４の繋ぎ目において所定のＲ値を許容することで、プレス加工が可能となり、加工性を大きく向上させることができる。なお、Ｒ値はリードフレーム３１８の厚さや材質等に応じて定まるが、例えば０．２～０．５ｍｍ程度である。
　リードフレーム３１８の頂面３３１において、はんだ面３３２の周囲に形成されているはんだ抵抗面は、上記曲面を少なくとも含むように形成されている。具体的には、例えば図５（ｂ）に示すように、頂面３３１と側面３３４をそれぞれ延長した延長線同士の交点から、周縁部３３３に形成されているはんだ抵抗面とはんだ面３３２との境界までの長さをｘとすると、ｘ≧Ｒの関係が成り立つ。
　さらに、図５（ａ）に示すように頂面３３１の長さをＬとした場合、リードフレーム３１８と半導体素子１５５の接合部における導電性を考慮すると、上記の長さｘをあまり大きくせずに、頂面３３１におけるはんだ面３３２の範囲をなるべく広くとることが好ましい。具体的には、例えばｘがＬの１／３以下、すなわちｘ≦Ｌ／３の関係が成り立つように、ｘの値を設定することが好ましい。
　リードフレーム３１８において、はんだ抵抗面は、例えば金属表面の酸化膜や、エポキシ樹脂等のはんだレジスト材を用いて形成することができる。はんだ抵抗面として酸化膜を形成した場合、はんだ材１６２に対して低いぬれ性を確保するため、酸化膜の厚さは例えば１ｎｍ以上であることが好ましい。また、酸化膜、はんだレジスト材いずれの場合であっても、リードフレーム３１８においてこれらが形成された表面の一部を除去することで、はんだ抵抗面よりもはんだ材１６２がぬれやすいはんだ面３３２を形成することができる。この場合、はんだ面３３２には、表面を除去加工した加工痕が形成される。表面の除去加工としては、例えばレーザ加工などを用いることができる。
　以上説明した本発明の一実施形態によれば、以下の作用効果を奏する。
（１）半導体装置であるパワー半導体モジュール３００は、半導体素子１５５と、半導体素子１５５に対向して配置され、はんだ材１６２を介して半導体素子１５５と接続されたリードフレーム３１８と、を備える。リードフレーム３１８は、半導体素子１５５との対向面を含む頂面３３１と、頂面３３１に対して所定の角度をなして頂面３３１の周縁部３３３と繋がる側面３３４と、を有する。リードフレーム３１８の頂面は、はんだ材１６２と接するはんだ面３３２と、はんだ面３３２よりもはんだ材１６２がぬれにくいはんだ抵抗面と、を含む。このはんだ抵抗面は、はんだ面３３２の周囲を囲んで形成されている。このようにしたので、半導体装置であるパワー半導体モジュール３００において半導体素子１５５とリードフレーム３１８をはんだ接合する際に、はんだがぬれ広がる領域を適切に制御することができる。
（２）パワー半導体モジュール３００は、はんだ材１６１を介して半導体素子１５５と接続されたリードフレーム３１５をさらに備える。半導体素子１５５は、互いに平行な一対の面１５５Ａ、１５５Ｂを有し、これら一対の面において一方側の面１５５Ｂにエミッタ電極面が設けられ、他方側の面１５５Ａにコレクタ電極面が設けられている。リードフレーム３１８は、エミッタ電極面に対向して配置され、はんだ材１６２を介して半導体素子１５５のエミッタ電極面と接続される。リードフレーム３１５は、コレクタ電極面に対向して配置され、はんだ材１６１を介して半導体素子１５５のコレクタ電極面と接続される。このようにしたので、小型で高い放熱性を有するパワー半導体モジュール３００を構成することができる。
（３）リードフレーム３１８の側面３３４は、所定のＲ値で形成された曲面を介して頂面３３１の周縁部３３３と繋がっている。はんだ抵抗面は、この曲面を含むように形成されている。このようにしたので、リードフレーム３１８の加工性を大きく向上させることができる。
　なお、上記の実施形態では、各半導体素子がそれぞれ２つのリードフレームに両面側から挟まれて接合されている半導体装置の例を説明したが、本発明はこれに限定されない。少なくとも半導体素子の一方側の面に対向してリードフレームが配置されており、このリードフレームの頂面において、はんだ材と接するはんだ面が形成されるとともに、はんだ面よりもはんだ材がぬれにくいはんだ抵抗面がはんだ面の周囲を囲んで形成されているものであれば、本発明の適用範囲に含まれる。
　以上説明した各実施形態や各種変形例はあくまで一例であり、発明の特徴が損なわれない限り、本発明はこれらの内容に限定されるものではない。また、上記では種々の実施形態や変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
　１５５，１５６，１５７，１５８　半導体素子
　１６１，１６２　はんだ材
　３００　パワー半導体モジュール
　３１５，３１６，３１８，３１９　リードフレーム
　３３１　頂面
　３３２　はんだ面
　３３３　周縁部
　３３４　側面

Claims (7)

  1. 　半導体素子と、
    　前記半導体素子に対向して配置され、第１はんだ材を介して前記半導体素子と接続された第１リードフレームと、を備え、
    　前記第１リードフレームは、前記半導体素子との対向面を含む頂面と、前記頂面に対して所定の角度をなして前記頂面の周縁部と繋がる側面と、を有し、
    　前記第１リードフレームの前記頂面は、前記第１はんだ材と接するはんだ面と、前記はんだ面よりも前記第１はんだ材がぬれにくいはんだ抵抗面と、を含み、
    　前記はんだ抵抗面は、前記はんだ面の周囲を囲んで形成されている半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　第２はんだ材を介して前記半導体素子と接続された第２リードフレームをさらに備え、
    　前記半導体素子は、互いに平行な一対の面を有し、前記一対の面において一方側の面に第１電極面が設けられ、他方側の面に第２電極面が設けられており、
    　前記第１リードフレームは、前記第１電極面に対向して配置され、前記第１はんだ材を介して前記半導体素子の前記第１電極面と接続され、
    　前記第２リードフレームは、前記第２電極面に対向して配置され、前記第２はんだ材を介して前記半導体素子の前記第２電極面と接続される半導体装置。
  3. 　請求項１または２に記載の半導体装置において、
    　前記第１リードフレームの前記側面は、所定のＲ値で形成された曲面を介して前記頂面の周縁部と繋がっており、
    　前記はんだ抵抗面は、前記曲面を含むように形成されている半導体装置。
  4. 　請求項１または２に記載の半導体装置において、
    　前記はんだ抵抗面には、酸化膜が形成されている半導体装置。
  5. 　請求項４に記載の半導体装置において、
    　前記酸化膜の厚さは、１ｎｍ以上である半導体装置。
  6. 　請求項１または２に記載の半導体装置において、
    　前記はんだ面には、表面を除去加工した加工痕が形成されている半導体装置。
  7. 　請求項６に記載の半導体装置において、
    　前記除去加工は、レーザ加工である半導体装置。
PCT/JP2020/000949 2019-02-13 2020-01-15 半導体装置 Ceased WO2020166255A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/429,464 US11929307B2 (en) 2019-02-13 2020-01-15 Plurality of lead frames for cooling a power device
DE112020000344.2T DE112020000344T5 (de) 2019-02-13 2020-01-15 Halbleitervorrichtung
JP2020572128A JP7124133B2 (ja) 2019-02-13 2020-01-15 半導体装置
CN202080012569.3A CN113412539A (zh) 2019-02-13 2020-01-15 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019023952 2019-02-13
JP2019-023952 2019-02-13

Publications (1)

Publication Number Publication Date
WO2020166255A1 true WO2020166255A1 (ja) 2020-08-20

Family

ID=72045314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/000949 Ceased WO2020166255A1 (ja) 2019-02-13 2020-01-15 半導体装置

Country Status (5)

Country Link
US (1) US11929307B2 (ja)
JP (1) JP7124133B2 (ja)
CN (1) CN113412539A (ja)
DE (1) DE112020000344T5 (ja)
WO (1) WO2020166255A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871364A (zh) * 2021-09-15 2021-12-31 珠海格力电器股份有限公司 功率模块及封装功率模块的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8550625B2 (en) 2007-08-01 2013-10-08 Amo Development, Llc Systems and methods for fine-tuning refractive surgery
CN116190360B (zh) 2021-11-26 2024-09-10 比亚迪股份有限公司 功率模块和电器设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368171A (ja) * 2001-06-05 2002-12-20 Toshiba Components Co Ltd リード型半導体素子及びその製造方法
WO2013002338A1 (ja) * 2011-06-29 2013-01-03 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
WO2014038587A1 (ja) * 2012-09-07 2014-03-13 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2851946A1 (en) * 2013-09-19 2015-03-25 Nxp B.V. Surge protection device
JP2016146457A (ja) 2015-02-02 2016-08-12 株式会社東芝 半導体装置およびその製造方法
CN108807299B (zh) * 2017-08-14 2024-05-17 苏州能讯高能半导体有限公司 引线框架结构、引线框架和封装器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368171A (ja) * 2001-06-05 2002-12-20 Toshiba Components Co Ltd リード型半導体素子及びその製造方法
WO2013002338A1 (ja) * 2011-06-29 2013-01-03 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
WO2014038587A1 (ja) * 2012-09-07 2014-03-13 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
JP2015207675A (ja) * 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871364A (zh) * 2021-09-15 2021-12-31 珠海格力电器股份有限公司 功率模块及封装功率模块的方法

Also Published As

Publication number Publication date
DE112020000344T5 (de) 2021-09-16
JPWO2020166255A1 (ja) 2021-12-02
JP7124133B2 (ja) 2022-08-23
US11929307B2 (en) 2024-03-12
US20220108940A1 (en) 2022-04-07
CN113412539A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
JP7319295B2 (ja) 半導体装置
JP5418668B2 (ja) 半導体装置
US9935074B2 (en) Semiconductor device and method for manufacturing same
CN103688352B (zh) 半导体器件及半导体器件的制造方法
WO2022080063A1 (ja) 半導体モジュール
JP2009158787A (ja) 電力半導体装置
JP7124133B2 (ja) 半導体装置
JP7074046B2 (ja) 半導体装置とその製造方法
JP2023128078A (ja) 半導体装置
CN114503255B (zh) 半导体装置
WO2020184051A1 (ja) 半導体装置
JP6919392B2 (ja) 半導体モジュール
CN113302736A (zh) 半导体模块和ac/dc转换器组件
CN107112319B (zh) 功率模块
JP2021061393A (ja) 半導体装置
KR102893516B1 (ko) 파워 모듈 및 전기 장비
JP2010245248A (ja) 半導体装置およびその製造方法
CN1835223B (zh) 半导体装置及该半导体装置用绝缘衬底
JP2015126066A (ja) 半導体実装構造およびその実装方法
JPWO2015097748A1 (ja) 電力変換装置
JP7147186B2 (ja) 半導体装置
JP6834673B2 (ja) 半導体モジュール
JP7785945B2 (ja) 半導体装置
JP2004128265A (ja) 半導体モジュールおよび板状リード
JP2019153750A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20755662

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020572128

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20755662

Country of ref document: EP

Kind code of ref document: A1