WO2020141670A1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
WO2020141670A1
WO2020141670A1 PCT/KR2019/007795 KR2019007795W WO2020141670A1 WO 2020141670 A1 WO2020141670 A1 WO 2020141670A1 KR 2019007795 W KR2019007795 W KR 2019007795W WO 2020141670 A1 WO2020141670 A1 WO 2020141670A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
substrate
area
encapsulation
sealing
Prior art date
Application number
PCT/KR2019/007795
Other languages
English (en)
French (fr)
Inventor
김정현
권용훈
김태오
서우석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/420,633 priority Critical patent/US11700743B2/en
Priority to EP19906835.4A priority patent/EP3907771A4/en
Priority to JP2021538028A priority patent/JP2022516873A/ja
Priority to CN201980087786.6A priority patent/CN113287213A/zh
Publication of WO2020141670A1 publication Critical patent/WO2020141670A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Definitions

  • the present invention relates to a display device and a method for manufacturing the same, and more particularly, to a display device having reduced dead space and improved process precision.
  • LCD liquid crystal display
  • OLED organic light emitting display
  • the organic light emitting display device displays an image using an organic light emitting device that generates light by recombination of electrons and holes.
  • the organic light emitting display device has an advantage in that it has a fast response speed, a large luminance and a viewing angle, and is simultaneously driven with low power consumption.
  • a display substrate on which organic light emitting elements are disposed and an encapsulation substrate covering the display substrate are included.
  • the sealing member As the edge region of the display substrate and the sealing substrate is sealed by the sealing member, moisture or dust from the outside can be prevented from flowing into the display panel.
  • An object of the present invention is to provide a display device with reduced dead space and improved process precision.
  • a display device includes a display module in which a display area and a non-display area surrounding the display area are defined on a plane, and the display module includes a plurality of pixels disposed in the display area , A display substrate comprising a glass material, and an encapsulation substrate facing the display substrate, and including a glass material, wherein the non-display area includes a sealing area to which the display substrate and the encapsulation substrate are coupled.
  • the width of some areas of the sealing area is about 50 um to 110 um.
  • the display module is further disposed in the sealing area, and further includes a first encapsulation portion coupling the display substrate and the encapsulation substrate, and the first encapsulation portion includes the same material as the display substrate and the encapsulation substrate.
  • the thickness of the first encapsulation portion in the sealing area is about 5 um to 15 um.
  • each of the interface between the display substrate and the first encapsulation portion and the interface between the encapsulation substrate and the first encapsulation portion is discontinuous.
  • Each of the joining regions has a round shape on the cross section.
  • the display substrate is disposed on a base layer, a circuit layer including a plurality of thin film transistors and a plurality of wires, and the circuit layer overlapping the display area, and the thin film transistors It includes a display layer including a plurality of display elements connected to.
  • Each of the plurality of display elements is an organic light emitting element.
  • the non-display area is defined on the display substrate, further includes a pad area non-overlapping with the encapsulation substrate, and the pad area of the display substrate is exposed by the encapsulation substrate.
  • the sealing area is a first sealing area defined as an area other than an area adjacent to the pad area among the edge areas of the non-display area, and is defined between the pad area and the display area, and the first sealing area and A second sealing region is connected to the display module, and the display module further includes a second encapsulation portion disposed between the display substrate and the encapsulation substrate overlapping the second sealing region.
  • the width of the first sealing region is less than or equal to the width of the second sealing region.
  • the circuit layer is entirely disposed on an area on the display substrate except for the first sealing area.
  • the display module is disposed between the encapsulation substrate and the display substrate, and further includes an input sensing layer including a plurality of input sensing electrodes, wherein the input sensing layer is non-overlapping with the sealing area on a plane.
  • the display module further includes an input sensing layer disposed on the encapsulation substrate, facing the display substrate with the encapsulation substrate interposed therebetween, and including a plurality of input sensing electrodes.
  • the thickness of the encapsulation substrate in the sealing area is greater than the thickness of the encapsulation substrate in the display area.
  • the bonding strength between the display substrate and the encapsulation substrate in the partial region of the sealing region is about 18 kgf or more.
  • a method of manufacturing a display device includes providing a display substrate and an encapsulation substrate on which a display area and a non-display area surrounding the display area are respectively defined, and defined as a partial area of the non-display area And forming a nanowire on the encapsulation substrate overlapping the sealing region, and bonding the encapsulation substrate and the display substrate, and forming the nanowire comprises: the encapsulation overlapping the sealing region. And irradiating a first laser, which is an ultra-short pulse laser, on the substrate, and bonding the encapsulation substrate and the display substrate comprises irradiating a second laser, which is an ultra-short pulse laser, on the display substrate overlapping the sealing region. It includes.
  • the nanowires are formed to protrude from the first surface opposite to the display substrate among the first and second surfaces of the encapsulation substrate facing each other.
  • the focus of the first laser is disposed on the first surface of the encapsulation substrate.
  • the nanowires are formed by melting and expanding a part of the encapsulation substrate as the encapsulation substrate is irradiated with the first laser.
  • the focus of the second laser is disposed inside the display substrate.
  • the display substrate A part of is melted and expanded to form a mixture with the nanowires.
  • the width of the first encapsulation is about 50 um to 110 um.
  • the thickness of the first encapsulation is about 5um or more and 15um or less.
  • the output energy of the first laser is greater than the output energy of the second laser.
  • the providing of the display substrate may include forming a circuit layer including a plurality of thin film transistors and a plurality of wirings on a base layer, and including a plurality of display elements on the circuit layer overlapping the display area. And forming a display layer.
  • the non-display area of the display substrate further includes a pad area non-overlapping with the sealing substrate, and in the step of bonding the display substrate and the sealing substrate, the pad area of the display substrate is exposed by the sealing substrate. do.
  • the sealing area is a first sealing area defined as an area other than an area adjacent to the pad area among the edge areas of the non-display area, and is defined between the pad area and the display area, and the first sealing area and A second sealing region is connected, and the nanowire is formed in the first sealing region among the first sealing region and the second sealing region.
  • the bonding of the encapsulation substrate and the display substrate may include disposing a second encapsulation portion in the second sealing region between the encapsulation substrate and the display substrate, and irradiating a third laser to heat the second adhesive member.
  • the method further includes forming a second encapsulation portion.
  • the width of the first sealing region is smaller than the width of the second sealing region.
  • the third laser is a CW laser.
  • the second adhesive member includes glass powder.
  • the method further includes forming an input sensing layer including a plurality of input sensing electrodes on an upper or lower portion of the encapsulation substrate.
  • the first laser and the second laser are femtosecond lasers.
  • etch groove in a display area on the encapsulation substrate, the etch groove facing the display substrate among first and second surfaces of the encapsulation substrate facing each other.
  • the beam is defined on the first side.
  • a plurality of junctions are formed between the encapsulation substrate and the display substrate on the sealing region, and the nanowires are within the junctions.
  • the display substrate are discontinuous.
  • a method of manufacturing a display device includes providing a display substrate and an encapsulation substrate on which a display area and a non-display area surrounding the display area are respectively defined, and a part of the non-display area of the encapsulation substrate Forming a nanowire on one surface of the encapsulation substrate by irradiating a first laser, which is an ultra-short pulse laser, to a sealing area defined as an area, and irradiating a second laser, which is an ultra-short pulse laser, with the nanowire of the encapsulation substrate
  • the dead space of the display device is reduced, and the process precision can be improved.
  • FIG. 1 is an overall perspective view of a display device according to an exemplary embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of the display device illustrated in FIG. 1.
  • FIG. 3 is an exploded perspective view of the display module illustrated in FIG. 2.
  • FIG. 4 is a view of the display module illustrated in FIG. 2 as viewed from above.
  • FIG. 5 is a cross-sectional view taken along line I-I' shown in FIG. 4.
  • FIG. 6 is an equivalent circuit diagram of one pixel illustrated in FIG. 2.
  • FIG. 7 is a cross-sectional view taken along line II-II' shown in FIG. 4.
  • FIG. 8 is a cross-sectional view of a first encapsulation unit according to an embodiment of the present invention.
  • FIG. 9 is a graph illustrating a bonding strength between a display substrate and an encapsulation substrate according to an embodiment of the present invention.
  • FIG. 10 is a cross-sectional view of a display module according to another exemplary embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of a display module according to another exemplary embodiment of the present invention.
  • FIG. 12 is a cross-sectional view of a display module according to another exemplary embodiment of the present invention.
  • FIG. 13 is a view of a display module according to another embodiment of the present invention as viewed from above.
  • FIG. 14 is a cross-sectional view taken along line III-III' shown in FIG. 13.
  • 15 is a flowchart of a method of manufacturing a display device according to an exemplary embodiment of the present invention.
  • 16 to 22 are diagrams illustrating a manufacturing process of a display device according to an exemplary embodiment of the present invention.
  • 24 is a flowchart of a method of manufacturing a display device according to another exemplary embodiment.
  • 25 to 28 are views illustrating a manufacturing process of a display device according to another exemplary embodiment of the present invention.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from other components.
  • first component may be referred to as a second component without departing from the scope of the present invention, and similarly, the second component may be referred to as a first component.
  • Singular expressions include plural expressions unless the context clearly indicates otherwise.
  • FIG. 1 is an overall perspective view of a display device according to an exemplary embodiment of the present invention
  • FIG. 2 is an exploded perspective view of the display device illustrated in FIG. 1.
  • the display device 1000 may be a device activated according to an electrical signal.
  • the display device 1000 may include various embodiments.
  • the display device 1000 may include a tablet, a laptop, a computer, and a smart television.
  • the display device 1000 provides a display surface that is parallel to each of the first direction DR1 and the second direction DR2 and displays the image IM toward the third direction DR3.
  • the display surface on which the image is displayed may correspond to the front surface of the display device 1000.
  • the display device 1000 has a rectangular shape having a short side in the first direction DR1 and a long side in the second direction DR2 perpendicular to the first direction DR1. This is a specific example of the shape of the display device 1000 for convenience of description, and the present invention is not particularly limited to the shape of the display device 1000.
  • the display device 1000 includes a window member WD, a display module DM, and a storage member HS.
  • the display device 1000 may further include various components, such as a power supply module, an optical member, a protection member, a heat dissipation member, and an electronic module including electronic devices, in addition to the illustrated members, but illustration and description thereof are omitted.
  • the window member WD provides a front surface of the display device 1000 and protects the display module DM.
  • the window member WD may include a glass substrate, a sapphire substrate, or a plastic film.
  • the window member WD may have a multi-layer or single-layer structure.
  • the window member WD may have a laminated structure of a plurality of plastic films bonded with an adhesive, or may have a laminated structure of a glass substrate and a plastic film bonded with an adhesive.
  • the front surface of the window member WD may be divided into a light transmitting area TA and a light blocking area CA.
  • the transmissive area TA is defined as an area through which the image IM is transmitted. The user views the image IM through the light-transmitting area TA.
  • the light blocking area CA is adjacent to the light transmitting area TA.
  • the light blocking area CA may surround the light transmitting area TA.
  • the light blocking area CA may have a predetermined color. However, this is illustratively illustrated, and the light blocking area CA may be disposed to be adjacent to only one side of the light transmitting area TA, or may be omitted.
  • the normal direction of the front surface of the display device 1000 corresponds to the thickness direction of the display device 1000.
  • a normal direction of the front surface of the display device 1000 that is, a direction in which an image is provided from the display device 1000 is defined as an upper direction
  • an opposite direction of the upper direction is defined as a lower direction.
  • the upper and lower directions are parallel to the third direction DR3 defined in a direction orthogonal to the first direction DR1 and the second direction DR2.
  • the third direction DR3 may be a reference direction for distinguishing front and rear surfaces of the components to be described later.
  • the upper direction or the lower direction is a relative concept and can be converted to other directions.
  • the display module DM is disposed under the window member WD.
  • the display module DM displays an image IM.
  • the display module DM according to an embodiment of the present invention may be an organic electro luminescence display panel.
  • the display module DM according to an embodiment of the present invention may include a plurality of organic light emitting elements (not shown).
  • the present invention is not particularly limited to the type of display module DM.
  • the display module DM may be a liquid crystal display panel, an electrowetting display panel, a nano-crystal display panel, or a quantum dot light-emitting display panel.
  • the display module DM is described as an organic light emitting display panel.
  • the display module DM may be divided into a display area DA and a non-display area NDA on a plane.
  • the display area DA is an area where the image IM is displayed.
  • the display area DA is defined in the center of the display module DM on a plane.
  • the display area DA may overlap the transparent area TA on a plane.
  • the display module DM is disposed on the display area DA and may include a plurality of pixels PX on which light generating images are displayed.
  • the pixels PX may be arranged in a matrix shape in the display area DA.
  • the pixels PX display light according to an electrical signal. Detailed description thereof will be described later.
  • the non-display area NDA is an area in which the image IM is not displayed, and has a frame shape surrounding the display area DA.
  • the non-display area NDA may overlap the light blocking area CA on a plane.
  • the non-display area NDA includes a pad area PD defined at an edge of the non-display area NDA.
  • the pad area PD may be an area connected to at least one external element IC.
  • the display substrate DS may be electrically connected to the external device IC through the pad area PD.
  • the non-display area NDA includes a sealing area (not shown).
  • the sealing region (not shown) will be described later in more detail in FIGS. 3 to 5.
  • the display device 1000 may further include an anti-reflection member (RPP).
  • the anti-reflection member (RPP) is disposed between the window member (WD) and the display module (DM).
  • the anti-reflection member (RPP) reduces the reflectance of external light incident from the upper side of the window member (WD).
  • the anti-reflection member (RPP) may include a phase retarder (Retarder) and a polarizer (Polarizer).
  • the phase retarder may be a film type or a liquid crystal coating type, and may include a ⁇ /2 phase delayer and/or a ⁇ /4 phase delayer.
  • the polarizer may also be a film type or a liquid crystal coating type.
  • the film type includes a stretched synthetic resin film, and the liquid crystal coating type may include liquid crystals arranged in a predetermined arrangement.
  • the phase retarder and the polarizer may further include a protective film.
  • the present invention is not particularly limited to the material of the phase retardation layer (PRL).
  • the storage member HS is disposed at the bottom of the display device 1000. That is, in this embodiment, the storage member HS is disposed on the rear surface of the display module DM.
  • the storage member HS may be combined with the window member WD to provide a rear surface of the display device 1000.
  • the storage member HS is combined with the window member WD to define an interior space, and accommodates an anti-reflection member (RPP), a display module DM, and various electronic components or optical components not shown in the interior space.
  • RPP anti-reflection member
  • the storage member HS may include a material having a relatively high rigidity.
  • the storage member HS may include a plurality of frames and/or plates made of glass, plastic, and metal.
  • the storage member HS can stably protect components of the display device 1000 accommodated in the interior space from external impact.
  • FIG. 3 is an exploded perspective view of the display module illustrated in FIG. 2
  • FIG. 4 is a view of the display module illustrated in FIG. 2 as viewed from above.
  • the display module DM includes a display substrate DS and an encapsulation substrate ES.
  • each of the display substrate DS and the encapsulation substrate ES includes a glass material.
  • the display substrate DS may be provided in a form bonded to the encapsulation substrate ES.
  • the display substrate DS includes a plurality of pixels PX (FIG. 2) disposed in the display area DS_DA on the display substrate DS.
  • the area occupied by the display substrate DS on the plane may be larger than the area occupied by the encapsulation substrate ES.
  • the long side length defined by the length of the second direction DR2 of the display substrate DS may be longer than the long side length defined by the length of the second direction DR2 of the encapsulation substrate ES.
  • a portion of the display substrate DS may be exposed by the encapsulation substrate ES.
  • the exposed area corresponds to the pad area PD described above. That is, the aforementioned pad area PD may be defined on the display substrate DS.
  • the pad area PD is defined on one side of the display substrate DS in the second direction DR2.
  • the non-display area NDA of the display module DM includes a sealing area SA surrounding the display area DA.
  • the sealing area SA may be defined on the outermost side of the non-display area NDA.
  • the sealing area SA has a frame shape surrounding four surfaces of the display area DA.
  • the sealing area SA is defined as an area where the display substrate DS and the encapsulation substrate ES are bonded.
  • the width of the dead space of the display device 1000 may be set according to the size of the width of the sealing area SA.
  • the sealing area SA will be described in more detail in the following drawings.
  • FIG. 5 is a cross-sectional view taken along line I-I' shown in FIG. 4
  • FIG. 6 is an equivalent circuit diagram of one pixel shown in FIG. 7 is a cross-sectional view taken along line II-II' shown in FIG. 4.
  • FIG. 6 an equivalent circuit diagram of one pixel PX among the plurality of pixels PX illustrated in FIG. 2 is illustrated.
  • Each of the plurality of pixels PX according to an embodiment of the present invention may have a structure corresponding to the pixel PX illustrated in FIG. 6.
  • the configuration of the pixel PX is not limited to the structure shown in FIG. 6, and may be implemented by being modified.
  • the display substrate DS includes a base layer DS_B and a device layer DS_E.
  • the element layer DS_E is disposed on the base layer DS_B.
  • the element layer DS_E is disposed inside the sealing area SA, that is, only a portion of the non-display area NDA and the display area DA except for the sealing area SA. That is, the device layer DS_E may not overlap the sealing area SA. However, the present invention is not limited to this. In another embodiment of the present invention, the device layer DS_E may overlap at least a portion of the sealing area SA and the pad area PD.
  • the device layer DS_E includes a circuit layer DS_C and a display layer DS_D.
  • the circuit layer DS_C and the display layer DS_D may include components of the pixel PX.
  • the pixel PX may be disposed in the display area DA.
  • the pixel PX generates light to implement the above-described image IM.
  • a plurality of pixels PX may be provided and may be arranged on the display area DA.
  • the pixel PX may include a first thin film transistor TR1, a capacitor CAP, a second thin film transistor TR2, and a light emitting device OLED.
  • the first thin film transistor TR1, the capacitor CAP, and the second thin film transistor TR2 are driving elements. Can be defined.
  • the first thin film transistor TR1 may be a switching element that controls on-off of the pixel PX.
  • the first thin film transistor TR1 may transmit or block the data signal transmitted through the data line DL in response to the gate signal transmitted through the gate line GL.
  • the capacitor CAP is connected to the first thin film transistor TR1 and the power line VDD.
  • the capacitor CAP charges an amount of charge corresponding to the difference between the data signal transferred from the first thin film transistor TR1 and the first power voltage applied to the power line VDD.
  • the second thin film transistor TR2 is connected to the first thin film transistor TR1, the capacitor CAP, and the light emitting device OLED.
  • the second thin film transistor TR2 controls the driving current flowing in the light emitting device OLED in response to the amount of charge stored in the capacitor CAP.
  • the turn-on time of the second thin film transistor TR2 may be determined according to the amount of charge charged in the capacitor CAP.
  • the second thin film transistor TR2 provides the first power voltage transmitted through the power line VDD during the turn-on time to the light emitting device OLED.
  • the light emitting element OLED is connected to the second thin film transistor TR2 and the power terminal VSS.
  • the light emitting device OLED emits light at a voltage corresponding to a difference between the signal transmitted through the second thin film transistor TR2 and the second power voltage received through the power terminal VSS.
  • the light emitting device OLED may emit light during the turn-on time of the second thin film transistor TR2.
  • the light emitting device includes a light emitting material.
  • the light emitting device OLED may generate light having a color corresponding to a light emitting material.
  • the color of light generated by the light emitting device OLED may be any one of red, green, blue, and white.
  • One of the configurations of the pixel PX illustrated in FIG. 7 is a thin film transistor (TR-P, pixel transistor) and a light emitting device OD.
  • the pixel transistor TR-P may correspond to the second thin film transistor TR2 illustrated in FIG. 6.
  • the pixel transistor TR-P may constitute the circuit layer DS_C together with the first to third insulating layers 10, 20, and 30 of the plurality of insulating layers.
  • Each of the first to third insulating layers 10, 20, and 30 may include an organic material and/or an inorganic material, and may have a single layer or a laminated structure.
  • the circuit layer DS_C is disposed on the base layer DS_B.
  • the base layer DS_B may be an insulating substrate.
  • the base layer BS_B may be a glass substrate.
  • the circuit layer DS_C may further include a functional layer BL.
  • the functional layer BL may be directly formed on the base layer DS_B to cover the front surface of the base layer DS_B.
  • the functional layer BL contains an inorganic material.
  • the functional layer BL may include a barrier layer and/or a buffer layer. Accordingly, the functional layer BL prevents oxygen or moisture flowing through the base layer DS_B from penetrating the circuit layer DS_C or the display layer DS_D, or the circuit layer DS_C is the base layer DS_B ).
  • the type of the material of the functional layer BL is not particularly limited. In another embodiment of the present invention, the functional layer BL may be omitted.
  • the pixel transistor TR-P includes a semiconductor pattern SP, a control electrode CE, an input electrode IE, and an output electrode OE.
  • the semiconductor pattern SP is disposed on the base substrate BS.
  • the semiconductor pattern SP may include a semiconductor material.
  • the control electrode CE is spaced apart from the semiconductor pattern SP with the first insulating layer 10 interposed therebetween.
  • the control electrode CE may be connected to one electrode of the first thin film transistor TR1 and the capacitor CAP described above.
  • the input electrode IE and the output electrode OE are spaced apart from the control electrode CE with the second insulating layer 20 therebetween.
  • the input electrode IE and the output electrode OE of the pixel transistor TR-P penetrate through the first insulating layer 10 and the second insulating layer 20 to one side and the other side of the semiconductor pattern SP. Each is connected.
  • the third insulating layer 30 is disposed on the second insulating layer 20 to cover the input electrode IE and the output electrode OE.
  • the semiconductor pattern SP may be disposed on the control electrode CE.
  • the semiconductor pattern SP may be disposed on the input electrode IE and the output electrode OE.
  • the input electrode IE and the output electrode OE may be disposed on the same layer as the semiconductor pattern SP and directly connected to the semiconductor pattern SP.
  • the pixel transistor TR-P according to an embodiment of the present invention may be formed of various structures, and is not limited to any one embodiment.
  • the light emitting element OLED is disposed on the circuit layer DP-C.
  • the light emitting device OLED may configure the display layer DP-D together with the fourth insulating layer 40 among the plurality of insulating layers.
  • the light emitting device OLED includes a first electrode E1, a light emitting layer EL, and a second electrode E2.
  • the fourth insulating layer 40 may include an organic material and/or an inorganic material, and may have a single layer or a laminated structure.
  • the first electrode E1 may penetrate the third insulating layer 30 and be connected to the pixel transistor TR-P.
  • the display substrate DS may further include a separate connection electrode disposed between the first electrode E1 and the pixel transistor TR-P, wherein the first electrode E1 is The pixel transistor TR-P may be electrically connected through the connection electrode.
  • the fourth insulating layer 40 is disposed on the third insulating layer 30. An opening may be defined in the fourth insulating layer 40. The opening exposes at least a portion of the first electrode E1.
  • the fourth insulating layer 40 may be a pixel defining layer.
  • the light emitting layer EL is disposed in the opening, and is disposed on the first electrode E1 exposed by the opening.
  • the light emitting layer EL may include a light emitting material.
  • the light emitting layer EL may be formed of at least one of materials emitting red, green, and blue light, and may include a fluorescent material or a phosphorescent material.
  • the emission layer EL may include an organic emission material or an inorganic emission material. The emission layer EL may emit light in response to a potential difference between the first electrode E1 and the second electrode E2.
  • the second electrode E2 is disposed on the light emitting layer EL.
  • the second electrode E2 may face the first electrode E1.
  • the second electrode E2 may have an integral shape extending from the display area DA to the non-display area NDA.
  • the second electrode E2 may be commonly provided to the plurality of pixels PX.
  • Each light emitting element OLED disposed in each of the pixels PX receives a common power voltage (hereinafter, a second power voltage) through the second electrode E2.
  • the second electrode E2 may include a transmissive conductive material or a semi-transmissive conductive material. Accordingly, light generated in the light emitting layer EL can be easily emitted toward the third direction DR3 through the second electrode E2.
  • the light emitting device OLED according to an embodiment of the present invention is driven by a back light emission method in which the first electrode E1 includes a transmissive or semi-transmissive material, depending on design. It may be driven by a double-sided light emission method that emits light toward both the front and rear surfaces, and is not limited to any one embodiment.
  • the display substrate DS includes a thin film transistor TR-D (hereinafter, a driving transistor) disposed in a non-display area NDA, and a plurality of signal patterns E-VSS, E- CNT, CL) may be further included.
  • the driving transistor TR-D and the signal patterns E-VSS, E-CNT, and CL may constitute the circuit layer DS_C.
  • the driving transistor TR-D is exemplarily illustrated as having a structure corresponding to the pixel transistor TR-P.
  • the driving transistor TR-D includes a semiconductor pattern SP disposed on the base substrate BS, a control electrode CE disposed on the first insulating layer 10, and a second insulating layer 20. ), and an input electrode (IE) and an output electrode (OE).
  • the pixel transistor TR-P and the driving transistor TR-D can be simultaneously formed within the same process, simplifying the process and reducing process cost.
  • the driving transistor TR-D according to an embodiment of the present invention may have a different structure from the pixel transistor TR-P, and is not limited to any one embodiment .
  • the signal patterns E-VSS, E-CNT, and CL may include a power supply line E-VSS, a connection electrode E-CNT, and a driving signal line CL.
  • the power supply line E-VSS may correspond to the power terminal VSS of the pixel PX. Accordingly, the power supply line E-VSS supplies a second power voltage to the light emitting device OLED.
  • the second power voltages supplied to the pixels PX may be voltages common to all the pixels PX.
  • the power supply line E-VSS is disposed on the second insulating layer 20 to constitute the circuit layer DS_C.
  • the power supply line E-VSS may be formed simultaneously in the same process as the input electrode IE or output electrode OE of the driving transistor TR-D. However, this is illustratively shown, and the power supply line E-VSS is disposed on a different layer from the input electrode IE or the output electrode OE of the driving transistor TR-D through a separate process. It may be formed, it is not limited to any one embodiment.
  • connection electrode E-CNT is disposed on the third insulating layer 30 to constitute the display layer DS_D.
  • the connection electrode E-CNT is electrically connected to the power supply line E-VSS.
  • the connection electrode E-CNT extends from the third insulating layer 30 to cover the top surface of the power supply line E-VSS exposed from the third insulating layer 30.
  • the second electrode E2 of the light emitting element OLED extends from the active area AA and is connected to the connection electrode E-CNT.
  • the connection electrode E-CNT may receive the second power voltage from the power supply line E-VSS. Accordingly, the second power voltage may be transmitted to the second electrode E2 through the connection electrode E-CNT and provided to each pixel.
  • connection electrode E-CNT may be disposed on the same layer as the first electrode E1 of the light emitting device OLED to be simultaneously formed with the first electrode E1. However, this is illustratively illustrated, and the connection electrode E-CNT may be disposed on a different layer from the first electrode E1.
  • a plurality of driving signal lines CL may be provided and disposed on the second insulating layer 20.
  • the driving signal line CL may be disposed in the non-display area NDA.
  • the driving signal line CL may be a routing wiring connected to a pad (not shown) or a wiring constituting an integrated circuit (not shown).
  • the driving signal lines CL are spaced apart from each other in the first direction DR1 and each independently transmits an electrical signal.
  • the encapsulation substrate ES may include an insulating substrate.
  • it may be provided in the form of an organic substrate of the encapsulation substrate ES.
  • the encapsulation substrate ES includes a plurality of color filters (not shown) disposed on a glass substrate and a black matrix adjacent to the plurality of color filters (not shown) ( (Not shown).
  • the display module DM further includes a filling layer CHL.
  • the filling layer CHL is disposed in a space spaced between the device layer DS_E and the encapsulation substrate ES.
  • the filling layer CHL may include an inert gas.
  • the filling layer CHL prevents foreign substances present between the device layer DS_E and the encapsulation substrate ES from diffusing.
  • the display module DM further includes a first encapsulation part SM1 disposed in the sealing area SA.
  • the display substrate DS and the encapsulation substrate ES may be adhered by the first encapsulation unit SM1.
  • the first encapsulation part SM1 may include a glass material. That is, the first encapsulation unit SM1 includes the same material as each of the base layer DS_B and the encapsulation substrate ES of the display substrate DS.
  • the first encapsulation unit SM1 has a predetermined width and thickness.
  • the first encapsulation part SM1 has a first thickness W1 in the third direction DR3.
  • the first thickness W1 may correspond to the distance between the display substrate DS and the encapsulation substrate ES in the sealing area SA.
  • the first thickness W1 may be about 5 ⁇ m or more and 15 ⁇ m or less.
  • the first encapsulation unit SM1 has a first width in the first direction DR1 or the second direction DR2.
  • the first width corresponds to the width of the sealing area SA.
  • the first width may be about 50 um to 110 um.
  • FIG. 8 is a cross-sectional view of a first encapsulation unit according to an embodiment of the present invention.
  • the first encapsulation unit SM1 may be provided in a form in which a portion of the display substrate DS and a portion of the encapsulation substrate ES are melted and expanded and mixed, respectively. . Accordingly, the interface between the first encapsulation unit SM1 and the display substrate DS and the interface between the first encapsulation unit SM1 and the encapsulation substrate ES may be discontinuous.
  • the first encapsulation part SM1 may include a plurality of first junction parts BD1 and second junction parts BD2.
  • Each of the first and second junctions BD1 and BD2 has a spherical shape.
  • the shape of each of the first and second junctions BD1 and BD2 is not particularly limited.
  • only a portion of each of the first junctions BD1 and the second junctions BD2 may have a round shape on a cross section.
  • the first junctions BD1 are formed to cross the interface between the first encapsulation SM1 and the encapsulation substrate ES, and the second junctions BD2 include the first encapsulation SM1 and the display substrate ( DS) is formed to cross the interface between.
  • the width of each of the first and second junctions BD1 and BD2 may be about 50um to 100um.
  • a region in which each of the first bonding portions BD1 is disposed is defined as a first bonding region.
  • the first bonding regions are defined in the sealing region SA.
  • the interface between the encapsulation substrate ES and the first encapsulation portion SM1 in each of the first junction regions may be discontinuous.
  • a region where each of the second bonding portions BD2 is disposed is defined as a second bonding region.
  • the second bonding regions are defined in the sealing region SA.
  • the interface between the base layer DS-B of the display substrate DS and the first encapsulation portion SM1 in each of the second bonding regions may be discontinuous.
  • the first junctions BD1 and the second junctions BD2 may be formed by a microwave pulse laser.
  • the microwave pulse laser may be a femtosecond laser.
  • the femtosecond laser means a laser having a wavelength of femtosecond.
  • the first junction portion BD1 may be formed.
  • Each of the first junctions BD1 includes a first central portion CTA1 and a first peripheral portion PHA1.
  • the first peripheral portion PHA1 has a shape surrounding the first central portion CTA1.
  • the first central portion CTA1 corresponds to a region in which the first focus FC1 is located, and has a shape extending in a third direction DR3 from the region in which the first focus FC1 is located.
  • the first central portion CTA1 may be defined as a region in which the energy of the maximum amount of energy is absorbed because the microwave energy is concentrated among the regions occupied by the first junction portion BD1.
  • the first central portion CTA1 has an elliptical shape having a long axis in the third direction DR3 on the cross section.
  • the length of the long axis may be about 10um or more and 20um or less.
  • the first central portion CTA1 has an elliptical shape, but the present invention is not particularly limited to the shape of the first central portion CTA1.
  • the first central portion CTA1 may have a circular shape, a droplet shape, or a polygonal shape on a cross section.
  • the second junction BD2 may be formed.
  • Each of the second junctions BD2 includes a second central portion CTA2 and a second peripheral portion PHA2.
  • the second peripheral portion PHA2 has a shape surrounding the second central portion CTA2.
  • the second center portion CTA2 corresponds to an area where the second focus FC2 is located, and has a shape extending in a third direction DR3 from the area where the second focus FC2 is located.
  • the second central portion CTA2 may be defined as a region in which the energy of the maximum amount of energy is absorbed because the microwave energy is concentrated among the regions occupied by the second junction portion BD2.
  • the second central portion CTA2 has an elliptical shape having a long axis in the third direction DR3 on the cross section.
  • the length of the long axis may be about 10um or more and 20um or less.
  • the second central portion CTA2 has an elliptical shape, but the present invention is not particularly limited to the shape of the second central portion CTA2.
  • the second central portion CTA2 may have a circular shape, a droplet shape, or a polygonal shape on a cross section.
  • a portion of each of the first junctions BD1 and a portion of each of the second junctions BD2 may overlap adjacent junctions BD1 and BD2.
  • the encapsulation substrate ES and the display substrate DS when the encapsulation substrate ES and the display substrate DS are bonded using an ultra-short pulse laser, the encapsulation substrate ES and the display substrate DS absorb energy non-linearly and thus the junctions ( BD1, BD2). That is, in the first bonding portion BD1 and the second bonding portion BD2, since each of the base layer DS_B and the encapsulation substrate ES is melted and expanded and mixed with each other, the display substrate DS and the encapsulation substrate ES The bonding strength between can be increased. For example, the bonding strength may be about 18 kgf or more. Therefore, according to the present embodiment, durability of the display device 1000 may be improved.
  • the first junctions BD1 and the second junctions BD2 overlap each other. Therefore, since the first junctions BD1 formed from a part of the encapsulation substrate ES can be mixed with the second junctions BD2 formed from a part of the display substrate DS, the encapsulation substrate in the sealing area SA (ES) and the display substrate (DS) may have an integral shape without distinction of an interface. Therefore, durability can be further improved. In this case, even if the width of the sealing area SA is reduced, the display substrate DS and the encapsulation substrate ES may not be peeled or damaged. As described above, the width of the sealing area SA according to the present embodiment may be about 50 ⁇ m or more and 110 ⁇ m or less. Therefore, according to an embodiment of the present invention, the dead space of the display device 1000 may be reduced.
  • FIG. 9 is a graph illustrating a bonding strength between a display substrate and an encapsulation substrate according to an embodiment of the present invention.
  • a shown in FIG. 9 is a first comparative example, and the display substrate DS and the display substrate DS when bonding the display substrate DS and the encapsulation substrate ES using separate adhesive members, unlike the exemplary embodiment of the present invention, It is the bonding strength between the sealing substrates ES.
  • the width of the sealing area SA may be about 600 ⁇ m, and the bonding strength may be 14 kgf.
  • the adhesive member may be an adhesive member including a glass material.
  • the adhesive member may include a frit.
  • the width of the sealing area SA is about 50 ⁇ m or more and 110 ⁇ m or less, which has a reduced width than in the first comparative example, but the bonding strength may be increased than in the first comparative example.
  • the bonding strength between the display substrate DS and the encapsulation substrate ES according to an embodiment of the present invention may be about 20.4 kgf.
  • FIG. 10 is a cross-sectional view of a display module according to another exemplary embodiment of the present invention.
  • the display module DM-1 may further include an input sensing layer ISP. That is, the display module DM according to the present embodiment may detect an external input.
  • the input signal may include various types of inputs provided from the outside of the display device.
  • the force signal includes various types of external inputs, such as parts of the user's body, light, heat or pressure.
  • the input signal may be a touch signal.
  • the input sensing layer ISP is disposed on the encapsulation substrate ES and faces the display substrate DS with the encapsulation substrate ES interposed therebetween.
  • the input sensing layer ISP may entirely overlap the entire area of the display module DM on a plane.
  • the input sensing layer ISP may sense an input signal applied to the front surface of the display area DA and the non-display area NDA.
  • the input sensing layer ISP may include a plurality of input sensing electrodes (not shown).
  • the input sensing layer ISP may overlap only at least a portion of the display module DM.
  • FIG. 11 is a cross-sectional view of a display module according to another exemplary embodiment of the present invention.
  • the display module DM-2 includes an input sensing layer (ISP).
  • ISP input sensing layer
  • the function of the input sensing layer (ISP) is the same as that of the input sensing layer (ISP) described above with reference to FIG.
  • the input sensing layer ISP is disposed between the encapsulation substrate ES and the display substrate DS. Specifically, the input sensing layer ISP is disposed on the first surface SS1 facing the display substrate DS among the first surface SS1 and the second surface SS2 of the encapsulation substrate ES facing each other. As a result, it is possible to form one laminate with the sealing substrate ES.
  • the above-described filling layer CHL may be disposed between the input sensing layer ISP and the encapsulation substrate ES.
  • the input sensing layer ISP may overlap regions other than the sealing region SA.
  • the input sensing layer ISP may detect an input signal applied to the display area DA and an input signal applied to the non-display area NDA except for the sealing area SA.
  • the present invention is not limited to the position of the input sensing layer (ISP).
  • the input sensing layer ISP according to another embodiment of the present invention is disposed on the device layer DS-E of the display substrate DS to form one stack with the display substrate DS can do.
  • the above-described filling layer CHL may be disposed between the input sensing layer ISP and the encapsulation substrate ES.
  • FIG. 12 is a cross-sectional view of a display module according to another exemplary embodiment of the present invention.
  • the encapsulation substrate ES-3 of the display module DM-3 includes an etch groove GV recessed in the third direction DR3 from the first surface SS1.
  • the etch groove GV is defined in a region excluding the sealing region SA on the first surface of the encapsulation substrate ES-3. That is, according to the present embodiment, the thickness of the encapsulation substrate ES in the sealing area SA may be greater than the thickness in each of the non-display area NDA and the display area DA excluding the sealing area SA. . In this embodiment, the depth of the etching groove (GV) may be less than about 5um.
  • the first encapsulation part SM1-3 has a second thickness W2.
  • the second thickness W2 may have a smaller value than the first thickness W1 of the first encapsulation part SM1 described above with reference to FIG. 7.
  • the second thickness W2 may be about 10 ⁇ m or less.
  • the separation distance between the display substrate DS and the encapsulation substrate ES can be maintained. That is, the distance between the display substrate DS and the encapsulation substrate ES is maintained, but the thickness of the first encapsulation portion SM1-3 can be reduced, thereby forming the first encapsulation portion SM1-3. It is possible to reduce the amount of state change of the encapsulation substrate ES and the display substrate DS. That is, the durability of the display module DM-3 can be further improved.
  • FIG. 13 is a view of the display module according to another embodiment of the present invention as viewed from above, and FIG. 14 is a cross-sectional view taken along line III-III' shown in FIG. 13.
  • the sealing area SA-4 of the display module DM-4 includes a first sealing area SA1 and a second sealing area SA2 do.
  • the first sealing area SA1 is defined as an area excluding the area adjacent to the pad area PD among the sealing areas SA. Specifically, the first sealing area SA1 is defined to surround three of four sides of the display area DA, and the second sealing area SA2 is between the display area DA and the pad area PD. Can be defined in The first sealing area SA1 and the second sealing area SA2 are connected.
  • the second sealing area SA2 may have a width equal to or greater than the first sealing area SA1.
  • the width of the second sealing area SA2 may be greater than or equal to the first width.
  • the display module DM-4 further includes a second encapsulation unit SM2.
  • the second encapsulation part SM2 is disposed between the second sealing area SA2 and the display substrate DS and the encapsulation substrate ES.
  • the second encapsulation unit SM2 may be an adhesive member including a glass material.
  • the second encapsulation part SM2 may be a solid-shaped adhesive member in which the frit is deformed.
  • the second encapsulation part SM2 does not include the above-described junctions BD1 and BD2. That is, the interface between the second encapsulation unit SM2 and the encapsulation substrate ES and the interface between the second encapsulation unit SM2 and the display substrate DS may be continuous.
  • the circuit layer DS_C of the display substrate DS may be disposed to extend to the second sealing area SA2 and the pad area PD. That is, the circuit layer DS_C may overlap all regions on the display substrate DS except for the first sealing region SA1.
  • the second encapsulation unit SM2 is disposed between the circuit layer DS-C and the encapsulation substrate ES.
  • the above-described etching groove GV may overlap the second sealing area SA2. That is, the etching groove GV may be defined in an area on the encapsulation substrate ES except for the first sealing area SA1.
  • FIGS. 16 to 22 are views illustrating a manufacturing process of the display device according to an exemplary embodiment of the present invention.
  • a method of manufacturing a display device disclosed in the drawings described below relates to a method of manufacturing a display module of a display device, and for convenience of description, a method of manufacturing other components except for the display module is omitted.
  • a method of manufacturing a display device includes providing a display substrate DS and an encapsulation substrate ES (S1) and sealing area SA of the encapsulation substrate ES. It includes a step (S2) of forming a nanowire and a step (S3) of bonding the encapsulation substrate ES and the display substrate DS.
  • providing the display substrate (S1) includes forming the device layer DS_E on the base layer DS_B.
  • the forming of the device layer DS_E includes forming a circuit layer DS_C on the base layer DS_B and a display layer DS_D on the circuit layer DS_C (FIG. 7 ). It may include the step of forming.
  • the device layer DS_E may be disposed on the non-display area NDA and the display area DA except for the sealing area SA on the base layer DS_B.
  • the first laser LR1 is irradiated to the sealing area SA on the encapsulation substrate ES.
  • the first laser LR1 may be a microwave pulse laser.
  • the first laser LR1 may be a femtosecond laser.
  • the first focal point FC1 defined as the focal point of the first laser LR1 is the first face facing the base layer DS_B of the first surface SS1 and the second surface SS2 included in the encapsulation substrate ES. It is located on the surface SS1.
  • the first focus FC1 may be located in a plurality of regions. That is, the first focus FC1 of the first laser LR1 may be moved on the first surface SS1 overlapping the sealing area SA.
  • the first surface SS1 and the second surface SS2 face each other.
  • the direction in which the first laser LR1 oscillates in FIG. 17 is parallel to the direction from the base layer BS_B toward the first surface SS1 of the encapsulation substrate ES.
  • nanowires NW may be formed on the sealing area SA.
  • the nanowire NW is formed to protrude in the direction from the first surface SS1 toward the base layer DS_B.
  • the thickness of the third direction DR3 of the nanowire NW may be greater than the maximum thickness of the device layer DS_E of the display substrate DS.
  • the nanowires NW may be formed by melting and expanding a part of the encapsulation substrate ES.
  • the nanowire NW includes a plurality of first junctions BD1.
  • Each of the first junctions BD1 is formed to protrude from the point where the first focal point FC1 is located toward the base layer DS_B.
  • the encapsulation substrate ES on which the nanowire NW is formed is bonded to the display substrate DS by irradiating the second laser LR2 (S3 ).
  • the second laser LR2 may be a microwave pulse laser.
  • the second laser LR2 may be a femtosecond laser.
  • the output energy of the second laser LR2 may be smaller than the output energy of the first laser LR1.
  • the output energy of the first laser LR1 may be about 8 uJ or more and 12 uJ or less.
  • the output energy of the second laser LR2 may be about 2 uJ or more and 3 uJ or less.
  • the second focus FC2 which is defined as the focus of the second laser LR2, is positioned inside the display substrate DS adjacent to the top surface of the display substrate DS facing the encapsulation substrate ES.
  • the second focus FC2 may be located in a plurality of regions. That is, the second focus FC2 of the second laser LR2 may be moved in the interior space of the display substrate DS overlapping the sealing area SA.
  • the direction in which the second laser LR2 oscillates in FIG. 20 is parallel to the direction from the encapsulation substrate ES toward the display substrate DS.
  • the first encapsulation unit SM1 may be formed.
  • 21 is an enlarged cross-sectional view of a first encapsulation unit SM1 according to an embodiment of the present invention.
  • 21 and 22 as the second laser LR2 is irradiated to the display substrate DS, the first encapsulation unit SM1 overlaps the sealing area SA. Some may be melted and expanded to have a form mixed with nanowires (NW).
  • the first encapsulation unit SM1 includes the above-described first junctions BD1 and second junctions BD2, and the second junctions BD2 are encapsulated from the point where the second focal point FC2 is located. ES) is formed to protrude in the direction toward.
  • the second junctions BD2 are formed to cross the boundary between the nanowire NW and the display substrate DS. Therefore, after the second laser LR2 is irradiated, the interface between the nanowire NW and the display substrate DS may be discontinuous.
  • the encapsulation substrate ES that does not include the nanowire NW is bonded to the display substrate DS, that is, between the encapsulation substrate ES and the display substrate DS
  • the separation distance is relatively large, since the junctions from the encapsulation substrate ES and the display substrate DS must be simultaneously formed, even if the encapsulation substrate ES and the display substrate DS are bonded using a femtosecond laser, The precision of the bonding process may be deteriorated.
  • the nanowire (NW) is preferentially formed on the encapsulation substrate (ES)
  • it is bonded to the display substrate (DS), so that process precision and process stability can be improved.
  • the width of the first encapsulation portion SM1 may be about 50 ⁇ m or more and 110 ⁇ m or less.
  • the separation distance Gap between the display substrate DS and the encapsulation substrate ES in the sealing area SA increases, the bonding strength may decrease.
  • the separation distance Gap includes the encapsulation parts SM and the display substrate DS It can be defined as the distance between.
  • C shown in FIG. 23 is a bonding strength between the display substrate DS and the sealing substrate ES when the separation distance Gap is 5 ⁇ m, and the bonding strength may be about 13.9 kgf.
  • D shown in FIG. 22 is a bonding strength between the display substrate DS and the sealing substrate ES when the separation distance Gap between the sealing substrate ES and the display substrate DS is 10 ⁇ m, where the bonding strength is It may be about 7.2kgf.
  • the aforementioned A may be a bonding strength when the separation distance Gap is 0 ⁇ m.
  • the sealing substrate ES before bonding the sealing substrate ES and the display substrate DS, the sealing substrate ES is By forming the nanowires NW, the separation distance Gap in the sealing area SA can be reduced. That is, the bonding strength between the encapsulation substrate ES and the display substrate DS can be increased.
  • FIGS. 25 to 28 are views illustrating a process of manufacturing the display device according to another embodiment of the present invention.
  • the cross-sectional views shown in FIGS. 25 to 28 correspond to lines III-III' shown in FIG. 13.
  • a method of manufacturing a display device includes forming a nanowire in a first sealing area SA1 of an encapsulation substrate ES by irradiating a first laser (S21 ). Disposing a second encapsulation in the second sealing area SA2 of the encapsulation substrate ES (S22), bonding the first sealing area SA1 by irradiating the second laser (S23) and the third laser And irradiating and bonding the second sealing area SA2 (S24).
  • the sealing area SA defined in each of the display substrate DS and the sealing substrate ES according to the present embodiment is the same as the configuration of the sealing area SA described above with reference to FIG. 13. That is, the sealing area SA according to the present embodiment includes the above-described first sealing area SA1 and the second sealing area SA2.
  • a display substrate DS and an encapsulation substrate ES are provided.
  • the circuit layer DS_C of the display substrate DS may be formed to extend to the second sealing area SA2 and the pad area PD.
  • the first laser LR1 is irradiated to the first sealing area SA1 of the encapsulation substrate ES (S21).
  • the nanowire NW may be formed on the first surface SS1 of the encapsulation substrate ES by the first laser LR1.
  • the second adhesive member SM2' is disposed in the second sealing area SA2 of the encapsulation substrate ES (S22).
  • the second adhesive member SM2' may include a frit in the form of glass powder.
  • the second adhesive member SM2' has a gel-like paste in which frits in the form of organic materials and glass powder are mixed. The glass powder may be formed by rapidly dropping heat applied to the glass.
  • the first sealing region SA1 is irradiated with the second laser LR2 and the second sealing region SA2 is irradiated with the third laser LR3 to encapsulate the substrate ES.
  • the display substrate DS are adhered (S23, S24).
  • the present foot is not particularly limited to the sequential relationship between the irradiation step of the second laser LR2 and the irradiation step of the third laser LR3.
  • the second laser LR2 As the second laser LR2 is irradiated, at least a portion of the nanowire NW and a portion of the display substrate DS formed in the first sealing area SA1 are melted and expanded, respectively, so that the first encapsulation unit SM1 is formed. Is formed.
  • the configuration of the second laser LR2 is the same as the configuration described above with reference to FIGS. 15 to 22 and description thereof is omitted.
  • the third laser LR3 may be used to apply heat to the second adhesive member SM2'.
  • the third laser LR3 may be a CW laser.
  • the organic material of the second adhesive member SM2' disposed on the second sealing area SA2 is extinguished into the air, and the gel-like paste containing frit is Cured to form a second encapsulation (SM2).
  • FIG. 28 is a display module DM- illustrated in FIG. 14. It can be the same as 4).
  • the present invention for a structure in which the bonding strength of the outer peripheral portion of the display device is not reduced while reducing the dead space has high industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시 예에 따른 표시 장치의 제조 방법은 각각이 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 기판 및 봉지 기판을 제공하는 단계, 상기 비표시 영역의 일부 영역으로 정의되는 실링 영역과 중첩하는 상기 봉지 기판에 나노와이어를 형성하는 단계, 및 상기 봉지 기판과 상기 표시 기판을 합착하는 단계를 포함하고, 상기 나노와이어를 형성하는 단계는, 상기 실링 영역과 중첩하는 상기 봉지 기판에 극초단파 펄스 레이저인 제1 레이저를 조사하는 단계를 포함하고, 상기 봉지 기판과 상기 표시 기판을 합착하는 단계는 상기 실링 영역과 중첩하는 상기 표시 기판에 극초단파 펄스 레이저인 제2 레이저를 조사하는 단계를 포함한다.

Description

표시 장치 및 이의 제조 방법
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 데드 스페이스가 감소되고, 공정 정밀도가 향상된 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 빠른 응답 속도를 가지며, 휘도 및 시야각이 크고, 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
유기 발광 표시 패널의 경우, 유기 발광 소자들이 배치되는 표시 기판과 표시 기판을 커버하는 봉지 기판을 포함한다. 표시 기판과 봉지 기판이 봉지 부재에 의하여 가장 자리 영역이 실링됨에 따라, 외부로부터 수분 또는 먼지 등이 표시 패널 내부로 유입되는 현상을 방지할 수 있다.
본 발명의 목적은 데드 스페이스(Dead Space)가 감소되고, 공정 정밀도가 향상된 표시 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 표시 장치는 평면 상에서 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 모듈을 포함하고, 상기 표시 모듈은, 상기 표시 영역에 배치되는 복수의 화소들을 포함하고, 글라스 재질을 포함하는 표시 기판, 및 상기 표시 기판과 대향하고, 글라스 재질을 포함하는 봉지 기판을 포함하고, 상기 비표시 영역은 상기 표시 기판과 상기 봉지 기판이 결합되는 실링 영역을 포함하고, 상기 실링 영역의 일부 영역의 폭은 약 50um 이상 110um 이하이다.
상기 표시 모듈은, 상기 실링 영역에 배치되고, 상기 표시 기판 및 상기 봉지 기판을 결합하는 제1 봉지부를 더 포함하고, 상기 제1 봉지부는 상기 표시 기판 및 상기 봉지 기판과 동일한 물질을 포함한다.
상기 실링 영역에서 상기 제1 봉지부의 두께는 약 5um 이상 15um 이하이다.
단면 상에서 상기 실링 영역에 복수의 접합 영역들이 정의되고, 상기 접합 영역에서 상기 표시 기판과 상기 제1 봉지부의 경계면 및 상기 봉지 기판과 상기 제1 봉지부의 경계면 각각은 불연속적이다.
상기 접합 영역들 각각은 단면 상에서 둥근 형상을 갖는다.
상기 표시 기판은, 베이스층, 상기 베이스층 상에 배치되고, 복수의 박막 트랜지스터들 및 복수의 배선들을 포함하는 회로층, 및 상기 표시 영역과 중첩하는 상기 회로층 상에 배치되고, 상기 박막 트랜지스터들과 연결된 복수의 표시 소자들을 포함하는 표시층을 포함한다.
상기 복수의 표시 소자들 각각은 유기 발광 소자이다.
상기 비표시 영역은 상기 표시 기판 상에 정의되고, 상기 봉지 기판과 비중첩하는 패드 영역을 더 포함하고, 상기 봉지 기판에 의하여 상기 표시 기판의 상기 패드 영역이 노출된다.
상기 실링 영역은, 상기 비표시 영역의 가장자리 영역 중 상기 패드 영역과 인접한 영역을 제외한 나머지 영역으로 정의되는 제1 실링 영역, 및 상기 패드 영역 및 상기 표시 영역 사이에 정의되고, 상기 제1 실링 영역과 연결되는 제2 실링 영역을 포함하고, 상기 표시 모듈은, 상기 제2 실링 영역과 중첩하는 상기 표시 기판 및 상기 봉지 기판 사이에 배치되는 제2 봉지부를 더 포함한다.
상기 제1 실링 영역의 폭은 상기 제2 실링 영역의 폭보다 작거나 같다.
상기 회로층은 상기 제1 실링 영역을 제외한 상기 표시 기판 상의 영역에 전면적으로 배치된다.
상기 표시 모듈은, 상기 봉지 기판과 상기 표시 기판 사이에 배치되고, 복수의 입력 감지 전극들을 포함하는 입력 감지층을 더 포함하고, 상기 입력 감지층은 평면 상에서 상기 실링 영역과 비중첩한다.
상기 표시 모듈은, 상기 봉지 기판 상에 배치되어 상기 봉지 기판을 사이에 두고 상기 표시 기판과 대향하고, 복수의 입력 감지 전극들을 포함하는 입력 감지층을 더 포함한다.
상기 실링 영역에서의 상기 봉지 기판의 두께는 상기 표시 영역에서의 상기 봉지 기판의 두께보다 크다.
상기 실링 영역의 상기 일부 영역에서 상기 표시 기판 및 봉지 기판 사이의 접합 강도는 약 18kgf 이상이다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은, 각각이 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 기판 및 봉지 기판을 제공하는 단계, 상기 비표시 영역의 일부 영역으로 정의되는 실링 영역과 중첩하는 상기 봉지 기판에 나노와이어를 형성하는 단계, 및 상기 봉지 기판과 상기 표시 기판을 합착하는 단계를 포함하고, 상기 나노와이어를 형성하는 단계는, 상기 실링 영역과 중첩하는 상기 봉지 기판에 극초단파 펄스 레이저인 제1 레이저를 조사하는 단계를 포함하고, 상기 봉지 기판과 상기 표시 기판을 합착하는 단계는 상기 실링 영역과 중첩하는 상기 표시 기판에 극초단파 펄스 레이저인 제2 레이저를 조사하는 단계를 포함한다.
상기 나노와이어를 형성하는 단계에서, 상기 나노와이어는 서로 대향하는 상기 봉지 기판의 제1 면 및 제2 면 중 상기 표시 기판과 대향하는 상기 제1 면으로부터 돌출되도록 형성된다.
상기 나노와이어를 형성하는 단계에서, 상기 제1 레이저의 초점은 상기 봉지 기판의 상기 제1 면 상에 배치된다.
상기 나노와이어를 형성하는 단계에서, 상기 나노와이어는 상기 봉지 기판에 상기 제1 레이저가 조사됨에 따라 상기 봉지 기판의 일부가 용융 및 팽창되어 형성된다.
상기 봉지 기판과 상기 표시 기판을 합착하는 단계에서, 상기 제2 레이저의 초점은 상기 표시 기판의 내부에 배치된다.
상기 봉지 기판과 상기 표시 기판을 합착하는 단계에서, 상기 봉지 기판 및 상기 표시 기판 사이에 제1 봉지부가 형성되고, 상기 제1 봉지부는 상기 표시 기판에 상기 제2 레이저가 조사됨에 따라, 상기 표시 기판의 일부가 용융 및 팽창되어 상기 나노와이어와 혼합되어 형성된다.
상기 제1 봉지부의 폭은 약 50um 이상 110um 이하이다.
상기 제1 봉지부의 두께는 약 5um 이상 15um 이하이다.
상기 제1 레이저의 출력 에너지는 상기 제2 레이저의 출력 에너지보다 크다.
상기 표시 기판을 제공하는 단계는, 베이스층 상에 복수의 박막 트랜지스터들 및 복수의 배선들을 포함하는 회로층을 형성하는 단계, 및 상기 표시 영역과 중첩하는 상기 회로층 상에 복수의 표시 소자들을 포함하는 표시층을 형성하는 단계를 포함한다.
상기 표시 기판의 상기 비표시 영역은 상기 봉지 기판과 비중첩하는 패드 영역을 더 포함하고, 상기 표시 기판과 상기 봉지 기판을 합착하는 단계에서, 상기 봉지 기판에 의하여 상기 표시 기판의 상기 패드 영역이 노출된다.
상기 실링 영역은, 상기 비표시 영역의 가장자리 영역 중 상기 패드 영역과 인접한 영역을 제외한 나머지 영역으로 정의되는 제1 실링 영역, 및 상기 패드 영역 및 상기 표시 영역 사이에 정의되고, 상기 제1 실링 영역과 연결되는 제2 실링 영역을 포함하고, 상기 나노와이어는 상기 제1 실링 영역 및 상기 제2 실링 영역 중 상기 제1 실링 영역에 형성된다.
상기 봉지 기판과 상기 표시 기판을 합착하는 단계는, 상기 봉지 기판과 상기 표시 기판 사이의 상기 제2 실링 영역에 제2 봉지부를 배치하는 단계, 및 제3 레이저를 조사하여 제2 접착 부재에 열을 가하여 제2 봉지부를 형성하는 단계를 더 포함한다.
상기 제1 실링 영역의 폭은 상기 제2 실링 영역의 폭보다 작다.
상기 제3 레이저는 CW 레이저이다.
상기 제2 접착 부재는 글라스 분말을 포함한다.
상기 봉지 기판의 상부 또는 하부에 복수의 입력 감지 전극들을 포함하는 입력 감지층을 형성하는 단계를 더 포함한다.
상기 제1 레이저 및 상기 제2 레이저는 펨토초 레이저이다.
상기 봉지 기판을 제공하는 단계에서, 상기 봉지 기판 상의 표시 영역에 식각홈을 형성하는 단계를 포함하고, 상기 식각홈은 서로 대향하는 상기 봉지 기판의 제1 면 및 제2 면 중 상기 표시 기판과 마주보는 상기 제1 면에 정의된다.
상기 봉지 기판과 상기 표시 기판을 합착하는 단계에서, 상기 제2 레이저가 조사됨에 따라, 상기 실링 영역 상의 상기 봉지 기판 및 상기 표시 기판 사이에 복수의 접합부들이 형성되고, 상기 접합부들 내에서 상기 나노와이어와 상기 표시 기판 사이의 경계면은 불연속적이다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은 각각이 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 기판 및 봉지 기판을 제공하는 단계, 상기 봉지 기판의 상기 비표시 영역의 일부 영역으로 정의되는 실링 영역에 극초단파 펄스 레이저인 제1 레이저를 조사하여 상기 봉지 기판의 일면 상에 나노와이어를 형성하는 단계, 및 극초단파 펄스 레이저인 제2 레이저를 조사하여 상기 봉지 기판의 상기 나노와이어와 표시 기판을 합착하는 단계를 포함하고, 상기 나노와이어를 형성하는 단계에서, 상기 제1 레이저의 초점은 상기 봉지 기판의 상기 일면 상에 배치되고, 상기 봉지 기판 및 상기 표시 기판을 합착하는 단계에서, 상기 제2 레이저의 초점은 상기 표시 기판의 내부에 배치된다.
본 발명의 실시 예에 따르면, 표시 장치의 데드 스페이스가 감소되고, 공정 정밀도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 전체 사시도이다.
도 2는 도 1에 도시된 표시 장치의 분해 사시도이다.
도 3은 도 2에 도시된 표시 모듈의 분해 사시도이다.
도 4는 도 2에 도시된 표시 모듈을 위에서 바라본 도면이다.
도 5는 도 4에 도시된 Ⅰ-Ⅰ'선의 단면도이다.
도 6은 도 2에 도시된 일 화소의 등가 회로도이다.
도 7은 도 4에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 8은 본 발명의 실시 예에 따른 제1 봉지부의 단면도이다.
도 9는 본 발명의 실시 예에 따른 표시 기판 및 봉지 기판의 접합 강도가 도시된 그래프이다.
도 10은 본 발명의 다른 실시 예에 따른 표시 모듈의 단면도이다.
도 11은 본 발명의 다른 실시 예에 따른 표시 모듈의 단면도이다.
도 12는 본 발명의 다른 실시 예에 따른 표시 모듈의 단면도이다.
도 13은 본 발명의 다른 실시 예에 따른 표시 모듈을 위에서 바라본 도면이다.
도 14는 도 13에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 15는 본 발명의 실시 예에 따른 표시 장치의 제조 방법의 순서도이다.
도 16 내지 도 22는 본 발명의 실시 예에 따른 표시 장치의 제조 과정이 도시된 도면들이다.
도 23은 표시 기판과 봉지 기판 사이의 이격 거리에 따른 접합 강도가 도시된 그래프이다.
도 24는 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법의 순서도이다..
도 25 내지 도 28은 본 발명의 다른 실시 예에 따른 표시 장치의 제조 과정이 도시된 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 전체 사시도이고, 도 2는 도 1에 도시된 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 표시 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(1000)는 다양한 실시 예들을 포함할 수 있다. 예시적으로, 표시 장치(1000)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다.
본 실시 예에서, 표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행하고, 제3 방향(DR3)을 향하여 영상(IM)을 표시하는 표시면을 제공한다. 영상이 표시되는 표시면은 표시 장치(1000)의 전면과 대응될 수 있다.
본 발명의 실시 예에 따른 표시 장치(1000)는 제1 방향(DR1)으로 단변을 갖고, 제1 방향(DR1)과 수직한 제2 방향(DR2)으로 장변을 갖는 직사각형 형상을 갖는다. 이는 설명의 편의를 위한 일 예로 표시 장치(1000)의 형상을 특정한 것인 바, 본 발명이 표시 장치(1000)의 형상에 특별히 한정되는 것은 아니다.
도 1 및 도 2에 도시된 바와 같이, 표시 장치(1000)는 윈도우 부재(WD), 표시 모듈(DM) 및 수납 부재(HS)를 포함한다.
설명의 편의를 위하여, 도 1 및 도 2에는 표시 장치(1000)의 일부 구성만을 선택적으로 도시하였다. 표시 장치(1000)는 도시된 부재들 외에 전원 공급 모듈, 광학 부재, 보호 부재, 방열 부재, 전자 소자들을 포함하는 전자 모듈 등 다양한 구성들을 더 포함할 수 있으나, 도시 및 설명을 생략한다.
윈도우 부재(WD)는 표시 장치(1000)의 전면을 제공하고, 표시 모듈(DM)을 보호한다. 예시적으로, 윈도우 부재(WD)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우 부재(WD)는 다층 또는 단층 구조를 가질 수 있다. 예시적으로, 윈도우 부재(WD)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우 부재(WD)의 전면은 투광 영역(TA) 및 차광 영역(CA)으로 구분될 수 있다. 투광 영역(TA)은 영상(IM)이 투과되는 영역으로 정의된다. 사용자는 투광 영역(TA)을 통하여 영상(IM)을 시인한다.
차광 영역(CA)은 투광 영역(TA)에 인접한다. 차광 영역(CA)은 투광 영역(TA)을 에워쌀 수 있다. 차광 영역(CA)은 소정의 컬러를 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 차광 영역(CA)은 투광 영역(TA)의 일측에만 인접하도록 배치될 수 있고, 생략될 수도 있다.
표시 장치(1000)의 전면의 법선 방향은 표시 장치(1000)의 두께 방향과 대응한다. 설명의 편의를 위하여, 표시 장치(1000)의 전면의 법선 방향, 즉, 표시 장치(1000)에서 영상이 제공되는 방향을 상부 방향으로 정의하고, 상부 방향의 반대 방향을 하부 방향으로 정의한다. 본 실시 예에서, 상부 및 하부 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 직교하는 방향으로 정의되는 제3 방향(DR3)과 평행하다. 제3 방향(DR3)은 후술할 구성 요소들의 전면과 배면을 구분하는 기준 방향일 수 있다. 그러나, 상부 방향이나 하부 방향은 상대적인 개념으로써, 다른 방향으로 변환될 수 있다.
표시 모듈(DM)은 윈도우 부재(WD)의 하부에 배치된다. 표시 모듈(DM)은 영상(IM)을 표시한다.
본 발명의 실시 예에 따른 표시 모듈(DM)은 유기 발광 표시 패널(Organic electro luminescence display panel)일 수 있다. 구체적으로, 본 발명의 실시 예에 따른 표시 모듈(DM)은 복수의 유기 발광 소자들(미도시)을 포함할 수 있다. 그러나, 본 발명은 표시 모듈(DM)의 종류에 특별히 한정되지 않는다. 예컨대, 표시 모듈(DM)은 액정 표시 패널(liquid crystal display panel), 전기습윤 표시 패널 (Electrowetting display panel), 나노 크리스탈 표시 패널(nano-crystal display panel), 또는 퀀텀닷 발광 표시 패널일 수 있다. 이하 본 실시 예에서, 표시 모듈(DM)은 유기 발광 표시 패널인 경우로 설명된다.
본 실시 예에서, 표시 모듈(DM)은 평면 상에서 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다.
표시 영역(DA)은 영상(IM)이 표시되는 영역이다. 표시 영역(DA)은 평면 상에서 표시 모듈(DM)의 중앙에 정의된다. 예시적으로, 표시 영역(DA)은 투광 영역(TA)과 평면 상에서 중첩할 수 있다.
표시 모듈(DM)은 표시 영역(DA) 상에 배치되고, 이미지를 생성하는 광들이 표시되는 복수의 화소들(PX)을 포함할 수 있다. 화소들(PX)은 표시 영역(DA) 내에서 매트릭스 형상으로 배열될 수 잇다. 화소들(PX)은 전기적 신호에 따라 광을 표시한다. 이에 대한 상세한 설명은 후술하기로 한다.
비표시 영역(NDA)은 영상(IM)이 표시되지 않는 영역으로, 표시 영역(DA) 둘러싸는 프레임 형상을 갖는다. 예시적으로, 비표시 영역(NDA)은 차광 영역(CA)과 평면 상에서 중첩할 수 있다. 비표시 영역(NDA)은 비표시 영역(NDA)의 가장자리에 정의되는 패드 영역(PD)을 포함한다. 패드 영역(PD)은 적어도 하나의 외부 소자(IC)와 접속되는 영역일 수 있다. 표시 기판(DS)은 패드 영역(PD)을 통하여 외부 소자(IC)와 전기적으로 연결될 수 있다.
또한, 도시되지 않았으나. 비표시 영역(NDA)은 실링 영역(미도시)을 포함한다. 실링 영역(미도시)에 관하여, 이하 도 3 내지 도 5에서 보다 상세히 후술된다.
본 발명의 실시 예에 따른 표시 장치(1000)는 반사 방지 부재(RPP)를 더 포함할 수 있다. 반사 방지 부재(RPP)은 윈도우 부재(WD) 및 표시 모듈(DM)의 사이에 배치된다. 반사 방지 부재(RPP)은 윈도우 부재(WD)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다.
도시되지 않았으나, 본 발명의 일 실시 예에 따른 반사 방지 부재(RPP)은 위상 지연자(Retarder) 및 편광자(Polarizer)를 포함할 수 있다. 위상 지연자는 필름타입 또는 액정 코팅 타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 본 발명이 위상 지연층(PRL)의 재질에 특별히 한정되는 것은 아니다.
수납 부재(HS)는 표시 장치(1000)의 최하부에 배치된다. 즉, 본 실시 예에서, 수납 부재(HS)는 표시 모듈(DM)의 배면에 배치된다. 수납 부재(HS)는 윈도우 부재(WD)와 결합되어 표시 장치(1000)의 배면을 제공할 수 있다. 수납 부재(HS)는 윈도우 부재(WD)와 결합되어 내부 공간을 정의하고, 상기 내부 공간에 반사 방지 부재(RPP), 표시 모듈(DM) 및 미도시된 각종 전자 부품들이나 광학 부품들을 수용한다.
수납 부재(HS)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예시적으로, 수납 부재(HS)는 글라스, 플라스틱, 메탈로 구성된 복수개의 프레임 및/또는 플레이트를 포함할 수 있다. 수납 부재(HS)는 내부 공간에 수용된 표시 장치(1000)의 구성 요소들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3은 도 2에 도시된 표시 모듈의 분해 사시도이고, 도 4는 도 2에 도시된 표시 모듈을 위에서 바라본 도면이다.
도 3 및 도 4를 참조하면, 표시 모듈(DM)은 표시 기판(DS) 및 봉지 기판(ES)을 포함한다. 본 실시 예에서, 표시 기판(DS) 및 봉지 기판(ES) 각각은 글라스 재질을 포함한다.
표시 기판(DS)은 봉지 기판(ES)과 합착된 형태로 제공될 수 있다. 표시 기판(DS)은 표시 기판(DS) 상의 표시 영역(DS_DA)에 배치되는 복수의 화소들(PX, 도 2)을 포함한다.
본 실시 예에서, 평면 상에서 표시 기판(DS)이 차지하는 면적은 봉지 기판(ES)이 차지하는 면적보다 클 수 있다. 구체적으로, 표시 기판(DS)의 제2 방향(DR2) 길이로 정의되는 장변 길이는 봉지 기판(ES)의 제2 방향(DR2) 길이로 정의되는 장변 길이보다 길 수 있다. 따라서, 봉지 기판(ES)에 의하여 표시 기판(DS)의 일부 영역이 노출될 수 있다. 상기 노출된 영역은 전술된 패드 영역(PD)과 대응한다. 즉, 전술된 패드 영역(PD)은 표시 기판(DS) 상에 정의될 수 있다. 패드 영역(PD)은 제2 방향(DR2)에서 표시 기판(DS)의 일측에 정의된다.
본 실시 예에 따른 표시 모듈(DM)의 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 실링 영역(SA)을 포함한다. 실링 영역(SA)은 비표시 영역(NDA) 중 최외각에 정의될 수 있다. 예시적으로, 실링 영역(SA)은 표시 영역(DA)의 4개 면을 둘러싸는 프레임 형상을 갖는다. 실링 영역(SA)은 표시 기판(DS)과 봉지 기판(ES)이 합착되는 영역으로 정의된다.
본 실시 예에 따르면, 실링 영역(SA)의 폭의 크기에 따라 표시 장치(1000)의 데드 스페이스(Dead Space)의 폭이 설정될 수 있다. 이하 후술되는 도면들에서 실링 영역(SA)에 관하여 보다 상세히 후술된다.
도 5는 도 4에 도시된 Ⅰ-Ⅰ'선의 단면도이고, 도 6은 도 2에 도시된 일 화소의 등가 회로도이다. 도 7은 도 4에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
설명의 편의를 위하여, 도 6에서는 도 2에 도시된 복수의 화소들(PX) 중 일 화소(PX)의 등가회로도가 도시되었다. 본 발명의 실시 예에 따른 복수의 화소들(PX) 각각은 도 6에 도시된 화소(PX)와 대응하는 구조를 가질 수 있다. 또한, 화소(PX)의 구성은 도 6에 도시된 구조에 제한되지 않고, 변형되어 실시될 수 있다.
도 5 내지 도 7을 참조하면, 표시 기판(DS)은 베이스층(DS_B) 및 소자층(DS_E)을 포함한다. 소자층(DS_E)은 베이스층(DS_B) 상에 배치된다.
도 5 및 도 7에서는 소자층(DS_E)이 실링 영역(SA)의 내측, 즉, 실링 영역(SA)을 제외한 비표시 영역(NDA)의 일부 및 표시 영역(DA)에 한하여 배치된다. 즉, 소자층(DS_E)은 실링 영역(SA)과 중첩하지 않을 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 본 발명의 다른 실시 예에서, 소자층(DS_E)은 실링 영역(SA)의 적어도 일부 및 패드 영역(PD)과 중첩할 수 있다.
소자층(DS_E)은 회로층(DS_C) 및 표시층(DS_D)을 포함한다. 회로층(DS_C) 및 표시층(DS_D)은 화소(PX)의 구성들을 포함할 수 있다.
화소(PX)는 표시 영역(DA)에 배치될 수 있다. 화소(PX)는 광을 생성하여 상술한 영상(IM)을 구현한다. 화소(PX)는 복수로 구비되어 표시 영역(DA) 상에 배열될 수 있다.
화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CAP), 제2 박막 트랜지스터(TR2) 및 발광 소자(OLED)를 포함할 수 있다. 한편, 본 발명에서, 화소(PX)의 구성들 중 발광 소자(OLED)를 제외한 나머지 구성들, 제1 박막 트랜지스터(TR1), 커패시터(CAP), 및 제2 박막 트랜지스터(TR2)는 구동 소자로 정의될 수 있다.
제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 게이트 라인(GL)을 통하여 전달된 게이트 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CAP)는 제1 박막 트랜지스터(TR1)와 전원 라인(VDD)에 연결된다. 커패시터(CAP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(VDD)에 인가된 제1 전원 전압 사이의 차이에 대응하는 전하량을 충전한다
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CAP), 및 발광 소자(OLED)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CAP)에 저장된 전하량에 대응하여 발광 소자(OLED)에 흐르는 구동 전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라, 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간동안 전원 라인(VDD)을 통해 전달된 제1 전원 전압을 발광 소자(OLED)에 제공한다.
발광 소자(OLED)는 제2 박막 트랜지스터(TR2)와 전원 단자(VSS)에 연결된다. 발광 소자(OLED)는 제2 박막 트랜지스터(TR2)를 통해 전달된 신호와 전원 단자(VSS)를 통해 수신된 제2 전원 전압 사이의 차이에 대응하는 전압으로 발광한다. 발광 소자(OLED)는 제2 박막 트랜지스터(TR2)의 턴-온 시간동안 발광할 수 있다.
발광 소자(OLED)는 발광 물질을 포함한다. 발광 소자(OLED)는 발광 물질에 대응하는 컬러의 광을 생성할 수 있다. 발광 소자(OLED)에서 생성된 광의 컬러는 적색, 녹색, 청색, 및 백색 중 어느 하나일 수 있다.
도 7에 도시된 화소(PX)의 구성들 중 하나의 박막 트랜지스터(TR-P, 이하 화소 트랜지스터)와 발광 소자(OD)를 예시적으로 도시하였다. 화소 트랜지스터(TR-P)는 도 6에 도시된 제2 박막 트랜지스터(TR2)와 대응될 수 있다.
화소 트랜지스터(TR-P)는 복수의 절연층들 중 제1 내지 제3 절연층들(10, 20, 30)과 함께 회로층(DS_C)을 구성할 수 있다. 제1 내지 제3 절연층들(10, 20, 30) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 회로층(DS_C)은 베이스층(DS_B) 상에 배치된다.
베이스층(DS_B)은 절연 기판일 수 있다. 예시적으로, 베이스층(BS_B)은 유리 기판일 수 있다.
본 발명의 실시 예에 따른 회로층(DS_C)은 기능층(BL)을 더 포함할 수 있다. 기능층(BL)은 베이스층(DS_B) 상에 직접 형성되어 베이스층(DS_B)의 전면(front surface)을 커버할 수 있다.
기능층(BL)은 무기물을 포함한다. 기능층(BL)은 배리어층(Barrier layer) 및/또는 버퍼층(Buffer layer)을 포함할 수 있다. 이에 따라, 기능층(BL)은 베이스 층(DS_B)을 통하여 유입되는 산소나 수분이 회로층(DS_C)이나 표시층(DS_D)에 침투되는 것을 방지하거나, 회로층(DS_C)이 베이스층(DS_B) 상에 안정적으로 형성되도록 한다. 본 발명에서 기능층(BL)의 물질의 종류는 특별히 한정되지 않는다. 본 발명의 다른 실시 예에서, 기능층(BL)은 생략될 수 있다.
화소 트랜지스터(TR-P)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE) 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 베이스 기판(BS) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(10)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1) 및 커패시터(CAP)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 화소 트랜지스터(TR-P)의 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(10) 및 제2 절연층(20)을 관통하여 반도체 패턴(SP)의 일 측 및 타 측에 각각 접속된다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 화소 트랜지스터(TR-P)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 화소 트랜지스터(TR-P)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(OLED)는 회로층(DP-C) 상에 배치된다. 발광 소자(OLED)는 복수의 절연층들 중 제4 절연층(40)과 함께 표시층(DP-D)을 구성할 수 있다. 발광 소자(OLED)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함한다. 제4 절연층(40)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
제1 전극(E1)은 제3 절연층(30)을 관통하여 화소 트랜지스터(TR-P)에 접속될 수 있다. 한편, 도시되지 않았으나, 표시 기판(DS)은 제1 전극(E1)과 화소 트랜지스터(TR-P) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 화소 트랜지스터(TR-P)에 전기적으로 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치된다. 제4 절연층(40)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제4 절연층(40)은 화소 정의막일 수 있다.
발광층(EL)은 개구부에 배치되어, 개구부에 의하여 노출된 제1 전극(E1) 상에 배치된다. 발광층(EL)은 발광 물질을 포함할 수 있다. 예시적으로, 발광층(EL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위차에 응답하여 광을 발광할 수 있다.
제2 전극(E2)은 발광층(EL) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향할 수 있다. 제2 전극(E2)은 표시 영역(DA)으로부터 비표시 영역(NDA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들(PX)에 공통적으로 제공될 수 있다. 화소들(PX) 각각에 배치된 각각의 발광 소자(OLED)는 제2 전극(E2)을 통하여 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광층(EL)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(OLED)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명의 일 실시예에 따른 표시 기판(DS)은 비표시 영역(NDA)에 배치된 박막 트랜지스터(TR-D, 이하 구동 트랜지스터), 및 복수의 신호 패턴들(E-VSS, E-CNT, CL) 을 더 포함할 수 있다. 구동 트랜지스터(TR-D)와 신호 패턴들(E-VSS, E-CNT, CL)은 회로층(DS_C)을 구성할 수 있다.
구동 트랜지스터(TR-D)는 화소 트랜지스터(TR-P)와 대응되는 구조를 가진 것으로 예시적으로 도시되었다. 예를 들어, 구동 트랜지스터(TR-D)는 베이스 기판(BS) 상에 배치된 반도체 패턴(SP), 제1 절연층(10) 상에 배치된 제어 전극(CE), 제2 절연층(20) 상에 배치된 입력 전극(IE) 및 출력 전극(OE)을 포함할 수 있다. 이에 따라, 화소 트랜지스터(TR-P)와 구동 트랜지스터(TR-D)는 동일 공정 내에서 동시에 형성될 수 있어, 공정이 단순화되고 공정 비용이 절감될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 구동 트랜지스터(TR-D)는 화소 트랜지스터(TR-P)와 상이한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
신호 패턴들(E-VSS, E-CNT, CL)은 전원 공급 라인(E-VSS), 연결 전극(E-CNT), 및 구동 신호 라인(CL)을 포함할 수 있다. 전원 공급 라인(E-VSS)은 화소(PX)의 전원 단자(VSS)와 대응될 수 있다. 이에 따라, 전원 공급 라인(E-VSS)은 발광 소자(OLED)에 제2 전원 전압을 공급한다. 본 실시예에서, 화소들(PX)에 공급되는 제2 전원 전압들은 모든 화소들(PX)에 대해 공통된 전압일 수 있다.
전원 공급 라인(E-VSS)은 제2 절연층(20) 상에 배치되어 회로층(DS_C)을 구성한다. 전원 공급 라인(E-VSS)은 구동 트랜지스터(TR-D)의 입력 전극(IE)이나 출력 전극(OE)과 동일 공정 내에서 동시에 형성될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전원 공급 라인(E-VSS)은 구동 트랜지스터(TR-D)의 입력 전극(IE)이나 출력 전극(OE)과 다른 층 상에 배치되어 별도의 공정을 통해 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
연결 전극(E-CNT)은 제3 절연층(30) 상에 배치되어 표시층(DS_D)을 구성한다. 연결 전극(E-CNT)은 전원 공급 라인(E-VSS)에 전기적으로 접속된다. 연결 전극(E-CNT)은 제3 절연층(30) 상으로부터 연장되어 제3 절연층(30)으로부터 노출된 전원 공급 라인(E-VSS)의 상면을 커버한다.
발광 소자(OLED)의 제2 전극(E2)은 액티브 영역(AA)으로부터 연장되어 연결 전극(E-CNT)에 접속된다. 연결 전극(E-CNT)은 전원 공급 라인(E-VSS)으로부터 제2 전원 전압을 수신할 수 있다. 이에 따라, 제2 전원 전압은 연결 전극(E-CNT)을 통해 제2 전극(E2)에 전달되어 화소들마다 각각 제공될 수 있다.
연결 전극(E-CNT)은 발광 소자(OLED)의 제1 전극(E1)과 동일한 층 상에 배치되어 제1 전극(E1)과 동시에 형성될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 연결 전극(E-CNT)은 제1 전극(E1)과 다른 층 상에 배치될 수도 있다.
구동 신호 라인(CL)은 복수로 제공되어 제2 절연층(20) 상에 배치될 수 있다. 구동 신호 라인(CL)은 비표시 영역(NDA)에 배치될 수 있다. 구동 신호 라인(CL)은 패드(미도시)와 연결되는 라우팅(routing) 배선이거나, 집적 회로(미도시)를 구성하는 배선일 수도 있다. 구동 신호 라인(CL)은 제1 방향(DR1)에서 서로 이격되어 배치되며 각각 독립적으로 전기적 신호를 전달한다.
봉지 기판(ES)은 절연 기판을 포함할 수 있다. 예시적으로, 봉지 기판(ES)의 유기 기판의 형태로 제공될 수 있다.
또한, 도시되지 않았으나, 본 발명의 일 실시 예에 따른 봉지 기판(ES)은 유리 기판 상에 배치되는 복수의 컬러 필터들(미도시) 및 복수의 컬러 필터들(미도시)에 인접한 블랙 매트릭스(미도시)를 더 포함할 수 있다.
본 실시 예에 따른 표시 모듈(DM)은 충진층(CHL)을 더 포함한다. 충진층(CHL)은 소자층(DS_E) 및 봉지 기판(ES) 사이의 이격된 공간에 배치된다. 예시적으로, 충진층(CHL)은 비활성 기체를 포함할 수 있다. 충진층(CHL)은 소자층(DS_E) 및 봉지 기판(ES) 사이에 존재하는 이물질이 확산되는 것을 방지한다.
본 실시 예에 따른 표시 모듈(DM)은 실링 영역(SA)에 배치되는 제1 봉지부(SM1)를 더 포함한다. 제1 봉지부(SM1)에 의하여 표시 기판(DS) 및 봉지 기판(ES)이 합착될 수 있다. 제1 봉지부(SM1)는 글라스 재질을 포함할 수 있다. 즉, 제1 봉지부(SM1)은 표시 기판(DS)의 베이스층(DS_B) 및 봉지 기판(ES) 각각과 동일한 물질을 포함한다.
본 실시 예에 따른 제1 봉지부(SM1)은 소정의 폭 및 두께를 갖는다.
구체적으로, 제1 봉지부(SM1)는 제3 방향(DR3)에서 제1 두께(W1)를 갖는다. 본 실시 예에서, 제1 두께(W1)는 실링 영역(SA)에서의 표시 기판(DS)과 봉지 기판(ES) 사이의 거리와 대응할 수 있다. 예시적으로, 제1 두께(W1)는 약 5um 이상 15um 이하일 수 있다. 또한, 제1 봉지부(SM1)는 제1 방향(DR1) 또는 제2 방향(DR2)에서 제1 폭을 갖는다. 본 실시 예에서, 제1 폭은 실링 영역(SA)의 폭과 대응한다. 예시적으로, 제1 폭은 약 50um 이상 110um 이하일 수 있다.
도 8은 본 발명의 실시 예에 따른 제1 봉지부의 단면도이다.
도 8을 참조하면, 본 발명의 실시 예에 따른 제1 봉지부(SM1)는 표시 기판(DS)의 일부 및 봉지 기판(ES)의 일부 각각이 용융 및 팽창되어 혼합된 형태로 제공될 수 있다. 따라서, 제1 봉지부(SM1)와 표시 기판(DS)의 경계면 및 제1 봉지부(SM1)와 봉지 기판(ES)의 경계면이 불연속적일 수 있다.
구체적으로, 제1 봉지부(SM1)는 복수의 제1 접합부들(BD1) 및 제2 접합부들(BD2)을 포함할 수 있다. 제1 및 제2 접합부들(BD1, BD2) 각각은 구형상을 갖는다. 그러나, 본 발명이 제1 및 제2 접합부들(BD1, BD2) 각각의 형상이 특별히 한정되는 것은 아니다. 예시적으로, 본 발명의 다른 실시 예에서, 제1 접합부들(BD1) 및 제2 접합부들(BD2) 각각의 일부만이 단면 상에서 둥근 형상을 가질 수 있다.
제1 접합부들(BD1)은 제1 봉지부(SM1)와 봉지 기판(ES) 사이의 경계면을 가로지르도록 형성되고, 제2 접합부들(BD2)은 제1 봉지부(SM1)과 표시 기판(DS) 사이의 경계면을 가로지르도록 형성된다. 제1 및 제2 접합부들(BD1, BD2) 각각의 폭은 약 50um 내지 100um 일 수 있다.
구체적으로, 제1 접합부들(BD1) 각각이 배치되는 영역은 제1 접합 영역으로 정의된다. 제1 접합 영역들은 실링 영역(SA) 내에 정의된다. 제1 접합 영역들 각각에서 봉지 기판(ES) 및 제1 봉지부(SM1)의 경계면은 불연속적일 수 있다.
또한, 제2 접합부들(BD2) 각각이 배치되는 영역은 제2 접합 영역으로 정의된다. 제2 접합 영역들은 실링 영역(SA) 내에 정의된다. 제2 접합 영역들 각각에서 표시 기판(DS)의 베이스층(DS-B) 및 제1 봉지부(SM1)의 경계면은 불연속적일 수 있다.
본 실시 예에 따르면, 제1 접합부들(BD1) 및 제2 접합부들(BD2)은 극초단파 펄스 레이저에 의하여 형성될 수 있다. 예시적으로, 극초단파 펄스 레이저는 펨토초 레이저일 수 있다. 펨토초 레이저는 파장이 펨토초(femto second) 단위인 레이저를 의미한다.
구체적으로, 봉지 기판(ES)의 표면 상에 제1 초점(FC1)을 갖는 극초단파 펄스 레이저가 조사됨에 따라, 제1 접합부(BD1)가 형성될 수 있다. 제1 접합부들(BD1) 각각은 제1 중앙부(CTA1) 및 제1 주변부(PHA1)를 포함한다. 제1 주변부(PHA1)는 제1 중앙부(CTA1)를 감싸는 형상을 갖는다.
제1 중앙부(CTA1)는 제1 초점(FC1)이 위치하는 영역과 대응하며, 제1 초점(FC1)이 위치하는 영역으로부터 제3 방향(DR3)으로 연장된 형상을 갖는다. 제1 중앙부(CTA1)는 제1 접합부(BD1)가 차지하는 영역 중 상기 극초단파 펄스 에너지가 집중되어 에너지 흡수량이 최대치인 영역으로 정의될 수 있다.
제1 중앙부(CTA1)는 단면 상에서 제3 방향(DR3)으로 장축을 갖는 타원 형상을 갖는다. 상기 장축의 길이는 약 10um 이상 20um 이하일 수 있다. 본 실시 예에서는 제1 중앙부(CTA1)가 타원 형상을 가지나, 본 발명은 제1 중앙부(CTA1)의 형상에 특별히 한정되는 것은 아니다. 예시적으로, 본 발명의 다른 실시 예에서, 제1 중앙부(CTA1)는 단면 상에서 원 형상, 물방울 형상 또는 다각형 형상을 가질 수 있다.
또한, 표시 기판(DS)의 표면과 인접한 내부 영역에 제2 초점(FC2)을 갖는 극초단파 펄스 레이저가 조사됨에 따라, 제2 접합부(BD2)가 형성될 수 있다. 제2 접합부들(BD2) 각각은 제2 중앙부(CTA2) 및 제2 주변부(PHA2)를 포함한다. 제2 주변부(PHA2)는 제2 중앙부(CTA2)를 감싸는 형상을 갖는다.
제2 중앙부(CTA2)는 제2 초점(FC2)이 위치하는 영역과 대응하며, 제2 초점(FC2)이 위치하는 영역으로부터 제3 방향(DR3)으로 연장된 형상을 갖는다. 제2 중앙부(CTA2)는 제2 접합부(BD2)가 차지하는 영역 중 상기 극초단파 펄스 에너지가 집중되어 에너지 흡수량이 최대치인 영역으로 정의될 수 있다.
제2 중앙부(CTA2)는 단면 상에서 제3 방향(DR3)으로 장축을 갖는 타원 형상을 갖는다. 상기 장축의 길이는 약 10um 이상 20um 이하일 수 있다. 본 실시 예에서는 제2 중앙부(CTA2)가 타원 형상을 가지나, 본 발명은 제2 중앙부(CTA2)의 형상에 특별히 한정되는 것은 아니다. 예시적으로, 본 발명의 다른 실시 예에서, 제2 중앙부(CTA2)는 단면 상에서 원 형상, 물방울 형상 또는 다각형 형상을 가질 수 있다.
본 실시 예에서, 제1 접합부들(BD1) 각각의 일부 및 제2 접합부들(BD2) 각각의 일부는 인접한 접합부들(BD1, BD2)과 중첩할 수 있다.
본 실시 예에 따르면, 극초단파 펄스 레이저를 이용하여 봉지 기판(ES) 및 표시 기판(DS)을 접합하는 경우, 봉지 기판(ES) 및 표시 기판(DS)이 비선형적으로 에너지를 흡수하여 접합부들(BD1, BD2)을 형성한다. 즉, 제1 접합부(BD1) 및 제2 접합부(BD2)에서 베이스층(DS_B) 및 봉지 기판(ES) 각각의 일부가 용융 및 팽창되어 서로 혼합되므로, 표시 기판(DS) 및 봉지 기판(ES) 사이의 접합 강도가 증가할 수 있다. 예시적으로, 상기 접합 강도는 약 18kgf 이상일 수 있다. 따라서, 본 실시 예에 따르면, 표시 장치(1000)의 내구성이 향상될 수 있다.
또한, 본 발명의 실시 예에 따르면, 제1 접합부들(BD1) 및 제2 접합부들(BD2)은 서로 중첩한다. 따라서, 봉지 기판(ES)의 일부로부터 형성된 제1 접합부들(BD1)이 표시 기판(DS)의 일부로부터 형성된 제2 접합부들(BD2)과 서로 혼합될 수 있으므로, 실링 영역(SA)에서 봉지 기판(ES) 및 표시 기판(DS)이 경계면의 구분 없이 일체의 형상을 가질 수 있다. 따라서, 내구성이 더욱 향상될 수 있다. 이 경우, 실링 영역(SA)의 폭이 감소되더라도, 표시 기판(DS) 및 봉지 기판(ES)이 박리되거나 손상되지 않을 수 있다. 전술한 바와 같이, 본 실시 예에 따른 실링 영역(SA)의 폭은 약 50um 이상 110um 이하일 수 있다. 따라서, 본 발명의 실시 예에 따르면, 표시 장치(1000)의 데드 스페이스가 감소될 수 있다.
도 9는 본 발명의 실시 예에 따른 표시 기판 및 봉지 기판의 접합 강도가 도시된 그래프이다.
도 9에 도시된 A는 제1 비교 예로서, 본 발명의 실시 예와는 다르게 별도의 접착 부재를 이용하여 표시 기판(DS) 및 봉지 기판(ES)을 접합하는 경우의 표시 기판(DS) 및 봉지 기판(ES) 사이의 접합 강도이다. 이 경우, 실링 영역(SA)의 폭은 약 600um일 수 있으며, 접합 강도는 14kgf일 수 있다. 상기 접착 부재는 글라스 재질을 포함하는 접착 부재일 수 있다. 예시적으로, 상기 접착 부재는 프릿(Frit)을 포함할 수 있다.
도 9에 도시된 B는 본 발명의 실시 예에 따른 표시 기판(DS) 및 봉지 기판(ES) 사이의 접합 강도이다. 본 발명의 실시 예에 따르면, 실링 영역(SA)의 폭은 약 50um 이상 110um 이하로, 제1 비교 예에서보다 감소된 폭을 가지나, 접합 강도는 제1 비교 예에서보다 증가될 수 있다. 도 9에 도시된 바와 같이, 본 발명의 실시 예에 따른 표시 기판(DS) 및 봉지 기판(ES) 사이의 접합 강도는 약 20.4kgf일 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 표시 모듈의 단면도이다.
설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.
도 10을 참조하면, 본 발명의 다른 실시 예에 따른 표시 모듈(DM-1)은 입력 감지층(ISP)을 더 포함할 수 있다. 즉, 본 실시 예에 따른 표시 모듈(DM)은 외부 입력을 감지할 수 있다. 입력 신호는 표시 장치의 외부에서 제공되는 다양한 형태의 입력들을 포하할 수 있다. 예시적으로, 임력 신호는 사용자의 신체의 일부, 광, 열 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시 예에서, 입력 신호는 터치 신호일 수 있다.
본 실시 예에서, 입력 감지층(ISP)은 봉지 기판(ES)의 상부에 배치되어 봉지 기판(ES)을 사이에 두고 표시 기판(DS)과 대향한다. 입력 감지층(ISP)은 평면 상에서 표시 모듈(DM)의 전 영역과 전면적으로 중첩할 수 있다. 이 경우, 입력 감지층(ISP)은 표시 영역(DA) 및 비표시 영역(NDA) 전면에 인가되는 입력 신호를 감지할 수 있다. 도면에 도시되지 않았으나, 입력 감지층(ISP)은 복수의 입력 감지 전극들(미도시)을 포함할 수 있다.
그러나, 이는 어느 일 실시 예에 한하며, 본 발명의 다른 실시 예에서, 입력 감지층(ISP)은 표시 모듈(DM)의 적어도 일부 영역에 한하여 중첩할 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 표시 모듈의 단면도이다.
설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.
도 11을 참조하면, 본 발명의 다른 실시 예에 따른 표시 모듈(DM-2)은 입력 감지층(ISP)을 포함한다. 입력 감지층(ISP)의 기능은 도 10에 전술된 입력 감지층(ISP)의 기능과 동일하므로 설명을 생략한다.
본 실시 예에서, 입력 감지층(ISP)은 봉지 기판(ES) 및 표시 기판(DS) 사이에 배치된다. 구체적으로, 입력 감지층(ISP)은 서로 대향하는 봉지 기판(ES)의 제1 면(SS1) 및 제2 면(SS2) 중 표시 기판(DS)과 마주하는 제1 면(SS1) 상에 배치되어, 봉지 기판(ES)과 하나의 적층체를 구성할 수 있다. 전술된 충진층(CHL)은 입력 감지층(ISP) 및 봉지 기판(ES) 사이에 배치될 수 있다.
본 실시 예에 따른 입력 감지층(ISP)은 실링 영역(SA)을 제외한 영역들과 중첩할 수 있다. 이 경우, 입력 감지층(ISP)은 표시 영역(DA)에 인가되는 입력 신호 및 실링 영역(SA)을 제외한 비표시 영역(NDA)에 인가되는 입력 신호를 감지할 수 있다.
본 발명은 입력 감지층(ISP)의 위치에 한정되지 않는다. 도면에 도시되지 않았으나, 본 발명의 다른 실시 예에 따른 입력 감지층(ISP)은 표시 기판(DS)의 소자층(DS-E) 상에 배치되어 표시 기판(DS)과 하나의 적층체를 구성할 수 있다. 이 경우, 전술된 충진층(CHL)은 입력 감지층(ISP)과 봉지 기판(ES) 사이에 배치될 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 표시 모듈의 단면도이다.
설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.
도 12를 참조하면, 본 발명의 다른 실시 예에 따른 표시 모듈(DM-3)의 봉지 기판(ES-3)은 제1 면(SS1)으로부터 제3 방향(DR3)으로 함몰된 식각홈(GV)을 포함한다. 식각홈(GV)은 봉지 기판(ES-3)의 제1 면 상에서 실링 영역(SA)을 제외한 영역에 정의된다. 즉, 본 실시 예에 따르면, 실링 영역(SA)에서의 봉지 기판(ES)의 두께는 실링 영역(SA)을 제외한 비표시 영역(NDA) 및 표시 영역(DA) 각각에서의 두께보다 클 수 있다. 본 실시 예에서, 식각홈(GV)의 깊이는 약 5um 이하일 수 있다.
본 실시 예에 따르면, 제1 봉지부(SM1-3)는 제2 두께(W2)를 갖는다. 제2 두께(W2)는 도 7에서 전술된 제1 봉지부(SM1)의 제1 두께(W1)보다 작은 값을 가질 수 있다. 예시적으로, 제2 두께(W2)는 약 10um 이하일 수 있다.
본 실시 예에 따르면, 제1 봉지부(SM1-3)의 두께가 작더라도, 표시 기판(DS) 및 봉지 기판(ES) 사이의 이격 거리를 유지할 수 있다. 즉, 표시 기판(DS) 및 봉지 기판(ES) 사이의 이격 거리를 유지하되, 제1 봉지부(SM1-3)의 두께를 감소시킬 수 있으므로, 제1 봉지부(SM1-3)를 형성하기 위한 봉지 기판(ES) 및 표시 기판(DS)의 상태 변화량을 줄일 수 있다. 즉, 표시 모듈(DM-3)의 내구성이 더욱 향상될 수 있다.
도 13은 본 발명의 다른 실시 예에 따른 표시 모듈을 위에서 바라본 도면이고, 도 14는 도 13에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.
도 13 및 도 14를 참조하면, 본 발명의 다른 실시 예에 따른 표시 모듈(DM-4)의 실링 영역(SA-4)은 제1 실링 영역(SA1) 및 제2 실링 영역(SA2)을 포함한다.
본 실시 예에서, 제1 실링 영역(SA1)은 실링 영역(SA) 중 패드 영역(PD)과 인접한 영역을 제외한 영역으로 정의된다. 구체적으로, 제1 실링 영역(SA1)은 표시 영역(DA)의 4개 측면 중 3개 측면을 둘러싸도록 정의되고, 제2 실링 영역(SA2)은 표시 영역(DA)과 패드 영역(PD) 사이에 정의될 수 있다. 제1 실링 영역(SA1)과 제2 실링 영역(SA2)은 연결된다.
본 실시 예에 따르면, 제2 실링 영역(SA2)은 제1 실링 영역(SA1)보다 크거나 같은 폭을 가질 수 있다. 제1 실링 영역(SA1)이 전술된 제1 폭을 갖는 경우, 제2 실링 영역(SA2)의 폭은 제1 폭보다 크거나 같을 수 있다.
본 실시 예에 따른 표시 모듈(DM-4)은 제2 봉지부(SM2)를 더 포함한다. 제2 봉지부(SM2)는 제2 실링 영역(SA2)과 중첩하는 표시 기판(DS) 및 봉지 기판(ES) 사이에 배치된다. 제2 봉지부(SM2)는 글라스 재질을 포함하는 접착 부재일 수 있다. 예시적으로, 제2 봉지부(SM2)는 프릿(Frit)이 변형된 고체 형상의 접착 부재일 수 있다.
본 실시 예에서, 제2 봉지부(SM2)는 전술된 접합부들(BD1, BD2)을 포함하지 않는다. 즉, 제2 봉지부(SM2)와 봉지 기판(ES) 사이의 경계면 및 제2 봉지부(SM2)와 표시 기판(DS) 사이의 경계면은 연속적일 수 있다.
본 실시 예에 따르면, 표시 기판(DS)의 회로층(DS_C)은 제2 실링 영역(SA2) 및 패드 영역(PD)까지 연장되어 배치될 수 있다. 즉, 회로층(DS_C)은 제1 실링 영역(SA1)을 제외한 표시 기판(DS) 상의 전 영역과 중첩할 수 있다. 이 경우, 제2 봉지부(SM2)는 회로층(DS-C)과 봉지 기판(ES) 사이에 배치된다.
본 실시 예에 따르면, 에너지가 상대적으로 높은 펨토초 레이저에 의하여 제2 실링 영역(SA2) 패드 영역(PD)에 배치되는 회로층(DS_C)의 배선들이 손상되는 현상을 방지할 수 있다.
본 실시 예에, 도 12에서 전술된 봉지 기판(ES)의 구성이 적용될 경우, 전술된 식각홈(GV)은 제2 실링 영역(SA2)과 중첩할 수 있다. 즉, 식각홈(GV)은 제1 실링 영역(SA1)을 제외한 봉지 기판(ES) 상의 영역에 정의될 수 있다.
도 15는 본 발명의 실시 예에 따른 표시 장치의 제조 방법의 순서도이고, 도 16 내지 도 22는 본 발명의 실시 예에 따른 표시 장치의 제조 과정이 도시된 도면들이다.
후술되는 도면들에서 개시하는 표시 장치의 제조 방법은 표시 장치의 표시 모듈의 제조 방법에 관한 것이며, 설명의 편의를 위하여, 표시 모듈을 제외한 다른 구성 요소들의 제조 방법은 설명을 생략한다.
도 15를 참조하면, 본 발명의 실시 예에 따른 표시 장치의 제조 방법은 표시 기판(DS) 및 봉지 기판(ES)을 제공하는 단계(S1), 봉지 기판(ES)의 실링 영역(SA)에 나노와이어를 형성하는 단계(S2) 및 봉지 기판(ES)과 표시 기판(DS)을 합착하는 단계(S3)를 포함한다.
이하, 도 16 내지 도 22를 도 15와 함께 참조하여 본 발명의 실시 예에 따른 표시 장치의 제조 방법에 관하여 보다 상세히 후술된다.
먼저, 도 16에 도시된 바와 같이, 표시 기판을 제공하는 단계(S1)는 베이스층(DS_B) 상에 소자층(DS_E)을 형성하는 단계를 포함한다. 상기 소자층(DS_E)을 형성하는 단계는, 베이스층(DS_B) 상에 회로층(DS_C, 도 7)을 형성하는 단계 및 회로층(DS_C, 도 7) 상에 표시층(DS_D, 도 7)을 형성하는 단계를 포함할 수 있다. 본 실시 예에서, 소자층(DS_E)은 베이스층(DS_B) 상의 실링 영역(SA)을 제외한 비표시 영역(NDA) 및 표시 영역(DA) 상에 배치될 수 있다.
도 17에 도시된 바와 같이, 봉지 기판(ES)을 제공한다(S2). 이후, 봉지 기판(ES) 상의 실링 영역(SA)에 제1 레이저(LR1)를 조사한다. 제1 레이저(LR1)는 극초단파 펄스 레이저일 수 있다. 예시적으로, 제1 레이저(LR1)는 펨토초 레이저일 수 있다. 제1 레이저(LR1)의 초점으로 정의되는 제1 초점(FC1)은 봉지 기판(ES)이 포함하는 제1 면(SS1) 및 제2 면(SS2) 중 베이스층(DS_B)과 마주하는 제1 면(SS1) 상에 위치한다. 제1 초점(FC1)은 복수 영역에 위치할 수 있다. 즉, 제1 레이저(LR1)의 제1 초점(FC1)은 실링 영역(SA)과 중첩하는 제1 면(SS1) 상에서 이동될 수 있다.
제1 면(SS1)과 제2 면(SS2)은 서로 대향한다. 도 17에서 제1 레이저(LR1)가 발진하는 방향은 베이스층(BS_B)으로부터 봉지 기판(ES)의 제1 면(SS1)을 향하는 방향과 평행하다.
도 18은 본 발명의 실시 예에 따른 나노와이어(NW)의 확대 단면도이다. 도 18에 도시된 바와 같이, 제1 레이저(LR1)가 봉지 기판(ES)에 조사됨에 따라, 실링 영역(SA) 상에 나노와이어(NW)가 형성될 수 있다. 나노와이어(NW)는 제1 면(SS1)으로부터 베이스층(DS_B)을 향하는 방향으로 돌출되도록 형성된다. 나노와이어(NW)의 제3 방향(DR3) 두께는 표시 기판(DS)의 소자층(DS_E)의 최대 두께보다 클 수 있다.
본 실시 예에 따르면, 나노와이어(NW)는 봉지 기판(ES)의 일부가 용융 및 팽창되어 형성될 수 있다. 구체적으로, 나노와이어(NW)는 복수의 제1 접합부들(BD1)을 포함한다. 제1 접합부들(BD1) 각각은 제1 초점(FC1)이 위치한 지점으로부터 베이스층(DS_B)을 향하는 방향으로 돌출되도록 형성된다.
이후, 도 19 및 도 20에 도시된 바와 같이, 제2 레이저(LR2)를 조사하여 나노와이어(NW)가 형성된 봉지 기판(ES)을 표시 기판(DS)과 합착한다(S3). 제2 레이저(LR2)는 극초단파 펄스 레이저일 수 있다. 예시적으로, 제2 레이저(LR2)는 펨토초 레이저일 수 있다.
본 발명의 실시 예에 따르면, 제2 레이저(LR2)의 출력 에너지는 제1 레이저(LR1)의 출력 에너지보다 작을 수 있다. 예시적으로, 제1 레이저(LR1)의 출력 에너지는 약 8uJ 이상 12uJ 이하일 수 있다. 제2 레이저(LR2)의 출력 에너지는 약 2uJ 이상 3uJ 이하일 수 있다.
제2 레이저(LR2)의 초점으로 정의되는 제2 초점(FC2)은 봉지 기판(ES)과 마주하는 표시 기판(DS)의 상면과 인접한 표시 기판(DS)의 내부에 위치한다. 제2 초점(FC2)은 복수 영역에 위치할 수 있다. 즉, 제2 레이저(LR2)의 제2 초점(FC2)은 실링 영역(SA)과 중첩하는 표시 기판(DS)의 내부 공간에서 이동될 수 있다.
도 20에서 제2 레이저(LR2)가 발진하는 방향은 봉지 기판(ES)으로부터 표시 기판(DS)을 향하는 방향과 평행하다.
본 실시 예에 따르면, 나노와이어(NW)가 표시 기판(DS)과 합착됨에 따라, 제1 봉지부(SM1)가 형성될 수 있다.
도 21은 본 발명의 실시 예에 따른 제1 봉지부(SM1)의 확대 단면도이다. 도 21 및 도 22에 도시된 바와 같이, 제1 봉지부(SM1)는 제2 레이저(LR2)가 표시 기판(DS)에 조사됨에 따라, 실링 영역(SA)과 중첩하는 표시 기판(DS)의 일부가 용융 및 팽창되어 나노와이어(NW)와 혼합된 형태를 가질 수 있다. 제1 봉지부(SM1)는 전술된 제1 접합부들(BD1) 및 제2 접합부들(BD2)을 포함하며, 제2 접합부들(BD2)은 제2 초점(FC2)이 위치한 지점으로부터 봉지 기판(ES)을 향하는 방향으로 돌출되도록 형성된다.
제2 접합부들(BD2)은 나노와이어(NW) 및 표시 기판(DS) 사이의 경계를 가로지르도록 형성된다. 따라서, 제2 레이저(LR2)가 조사된 후, 나노와이어(NW) 및 표시 기판(DS) 사이의 경계면은 불연속적일 수 있다.
또한, 본 발명의 실시 예와는 다르게, 나노와이어(NW)를 포함하지 않는 봉지 기판(ES)을 표시 기판(DS)과 합착하는 경우, 즉, 봉지 기판(ES)과 표시 기판(DS) 사이의 이격 거리가 상대적으로 큰 경우, 봉지 기판(ES) 및 표시 기판(DS) 각각으로부터 접합부들을 동시에 형성해야 하므로, 팸토초 레이저를 이용하여 봉지 기판(ES) 및 표시 기판(DS)을 접합하더라도, 접합 공정의 정밀도가 저하될 수 있다. 그러나, 본 발명의 실시 예에 따르면, 봉지 기판(ES) 상에 나노와이어(NW)를 우선적으로 형성한 후에, 표시 기판(DS)과 합착하므로, 공정 정밀도 및 공정 안정성이 향상될 수 있다. 이에 따라, 제1 봉지부(SM1)의 폭이 감소되더라도, 접합 강도가 저하되지 않을 수 있다. 전술한 바와 같이, 제1 봉지부(SM1)의 폭은 약 50um 이상 110um 이하일 수 있다.
도 23은 표시 기판과 봉지 기판 사이의 이격 거리에 따른 접합 강도가 도시된 그래프이다.
도 23을 참조하면, 실링 영역(SA)에서의 표시 기판(DS)과 봉지 기판(ES) 사이의 이격 거리(Gap)가 증가할수록 접합 강도는 감소할 수 있다. 표시 모듈(DM)이 실링 영역(SA)에서 제1 봉지부(SM1) 또는 제2 봉지부(SM2)를 포함하는 경우, 상기 이격 거리(Gap)는 봉지부들(SM)과 표시 기판(DS) 사이의 거리로 정의될 수 있다.
도 23에 도시된 C는 이격 거리(Gap)가 5um일 때의 표시 기판(DS)과 봉지 기판(ES)의 접합 강도이고, 이 때 접합 강도는 약 13.9kgf일 수 있다. 도 22에 도시된 D는 봉지 기판(ES)과 표시 기판(DS)의 이격 거리(Gap)가 10um 일 때의 표시 기판(DS)과 봉지 기판(ES)의 접합 강도이고, 이 때 접합 강도는 약 7.2kgf일 수 있다.
전술된 A는 이격 거리(Gap)가 0um일 때의 접합 강도일 수 있다.본 발명의 실시 예에 따르면, 봉지 기판(ES)과 표시 기판(DS)을 접합하기 전에 봉지 기판(ES) 상에 나노와이어(NW)를 형성함으로써, 실링 영역(SA)에서의 상기 이격 거리(Gap)를 감소시킬 수 있다. 즉, 봉지 기판(ES)과 표시 기판(DS) 사이의 접합 강도를 증가시킬 수 있다.
도 24는 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법의 순서도이고, 도 25 내지 도 28은 본 발명의 다른 실시 예에 따른 표시 장치의 제조 과정이 도시된 도면들이다. 도 25 내지 도 28에 도시된 단면도들은 도 13에 도시된 Ⅲ-Ⅲ'선과 대응한다.
설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.
도 24를 참조하면, 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법은 제1 레이저를 조사하여 봉지 기판(ES)의 제1 실링 영역(SA1)에 나노와이어를 형성하는 단계(S21), 봉지 기판(ES)의 제2 실링 영역(SA2)에 제2 봉지부를 배치하는 단계(S22), 제2 레이저를 조사하여 제1 실링 영역(SA1)을 합착하는 단계(S23) 및 제3 레이저를 조사하여 제2 실링 영역(SA2)을 합착하는 단계(S24)를 포함한다.
이하, 도 25 내지 도 28를 도 24와 함께 참조하여 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법에 관하여 보다 상세히 후술된다.
본 실시 예에 따른 표시 기판(DS) 및 봉지 기판(ES) 각각에 정의된 실링 영역(SA)은 도 13에서 전술된 실링 영역(SA)의 구성과 동일하다. 즉, 본 실시 예에 따른 실링 영역(SA)은 전술된 제1 실링 영역(SA1) 및 제2 실링 영역(SA2)을 포함한다.
먼저, 도 25에 도시된 바와 같이, 표시 기판(DS) 및 봉지 기판(ES)을 제공한다. 본 실시 예에 따른 표시 기판(DS)을 제공하는 단계에서, 표시 기판(DS)의 회로층(DS_C)은 제2 실링 영역(SA2) 및 패드 영역(PD)까지 연장되어 형성될 수 있다.
봉지 기판(ES)의 제1 실링 영역(SA1)에 제1 레이저(LR1)를 조사한다(S21). 제1 레이저(LR1)에 의하여 봉지 기판(ES)의 제1 면(SS1) 상에 나노와이어(NW)가 형성될 수 있다.
이후, 도 26에 도시된 바와 같이, 봉지 기판(ES)의 제2 실링 영역(SA2)에 제2 접착 부재(SM2')를 배치한다(S22). 본 실시 예에서, 제2 접착 부재(SM2')는 글라스 분말 형태의 프릿(Frit)을 포함할 수 있다. 구체적으로, 제2 접착 부재(SM2')는 유기물 및 글라스 분말 형태의 프릿(Frit)이 혼합된 젤 상태의 페이스트 형태를 갖는다. 상기 글라스 분말은 유리에 가해지는 열을 급격하게 떨어뜨림에 따라 형성될 수 있다.
이후, 도 27에 도시된 바와 같이, 제1 실링 영역(SA1)에 제2 레이저(LR2)를 조사하고, 제2 실링 영역(SA2)에 제3 레이저(LR3)를 조사하여 봉지 기판(ES)과 표시 기판(DS)을 합착한다(S23, S24). 본 발은 제2 레이저(LR2)의 조사 단계와 제3 레이저(LR3)의 조사 단계의 선후 관계에 특별히 한정되지 않는다.
제2 레이저(LR2)가 조사됨에 따라, 제1 실링 영역(SA1)에 형성된 나노와이어(NW)의 적어도 일부와 표시 기판(DS)의 일부가 각각 용융 및 팽창되어 제1 봉지부(SM1)가 형성된다. 제2 레이저(LR2)의 구성은 도 15 내지 도 22에서 전술된 구성과 동일하여 설명을 생략한다.
본 실시 예에서, 제3 레이저(LR3)는 제2 접착 부재(SM2')에 열을 가하기 위하여 사용될 수 있다. 예시적으로, 제3 레이저(LR3)는 CW 레이저일 수 있다.
제3 레이저(LR3)가 조사됨에 따라, 제2 실링 영역(SA2)에 배치된 제2 접착 부재(SM2')의 상기 유기물이 공기 중으로 소멸되고, 프릿(Frit)을 포함하는 젤 상태의 페이스트는 경화되어 제2 봉지부(SM2)가 형성된다.
표시 기판(DS) 및 봉지 기판(ES)이 제1 봉지부(SM1) 및 제2 봉지부(SM2)에 의하여 합착된 모습은 도 28에 도시되었으며, 이는 도 14에 도시된 표시 모듈(DM-4)과 동일할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
최근 전면 표시장치의 구현을 위해, 표시장치의 데드 스페이스를 줄이는 방안이 다양하게 개발되고 있다. 다만, 표시장치의 데드 스페이스를 줄이기 위하여 외곽 접합부의 폭을 줄일 경우, 접합 강도가 저하되어 표시장치의 신뢰성이 떨어질 수 있다. 따라서, 데드 스페이스를 줄이면서도 표시장치 외곽 접합부의 접합 강도가 저하되지 않는 구조에 대한 본원 발명은 산업상 이용가능성이 높다.

Claims (36)

  1. 평면 상에서 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 모듈을 포함하고,
    상기 표시 모듈은,
    상기 표시 영역에 배치되는 복수의 화소들을 포함하고, 글라스 재질을 포함하는 표시 기판; 및
    상기 표시 기판과 대향하고, 글라스 재질을 포함하는 봉지 기판을 포함하고,
    상기 비표시 영역은 상기 표시 기판과 상기 봉지 기판이 결합되는 실링 영역을 포함하고,
    상기 실링 영역의 일부 영역의 폭은 약 50um 이상 110um 이하인 표시 장치.
  2. 제 1 항에 있어서,
    상기 표시 모듈은,
    상기 실링 영역에 배치되고, 상기 표시 기판 및 상기 봉지 기판을 결합하는 제1 봉지부를 더 포함하고,
    상기 제1 봉지부는 상기 표시 기판 및 상기 봉지 기판과 동일한 물질을 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 실링 영역에서 상기 제1 봉지부의 두께는 약 5um 이상 15um 이하인 표시 장치.
  4. 제 2 항에 있어서,
    단면 상에서 상기 실링 영역에 복수의 접합 영역들이 정의되고,
    상기 접합 영역에서 상기 표시 기판과 상기 제1 봉지부의 경계면 및 상기 봉지 기판과 상기 제1 봉지부의 경계면 각각은 불연속적인 표시 장치.
  5. 제 4 항에 있어서,
    상기 접합 영역들 각각은 단면 상에서 둥근 형상을 갖는 표시 장치.
  6. 제 2 항에 있어서,
    상기 표시 기판은,
    베이스층;
    상기 베이스층 상에 배치되고, 복수의 박막 트랜지스터들 및 복수의 배선들을 포함하는 회로층; 및
    상기 표시 영역과 중첩하는 상기 회로층 상에 배치되고, 상기 박막 트랜지스터들과 연결된 복수의 표시 소자들을 포함하는 표시층을 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 복수의 표시 소자들 각각은 유기 발광 소자인 표시 장치.
  8. 제 6 항에 있어서,
    상기 비표시 영역은,
    상기 표시 기판 상에 정의되고, 상기 봉지 기판과 비중첩하는 패드 영역을 더 포함하고,
    상기 봉지 기판에 의하여 상기 표시 기판의 상기 패드 영역이 노출되는 표시 장치.
  9. 제 8 항에 있어서,
    상기 실링 영역은,
    상기 비표시 영역의 가장자리 영역 중 상기 패드 영역과 인접한 영역을 제외한 나머지 영역으로 정의되는 제1 실링 영역; 및
    상기 패드 영역 및 상기 표시 영역 사이에 정의되고, 상기 제1 실링 영역과 연결되는 제2 실링 영역을 포함하고,
    상기 표시 모듈은,
    상기 제2 실링 영역과 중첩하는 상기 표시 기판 및 상기 봉지 기판 사이에 배치되는 제2 봉지부를 더 포함하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 제1 실링 영역의 폭은 상기 제2 실링 영역의 폭보다 작거나 같은 표시 장치.
  11. 제 9 항에 있어서,
    상기 회로층은 상기 제1 실링 영역을 제외한 상기 표시 기판 상의 영역에 전면적으로 배치되는 표시 장치.
  12. 제 1 항에 있어서,
    상기 표시 모듈은,
    상기 봉지 기판과 상기 표시 기판 사이에 배치되고, 복수의 입력 감지 전극들을 포함하는 입력 감지층을 더 포함하고,
    상기 입력 감지층은 평면 상에서 상기 실링 영역과 비중첩하는 표시 장치.
  13. 제 1 항에 있어서,
    상기 표시 모듈은,
    상기 봉지 기판 상에 배치되어 상기 봉지 기판을 사이에 두고 상기 표시 기판과 대향하고, 복수의 입력 감지 전극들을 포함하는 입력 감지층을 더 포함하는 표시 장치.
  14. 제 1 항에 있어서,
    상기 실링 영역에서의 상기 봉지 기판의 두께는 상기 표시 영역에서의 상기 봉지 기판의 두께보다 큰 표시 장치.
  15. 제 1 항에 있어서,
    상기 실링 영역의 상기 일부 영역에서 상기 표시 기판 및 봉지 기판 사이의 접합 강도는 약 18kgf 이상인 표시 장치.
  16. 각각이 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 기판 및 봉지 기판을 제공하는 단계;
    상기 비표시 영역의 일부 영역으로 정의되는 실링 영역과 중첩하는 상기 봉지 기판에 나노와이어를 형성하는 단계; 및
    상기 봉지 기판과 상기 표시 기판을 합착하는 단계를 포함하고,
    상기 나노와이어를 형성하는 단계는, 상기 실링 영역과 중첩하는 상기 봉지 기판에 극초단파 펄스 레이저인 제1 레이저를 조사하는 단계를 포함하고,
    상기 봉지 기판과 상기 표시 기판을 합착하는 단계는 상기 실링 영역과 중첩하는 상기 표시 기판에 극초단파 펄스 레이저인 제2 레이저를 조사하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 나노와이어를 형성하는 단계에서,
    상기 나노와이어는 서로 대향하는 상기 봉지 기판의 제1 면 및 제2 면 중 상기 표시 기판과 대향하는 상기 제1 면으로부터 돌출되도록 형성되는 표시 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 나노와이어를 형성하는 단계에서,
    상기 제1 레이저의 초점은 상기 봉지 기판의 상기 제1 면 상에 배치되는 표시 장치의 제조 방법.
  19. 제 17 항에 있어서,
    상기 나노와이어를 형성하는 단계에서,
    상기 나노와이어는 상기 봉지 기판에 상기 제1 레이저가 조사됨에 따라 상기 봉지 기판의 일부가 용융 및 팽창되어 형성되는 표시 장치의 제조 방법.
  20. 제 16 항에 있어서,
    상기 봉지 기판과 상기 표시 기판을 합착하는 단계에서,
    상기 제2 레이저의 초점은 상기 표시 기판의 내부에 배치되는 표시 장치의 제조 방법.
  21. 제 16 항에 있어서,
    상기 봉지 기판과 상기 표시 기판을 합착하는 단계에서,
    상기 봉지 기판 및 상기 표시 기판 사이에 제1 봉지부가 형성되고,
    상기 제1 봉지부는 상기 표시 기판에 상기 제2 레이저가 조사됨에 따라, 상기 표시 기판의 일부가 용융 및 팽창되어 상기 나노와이어와 혼합되어 형성되는 표시 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 제1 봉지부의 폭은 약 50um 이상 110um 이하인 표시 장치의 제조 방법.
  23. 제 21 항에 있어서,
    상기 제1 봉지부의 두께는 약 5um 이상 15um 이하인 표시 장치의 제조 방법.
  24. 제 16 항에 있어서,
    상기 제1 레이저의 출력 에너지는 상기 제2 레이저의 출력 에너지보다 큰 표시 장치의 제조 방법.
  25. 제 16 항에 있어서,
    상기 표시 기판을 제공하는 단계는,
    베이스층 상에 복수의 박막 트랜지스터들 및 복수의 배선들을 포함하는 회로층을 형성하는 단계; 및
    상기 표시 영역과 중첩하는 상기 회로층 상에 복수의 표시 소자들을 포함하는 표시층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  26. 제 25 항에 있어서,
    상기 표시 기판의 상기 비표시 영역은 상기 봉지 기판과 비중첩하는 패드 영역을 더 포함하고,
    상기 표시 기판과 상기 봉지 기판을 합착하는 단계에서,
    상기 봉지 기판에 의하여 상기 표시 기판의 상기 패드 영역이 노출되는 표시 장치의 제조 방법.
  27. 제 26 항에 있어서,
    상기 실링 영역은,
    상기 비표시 영역의 가장자리 영역 중 상기 패드 영역과 인접한 영역을 제외한 나머지 영역으로 정의되는 제1 실링 영역; 및
    상기 패드 영역 및 상기 표시 영역 사이에 정의되고, 상기 제1 실링 영역과 연결되는 제2 실링 영역을 포함하고,
    상기 나노와이어는 상기 제1 실링 영역 및 상기 제2 실링 영역 중 상기 제1 실링 영역에 형성되는 표시 장치의 제조 방법.
  28. 제 27 항에 있어서,
    상기 봉지 기판과 상기 표시 기판을 합착하는 단계는,
    상기 봉지 기판과 상기 표시 기판 사이의 상기 제2 실링 영역에 제2 접착 부재를 배치하는 단계; 및
    제3 레이저를 조사하여 제2 접착 부재에 열을 가하여 제2 봉지부를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  29. 제 28 항에 있어서,
    상기 제1 실링 영역의 폭은 상기 제2 실링 영역의 폭보다 작은 표시 장치의 제조 방법.
  30. 제 28 항에 있어서,
    상기 제3 레이저는 CW 레이저인 표시 장치의 제조 방법.
  31. 제 28 항에 있어서,
    상기 제2 접착 부재는 글라스 분말을 포함하는 표시 장치의 제조 방법.
  32. 제 16 항에 있어서,
    상기 봉지 기판의 상부 또는 하부에 복수의 입력 감지 전극들을 포함하는 입력 감지층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  33. 제 16 항에 있어서,
    상기 제1 레이저 및 상기 제2 레이저는 펨토초 레이저인 표시 장치의 제조 방법.
  34. 제 16 항에 있어서,
    상기 봉지 기판을 제공하는 단계에서,
    상기 봉지 기판 상의 표시 영역에 식각홈을 형성하는 단계를 포함하고,
    상기 식각홈은 서로 대향하는 상기 봉지 기판의 제1 면 및 제2 면 중 상기 표시 기판과 마주보는 상기 제1 면에 정의되는 표시 장치의 제조 방법.
  35. 제 16 항에 있어서,
    상기 봉지 기판과 상기 표시 기판을 합착하는 단계에서,
    상기 제2 레이저가 조사됨에 따라, 상기 실링 영역 상의 상기 봉지 기판 및 상기 표시 기판 사이에 복수의 접합부들이 형성되고,
    상기 접합부들 내에서 상기 나노와이어와 상기 표시 기판 사이의 경계면은 불연속적인 표시 장치의 제조 방법.
  36. 각각이 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 기판 및 봉지 기판을 제공하는 단계;
    상기 봉지 기판의 상기 비표시 영역의 일부 영역으로 정의되는 실링 영역에 극초단파 펄스 레이저인 제1 레이저를 조사하여 상기 봉지 기판의 일면 상에 나노와이어를 형성하는 단계; 및
    극초단파 펄스 레이저인 제2 레이저를 조사하여 상기 봉지 기판의 상기 나노와이어와 표시 기판을 합착하는 단계를 포함하고,
    상기 나노와이어를 형성하는 단계에서, 상기 제1 레이저의 초점은 상기 봉지 기판의 상기 일면 상에 배치되고,
    상기 봉지 기판 및 상기 표시 기판을 합착하는 단계에서, 상기 제2 레이저의 초점은 상기 표시 기판의 내부에 배치되는 표시 장치의 제조 방법.
PCT/KR2019/007795 2019-01-04 2019-06-27 표시 장치 및 이의 제조 방법 WO2020141670A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/420,633 US11700743B2 (en) 2019-01-04 2019-06-27 Display device and method for manufacturing the same
EP19906835.4A EP3907771A4 (en) 2019-01-04 2019-06-27 DISPLAY DEVICE AND METHOD OF MANUFACTURE THEREOF
JP2021538028A JP2022516873A (ja) 2019-01-04 2019-06-27 表示装置及びその製造方法
CN201980087786.6A CN113287213A (zh) 2019-01-04 2019-06-27 显示装置和用于制造该显示装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0000993 2019-01-04
KR1020190000993A KR20200085386A (ko) 2019-01-04 2019-01-04 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2020141670A1 true WO2020141670A1 (ko) 2020-07-09

Family

ID=71406573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/007795 WO2020141670A1 (ko) 2019-01-04 2019-06-27 표시 장치 및 이의 제조 방법

Country Status (6)

Country Link
US (1) US11700743B2 (ko)
EP (1) EP3907771A4 (ko)
JP (1) JP2022516873A (ko)
KR (1) KR20200085386A (ko)
CN (1) CN113287213A (ko)
WO (1) WO2020141670A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080023485A (ko) * 2006-09-11 2008-03-14 동우 화인켐 주식회사 유기 이엘 소자의 봉지 방법 및 유기 이엘 소자
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120119448A (ko) * 2011-04-21 2012-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101800285B1 (ko) * 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6389908B2 (ja) * 2011-08-26 2018-09-12 株式会社半導体エネルギー研究所 発光装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102381391B1 (ko) * 2015-04-16 2022-03-31 삼성디스플레이 주식회사 표시 장치
TWI317086B (en) * 2006-04-14 2009-11-11 Ritdisplay Corp Top-emitting organic led display having transparent touch panel
JP5522881B2 (ja) 2006-09-06 2014-06-18 イムラ アメリカ インコーポレイテッド 材料を接合するための方法
JP2008151969A (ja) * 2006-12-15 2008-07-03 Sharp Corp 液晶表示パネルおよびこれを備える電子機器並びに液晶表示パネルの製造方法
JP2011054477A (ja) * 2009-09-03 2011-03-17 Sharp Corp 有機エレクトロルミネッセンス表示装置、および有機エレクトロルミネッセンス表示装置の製造方法
JP5824809B2 (ja) * 2010-02-10 2015-12-02 日本電気硝子株式会社 シール材及びそれを用いたシール方法
JP2012104397A (ja) * 2010-11-11 2012-05-31 Sharp Corp 電気光学装置の製造方法及び電気光学装置
US10254786B2 (en) * 2012-12-07 2019-04-09 3M Innovative Properties Company Method of making transparent conductors on a substrate
US9842665B2 (en) * 2013-02-21 2017-12-12 Nlight, Inc. Optimization of high resolution digitally encoded laser scanners for fine feature marking
KR102069810B1 (ko) * 2013-04-16 2020-01-28 삼성디스플레이 주식회사 씰링부를 가지는 디스플레이 장치와, 이의 제조 방법
EP2994437A1 (en) * 2013-05-10 2016-03-16 Corning Incorporated Laser welding transparent glass sheets using low melting glass or thin absorbing films
JP2015013760A (ja) * 2013-07-03 2015-01-22 日本電気硝子株式会社 ガラス接合パッケージ用容器及びガラス接合パッケージ並びにそれらの製造方法
KR102135882B1 (ko) * 2013-07-22 2020-07-22 삼성디스플레이 주식회사 유기전계발광 표시장치
US20150209897A1 (en) * 2014-01-27 2015-07-30 Carestream Health, Inc. Polarized laser for patterning of silver nanowire transparent conductive films
KR102181237B1 (ko) * 2014-03-17 2020-11-23 삼성디스플레이 주식회사 디스플레이 장치
KR20160147833A (ko) 2014-04-21 2016-12-23 코닝 인코포레이티드 고 열팽창 유리 및 유리-세라믹의 레이저 용접
US20150305166A1 (en) * 2014-04-22 2015-10-22 Carestream Health, Inc. Laser patterning of dual sided transparent conductive films
US20160001496A1 (en) * 2014-07-01 2016-01-07 Preco, Inc. Methods and apparatus for the fabrication of pattern arrays in making touch sensor panels
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102352285B1 (ko) * 2014-10-10 2022-01-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102472238B1 (ko) * 2014-10-17 2022-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
JP2018501175A (ja) * 2014-10-31 2018-01-18 コーニング インコーポレイテッド レーザ溶接ガラスパッケージ及びその作製方法
KR102391920B1 (ko) * 2014-11-03 2022-04-28 엘지디스플레이 주식회사 유기발광 표시패널 및 그 제조 방법
KR102360092B1 (ko) * 2015-01-22 2022-02-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102362188B1 (ko) * 2015-01-28 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20160114803A (ko) * 2015-03-24 2016-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US20180218317A1 (en) 2015-03-25 2018-08-02 Joseph Marsh Ryan, III System and method for determining product movement using a sensor
CN106339116B (zh) * 2015-07-11 2023-07-14 宸新科技(厦门)有限公司 触控面板及其制作方法
KR102373615B1 (ko) * 2015-08-24 2022-03-15 삼성디스플레이 주식회사 윈도우 부재를 포함하는 표시장치 및 윈도우 부재의 제조방법
KR102627073B1 (ko) 2016-11-30 2024-01-19 삼성디스플레이 주식회사 백라이트 유닛, 표시 장치 및 표시 장치의 제조 방법
KR20180073349A (ko) * 2016-12-22 2018-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180083011A (ko) * 2017-01-11 2018-07-20 삼성디스플레이 주식회사 광원 유닛, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
WO2018158660A1 (ja) * 2017-03-03 2018-09-07 株式会社半導体エネルギー研究所 表示装置およびその作製方法
KR102354920B1 (ko) * 2017-06-30 2022-01-21 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 이의 제조방법
KR102400648B1 (ko) * 2017-08-18 2022-05-23 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN107500554A (zh) * 2017-08-24 2017-12-22 清华大学 一种超疏水透明玻璃及其制备方法
KR102421009B1 (ko) * 2018-01-02 2022-07-14 삼성디스플레이 주식회사 표시 장치
KR102451778B1 (ko) * 2018-02-20 2022-10-06 삼성디스플레이 주식회사 표시 장치
KR102547366B1 (ko) * 2018-03-23 2023-06-23 삼성디스플레이 주식회사 표시 장치
US11251224B2 (en) * 2018-10-31 2022-02-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR20200050321A (ko) 2018-10-31 2020-05-11 삼성디스플레이 주식회사 표시 장치 및 이를 제조하는 방법
KR20200061443A (ko) * 2018-11-23 2020-06-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080023485A (ko) * 2006-09-11 2008-03-14 동우 화인켐 주식회사 유기 이엘 소자의 봉지 방법 및 유기 이엘 소자
KR101800285B1 (ko) * 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120119448A (ko) * 2011-04-21 2012-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6389908B2 (ja) * 2011-08-26 2018-09-12 株式会社半導体エネルギー研究所 発光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3907771A4 *

Also Published As

Publication number Publication date
US20220123255A1 (en) 2022-04-21
TW202032785A (zh) 2020-09-01
KR20200085386A (ko) 2020-07-15
EP3907771A4 (en) 2022-08-31
EP3907771A1 (en) 2021-11-10
CN113287213A (zh) 2021-08-20
JP2022516873A (ja) 2022-03-03
US11700743B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
WO2020122492A1 (en) Display module, display apparatus including the same and method of manufacturing display module
WO2020004789A1 (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널의 제조 방법
WO2020054915A1 (ko) 표시 패널
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2018101539A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2018048019A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020226369A1 (en) Light emitting diode module
WO2020027418A9 (ko) 표시 패널 및 이의 제조 방법
WO2018056477A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021029615A1 (en) Display apparatus and manufacturing method thereof
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021060832A1 (en) Display apparatus and manufacturing method thereof
WO2020141651A1 (ko) 색변환 기판 및 표시 장치
WO2020027404A1 (ko) 표시 패널 및 이를 포함하는 전자 장치
WO2020122378A1 (ko) 표시 장치
WO2019198907A1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2020075933A1 (ko) 광원부 및 이를 포함하는 표시장치
WO2020122377A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2020060014A1 (ko) 표시 장치
WO2022030763A1 (ko) 표시 장치
WO2021145549A1 (ko) 표시모듈 및 이의 제조 방법
WO2020141670A1 (ko) 표시 장치 및 이의 제조 방법
WO2021071060A1 (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
WO2020159045A1 (ko) 표시 장치
WO2015119434A1 (en) Light emitting diode (led) array and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19906835

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021538028

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019906835

Country of ref document: EP

Effective date: 20210804