WO2021145549A1 - 표시모듈 및 이의 제조 방법 - Google Patents

표시모듈 및 이의 제조 방법 Download PDF

Info

Publication number
WO2021145549A1
WO2021145549A1 PCT/KR2020/016243 KR2020016243W WO2021145549A1 WO 2021145549 A1 WO2021145549 A1 WO 2021145549A1 KR 2020016243 W KR2020016243 W KR 2020016243W WO 2021145549 A1 WO2021145549 A1 WO 2021145549A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display panel
display module
area
display
Prior art date
Application number
PCT/KR2020/016243
Other languages
English (en)
French (fr)
Inventor
오노우에신야
이재균
정동진
조윤정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to EP20914731.3A priority Critical patent/EP4092772A4/en
Priority to US17/785,975 priority patent/US20230116734A1/en
Priority to CN202080093062.5A priority patent/CN114946044A/zh
Publication of WO2021145549A1 publication Critical patent/WO2021145549A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a display module and a method for manufacturing the same. More particularly, the present invention relates to a display device having improved durability and improved bending characteristics of a flexible substrate, and a method of manufacturing the same.
  • the flexible circuit board is provided in the form of directly mounting driving elements for displaying an image on the display device, or in the form of a tape carrier package (TCP) that connects the printed circuit board on which the driving elements are mounted to the display panel.
  • TCP tape carrier package
  • the flexible circuit board may be damaged due to the repeated bending action of circuit patterns formed on the flexible circuit board or cracks during the bending process or the tensile force generated during bending.
  • An object of the present invention is to provide a display module including a protective layer for effectively protecting a bending portion and a connecting portion.
  • Another object of the present invention is to provide a method of manufacturing a display module having improved reliability and durability by preventing defects occurring during the manufacturing process.
  • a display module includes a display panel including a flat area and a bending area extending from the flat area, and a protective layer disposed on one side of the display panel, wherein the protective layer is the display panel.
  • a base cured layer disposed on the panel, and a plasma treatment layer disposed on the base cured layer.
  • the protective layer may include an acrylic polymer or a thiol-based polymer.
  • the protective layer may include a monomer including a chain portion and a functional group portion.
  • the plasma treatment layer includes a first polymer chain and a second polymer chain formed by connecting the chain portions of the monomer, and at least one of the functional groups included in the first polymer chain is crosslinked to the second polymer chain.
  • the base cured layer may include a first base polymer chain and a second base polymer chain formed by connecting the chain portions of the monomer, and the first base polymer chain and the second base polymer chain may not be cross-linked.
  • the passivation layer may overlap the bending region.
  • the display panel may further include a region extending from the bending region and facing the flat region as the bending region is bent.
  • the display module according to an embodiment of the present invention may further include a circuit board connected to one end of the display panel, at least a portion of which is disposed to face the flat area of the display panel.
  • the protective layer may be disposed on a connection portion between the circuit board and the display panel.
  • the display panel may include a base layer, a circuit layer disposed on the base layer, a plurality of display devices disposed on the circuit layer and generating light, and an encapsulation layer covering the plurality of display devices. there is.
  • the display module according to an embodiment of the present invention may further include an input sensing layer disposed on the encapsulation layer.
  • a display module includes a display including a flat area, a bending area extending from the flat area, and an opposing area extending from the bending area and facing the flat area as the bending area is bent. a panel and a passivation layer disposed on the bending region, wherein the passivation layer comprises a plasma processing layer disposed on top of the passivation layer.
  • the display module includes a display panel including a flat region and a bending region extending from the flat region, the method comprising: providing a protective resin to one side of the display panel; , and applying plasma on the protective resin to form a protective layer having a plasma treatment layer formed thereon.
  • Forming the protective layer may include forming a preliminary protective layer by irradiating light on the protective resin, and forming the plasma processing layer by applying the plasma on the preliminary protective layer.
  • the plasma is applied to the protective resin, the cured base layer is disposed on the display panel, and the plasma is disposed on the cured base layer and is formed on the surface of the protective layer.
  • a treatment layer can be formed.
  • the protection resin may be provided on the bending region of the display panel.
  • a circuit board may be connected to one end of the display panel, and in the step of providing the protection resin, the protection resin may be provided to a connection portion between the display panel and the circuit board.
  • the protective resin may include an acrylic monomer or a thiol-based monomer.
  • the protective resin may include a monomer including a chain portion and a functional group portion.
  • the plasma treatment layer includes a first polymer chain and a second polymer chain formed by connecting the chain portions of the monomer, and in the step of applying the plasma, at least one of the functional groups included in the first polymer chain is the first 2 It can be crosslinked to the polymer chain.
  • the providing of the protective resin and the forming of the protective layer may be performed while the display module is flat.
  • the method of manufacturing a display module according to an embodiment of the present invention may further include bending the display module after forming the protective layer.
  • defects may be prevented from occurring in the cover resin disposed on the bending portion and the connecting portion due to the uncured monomer, thereby effectively maintaining the bending characteristics of the display module and improving durability.
  • FIG. 1 is a combined perspective view of a display device according to an embodiment of the present invention.
  • FIG. 2 is an exploded perspective view of a display device according to an exemplary embodiment.
  • FIG 3 is a perspective view of a display module according to an embodiment of the present invention.
  • FIG. 4 is a perspective view illustrating a state in which a part of the display module shown in FIG. 3 is bent.
  • 5A and 5B are cross-sectional views of a display module according to an embodiment of the present invention.
  • 6A is a cross-sectional view schematically illustrating a protective layer included in a display module according to an embodiment of the present invention.
  • 6B and 6C are schematic diagrams schematically showing some components of a protective layer according to an embodiment of the present invention.
  • FIG. 7 is a plan view of a display module according to an embodiment of the present invention.
  • FIGS. 8A and 8B are cross-sectional views of a display module according to an embodiment of the present invention.
  • FIG. 9 is an equivalent circuit diagram of a pixel according to an embodiment of the present invention.
  • FIG. 10 is a flowchart illustrating steps of a method for manufacturing a display module according to an embodiment of the present invention.
  • 11A to 11E are cross-sectional views sequentially illustrating each step of a method of manufacturing a display module according to an embodiment of the present invention.
  • 12A and 12B are cross-sectional views schematically illustrating some configurations of a method for manufacturing a display module according to an embodiment of the present invention.
  • FIGS. 13A and 13B are cross-sectional views illustrating some steps of a method of manufacturing a display module according to an embodiment of the present invention.
  • first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.
  • the singular expression includes the plural expression unless the context clearly dictates otherwise.
  • the configuration of B is directly disposed on the configuration of A
  • a separate adhesive layer and an adhesive member are not disposed between the configuration of A and the configuration of B.
  • FIG. 1 is a combined perspective view of a display device according to an embodiment of the present invention.
  • 2 is an exploded perspective view of a display device according to an exemplary embodiment.
  • the display device EA may be a device activated according to an electrical signal.
  • the display device EA may include various embodiments.
  • the display device EA includes large electronic devices such as televisions, monitors, or external billboards, as well as small and medium-sized devices such as personal computers, notebook computers, personal digital terminals, car navigation units, game consoles, portable electronic devices, and cameras. It may also be used for electronic devices and the like. In addition, these are merely presented as examples, and may be employed in other electronic devices without departing from the concept of the present invention.
  • the display device EA is exemplarily shown as a smart phone.
  • the display device EA may display the image IM in the third direction DR3 on the display surface FS parallel to each of the first and second directions DR1 and DR2 .
  • the image IM may include a still image as well as a dynamic image.
  • a watch window and icons are illustrated as an example of the image IM.
  • the display surface FS on which the image IM is displayed may correspond to the front surface of the display device EA, and may correspond to the front surface of the window WP.
  • the front (or front) and the back (or lower) of each member are defined based on the direction in which the image IM is displayed.
  • the front surface and the rear surface may face each other in the third direction DR3 , and the normal directions of the front surface and the rear surface may be parallel to the third direction DR3 .
  • the directions indicated by the first to third directions DR1 , DR3 , and DR3 are relative concepts and may be converted into other directions.
  • directions indicated by the first to third directions DR1 , DR2 , and DR3 are denoted by the same reference numerals and indicating the same directions.
  • “on a plane” may mean when viewed from the third direction DR3.
  • the display device EA may include a window WP, a display module DM, and a housing HU.
  • the window WP and the housing HU are combined to form an exterior of the display device EA.
  • the window WP may include an optically transparent insulating material.
  • the window WP may include glass or plastic.
  • the window WP may have a multi-layer structure or a single-layer structure.
  • the window WP may include a plurality of plastic films bonded with an adhesive, or a glass substrate and a plastic film bonded with an adhesive.
  • the front surface FS of the window WP defines the front surface of the display device EA.
  • the transmission area TA may be an optically transparent area.
  • the transmission area TA may be an area having a visible light transmittance of about 90% or more.
  • the bezel area BZA may be an area having relatively low light transmittance compared to the transmission area TA.
  • the bezel area BZA defines the shape of the transmission area TA.
  • the bezel area BZA may be adjacent to the transmission area TA and may surround the transmission area TA.
  • the bezel area BZA may have a predetermined color.
  • the bezel area BZA may cover the peripheral area NAA of the display module DM to block the peripheral area NAA from being viewed from the outside. Meanwhile, this is illustrated by way of example, and in the window WP according to an embodiment of the present invention, the bezel area BZA may be omitted.
  • an anti-reflection layer RPP (refer to FIG. 9A ) may be disposed between the window and the display module DM.
  • the anti-reflection layer reduces the reflectance of external light incident from the upper side of the window WP.
  • the anti-reflection layer may be omitted or may be included in the display module DM.
  • an adhesive layer may be further disposed between the window and the display module DM.
  • the adhesive layer may be an organic adhesive layer such as an optically clear adhesive film (OCA) or an optically clear resin (OCR) or a pressure sensitive adhesive film (PSA).
  • OCA optically clear adhesive film
  • OCR optically clear resin
  • PSA pressure sensitive adhesive film
  • the organic adhesive layer may include an adhesive material such as polyurethane, polyacrylic, polyester, polyepoxy, or polyvinyl acetate.
  • the adhesive layer may be an optically transparent adhesive film.
  • the display module DM may display the image IM and detect an external input.
  • the external input may include various types of inputs provided from the outside of the display module DM.
  • the external input may be provided in various forms.
  • the external input may include an external input (eg, hovering) applied close to the display module DM or adjacent to a predetermined distance as well as contact by a part of the user's body, such as a user's hand.
  • an external input eg, hovering
  • it may have various forms such as force, pressure, light, and the like, and is not limited to any one embodiment.
  • the display module DM includes a front surface IS including an active area AA and a peripheral area NAA.
  • the active area AA may be an area activated according to an electrical signal.
  • the active area AA may be an area in which the image IM is displayed and may be an area in which an external input is sensed at the same time.
  • the transmission area TA overlaps at least the active area AA.
  • the transmission area TA overlaps the entire surface or at least a portion of the active area AA. Accordingly, the user may recognize the image IM through the transmission area TA or may provide an external input.
  • this is illustrated by way of example, and an area in which the image IM is displayed and an area in which an external input is sensed may be separated from each other in the active area AA, and the embodiment is not limited thereto.
  • the peripheral area NAA may be an area covered by the bezel area BZA.
  • the peripheral area NAA is adjacent to the active area AA.
  • the peripheral area NAA may surround the active area AA.
  • a driving circuit or a driving line for driving the active area AA may be disposed in the peripheral area NAA.
  • the display module DM includes a display panel DP and a circuit board DC.
  • the display panel DP may be configured to substantially generate the image IM.
  • the image IM generated by the display panel DP is externally recognized by the user through the transparent area TA.
  • the active area AA and the peripheral area NAA of the display module DM may refer to the active area AA and the peripheral area NAA of the display panel DP. That is, the display panel DP may include the front surface IS including the active area AA and the peripheral area NAA.
  • the housing HU is coupled to the window WP.
  • the housing HU is coupled to the window WP to provide a predetermined internal space.
  • the housing HU may include a plurality of sidewall portions, and the plurality of sidewall portions and the window WP of the housing HU may provide a predetermined internal space.
  • the display module DM may be accommodated in the internal space.
  • the housing HU may include a material having a relatively high rigidity.
  • the housing HU may include a plurality of frames and/or plates made of glass, plastic, metal, or a combination thereof.
  • the housing HU may stably protect the components of the display device EA accommodated in the internal space from external impact.
  • FIG. 3 is a perspective view of a display module according to an embodiment of the present invention
  • FIG. 4 is a perspective view showing a bent state of a part of the display module shown in FIG. 3 .
  • the display module DM according to an embodiment of the present invention has a long side in a first direction DR1 and a short side in a second direction DR2 perpendicular to the first direction DR1. has a rectangular shape with This specifies the shape of the display module DM as an example for convenience of description, and the present invention is not particularly limited to the shape of the display module DM.
  • the display module DM may display an image IM (refer to FIG. 1 ) through the display surface IS.
  • the display surface IS is parallel to a surface defined by the first direction DR1 and the second direction DR2 .
  • the third direction DR3 indicates the normal direction of the display surface IS, that is, the thickness direction of the display module DM.
  • the display surface IS includes an active area AA on which the image IM is displayed and a peripheral area NAA adjacent to the active area AA.
  • the active area AA is defined in the central area of the display module DM.
  • the peripheral area NAA is an area where the image IM is not displayed.
  • the peripheral area NAA is defined to surround the active area AA on the display surface IS.
  • the active area AA may be an area in which the pixel PX is disposed, and the peripheral area NAA may be an area in which the pixel PX is not disposed.
  • the display module DM includes a display panel DP and a circuit board DC.
  • the display panel DP displays the image IM.
  • the display surface IS may be defined on the upper surface of the display panel DP.
  • a plurality of areas NBA1 , BA and NBA2 arranged in the first direction DR1 on a plane may be defined in the display panel DP.
  • Each of the plurality of areas NBA1 , BA , and NBA2 is defined according to an operation shape of the display panel DP.
  • a first area NBA1 , a second area NBA2 , and a third area BA between the first area NBA1 and the second area NBA2 are defined in the display module DM on a plane view.
  • the first area NBA1 includes the active area AA and overlaps a portion of the peripheral area NAA.
  • the first area NBA1 is not bent.
  • the second area NBA2 is defined at one side of the display panel DP in the first direction DR1 .
  • the second area NBA2 overlaps another part of the peripheral area NAA.
  • the second area NBA2 is not bent.
  • a circuit board DC which will be described later, may be connected to the second area NBA2 .
  • the third area BA is an area bent about the bending axis BX parallel to the second direction DR2 and substantially forms a curvature.
  • the first area NBA1 , the second area NBA2 , and the third area BA are referred to as a flat area NBA1 , an opposing area NBA2 , and a bending area BA, respectively.
  • a portion of the display module DM corresponding to the opposing area NBA2 is a display module corresponding to the flat area NBA1 .
  • (DM) may be disposed under a portion of the. That is, the opposing area NBA2 may overlap a partial area of the flat area NBA1 on a plane.
  • a width of the flat area NBA1 in the first direction DR1 may be different from a width of the opposite area NBA2 in the first direction DR1 .
  • the width of the flat area NBA1 in the first direction DR1 may be greater than the width of the opposite area NBA2 in the first direction DR1 . Accordingly, when the display module DM is bent, the opposing area NBA2 may not be viewed by the flat area NBA1 .
  • the circuit board DC is connected to one side of the display panel DP in the first direction DR1 . That is, the circuit board DC is connected to the flat area NBA1 of the display panel DP.
  • the circuit board DC may include a flexible film CB and a driving circuit DV.
  • the flexible film CB is coupled to the flat area NBA1 of the display panel DP.
  • the flexible film CB may be electrically connected to the display module DM through an adhesive member (not shown).
  • the adhesive member may be a transparent adhesive or an anisotropic conductive film.
  • the driving circuit DV may be mounted on the flexible film CB.
  • the driving circuit DV is electrically connected to the flexible film CB through circuit wires (not shown) included in the flexible film CB.
  • the flexible film CB electrically connects the driving circuit DV and the display panel DP, and the driving circuit DV generates an electrical signal to be provided to the display panel DP or is provided from the display panel DP. It can process electrical signals.
  • the display module DM may include at least the bending portion protective layer BPL overlapping the bending area BA.
  • BPL bending portion protective layer
  • 5A is a cross-sectional view of a portion of a display device according to an exemplary embodiment.
  • 5B is a cross-sectional view of a portion of a display device according to another exemplary embodiment of the present invention.
  • 5A and 5B illustrate cross-sections of a display module according to an embodiment of the present invention.
  • the display module DM may include a display panel DP, an anti-reflection layer RPP, protective films PF1 and PF2, a support panel SPP, and a circuit board DC. there is.
  • the display panel DP is a flexible display panel and may be, for example, an organic light emitting display panel.
  • an input sensing unit ISP, see FIG. 8A
  • driving of the input sensing unit ISP may be controlled without a separate circuit board.
  • the antireflection layer may include a polarizing film and/or a retardation film.
  • the number of phase delay films and the length of the phase delay ( ⁇ /4 or ⁇ /2) of the phase delay film may be determined according to the operation principle of the antireflection layer (RPP).
  • the anti-reflection layer RPP may include color filters.
  • the protective films PF1 and PF2 are disposed on the rear surface of the display panel DP.
  • the protective film PF may include a first protective film PF1 and a second protective film PF2 spaced apart from each other.
  • the first protective film PF1 is disposed to correspond to the flat area NBA1 of FIG. 4 of the display panel DP
  • the second protective film PF2 is disposed in the opposite area NBA2 of FIG. 4 of the display panel DP. may be arranged in correspondence to
  • the protective films PF1 and PF2 may include a plastic film as a base layer.
  • Protective films (PF1, PF2) include polyethersulfone (PES, polyethersulphone), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalate ( PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS, polyphenylene sulfide), polyarylate (polyallylate), polyimide (PI, polyimide), polycarbonate (PC, polycabonate), poly(aryleneether sulfone) ) and a plastic film comprising any one selected from the group consisting of combinations thereof.
  • PES polyethersulfone
  • PAR polyacrylate
  • PEI polyetherimide
  • PEN polyethylene naphthalate
  • PEN polyethyelenen napthalate
  • PET poly
  • the material constituting the protective films PF1 and PF2 is not limited to plastic resins, and may include an organic/inorganic composite material.
  • the protective films PF1 and PF2 may include a porous organic layer and an inorganic material filled in pores of the organic layer.
  • the support panel SPP is disposed on the rear surface of the protective films PF1 and PF2 to support the display panel DP and the protective film PF.
  • the support panel SPP may be a metal plate having a rigidity greater than or equal to a standard.
  • the support panel SPP may be a stainless steel plate.
  • the support panel SPP may have a black color to block external light incident on the display panel DP.
  • the circuit board DC may be connected to one end of the display panel DP to generate an electrical signal to be provided to the display panel DP or to process an electrical signal provided from the display panel DP.
  • one circuit board DC is connected to the display panel DP by way of example, but the present invention is not limited thereto.
  • Substrates may be connected.
  • a plurality of passive elements and active elements may be mounted on the additional circuit board.
  • the additional circuit board may be electrically connected to the motherboard of the display device through an electronic component connector.
  • a separately provided anti-reflection layer (RPP) is exemplarily illustrated, but the anti-reflection layer (RPP) may be omitted.
  • the anti-reflection layer RPP may be integrated into the display panel DP through a continuous process.
  • the color filters disposed on the encapsulation layer (ECL, see FIG. 8A ) may function as an anti-reflection layer (RPP).
  • the protective film PF may be omitted.
  • a first adhesive member AM1 to a fifth adhesive member AM5 may be disposed between each of the above-described components.
  • Each of the first adhesive member AM1 to the fifth adhesive member AM5 is a pressure sensitive adhesive film (PSA), an optically clear adhesive film (OCA), or an optically transparent adhesive resin (OCR, optically Clear Resin).
  • the first adhesive member AM1 to the fifth adhesive member AM5 may include a photocurable adhesive material or a thermosetting adhesive material, and the material thereof is not particularly limited. Also, some of the first to fifth adhesive members AM1 to AM5 may be omitted.
  • the display module DM includes a protective layer PTL disposed on one side of the display panel DP.
  • the protective layer PTL may include a bending portion protective layer BPL and a connection portion protective layer CPL.
  • the display module DM is bent about the bending axis BX and may include a bending portion protective layer BPL disposed in the bending area BA (refer to FIG. 4 ) of the display panel DP. More than 70% of the total area of the bending portion protective layer BPL may be disposed in the bending area BA. A portion of the bending portion protective layer BPL may also overlap the flat area NBA and the opposing area FA. The bending portion protective layer BPL may be disposed in the bending area BA to reduce stress generated as the display module DM is bent. The bending portion protective layer BPL may generate a neutral plane of the bending area BA defined during bending adjacent to the circuit layer ML-D (refer to FIG. 8A ) of the display panel DP.
  • the display module DM may include a connection part protection layer CPL disposed on a connection part where the display panel DP and the circuit board DC are connected.
  • the connection part protection layer CPL is disposed at a boundary where the display panel DP and the circuit board DC are connected, and may contact one side of the display panel DP and one side of the circuit board DC.
  • the connection part protective layer (CPL) prevents moisture and oxygen from penetrating and prevents corrosion of the pad part disposed on the connection part, and reinforces the connection strength between the display panel DP and the circuit board DC. It can perform the function of securing reliability.
  • the protective layer (PTL) includes a polymer resin.
  • the protective layer (PTL) may include an acrylic polymer or a thiol-based polymer.
  • the protective layer (PTL) may include a monomer including a chain portion and a functional group portion, and may include a polymer formed as the monomer is cured.
  • the protective layer (PTL) may include a plurality of polymer chains formed by connecting chain portions of monomers.
  • the display module DM' includes a display panel DP', a flexible circuit board FPCB, an anti-reflection layer RPP, a protective film PF1', and a circuit board DC. can do.
  • the display panel DP' may include a display substrate AP and an encapsulation substrate EP.
  • the display panel DP' may be an organic light emitting display panel.
  • the protective film PF1' may be disposed on the rear surface of the display panel DP' to protect the display panel DP' from physical impact.
  • the same description as described with reference to FIG. 5A may be applied to the anti-reflection layer RPP, the display panel DP', the protective film PF1', and the circuit board DC.
  • the flexible circuit board FPCB may include a plurality of signal wires.
  • the flexible circuit board FPCB may be connected to the display panel DP, and the display panel DP and the flexible circuit board FPCB may be electrically connected to each other by a plurality of signal wires included in the flexible circuit board FPCB. .
  • the flexible circuit board FPCB may be bent about the bending axis BX'.
  • the display module DM may include a protective layer disposed on one side of the display panel DP, that is, a connection part protective layer CPL-1 disposed on a connection part between the display panel DP and the flexible circuit board FPCB. there is.
  • the connection part protective layer CPL-1 is disposed on one side of the display panel DP and disposed on a boundary where the flexible circuit board FPCB is connected to prevent moisture and oxygen from penetrating into the display panel DP. And it is possible to prevent corrosion of components included in the flexible circuit board (FPCB).
  • the connection part protection layer CPL-1 may perform a function of reinforcing connection strength between the display panel DP and the flexible circuit board FPCB and securing connection reliability.
  • the display module DM may further include a heat dissipation member HRL that absorbs heat generated from the circuit board DC and then distributes the heat to the outside on a plane.
  • the heat dissipation member HRL is disposed under the protective film PF1 ′, and the heat dissipation member HRL may include a layer or material having a thermal conductivity of 200 W/mK or more.
  • the heat dissipation member HRL may include a metal layer.
  • the metal layer may include copper, gold, silver, or aluminum.
  • the material of the heat dissipation member HRL is not limited thereto.
  • the heat dissipation member HRL may include a graphite layer instead of a metal layer.
  • a first adhesive member AM1' to a fourth adhesive member AM' may be disposed between each of the above-described components.
  • the same description as described with reference to FIG. 5A may be applied.
  • 6A is a cross-sectional view schematically illustrating a protective layer included in a display device according to an exemplary embodiment.
  • 6B and 6C are schematic diagrams schematically showing some components of a protective layer according to an embodiment of the present invention. 6B and 6C schematically show the bond-crosslinking relationship between the polymer of the plasma treatment layer (PLL) and the cured base layer (CRL) of the protective layer (PTL).
  • PLL plasma treatment layer
  • CTL cured base layer
  • the protective layer (PTL) includes a plasma processing layer (PLL) and a cured base layer (CRL).
  • the protective layer PTL is disposed on one side of the display panels DP and DP', and the plasma processing layer PLL is disposed on the top of the protective layer PTL. It may be a layer that becomes In an embodiment, when the protective layer PTL is the bending portion protective layer BPL, the base cured layer CRL is disposed adjacent to the display panel DP, and the plasma treatment layer PLL is the base cured layer. It may be a layer disposed on the (CRL) and exposed to the outermost layer.
  • the protective layer (PTL) is the connection part protective layers (CPL, CPL-1)
  • the cured base layer (CRL) is disposed adjacent to the circuit board (DC) or the flexible circuit board (FPCB)
  • the treatment layer (PLL) may be a layer disposed on the cured base layer (CRL) and exposed to the outermost layer.
  • the protective layer (PTL) may include a plurality of polymer chains formed by crosslinking the chain portions of the monomer including the chain portion and the functional group portion.
  • the functional group may include an acrylate group or a thiol group.
  • the plasma treatment layer (PLL) includes a first polymer chain (PC1) including a first chain portion (CHB1) and a first functional group portion (FB1), a second chain portion (CHB2) and a second functional group portion ( It may include a second polymer chain (PC2) including FB2), and a third polymer chain (PC3) including a third chain portion (CHB3) and a third functional group portion (FB3).
  • the cured base layer includes a first base polymer chain (PC1-1) including a first base chain part (CHB1-1) and a first base functional group part (FB1-1), and a second base chain part (CHB2) -1) and a second base polymer chain (PC2-1) including a second base functional group (FB2-1).
  • the plasma treatment layer (PLL) may be a layer in which additional crosslinking occurs between polymer chains included in the protective layer (PTL) by plasma treatment. More specifically, at least one of the functional groups included in the plurality of polymer chains included in the plasma treatment layer (PLL) may be formed with an adjacent functional group or additional cross-linking with other polymer chains. As shown in FIG. 6B , the plasma treatment layer (PLL) includes a first polymer chain (PC1), a second polymer chain (PC2), and a third polymer chain (PC3), and monomers are prepared by a curing process.
  • PC1 polymer chain
  • PC2 second polymer chain
  • PC3 third polymer chain
  • the functional group portion (FB1) included in one polymer chain (PC1) is crosslinked to another polymer chain (PC2) Crosslinking (ADB1), additional crosslinking (ADB2) in which adjacent functional groups (FB1) included in one polymer chain (PC1) are crosslinked with each other, and a plurality of functional groups included in one polymer chain (PC2) (FB2) ) may be formed by additional crosslinking (ADB3-1, ADB3-2) in a form in which a plurality of crosslinks are crosslinked to other polymer chains (PC3).
  • the plasma treatment layer (PLL) may be a layer having a higher modulus of elasticity than the base cured layer (CRL) through the additional crosslinks (ADB1, ADB2, ADB3-1, ADB3-2) formed between the polymer chains.
  • the cured base layer (CRL) may be a layer in which chain portions of monomers are crosslinked with each other through photocuring.
  • the cured base layer (CRL) includes a first base polymer chain (PC1-1) and a second base polymer chain (PC2-1), and a first base polymer chain (PC1-1) and a second base polymer chain (PC2) -1) may not have additional cross-links formed between them.
  • a display module includes a protective layer formed through a polymer resin in a bending region in which the display panel is bent or a connection portion where the display panel and the circuit board are connected, and the outermost portion of the protective layer is subjected to plasma treatment.
  • the formed plasma treatment layer is disposed.
  • FIG. 7 is a plan view of a display module according to an embodiment of the present invention.
  • the display panel DP includes a display area DA and a non-display area NDA on a plane view.
  • the display area DA may correspond to the active area AA illustrated in FIGS. 3 and 4 .
  • the non-display area NDA may correspond to the peripheral area NAA illustrated in FIGS. 3 and 4 .
  • the non-display area NDA may be defined along the edge of the display area DA to surround the display area DA.
  • the non-display area NDA includes a first non-display area NDA1 and a second non-display area NDA2 .
  • the first non-display area NDA1 is disposed to surround the display area DA.
  • Conductive patterns CP1 and CP2 to be described later may be disposed in the first non-display area NDA1 .
  • the first non-display area NDA1 and the display area DA may entirely overlap the flat area NBA1.
  • the second non-display area NDA2 is defined adjacent to one side of the first non-display area NDA1 in the first direction DR1 .
  • the second non-display area NDA2 includes a wiring area NDA-CL and a panel pad area NDA-PDA.
  • the wiring area NDA-CL overlaps the bending area BA.
  • the wiring area NDA-CL is illustrated to be the same as the bending area BA in FIG. 7 , in another embodiment of the present invention, the wiring area NDA-CL is larger than the bending area BA on the display panel DP. can be broadly defined.
  • the panel pad area NDA-PDA is defined at one side of the second non-display area NDA2 in the first direction DR1 .
  • the panel pad area NDA-PDA overlaps the opposing area NBA2.
  • the display panel DP includes a plurality of conductive patterns CP1 and CP2, a plurality of signal lines DL, GL, PL, SL1, and SL2, a plurality of panel pads DP-PD, and a plurality of pixels. These include (PX).
  • the pixels PX are disposed in the display area DA.
  • Each of the pixels PX includes an organic light emitting diode and a pixel driving circuit connected thereto.
  • the signal lines DL, GL, PL, SL1, SL2, the plurality of conductive patterns CP1 and CP2, the plurality of panel pads DP-PD, and the pixel driving circuit are formed in the circuit layer CL shown in FIG. 4 . ) can be included.
  • the signal lines DL, GL, PL, SL1, and SL2 are formed over the entire area DA and NDA of the display panel DP.
  • the signal lines DL, GL, PL, SL1, and SL2 are the scan lines GL, data lines DL, power line PL, first signal line SL1 and second signal line SL2.
  • the scan lines GL are respectively connected to the corresponding pixel PX of the pixels PX, and the data lines DL are respectively connected to the corresponding pixel PX of the pixels PX.
  • the power line PL is connected to the pixels PX.
  • the first signal line SL1 is connected to the first conductive pattern CP1
  • the second signal line SL2 is connected to the second conductive pattern CP2 .
  • the conductive patterns CP1 and CP2 are disposed in the first non-display area NDA1.
  • the conductive patterns CP1 and CP2 include a first conductive pattern CP1 and a second conductive pattern CP2.
  • the first conductive pattern CP1 and the second conductive pattern CP2 are insulated from each other.
  • the first conductive pattern CP1 and the second conductive pattern CP2 are disposed to be spaced apart from each other on the first non-display area NDA, but in another embodiment of the present invention,
  • the first conductive pattern CP1 and the second conductive pattern CP2 may be disposed on different layers. In this case, the first conductive pattern CP1 and the second conductive pattern CP2 may be disposed to overlap each other on a plane.
  • the first conductive pattern CP1 may be connected to the power lines PL extending from the display area DA.
  • the power lines PL may be connected to the single first conductive pattern CP1 to provide the first power voltage ELVDD ( FIG. 9 ) of the same potential to each of the pixels PX.
  • the second conductive pattern CP2 is connected to the organic light emitting diode OLED to provide a second power signal.
  • the second conductive pattern CP2 may provide the second power supply voltage ELVSS ( FIG. 9 ) of substantially the same potential to each of the pixels PX.
  • the plurality of panel pads DP-PD are disposed in the panel pad area NDA-PDA.
  • the plurality of panel pads DP-PD include a first signal pad PD1 , a second signal pad PD2 , and a plurality of display signal pads DPD.
  • the first signal pad PD1 is connected to the first signal line SL1 .
  • the second signal pad PD2 is connected to the second signal line SL2 .
  • the display signal pads DPD are connected to the corresponding data lines DL.
  • the signal lines DL, GL, and PL connected to the pixel PX constitute most of the signal lines DL, GL, PL, SL1, and SL2.
  • the signal lines DL, GL, and PL connected to the pixel PX are connected to the transistors T1 to T7 ( FIG. 9 ) of the pixel PX.
  • the signal lines DL, GL, and PL connected to the pixel PX may have a single/multilayer structure, may have a single body, or may include two or more parts. The two or more parts may be disposed on different layers, and may be connected to each other through a contact hole passing through an insulating layer disposed between the two or more parts.
  • a circuit board DC electrically connected to the display panel DP is additionally illustrated.
  • the flexible film CB of the circuit board DC may include substrate pads DC-PD electrically connected to the display panel DP.
  • An area in which the substrate pads DC-PD is disposed is defined as a substrate pad area DC-PDA, and the substrate pad area DC-PDA corresponds to the panel pad area NDA-PDA of the display panel DP.
  • the substrate pad area (DC-PDA) and the panel pad area (NDA-PDA) are electrically connected through an anisotropic conductive film (ACF), etc., or are electrically connected to the substrate pad area (DC-PDA) through ultrasonic bonding, etc.
  • ACF anisotropic conductive film
  • the pads disposed in the panel pad area NDA-PDA may be directly connected to each other.
  • the flexible film CB may further include signal lines (not shown) connecting the substrate pads DC-PD and the driving circuit DV.
  • the driving circuit DV disposed on the circuit board DC may be directly mounted on the display panel DP.
  • FIG. 8A is a cross-sectional view of a display module according to an embodiment of the present invention.
  • the display module DM may include a display panel DP and an input sensing unit ISP.
  • the input sensing unit ISP may also be referred to as an input sensing layer.
  • the display panel DP may include a first substrate BS1 , a circuit layer ML-D, a display device layer EML, and an encapsulation layer ECL.
  • the input sensing unit ISP may include a base layer ECL and a sensing circuit layer ML-T.
  • the encapsulation layer ECL of the display panel DP and the base layer ECL of the input sensing unit ISP may have the same configuration.
  • the display panel DP-1 and the input sensing unit ISP-1 may be formed in a continuous process. That is, the sensing circuit layer ML-T may be directly formed on the encapsulation layer ECL.
  • the sensing circuit layer ML-T may include a plurality of insulating layers and a plurality of conductive layers.
  • the plurality of conductive layers may constitute a sensing electrode sensing an external input, a sensing line connected to the sensing electrode, and a sensing pad connected to the sensing line.
  • the display panel DP may be a light emitting display panel, and is not particularly limited.
  • the display panel DP may be an organic light emitting display panel or a quantum dot light emitting display panel.
  • the first substrate BS1 may be a silicon substrate, a plastic substrate, a glass substrate, an insulating film, or a laminate structure including a plurality of insulating layers.
  • the first substrate BS1 may be a display substrate on which a circuit layer and a display layer are disposed.
  • the circuit layer ML-D may be disposed on the first substrate BS1 .
  • the circuit layer ML-D may include a plurality of insulating layers, a plurality of conductive layers, and a semiconductor layer.
  • the plurality of conductive layers of the circuit layer ML-D may constitute signal lines or a control circuit of a pixel.
  • the display device layer EML may be disposed on the circuit layer ML-D.
  • the display element layer EML may be a layer that generates light or controls transmittance of light.
  • the display element layer EML of the organic light emitting display panel may include an organic light emitting material.
  • the display element layer EML of the quantum dot light emitting display panel may include at least one of a quantum dot and a quantum rod.
  • the display element layer EML of the liquid crystal display panel may include a liquid crystal layer.
  • FIG. 8B is a cross-sectional view of a display device according to an exemplary embodiment.
  • DM-1 may include a display panel DP-1, an input sensing unit ISP-1, and a coupling member SLM.
  • the display panel DP-1 may include a first substrate BS1, a circuit layer ML-D, and a display element layer EML.
  • the input sensing unit ISP may include a second substrate BS2 and a sensing circuit layer ML-T.
  • Each of the first substrate BS1 and the second substrate BS2 may be a silicon substrate, a plastic substrate, a glass substrate, an insulating film, or a laminate structure including a plurality of insulating layers.
  • the first substrate BS1 may be a display substrate on which a circuit layer and a display layer are disposed.
  • the second substrate BS2 may be disposed on the display device layer EML.
  • the second substrate BS2 may be an encapsulation substrate that encapsulates the display panel DP-1.
  • a predetermined space may be defined between the second substrate BS2 and the display device layer EML.
  • the space may be filled with air or an inert gas. Further, in an embodiment of the present invention, the space may be filled with a filler such as a silicone-based polymer, an epoxy-based resin, or an acrylic-based resin.
  • the present invention is not limited thereto, and a space is not defined between the display element layer EML and the second substrate BS2 , and the display element layer EML and the second substrate BS2 may contact each other.
  • the sensing circuit layer ML-T may be disposed on the second substrate BS2 .
  • a coupling member SLM may be disposed between the first substrate BS1 and the second substrate BS2 .
  • the coupling member SLM may couple the first substrate BS1 and the second substrate BS2 to each other.
  • the coupling member SLM may include an organic material such as a photocurable resin or a photoplastic resin, or an inorganic material such as a frit seal, but is not limited to any one embodiment.
  • FIG. 9 is an equivalent circuit diagram of a pixel according to an embodiment of the present invention.
  • FIG. 9 an enlarged signal circuit diagram of one pixel PX among a plurality of pixels is illustrated by way of example. 9 exemplarily illustrates the pixel PX connected to the i-th scan line GLi and the i-th emission control line ECLi.
  • the pixel PX may include a light emitting device ED and a pixel circuit CC.
  • the pixel circuit CC may include a plurality of transistors T1 - T7 and a capacitor CP.
  • the plurality of transistors T1 - T7 may be formed through a low temperature polycrystalline silicon (LTPS) process or a low temperature polycrystalline oxide (LTPO) process.
  • LTPS low temperature polycrystalline silicon
  • LTPO low temperature polycrystalline oxide
  • the pixel circuit CC controls the amount of current flowing through the light emitting device ED in response to the data signal.
  • the light emitting device ED may emit light with a predetermined luminance corresponding to the amount of current provided from the pixel circuit CC.
  • the level of the first power source ELVDD may be set higher than the level of the second power source ELVSS.
  • the light emitting device ED may include an organic light emitting device or a quantum dot light emitting device.
  • Each of the plurality of transistors T1 - T7 may include an input electrode (or a source electrode), an output electrode (or a drain electrode), and a control electrode (or a gate electrode).
  • an input electrode or a source electrode
  • an output electrode or a drain electrode
  • a control electrode or a gate electrode
  • any one of the input electrode and the output electrode may be referred to as a first electrode, and the other may be referred to as a second electrode.
  • the first electrode of the first transistor T1 is connected to the first power source ELVDD via the fifth transistor T5, and the second electrode of the first transistor T1 is connected via the sixth transistor T6. It is connected to the anode electrode of the light emitting element ED.
  • the first transistor T1 may be referred to as a driving transistor in this specification.
  • the first transistor T1 controls the amount of current flowing through the light emitting device ED in response to a voltage applied to the control electrode of the first transistor T1 .
  • the second transistor T2 is connected between the data line DL and the first electrode of the first transistor T1 . And, the control electrode of the second transistor T2 is connected to the i-th scan line GLi. The second transistor T2 is turned on when the i-th scan signal is provided to the i-th scan line GLi to electrically connect the data line DL and the first electrode of the first transistor T1 .
  • the third transistor T3 is connected between the second electrode of the first transistor T1 and the control electrode of the first transistor T1 .
  • the control electrode of the third transistor T3 is connected to the i-th scan line GLi.
  • the third transistor T3 is turned on when the i-th scan signal is provided to the i-th scan line GLi to electrically connect the second electrode of the first transistor T1 and the control electrode of the first transistor T1 . connect Accordingly, when the third transistor T3 is turned on, the first transistor T1 is diode-connected.
  • the fourth transistor T4 is connected between the node ND and an initialization power generator (not shown). And, the control electrode of the fourth transistor T4 is connected to the i-1 th scan line GLi-1. The fourth transistor T4 is turned on when the i-1 th scan signal is provided to the i-1 th scan line GLi-1 to provide the initialization voltage Vint to the node ND.
  • the fifth transistor T5 is connected between the power line PL and the first electrode of the first transistor T1 .
  • the control electrode of the fifth transistor T5 is connected to the i-th emission control line ECLi.
  • the sixth transistor T6 is connected between the second electrode of the first transistor T1 and the anode electrode of the light emitting device ED. And, the control electrode of the sixth transistor T6 is connected to the i-th emission control line ECLi.
  • the seventh transistor T7 is connected between the initialization power generator (not shown) and the anode electrode of the light emitting device ED. And, the control electrode of the seventh transistor T7 is connected to the i+1th scan line GLi+1. The seventh transistor T7 is turned on when the i+1-th scan signal is provided to the i+1-th scan line GLi+1 to apply the initialization voltage Vint to the anode electrode of the light emitting device ED. to provide.
  • the seventh transistor T7 may improve the black expression capability of the pixel PX. Specifically, when the seventh transistor T7 is turned on, the parasitic capacitor (not shown) of the light emitting device ED is discharged. Then, when the black luminance is implemented, the light emitting device ED does not emit light due to the leakage current from the first transistor T1 , and thus black expression ability may be improved.
  • control electrode of the seventh transistor T7 is connected to the i+1th scan line GLi+1, the present invention is not limited thereto. In another embodiment of the present invention, the control electrode of the seventh transistor T7 may be connected to the i-th scan line GLi or the i-1th scan line GLi-1.
  • the capacitor CP is disposed between the power line PL and the node ND.
  • the capacitor CP stores a voltage corresponding to the data signal.
  • the amount of current flowing through the first transistor T1 may be determined when the fifth transistor T5 and the sixth transistor T6 are turned on according to the voltage stored in the capacitor CP.
  • the equivalent circuit of the pixel PX is not limited to the equivalent circuit illustrated in FIG. 9 .
  • the pixel PX may be implemented in various forms for emitting the light emitting device ED.
  • 9 shows the PMOS as a reference, but is not limited thereto.
  • the pixel circuit CC may be formed of an NMOS.
  • the pixel circuit CC may be configured by a combination of NMOS and PMOS.
  • FIGS. 10 is a flowchart illustrating steps of a method for manufacturing a display module according to an embodiment of the present invention.
  • 11A to 11E are cross-sectional views sequentially illustrating each step of a method of manufacturing a display module according to an embodiment of the present invention.
  • 12A and 12B are cross-sectional views schematically illustrating some configurations of a method for manufacturing a display module according to an embodiment of the present invention.
  • FIGS. 10 is a flowchart illustrating steps of a method for manufacturing a display module according to an embodiment of the present invention.
  • 11A to 11E are cross-sectional views sequentially illustrating each step of a method of manufacturing a display module according to an embodiment of the present invention.
  • 12A and 12B are cross-sectional views schematically illustrating some configurations of a method for manufacturing a display module according to an embodiment of the present invention.
  • a plasma treatment layer is formed on the surface by providing a protective resin to one side of a display panel ( S100 ), and applying plasma on the protective resin. and forming a protective layer (S200).
  • a protective resin BR is provided on one side of the display panel DP.
  • the protective resin BR may be provided on the display panel DP through the supply nozzle RS.
  • the protective resin BR may be provided in various ways.
  • the protective resin BR may be applied onto the display panel DP by various methods such as a jetting method, a slit coating method, a spin coating method, and a transfer coating method. may be provided.
  • 11A to 11E providing the protection resin BR to the portion where the display panel DP is to be bent, that is, forming the bending portion protection layer BPL, is exemplarily illustrated.
  • the protective resin may be provided on the connection portion between the display panel DP and the circuit board DC to form the connection portion protection layer CPL ( FIG. 5A ).
  • the protective resin (BR) may include an acrylic monomer or a thiol-based monomer.
  • the protective resin (BR) includes a monomer including a chain portion and a functional group portion, and a polymer chain is formed by crosslinking between the monomers included in the protective resin (BR) in a later curing process and plasma treatment process. .
  • the first preliminary protective layer P1-BPL formed by providing the protective resin BR may be cured by first providing light or heat.
  • the light LR of the first wavelength region emitted from the external light source LU may be provided to the first preliminary protective layer P1-BPL to form the second preliminary protective layer P2-BPL.
  • a plurality of monomers included in the protective resin BR may be polymerized to cure the protective resin BR.
  • the light LR of the first wavelength region provided from the external light source LU may be ultraviolet light.
  • the ultraviolet light may be ultraviolet light having a central wavelength of 345 nm.
  • plasma (PLS) is applied on the secondary preliminary protective layer (P2-BPL) through the plasma device (PU) to form the plasma treatment layer (PLL).
  • the plasma treatment layer PLL may be formed on the outermost portion of the bending portion protective layer BPL by a plasma PLS treatment process.
  • a bending portion protective layer (BPL) in which a base cured layer (CRL) and a plasma treatment layer (PLL) are sequentially stacked may be formed.
  • bending the display panel DP to have a predetermined radius of curvature along the bending axis BX is further performed. may be included.
  • the secondary preliminary protective layer P2-BPL formed after the curing process is a base curing layer (CRL), and an uncured layer (UCL) formed on the base cured layer (CRL).
  • the uncured layer UCL is formed when the protective resin BR provided to the display panel DP is cured through light curing, etc., radicals generated by light are removed by oxygen in the atmosphere, and the reaction is inhibited.
  • the uncured layer (UCL) may be one in which some of the monomers included in the protective resin (BR) are not polymerized by the curing reaction, but are included as unreacted monomers or oligomers.
  • 80% to 95% of monomers among the monomers included in the protective resin (BR) polymerize to form a polymer chain through photocuring, but 10% to 15% of the monomers are not polymerized and are not It may be included in the cured layer (UCL).
  • a plasma treatment layer may be formed by plasma (PLS) treatment on the uncured layer (UCL) formed after the curing reaction.
  • PLS plasma
  • the base cured layer CRL of the bending portion protective layer BPL is formed through a curing process in a step in which the light LR is provided, and the plasma treatment layer PLL is then formed through a plasma PLS treatment process.
  • a plasma treatment layer formed through plasma treatment is formed on the outermost portion of the protective layer formed on the bending portion or the connecting portion.
  • a polymer resin containing an acrylic polymer or a thiol-based polymer is light-cured or thermally cured, the curing reaction is inhibited due to oxygen in the air, etc., and unreacted monomers may be formed, and the unreacted monomers form an uncured layer on the surface. , which may cause process defects such as out-gassing in the subsequent heat treatment process, or may cause unreacted monomers to penetrate into the protective layer to generate chemical cracks.
  • a plasma treatment layer in which unreacted monomers are additionally reacted is formed by plasma treatment, so that the process reliability of the display module is improved, and a display module with improved durability can be manufactured.
  • 13A and 13B are cross-sectional views illustrating some steps of a method of manufacturing a display module according to another embodiment of the present invention.
  • 13A and 13B schematically show a process after the first preliminary protective layer (P1-BPL) forming step.
  • P1-BPL first preliminary protective layer
  • the curing process is omitted, and the plasma (PLS-1) treatment process may be performed on the primary preliminary protective layer (P1-BPL) formed by providing the protective resin.
  • the plasma (PLS-1) treatment may be performed on the primary preliminary protective layer (P1-BPL) formed by providing the protective resin.
  • P1-BPL primary preliminary protective layer
  • the plasma treatment layer (PLL-1) is formed on the outermost part of the bending part protective layer (BPL-1), and by the ultraviolet light generated in the plasma (PLS-1) treatment process, etc.
  • the protective resin inside may be cured to form a base cured layer CRL-1.
  • the inner protective resin is cured to form the base cured layer (CRL-1), the bending part protective layer ( A groove may be formed on the surface of the BPL-1).
  • the bending portion protective layer BPL-1 having a groove formed on the surface may be applied to the bending portion and have bending resistance due to a groove structure.
  • an ultraviolet curing type resin is used in consideration of the process requirements.
  • the curing reaction is inhibited by dissolved oxygen, which may cause an uncured layer.
  • the present invention which can provide a display module with improved reliability and durability by preventing generation of an uncured layer on the protective resin through plasma treatment, has high industrial applicability.

Abstract

본 발명의 일 실시 예에 따른 표시모듈은 플랫영역 및 상기 플랫영역으로부터 연장된 벤딩영역을 포함하는 표시패널, 및 상기 표시패널의 일측에 배치되는 보호층을 포함하고, 상기 보호층은 상기 표시패널 상에 배치되는 베이스경화층, 및 상기 베이스경화층 상에 배치되는 플라즈마 처리층을 포함한다. 이에 따라, 크랙 발생 등이 방지되고 높은 강도를 가지는 보호층을 포함한 표시모듈을 제공할 수 있다.

Description

표시모듈 및 이의 제조 방법
본 발명은 표시모듈 및 이의 제조 방법에 관한 것이다. 보다 상세하게는, 내구성이 향상되고 연성기판의 벤딩 특성이 향상된 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 다양한 표시 장치들이 박형화, 소형화 및 경량화되고 있다. 이에 따라, 표시 장치의 한정된 영역에 표시 장치에 영상을 표시하기 위한 구동 소자들을 실장하기 위한 다양한 연구가 진행되고 있다.
연성 회로 기판은 표시 장치에 영상을 표시하기 위한 구동 소자들을 직접 실장하는 형태로 제공되거나, 구동 소자들이 실장된 인쇄회로기판을 표시 패널에 연결하는 테이프 캐리어 패키지(TCP, Tape Carrier Package) 형태로 제공될 수 있다.
연성 회로 기판은 연성 회로 기판 상에 형성되는 회로 패턴의 반복되는 절곡(bending) 작용이나 절곡된 상태로 결합하는 과정에서 크랙(crack)이 발생하거나, 절곡시 발생하는 인장력으로 인해 파손될 우려가 있다.
본 발명은 벤딩부 및 연결부를 효과적으로 보호하기 위한 보호층을 포함한 표시모듈을 제공하는 것을 목적으로 한다.
또한, 본 발명은 제조공정 중 발생하는 불량이 방지되어 신뢰성 및 내구성이 향상된 표시모듈의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시모듈은 플랫영역, 및 상기 플랫영역으로부터 연장된 벤딩영역을 포함하는 표시패널, 및 상기 표시패널의 일측에 배치되는 보호층을 포함하고, 상기 보호층은 상기 표시패널 상에 배치되는 베이스경화층, 및 상기 베이스경화층 상에 배치되는 플라즈마 처리층을 포함한다.
상기 보호층은 아크릴계 고분자, 또는 티올계 고분자를 포함할 수 있다.
상기 보호층은 사슬부 및 작용기부를 포함하는 모노머를 포함할 수 있다.
상기 플라즈마 처리층은 상기 모노머의 상기 사슬부가 연결되어 형성된 제1 고분자사슬 및 제2 고분자사슬을 포함하고, 상기 제1 고분자사슬에 포함된 상기 작용기부 중 적어도 하나는 상기 제2 고분자사슬에 가교될 수 있다.
상기 베이스 경화층은 상기 모노머의 상기 사슬부가 연결되어 형성된 제1 베이스 고분자사슬 및 제2 베이스 고분자사슬을 포함하고, 상기 제1 베이스 고분자사슬 및 상기 제2 베이스 고분자사슬은 가교되지 않을 수 있다.
상기 보호층은 상기 벤딩영역에 중첩할 수 있다.
상기 표시패널은 상기 벤딩영역에서 연장되고, 상기 벤딩영역이 벤딩됨에 따라 상기 플랫영역과 마주하는 대향영역을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시모듈은 상기 표시패널의 일 단에 연결되고, 적어도 일부가 상기 표시패널의 상기 플랫영역과 마주하도록 배치되는 회로기판을 더 포함할 수 있다.
상기 보호층은 상기 회로기판 및 상기 표시패널의 연결부에 배치될 수 있다.
상기 표시패널은 베이스층, 상기 베이스층 상에 배치되는 회로층, 상기 회로층 상에 배치되고, 광을 생성하는 복수의 표시소자들, 및 상기 복수의 표시소자들을 커버하는 봉지층을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시모듈은 상기 봉지층 상에 배치되는 입력감지층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시모듈은 플랫영역, 상기 플랫영역으로부터 연장된 벤딩영역, 및 상기 벤딩영역에서 연장되고, 상기 벤딩영역이 벤딩됨에 따라 상기 플랫영역과 마주하는 대향영역을 포함하는 표시패널, 및 상기 벤딩영역에 배치되는 보호층을 포함하고, 상기 보호층은 상기 보호층의 최상부에 배치되는 플라즈마 처리층을 포함한다.
본 발명의 일 실시예에 따른 표시모듈 제조방법은 플랫영역, 및 상기 플랫영역으로부터 연장된 벤딩영역을 포함하는 표시패널을 포함하는 표시모듈에 있어서, 상기 표시패널의 일측에 보호레진을 제공하는 단계, 및 상기 보호레진 상에 플라즈마를 가하여 표면에 플라즈마 처리층이 형성된 보호층을 형성하는 단계를 포함한다.
상기 보호층을 형성하는 단계는 상기 보호 레진 상에 광을 조사하여 예비 보호층을 형성하는 단계, 및 상기 예비 보호층 상에 상기 플라즈마를 가하여 상기 플라즈마 처리층을 형성하는 단계를 포함할 수 있다.
상기 보호층을 형성하는 단계는 상기 보호레진 상에 상기 플라즈마를 가하여, 상기 표시패널 상에 배치되는 베이스경화층, 및 상기 베이스경화층 상에 배치되고, 상기 보호층의 상기 표면에 형성되는 상기 플라즈마 처리층을 형성할 수 있다.
상기 보호레진을 제공하는 단계에서 상기 표시패널의 상기 벤딩영역 상에 상기 보호레진을 제공할 수 있다.
상기 표시패널의 일 단에 회로기판이 연결되고, 상기 보호레진을 제공하는 단계에서 상기 표시패널 및 상기 회로기판의 연결부에 상기 보호레진을 제공할 수 있다.
상기 보호레진은 아크릴계 모노머, 또는 티올계 모노머를 포함할 수 있다.
상기 보호레진은 사슬부 및 작용기부를 포함하는 모노머를 포함할 수 있다.
상기 플라즈마 처리층은 상기 모노머의 상기 사슬부가 연결되어 형성된 제1 고분자사슬 및 제2 고분자사슬을 포함하고, 상기 플라즈마를 가하는 단계에서 상기 제1 고분자사슬에 포함된 상기 작용기부 중 적어도 하나는 상기 제2 고분자사슬에 가교될 수 있다.
상기 보호레진을 제공하는 단계 및 상기 보호층을 형성하는 단계는 상기 표시모듈이 플랫한 상태에서 수행될 수 있다. 본 발명의 일 실시예에 따른 표시모듈 제조방법은 상기 보호층을 형성하는 단계 이후 상기 표시모듈을 벤딩시키는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 미경화된 모노머로 인해 벤딩부 및 연결부에 배치되는 커버레진에 불량이 발생하는 것이 방지되어, 표시모듈의 벤딩 특성이 유효하게 유지되고 내구성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시모듈의 사시도이다.
도 4는 도 3에 도시된 표시모듈의 일부가 벤딩된 모습이 도시된 사시도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시모듈의 단면도들이다.
도 6a는 본 발명의 일 실시예에 따른 표시모듈에 포함된 보호층을 간략히 도시한 단면도이다.
도 6b 및 도 6c는 본 발명의 일 실시예에 따른 보호층 중 일부 구성을 개략적으로 나타낸 개략도이다.
도 7은 본 발명의 일 실시예에 따른 표시모듈의 평면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시모듈의 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 10은 본 발명의 일 실시예에 따른 표시모듈 제조방법의 단계를 나타낸 순서도이다.
도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 표시모듈 제조방법의 각 단계를 순차적으로 나타낸 단면도들이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시모듈 제조방법에서 일부 구성을 간략히 나타낸 단면도들이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따른 표시모듈 제조방법 중 일부 단계를 나타낸 단면도들이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층 및 접착부재가 배치되지 않는 것을 의미한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 표시모듈 및 이를 포함하는 표시장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 결합 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다. 본 실시예에서, 표시장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
표시장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 이미지(IM)를 표시할 수 있다. 이미지(IM)는 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 이미지(IM)의 일 예로 시계창 및 아이콘들이 도시되었다. 이미지(IM)가 표시되는 표시면(FS)은 표시장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우(WP)의 전면과 대응될 수 있다.
본 실시예에서는 이미지(IM)가 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향은 동일한 도면 부호를 부여하고 동일한 방향들을 지시하는 것으로 나타낸다. 본 명세서에서 “평면상에서”는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
표시장치(EA)는 윈도우(WP), 표시모듈(DM), 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우(WP)과 하우징(HU)은 결합되어 표시장치(EA)의 외관을 구성한다.
윈도우(WP)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우(WP)의 전면(FS)은 상술한 바와 같이, 표시장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
도 1 및 도 2에 도시되지는 않았으나, 윈도우 및 표시모듈(DM) 사이에는 반사방지층(RPP, 도 9a 참조)이 배치될 수 있다. 반사방지층은 윈도우(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에서, 반사방지층은 생략될 수도 있으며, 표시모듈(DM)에 포함되는 구성일 수도 있다.
도 1 및 도 2에 도시되지는 않았으나, 윈도우 및 표시모듈(DM) 사이에는 접착층이 더 배치될 수 있다. 접착층은 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)과 같은 유기 접착층일 수 있다. 유기 접착층은 폴리우레탄계, 폴리아크릴계, 폴리에스테르계, 폴리에폭시계, 폴리초산비닐계 등의 접착물질을 포함할 수 있다. 일 실시예에서, 접착층은 광학투명접착필름일 수 있다.
표시모듈(DM)은 이미지(IM)를 표시하고 외부 입력을 감지할 수 있다. 외부 입력은 표시모듈(DM)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 외부 입력은 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다.
예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시모듈(DM)과 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 광 등 다양한 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 이미지(IM)를 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
표시모듈(DM)은 표시패널(DP), 및 회로 기판(DC)을 포함한다.
표시패널(DP)은 실질적으로 이미지(IM)를 생성하는 구성일 수 있다. 표시패널(DP)이 생성하는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다. 일 실시예에서, 표시모듈(DM)의 액티브 영역(AA) 및 주변 영역(NAA)은 실질적으로 표시패널(DP)의 액티브 영역(AA) 및 주변 영역(NAA)을 의미하는 것일 수 있다. 즉, 표시패널(DP)이 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함하는 것일 수 있다.
하우징(HU)은 윈도우(WP)와 결합된다. 하우징(HU)은 윈도우(WP)과 결합되어 소정의 내부 공간을 제공한다. 하우징(HU)은 복수의 측벽부들을 포함하고, 하우징(HU)의 복수의 측벽부들과 윈도우(WP)가 소정의 내부 공간을 제공할 수 있다. 표시모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3은 본 발명의 실시 예에 따른 표시모듈의 사시도이고, 도 4는 도 3에 도시된 표시모듈의 일부가 벤딩된 모습이 도시된 사시도이다.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 표시모듈(DM)은 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 수직한 제2 방향(DR2)으로 단변을 갖는 직사각형 형상을 갖는다. 이는 설명의 편의를 위한 일 예로 표시모듈(DM)의 형상을 특정한 것으로, 본 발명이 표시모듈(DM)의 형상에 특별히 한정되는 것은 아니다.
표시모듈(DM)은 표시면(IS)을 통하여 이미지(IM, 도 1 참조)를 표시할 수 있다. 표시면(IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행하다. 표시면(IS)의 법선 방향, 즉, 표시모듈(DM)의 두께 방향은 제3 방향(DR3)이 지시한다.
표시면(IS)은 이미지(IM)가 표시되는 액티브 영역(AA) 및 액티브 영역(AA)에 인접한 주변 영역(NAA)을 포함한다. 액티브 영역(AA)은 표시모듈(DM)의 중앙 영역에 정의된다. 주변 영역(NAA)은 이미지(IM)가 표시되지 않는 영역이다. 주변 영역(NAA)은 표시면(IS) 상에서 액티브 영역(AA)을 둘러싸도록 정의된다. 액티브 영역(AA)은 화소(PX)가 배치되는 영역이고, 주변 영역(NAA)은 화소(PX)가 배치되지 않는 영역일 수 있다.
표시모듈(DM)은 표시패널(DP) 및 회로 기판(DC)을 포함한다. 표시패널(DP)은 이미지(IM)을 표시한다. 실질적으로, 상기 표시면(IS)은 표시패널(DP)의 상면 상에 정의될 수 있다.
표시패널(DP)에는 평면 상에서 제1 방향(DR1)으로 배열되는 복수의 영역들(NBA1, BA, NBA2)이 정의될 수 있다. 상기 복수의 영역들(NBA1, BA, NBA2) 각각은 표시패널(DP)의 동작 형태에 따라 정의된다.
구체적으로, 평면 상에서 표시모듈(DM)에 제1 영역(NBA1), 제2 영역(NBA2), 및 제1 영역(NBA1)과 제2 영역(NBA2) 사이의 제3 영역(BA)이 정의된다. 제1 영역(NBA1)은 액티브 영역(AA)을 포함하고, 주변 영역(NAA)의 일부와 중첩한다. 제1 영역(NBA1)은 벤딩되지 않는다.
제2 영역(NBA2)은 제1 방향(DR1)에서 표시패널(DP)의 일측에 정의된다. 제2 영역(NBA2)은 주변 영역(NAA)의 또 다른 일부와 중첩한다. 제2 영역(NBA2)은 벤딩되지 않는다. 제2 영역(NBA2)에 후술될 회로 기판(DC)이 연결될 수 있다.
제3 영역(BA)은 제2 방향(DR2)과 평행한 벤딩축(BX)을 중심으로 벤딩되는 영역으로써, 실질적으로 곡률을 형성하는 영역이다. 이하, 제1 영역(NBA1), 제2 영역(NBA2) 및 제3 영역(BA)은 각각 플랫영역(NBA1), 대향영역(NBA2) 및 벤딩영역(BA)으로 지칭된다.
도 4에 도시된 바와 같이, 표시모듈(DM)의 벤딩영역(BA)이 벤딩될 경우, 대향영역(NBA2)에 대응하는 표시모듈(DM)의 일부가 플랫영역(NBA1)에 대응하는 표시모듈(DM)의 일부의 하부에 배치될 수 있다. 즉, 대향영역(NBA2)이 플랫영역(NBA1)의 일부 영역과 평면 상에서 중첩할 수 있다.
플랫영역(NBA1)의 제1 방향(DR1) 폭은 대향영역(NBA2)의 제1 방향(DR1) 폭과 상이할 수 있다. 구체적으로, 플랫영역(NBA1)의 제1 방향(DR1) 폭은 대향영역(NBA2)의 제1 방향(DR1) 폭보다 클 수 있다. 따라서, 표시모듈(DM)이 벤딩될 경우, 대향영역(NBA2)이 플랫영역(NBA1)에 의하여 시인되지 않을 수 있다.
회로 기판(DC)은 제1 방향(DR1)에서 표시패널(DP)의 일측과 연결된다. 즉, 회로 기판(DC)은 표시패널(DP)의 플랫영역(NBA1)과 연결된다. 회로 기판(DC)은 연성 필름(CB) 및 구동 회로(DV)를 포함할 수 있다.
연성 필름(CB)은 표시패널(DP)의 플랫영역(NBA1)과 결합된다. 연성 필름(CB)은 미도시된 점착 부재를 통하여 표시모듈(DM)과 전기적으로 연결될 수 있다. 점착 부재는 투명 점착제 또는 이방성 도전 필름일 수 있다.
구동 회로(DV)는 연성 필름(CB) 상에 실장될 수 있다. 구동 회로(DV)는 연성 필름(CB)에 포함된 회로 배선들(미도시)을 통하여 연성 필름(CB)과 전기적으로 연결된다. 연성 필름(CB)은 구동 회로(DV)와 표시패널(DP)을 전기적으로 연결하고, 구동 회로(DV)는 표시패널(DP)에 제공하기 위한 전기적 신호를 생성하거나 표시패널(DP)로부터 제공된 전기적 신호를 처리할 수 있다.
표시모듈(DM)은 적어도 벤딩영역(BA)에 중첩하는 벤딩부보호층(BPL)을 포함할 수 있다. 이하, 벤딩부보호층(BPL)에 대한 자세한 설명은 후술한다.
도 5a는 본 발명의 일 실시예에 따른 표시장치 중 일부분의 단면도이다. 도 5b는 본 발명의 다른 실시예에 따른 표시장치 중 일부분의 단면도이다. 도 5a 및 도 5b에서는 본 발명의 일 실시예에 따른 표시모듈의 단면들을 도시하였다.
도 5a에 도시된 것과 같이, 표시모듈(DM)은 표시패널(DP), 반사방지층(RPP), 보호필름(PF1, PF2), 지지패널(SPP), 및 회로 기판(DC)을 포함할 수 있다.
표시패널(DP)은 플렉서블한 표시패널로 예컨대, 유기발광 표시패널일 수 있다. 이하, 표시패널(DP)에 관련된 설명은 전술한 바와 동일한 설명이 적용될 수 있다. 또한, 도시하지는 않았으나, 표시패널(DP) 상에는 입력감지유닛(ISP, 도 8a 참조)이 배치될 수 있다. 도 8a에 도시된 바와 같이 입력감지유닛(ISP)이 표시패널(DP) 상에 직접 형성될 경우, 별도의 회로 기판 없이 입력감지유닛(ISP)의 구동이 제어될 수 있다.
반사방지층(RPP)은 편광필름 및/또는 위상지연필름을 포함할 수 있다. 반사방지층(RPP)의 동작 원리에 따라 위상지연필름의 개수와 위상지연필름의 위상지연 길이(λ/4 또는 λ/2)가 결정될 수 있다. 반사방지층(RPP)은 컬러필터들을 포함할 수도 있다.
보호필름(PF1, PF2)은 표시패널(DP)의 배면 상에 배치된다. 본 실시예에서 보호필름(PF)은 서로 이격되어 배치된 제1 보호필름(PF1) 및 제2 보호필름(PF2)을 포함할 수 있다. 제1 보호필름(PF1)은 표시패널(DP)의 플랫영역(NBA1, 도 4)에 대응하여 배치되고, 제2 보호필름(PF2)은 표시패널(DP)의 대향영역(NBA2, 도 4)에 대응하여 배치될 수 있다.
보호필름(PF1, PF2)은 플라스틱 필름을 베이스층으로써 포함할 수 있다. 보호필름(PF1, PF2)는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI,polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycabonate), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다.
보호필름(PF1, PF2)을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 보호필름(PF1, PF2)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다.
지지패널(SPP)은 보호필름(PF1, PF2)의 배면에 배치되어 표시패널(DP) 및 보호필름(PF)을 지지한다. 지지패널(SPP)은 기준 이상의 강성을 갖는 금속플레이트일 수 있다. 지지패널(SPP)은 스테인레스 스틸 플레이트일 수 있다. 지지패널(SPP)은 표시패널(DP)에 입사되는 외부광을 차단하기 위해 검정색을 가질 수 있다.
회로 기판(DC)은 표시패널(DP)의 일단에 연결되어, 표시패널(DP)에 제공하기 위한 전기적 신호를 생성하거나 표시패널(DP)로부터 제공된 전기적 신호를 처리할 수 있다. 도 5a에서는 하나의 회로 기판(DC)이 표시패널(DP)에 연결된 것을 예시적으로 도시하였으나, 이에 한정되지 않고 회로 기판(DC)이 표시패널(DP)에 연결된 일단과 이격된 타단에는 추가 회로 기판이 연결될 수도 있다. 추가 회로 기판에는 복수 개의 수동소자와 능동소자 등이 실장될 수 있다. 추가 회로 기판은 전자부품 커넥터를 통해서 표시장치의 마더보드와 전기적으로 연결될 수도 있다.
도 5a에서는 별도로 구비된 반사방지층(RPP)를 예시적으로 도시하였으나, 반사방지층(RPP)은 생략될 수 있다. 반사방지층(RPP)은 연속공정을 통해 표시패널(DP)에 일체화될 수 있다. 일 실시예에서, 봉지층(ECL, 도 8a 참조) 상에 배치된 컬러필터들이 반사방지층(RPP)의 기능을 가질 수 있다. 본 발명의 일 실시예에서 보호필름(PF)은 생략될 수 있다.
전술한 각 구성 사이에는 제1 접착부재(AM1) 내지 제5 접착부재(AM5)가 배치될 수 있다. 제1 접착부재(AM1) 내지 제5 접착부재(AM5) 각각은 감압접착필름(PSA, Pressure Sensitive Adhesive film), 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin)일 수 있다. 제1 접착부재(AM1) 내지 제5 접착부재(AM5)는 광경화 접착물질 또는 열경화 접착물질을 포함하고, 그 재료는 특별히 제한되지 않는다. 또한, 제1 접착부재(AM1) 내지 제5 접착부재(AM5) 중 일부는 생략될 수 있다.
표시모듈(DM)은 표시패널(DP)의 일 측에 배치되는 보호층(PTL)을 포함한다. 보호층(PTL)은 벤딩부보호층(BPL) 및 연결부보호층(CPL)을 포함할 수 있다.
표시모듈(DM)은 벤딩축(BX)을 중심으로 벤딩되고, 표시패널(DP)의 벤딩영역(BA, 도 4 참조)에 배치되는 벤딩부보호층(BPL)을 포함할 수 있다. 벤딩부보호층(BPL)은 전체 면적의 70% 이상이 벤딩영역(BA)에 배치될 수 있다. 벤딩부보호층(BPL)의 일부분은 플랫영역(NBA)과 대향영역(FA)에도 중첩할 수 있다. 벤딩부보호층(BPL)은 벤딩영역(BA)에 배치되어, 표시모듈(DM)이 벤딩됨에 따라 발생하는 스트레스를 감소시키는 기능을 수행할 수 있다. 벤딩부보호층(BPL)은 벤딩시 정의되는 벤딩영역(BA)의 중립면을 표시패널(DP)의 회로층(ML-D, 도 8a 참조)에 인접하게 생성할 수 있다.
표시모듈(DM)은 표시패널(DP)과 회로기판(DC)이 연결되는 연결부에 배치되는 연결부보호층(CPL)을 포함할 수 있다. 연결부보호층(CPL)은 표시패널(DP)과 회로기판(DC)이 연결되는 경계 부분에 배치되고, 표시패널(DP)의 일 측면과 회로기판(DC)의 일 면에 접촉할 수 있다. 연결부보호층(CPL)은 수분 및 산소 등이 침투되는 것을 방지하여 연결부분에 배치된 패드부 등의 부식을 방지하고, 표시패널(DP)과 회로기판(DC) 사이의 접속 강도를 보강하며 접속신뢰성을 확보하는 기능을 수행할 수 있다.
보호층(PTL)은 고분자수지를 포함한다. 보호층(PTL)은 아크릴계 고분자, 또는 티올계 고분자를 포함할 수 있다. 보호층(PTL)은 사슬부 및 작용기부를 포함하는 모노머를 포함하고, 모노머가 경화됨에 따라 형성되는 고분자를 포함하는 것일 수 있다. 보호층(PTL)은 모노머의 사슬부가 연결되어 형성되는 복수의 고분자사슬을 포함할 수 있다.
도 5b는 본 발명의 다른 실시예에 따른 표시장치에 포함되는 표시모듈(DM')의 단면을 도시하였다. 도 5b에 도시된 것과 같이, 표시모듈(DM')은 표시패널(DP'), 플렉서블 회로기판(FPCB), 반사방지층(RPP), 보호필름(PF1'), 및 회로 기판(DC)을 포함할 수 있다.
표시패널(DP')은 표시기판(AP) 및 봉지기판(EP)을 포함할 수 있다. 표시패널(DP')은 유기발광 표시패널일 수 있다. 보호필름(PF1')은 표시패널(DP')의 배면 상에 배치되어 물리적 충격으로부터 표시패널(DP')을 보호할 수 있다. 이하, 반사방지층(RPP), 표시패널(DP'), 보호필름(PF1'), 및 회로기판(DC)과 관련하여서는 도 5a에서 설명한 것과 동일한 설명이 적용될 수 있다.
플렉서블 회로기판(FPCB)은 복수의 신호 배선들을 포함할 수 있다. 플렉서블 회로기판(FPCB)은 표시패널(DP)과 연결되고, 플렉서블 회로기판(FPCB)에 포함된 복수의 신호 배선들에 의해 표시패널(DP)과 플렉서블 회로기판(FPCB)이 전기적으로 연결될 수 있다. 플렉서블 회로기판(FPCB)은 벤딩축(BX')을 중심으로 벤딩될 수 있다.
표시모듈(DM)은 표시패널(DP)의 일 측에 배치되는 보호층, 즉 표시패널(DP)과 플렉서블 회로기판(FPCB)의 연결부에 배치되는 연결부보호층(CPL-1)을 포함할 수 있다. 연결부보호층(CPL-1)은 표시패널(DP)의 일 측면에 배치되고, 플렉서블 회로기판(FPCB)이 연결되는 경계부에 배치되어, 수분 및 산소 등이 침투되는 것을 방지하여 표시패널(DP) 및 플렉서블 회로기판(FPCB)에 포함된 구성들이 부식되는 것을 방지할 수 있다. 또한, 연결부보호층(CPL-1)은 표시패널(DP)과 플렉서블 회로기판(FPCB) 사이의 접속 강도를 보강하며 접속신뢰성을 확보하는 기능을 수행할 수 있다.
표시모듈(DM)은 회로기판(DC)에서 발생한 열을 흡수한 후 평면 상에서 외측으로 분산시키는 방열부재(HRL)를 더 포함할 수 있다. 방열부재(HRL)는 보호필름(PF1')의 하측에 배치되고, 방열부재(HRL)는 열전도율이 200 W/mK 이상인 층 또는 물질을 포함할 수 있다. 예를 들어, 방열부재(HRL)는 금속층을 포함할 수 있다. 금속층은 구리, 금, 은, 알루미늄을 포함할 수 있다. 다만, 방열부재(HRL)의 재료는 이에 한정되지 않는다. 예컨대 방열부재(HRL)은 금속층이 아닌 그라파이트층을 포함할 수 있다.
전술한 각 구성 사이에는 제1 접착부재(AM1') 내지 제4 접착부재(AM')가 배치될 수 있다. 이하, 접착부재와 관련하여서는 도 5a에서 설명한 것과 동일한 설명이 적용될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 표시장치에 포함된 보호층을 간략히 도시한 단면도이다. 도 6b 및 도 6c는 본 발명의 일 실시예에 따른 보호층 중 일부 구성을 개략적으로 나타낸 개략도이다. 도 6b 및 도 6c에서는 보호층(PTL) 중 플라즈마 처리층(PLL)과 베이스경화층(CRL)의 고분자 사이의 결합-가교 관계를 개략적으로 나타내었다.
도 6a를 함께 참조하면, 본 발명의 일 실시예에 따른 보호층(PTL)은 플라즈마 처리층(PLL) 및 베이스경화층(CRL)을 포함한다.
도 5a, 도 5b 및 도 6a를 함께 참조하면, 보호층(PTL)은 표시패널(DP, DP')의 일 측에 배치되고, 플라즈마 처리층(PLL)은 보호층(PTL)의 최상부에 배치되는 층일 수 있다. 일 실시예에서, 보호층(PTL)이 벤딩부보호층(BPL)일 경우, 베이스경화층(CRL)은 표시패널(DP) 상에 인접하게 배치되고, 플라즈마 처리층(PLL)은 베이스경화층(CRL) 상에 배치되어 최외곽에 노출되는 층일 수 있다. 일 실시예에서, 보호층(PTL)이 연결부보호층(CPL, CPL-1)일 경우, 베이스경화층(CRL)은 회로기판(DC) 또는 플렉서블 회로기판(FPCB)에 인접하게 배치되고, 플라즈마 처리층(PLL)은 베이스경화층(CRL) 상에 배치되어 최외곽에 노출되는 층일 수 있다.
도 6a 내지 도 6c를 참조하면, 보호층(PTL)은 사슬부 및 작용기부를 포함하는 모노머의 사슬부가 서로 가교되어 형성된 복수의 고분자사슬을 포함할 수 있다. 작용기부는 아크릴레이트기, 또는 티올기 등을 포함할 수 있다. 보다 구체적으로, 플라즈마 처리층(PLL)은 제1 사슬부(CHB1) 및 제1 작용기부(FB1)를 포함하는 제1 고분자사슬(PC1), 제2 사슬부(CHB2) 및 제2 작용기부(FB2)를 포함하는 제2 고분자사슬(PC2), 및 제3 사슬부(CHB3) 및 제3 작용기부(FB3)를 포함하는 제3 고분자사슬(PC3)을 포함할 수 있다. 베이스경화층(CRL)은 제1 베이스 사슬부(CHB1-1) 및 제1 베이스 작용기부(FB1-1)를 포함하는 제1 베이스 고분자사슬(PC1-1), 및 제2 베이스 사슬부(CHB2-1) 및 제2 베이스 작용기부(FB2-1)를 포함하는 제2 베이스 고분자사슬(PC2-1)을 포함할 수 있다.
플라즈마 처리층(PLL)은 플라즈마 처리에 의해 보호층(PTL)에 포함된 고분자사슬 사이에 추가적인 가교가 발생한 층일 수 있다. 보다 구체적으로, 플라즈마 처리층(PLL)에 포함되는 복수의 고분자사슬들에 포함된 작용기부 중 적어도 하나가 인접한 작용기부, 또는 다른 고분자사슬과 추가적인 가교가 형성될 수 있다. 도 6b에 도시된 바와 같이, 플라즈마 처리층(PLL)은 제1 고분자사슬(PC1), 제2 고분자사슬(PC2), 및 제3 고분자사슬(PC3)이 포함되고, 모노머들이 경화 공정에 의해 제1 내지 제3 사슬부(CHB1, CHB2, CHB3) 사이의 가교를 형성하는 것에 더하여, 하나의 고분자사슬(PC1)에 포함된 작용기부(FB1)가 다른 고분자사슬(PC2)에 가교되는 형태의 추가가교(ADB1), 하나의 고분자사슬(PC1)에 포함된 인접한 작용기부(FB1)들이 서로 가교되는 형태의 추가가교(ADB2), 및 하나의 고분자사슬(PC2)에 포함된 복수의 작용기부(FB2)들이 다른 고분자사슬(PC3)에 복수로 가교되는 형태의 추가가교(ADB3-1, ADB3-2) 등이 형성될 수 있다. 플라즈마 처리층(PLL)은 고분자사슬 사이에 형성된 추가가교들(ADB1, ADB2, ADB3-1, ADB3-2)을 통해, 베이스경화층(CRL)에 비해 고탄성율을 가지는 층일 수도 있다.
베이스경화층(CRL)은 광경화 등을 통해 모노머의 사슬부가 서로 가교된 층일 수 있다. 베이스경화층(CRL)에는 제1 베이스 고분자사슬(PC1-1) 및 제2 베이스 고분자사슬(PC2-1)이 포함되고, 제1 베이스 고분자사슬(PC1-1) 및 제2 베이스 고분자사슬(PC2-1) 사이에는 추가적인 가교가 형성되지 않은 것일 수 있다.
일 실시예에 따른 표시모듈은 표시패널이 벤딩되는 벤딩영역이나, 표시패널과 회로기판이 연결되는 연결부분에 고분자레진을 통해 형성되는 보호층을 포함하고, 보호층의 최외곽에는 플라즈마 처리를 통해 형성된 플라즈마 처리층이 배치된다. 이를 통해, 아크릴계 고분자 또는 티올계 고분자 등을 포함하는 고분자레진이 광 경화 또는 열 경화 되었을 때, 대기 중의 산소 등으로 인해 경화반응이 저해되어 미반응부분이 형성되더라도, 플라즈마 처리에 의해 경화 반응 및 추가 가교 형성 반응이 일어난 플라즈마 처리층이 형성되어, 표시모듈의 신뢰성이 향상될 수 있다.
도 7은 본 발명의 실시 예에 따른 표시모듈의 평면도이다.
도 7을 참조하면, 표시패널(DP)은 평면 상에서 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 도 3 및 도 4에 도시된 액티브 영역(AA)에 대응할 수 있다. 비표시 영역(NDA)은 도 3 및 도 4에 도시된 주변 영역(NAA)에 대응할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 테두리를 따라 정의되어 표시 영역(DA)을 둘러쌀 수 있다.
구체적으로, 비표시 영역(NDA)은 제1 비표시 영역(NDA1) 및 제2 비표시 영역(NDA2)을 포함한다. 제1 비표시 영역(NDA1)은 표시 영역(DA)을 둘러싸도록 배치된다. 제1 비표시 영역(NDA1)에 후술될 도전 패턴들(CP1, CP2)이 배치될 수 있다. 본 실시 예에서, 제1 비표시 영역(NDA1) 및 표시 영역(DA)은 플랫영역(NBA1)과 전면적으로 중첩할 수 있다.
제2 비표시 영역(NDA2)은 제1 방향(DR1)에서 제1 비표시 영역(NDA1)의 일측과 인접하게 정의된다. 제2 비표시 영역(NDA2)은 배선 영역(NDA-CL) 및 패널 패드 영역(NDA-PDA)을 포함한다.
배선 영역(NDA-CL)은 벤딩 영역(BA)과 중첩한다. 도 7에서는 배선 영역(NDA-CL)이 벤딩 영역(BA)과 동일하도록 도시되었으나, 본 발명의 다른 실시 예에서, 배선 영역(NDA-CL)은 표시패널(DP) 상에서 벤딩 영역(BA)보다 넓게 정의될 수 있다.
패널 패드 영역(NDA-PDA)은 제1 방향(DR1)에서 제2 비표시 영역(NDA2)의 일측에 정의된다. 패널 패드 영역(NDA-PDA)는 대향영역(NBA2)과 중첩한다.
평면 상에서 표시패널(DP)은 복수의 도전 패턴들(CP1, CP2), 복수의 신호라인들(DL, GL, PL, SL1, SL2), 복수의 패널 패드들(DP-PD) 및 복수의 화소들(PX)을 포함한다.
화소들(PX)은 표시 영역(DA)에 배치된다. 화소들(PX) 각각은 유기 발광 소자와 이에 연결된 화소 구동 회로를 포함한다. 신호라인들(DL, GL, PL, SL1, SL2), 복수의 도전 패턴들(CP1, CP2), 복수의 패널 패드들(DP-PD) 및 화소 구동 회로는 도 4에 도시된 회로층(CL)에 포함될 수 있다.
신호라인들(DL, GL, PL, SL1, SL2)은 표시패널(DP)의 전 영역(DA, NDA)에 걸쳐 형성된다. 신호라인들(DL, GL, PL, SL1, SL2)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 제1 신호라인(SL1) 및 제2 신호라인(SL2)을 포함한다.
주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제1 신호라인(SL1)은 제1 도전 패턴(CP1)에 연결되고, 제2 신호라인(SL2)은 제2 도전 패턴(CP2)에 연결된다.
도전 패턴들(CP1, CP2)은 제1 비표시 영역(NDA1)에 배치된다. 도전 패턴들(CP1, CP2)은 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)을 포함한다. 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)은 서로 절연된다. 예시적으로, 도 7에서는 제1 도전 패턴(CP1)과 제2 도전 패턴(CP2)이 제1 비표시 영역(NDA) 상에서 서로 이격되도록 배치된 모습이 도시되었으나, 본 발명의 다른 실시 예에서, 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)은 서로 다른 층 상에 배치될 수 있다. 이 경우, 제1 도전 패턴(CP1) 및 제2 도전 패턴(CP2)은 평면 상에서 서로 중첩하도록 배치될 수도 있다.
제1 도전 패턴(CP1)은 표시 영역(DA)으로부터 연장된 전원 라인들(PL)과 연결될 수 있다. 전원 라인들(PL)은 단일의 제1 도전 패턴(CP1)에 연결되어 화소들(PX) 각각에 대하여 동일한 전위의 제1 전원 전압(ELVDD, 도 9)을 제공할 수 있다.
제2 도전 패턴(CP2)는 유기 발광 소자(OLED)와 연결되어 제2 전원 신호를 제공한다. 제2 도전 패턴(CP2)은 화소들(PX) 각각에 대하여 실질적으로 동일한 전위의 제2 전원 전압(ELVSS, 도 9)을 제공할 수 있다.
복수의 패널 패드들(DP-PD)은 패널 패드 영역(NDA-PDA)에 배치된다. 복수의 패널 패드들(DP-PD)은 제1 신호 패드(PD1), 제2 신호 패드(PD2) 및 복수의 표시 신호 패드들(DPD)을 포함한다. 제1 신호 패드(PD1)는 제1 신호라인(SL1)과 연결된다. 제2 신호 패드(PD2)는 제2 신호라인(SL2)과 연결된다. 표시 신호 패드들(DPD)은 대응하는 데이터 라인들(DL)과 연결된다.
실질적으로, 화소(PX)에 연결된 신호라인들(DL, GL, PL)이 신호라인들(DL, GL, PL, SL1, SL2)의 대부분을 구성한다. 상기 화소(PX)에 연결된 신호라인들(DL, GL, PL)은 화소(PX)의 트랜지스터들(T1 내지 T7, 도 9)에 연결된다. 상기 화소(PX)에 연결된 신호라인들(DL, GL, PL)은 단층/다층 구조를 가질 수 있고, 일체의 형상(Single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상 부분들 사이에 배치된 절연층을 관통하는 컨택홀을 통해 서로 연결될 수 있다.
도 7에서는 표시패널(DP)에 전기적으로 연결되는 회로 기판(DC)이 추가적으로 도시되었다. 회로 기판(DC)의 연성 필름(CB)은 표시패널(DP)과 전기적으로 연결되는 기판 패드들(DC-PD)을 포함할 수 있다. 기판 패드들(DC-PD)이 배치되는 영역은 기판 패드 영역(DC-PDA)으로 정의되고, 기판 패드 영역(DC-PDA)은 표시패널(DP)의 패널 패드 영역(NDA-PDA)과 대응하여 정의되는 것일 수 있다. 기판 패드 영역(DC-PDA)과 패널 패드 영역(NDA-PDA)은 이방성 도전 필름(ACF: Anisotropic Conductive Film) 등을 통해 전기적으로 연결되거나, 초음파 본딩 등을 통해 기판 패드 영역(DC-PDA)과 패널 패드 영역(NDA-PDA)에 배치된 패드들이 서로 직접 연결되는 것일 수 있다. 도시되지 않았으나, 연성 필름(CB)은 기판 패드들(DC-PD)과 구동 회로(DV)를 연결하는 신호라인들(미도시)을 더 포함할 수 있다. 회로 기판(DC)에 배치되는 구동 회로(DV)는 표시패널(DP)에 직접 실장될 수도 있다.
도 8a는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 8a를 참조하면, 표시모듈(DM)은 표시패널(DP), 및 입력감지유닛(ISP)을 포함할 수 있다. 입력감지유닛(ISP)은 입력감지층으로 지칭될 수도 있다.
표시패널(DP)은 제1 기판(BS1), 회로층(ML-D), 표시소자층(EML), 및 봉지층(ECL)을 포함할 수 있다. 입력감지유닛(ISP)은 베이스층(ECL) 및 감지 회로층(ML-T)을 포함할 수 있다. 표시패널(DP)의 봉지층(ECL)과 입력감지유닛(ISP)의 베이스층(ECL)은 동일한 구성일 수 있다.
본 발명의 일 실시예에 따르면, 표시패널(DP-1)과 입력감지유닛(ISP-1)은 연속 공정으로 형성될 수 있다. 즉, 감지 회로층(ML-T)은 봉지층(ECL) 위에 직접 형성될 수 있다. 감지 회로층(ML-T)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극, 감지 전극과 연결된 감지 라인, 및 감지 라인과 연결된 감지 패드를 구성할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다.
제1 기판(BS1)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다. 제1 기판(BS1)은 회로층 및 표시층 등이 배치되는 표시 기판일 수 있다.
회로층(ML-D)은 제1 기판(BS1) 위에 배치될 수 있다. 회로층(ML-D)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 회로층(ML-D)의 복수의 도전층들은 신호 배선들 또는 화소의 제어 회로를 구성할 수 있다.
표시소자층(EML)은 회로층(ML-D) 위에 배치될 수 있다. 표시소자층(EML)은 광을 발생하거나, 광의 투과율을 제어하는 층일 수 있다. 예를 들어, 유기발광 표시패널의 표시소자층(EML)은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 표시소자층(EML)은 퀀텀닷, 및 퀀텀로드 중 적어도 어느 하나를 포함할 수 있다. 액정 표시패널의 표시소자층(EML)은 액정층을 포함할 수 있다.
도 8b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 8b를 참조하면, (DM-1)은 표시패널(DP-1), 입력감지유닛(ISP-1) 및 결합부재(SLM)을 포함할 수 있다.
표시패널(DP-1)은 제1 기판(BS1), 회로층(ML-D), 및 표시소자층(EML)을 포함할 수 있다. 입력감지유닛(ISP)은 제2 기판(BS2) 및 감지 회로층(ML-T)을 포함할 수 있다.
제1 기판(BS1) 및 제2 기판(BS2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다. 제1 기판(BS1)은 회로층 및 표시층 등이 배치되는 표시 기판일 수 있다.
제2 기판(BS2)은 표시소자층(EML) 위에 배치될 수 있다. 제2 기판(BS2)은 표시패널(DP-1)을 봉지하는 봉지기판일 수 있다. 제2 기판(BS2)과 표시소자층(EML) 사이에는 소정의 공간이 정의될 수도 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지 또는 아크릴계 수지 등과 같은 충진재로 충진될 수도 있다. 다만, 이에 제한되지 않고 표시소자층(EML) 및 제2 기판(BS2) 사이에는 공간이 정의되지 않고, 표시소자층(EML)과 제2 기판(BS2)이 서로 접할수도 있다.
감지 회로층(ML-T)은 제2 기판(BS2) 위에 배치될 수 있다.
제1 기판(BS1)과 제2 기판(BS2) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 제1 기판(BS1)과 제2 기판(BS2)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 9는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 9를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 9에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(ED) 및 화소 회로(CC)를 포함할 수 있다.
화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(ED)에 흐르는 전류량을 제어한다. 발광 소자(ED)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(ED)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(ED)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(ED)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온 되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i 번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온 되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온 되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(ED)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(ED)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온 되어 초기화전압(Vint)을 발광 소자(ED)의 애노드 전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(ED)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(ED)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 9에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 9에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(ED)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 9에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 표시모듈의 제조방법에 대해 설명한다.
도 10은 본 발명의 일 실시예에 따른 표시모듈 제조방법의 단계를 나타낸 순서도이다. 도 11a 내지 도 11e는 본 발명의 일 실시예에 따른 표시모듈 제조방법의 각 단계를 순차적으로 나타낸 단면도들이다. 도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시모듈 제조방법에서 일부 구성을 간략히 나타낸 단면도들이다. 이하, 도 10, 도 11a 내지 도 11e, 및 도 12a 및 도 12b를 참조하여 본 발명의 일 실시예에 따른 표시모듈 제조방법을 설명함에 있어, 동일한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 표시모듈의 제조방법은 표시패널의 일측에 보호레진을 제공하는 단계(S100), 및 보호레진 상에 플라즈마를 가하여 표면에 플라즈마 처리층이 형성된 보호층을 형성하는 단계(S200)를 포함한다.
도 10, 및 도 11a 내지 도 11e를 함께 참조하면, 일 실시예에 따른 표시모듈 제조방법에서, 표시패널(DP) 일 측에 보호레진(BR)을 제공한다. 보호레진(BR)은 공급 노즐(RS)을 통해 표시패널(DP) 상에 제공될 수 있다. 보호레진(BR)은 다양한 방법으로 제공될 수 있으며, 예를 들어, 보호 레진(BR)은 제팅법, 슬릿코팅법, 스핀코팅법, 전사 코팅법 등의 다양한 방법으로 표시패널(DP) 상에 제공될 수 있다. 도 11a 내지 도 11e에서는 표시패널(DP)이 벤딩될 부분에 보호레진(BR)을 제공하는 것, 즉, 벤딩부보호층(BPL)을 형성하는 것을 예시적으로 도시하였으나, 일 실시예에 따른 표시모듈 제조방법에서 보호레진은 표시패널(DP)과 회로기판(DC)의 연결부분에 제공되어, 연결부보호층(CPL, 도 5a)을 형성하는 것일 수도 있다.
보호레진(BR)은 아크릴계 모노머, 또는 티올계 모노머를 포함할 수 있다. 보호레진(BR)은 사슬부 및 작용기부를 포함하는 모노머를 포함하고, 추후 경화공정 및 플라즈마 처리 공정에서 보호레진(BR)에 포함된 모노머 사이에 가교가 형성되어 고분자 사슬이 형성되는 것일 수 있다.
보호레진(BR)이 제공되어 형성된 1차 예비보호층(P1-BPL)에는 1차적으로 광 또는 열이 제공되어 경화시키는 공정이 수행될 수 있다. 일 실시예에서, 1차 예비보호층(P1-BPL)에 외부 광원(LU)에서 방출되는 제1 파장 영역의 광(LR)이 제공되어 2차 예비보호층(P2-BPL)이 형성될 수 있다. 제1 파장 영역의 광(LR)이 제공됨에 따라, 보호레진(BR)에 포함된 복수의 모노머들이 중합되어 보호레진(BR)이 경화되는 것일 수 있다. 외부 광원(LU)에서 제공되는 제1 파장 영역의 광(LR)은 자외선 광일 수 있다. 자외선광은 중심 파장이 345nm인 자외선광일 수 있다.
경화 공정에 따라 2차 예비보호층(P2-BPL)이 형성된 후, 2차 예비보호층(P2-BPL) 상에 플라즈마 장치(PU)를 통해 플라즈마(PLS)가 가해져 플라즈마 처리층(PLL)이 형성될 수 있다. 플라즈마 처리층(PLL)은 플라즈마(PLS) 처리 공정에 의해 벤딩부보호층(BPL)의 최외곽부에 형성될 수 있다. 플라즈마(PLS) 처리공정 결과, 베이스경화층(CRL)과 플라즈마 처리층(PLL)이 순차적으로 적층된 벤딩부보호층(BPL)이 형성될 수 있다.
일 실시예에 따른 표시모듈 제조방법에서는 벤딩부보호층(BPL)이 형성된 후, 표시패널(DP)을 벤딩축(BX, 도 5a 참조)을 따라 소정의 곡률반경을 가지도록 벤딩시키는 단계가 더 포함될 수 있다.
도 11a 내지 도 11e, 도 12a, 및 도 12b를 함께 참조하면, 일 실시예에 따른 표시모듈 제조방법에서, 경화 공정이후 형성된 2차 예비보호층(P2-BPL)은 베이스경화층(CRL), 및 베이스경화층(CRL) 상부에 형성되는 미경화층(UCL)을 포함할 수 있다. 미경화층(UCL)은 광 경화 등을 통해 표시패널(DP)에 제공된 보호레진(BR)이 경화될 때, 광에 의해 발생한 라디칼이 대기 중 산소 등에 의해 제거되어, 반응이 저해되어 형성되는 것일 수 있다. 미경화층(UCL)은 보호레진(BR)에 포함된 모노머들 중 일부가 경화반응에 의해 중합되지 않고, 미반응 모노머 또는 올리고머 상태로 포함되는 것일 수 있다. 일 실시예에서, 광 경화를 통해 보호레진(BR)에 포함된 모노머들 중 80% 내지 95%의 모노머가 중합반응하여 고분자 사슬이 형성되나, 10% 내지 15%의 모노머가 중합반응되지 않고 미경화층(UCL)에 포함될 수 있다.
일 실시예에 따른 표시모듈 제조방법에서는 경화반응 이후 형성된 미경화층(UCL)에 플라즈마(PLS) 처리하여, 플라즈마 처리층(PLL)을 형성하는 것일 수 있다. 일 실시예에서, 벤딩부보호층(BPL) 중 베이스경화층(CRL)은 광(LR)이 제공되는 단계에서 경화 공정을 통해 형성되고, 플라즈마 처리층(PLL)은 이후 플라즈마(PLS) 처리 공정에 의해 형성되는 것일 수 있다.
일 실시예에 따른 표시모듈 제조방법에서는 벤딩부 또는 연결부에 형성되는 보호층의 최외곽에 플라즈마 처리를 통해 형성된 플라즈마 처리층이 형성된다. 아크릴계 고분자 또는 티올계 고분자 등을 포함하는 고분자레진이 광 경화 또는 열 경화될 때, 대기 중의 산소 등으로 인해 경화반응이 저해되어 미반응 모노머가 형성될 수 있고, 미반응 모노머는 표면에서 미경화층으로 존재하여 추후 열처리 공정에서 아웃 가싱(Out-gassing) 등의 공정 불량을 야기하거나, 미반응 모노머가 보호층 내부로 침투하여 케미칼 크랙(Chemical crack) 등을 발생시킬 수 있다. 그러나, 본 발명의 일 실시예에 따른 표시모듈 제조방법에서는 플라즈마 처리에 의해 미반응 모노머가 추가 반응한 플라즈마 처리층이 형성되어, 표시모듈의 공정 신뢰성이 향상되고, 내구성이 향상된 표시모듈을 제조할 수 있다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따른 표시모듈 제조방법 중 일부 단계를 나타낸 단면도들이다. 도 13a 및 도 13b에서는 1차 예비보호층(P1-BPL) 형성단계 이후 공정에 대하여 대략적으로 나타내었다. 이하, 도 13a 및 도 13b를 참조하여 본 발명의 일 실시예에 따른 표시모듈 제조방법을 설명함에 있어, 동일한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
본 발명의 일 실시예에 따른 표시모듈 제조방법에서는, 경화 공정이 생략되고, 보호레진이 제공되어 형성된 1차 예비보호층(P1-BPL) 상에 플라즈마(PLS-1) 처리 공정이 수행될 수 있다. 플라즈마(PLS-1) 처리를 통해, 벤딩부보호층(BPL-1)의 최외곽에는 플라즈마 처리층(PLL-1)이 형성되고, 플라즈마(PLS-1) 처리 공정에서 발생하는 자외선 광 등에 의해 내부의 보호레진이 경화되어 베이스경화층(CRL-1)이 형성될 수 있다. 이 때, 플라즈마(PLS-1)에 의해 최외곽 플라즈마 처리층(PLL-1)이 먼저 형성된 후, 내부 보호레진이 경화되어 베이스경화층(CRL-1)이 형성됨에 따라, 벤딩부보호층(BPL-1)의 표면에는 그루브(groove)가 형성될 수 있다. 표면에 그루브(groove)가 형성된 벤딩부보호층(BPL-1)은 벤딩부에 적용되어, 그루브(groove) 구조에 의해 벤딩 내성을 가지는 것일 수 있다.
이상에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
표시모듈의 벤딩부에 적용되는 보호레진에 있어서 공정상 소요를 고려하여 자외선 경화타입 레진이 사용된다. 다만, 대기중에서 아크릴계 레진 등을 자외선 경화시 용존 산소에 의해 경화반응이 저해되어 미경화층이 발생할 수 있다. 따라서, 플라즈마 처리를 통해 보호레진에 미경화층 발생이 방지되어 신뢰성 및 내구성이 향상된 표시모듈을 제공할 수 있는 본원 발명은 산업상 이용가능성이 높다.

Claims (20)

  1. 플랫영역, 및 상기 플랫영역으로부터 연장된 벤딩영역을 포함하는 표시패널; 및
    상기 표시패널의 일측에 배치되는 보호층을 포함하고,
    상기 보호층은
    상기 표시패널 상에 배치되는 베이스경화층; 및
    상기 베이스경화층 상에 배치되는 플라즈마 처리층;을 포함하는 표시모듈.
  2. 제1항에 있어서,
    상기 보호층은 아크릴계 고분자, 또는 티올계 고분자를 포함하는 표시모듈.
  3. 제1항에 있어서,
    상기 보호층은 사슬부 및 작용기부를 포함하는 모노머를 포함하는 표시모듈.
  4. 제3항에 있어서,
    상기 플라즈마 처리층은 상기 모노머의 상기 사슬부가 연결되어 형성된 제1 고분자사슬 및 제2 고분자사슬을 포함하고,
    상기 제1 고분자사슬에 포함된 상기 작용기부 중 적어도 하나는 상기 제2 고분자사슬에 가교된 표시모듈.
  5. 제3항에 있어서,
    상기 베이스 경화층은 상기 모노머의 상기 사슬부가 연결되어 형성된 제1 베이스 고분자사슬 및 제2 베이스 고분자사슬을 포함하고,
    상기 제1 베이스 고분자사슬 및 상기 제2 베이스 고분자사슬은 가교되지 않은 표시모듈.
  6. 제1항에 있어서,
    상기 보호층은 상기 벤딩영역에 중첩하는 표시모듈.
  7. 제1항에 있어서,
    상기 표시패널은 상기 벤딩영역에서 연장되고, 상기 벤딩영역이 벤딩됨에 따라 상기 플랫영역과 마주하는 대향영역을 더 포함하는 표시모듈.
  8. 제1항에 있어서,
    상기 표시패널의 일 단에 연결되고, 적어도 일부가 상기 표시패널의 상기 플랫영역과 마주하도록 배치되는 회로기판을 더 포함하는 표시모듈.
  9. 제8항에 있어서,
    상기 보호층은 상기 회로기판 및 상기 표시패널의 연결부에 배치되는 표시모듈.
  10. 제8항에 있어서,
    상기 표시패널은 베이스층, 상기 베이스층 상에 배치되는 회로층, 상기 회로층 상에 배치되고, 광을 생성하는 복수의 표시소자들, 및 상기 복수의 표시소자들을 커버하는 봉지층을 포함하고,
    상기 봉지층 상에 배치되는 입력감지층을 더 포함하는 표시모듈.
  11. 플랫영역, 상기 플랫영역으로부터 연장된 벤딩영역, 및 상기 벤딩영역에서 연장되고, 상기 벤딩영역이 벤딩됨에 따라 상기 플랫영역과 마주하는 대향영역을 포함하는 표시패널; 및
    상기 벤딩영역에 배치되는 보호층을 포함하고,
    상기 보호층은 상기 보호층의 최상부에 배치되는 플라즈마 처리층을 포함하는 표시모듈.
  12. 플랫영역, 및 상기 플랫영역으로부터 연장된 벤딩영역을 포함하는 표시패널을 포함하는 표시모듈에 있어서,
    상기 표시패널의 일측에 보호레진을 제공하는 단계; 및
    상기 보호레진 상에 플라즈마를 가하여 표면에 플라즈마 처리층이 형성된 보호층을 형성하는 단계를 포함하는 표시모듈의 제조방법.
  13. 제12항에 있어서,
    상기 보호층을 형성하는 단계는
    상기 보호 레진 상에 광을 조사하여 예비 보호층을 형성하는 단계, 및
    상기 예비 보호층 상에 상기 플라즈마를 가하여 상기 플라즈마 처리층을 형성하는 단계를 포함하는 표시모듈의 제조방법.
  14. 제12항에 있어서,
    상기 보호층을 형성하는 단계는
    상기 보호레진 상에 상기 플라즈마를 가하여, 상기 표시패널 상에 배치되는 베이스경화층, 및 상기 베이스경화층 상에 배치되고, 상기 보호층의 상기 표면에 형성되는 상기 플라즈마 처리층을 형성하는 표시모듈의 제조방법.
  15. 제12항에 있어서,
    상기 보호레진을 제공하는 단계에서
    상기 표시패널의 상기 벤딩영역 상에 상기 보호레진을 제공하는 표시모듈의 제조방법.
  16. 제12항에 있어서,
    상기 표시패널의 일 단에 연결되는 회로기판을 포함하고,
    상기 보호레진을 제공하는 단계에서
    상기 표시패널 및 상기 회로기판의 연결부에 상기 보호레진을 제공하는 표시모듈의 제조방법.
  17. 제12항에 있어서,
    상기 보호레진은 아크릴계 모노머, 또는 티올계 모노머를 포함하는 표시모듈의 제조방법.
  18. 제12항에 있어서,
    상기 보호레진은 사슬부 및 작용기부를 포함하는 모노머를 포함하는 표시모듈의 제조방법.
  19. 제18항에 있어서,
    상기 플라즈마 처리층은 상기 모노머의 상기 사슬부가 연결되어 형성된 제1 고분자사슬 및 제2 고분자사슬을 포함하고,
    상기 플라즈마를 가하는 단계에서 상기 제1 고분자사슬에 포함된 상기 작용기부 중 적어도 하나는 상기 제2 고분자사슬에 가교되는 표시모듈의 제조방법.
  20. 제12항에 있어서,
    상기 보호레진을 제공하는 단계 및 상기 보호층을 형성하는 단계는 상기 표시모듈이 플랫한 상태에서 수행되고,
    상기 보호층을 형성하는 단계 이후 상기 표시모듈을 벤딩시키는 단계를 더 포함하는 표시모듈의 제조방법.
PCT/KR2020/016243 2020-01-13 2020-11-18 표시모듈 및 이의 제조 방법 WO2021145549A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP20914731.3A EP4092772A4 (en) 2020-01-13 2020-11-18 DISPLAY MODULE AND ITS MANUFACTURING METHOD
US17/785,975 US20230116734A1 (en) 2020-01-13 2020-11-18 Display module and manufacturing method therefor
CN202080093062.5A CN114946044A (zh) 2020-01-13 2020-11-18 显示模块及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0004070 2020-01-13
KR1020200004070A KR20210091385A (ko) 2020-01-13 2020-01-13 표시모듈 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2021145549A1 true WO2021145549A1 (ko) 2021-07-22

Family

ID=76864476

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/016243 WO2021145549A1 (ko) 2020-01-13 2020-11-18 표시모듈 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20230116734A1 (ko)
EP (1) EP4092772A4 (ko)
KR (1) KR20210091385A (ko)
CN (1) CN114946044A (ko)
WO (1) WO2021145549A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863347A (zh) * 2021-01-14 2021-05-28 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220014626A (ko) * 2020-07-29 2022-02-07 엘지디스플레이 주식회사 플렉서블 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071442A (ko) * 2005-12-30 2007-07-04 주식회사 엘지화학 유연한 디스플레이장치 및 그의 제조방법
KR20100124012A (ko) * 2009-05-18 2010-11-26 주식회사 동아테크윈 플렉시블 디스플레이의 기판 처리 방법
JP2016002764A (ja) * 2014-06-19 2016-01-12 日本合成化学工業株式会社 積層体及びその用途、並びに積層体の製造方法
KR20180056753A (ko) * 2015-09-25 2018-05-29 데이진 가부시키가이샤 하드 코트층이 부착된 고분자 기판 및 그 제조 방법
KR20190014273A (ko) * 2017-07-31 2019-02-12 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379355B1 (en) * 2014-12-15 2016-06-28 Lg Display Co., Ltd. Flexible display device having support layer with rounded edge
JP2018049209A (ja) * 2016-09-23 2018-03-29 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071442A (ko) * 2005-12-30 2007-07-04 주식회사 엘지화학 유연한 디스플레이장치 및 그의 제조방법
KR20100124012A (ko) * 2009-05-18 2010-11-26 주식회사 동아테크윈 플렉시블 디스플레이의 기판 처리 방법
JP2016002764A (ja) * 2014-06-19 2016-01-12 日本合成化学工業株式会社 積層体及びその用途、並びに積層体の製造方法
KR20180056753A (ko) * 2015-09-25 2018-05-29 데이진 가부시키가이샤 하드 코트층이 부착된 고분자 기판 및 그 제조 방법
KR20190014273A (ko) * 2017-07-31 2019-02-12 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4092772A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863347A (zh) * 2021-01-14 2021-05-28 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112863347B (zh) * 2021-01-14 2022-09-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
EP4092772A1 (en) 2022-11-23
EP4092772A4 (en) 2024-02-21
KR20210091385A (ko) 2021-07-22
US20230116734A1 (en) 2023-04-13
CN114946044A (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
WO2018230940A1 (ko) 신축성 기판 구조체 및 그 제조방법, 신축성 디스플레이 및 그 제조방법 그리고 신축성 디스플레이 사용방법
WO2021071077A1 (en) Display module and manufacturing method thereof
WO2020027418A1 (ko) 표시 패널 및 이의 제조 방법
WO2021145549A1 (ko) 표시모듈 및 이의 제조 방법
WO2020166793A1 (ko) 표시 패널
WO2020111420A1 (ko) 표시장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020226267A1 (ko) 표시 장치
WO2020204247A1 (ko) 표시 장치
WO2020122378A1 (ko) 표시 장치
WO2022265287A1 (ko) 표시장치 및 이를 포함하는 전자장치
WO2022119124A1 (ko) 표시장치
WO2022244979A1 (ko) 표시 장치 및 그것을 포함하는 전자 장치
WO2020017744A1 (ko) 표시장치 및 표시장치 제조방법
WO2022260396A1 (ko) 표시 장치 및 표시 장치의 검사 방법
WO2022265314A1 (ko) 표시장치 및 이를 포함하는 전자장치
WO2018004228A1 (ko) 지문센싱 장치 및 이를 포함하는 터치 디바이스
WO2022005008A1 (ko) 스트레처블 표시장치
WO2021071060A1 (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
WO2020159045A1 (ko) 표시 장치
WO2020122376A1 (ko) 표시장치
WO2020141670A1 (ko) 표시 장치 및 이의 제조 방법
WO2022245111A1 (ko) 표시 장치
WO2019235753A1 (ko) 터치 센서 모듈, 이를 포함하는 윈도우 적층체 및 이를 포함하는 화상 표시 장치
WO2021060683A1 (ko) 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20914731

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020914731

Country of ref document: EP

Effective date: 20220816