WO2019239670A1

WO2019239670A1 - 信号処理回路、固体撮像素子、および、信号処理回路の制御方法

Info

Publication number: WO2019239670A1
Application number: PCT/JP2019/011780
Authority: WO
Inventors: ルォンフォン朝倉
Original assignee: ソニーセミコンダクタソリューションズ株式会社
Priority date: 2018-06-14
Filing date: 2019-03-20
Publication date: 2019-12-19
Also published as: EP3809694A4; US20210235034A1; EP3809694A1; US11223791B2; CN112204951A; TW202002614A; KR20210020004A; CN115665570B; TWI809085B; EP3809694B1; CN115665570A

Abstract

比較器およびカウンタによりＡＤ変換を行うデジタル信号処理回路において、ＡＤ変換の速度を速くする。　減衰部は、入力信号のレベルが所定の閾値を超える場合には入力信号を減衰させて出力信号として出力する。比較器は、出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する。カウンタは、比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力する。デジタル信号処理部は、デジタル信号に対する乗算処理を行う。

Description

信号処理回路、固体撮像素子、および、信号処理回路の制御方法

　本技術は、信号処理回路、固体撮像素子、および、信号処理回路の制御方法に関する。詳しくは、アナログ信号をデジタル信号に変換する信号処理回路、固体撮像素子、および、信号処理回路の制御方法に関する。

　従来より、固体撮像素子においては、画素の列ごとにＡＤＣ（Analog-to-Digital Converter）を配置したカラムＡＤＣ方式が広く用いられている。例えば、比較器およびカウンタからなるシングルスロープ型のＡＤＣを列ごとに配置した固体撮像素子が提案されている（例えば、特許文献１参照。）。このＡＤＣにおいて、比較器は、のこぎり波状の参照信号とアナログの画素信号とを比較する。そして、カウンタは比較結果が反転するまでの期間に亘って計数値を計数し、その計数値を示すデジタル信号を出力する。

特開２００８－９８７２２号公報

　上述の従来技術では、比較器およびカウンタからなる簡易な構成により、アナログの画素信号に対してＡＤ（Analog-to-Digital）変換を行うことができる。しかしながら、上述のＡＤＣでは、照度が高いほど画素信号のレベルが大きくなってしまう。この画素信号のレベルの増大により、比較結果が反転するまでの時間が長くなってＡＤ変換の速度が遅くなる、という問題がある。

　本技術はこのような状況に鑑みて生み出されたものであり、比較器およびカウンタによりＡＤ変換を行うデジタル信号処理回路において、ＡＤ変換の速度を速くすることを目的とする。

　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入力信号のレベルが所定の閾値を超える場合には上記入力信号を減衰させて出力信号として出力する減衰部と、上記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較器と、上記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力するカウンタと、上記デジタル信号に対する乗算処理を行うデジタル信号処理部とを具備する信号処理回路、および、その制御方法である。これにより、入力信号のレベルが所定の閾値を超える場合には、減衰された入力信号が、デジタル信号に変換されるという作用をもたらす。

　また、この第１の側面において、上記減衰部は、上記レベルが上記閾値を超える場合には上記入力信号を所定の減衰率により減衰し、上記デジタル信号処理部は、上記減衰率の逆数を乗算する上記乗算処理を上記デジタル信号に対して行ってもよい。これにより、減衰率により減衰された分、その逆数の乗算が行われるという作用をもたらす。

　また、この第１の側面において、所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、上記入力信号を伝送する信号線のレベルは、上記リセットレベルおよび信号レベルのいずれかに変動し、上記減衰部は、上記信号線と上記比較器の入力端子との間に挿入された第１容量と、上記比較器の上記入力端子に一端が接続された第２容量と、上記リセットレベルおよび上記信号レベルの差分が上記閾値を超える場合には上記サンプルホールド回路の上記出力端子を選択して上記第２容量の他端に接続し、上記レベルが上記閾値を超えない場合には上記信号線を選択して上記他端に接続するセレクタとを備えてもよい。これにより、入力信号のレベルが閾値を超える場合にはリセットレベルが第２容量に供給され、信号レベルが第１容量に供給されるという作用をもたらす。

　また、この第１の側面において、上記信号線のレベルが上記信号レベルに変動すると上記比較結果を保持して上記セレクタに供給するラッチ回路をさらに具備し、上記信号線のレベルが上記信号レベルに変動したときの上記参照信号のレベルは、上記閾値に応じたレベルであり、上記セレクタは、上記比較結果に応じて上記第２容量の他端の接続先を切り替えてもよい。これにより、ラッチ回路の保持した比較結果に応じて第２容量の接続先が切り替えられるという作用をもたらす。

　また、この第１の側面において、上記デジタル信号処理部は、上記サンプルホールド回路に生じたオフセット成分を演算するオフセット演算部と、上記オフセット成分を保持するオフセット保持部と、上記乗算処理において上記保持された上記オフセット成分を除去する補正処理部とを備えてもよい。これにより、オフセット成分が補正されるという作用をもたらす。

　また、この第１の側面において、上記デジタル信号処理部は、複数の上記デジタル信号の統計量を求める統計処理部をさらに備え、上記オフセット演算部は、上記統計量から上記オフセット成分を演算してもよい。これにより、デジタル信号の統計量から演算されたオフセット成分が補正されるという作用をもたらす。

　また、この第１の側面において、所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、上記入力信号を伝送する信号線のレベルは、上記リセットレベルおよび信号レベルのいずれかに変動し、上記減衰部は、上記リセットレベルおよび上記信号レベルの差分が上記閾値を超える場合には上記サンプルホールド回路の上記出力端子を選択し、上記レベルが上記閾値を超えない場合には上記信号線を選択する第１セレクタと、上記比較器の入力端子に並列に接続された複数の容量と、所定の設定値に従って上記複数の容量の一部を上記第１セレクタの出力端子に接続し、残りを上記信号線に接続する第２セレクタとを備えてもよい。これにより、複数の容量の一部が第１セレクタに接続され、残りが信号線に接続されるという作用をもたらす。

　また、この第１の側面において、所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、上記入力信号を伝送する信号線のレベルは、上記リセットレベルおよび信号レベルのいずれかに変動し、上記減衰部は、上記比較器の入力端子に一端が接続された第１容量と、上記比較器の上記入力端子に一端が接続された第２容量と、所定の選択信号に従って上記信号線および上記出力端子のいずれかを上記第１容量の他端に接続する第１容量側セレクタと、上記リセットレベルおよび上記信号レベルの差分が上記閾値を超える場合には上記サンプルホールド回路の上記出力端子を選択して上記第２容量の他端に接続し、上記レベルが上記閾値を超えない場合には上記信号線を選択して上記他端に接続する第２容量側セレクタとを備えてもよい。これにより、第１容量および第２容量のそれぞれが信号線またはサンプルホールド回路の出力端子に接続されるという作用をもたらす。

　また、本技術の第２の側面は、入射光を光電変換してアナログの入力信号を生成する通常画素と、上記入力信号のレベルが所定の閾値を超える場合には上記入力信号を減衰させて出力信号として出力する減衰部と、上記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較器と、上記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力するカウンタと、上記デジタル信号に対する乗算処理を行うデジタル信号処理部とを具備する固体撮像素子である。これにより、画素信号のレベルが所定の閾値を超える場合には、減衰された画素信号が、デジタル信号に変換されるという作用をもたらす。

　また、この第２の側面において、所定の基準電圧に応じたダミー信号を上記入力信号として上記減衰部に入力するダミー画素と、所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路とをさらに具備し、上記入力信号を伝送する信号線のレベルは、上記リセットレベルおよび信号レベルのいずれかに変動し、上記減衰部は、上記信号線と上記比較器の入力端子との間に挿入された第１容量と、上記比較器の上記入力端子に一端が接続された第２容量と、上記リセットレベルおよび上記信号レベルの差分が上記閾値を超える場合には上記サンプルホールド回路の上記出力端子を選択して上記第２容量の他端に接続し、上記信号レベルが上記閾値を超えない場合には上記信号線を選択して上記他端に接続する第１セレクタとを備え、上記デジタル信号処理部は、上記ダミー信号が入力されている場合には上記サンプルホールド回路に生じたオフセット成分を上記デジタル信号から演算してもよい。これにより、ダミー信号に対応するデジタル信号からオフセット成分が演算されるという作用をもたらす。

　また、この第２の側面において、所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、上記入力信号を伝送する信号線のレベルは、上記リセットレベルおよび信号レベルのいずれかに変動し、上記減衰部は、上記比較器の入力端子に一端が接続された第１容量と、上記比較器の上記入力端子に一端が接続された第２容量と、所定の選択信号に従って上記信号線および上記出力端子のいずれかを上記第１容量の他端に接続する第１容量側セレクタと、上記リセットレベルおよび上記信号レベルの差分が上記閾値を超える場合には上記サンプルホールド回路の上記出力端子を選択して上記第２容量の他端に接続し、上記レベルが上記閾値を超えない場合には上記信号線を選択して上記他端に接続する第２容量側セレクタとを備えてもよい。これにより、第１容量および第２の容量のそれぞれが信号線またはサンプルホールド回路の出力端子に接続されるという作用をもたらす。

　また、この第２の側面において、上記画素は、所定の通常モードが設定された場合には所定値より高い電荷電圧変換効率である高変換効率と上記所定値より低い電荷電圧変換効率である低変換効率とのいずれかにより上記入力信号を生成し、所定のデュアルゲインモードが設定された場合には上記高変換効率および上記低変換効率の両方により上記入力信号を生成し、上記第１容量側セレクタは、上記通常モードが設定された場合には上記信号線を上記第１容量の他端に接続し、上記デュアルゲインモードが設定された場合には上記低変換効率により生成された上記リセットレベルの期間内に上記出力端子を上記他端に接続するとともに当該期間外に上記信号線を上記他端に接続してもよい。これにより、デュアルゲイン駆動モードにおいて、高変換効率および低変換効率の両方による画素信号がＡＤ変換されるという作用をもたらす。

　本技術によれば、比較器およびカウンタによりＡＤ変換を行うデジタル信号処理回路において、ＡＤ変換の速度を速くすることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。本技術の第１の実施の形態における画素の一構成例を示す回路図である。本技術の第１の実施の形態における負荷ＭＯＳ（Metal-Oxide-Semiconductor）回路ブロックおよびカラム信号処理回路の一構成例を示すブロック図である。本技術の第１の実施の形態におけるＡＤＣの一構成例を示す回路図である。本技術の第１の実施の形態におけるデジタル信号処理部の動作の一例を示す図である。本技術の第１の実施の形態におけるサンプルホールド回路の一構成例を示す回路図である。本技術の第１の実施の形態におけるラッチ回路の動作の一例を示す図である。本技術の第１の実施の形態におけるサンプルホールド回路の動作の一例を示すタイミングチャートである。本技術の第１の実施の形態における照度が低い場合のＡＤＣの動作の一例を示すタイミングチャートである。本技術の第１の実施の形態における照度が高い場合のＡＤＣの動作の一例を示すタイミングチャートである。本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。本技術の第２の実施の形態における固体撮像素子の一構成例を示すブロック図である。本技術の第２の実施の形態におけるダミー画素の一構成例を示す回路図である。本技術の第２の実施の形態における垂直信号線を接続して統計処理を行う際のＡＤＣの動作の一例を示すタイミングチャートである。本技術の第２の実施の形態におけるサンプルホールド回路を接続して統計処理を行う際のＡＤＣの動作の一例を示すタイミングチャートである。本技術の第２の実施の形態におけるデジタル信号処理部の一構成例を示すブロック図である。本技術の第２の実施の形態におけるデジタル信号処理部の動作の一例を示す図である。本技術の第２の実施の形態の変形例におけるコンパレータの一構成例を示す回路図である。本技術の第２の実施の形態の変形例における減衰部の一構成例を示す回路図である。本技術の第３の実施の形態における画素の一構成例を示す回路図である。本技術の第３の実施の形態における減衰部の一構成例を示す回路図である。本技術の第３の実施の形態における通常駆動モードおよびデュアルゲイン駆動モードのそれぞれのＡＤＣの動作の一例を示すタイミングチャートである。本技術の第３の実施の形態における通常駆動モード時に照度が低い場合のＡＤＣの動作の一例を示すタイミングチャートである。本技術の第３の実施の形態における通常駆動モード時に照度が高い場合のＡＤＣの動作の一例を示すタイミングチャートである。本技術の第３の実施の形態におけるデュアルゲイン駆動モード時の高変換効率の画素信号のＡＤ変換を行うＡＤＣの動作の一例を示すタイミングチャートである。本技術の第３の実施の形態におけるデュアルゲイン駆動モード時の低変換効率の画素信号のＡＤ変換を行うＡＤＣの動作の一例を示すタイミングチャートである。本技術の第３の実施の形態における画素信号レベルおよびＡＤ変換値と信号電荷量との間の関係の一例を示すグラフである。車両制御システムの概略的な構成例を示すブロック図である。撮像部の設置位置の一例を示す説明図である。

　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（画素信号を減衰させる例）
　２．第２の実施の形態（オフセット成分を補正し、画素信号を減衰させる例）
　３．第３の実施の形態（通常駆動の際に画素信号を減衰させ、デュアルゲイン駆動の際には減衰させない例）
　４．移動体への応用例

　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像する装置であり、撮像レンズ１１０、固体撮像素子２００、記録部１２０および撮像制御部１３０を備える。撮像装置１００としては、ＩｏＴカメラ等のデジタルカメラや、撮像機能を持つ電子装置（スマートフォンやパーソナルコンピュータなど）が想定される。

　固体撮像素子２００は、撮像制御部１３０の制御に従って、画像データを撮像するものである。この固体撮像素子２００は、画像データを信号線２０９を介して記録部１２０に供給する。

　撮像レンズ１１０は、光を集光して固体撮像素子２００に導くものである。撮像制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。この撮像制御部１３０は、例えば、垂直同期信号ＶＳＹＮＣを含む撮像制御信号を固体撮像素子２００に信号線１３９を介して供給する。記録部１２０は、画像データを記録するものである。

　ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す信号であり、一定の周波数（６０ヘルツなど）の周期信号が垂直同期信号ＶＳＹＮＣとして用いられる。

　なお、撮像装置１００は、画像データを記録しているが、その画像データを撮像装置１００の外部に送信してもよい。この場合には、画像データを送信するための外部インターフェースがさらに設けられる。もしくは、撮像装置１００は、さらに画像データを表示してもよい。この場合には表示部がさらに設けられる。

　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、垂直走査回路２１１、画素アレイ部２１２、タイミング制御回路２１３、ＤＡＣ（Digital to Analog Converter）２１４、負荷ＭＯＳ回路ブロック２５０、カラム信号処理回路２６０を備える。画素アレイ部２１２には、二次元格子状に複数の画素２２０が配列される。

　以下、水平方向に配列された画素２２０の集合を「行」と称し、行に垂直な方向に配列された画素２２０の集合を「列」と称する。

　タイミング制御回路２１３は、撮像制御部１３０からの垂直同期信号ＶＳＹＮＣに同期して垂直走査回路２１１、ＤＡＣ２１４、カラム信号処理回路２６０のそれぞれの動作タイミングを制御するものである。

　ＤＡＣ２１４は、ＤＡ（Digital to Analog）変換により、時間の経過に伴って変動するアナログの参照信号を生成するものである。例えば、のこぎり波状のランプ信号が参照信号として用いられる。ＤＡＣ２１４は、生成した参照信号をカラム信号処理回路２６０に供給する。

　垂直走査回路２１１は、行を順に選択して駆動し、アナログの画素信号を出力させるものである。画素２２０は、入射光を光電変換してアナログの画素信号を生成するものである。この画素２２０は、負荷ＭＯＳ回路ブロック２５０を介して、カラム信号処理回路２６０に画素信号を供給する。

　負荷ＭＯＳ回路ブロック２５０には、定電流を供給するＭＯＳトランジスタが列ごとに設けられる。

　カラム信号処理回路２６０は、列ごとに、画素信号に対してＡＤ変換処理などの信号処理を実行するものである。このカラム信号処理回路２６０は、処理後の信号からなる画像データを記録部１２０に供給する。なお、カラム信号処理回路２６０は、特許請求の範囲に記載の信号処理回路の一例である。

　［画素の構成例］
　図３は、本技術の第１の実施の形態における画素２２０の一構成例を示す回路図である。この画素２２０は、フォトダイオード２２１、転送トランジスタ２２２、リセットトランジスタ２２３、浮遊拡散層２２４、増幅トランジスタ２２５および選択トランジスタ２２６を備える。

　フォトダイオード２２１は、入射光を光電変換して電荷を生成するものである。転送トランジスタ２２２は、垂直走査回路２１１からの転送信号ＴＸに従って、フォトダイオード２２１から浮遊拡散層２２４に電荷を転送するものである。リセットトランジスタ２２３は、垂直走査回路２１１からのリセット信号ＲＳＴに従って、浮遊拡散層２２４の電荷量を初期化するものである。浮遊拡散層２２４は、電荷を蓄積して電荷量に応じた電圧を生成するものである。

　増幅トランジスタ２２５は、浮遊拡散層２２４の電圧の信号を増幅するものである。選択トランジスタ２２６は、垂直走査回路２１１からの選択信号ＳＥＬに従って、増幅された信号を画素信号として負荷ＭＯＳ回路ブロック２５０に垂直信号線Ｖｓｌを介して出力するものである。

　なお、画素２２０の回路は、光電変換により画素信号を生成することができるものであれば、同図に例示した構成に限定されない。

　図４は、本技術の第１の実施の形態における負荷ＭＯＳ回路ブロック２５０およびカラム信号処理回路２６０の一構成例を示すブロック図である。

　負荷ＭＯＳ回路ブロック２５０には、列ごとに垂直信号線が配線される。列数をＩ（Ｉは、整数）とすると、Ｉ本の垂直信号線Ｖｓｌが配線される。また、垂直信号線Ｖｓｌのそれぞれには、一定の電流を供給する負荷ＭＯＳ回路２５１が接続される。

　カラム信号処理回路２６０には、複数のＡＤＣ３００とデジタル信号処理部２６１とが配置される。ＡＤＣ３００は、列ごとに配置される。列数をＩとすると、Ｉ個のＡＤＣ３００が配置される。なお、列ごとにＡＤＣ３００を配置するカラムＡＤＣ方式を用いているが、この構成に限定されない。例えば、画素毎にＡＤＣ３００を配置する構成であってもよい。

　ＡＤＣ３００は、ＤＡＣ２１４からの参照信号（ランプ信号Ｒｍｐなど）を用いて、対応する列からのアナログの画素信号をデジタル信号に変換するものである。このＡＤＣ３００は、デジタル信号をデジタル信号処理部２６１に供給する。

　デジタル信号処理部２６１は、列ごとのデジタル信号のそれぞれに対して所定の信号処理を行うものである。処理内容の詳細については後述する。デジタル信号処理部２６１は、処理後のデジタル信号からなる画像データを記録部１２０に供給する。

　［ＡＤＣの構成例］
　図５は、本技術の第１の実施の形態におけるＡＤＣ３００の一構成例を示す回路図である。このＡＤＣ３００は、サンプルホールド回路３１０、コンパレータ３５０およびカウンタ３７０を備える。また、コンパレータ３５０は、スイッチ３５１および３５２と、容量３５３と、ラッチ回路３５４と、比較器３５５と、減衰部３６０とを備える。減衰部３６０は、容量３６１および３６２と、セレクタ３６３とを備える。

　サンプルホールド回路３１０は、タイミング制御回路２１３の制御に従って、リセットレベルおよび信号レベルのうちリセットレベルをサンプリングして保持するものである。このサンプルホールド回路３１０は、保持したリセットレベルを出力端子から出力する。

　ここで、リセットレベルは、リセット信号ＲＳＴにより画素２２０が初期化されたときの垂直信号線Ｖｓｌのレベルを意味する。また、信号レベルは、転送信号ＴＸにより画素２２０内で、電荷が転送されたときの垂直信号線Ｖｓｌのレベルを意味する。これらのリセットレベルおよび信号レベルの差分は、画素２２０をリセットした際に生じるノイズ成分を除去した正味の画素信号のレベルを示す。この正味の画素信号を以下、Ｖｓｉｇと称する。なお、画素信号Ｖｓｉｇは、特許請求の範囲に記載の入力信号の一例である。

　コンパレータ３５０は、参照信号と、垂直信号線Ｖｓｌのレベル（リセットレベルまたは信号レベル）とを比較するものである。このコンパレータ３５０において、容量３５３は、ＤＡＣ２１４と比較器３５５の非反転入力端子（＋）との間に挿入される。

　スイッチ３５１は、タイミング制御回路２１３からの制御信号Ａｚ＿ｓｗ１に従って、比較器３５５の非反転入力端子（＋）と、その出力端子との間の経路を開閉するものである。

　スイッチ３５２は、タイミング制御回路２１３からの制御信号Ａｚ＿ｓｗ２に従って、比較器３５５の反転入力端子（－）と、その出力端子との間の経路を開閉するものである。

　比較器３５５は、非反転入力端子（＋）に入力された信号Ａｚ＿ｒｍｐと、反転入力端子（－）に入力された信号Ａｚ＿ｖｓｌとを比較するものである。この比較器３５５は、比較結果Ｃｍｐ＿ｏｕｔをラッチ回路３５４およびカウンタ３７０に出力する。

　ここで、ＤＡＣ２１４は、信号レベルのＡＤ変換の直前において、参照信号（ランプ信号Ｒｍｐ）のレベルを所定の閾値Ｖｔｈに応じた値に制御する。このときの比較結果Ｃｍｐ＿ｏｕｔは、画素信号Ｖｉｇ（すなわち、信号レベルとリセットレベルとの差分）が、閾値Ｖｔｈを超えるか否かを判定した結果を示す。

　カウンタ３７０は、タイミング制御回路２１３の制御に従って、ＡＤ変換の開始タイミングから、比較結果Ｃｍｐ＿ｏｕｔが反転するまでの期間に亘って計数値を計数するものである。このカウンタ３７０は、計数値を示すデジタル信号Ｃｎｔ＿ｏｕｔをデジタル信号処理部２６１に供給する。

　ラッチ回路３５４は、タイミング制御回路２１３からの制御信号Ｌａｔ＿ｃｔｒｌ、Ｌａｔ＿ｓｅｔおよびＬａｔ＿ｒｓｔに従って、比較器３５５からの比較結果Ｃｍｐ＿ｏｕｔを保持するものである。このラッチ回路３５４は、画素信号Ｖｉｇのレベルが閾値Ｖｔｈを超えるか否かを判定した結果を示す比較結果Ｃｍｐ＿ｏｕｔを保持し、その保持値を判定結果Ｌａｔ＿ｏｕｔとしてデジタル信号処理部２６１および減衰部３６０に供給する。

　減衰部３６０は、画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈを超える場合に、その画素信号Ｖｓｉｇを減衰するものである。この減衰部３６０において、容量３６１は、垂直信号線Ｖｓｌと比較器３５５の反転入力端子（－）との間に挿入される。また、容量３６２の一端は、比較器３５５の反転入力端子（－）に接続される。なお、容量３６１は、特許請求の範囲に記載の第１容量の一例であり、容量３６２は、特許請求の範囲に記載の第２容量の一例である。

　セレクタ３６３は、判定結果Ｌａｔ＿ｏｕｔに応じて、垂直信号線Ｖｓｌと、サンプルホールド回路３１０の出力端子とのいずれかを選択して、容量３６２の他端に接続するものである。

　判定結果Ｌａｔ＿ｏｕｔは、例えば、画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈを超える場合に、論理値「１」となり、そのレベルが閾値Ｖｔｈ以下の場合に論理値「０」となる。セレクタ３６３は、判定結果Ｌａｔ＿ｏｕｔが論理値「０」（すなわち、画素信号Ｖｓｉｇが閾値Ｖｔｈ以下）である場合に垂直信号線Ｖｓｌを容量３６２に接続する。一方、判定結果Ｌａｔ＿ｏｕｔが論理値「１」（すなわち、画素信号Ｖｓｉｇが閾値Ｖｔｈを超える）である場合にセレクタ３６３は、サンプルホールド回路３１０を容量３６２に接続する。

　容量３６２の接続先が垂直信号線Ｖｓｌである場合には、垂直信号線Ｖｓｌと比較器３５５の反転入力端子（－）との間に、並列に容量３６１および３６２が接続された状態となる。この場合には、画素信号Ｖｓｉｇは減衰されずに比較器３５５に入力される。

　一方、容量３６２の接続先がサンプルホールド回路３１０である場合には、容量３６１に信号レベルが入力されているときに、容量３６２には、サンプルホールド回路３１０により保持されたリセットレベルが入力されることとなる。ここで、容量３６１の容量値をＣ_１とし、容量３６２の容量値をＣ_２とすると、容量３６１に蓄積される電荷量Ｑ_１は、次の式により表される。
　　Ｑ_１＝Ｃ_１×Ｖ_１　　　　　　　　　　　　　　　　　　　・・・式１
上式において、Ｖ_１は、容量３６１に印加される電圧である。

　また、容量３６２に蓄積される電荷量Ｑ_２は、次の式により表される。
　　Ｑ_２＝Ｃ_２×Ｖ_２　　　　　　　　　　　　　　　　　　　・・・式２
上式において、Ｖ_２は、容量３６２に印加される電圧である。

　Ｑ_１はＱ_２と等しくなるため、式１および式２から次の式が得られる。
　　Ｃ_１×Ｖ_１＝Ｃ_２×Ｖ_２　　　　　　　　　　　　　　　　・・・式３

　また、容量３６１および容量３６２のそれぞれには、前述のように信号レベルおよびリセットレベルが印加されるため、容量３６１および３６２を直列接続した合成容量の両端には、それらの差分（Ｖｓｉｇ）が印加される。したがって、電圧Ｖ_２は、次の式により表すことができる。
　　Ｖ_２＝Ｖｓｉｇ－Ｖ_１　　　　　　　　　　　　　　　　・・・式４

　式４を式３に代入して変形すると、次の式が得られる。
　　Ｖ_１＝（Ｃ_２×Ｖｓｉｇ）／（Ｃ_１＋Ｃ_２）　　　　　　　・・・式５

　電圧Ｖ_１は、減衰部３６０の出力値であるため、この値をＶｓｉｇ'とすると、式５を次の式に置き換えることができる。
　　Ｖｓｉｇ'＝ｋ×Ｖｓｉｇ＝｛Ｃ_２／（Ｃ_１＋Ｃ_２）｝Ｖｓｉｇ…式６

　式６より、ｋを画素信号Ｖｓｉｇに対するゲインとすると、ゲインｋは１未満となる。したがって容量３６２の接続先がサンプルホールド回路３１０である場合、入力された画素信号Ｖｓｉｇをゲインｋにより減衰した信号がＶｓｉｇ'として出力される。

　上述の構成により、入力された画素信号Ｖｓｉｇが閾値Ｖｔｈを超える場合に減衰部３６０は、その画素信号Ｖｓｉｇをゲインｋ（言い換えれば、減衰率）により減衰し、出力信号Ｖｓｉｇ'として比較器３５５に出力する。

　なお、ＡＤＣ３００は、固体撮像素子２００内の画素信号をＡＤ変換しているが、この構成に限定されない。例えば、ＡＤＣ３００を音響機器や測定機器などに設け、アナログの音声信号や測定信号をＡＤ変換することもできる。

　図６は、本技術の第１の実施の形態におけるデジタル信号処理部２６１の動作の一例を示す図である。判定結果Ｌａｔ＿ｏｕｔが「０」（すなわち、画素信号Ｖｓｉｇが閾値Ｖｔｈ以下）である場合に、デジタル信号処理部２６１は、カウンタ３７０からのデジタル信号Ｃｎｔ＿ｏｕｔをそのまま画素データＰとして出力する。

　一方、判定結果Ｌａｔ＿ｏｕｔが「１」（すなわち、画素信号Ｖｓｉｇが閾値Ｖｔｈを超える）である場合に、デジタル信号処理部２６１は、ゲインｋ（減衰率）の逆数をデジタル信号Ｃｎｔ＿ｏｕｔに乗算し、画素データＰとして出力する。乗算により、コンパレータ３５０やサンプルホールド回路３１０の回路ノイズが増幅され、ノイズ特性が悪化するおそれがある。しかし、ノイズを悪化させる支配的な成分であるサンプルホールド回路３１０のｋＴＣノイズは、サンプルホールド回路３１０自身のノイズキャンセル機能により、効果的に減らすことができる。残っているノイズ成分（例えば、コンパレータ３５０のランダムノイズ）があっても、高照度の信号に生じる光ショートノイズに比べて小さいため、高照度の画素信号のＡＤ変換特性に対する悪影響は少ない。

　［サンプルホールド回路の構成例］
　図７は、本技術の第１の実施の形態におけるサンプルホールド回路３１０の一構成例を示す回路図である。垂直信号線Ｖｓｌのレベルをサンプルホールド回路３１０がサンプルした際、ｋＴＣノイズが必ず発生し、ＡＤ変換結果のランダムノイズを悪化させる要因となる。その影響を低減するために、サンプルホールド回路３１０には、ｋＴＣノイズを低減する機能を搭載させることが望ましい。ｋＴＣノイズを低減することができるサンプルホールド回路３１０は、スイッチ３１１乃至３１５と、容量３２１乃至３２５と、容量３２７と、アンプ３２６とを備える。

　スイッチ３１１は、タイミング制御回路２１３からの制御信号Ｓｗ１に従って、垂直信号線Ｖｓｌの電位をサンプリングして容量３２４に供給するものである。

　容量３２４は、サンプリングされたレベル（すなわち、リセットレベル）を保持するものである。この容量３２４の一端は、スイッチ３１２に接続され、他端は、アンプ３２６の反転入力端子（－）に接続される。

　スイッチ３１２は、タイミング制御回路２１３からの制御信号Ｓｗ２に従って、アンプ３２６の反転入力端子（－）と出力端子とを短絡するものである。

　スイッチ３１４は、タイミング制御回路２１３からの制御信号Ｓｗ４に従って、容量３２３およびスイッチ３１３を介してアンプ３２６の反転入力端子（－）と出力端子とを接続するものである。容量３２３は、スイッチ３１４の一端とアンプ３２６の反転入力端子（－）との間に挿入され、スイッチ３１３は、スイッチ３１４の他端とアンプ３２６の出力端子との間に挿入される。

　スイッチ３１３は、タイミング制御回路２１３からの制御信号Ｓｗ３に従って、容量３２１をアンプ３２６の出力端子に接続するものである。

　容量３２２の一端は、スイッチ３１４の一端に接続され、他端は、接地端子に接続される。容量３２７の一端は、容量３２２および３２３の接続点に接続され、他端は容量３２１およびスイッチ３１３の接続点に接続される。

　スイッチ３１５は、タイミング制御回路２１３からの制御信号Ｓｗ５に従って、スイッチ３１２および容量３２４の間のノードとアンプ３２６の出力端子とを短絡するものである。

　アンプ３２６は、入力された信号を増幅するものである。このアンプ３２６の非反転入力端子（＋）は接地端子に接続され、出力端子は、コンパレータ３５０に接続される。アンプ３２６の反転入力端子（－）の電位をＶａｚとし、出力端子の電位をＶｏとする。

　容量３２５は、出力される電位Ｖｏに含まれるノイズ成分を除去するために用いられる容量である。

　タイミング制御回路２１３は、スイッチ３１１乃至３１５の制御により、リセットレベルをサンプルさせ、容量３２４に保持させる。また、容量３２５により、ノイズ成分が除去される。ノイズ成分を十分に除去するには、サンプリング後にタイミング制御回路２１３が、一定時間に亘ってアンプ３２６をオープンループ状態に制御する必要がある。この時間が長いほど、ノイズ成分の低減効果が高くなる。

　なお、サンプルホールド回路３１０の回路構成は、リセットレベルを保持することができるものであれば、図７に例示した構成に限定されない。

　図８は、本技術の第１の実施の形態におけるラッチ回路３５４の動作の一例を示す図である。

　制御信号Ｌａｔ＿ｓｅｔが論理値「１」である場合には、ラッチ回路３５４は、判定結果Ｌａｔ＿ｏｕｔを論理値「１」にセットする。一方、制御信号Ｌａｔ＿ｒｓｔが論理値「１」である場合には、ラッチ回路３５４は、判定結果Ｌａｔ＿ｏｕｔを論理値「０」にリセットする。なお、制御信号Ｌａｔ＿ｓｅｔおよびＬａｔ＿ｒｓｔを両方とも論理値「１」にすることは禁止されるものとする。

　また、制御信号Ｌａｔ＿ｓｅｔ、Ｌａｔ＿ｒｓｔおよびＬａｔ＿ｃｔｒｌが論理値「０」である場合にラッチ回路３５４は、判定結果Ｌａｔ＿ｏｕｔの値を保持する。制御信号Ｌａｔ＿ｓｅｔおよびＬａｔ＿ｒｓｔが論理値「０」で制御信号Ｌａｔ＿ｃｔｒｌが論理値「１」である場合にラッチ回路３５４は、入力されたＣｍｐ＿ｏｕｔの値により判定結果Ｌａｔ＿ｏｕｔを更新する。

　図９は、本技術の第１の実施の形態におけるサンプルホールド回路３１０の動作の一例を示すタイミングチャートである。

　まず、タイミング制御回路２１３は、初期状態においてスイッチ３１１をオン状態にする。これにより、サンプルホールド回路３１０の入力電位がスイッチ３１１を介して容量３２４に接続される。また、タイミング制御回路２１３は、スイッチ３１２をオン状態にして、アンプ３２６の出力端子と入力端子とを短絡し、アンプ３２６をオートゼロ状態にする。

　容量３２４の入力側の電位と出力側の電位Ｖａｚとの電圧差分が容量３２４にサンプルされる。また、タイミング制御回路２１３は、オートゼロ中にスイッチ３１３および３１４をオン状態にして容量３２１、３２２および３２３を初期化する。

　次にタイミングＴ３においてタイミング制御回路２１３はスイッチ３１２および３１４をオフ状態にし、オートゼロ動作を完了させる。なお、オートゼロ動作は、サンプル動作とも呼ばれる。

　同図におけるΔＶｎは、スイッチ３１２と３１３をオフ状態にした際に発生したｋＴＣノイズを示す。このｋＴＣノイズがオープンループ状態のアンプ３２６によって反転増幅され、アンプ３２６の出力端子から出力される。その出力端子の電位Ｖｏの変化はスイッチ３１３と容量３２１乃至３２３とを介して、アンプ３２６の入力端子にフィードバックされ、その入力端子の電位Ｖａｚの変化は、元のｋＴＣノイズをキャンセルさせる方向となる。

　完全にキャンセルされきれずに残っているノイズは再び増幅されてフィードバックされていく。この状態にするタイミングＴ３からＴ４までの期間をノイズキャンセル期間とする。この期間を長くするほど、ノイズ増幅とフィードバック動作との繰り返しにより、発生したｋＴＣノイズが減らされていく。

　タイミングＴ４においてタイミング制御回路２１３は、スイッチ３１３をオフ状態にし、フィードバック量を確定させ、ノイズキャンセル動作を完了させる。また、タイミング制御回路２１３はスイッチ３１１をオフ状態にして入力端子から切り離し、スイッチ３１５をオン状態にしてアンプ３２６をクローズループ状態（すなわち、ホールド状態）にする。このホールド状態ではサンプル時のリセットレベルが出力側の電位Ｖｏに現れる。後述するように、サンプルホールド回路３１０のノイズキャンセル動作をリセットレベルの変換と並行に行えば、その時間のオーバーヘッドを隠蔽することができる。また、容量３２５の容量値により、アンプ３２６のノイズ帯域が決定される。容量３２１、３２２および３２３のそれぞれの容量値により、出力側の電位Ｖｏから入力側の電位Ｖａｚへのフィードバックのゲインが決定される。

　図１０は、本技術の第１の実施の形態における照度が低い場合のＡＤＣ３００の動作の一例を示すタイミングチャートである。

　１行を読み出す期間の開始時のタイミングＴ１において、垂直走査回路２１１は、画素２２０の浮遊拡散層２２４をリセットする。これにより、リセットレベルが生成される。

　一方、ＡＤＣ３００内のコンパレータ３５０はタイミングＴ１において、垂直信号線Ｖｓｌのリセットレベルと、ランプ信号Ｒｍｐの基準レベルＶｄａ１とに基づいてオートゼロ動作を行う。また、平行してＡＤＣ３００内のサンプルホールド回路３１０もオートゼロ動作（すなわち、サンプル動作）を行う。また、タイミング制御回路２１３は、一定のパルス期間に亘ってハイレベルの制御信号Ｌａｔ＿ｒｓｔを供給して、ラッチ回路３５４をリセットする。

　垂直信号線Ｖｓｌが安定な電位にセトリングしたタイミングＴ２において、ＡＤＣ３００は、コンパレータ３５０のオートゼロ状態を解除し、ＤＡＣ２１４は、基準レベルＶｄａ２のランプ信号Ｒｍｐを出力する。

　ランプ信号Ｒｍｐや、コンパレータ３５０の内部ノードが安定な電位にセトリングしたタイミングＴ３以降において、ＤＡＣ２１４は、時間経過に伴って徐々に減少するランプ信号Ｒｍｐを出力する。一方、ＡＤＣ３００は、計数を開始する。これにより、リセットレベルのＡＤ変換が開始される。その際に、タイミング制御回路２１３は、サンプルホールド回路３１０のオートゼロ状態を解除する。

　タイミング制御回路２１３は、リセットレベルのＡＤ変換中に、サンプルホールド回路３１０をノイズキャンセル状態にする。ＡＤＣ３００内のカウンタ３７０は、コンパレータ３５０の比較結果Ｃｍｐ＿ｏｕｔが反転するまで計数を継続する。

　リセットレベルのＡＤ変換が完了したタイミングＴ４において、タイミング制御回路２１３は、サンプルホールド回路３１０のノイズキャンセル動作を完了させる。また、タイミング制御回路２１３は、サンプルホールド回路３１０の入力ノードを垂直信号線Ｖｓｌから切り離して、クローズドループのホールド状態に設定する。これにより、サンプル時点の垂直信号線Ｖｓｌのリセットレベルが、サンプルホールド回路３１０の出力ノードに現れる。

　タイミングＴ４の後に、画素２２０は、フォトダイオード２２１から浮遊拡散層２２４へ電荷を転送する。これにより、垂直信号線Ｖｓｌに、画素信号Ｖｓｉｇに応じた電圧変化が生じる。一方、ＤＡＣ２１４は、ランプ信号Ｒｍｐを基準レベルＶｄａ３に設定する。この基準レベルＶｄａ３と、基準レベルＶｄａ１との差分は、画素信号Ｖｓｉｇと比較するための閾値Ｖｔｈとして用いられる。

　そして、タイミングＴ５乃至Ｔ６において、ＡＤＣ３００内のコンパレータ３５０は、画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈを超えるか否かを判定する。

　ここで、入射光は、リセットレベルおよび信号レベルの差分（すなわち、振幅）である画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈ以下となる程度の低照度であるものとする。

　画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈ以下であるため、タイミングＴ６においてコンパレータ３５０は、ローレベルの比較結果Ｃｍｐ＿ｏｕｔを出力する。そのタイミングＴ６の直前において、タイミング制御回路２１３は、一定のパルス期間に亘ってハイレベルの制御信号Ｌａｔ＿ｃｔｒｌを送信する。これにより、ローレベルの比較結果Ｃｍｐ＿ｏｕｔが判定結果Ｌａｔ＿ｏｕｔとしてラッチ回路３５４に保持される。

　タイミングＴ６以降において減衰部３６０は、ローレベルの判定結果Ｌａｔ＿ｏｕｔに従って、容量３６２の接続先を変えず、垂直信号線Ｖｓｌのままにする。これにより、画素信号Ｖｓｉｇは減衰されずに、そのままＡＤ変換される。

　判定動作が終了した後にＤＡＣ２１４は、ランプ信号Ｒｍｐのレベルを再度、基準レベルＶｄａ２に設定する。

　ランプ信号Ｒｍｐや、コンパレータ３５０の内部ノードが安定な電位にセトリングした後のタイミングＴ７乃至Ｔ８において、ＤＡＣ２１４は、時間経過に伴って徐々に減少するランプ信号Ｒｍｐを出力する。一方、ＡＤＣ３００は、比較結果Ｃｍｐ＿ｏｕｔが反転するまで計数を行う。これにより、信号レベルのＡＤ変換が行われる。

　ここで、カウンタ３７０は、リセットレベルのＡＤ変換期間と信号レベルのＡＤ変換期間とのそれぞれにおいて、増分値の極性を逆にして計数を行う。例えば、リセットレベルのＡＤ変換期間においてカウンタ３７０は、増分値をマイナスにしてダウンカウントを行い、計数値Ｃｎｔ＿ｏｕｔを出力する。一方、信号レベルのＡＤ変換期間においてカウンタ３７０は、増分値をプラスにしてアップカウントを行い、計数値Ｃｎｔ＿ｏｕｔを出力する。このように増分値の極性を逆にすることにより、信号レベルのＡＤ変換の終了時の計数値Ｃｎｔ＿ｏｕｔは、リセットレベルの計数値と信号レベルの計数値との差分となる。これにより、ＣＤＳ（Correlated Double Sampling）処理をＡＤＣ３００の内部で行うことができる。同図における白抜きの矢印は、画素信号Ｖｓｉｇの計数値を示す。

　なお、ＡＤＣ３００は、アップカウントおよびダウンカウントによりＣＤＳ処理を行っているが、この構成に限定されない。例えば、ＡＤＣ３００がアップカウントおよびダウンカウントの一方のみを行う構成であってもよい。この場合には、ＡＤＣ３００の後段（例えば、デジタル信号処理部２６１内）に、ＣＤＳ処理部が追加され、そのＣＤＳ処理部が、ＣＤＳ処理を実行する。

　図１１は、本技術の第１の実施の形態における照度が高い場合のＡＤＣ３００の動作の一例を示すタイミングチャートである。同図におけるタイミングＴ１乃至Ｔ６までのＡＤＣ３００の動作は、図１０に例示した照度の低い場合と同様である。

　ここで、入射光は、画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈを超える程度の高照度であるものとする。

　画素信号Ｖｓｉｇのレベルが閾値Ｖｔｈを超えるため、タイミングＴ６においてコンパレータ３５０は、ハイレベルの比較結果Ｃｍｐ＿ｏｕｔを出力する。そのタイミングＴ６の直前において、タイミング制御回路２１３は、一定のパルス期間に亘ってハイレベルの制御信号Ｌａｔ＿ｃｔｒｌを送信する。これにより、ハイレベルの比較結果Ｃｍｐ＿ｏｕｔが判定結果Ｌａｔ＿ｏｕｔとしてラッチ回路３５４に保持される。

　タイミングＴ６以降において減衰部３６０は、ハイレベルの判定結果Ｌａｔ＿ｏｕｔに従って、容量３６２の接続先をサンプルホールド回路３１０の出力端子に切り替える。これにより、減衰部３６０は、画素信号Ｖｓｉｇを、式６に例示するゲインｋにより減衰することができる。

　一般に、シングルスロープ型のＡＤＣ３００では、アナログ信号のレベルが高いほど、コンパレータ３５０の比較結果が反転するまでの時間（すなわち、ＡＤ変換に要する時間）が長くなる。しかし、高照度時に、減衰部３６０が、比較的高レベルの画素信号Ｖｓｉｇを減衰することにより、信号レベルのＡＤ変換に要する時間を短くすることができる。例えば、ゲインｋを１／４に設定することにより、ＡＤ変換に要する時間を１／４に短縮することができる。これにより、１行をＡＤ変換する期間中において、信号レベルのＡＤ変換時間の占める割合が支配的な高階調（例えば、１４ビット以上など）のＡＤ変換を行うときに、効果的にＡＤ変換時間を短縮することができる。

　さらに、画素信号Ｖｓｉｇの減衰により、減衰しない場合と比較して、ランプ信号Ｒｍｐのレンジが狭くて済む。このため、コンパレータ３５０やＤＡＣ２１４は、比較的低い電源電圧を想定して設計することができる。これにより、コンパレータ３５０やＤＡＣ２１４の消費電力を削減することができる。ＡＤ変換時間の短縮の効果と、コンパレータ３５０やＤＡＣ２１４の消費電力の削減効果との相乗効果により、１回のＡＤ変換に要するＡＤＣ３００の消費電力の削減効果は非常に大きい。また、サンプルホールド回路３１０の追加と、コンパレータ３５０との小規模な改良により、ＡＤ変換速度の向上を実現することができる。ＤＡＣ２１４やカウンタ３７０の改良はほぼ不要であるため、改良による回路面積のオーバーヘッドは少ない。

　ただし、画素信号をゲインｋにより減衰した場合、後段のデジタル信号処理部２６１において、そのゲインｋの逆数をデジタル信号に乗算して元に戻す必要がある。このため、ＡＤＣ３００は、判定結果Ｌａｔ＿ｏｕｔをデジタル信号処理部２６１に出力している。なお、低照度の場合には、ＡＤＣ３００は、画素信号Ｖｓｉｇを減衰する必要は無く、デジタル信号処理部２６１もデジタル信号に対して乗算処理を行わない。

　減衰するためのゲインｋは、式６より、容量３６１および３６２のそれぞれの容量値の比率によって決定される。そのゲインｋに基づいて、画素信号と比較するための閾値Ｖｔｈは、基準レベルＶｄａ１と信号レベル変換中のランプ信号Ｒｍｐの最小値との間の電圧をＶ_{ｒａｎｇｅ}として、次の式を満たす値に設定される。
　　Ｖｔｈ＝Ｖ_{ｒａｎｇｅ}×ｋ　　　　　　　　　　　　　　　　・・・式７

　ゲインｋを小さくするほど、信号レベルのＡＤ変換時間が短くなり、ＡＤ変換の速度を速くすることができる。ただし、ゲインｋを小さくするほど、式７より、閾値Ｖｔｈも小さくなり、判定結果Ｌａｔ＿ｏｕｔに応じたセレクタ３６３の切り替え動作による誤差が、信号量の小さい範囲に顕著に表れるおそれがある。このため、ゲインｋは、ＡＤ変換の速度と、誤差の特性とのバランスを考慮して最適な値に設定される。

　［固体撮像素子の動作例］
　図１２は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。

　固体撮像素子２００内の所定の行の画素２２０は、露光終了の直前にリセットレベルを生成し（ステップＳ９０１）、ＡＤＣ３００は、リセットレベルをＡＤ変換する（ステップＳ９０２）。

　そして、露光終了時に画素２２０は、信号レベルを生成し（ステップＳ９０３）、コンパレータ３５０は、画素信号Ｖｓｉｇが閾値Ｖｔｈを超える否かを判断する（ステップＳ９０４）。

　画素信号Ｖｓｉｇが閾値Ｖｔｈを超える場合（ステップＳ９０４：Ｙｅｓ）、ＡＤＣ３００は、画素信号Ｖｓｉｇを減衰し（ステップＳ９０５）、信号レベルを変換する（ステップＳ９０６）。そしてデジタル信号処理部２６１は、デジタル信号にゲインｋの逆数を乗算する乗算処理を行う（ステップＳ９０７）。

　一方、画素信号Ｖｓｉｇが閾値Ｖｔｈ以下の場合（ステップＳ９０４：Ｎｏ）、ＡＤＣ３００は、信号レベルを変換する（ステップＳ９０９）。

　ステップＳ９０７またはＳ９０９の後に固体撮像素子２００は、全行の読出しが終了したか否かを判断する（ステップＳ９０８）。全行の読出しが終了していない場合に（ステップＳ９０８：Ｎｏ）、固体撮像素子２００は、読み出す行を変更し、ステップＳ９０１以降を繰り返し実行する。一方、全行の読出しが終了した場合に（ステップＳ９０８：Ｙｅｓ）、固体撮像素子２００は、１枚の画像データを撮像するための動作を終了する。複数枚の画像データを連続して読み出す場合には、ステップＳ９０１乃至Ｓ９０９が繰り返し実行される。

　このように、本技術の第１の実施の形態によれば、画素信号のレベルが所定の閾値を超える場合に、減衰部３６０が、その画素信号を減衰させるため、コンパレータ３５０の比較結果が反転するまでの時間を短くすることができる。これにより、ＡＤ変換の速度を速くすることができる。

　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、高照度時には、低照度時と異なり、容量３６１および３６２のそれぞれには、非対称の電位（すなわち、リセットレベルおよび信号レベル）が印加される。これにより、そのリセットレベルを出力するサンプルホールド回路３１０の特性ばらつきが、ＣＤＳ処理によってもキャンセルされずに残り、画像データに固定パターンノイズ（ＦＰＮ：Fixed Pattern Noise）が発生するおそれがある。この第２の実施の形態の固体撮像素子２００は、列ごとのオフセット成分を補正して、固定パターンノイズを抑制する点において第１の実施の形態と異なる。

　図１３は、本技術の第２の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第２の実施の形態の固体撮像素子２００は、基準電圧生成部２１５をさらに備える点において第１の実施の形態と異なる。また、固体撮像素子２００には、撮像制御部１３０からのモード信号ＭＯＤＥがさらに入力される。

　ここで、モード信号ＭＯＤＥは、通常モードとオフセット演算モードとを含む各種のモードのいずれかを示す信号である。通常モードは、画像データを撮像するためのモードであり、オフセット演算モードは、オフセット成分を演算するためのモードである。

　また、第２の実施の形態の画素アレイ部２１２において、通常画素２３０と、少なくとも１行のダミー画素２４０とが配置される。

　通常画素２３０は、入射光を光電変換して画素信号を生成する画素であり、第１の実施の形態の画素２２０と同様の構成である。

　ダミー画素２４０は、基準電圧生成部２１５からの基準電圧に応じた信号をダミー信号として生成するものである。

　基準電圧生成部２１５は、オフセット演算モードにおいて、基準電圧を生成して各列のダミー画素２４０に供給するものである。

　また、カラム信号処理回路２６０はオフセット演算モードにおいて、ダミー信号に基づいて列ごとにオフセット成分を演算する。また、通常モードにおいてカラム信号処理回路２６０は、演算したオフセット成分を列ごとに除去することにより、デジタル信号を補正する。

　図１４は、本技術の第２の実施の形態におけるダミー画素２４０の一構成例を示す回路図である。このダミー画素２４０は、増幅トランジスタ２４１および選択トランジスタ２４２を備える。

　増幅トランジスタ２４１は、基準電圧生成部２１５からの基準電圧Ｖｍ＿ｏｕｔを増幅するものである。選択トランジスタ２４２は、垂直走査回路２１１からの選択信号ＳＥＬに従って、増幅された基準電圧Ｖｍ＿ｏｕｔの信号をダミー信号として垂直信号線Ｖｓｌを介して出力するものである。

　図１５は、本技術の第２の実施の形態における垂直信号線Ｖｓｌを接続して統計処理を行う際のＡＤＣ３００の動作の一例を示すタイミングチャートである。

　タイミングＴ１０以降のオフセット演算モードにおいて、垂直走査回路２１１は、通常画素２３０の行を駆動せず、ダミー画素２４０の行を選択信号ＳＥＬにより駆動する。また、基準電圧生成部２１５は、「０」ボルト（Ｖ）と、Ｖｍｄボルト（Ｖ）とのいずれかに基準電圧Ｖｍ＿ｏｕｔを調整することにより、垂直信号線Ｖｓｌの振幅を任意の値に制御することができる。例えば、タイミングＴ１０乃至Ｔ１２と、タイミングＴ１３乃至Ｔ１５との期間のそれぞれにおいて「０」ボルト（Ｖ）の基準電圧Ｖｍ＿ｏｕｔが供給される。また、タイミングＴ１２乃至Ｔ１３と、タイミングＴ１５乃至Ｔ１６との期間のそれぞれにおいてＶｍｄボルト（Ｖ）の基準電圧Ｖｍ＿ｏｕｔが供給される。基準電圧の振幅（すなわち、Ｖｍｄ）の値は、閾値Ｖｔｈ付近に設定される。

　また、タイミング制御回路２１３は、タイミングＴ１０において制御信号Ｌａｔ＿ｒｓｔをパルス期間に亘って供給し、タイミングＴ１０乃至Ｔ１１において制御信号Ｌａｔ＿ｓｅｔをローレベルにする。判定結果Ｌａｔ＿ｏｕｔを論理値「０」に固定される。これにより、容量３６２は、垂直信号線Ｖｓｌに接続され、ダミー信号が減衰されずに出力される。

　一方、タイミングＴ１３以降において、タイミング制御回路２１３は、信号レベルのＡＤ変換時にＬａｔ＿ｓｅｔを論理値「１」にすることにより、その期間の判定結果Ｌａｔ＿ｏｕｔを論理値「１」に固定する。これにより、容量３６２は、信号レベルのＡＤ変換時にサンプルホールド回路３１０に接続され、ダミー信号が減衰される。

　接続先をサンプルホールド回路３１０にする（すなわち、ダミー信号を減衰する）か否かと、基準電圧が「０」および「Ｖｍｄ」のいずれであるかとの組合せは、４通りある。この組み合わせのそれぞれにおいて、列ごとに、複数のダミー信号が生成される。例えば、垂直走査回路２１１は、タイミングＴ１０乃至Ｔ１２の期間において、水平同期信号ＨＳＹＮＣに同期して、ダミー画素２４０の行を複数回選択する。ここで、水平同期信号ＨＳＹＮＣは、行を読み出すタイミングを指示する周期信号であり、垂直同期信号ＶＳＹＮＣより周波数が高い。また、タイミングＴ１２乃至Ｔ１３の期間と、タイミングＴ１３乃至Ｔ１５の期間と、タイミングＴ１５乃至Ｔ１６の期間とのそれぞれにおいても同様に、ダミー画素２４０の行が複数回選択される。これらの４つの期間において、デジタル信号処理部２６１は、列ごとにダミー信号の平均値を求める。

　タイミングＴ１０乃至Ｔ１２の期間と、タイミングＴ１２乃至Ｔ１３の期間とのそれぞれのｉ（ｉは、整数）列目の平均値をＥ１（ｉ）およびＥ２（ｉ）とする。また、タイミングＴ１３乃至Ｔ１５の期間と、タイミングＴ１５乃至Ｔ１６の期間とのそれぞれのｉ列目の平均値をＥ３（ｉ）およびＥ４（ｉ）とする。平均値Ｅ１（ｉ）は、基準電圧が「０」で、ダミー信号が減衰されない場合の統計量である。平均値Ｅ２（ｉ）は、基準電圧が「Ｖｍｄ」で、ダミー信号が減衰されない場合の統計量である。また、平均値Ｅ３（ｉ）は、基準電圧が「０」で、ダミー信号が減衰される場合の統計量である。平均値Ｅ４（ｉ）は、基準電圧が「Ｖｍｄ」で、ダミー信号が減衰される場合の統計量である。このように平均値を求めることにより、オフセット成分を算出するときに生じるランダムノイズの影響を低減することができる。

　タイミングＴ１０乃至Ｔ１１の水平同期信号ＨＳＹＮＣの周期内において、ＡＤＣ３００は、リセットレベルおよび信号レベルをＡＤ変換する。また、タイミング制御回路２１３は、タイミングＴ１０において制御信号Ｌａｔ＿ｒｓｔをパルス期間に亘って供給し、タイミングＴ１０乃至Ｔ１１において制御信号Ｌａｔ＿ｓｅｔをローレベルにする。これにより、判定結果Ｌａｔ＿ｏｕｔは、論理値「０」に固定される。タイミングＴ１１からタイミングＴ１３までの水平同期信号ＨＳＹＮＣの周期のそれぞれにおいても同様である。

　図１６は、本技術の第２の実施の形態におけるサンプルホールド回路３１０を接続して統計処理を行う際のＡＤＣ３００の動作の一例を示すタイミングチャートである。

　タイミングＴ１３乃至Ｔ１４の垂直同期信号ＶＳＹＮＣの周期内において、ＡＤＣ３００は、リセットレベルおよび信号レベルをＡＤ変換する。また、タイミング制御回路２１３は、タイミングＴ１３において制御信号Ｌａｔ＿ｒｓｔをパルス期間に亘って供給し、判定動作後のタイミングＴ１４乃至Ｔ１５において制御信号Ｌａｔ＿ｓｅｔをハイレベルにする。これにより、ＡＤ変換期間内の信号レベルの判定結果Ｌａｔ＿ｏｕｔは、論理値「１」に固定される。タイミングＴ１４からタイミングＴ１６までの垂直同期信号ＶＳＹＮＣの周期のそれぞれにおいても同様である。

　図１７は、本技術の第２の実施の形態におけるデジタル信号処理部２６１の一構成例を示すブロック図である。このデジタル信号処理部２６１は、補正処理部２６２およびオフセット保持部２６３を列ごとに備える。また、デジタル信号処理部２６１は、統計処理部２６４およびオフセット演算部２６５を備える。

　統計処理部２６４は、オフセット演算モードにおいて、ダミー信号を用いて平均値Ｅ１（ｉ）乃至Ｅ４（ｉ）を列ごとに演算するものである。列数がＩである場合には、平均値Ｅ１（ｉ）乃至Ｅ４（ｉ）は、それぞれＩ個ずつ演算される。

　なお、統計処理部２６４は、平均値を演算しているが、中央値や合計量など、平均値以外の統計量を演算することもできる。

　オフセット演算部２６５は、オフセット成分を演算するものである。画素信号の減衰率（すなわち、ゲイン）は、容量３６１および３６２の容量値や、それらの容量の比較器３５５側のノードの寄生容量に依存し、製造ばらつきにより、カラム間やチップ間で、その値が変動することが想定される。オフセット演算部２６５は、例えば、次の式により、ゲインｋ（ｉ）を列ごとに算出する。
　　ｋ（ｉ）＝｛Ｅ２（ｉ）－Ｅ１（ｉ）｝
　　　　　　　／｛Ｅ４（ｉ）－Ｅ３（ｉ）｝　　　　　　・・・式８

　列ごとのサンプルホールド回路３１０の特性により、サンプル・ホールドされた電位と、元の垂直信号線Ｖｓｌの電位との間にオフセットが生じ、そのオフセット量は、列ごとに異なる。オフセット演算部２６５は、式８で求めたゲインｋ（ｉ）を用いて、次の式により、オフセット成分Ｏｆｓ（ｉ）を演算する。
　　Ｏｆｓ（ｉ）＝｛Ｅ３（ｉ）－Ｅ１（ｉ）｝／ｋ（ｉ）・・・式９

　ｉ列目のオフセット成分Ｏｆｓ（ｉ）およびゲインｋ（ｉ）は、その列に対応するオフセット保持部２６３に保持される。オフセット保持部２６３として、ＳＲＡＭ（Static Random Access Memory）やレジスタが用いられる。

　補正処理部２６２は、通常モードにおいて、オフセット成分Ｏｆｓ（ｉ）の除去により補正を行うものである。判定結果Ｌａｔ＿ｏｕｔが「１」となる高照度時において、補正後の画素データＰ（ｉ）の値は、例えば、次の式により表される。
　　Ｐ（ｉ）＝｛Ｃｎｔ＿ｏｕｔ（ｉ）－Ｏｆｓ（ｉ）｝
　　　　　　　×｛１／ｋ（ｉ）｝　　　　　　　　　　　・・・式１０

　特に高照度の信号には光ショートノイズが多く含まれているため、許容されるＦＰＮの程度は低照度の信号と比べて少ない。このため、高照度の場合に、補正精度が比較的低くて済み、キャリブレーションのためのオフセット演算モードの時間は短くてよい。

　図１８は、本技術の第２の実施の形態におけるデジタル信号処理部２６１の動作の一例を示す図である。モード信号ＭＯＤＥが通常モードに設定され、判定結果Ｌａｔ＿ｏｕｔが「０」の低照度の場合にデジタル信号処理部２６１は、デジタル信号Ｃｎｔ＿ｏｕｔ（ｉ）をそのまま画素データＰ（ｉ）として出力する。

　一方、モード信号ＭＯＤＥが通常モードに設定され、判定結果Ｌａｔ＿ｏｕｔが「１」の高照度の場合にデジタル信号処理部２６１は、デジタル信号Ｃｎｔ＿ｏｕｔ（ｉ）を式１０により補正し、画素データＰ（ｉ）として出力する。

　また、モード信号ＭＯＤＥがオフセット演算モードに設定された場合にデジタル信号処理部２６１は、式８および式９により列ごとにオフセット成分Ｏｆｓ（ｉ）を演算する。

　このように、本技術の第２の実施の形態によれば、デジタル信号処理部２６１が、ダミー信号を用いて列ごとにオフセット成分を求めて、列ごとに補正するため、オフセット成分による固定パターンノイズを低減することができる。

　［変形例］
　上述の第２の実施の形態では、容量３６１および３６２のそれぞれの容量値の比率により、ゲインｋを最適な値に設定していた。しかし、製造ばらつきなどにより、列ごとやチップごとに、最適値が異なることがある。この第２の実施の形態の変形例の固体撮像素子２００は、合成容量の容量値を調整する点において第１の実施の形態と異なる。

　図１９は、本技術の第２の実施の形態の変形例におけるコンパレータ３５０の一構成例を示す回路図である。この第２の実施の形態の変形例のコンパレータ３５０は、接続先設定値保持部３５６をさらに備える点において第２の実施の形態と異なる。

　接続先設定値保持部３５６は、減衰部３６０内の容量の接続先を示す設定値を保持するものである。ＳＲＡＭやレジスタなどが接続先設定値保持部３５６として用いられる。

　図２０は、本技術の第２の実施の形態の変形例における減衰部３６０の一構成例を示す回路図である。この第２の実施の形態の変形例の減衰部３６０は、容量３６１および３６２の代わりに、Ｍ（Ｍは、整数）個のセレクタ３６４と、Ｍ個の容量３６５とを備える点において第２の実施の形態と異なる。

　Ｍ個の容量３６５は、比較器３５５の反転入力端子に並列に接続される。また、接続先設定値保持部３５６には、Ｍビットの設定値が保持される。この設定値のｍ（ｍは、０乃至Ｍ－１の整数）ビット目は、ｍ番目のセレクタ３６４に入力される。

　セレクタ３６４は、設定値の対応するビットに従って、垂直信号線Ｖｓｌとセレクタ３６３の出力端子とのいずれかを対応する容量３６５に接続するものである。ｍ番目のセレクタ３６４は、例えば、ｍビット目が論理値「０」である場合に垂直信号線Ｖｓｌを対応する容量３６５に接続し、そのｍビット目が論理値「１」である場合にセレクタ３６３の出力端子を容量３６５に接続する。

　Ｍ個のセレクタ３６４により、Ｍ個の容量３６５の一部が垂直信号線Ｖｓｌに接続され、残りがセレクタ３６３の出力端子に接続される。垂直信号線Ｖｓｌに接続された容量３６５の合成容量は、式６におけるＣ_１に該当し、残りの容量３６５の合成容量は、Ｃ_２に該当する。なお、セレクタ３６３は、特許請求の範囲に記載の第１セレクタの一例であり、セレクタ３６４は、特許請求の範囲に記載の第２セレクタの一例である。

　上述のようにＭビットの設定値を変更することにより、式６のＣ_１およびＣ_２の比率を制御して、ゲインｋを適切な値に調整することができる。

　なお、第１の実施の形態の減衰部３６０においても同図に例示した構成を適用することができる。

　このように、本技術の第２の実施の形態の減衰部３６０は、Ｍ個の容量３６５のそれぞれの接続先を設定値により変更するため、設定値により容量値Ｃ_１およびＣ_２の比率を制御して、ゲインｋを適切な値に調整することができる。

　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、一定の電荷電圧変換効率により画素２２０が画素信号を生成していたが、低照度の際のノイズを低減する観点から、互いに異なる２つの電荷電圧変換効率により画素信号を生成することが望ましい。この第３の実施の形態の画素２２０は、互いに異なる２つの電荷電圧変換効率のそれぞれにより画素信号を生成する点において第１の実施の形態と異なる。

　図２１は、本技術の第３の実施の形態における画素２２０の一構成例を示す回路図である。この第３の実施の形態の画素２２０は、変換効率制御トランジスタ２２７をさらに備える点において第１の実施の形態と異なる。変換効率制御トランジスタ２２７として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。

　リセットトランジスタ２２３および変換効率制御トランジスタ２２７は、電源電圧ＶＤＤの端子と、浮遊拡散層２２４との間において直列に接続される。また、変換効率制御トランジスタ２２７のゲートには、垂直走査回路２１１からの制御信号ＦＤＧが入力される。

　垂直走査回路２１１が、リセット直後にパルス期間に亘ってハイレベルの制御信号ＦＤＧを供給し、それ以降はローレベルに制御することにより、画素２２０は、所定値より高い電荷電圧変換効率により、画素信号を生成することができる。一方、垂直走査回路２１１が、常にハイレベルの制御信号ＦＤＧを供給することにより、画素２２０は、所定値より低い電荷電圧変換効率により、画素信号を生成することができる。以下、高い方の電荷電圧変換効率を単に「高変換効率」と称し、低い方の電荷電圧変換効率を単に「低変換効率」と称する。

　図２２は、本技術の第３の実施の形態における減衰部３６０の一構成例を示す回路図である。この第３の実施の形態の減衰部３６０は、セレクタ３８０をさらに備える点において第１の実施の形態と異なる。セレクタ３８０には、Ｎ型トランジスタ３８１および３８２が配置される。また、セレクタ３６３には、例えば、Ｎトランジスタ３９１および３９２とインバータ３９３とが配置される。Ｎ型トランジスタ３８１および３８２と、Ｎ型トランジスタ３９１および３９２として、例えば、ＭＯＳトランジスタが用いられる。なお、セレクタ３８０は、特許請求の範囲に記載の第１容量側セレクタの一例であり、セレクタ３６３は、特許請求の範囲に記載の第２容量側セレクタの一例である。

　Ｎ型トランジスタ３８１は、タイミング制御回路２１３からの選択信号ＳＥＬｄに従って垂直信号線Ｖｓｌを容量３６１に接続するものである。Ｎ型トランジスタ３８２は、タイミング制御回路２１３からの選択信号ｘＳＥＬｄに従ってサンプルホールド回路３１０の出力端子を容量３６１に接続するものである。選択信号ｘＳＥＬｄは、選択信号ＳＥＬｄを反転した信号である。この構成により、選択信号ＳＥＬｄがハイレベルの際にセレクタ３８０は、垂直信号線Ｖｓｌを容量３６１に接続し、ローレベルの際にサンプルホールド回路３１０の出力端子を容量３６１に接続する。

　また、インバータ３９３は、ラッチ回路３５４からの判定結果Ｌａｔ＿ｏｕｔを反転してＮ型トランジスタ３９１のゲートに供給するものである。Ｎ型トランジスタ３９１は、判定結果Ｌａｔ＿ｏｕｔの反転信号に従って、垂直信号線Ｖｓｌを容量３６２に接続するものである。Ｎ型トランジスタ３９２は、判定結果Ｌａｔ＿ｏｕｔに従って、サンプルホールド回路３１０の出力端子を容量３６２に接続するものである。

　図２３は、本技術の第３の実施の形態における通常駆動モードおよびデュアルゲイン駆動モードのそれぞれのＡＤＣの動作の一例を示すタイミングチャートである。撮像制御部１３０は、通常駆動モードおよびデュアルゲイン駆動モードのいずれかを示すモード信号ＤＧを供給する。ここで、通常駆動モードは、画素２２０が、高変換効率および低変換効率のいずれかのみにより画素信号を生成するモードである。一方、デュアルゲイン駆動モードは、画素２２０が、高変換効率および低変換効率の両方により画素信号を生成するモードである。

　同図におけるａに例示するように通常駆動モードにおいて、ＡＤＣ３００は、水平同期信号ＨＳＹＮＣに同期して、行ごとに、画素信号のリセットレベルおよび信号レベルを１回ずつＡＤ変換する。一方、同図におけるｂに例示するようにデュアルゲイン駆動モードにおいて、画素２２０は、高変換効率により画素信号を生成し、次に低変換効率により画素信号を生成する。また、ＡＤＣ３００は、水平同期信号ＨＳＹＮＣに同期して、行ごとに、高変換効率による画素信号のリセットレベルおよび信号レベルをＡＤ変換し、次に低変換効率による画素信号のリセットレベルおよび信号レベルをＡＤ変換する。

　また、デュアルゲインモードにおいて、ＡＤＣ３００の後段のデジタル信号処理部２６１は、高変換効率によるデジタル信号Ｃｎｔ＿ｏｕｔがフルコード未満の場合に、その信号を必要に応じて補正し、その画素の信号として出力する。一方、高変換効率によるデジタル信号Ｃｎｔ＿ｏｕｔがフルコードの場合に、デジタル信号処理部２６１は、低変換効率によるデジタル信号Ｃｎｔ＿ｏｕｔを必要に応じて補正し、その画素の信号として出力する。これにより、ダイナミックレンジを拡大し、低照度の信号のノイズを低減することができる。ただし、デュアルゲイン駆動モードでは、通常駆動モードと比較して読出し速度が低下し、消費電力が増大する。撮像制御部１３０は、状況に応じて、あるいは、ユーザの操作に従って、デュアルゲイン駆動モードを設定する。

　図２４は、本技術の第３の実施の形態における通常駆動モード時に照度が低い場合のＡＤＣの動作の一例を示すタイミングチャートである。また、図２５は、本技術の第３の実施の形態における通常駆動モード時に照度が高い場合のＡＤＣの動作の一例を示すタイミングチャートである。

　図２４および図２５には、図１０および図１１に例示した第１の実施の形態と比較して、制御信号ＦＤＧおよび選択信号ＳＥＬｄの記載が追加されている。

　通常駆動モードにおいて、垂直走査回路２１１は、例えば、ハイレベルの制御信号ＦＤＧを供給し、低変換効率により画素信号を生成させる。また、通常駆動モードにおいてタイミング制御回路２１３は、ハイレベルの選択信号ＳＥＬｄを供給する。なお、通常駆動モードにおいて、垂直走査回路２１１は、リセット直後にパルス期間に亘って制御信号ＦＤＧをハイレベルにし、それ以降はローレベルにして高変換効率により画素信号を生成させてもよい。

　図２６は、本技術の第３の実施の形態におけるデュアルゲイン駆動モード時の高変換効率の画素信号のＡＤ変換を行うＡＤＣ３００の動作の一例を示すタイミングチャートである。

　タイミングＴ２１乃至Ｔ２２のパルス期間において、垂直走査回路２１１は、ハイレベルの制御信号ＦＤＧを供給し、タイミングＴ２２において制御信号ＦＤＧをローレベルにする。この期間の垂直信号線Ｖｓｌの電位は、低変換効率によるリセットレベルに該当する。そして、タイミングＴ２２以降は、高変換効率により画素信号が生成される。

　タイミングＴ２２乃至Ｔ２３において、ＡＤＣ３００は、オートゼロ状態となり、タイミングＴ２４乃至Ｔ２５において、高変換効率によるリセットレベルをＡＤ変換する。また、タイミングＴ２５乃至Ｔ２６において、垂直信号線Ｖｓｌの電位は、高変換効率による信号レベルに変動し、タイミングＴ２６乃至Ｔ２７においてＡＤＣ３００は、その信号レベルをＡＤ変換する。

　図２７は、本技術の第３の実施の形態におけるデュアルゲイン駆動モード時の低変換効率の画素信号のＡＤ変換を行うＡＤＣ３００の動作の一例を示すタイミングチャートである。

　タイミングＴ２８において、垂直走査回路２１１は、制御信号ＦＤＧをハイレベルにする。これにより、タイミングＴ２８以降は、低変換効率により画素信号が生成される。

　タイミングＴ２８乃至Ｔ２９において、ＡＤＣ３００は、オートゼロ状態となり、タイミングＴ３０乃至Ｔ３１において、低変換効率によるリセットレベルをＡＤ変換する。また、タイミングＴ３１乃至Ｔ３２において、垂直信号線Ｖｓｌの電位は、低変換効率による信号レベルに変動し、タイミングＴ３２乃至Ｔ３３においてＡＤＣ３００は、その信号レベルをＡＤ変換する。図２６および図２７に例示した制御により、デュアルゲイン駆動モードの際には画素信号は減衰されない。

　図２８は、本技術の第３の実施の形態における画素信号レベルおよびＡＤ変換値と信号電荷量との間の関係の一例を示すグラフである。同図におけるａは、画素信号のレベルと信号電荷量との間の関係の一例を示すグラフである。同図におけるａの縦軸は画素信号のレベルであり、横軸は信号電荷量である。同図におけるｂは、高変換効率による画素信号の補正前のＡＤ変換値（デジタル信号Ｃｎｔ＿ｏｕｔ）と、信号電荷量との間の関係の一例を示すグラフである。同図におけるｃは、高変換効率による画素信号の補正後のＡＤ変換値と、信号電荷量との間の関係の一例を示すグラフである。図におけるｂおよびｃの縦軸はＬＳＢ（Least Significant Bit）単位のＡＤ変換値であり、横軸は信号電荷量である。

　同図におけるａに例示するように、高変換効率により生成される画素信号Ｖｓｉｇ_ＨＣは、信号電荷量がＳ１の際にＡＤ変換レンジの上限に達する。一方、低変換効率により生成される画素信号Ｖｓｉｇ_ＬＣは、信号電荷量がＳ１より大きなＳ２の際にＡＤ変換レンジの上限に達する。

　また、同図におけるｂに例示するように、画素信号Ｖｓｉｇ_ＨＣのＡＤ変換値は、信号電荷量がＳ１の際にフルコードに達する。なお、画素信号Ｖｓｉｇ_ＬＣのＡＤ変換値は、信号電荷量がＳ２の際にフルコードに達する。

　そして、デュアルゲインモードにおいて、後段のデジタル信号処理部２６１は、画素信号Ｖｓｉｇ_ＨＣのＡＤ変換値がフルコード未満の場合に、その信号を補正して出力する。高変換効率をμ_ＨＣとし、低変換効率をμ_ＬＣとすると、次の式に示す補正係数の乗算により、ＡＤ変換値が補正される。
　　（補正係数）＝μ_ＬＣ／μ_ＨＣ

　同図におけるｃの点線は、補正前のＡＤ変換値を示し、太い実線は、補正後のＡＤ変換値を示す。一方、画素信号Ｖｓｉｇ_ＨＣのＡＤ変換値がフルコードの場合にデジタル信号処理部２６１は、画素信号Ｖｓｉｇ_ＬＣのＡＤ変換値を補正せずに出力する。

　なお、デジタル信号処理部２６１は、高変換効率に対応するＡＤ変換値の方を低変換効率に合わせて補正しているが、逆に低変換効率に対応するＡＤ変換値の方を高変換効率に合わせて補正することもできる。

　このように、本技術の第３の実施の形態によれば、デュアルゲイン駆動モードにおいてＡＤＣ３００は、高変換効率および低変換効率の両方による画素信号のそれぞれをＡＤ変換するため、低照度の際のノイズを低減することができる。

　＜４．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

　図２９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)12053が図示されている。

　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

　図３０は、撮像部１２０３１の設置位置の例を示す図である。

　図３０では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

　なお、図３０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、画像データの読出し速度を向上させて、より見やすい動画を得ることができるため、ドライバの疲労を軽減することが可能になる。

　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

　なお、本技術は以下のような構成もとることができる。
（１）入力信号のレベルが所定の閾値を超える場合には前記入力信号を減衰させて出力信号として出力する減衰部と、
　前記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較器と、
　前記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力するカウンタと、
　前記デジタル信号に対する乗算処理を行うデジタル信号処理部と
を具備する信号処理回路。
（２）前記減衰部は、前記レベルが前記閾値を超える場合には前記入力信号を所定の減衰率により減衰し、
　前記デジタル信号処理部は、前記減衰率の逆数を乗算する前記乗算処理を前記デジタル信号に対して行う
前記（１）記載の信号処理回路。
（３）所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記信号線と前記比較器の入力端子との間に挿入された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続するセレクタと
を備える前記（１）または（２）に記載の信号処理回路。
（４）前記信号線のレベルが前記信号レベルに変動すると前記比較結果を保持して前記セレクタに供給するラッチ回路をさらに具備し、
　前記信号線のレベルが前記信号レベルに変動したときの前記参照信号のレベルは、前記閾値に応じたレベルであり、
　前記セレクタは、前記比較結果に応じて前記第２容量の他端の接続先を切り替える
前記（３）記載の信号処理回路。
（５）前記デジタル信号処理部は、
　前記サンプルホールド回路に生じたオフセット成分を演算するオフセット演算部と、
　前記オフセット成分を保持するオフセット保持部と、
　前記乗算処理において前記保持された前記オフセット成分を除去する補正処理部と
を備える前記（３）または（４）に記載の信号処理回路。
（６）前記デジタル信号処理部は、
　複数の前記デジタル信号の統計量を求める統計処理部をさらに備え、
　前記オフセット演算部は、前記統計量から前記オフセット成分を演算する
前記（５）記載の信号処理回路。
（７）所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択し、前記レベルが前記閾値を超えない場合には前記信号線を選択する第１セレクタと、
　前記比較器の入力端子に並列に接続された複数の容量と、
　所定の設定値に従って前記複数の容量の一部を前記第１セレクタの出力端子に接続し、残りを前記信号線に接続する第２セレクタと
を備える前記（１）または（２）に記載の信号処理回路。
（８）所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記比較器の入力端子に一端が接続された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　所定の選択信号に従って前記信号線および前記出力端子のいずれかを前記第１容量の他端に接続する第１容量側セレクタと、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続する第２容量側セレクタと
を備える前記（１）または（２）に記載の信号処理回路。
（９）入射光を光電変換してアナログの入力信号を生成する通常画素と、
　前記入力信号のレベルが所定の閾値を超える場合には前記入力信号を減衰させて出力信号として出力する減衰部と、
　前記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較器と、
　前記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力するカウンタと、
　前記デジタル信号に対する乗算処理を行うデジタル信号処理部と
を具備する固体撮像素子。
（１０）所定の基準電圧に応じたダミー信号を前記入力信号として前記減衰部に入力するダミー画素と、
　所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路と
をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記信号線と前記比較器の入力端子との間に挿入された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記信号レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続する第１セレクタと
を備え、
　前記デジタル信号処理部は、前記ダミー信号が入力されている場合には前記サンプルホールド回路に生じたオフセット成分を前記デジタル信号から演算する
前記（９）記載の固体撮像素子。
（１１）所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記比較器の入力端子に一端が接続された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　所定の選択信号に従って前記信号線および前記出力端子のいずれかを前記第１容量の他端に接続する第１容量側セレクタと、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続する第２容量側セレクタと
を備える前記（９）記載の固体撮像素子。
（１２）前記画素は、所定の通常モードが設定された場合には所定値より高い電荷電圧変換効率である高変換効率と前記所定値より低い電荷電圧変換効率である低変換効率とのいずれかにより前記入力信号を生成し、所定のデュアルゲインモードが設定された場合には前記高変換効率および前記低変換効率の両方により前記入力信号を生成し、
　前記第１容量側セレクタは、前記通常モードが設定された場合には前記信号線を前記第１容量の他端に接続し、前記デュアルゲインモードが設定された場合には前記低変換効率により生成された前記リセットレベルの期間内に前記出力端子を前記他端に接続するとともに当該期間外に前記信号線を前記他端に接続する
前記（１１）記載の固体撮像素子。
（１３）入力信号のレベルが所定の閾値を超える場合には前記入力信号を減衰させて出力信号として出力するレベル制御手順と、
　前記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較手順と、
　前記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力する係数手順と、
　前記デジタル信号に対する乗算処理を行うデジタル処理手順と
を具備する信号処理回路の制御方法。

　１００　撮像装置
　１１０　撮像レンズ
　１２０　記憶部
　１３０　撮像制御部
　２００　固体撮像素子
　２１１　垂直走査回路
　２１２　画素アレイ部
　２１３　タイミング制御回路
　２１４　ＤＡＣ
　２１５　基準電圧生成部
　２２０　画素
　２２１　フォトダイオード
　２２２　転送トランジスタ
　２２３　リセットトランジスタ
　２２４　浮遊拡散層
　２２５、２４１　増幅トランジスタ
　２２６、２４２　選択トランジスタ
　２２７　変換効率制御トランジスタ
　２３０　通常画素
　２４０　ダミー画素
　２５０　負荷ＭＯＳ回路ブロック
　２５１　負荷ＭＯＳ回路
　２６０　カラム信号処理回路
　２６１　デジタル信号処理部
　２６２　補正処理部
　２６３　オフセット保持部
　２６４　統計処理部
　２６５　オフセット演算部
　３００　ＡＤＣ
　３１０　サンプルホールド回路
　３１１～３１５、３５１、３５２　スイッチ
　３２１～３２５、３２７、３５３、３６１、３６２、３６５　容量
　３２６　アンプ
　３５０　コンパレータ
　３５４　ラッチ回路
　３５５　比較器
　３５６　接続先設定値保持部
　３６０　減衰部
　３６３、３６４、３８０　セレクタ
　３７０　カウンタ
　３８１、３８２、３９１、３９２　Ｎ型トランジスタ
　３９３　インバータ
　１２０３１　撮像部

Claims

　入力信号のレベルが所定の閾値を超える場合には前記入力信号を減衰させて出力信号として出力する減衰部と、
　前記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較器と、
　前記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力するカウンタと、
　前記デジタル信号に対する乗算処理を行うデジタル信号処理部と
を具備する信号処理回路。
　前記減衰部は、前記レベルが前記閾値を超える場合には前記入力信号を所定の減衰率により減衰し、
　前記デジタル信号処理部は、前記減衰率の逆数を乗算する前記乗算処理を前記デジタル信号に対して行う
請求項１記載の信号処理回路。
　所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記信号線と前記比較器の入力端子との間に挿入された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続するセレクタと
を備える請求項１記載の信号処理回路。
　前記信号線のレベルが前記信号レベルに変動すると前記比較結果を保持して前記セレクタに供給するラッチ回路をさらに具備し、
　前記信号線のレベルが前記信号レベルに変動したときの前記参照信号のレベルは、前記閾値に応じたレベルであり、
　前記セレクタは、前記比較結果に応じて前記第２容量の他端の接続先を切り替える
請求項３記載の信号処理回路。
　前記デジタル信号処理部は、
　前記サンプルホールド回路に生じたオフセット成分を演算するオフセット演算部と、
　前記オフセット成分を保持するオフセット保持部と、
　前記乗算処理において前記保持された前記オフセット成分を除去する補正処理部と
を備える請求項３記載の信号処理回路。
　前記デジタル信号処理部は、
　複数の前記デジタル信号の統計量を求める統計処理部をさらに備え、
　前記オフセット演算部は、前記統計量から前記オフセット成分を演算する
請求項５記載の信号処理回路。
　所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択し、前記レベルが前記閾値を超えない場合には前記信号線を選択する第１セレクタと、
　前記比較器の入力端子に並列に接続された複数の容量と、
　所定の設定値に従って前記複数の容量の一部を前記第１セレクタの出力端子に接続し、残りを前記信号線に接続する第２セレクタと
を備える請求項１記載の信号処理回路。
　所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記比較器の入力端子に一端が接続された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　所定の選択信号に従って前記信号線および前記出力端子のいずれかを前記第１容量の他端に接続する第１容量側セレクタと、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続する第２容量側セレクタと
を備える請求項１記載の信号処理回路。
　入射光を光電変換してアナログの入力信号を生成する通常画素と、
　前記入力信号のレベルが所定の閾値を超える場合には前記入力信号を減衰させて出力信号として出力する減衰部と、
　前記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較器と、
　前記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力するカウンタと、
　前記デジタル信号に対する乗算処理を行うデジタル信号処理部と
を具備する固体撮像素子。
　所定の基準電圧に応じたダミー信号を前記入力信号として前記減衰部に入力するダミー画素と、
　所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路と
をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記信号線と前記比較器の入力端子との間に挿入された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記信号レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続する第１セレクタと
を備え、
　前記デジタル信号処理部は、前記ダミー信号が入力されている場合には前記サンプルホールド回路に生じたオフセット成分を前記デジタル信号から演算する
請求項９記載の固体撮像素子。
　所定のリセットレベルを保持して出力端子から出力するサンプルホールド回路をさらに具備し、
　前記入力信号を伝送する信号線のレベルは、前記リセットレベルおよび信号レベルのいずれかに変動し、
　前記減衰部は、
　前記比較器の入力端子に一端が接続された第１容量と、
　前記比較器の前記入力端子に一端が接続された第２容量と、
　所定の選択信号に従って前記信号線および前記出力端子のいずれかを前記第１容量の他端に接続する第１容量側セレクタと、
　前記リセットレベルおよび前記信号レベルの差分が前記閾値を超える場合には前記サンプルホールド回路の前記出力端子を選択して前記第２容量の他端に接続し、前記レベルが前記閾値を超えない場合には前記信号線を選択して前記他端に接続する第２容量側セレクタと
を備える請求項９記載の固体撮像素子。
　前記画素は、所定の通常モードが設定された場合には所定値より高い電荷電圧変換効率である高変換効率と前記所定値より低い電荷電圧変換効率である低変換効率とのいずれかにより前記入力信号を生成し、所定のデュアルゲインモードが設定された場合には前記高変換効率および前記低変換効率の両方により前記入力信号を生成し、
　前記第１容量側セレクタは、前記通常モードが設定された場合には前記信号線を前記第１容量の他端に接続し、前記デュアルゲインモードが設定された場合には前記低変換効率により生成された前記リセットレベルの期間内に前記出力端子を前記他端に接続するとともに当該期間外に前記信号線を前記他端に接続する
請求項１１記載の固体撮像素子。
　入力信号のレベルが所定の閾値を超える場合には前記入力信号を減衰させて出力信号として出力するレベル制御手順と、
　前記出力信号と時間の経過に伴って変動する所定の参照信号とを比較して当該比較結果を出力する比較手順と、
　前記比較結果が反転するまでの間に亘って計数値を計数して当該計数値を示すデジタル信号を出力する係数手順と、
　前記デジタル信号に対する乗算処理を行うデジタル処理手順と
を具備する信号処理回路の制御方法。