JP2023015662A - イメージセンサ - Google Patents

Abstract

【課題】ノイズ低減によりＩＳＯ感度の向上を図ることが可能なイメージセンサを提供する。【解決手段】イメージセンサは、複数の撮像素子を備える画素アレイＰＸＡと、画素アレイＰＸＡから画素データが並列的に供給されるＡＤＣ回路１とを備えている。ＡＤＣ回路１は、デジタルコードＤＣＤに従った参照信号ＳＤ＿０～ＳＤ＿ｍを出力する参照信号生成回路と、参照信号ＳＤ＿０～ＳＤ＿ｍと画素データとを比較する比較回路ＣＰとを備え、参照信号ＳＤ＿０～ＳＤ＿ｍと画素データとが一致したときのデジタルコードＤＣＤを出力する。ここで、参照信号生成回路は、デジタルコードＤＣＤが、第１範囲にあるときと、第１範囲と異なる第２範囲にあるときとで、デジタルコードＤＣＤの変化に対して、互いに異なる傾きのランプ信号ＲＡＭＰを出力するランプ信号発生回路ＲＡＭＰ＿Ｇと、ランプ信号ＲＡＭＰが供給され、第１範囲と第２範囲において、同一の傾きの参照信号ＳＤ＿０～ＳＤ＿ｍを出力するアッテネータＡＴＴとを備えている。【選択図】図１

Description

本発明は、イメージセンサに関し、例えば、複数の撮像素子がアレイ状に配置された画素アレイとアナログ／デジタル変換(以下、ＡＤＣとも称する)回路とを備え、画素アレイからの画素データをデジタル信号に変換して、出力するイメージセンサに関する。

画素アレイに相当する画像センサと、ＡＤＣ回路と、ランプ波発生器とを備えたイメージセンサ（個体撮像素子）は、例えば特許文献１に記載されている。

特開２０１４－９０３２５号公報

画素アレイから出力される画素データをデジタル信号に変換するＡＤＣ回路として、デジタルコードに従って変化するランプ信号と画素データとを比較し、ランプ信号と画素データとが、例えば一致したときのデジタルコードの値を、画素データに対応するデジタル信号として出力するものがある。本発明者が検討したところ、熱雑音、フリッカノイズ等の例えば数十μＶのノイズが、ランプ信号に重畳すると、ＡＤＣ回路によって変換されたデジタル信号を画面に表示した際に、横筋として認識されることがあることが判明した。

人の目は、明るい光に比べて、暗い光に敏感である。そのため、特に、暗い光を撮像した画素データをデジタル信号に変換する際に、ランプ信号にノイズが重畳すると、画面上の横筋が目立つことになり、ＩＳＯ感度の向上が制限されることになる。

特許文献１には、ランプ信号に重畳したノイズによって、横筋が目立つことは記載されていない。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

イメージセンサは、複数の撮像素子を備える画素アレイと、画素アレイから画素データが並列的に供給されるＡＤＣ回路とを備えている。ＡＤＣ回路は、デジタルコードに従った参照信号を出力する参照信号生成回路と、参照信号と画素データとを比較する比較回路とを備え、参照信号と画素データとが所定の関係になったときのデジタルコードの値を出力する。ここで、参照信号生成回路は、デジタルコードの値が、第１範囲にあるときと、第１範囲と異なる第２範囲にあるときとで、デジタルコードの変化に対して、互いに異なる傾きのランプ信号を出力するランプ信号発生回路と、ランプ信号が供給され、第１範囲と第２範囲において、同一の傾きの参照信号を出力するアッテネータとを備えている。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、ノイズ低減によりＩＳＯ感度の向上を図ることが可能なイメージセンサを提供することができる。

実施の形態１に係るイメージセンサの構成を示すブロック図である。 実施の形態１に係るイメージセンサの動作を説明するための図である。 実施の形態１に係るイメージセンサの動作を説明するための図である。 （Ａ）～（Ｃ）は、実施の形態１に係るイメージセンサの動作を説明するための波形図である。 （Ａ）～（Ｃ）は、実施の形態１に係るランプ信号発生回路を説明するための図である。 実施の形態１の変形例に係るイメージセンサを説明するための図である。 （Ａ）～（Ｃ）は、実施の形態１の変形例に係るイメージセンサを説明するための波形図である。 （Ａ）および（Ｂ）は、実施の形態１に係るイメージセンサにおいて発生する課題を説明するための波形図である。 実施の形態２に係るイメージセンサの構成を示すブロック図である。 実施の形態２に係る演算器を説明するための図である。 （Ａ）～（Ｃ）は、実施の形態２に係るイメージセンサの動作を説明するための波形図である。 実施の形態３に係るイメージセンサの構成を示すブロック図である。 （Ａ）および（Ｂ）は、実施の形態３に係るイメージセンサの動作を説明するための波形図である。 実施の形態４に係るイメージセンサの構成を示すブロック図である。 （Ａ）および（Ｂ）は、実施の形態４に係るイメージセンサの動作を説明するための波形図である。 実施の形態１に係るイメージセンサの模式的な平面図である。

以下、本発明の実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

以下の説明では、１つの半導体チップに、画素アレイとＡＤＣ回路が配置されたイメージセンサを例にして説明するが、これに限定されるものではない。例えば、画素アレイとＡＤＣ回路とは、異なる半導体チップに配置されていてもよい。

（実施の形態１）
＜全体構成＞
図１６は、実施の形態１に係るイメージセンサの模式的な平面図である。イメージセンサ１００は、１つの半導体チップに配置された複数の回路ブロックによって構成されているが、同図には説明に必要な回路ブロックのみが描かれている。図１６において、Ｐｉｘは、撮像を行う撮像素子を示している。複数の撮像素子Ｐｉｘが、アレイ（行列）状に配置され、画素アレイＰＸＡが構成されている。

特に制限されないが、画素アレイＰＸＡにおいて、同じ列（画素列）に配置された複数の撮像素子は、画素データ線に接続され、同じ行（画素行）に配置された複数の撮像素子は、読み出し時に、同時に選択される。図１６では、画素行がＰＩＬ＿０～ＰＩＬ＿ｎとして例示され、画素データ線がＰＩＤ＿０～ＰＩＤ＿ｍとして例示されている。

画素アレイＰＸＡの画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍは、ＡＤＣ回路１に接続されている。画素アレイＰＸＡの読み出し時には、例えば図１６に示すように、画素行ＰＩＬ＿０からＰＩＬ＿ｎに向けて、順次、同一の画素行に配置されている複数の撮像素子Ｐｉｘから、画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍに画素データが読み出される。読み出された画素データは、ＡＤＣ回路１によって対応するデジタル信号に変換され、デジタルの画素データＤＰＩとして、ＡＤＣ回路１から出力される。

＜ＡＤＣ回路の構成＞
図１は、実施の形態１に係るイメージセンサの構成を示すブロック図である。図１において、画素アレイＰＸＡは、第１電圧Ｖ１を動作電圧として動作し、ＡＤＣ回路１は、第１電圧Ｖ１よりも絶対値の低い第２電圧Ｖ２を動作電圧として動作する。第１電圧Ｖ１は、例えば５（Ｖ）であり、第２電圧Ｖ２は、例えば３．３（Ｖ）である。

撮像素子Ｐｉｘ(図１６)は、最も暗い光を撮像したとき、例えば２（Ｖ）の画素データを出力し、最も明るい光を撮像したとき、例えば１（Ｖ）の画素データを出力するものとする。すなわち、撮像した光の輝度に応じて、画素データの値は、１（Ｖ）と２（Ｖ）の間で変化することになる。

読み出しにより、画素アレイＰＸＡからは、画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍを介して、並列的に、１（Ｖ）～２（Ｖ）の画素データが、ＡＤＣ回路１に供給されることになる。

ＡＤＣ回路１は、ランプ信号ＲＡＭＰを発生するランプ信号発生回路（発生回路）ＲＡＭＰ＿Ｇと、アッテネータＡＴＴと、制御回路ＣＮＴと、比較回路ＣＰと、バイアス回路ＢＳＣと、ラッチ回路ＬＴＣと、デジタルコードＤＣＤを発生するコード発生回路ＤＣＤ＿Ｇとを備えている。

ランプ信号発生回路ＲＡＭＰ＿Ｇは、デジタル／アナログ変換（以下、ＤＡＣとも称する）回路２と、ボルテージフォロアー回路３とを備えている。ＤＡＣ回路２には、デジタルコードＤＣＤが供給され、デジタルコードＤＣＤの値（デジタルコード値）をアナログ信号に変換する。変換されたアナログ信号は、演算器によって構成されたボルテージフォロアー回路３に供給される。ボルテージフォロアー回路３の出力が、ランプ信号ＲＡＭＰとして、ランプ信号線ＲＡＭＰ＿Ｌに供給される。

ランプ信号発生回路ＲＡＭＰ＿Ｇは、第２電圧Ｖ２を動作電圧として動作する。デジタルコードＤＣＤは、コード発生回路ＤＣＤ＿Ｇによって発生される。実施の形態１においては、コード発生回路ＤＣＤ＿Ｇは、１２ビットカウンタによって構成され、デジタルコードＤＣＤは、１２ビットの２値信号によって構成されている。１２ビットカウンタが、時間の経過に伴ってカウントアップまたはカウントダウンすることにより、デジタルコードＤＣＤの値は、時間に伴って変化する。デジタルコードＤＣＤの値を十進数で表した場合、時間の経過に伴って、デジタルコードＤＣＤの値は、例えば０から４０９５へと変化する。

デジタルコードＤＣＤの値が、時間の経過に伴って変化（増加または減少）することにより、ＤＡＣ回路２から出力されるアナログ信号の電圧も変化し、ランプ信号ＲＡＭＰの電圧も、時間の経過に伴って変化する。実施の形態１においては、制御回路ＣＮＴからのランプ制御信号ＲＡＭＰ＿Ｃによって、ＤＡＣ回路２が制御される。後で図面を用いて説明するが、ＤＡＣ回路２においては、ランプ制御信号ＲＡＭＰ＿Ｃによって、その基準電流が切り替えられる。基準電流を切り替えることにより、デジタルコードＤＣＤに対してランプ信号ＲＡＭＰの傾きが変更される。

ランプ信号ＲＡＭＰは、アッテネータＡＴＴを介して、参照信号ＳＤ（ＳＤ＿０～ＳＤ＿ｍ）として比較回路ＣＰに供給される。アッテネータＡＴＴのゲインは、制御回路ＣＮＴからのアッテネータ制御信号ＡＴＴ＿Ｃによって切り替えられる。すなわち、アッテネータＡＴＴは、アッテネータ制御信号ＡＴＴ＿Ｃによって示されるゲインに従って、ランプ信号ＲＡＭＰを減衰させる減衰器である。制御回路ＣＮＴは、ランプ制御信号ＲＡＭＰ＿Ｃによってランプ信号ＲＡＭＰの傾きを切り替えたとき、アッテネータ制御信号ＡＴＴ＿ＣによってアッテネータＡＴＴのゲインも切り替える。

実施の形態１においては、アッテネータＡＴＴは、画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍに対応した複数の単位アッテネータＡＴ＿０～ＡＴ＿ｍによって構成されている。比較回路ＣＰも、画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍに対応する複数の比較器ＣＰ＿０～ＣＰ＿ｍによって構成されている。画素データ線ＰＩＤ＿０を例にして述べると、対応する単位アッテネータＡＴ＿０から、ランプ信号ＲＡＭＰが、参照信号ＳＤ＿０として、対応する比較器ＣＰ＿０に供給される。比較器ＣＰ＿０は、供給された参照信号ＳＤ＿０と対応する画素データ線ＰＩＤ＿０を介して供給される画素データとを比較する。他の単位アッテネータＡＴ＿１～ＡＴ＿ｍおよび比較器ＣＰ＿１～ＣＰ＿ｍも、単位アッテネータＡＴ＿０および比較器ＣＰ＿０と同様である。

比較器ＣＰ＿０～ＣＰ＿ｍには、バイアス回路ＢＳＣから所定のバイアス電圧が供給されている。比較器ＣＰ＿０を例にして、比較器の構成を説明すると、比較器は、容量素子Ｃ１～Ｃ４と、差動アンプＡ１と、比較器Ａ２とシュミットトリガ回路ＳＴとを備えている。参照信号ＳＤ＿０と画素データは、容量素子Ｃ１とＣ２を介して差動アンプＡ１に供給され、増幅される。差動アンプＡ１の出力は、容量素子Ｃ３とＣ４を介して比較器Ａ２に供給され、参照信号ＳＤ＿０の電圧と画素データの電圧が比較される。比較器Ａ２の出力は、シュミットトリガ回路ＳＴに供給される。参照信号ＳＤ＿０の電圧と画素データの電圧とが、所定の関係、例えば一致したとき、シュミットトリガ回路ＳＴからラッチトリガ（トリガ）信号ＬＴ＿Ｃが、ラッチ回路ＬＴＣに出力される。

ラッチ回路ＬＴＣも、画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍに対応する複数の単位ラッチ回路ＬＴ＿０～ＬＴ＿ｍによって構成されている。単位ラッチ回路ＬＴ＿０～ＬＴ＿ｍのそれぞれには、１２本の信号線によって、コード発生回路ＤＣＤ＿Ｇを構成する１２ビットカウンタから出力されているデジタルコードＤＣＤが供給され、対応する比較器からのトリガ信号ＬＴ＿Ｃに応答して、そのときのデジタルコードＤＣＤの値をラッチ（保持)する。単位ラッチ回路ＬＴ＿０を例にして述べると、対応する比較器ＣＰ＿０からトリガ信号ＬＴ＿Ｃが供給されると、これをトリガとして、そのときに供給されているデジタルコードＤＣＤの値をラッチする。他の単位ラッチ回路ＬＴ＿１～ＬＴ＿ｍも、単位ラッチ回路ＬＴ＿０と同様である。

以上の構成により、参照信号ＳＤ＿０～ＳＤ＿ｍと画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍにおける画素データとの比較が行われ、一致したときに、そのときのデジタルコードＤＣＤの値が、単位ラッチ回路ＬＴ＿０～ＬＴ＿ｍにラッチされることになる。ラッチ回路ＬＴＣにラッチされたデジタルコードＤＣＤの値が、画素データに対応したデジタルの画素データＤＰＩ(図１６)として出力されることになる。

図１においては、デジタルコード信号ＤＣＤに従った参照信号ＳＤ＿０～ＳＤ＿ｍが、ランプ信号発生回路ＲＡＭＰ＿Ｇと、アッテネータＡＴＴと、制御回路ＣＮＴとによって生成される。そのため、参照信号を生成する参照信号生成回路が、ランプ信号発生回路ＲＡＭＰ＿Ｇ、アッテネータＡＴＴおよび制御回路ＣＮＴによって構成されていると見なすことができる。また、比較器ＣＰ＿０～ＣＰ＿ｍは、１ビットのＡＤＣ回路と見なすことができる。なお、図１に示した比較器ＣＰ＿０～ＣＰ＿ｍの構成は、一例であって、この構成に限定されるものではない。

＜参照信号生成回路の動作＞
次に、参照信号生成回路の動作を、図面を用いて説明する。図２～図４は、実施の形態１に係るイメージセンサの動作を説明するための図である。

図２には、図１に示した構成のうち、ランプ信号発生回路ＲＡＭＰ＿Ｇと、制御回路ＣＮＴと、画素データ線ＰＩＤ＿０に対応する単位アッテネータＡＴ＿０および比較器ＣＰ＿０とが示されている。ここでは、画素データ線ＰＩＤ＿０に対応する単位アッテネータＡＴ＿０および比較器ＣＰ＿０を例にして、動作を説明するが、他の画素データ線に対応する単位アッテネータおよび比較器でも、動作は同様である。なお、図２において、ＳＤ＿Ｇは、参照信号生成回路が、ランプ信号発生回路ＲＡＭＰ＿Ｇ、アッテネータＡＴＴおよび制御回路ＣＮＴによって構成されていると見なした場合の参照信号生成回路を示している。

図２においては、単位アッテネータＡＴ＿０は、ランプ信号線ＲＡＭＰ＿Ｌ（図１）と所定の電圧との間に直列接続された４つの容量素子ＣＤ１～ＣＤ４によって構成されている。４つの容量素子ＣＤ１～ＣＤ４は、同じ値にされている。ランプ信号ＲＡＭＰの電圧は、４つの容量素子によって分圧され、どの容量素子から、参照信号ＳＤ＿０取り出すかによって、ゲインが決定される。ここで、所定の電圧は、画素アレイＰＸＡから出力される画素データの電圧が、最も暗いときの電圧値（２（Ｖ））に相当している。単位アッテネータＡＴ＿０は、容量素子によって構成され、ランプ信号ＲＡＭＰと所定の電圧との間の差電圧を分圧する分圧回路と見なすことができる。

図２に示した単位アッテネータＡＴ＿０は、アッテネータ制御信号ＡＴＴ＿Ｃによって、そのゲインを１倍または１／４倍に設定することが可能となっている。すなわち、アッテネータ制御信号ＡＴＴ＿Ｃによって、スイッチＤＷ１をオン状態にすることで、ゲインを１倍に設定し、スイッチＤＷ２をオン状態にすることで、ゲインを１／４倍に設定することが可能となっている。ランプ信号線ＲＡＭＰ＿Ｌにおけるランプ信号ＲＡＭＰの電圧と所定の電圧（２（Ｖ））との間の電圧差に、設定されたゲインが掛け算され、掛け算により算出された分圧電圧が所定の電圧から減算され、減算結果の電圧値が、アッテネータＡＴ＿０から出力される。例えば、図２に示すように、ゲインが１／４倍に設定されている場合には、ランプ信号ＲＡＭＰの電圧と所定の電圧との間の差電圧に、１／４が掛け算され、掛け算の結果の電圧が、２（Ｖ）から減算され、減算結果の電圧が単位アッテネータＡＴ＿０から出力されることになる。

また、図２において、ＮＺは、ランプ信号発生回路ＲＡＭＰ＿Ｇから出力されるランプ信号ＲＡＭＰに重畳されるノイズを示している。このノイズＮＺは、前記したように例えば熱雑音、フリッカノイズ等に起因して発生し、例えば接地電圧を基準として、時間の経過に伴って、図２に示すように上下に変動する。

図２においては、ＤＡＣ回路２の基準電流は、ランプ制御信号ＲＡＭＰ＿Ｃによって、１倍、またはその４倍に切り替えられるものとする。なお、ＤＡＣ回路２と、その基準電流の切り替えについては、後で図５を用いて一例を説明する。また、アッテネータ制御信号ＡＴＴ＿Ｃによって、単位アッテネータＡＴ＿０のゲインは、前記したように１倍または１／４倍に切り替えられる。

ランプ信号ＲＡＭＰの電圧は、暗い光の画素データの電圧に相当する２（Ｖ）から明るい光の画素データの電圧に相当する１（Ｖ）との間で変化する。また、暗い光の画素データは、ＡＤＣ回路１によって、０～１０２３（十進数）の範囲（第１範囲）のデジタルコードＤＣＤの値に変換され、明るい光の画素データは、１０２４～４０９５（十進数）の範囲（第２範囲）のデジタルコードＤＣＤの値に変換されるものとする。

実施の形態１においては、図３に示すように、制御回路ＣＮＴは、デジタルコードＤＣＤの値が、第１範囲にあるとき、ランプ制御信号ＲＡＭＰ＿Ｃによって、ランプ信号発生回路ＲＡＭＰ＿Ｇにおける基準電流を４倍に設定し、アッテネータ制御信号ＡＴＴ＿Ｃによって、単位アッテネータＡＴ＿０のゲインを１／４倍に設定する。一方、デジタルコードＤＣＤの値が、第２範囲にあるとき、制御回路ＣＮＴは、ランプ制御信号ＲＡＭＰ＿Ｃによって、ランプ信号発生回路ＲＡＭＰ＿Ｇにおける基準電流を１倍に設定し、アッテネータ制御信号ＡＴＴ＿Ｃによって、単位アッテネータＡＴ＿０のゲインを１倍に設定する。

デジタルコードＤＣＤの値が第１範囲にあるときには、ランプ信号発生回路ＲＡＭＰ＿Ｇにおける基準電流が４倍に設定されるため、デジタルコードＤＣＤの最下位ビットによって変化するランプ信号ＲＡＭＰの電圧変化が、４倍となる。そのため、図３に示すように、デジタルコードＤＣＤの値が、０から１０２３に変化することで、ランプ信号ＲＡＭＰの電圧は、２（Ｖ）から１（Ｖ）まで変化することになり、デジタルコードＤＣＤの値の変化に対するランプ信号ＲＡＭＰの電圧変化の傾きが、基準電流が１倍のときに比べて、４倍となる。

一方、デジタルコードＤＣＤの値が第２範囲のとき、すなわち１０２４～４０９５の範囲では、基準電流が１倍に設定されるため、ランプ信号ＲＡＭＰの電圧の傾きは、１倍となり、４倍のときと比べて、小さくなる。第１範囲において、ランプ信号ＲＡＭＰの電圧は、２（Ｖ）から１（Ｖ）に変化し、第２範囲に切り替わると、ランプ信号ＲＡＭＰの電圧は、デジタルコードＤＣＤの値“１０２４”で定まる１．７５（Ｖ）へ変化し、その後ランプ信号ＲＡＭＰの電圧は１（Ｖ）へ向かって変化することになる。

単位アッテネータＡＴ＿０のゲインは、デジタルコードＤＣＤの値が第１範囲にあるとき、１／４倍となる。そのため、第１範囲においては、ランプ信号ＲＡＭＰの電圧は減衰され、図３において、実線の参照信号ＳＤ＿０として示されているように、２（Ｖ）から１．７５（Ｖ）へ向かって変化する。すなわち、単位アッテネータＡＴ＿０によって、４倍の傾きとなっているランプ信号ＲＡＭＰが、１／４倍にされて、参照信号ＳＤ＿０として出力されることになる。このとき、ランプ信号ＲＡＭＰに重畳しているノイズＮＺも１／４倍に減衰されるため、ノイズＮＺを小さな値に抑制することが可能である。

これに対して、デジタルコードＤＣＤが第２範囲にあるときには、単位アッテネータＡＴ＿０のゲインは、１倍となっている。そのため、単位アッテネータＡＴ＿０からは、ランプ信号ＲＡＭＰが、参照信号ＳＤ＿０として出力されることになる。

図４（Ａ）～（Ｃ）には、デジタルコードＤＣＤの変化に伴う、ランプ信号ＲＡＭＰの電圧変化、単位アッテネータＡＴ＿０のゲイン変化および参照信号ＳＤ＿０の電圧変化が示されている。図４（Ａ）に示すように、デジタルコードＤＣＤの変化に対して、第１範囲と第２範囲では、ランプ信号ＲＡＭＰの電圧変化の傾きが異なっている。これに対して、参照信号ＳＤ＿０の電圧変化は、図４（Ｃ）に示すように、デジタルコードＤＣＤの変化に対して、第１範囲と第２範囲とで、同一である。

実施の形態１においては、暗い光の画素データに対応するランプ信号ＲＡＭＰ、すなわちデジタルコードＤＣＤの値が第１範囲にあるときのランプ信号ＲＡＭＰに重畳されているノイズは、単位アッテネータＡＴ＿０のゲインが１／４倍となっているため、減衰され、参照信号ＳＤ＿０に重畳されるノイズ量を小さく抑制することが可能である。ノイズ量が抑制されるため、人が見たときに横筋が認識されるのを低減することが可能であり、ＩＳＯ感度の向上を図ることが可能である。

なお、実施の形態１に係るコード発生回路ＤＣＤ＿Ｇである１２ビットカウンタは、時間の経過に伴って、デジタルコードＤＣＤの値を０から４０９５に向けてカウントアップする。そのため、図４（Ａ）～（Ｃ）は、時間の経過に伴う、ランプ信号ＲＡＭＰの電圧変化、単位アッテネータＡＴ＿０のゲイン変化および参照信号ＳＤ＿０の電圧変化を示していると見なすことができる。

＜ランプ信号発生回路の構成例＞
図５は、実施の形態１に係るランプ信号発生回路を説明するための図である。ここで、図５（Ａ）は、ランプ信号発生回路ＲＡＭＰ＿Ｇの構成を示す図であり、図５（Ｂ）は、ＤＡＣ回路２に用いられる電流セルおよび基準電流回路の構成を示す図である。また、図５（Ｃ）は、基準電流を切り替えることによるランプ信号ＲＡＭＰの電圧変化を示す波形図である。

図５（Ａ）において、ＤＡＣ回路２は、行列状に配置された複数の電流セルＩＣＬを備える電流セルアレイと、電流セルアレイから行を選択する行デコーダ２＿Ｒと、電流セルアレイから列を選択する列デコーダ２＿Ｃと、電流セルアレイから選択された電流セルと電圧２（Ｖ）との間に接続される負荷抵抗素子Ｒとを備えている。

行デコーダ２＿Ｒおよび列デコーダ２＿Ｃには、デジタルコードＤＣＤが供給される。行デコーダ２＿Ｒは、デジタルコードＤＣＤをデコードして、０行、１行または複数の行を選択する。同様に、列デコーダ２＿Ｃは、デジタルコードＤＣＤをデコードして、０列、１列または複数の列を選択する。行デコーダ２＿Ｒおよび列デコーダ２＿Ｃの両方によって選択された電流セルＩＣＬが、負荷抵抗素子Ｒを介して電圧２（Ｖ）に接続され、負荷抵抗素子Ｒと電流セルアレイとの間の接続ノードＶＯＵＴから、デジタルコードＤＣＤに従ってランプ信号ＲＡＭＰの電圧が出力される。

なお、図５では、図面が複雑になるのを避けるために、電流セルＩＣＬが８行×８列に配置された電流セルアレイが例示されている。デジタルコードＤＣＤが、０～４０９５まで変化する場合には、電流セルアレイには、電流セルＩＣＬが６４行×６４列で配置されていることになる。デジタルコードＤＣＤの値に従って、電流セルアレイから選択される電流セルの数が増加し、接続ノードＶＯＵＴにおける電圧が低下することになる。

電流セルＩＣＬは、図５（Ｂ）に示すように、Ｎチャンネル型電界効果トランジスタ(トランジスタ)ＮＴ１とスイッチＳＷ１とによって構成されている。電流セルＩＣＬが、行デコード２＿Ｒおよび列デコーダ２＿Ｃの両方によって選択されることにより、当該電流セルＩＣＬのスイッチＳＷ１がオン状態となる。

Ｎチャンネル型トランジスタＮＴ１のゲートは、特に制限されないが、全ての電流セルＩＣＬに対して共通のバイアス回路に接続されている。このバイアス回路は、図５（Ｂ）に示すように、ダイオード接続されたＮチャンネル型トランジスタＮＴ２と、ランプ制御信号ＲＡＭＰ＿Ｃによって選択的にオン状態にされるスイッチＳＷ２、ＳＷ３と、２つの定電流源ＲＩ１、ＲＩ２とを備えている。

定電流源ＲＩ１は、１倍の基準電流ｉを出力し、定電流源ＲＩ２は、基準電流ｉに対して４倍の基準電流４ｉを出力する。Ｎチャンネル型トランジスタＮＴ１のゲートとＮチャンネル型トランジスタＮＴ２のゲートは共通に接続され、カレントミラー回路が構成されている。ランプ制御信号ＲＡＭＰ＿Ｃによって、スイッチＳＷ２またはＳＷ３をオン状態にすることで、４倍の基準電流４ｉまたは１倍の基準電流ｉがカレントミラー回路に供給され、電流セルＩＣＬ内のトランジスタＮＴ１には、４倍の基準電流４ｉまたは１倍の基準電流ｉが流れるようになる。

これにより、図５（Ｃ）に示すように、４倍の基準電流４ｉの場合には、デジタルコードＤＣＤに値が、１０２３で、ランプ信号ＲＡＭＰの電圧は、１（Ｖ）に到達し、１倍の基準電流ｉの場合には、デジタルコードＤＣＤに値が、４０９５で、ランプ信号ＲＡＭＰの電圧は、１（Ｖ）に到達する。なお、負荷抵抗素子Ｒの抵抗値と基準電流ｉの電流値は、全ての電流セルＩＣＬのトランジスタＮＴ１がオン状態となったときに、接続ノードＶＯＵＴが１（Ｖ）となるように設定されている。

ここでは、基準電流を切り替えることが可能なＤＡＣ回路２として、電流セルが行列状に配置された電流セルマトリクス型ＤＡＣ回路を説明したが、ＤＡＣ回路の構成は、電流セルマトリクス型ＤＡＣ回路に限定されるものではない。

＜変形例＞
図２では、アッテネータＡＴＴのゲインを、１／４倍と１倍に切り替える例を示したが、これに限定されるものではなく、切り替えるゲインの数を増加させてもよい。変形例として、ゲインを、１／４倍、１／２倍、３／４倍、１倍に切り替える例を説明する。

図６は、実施の形態１の変形例に係るイメージセンサの構成を示すブロック図である。また、図７は、実施の形態１の変形例に係るイメージセンサを説明するための波形図である。図６は、図２と類似しており、図７（Ａ）～（Ｃ）は、図４（Ａ）～（Ｃ）と類似しているので、以下は主に相違点を説明する。

図６には、ランプ信号線ＲＡＭＰ＿Ｌに接続された単位アッテネータＡＴ＿０～ＡＴ＿ｍと、これらに対応する比較器ＣＰ＿０～ＣＰ＿ｍと、ランプ信号発生回路ＲＡＭＰ＿Ｇとが示されている。図６に示すように、ランプ信号発生回路ＲＡＭＰ＿Ｇは、複数の単位アッテネータおよび複数の比較器に対して共通である。図２との相違点は、図６に示したＤＡＣ回路２は、ランプ制御信号ＲＡＭＰ＿Ｃによって、基準電流を１倍、４／３倍、２倍、４倍に切り替えることが可能となっている点である。また、単位アッテネータにおいては、アッテネータ制御信号ＡＴＴ＿Ｃによって、スイッチＤＷ１、ＤＷ３、ＤＷ４、ＤＷ２を選択的にオン状態とすることで、ゲインを１倍、３／４倍、１／２倍、１／４倍に切り替えることが可能となっている点である。

変形例においては、デジタルコードＤＣＤの値が、０～１０２３の範囲が第１範囲、１０２４～２０４７の範囲が第２範囲、２０４８～３０７１の範囲が第３範囲、３０７２～４０９５の範囲が第４範囲として設定されている。ランプ制御信号ＲＡＭＰ＿Ｃによって、第１範囲では、ＤＡＣ回路２の基準電流が４倍に設定され、第２範囲では、ＤＡＣ回路２の基準電流が２倍に設定され、第３範囲では、ＤＡＣ回路２の基準電流が４／３倍に設定され、第４範囲では、ＤＡＣ回路２の基準電流が１倍に設定される。また、アッテネータ制御信号ＡＡＴ＿Ｃによって、第１範囲では、単位アッテネータのゲインが、１／４倍に設定され、第２範囲では、単位アッテネータのゲインが、１／２倍に設定され、第３範囲では、単位アッテネータのゲインが、３／４倍に設定され、第４範囲では、単位アッテネータのゲインが、１倍に設定される。

ＤＡＣ回路２の基準電流が、デジタルコードＤＣＤの存在する範囲に従って変化するため、図７（Ａ）に示すように、ランプ信号ＲＡＭＰの電圧は、第１範囲において、２（Ｖ）から１（Ｖ）へ変化し、第２範囲において、１．５（Ｖ）から１（Ｖ）に変化し、第３範囲では、１．３３（Ｖ）から１（Ｖ）へ変化し、第４範囲では、１．２５（Ｖ）から１（Ｖ）へ変化することになる。すなわち、デジタルコードＤＣＤの値の変化に対して、ランプ信号の電圧の傾きが、第１範囲～第４範囲において異なることになる。

単位アッテネータのゲインも、図７（Ｂ）に示すように、デジタルコードＤＣＤの値の変化に従って、変化する。すなわち、第１範囲では、単位アッテネータのゲインは１／４倍に設定され、第２範囲では、ゲインは１／２倍に設定され、第３範囲では、ゲインは３／４倍に設定され、第４範囲では、ゲインは１倍に設定される。その結果、参照信号（例えばＳＤ＿０）の電位は、図７（Ｃ）に示すように、デジタルコードＤＣＤの変化に対して、同じ傾きで、２（Ｖ）から１（Ｖ）へ変化することになる。

変形例によれば、図７（Ｃ）に示すように、明るい光と暗い光の間である中間輝度に対応する第２範囲（１０２４～２０４７）および第３範囲（２０４８～３０７１）では、単位アッテネータのゲインが１／２倍および３／４倍となるため、ノイズ量が低減され、ＩＳＯ感度の更なる向上を図ることが可能となる。

実施の形態１においては、ランプ信号発生回路ＲＡＭＰ＿Ｇからは、デジタルコードＤＣＤの値が存在する範囲(第１範囲～第４範囲)によって、デジタルコードＤＣＤの値に対して電圧変化の傾きが異なるランプ信号が出力される。また、ランプ信号が供給されるアッテネータは、デジタルコードＤＣＤの値が存在する範囲(第１範囲～第４範囲)によって、ゲインが変化するように制御され、アッテネータからは、デジタルコードＤＣＤの値の変化に対して、電圧変化の傾きが一定の参照信号が出力される。人の目の特性を考慮して、中間輝度を含む光の暗い画素データに対応する第１範囲～第３範囲において、アッテネータが、ノイズ量を減衰するため、ＩＳＯ感度の向上を図ることができる。

（実施の形態２）
実施の形態１においては、図１に示したように、ランプ信号線ＲＡＭＰ＿Ｌに画素データ線ＰＩＤ＿０～ＰＩＤ＿ｍに対応する単位アッテネータＡＴ＿０～ＡＴ＿ｍが接続されることになる。画素データ線の数は、例えば４０００本にもなるため、ランプ信号線ＲＡＭＰ＿Ｌに接続される単位アッテネータの個数も同様に非常に多くなる。その結果、ランプ信号線ＲＡＭＰ＿Ｌに接続されている寄生容量が非常に大きくなる。

実施の形態１では、デジタルコードＤＣＤの値が第１範囲から第２範囲へ変化すると、ランプ信号ＲＡＭＰの電圧は、１（Ｖ）から１．７５（Ｖ）へ変化することになるが、非常に大きな寄生容量がランプ信号線ＲＡＭＰ＿Ｌに存在するため、この電圧変化に時間が掛かることになる。

図８は、実施の形態１に係るイメージセンサにおいて発生する課題を説明するための波形図である。図８（Ａ）に示すように、ランプ信号ＲＡＭＰの電圧は、デジタルコードＤＣＤが、１０２３から１０２４に変化すると、１（Ｖ）から１．７５（Ｖ）に変化するが、この電圧変化に期間ｔｄが必要となる。これに起因して、図８（Ｂ）に示すように、参照信号ＳＤ＿０においても、期間ｔｄにおいて、その電圧が、１（Ｖ）から１．７５（Ｖ）に上昇することになる。その結果、参照電圧ＳＤ＿０の電圧値が、２（Ｖ）から１（Ｖ）に到達するまでの時間が長くなり、画素アレイＰＸＡ(図１６)において１つの画素行をデジタル信号に変換するのに要する時間が長くなり、フレームレートが遅くなると言う課題が発生する。

図９は、実施の形態２に係るイメージセンサの構成を示すブロック図である。図９は、図１と類似しているので、以下は主に相違点を説明する。相違点は、図９では、コード発生回路ＤＣＤ＿Ｇの出力が、演算器４に供給され、演算器４の出力がデジタルコードＤＣＤとなっている点と、制御回路ＣＮＴが演算器４を制御するコード制御信号ＤＣＤ＿Ｃを出力する点である。

図１０は、実施の形態２に係る演算器を説明するための図である。また、図１１は、実施の形態２に係るイメージセンサの動作を説明するための波形図である。

演算器４には、制御回路ＣＮＴからのコード制御信号ＤＣＤ＿Ｃによって、デジタルコードＤＣＤの値が、第１範囲（０～１０２３）に存在するのか、第２範囲（１０２４～２０９５）に存在するのかが通知される。

第１範囲に存在することが通知された場合、演算器４は、コード発生回路ＤＣＤ＿Ｇからの入力Ｎを、出力Ｎとして、そのまま出力する。すなわち、第１範囲の場合には、コード発生回路ＤＣＤ＿Ｇの出力が、デジタルコードＤＣＤとして使用される。

これに対して、第２範囲が通知されると、演算器４は、５１１９（十進数）から、コード発生回路ＤＣＤ＿Ｇからの入力Ｎを減算し、減算結果（５１１９－Ｎ）を出力する。すなわち、第２範囲では、減算結果が、デジタルコードＤＣＤとして使用される。

コード発生回路ＤＣＤ＿Ｇから、“１０２３”のコード値が出力され、次に“１０２４”のコード値が出力されると、演算器４は、“１０２３”のデジタルコードＤＣＤの値を出力した後、減算によって得た“４０９５”のデジタルコードの値を出力することになる。その後、コード発生回路ＤＣＤ＿Ｇである１２ビットカウンタがカウントアップを繰り返すことにより、演算器４からは、“４０９５”から“１０２４”に向けて変化するデジタルコードＤＣＤが出力されることになる。

その結果、図１１（Ａ）に示すように、ランプ信号発生回路ＲＡＭＰ＿Ｇからは、第２範囲においては、１（Ｖ）から１．７５（Ｖ）に向かって上昇するように変化するランプ信号ＲＡＭＰが出力される。すなわち、ランプ信号発生回路ＲＡＭＰ＿Ｇは、第１範囲において、１（Ｖ）のランプ信号ＲＡＭＰを出力したあと、連続して１（Ｖ）から１．７５（Ｖ）へとランプ信号ＲＡＭＰの電圧を変化させる。ランプ信号ＲＡＭＰの電圧が連続的に変化するため、図８で説明したように、ランプ信号ＲＡＭＰの電圧が１（Ｖ）から１．７５（Ｖ）に到達するまでの期間ｔｄを待つ必要がなくなる。

参照電圧ＳＤ＿０は、図１１（Ｂ）において実線で示すように、デジタルコードＤＣＤの値“１０２３”に対応する電圧１．７５（Ｖ）に到達した後、デジタルコードＤＣＤの値“４０９５”に対応する１（Ｖ）に変化し、その後、デジタルコードＤＣＤの値“１０２４”に対応する電圧に向けて上昇する。

デジタルコードＤＣＤの値が第２範囲にあるとき、比較器ＣＰ＿０は、時間の経過に伴って、デジタルコードＤＣＤの値が“４０９５”に対応する参照電圧ＳＤ＿０からデジタルコードＤＣＤの値が“１０２４”に対応する参照電圧ＳＤ＿０に向けて、画素データとの比較を行うことになる。デジタルコードＤＣＤの値が、第２範囲にあるときのデジタル変換結果を、デジタルコードＤＣＤの順番で並び替える（ソートする）ことで、図１１（Ｃ）に示すように、連続したＡＤＣ回路１の結果を得ることが可能である。

ここでは、ＤＡＣ回路２の基準電流を１倍または４倍に切り替え、アッテネータＡＴＴのゲインを１倍または１／４倍に切り替える例を基にして説明したが、これに限定されるものではない。例えば実施の形態１の変形例で説明したように、基準電流の切り替え数およびゲインの切り替え数は４つ、あるいはそれ以上であってもよい。

また、演算器４にデクリメントカウンタを設け、第２範囲おけるデジタルコードＤＣＤは、デクリメントカウンタによって、“４０９５”から“１０２４”までデクリメントすることで、形成するようにしてもよい。

実施の形態２によれば、ノイズ量を減らしてＩＳＯ感度の向上を図ることが可能であるとともに、フレームレートが遅くなると言う課題を解決することが可能である。

（実施の形態３）
図１２は、実施の形態３に係るイメージセンサの構成を示すブロック図である。また、図１３は、実施の形態３に係るイメージセンサの動作を説明するための波形図である。

図１２は、図６と類似しているので、主に相違点を説明する。図１２では、単位アッテネータＡＴ＿０～ＡＴ＿ｍが取り除かれ、ランプ信号線ＲＡＭＰ＿Ｌが比較器ＣＰ＿０～ＣＰ＿ｍに接続されている。また、ＤＡＣ回路２とボルテージフォロアー回路３との間に、単位アッテネータがアッテネータＡＴＴとして接続されている。すなわち、ランプ信号発生回路ＲＡＭＰ＿Ｇが、ＤＡＣ回路２と、アッテネータＡＴＴと、ボルテージフォロアー回路３とを備えている。

ＤＡＣ回路２は、デジタルコードＤＣＤに従ってランプ信号ＲＡＭＰ＿ＣＳを出力する。ランプ信号ＲＡＭＰ＿ＣＳは、アッテネータＡＴＴおよびボルテージフォロアー回路３を介して、ランプ信号ＲＡＭＰとして、ランプ信号線ＲＡＭＰ＿Ｌに供給される。比較器ＣＰ＿０～ＣＰ＿ｍは、参照信号ＳＤ＿０～ＳＤ＿ｍの代わりに、ランプ信号ＲＡＭＰと画素データとを比較して、トリガ信号ＬＴ＿Ｃを出力する。

実施の形態３に係るアッテネータＡＴＴは、比較器ＣＰ＿０～ＣＰ＿ｍに対して共通であるため、アッテネータＡＴＴは、共通アッテネータと見なすことができる。ＤＡＣ回路２およびアッテネータＡＴＴは、実施の形態１で述べたように、ランプ制御信号ＲＡＭＰ＿Ｃおよびアッテネータ制御信号ＡＴＴ＿Ｃによって、基準電流およびゲインの切り替えが行われる。

図１２において、Ｃｐは、ランプ信号線ＲＡＭＰ＿Ｌに接続された比較器ＣＰ＿０～ＣＰ＿ｍによって生じる寄生容量を示している。実施の形態２で述べたように、画素データ線が４０００本であった場合、４０００個の比較器が、ランプ信号線ＲＡＭＰ＿Ｌに接続されるため、寄生容量Ｃｐは、非常に大きな値となる。

実施の形態３においては、ＤＡＣ回路２の出力は、アッテネータＡＴＴに接続されているだけである。そのため、ＤＡＣ回路２の出力に接続される寄生容量を小さくすることが可能である。寄生容量が小さいため、図１３（Ａ）に示すように、ランプ信号ＲＡＭＰ＿ＣＳは、デジタルコード値“１０２３”において１（Ｖ）に到達した後、デジタルコード値“１０２４”が供給されると、速やかにランプ信号ＲＡＭＰ＿ＣＳを１．７５（Ｖ）に上昇させることが可能である。一方、ボルテージフォロアー回路３の出力には、寄生容量Ｃｐが接続されることになるが、ボルテージフォロアー回路３によって、図１３（Ｂ）に示すように、ランプ信号ＲＡＭＰ（ＳＤ＿０～ＳＤ＿ｍに相当）を滑らかに変化させることが可能である。

実施の形態３によれば、ノイズ量を減らしてＩＳＯ感度の向上を図ることが可能であるとともに、フレームレートが遅くなるのを抑制し、さらに部品数の削減を図ることにより専有面積の増加を抑制することが可能となる。

図１３には、基準電流を１倍、４倍に切り替え、ゲインの１倍、１／４倍に切り替えるようにした場合の波形が示されているが、切り替える倍数は、これに限定されるものではない。

（実施の形態４）
実施の形態１～３では、ランプ信号発生回路ＲＡＭＰ＿Ｇを動作させる第２電圧Ｖ２の電圧が、画素アレイＰＸＡを動作させる第１電圧Ｖ１よりも低い場合に好適なイメージセンサを説明した。実施の形態４においては、ランプ信号発生回路ＲＡＭＰ＿Ｇを動作させる電圧の電圧値が、第２電圧Ｖ２よりも高い、例えば第１電圧Ｖ１と同じ電圧値の場合に好適なイメージセンサを説明する。

図１４は、実施の形態４に係るイメージセンサの構成を示すブロック図である。図１４は、図２と類似している。すなわち、図１４には、図１に示したＡＤＣ回路１において、ランプ信号発生回路ＲＡＭＰ＿Ｇ、画素データ線ＰＩＤ＿０に対応する単位アッテネータＡＴ＿０および比較器ＣＰ＿０のみが示されている。図１４には示されていない他の単位アッテネータおよび比較器等も同様な構成にされている。なお、実施の形態４においては、図２に示した制御回路ＣＮＴは設けられていない。

実施の形態４に係るランプ信号発生回路ＲＡＭＰ＿Ｇは、デジタルコードＤＣＤをアナログ信号のランプ信号ＶＯＵＴに変換するＤＡＣ回路２と、電圧レギュレータ（分圧フィードバックレギュレータ）ＶＲＧとを備えている。

電圧レギュレータＶＲＧには、画素アレイＰＸＡと同じ第１電圧Ｖ１が供給され、電圧レギュレータＶＲＧは、この第１電圧Ｖ１によって動作する。一方、ＤＡＣ回路２には、実施の形態１～３と同様に第２電圧Ｖ２が供給され、ＤＡＣ回路２は、この第２電圧Ｖ２によって動作する。特に制限されないが、第２電圧Ｖ２は、図示しない降圧回路によって、第１電圧Ｖ１から形成されている。

電圧レギュレータＶＲＧは、比較器６、トランジスタＰＴおよび抵抗素子Ｒ１、Ｒ２によって構成されている。トランジスタＰＴは、Ｐチャンネル型トランジスタによって構成されている。トランジスタＰＴ、抵抗素子Ｒ２、Ｒ１は、第１電圧Ｖ１と電圧１（Ｖ）との間で直列的に接続されている。比較器６の一方の入力（＋）には、ランプ信号ＶＯＵＴが供給され、他方の入力（－）は、抵抗素子Ｒ２とＲ１間の接続ノードに接続され、比較器６の出力はトランジスタＰＴのゲートに供給されている。トランジスタＰＴと抵抗素子Ｒ２との間の接続ノードからランプ信号ＲＡＭＰが出力される。

ＤＡＣ回路２は、第２電圧Ｖ２によって動作するため、実施の形態１～３と同様に、デジタルコードＤＣＤの値に従って、２（Ｖ）～１（Ｖ）の間で変化するランプ信号ＶＯＵＴを出力することになる。これに対し、電圧レギュレータＶＲＧは、第２電圧Ｖ２よりも高い第１電圧Ｖ１によって動作するため、２（Ｖ）～１（Ｖ）の間で変化するランプ信号ＶＯＵＴを、２（Ｖ）よりも高い電圧と１（Ｖ）との間で変化するランプ信号ＲＡＭＰに変換して出力することになる。トランジスタＰＴのオン抵抗を無視した場合、ランプ信号ＲＡＭＰの電圧は、（Ｒ１＋Ｒ２）／Ｒ１×（ＶＯＵＴ－１（Ｖ））＋１（Ｖ）で表される。以下では、第１電圧Ｖ１が５（Ｖ）で、抵抗素子Ｒ１とＲ２との比が１：２の場合を例として説明する。この場合、ランプ信号ＲＡＭＰの電圧は、デジタルコードＤＣＤの値に従って、４（Ｖ）～１（Ｖ）の間で変化することになる。すなわち、電圧レギュレータＶＲＧは、ＤＡＣ回路２から出力されるランプ信号ＶＯＵＴ（２（Ｖ）～１（Ｖ））の振幅を広げて、ランプ信号ＲＡＭＰ（４（Ｖ）～１（Ｖ））として出力する分圧レギュレータとして機能する。

単位アッテネータＡＴ＿０は、ランプ信号ＲＡＭＰと電圧１（Ｖ）との間で直列的に接続された３個の容量素子ＣＤ１～ＣＤ３によって構成されており、容量素子ＣＤ２とＣＤ３との間の接続ノードから、参照信号ＳＤ＿０が出力される。すなわち、図１４に示した単位アッテネータＡＴ＿０のゲインは、１／３倍に固定されている。

比較器ＣＰ＿０は、例えば第２電圧Ｖ２によって動作する。比較器ＣＰ＿０は、既に説明したように、画素データと参照信号ＳＤ＿０との比較を行うように動作する。

図１５は、実施の形態４に係るイメージセンサの動作を説明するための波形図である。ここで、図１５（Ａ）は、ランプ信号ＲＡＭＰの電圧波形を示し、図１５（Ｂ）は、参照信号ＳＤ＿０の電圧波形を示している。なお、図１５（Ａ）および１５（Ｂ）のいずれにおいても、横軸は、デジタルコードＤＣＤを示している。

電圧レギュレータＶＲＧから出力されるランプ信号ＲＡＭＰの電圧は、図１５（Ａ）に示すように、４（Ｖ）から１（Ｖ）に向かって、第１の傾きで低下する。参照信号ＳＤ＿０は、単位アッテネータＡＴ＿０によって、ランプ信号ＲＡＭＰが１／３倍に減衰されて、出力される。そのため、図１５（Ｂ）に示すように、参照信号ＳＤ＿０は、例えば２（Ｖ）から１（Ｖ）に向かって、第１の傾きよりも小さな第２の傾きで、低下する。図１５（Ａ）に示すように、ノイズＮＺが、ランプ信号ＲＡＭＰに重畳されていた場合、ノイズＮＺは、単位アッテネータＡＴ＿０によって１／３倍に減衰されることになる。

実施の形態４によれば、全輝度において、ノイズを減衰することが可能であり、ＩＳＯ感度の向上を図ることが可能である。また、実施の形態１～３において示した制御回路ＣＮＴが必要とされないため、これによる専有面積の増加を抑制することが可能である。

図１４では、単位アッテネータＡＴ＿０のゲインが、１／３倍の場合を示したが、これに限定されるものではない。また、図１２に示したように、単位アッテネータではなく、共通のアッテネータを用いるようにしてもよい。

実施の形態１～３において、制御回路ＣＮＴは、特に制限されないが、デジタルコードＤＣＤを基にして、ランプ制御信号ＲＡＭＰ＿Ｃ、アッテネータ制御信号ＡＴＴ＿Ｃおよびコード制御信号ＤＣＤ＿Ｃを出力する。例えば、制御回路ＣＮＴは、前記した第１範囲から第４範囲等を定めるデジタルコードの値と、コード発生回路ＤＣＤ＿Ｇから出力されたデジタルコードＤＣＤの値とを比較して、一致している期間に対応するランプ制御信号ＲＡＭＰ＿Ｃ、アッテネータ制御信号ＡＴＴ＿Ｃおよびコード制御信号ＤＣＤ＿Ｃを出力する。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施の形態１～３では、共通の制御回路ＣＮＴが、ランプ制御信号ＲＡＭＰ＿Ｃ、アッテネータ制御信号ＡＴＴ＿Ｃおよびコード制御信号ＤＣＤ＿Ｃを出力する例を示したが、これに限定されるものではない。例えば、ランプ信号発生回路ＲＡＭＰ＿Ｇ、アッテネータＡＴＴおよび演算器４が、コード発生回路ＤＣＤ＿Ｇの出力を基にして、それぞれの制御信号を生成するようにしてもよい。

１ ＡＤＣ回路
２ ＤＡＣ回路
３ ボルテージフォロアー回路
４ 演算器
１００ イメージセンサ
ＡＴＴ アッテネータ
ＢＳＣ バイアス回路
ＣＮＴ 制御回路
ＣＰ 比較回路
ＤＣＤ＿Ｇ コード発生回路
ＰＩＤ＿０～ＰＩＤ＿ｍ 画素データ線
ＲＡＭＰ ランプ信号
ＲＡＭＰ＿Ｇ ランプ信号発生回路
ＳＤ＿０～ＳＤ＿ｍ 参照信号

Claims (9)

1. 複数の撮像素子を備える画素アレイと、
   前記画素アレイから画素データが並列的に供給されるＡＤＣ回路であって、デジタルコードに従った参照信号を出力する参照信号生成回路と、前記参照信号と前記画素データとを比較する比較回路とを備え、前記参照信号と前記画素データとが所定の関係になったときの前記デジタルコードを出力するＡＤＣ回路と、
   を備え、
   前記参照信号生成回路は、
   前記デジタルコードが、第１範囲にあるときと、前記第１範囲と異なる第２範囲にあるときとで、前記デジタルコードの変化に対して、互いに異なる傾きのランプ信号を出力するランプ信号発生回路と、
   前記ランプ信号が供給され、前記第１範囲と前記第２範囲において、同一の傾きの前記参照信号を出力するアッテネータと、
   を備える、イメージセンサ。
2. 請求項１に記載のイメージセンサにおいて、
   前記比較回路は、並列的に供給される前記画素データに対応した複数の比較器を備え、
   前記ＡＤＣ回路は、前記複数の比較器に対応した複数のラッチ回路を備え、
   前記複数のラッチ回路には、前記デジタルコードが供給され、前記ラッチ回路は、対応する比較器が画素データと参照信号とが一致したことを示すとき、前記デジタルコードを、画素データに対応するデジタルコードとして保持する、イメージセンサ。
3. 請求項２に記載のイメージセンサにおいて、
   前記アッテネータは、前記ランプ信号の電圧を分圧する分圧回路を備える、イメージセンサ。
4. 請求項２に記載のイメージセンサにおいて、
   前記参照信号生成回路は、コードを発生するコード発生回路と、前記コード発生回路によって発生されたコードを受けて、前記デジタルコードを出力する演算器とを備え、前記演算器は、前記第１範囲から前記第２範囲に変化するとき、前記ランプ信号を連続的に変化させるようなデジタルコード値を出力する、イメージセンサ。
5. 請求項２に記載のイメージセンサにおいて、
   前記アッテネータは、前記複数の比較器に対応した複数の単位アッテネータを備えている、イメージセンサ。
6. 請求項２に記載のイメージセンサにおいて、
   前記アッテネータから出力される前記参照信号は、前記複数の比較器に対して共通に供給される、イメージセンサ。
7. 請求項１に記載のイメージセンサにおいて、
   前記画素アレイは、第１電圧によって動作し、前記ＡＤＣ回路は、前記第１電圧よりも低い電圧値の第２電圧によって動作する、イメージセンサ。
8. 複数の撮像素子を備え、第１電圧によって動作する画素アレイと、
   前記画素アレイから画素データが並列的に供給されるＡＤＣ回路であって、デジタルコード値に従った参照信号を出力する参照信号生成回路と、前記参照信号と前記画素データとを比較する比較回路とを備え、前記参照信号と前記画素データとが所定の関係になったときの前記デジタルコード値を出力するＡＤＣ回路と、
   を備え、
   前記参照信号生成回路は、
   前記第１電圧よりも電圧値の低い第２電圧によって動作する回路であって、前記デジタルコード値の変化に従って、第１の傾きのランプ信号を出力する発生回路と、
   前記第１電圧によって動作する回路であって、前記ランプ信号の電圧を変換する電圧変換回路と、
   前記電圧変換回路によって変換された前記ランプ信号が供給され、前記第１の傾きとは異なる第２の傾きのランプ信号を、前記参照信号として出力するアッテネータと、
   を備える、イメージセンサ。
9. 請求項８に記載のイメージセンサにおいて、
   前記発生回路は、前記デジタルコード値をアナログ信号に変換するＤＡＣ回路を備え、前記電圧変換回路は、前記第１電圧によって動作する分圧フィードバックレギュレータを備え、前記アッテネータは、複数の容量素子によって構成された分圧回路を備える、イメージセンサ。

Images