WO2022137790A1 - 固体撮像素子、センシング装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、センシング装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
WO2022137790A1
WO2022137790A1 PCT/JP2021/039579 JP2021039579W WO2022137790A1 WO 2022137790 A1 WO2022137790 A1 WO 2022137790A1 JP 2021039579 W JP2021039579 W JP 2021039579W WO 2022137790 A1 WO2022137790 A1 WO 2022137790A1
Authority
WO
WIPO (PCT)
Prior art keywords
analog
digital
signal
clamp
unit
Prior art date
Application number
PCT/JP2021/039579
Other languages
English (en)
French (fr)
Inventor
之康 立澤
隆夫 小西
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2022137790A1 publication Critical patent/WO2022137790A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • This technology relates to a solid-state image sensor. More specifically, the present invention relates to a solid-state image sensor that performs analog-to-digital conversion for each column, a sensing device, and a control method for the solid-state image sensor.
  • a clamp circuit that corrects a signal using the detection value in the OPB (OPtical Black) region has been used for the purpose of removing dark current noise.
  • OPB optical Black
  • a solid-state image sensor has been proposed in which an analog clamp circuit that corrects an analog signal and a digital clamp circuit that corrects a digital signal share one OPB region (see, for example, Patent Document 1). .).
  • the correction by the digital clamp circuit is started at the timing when the detection of the OPB region is completed, and the correction by the analog clamp circuit is started with a delay of one frame from that timing.
  • This technique was created in view of such a situation, and aims to improve the image quality of image data in a solid-state image sensor provided with a clamp circuit.
  • the present technology has been made to solve the above-mentioned problems, and the first aspect thereof is to specify analog signals from each of a predetermined number of light-shielding pixels and a predetermined number of non-light-shielded effective pixels.
  • the analog digital converter that converts to a digital signal based on the lamp signal of the above, and the statistics of the digital signal of the predetermined number of light-shielding pixels at the timing when the conversion of all the analog signals of the predetermined number of light-shielding pixels is completed.
  • the analog clamp circuit that starts the correction of the lamp signal based on the corresponding analog clamp value, the correction amount of the lamp signal by the analog clamp circuit, and the digital signal statistics of the predetermined number of light-shielding pixels.
  • It is a solid-state image pickup device provided with a digital clamp circuit which starts the correction of the digital signal of the effective pixel based on the digital clamp value at the above timing, and a control method thereof. This has the effect of improving the image quality.
  • the analog-to-digital converter may include a comparator that compares the lamp signal with the analog signal. This has the effect of generating a digital signal from the comparison result of the comparator.
  • the comparator is between a differential amplifier circuit that amplifies the difference between a predetermined reference voltage and a voltage of a predetermined node, and a vertical signal line that transmits the analog signal between the predetermined node.
  • the ratio of the voltage on the vertical signal line side inserted in, the capacitance on the lamp side inserted between the predetermined node and the analog clamp circuit, and the capacitance on the vertical signal line side and the capacitance on the lamp side is a predetermined number of capacitances. It may be equipped with a switch that changes to any of the ratios. This has the effect of controlling the volume ratio.
  • the analog clamp circuit corrects the analog clamp value based on the analog clamp value calculation unit that calculates the analog clamp value from the statistics and the capacitance ratio for each capacitance ratio.
  • the capacity ratio correction unit supplied as the correction analog clamp value, the selection unit for selecting one of the correction analog clamp values corresponding to each of the predetermined number of capacity ratios, and the selected correction analog clamp value are selected.
  • a digital-analog converter that converts an analog signal and a subtractor that obtains the difference between the analog signal and the lamp signal from the digital-analog converter may be provided. This has the effect of improving the image quality when the capacity ratio is variable.
  • the analog clamp circuit may calculate the analog clamp value from the statistic and the analog gain of the analog-to-digital converter. This has the effect of calculating the analog clamp value according to the analog gain.
  • the digital clamp circuit includes a moving average filter that obtains a moving average of the difference as the digital clamp value based on a predetermined filter coefficient, and whether or not the analog gain has changed and the analog.
  • a filter speed control unit that controls the filter coefficient based on whether or not the clamp value has changed may be provided. This has the effect of appropriately controlling the tracking speed of the moving average filter.
  • the second aspect of the present technology is an analog digital converter that converts an analog signal from each of a predetermined number of light-shielding pixels and a predetermined number of non-light-shielded effective pixels into a digital signal based on a predetermined lamp signal. And, at the timing when the conversion of all the analog signals of the predetermined number of light-shielding pixels is completed, the correction of the lamp signal is started based on the analog clamp value according to the statistics of the digital signal of the predetermined number of light-shielding pixels.
  • the digital signal of the effective pixel is based on the digital clamp value according to the difference between the analog clamp circuit, the correction amount of the analog signal by the analog clamp circuit, and the digital signal statistic of the predetermined number of light-shielding pixels.
  • ADC Analog to Digital Converter
  • FIG. 1 is a block diagram showing a configuration example of an image pickup apparatus 100 according to a first embodiment of the present technology.
  • the image pickup device 100 is a device for taking an image of image data (frame), and includes an optical unit 110, a solid-state image pickup element 200, and a DSP (Digital Signal Processing) circuit 120. Further, the image pickup apparatus 100 includes a display unit 130, an operation unit 140, a bus 150, a frame memory 160, a storage unit 170, and a power supply unit 180.
  • DSP Digital Signal Processing
  • the image pickup device 100 for example, in addition to a digital camera such as a digital still camera, a smartphone having an image pickup function, a personal computer, an in-vehicle camera, or the like is assumed.
  • the image pickup device 100 is an example of the sensing device described in the claims.
  • the optical unit 110 collects the light from the subject and guides it to the solid-state image sensor 200.
  • the solid-state image sensor 200 generates a frame by photoelectric conversion in synchronization with a vertical synchronization signal.
  • the vertical synchronization signal is a periodic signal having a predetermined frequency indicating the timing of imaging.
  • the solid-state image sensor 200 supplies the generated image data to the DSP circuit 120 via the signal line 209.
  • the DSP circuit 120 executes predetermined signal processing on the frame from the solid-state image sensor 200.
  • the DSP circuit 120 outputs the processed frame to the frame memory 160 or the like via the bus 150.
  • the display unit 130 displays a frame.
  • a liquid crystal panel or an organic EL (Electro Luminescence) panel is assumed.
  • the operation unit 140 generates an operation signal according to the operation of the user.
  • the bus 150 is a common route for the optical unit 110, the solid-state image sensor 200, the DSP circuit 120, the display unit 130, the operation unit 140, the frame memory 160, the storage unit 170, and the power supply unit 180 to exchange data with each other.
  • the frame memory 160 holds a frame.
  • the storage unit 170 stores various data such as frames.
  • the power supply unit 180 supplies power to the solid-state image sensor 200, the DSP circuit 120, the display unit 130, and the like.
  • FIG. 2 is a block diagram showing a configuration example of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the solid-state image sensor 200 includes a vertical scanning unit 210, a timing control unit 220, and a DAC (Digital to Analog Converter) 230. Further, the solid-state image sensor 200 further includes a pixel array unit 240, a column signal processing unit 250, a horizontal scanning unit 260, and an image signal processing unit 270.
  • DAC Digital to Analog Converter
  • a plurality of pixels are arranged in a two-dimensional grid pattern.
  • a set of pixels arranged in a predetermined horizontal direction is referred to as a "row”
  • a set of pixels arranged in a direction perpendicular to the horizontal direction is referred to as a "column” or a “column”.
  • the vertical scanning unit 210 selects and drives rows in order, and outputs an analog pixel signal to the column signal processing unit 250.
  • the timing control unit 220 controls the operation timings of the vertical scanning unit 210, the DAC 230, the column signal processing unit 250, and the horizontal scanning unit 260 in synchronization with the vertical synchronization signal XVS.
  • the DAC 230 generates a reference signal by DA (Digital to Analog) conversion and supplies it to the column signal processing unit 250.
  • DA Digital to Analog
  • the reference signal for example, a lamp signal whose level gradually decreases during the conversion of the P phase and the D phase is used.
  • the P phase is the level of the pixel signal when the floating diffusion layer in the pixel is initialized
  • the D phase is the level of the pixel signal when the charge is transferred to the floating diffusion layer in the pixel. ..
  • the column signal processing unit 250 uses the reference signal to perform various signal processing such as AD (Analog to Digital) conversion processing, CDS (Correlated Double Sampling) processing, and dark current correction for the pixel signal for each column. It is something to do.
  • the column signal processing unit 250 supplies the processed digital signal to the image signal processing unit 270.
  • the horizontal scanning unit 260 controls the column signal processing unit 250 to output digital signals in order.
  • the image signal processing unit 270 performs predetermined image processing on a frame in which digital signals are arranged.
  • the image signal processing unit 270 supplies the processed frame to the DSP circuit 120.
  • FIG. 3 is a plan view showing a configuration example of the pixel array unit 240 according to the first embodiment of the present technology.
  • the pixel array unit 240 is provided with a VOPB (Vertical OPtical Black) region 241 and a visible light region 245.
  • VOPB Very OPtical Black
  • a plurality of effective pixels 246 are arranged in a two-dimensional grid pattern.
  • the effective pixel 246 is a pixel that is not shaded.
  • Each of the effective pixels 246 receives visible light of, for example, one of R (Red), G (Green), and B (Blue) through a color filter and performs photoelectric conversion to generate a pixel signal. ..
  • the effective pixels 246 of these R, G and B are arranged by, for example, a Bayer array.
  • a plurality of shaded light-shielding pixels 242 are arranged in a two-dimensional grid pattern. Further, in the VOPB region 241 there are a light-shielding pixel 242 having the same circuit configuration as the effective pixel 246 of R, a light-shielding pixel 242 having the same circuit configuration as the effective pixel 246 of G, and a light-shielding pixel having the same circuit configuration as the effective pixel 246 of B. 242 and are arranged.
  • the pixels of R, G, and B are arranged in the pixel array unit 240, the color combination is not limited to the configuration of R, G, and B.
  • R, G, B and W White pixels can also be arranged.
  • the VOPB area 241 is used in both the analog clamp circuit and the digital clamp circuit described later.
  • FIG. 4 is a block diagram showing a configuration example of the column signal processing unit 250 according to the first embodiment of the present technology.
  • a column circuit 300 is arranged for each column.
  • Each of the column circuits 300 includes an analog clamp circuit 310, an ADC 320, a digital clamp circuit 330, a post-stage circuit 340, and a latch circuit 302.
  • An analog pixel signal Ain from the corresponding column is input to the column circuit 300 via the vertical signal line 249.
  • the vertical signal line 249 is a signal line for transmitting the pixel signal Ain, and is wired for each row in the pixel array unit 240.
  • each of the circuits in the column circuit 300 processes each of the pixel signals from the corresponding columns in order in synchronization with the horizontal synchronization signal.
  • This horizontal sync signal is a periodic signal with a higher frequency than the vertical sync signal.
  • the analog clamp circuit 310 corrects the lamp signal RMP from the DAC 230 based on each digital signal of the light-shielding pixel 242.
  • the analog clamp circuit 310 supplies the corrected lamp signal RMP'to the ADC 320.
  • the ADC 320 converts a pixel signal (analog signal) from the pixel array unit 240 into a digital signal Dout.
  • the ADC 320 supplies the digital signal Dout to the analog clamp circuit 310 and the digital clamp circuit 330.
  • the ADC 320 is an example of the analog-to-digital converter described in the claims.
  • the digital clamp circuit 330 corrects the digital signal Dout of the effective pixel 246 based on each digital signal Dout of the light-shielding pixel 242.
  • the digital clamp circuit 330 supplies the corrected digital signal Dout'to the latch circuit 302 via the subsequent circuit 340.
  • various processes are performed as needed.
  • the latch circuit 302 holds the digital signal from the subsequent circuit 340.
  • the latch circuit 302 supplies a digital signal to the image signal processing unit 270 under the control of the horizontal scanning unit 260.
  • FIG. 5 is a block diagram showing a configuration example of an analog clamp circuit 310 and a digital clamp circuit 330 according to the first embodiment of the present technology.
  • the analog clamp circuit 310 includes a VOPB detection unit 311, an analog clamp value calculation unit 350, a timing adjustment unit 312, a DAC 313, and a subtractor 314.
  • the digital clamp circuit 330 includes a VOPB detection unit 331, an analog clamp change amount subtraction unit 360, a digital clamp value calculation unit 370, and a subtractor 332.
  • the VOPB detection unit 311 calculates the statistic (average, etc.) of the digital signal Dout of all the light-shielding pixels 242 as the VOPB detection value.
  • the VOPB detection unit 311 supplies the calculated VOPB detection value to the analog clamp value calculation unit 350.
  • the analog clamp value calculation unit 350 calculates the analog clamp value from the VOPB detection value by the VOPB detection unit 311.
  • the analog clamp value calculation unit 350 supplies a DAC code indicating the calculated analog clamp value to the timing adjustment unit 312. Further, the analog clamp value calculation unit 350 calculates a parameter for obtaining a correction amount of the lamp signal by the analog clamp circuit 310 as an analog clamp change amount, and supplies the parameter to the analog clamp change amount subtraction unit 360. Further, the analog clamp value calculation unit 350 determines whether or not the analog clamp value has changed within the period of the vertical synchronization signal, and supplies the analog clamp change flag indicating the determination result to the digital clamp value calculation unit 370.
  • the timing adjustment unit 312 supplies the DAC code to the DAC 313 in synchronization with the region boundary pulse from the timing control unit 220.
  • This region boundary pulse is a signal indicating the timing at which the AD conversion of the pixel signals of all the pixels in the VOPB region 241 is completed.
  • the DAC 313 converts the DAC code from the timing adjustment unit 312 into an analog signal.
  • the DAC 313 supplies the analog signal to the subtractor 314.
  • the DAC 313 is an example of the digital-to-analog converter described in the claims.
  • the subtractor 314 subtracts the analog signal generated by the DAC 313 from the lamp signal RMP from the DAC 230 at the time of P-phase conversion of the effective pixel 242.
  • the pixel signal after the CDS processing is corrected by the correction of the lamp signal corresponding to the P phase conversion.
  • the subtractor 314 supplies the subtracted analog signal to the ADC 320 as a lamp signal RMP'.
  • the VOPB detection unit 311 calculates the statistic of the digital signal Dout of the light-shielding pixel 242 as the VOPB detection value for each color such as R, G, and B. For example, in a column in which R pixels and G pixels are arranged, the VOPB detection value of R and the VOPB detection value of G are used. The VOPB detection unit 311 supplies each of the calculated VOPB detection values to the analog clamp change amount subtraction unit 360.
  • the analog clamp change amount subtraction unit 360 obtains the correction amount of the lamp signal by the analog clamp circuit 310 from the analog clamp change amount, and obtains the difference between the correction amount and the VOPB detection value.
  • the analog clamp change amount subtraction unit 360 supplies the obtained difference to the digital clamp value calculation unit 370.
  • the digital clamp value calculation unit 370 calculates the digital clamp value from the difference calculated by the analog clamp change amount subtraction unit 360 using the moving average filter.
  • the digital clamp value calculation unit 370 supplies the calculated digital clamp value to the subtractor 332.
  • the analog clamp change flag from the analog clamp value calculation unit 350 and the analog gain change flag from the timing control unit 220 are input to the digital clamp value calculation unit 370.
  • the analog gain change flag indicates whether or not the analog gain of the ADC 320 has changed.
  • the digital clamp value calculation unit 370 controls the filter coefficient of the moving average filter based on these flags.
  • the subtractor 332 subtracts the digital clamp value from the digital signal Dout of the effective pixel 246.
  • the digital clamp value of R is subtracted from the digital signal Dout of R
  • the digital clamp value of G is subtracted from the digital signal Dout of G.
  • the subtractor 332 supplies the subtracted digital signal as Dout'to the subsequent circuit 340.
  • the analog clamp circuit 310 starts the correction of the lamp signal at the timing when the AD conversion of the pixel signals of all the light-shielding pixels 242 is completed (that is, the timing indicated by the region boundary pulse).
  • the analog clamp circuit 310 uses the statistic (VOPB detection value) of the digital signal Dout of all the light-shielding pixels 242.
  • the dark level of the pixel signal after the CDS processing in the visible light region 245 is clamped to a value corresponding to the VOPB detection value (in other words, an analog clamp).
  • the digital clamp circuit 330 obtains a digital clamp value according to the difference between the correction amount of the lamp signal by the analog clamp circuit 310 and the statistic (VOPB detection value) of the digital signal such as R and G. Then, the digital clamp circuit 330 starts the correction of the digital signal Dout at substantially the same timing as the analog clamp circuit 310 based on the digital clamp value. Due to the color-by-color correction, the dark level of the corrected digital signal Dout'in the visible light region 245 is clamped to an appropriate value for each color (in other words, digital clamp).
  • the detection value is obtained for all the pixels in the VOPB region 241 with the analog clamp, and the detection value for each color is obtained with the digital clamp.
  • the analog clamp can be used for coarse detection and the digital clamp can be used for fine detection. , Not limited to the above configuration. For example, when synthesizing a plurality of image data having different exposure times, it is possible to detect with an analog clamp regardless of the exposure time and with a digital clamp for each exposure time.
  • FIG. 6 is a block diagram showing a configuration example of the ADC 320 according to the first embodiment of the present technology.
  • the ADC 320 includes a comparator 400 and a counter 321.
  • the comparator 400 compares the lamp signal RMP'from the analog clamp circuit 310 with the pixel signal Ain from the pixel array unit 240, and outputs the comparison result to the counter 321.
  • the comparator 400 includes, for example, capacitances 401 and 402 and a differential amplifier circuit 430.
  • the differential amplifier circuit 430 amplifies the difference between the lamp signal input via the capacitance 401 and the pixel signal input via the capacitance 402, and outputs the comparison result to the counter 321.
  • the analog gain of the ADC 320 is controlled by, for example, the slope of the lamp signal RMP. The gentler the slope, the higher the analog gain of the ADC 320.
  • the counter 321 counts the count value over a period until the comparison result is reversed.
  • the counter 321 supplies the digital signal Dout indicating the count value to the digital clamp circuit 330.
  • the ADC consisting of the comparator 400 and the counter 321 is called a single slope type ADC.
  • the ADC 320 is not limited to the single slope type as long as it can convert an analog signal into a digital signal.
  • SARADC Successessive Approximation Register ADC
  • the ADC 320 can also be used as the ADC 320.
  • FIG. 7 is a block diagram showing a configuration example of the post-stage circuit 340 according to the first embodiment of the present technology.
  • the subsequent circuit 340 includes adders 341 and 342 and a truncated unit 343.
  • the adder 341 adds a pedestal level for fine adjustment to the digital signal Dout'from the digital clamp circuit 330, and supplies it to the adder 342.
  • the adder 342 adds a predetermined dither signal to the digital signal from the adder 341 for the purpose of producing decimal point accuracy, and supplies it to the truncating processing unit 343.
  • the truncate processing unit 343 performs predetermined rounding (trancate) processing on the digital signal from the adder 342.
  • the truncated digital signal 343 supplies the processed digital signal to the latch circuit 302.
  • FIG. 8 is a block diagram showing a configuration example of the analog clamp value calculation unit 350 according to the first embodiment of the present technology.
  • the analog clamp value calculation unit 350 includes an analog gain rebate calculation unit 351, a chattering prevention processing unit 352, an adder 353, a delay unit 354, and an analog clamp change flag generation unit 355.
  • the analog gain rebate calculation unit 351 performs an operation of dividing the VOPB detection value by the analog gain.
  • the VOPB detection value ave from the VOPB detection unit 311 is input to the analog gain rebate calculation unit 351.
  • the analog gain rebate calculation unit 351 calculates AVEin by, for example, the following equation.
  • AVEin ave ⁇ (V ADC / V clamp ) ⁇ 1 / ANAGAIN
  • the V ADC indicates a voltage value corresponding to 1 LSB (Least Significant Bit) of the ADC 320.
  • V clamp indicates the voltage value corresponding to 1LSB of the DAC code in the analog clamp circuit 310.
  • the unit of these voltage values is, for example, LSB ( ⁇ V / LSB) per microvolt.
  • ANAGAIN is the analog gain of the ADC 320.
  • the analog gain rebate calculation unit 351 supplies the digital signal AVEin obtained by the calculation to the chattering prevention processing unit 352.
  • the chattering prevention processing unit 352 performs processing for chattering prevention with respect to the input AVEin.
  • the chattering prevention processing unit 352 supplies the processed digital signal AVEout to the analog clamp change amount subtraction unit 360 and the adder 353 as the analog clamp change amount [n] of the nth (n is an integer) frame.
  • This analog clamp change amount [n] is used to obtain the correction amount of the lamp signal by the analog clamp circuit 310.
  • the adder 353 adds the analog clamp change amount [n] and the analog clamp value [n-1] of the n-1th frame.
  • the addition result is supplied to the timing adjustment unit 312 and the analog clamp change flag generation unit 355 as the analog clamp value [n] of the current frame (that is, the nth frame).
  • the delay unit 354 delays the analog clamp value [n] of the nth frame by the period of the vertical synchronization signal, and generates the adder 353 and the analog clamp change flag as the analog clamp value [n-1] of the n-1th frame. It is supplied to the unit 355.
  • the analog clamp change flag generation unit 355 determines whether or not the difference between the analog clamp value [n] and the analog clamp value [n-1] is "0" (in other words, whether or not the analog clamp value has changed). It is a judgment.
  • the analog clamp change flag generation unit 355 generates a flag indicating a determination result as an analog clamp change flag and supplies it to the digital clamp value calculation unit 370.
  • FIG. 9 is a graph showing an example of the input / output relationship of the chattering prevention processing unit 352 according to the first embodiment of the present technology.
  • the horizontal axis in the figure shows the digital signal AVEin input to the chattering prevention processing unit 352.
  • the vertical axis in the figure shows the digital signal AVE Meetingut output from the chattering prevention processing unit 352.
  • the digital signal AVEin When the digital signal AVEin is within the range from “0" to a predetermined upper limit, the digital signal AVE Todayut of the upper limit is output. Further, when the digital signal AVEin is within the range from the lower limit to "0", the lower limit digital signal AVE Meetingut is output. When the digital signal AVEin is larger than the upper limit or smaller than the lower limit, the digital signal AVEin is output as it is as a digital signal AVE Meetingut.
  • FIG. 10 is a block diagram showing a configuration example of the analog clamp change amount subtraction unit 360 according to the first embodiment of the present technology.
  • the analog clamp change amount subtraction unit 360 includes a black level correction amount conversion unit 361, a selector 362, and a subtractor 363.
  • the black level correction amount conversion unit 361 converts the analog clamp change amount [n] from the analog clamp value calculation unit 350 into the black level correction amount A by the following equation.
  • the black level correction amount A indicates the correction amount of the lamp signal by the analog clamp circuit 310.
  • A (V clamp / V ADC ) x ANAGAIN
  • the black level correction amount conversion unit 361 supplies the obtained black level correction amount A to the subtractor 363.
  • the selector 362 selects one of a plurality of VOPB detection values from the VOPB detection unit 331 according to the selection signal SEL from the timing control unit 220.
  • the selected VOPB detection value is supplied to the subtractor 363.
  • the VOPB detection value ave_R of R and the VOPB detection value ave_G of G are alternately selected in synchronization with the horizontal synchronization signal.
  • the subtractor 363 subtracts the black level correction amount A from the selected VOPB detection value.
  • the subtractor 363 supplies the subtraction result to the digital clamp value calculation unit 370 as the predicted VOPB detection value AVE_R (or AVE_G).
  • FIG. 11 is a block diagram showing a configuration example of the digital clamp value calculation unit 370 according to the first embodiment of the present technology.
  • the digital clamp value calculation unit 370 includes a moving average filter 371 and a filter speed control unit 377.
  • the moving average filter 371 obtains the moving average of the predicted VOPB detection value AVE_R (or AVE_G) from the analog clamp change amount subtractor 360, and outputs the moving average as the digital clamp value [n] of the nth frame to the subtractor 332. Is.
  • the moving average filter 371 includes an adder 372, a subtractor 373, a multiplier 374, a delay unit 375, and a multiplier 376.
  • the adder 372 adds the predicted VOPB detection value and the multiplication result of the multiplier 376, and supplies the addition result to the subtractor 373.
  • the subtractor 373 subtracts the output of the delay unit 375 from the addition result of the adder 372, and supplies the subtraction result to the multiplier 374.
  • the multiplier 374 uses ⁇ as a predetermined filter coefficient and multiplies the subtraction result of the subtractor 373 by 1 / ⁇ .
  • the multiplication result is supplied to the subtractor 332 and the delay unit 375 as a digital clamp value [n].
  • the delay unit 375 delays the digital clamp value [n] and supplies it to the subtractor 373 and the multiplier 376.
  • the multiplier 376 multiplies the output of the delay unit 375 by ⁇ , and supplies the multiplication result to the adder 372.
  • H (z) (1 / ⁇ ) / [1- ⁇ ( ⁇ -1) / ⁇ ⁇ Z -1 ]
  • the filter speed control unit 377 controls the value of the filter coefficient ⁇ based on the analog clamp change amount flag and the analog gain change flag.
  • the filter speed control unit 377 sets the filter coefficient ⁇ to a value smaller than a predetermined value (for example, “1”) and causes it to follow at high speed.
  • a predetermined value for example, “1”
  • the filter speed control unit 377 sets the filter coefficient ⁇ to a value larger than a predetermined value (for example, “32”) and causes the filter to follow at low speed.
  • the configuration of the moving average filter 371 is not limited to the configuration illustrated in the figure as long as the moving average can be obtained.
  • FIG. 12 is a graph showing an example of the frequency characteristics of the moving average filter 371 according to the first embodiment of the present technology.
  • the figure shows the characteristics when "32" is set for the filter coefficient ⁇ .
  • the vertical axis of a indicates the gain, and the horizontal axis indicates the frequency.
  • the vertical axis of b indicates the phase, and the horizontal axis indicates the frequency.
  • FIG. 13 is a timing chart showing an example of the image pickup operation of the first frame and the second frame of the solid-state image pickup device according to the first embodiment of the present technology.
  • the vertical sync signal XVS falls at timings T1, T2, and T3.
  • the first frame is imaged within the period from timing T1 to T2.
  • the ADC 320 of each column sequentially AD-converts a plurality of rows in the VOPB area 241.
  • the AD conversion of all the pixels in the VOPB area 241 is completed.
  • a plurality of rows in the visible light region 245 are AD-converted in order.
  • the analog clamp value calculation unit 350 uses the initial value (for example, "8.0") corresponding to the "0" level as the first analog clamp value at the timing T11.
  • An analog clamp value larger than "8.0” is set when clamping to a positive number larger than the "0" level after the second frame, and "8.0” when clamping to a negative number less than the "0" level.
  • An analog clamp value less than is set.
  • This analog clamp value is supplied to the DAC 313 as a DAC code immediately after the timing T11 by the timing adjusting unit 312. The lamp signal is corrected by this DAC code.
  • analog clamp value calculation unit 350 calculates "0" as the analog clamp change amount. Based on the correction amount according to the analog clamp change amount and the VOPB detection value for each color, each digital signal of the effective pixel 246 is corrected after the timing T11.
  • the second frame is imaged within the period from timing T2 to T3.
  • the ADC 320 of each column sequentially AD-converts a plurality of rows in the VOPB region 241.
  • a plurality of rows in the visible light region 245 are AD-converted in order.
  • the analog clamp value calculation unit 350 calculates "9.0", which is different from the previous value, as the second analog clamp value at the timing T21.
  • the calculated analog clamp value is supplied to the DAC 313 as a DAC code immediately after the timing T21 by the timing adjusting unit 312.
  • analog clamp value calculation unit 350 calculates "1" as the analog clamp change amount.
  • FIG. 14 is a timing chart showing an example of the image pickup operation of the third frame and the fourth frame of the solid-state image pickup device according to the first embodiment of the present technology.
  • the vertical sync signal XVS falls at timings T3, T4, and T5.
  • the third frame is imaged within the period from timing T3 to T4.
  • a plurality of rows in the VOPB area 241 are AD-converted in order.
  • a plurality of rows in the visible light region 245 are AD-converted in order.
  • the analog clamp value calculation unit 350 calculates "9.0", which is the same as the previous value, as the third analog clamp value at the timing T31.
  • the calculated analog clamp value is supplied to the DAC 313 as a DAC code immediately after the timing T 31 by the timing adjusting unit 312.
  • analog clamp value calculation unit 350 calculates "0" as the analog clamp change amount.
  • the fourth frame is imaged within the period from timing T4 to T5.
  • the ADC 320 of each column sequentially AD-converts a plurality of rows in the VOPB region 241.
  • a plurality of rows in the visible light region 245 are AD-converted in order.
  • the analog clamp value calculation unit 350 calculates "8.0", which is different from the previous value, as the fourth analog clamp value at the timing T41.
  • the calculated analog clamp value is supplied to the DAC 313 as a DAC code immediately after the timing T41 by the timing adjusting unit 312.
  • analog clamp value calculation unit 350 calculates "-1" as the analog clamp change amount.
  • the DAC code is updated once every cycle of the vertical synchronization signal at the timing of the boundary between the VOPB region 241 and the visible light region 245.
  • the correction by the analog clamp circuit 310 is started.
  • the subsequent digital clamp circuit 330 uses the correction amount obtained from the change amount as the digital clamp value for the remaining portion that requires further accuracy. Can be obtained as. Therefore, the digital clamp circuit 330 can start the correction of the digital signal at substantially the same timing as the analog clamp circuit 310.
  • the number of high-speed tracking is reduced as compared with the comparative example described later, and the stability can be improved.
  • the analog clamp circuit 310 does not supply the analog clamp change amount to the digital clamp circuit 330.
  • FIG. 15 is a block diagram showing a configuration example of the analog clamp circuit 310 and the digital clamp circuit 330 in the first comparative example.
  • the analog clamp circuit 310 of this first comparative example does not calculate the analog clamp change amount. Therefore, the analog clamp change amount subtraction unit 360 is not arranged in the digital clamp circuit 330, and the detection value of the VOPB detection unit 331 is supplied to the digital clamp value as it is. Further, in the first comparative example, the timing adjusting unit 312 updates the DAC code at the timing of the falling edge of the vertical synchronization signal XVS. The reason why the update timing of the DAC code is different will be described later.
  • FIG. 16 is a timing chart showing an example of the image pickup operation of the first frame and the second frame of the solid-state image pickup device in the first comparative example.
  • decibel (dB) is set for the analog gain of the ADC 320.
  • the analog clamp value calculation unit 350 uses the initial value "8.0" as the first analog clamp value at the timing T11. This analog clamp value is supplied to the DAC 313 as a DAC code by the timing adjusting unit 312 at the timing T2 at which the vertical synchronization signal XVS falls next.
  • decibel (dB) is set for the analog gain of the ADC 320.
  • the analog clamp value calculation unit 350 calculates "9.0", which is different from the previous value, as the second analog clamp value at the timing T21.
  • the calculated analog clamp value is supplied to the DAC 313 as a DAC code by the timing adjusting unit 312 at the timing T3 at which the vertical synchronization signal XVS falls next.
  • FIG. 17 is a timing chart showing an example of the image pickup operation of the third frame and the fourth frame of the solid-state image pickup device in the first comparative example.
  • the analog clamp value calculation unit 350 calculates "9.0", which is the same as the previous value, as the third analog clamp value at the timing T31.
  • the calculated analog clamp value is supplied to the DAC 313 as a DAC code by the timing adjusting unit 312 at the timing T4 when the vertical synchronization signal XVS falls next.
  • the analog clamp value calculation unit 350 calculates "8.0", which is different from the previous value, as the fourth analog clamp value at the timing T41.
  • the calculated analog clamp value is supplied to the DAC 313 as a DAC code by the timing adjusting unit 312 at the timing T5 when the vertical synchronization signal XVS falls next.
  • the analog clamp value calculated in one frame is reflected in the DAC code in the next frame.
  • the digital clamp circuit 330 does not know the correction amount of the analog clamp circuit 310. Therefore, if the analog clamp circuit 310 starts the correction for the lamp signal at the timing when the analog clamp value is calculated (timing T11 or the like), the correction amount for the digital signal becomes an inappropriate value.
  • the correction amount of the analog clamp circuit 310 is "8" and the VOPB detection value of a certain color at the time of calculation is "9".
  • the amount that needs to be corrected by the digital clamp circuit 330 is "1" of the difference.
  • the difference "1" cannot be obtained, and if the correction is performed using the detected "9", it is excessive. It will be a correction.
  • the analog clamp value is not immediately reflected even though the dark current becomes large when long-time exposure such as 10 seconds or 30 seconds is performed, so noise due to the dark current. Will grow. As a result, the image data may appear black and the image quality may deteriorate.
  • both the VOPB area used in the analog clamp circuit 310 and the VOPB area used in the digital clamp circuit 330 are provided, it is not necessary to delay the update of the DAC code.
  • the chip area and cost of the solid-state image sensor 200 are large, it is difficult to apply the configuration particularly in mobile devices and the like.
  • the difference in these timings does not matter, but the correction accuracy may decrease only in the analog clamp circuit 310. Further, with the digital clamp circuit 330 alone, the dynamic range may decrease during long exposure.
  • the update of the DAC code is delayed by one frame, so that the dark current is used.
  • the noise becomes large and the image data appears black.
  • the update of the DAC code is not delayed and the analog clamp value is immediately reflected. Therefore, noise due to dark current is reduced, and the image quality of image data is improved.
  • the digital clamp circuit 330 corrects at substantially the same timing as the analog clamp circuit 310 based on the correction amount of the analog clamp circuit 310, so that dark current noise is generated. It can be sufficiently reduced. As a result, the image quality of the image data can be improved as compared with the case where the correction of the analog clamp circuit 310 is delayed.
  • Second Embodiment> In the first embodiment described above, the ratio of the capacitance 401 on the lamp side of the comparator 400 to the capacitance on the vertical signal line side is fixed, but these capacitance ratios can also be made variable.
  • the comparator 400 of the second embodiment is different from the first embodiment in that the capacitance ratio is variable.
  • FIG. 18 is a circuit diagram showing a configuration example of the comparator 400 according to the second embodiment of the present technology.
  • the capacitance ratio switching circuit 410 and the differential amplifier circuit 430 are arranged.
  • the capacity ratio switching circuit 410 includes a predetermined number of switches such as switches 411 to 415 and a plurality of capacities such as capacities 416 to 421.
  • One end of the capacities 416 to 421 is commonly connected to the node 422.
  • the other end of the capacitance 416 is connected to the pixel array unit 240, and the other end of the capacitance 421 is connected to the analog clamp circuit 310.
  • the switch 411 opens and closes the path between the other end of the capacity 416 and the other end of the capacity 417 according to the control code CAZCODE.
  • the switch 412 opens and closes a path between the other end of the capacitance 417 and the other end of the capacitance 418 according to CAZCODE.
  • the switch 413 opens and closes the path between the other end of the capacity 418 and the other end of the capacity 419 according to CAZCODE.
  • the switch 414 opens and closes a path between the other end of the capacity 419 and the other end of the capacity 420 according to CAZCODE.
  • the switch 415 opens and closes the path between the other end of the capacity 420 and the other end of the capacity 421 according to CAZCODE.
  • the timing control unit 220 controls only one of the switches 411 to 415 to be in the open state and the rest to the closed state. By this control, the capacity ratio between the combined capacity on the vertical signal line side and the combined capacity on the lamp signal side is changed.
  • VSL side capacity the former
  • lamp side capacity the latter
  • the timing control unit 220 can switch the capacity ratio in five stages by controlling five switches.
  • the analog gain of the ADC 320 is controlled by the capacitance ratio and the slope of the ramp signal.
  • a signal whose level gradually rises during P-phase or D-phase conversion is input as a lamp signal, and the analog clamp circuit 310 corrects the lamp signal during D-phase conversion. I do.
  • the pixel signal after the CDS processing is corrected by the correction of the lamp signal corresponding to the D-phase conversion.
  • the timing control unit 220 can switch the capacity ratio to a plurality of stages other than the 5 stages. Assuming that the number of stages is M (M is an integer), M switches and M + 1 capacitances are arranged in the capacitance ratio switching circuit 410.
  • the respective capacity values of the capacities 416 to 421 can be set to any value.
  • the capacity 440 holds a predetermined reference voltage VSH.
  • the differential amplifier circuit 430 amplifies the difference between the voltage of the node 422 and the reference voltage VSH.
  • the differential amplifier circuit 430 includes pMOS transistors 431 and 432, auto zero switches 436 and 437, and nMOS transistors 433 to 435.
  • the pMOS transistors 431 and 432 are connected in parallel to the power supply.
  • the gate of the pMOS transistor 431 is connected to its own drain and the gate of the pMOS transistor 432.
  • the drain of the nMOS transistor 433 is connected to the pMOS transistor 431, and the source is connected to the common node. Further, the gate of the nMOS transistor 433 is connected to the node 422. The drain of the nMOS transistor 434 is connected to the pMOS transistor 432 and the source is connected to the common node. Further, the gate of the nMOS transistor 434 is connected to the capacitance 440.
  • the nMOS transistor 435 is inserted between the common node and the ground terminal, and a predetermined bias voltage Vbias is input to the gate.
  • the auto zero switch 436 short-circuits between the drain and the gate of the nMOS transistor 433 according to the auto zero signal AZ from the timing control unit 220.
  • the auto zero switch 437 short-circuits between the drain and the gate of the nMOS transistor 434 according to the auto zero signal AZ.
  • comparison result CMP is output to the counter 321 from the connection point of the pMOS transistor 432 and the nMOS transistor 434.
  • FIG. 19 is a diagram showing an example of the relationship between the code and the capacity ratio in the second embodiment of the present technique.
  • the capacity ratio between the VSL side capacity C_VSL and the lamp side capacity C_RMP is set to R0 (for example, “1”).
  • the capacity ratio is set to R1 (eg, "3/2"), and when CAZCODE is "2", the capacity ratio is R2 (eg, "7/3”). Is set to.
  • CAZCODE is "3
  • the capacity ratio is set to R3 (eg, "4")
  • CAZCODE is "4"
  • the capacity ratio is set to R4 (eg, "9”). ..
  • FIG. 20 is a block diagram showing a configuration example of the analog clamp circuit 310 according to the second embodiment of the present technology.
  • the analog clamp circuit 310 of the second embodiment is different from the first embodiment in that it further includes a capacitance ratio correction unit 380 and a code selection unit 390.
  • the capacity ratio correction unit 380 corrects the analog clamp value for each capacity ratio based on the capacity ratio, and supplies the corrected analog clamp value to the code selection unit 390. When the capacity ratio is switched in 5 steps, 5 correction analog clamp values are supplied to the code selection unit 390.
  • the code selection unit 390 selects a value corresponding to the current CAZCODE from a plurality of corrected analog clamp values and supplies the value to the timing adjustment unit 312 and the analog clamp value calculation unit 350.
  • the code selection unit 390 is an example of the selection unit described in the claims.
  • timing adjusting unit 312 of the second embodiment supplies the DAC code not only at the timing of the region pulse but also at the timing indicated by the vertical synchronization signal XVS.
  • FIG. 21 is a circuit diagram showing a configuration example of the capacity ratio correction unit 380 and the code selection unit 390 according to the second embodiment of the present technology.
  • the capacity ratio correction unit 380 includes multipliers 381 to 385 and a calculation result holding unit 386.
  • the code selection unit 390 includes a selector 391.
  • the multiplier 381 multiplies the analog clamp value [n] from the analog clamp value calculation unit 350 by the capacitance ratio R0.
  • the multiplier 382 multiplies the analog clamp value [n] by the capacitance ratio R1.
  • the multiplier 383 multiplies the analog clamp value [n] by the capacitance ratio R2.
  • the multiplier 384 multiplies the analog clamp value [n] by the capacitance ratio R3.
  • the multiplier 385 multiplies the analog clamp value [n] by the capacitance ratio R4.
  • the selector 391 selects one of the multiplication results (corrected analog clamp value) of each of the multipliers 381 to 385 according to CAZCODE and supplies it to the timing adjustment unit 312.
  • the capacitance ratio correction unit 380 calculates the correction analog clamp value for all the capacitance ratios in advance. is doing.
  • the timing control unit 220 determines the capacitance ratio at the timing indicated by the vertical synchronization signal XVS, supplies the CAZCODE corresponding to the capacitance ratio to the selector 391, and causes the selector 391 to select the corrected analog clamp value.
  • FIG. 22 is a block diagram showing a configuration example of the analog clamp value calculation unit 350 according to the second embodiment of the present technology.
  • the analog clamp value calculation unit 350 of the second embodiment is different from the first embodiment in that it further includes a delay unit 356, a subtractor 357, and a rebate processing unit 358.
  • the delay unit 356 delays the DAC code [n] from the code selection unit 390 by the time required for reading the VOPB area 241.
  • the delayed code is supplied to the subtractor 357 as a DAC code [n-1].
  • the subtractor 357 obtains the difference between the DAC code [n] and the DAC code [n-1] and supplies it to the rebate processing unit 358.
  • the rebate processing unit 358 divides the subtraction result of the subtractor 357 by the capacity ratio corresponding to CAZCODE. The division result is supplied to the analog clamp change amount subtraction unit 360 as the analog clamp change amount [n].
  • the analog gain rebate calculation unit 351 of the second embodiment calculates AVEin.
  • the V DAC is a voltage value corresponding to 1 LSB of the DAC 313, and the unit is, for example, LSB ( ⁇ V / LSB) per microvolt.
  • FIG. 23 is a timing chart showing an example of the image pickup operation of the first frame and the second frame of the solid-state image pickup device in the second embodiment of the present technology.
  • the analog clamp value calculation unit 350 calculates "8.0” as the first analog clamp value at the timing T11.
  • the timing adjustment unit 312 updates the DAC code by "8" obtained by multiplying the "8.0” by the capacity ratio "1".
  • analog clamp value calculation unit 350 rebates "0", which is the difference between the previous value and the current value of the DAC code, by the capacity ratio "1" at the timing T11, and outputs "0" as the analog clamp change amount.
  • the timing adjustment unit 312 updates the DAC code by "72", which is obtained by multiplying the analog clamp value at this time by "9" of the capacitance ratio.
  • the analog clamp value calculation unit 350 calculates "9.0" as the second analog clamp value at the timing T21.
  • the timing adjustment unit 312 updates the DAC code by "81" obtained by multiplying the calculated "9.0” by the capacity ratio "9".
  • analog clamp value calculation unit 350 rebates "9", which is the difference between the previous value and the current value of the DAC code, by the capacity ratio "9" at the timing T21, and outputs "1" as the analog clamp change amount.
  • FIG. 24 is a timing chart showing an example of the image pickup operation of the third frame and the fourth frame of the solid-state image pickup device in the second embodiment of the present technology.
  • the timing adjustment unit 312 updates the DAC code by "36", which is obtained by multiplying the analog clamp value at this time by "4" of the capacitance ratio.
  • the analog clamp value calculation unit 350 calculates "9.0" as the third analog clamp value at the timing T31.
  • the timing adjustment unit 312 updates the DAC code by "36" obtained by multiplying the calculated "9.0” by the capacity ratio "4".
  • analog clamp value calculation unit 350 rebates "0", which is the difference between the previous value and the current value of the DAC code, by the capacity ratio "4" at the timing T31, and outputs "0" as the analog clamp change amount.
  • the timing adjustment unit 312 updates the DAC code by "36", which is obtained by multiplying the analog clamp value at this time by "4" of the capacitance ratio.
  • the analog clamp value calculation unit 350 calculates "8.0” as the fourth analog clamp value at the timing T41.
  • the timing adjustment unit 312 updates the DAC code by "32" obtained by multiplying the calculated "8.0” by the capacity ratio "4".
  • analog clamp value calculation unit 350 rebates "4", which is the difference between the previous value and the current value of the DAC code, by the capacity ratio "4" at the timing T41, and outputs "1" as the analog clamp change amount.
  • the analog clamp value is updated at the timing of the boundary pulse, but the capacitance ratio is updated at the timing indicated by the vertical synchronization signal. Since both the analog clamp value and the capacitance ratio are used in the calculation of the DAC code, the DAC code needs to be updated twice within the period of one frame at each update timing of the analog clamp value and the capacitance ratio. ..
  • FIG. 25 is a diagram showing an example of the state of the capacity ratio correction unit 380 and the code selection unit 390 at the time of the first and second updates in the second embodiment of the present technology.
  • a is a timing chart showing an example of the image pickup operation of the solid-state image pickup device.
  • b is a diagram showing an example of the state of the capacity ratio correction unit 380 and the code selection unit 390 at the time of the first update of the DAC code.
  • c is an example of the state of the capacity ratio correction unit 380 and the code selection unit 390 at the time of the second update of the DAC code.
  • the DAC code is updated at the boundary pulse timing T11, and then the DAC code is updated at the vertical synchronization signal XVS timing T2.
  • the capacity ratio correction unit 380 obtains in advance the value obtained by multiplying the analog clamp value by the capacity ratio as the correction analog clamp value for all the capacity ratios. For example, when the analog clamp value is "8" and the capacitance ratio can be switched to any of "1", “1.5”, “2.3”, “4" and “9”, “8", “ 12 ”,“ 18.6 ”,“ 32 ”and“ 72 ”are calculated.
  • the selector 391 in the code selection unit 390 selects "8" corresponding to the capacity ratio "1".
  • the selector 391 selects "72" corresponding to the capacity ratio "9" after switching.
  • FIG. 26 is a diagram showing an example of the state of the capacity ratio correction unit 380 and the code selection unit 390 at the time of the third and fourth updates in the second embodiment of the present technology.
  • a is a timing chart showing an example of the image pickup operation of the solid-state image pickup device.
  • b is an example of the state of the capacity ratio correction unit 380 and the code selection unit 390 at the time of the third update of the DAC code.
  • c is an example of the state of the capacity ratio correction unit 380 and the code selection unit 390 at the time of the fourth update of the DAC code.
  • the capacity ratio correction unit 380 obtains in advance the value obtained by multiplying the analog clamp value by the capacity ratio as the correction analog clamp value for all the capacity ratios. For example, when the analog clamp value is “9”, “9", “13.5", “20.7”, “36” and "81" are calculated.
  • the selector 391 in the code selection unit 390 selects "81" corresponding to the capacity ratio "9".
  • the selector 391 selects "36" corresponding to the capacity ratio "4" after switching.
  • FIG. 27 is a graph showing an example of fluctuations in the signal level before and after clamping of the solid-state image sensor in the second embodiment of the present technology.
  • a shows an example of the fluctuation of the signal level before and after the analog clamp of the pixel signal in a certain dark image.
  • b shows an example of the fluctuation of the signal level before and after the digital clamping of the pixel signal in a certain dark image.
  • the scale of the vertical axis of b in the figure is smaller than that of a in the figure.
  • the vertical axis of a indicates the signal level of the pixel signal
  • the horizontal axis indicates time.
  • the alternate long and short dash line shows the locus of the signal level before the analog clamp
  • the solid line shows the locus of the signal level after the analog clamp.
  • the vertical axis of b indicates the signal level of the pixel signal
  • the horizontal axis indicates time.
  • the solid line shows the locus of the signal level after the analog clamp and before the digital clamp
  • the alternate long and short dash line shows the locus of the signal level after the digital clamp.
  • the analog clamp circuit 310 clamps the level of the analog signal to a constant value based on the VOPB detection values of all the pixels, as illustrated by the solid line.
  • the digital clamp circuit 330 clamps the level of the digital signal to an appropriate value for each color based on the VOPB detection value for each color. ..
  • the analog clamp circuit 310 applies the comparator 400 having a variable capacitance ratio to the first comparative example in which the analog clamp change amount is not supplied to the digital clamp circuit 330.
  • FIG. 28 is a block diagram showing a configuration example of an analog clamp circuit and a digital clamp circuit in the second comparative example.
  • the capacity ratio correction unit 380 and the code selection unit 390 are further added.
  • FIG. 29 is a graph showing an example of fluctuations in the signal level before and after clamping of the solid-state image sensor in the second comparative example.
  • a shows an example of the fluctuation of the signal level before and after the analog clamp of the pixel signal in a certain dark image.
  • b shows an example of the fluctuation of the signal level before and after the digital clamp of the digital signal in a certain dark image.
  • the digital clamp circuit 330 clamps the pixel signal level to an appropriate value for each color based on the VOPB detection value for each color.
  • the black level is floating in the T0 frame even after the digital clamping, so that the image quality may deteriorate.
  • the capacity ratio correction unit 380 corrects the analog clamp value for each capacity ratio
  • the code selection unit 390 corrects the correction value corresponding to the capacity ratio. Therefore, it is possible to make an appropriate correction when the capacitance ratio is variable.
  • the technique according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 30 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects a driver's state is connected to the vehicle interior information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 31 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the image pickup unit 12101, 12102, 12103, 12104, 12105 is provided.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the image pickup unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 31 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object in the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like that autonomously travels without relying on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • recognition of a pedestrian is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technique according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the image pickup unit 12031 among the configurations described above.
  • the image pickup apparatus 100 of FIG. 1 can be applied to the image pickup unit 12031.
  • dark current noise can be reduced and a photographed image that is easier to see can be obtained, so that driver fatigue can be reduced.
  • the present technology can have the following configurations.
  • An analog-to-digital converter that converts an analog signal from each of a predetermined number of light-shielding pixels and a predetermined number of non-light-shielded effective pixels into a digital signal based on a predetermined lamp signal.
  • the analog that starts the correction of the lamp signal based on the analog clamp value according to the statistics of the digital signal of the predetermined number of light-shielding pixels.
  • the analog-to-digital converter includes a comparator that compares the lamp signal with the analog signal.
  • the comparator is A differential amplifier circuit that amplifies the difference between the predetermined reference voltage and the voltage of the predetermined node, The vertical signal line side capacitance inserted between the predetermined node and the vertical signal line transmitting the analog signal, The lamp-side capacitance inserted between the predetermined node and the analog clamp circuit, The solid-state image sensor according to (2) above, comprising a switch that changes the ratio of the vertical signal line side capacitance to the lamp side capacitance to any of a predetermined number of capacitance ratios.
  • the analog clamp circuit is An analog clamp value calculation unit that calculates the analog clamp value from the statistic, A capacity ratio correction unit that corrects the analog clamp value based on the capacity ratio and supplies it as a correction analog clamp value for each capacity ratio.
  • a digital-to-analog converter that converts the selected corrected analog clamp value into an analog signal The solid-state image sensor according to (3) above, comprising a subtractor for obtaining a difference between the analog signal and the lamp signal from the digital-to-analog converter. (5) The solid-state image sensor according to any one of (1) to (4), wherein the analog clamp circuit calculates the analog clamp value from the statistic and the analog gain of the analog-digital converter.
  • the digital clamp circuit is A moving average filter that obtains the moving average of the difference as the digital clamp value based on a predetermined filter coefficient
  • the solid according to any one of (1) to (4) above, comprising a filter speed control unit that controls the filter coefficient based on whether or not the analog gain has changed and whether or not the analog clamp value has changed.
  • Image sensor (7) An analog-to-digital converter that converts an analog signal from each of a predetermined number of light-shielding pixels and a predetermined number of non-light-shielded effective pixels into a digital signal based on a predetermined lamp signal.
  • a sensing device including a signal processing circuit for processing the corrected digital signal.
  • An analog-to-digital conversion procedure for converting an analog signal from each of a predetermined number of light-shielding pixels and a predetermined number of non-light-shielded effective pixels into a digital signal based on a predetermined lamp signal.
  • the analog that starts the correction of the lamp signal based on the analog clamp value according to the statistics of the digital signal of the predetermined number of light-shielding pixels.
  • Clamping procedure and The correction of the digital signal of the effective pixel is performed at the timing based on the digital clamp value according to the difference between the correction amount of the lamp signal by the analog clamping procedure and the statistic of the digital signal of the predetermined number of light-shielding pixels.
  • a method of controlling a solid-state imaging device comprising a digital clamping procedure to initiate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

クランプ回路を設けた固体撮像素子において、画像データの画質を向上させる。　アナログデジタル変換器は、所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換する。アナログクランプ回路は、所定数の遮光画素の全てのアナログ信号の変換が完了したタイミングで所定数の遮光画素のデジタル信号の統計量に応じたアナログクランプ値に基づいてランプ信号の補正を開始する。デジタルクランプ回路は、アナログクランプ回路によるランプ信号の補正量と所定数の遮光画素のデジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて有効画素のデジタル信号の補正を、そのタイミングで開始する。

Description

固体撮像素子、センシング装置、および、固体撮像素子の制御方法
　本技術は、固体撮像素子に関する。詳しくは、カラム毎にアナログデジタル変換を行う固体撮像素子、センシング装置、および、固体撮像素子の制御方法に関する。
　従来より、ＯＰＢ（OPtical Black）領域の検波値を用いて信号を補正するクランプ回路が、暗電流ノイズを除去する目的で利用されている。例えば、アナログ信号に対して補正を行うアナログクランプ回路と、デジタル信号に対して補正を行うデジタルクランプ回路とが１つのＯＰＢ領域を共用する固体撮像素子が提案されている（例えば、特許文献１参照。）。この固体撮像素子では、ＯＰＢ領域の検波が完了したタイミングでデジタルクランプ回路による補正が開始され、そのタイミングから１フレーム遅延してアナログクランプ回路による補正が開始される。
特開平５－２９２５３０号公報
　上述の従来技術では、アナログクランプ回路とデジタルクランプ回路とでＯＰＢ領域を共用することにより、それらの回路のために別々にＯＰＢ領域を設ける場合と比較してチップ面積やコストの削減を図っている。しかしながら、アナログクランプ回路とデジタルクランプ回路とで補正を開始するタイミングが異なるために、暗電流ノイズを除去しきれず、画像データの画質が低下するという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、クランプ回路を設けた固体撮像素子において、画像データの画質を向上させることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換器と、上記所定数の遮光画素の全ての上記アナログ信号の変換が完了したタイミングで上記所定数の遮光画素の上記デジタル信号の統計量に応じたアナログクランプ値に基づいて上記ランプ信号の補正を開始するアナログクランプ回路と、アナログクランプ回路による上記ランプ信号の補正量と上記所定数の遮光画素の上記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて上記有効画素の上記デジタル信号の補正を上記タイミングで開始するデジタルクランプ回路とを具備する固体撮像素子、および、その制御方法である。これにより、画質が向上するという作用をもたらす。
　また、この第１の側面において、上記アナログデジタル変換器は、上記ランプ信号と上記アナログ信号とを比較するコンパレータを含んでもよい。これにより、コンパレータの比較結果からデジタル信号が生成されるという作用をもたらす。
　また、この第１の側面において、上記コンパレータは、所定の基準電圧と所定ノードの電圧との差分を増幅する差動増幅回路と、上記所定ノードと上記アナログ信号を伝送する垂直信号線との間に挿入された垂直信号線側容量と、上記所定ノードと上記アナログクランプ回路との間に挿入されたランプ側容量と、上記垂直信号線側容量と上記ランプ側容量との比を所定数の容量比のいずれかに変更するスイッチとを備えてもよい。これにより、容量比が制御されるという作用をもたらす。
　また、この第１の側面において、上記アナログクランプ回路は、上記統計量から上記アナログクランプ値を算出するアナログクランプ値算出部と、上記容量比ごとに上記容量比に基づいて上記アナログクランプ値を補正して補正アナログクランプ値として供給する容量比補正部と、上記所定数の容量比のそれぞれに対応する上記補正アナログクランプ値のいずれかを選択する選択部と、上記選択された補正アナログクランプ値をアナログ信号に変換するデジタルアナログ変換器と、上記デジタルアナログ変換器からの上記アナログ信号と上記ランプ信号との差分を求める減算器とを備えてもよい。これにより、容量比が可変の際に画質が向上するという作用をもたらす。
　また、この第１の側面において、上記アナログクランプ回路は上記統計量と上記アナログデジタル変換器のアナログゲインとから上記アナログクランプ値を算出してもよい。これにより、アナログゲインに応じたアナログクランプ値が算出されるという作用をもたらす。
　また、この第１の側面において、上記デジタルクランプ回路は、所定のフィルタ係数に基づいて上記差分の移動平均を上記デジタルクランプ値として求める移動平均フィルタと、上記アナログゲインが変化したか否かと上記アナログクランプ値が変化したか否かに基づいて上記フィルタ係数を制御するフィルタ速度制御部とを備えてもよい。これにより、移動平均フィルタの追従速度が適切に制御されるという作用をもたらす。
　また、本技術の第２の側面は、所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換器と、上記所定数の遮光画素の全ての上記アナログ信号の変換が完了したタイミングで上記所定数の遮光画素の上記デジタル信号の統計量に応じたアナログクランプ値に基づいて上記ランプ信号の補正を開始するアナログクランプ回路と、上記アナログクランプ回路による上記アナログ信号の補正量と上記所定数の遮光画素の上記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて上記有効画素の上記デジタル信号の補正を上記タイミングで開始するデジタルクランプ回路と、上記補正されたデジタル信号を処理する信号処理回路とを具備するセンシング装置である。これにより、センシング装置の撮像した画像の画質が向上するという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素アレイ部の一構成例を示す平面図である。 本技術の第１の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるアナログクランプ回路およびデジタルクランプ回路の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＡＤＣ（Analog to Digital Converter）の一構成例を示すブロック図である。 本技術の第１の実施の形態における後段回路の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるアナログクランプ値算出部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるチャタリング防止処理部の入出力の関係の一例を示すグラフである。 本技術の第１の実施の形態におけるアナログクランプ変化量減算部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるデジタルクランプ値算出部の一構成例を示すブロック図である。 本技術の第１の実施の形態における移動平均フィルタの周波数特性の一例を示すグラフである。 本技術の第１の実施の形態における固体撮像素子の１フレーム目および２フレーム目の撮像動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における固体撮像素子の３フレーム目および４フレーム目の撮像動作の一例を示すタイミングチャートである。 第１の比較例におけるアナログクランプ回路およびデジタルクランプ回路の一構成例を示すブロック図である。 第１の比較例における固体撮像素子の１フレーム目および２フレーム目の撮像動作の一例を示すタイミングチャートである。 第１の比較例における固体撮像素子の３フレーム目および４フレーム目の撮像動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態におけるコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態におけるコードと容量比との関係の一例を示す図である。 本技術の第２の実施の形態におけるアナログクランプ回路の一構成例を示すブロック図である。 本技術の第２の実施の形態における容量比補正部およびコード選択部の一構成例を示す回路図である。 本技術の第２の実施の形態におけるアナログクランプ値算出部の一構成例を示すブロック図である。 本技術の第２の実施の形態における固体撮像素子の１フレーム目および２フレーム目の撮像動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態における固体撮像素子の３フレーム目および４フレーム目の撮像動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態における１回目および２回目の更新の際の容量比補正部およびコード選択部の状態の一例を示す図である。 本技術の第２の実施の形態における３回目および４回目の更新の際の容量比補正部およびコード選択部の状態の一例を示す図である。 本技術の第２の実施の形態における固体撮像素子のクランプ前後の信号レベルの変動一例を示すグラフである。 第２の比較例におけるアナログクランプ回路およびデジタルクランプ回路の一構成例を示すブロック図である。 第２の比較例における固体撮像素子のクランプ前後の信号レベルの変動の一例を示すグラフである。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（同じタイミングでアナログクランプおよびデジタルクランプを行う例）
　２．第２の実施の形態（容量比を可変にし、同じタイミングでアナログクランプおよびデジタルクランプを行う例）
　３．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データ（フレーム）を撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。なお、撮像装置１００は、特許請求の範囲に記載のセンシング装置の一例である。
　光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、垂直同期信号に同期して、光電変換によりフレームを生成するものである。ここで、垂直同期信号は、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。
　ＤＳＰ回路１２０は、固体撮像素子２００からのフレームに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後のフレームをバス１５０を介してフレームメモリ１６０などに出力する。
　表示部１３０は、フレームを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
　バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
　フレームメモリ１６０は、フレームを保持するものである。記憶部１７０は、フレームなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、垂直走査部２１０、タイミング制御部２２０、および、ＤＡＣ（Digital to Analog Converter）２３０を備える。また、固体撮像素子２００は、画素アレイ部２４０、カラム信号処理部２５０、水平走査部２６０、および、画像信号処理部２７０をさらに備える。
　また、画素アレイ部２４０には、複数の画素が二次元格子状に配列される。以下、所定の水平方向に配列された画素の集合を「行」と称し、水平方向に垂直な方向に配列された画素の集合を「列」または「カラム」と称する。
　垂直走査部２１０は、行を順に選択して駆動し、アナログの画素信号をカラム信号処理部２５０に出力させるものである。
　タイミング制御部２２０は、垂直同期信号ＸＶＳに同期して垂直走査部２１０、ＤＡＣ２３０、カラム信号処理部２５０および水平走査部２６０のそれぞれの動作タイミングを制御するものである。
　ＤＡＣ２３０は、ＤＡ（Digital to Analog）変換により参照信号を生成して、カラム信号処理部２５０に供給するものである。参照信号として、例えば、Ｐ相およびＤ相の変換の際にレベルが徐々に低下するランプ信号が用いられる。ここで、Ｐ相は、画素内の浮遊拡散層を初期化したときの画素信号のレベルであり、Ｄ相は、画素内の浮遊拡散層に電荷が転送されたときの画素信号のレベルである。
　カラム信号処理部２５０は、参照信号を用いて、列ごとに、画素信号に対してＡＤ（Analog to Digital）変換処理、ＣＤＳ（Correlated Double Sampling）処理や、暗電流補正などの各種の信号処理を行うものである。このカラム信号処理部２５０は、処理後のデジタル信号を画像信号処理部２７０に供給する。
　水平走査部２６０は、カラム信号処理部２５０を制御して、デジタル信号を順に出力させるものである。
　画像信号処理部２７０は、デジタル信号を配列したフレームに対して所定の画像処理を行うものである。画像信号処理部２７０は、処理後のフレームをＤＳＰ回路１２０へ供給する。
　図３は、本技術の第１の実施の形態における画素アレイ部２４０の一構成例を示す平面図である。画素アレイ部２４０には、ＶＯＰＢ（Vertical OPtical Black）領域２４１と、可視光領域２４５とが設けられる。
　可視光領域２４５には、複数の有効画素２４６が二次元格子状に配列される。有効画素２４６は、遮光されていない画素である。有効画素２４６のそれぞれは、カラーフィルターを介して、例えば、Ｒ（Red）、Ｇ（Green）およびＢ（Blue）のいずれかの色の可視光を受光して光電変換し、画素信号を生成する。これらのＲ、ＧおよびＢの有効画素２４６は、例えば、ベイヤー配列により配列される。
　ＶＯＰＢ（Vertical OPtical Black）領域２４１には、遮光された複数の遮光画素２４２が二次元格子状に配列される。また、ＶＯＰＢ領域２４１には、Ｒの有効画素２４６と同じ回路構成の遮光画素２４２と、Ｇの有効画素２４６と同じ回路構成の遮光画素２４２と、Ｂの有効画素２４６と同じ回路構成の遮光画素２４２とが配置される。
　なお、画素アレイ部２４０に、Ｒ、ＧおよびＢの画素（有効画素２４６など）を配置しているが、色の組合せは、Ｒ、ＧおよびＢに構成に限定されない。例えば、Ｒ、Ｇ、ＢおよびＷ（White）の画素を配置することもできる。
　ＶＯＰＢ領域２４１は、後述するアナログクランプ回路およびデジタルクランプ回路の両方で用いられる。
　［カラム信号処理部の構成例］
　図４は、本技術の第１の実施の形態におけるカラム信号処理部２５０の一構成例を示すブロック図である。このカラム信号処理部２５０には、列ごとに、カラム回路３００が配列される。カラム回路３００のそれぞれは、アナログクランプ回路３１０、ＡＤＣ３２０、デジタルクランプ回路３３０、後段回路３４０およびラッチ回路３０２を備える。カラム回路３００には、対応する列からのアナログの画素信号Ａｉｎが垂直信号線２４９を介して入力される。垂直信号線２４９は、画素信号Ａｉｎを伝送する信号線であり、画素アレイ部２４０において列ごとに配線される。
　また、カラム回路３００内の回路のそれぞれは、水平同期信号に同期して、対応する列からの画素信号のそれぞれを順に処理する。この水平同期信号は、垂直同期信号よりも周波数の高い周期信号である。
　アナログクランプ回路３１０は、遮光画素２４２のそれぞれのデジタル信号に基づいて、ＤＡＣ２３０からのランプ信号ＲＭＰを補正するものである。このアナログクランプ回路３１０は、補正後のランプ信号ＲＭＰ'をＡＤＣ３２０に供給する。
　ＡＤＣ３２０は、画素アレイ部２４０からの画素信号（アナログ信号）をデジタル信号Ｄｏｕｔに変換するものである。このＡＤＣ３２０は、デジタル信号Ｄｏｕｔをアナログクランプ回路３１０およびデジタルクランプ回路３３０に供給する。なお、ＡＤＣ３２０は、特許請求の範囲に記載のアナログデジタル変換器の一例である。
　デジタルクランプ回路３３０は、遮光画素２４２のそれぞれのデジタル信号Ｄｏｕｔに基づいて、有効画素２４６のデジタル信号Ｄｏｕｔを補正するものである。このデジタルクランプ回路３３０は、補正後のデジタル信号Ｄｏｕｔ'を後段回路３４０を介してラッチ回路３０２に供給する。後段回路３４０において、必要に応じて各種の処理が行われる。
　ラッチ回路３０２は、後段回路３４０からのデジタル信号を保持するものである。このラッチ回路３０２は、水平走査部２６０の制御に従ってデジタル信号を画像信号処理部２７０に供給する。
　［クランプ回路の構成例］
　図５は、本技術の第１の実施の形態におけるアナログクランプ回路３１０およびデジタルクランプ回路３３０の一構成例を示すブロック図である。アナログクランプ回路３１０は、ＶＯＰＢ検波部３１１、アナログクランプ値算出部３５０、タイミング調整部３１２、ＤＡＣ３１３および減算器３１４を備える。また、デジタルクランプ回路３３０は、ＶＯＰＢ検波部３３１、アナログクランプ変化量減算部３６０、デジタルクランプ値算出部３７０および減算器３３２を備える。
　ＶＯＰＢ検波部３１１は、全ての遮光画素２４２のデジタル信号Ｄｏｕｔの統計量（平均など）をＶＯＰＢ検波値として算出するものである。このＶＯＰＢ検波部３１１は、算出したＶＯＰＢ検波値をアナログクランプ値算出部３５０に供給する。
　アナログクランプ値算出部３５０は、ＶＯＰＢ検波部３１１によるＶＯＰＢ検波値からアナログクランプ値を算出するものである。このアナログクランプ値算出部３５０は、算出したアナログクランプ値を示すＤＡＣコードをタイミング調整部３１２に供給する。また、アナログクランプ値算出部３５０は、アナログクランプ回路３１０によるランプ信号の補正量を求めるためのパラメータをアナログクランプ変化量として算出し、アナログクランプ変化量減算部３６０に供給する。また、アナログクランプ値算出部３５０は、垂直同期信号の周期内でアナログクランプ値が変化したか否かを判断し、その判断結果を示すアナログクランプ変化フラグをデジタルクランプ値算出部３７０に供給する。
　タイミング調整部３１２は、タイミング制御部２２０からの領域境界パルスに同期してＤＡＣコードをＤＡＣ３１３に供給するものである。この領域境界パルスは、ＶＯＰＢ領域２４１の全画素の画素信号のＡＤ変換が完了したタイミングを示す信号である。
　ＤＡＣ３１３は、タイミング調整部３１２からのＤＡＣコードをアナログ信号に変換するものである。ＤＡＣ３１３は、そのアナログ信号を減算器３１４に供給する。なお、ＤＡＣ３１３は、特許請求の範囲に記載のデジタルアナログ変換器の一例である。
　減算器３１４は、有効画素２４２のＰ相変換の際にＤＡＣ２３０からのランプ信号ＲＭＰから、ＤＡＣ３１３により生成されたアナログ信号を減算するものである。Ｐ相変換に対応するランプ信号の補正により、ＣＤＳ処理後の画素信号が補正される。この減算器３１４は、減算後のアナログ信号をランプ信号ＲＭＰ'としてＡＤＣ３２０に供給する。
　デジタルクランプ回路３３０において、ＶＯＰＢ検波部３１１は、Ｒ、Ｇ、およびＢなどの色ごとに、遮光画素２４２のデジタル信号Ｄｏｕｔの統計量をＶＯＰＢ検波値として算出するものである。例えば、Ｒの画素とＧの画素とが配列される列では、ＲのＶＯＰＢ検波値とＧのＶＯＰＢ検波値とが用いられる。ＶＯＰＢ検波部３１１は、算出したＶＯＰＢ検波値のそれぞれをアナログクランプ変化量減算部３６０に供給する。
　アナログクランプ変化量減算部３６０は、アナログクランプ変化量からアナログクランプ回路３１０によるランプ信号の補正量を求め、その補正量とＶＯＰＢ検波値との差分を求めるものである。このアナログクランプ変化量減算部３６０は、求めた差分をデジタルクランプ値算出部３７０に供給する。
　デジタルクランプ値算出部３７０は、移動平均フィルタを用いて、アナログクランプ変化量減算部３６０により演算された差分からデジタルクランプ値を算出するものである。このデジタルクランプ値算出部３７０は、算出したデジタルクランプ値を減算器３３２に供給する。また、デジタルクランプ値算出部３７０には、アナログクランプ値算出部３５０からのアナログクランプ変化フラグと、タイミング制御部２２０からのアナログゲイン変化フラグとが入力される。アナログゲイン変化フラグは、ＡＤＣ３２０のアナログゲインが変化したか否かを示す。デジタルクランプ値算出部３７０は、これらのフラグに基づいて移動平均フィルタのフィルタ係数を制御する。
　減算器３３２は、有効画素２４６のデジタル信号Ｄｏｕｔから、デジタルクランプ値を減算するものである。Ｒの画素とＧの画素とが配列される列では、Ｒのデジタル信号ＤｏｕｔからＲのデジタルクランプ値が減算され、Ｇのデジタル信号ＤｏｕｔからＧのデジタルクランプ値が減算される。減算器３３２は、減算後のデジタル信号をＤｏｕｔ'として後段回路３４０に供給する。
　上述の構成により、アナログクランプ回路３１０は、全ての遮光画素２４２の画素信号のＡＤ変換が完了したタイミング（すなわち、領域境界パルスの示すタイミング）で、ランプ信号の補正を開始する。この補正において、アナログクランプ回路３１０は、全ての遮光画素２４２のデジタル信号Ｄｏｕｔの統計量（ＶＯＰＢ検波値）を用いる。ランプ信号の補正により、可視光領域２４５のＣＤＳ処理後の画素信号のダークレベルは、ＶＯＰＢ検波値に応じた値にクランプ（言い換えれば、アナログクランプ）される。
　また、デジタルクランプ回路３３０は、アナログクランプ回路３１０によるランプ信号の補正量と、ＲやＧなどのデジタル信号の統計量（ＶＯＰＢ検波値）との差分に応じたデジタルクランプ値を求める。そして、デジタルクランプ回路３３０は、そのデジタルクランプ値に基づいて、アナログクランプ回路３１０と略同一のタイミングでデジタル信号Ｄｏｕｔの補正を開始する。色毎の補正により、補正後の可視光領域２４５のデジタル信号Ｄｏｕｔ'のダークレベルは、色毎に適切な値にクランプ（言い換えれば、デジタルクランプ）される。
　また、アナログクランプでＶＯＰＢ領域２４１の全画素について検波値を求め、デジタルクランプで色毎の検波値を求めているが、アナログクランプで粗く検波し、デジタルクランプで細かく検波することができるのであれば、上述の構成に限定されない。例えば、露光時間の異なる複数の画像データを合成する際に、アナログクランプで露光時間に関わらず検波し、デジタルクランプで露光時間ごとに検波することもできる。
　［ＡＤＣの構成例］
　図６は、本技術の第１の実施の形態におけるＡＤＣ３２０の一構成例を示すブロック図である。このＡＤＣ３２０は、コンパレータ４００とカウンタ３２１とを備える。
　コンパレータ４００は、アナログクランプ回路３１０からのランプ信号ＲＭＰ'と、画素アレイ部２４０からの画素信号Ａｉｎとを比較し、比較結果をカウンタ３２１に出力するものである。このコンパレータ４００は、例えば、容量４０１および４０２と、差動増幅回路４３０とを備える。差動増幅回路４３０は、容量４０１を介して入力されたランプ信号と、容量４０２を介して入力された画素信号との差分を増幅し、比較結果としてカウンタ３２１に出力する。なお、ＡＤＣ３２０のアナログゲインは、例えば、ランプ信号ＲＭＰの傾きにより制御される。傾きが緩やかであるほど、ＡＤＣ３２０のアナログゲインが高くなる。
　カウンタ３２１は、比較結果が反転するまでの期間に亘って、計数値を計数するものである。このカウンタ３２１は、計数値を示すデジタル信号Ｄｏｕｔをデジタルクランプ回路３３０に供給する。
　同図に例示したように、コンパレータ４００およびカウンタ３２１からなるＡＤＣは、シングルスロープ型のＡＤＣと呼ばれる。なお、ＡＤＣ３２０は、アナログ信号をデジタル信号に変換することができるものであれば、シングルスロープ型に限定されない。例えば、ＳＡＲＡＤＣ（Successive Approximation Register ADC）をＡＤＣ３２０として用いることもできる。
　［後段回路の構成例］
　図７は、本技術の第１の実施の形態における後段回路３４０の一構成例を示すブロック図である。この後段回路３４０は、加算器３４１および３４２と、トランケート処理部３４３とを備える。
　加算器３４１は、デジタルクランプ回路３３０からのデジタル信号Ｄｏｕｔ'に、微調整するためのペデスタルレベルを加算し、加算器３４２に供給するものである。
　加算器３４２は、加算器３４１からのデジタル信号に、小数点精度を出す目的で、所定のディザ信号を加算し、トランケート処理部３４３に供給するものである。
　トランケート処理部３４３は、加算器３４２からのデジタル信号に、所定の丸め（トランケート）処理を行うものである。このトランケート処理部３４３は、処理後のデジタル信号をラッチ回路３０２に供給する。
　［アナログクランプ値算出部の構成例］
　図８は、本技術の第１の実施の形態におけるアナログクランプ値算出部３５０の一構成例を示すブロック図である。このアナログクランプ値算出部３５０は、アナログゲイン割り戻し演算部３５１、チャタリング防止処理部３５２、加算器３５３、遅延部３５４およびアナログクランプ変化フラグ生成部３５５を備える。
　アナログゲイン割り戻し演算部３５１は、ＶＯＰＢ検波値をアナログゲインにより除算する演算を行うものである。このアナログゲイン割り戻し演算部３５１には、ＶＯＰＢ検波部３１１からのＶＯＰＢ検波値ａｖｅが入力される。アナログゲイン割り戻し演算部３５１は、例えば、次の式により、ＡＶＥｉｎを算出する。
　　ＡＶＥｉｎ＝ａｖｅ×（ＶＡＤＣ／Ｖｃｌａｍｐ）×１／ＡＮＡＧＡＩＮ
上式において、ＶＡＤＣは、ＡＤＣ３２０の１ＬＳＢ（Least Significant Bit）に対応する電圧値を示す。Ｖｃｌａｍｐは、アナログクランプ回路３１０内のＤＡＣコードの１ＬＳＢに対応する電圧値を示す。これらの電圧値の単位は、例えば、マイクロボルト毎ＬＳＢ（μＶ／ＬＳＢ）である。ＡＮＡＧＡＩＮは、ＡＤＣ３２０のアナログゲインである。
　アナログゲイン割り戻し演算部３５１は、演算により求めたデジタル信号ＡＶＥｉｎをチャタリング防止処理部３５２に供給する。
　チャタリング防止処理部３５２は、入力されたＡＶＥｉｎに対して、チャタリング防止のための処理を行うものである。このチャタリング防止処理部３５２は、処理後のデジタル信号ＡＶＥｏｕｔを、第ｎ（ｎは、整数）フレームのアナログクランプ変化量［ｎ］としてアナログクランプ変化量減算部３６０および加算器３５３に供給する。このアナログクランプ変化量［ｎ］は、アナログクランプ回路３１０によるランプ信号の補正量を求めるために用いられる。
　加算器３５３は、アナログクランプ変化量［ｎ］と、第ｎ－１フレームのアナログクランプ値［ｎ－１］とを加算するものである。加算結果は、現在フレーム（すなわち、第ｎフレーム）のアナログクランプ値［ｎ］としてタイミング調整部３１２およびアナログクランプ変化フラグ生成部３５５に供給される。
　遅延部３５４は、第ｎフレームのアナログクランプ値［ｎ］を垂直同期信号の周期分だけ遅延させ、第ｎ－１フレームのアナログクランプ値［ｎ－１］として加算器３５３およびアナログクランプ変化フラグ生成部３５５に供給するものである。
　アナログクランプ変化フラグ生成部３５５は、アナログクランプ値［ｎ］とアナログクランプ値［ｎ－１］との差分が「０」でないか否か（言い換えれば、アナログクランプ値が変化したか否か）を判断するものである。このアナログクランプ変化フラグ生成部３５５は、判断結果を示すフラグをアナログクランプ変化フラグとして生成し、デジタルクランプ値算出部３７０に供給する。
　図９は、本技術の第１の実施の形態におけるチャタリング防止処理部３５２の入出力の関係の一例を示すグラフである。同図における横軸は、チャタリング防止処理部３５２に入力されるデジタル信号ＡＶＥｉｎを示す。同図における縦軸は、チャタリング防止処理部３５２から出力されるデジタル信号ＡＶＥоｕｔを示す。
　デジタル信号ＡＶＥｉｎが「０」から所定の上限までの範囲内である場合に、その上限のデジタル信号ＡＶＥоｕｔが出力される。また、デジタル信号ＡＶＥｉｎが、下限から「０」までの範囲内である場合に、その下限のデジタル信号ＡＶＥоｕｔが出力される。デジタル信号ＡＶＥｉｎが、上限より大きい場合、または、下限より小さい場合、デジタル信号ＡＶＥｉｎがそのままデジタル信号ＡＶＥоｕｔとして出力される。
　同図に例示するように、デジタル信号ＡＶＥоｕｔが出力されない不感帯域が設定される。これにより、出力が微細に変動してしまうチャタリングを防止することができる。
　［アナログクランプ変化量減算部の構成例］
　図１０は、本技術の第１の実施の形態におけるアナログクランプ変化量減算部３６０の一構成例を示すブロック図である。このアナログクランプ変化量減算部３６０は、黒レベル補正量変換部３６１、セレクタ３６２および減算器３６３を備える。
　黒レベル補正量変換部３６１は、アナログクランプ値算出部３５０からのアナログクランプ変化量［ｎ］を、次の式により黒レベル補正量Ａに変換するものである。ここで、黒レベル補正量Ａは、アナログクランプ回路３１０による、ランプ信号の補正量を示す。
　　Ａ＝（Ｖｃｌａｍｐ／ＶＡＤＣ）×ＡＮＡＧＡＩＮ
　黒レベル補正量変換部３６１は、求めた黒レベル補正量Ａを減算器３６３に供給する。
　セレクタ３６２は、タイミング制御部２２０からの選択信号ＳＥＬに従って、ＶＯＰＢ検波部３３１からの複数のＶＯＰＢ検波値のいずれかを選択するものである。選択されたＶＯＰＢ検波値は、減算器３６３に供給される。
　例えば、ベイヤー配列においてＲの画素と、Ｇの画素とが交互に配列される列においては、ＲのＶＯＰＢ検波値ａｖｅ_ＲとＧのＶＯＰＢ検波値ａｖｅ_Ｇとが水平同期信号に同期して交互に選択される。
　減算器３６３は、選択されたＶＯＰＢ検波値から、黒レベル補正量Ａを減算するものである。減算器３６３は、減算結果を、予測後ＶＯＰＢ検波値ＡＶＥ_Ｒ（または、ＡＶＥ_Ｇ）としてデジタルクランプ値算出部３７０に供給する。
　［デジタルクランプ値算出部の構成例］
　図１１は、本技術の第１の実施の形態におけるデジタルクランプ値算出部３７０の一構成例を示すブロック図である。このデジタルクランプ値算出部３７０は、移動平均フィルタ３７１およびフィルタ速度制御部３７７を備える。
　移動平均フィルタ３７１は、アナログクランプ変化量減算部３６０からの予測後ＶＯＰＢ検波値ＡＶＥ_Ｒ（または、ＡＶＥ_Ｇ）の移動平均を求め、第ｎフレームのデジタルクランプ値［ｎ］として減算器３３２に出力するフィルタである。この移動平均フィルタ３７１は、加算器３７２、減算器３７３、乗算器３７４、遅延部３７５、および、乗算器３７６を備える。
　加算器３７２は、予測後ＶＯＰＢ検波値と、乗算器３７６の乗算結果とを加算し、加算結果を減算器３７３に供給するものである。
　減算器３７３は、加算器３７２の加算結果から、遅延部３７５の出力を減算し、減算結果を乗算器３７４に供給するものである。
　乗算器３７４は、αを所定フィルタ係数として、減算器３７３の減算結果に対して１／αを乗算するものである。この乗算結果は、デジタルクランプ値［ｎ］として減算器３３２と遅延部３７５とに供給される。
　遅延部３７５は、デジタルクランプ値［ｎ］を遅延させて、減算器３７３および乗算器３７６に供給するものである。
　乗算器３７６は、遅延部３７５の出力に対して、αを乗算し、乗算結果を加算器３７２に供給するものである。
　同図に例示した移動平均フィルタ３７１の伝達関数Ｈ（ｚ）は、次の式により表される。
　　Ｈ（ｚ）＝（１／α）／［１－｛（α－１）／α｝・Ｚ－１］
　フィルタ速度制御部３７７は、アナログクランプ変化量フラグと、アナログゲイン変化フラグとに基づいて、フィルタ係数αの値を制御するものである。アナログクランプ値が変化した場合、または、アナログゲインが変化した場合、フィルタ速度制御部３７７は、フィルタ係数αを所定値より小さな値（例えば、「１」）にして高速追従させる。一方、それらの変化がない場合にフィルタ速度制御部３７７は、フィルタ係数αを所定値より大きな値（例えば、「３２」）にして低速追従させる。
　なお、移動平均フィルタ３７１の構成は、移動平均を求めることができるものであれば、同図に例示した構成に限定されない。
　図１２は、本技術の第１の実施の形態における移動平均フィルタ３７１の周波数特性の一例を示すグラフである。同図は、フィルタ係数αに「３２」が設定された際の特性を示す。同図におけるａの縦軸は、利得を示し、横軸は周波数を示す。同図におけるｂの縦軸は、位相を示し、横軸は周波数を示す。
　同図に例示するように、フィルタ係数αが大きな値である場合、移動平均フィルタ３７１の追従は、比較的遅くなる。
　［固体撮像素子の動作例］
　図１３は、本技術の第１の実施の形態における固体撮像素子の１フレーム目および２フレーム目の撮像動作の一例を示すタイミングチャートである。垂直同期信号ＸＶＳは、タイミングＴ１、Ｔ２、Ｔ３で立ち下る。タイミングＴ１からＴ２までの期間内に１枚目のフレームが撮像される。
　タイミングＴ１からＴ１１までの期間内に、各列のＡＤＣ３２０により、ＶＯＰＢ領域２４１内の複数の行が順にＡＤ変換される。このタイミングＴ１１で、ＶＯＰＢ領域２４１内の全画素のＡＤ変換が完了する。タイミングＴ１１の直後からは、可視光領域２４５内の複数の行が順にＡＤ変換される。
　１枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「０」デシベル（ｄＢ）が設定されたものとする。このとき、暗電流のレベルは、「０．０」であるものとする。
　アナログクランプ値算出部３５０は、タイミングＴ１１で、１枚目のアナログクランプ値として、「０」レベルに対応する初期値（例えば、「８．０」）が用いられる。２フレーム以降に「０」レベルより大きな正数にクランプする際には、「８．０」より大きなアナログクランプ値が設定され、「０」レベル未満の負数にクランプする際は「８．０」未満のアナログクランプ値が設定される。このアナログクランプ値は、タイミング調整部３１２により、タイミングＴ１１の直後に、ＤＡＣコードとしてＤＡＣ３１３に供給される。このＤＡＣコードにより、ランプ信号が補正される。
　また、アナログクランプ値算出部３５０により、アナログクランプ変化量として「０」が算出される。このアナログクランプ変化量に応じた補正量と、色毎のＶＯＰＢ検波値とに基づいて、タイミングＴ１１以降において、有効画素２４６のそれぞれのデジタル信号が補正される。
　また、１フレーム目のアナログクランプ値が変化していないため、移動平均フィルタ３７１のフィルタ係数に比較的大きな値が設定され、フィルタが低速追従する。
　次に、タイミングＴ２からＴ３までの期間内に２枚目のフレームが撮像される。タイミングＴ２からＴ２１までの期間内に、各列のＡＤＣ３２０により、ＶＯＰＢ領域２４１内の複数の行が順にＡＤ変換される。タイミングＴ２１の直後からは、可視光領域２４５内の複数の行が順にＡＤ変換される。
　２枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「２４」デシベル（ｄＢ）が設定されたものとする。アナログゲインの変動などに起因して、暗電流のレベルは、「１．０」に上昇する。
　アナログクランプ値算出部３５０は、タイミングＴ２１で、２枚目のアナログクランプ値として、前回値と異なる「９．０」を算出する。算出されたアナログクランプ値は、タイミング調整部３１２により、タイミングＴ２１の直後に、ＤＡＣコードとしてＤＡＣ３１３に供給される。
　また、アナログクランプ値算出部３５０により、アナログクランプ変化量として「１」が算出される。
　また、２フレーム目のアナログクランプ値が前回値と異なり、また、アナログゲインが変化したため、移動平均フィルタ３７１のフィルタ係数に比較的小さな値が設定され、フィルタが高速追従する。
　図１４は、本技術の第１の実施の形態における固体撮像素子の３フレーム目および４フレーム目の撮像動作の一例を示すタイミングチャートである。垂直同期信号ＸＶＳは、タイミングＴ３、Ｔ４、Ｔ５で立ち下る。タイミングＴ３からＴ４までの期間内に３枚目のフレームが撮像される。
　タイミングＴ３からＴ３１までの期間内に、ＶＯＰＢ領域２４１内の複数の行が順にＡＤ変換される。タイミングＴ３１の直後からは、可視光領域２４５内の複数の行が順にＡＤ変換される。
　３枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「２４」デシベル（ｄＢ）が設定されたものとする。暗電流のレベルは、「１．０」のままである。
　アナログクランプ値算出部３５０は、タイミングＴ３１で、３枚目のアナログクランプ値として、前回値と同一の「９．０」を算出する。算出されたアナログクランプ値は、タイミング調整部３１２により、タイミングＴ３１の直後に、ＤＡＣコードとしてＤＡＣ３１３に供給される。
　また、アナログクランプ値算出部３５０により、アナログクランプ変化量として「０」が算出される。
　３フレーム目のアナログクランプ値が前回値と同じであるため、移動平均フィルタ３７１のフィルタ係数に比較的大きな値が設定され、フィルタが低速追従する。
　次に、タイミングＴ４からＴ５までの期間内に４枚目のフレームが撮像される。タイミングＴ４からＴ４１までの期間内に、各列のＡＤＣ３２０により、ＶＯＰＢ領域２４１内の複数の行が順にＡＤ変換される。タイミングＴ４１の直後からは、可視光領域２４５内の複数の行が順にＡＤ変換される。
　４枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「２４」デシベル（ｄＢ）が設定されたものとする。このとき、暗電流のレベルは、「０．０」に低下したものとする。
　アナログクランプ値算出部３５０は、タイミングＴ４１で、４枚目のアナログクランプ値として、前回値と異なる「８．０」を算出する。算出されたアナログクランプ値は、タイミング調整部３１２により、タイミングＴ４１の直後に、ＤＡＣコードとしてＤＡＣ３１３に供給される。
　また、アナログクランプ値算出部３５０により、アナログクランプ変化量として「－１」が算出される。
　４フレーム目のアナログクランプ値が前回値と異なるため、移動平均フィルタ３７１のフィルタ係数に比較的小さな値が設定され、フィルタが高速追従する。
　図１３および図１４に例示したように、ＤＡＣコードは、ＶＯＰＢ領域２４１と可視光領域２４５との境界のタイミングで、垂直同期信号の周期ごとに、１回更新される。このタイミングでアナログクランプ回路３１０による補正が開始される。このとき、アナログクランプ回路３１０がアナログクランプ変化量を算出するため、後段のデジタルクランプ回路３３０は、その変化量から得られた補正量に基づいて、さらに精度が必要な残りの分をデジタルクランプ値として求めることができる。このため、デジタルクランプ回路３３０は、アナログクランプ回路３１０と略同一のタイミングでデジタル信号の補正を開始することができる。また、後述する比較例よりも高速追従の回数が減り、安定性を向上させることができる。
　ここで、アナログクランプ回路３１０が、アナログクランプ変化量をデジタルクランプ回路３３０に供給しない構成を第１の比較例として想定する。
　図１５は、第１の比較例におけるアナログクランプ回路３１０およびデジタルクランプ回路３３０の一構成例を示すブロック図である。この第１の比較例のアナログクランプ回路３１０は、アナログクランプ変化量を算出しない。このため、デジタルクランプ回路３３０には、アナログクランプ変化量減算部３６０が配置されず、ＶＯＰＢ検波部３３１の検波値がそのままデジタルクランプ値に供給される。また、第１の比較例では、タイミング調整部３１２は、垂直同期信号ＸＶＳの立下りのタイミングでＤＡＣコードを更新する。ＤＡＣコードの更新タイミングが異なる理由については後述する。
　図１６は、第１の比較例における固体撮像素子の１フレーム目および２フレーム目の撮像動作の一例を示すタイミングチャートである。
　１枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「０」デシベル（ｄＢ）が設定されたものとする。
　アナログクランプ値算出部３５０は、タイミングＴ１１で、１枚目のアナログクランプ値として、初期値「８．０」が用いられる。このアナログクランプ値は、タイミング調整部３１２により、垂直同期信号ＸＶＳが次に立ち下がるタイミングＴ２でＤＡＣコードとしてＤＡＣ３１３に供給される。
　タイミングＴ１１の時点でアナログクランプ値が変化していないため、移動平均フィルタ３７１のフィルタ係数に比較的大きな値が設定され、フィルタが低速追従する。
　２枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「２４」デシベル（ｄＢ）が設定されたものとする。
　アナログクランプ値算出部３５０は、タイミングＴ２１で、２枚目のアナログクランプ値として、前回値と異なる「９．０」を算出する。算出されたアナログクランプ値は、タイミング調整部３１２により、垂直同期信号ＸＶＳが次に立ち下がるタイミングＴ３でＤＡＣコードとしてＤＡＣ３１３に供給される。
　タイミングＴ２１の時点でアナログクランプ値が変化し、また、アナログゲインが変化したため、移動平均フィルタ３７１のフィルタ係数に比較的小さな値が設定され、フィルタが高速追従する。
　図１７は、第１の比較例における固体撮像素子の３フレーム目および４フレーム目の撮像動作の一例を示すタイミングチャートである。
　３枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「２４」デシベル（ｄＢ）が設定されたものとする。
　アナログクランプ値算出部３５０は、タイミングＴ３１で、３枚目のアナログクランプ値として、前回値と同一の「９．０」を算出する。算出されたアナログクランプ値は、タイミング調整部３１２により、垂直同期信号ＸＶＳが次に立ち下がるタイミングＴ４でＤＡＣコードとしてＤＡＣ３１３に供給される。
　タイミングＴ３１の時点でアナログクランプ値が変化しているため、移動平均フィルタ３７１のフィルタ係数に比較的小さな値が設定され、フィルタが高速追従する。
　４枚目のフレームの撮像時では、ＡＤＣ３２０のアナログゲインに「２４」デシベル（ｄＢ）が設定されたものとする。
　アナログクランプ値算出部３５０は、タイミングＴ４１で、４枚目のアナログクランプ値として、前回値と異なる「８．０」を算出する。算出されたアナログクランプ値は、タイミング調整部３１２により、垂直同期信号ＸＶＳが次に立ち下がるタイミングＴ５でＤＡＣコードとしてＤＡＣ３１３に供給される。
　タイミングＴ４１の時点でアナログクランプ値が変化していないため、移動平均フィルタ３７１のフィルタ係数に比較的大きな値が設定され、フィルタが低速追従する。
　図１６および図１７に例示したように、第１の比較例では、あるフレームで算出されたアナログクランプ値は次のフレームで、ＤＡＣコードに反映される。
　第１の比較例では、デジタルクランプ回路３３０は、アナログクランプ回路３１０の補正量を把握していない。このため、仮に、アナログクランプ回路３１０が、アナログクランプ値を算出したタイミング（タイミングＴ１１など）でランプ信号に対する補正を開始すると、デジタル信号に対する補正量が不適切な値になってしまう。
　例えば、アナログクランプ回路３１０の補正量が「８」で、その算出時点のある色のＶＯＰＢ検波値が「９」であった場合を想定する。この場合、デジタルクランプ回路３３０で補正が必要な分は、それらの差分の「１」である。しかし、第１の比較例では、アナログクランプ変化量がデジタルクランプ回路３３０に供給されないために、差分の「１」を求めることができず、検波した「９」を用いて補正を行うと、過剰な補正となってしまう。これを避けるため、第１の比較例では、アナログクランプ値によるＤＡＣコードの更新を、次のフレームまで遅らせる必要がある。
　ただし、ＤＡＣコードの更新を遅延させた場合、１０秒や３０秒などの長時間露光を行う際に暗電流が大きくなるにも関わらず、アナログクランプ値が即時に反映されないため、暗電流によるノイズが大きくなってしまう。この結果、画像データが黒浮きして画質が低下するおそれがある。
　なお、アナログクランプ回路３１０で用いるＶＯＰＢ領域と、デジタルクランプ回路３３０で用いるＶＯＰＢ領域との両方を設ければ、ＤＡＣコードの更新を遅延させる必要が無くなる。しかし、固体撮像素子２００のチップ面積やコストが大きくなるため、特にモバイル機器などでは、その構成を適用することが困難である。
　また、アナログクランプ回路３１０およびデジタルクランプ回路３３０の一方のみを設ける構成では、これらのタイミングの差が問題とならないが、アナログクランプ回路３１０のみでは、補正精度が低下するおそれがある。また、デジタルクランプ回路３３０のみでは、長時間露光時にダイナミックレンジが低下するおそれがある。
　第１の比較例と本技術の第１の実施の形態とのそれぞれの撮像画像に関して、前述したように第１の比較例では、ＤＡＣコードの更新を１フレーム分だけ遅延させるため、暗電流によるノイズが大きくなり、画像データが黒浮きしてしまう。
　これに対して、第１の実施の形態では、ＤＡＣコードの更新を遅延させず、アナログクランプ値が即時に反映される。このため、暗電流によるノイズが低減し、画像データの画質が向上する。
　このように、本技術の第１の実施の形態では、アナログクランプ回路３１０の補正量に基づいてデジタルクランプ回路３３０が、アナログクランプ回路３１０と略同一のタイミングで補正を行うため、暗電流ノイズを十分に低減することができる。これにより、アナログクランプ回路３１０の補正が遅延する場合と比較して、画像データの画質を向上させることができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、コンパレータ４００のランプ側の容量４０１と、垂直信号線側の容量との比率を固定としていたが、これらの容量比を可変にすることもできる。この第２の実施の形態のコンパレータ４００は、容量比が可変である点において第１の実施の形態と異なる。
　図１８は、本技術の第２の実施の形態におけるコンパレータ４００の一構成例を示す回路図である。第２の実施の形態のコンパレータ４００には、容量比切替回路４１０と差動増幅回路４３０とが配置される。容量比切替回路４１０は、スイッチ４１１乃至４１５などの所定数のスイッチと、容量４１６乃至４２１などの複数の容量とを備える。
　容量４１６乃至４２１の一端は、ノード４２２に共通に接続される。容量４１６の他端は、画素アレイ部２４０に接続され、容量４２１の他端は、アナログクランプ回路３１０と接続される。
　スイッチ４１１は、制御コードであるＣＡＺＣＯＤＥに従って容量４１６の他端と、容量４１７の他端との間の経路を開閉するものである。スイッチ４１２は、ＣＡＺＣＯＤＥに従って容量４１７の他端と、容量４１８の他端との間の経路を開閉するものである。スイッチ４１３は、ＣＡＺＣＯＤＥに従って容量４１８の他端と、容量４１９の他端との間の経路を開閉するものである。スイッチ４１４は、ＣＡＺＣＯＤＥに従って容量４１９の他端と、容量４２０の他端との間の経路を開閉するものである。スイッチ４１５は、ＣＡＺＣＯＤＥに従って容量４２０の他端と、容量４２１の他端との間の経路を開閉するものである。
　タイミング制御部２２０は、スイッチ４１１乃至４１５のいずれかのみを開状態にし、残りを閉状態に制御する。この制御により、垂直信号線側の合成容量と、ランプ信号側の合成容量との容量比が変更される。以下、前者を「ＶＳＬ側容量」と称し、後者を「ランプ側容量」と称する。同図において、タイミング制御部２２０は、５つのスイッチの制御により容量比を５段階に切り替えることができる。第２の実施の形態において、ＡＤＣ３２０のアナログゲインは、容量比とランプ信号の傾きとにより、制御される。また、第２の実施の形態では、Ｐ相やＤ相の変換の際に徐々にレベルが上昇する信号がランプ信号として入力され、アナログクランプ回路３１０は、Ｄ相変換の際にランプ信号の補正を行う。Ｄ相変換に対応するランプ信号の補正により、ＣＤＳ処理後の画素信号が補正される。
　なお、容量比を５段階としているが、タイミング制御部２２０は、５段階以外の複数の段階に容量比を切り替えることもできる。段階数をＭ（Ｍは、整数）とすると、Ｍ個のスイッチとＭ＋１個の容量とが容量比切替回路４１０に配置される。容量４１６乃至４２１のそれぞれの容量値は、任意の値に設定することができる。
　容量４４０は、所定の基準電圧ＶＳＨを保持するものである。
　差動増幅回路４３０は、ノード４２２の電圧と、基準電圧ＶＳＨとの差分を増幅するものである。この差動増幅回路４３０は、ｐＭＯＳトランジスタ４３１および４３２と、オートゼロスイッチ４３６および４３７と、ｎＭＯＳトランジスタ４３３乃至４３５とを備える。
　ｐＭＯＳトランジスタ４３１および４３２は、電源に並列に接続される。ｐＭＯＳトランジスタ４３１のゲートは、自身のドレインとｐＭＯＳトランジスタ４３２のゲートとに接続される。
　ｎＭＯＳトランジスタ４３３のドレインは、ｐＭＯＳトランジスタ４３１に接続され、ソースは、コモンノードに接続される。また、ｎＭＯＳトランジスタ４３３のゲートは、ノード４２２に接続される。ｎＭＯＳトランジスタ４３４のドレインは、ｐＭＯＳトランジスタ４３２に接続され、ソースは、コモンノードに接続される。また、ｎＭＯＳトランジスタ４３４のゲートは、容量４４０に接続される。
　ｎＭＯＳトランジスタ４３５は、コモンノードと接地端子との間に挿入され、ゲートには、所定のバイアス電圧Ｖｂｉａｓが入力される。
　オートゼロスイッチ４３６は、タイミング制御部２２０からのオートゼロ信号ＡＺに従ってｎＭＯＳトランジスタ４３３のドレインおよびゲートの間を短絡するものである。オートゼロスイッチ４３７は、オートゼロ信号ＡＺに従ってｎＭＯＳトランジスタ４３４のドレインおよびゲートの間を短絡するものである。
　また、ｐＭＯＳトランジスタ４３２およびｎＭＯＳトランジスタ４３４の接続点からは、比較結果ＣＭＰがカウンタ３２１へ出力される。
　図１９は、本技術の第２の実施の形態におけるコードと容量比との関係の一例を示す図である。ＣＡＺＣＯＤＥが「０」の場合に、ＶＳＬ側容量であるＣ＿ＶＳＬとランプ側容量であるＣ＿ＲＭＰとの容量比は、Ｒ０（例えば、「１」）に設定される。ＣＡＺＣＯＤＥが「１」の場合に、容量比は、Ｒ１（例えば、「３／２」）に設定され、ＣＡＺＣＯＤＥが「２」の場合に、容量比は、Ｒ２（例えば、「７／３」）に設定される。ＣＡＺＣＯＤＥが「３」の場合に、容量比は、Ｒ３（例えば、「４」）に設定され、ＣＡＺＣＯＤＥが「４」の場合に、容量比は、Ｒ４（例えば、「９」）に設定される。
　図２０は、本技術の第２の実施の形態におけるアナログクランプ回路３１０の一構成例を示すブロック図である。この第２の実施の形態のアナログクランプ回路３１０は、容量比補正部３８０およびコード選択部３９０をさらに備える点において第１の実施の形態と異なる。
　容量比補正部３８０は、容量比ごとに、その容量比に基づいてアナログクランプ値を補正し、補正アナログクランプ値としてコード選択部３９０に供給するものである。容量比が、５段階に切り替えられる場合、５個の補正アナログクランプ値がコード選択部３９０に供給される。
　コード選択部３９０は、複数の補正アナログクランプ値のうち、現在のＣＡＺＣＯＤＥに対応する値を選択し、タイミング調整部３１２およびアナログクランプ値算出部３５０に供給するものである。なお、コード選択部３９０は、特許請求の範囲に記載の選択部の一例である。
　また、第２の実施の形態のタイミング調整部３１２は、領域パルスのタイミングに加え、垂直同期信号ＸＶＳの示すタイミングにおいても、ＤＡＣコードを供給する。
　図２１は、本技術の第２の実施の形態における容量比補正部３８０およびコード選択部３９０の一構成例を示す回路図である。容量比補正部３８０は、乗算器３８１乃至３８５と、演算結果保持部３８６とを備える。コード選択部３９０は、セレクタ３９１を備える。
　乗算器３８１は、アナログクランプ値算出部３５０からのアナログクランプ値［ｎ］に、容量比Ｒ０を乗算するものである。乗算器３８２は、アナログクランプ値［ｎ］に、容量比Ｒ１を乗算するものである。乗算器３８３は、アナログクランプ値［ｎ］に、容量比Ｒ２を乗算するものである。乗算器３８４は、アナログクランプ値［ｎ］に、容量比Ｒ３を乗算するものである。乗算器３８５は、アナログクランプ値［ｎ］に、容量比Ｒ４を乗算するものである。これらの乗算結果は、補正アナログクランプ値として演算結果保持部３８６に保持され、保持値は、セレクタ３９１に供給される。
　セレクタ３９１は、乗算器３８１乃至３８５のそれぞれの乗算結果（補正アナログクランプ値）のいずれかをＣＡＺＣＯＤＥに従って選択し、タイミング調整部３１２に供給するものである。
　アナログクランプ値が算出された時点では、次のフレームの容量比が未定であるため、同図に例示するように、容量比補正部３８０は、全ての容量比について補正アナログクランプ値を事前に計算している。
　タイミング制御部２２０は、垂直同期信号ＸＶＳの示すタイミングで容量比を決定し、その容量比に対応するＣＡＺＣＯＤＥをセレクタ３９１に供給して補正アナログクランプ値を選択させる。
　図２２は、本技術の第２の実施の形態におけるアナログクランプ値算出部３５０の一構成例を示すブロック図である。この第２の実施の形態のアナログクランプ値算出部３５０は、遅延部３５６、減算器３５７および割り戻し処理部３５８をさらに備える点において第１の実施の形態と異なる。
　遅延部３５６は、コード選択部３９０からのＤＡＣコード［ｎ］を、ＶＯＰＢ領域２４１の読出しに要する時間の分、遅延させるものである。遅延したコードは、ＤＡＣコード［ｎ－１］として減算器３５７に供給される。
　減算器３５７は、ＤＡＣコード［ｎ］と、ＤＡＣコード［ｎ－１］との差分を求め、割り戻し処理部３５８に供給するものである。
　割り戻し処理部３５８は、ＣＡＺＣＯＤＥに対応する容量比により、減算器３５７の減算結果を除算するものである。除算結果は、アナログクランプ変化量［ｎ］としてアナログクランプ変化量減算部３６０に供給される。
　例えば、アナログクランプ値［ｎ］が「９」で、コード選択部３９０により、容量比が「９」のときの補正アナログクランプ値［ｎ］である「８１」が選択されたものとする。ＤＡＣコード［ｎ－１］が「７２」であった場合、減算結果は、「９」である。この減算結果は、容量比の「９」により割り戻され、アナログクランプ変化量［ｎ］として「１」が出力される。
　また、第２の実施の形態のアナログゲイン割り戻し演算部３５１は、ＡＶＥｉｎを算出する。
Figure JPOXMLDOC01-appb-M000001
 上式において、ＶＤＡＣは、ＤＡＣ３１３の１ＬＳＢに対応する電圧値であり、単位は、例えば、マイクロボルト毎ＬＳＢ（μＶ／ＬＳＢ）である。
　図２３は、本技術の第２の実施の形態における固体撮像素子の１フレーム目および２フレーム目の撮像動作の一例を示すタイミングチャートである。
　タイミングＴ１で、コンパレータ４００において、「１」の容量比が設定されたものとする。アナログクランプ値算出部３５０は、タイミングＴ１１で、１枚目のアナログクランプ値として、「８．０」を算出する。タイミング調整部３１２は、タイミングＴ１１の直後に、その「８．０」に容量比の「１」を乗算した「８」によりＤＡＣコードを更新する。
　また、アナログクランプ値算出部３５０は、タイミングＴ１１でＤＡＣコードの前回値および今回値の差分である「０」を容量比「１」により割り戻し、アナログクランプ変化量として「０」を出力する。
　次にタイミングＴ２で「９」の容量比が設定されたものとする。タイミング調整部３１２は、この時点のアナログクランプ値に、その容量比の「９」を乗算した「７２」により、ＤＡＣコードを更新する。
　そして、アナログクランプ値算出部３５０は、タイミングＴ２１で、２枚目のアナログクランプ値として、「９．０」を算出する。タイミング調整部３１２は、タイミングＴ２１の直後に、算出された「９．０」に容量比の「９」を乗算した「８１」によりＤＡＣコードを更新する。
　また、アナログクランプ値算出部３５０は、タイミングＴ２１でＤＡＣコードの前回値および今回値の差分である「９」を容量比「９」により割り戻し、アナログクランプ変化量として「１」を出力する。
　図２４は、本技術の第２の実施の形態における固体撮像素子の３フレーム目および４フレーム目の撮像動作の一例を示すタイミングチャートである。
　タイミングＴ３で、コンパレータ４００において、「４」の容量比が設定されたものとする。タイミング調整部３１２は、この時点のアナログクランプ値に、その容量比の「４」を乗算した「３６」により、ＤＡＣコードを更新する。
　そして、アナログクランプ値算出部３５０は、タイミングＴ３１で、３枚目のアナログクランプ値として、「９．０」を算出する。タイミング調整部３１２は、タイミングＴ３１の直後に、算出された「９．０」に容量比の「４」を乗算した「３６」によりＤＡＣコードを更新する。
　また、アナログクランプ値算出部３５０は、タイミングＴ３１でＤＡＣコードの前回値および今回値の差分である「０」を容量比「４」により割り戻し、アナログクランプ変化量として「０」を出力する。
　次にタイミングＴ４で「４」の容量比が設定されたものとする。タイミング調整部３１２は、この時点のアナログクランプ値に、その容量比の「４」を乗算した「３６」により、ＤＡＣコードを更新する。
　そして、アナログクランプ値算出部３５０は、タイミングＴ４１で、４枚目のアナログクランプ値として、「８．０」を算出する。タイミング調整部３１２は、タイミングＴ４１の直後に、算出された「８．０」に容量比の「４」を乗算した「３２」によりＤＡＣコードを更新する。
　また、アナログクランプ値算出部３５０は、タイミングＴ４１でＤＡＣコードの前回値および今回値の差分である「４」を容量比「４」により割り戻し、アナログクランプ変化量として「１」を出力する。
　図２３および図２４に例示したように、アナログクランプ値は、境界パルスのタイミングで更新されるが、容量比は、垂直同期信号の示すタイミングで更新される。ＤＡＣコードの演算には、アナログクランプ値および容量比の両方が用いられるため、ＤＡＣコードは、１フレームの期間内に、アナログクランプ値および容量比のそれぞれの更新タイミングで２回更新する必要がある。
　図２５は、本技術の第２の実施の形態における１回目および２回目の更新の際の容量比補正部３８０およびコード選択部３９０の状態の一例を示す図である。同図におけるａは、固体撮像素子の撮像動作の一例を示すタイミングチャートである。同図におけるｂは、ＤＡＣコードの１回目の更新の際の容量比補正部３８０およびコード選択部３９０の状態の一例を示す図である。同図におけるｃは、ＤＡＣコードの２回目の更新の際の容量比補正部３８０およびコード選択部３９０の状態の一例を示す図である。
　同図におけるａに例示するように、境界パルスのタイミングＴ１１でＤＡＣコードが更新され、次に垂直同期信号ＸＶＳのタイミングＴ２でＤＡＣコードが更新される。
　タイミングＴ１１の前に容量比補正部３８０は、容量比の全てについて、アナログクランプ値に容量比を乗算した値を補正アナログクランプ値として、予め求めておく。例えば、アナログクランプ値が「８」で、容量比が「１」、「１．５」、「２．３」、「４」および「９」のいずれかに切り替えられる場合、「８」、「１２」、「１８．６」、「３２」および「７２」が演算される。
　そして、タイミングＴ１１でコード選択部３９０内のセレクタ３９１は、容量比の「１」に対応する「８」を選択する。
　また、タイミング２において、セレクタ３９１は、切り替え後の容量比である「９」に対応する「７２」を選択する。
　図２６は、本技術の第２の実施の形態における３回目および４回目の更新の際の容量比補正部３８０およびコード選択部３９０の状態の一例を示す図である。同図におけるａは、固体撮像素子の撮像動作の一例を示すタイミングチャートである。同図におけるｂは、ＤＡＣコードの３回目の更新の際の容量比補正部３８０およびコード選択部３９０の状態の一例を示す図である。同図におけるｃは、ＤＡＣコードの４回目の更新の際の容量比補正部３８０およびコード選択部３９０の状態の一例を示す図である。
　タイミングＴ２１の前に容量比補正部３８０は、容量比の全てについて、アナログクランプ値に容量比を乗算した値を補正アナログクランプ値として、予め求めておく。例えば、アナログクランプ値が「９」の場合、「９」、「１３．５」、「２０．７」、「３６」および「８１」が演算される。
　そして、タイミングＴ２１でコード選択部３９０内のセレクタ３９１は、容量比の「９」に対応する「８１」を選択する。
　また、タイミング３において、セレクタ３９１は、切り替え後の容量比である「４」に対応する「３６」を選択する。
　図２７は、本技術の第２の実施の形態における固体撮像素子のクランプ前後の信号レベルの変動一例を示すグラフである。同図におけるａは、あるダーク画像内の画素信号のアナログクランプ前後の信号レベルの変動の一例を示す。同図におけるｂは、あるダーク画像内の画素信号のデジタルクランプ前後との信号レベルの変動の一例を示す。なお、同図におけるｂの縦軸のスケールは、同図におけるａよりも小さいものとする。
　同図におけるａの縦軸は、画素信号の信号レベルを示し、横軸は、時間を示す。一点鎖線は、アナログクランプ前の信号レベルの軌跡を示し、実線は、アナログクランプ後の信号レベルの軌跡を示す。
　同図におけるｂの縦軸は、画素信号の信号レベルを示し、横軸は、時間を示す。実線は、アナログクランプ後、かつ、デジタルクランプ前の信号レベルの軌跡を示し、一点鎖線は、デジタルクランプ後の信号レベルの軌跡を示す。
　同図におけるａに例示するように、タイミングＴ０で、アナログクランプ前のアナログ信号のレベルが上昇したものとする。この場合に、アナログクランプ回路３１０は、実線に例示するように、全画素のＶＯＰＢ検波値に基づいてアナログ信号のレベルを一定の値にクランプする。
　また、同図におけるｂの一点鎖線に例示するように、同じタイミングＴ０で、デジタルクランプ回路３３０は、色ごとのＶＯＰＢ検波値に基づいて、デジタル信号のレベルを色毎に適切な値にクランプする。
　ここで、アナログクランプ回路３１０が、アナログクランプ変化量をデジタルクランプ回路３３０に供給しない第１の比較例に対し、容量比が可変のコンパレータ４００を適用した構成を第２の比較例として想定する。
　図２８は、第２の比較例におけるアナログクランプ回路およびデジタルクランプ回路の一構成例を示すブロック図である。第２の比較例では、容量比補正部３８０およびコード選択部３９０がさらに追加される。
　図２９は、第２の比較例における固体撮像素子のクランプ前後の信号レベルの変動の一例を示すグラフである。同図におけるａは、あるダーク画像内の画素信号のアナログクランプ前後の信号レベルの変動の一例を示す。同図におけるｂは、あるダーク画像内のデジタル信号のデジタルクランプ前後との信号レベルの変動の一例を示す。
　同図におけるａに例示するように、タイミングＴ０で、アナログクランプ前のアナログ信号のレベルが上昇したものとする。この場合に、第２の比較例では、タイミングＴ０の後の次のフレームでアナログクランプ値が反映されるため、アナログクランプ後の信号レベルは、入力値に追従せず、一定値に戻る。
　また、同図におけるｂの一点鎖線に例示するように、タイミングＴ０で、デジタルクランプ回路３３０は、色ごとのＶＯＰＢ検波値に基づいて、画素信号のレベルを色毎に適切な値にクランプする。
　同図に例示するように、第２の比較例では、デジタルクランプ後もＴ０のフレームで黒レベルが浮いているため画質が低下するおそれがある。
　このように、本技術の第２の実施の形態によれば、容量比補正部３８０が、容量比ごとにアナログクランプ値を補正しておき、コード選択部３９０が、容量比に対応する補正値を選択するため、容量比が可変の際に適切な補正を行うことができる。
　＜３．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３１は、撮像部１２０３１の設置位置の例を示す図である。
　図３１では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、暗電流ノイズを低減して、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換器と、
　前記所定数の遮光画素の全ての前記アナログ信号の変換が完了したタイミングで前記所定数の遮光画素の前記デジタル信号の統計量に応じたアナログクランプ値に基づいて前記ランプ信号の補正を開始するアナログクランプ回路と、
　前記アナログクランプ回路による前記ランプ信号の補正量と前記所定数の遮光画素の前記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて前記有効画素の前記デジタル信号の補正を前記タイミングで開始するデジタルクランプ回路と
を具備する固体撮像素子。
（２）前記アナログデジタル変換器は、前記ランプ信号と前記アナログ信号とを比較するコンパレータを含む
前記（１）記載の固体撮像素子。
（３）前記コンパレータは、
　所定の基準電圧と所定ノードの電圧との差分を増幅する差動増幅回路と、
　前記所定ノードと前記アナログ信号を伝送する垂直信号線との間に挿入された垂直信号線側容量と、
　前記所定ノードと前記アナログクランプ回路との間に挿入されたランプ側容量と、
　前記垂直信号線側容量と前記ランプ側容量との比を所定数の容量比のいずれかに変更するスイッチと
を備える前記（２）記載の固体撮像素子。
（４）前記アナログクランプ回路は、
　前記統計量から前記アナログクランプ値を算出するアナログクランプ値算出部と、
　前記容量比ごとに前記容量比に基づいて前記アナログクランプ値を補正して補正アナログクランプ値として供給する容量比補正部と、
　前記所定数の容量比のそれぞれに対応する前記補正アナログクランプ値のいずれかを選択する選択部と、
　前記選択された補正アナログクランプ値をアナログ信号に変換するデジタルアナログ変換器と、
　前記デジタルアナログ変換器からの前記アナログ信号と前記ランプ信号との差分を求める減算器と
を備える前記（３）記載の固体撮像素子。
（５）
前記アナログクランプ回路は前記統計量と前記アナログデジタル変換器のアナログゲインとから前記アナログクランプ値を算出する
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記デジタルクランプ回路は、
　所定のフィルタ係数に基づいて前記差分の移動平均を前記デジタルクランプ値として求める移動平均フィルタと、
　前記アナログゲインが変化したか否かと前記アナログクランプ値が変化したか否かに基づいて前記フィルタ係数を制御するフィルタ速度制御部と
を備える前記（１）から（４）のいずれかに記載の固体撮像素子。
（７）所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換器と、
　前記所定数の遮光画素の全ての前記アナログ信号の変換が完了したタイミングで前記所定数の遮光画素の前記デジタル信号の統計量に応じたアナログクランプ値に基づいて前記ランプ信号の補正を開始するアナログクランプ回路と、
　前記アナログクランプ回路による前記ランプ信号の補正量と前記所定数の遮光画素の前記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて前記有効画素の前記デジタル信号の補正を前記タイミングで開始するデジタルクランプ回路と、
　前記補正されたデジタル信号を処理する信号処理回路と
を具備するセンシング装置。
（８）所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換手順と、
　前記所定数の遮光画素の全ての前記アナログ信号の変換が完了したタイミングで前記所定数の遮光画素の前記デジタル信号の統計量に応じたアナログクランプ値に基づいて前記ランプ信号の補正を開始するアナログクランプ手順と、
　前記アナログクランプ手順による前記ランプ信号の補正量と前記所定数の遮光画素の前記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて前記有効画素の前記デジタル信号の補正を前記タイミングで開始するデジタルクランプ手順と
を具備する固体撮像素子の制御方法。
　１００　撮像装置
　１１０　光学部
　１２０　ＤＳＰ回路
　１３０　表示部
　１４０　操作部
　１５０　バス
　１６０　フレームメモリ
　１７０　記憶部
　１８０　電源部
　２００　固体撮像素子
　２１０　垂直走査部
　２２０　タイミング制御部
　２３０、３１３　ＤＡＣ
　２４０　画素アレイ部
　２４１　ＶＯＰＢ領域
　２４２　遮光画素
　２４５　可視光領域
　２４６　有効画素
　２５０　カラム信号処理部
　２６０　水平走査部
　２７０　画像信号処理部
　３００　カラム回路
　３０１　カラムアンプ
　３０２　ラッチ回路
　３１０　アナログクランプ回路
　３１１、３３１　ＶＯＰＢ検波部
　３１２　タイミング調整部
　３１４、３３２、３５７、３６３、３７３　減算器
　３２０　ＡＤＣ
　３２１　カウンタ
　３３０　デジタルクランプ回路
　３４０　後段回路
　３４１、３４２、３５３、３７２　加算器
　３４３　トランザクション処理部
　３５０　アナログクランプ値算出部
　３５１　アナログゲイン割り戻し演算部
　３５２　チャタリング防止処理部
　３５４、３５６、３７５　遅延部
　３５５　アナログクランプ変化フラグ生成部
　３５８　割り戻し処理部
　３６０　アナログクランプ変化量減算部
　３６１　黒レベル補正量変換部
　３６２、３９１　セレクタ
　３７０　デジタルクランプ値算出部
　３７１　移動平均フィルタ
　３７４、３７６、３８１～３８５　乗算器
　３７７　フィルタ速度制御部
　３８０　容量比補正部
　３８６　演算結果保持部
　３９０　コード選択部
　４００　コンパレータ
　４０１、４０２、４１６～４２１、４４０　容量
　４１０　容量比切替回路
　４１１～４１５　スイッチ
　４３０　差動増幅回路
　４３１、４３２　ｐＭＯＳトランジスタ
　４３３～４３５　ｎＭＯＳトランジスタ
　４３６、４３７　オートゼロスイッチ
　１２０３１　撮像部

Claims (8)

  1. 　所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換器と、
    　前記所定数の遮光画素の全ての前記アナログ信号の変換が完了したタイミングで前記所定数の遮光画素の前記デジタル信号の統計量に応じたアナログクランプ値に基づいて前記ランプ信号の補正を開始するアナログクランプ回路と、
    　前記アナログクランプ回路による前記ランプ信号の補正量と前記所定数の遮光画素の前記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて前記有効画素の前記デジタル信号の補正を前記タイミングで開始するデジタルクランプ回路と
    を具備する固体撮像素子。
  2. 　前記アナログデジタル変換器は、前記ランプ信号と前記アナログ信号とを比較するコンパレータを含む
    請求項１記載の固体撮像素子。
  3. 　前記コンパレータは、
    　所定の基準電圧と所定ノードの電圧との差分を増幅する差動増幅回路と、
    　前記所定ノードと前記アナログ信号を伝送する垂直信号線との間に挿入された垂直信号線側容量と、
    　前記所定ノードと前記アナログクランプ回路との間に挿入されたランプ側容量と、
    　前記垂直信号線側容量と前記ランプ側容量との比を所定数の容量比のいずれかに変更するスイッチと
    を備える請求項２記載の固体撮像素子。
  4. 　前記アナログクランプ回路は、
    　前記統計量から前記アナログクランプ値を算出するアナログクランプ値算出部と、
    　前記容量比ごとに前記容量比に基づいて前記アナログクランプ値を補正して補正アナログクランプ値として供給する容量比補正部と、
    　前記所定数の容量比のそれぞれに対応する前記補正アナログクランプ値のいずれかを選択する選択部と、
    　前記選択された補正アナログクランプ値をアナログ信号に変換するデジタルアナログ変換器と、
    　前記デジタルアナログ変換器からの前記アナログ信号と前記ランプ信号との差分を求める減算器と
    を備える請求項３記載の固体撮像素子。
  5. 　前記アナログクランプ回路は前記統計量と前記アナログデジタル変換器のアナログゲインとから前記アナログクランプ値を算出する
    請求項１記載の固体撮像素子。
  6. 　前記デジタルクランプ回路は、
    　所定のフィルタ係数に基づいて前記差分の移動平均を前記デジタルクランプ値として求める移動平均フィルタと、
    　前記アナログゲインが変化したか否かと前記アナログクランプ値が変化したか否かに基づいて前記フィルタ係数を制御するフィルタ速度制御部と
    を備える請求項１記載の固体撮像素子。
  7. 　所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換器と、
    　前記所定数の遮光画素の全ての前記アナログ信号の変換が完了したタイミングで前記所定数の遮光画素の前記デジタル信号の統計量に応じたアナログクランプ値に基づいて前記ランプ信号の補正を開始するアナログクランプ回路と、
    　前記アナログクランプ回路による前記ランプ信号の補正量と前記所定数の遮光画素の前記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて前記有効画素の前記デジタル信号の補正を前記タイミングで開始するデジタルクランプ回路と、
    　前記補正されたデジタル信号を処理する信号処理回路と
    を具備するセンシング装置。
  8. 　所定数の遮光画素と遮光されていない所定数の有効画素とのそれぞれからのアナログ信号を所定のランプ信号に基づいてデジタル信号に変換するアナログデジタル変換手順と、
    　前記所定数の遮光画素の全ての前記アナログ信号の変換が完了したタイミングで前記所定数の遮光画素の前記デジタル信号の統計量に応じたアナログクランプ値に基づいて前記ランプ信号の補正を開始するアナログクランプ手順と、
    　前記アナログクランプ手順による前記ランプ信号の補正量と前記所定数の遮光画素の前記デジタル信号の統計量との差分に応じたデジタルクランプ値に基づいて前記有効画素の前記デジタル信号の補正を前記タイミングで開始するデジタルクランプ手順と
    を具備する固体撮像素子の制御方法。
PCT/JP2021/039579 2020-12-23 2021-10-27 固体撮像素子、センシング装置、および、固体撮像素子の制御方法 WO2022137790A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-213176 2020-12-23
JP2020213176 2020-12-23

Publications (1)

Publication Number Publication Date
WO2022137790A1 true WO2022137790A1 (ja) 2022-06-30

Family

ID=82159011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/039579 WO2022137790A1 (ja) 2020-12-23 2021-10-27 固体撮像素子、センシング装置、および、固体撮像素子の制御方法

Country Status (1)

Country Link
WO (1) WO2022137790A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158626A (ja) * 2005-12-02 2007-06-21 Canon Inc 固体撮像装置
WO2016194622A1 (ja) * 2015-06-01 2016-12-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および撮像方法、並びにプログラム
WO2019003510A1 (ja) * 2017-06-29 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158626A (ja) * 2005-12-02 2007-06-21 Canon Inc 固体撮像装置
WO2016194622A1 (ja) * 2015-06-01 2016-12-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および撮像方法、並びにプログラム
WO2019003510A1 (ja) * 2017-06-29 2019-01-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Similar Documents

Publication Publication Date Title
US11394913B2 (en) Solid-state imaging element, electronic device, and method for controlling correction of luminance in the solid-state imaging element
WO2019087612A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020235146A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TWI809085B (zh) 信號處理電路、固體攝像元件及信號處理電路之控制方法
WO2021090538A1 (ja) センシングデバイス、電子機器およびセンシングデバイスの制御方法
US11451725B2 (en) Solid-state imaging element, imaging apparatus, and method for controlling solid-state imaging element
WO2021112058A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021112059A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022137790A1 (ja) 固体撮像素子、センシング装置、および、固体撮像素子の制御方法
US20240064437A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
WO2021256073A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020075357A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021145033A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2019198319A1 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2023112480A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022244293A1 (ja) アナログデジタル変換回路、固体撮像素子、および、アナログデジタル変換回路の制御方法
WO2024095630A1 (ja) 撮像装置
WO2022113528A1 (ja) 固体撮像素子、固体撮像素子の制御方法、および、撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21909947

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21909947

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP