CN115665570A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN115665570A
CN115665570A CN202211370484.XA CN202211370484A CN115665570A CN 115665570 A CN115665570 A CN 115665570A CN 202211370484 A CN202211370484 A CN 202211370484A CN 115665570 A CN115665570 A CN 115665570A
Authority
CN
China
Prior art keywords
signal
level
pixel
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211370484.XA
Other languages
English (en)
Other versions
CN115665570B (zh
Inventor
朝仓伦丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202211370484.XA priority Critical patent/CN115665570B/zh
Publication of CN115665570A publication Critical patent/CN115665570A/zh
Application granted granted Critical
Publication of CN115665570B publication Critical patent/CN115665570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及摄像装置。本公开涉及一种通过比较器和计数器进行AD转换的数字信号处理电路，其中提高了AD转换的速度。当输入信号的电平超过预定阈值时，衰减部使所述输入信号衰减，并输出衰减的输入信号作为输出信号。所述比较器将所述输出信号与随时间的流逝变化的预定的参照信号进行比较，并输出比较结果。所述计数器在直到所述比较结果反相为止的时间内对计数值进行计数，并输出表示所述计数值的数字信号。数字信号处理部对所述数字信号进行乘法处理。

Description

摄像装置
本申请是申请日为2019年3月20日、发明名称为“信号处理电路、固态成像元件以及信号处理电路的控制方法”的申请号为201980034602.X专利申请的分案申请。
技术领域
本技术涉及信号处理电路、固态成像元件以及信号处理电路的控制方法。更具体地，本技术涉及将模拟信号转换为数字信号的信号处理电路、固态成像元件以及信号处理电路的控制方法。
背景技术
通常，在固态成像元件中，已经广泛使用了其中针对像素的各列配置ADC的列模数转换器(ADC：analog-to-digital converter)方式。例如，已经提出了一种固态成像元件，其中针对各列配置包括比较器和计数器的单斜率ADC(例如，参见专利文献1)。在这种ADC中，比较器将锯齿状的参照信号与模拟像素信号进行比较。然后，计数器在一段时间内对计数值进行计数，直到比较结果反相为止，并输出表示计数值的数字信号。
引用文献列表
专利文献
专利文献1：日本专利申请特开No.2008-98722
发明内容
发明要解决的问题
在上述常规技术中，可以利用包括比较器和计数器的简易构成对模拟像素信号进行模数(AD)转换。然而，在上述ADC中，照度越高，像素信号的电平越高。由于像素信号的电平的增大，所以存在以下问题：直到比较结果反相为止的时间变长，并且AD转换速度变慢。
鉴于这种情况而创作了本技术，并且本技术的目的是提高使用比较器和计数器进行AD转换的数字信号处理电路中的AD转换的速度。
问题的解决方案
为了解决上述问题而作出了本技术，并且第一方面是一种信号处理电路及其控制方法，所述信号处理电路包括：衰减部，在输入信号的电平超过预定阈值的情况下，所述衰减部使所述输入信号衰减，并输出所述输入信号作为输出信号；比较器，所述比较器将所述输出信号与随时间的流逝变化的预定的参照信号进行比较，并输出比较结果；计数器，所述计数器对计数值进行计数，直到所述比较结果反相为止，并输出表示所述计数值的数字信号；和数字信号处理部，所述数字信号处理部对所述数字信号进行乘法处理。因此，提供了如下的操作：在输入信号的电平超过预定阈值的情况下，衰减的输入信号被转换为数字信号。
此外，根据第一方面，在所述电平超过所述阈值的情况下，所述衰减部可以以预定的衰减率使所述输入信号衰减，和所述数字信号处理部可以对所述数字信号进行乘以所述衰减率的倒数的所述乘法处理。因此，提供了如下的操作：进行乘以由衰减率所引起的衰减的量的倒数的乘法。
此外，第一方面还可以包括：采样保持电路，所述采样保持电路保持预定的复位电平并从输出端子输出所述预定的复位电平，其中传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，并且所述衰减部可以包括：第一电容，所述第一电容插入在所述信号线和所述比较器的输入端子之间；第二电容，所述第二电容的一端连接到所述比较器的输入端子；和选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述选择器选择所述采样保持电路的所述输出端子，并将所述输出端子连接到所述第二电容的另一端，并且在所述电平未超过所述阈值的情况下，所述选择器选择所述信号线并将所述信号线连接到所述另一端。因此，提供了如下的操作：在输入信号的电平超过阈值的情况下，复位电平被供给到第二电容，并且信号电平被供给到第一电容。
此外，第一方面还可以包括：锁存电路，当所述信号线的电平变为所述信号电平时，所述锁存电路保持所述比较结果并将所述比较结果供给到所述选择器，其中当所述信号线的电平变为所述信号电平时的所述参照信号的电平是与所述阈值相对应的电平；和所述选择器根据所述比较结果来切换所述第二电容的另一端的连接目的地。因此，提供了如下的操作：根据由锁存电路保持的比较结果来切换第二电容的连接目的地。
此外，根据第一方面，所述数字信号处理部可以包括：偏移计算部，所述偏移计算部计算在所述采样保持电路中产生的偏移成分；偏移保持部，所述偏移保持部保持所述偏移成分；和校正处理部，所述校正处理部在所述乘法处理中去除所保持的所述偏移成分。因此，提供了如下的操作：对偏移成分进行校正。
此外，根据第一方面，所述数字信号处理部还可以包括：统计处理部，所述统计处理部获得多个所述数字信号的统计量，和所述偏移计算部可以根据所述统计量计算所述偏移成分。因此，提供了如下的操作：对根据数字信号的统计量计算的偏移成分进行校正。
此外，第一方面还可以包括：采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，并且所述衰减部可以包括：第一选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第一选择器选择所述采样保持电路的所述输出端子，并且在所述电平未超过所述阈值的情况下，所述第一选择器选择所述信号线；多个电容，所述多个电容并联连接到所述比较器的输入端子；和第二选择器，所述第二选择器根据预定的设定值将所述多个电容中的一些连接到所述第一选择器的输出端子，并且将其余的连接到所述信号线。因此，提供了如下的操作：多个电容中的一些连接到第一选择器，并且其余的连接到信号线。
此外，第一方面还可以包括：采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，并且所述衰减部可以包括：第一电容，所述第一电容的一端连接到所述比较器的输入端子；第二电容，所述第二电容的一端连接到所述比较器的所述输入端子；第一电容侧选择器，所述第一电容侧选择器根据预定的选择信号，将所述信号线和所述输出端子中的一个连接到所述第一电容的另一端；和第二电容侧选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第二电容侧选择器选择所述采样保持电路的所述输出端子并且将所述输出端子连接到所述第二电容的另一端，并且在所述电平未超过所述阈值的情况下，所述第二电容侧选择器选择所述信号线并将所述信号线连接到所述另一端。因此，提供了如下的操作：第一电容和第二电容中的每个连接到信号线或采样保持电路的输出端子。
此外，本技术的第二方面是一种固态成像元件，所述固态成像元件包括：正常像素，所述正常像素对入射光执行光电转换并生成模拟输入信号；衰减部，在所述输入信号的电平超过预定阈值的情况下，所述衰减部使所述输入信号衰减，并输出所述输入信号作为输出信号；比较器，所述比较器将所述输出信号与随时间的流逝变化的预定的参照信号进行比较，并输出比较结果；计数器，所述计数器对计数值进行计数，直到所述比较结果反相为止，并输出表示所述计数值的数字信号；和数字信号处理部，所述数字信号处理部对所述数字信号进行乘法处理。因此，提供了如下的操作：在像素信号的电平超过预定阈值的情况下，衰减的像素信号被转换为数字信号。
此外，第二方面还可以包括：虚拟像素，所述虚拟像素将与预定的基准电压相对应的虚拟信号作为所述输入信号输入到所述衰减部；和采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，并且所述衰减部可以包括：第一电容，所述第一电容插入在所述信号线和所述比较器的输入端子之间；第二电容，所述第二电容的一端连接到所述比较器的所述输入端子；和第一选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第一选择器选择所述采样保持电路的所述输出端子，并将所述输出端子连接到所述第二电容的另一端，并且在所述信号电平未超过所述阈值的情况下，所述第一选择器选择所述信号线并将所述信号线连接到所述另一端，和在输入所述虚拟信号的情况下，所述数字信号处理部根据所述数字信号计算在所述采样保持电路中产生的偏移成分。因此，提供了如下的操作：根据与虚拟信号相对应的数字信号计算偏移成分。
此外，第二方面还可以包括：采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，并且所述衰减部可以包括：第一电容，所述第一电容的一端连接到所述比较器的输入端子；第二电容，所述第二电容的一端连接到所述比较器的所述输入端子；第一电容侧选择器，所述第一电容侧选择器根据预定的选择信号，将所述信号线和所述输出端子中的一个连接到所述第一电容的另一端；和第二电容侧选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第二电容侧选择器选择所述采样保持电路的所述输出端子，并将所述输出端子连接到所述第二电容的另一端，并且在所述电平未超过所述阈值的情况下，所述第二电容侧选择器选择所述信号线并将所述信号线连接到所述另一端。因此，提供了如下的操作：第一电容和第二电容中的每个连接到信号线或采样保持电路的输出端子。
此外，根据第二方面，在设定预定的正常模式的情况下，所述像素可以以作为高于预定值的电荷电压转换效率的高转换效率和作为低于所述预定值的电荷电压转换效率的低转换效率中的一个生成所述输入信号，并且在设定预定的双增益模式的情况下，可以以所述高转换效率和所述低转换效率这两者生成所述输入信号，和在设定所述正常模式的情况下，所述第一电容侧选择器可以将所述信号线连接到所述第一电容的另一端，并且在设定所述双增益模式的情况下，在以所述低转换效率生成的所述复位电平的期间内，可以将所述输出端子连接到所述另一端，并且在所述期间外将所述信号线连接到所述另一端。因此，提供了如下的操作：在双增益驱动模式下，以高转换效率和低转换效率这两者对像素信号进行AD转换。
发明的效果
根据本技术，在使用比较器和计数器进行AD转换的数字信号处理电路中，能够获得AD转换速度得以提高的优异效果。注意，这里所记载的效果不必须受到限制，而且也可以是本公开中记载的任何效果。
附图说明
图1是示出了根据本技术第一实施方案的成像装置的构成例的框图。
图2是示出了根据本技术第一实施方案的固态成像元件的构成例的框图。
图3是示出了根据本技术第一实施方案的像素的构成例的电路图。
图4是示出了根据本技术第一实施方案的负荷金属氧化物半导体(MOS)电路块和列信号处理电路的构成例的框图。
图5是示出了根据本技术第一实施方案的ADC的构成例的电路图。
图6是示出了根据本技术第一实施方案的数字信号处理部的操作的示例的图。
图7是示出了根据本技术第一实施方案的采样保持电路的构成例的电路图。
图8是示出了根据本技术第一实施方案的锁存电路的操作的示例的图。
图9是示出了根据本技术第一实施方案的采样保持电路的操作的示例的时序图。
图10是示出了根据本技术的第一实施方案的在低照度的情况下的ADC的操作的示例的时序图。
图11是示出了根据本技术的第一实施方案的在高照度的情况下的ADC的操作的示例的时序图。
图12是示出了根据本技术第一实施方案的固态成像元件的操作的示例的流程图。
图13是示出了根据本技术第二实施方案的固态成像元件的构成例的框图。
图14是示出了根据本技术第二实施方案的虚拟像素的构成例的电路图。
图15是示出了根据本技术第二实施方案的当通过连接垂直信号线来执行统计处理时ADC的操作的示例的时序图。
图16是示出了根据本技术第二实施方案的当通过连接采样保持电路来执行统计处理时ADC的操作的示例的时序图。
图17是示出了根据本技术第二实施方案的数字信号处理部的构成例的框图。
图18是示出了根据本技术第二实施方案的数字信号处理部的操作的示例的图。
图19是示出了根据本技术第二实施方案的变形例的比较部的构成例的电路图。
图20是示出了根据本技术第二实施方案的变形例的衰减部的构成例的电路图。
图21是示出了根据本技术第三实施方案的像素的构成例的电路图。
图22是示出了根据本技术第三实施方案的衰减部的构成例的电路图。
图23是示出了根据本技术第三实施方案的在正常驱动模式和双增益驱动模式中的每个中的ADC的操作的示例的时序图。
图24是示出了根据本技术第三实施方案的在正常驱动模式中在低照度的情况下的ADC的操作的示例的时序图。
图25是示出了根据本技术第三实施方案的在正常驱动模式中在高照度的情况下的ADC的操作的示例的时序图。
图26是示出了根据本技术第三实施方案的在双增益驱动模式下以高转换效率进行像素信号的AD转换的ADC的操作的示例的时序图。
图27是示出了根据本技术第三实施方案的在双增益驱动模式下以低转换效率进行像素信号的AD转换的ADC的操作的示例的时序图。
图28是示出了根据本技术第三实施方案的像素信号电平、AD转换值和信号电荷量之间的关系的示例的曲线图。
图29是示出了车辆控制系统的示意性构成例的框图。
图30是示出了成像部的安装位置的示例的说明图。
具体实施方式
下面对用于实施本技术的方式(在下文中，称为实施方案)进行说明。按照以下顺序给出说明。
1.第一实施方案(使像素信号衰减的示例)
2.第二实施方案(校正偏移成分和使像素信号衰减的示例)
3.第三实施方案(在正常驱动期间使像素信号衰减并且在双增益驱动期间未使像素信号衰减的示例)
4.移动体的应用例
<1.第一实施方案>
[成像装置的构成例]
图1是示出了根据本技术第一实施方案的成像装置100的构成例的框图。成像装置100是捕获图像数据的装置，并且包括成像透镜110、固态成像元件200、记录部120和成像控制部130。假定诸如IoT相机等数码相机或具有成像功能的电子装置(例如，智能电话或个人计算机)作为成像装置100。
固态成像元件200在成像控制部130的控制下捕获图像数据。固态成像元件200经由信号线209将图像数据供给到记录部120。
成像透镜110收集光并将收集的光引导到固态成像元件200。成像控制部130使固态成像元件200捕获图像数据。例如，成像控制部130经由信号线139将包括垂直同步信号VSYNC的成像控制信号供给到固态成像元件200。记录部120记录图像数据。
这里，垂直同步信号VSYNC是指示成像时机的信号，并且具有固定频率(例如，60赫兹)的周期信号用作垂直同步信号VSYNC。
注意，尽管成像装置100记录图像数据，但是可以将图像数据发送到成像装置100的外部。在这种情况下，还设有用于发送图像数据的外部接口。可选择地，成像装置100还可以显示图像数据。在这种情况下，还设有显示部。
[固态成像元件的构成例]
图2是示出了根据本技术第一实施方案的固态成像元件200的构成例的框图。固态成像元件200包括垂直扫描电路211、像素阵列部212、时序控制电路213、数模转换器(DAC：digital to analog converter)214、负荷MOS电路块250和列信号处理电路260。在像素阵列部212中，多个像素220以二维格子状排列。
在下文中，在水平方向上排列的一组像素220称为“行”，在垂直于行的方向上排列的一组像素220称为“列”。
时序控制电路213与来自成像控制部130的垂直同步信号VSYNC同步地控制垂直扫描电路211、DAC 214和列信号处理电路260中的每个的操作时序。
DAC 214使用数模(DA：digital to analog)转换，以生成随时间的流逝变化的模拟参照信号。例如，锯齿状的斜坡信号用作参照信号。DAC214将生成的参照信号供给到列信号处理电路260。
垂直扫描电路211顺次地选择并驱动行，并且输出模拟像素信号。像素220通过对入射光执行光电转换来生成模拟像素信号。像素220经由负荷MOS电路块250将像素信号供给到列信号处理电路260。
在负荷MOS电路块250中，针对各列设置用于供给恒定电流的MOS晶体管。
列信号处理电路260相对于各列对像素信号进行诸如AD转换处理等信号处理。列信号处理电路260将包括处理后的信号的图像数据供给到记录部120。注意，列信号处理电路260是权利要求书中记载的信号处理电路的示例。
[像素的构成例]
图3是示出了根据本技术第一实施方案的像素220的构成例的电路图。像素220包括光电二极管221、传输晶体管222、复位晶体管223、浮动扩散层224、放大晶体管225和选择晶体管226。
光电二极管221对入射光执行光电转换并生成电荷。传输晶体管222根据来自垂直扫描电路211的传输信号TX将电荷从光电二极管221传输到浮动扩散层224。复位晶体管223根据来自垂直扫描电路211的复位信号RST将浮动扩散层224的电荷量初始化。浮动扩散层224累积电荷并生成与电荷量相对应的电压。
放大晶体管225放大浮动扩散层224的电压的信号。选择晶体管226根据来自垂直扫描电路211的选择信号SEL经由垂直信号线Vsl将放大后的信号作为像素信号输出到负荷MOS电路块250。
注意，像素220的电路不限于附图中所示的构成，只要其可以通过光电转换生成像素信号即可。
图4是示出了根据本技术第一实施方案的负荷MOS电路块250和列信号处理电路260的构成例的框图。
在负荷MOS电路块250中，相对于各列布置垂直信号线。当列数为I(I是整数)时，布置I条垂直信号线Vsl。此外，用于供给恒定电流的负荷MOS电路251连接到每条垂直信号线Vsl。
在列信号处理电路260中配置有多个ADC 300和数字信号处理部261。针对各列配置ADC 300。当列数为I时，配置I个ADC 300。注意，尽管使用其中针对各列配置ADC 300的列ADC方式，但是ADC不限于这种构成。例如，可以针对各像素配置ADC 300。
ADC 300使用来自DAC 214的参照信号(斜坡信号Rmp等)将来自对应列的模拟像素信号转换为数字信号。ADC 300将数字信号供给到数字信号处理部261。
数字信号处理部261针对各列对各数字信号进行预定的信号处理。稍后将说明处理内容的细节。数字信号处理部261将包括处理后的数字信号的图像数据供给到记录部120。
[ADC的构成例]
图5是示出了根据本技术第一实施方案的ADC 300的构成例的电路图。ADC 300包括采样保持电路310、比较部350和计数器370。此外，比较部350包括开关351和352、电容353、锁存电路354、比较器355和衰减部360。衰减部360包括电容361和362以及选择器363。
在时序控制电路213的控制下，采样保持电路310对复位电平和信号电平之中的复位电平进行采样并保持。采样保持电路310从输出端子输出所保持的复位电平。
这里，复位电平是指当像素220被复位信号RST初始化的时候的垂直信号线Vsl的电平。此外，信号电平是指当电荷通过传输信号TX在像素220内传输的时候的垂直信号线Vsl的电平。复位电平和信号电平之间的差分表示去除了当像素220复位时生成的噪声成分的净像素信号的电平。在下文中，该净像素信号称为Vsig。注意，像素信号Vsig是权利要求书中记载的输入信号的示例。
比较部350将参照信号与垂直信号线Vsl的电平(复位电平或信号电平)进行比较。在比较部350中，电容353插入在DAC 214与比较器355的非反相输入端子(+)之间。
开关351根据来自时序控制电路213的控制信号Az_sw1来断开和闭合比较器355的非反相输入端子(+)和其输出端子之间的路径。
开关352根据来自时序控制电路213的控制信号Az_sw2来断开和闭合比较器355的反相输入端子(-)和其输出端子之间的路径。
比较器355将输入到非反相输入端子(+)的信号Az_rmp与输入到反相输入端子(-)的信号Az_vsl进行比较。比较器355将比较结果Cmp_out输出到锁存电路354和计数器370。
这里，紧接在信号电平的AD转换之前，DAC 214将参照信号(斜坡信号Rmp)的电平控制为根据预定的阈值Vth的值。此时的比较结果Cmp_out表示判定像素信号Vsig(即，信号电平和复位电平之间的差分)是否超过阈值Vth的结果。
在时序控制电路213的控制下，计数器370对从AD转换开始时机到当比较结果Cmp_out反相时的时间的计数值进行计数。该计数器370将表示计数值的数字信号Cnt_out供给到数字信号处理部261。
锁存电路354根据来自时序控制电路213的控制信号Lat_ctrl、Lat_set和Lat_rst来保持来自比较器355的比较结果Cmp_out。锁存电路354保持表示判定像素信号Vsig的电平是否超过阈值Vth的结果的比较结果Cmp_out，并且将保持值作为判定结果Lat_out供给到数字信号处理部261和衰减部360。
在像素信号Vsig的电平超过阈值Vth的情况下，衰减部360使像素信号Vsig衰减。在衰减部360中，电容361插入在垂直信号线Vsl与比较器355的反相输入端子(-)之间。此外，电容362的一端连接到比较器355的反相输入端子(-)。注意，电容361是权利要求书中记载的第一电容的示例，并且电容362是权利要求书中记载的第二电容的示例。
选择器363根据判定结果Lat_out选择垂直信号线Vsl或采样保持电路310的输出端子，并将其连接到电容362的另一端。
例如，在像素信号Vsig的电平超过阈值Vth的情况下，判定结果Lat_out具有逻辑值“1”，而在该电平小于或等于阈值Vth的情况下，判定结果具有逻辑值“0”。在判定结果Lat_out为逻辑值“0”(即，像素信号Vsig小于或等于阈值Vth)的情况下，选择器363将垂直信号线Vsl连接到电容362。另一方面，在判定结果Lat_out为逻辑值“1”(即，像素信号Vsig超过阈值Vth)的情况下，选择器363将采样保持电路310连接到电容362。
在电容362的连接目的地是垂直信号线Vsl的情况下，电容361和362并联连接在垂直信号线Vsl与比较器355的反相输入端子(-)之间。在这种情况下，像素信号Vsig在未衰减的情况下输入到比较器355。
另一方面，在电容362的连接目的地是采样保持电路310的情况下，当信号电平被输入到电容361时，由采样保持电路310保持的复位电平被输入到电容362。这里，当电容361的电容值为C1并且电容362的电容值为C2时，电容361中累积的电荷量Q1由下式表示。
Q1＝C1×V1…式1
在上式中，V1是施加到电容361的电压。
此外，电容362中累积的电荷量Q2由下式表示。
Q2＝C2×V2...式2
在上式中，V2是施加到电容362的电压。
由于Q1等于Q2，所以从式1和式2获得下式。
C1×V1＝C2×V2...式3
此外，由于将信号电平和复位电平分别施加到电容361和362，因此差分(Vsig)被施加到其中电容361和362串联连接的组合电容的两端。因此，电压V2可以由下式表示。
V2＝Vsig-V1...式4
当将式4代入式3中以使式3变形时，获得下式。
V1＝(C2×Vsig)/(C1+C2)...式5
由于电压V1是衰减部360的输出值，因此当该值为Vsig'时，可以用下式代替式5。
Vsig'＝k×Vsig＝{C2/(C1+C2)}Vsig...式6
根据式6，当k是像素信号Vsig的增益时，增益k小于1。因此，在电容362的连接目的地是采样保持电路310的情况下，将通过使输入像素信号Vsig衰减增益k而获得的信号作为Vsig'输出。
利用上述构成，在输入像素信号Vsig超过阈值Vth的情况下，衰减部360使像素信号Vsig衰减增益k(换句话说，衰减率)，并将其作为输出信号Vsig'输出到比较器355。
注意，ADC 300对固态成像元件200内的像素信号进行AD转换，但是ADC不限于该构成。例如，ADC 300可以设置在声音设备、测量设备等中，并且可以对模拟的声音信号或测量信号进行AD转换。
图6是示出了根据本技术第一实施方案的数字信号处理部261的操作的示例的图。在判定结果Lat_out为“0”(即，像素信号Vsig小于或等于阈值Vth)的情况下，数字信号处理部261将来自计数器370的数字信号Cnt_out按原样输出作为像素数据P。
另一方面，在判定结果Lat_out为“1”(即，像素信号Vsig超过阈值Vth)的情况下，数字信号处理部261将数字信号Cnt_out乘以增益k(衰减率)的倒数，并将其作为像素数据P输出。由于相乘，因此可能放大比较部350和采样保持电路310的电路噪声，并且可能使噪声特性劣化。然而，可以通过采样保持电路310本身的噪声消除功能来有效地减少作为使噪声劣化的支配成分的采样保持电路310的kTC噪声。即使存在残余的噪声成分(例如，比较部350的随机噪声)，其也比在高照度信号中生成的光学短路噪声更少，对高照度像素信号的AD转换特性的不利影响很小。
[采样保持电路的构成例]
图7是示出了根据本技术第一实施方案的采样保持电路310的构成例的电路图。当采样保持电路310对垂直信号线Vsl的电平进行采样时，总是产生kTC噪声，这成为使AD转换结果的随机噪声劣化的因素。为了降低影响，期望的是，采样保持电路310具有减少kTC噪声的功能。能够减少kTC噪声的采样保持电路310包括开关311～315、电容321～325、电容327和放大器326。
开关311根据来自时序控制电路213的控制信号Sw1对垂直信号线Vsl的电位进行采样，并将其供给到电容324。
电容324保持采样的电平(即，复位电平)。电容324的一端连接到开关312，并且另一端连接到放大器326的反相输入端子(-)。
开关312根据来自时序控制电路213的控制信号Sw2使放大器326的反相输入端子(-)和输出端子短路。
开关314根据来自时序控制电路213的控制信号Sw4，经由电容323和开关313连接放大器326的反相输入端子(-)和输出端子。电容323插入在开关314的一端和放大器326的反相输入端子(-)之间，并且开关313插入在开关314的另一端和放大器326的输出端子之间。
开关313根据来自时序控制电路213的控制信号Sw3将电容321连接到放大器326的输出端子。
电容322的一端连接到开关314的一端，并且另一端连接到接地端子。电容327的一端连接到电容322和323的连接点，并且另一端连接到电容321和开关313的连接点。
开关315根据来自时序控制电路213的控制信号Sw5使开关312和电容324之间的节点与放大器326的输出端子短路。
放大器326放大输入信号。放大器326的非反相输入端子(+)连接到接地端子，并且输出端子连接到比较部350。放大器326的反相输入端子(-)的电位为Vaz，并且输出端子的电位为Vo。
电容325是用于去除包括在输出电位Vo中的噪声成分的电容。
时序控制电路213控制开关311～315，以对复位电平进行采样并且将其保持在电容324中。此外，电容325去除噪声成分。为了充分地去除噪声成分，在采样之后时序控制电路213需要将放大器326控制为开环状态一定时间。该时间越长，降低噪声成分的效果越好。
注意，采样保持电路310的电路构成不限于图7所示的构成，只要其可以保持复位电平即可。
图8是示出了根据本技术第一实施方案的锁存电路354的操作的示例的图。
在控制信号Lat_set具有逻辑值“1”的情况下，锁存电路354将判定结果Lat_out设定为逻辑值“1”。另一方面，在控制信号Lat_rst具有逻辑值“1”的情况下，锁存电路354将判定结果Lat_out复位为逻辑值“0”。注意，禁止将控制信号Lat_set和Lat_rst都设定为逻辑值“1”。
此外，在控制信号Lat_set、Lat_rst和Lat_ctrl具有逻辑值“0”的情况下，锁存电路354保持判定结果Lat_out的值。在控制信号Lat_set和Lat_rst具有逻辑值“0”并且控制信号Lat_ctrl具有逻辑值“1”的情况下，锁存电路354利用Cmp_out的输入值来更新判定结果Lat_out。
图9是示出了根据本技术第一实施方案的采样保持电路310的操作的示例的时序图。
首先，时序控制电路213在初始状态下接通开关311。因此，采样保持电路310的输入电位经由开关311连接到电容324。此外，时序控制电路213导通开关312，以使放大器326的输出端子和输入端子短路，并使放大器326进入自动归零状态。
在电容324中对电容324的输入侧电位与输出侧电位Vaz之间的电压差分进行采样。此外，时序控制电路213在自动归零期间通过导通开关313和314来使电容321、322和323初始化。
接着，在时刻T3，时序控制电路213断开开关312和314，以完成自动归零操作。注意，自动归零操作也称为采样操作。
图中的符号ΔVn表示当断开开关312和313时产生的kTC噪声。该kTC噪声通过开环放大器326反相和放大，并且从放大器326的输出端子输出。输出端子处的电位Vo的变化经由开关313和电容321～323反馈回到放大器326的输入端子，并且输入端子处的电位Vaz的变化在消除原始kTC噪声的方向上。
无法完全消除的残余噪声会再次放大和反馈回来。在该状态下，从时刻T3到时刻T4的期间是噪声消除期间。该期间越长，所产生的kTC噪声通过噪声放大和反馈操作的重复而减少得越多。
在时刻T4，时序控制电路213断开开关313，固定反馈量，并完成噪声消除操作。此外，时序控制电路213断开开关311，以切断与输入端子的连接，并且接通开关315以使放大器326进入闭环状态(即，保持状态)。在该保持状态下，采样时的复位电平出现在输出侧的电位Vo中。如稍后所述的，当采样保持电路310的噪声消除操作与复位电平的转换并行地进行时，可以隐藏这段时间的开销。此外，放大器326的噪声带域由电容325的电容值确定。从输出侧的电位Vo到输入侧的电位Vaz的反馈增益由电容321、322和323中的每个的电容值确定。
图10是示出了根据本技术第一实施方案的在低照度的情况下的ADC 300的操作的示例的时序图。
在用于读出一行的期间的开始时的时刻T1，垂直扫描电路211使像素220的浮动扩散层224复位。因此，生成复位电平。
另一方面，基于垂直信号线Vsl的复位电平和斜坡信号Rmp的基准电平Vda1，ADC300内的比较部350在时刻T1进行自动归零操作。此外，ADC 300内的采样保持电路310还并行进行自动归零操作(即，采样操作)。此外，时序控制电路213针对一定脉冲期间供给高电平控制信号Lat_rst，以使锁存电路354复位。
在当垂直信号线Vsl稳定到稳定电位时的时刻T2，ADC 300解除比较部350的自动归零状态，并且DAC 214输出基准电平Vda2的斜坡信号Rmp。
在当斜坡信号Rmp或比较部350的内部节点稳定到稳定电位时的时刻T3之后，DAC214输出随着时间的流逝逐渐减少的斜坡信号Rmp。另一方面，ADC 300开始计数。因此，开始复位电平的AD转换。此时，时序控制电路213解除采样保持电路310的自动归零状态。
在复位电平的AD转换过程中，时序控制电路213使采样保持电路310进入噪声消除状态。ADC 300内的计数器370继续计数，直到比较部350的比较结果Cmp_out反相为止。
在当完成复位电平的AD转换时的时刻T4，时序控制电路213完成采样保持电路310的噪声消除操作。此外，时序控制电路213切断采样保持电路310的输入节点与垂直信号线Vsl的连接，并且将其设定为闭环保持状态。因此，采样时的垂直信号线Vsl的复位电平出现在采样保持电路310的输出节点处。
在时刻T4之后，像素220将电荷从光电二极管221传输到浮动扩散层224。因此，在垂直信号线Vsl中出现取决于像素信号Vsig的电压变化。另一方面，DAC 214将斜坡信号Rmp设定为基准电平Vda3。基准电平Vda3和基准电平Vda1之间的差分用作用于与像素信号Vsig进行比较的阈值Vth。
然后，在时刻T5至时刻T6，ADC 300内的比较部350判定像素信号Vsig的电平是否超过阈值Vth。
这里，假设入射光具有使得作为复位电平与信号电平之间的差分(即，振幅)的像素信号Vsig的电平等于或小于阈值Vth的低照度。
由于像素信号Vsig的电平等于或小于阈值Vth，所以在时刻T6，比较部350输出低电平比较结果Cmp_out。紧接在时刻T6之前，时序控制电路213针对一定脉冲期间发送高电平控制信号Lat_ctrl。因此，低电平比较结果Cmp_out作为判定结果Lat_out保持在锁存电路354中。
在时刻T6之后，根据低电平判定结果Lat_out，衰减部360不改变电容362的连接目的地，并且按原样留下垂直信号线Vsl。因此，在未衰减的情况下按原样对像素信号Vsig进行AD转换。
在完成判定操作之后，DAC 214再次将斜坡信号Rmp的电平设定为基准电平Vda2。
在斜坡信号Rmp或比较部350的内部节点稳定到稳定电位之后的时刻T7至时刻T8，DAC 214输出随着时间的流逝逐渐减少的斜坡信号Rmp。另一方面，ADC 300进行计数直到比较结果Cmp_out反相为止。因此，进行信号电平的AD转换。
这里，计数器370对在复位电平的AD转换期间和信号电平的AD转换期间中的每个中反转的增量值的极性进行计数。例如，在复位电平的AD转换期间中，计数器370通过使增量值为负来进行递减计数，并且输出计数值Cnt_out。另一方面，在信号电平的AD转换期间中，计数器370通过使增量值为正来进行递增计数，并且输出计数值Cnt_out。通过这样反转增量值的极性，信号电平的AD转换结束时的计数值Cnt_out变为复位电平的计数值和信号电平的计数值之间的差分。因此，可以在ADC 300内部进行相关双采样(CDS)处理。图中的白色箭头指示像素信号Vsig的计数值。
注意，ADC 300通过递增计数和递减计数来进行CDS处理，但是不限于该构成。例如，ADC 300可以构造为仅进行递增计数和递减计数中的一个。在这种情况下，将CDS处理部添加到ADC 300的后段(例如，在数字信号处理部261内)，并且CDS处理部进行CDS处理。
图11是示出了根据本技术第一实施方案的在高照度的情况下的ADC 300的操作的示例的时序图。图中从时刻T1到时刻T6的ADC 300的操作类似于图10所示的低照度的情况。
这里，假设入射光具有使得像素信号Vsig的电平超过阈值Vth的高照度。
由于像素信号Vsig的电平超过阈值Vth，所以在时刻T6，比较部350输出高电平比较结果Cmp_out。紧接在时刻T6之前，时序控制电路213针对一定脉冲期间发送高电平控制信号Lat_ctrl。因此，高电平比较结果Cmp_out作为判定结果Lat_out保持在锁存电路354中。
在时刻T6之后，衰减部360根据高电平判定结果Lat_out将电容362的连接目的地切换到采样保持电路310的输出端子。因此，衰减部360可以使像素信号Vsig衰减式6中所示的增益k。
在完成判定操作之后，DAC 214再次将斜坡信号Rmp的电平设定为基准电平Vda2。
在斜坡信号Rmp或比较部350的内部节点稳定到稳定电位之后的时刻T7至时刻T8，DAC 214输出随着时间的流逝逐渐减少的斜坡信号Rmp。另一方面，ADC 300进行计数直到比较结果Cmp_out反相为止。因此，进行信号电平的AD转换。
通常，在单斜率ADC 300中，模拟信号的电平越高，直到比较部350的比较结果反相的时间(即，AD转换所需的时间)就越长。然而，当照度高时，衰减部360使具有相对高的电平的像素信号Vsig衰减，从而可以缩短信号电平的AD转换所需的时间。例如，通过将增益k设定为1/4，可以将AD转换所需的时间缩短1/4。因此，在一行的AD转换期间中，当进行由信号电平的AD转换时间的比例占主导的高谐调(例如，14位以上)的AD转换时，可以有效地缩短AD转换的时间。
此外，与未衰减的情况相比，像素信号Vsig的衰减允许斜坡信号Rmp的范围更窄。因此，可以假设相对较低的电源电压来设计比较部350和DAC 214。因此，可以减少比较部350和DAC 214的功耗。由于减少AD转换时间的效果以及减少比较部350和DAC 214的功耗的效果的协同效果，因此减少一次AD转换所需的ADC 300的功耗的效果非常明显。此外，可以通过增加采样保持电路310以及以小规模改良比较部350来提高AD转换速度。由于不需要改良DAC 214和计数器370，因此由于改良导致的电路面积开销很少。
然而，在使像素信号衰减增益k的情况下，需要在后段中的数字信号处理部261中将数字信号乘以增益k的倒数，并且恢复原始值。因此，ADC 300将判定结果Lat_out输出到数字信号处理部261。注意，在低照度的情况下，ADC 300不需要使像素信号Vsig衰减，并且数字信号处理部261不对数字信号进行乘法处理。
根据式6，用于衰减的增益k由电容361和362的相应的电容值的比率来确定。基于增益k，用于与像素信号进行比较的阈值Vth设定为满足下式的值，其中Vrange是基准电平Vda1与信号电平转换过程中的斜坡信号Rmp的最小值之间的电压。
Vth＝Vrange×k...式7
增益k越小，信号电平的AD转换时间越短，并且AD转换速度越快。然而，随着增益k减小，根据式7，阈值Vth也减小，并且可能在小信号量范围内显著出现由于根据判定结果Lat_out的选择器363的切换操作而引起的误差。因此，考虑到AD转换的速度和误差的特性之间的平衡，将增益k设定为最佳值。
[固态成像元件的操作例]
图12是示出了根据本技术第一实施方案的固态成像元件200的操作的示例的流程图。例如，当执行用于捕获图像数据的预定应用时，开始该操作。
紧接在曝光结束之前，固态成像元件200内的预定行的像素220生成复位电平(步骤S901)，并且ADC 300对复位电平进行AD转换(步骤S902)。
然后，在曝光结束时，像素220生成信号电平(步骤S903)，并且比较部350判定像素信号Vsig是否超过阈值Vth(步骤S904)。
在像素信号Vsig超过阈值Vth的情况下(步骤S904：是)，ADC 300使像素信号Vsig衰减(步骤S905)，并且对信号电平进行转换(步骤S906)。然后，数字信号处理部261进行将数字信号乘以增益k的倒数的乘法处理(步骤S907)。
另一方面，在像素信号Vsig小于或等于阈值Vth的情况下(步骤S904：否)，ADC 300对信号电平进行转换(步骤S909)。
在步骤S907或步骤S909之后，固态成像元件200判断是否完成了所有行的读出(步骤S908)。在未完成所有行的读出的情况下(步骤S908：否)，固态成像元件200改变将要读出的行，并重复执行步骤S901及后续步骤。在完成了所有行的读出的情况下(步骤S908：是)，固态成像元件200结束捕获一条图像数据的操作。在连续读出多条图像数据的情况下，重复执行步骤S901～S909。
如上所述，根据本技术的第一实施方案，在像素信号的电平超过预定阈值的情况下，衰减部360使像素信号衰减，使得可以缩短直到比较部350的比较结果反相为止的时间。因此，可以提高AD转换的速度。
<2.第二实施方案>
在上述第一实施方案中，与当照度低时不同的是，当照度高时，非对称电位(即，复位电平和信号电平)被施加到各个电容361和362。因此，即使通过CDS处理，输出复位电平的采样保持电路310的特性变化也会有所残留而未被消除，并且在图像数据中可能出现固定模式噪声(FPN：fixed pattern noise)。根据第二实施方案的固态成像元件200与根据第一实施方案的固态成像元件的不同之处在于，通过针对各列校正偏移成分来抑制固定模式噪声。
图13是示出了根据本技术第二实施方案的固态成像元件200的构成例的框图。第二实施方案的固态成像元件200与第一实施方案的固态成像元件的不同之处在于，还包括基准电压生成部215。此外，来自成像控制部130的模式信号MODE还输入到固态成像元件200。
这里，模式信号MODE是指示包括正常模式和偏移计算模式的各种模式中的任一种的信号。正常模式是用于捕获图像数据的模式，并且偏移计算模式是用于计算偏移成分的模式。
此外，在第二实施方案的像素阵列部212中，配置有正常像素230和至少一行的虚拟像素240。
正常像素230是对入射光执行光电转换以生成像素信号的像素，并且具有与第一实施方案的像素220的构成类似的构成。
虚拟像素240根据来自基准电压生成部215的基准电压生成作为虚拟信号的信号。
在偏移计算模式下，基准电压生成部215生成基准电压，并且将其供给到各列的虚拟像素240。
此外，在偏移计算模式下，列信号处理电路260基于虚拟信号针对各列计算偏移成分。此外，在正常模式下，列信号处理电路260通过去除针对各列计算出的偏移成分来校正数字信号。
图14是示出了根据本技术第二实施方案的虚拟像素240的构成例的电路图。虚拟像素240包括放大晶体管241和选择晶体管242。
放大晶体管241放大来自基准电压生成部215的基准电压Vm_out。选择晶体管242根据来自垂直扫描电路211的选择信号SEL通过垂直信号线Vsl输出放大后的基准电压Vm_out的信号作为虚拟信号。
图15是示出了根据本技术第二实施方案的当通过连接垂直信号线Vsl来执行统计处理时ADC 300的操作的示例的时序图。
在时刻T10之后的偏移计算模式下，垂直扫描电路211未驱动正常像素230的行，而是通过选择信号SEL来驱动虚拟像素240的行。此外，基准电压生成部215可以通过将基准电压Vm_out调整为“0”伏(V)或Vmd伏(V)来将垂直信号线Vsl的振幅控制为任意值。例如，在时刻T10～T12和时刻T13～T15中的每个期间供给“0”伏(V)的基准电压Vm_out。此外，在时刻T12～T13和时刻T15～T16中的每个期间供给Vmd伏(V)的基准电压Vm_out。基准电压的振幅(即，Vmd)的值设定为接近阈值Vth。
此外，在时刻T10，针对脉冲期间，时序控制电路213供给控制信号Lat_rst，并且在时刻T10～T11，将控制信号Lat_set设定为低电平。判定结果Lat_out固定为逻辑值“0”。因此，电容362连接到垂直信号线Vsl，并且虚拟信号在未衰减的情况下输出。
另一方面，在时刻T13之后，通过在信号电平的AD转换过程中将Lat_set设定为逻辑值“1”，时序控制电路213将该期间的判定结果Lat_out固定为逻辑值“1”。因此，在信号电平的AD转换过程中，电容362连接到采样保持电路310，并且虚拟信号被衰减。
关于连接目的地是否是采样保持电路310(即，虚拟信号的衰减)以及基准电压是“0”还是“Vmd”，存在四种组合。在这些组合中的每个内，针对各列生成多个虚拟信号。例如，垂直扫描电路211在时刻T10～T12的期间中与水平同步信号HSYNC同步地多次选择虚拟像素240的行。这里，水平同步信号HSYNC是指示读出行的时机的周期信号，并且具有比垂直同步信号VSYNC更高的频率。此外，类似地，在时刻T12～T13的期间、时刻T13～T15的期间以及时刻T15～T16的期间中的每个内，多次选择虚拟像素240的行。在这四个期间中，数字信号处理部261获得针对各列的虚拟信号的平均值。
时刻T10～T12的期间和时刻T12～T13的期间中的每个的第i列(i是整数)的平均值为E1(i)和E2(i)。此外，时刻T13～T15的期间和时刻T15～T16的期间中的每个的第i列的平均值为E3(i)和E4(i)。平均值E1(i)是在基准电压为“0”且虚拟信号未衰减的情况下的统计量。平均值E2(i)是在基准电压为“Vmd”且虚拟信号未衰减的情况下的统计量。此外，平均值E3(i)是在基准电压为“0”且虚拟信号被衰减的情况下的统计量。平均值E4(i)是在基准电压为“Vmd”且虚拟信号被衰减的情况下的统计量。通过以这种方式获得平均值，能够降低当计算偏移成分时出现的随机噪声的影响。
在时刻T10～T11的水平同步信号HSYNC的期间内，ADC 300对复位电平和信号电平进行AD转换。此外，在时刻T10，针对脉冲期间，时序控制电路213供给控制信号Lat_rst，并且在时刻T10～T11，将控制信号Lat_set设定为低电平。因此，判定结果Lat_out固定为逻辑值“0”。这类似于从时刻T11到时刻T13的水平同步信号HSYNC的各周期。
图16是示出了根据本技术第二实施方案的当通过连接采样保持电路310来执行统计处理时ADC 300的操作的示例的时序图。
在时刻T13～T14的垂直同步信号VSYNC的周期内，ADC 300对复位电平和信号电平进行AD转换。此外，在时刻T13，针对脉冲期间，时序控制电路213供给控制信号Lat_rst，并且在判定操作之后的时刻T14～T15，将控制信号Lat_set设定为高电平。因此，在AD转换期间内的信号电平的判定结果Lat_out固定为逻辑值“1”。这类似于从时刻T14到时刻T16的垂直同步信号VSYNC的各周期。
图17是示出了根据本技术第二实施方案的数字信号处理部261的构成例的框图。数字信号处理部261包括针对各列的校正处理部262和偏移保持部263。此外，数字信号处理部261包括统计处理部264和偏移计算部265。
在偏移计算模式下，统计处理部264使用虚拟信号针对各列计算平均值E1(i)～E4(i)。在列数为I的情况下，通过I列来计算平均值E1(i)～E4(i)。
注意，尽管统计处理部264计算平均值，但是其还可以计算诸如中央值或合计量等平均值以外的统计量。
偏移计算部265计算偏移成分。像素信号的衰减率(即，增益)取决于电容361和362的电容值以及电容的比较器355侧的节点的寄生电容，并且期望的是，该值由于制造上的差异而在列之间和芯片之间变动。例如，偏移计算部265通过下式来针对各列计算增益k(i)。
k(i)＝{E2(i)-E1(i)}/{E4(i)-E3(i)}...式8
由于针对各列的采样保持电路310的特性，所以在所采样和保持的电位与原始垂直信号线Vsl的电位之间发生偏移，并且偏移量针对各列而言是不同的。偏移计算部265使用由式8获得的增益k(i)，通过下式计算偏移量Ofs(i)。
Ofs(i)＝{E3(i)-E1(i)}/k(i)...式9
第i列的偏移成分Ofs(i)和增益k(i)保持在与该列相对应的偏移保持部263中。静态随机存取存储器(SRAM：static random access memory)或寄存器用作偏移保持部263。
在正常模式下，校正处理部262通过去除偏移成分Ofs(i)来进行校正。例如，在判定结果Lat_out为“1”的高照度时，校正后的像素数据P(i)的值由下式表示。
P(i)＝{Cnt_out(i)-Ofs(i)}×{1/k(i)}...式10
特别地，由于高照度的信号包含大量的光学短路噪声，因此容许的FPN的程度小于低照度的信号的程度。因此，在高照度的情况下，校正精度可能相对较低，并且用于校准的偏移计算模式的时间可能较短。
图18是示出了根据本技术第二实施方案的数字信号处理部261的操作的示例的图。在模式信号MODE设定为正常模式并且其中判定结果Lat_out为“0”的低照度的情况下，数字信号处理部261按原样输出数字信号Cnt_out(i)作为像素数据P(i)。
另一方面，在模式信号MODE设定为正常模式并且其中判定结果Lat_out为“1”的高照度的情况下，数字信号处理部261通过式10校正数字信号Cnt_out(i)，并且输出信号作为像素数据P(i)。
此外，在模式信号MODE设定为偏移计算模式的情况下，数字信号处理部261根据式8和式9针对各列计算偏移成分Ofs(i)。
如上所述，根据本技术的第二实施方案，由于数字信号处理部261使用虚拟信号针对各列获得偏移成分，并且针对各列进行校正，因此，可以减少由偏移成分导致的固定模式噪声。
[变形例]
在上述第二实施方案中，基于电容361和362的电容值的比率，将增益k设定为最佳值。然而，由于制造上的差异等，最佳值可能在列与列之间或芯片与芯片之间变化。第二实施方案的变形例的固态成像元件200与第一实施方案的固态成像元件的不同之处在于，调整了组合电容的电容值。
图19是示出了根据本技术第二实施方案的变形例的比较部350的构成例的电路图。第二实施方案的变形例的比较部350与第二实施方案的比较部的不同之处在于，还包括连接目的地设定值保持部356。
连接目的地设定值保持部356保持表示衰减部360内的电容的连接目的地的设定值。SRAM、寄存器等用作连接目的地设定值保持部356。
图20是示出了根据本技术第二实施方案的变形例的衰减部360的构成例的电路图。第二实施方案的变形例的衰减部360与第二实施方案的衰减部的不同之处在于，代替电容361和362，其包括M(M是整数)个选择器364和M个电容365。
M个电容365与比较器355的反相输入端子并联连接。此外，连接目的地设定值保持部356保持M位的设定值。该设定值的第m(m是0到M-1的整数)位被输入到第m选择器364。
选择器364根据设定值的对应位将垂直信号线Vsl或选择器363的输出端子连接到对应的电容365。例如，在第m位具有逻辑值“0”的情况下，第m选择器364将垂直信号线Vsl连接到对应的电容365，并且在第m位具有逻辑值“1”的情况下，将选择器363的输出端子连接到对应的电容365。
M个电容365中的一些通过M个选择器364连接到垂直信号线Vsl，并且其余的连接到选择器363的输出端子。连接到垂直信号线Vsl的电容365的组合电容对应于式6中的C1，并且其余电容365的组合电容对应于C2。注意，选择器363是权利要求书中记载的第一选择器的示例，选择器364是权利要求书中记载的第二选择器的示例。
通过如上所述地改变M位设定值，能够控制式6中的C1和C2的比率，并将增益k调整为适宜的值。
注意，图中所示的构成可以适用于第一实施方案的衰减部360。
如上所述，由于根据本技术第二实施方案的衰减部360通过设定值来改变M个电容365中的每个的连接目的地，因此可以通过设定值来控制电容值C1和C2的比率，以将增益k调整为适宜的值。
<3.第三实施方案>
在上述第一实施方案中，像素220以恒定电荷电压转换效率生成像素信号，但是从降低低照度期间的噪声的观点出发，期望使用两种不同的电荷电压转换效率来生成像素信号。第三实施方案的像素220与第一实施方案的像素的不同之处在于，利用两种不同的电荷电压转换效率中的每个来生成像素信号。
图21是示出了根据本技术第三实施方案的像素220的构成例的电路图。第三实施方案的像素220与第一实施方案的像素的不同之处在于，还包括转换效率控制晶体管227。例如，使用N型MOS晶体管作为转换效率控制晶体管227。
复位晶体管223和转换效率控制晶体管227串联连接在电源电压VDD的端子和浮动扩散层224之间。此外，来自垂直扫描电路211的控制信号FDG输入到转换效率控制晶体管227的栅极。
针对紧接在复位之后的脉冲期间，垂直扫描电路211供给高电平控制信号FDG，并且此后将控制信号控制为低电平，使得像素220可以以高于预定值的电荷电压转换效率生成像素信号。另一方面，垂直扫描电路211连续地供给高电平控制信号FDG，使得像素220可以以低于预定值的电荷电压转换效率生成像素信号。在下文中，更高的电荷电压转换效率简称为“高转换效率”，并且更低的电荷电压转换效率简称为“低转换效率”。
图22是示出了根据本技术第三实施方案的衰减部360的构成例的电路图。第三实施方案的衰减部360与第一实施方案的衰减部的不同之处在于，还包括选择器380。在选择器380中配置有N型晶体管381和382。此外，例如，在选择器363中配置有N个晶体管391和392以及反相器393。例如，MOS晶体管用作N型晶体管381和382以及N型晶体管391和392。注意，选择器380是权利要求书中记载的第一电容侧选择器的示例，并且选择器363是权利要求书中记载的第二电容侧选择器的示例。
N型晶体管381根据来自时序控制电路213的选择信号SELd将垂直信号线Vsl连接到电容361。N型晶体管382根据来自时序控制电路213的选择信号xSELd将采样保持电路310的输出端子连接到电容361。选择信号xSELd是通过将选择信号SELd反相而获得的信号。利用该构成，当选择信号SELd处于高电平时，选择器380将垂直信号线Vsl连接到电容361，并且当选择信号SELd处于低电平时，将采样保持电路310的输出端子连接到电容361。
此外，反相器393将来自锁存电路354的判定结果Lat_out反相，并将反相后的结果供给到N型晶体管391的栅极。N型晶体管391根据判定结果Lat_out的反相信号将垂直信号线Vsl连接到电容362。N型晶体管392根据判定结果Lat_out将采样保持电路310的输出端子连接到电容362。
图23是示出了根据本技术第三实施方案的在正常驱动模式和双增益驱动模式中的每个中的ADC的操作的示例的时序图。成像控制部130供给指示正常驱动模式或双增益驱动模式的模式信号DG。这里，正常驱动模式是其中像素220仅以高转换效率和低转换效率中的一者生成像素信号的模式。另一方面，双增益驱动模式是其中像素220以高转换效率和低转换效率这两者生成像素信号的模式。
在如图中的a所示的正常驱动模式下，ADC 300与水平同步信号HSYNC同步地针对各行进行一次像素信号的复位电平和信号电平的AD转换。另一方面，在如图中的b所示的双增益驱动模式下，像素220以高转换效率生成像素信号，然后以低转换效率生成像素信号。此外，ADC300与水平同步信号HSYNC同步地针对各行以高转换效率对像素信号的复位电平和信号电平进行AD转换，然后以低转换效率对像素信号的复位电平和信号电平进行AD转换。
此外，在双增益模式下，在数字信号Cnt_out小于全码(full code)的情况下，ADC300的后段的数字信号处理部261根据需要以高转换效率校正数字信号Cnt_out，并且输出该信号作为像素的信号。另一方面，在具有高转换效率的数字信号Cnt_out是全码的情况下，数字信号处理部261根据需要以低转换效率校正数字信号Cnt_out，并输出该信号作为像素的信号。因此，可以扩大动态范围，并且可以降低低照度信号的噪声。然而，在双增益驱动模式下，与正常驱动模式相比，读出速度降低并且功耗增加。成像控制部130根据状况或使用者的操作来设定双增益驱动模式。
图24是示出了根据本技术第三实施方案的在正常驱动模式中在低照度的情况下的ADC的操作的示例的时序图。此外，图25是示出了根据本技术第三实施方案的在正常驱动模式中在高照度的情况下的ADC的操作的示例的时序图。
在图24和图25中，与图10和图11所示的第一实施方案相比，增加了控制信号FDG和选择信号SELd的记载。
在正常驱动模式下，例如，垂直扫描电路211供给高电平控制信号FDG，从而以低转换效率生成像素信号。此外，在正常驱动模式下，时序控制电路213供给高电平选择信号SELd。注意，在正常驱动模式下，针对紧接在复位之后的脉冲期间，垂直扫描电路211可以将控制信号FDG设定为高电平，之后将其设定为低电平，从而以高转换效率生成像素信号。
图26是示出了根据本技术第三实施方案的在双增益驱动模式下以高转换效率进行像素信号的AD转换的ADC 300的操作的示例的时序图。
在时刻T21～T22的脉冲期间，垂直扫描电路211供给高电平控制信号FDG，并且在时刻T22将控制信号FDG设定为低电平。在此期间，垂直信号线Vsl的电位对应于具有低转换效率的复位电平。然后，在时刻T22之后，以高转换效率生成像素信号。
在时刻T22～T23，ADC 300进入自动归零状态，并且在时刻T24～T25，以高转换效率对复位电平进行AD转换。此外，在时刻T25～T26，垂直信号线Vsl的电位改变为具有高转换效率的信号电平，并且在时刻T26～T27，ADC 300对信号电平进行AD转换。
图27是示出了根据本技术第三实施方案的在双增益驱动模式下以低转换效率进行像素信号的AD转换的ADC 300的操作的示例的时序图。
在时刻T28，垂直扫描电路211将控制信号FDG设定为高电平。因此，在时刻T28之后，以低转换效率生成像素信号。
在时刻T28～T29，ADC 300进入自动归零状态，并且在时刻T30～T31，以低转换效率对复位电平进行AD转换。此外，在时刻T31～T32，垂直信号线Vsl的电位改变为具有低转换效率的信号电平，并且在时刻T32～T33，ADC 300对信号电平进行AD转换。利用图26和图27所示的控制，在双增益驱动模式下像素信号未衰减。
图28是示出了根据本技术第三实施方案的像素信号电平、AD转换值和信号电荷量之间的关系的示例的图。在该图中，a是示出了像素信号的电平和信号电荷量之间的关系的示例的曲线图。在该图的a中，纵轴是像素信号电平，横轴是信号电荷量。在该图中，b是示出了在具有高转换效率的像素信号的校正之前的AD转换值(数字信号Cnt_out)和信号电荷量之间的关系的示例的曲线图。在该图中，c是示出了在具有高转换效率的像素信号的校正之后的AD转换值和信号电荷量之间的关系的示例的曲线图。在该图的b和c中，纵轴是以最低有效位(LSB：least significant bit)为单位的AD转换值，横轴是信号电荷量。
如该图的a所示，以高转换效率生成的像素信号VsigHC达到信号电荷量为S1时的AD转换范围的上限。另一方面，以低转换效率生成的像素信号VsigLC达到信号电荷量为大于S1的S2时的AD转换范围的上限。
此外，如该图的b所示，像素信号VsigHC的AD转换值达到信号电荷量为S1时的全码。注意，像素信号VsigLC的AD转换值达到信号电荷量为S2时的全码。
然后，在双增益模式下，在像素信号VsigHC的AD转换值小于全码的情况下，后段的数字信号处理部261对信号进行校正，并且输出校正后的信号。当高转换效率为μHC且低转换效率为μLC时，通过乘以下式所示的校正系数来校正AD转换值。
(校正系数)＝μLC/μHC
在该图的c中，虚线表示校正前的AD转换值，粗实线表示校正后的AD转换值。另一方面，在像素信号VsigHC的AD转换值是全码的情况下，数字信号处理部261在未校正的情况下输出像素信号VsigLC的AD转换值。
注意，尽管数字信号处理部261可以根据低转换效率校正与高转换效率相对应的AD转换值，但是相反地，可以根据高转换效率校正与低转换效率相对应的AD转换值。
如上所述，根据本技术的第三实施方案，在双增益驱动模式下，ADC300以高转换效率和低转换效率这两者对各像素信号进行AD转换，并且能够减少低照度时的噪声。
<4.移动体的应用例>
根据本公开的技术(本技术)可以适用于各种产品。例如，根据本公开的技术可以实现为安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船舶或机器人等任何类型的移动体上的装置。
图29是示出了作为根据本公开的技术可以适用的移动体控制系统的示例的车辆控制系统的示意性构成例的框图。
车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图29所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及综合控制单元12050。另外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音图像输出部12052以及车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作用于诸如内燃机或驱动电机等的产生车辆的驱动力的驱动力产生装置、将驱动力传递到车轮的驱动力传递机构、调节车辆的转向角的转向机构、产生车辆的制动力的制动装置等的控制装置。
主体系统控制单元12020根据各种程序来控制附接到车体上的各种装置的操作。例如，主体系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、闪光灯或雾灯等各种灯的控制装置。在这种情况下，主体系统控制单元12020可以接收从作为钥匙的替代的便携式装置传输的无线电波或各种开关的信号。主体系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测与包括车辆控制系统12000的车辆外部有关的信息。例如，成像部12031连接到车外信息检测单元12030。车外信息检测单元12030使成像部12031捕获车辆外部的图像，并且接收所捕获的图像。基于接收到的图像，车外信息检测单元12030可以进行诸如人、汽车、障碍物、交通标志或道路上的文字等的物体检测处理或者距离检测处理。
成像部12031是接收光并且输出对应于光的受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像，或者可以输出电气信号作为测距信息。此外，由成像部12031接收的光可以是可见光或者诸如红外线等不可见光。
车内信息检测单元12040检测车辆内部的信息。例如，车内信息检测单元12040与检测驾驶员的状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员进行成像的相机，并且车内信息检测单元12040可以基于从驾驶员状态检测部12041输入的检测信息来计算驾驶员的疲劳度或驾驶员的集中度，或者可以判断驾驶员是否在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部和外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS：Advanced Driver Assistance System)功能的协调控制，该功能包括：车辆碰撞避免或碰撞缓和、基于车间距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等。
此外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等而进行协调控制，旨在用于使车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体系统控制单元12020。例如，微型计算机12051可以根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来进行协调控制，用于实现诸如控制头灯以将远光灯切换为近光灯等的眩光保护。
声音图像输出部12052将声音和图像中的至少一种的输出信号传递到能够在视觉上或听觉上将信息通知给车辆的乘员或车辆的外部的输出装置。在图29的示例中，作为输出装置，例示了音频扬声器12061、显示部12062和仪表板12063。例如，显示部12062可以包括车载显示器和平视显示器中的至少一种。
图30是示出了成像部12031的安装位置的示例的图。
在图30中，设置成像部12101、12102、12103、12104和12105作为成像部12031。
例如，成像部12101、12102、12103、12104和12105设置在车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上部等。附接到车头的成像部12101和附接到车内的挡风玻璃上部的成像部12105主要获得车辆12100的前方的图像。附接到侧视镜的成像部12102和12103主要获得车辆12100的侧方的图像。附接到后保险杠或后门的成像部12104主要获得车辆12100的后方的图像。附接到车内的挡风玻璃上部的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志、车道等。
注意，图30示出了成像部12101～12104的各个成像范围的示例。成像范围12111表示附接到车头的成像部12101的成像范围。成像范围12112和12113分别表示附接到侧视镜的成像部12102和12103的成像范围。成像范围12114表示附接到后保险杠或后门的成像部12104的成像范围。例如，叠加由成像部12101～12104捕获的图像数据提供了从上方观看车辆12100的鸟瞰图像。
成像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101～12104中的至少一个可以是包括多个图像传感器的立体相机，或者可以是具有相位差检测用的像素的图像传感器。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051可以通过确定距成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)来提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型计算机12051可以设定在前方车辆的前方预先确保的车间距离，并且可以进行自动制动控制(包括追踪停止控制)、自动加速控制(包括追踪开始控制)等。以这种方式，能够进行用于实现自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，基于从成像部12101～12104获得的距离信息，微型计算机12051可以在将数据分类为两轮车辆、普通车辆、大型车辆、行人和诸如电线杆等其他立体物的同时提取关于立体物的立体物数据，并使用该数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物分类为车辆12100的驾驶员可以识别的障碍物和难以识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且因此存在碰撞的可能性时，微型计算机12051可以通过经由音频扬声器12061和显示部12062向驾驶员输出警告或者经由驱动系统控制单元12010进行强制减速或回避转向来进行驱动辅助，以避免碰撞。
成像部12101～12104中的至少一个可以是用于检测红外光的红外相机。例如，微型计算机12051可以通过判断行人是否位于成像部12101～12104的捕获图像中来识别行人。例如，这种行人识别通过下列过程实现：提取作为红外相机的成像部12101～12104的捕获图像中的特征点，以及对指示物体的轮廓的一系列特征点进行图案匹配处理，以判别该物体是否为行人。当微型计算机12051判定行人位于成像部12101～12104的捕获图像中并识别出行人时，声音图像输出部12052使显示部12062叠加矩形轮廓，用于强调所识别的行人。此外，声音图像输出部12052可以使显示部12062在期望的位置显示代表行人的图标等。
至此已经说明了根据本公开的技术可以适用的车辆控制系统的示例。根据本公开的技术可以适用于上述构成之中的成像部12031。具体地，图1的成像装置100可以适用于成像部12031。通过将根据本公开的技术应用于成像部12031，可以提高图像数据的读出速度，并且可以获得更可见的运动图像，因此可以减轻驾驶员疲劳。
注意，上述实施方案是用于体现本技术的示例，并且实施方案中的事项均与权利要求书中的发明特定事项具有对应关系。类似地，权利要求书中的发明特定事项与由相同名称表示的本技术的实施方案中的事项具有对应关系。然而，本技术不限于这些实施方案，并且可以在不脱离该精神的情况下通过对实施方案进行各种变形来体现。
注意，本说明书中记载的效果仅是说明性的而非限制性的，并且可以提供其他效果。
注意，本技术可以如下构成。
(1)一种信号处理电路，所述信号处理电路包括：
衰减部，在输入信号的电平超过预定阈值的情况下，所述衰减部使所述输入信号衰减，并输出所述输入信号作为输出信号；
比较器，所述比较器将所述输出信号与随时间的流逝变化的预定的参照信号进行比较，并输出比较结果；
计数器，所述计数器对计数值进行计数，直到所述比较结果反相为止，并输出表示所述计数值的数字信号；和
数字信号处理部，所述数字信号处理部对所述数字信号进行乘法处理。
(2)根据(1)所述的信号处理电路，其中
在所述电平超过所述阈值的情况下，所述衰减部以预定的衰减率使所述输入信号衰减，和
所述数字信号处理部对所述数字信号进行乘以所述衰减率的倒数的所述乘法处理。
(3)根据(1)或(2)所述的信号处理电路，还包括：
采样保持电路，所述采样保持电路保持预定的复位电平并从输出端子输出所述预定的复位电平，其中
传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，和
所述衰减部包括：
第一电容，所述第一电容插入在所述信号线和所述比较器的输入端子之间；
第二电容，所述第二电容的一端连接到所述比较器的输入端子；和
选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述选择器选择所述采样保持电路的所述输出端子，并将所述输出端子连接到所述第二电容的另一端，并且在所述电平未超过所述阈值的情况下，所述选择器选择所述信号线并将所述信号线连接到所述另一端。
(4)根据(3)所述的信号处理电路，还包括：
锁存电路，当所述信号线的电平变为所述信号电平时，所述锁存电路保持所述比较结果并将所述比较结果供给到所述选择器，其中
当所述信号线的电平变为所述信号电平时的所述参照信号的电平是与所述阈值相对应的电平；和
所述选择器根据所述比较结果来切换所述第二电容的另一端的连接目的地。
(5)根据(3)或(4)所述的信号处理电路，其中
所述数字信号处理部包括：
偏移计算部，所述偏移计算部计算在所述采样保持电路中产生的偏移成分；
偏移保持部，所述偏移保持部保持所述偏移成分；和
校正处理部，所述校正处理部在所述乘法处理中去除所保持的所述偏移成分。
(6)根据(5)所述的信号处理电路，其中
所述数字信号处理部还包括：
统计处理部，所述统计处理部获得多个所述数字信号的统计量，和
所述偏移计算部根据所述统计量计算所述偏移成分。
(7)根据(1)或(2)所述的信号处理电路，还包括：
采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中
传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，和
所述衰减部包括：
第一选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第一选择器选择所述采样保持电路的所述输出端子，并且在所述电平未超过所述阈值的情况下，所述第一选择器选择所述信号线；
多个电容，所述多个电容并联连接到所述比较器的输入端子；和
第二选择器，所述第二选择器根据预定的设定值将所述多个电容中的一些连接到所述第一选择器的输出端子，并且将其余的连接到所述信号线。
(8)根据(1)或(2)所述的信号处理电路，还包括：
采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中
传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，和
所述衰减部包括：
第一电容，所述第一电容的一端连接到所述比较器的输入端子；
第二电容，所述第二电容的一端连接到所述比较器的所述输入端子；
第一电容侧选择器，所述第一电容侧选择器根据预定的选择信号，将所述信号线和所述输出端子中的一个连接到所述第一电容的另一端；和
第二电容侧选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第二电容侧选择器选择所述采样保持电路的所述输出端子并且将所述输出端子连接到所述第二电容的另一端，并且在所述电平未超过所述阈值的情况下，所述第二电容侧选择器选择所述信号线并将所述信号线连接到所述另一端。
(9)一种固态成像元件，所述固态成像元件包括：
正常像素，所述正常像素对入射光执行光电转换并生成模拟输入信号；
衰减部，在所述输入信号的电平超过预定阈值的情况下，所述衰减部使所述输入信号衰减，并输出所述输入信号作为输出信号；
比较器，所述比较器将所述输出信号与随时间的流逝变化的预定的参照信号进行比较，并输出比较结果；
计数器，所述计数器对计数值进行计数，直到所述比较结果反相为止，并输出表示所述计数值的数字信号；和
数字信号处理部，所述数字信号处理部对所述数字信号进行乘法处理。
(10)根据(9)所述的固态成像元件，还包括：
虚拟像素，所述虚拟像素将与预定的基准电压相对应的虚拟信号作为所述输入信号输入到所述衰减部；和
采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中
传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，和
所述衰减部包括：
第一电容，所述第一电容插入在所述信号线和所述比较器的输入端子之间；
第二电容，所述第二电容的一端连接到所述比较器的所述输入端子；和
第一选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第一选择器选择所述采样保持电路的所述输出端子，并将所述输出端子连接到所述第二电容的另一端，并且在所述信号电平未超过所述阈值的情况下，所述第一选择器选择所述信号线并将所述信号线连接到所述另一端，和
在输入所述虚拟信号的情况下，所述数字信号处理部根据所述数字信号计算在所述采样保持电路中产生的偏移成分。
(11)根据(9)所述的固态成像元件，还包括：
采样保持电路，所述采样保持电路保持预定的复位电平，并从输出端子输出所述预定的复位电平，其中
传输所述输入信号的信号线的电平变为所述复位电平和信号电平中的一个，和
所述衰减部包括：
第一电容，所述第一电容的一端连接到所述比较器的输入端子；
第二电容，所述第二电容的一端连接到所述比较器的所述输入端子；
第一电容侧选择器，所述第一电容侧选择器根据预定的选择信号，将所述信号线和所述输出端子中的一个连接到所述第一电容的另一端；和
第二电容侧选择器，在所述复位电平和所述信号电平之间的差分超过所述阈值的情况下，所述第二电容侧选择器选择所述采样保持电路的所述输出端子，并将所述输出端子连接到所述第二电容的另一端，并且在所述电平未超过所述阈值的情况下，所述第二电容侧选择器选择所述信号线并将所述信号线连接到所述另一端。
(12)根据(11)所述的固态成像元件，其中
在设定预定的正常模式的情况下，所述像素以作为高于预定值的电荷电压转换效率的高转换效率和作为低于所述预定值的电荷电压转换效率的低转换效率中的一个生成所述输入信号，并且在设定预定的双增益模式的情况下，以所述高转换效率和所述低转换效率这两者生成所述输入信号，和
在设定所述正常模式的情况下，所述第一电容侧选择器将所述信号线连接到所述第一电容的另一端，并且在设定所述双增益模式的情况下，在以所述低转换效率生成的所述复位电平的期间内，将所述输出端子连接到所述另一端，并且在所述期间外将所述信号线连接到所述另一端。
(13)一种信号处理电路的控制方法，所述方法包括：
电平控制步骤，在输入信号的电平超过预定阈值的情况下，使所述输入信号衰减，并输出所述输入信号作为输出信号；
比较步骤，将所述输出信号与随时间的流逝变化的预定的参照信号进行比较，并输出比较结果；
计数步骤，对所述计数值进行计数，直到所述比较结果反相为止，并输出表示所述计数值的数字信号；和
数字处理步骤，对所述数字信号进行乘法处理。
附图标记列表
100 成像装置
110 成像透镜
120 记录部
130 成像控制部
200 固态成像元件
211 垂直扫描电路
212 像素阵列部
213 时序控制电路
214 DAC
215 基准电压生成部
220 像素
221 光电二极管
222 传输晶体管
223 复位晶体管
224 浮动扩散层
225、241 放大晶体管
226、242 选择晶体管
227 转换效率控制晶体管
230 正常像素
240 虚拟像素
250 负荷MOS电路块
251 负荷MOS电路
260 列信号处理电路
261 数字信号处理部
262 校正处理部
263 偏移保持部
264 统计处理部
265 偏移计算部
300 ADC
310 采样保持电路
311～315、351、352 开关
321～325、327、353、361、362、365 电容
326 放大器
350 比较部
354 锁存电路
355 比较器
356 连接目的地设定值保持部
360 衰减部
363、364、380 选择器
370 计数器
381、382、391、392 N型晶体管
393 反相器
12031 成像部

Claims (9)

1.一种摄像装置，所述摄像装置包括：
像素，其构造为产生图像信号；
信号线，其连接至所述像素；
采样保持电路，其连接至所述信号线；
衰减单元，其连接至所述采样保持电路，并构造为使所述图像信号衰减并输出经衰减的图像信号；
电容，其构造为接收随着时间的流逝变化的参照信号；
比较装置，其构造为将所述经衰减的图像信号和所述参照信号进行比较，并输出比较结果；
第一开关，其连接在所述电容和所述比较装置之间，并构造为接收第一自动归零控制信号；
第二开关，其连接在所述衰减单元和所述比较装置之间，并构造为接收第二自动归零控制信号。
2.根据权利要求1所述的摄像装置，还包括：
数模转换器，其构造为生成所述参照信号。
3.根据权利要求1所述的摄像装置，其中
所述衰减单元包括选择器、第一电容和第二电容。
4.根据权利要求3所述的摄像装置，其中
所述信号线包括第一节点，所述第一节点连接至所述采样保持电路和所述第一电容。
5.根据权利要求4所述的摄像装置，其中
所述信号线包括第二节点，所述第二节点连接至所述选择器和所述第一电容。
6.根据权利要求1所述的摄像装置，其中
所述衰减单元构造为在所述图像信号的电平超过阈值的情况下使所述图像信号衰减。
7.根据权利要求1所述的摄像装置，还包括：
计数器，其构造为对计数值进行计数，直到所述比较结果反转，并输出表示所述计数值的数字信号。
8.根据权利要求7所述的摄像装置，还包括：
数字信号处理器，其构造为对所述数字信号执行乘法处理。
9.根据权利要求1所述的摄像装置，其中
所述采样保持电路构造为保持复位电平并输出所述复位电平。
CN202211370484.XA 2018-06-14 2019-03-20 摄像装置 Active CN115665570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211370484.XA CN115665570B (zh) 2018-06-14 2019-03-20 摄像装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2018113236 2018-06-14
JP2018-113236 2018-06-14
JP2018-146731 2018-08-03
JP2018146731 2018-08-03
CN201980034602.XA CN112204951B (zh) 2018-06-14 2019-03-20 信号处理电路、固态成像元件以及信号处理电路的控制方法
PCT/JP2019/011780 WO2019239670A1 (ja) 2018-06-14 2019-03-20 信号処理回路、固体撮像素子、および、信号処理回路の制御方法
CN202211370484.XA CN115665570B (zh) 2018-06-14 2019-03-20 摄像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980034602.XA Division CN112204951B (zh) 2018-06-14 2019-03-20 信号处理电路、固态成像元件以及信号处理电路的控制方法

Publications (2)

Publication Number Publication Date
CN115665570A true CN115665570A (zh) 2023-01-31
CN115665570B CN115665570B (zh) 2024-04-12

Family

ID=68842444

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201980034602.XA Active CN112204951B (zh) 2018-06-14 2019-03-20 信号处理电路、固态成像元件以及信号处理电路的控制方法
CN202410705664.1A Pending CN118574023A (zh) 2018-06-14 2019-03-20 信号处理电路、固态成像元件和信号处理电路的控制方法
CN202211370484.XA Active CN115665570B (zh) 2018-06-14 2019-03-20 摄像装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201980034602.XA Active CN112204951B (zh) 2018-06-14 2019-03-20 信号处理电路、固态成像元件以及信号处理电路的控制方法
CN202410705664.1A Pending CN118574023A (zh) 2018-06-14 2019-03-20 信号处理电路、固态成像元件和信号处理电路的控制方法

Country Status (6)

Country Link
US (1) US11223791B2 (zh)
EP (2) EP4387261A3 (zh)
KR (1) KR102695077B1 (zh)
CN (3) CN112204951B (zh)
TW (1) TWI809085B (zh)
WO (1) WO2019239670A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210107957A (ko) * 2020-02-24 2021-09-02 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 장치
KR20230004483A (ko) 2020-04-21 2023-01-06 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 및, 촬상 장치
JP2023015662A (ja) * 2021-07-20 2023-02-01 ルネサスエレクトロニクス株式会社 イメージセンサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786943A (ja) * 1993-09-13 1995-03-31 Matsushita Electric Ind Co Ltd 利得制御機能付ａｄ変換装置
CN1477860A (zh) * 2002-06-11 2004-02-25 ���ṫ˾ 固态图像获取设备及其控制方法
US20110134295A1 (en) * 2009-12-04 2011-06-09 Canon Kabushiki Kaisha Imaging apparatus and method for driving the same
JP2013141144A (ja) * 2012-01-05 2013-07-18 Sony Corp Ａ／ｄ変換回路、撮像素子、および電子機器
US20130229543A1 (en) * 2012-03-01 2013-09-05 Canon Kabushiki Kaisha Imaging apparatus, imaging system, and imaging apparatus driving method
US20140078360A1 (en) * 2012-09-19 2014-03-20 Aptina Imaging Corporation Imagers with improved analog-to-digital converters
CN103973994A (zh) * 2012-12-28 2014-08-06 佳能株式会社 光电转换装置、摄像系统和光电转换装置的驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4882652B2 (ja) 2006-10-06 2012-02-22 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5419661B2 (ja) * 2009-12-04 2014-02-19 キヤノン株式会社 撮像装置及びその駆動方法
JP2011223270A (ja) * 2010-04-08 2011-11-04 Toshiba Corp 固体撮像装置およびその制御動作
JP2015231096A (ja) * 2014-06-04 2015-12-21 ソニー株式会社 イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法
JP2018019269A (ja) * 2016-07-28 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 センサ、駆動方法、及び、電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786943A (ja) * 1993-09-13 1995-03-31 Matsushita Electric Ind Co Ltd 利得制御機能付ａｄ変換装置
CN1477860A (zh) * 2002-06-11 2004-02-25 ���ṫ˾ 固态图像获取设备及其控制方法
US20040080637A1 (en) * 2002-06-11 2004-04-29 Nobuo Nakamura Solid-state image pickup device and control method thereof
US20110134295A1 (en) * 2009-12-04 2011-06-09 Canon Kabushiki Kaisha Imaging apparatus and method for driving the same
JP2013141144A (ja) * 2012-01-05 2013-07-18 Sony Corp Ａ／ｄ変換回路、撮像素子、および電子機器
US20130229543A1 (en) * 2012-03-01 2013-09-05 Canon Kabushiki Kaisha Imaging apparatus, imaging system, and imaging apparatus driving method
US20140078360A1 (en) * 2012-09-19 2014-03-20 Aptina Imaging Corporation Imagers with improved analog-to-digital converters
CN103973994A (zh) * 2012-12-28 2014-08-06 佳能株式会社 光电转换装置、摄像系统和光电转换装置的驱动方法

Also Published As

Publication number Publication date
EP4387261A2 (en) 2024-06-19
US11223791B2 (en) 2022-01-11
EP3809694A4 (en) 2021-07-28
WO2019239670A1 (ja) 2019-12-19
EP3809694B1 (en) 2024-05-01
KR20210020004A (ko) 2021-02-23
CN115665570B (zh) 2024-04-12
KR102695077B1 (ko) 2024-08-16
TW202002614A (zh) 2020-01-01
CN118574023A (zh) 2024-08-30
US20210235034A1 (en) 2021-07-29
EP4387261A3 (en) 2024-08-14
EP3809694A1 (en) 2021-04-21
CN112204951A (zh) 2021-01-08
TWI809085B (zh) 2023-07-21
CN112204951B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
KR102598891B1 (ko) 고체 촬상 장치
US12047701B2 (en) Solid-state imaging element
WO2021090538A1 (ja) センシングデバイス、電子機器およびセンシングデバイスの制御方法
WO2019159499A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN115665570B (zh) 摄像装置
JP2022123205A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN117678239A (zh) 固态摄像元件
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023157489A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023276199A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
WO2023166854A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024116605A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023162471A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023063024A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023042415A1 (ja) 固体撮像素子、固体撮像素子の制御方法、および、電子装置
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN117837166A (zh) 固态成像元件、成像装置和固态成像元件的控制方法
CN118355670A (zh) 固态成像元件、成像装置和用于控制固态成像元件的方法
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant