CN117837166A - 固态成像元件、成像装置和固态成像元件的控制方法 - Google Patents

固态成像元件、成像装置和固态成像元件的控制方法 Download PDF

Info

Publication number
CN117837166A
CN117837166A CN202280057357.6A CN202280057357A CN117837166A CN 117837166 A CN117837166 A CN 117837166A CN 202280057357 A CN202280057357 A CN 202280057357A CN 117837166 A CN117837166 A CN 117837166A
Authority
CN
China
Prior art keywords
transistor
signal
voltage
level
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280057357.6A
Other languages
English (en)
Inventor
朝仓伦丰
坂田稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117837166A publication Critical patent/CN117837166A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明使得将要扩大动态范围的固态图像传感器中的像素更容易小型化。根据本发明，转换效率控制晶体管通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；前级放大晶体管放大以所述转换效率由电荷产生的电压并将放大的电压输出到前级节点；多个电容元件保持输出的电压；选择电路将所述多个电容元件中的任一个连接到后级节点；和后级电路经由所述后级节点读出所保持的电压并输出读出的电压。

Description

固态成像元件、成像装置和固态成像元件的控制方法
技术领域
本技术涉及一种固态成像元件。具体地，本技术涉及一种针对每列执行模数(AD)转换的固态成像元件、成像装置和固态成像元件的控制方法。
背景技术
已有一种传统使用的列ADC(模数转换器)方案，其中，在固态成像元件中，为了使像素小型化，在像素阵列部外部为每列配置ADC，并且以行为单位顺次读出像素信号。提出了一种使用该列ADC方式的固态成像元件，其通过打开和关闭浮动扩散层与附加电容之间的路径来在两个阶段之间切换电荷到电压的转换效率(例如，参照专利文献1)。在该固态成像元件中，在前级电路中顺次生成四个信号，使得在每个像素中的四个电容元件保持四个信号，并且后级电路针对每列经由四条垂直信号线输出四个信号。
引用文献列表
专利文献
[专利文献1]JP 2019-062400A
发明内容
[技术问题]
上述传统技术试图通过切换转换效率来扩大动态范围。然而，由于上述固态成像元件使得有必要针对每列布置四条垂直信号线，并且针对每条垂直信号线配置放大晶体管和选择晶体管，所以将要布置的垂直信号线的数量和晶体管的数量不希望地增加。因此，存在像素的小型化变得困难的问题。
本技术是鉴于这种情况而产生的，其目的是使具有扩大的动态范围的固态成像元件中的像素的小型化更容易。
[问题的解决方案]
本技术是为了解决上述问题而提出的，其第一方面是一种固态成像元件和其控制方法，所述固态成像元件包括转换效率控制晶体管，其通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；前级放大晶体管，其放大以所述转换效率由电荷产生的电压并输出到前级节点；多个电容元件，其保持输出的电压；选择电路，其将所述多个电容元件中的任一个连接到后级节点；和后级电路，其经由所述后级节点读出所保持的电压并输出。这带来了转换效率被切换并且像素的小型化变得更容易的效果。
此外，在第一方面中，所述电压可以处于第一复位电平、第一信号电平、第二复位电平和第二信号电平中的任一者，和所述多个电容元件包括保持第一复位电平的第一电容元件、保持第一信号电平的第二电容元件、保持第二复位电平的第三电容元件和保持第二信号电平的第四电容元件。这带来了在两个阶段之间切换转换效率的效果。
此外，在第一方面中，所述固态成像元件还可以包括光电转换元件；和排出晶体管，其排出从所述光电转换元件溢出的电荷，其中所述排出晶体管插入在所述转换效率控制晶体管和所述附加电容之间的连接节点与所述光电转换元件之间。这带来了抑制由于溢出而引起的浮动扩散层的电位变动的效果。
此外，在第一方面中，所述转换效率控制晶体管可以包括插入在所述附加电容和所述浮动扩散层之间的第一和第二转换效率控制晶体管，所述电压处于第一复位电平、第一信号电平、第二复位电平、第二信号电平、第三复位电平和第三信号电平中的任一者，和所述多个电容元件包括保持第一复位电平的第一电容元件、保持第一信号电平的第二电容元件、保持第二复位电平的第三电容元件、保持第二信号电平的第四电容元件、保持第三复位电平的第五电容元件和保持第三信号电平的第六电容元件。这带来了在三个阶段之间切换转换效率的效果。
此外，在第一方面中，所述固态成像元件还可以包括光电转换元件；和排出晶体管，其排出从所述光电转换元件溢出的电荷，其中所述排出晶体管插入在第一转换效率控制晶体管和所述附加电容之间的连接节点与所述光电转换元件之间。这带来了抑制由于溢出而引起的浮动扩散层的电位变动的效果。
此外，在第一方面中，所述固态成像元件还可以包括向所述前级放大晶体管供给预定的电流的电流源晶体管。这带来了前级放大晶体管被驱动的效果。
此外，在第一方面中，所述固态成像元件还可以包括第一开关，其打开和关闭所述前级节点与所述前级放大晶体管之间的路径；和第二开关，其打开和关闭所述前级节点与预定的接地端子之间的路径。这带来了降低噪声的效果。
此外，在第一方面中，所述固态成像元件还可以包括经由第一开关向所述前级放大晶体管供给预定的电流的电流源晶体管。这带来了在成像装置中前级放大晶体管被电流驱动的效果。
此外，在第一方面中，所述固态成像元件还可以包括光电转换元件；前级传输晶体管，其将电荷从所述光电转换元件传输到所述浮动扩散层；和第一复位晶体管，其初始化所述浮动扩散层，其中所述多个电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到所述选择电路。这带来了前级节点的稳定变得更快的效果。
此外，在第一方面中，所述固态成像元件还可以包括切换部，其调整将要供给到所述前级放大晶体管的源极的源极电压；和电流源晶体管，其连接到所述前级放大晶体管的漏极，其中所述电流源晶体管在曝光期间结束之后从导通状态转变为截止状态。这带来了在读出时前级源极跟随器被切换到截止状态的效果。
此外，在第一方面中，所述切换部可以在所述曝光期间内供给预定的电源电压作为所述源极电压，并且在所述曝光期间结束之后供给与所述电源电压不同的生成电压作为所述源极电压。这带来了前级源极跟随器的源极电压被调整的效果。
此外，在第一方面中，所述电源电压和所述生成电压之间的差可以与由第一复位晶体管的复位馈通引起的变动量及所述前级放大晶体管的栅极-源极电压之和大体一致。这带来了改善光响应不均匀性的效果。
此外，在第一方面中，在预定的曝光开始时机，所述前级传输晶体管可以将电荷传输到所述浮动扩散层，并且第一复位晶体管将所述光电转换元件连同所述浮动扩散层一起初始化，和在预定的曝光结束时机，所述前级传输晶体管将电荷传输到所述浮动扩散层。这带来了使得曝光时的电位和读出时的电位彼此匹配的效果。
此外，在第一方面中，所述固态成像元件还可以包括将连续的一对帧相加在一起的数字信号处理部，其中所述多个电容元件包括第一和第二电容元件，所述电压处于复位电平和信号电平中的任一者，和在所述一对帧中的一个帧的曝光期间内，所述选择电路使得第一和第二电容元件中的一者保持所述复位电平，此后使得第一和第二电容元件中的另一者保持所述信号电平，并且在所述一对帧中的另一个的曝光期间内，所述选择电路使得第一和第二电容元件中的该另一者保持所述复位电平，此后使得第一和第二电容元件中的该一者保持所述信号电平。这带来了改善光响应不均匀性的效果。
此外，在第一方面中，所述固态成像元件还可以包括模数转换器，其将所述输出电压转换为数字信号。这带来了生成数字的图像数据的效果。
此外，在第一方面中，所述模数转换器可以包括比较器，其将传送所述电压的垂直信号线的电平与预定的斜坡信号进行比较，并且输出比较结果，和计数器，其在直到所述比较结果被反转的期间内利用计数值进行计数，并且输出表示所述计数值的数字信号。这带来了以简单构成实现模数转换的效果。
此外，在第一方面中，所述比较器可以包括比较部，其将一对输入端子的各自电平进行比较并且输出比较结果，和输入侧选择器，其选择所述垂直信号线和具有预定的参照电压的节点中的任一个，并且将所选的一个连接到所述一对输入端子中的一个，其中所述斜坡信号被输入到所述一对输入端子中的一个。这带来了抑制黑点减小的效果。
此外，在第一方面中，所述固态成像元件还可以包括控制部，其基于所述比较结果来判断照度是否高于预定值，并且输出判断结果；CDS(相关双采样)处理部，其对所述数字信号执行相关双采样处理；和输出侧选择器，其基于所述判断结果输出已经执行了所述相关双采样处理的数字信号和具有预定值的数字信号中的任一个。这带来了抑制黑点减小的效果。
此外，在第一方面中，所述固态成像元件还可以包括短路晶体管，打开和关闭所述前级节点与所述后级电路的输出节点之间的路径，其中所述多个电容元件包括第一和第二电容元件。这带来了电容元件减少的效果。
此外，在第一方面中，所述固态成像元件还可以包括垂直扫描电路，其在紧接第一曝光期间结束之前初始化所述浮动扩散层、使得在将所述转换效率控制晶体管切换到打开状态的同时第一电容元件保持所述电压作为第一复位电平、使得在将所述转换效率控制晶体管切换到打开状态的同时在第一曝光期间结束时传输电荷且第二电容元件保持所述电压作为第一信号电平、并且使得在将所述转换效率控制晶体管切换到闭合状态的同时在第二曝光期间结束时传输电荷且使所述浮动扩散层保持所述电压作为第二信号电平。这带来了以双增益曝光所有像素的效果。
此外，在第一方面中，所述固态成像元件还可以包括模数转换器，其中所述垂直扫描电路在读出期间内将所述短路晶体管切换到闭合状态且使得第二信号电平被输出到所述模数转换器、使得在将所述短路晶体管切换到闭合状态的同时初始化所述浮动扩散层且所述电压作为第二复位电平被输出到所述模数转换器、并且使得在将所述短路晶体管切换到打开状态的同时第一复位电平和第一信号电平被顺次输出到所述模数转换器。这带来了以双增益读出像素信号的效果。
此外，本技术的第二方面是一种成像装置，包括：转换效率控制晶体管，其通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；前级放大晶体管，其放大以所述转换效率由电荷产生的电压并输出到前级节点；多个电容元件，其保持输出的电压；选择电路，其将所述多个电容元件中的任一个连接到后级节点；后级电路，其经由所述后级节点读出所保持的电压并输出；和信号处理电路，其处理具有所述电压的信号。这带来了在成像装置中转换效率被切换并且像素的小型化变得更容易的效果。
附图说明
图1是示出本技术第一实施方案中的成像装置的构成例的框图。
图2是示出本技术第一实施方案中的固态成像元件的构成例的框图。
图3是示出本技术第一实施方案中的像素的构成例的电路图。
图4是示出本技术第一实施方案中的列信号处理电路和负载MOS电路块的构成例的框图。
图5是示出本技术第一实施方案中的全局快门操作的示例的时序图。
图6是示出本技术第一实施方案中的读出操作的示例的时序图。
图7是示出本技术第一实施方案中的读出操作的另一示例的时序图。
图8是示出第一比较例中的像素的构成例的电路图。
图9是示出本技术第一实施方案中的读出复位电平时像素的状态和在初始化后级节点时像素的状态的示例的图。
图10是示出本技术第一实施方案中的读出信号电平时像素的状态的示例的图。
图11是示出本技术第一实施方案中的固态成像元件的操作的示例的流程图。
图12是示出本技术第一实施方案的第一变形例中的像素的构成例的电路图。
图13是示出本技术第一实施方案的第一变形例中的全局快门操作的示例的时序图。
图14是示出本技术第一实施方案的第一变形例中的读出操作的示例的时序图。
图15是示出本技术第一实施方案的第二变形例中的固态成像元件的层叠结构的示例的图。
图16是示出本技术第一实施方案的第二变形例中的像素的构成例的电路图。
图17是示出本技术第一实施方案的第三变形例中的固态成像元件的层叠结构的示例的图。
图18是示出本技术第二实施方案中的像素的构成例的电路图。
图19是示出本技术第二实施方案中的全局快门操作的示例的时序图。
图20是示出本技术第三实施方案中的像素的构成例的电路图。
图21是用于说明本技术第三实施方案中的复位馈通的图。
图22是用于说明本技术第三实施方案中的由复位馈通引起的电平的变动的图。
图23是示出本技术第三实施方案中的电压控制的示例的时序图。
图24是示出本技术第四实施方案中的奇数帧的全局快门操作的示例的时序图。
图25是示出本技术第四实施方案中的奇数帧的读出操作的示例的时序图。
图26是示出本技术第四实施方案中的偶数帧的全局快门操作的示例的时序图。
图27是示出本技术第四实施方案中的偶数帧的读出操作的示例的时序图。
图28是示出本技术第五实施方案中的列信号处理电路的构成例的电路图。
图29是示出本技术第五实施方案中的全局快门操作的示例的时序图。
图30是示出本技术第五实施方案中的读出操作的示例的时序图。
图31是示出本技术第六实施方案中的滚动快门操作的示例的时序图。
图32是示出本技术第七实施方案中的固态成像元件的构成例的框图。
图33是示出本技术第七实施方案中的伪像素、调节器和切换部的构成例的电路图。
图34是示出本技术第七实施方案中的伪像素和调节器的操作的示例的时序图。
图35是示出本技术第七实施方案中的有效像素的构成例的电路图。
图36是示出本技术第七实施方案中的全局快门操作的示例的时序图。
图37是示出本技术第七实施方案中的读出操作的示例的时序图。
图38是用于说明本技术第七实施方案中的效果的图。
图39是示出本技术第八实施方案中的像素的构成例的电路图。
图40是示出本技术第八实施方案中的全局快门操作的示例的时序图。
图41是示出本技术第八实施方案中的读出操作的示例的时序图。
图42是示出本技术第八实施方案的第一变形例中的像素的构成例的电路图。
图43是示出本技术第八实施方案的第二变形例中的像素的构成例的电路图。
图44是总结本技术实施方案中的前级放大晶体管的驱动方式的各自特征的图。
图45是示出本技术第九实施方案中的像素的构成例的电路图。
图46是示出本技术第九实施方案中的全局快门操作的示例的时序图。
图47是示出本技术第九实施方案中的读出操作的示例的时序图。
图48是示出本技术第十实施方案中的像素的构成例的电路图。
图49是示出本技术第十实施方案中的全局快门操作的示例的时序图。
图50是示出本技术第十实施方案中的读出操作的示例的时序图。
图51是示出本技术第十一实施方案中的像素的构成例的电路图。
图52是示出本技术第十一实施方案中的全局快门操作的示例的时序图。
图53是示出本技术第十一实施方案中的读出操作的示例的时序图。
图54是示出本技术第十二实施方案中的像素的构成例的电路图。
图55是示出本技术第十二实施方案中的全局快门操作的示例的时序图。
图56是示出本技术第十二实施方案中的读出操作的示例的时序图。
图57是示出本技术第十二实施方案的第一变形例中的像素的构成例的电路图。
图58是示出本技术第十二实施方案的第一变形例中的固态成像元件的操作的示例的时序图。
图59是示出第二比较例中的固态成像元件的操作的示例的时序图。
图60是示出本技术第十二实施方案的第二变形例中的像素的构成例的电路图。
图61是示出本技术第十二实施方案的第三变形例中的像素的构成例的电路图。
图62是示出本技术第十二实施方案的第四变形例中的像素的构成例的电路图。
图63是示出车辆控制系统的示意性构成例的框图。
图64是辅助说明车外信息检测单元和成像部的安装位置的示例的图。
具体实施方式
在下文中，将说明用于实施本技术的模式(在下文中称为实施方案)。将按以下顺序进行说明。
1.第一实施方案(使第一和第二电容元件保持像素信号的示例)
2.第二实施方案(添加排出晶体管并且使第一和第二电容元件保持像素信号的示例)
3.第三实施方案(使第一和第二电容元件保持像素信号并且控制复位电源电压的示例)
4.第四实施方案(使第一和第二电容元件保持像素信号并且针对每帧切换将被保持的电平的示例)
5.第五实施方案(使第一和第二电容元件保持像素信号并且抑制黑点现象的示例)
6.第六实施方案(使第一和第二电容元件保持像素信号并且执行滚动快门操作的示例)
7.第七实施方案(使第一和第二电容元件保持像素信号并且在读出时前级源极跟随器被切换到截止状态的示例)
8.第八实施方案(使多个电容元件保持具有切换的转换效率的像素信号的示例)
9.第九实施方案(添加排出晶体管并且使多个电容元件保持具有切换的转换效率的像素信号的示例)
10.第十实施方案(使多个电容元件保持具有在三个阶段之间切换的转换效率的像素信号的示例)
11.第十一实施方案(添加排出晶体管并且使多个电容元件保持具有在三个阶段之间切换的转换效率的像素信号的示例)
12.第十二实施方案(添加短路晶体管并且减少电容元件的示例)
13.移动体的应用例
<1.第一实施方案>
[成像装置的构成例]
图1是示出本技术第一实施方案中的成像装置100的构成例的框图。成像装置100是拍摄图像数据的装置，并且包括成像透镜110、固态成像元件200、记录部120和成像控制部130。假设成像装置100是数字相机或具有成像功能的电子设备(智能手机、个人电脑等)。
固态成像元件200被构造为在成像控制部130的控制下拍摄图像数据。固态成像元件200经由信号线209将图像数据供给到记录部120。
成像透镜110被构造为会聚光并将光引导到固态成像元件200。成像控制部130被构造为控制固态成像元件200以拍摄图像数据。例如，成像控制部130经由信号线139将包括垂直同步信号VSYNC的成像控制信号供给到固态成像元件200。记录部120被构造为记录图像数据。
这里，垂直同步信号VSYNC是指示成像时机的信号，并且预定频率(60赫兹等)的周期性信号被用作垂直同步信号VSYNC。
注意，尽管成像装置100记录图像数据，但是图像数据可以被发送到成像装置100的外部。在这种情况下，进一步设置用于发送图像数据的外部接口。可选择地，成像装置100可以进一步显示图像数据。在这种情况下，进一步设置显示部。
[固态成像元件的构成例]
图2是示出本技术第一实施方案中的固态成像元件200的构成例的框图。固态成像元件200包括垂直扫描电路211、像素阵列部220、时序控制电路212、数模转换器(DAC)213、负载MOS电路块250和列信号处理电路260。像素阵列部220具有以二维格子状排列的多个像素300。此外，固态成像元件200内的各个电路被设置在例如单个半导体芯片中。
在下文中，在水平方向上排列的像素300的集合被称为“行”，在垂直于行的方向上排列的像素300的集合被称为“列”。
时序控制电路212被构造为与来自成像控制部130的垂直同步信号VSYNC同步地控制垂直扫描电路211、DAC 213和列信号处理电路260中的每一个的操作时机。
DAC 213被构造为通过数模(DA)转换生成锯齿波状的斜坡信号。DAC 213将生成的斜坡信号供给到列信号处理电路260。
垂直扫描电路211被构造为顺次地选择和驱动行，并输出模拟像素信号。像素300被构造为对入射光进行光电转换以生成模拟像素信号。像素300经由负载MOS电路块250将像素信号供给到列信号处理电路260。
在负载MOS电路块250中，针对每列设置供给恒定电流的MOS晶体管。
列信号处理电路260被构造为针对每列对像素信号执行诸如AD转换处理和相关双采样(CDS)处理等信号处理。列信号处理电路260将包括处理后的信号的图像数据供给到记录部120。注意，列信号处理电路260是权利要求中记载的信号处理电路的示例。
[像素的构成例]
图3是示出本技术第一实施方案中的像素300的构成例的电路图。像素300包括前级电路310、电容元件321和322、选择电路330、后级复位晶体管341和后级电路350。
前级电路310包括光电转换元件311、传输晶体管312、FD(浮动扩散部)复位晶体管313、FD 314、前级放大晶体管315和电流源晶体管316。
光电转换元件311被构造为通过光电转换产生电荷。传输晶体管312被构造为根据来自垂直扫描电路211的传输信号trg将电荷从光电转换元件311传输到FD 314。
FD复位晶体管313被构造为根据来自垂直扫描电路211的FD复位信号rst从FD 314提取电荷并初始化FD 314。FD 314被构造为累积电荷并根据电荷量产生电压。前级放大晶体管315被构造为放大FD 314的电压的电平并将电压输出到前级节点320。注意，FD复位晶体管313是权利要求中记载的第一复位晶体管的示例。此外，前级放大晶体管315是权利要求中记载的第一放大晶体管的示例。
此外，FD复位晶体管313和前级放大晶体管315的源极连接到电源电压VDD。电流源晶体管316连接到前级放大晶体管315的漏极。在垂直扫描电路211的控制下，电流源晶体管316供给电流id1。
电容元件321和322的各自的一端共同连接到前级节点320，并且电容元件321和322的各自的另一端连接到选择电路330。注意，电容元件321和322是权利要求中记载的第一和第二电容元件的示例。
选择电路330包括选择晶体管331和选择晶体管332。选择晶体管331被构造为根据来自垂直扫描电路211的选择信号Φr来打开和关闭电容元件321与后级节点340之间的路径。选择晶体管332被构造为根据来自垂直扫描电路211的选择信号Φs来打开和关闭电容元件322与后级节点340之间的路径。
后级复位晶体管341被构造为根据来自垂直扫描电路211的后级复位信号rstb将后级节点340的电平初始化为预定电位Vreg。电位Vreg被设定为与电源电位VDD不同的电位(例如，低于VDD的电位)。
后级电路350包括后级放大晶体管351和后级选择晶体管352。后级放大晶体管351被构造为放大后级节点340的电平。后级选择晶体管352被构造为根据来自垂直扫描电路211的后级选择信号selb，将由后级放大晶体管351放大的电平的信号作为像素信号输出到垂直信号线309。
注意，例如，nMOS(n沟道金属氧化物半导体)晶体管被用作像素300内的各种类型的晶体管(传输晶体管312等)。
在曝光开始时，垂直扫描电路211向所有像素供给高电平的FD复位信号rst和传输信号trg。结果，光电转换元件311被初始化。在下文中，这种控制被称为“PD复位”
此外，紧接在曝光结束之前，垂直扫描电路211在针对所有像素将后级复位信号rstb和选择信号Φr切换到高电平的同时在脉冲期间内供给高电平的FD复位信号rst。结果，FD 314被初始化，并且与此时的FD 314的电平相对应的电平被保持在电容元件321中。这种控制在下文中被称为“FD复位”。
在FD复位时的FD 314的电平和与FD复位时的FD 314的电平相对应的电平(电容元件321的保持电平和垂直信号线309的电平)在下文中统称为“P相”或“复位电平”。
在曝光结束时，垂直扫描电路211在针对所有像素将后级复位信号rstb和选择信号Φs切换到高电平的同时在脉冲期间内供给高电平的传输信号trg。结果，根据曝光量的信号电荷被传输到FD 314，并且根据此时的FD 314的电平的电平被保持在电容元件322中。
在信号电荷传输时的FD 314的电平和与信号电荷传输时的FD 314的电平相对应的电平(电容元件322的保持电平和垂直信号线309的电平)在下文中统称为“D相”或“信号电平”。
如上所述，对所有像素同时开始和结束曝光的曝光控制被称为全局快门方式。通过这种曝光控制，所有像素中的每一个的前级电路310顺次生成复位电平和信号电平。复位电平被保持在电容元件321中，并且信号电平被保持在电容元件322中。
在曝光结束之后，垂直扫描电路211顺次选择行，并且使所选行的复位电平和信号电平被顺次输出。当将要使复位电平被输出时，垂直扫描电路211在将所选行的FD复位信号rst和后级选择信号selb切换到高电平的同时在预定期间内供给高电平的选择信号Φr。结果，电容元件321被连接到后级节点340，并且读出复位电平。
在读出复位电平之后，垂直扫描电路211在将所选行的FD复位信号rst和后级选择信号selb保持在高电平的同时在脉冲期间内供给高电平的后级复位信号rstb。结果，后级节点340的电平被初始化。此时，选择晶体管331和选择晶体管332都处于打开状态，并且电容元件321和322从后级节点340断开。
在后级节点340的初始化之后，垂直扫描电路211在将所选行的FD复位信号rst和后级选择信号selb保持在高电平的同时在预定期间内供给高电平的选择信号Φs。结果，电容元件322被连接到后级节点340，并且读出信号电平。
通过上述的读出控制，所选行的选择电路330顺次执行将电容元件321连接到后级节点340的控制、将电容元件321和322从后级节点340断开连接的控制、以及将电容元件322连接到后级节点340的控制。此外，当电容元件321和322从后级节点340断开时，所选行的后级复位晶体管341初始化后级节点340的电平。此外，所选行的后级电路350经由后级节点340从电容元件321和322顺次读出复位电平和信号电平，并且将其输出到垂直信号线309。
[列信号处理电路的构成例]
图4是示出本技术第一实施方案中的负载MOS电路块250和列信号处理电路260的构成例的框图。
在负载MOS电路块250中，垂直信号线309针对每列配线。假设列数为I(I是整数)，则I条垂直信号线309被配线。此外，供给恒定电流id2的负载MOS晶体管251连接到各个垂直信号线309。
在列信号处理电路260中，配置有多个ADC 261和数字信号处理部262。ADC 261针对每列配置。假设列数为I，则配置I个ADC 261。
ADC 261被构造为通过使用来自DAC 213的斜坡信号Rmp将来自对应列的模拟像素信号转换为数字信号。ADC 261将数字信号供给到数字信号处理部262。例如，包括比较器和计数器的单斜率型ADC被配置为ADC 261。
数字信号处理部262被构造为针对每列的各数字信号执行诸如CDS处理等预定的信号处理。数字信号处理部262将包括处理后的数字信号的图像数据供给到记录部120。
[固态成像元件的操作的示例]
图5是示出本技术第一实施方案中的全局快门操作的示例的时序图。在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1的期间，垂直扫描电路211向所有行(即，所有像素)供给高电平的FD复位信号rst和传输信号trg。结果，所有像素都被PD复位，并且在所有行中同时开始曝光。
这里，图中的rst_[n]和trg_[n]表示到在N行之中的第n行的像素的信号。N是表示所有行的数量的整数，n是从1～N的整数。
然后，在紧接曝光期间结束之前的时机T2，垂直扫描电路211在将所有像素的后级复位信号rstb和选择信号Φr切换到高电平的同时在脉冲期间内供给高电平的FD复位信号rst。结果，所有像素都被FD复位，并且复位电平被采样保持。这里，图中的rstb_[n]和Φr_[n]表示到第n行的像素的信号。
在时机T2之后的时机T3，垂直扫描电路211将选择信号Φr切换回低电平。
在曝光结束的时机T4，垂直扫描电路211在针对所有像素将后级复位信号rstb和选择信号Φs切换到高电平的同时在脉冲期间内供给高电平的传输信号trg。结果，信号电平被采样保持。此外，前级节点320的电平从复位电平(VDD-Vsig)降低到信号电平(VDD-Vgs-Vsig)。这里，VDD是电源电压，Vsig是通过CDS处理获得的净信号电平。Vgs是前级放大晶体管315的栅极-源极电压。此外，图中的Φs_[n]表示到第n行的像素的信号。
在时机T4之后的时机T5，垂直扫描电路211将选择信号Φs切换回低电平。
此外，垂直扫描电路211控制所有行(所有像素)的电流源晶体管316以供给电流id1。这里，图中的id1_[n]表示第n行的像素的电流。由于当电流id变为大电流时IR下降增加，因此电流id1需要在数个纳安培(nA)到数十个纳安培(nA)的数量级。另一方面，所有列中的负载MOS晶体管251都处于截止状态，并且电流id2示被供给到垂直信号线309。
图6是示出本技术第一实施方案中的读出操作的示例的时序图。在从时机T10到时机T17的第n行的读出期间中，垂直扫描电路211将第n行的FD复位信号rst和后级选择信号selb切换到高电平。此外，在读出期间中，所有行的后级复位信号rstb被控制为低电平。这里，图中的selb_[n]表示到第n行的像素的信号。
在从紧接时机T10之后的时机T11到时机T13的期间内，垂直扫描电路211将高电平的选择信号Φr供给到第n行。后级节点340的电位变为复位电平Vrst。
在从时机T11之后的时机T12到时机T13的期间内，DAC 213逐渐升高斜坡信号Rmp。ADC 261将斜坡信号Rmp与垂直信号线309的电平Vrst’进行比较，并用计数值进行计数，直到比较结果被反转。结果，P相电平(复位电平)被读出。
在从紧接时机T13之后的时机T14起的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行。结果，当在后级节点340中存在寄生电容时，可以消除保持在该寄生电容中的先前信号的历史。
在从紧接后级节点340初始化之后的时机T15到时机T17的期间内，垂直扫描电路211将高电平的选择信号Φs供给到第n行。后级节点340的电位变为信号电平Vsig。尽管在曝光时信号电平低于复位电平，但是在读出时由于后级节点340被用作基准节点，所以信号电平高于复位电平。复位电平Vrst和信号电平Vsig之间的差分对应于FD的复位噪声或偏移噪声已经从其去除的净信号电平。
在从时机T15之后的时机T16到时机T17的期间内，DAC 213逐渐升高斜坡信号Rmp。ADC 261将斜坡信号Rmp与垂直信号线309的电平Vrst’进行比较，并用计数值进行计数，直到比较结果被反转。结果，D相电平(信号电平)被读出。
此外，在从时机T10到时机T17的期间内，垂直扫描电路211控制作为读出对象的第n行的电流源晶体管316，以供给电流id1。此外，时序控制电路212控制所有列的负载MOS晶体管251，以在所有行的读出期间中供给电流id2。
注意，尽管固态成像元件200在复位电平之后读出信号电平，但是读出的顺序不限于该顺序。如图7所示，固态成像元件200还可以在信号电平之后读出复位电平。在这种情况下，如图所示，垂直扫描电路211在高电平的选择信号Φs之后供给高电平的选择信号Φr。此外，在这种情况下，需要反转斜坡信号的斜率的倾斜。
图8是示出第一比较例中的像素的构成例的电路图。在第一比较例中，未设置选择电路330，并且在前级节点320和前级电路之间插入传输晶体管。此外，插入电容C1和C2来代替电容元件321和322。电容C1插入在前级节点320和接地端子之间，电容C2插入在前级节点320和后级节点340之间。
第一比较例中的像素的曝光控制和读出控制例如记载在非专利文献1的图5.5.2中。在第一比较例中，假设电容C1和C2中的每一个的电容值是C，则曝光和读出时的kTC噪声的电平Vn由下式表示。
Vn ＝ (3*kT/C)1/2 ... 式1
在上式中，k是玻尔兹曼常数，单位例如是焦耳/开尔文(J/k)。T是绝对温度，单位例如是开尔文(K)。此外，Vn的单位例如是伏特(V)，C的单位例如是法拉(F)。
图9是示出本技术第一实施方案中的读出复位电平时和初始化后级节点时像素的状态的示例的图。图中的“a”表示读出复位电平时的像素300的状态，图中的“b”表示初始化后级节点340时的像素300的状态。此外，在图中，为了便于说明，选择晶体管331、选择晶体管332和后级复位晶体管341由开关的图形符号表示。
如图中的“a”所示，垂直扫描电路211将选择晶体管331切换到闭合状态，并将选择晶体管332和后级复位晶体管341切换到打开状态。因此，经由后级电路350读出像素的复位电平。
在读出复位电平之后，如图中的“b”所示，垂直扫描电路211将选择晶体管331和选择晶体管332切换到打开状态，并将后级复位晶体管341切换到闭合状态。因此，电容元件321和322从后级节点340断开，并且后级节点340的电平被初始化。
假设在如上所述的后级节点340从电容元件321和322断开的状态下，后级节点340的寄生电容Cp的电容值与电容元件321和322相比非常小。例如，假设寄生电容Cp是数个毫微微法(fF)，则电容元件321和322为数十个毫微微法的数量级。
图10是示出本技术第一实施方案中的在读出信号电平时像素300的状态的示例的图。
在后级节点340的初始化之后，垂直扫描电路211将选择晶体管332切换到闭合状态，并将选择晶体管331和后级复位晶体管341切换到打开状态。结果，经由后级电路350读出信号电平。
这里，考虑像素300的曝光时的kTC噪声。在曝光时，kTC噪声发生在紧接曝光结束之前的复位电平的采样和信号电平的采样中的每一个中。假设电容元件321和322中的每一个的电容值是C，则曝光时的kTC噪声的电平Vn由下式表示。
Vn ＝ (2*kT/C)1/2 ... 式2
此外，如图9和图10所示，由于在读出时后级复位晶体管341被驱动，所以此时会发生kTC噪声。然而，电容元件321和322在后级复位晶体管341的驱动时断开，并且此时的寄生电容Cp小。因此，与曝光时的kTC噪声相比，可以忽略读出时的kTC噪声。因此，曝光和读出时的kTC噪声由式2表示。
根据式1和式2，在读出时电容器断开的像素的kTC噪声小于在读出时不能断开电容的第一比较例中的kTC噪声。因此，可以提高图像数据的图像质量。
图11是示出本技术第二实施方案中的固态成像元件200的操作的示例的流程图。例如，在执行用于拍摄图像数据的预定应用的情况下开始操作。
垂直扫描电路211对所有像素进行曝光(步骤S901)。然后，垂直扫描电路211选择将要读出的行(步骤S902)。列信号处理电路260执行所选行的复位电平的读出(步骤S903)，然后执行信号电平的读出(步S904)。
固态成像元件200判断是否已经完成了所有行的读出(步骤S905)。在尚未完成所有行的读出的情况下(步骤S905：否)，固态成像元件200重复执行步骤S902及以后的步骤。另一方面，在已经完成所有行的读出的情况下(步骤S905：是)，固态成像元件200执行CDS处理等，并结束用于成像的操作。在连续拍摄多个图像数据的情况下，与垂直同步信号同步地重复执行步骤S901～S905。
以这种方式，在本技术的第一实施方案中，当选择电路330将电容元件321和322从后级节点340断开时，后级复位晶体管341初始化后级节点340。由于电容元件321和322被断开，所以由于电容元件321和322的驱动而引起的复位噪声的电平变为根据小于它们的电容的寄生电容的电平。由于这种噪声降低，可以提高图像数据的图像质量。
[第一变形例]
尽管在上述第一实施方案中在前级电路310保持连接到前级节点320的同时读出信号，但是利用这种构成不可能在读出时阻断来自前级节点320的噪声。第一实施方案的第一变形例中的像素300与第一实施方案的不同之处在于，晶体管插入在前级电路310和前级节点320之间。
图12是示出本技术第一实施方案的第一变形例中的像素300的构成例的电路图。第一实施方案的第一变形例中的像素300与第一实施方案的不同之处在于，每个像素300还包括前级复位晶体管323和前级选择晶体管324。此外，假设第一实施方案的第一变形例中的前级电路310和后级电路350的电源电压是VDD1。
前级复位晶体管323被构造为通过使用电源电压VDD2来初始化前级节点320的电平。希望将电源电压VDD2设定为满足下式的值。
VDD2 ＝ VDD1-Vgs ... 式3
在上式中，Vgs是前级放大晶体管315的栅极-源极电压。
通过将电源电压VDD2设定为满足式3的值，可以减少在黑暗环境的情况下前级节点320和后级节点340之间的电位变动。结果，可以改善光响应不均匀性(PRNU)。
前级选择晶体管324被构造为根据来自垂直扫描电路211的前级选择信号sel来打开和关闭前级电路310与前级节点320之间的路径。
图13是示出本技术第一实施方案的第一变形例中的全局快门操作的示例的时序图。第一实施方案的第一变形例中的时序图与第一实施方案的不同之处在于，垂直扫描电路211进一步供给前级复位信号rsta和前级选择信号sel。在图中，rsta_[n]和sel_[n]表示到第n行的像素的信号。
在从紧接曝光结束之前的时机T2到时机T5内，垂直扫描电路211向所有像素供给高电平的前级选择信号sel。前级复位信号rsta被控制为低电平。
图14是示出本技术第一实施方案的第一变形例中的读出操作的示例的时序图。在各行的读出时，前级选择信号sel被控制为低电平。通过该控制，前级选择晶体管324转变为打开状态，并且前级节点320从前级电路310断开。结果，在读出时，可以阻断来自前级节点320的噪声。
此外，在从时机T10到时机T17的第n行的读出期间内，垂直扫描电路211向第n行供给高电平的前级复位信号rsta。
此外，在读出时，垂直扫描电路211控制所有像素的电流源晶体管316以停止电流id1的供给。如同在第一实施方案中那样供给电流id2。以这种方式，与第一实施方案相比，简化了对电流id1的控制。
如上所述，根据本技术第一实施方案的第一变形例，由于在读出时前级选择晶体管324转变为打开状态并且前级电路310从前级节点320断开，因此可以阻断来自前级电路310的噪声。
[第二变形例]
尽管在上述第一实施方案中固态成像元件200内的电路被设置在单个半导体芯片中，但是利用这种构成，在像素被小型化时，存在元件不能容纳在半导体芯片内的可能性。第一实施方案的第二变形例的固态成像元件200与第一实施方案的不同之处在于，固态成像元件200内的电路分散地配置在两个半导体芯片中。
图15是示出本技术第一实施方案的第二变形例中的固态成像元件200的层叠结构的示例的图。第一实施方案的第二变形例的固态成像元件200包括下侧像素芯片202和层叠在下侧像素芯片202上的上侧像素芯片201。这些芯片通过例如Cu-Cu接合进行电气连接。注意，除了Cu-Cu接合之外，它们还可以通过过孔或凸块进行连接。
上侧像素阵列部221配置在上侧像素芯片201中。下侧像素阵列部222和列信号处理电路260配置在下侧像素芯片202中。像素阵列部220内的每个像素的一部分配置在上侧像素阵列部221中，其余配置在下侧像素阵列部222中。
此外，在下侧像素芯片202中，还配置有垂直扫描电路211、时序控制电路212、DAC213和负载MOS电路块250。在附图中省略了这些电路。
此外，上侧像素芯片201例如通过像素专用的工艺制造，下侧像素芯片202例如通过互补MOS(CMOS)工艺制造。
图16是示出本技术第一实施方案的第二变形例中的像素300的构成例的电路图。在像素300中，前级电路310配置在上侧像素芯片201中，并且其他电路和元件(电容元件321和322等)配置在下侧像素芯片202中。注意，电流源晶体管316也可以进一步配置在下侧像素芯片202中。如图所示，通过将像素300内的元件分散地配置在层叠的上侧像素芯片201和下侧像素芯片202中，可以减小像素面积，并且有利于像素小型化。
如上所述，根据本技术第一实施方案的第二变形例，由于像素300内的电路和元件分散地配置在两个半导体芯片中，因此有利于像素小型化。
[第三变形例]
在上述第一实施方案的第二变形例中，像素300的一部分和周边电路(列信号处理电路260等)设置在下侧的下侧像素芯片202中。然而，利用这种构成，下侧像素芯片202侧的电路和元件的配置面积比上侧像素芯片201的配置面积大了周边电路的量，并且存在着在上侧像素芯片201中产生没有电路和元件的浪费空间的可能性。第一实施方案的第三变形例的固态成像元件200与第一实施方案的第二变形例的不同之处在于，固态成像元件200内的电路分散地配置在三个半导体芯片中。
图17是示出本技术第一实施方案的第三变形例中的固态成像元件200的层叠结构的示例的图。第一实施方案的第三变形例的固态成像元件200包括上侧像素芯片201、下侧像素芯片202和电路芯片203。这些芯片是层叠的，并且通过例如Cu-Cu接合进行电气连接。注意，除了Cu-Cu接合之外，它们还可以通过过孔或凸块进行连接。
上侧像素阵列部221配置在上侧像素芯片201中。下侧像素阵列部222配置在下侧像素芯片202中。像素阵列部220内的每个像素的一部分配置在上侧像素阵列部221中，其余配置在下侧像素阵列部222中。
此外，在电路芯片203中，配置有列信号处理电路260、垂直扫描电路211、时序控制电路212、DAC 213和负载MOS电路块250。在图中省略了除了列信号处理电路260以外的电路。
通过采用如图所示的三层构成，与两层构成相比，可以减少浪费的空间并进一步使像素小型化。此外，第二层的下侧像素芯片202可以通过用于电容器和开关的专用工艺来制造。
如上所述，在本技术第一实施方案的第三变形例中，由于固态成像元件200内的电路分散地配置在三个半导体芯片中，因此与电路被分散地配置在两个半导体芯片中的情况相比，像素可以进一步小型化。
<2.第二实施方案>
尽管在上述第一实施方案中在曝光期间内采样保持复位电平，但是利用这种构成不可能使曝光期间短于复位电平的采样保持期间。第二实施方案中的固态成像元件200与第一实施方案的不同之处在于，通过添加晶体管以从光电转换元件排出电荷，使得曝光期间更短。
图18是示出本技术第二实施方案中的像素300的构成例的电路图。第二实施方案中的像素300与第一实施方案的不同之处在于，每个像素300还包括在前级电路310内的排出晶体管317。
排出晶体管317被构造为用作根据来自垂直扫描电路211的排出信号ofg从光电转换元件311排出电荷的溢出漏极。例如，使用nMOS晶体管作为排出晶体管317。
如同第一实施方案中那样在没有设置排出晶体管317的构成的情况下，在所有像素中，当电荷从光电转换元件311传输到FD 314时，可能发生高光溢出。然后，在FD复位时，FD 314和前级节点320的电位下降。跟随着这些电位下降，电容元件321和322的充放电电流持续产生，并且电源和接地的IR下降从不发生高光溢出的稳定状态改变，这是不希望的。
另一方面，在所有像素的信号电平的采样保持时，光电转换元件311内的电荷在信号电荷传输之后变为空；因此不再发生高光溢出并且电源和接地的IR下降变为不发生高光泄漏的稳定状态。由于复位电平和信号电平的采样保持时的IR下降之间的差异，产生条带噪声。
针对于此，在设置有排出晶体管317的第二实施方案中，光电转换元件311的电荷向溢出漏极侧排出。因此，在复位电平和信号电平的采样保持时的IR下降变得大致相同，并且可以抑制条带噪声。
图19是示出本技术第二实施方案中的全局快门操作的示例的时序图。在曝光开始的时机之前的时机T0，垂直扫描电路211在将所有像素的排出信号ofg切换到高电平的同时在脉冲期间内向所有像素供给高电平的FD复位信号rst。结果，对所有像素执行PD复位和FD复位。此外，复位电平被采样保持。这里，图中的ofg_[n]表示到在N行之中的第n行的像素的信号。
然后，在曝光开始的时机T1，垂直扫描电路211将所有像素的排出信号ofg切换回低电平。然后，在从曝光结束前的时机T2到曝光结束时的T3的期间内，垂直扫描电路211向所有像素供给高电平的传输信号trg。结果，信号电平被采样保持。
如同第一实施方案中那样在没有设置排出晶体管317的构成中，传输晶体管312和FD复位晶体管313这二者都必须在曝光开始时(即，在PD复位时)切换到导通状态。在该控制中，FD 314也必须在PD复位时同时复位。因此，有必要在曝光期间内再次执行FD复位并采样保持复位电平，并且不能使曝光期间短于复位电平的采样保持期间。在所有像素的复位电平被采样保持时，需要一定的等待时间，直到电压和电流变得稳定，例如，需要几微秒(μs)到几十微秒(μs)的采样保持期间。
与此相对，在设置排出晶体管317的第二实施方案中，可以分别执行PD复位和FD复位。因此，如图所示，可以在PD复位的解除(曝光开始)之前执行FD复位并且采样保持复位电平。结果，可以使曝光期间短于复位电平的采样保持期间。
注意，第一实施方案的第一至第三变形例也可以适用于第二实施方案。
如上所述，由于根据本技术的第二实施方案设置了从光电转换元件311排出电荷的排出晶体管317，因此可以在曝光开始之前执行FD复位并且采样保持复位电平。结果，可以使曝光期间短于复位电平的采样保持期间。
<3.第三实施方案>
尽管在上述第一实施方案中通过使用电源电压VDD来初始化FD 314，但是利用这种构成存在由于电容元件321和322的变化或由于寄生电容而导致光响应不均匀性(PRNU)恶化的风险。第三实施方案中的固态成像元件200与第一实施方案的不同之处在于，通过在读出时降低FD复位晶体管313的电源来改善PRNU。
图20是示出本技术第三实施方案中的像素300的构成例的电路图。第三实施方案中的像素300与第一实施方案的不同之处在于，FD复位晶体管313的电源与每个像素300的电源电压VDD分离。
第三实施方案中的FD复位晶体管313的漏极连接到复位电源电压VRST。例如，复位电源电压VRST由时序控制电路212控制。
这里，参照图21和图22，考虑第一实施方案中的像素300中的PRNU的恶化。在第一实施方案中，如图21所示，在紧接曝光开始之前的时机T0，FD 314的电位由于FD复位晶体管313的复位馈通而下降。假设该变动量是Vft。
由于在第一实施方案中FD复位晶体管313的电源电压是VDD，所以在时机T0，FD314的电位从VDD变动到VDD-Vft。此外，在曝光时前级节点320的电位变为VDD-Vft-Vsig。
此外，在第一实施方案中，如图22所示，FD复位晶体管313在读出时转变为导通状态，并且FD 314被固定到电源电压VDD。由于FD 314的变动量Vft，在读出时前级节点320和后级节点340的电位偏移高约Vft。注意，由于电容元件321和322的电容值的变动或由于寄生电容，偏移的电压量针对每个像素变化，并且这成为PRNU恶化的根本原因。
例如，在前级节点320的偏移量为Vft的情况下，后级节点340的偏移量由下式表示。
{(Cs+δCs)/(Cs+δCs+Cp)}*Vft...式4
在上式中，Cs是电容元件322在信号电平侧的电容值，并且δCs是Cs的变化。Cp是后级节点340的寄生电容的电容值。
式4可以近似于下式。
{1-(δCs/Cs)*(Cp/Cs)}*Vft...式5
根据式5，后级节点340的变化可以由下式表示。
{(δCs/Cs)*(Cp/Cs)}*Vft...式6
假设(δCs/Cs)为10-2，(Cp/Cs)为10-1，Vft为400毫伏(mV)，则根据式6，PRNU为400μVrms，并且具有相对较大的值。
特别地，当将要降低输入换算的电容的采样保持时的kTC噪声时，需要增大FD 314的电荷电压转换效率。必须减小FD 314的电容以增大电荷电压转换效率，但是变动量Vft随着FD 314的容量的减小而增大，并且可以是数百毫伏(mV)。在这种情况下，根据式6，PRNU的影响可能太大而不能忽略。
图23是示出本技术第三实施方案中的电压控制的示例的时序图。
在时机T9及以后的以行为单位的读出期间中，时序控制电路212控制复位电源电压VRST，使得其具有与曝光期间中的值不同的值。
例如，在曝光期间中，时序控制电路212将复位电源电压VRST切换到与电源电压VDD相同的值。另一方面，在读出期间中，时序控制电路212将复位电源电压VRST降低到VDD-Vft。即，在读出期间中，时序控制电路212将复位电源电压VRST降低与由复位馈通引起的变动量Vft大体一致的量。通过该控制，可以在曝光时和在读出时使FD 314的复位电平彼此匹配。
通过复位电源电压VRST的控制，如图所示，可以减少FD 314和前级节点320的电压变动量。这可以抑制由电容元件321和322的变化以及寄生电容引起的PRNU的恶化。
注意，第一实施方案的第一至第三变形例或第二实施方案也可以适用于第三实施方案。
如上所述，根据本技术的第三实施方案，由于在读出时时序控制电路212将复位电源电压VRST降低由复位馈通引起的变动量Vft，因此可以使在曝光时和在读出时的复位电平彼此匹配。结果，可以抑制光响应不均匀性(PRNU)的恶化。
<4.第四实施方案>
尽管在上述第一实施方案中，针对每帧在复位电平之后读出信号电平，但是利用这种构成存在由于电容元件321和322的变化或寄生电容而导致光响应不均匀性(PRNU)恶化的风险。第四实施方案中的固态成像元件200与第一实施方案的不同之处在于，通过针对每帧彼此切换将要保持在电容元件321中的电平和将要保持在电容元件322中的电平来改善PRNU。
第四实施方案中的固态成像元件200与垂直同步信号同步地连续拍摄多个帧的图像。奇数位置的帧被称为“奇数帧”，偶数位置的帧被称为“偶数帧”。
图24是示出第四实施方案中的奇数帧的全局快门操作的示例的时序图。在奇数帧的曝光期间内，通过在选择信号Φr之后将选择信号Φs切换到高电平，固态成像元件200内的前级电路310使电容元件321保持复位电平，并且接下来使电容元件322保持信号电平。
图25是示出本技术第四实施方案中的奇数帧的读出操作的示例的时序图。在奇数帧的读出期间内，通过在选择信号Φr之后将选择信号Φs切换到高电平，固态成像元件200内的后级电路350读出复位电平之后的信号电平。
图26是示出第四实施方案中的偶数帧的全局快门操作的示例的时序图。在偶数帧的曝光期间内，通过在选择信号Φs之后将选择信号Φr切换到高电平，固态成像元件200内的前级电路310使电容元件322保持复位电平，并且接下来使电容元件321保持信号电平。
图27是示出本技术第四实施方案中的偶数帧的读出操作的示例的时序图。在偶数帧的读出期间内，通过在选择信号Φs之后将选择信号Φr切换到高电平，固态成像元件200内的后级电路350读出复位电平之后的信号电平。
如图24和图26所示，对于偶数帧和奇数帧，在电容元件321和322中保持相反的电平。结果，对于偶数帧和奇数帧，PRNU的极性也变得相反。后级列信号处理电路260确定奇数帧和偶数帧的算术平均值。结果，具有相反极性的PRNU可以相互抵消。
这种控制对于视频的成像或帧的相加是有效的控制。此外，这不需要向像素300添加元件，并且可以仅通过改变驱动方式来实现。
注意，第一实施方案的第一至第三变形例或第二或第三实施方案也可以适用于第四实施方案。
如上所述，在本技术的第四实施方案中，由于对于奇数帧和偶数帧，将要保持在电容元件321中的电平和将要保持在电容元件322中的电平是相反的，因此可以使得PRNU的极性对于奇数帧或偶数帧是相反的。通过列信号处理电路260将这些奇数帧和偶数帧相加，可以抑制PRNU的恶化。
<5.第五实施方案>
在上述第一实施方案中，列信号处理电路260确定每列的复位电平和信号电平之间的差。然而，利用这种构成存在当具有非常高照度的光进入像素时电荷从光电转换元件311溢出的风险，这不希望地导致亮度降低并且发生变黑的黑点现象。第五实施方案中的固态成像元件200与第一实施方案的不同之处在于，针对每个像素判断是否已经发生了黑点现象。
图28是示出本技术第五实施方案中的列信号处理电路260的构成例的电路图。在第五实施方案中，多个ADC 270和数字信号处理部290配置在列信号处理电路260中。此外，多个CDS处理部291和多个选择器292配置在数字信号处理部290中。针对每列设置ADC 270、CDS处理部291和选择器292。
此外，每个ADC 270包括比较器280和计数器271。比较器280被构造为比较垂直信号线309的电平和来自DAC 213的斜坡信号Rmp，并且输出比较结果VCO。比较结果VCO被供给到计数器271和时序控制电路212。比较器280包括选择器281、电容元件282和283、自动调零开关284和286以及比较部285。
选择器281被构造为根据输入侧选择信号selin将对应列的垂直信号线309和具有预定参照电压VREF的节点中的任何一个与比较部285的非反相输入端子(+)经由电容元件282连接。输入侧选择信号selin是从时序控制电路212供给的。注意，选择器281是权利要求中记载的输入侧选择器的示例。
比较部285被构造为比较非反相输入端子(+)和反相输入端子的各个电平，并将比较结果VCO输出到计数器271。反相输入端子(-)经由电容元件283接收斜坡信号Rmp的输入。
自动调零开关284被构造为根据来自时序控制电路212的自动调零信号Az使比较结果VCO的非反相输入端子(+)和输出端子短路。自动调零开关286被构造为根据自动调零信号Az使比较结果VCO的反相输入端子(-)和输出端子短路。
计数器271被构造为利用计数值执行计数，直到比较结果VCO被反转，并且将表示计数值的数字信号CNT_out输出到CDS处理部291。
CDS处理部291被构造为对数字信号CNT_out执行CDS处理。CDS处理部291计算对应于复位电平的数字信号CNT_out和对应于信号电平的数字信号CNT_out之间的差，并将该差作为CDS_out输出到选择器292。
选择器292被构造为根据来自时序控制电路212的输出侧选择信号selout，输出CDS处理后的数字信号CDS_out和全码数字信号FULL中的任何一个作为对应列的像素数据。注意，选择器292是权利要求中记载的输出侧选择器的示例。
图29是示出本技术第五实施方案中的全局快门操作的示例的时序图。第五实施方案中的全局快门时的晶体管控制方法与第一实施方案中类似。
这里，假设具有非常高照度的光进入像素300。在这种情况下，光电转换元件311的电荷变满，电荷从光电转换元件311溢出到FD 314，并且FD复位后的FD 314的电位降低。图中的点划线表示当弱到溢出电荷量变得相对较小的程度的阳光进入时FD 314的电位变动。图中的虚线表示当强到溢出电荷量变得相对较大的程度的阳光进入时FD 314的电位变动。
在弱的阳光进入时，在FD复位完成时的时机T3，复位电平降低，但是此时电平还没有完全降低。
相比而言，当强的阳光进入时，在时机T3的时间点复位电平不希望地完全降低。在这种情况下，由于信号电平变为与复位电平相同，并且它们的电位差为“零”，所以CDS处理后的数字信号不希望地变成了如同在黑暗环境的情况下那样黑化的数字信号。具有非常高照度的光(如阳光)进入，但是尽管如此，像素以这种方式变黑的现象被称为黑点现象或高光溢出。
此外，如果发生黑点现象的像素的FD 314的电平过度降低，则无法确保前级电路310的操作点，并且电流源晶体管316的电流id1变动。由于各像素的电流源晶体管316共同连接到电源或接地，所以当像素中的电流变动时，像素的IR下降的变动不希望地影响其他像素的采样电平。发生黑点现象的像素成为侵略者，而采样电平由于该像素而变动的像素成为受害者。结果，产生条带噪声。
注意，在如同第二实施方案中那样设置排出晶体管317的情况下，在具有黑点(高光溢出)的像素中，溢出电荷被排出到排出晶体管317侧，因此，不太可能发生黑点现象。注意，即使设置有排出晶体管317，也存在电荷部分地流到FD 314的可能性，并且存在不能成为针对黑点现象的根除措施的可能性。此外，还存在的缺点是，由于增加了排出晶体管317，所以每个像素的有效面积大小/电荷量的比率不希望地降低。因此，希望在不使用排出晶体管317的情况下抑制黑点现象。
存在两种可能的方法可以在不使用排出晶体管317的情况下抑制黑点现象。第一种方法是调整FD 314的削波电平。第二种方法是判断在读出时是否发生了黑点现象，并且在发生黑点现象时用全码替换输出。
对于第一种方法，图中的FD复位信号rst(即，FD复位晶体管313的栅极)的高电平是电源电压VDD，并且低电平对应于FD 314的削波电平。在第一实施方案中，高电平和低电平之间的差(即，振幅)被设定为与动态范围相对应的值。与此相对，在第五实施方案中，将差调整为通过进一步将裕量(margin)添加到该值而获得的值。这里，对应于动态范围的值对应于电源电压VDD与当数字信号变为全码时FD 314的电位之间的差。
通过降低FD复位晶体管313的截止状态时的栅极电压(FD复位信号rst的低电平)，可以防止由于高光溢出引起的FD 314的降低而不存在前级放大晶体管315的操作点的情况。
注意，动态范围根据ADC的模拟增益而变化。当模拟增益较低时，需要大的动态范围；相比而言，当模拟增益较高时，小的动态范围就足够了。因此，FD复位晶体管313的截止状态时的栅极电压也可以根据模拟增益而改变。
图30是示出本技术第五实施方案中的读出操作的示例的时序图。当在紧接读出开始的时机T10之后的时机T11将选择信号Φr切换到高电平时，阳光已经进入的像素的垂直信号线309的电位变动。图中的点划线表示弱的阳光进入时的垂直信号线309的电位变动。图中的虚线表示当强的阳光进入时的垂直信号线309的电位变动。
在从时机T10到时机T12的自动调零期间内，时序控制电路212供给例如“零”的输入侧选择信号selin，并使比较部285连接到垂直信号线309。在该自动调零期间内，时序控制电路212通过使用自动调零信号Az来执行自动调零。
对于第二种方法，在从时机T12到时机T13的判断期间内，时序控制电路212供给例如“1”的输入侧选择信号selin。由于该输入侧选择信号selin，比较部285从垂直信号线309断开，并且与具有参照电压VREF的节点连接。该参照电压VREF被设定为当未发生高光溢出时的垂直信号线309的电平的预期值。例如，假设后级放大晶体管351的栅极-源极电压是Vgs2，则Vrst对应于Vreg-Vgs2。此外，在判断期间内，DAC 213将斜坡信号Rmp的电平从Vrmp_az降低到Vrmp_sun。
此外，在判断期间内没有发生高光溢出的情况下，垂直信号线309的复位电平的Vrst几乎与参照电压VREF相同，并且与比较部285的反相输入端子(+)的电位为自动调零时的Vrst几乎没有不同。另一方面，由于非反相输入端子(-)的电平已经从Vrmp_az降低到Vrmp_sun，所以比较结果VCO切换到高电平。
另一方面，在发生高光溢出的情况下，复位电平Vrst变得充分高于参照电压VREF，并且当满足下式时，比较结果VCO切换到低电平。
Vrst-VREF > Vrmp_az-Vrmp_sun ... 式7
即，时序控制电路212可以根据在判断期间内比较结果VCO是否切换到低电平来判断是否已经发生了高光溢出。
注意，为了防止由于后级放大晶体管351的阈值电压的变化、面内的Vreg的IR下降差等而导致的错误判断的发生，有必要确保用于太阳的判断存在一定程度上大的裕量(式7的右边)。
在判断期间经过之后的时机T13及以后，时序控制电路212使比较部285连接到垂直信号线309。此外，在从时机T13到时机T14的P相稳定期间经过之后，在时机T14到时机T15的期间内读出P相。在从时机T15到时机T19的D相稳定期间经过之后，在从时机T19到时机T20的期间内读出D相。
在判断出在判断期间内没有发生高光溢出的情况下，时序控制电路212通过使用输出侧选择信号selout来控制选择器292，以原样地输出CDS处理后的数字信号CDS_out。
另一方面，在判断出在判断期间内发生了高光溢出的情况下，时序控制电路212通过使用输出侧选择信号selout来控制选择器292，以使得输出全码full而不是CDS处理后的数字信号CDS_out。结果，可以抑制黑点现象。
注意，第一实施方案的第一至第三变形例或第二至第四实施方案也可以适用于第五实施方案。
如上所述，根据本技术的第五实施方案，由于时序控制电路212基于比较结果VCO来判断是否发生了黑点现象，并且当发生了黑点现象时使得输出全码，因此可以抑制黑点现象。
<6.第六实施方案>
在上述第一实施方案中，垂直扫描电路211执行使所有行(所有像素)同时曝光的控制(即，全局快门操作)。然而，在曝光的同时性不必要并且需要减少噪声的情况下，例如在测试时和执行分析时，希望执行滚动快门操作。第六实施方案中的固态成像元件200与第一实施方案的不同之处在于，在测试等时执行滚动快门操作。
图31是示出本技术第六实施方案中的滚动快门操作的示例的时序图。垂直扫描电路211执行顺次选择多行并使曝光开始的控制。该图示出了第n行的曝光控制。
在从时机T0到时机T2的期间中，垂直扫描电路211向第n行供给高电平的后级选择信号selb、选择信号Φr和选择信号Φs。此外，在曝光开始的时机T0，垂直扫描电路211在脉冲期间内向第n行供给高电平的FD复位信号rst和后级复位信号rstb。在曝光结束的时机T1，垂直扫描电路211向第n行供给传输信号trg。通过该图中的滚动快门操作，固态成像元件200可以生成具有较少噪声的图像数据。
注意，第六实施方案中的固态成像元件200在正常成像时执行如同第一实施方案中那样的全局快门操作。
此外，第一实施方案的第一至第三变形例或第二至第五实施方案也可以适用于第六实施方案。
如上所述，由于根据本技术的第六实施方案，垂直扫描电路211执行顺次选择多个行并使对所选的行开始曝光的控制(即，滚动快门操作)，因此可以生成具有较少噪声的图像数据。
<7.第七实施方案>
在上述第一实施方案中，前级源极跟随器(前级放大晶体管315和电流源晶体管316)的源极连接到电源电压VDD，并且在源极跟随器处于导通状态的状态下以行为单位执行读出。然而，这种驱动方法存在以行为单位读出时前级源跟随器的电路噪声向后级传播并且随机噪声增大的风险。第七实施方案中的固态成像元件200与第一实施方案的不同之处在于，通过在读出时前级源极跟随器被切换到截止状态来降低噪声。
图32是示出本技术第七实施方案中的固态成像元件200的构成例的框图。第七实施方案中的固态成像元件200与第一实施方案的不同之处在于，还包括调节器420和切换部440。此外，在第七实施方案中，多个有效像素301和预定数量的伪像素430排列在像素阵列部220中。伪像素430排列在有效像素301排列的区域的周围。
此外，电源电压VDD被供给到伪像素430中的每一个，并且电源电压VDD和源极电压Vs被供给到有效像素301中的每一个。在图中省略了用于向有效像素301供给电源电压VDD的信号线。此外，电源电压VDD是从固态成像元件200的外部的焊盘410供给的。
调节器420被构造为基于来自伪像素430的输入电位Vi产生预定的生成电压Vgen，并将其供给到切换部440。切换部440被构造为选择来自焊盘410的电源电压VDD或来自调节器420的生成电压Vgen中的任一个，并将所选的一个作为源极电压Vs供给到有效像素301的每列。
图33是示出本技术第七实施方案中的伪像素430、调节器420和切换部440的构成例的电路图。图中的“a”是伪像素430和调节器420的电路图，图中的”b“是切换部440的电路图。
如图中的“a”所示，伪像素430包括复位晶体管431、FD 432、放大晶体管433和电流源晶体管434。复位晶体管431被构造为根据来自垂直扫描电路211的复位信号RST来初始化FD 432。FD 432被构造为累积电荷并根据电荷量产生电压。放大晶体管433被构造为放大FD432的电压的电平，并将该其作为输入电压Vi供给到调节器420。
此外，复位晶体管431和放大晶体管433的源极连接到电源电压VDD。电流源晶体管434连接到放大晶体管433的漏极。在垂直扫描电路211的控制下，电流源晶体管434供给电流id1。
调节器420包括低通滤波器421、缓冲放大器422和电容元件423。低通滤波器421被构造为允许具有输入电压Vi的信号之中的低于预定频率的低频带中的分量作为输出电压Vj通过。
缓冲放大器422的非反相输入端子(+)接收输出电压Vj的输入。缓冲放大器422的反相输入端子(-)与其输出端子连接。电容元件423被构造为将缓冲放大器422的输出端子的电压保持为Vgen。该Vgen被供给到切换部440。
如图中的“b”所示，切换部440包括反相器441和多个切换电路442。切换电路442针对有效像素301的每列配置。
反相器441被构造为将来自时序控制电路212的切换信号SW反转。反相器441将反转信号供给到各切换电路442。
各切换电路442被构造为选择电源电压VDD或生成电压Vgen中的任一个，并将所选的一个作为源极电压Vs供给到像素阵列部220内的对应列。切换电路442包括开关443和444。开关443被构造为根据切换信号SW打开和关闭具有电源电压VDD的节点与对应列之间的路径。开关444被构造为根据切换信号SW的反转信号来打开和关闭具有生成电压Vgen的节点与对应列之间的路径。
图34是示出本技术第七实施方案中的伪像素430和调节器420的操作的示例的时序图。在紧接一行的读出之前的时机T10，垂直扫描电路211将处于高电平(这里，具有电源电压VDD)的复位信号RST供给到每个伪像素430。伪像素430内的FD 432的电位Vfd被初始化为电源电压VDD。然后，当复位信号RST被切换到低电平时，电位Vfd由于复位馈通而变动到VDD-Vft。
此外，在复位之后，输入电压Vi降低到VDD-Vgs-Vsig。由于通过低通滤波器421，Vj和Vgen变为基本恒定的电压。
在紧接下一行的读出之前的时机T20及以后，针对每行执行类似的控制，并且供给预定的生成电压Vgen。
图35是示出本技术第七实施方案中的有效像素301的构成例的电路图。有效像素301的电路构成类似于第一实施方案中的像素300的电路构成，除了来自切换部440的源极电压Vs被供给到前级放大晶体管315的源极之外。
图36是示出本技术第七实施方案中的全局快门操作的示例的时序图。在第七实施方案中，当所有像素被同时曝光时，切换部440选择电源电压VDD，并且作为源极电压Vs供给。此外，在时机T4，前级节点的电压从VDD-Vgs-Vth降低到VDD-Vgs-Vsig。这里，Vth是传输晶体管312的阈值电压。
图37是示出本技术第七实施方案中的读出操作的示例的时序图。在第七实施方案中，在读出时，切换部440选择生成电压Vgen，并且作为源极电压Vs供给。该生成电压Vgen被调整为VDD-Vgs-Vft。此外，在第七实施方案中，垂直扫描电路211控制所有行(所有像素)的电流源晶体管316以停止电流id1的供给。
图38是用于说明本技术第七实施方案中的效果的图。在第一实施方案中，在针对每行的读出中，读出对象的像素300的源极跟随器(前级放大晶体管315和电流源晶体管316)被切换到导通状态。然而，这种驱动方法存在前级源跟随器的电路噪声向后级(电容元件、后级源跟随器或ADC)传播并且读出噪声增大的风险。
例如，在第一实施方案中，如图所示，在全局快门操作时在像素中产生的kTC噪声为450(μVrms)。此外，在以行为单位读出时在前级源跟随器(前级放大晶体管315和电流源晶体管316)中产生的噪声为380(μVrms)。在后级源跟随器及以后中产生的噪声为160(μVrms)。因此，总噪声为610(μVrms)。以这种方式，在第一实施方案中，前级源跟随器的噪声对噪声总值的贡献量相对较大。
为了降低前级源跟随器的噪声，在第七实施方案中，如上所述，可以调整的电压(Vs)被供给到前级源跟随器的源极。在全局快门(曝光)操作时，切换部440选择电源电压VDD，并且作为源极电压Vs供给。然后，在曝光结束之后，切换部440将源极电压Vs切换到VDD-Vgs-Vft。此外，时序控制电路212在全局快门(曝光)操作时将前级电流源晶体管316切换到导通状态，并且在曝光结束之后将其切换到截止状态。
通过上述控制，如图36和图37所示，在全局快门操作时和针对每行读出时的前级节点的电位匹配，并且可以改善PRNU。此外，如图38所示，由于在针对每行读出时前级源极跟随器被切换到截止状态，所以不产生源极跟随器的电路噪声，并且电路噪声为0(μVrms)。注意，前级源极跟随器之中的前级放大晶体管315处于导通状态。
如上所述，由于根据本技术的第七实施方案，在读出时前级源极跟随器被切换到截止状态，因此可以减少在源极跟随器中产生的噪声。
<8.第八实施方案>
尽管在上述第一实施方案中以预定的转换效率将电荷转换为电压，但是利用这种构成难以在抑制帧速率降低的同时扩大动态范围。第八实施方案中的固态成像元件与第一实施方案的不同之处在于，针对每个像素在两个阶段之间切换转换效率。
图39是示出本技术第八实施方案中的像素300的构成例的电路图。第八实施方案中的像素300与第一实施方案的不同之处在于，每个像素300还包括附加电容361、转换效率控制晶体管362和前级复位晶体管323，并且电容元件和选择晶体管的各自数量加倍。具体地，代替电容元件321和322，配置电容元件321-1和322-1，并且添加电容元件322-2和321-2。此外，代替选择晶体管331和332，配置选择晶体管331-1和332-1，并且添加选择晶体管331-2和332-2。
转换效率控制晶体管362插入在FD复位晶体管313和FD 314之间。附加电容361的一端连接到电源电压VDD，并且附加电容361的另一端连接到FD复位晶体管313和转换效率控制晶体管362之间的连接节点。此外，根据来自垂直扫描电路211的控制信号fdg，转换效率控制晶体管362打开和关闭FD 314与附加电容361之间的路径。
通过打开和关闭FD 314与附加电容361之间的路径，转换效率控制晶体管362可以控制当电荷转换为电压时的转换效率。在转换效率控制晶体管362处于截止状态(即，处于打开状态)的情况下，通过FD 314将电荷转换为电压。另一方面，在转换效率控制晶体管362处于导通状态(即，处于闭合状态)的情况下，附加电容361被连接，并且通过附加电容361和FD 314将电荷转换为电压。因此，转换效率控制晶体管362处于截止状态的情况下的转换效率高于转换效率控制晶体管362处于导通状态的情况下的转换效率。在下文中，较高的转换效率被称为“HCG(高转换增益)”，而较低的转换效率则被称为“LCG(低转换增益)”。
此外，第八实施方案中的前级复位晶体管323被构造为根据前级复位信号rsta在读出时将前级节点320的电平固定在电源电压VDD。
电容元件321-1、322-1、321-2和322-2的各自的一端共同连接到前级节点320。选择晶体管331-1被构造为根据选择信号Φr1打开和关闭电容元件321-1与后级节点340之间的路径。选择晶体管332-1被构造为根据选择信号Φs1打开和关闭电容元件322-1与后级节点340之间的路径。此外，选择晶体管331-2被构造为根据选择信号Φr2打开和关闭电容元件321-2与后级节点340之间的路径。选择晶体管332-2被构造为根据选择信号Φs2打开和关闭电容元件322-2与后级节点340之间的路径。
例如，在曝光期间内，转换效率控制晶体管362处于截止状态(打开)，并且转换效率被控制为HCG。前级放大晶体管315将以HCG产生的复位电平和信号电平顺次输出到前级节点320。选择电路330将电容元件321-1和322-1顺次连接到后级节点340，并且复位电平和信号电平被保持在这些电容元件中。
然后，紧接在曝光期间结束之前，转换效率控制晶体管362被切换到导通(闭合)状态，并且转换效率被控制为LCG。前级放大晶体管315将以LCG产生的信号电平和复位电平顺次输出到前级节点320。选择电路330将电容元件322-2和321-2顺次连接到后级节点340，并且信号电平和复位电平被保持在这些电容元件中。
注意，电容元件321-1、322-1、321-2和322-2是权利要求中记载的第一、第二、第三和第四电容元件的示例。
如图所示，由于选择电路330将四个电容元件中的任一个连接到后级节点340，因此一个后级复位晶体管341、一个后级电路350和一条垂直信号线309对于每列是足够的。因此，与针对每列需要四个后级电路和四条垂直信号线的专利文献1中记载的固态成像元件相比，像素的小型化变得容易。
注意，也可以使用如图15或图17所示的层叠结构。在这种情况下，附加电容361可以配置在上侧像素芯片201和下侧像素芯片202中的任一个上。
图40是示出本技术第八实施方案中的全局快门操作的示例的时序图。在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1内，垂直扫描电路211向所有行供给高电平的FD复位信号rst、控制信号fdg和传输信号trg。结果，在所有行中同时开始曝光。
在从时机T2到时机T3的期间内，垂直扫描电路211向所有行供给高电平的控制信号fdg，并且在从时机T3起的脉冲期间内，向所有行供给高电平的选择信号Φr1。由于控制信号fdg为低电平，所以与HCG相对应的复位电平被采样保持。
然后，在从时机T4到时机T5的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg，并且在从时机T5起的脉冲期间内，向所有行供给高电平的选择信号Φs1。结果，与HCG相对应的信号电平被采样保持。从时机T1到时机T5的期间对应于与HCG相对应的曝光期间。
然后，在时机T6，垂直扫描电路211将所有行的控制信号fdg切换到高电平，并将转换效率切换到LCG。在从时机T6到时机T7的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg，并且在从时机T7起的脉冲期间中向所有行供给高电平的选择信号Φs2。结果，与LCG相对应的信号电平被采样保持。从时机T1到时机T7的期间对应于与LCG相对应的曝光期间。
然后，在从时机T8到时机T9的期间内，垂直扫描电路211向所有行供给高电平的FD复位信号rst，并且在从时机T9起的脉冲期间内，向所有行供给高电平的选择信号Φr2。结果，与LCG相对应的复位电平被采样保持。
此外，在从时机T2到时机T10的期间内，垂直扫描电路211控制所有行的电流源晶体管316，以供给电流id1。
图41是示出本技术第八实施方案中的读出操作的示例的时序图。在读出的期间内，垂直扫描电路211将所有行的FD复位信号rst、控制信号fdg和传输信号trg切换到低电平，并且将所有行的前级复位信号rsta切换到高电平。
根据第一实施方案，当包括电容元件321-1等和选择电路330的开关电容器被驱动时，FD 314被固定在顺次读出时的电源电压VDD，并且前级放大晶体管315将前级节点320固定在电源电压VDD。然而，在设置有附加电容361的像素300的情况下，像素在顺次读出中处于累积状态，并且在一些情况下有效电荷从光电转换元件311排出到FD 314。因此，FD 314不能被固定在电源电压VDD。因此，在读出期间将节点320固定在电源电压VDD的前级复位晶体管323是必要的。
在从时机T20到时机T28的第n行的读出期间内，垂直扫描电路211将第n行的后级选择信号selb切换到高电平。在从时机T20起的脉冲期间内，垂直扫描电路211向第n行供给高电平的后级复位信号rstb，并且在从时机T21起的脉冲期间内，供给高电平的选择信号Φr1。结果，读出与HCG相对应的复位电平。然后，在从时机T22起的脉冲期间内，垂直扫描电路211向第n行供给高电平的后级复位信号rstb，并且在从时机T23起的脉冲期间内，供给高电平的选择信号Φs1。结果，读出与HCG相对应的信号电平。
随后，在从时机T24起的脉冲期间内，垂直扫描电路211向第n行供给高电平的后级复位信号rstb，并且在从时机T25起的脉冲期间内，供给高电平的选择信号Φr2。结果，读出与LCG相对应的复位电平。然后，在从时机T26起的脉冲期间内，垂直扫描电路211向第n行供给高电平的后级复位信号rstb，并且在从时机T27起的脉冲期间内，供给高电平的选择信号Φs2。结果，读出与LCG相对应的信号电平。
如图所示，HCG和LCG两者使用相同的读出顺序，即，复位电平和信号电平的顺序。此外，紧接在每个电平的读出之前，后级复位信号rstb消除后级节点340中的先前读出的历史。
此外，时序控制电路212在所有行的读出期间中控制所有列的负载MOS晶体管251，以供给电流id2。
后级列信号处理电路260执行确定与HCG相对应的复位电平和与HCG相对应的信号电平之间的差的CDS处理，并且生成与HCG相对应的数字信号。此外，列信号处理电路260执行确定与LCG相对应的复位电平和与HCG相对应的信号电平之间的差的CDS处理，并且生成与LCG相对应的数字信号。
这里，如图40所示，与HCG相对应的曝光期间的长度dT1和与LCG相对应的曝光期间的长度dT2略有不同。因此，希望列信号处理电路260根据它们之间的时间差来校准数字信号。例如，列信号处理电路260将与HCG相对应的数字信号乘以dT2/dT1。可选择地，列信号处理电路260将与LCG相对应的数字信号乘以dT1/dT2。
此外，列信号处理电路260针对每个像素判断照度是否大于预定值。然后，列信号处理电路260在照度高的情况下输出与LCG相对应的数字信号作为该像素的像素信号，并且在照度低的情况下输出与HCG相对应的数字信号作为像素信号。结果，动态范围比第一实施方案中的动态范围扩大得更多。此外，由于不必须以每帧不同的转换效率来拍摄两帧的图像，因此可以抑制帧速率的降低。
注意，第三、第四、第五和第七实施方案中的每一个都可以适用于第八实施方案。
如上所述，由于根据本技术的第八实施方案，选择电路330将四个电容元件中的任一个连接到后级节点340，所以像素的小型化变得更容易。此外，由于复位电平和信号电平以切换的转换效率被保持，因此可以在抑制帧速率降低的同时扩大动态范围。
[第一变形例]
尽管在上述第八实施方案中电流源晶体管316驱动前级放大晶体管315，但是这种构成增加了电流源晶体管316的电流的变化。因此，存在前级节点320从高电平到低电平的稳定变慢并且响应性降低的风险。第八实施方案的第一变形例中的固态成像元件200与第八实施方案的不同之处在于，设置了用于控制前级节点320的电平的开关363和364。
图42是示出本技术第八实施方案的第一变形例中的像素300的构成例的电路图。第八实施方案的第一变形例中的像素300与第八实施方案的像素不同之处在于，代替电流源晶体管316，每个像素300包括开关363和364。
开关363被构造为根据来自垂直扫描电路211的控制信号sw1来打开和关闭前级放大晶体管315与前级节点320之间的路径。开关364被构造为根据来自垂直扫描电路211的控制信号sw2来打开和关闭前级节点320与接地端子之间的路径。注意，开关363和364是权利要求中记载的第一和第二开关的示例。
在下文中，电流源晶体管316驱动前级放大晶体管315的方式被称为“电流驱动”。此外，开关363和364驱动前级放大晶体管315的方式被称为“预充电驱动”
垂直扫描电路211可以通过将开关363和364切换到导通状态和截止状态来控制前级节点320的电平。结果，可以使前级节点320更快地从高电平稳定到低电平，并改善响应性。
如上所述，由于根据本技术的第八实施方案的第一变形例，垂直扫描电路211通过将开关363和364切换到导通状态和截止状态来执行预充电驱动，因此可以改善响应性。
[第二变形例]
尽管在上述第八实施方案的第一变形例中执行预充电驱动，但是在这种构成中，在被预充电到低电平之后的前级节点320被切换到高阻抗状态。因此，直到前级节点320的电平稳定为止需要时间，并且对干扰影响的易感性不希望地增加。第八实施方案的第二变形例中的固态成像元件200与第八实施方案的第一变形例的不同之处在于，添加了电流源晶体管316。
图43是示出本技术第八实施方案的第二变形例中的像素300的构成例的电路图。第八实施方案的第二变形例中的像素300与第八实施方案的第一变形例的不同之处在于，每个像素300还包括电流源晶体管316。
通过添加电流源晶体管316，在被预充电到低电平之后的前级节点320被切换到高电平时的稳定变得更快。因此，可以抑制干扰的影响。在下文中，由电流源晶体管316以及开关363和364执行驱动的方式被称为“预充电+电流驱动”。
如上所述，由于根据本技术的第八实施方案的第二变形例，垂直扫描电路211由电流源晶体管316以及开关363和364驱动，因此可以使预充电之后的稳定更快。
图44是总结本技术实施方案中的前级放大晶体管的驱动方式的各自特征的图。由于在电流驱动的情况下电流的变化很大，因此存在前级节点320从高电平到低电平的稳定变慢的风险。由于电流源晶体管316的噪声在预充电驱动中不存在，因此其伴随的噪声比在电流驱动中更少，但是预充电之后的前级节点320被切换到高阻抗状态。因此，直到前级节点320的电平稳定为止需要时间，并且对干扰影响的易感性不希望地增加。与此相对，在预充电+电流驱动中，可以使预充电之后的稳定比在预充电驱动中更快。
注意，预充电驱动和预充电+电流驱动中的每一个也可以适用于除了第八实施方案以外的每一个实施方案。
<9.第九实施方案>
尽管在上述第八实施方案中光电转换元件311仅连接到传输晶体管312，但是利用这种构成存在电荷在以与HCG相对应的复位电平对光电转换元件311进行采样中从光电转换元件311溢出到FD 314的风险。如果FD 314的电位由于该溢出而持续变化，则在一些情况下，用于对相应的电容元件充电的电流流动，出现VDD或Vreg的IR下降，并且像素信号不希望地变化。第九实施方案中的固态成像元件200与第八实施方案的不同之处在于，每个像素300还包括排出晶体管317。
图45是示出本技术第九实施方案中的像素300的构成例的电路图。第九实施方案中的像素300与第八实施方案的不同之处在于，排出晶体管317插入在光电转换元件311与转换效率控制晶体管362和附加电容361之间的连接节点之间。排出晶体管317被构造为根据来自垂直扫描电路211的排出信号ofg排出从光电转换元件311溢出的电荷。
紧接在以HCG产生的复位电平的采样保持之后，垂直扫描电路211控制排出晶体管317在脉冲期间内处于导通状态。结果，初始化后从光电转换元件311溢出的电荷从排出晶体管317排出到通向附加电容361的路径，因此，可以抑制由于溢出电荷引起的FD 314的电位变动。
图46是示出本技术第九实施方案中的全局快门操作的示例的时序图。在从紧接以HCG产生的复位电平被采样之后的时机T3起的脉冲期间内，垂直扫描电路211向所有行供给高电平的传输信号trg。在从紧接其后的时机T4起的脉冲期间内，垂直扫描电路211向所有行供给高电平的排出信号ofg。以这种方式，紧接在传输与HCC相对应的电荷之后，通过根据排出信号ofg开始向FD 314和附加电容361的电荷传输，可以减小HCG和LCG的曝光时间之间的差。
图47是示出本技术第九实施方案中的读出操作的示例的时序图。如图所示，排出信号ofg在读出期间内被控制为低电平。
以这种方式，根据本技术的第九实施方案，由于排出晶体管317将从光电转换元件311溢出的电荷排出到通向附加电容361的路径，因此可以抑制由于溢出电荷引起的FD 314的电位变动。
<10.第十实施方案>
在上述第八实施方案中，在两个阶段之间切换转换效率。然而，在紧接转换效率被切换之前的SNR(信噪比)和紧接转换效率被切换之后的SNR之间存在差异，并且利用两个阶段难以减小在转折点处的SNR之间的阶梯差。第十实施方案中的固态成像元件200与第八实施方案的不同之处在于，在三个阶段之间切换转换效率。
图48是示出本技术第十实施方案中的像素300的构成例的电路图。第十实施方案中的像素300与第八实施方案的不同之处在于，每个像素300还包括转换效率控制晶体管365、电容元件321-3和322-3以及选择晶体管331-3和332-3。
转换效率控制晶体管365插入在转换效率控制晶体管362和附加电容361之间，并且在其栅极接收来自垂直扫描电路211的控制信号fcg的输入。注意，转换效率控制晶体管362和365是权利要求中记载的第一和第二转换效率控制晶体管的示例。
在转换效率控制晶体管362和365之中仅有转换效率控制晶体管362处于导通状态的情况下，转换效率低于转换效率控制晶体管362和365两者都处于截止状态的情况。此外，在转换效率控制晶体管362和365两者都处于导通状态的情况下，转换效率低于仅有转换效率控制晶体管362处于导通状态的情况。以这种方式，转换效率被控制在三个阶段中的任一个。假设三个阶段之中最高的转换效率是HCG，最低的转换效率是LCG。此外，HCG和LCG之间的转换效率被称为“MCG(中间转换增益)”。由于与在两个阶段之间切换转换效率的情况相比，在三个阶段之间切换转换效率有两个转折点，因此可以减少每个位置的SNR之间的阶梯。
电容元件321-3和322-3的各自的一端共同连接到前级节点320。选择晶体管331-3被构造为根据选择信号Φr3打开和关闭电容元件321-3与后级节点340之间的路径。选择晶体管332-3被构造为根据选择信号Φs3打开和关闭电容元件322-3与后级节点340之间的路径。
注意，电容元件321-3和322-3是权利要求中记载的第五和第六电容元件的示例。
此外，尽管在三个阶段之间切换转换效率，但是转换效率也可以在四个以上的阶段之间切换。在转换效率在四个以上的阶段之间切换的情况下，如果根据阶段的数量添加附加电容或转换效率控制晶体管就足够了。
图49是示出本技术第十实施方案中的全局快门操作的示例的时序图。在从紧接曝光开始之前的时机T0起的脉冲期间内，垂直扫描电路211向所有行供给高电平的FD复位信号rst、控制信号fcg、控制信号fdg和传输信号trg。结果，在所有行中同时开始曝光。
在时机T1，垂直扫描电路211将所有行的控制信号fcg和fdg切换到高电平，并且在时机T2，将所有行的控制信号fcg切换到低电平。此外，在从时机T2起的脉冲期间内，垂直扫描电路211向所有行供给高电平的选择信号Φr2。由于仅有控制信号fdg为高电平，因此与MCG相对应的复位电平被采样保持。
在时机T3，垂直扫描电路211将所有行的控制信号fdg切换到低电平，并且在脉冲期间内向所有行供给高电平的选择信号Φr1。由于控制信号fcg和fdg为低电平，因此与HCG相对应的复位电平被采样保持。
在从时机T4到时机T5的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg，并且在从时机T5起的脉冲期间内，向所有行供给高电平的选择信号Φs1。结果，与HCG相对应的信号电平被采样保持。
在时机T6，垂直扫描电路211将所有行的控制信号fdg切换到高电平。然后，在从时机T6到时机T7的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg，并且在从时机T7起的脉冲期间内，向所有行供给高电平的选择信号Φs2。结果，与MCG相对应的信号电平被采样保持。
在时机T8，垂直扫描电路211将所有行的控制信号fcg切换到高电平。然后，在从时机T8到时机T9的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg，并且在从时机T9起的脉冲期间内，向所有行供给高电平的选择信号Φs3。由于控制信号fcg和fdg为高电平，因此与LCG相对应的信号电平被采样保持。
在从时机T10到时机T11的期间内，垂直扫描电路211向所有行供给高电平的FD复位信号rst，并且在从时机T11起的脉冲期间内，向所有行供给高电平的选择信号Φr3。结果，与LCG相对应的复位电平被采样保持。
此外，在从时机T1到时机T12的期间内，垂直扫描电路211控制所有行的电流源晶体管316，以供给电流id1。
图50是示出本技术第十实施方案中的读出操作的示例的时序图。在读出期间内，垂直扫描电路211将所有行的FD复位信号rst、控制信号fcg、控制信号fdg和传输信号trg切换到低电平，并且将所有行的前级复位信号rsta切换到高电平。
在从时机T20到时机T32的第n行的读出期间内，垂直扫描电路211将第n行的后级选择信号selb切换到高电平。根据选择信号Φr1、Φs1、Φr2和Φs2，读出与HCG相对应的复位电平和信号电平以及与MCG相对应的复位电平和信号电平。
在从时机T28起的脉冲期间内，垂直扫描电路211向第n行供给高电平的后级复位信号rstb，并且在从时机T29起的脉冲期间内，供给高电平的选择信号Φr3。结果，读出与LCG相对应的复位电平。然后，在从时机T30起的脉冲期间内，垂直扫描电路211向第n行供给高电平的后级复位信号rstb，并且在从时机T31起的脉冲期间内，供给高电平的选择信号Φs3。结果，读出与LCG相对应的信号电平。
如上所述，根据本技术的第十实施方案，由于通过转换效率控制晶体管362和365在三个阶段之间切换转换效率，因此与在两个阶段之间切换转换效率的情况相比，可以减少在转折点处的SNR之间的阶梯。
<11.第十一实施方案>
尽管在上述第十实施方案中光电转换元件311仅连接到传输晶体管312，但是利用这种构成存在电荷在以与HCG相对应的复位电平对光电转换元件311进行采样中从光电转换元件311溢出到FD 314的风险。第十一实施方案中的固态成像元件200与第十实施方案的不同之处在于，每个像素300还包括排出晶体管317。
图51是示出本技术第十一实施方案中的像素300的构成例的电路图。第十一实施方案中的像素300与第十实施方案的不同之处在于，排出晶体管317插入在光电转换元件311与转换效率控制晶体管365和附加电容361之间的连接节点之间。
图52是示出本技术第十一实施方案中的全局快门操作的示例的时序图。在从紧接以HCG产生的复位电平被采样之后的时机T4起的脉冲期间内，垂直扫描电路211向所有行供给高电平的传输信号trg。在从紧接其后的时机T5起的脉冲期间内，垂直扫描电路211向所有行供给高电平的排出信号ofg。
图53是示出本技术第十一实施方案中的读出操作的示例的时序图。如图所示，排出信号ofg在读出期间内被控制为低电平。
如上所述，根据本技术的第十一实施方案，由于排出晶体管317将从光电转换元件311溢出的电荷排出到通向附加电容361的路径，因此可以抑制由于溢出电荷引起的FD 314的电位变动。
<12.第十二实施方案>
在上述第八实施方案中，在两个阶段之间切换转换效率，并且HCG和LCG中的每一个的复位电平和信号电平被保持在像素内的四个电容元件中。然而，这种构成针对每个像素需要四个电容元件，并且像素面积变得大于存在两个电容元件的情况，这是不希望的。第十二实施方案中的固态成像元件200与第八实施方案的不同之处在于，增加了在转换效率低时输出复位电平和信号电平的短路晶体管，并且电容元件的数量减少。
图54是示出本技术第十二实施方案中的像素300的构成例的电路图。第十二实施方案中的每个像素300包括前级电路310、电容元件321和322、选择晶体管331和332、短路晶体管333、后级复位晶体管341和后级电路350。在第十二实施方案中，前级电路310和后级电路350的电路构成与第八实施方案中类似。此外，电容元件321和322、选择晶体管331和332以及后级复位晶体管341中的每一个的连接构成与第八实施方案中类似。
短路晶体管333被构造为根据来自垂直扫描电路211的控制信号sht来打开和关闭前级放大晶体管315的输出节点(前级节点320)与后级选择晶体管352的输出节点之间的路径。
图55是示出本技术第十二实施方案中的全局快门操作的示例的时序图。在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1内，垂直扫描电路211向所有行供给高电平的FD复位信号rst、控制信号fdg和传输信号trg。结果，在所有行中同时开始曝光。
在时机T2，垂直扫描电路211将所有行的后级复位信号rstb切换到高电平，并且在从时机T2到时机T3的期间内，向所有行供给高电平的FD复位信号rst和控制信号fdg。结果，对所有像素执行FD复位。然后，在从时机T4起的脉冲期间内，垂直扫描电路211向所有行供给高电平的选择信号Φr。由于控制信号fdg为低电平，所以在所有像素的电容元件321中与HCG相对应的复位电平被采样保持。
然后，在从时机T5到时机T6的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg，并且在从时机T7起的脉冲期间内，向所有行供给高电平的选择信号Φs。结果，在所有像素的电容元件322中与HCG相对应的信号电平被采样保持。从时机T1到时机T6的期间对应于与HCG相对应的曝光期间。
随后，在时机T8，垂直扫描电路211将后级复位信号rstb切换到低电平，同时将所有行的控制信号fdg切换到高电平，并且将转换效率切换到LCG。在从时机T9到时机T10的期间内，垂直扫描电路211向所有行供给高电平的传输信号trg。结果，在所有像素的FD 314处保持与LCG相对应的信号电平。从时机T1到时机T10的期间对应于与LCG相对应的曝光期间。
注意，在曝光期间内的后级选择信号selb和控制信号sht可以为高电平或低电平。在图中，阴影部分表示电平无关紧要。
如图所示，垂直扫描电路211使FD复位在紧接与HCG相对应的曝光期间的曝光结束之前的时机T2到时机T3被执行，并且使电容元件321保持与HCG相对应的复位电平，同时将转换效率控制晶体管362切换到打开状态。此外，垂直扫描电路211使电荷在与HCG相对应的曝光期间的曝光结束的时机T5到时机T6被传输，同时将转换效率控制晶体管362切换到打开状态，并且使电容元件322保持与HCG相对应的信号电平。然后，垂直扫描电路211使电荷在与LCG相对应的曝光期间的曝光结束的时机T9到时机T10被传输，同时将转换效率控制晶体管362切换到闭合状态，并且使FD 314保持与LCG相对应的信号电平。
图56是示出本技术第十二实施方案中的读出操作的示例的时序图。在读出的期间内，垂直扫描电路211将所有行的传输信号trg切换到低电平，同时将控制信号fdg切换到高电平。
在从时机T20到时机T31的n行的读出期间之中，在从时机T20到时机T23的期间内，垂直扫描电路211将第n行的控制信号sht切换到高电平，同时将后级选择信号selb切换到低电平。结果，短路晶体管333被切换到闭合状态，并且前级放大晶体管315的输出节点(前级节点320)和后级选择晶体管352的输出节点被短路。
然后，在从时机T21到时机T22的期间内，垂直扫描电路211将高电平的FD复位信号FD供给到第n行。结果，第n行被FD复位，并且产生与LCG相对应的复位电平。在从时机T20到时机T21的期间内，保持在FD 314处的与LCG相对应的信号电平被输出到ADC 261并被读出。此外，在从FD复位之后的时机T22到时机T23的期间内，与LCG相对应的复位电平被输出到ADC 261并被读出。
接下来，在时机T23，垂直扫描电路211将FD复位信号切换到高电平，并且将控制信号sht切换到低电平。结果，短路晶体管333被切换到打开状态。此外，在从时机T23到时机T30的期间内，垂直扫描电路211将第n行的后级选择信号selb切换到高电平。
然后，在从时机T24起的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行，并且在从时机T25到时机T26的期间内，供给高电平的选择信号Φr。结果，与HCG相对应的复位电平被输出到ADC 261并被读出。然后，在从时机T27起的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行，并且在从时机T28到时机T29的期间内，供给高电平的选择信号Φs。结果，与HCG相对应的信号电平被输出到ADC 261并被读出。在时机T31，垂直扫描电路211将第n行的FD复位信号rst切换回低电平。
如图所示，在读出期间内，垂直扫描电路211将短路晶体管333切换到闭合状态，并且使得与LCG相对应的信号电平被输出到ADC 261。此外，垂直扫描电路211使得在将短路晶体管333切换到闭合状态的同时在时机T21到时机T22执行FD复位，并且使得与LCG相对应的复位电平被输出到ADC 261。然后，垂直扫描电路211使得在将短路晶体管333切换到打开状态的同时与HCG相对应的复位电平和信号电平被顺次输出到ADC 261。
在第一实施方案中，全局快门操作通过其中使FD的后级的电容元件保持电压的电压域方式来实现，并且在第八实施方案中进一步实现了HCG和LCG的双增益。然而，在第八实施方案中，必须针对每个像素安装用于采样的四个电容元件，并且像素面积变得不希望地大于第一实施方案中的像素面积。
与此相对，由于在第十二实施方案中添加了短路晶体管333，因此可以经由晶体管读出与LCG相对应的复位电平和信号电平。因此，用于保持与LCG相对应的复位电平和信号电平的电容元件变得不必要，并且每个像素可以省略两个电容元件。结果，在利用电压域方式实现全局快门方式和双增益的同时，可以使像素面积小于第八实施方案的像素面积。
注意，第十二实施方案中的短路晶体管333也可以被添加到第九、第十和第十一实施方案的电路中。同样在这种情况下，可以类似地减少电容元件。
如上所述，根据本技术的第十二实施方案，由于添加了短路晶体管333，所以不需要用于保持与LCG相对应的复位电平和信号电平的电容元件，并且可以减小像素面积。
[第一变形例]
尽管在上述第十二实施方案中在两个阶段之间切换转换效率，但是也可以采用不切换转换效率的构成。第十二实施方案的第一变形例中的固态成像元件200与第十二实施方案的不同之处在于，转换效率是固定的。
图57是示出本技术第十二实施方案的第一变形例中的像素300的构成例的电路图。第十二实施方案的第一变形例中的像素300与第十二实施方案的不同之处在于，在前级电路310中没有设置附加电容361和转换效率控制晶体管362。
垂直扫描电路211可以通过全局快门方式和滚动快门方式中的任一个来执行曝光控制。此外，垂直扫描电路211可以将短路晶体管333切换到打开状态，并且使得通过全局快门方式输出曝光时的像素信号。此外，垂直扫描电路211可以将短路晶体管333切换到闭合状态，并且使得通过滚动快门方式输出曝光时的像素信号。
图58是示出本技术第十二实施方案的第一变形例中的固态成像元件200的操作的示例的时序图。在图中，点划线表示滚动快门方式的曝光开始和曝光结束的时机。
在时机T0之前的期间内，垂直扫描电路211与垂直扫描信号VSYNC同步地通过滚动快门方式执行曝光控制。此外，垂直扫描电路211每次通过滚动快门方式执行曝光时在稀疏化一些行的同时顺次驱动各行，并且列信号处理电路260在稀疏化一些列的同时读出像素信号。结果，生成包括行和列被稀疏化的低分辨率的图像数据的实时观看流。图中的粗虚线表示实时观看流的读出时机。在时机T0之前的期间内，短路晶体管333被控制为处于闭合状态。
在实时观看流的输出中，在从时机T0到时机T1的期间内，垂直扫描电路211通过全局快门方式执行曝光控制。然后，复位电平和信号电平针对每个像素被采样保持。
然后，在时机T1及以后，垂直扫描电路211顺次驱动所有行，并且列信号处理电路260从各行读出像素信号。结果，生成包括其中所有像素的像素信号被排列而未稀疏化的高分辨率的图像数据的静止图像流。该高分辨率的图像数据被保持在SRAM(静态随机存取存储器)等中。图中的粗实线表示静止图像流的读出时机。在该静止图像流的读出期间中，短路晶体管333被控制为处于打开状态，并且从电容元件321和322读出复位电平和信号电平。
此外，在静止图像输出流的输出期间，列信号处理电路260生成其中静止图像的图像数据中的行和列被稀疏化的图像数据，并且并行地输出实时观看流。尽管在某些情况下在该期间内在实时观看流中多次读出相同的行或列，但是由于复位电平和信号电平针对每个像素被采样保持，因此可以无破坏地重复读出相同的信号。在输出静止图像流之后，短路晶体管333被控制为处于闭合状态，并且仅输出实时观看流。
这里，作为比较例，假设使用其中在FD的前级添加模拟存储器并且在该模拟存储器处保持电荷的电荷域方式。在该比较例中，当将要在实时观看流中生成静止图像流时，如图59所示，与垂直扫描信号VSYNC同步地通过全局快门方式重复执行曝光控制。然后，顺次选择各行，并且读出像素信号。注意，由于在比较例中像素不能对像素信号进行采样保持，所以在输出实时观看流时，实时观看流的数据需要保持在SRAM等处。此外，固态成像元件200需要从实时流中读出被稀疏化的行或列，将它们与保持在SRAM中的像素信号合并，并且生成静止图像流。以这种方式，在比较例中，当将要在实时观看流中生成静止图像流时，除了静止图像流之外，还需要在SRAM中保持实时流。
与此相对，在以电压域方式添加短路晶体管333的第十二实施方案的第一变形例中，不需要在SRAM中保持实时流，并且可以减小SRAM的容量。
以这种方式，根据本技术第十二实施方案的第一变形例，由于将短路晶体管333添加到电压域方式的像素300，因此与电荷域方式相比，可以减小SRAM的容量。
[第二变形例]
尽管在上述第十二实施方案的第一变形例中针对每个像素配置选择晶体管331和332，但是优选地进一步减少像素内的晶体管的数量。第十二实施方案的第二变形例中的固态成像元件200与第十二实施方案的第一变形例的不同之处在于，设置采样晶体管334来代替选择晶体管331和332。
图60是示出本技术第十二实施方案的第二变形例中的像素300的构成例的电路图。在第十二实施方案的第二变形例中，配置采样晶体管334来代替选择晶体管331和332。此外，采样晶体管334和电容元件321串联连接在前级电路310和后级电路350之间。电容元件322插入在采样晶体管334和电容元件321之间的连接节点与接地端子之间。通过设置采样晶体管334来代替选择晶体管331和332，可以减少晶体管的数量。
对于图中的电路，可以参照Jae-kyu Lee,et al.,A 2.1e-Temporal Noise and-105dB Parasitic Light Sensitivity Backside-Illuminated 2.3μm-Pixel Voltage-Domain Global Shutter CMOS Image Sensor Using High-Capacity DRAM CapacitorTechnology,ISSCC 2020(Jae-kyu Lee等人，使用高容量DRAM电容器技术的2.1e时间噪声和-105dB寄生光感度背面照射型2.3μm像素电压域全局快门CMOS图像传感器，ISSCC 2020)中记载的控制。
如上所述，在本技术第十二实施方案的第二变形例中的固态成像元件200中，由于设置采样晶体管334来代替选择晶体管331和332，因此可以减少晶体管的数量。
[第三变形例]
尽管在上述第十二实施方案的第一变形例中选择晶体管331和332并联插入在电容元件321和322与后级节点340之间，但是这些晶体管也可以串联连接。第十二实施方案的第三变形例中的固态成像元件200与第十二实施方案的第一变形例的不同之处在于，选择晶体管331和332串联连接。
图61是示出本技术第十二实施方案的第三变形例中的像素300的构成例的电路图。在第十二实施方案的第三变形例中，选择晶体管332和331串联连接在前级电路310和后级电路350之间。此外，电容元件322插入在选择晶体管332和331之间的连接节点与接地端子之间。电容元件321插入在选择晶体管331和后级电路350之间的连接节点与接地端子之间。此外，没有配置后级复位晶体管341。
图中的电路的控制方法的细节记载在“Chen Xu et al.,A Stacked Global-Shutter CMOS Imager with SC-Type Hybrid-GS Pixel and Self-Knee PointCalibration Single-Frame HDR and On-Chip Binarization Algorithm for SmartVision Applications ISSCC2019.(Chen Xu等人，用于智能视觉应用的SC型混合GS像素、自拐点校正单帧HDR和片上二值化算法的堆叠式全局快门CMOS成像器，ISSCC2019)”中。
如上所述，根据本技术第十二实施方案的第三变形例，由于选择晶体管331和332串联连接，因此可以省略后级复位晶体管341。
[第四变形例]
在上述第十二实施方案的第一变形例中，选择晶体管331和332插入在电容元件321和322与后级电路350之间。这种电路构成不是唯一的示例，并且选择晶体管331和332也可以插入在前级电路310与电容元件321和322之间。第十二实施方案的第四变形例中的固态成像元件200与第十二实施方案的第一变形例的不同之处在于，选择晶体管331和332插入在前级电路310与电容元件321和322之间。
图62是示出本技术第十二实施方案的第四变形例中的像素300的构成例的电路图。在第十二实施方案的第三变形例中，前级电路310的输出节点连接到后级电路350的输入节点。此外，选择晶体管331插入在前级电路310和电容元件321之间，并且选择晶体管332插入在前级电路310与电容元件322之间。此外，电容元件321的一端连接到选择晶体管331，另一端连接到具有预定电压的节点。电容元件322的一端连接到选择晶体管332，另一端连接到具有预定电压的节点。
此外，没有配置后级复位晶体管341。图中的电路的控制方法类似于第十二实施方案的第一变形例中的方法。
如上所述，根据本技术第十二实施方案的第四变形例，由于选择晶体管331和332插入在前级电路310与电容元件321和322之间，因此可以省略后级复位晶体管341。
<13.移动体的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以被实现为安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人飞行器、船舶、机器人等各种类型的移动体上的装置。
图63是示出作为根据本公开实施方案的技术可适用的移动体控制系统的示例的车辆控制系统的示意性构成例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图63所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音/图像输出单元12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以输入到主体系统控制单元12020。主体系统控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测安装车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031拍摄车辆外部的图像并接收所拍摄的图像。基于接收到的图像，车外信息检测单元12030可以执行诸如人、汽车、障碍物、标志、道路上的文字等物体检测处理或距离检测处理。例如，车外信息检测单元12030对接收到的图像实施图像处理，并且基于图像处理的结果执行物体检测处理或距离检测处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像或可以输出电气信号作为测距信息。此外，由成像部12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测车内的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括拍摄驾驶员的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以算出驾驶员的疲劳度或集中度，或者可以判断驾驶员是否打瞌睡。
例如，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来算出驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助系统(ADAS)的功能。
此外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型计算机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体系统控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
声音/图像输出单元12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图63的示例中，作为输出装置，音频扬声器12061、显示单元12062和仪表板12063被示出。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图64是示出成像部12031的安装位置的示例的图。
在图64中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105被配置在例如车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上侧等位置。设置在车头中的成像部12101和设置在车内的挡风玻璃上侧的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。设置在车内的挡风玻璃上侧的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
顺便提及，图64示出了成像部12101至12104的成像范围的示例。成像范围12111表示设置在车头中的成像部12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像部12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像部12104的成像范围。例如，由成像部12101至12104拍摄的图像数据被彼此叠加，可以获得车辆12100的从上方看到的鸟瞰图像。
成像部12101至12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101至12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是具有相位差检测用的像素的成像元件。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息确定距各成像范围12111至12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而可以提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型计算机12051可以设定在前方车辆的跟前预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。因此可以执行车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息通过将立体物分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物，提取关于立体物的立体物数据，并利用提取的数据自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以视觉识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，微型计算机12051可以通过经由音频扬声器12061和显示单元12062向驾驶者输出警告或者经由驱动系统控制单元12010进行强制减速或回避转向，从而能够进行碰撞避免的驾驶辅助。
成像部12101至12104中的至少一个可以是用于检测红外线的红外相机。例如，微型计算机12051可以通过判断行人是否存在于成像部12101至12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像部12101至12104的拍摄图像中的特征点的过程以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型计算机12051判断行人存在于成像部12101至12104的拍摄图像中并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使其显示叠加的四边形轮廓线以强调所识别的行人。此外，声音/图像输出单元12052可以控制显示单元12062，使其在希望的位置显示指示行人的图标等。
上面已经说明了根据本公开的技术可以适用的车辆控制系统的示例。根据本公开的技术可以适用于上述构成之中的成像部12031。具体地，例如，图1中的成像装置100可以适用于成像部12031。通过将根据本公开实施方案的技术适用于成像部12031，可以获得具有较少kTC噪声并且更容易观看的拍摄图像，从而可以减少驾驶员的疲劳。
注意，上述实施方案示出了用于实施本技术的示例，并且实施方案中的事项和权利要求中指定发明的事项具有对应关系。类似地，权利要求中指定发明的事项和本技术的实施方案中具有相同名称的事项具有对应关系。注意，本技术不限于实施方案，并且可以在不偏离其要旨的情况下通过对实施方案进行各种变形来实施。
注意，本说明书中记载的效果只是例示而不是限制性的，并且可以提供其他的效果。
注意，本技术还可以具有以下构成。
(1)一种固态成像元件，包括：
转换效率控制晶体管，其通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；
前级放大晶体管，其放大以所述转换效率由电荷产生的电压并输出到前级节点；
多个电容元件，其保持输出的电压；
选择电路，其将所述多个电容元件中的任一个连接到后级节点；和
后级电路，其经由所述后级节点读出所保持的电压并输出。
(2)根据上述(1)所述的固态成像元件，其中
所述电压处于第一复位电平、第一信号电平、第二复位电平和第二信号电平中的任一者，和
所述多个电容元件包括保持第一复位电平的第一电容元件、保持第一信号电平的第二电容元件、保持第二复位电平的第三电容元件和保持第二信号电平的第四电容元件。
(3)根据上述(2)所述的固态成像元件，还包括：
光电转换元件；和
排出晶体管，其排出从所述光电管元件溢出的电荷，其中
所述排出晶体管插入在所述转换效率控制晶体管和所述附加电容之间的连接节点与所述光电转换元件之间。
(4)根据上述(1)所述的固态成像元件，其中
所述转换效率控制晶体管包括插入在所述附加电容和所述浮动扩散层之间的第一和第二转换效率控制晶体管，
所述电压处于第一复位电平、第一信号电平、第二复位电平、第二信号电平、第三复位电平和第三信号电平中的任一者，和
所述多个电容元件包括保持第一复位电平的第一电容元件、保持第一信号电平的第二电容元件、保持第二复位电平的第三电容元件、保持第二信号电平的第四电容元件、保持第三复位电平的第五电容元件和保持第三信号电平的第六电容元件。
(5)根据上述(4)所述的固态成像元件，还包括：
光电转换元件；和
排出晶体管，其排出从所述光电转换元件溢出的电荷，其中
所述排出晶体管插入在第一转换效率控制晶体管和所述附加电容之间的连接节点与所述光电转换元件之间。
(6)根据上述(1)～(5)中任一项所述的固态成像元件，还包括：
向所述前级放大晶体管供给预定的电流的电流源晶体管。
(7)根据上述(6)所述的固态成像元件，还包括：
第一开关，其打开和关闭所述前级节点与所述前级放大晶体管之间的路径；和
第二开关，其打开和关闭所述前级节点与预定的接地端子之间的路径。
(8)根据上述(7)所述的固态成像元件，还包括：
经由第一开关向所述前级放大晶体管供给预定的电流的电流源晶体管。
(9)根据上述(1)～(8)中任一项所述的固态成像元件，还包括：
光电转换元件；
前级传输晶体管，其将电荷从所述光电转换元件传输到所述浮动扩散层；和
第一复位晶体管，其初始化所述浮动扩散层，其中
所述多个电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到所述选择电路。
(10)根据上述(9)所述的固态成像元件，还包括：
切换部，其调整将要供给到所述前级放大晶体管的源极的源极电压；和
电流源晶体管，其连接到所述前级放大晶体管的漏极，其中
所述电流源晶体管在曝光期间结束之后从导通状态转变为截止状态。
(11)根据上述(10)所述的固态成像元件，其中所述切换部在所述曝光期间内供给预定的电源电压作为所述源极电压，并且在所述曝光期间结束之后供给与所述电源电压不同的生成电压作为所述源极电压。
(12)根据上述(11)所述的固态成像元件，其中所述电源电压和所述生成电压之间的差与由第一复位晶体管的复位馈通引起的变动量及所述前级放大晶体管的栅极-源极电压之和大体一致。
(13)根据上述(9)所述的固态成像元件，其中
在预定的曝光开始时机，所述前级传输晶体管将电荷传输到所述浮动扩散层，并且第一复位晶体管将所述光电转换元件连同所述浮动扩散层一起初始化，和
在预定的曝光结束时机，所述前级传输晶体管将电荷传输到所述浮动扩散层。
(14)根据上述(1)～(13)中任一项所述的固态成像元件，还包括：
将连续的一对帧相加在一起的数字信号处理部，其中
所述多个电容元件包括第一和第二电容元件，
所述电压处于复位电平和信号电平中的任一者，和
在所述一对帧中的一个帧的曝光期间内，所述选择电路使得第一和第二电容元件中的一者保持所述复位电平，此后使得第一和第二电容元件中的另一者保持所述信号电平，并且在所述一对帧中的另一个的曝光期间内，所述选择电路使得第一和第二电容元件中的该另一者保持所述复位电平，此后使得第一和第二电容元件中的该一者保持所述信号电平。
(15)根据上述(1)～(14)中任一项所述的固态成像元件，还包括：
模数转换器，其将所述输出电压转换为数字信号。
(16)根据上述(15)所述的固态成像元件，其中
所述模数转换器包括
比较器，其将传送所述电压的垂直信号线的电平与预定的斜坡信号进行比较，并且输出比较结果，和
计数器，其在直到所述比较结果被反转的期间内利用计数值进行计数，并且输出表示所述计数值的数字信号。
(17)根据上述(16)所述的固态成像元件，其中
所述比较器包括
比较部，其将一对输入端子的各自电平进行比较并且输出比较结果，和
输入侧选择器，其选择所述垂直信号线和具有预定的参照电压的节点中的任一个，并且将所选的一个连接到所述一对输入端子中的一个，其中
所述斜坡信号被输入到所述一对输入端子中的一个。
(18)根据上述(17)所述的固态成像元件，还包括：
控制部，其基于所述比较结果来判断照度是否高于预定值，并且输出判断结果；
CDS(相关双采样)处理部，其对所述数字信号执行相关双采样处理；和
输出侧选择器，其基于所述判断结果输出已经执行了所述相关双采样处理的数字信号和具有预定值的数字信号中的任一个。
(19)根据上述(1)所述的固态成像元件，还包括：
短路晶体管，其打开和关闭所述前级节点与所述后级电路的输出节点之间的路径，其中
所述多个电容元件包括第一和第二电容元件。
(20)根据上述(19)所述的固态成像元件，还包括：
垂直扫描电路，其在紧接第一曝光期间结束之前初始化所述浮动扩散层、使得在将所述转换效率控制晶体管切换到打开状态的同时第一电容元件保持所述电压作为第一复位电平、使得在将所述转换效率控制晶体管切换到打开状态的同时在第一曝光期间结束时传输电荷且第二电容元件保持所述电压作为第一信号电平、并且使得在将所述转换效率控制晶体管切换到闭合状态的同时在第二曝光期间结束时传输电荷且使所述浮动扩散层保持所述电压作为第二信号电平。
(21)根据上述(20)所述的固态成像元件，还包括：
模数转换器，其中
所述垂直扫描电路在读出期间内将所述短路晶体管切换到闭合状态且使得第二信号电平被输出到所述模数转换器、使得在将所述短路晶体管切换到闭合状态的同时初始化所述浮动扩散层且所述电压作为第二复位电平被输出到所述模数转换器、并且使得在将所述短路晶体管切换到打开状态的同时第一复位电平和第一信号电平被顺次输出到所述模数转换器。
(22)一种成像装置，包括：
转换效率控制晶体管，其通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；
前级放大晶体管，其放大以所述转换效率由电荷产生的电压并输出到前级节点；
多个电容元件，其保持输出的电压；
选择电路，其将所述多个电容元件中的任一个连接到后级节点；
后级电路，其经由所述后级节点读出所保持的电压并输出；和
信号处理电路，其处理具有所述电压的信号。
(23)一种固态成像元件的控制方法，包括：
转换效率控制过程，其中通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；
前级放大过程，其中放大以所述转换效率由电荷产生的电压并输出到前级节点；
选择过程，其中将保持输出的电压的多个电容元件中的任一个连接到后级节点；和
后级过程，其中经由所述后级节点顺次读出保持在所述多个电容元件中的电压并输出。
[附图标记列表]
100：成像装置
110：成像透镜
120：记录部
130：成像控制部
200：固态成像元件
201：上侧像素芯片
202：下侧像素芯片
203：电路芯片
211：垂直扫描电路
212：时序控制电路
213：DAC
220：像素阵列部
221：上侧像素阵列部
222：下侧像素阵列部
250：负载MOS电路块
251：负载MOS晶体管
260：列信号处理电路
261,270：ADC
262,290：数字信号处理部
271：计数器
280：比较器
281,292：选择器
282,283,321,321-1～321-3,322,322-1～322-3：电容元件
284,286：自动调零开关
285：比较部
291：CDS处理部
300：像素
301：有效像素
310：前级电路
311：光电转换元件
312：传输晶体管
313：FD复位晶体管
314：FD
315：前级放大晶体管
316：电流源晶体管
317：排出晶体管
323：前级复位晶体管
324：前级选择晶体管
330：选择电路
331,332,331-1～331-3,332-1～332-3：选择晶体管
333：短路晶体管
334：采样晶体管
341：后级复位晶体管
350：后级电路
351：后级放大晶体管
352：后级选择晶体管
361：附加电容
362,365：转换效率控制晶体管
363,364：开关
420：调节器
421：低通滤波器
422：缓冲放大器
423：电容元件
430：伪像素
431：复位晶体管
432：FD
433：放大晶体管
434：电流源晶体管
440：切换部
441：反相器
442：切换电路
443,444：开关
12031：成像部

Claims (23)

1.一种固态成像元件，包括：
转换效率控制晶体管，其通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；
前级放大晶体管，其放大以所述转换效率由电荷产生的电压并输出到前级节点；
多个电容元件，其保持输出的电压；
选择电路，其将所述多个电容元件中的任一个连接到后级节点；和
后级电路，其经由所述后级节点读出所保持的电压并输出。
2.根据权利要求1所述的固态成像元件，其中
所述电压处于第一复位电平、第一信号电平、第二复位电平和第二信号电平中的任一者，和
所述多个电容元件包括保持第一复位电平的第一电容元件、保持第一信号电平的第二电容元件、保持第二复位电平的第三电容元件和保持第二信号电平的第四电容元件。
3.根据权利要求2所述的固态成像元件，还包括：
光电转换元件；和
排出晶体管，其排出从所述光电转换元件溢出的电荷，其中
所述排出晶体管插入在所述转换效率控制晶体管和所述附加电容之间的连接节点与所述光电转换元件之间。
4.根据权利要求1所述的固态成像元件，其中
所述转换效率控制晶体管包括插入在所述附加电容和所述浮动扩散层之间的第一和第二转换效率控制晶体管，
所述电压处于第一复位电平、第一信号电平、第二复位电平、第二信号电平、第三复位电平和第三信号电平中的任一者，和
所述多个电容元件包括保持第一复位电平的第一电容元件、保持第一信号电平的第二电容元件、保持第二复位电平的第三电容元件、保持第二信号电平的第四电容元件、保持第三复位电平的第五电容元件和保持第三信号电平的第六电容元件。
5.根据权利要求4所述的固态成像元件，还包括：
光电转换元件；和
排出晶体管，其排出从所述光电转换元件溢出的电荷，其中
所述排出晶体管插入在第一转换效率控制晶体管和所述附加电容之间的连接节点与所述光电转换元件之间。
6.根据权利要求1所述的固态成像元件，还包括：
向所述前级放大晶体管供给预定的电流的电流源晶体管。
7.根据权利要求6所述的固态成像元件，还包括：
第一开关，其打开和关闭所述前级节点与所述前级放大晶体管之间的路径；和
第二开关，其打开和关闭所述前级节点与预定的接地端子之间的路径。
8.根据权利要求7所述的固态成像元件，还包括：
经由第一开关向所述前级放大晶体管供给预定的电流的电流源晶体管。
9.根据权利要求1所述的固态成像元件，还包括：
光电转换元件；
前级传输晶体管，其将电荷从所述光电转换元件传输到所述浮动扩散层；和
第一复位晶体管，其初始化所述浮动扩散层，其中
所述多个电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到所述选择电路。
10.根据权利要求9所述的固态成像元件，还包括：
切换部，其调整将要供给到所述前级放大晶体管的源极的源极电压；和
电流源晶体管，其连接到所述前级放大晶体管的漏极，其中
所述电流源晶体管在曝光期间结束之后从导通状态转变为截止状态。
11.根据权利要求10所述的固态成像元件，其中所述切换部在所述曝光期间内供给预定的电源电压作为所述源极电压，并且在所述曝光期间结束之后供给与所述电源电压不同的生成电压作为所述源极电压。
12.根据权利要求11所述的固态成像元件，其中所述电源电压和所述生成电压之间的差与由第一复位晶体管的复位馈通引起的变动量及所述前级放大晶体管的栅极-源极电压之和大体一致。
13.根据权利要求9所述的固态成像元件，其中
在预定的曝光开始时机，所述前级传输晶体管将电荷传输到所述浮动扩散层，并且第一复位晶体管将所述光电转换元件连同所述浮动扩散层一起初始化，和
在预定的曝光结束时机，所述前级传输晶体管将电荷传输到所述浮动扩散层。
14.根据权利要求1所述的固态成像元件，还包括：
将连续的一对帧相加在一起的数字信号处理部，其中
所述多个电容元件包括第一和第二电容元件，
所述电压处于复位电平和信号电平中的任一者，和
在所述一对帧中的一个帧的曝光期间内，所述选择电路使得第一和第二电容元件中的一者保持所述复位电平，此后使得第一和第二电容元件中的另一者保持所述信号电平，并且在所述一对帧中的另一个的曝光期间内，所述选择电路使得第一和第二电容元件中的该另一者保持所述复位电平，此后使得第一和第二电容元件中的该一者保持所述信号电平。
15.根据权利要求1所述的固态成像元件，还包括：
模数转换器，其将所述输出电压转换为数字信号。
16.根据权利要求15所述的固态成像元件，其中
所述模数转换器包括
比较器，其将传送所述电压的垂直信号线的电平与预定的斜坡信号进行比较，并且输出比较结果，和
计数器，其在直到所述比较结果被反转的期间内利用计数值进行计数，并且输出表示所述计数值的数字信号。
17.根据权利要求16所述的固态成像元件，其中
所述比较器包括
比较部，其将一对输入端子的各自电平进行比较并且输出比较结果，和
输入侧选择器，其选择所述垂直信号线和具有预定的参照电压的节点中的任一个，并且将所选的一个连接到所述一对输入端子中的一个，其中
所述斜坡信号被输入到所述一对输入端子中的一个。
18.根据权利要求17所述的固态成像元件，还包括：
控制部，其基于所述比较结果来判断照度是否高于预定值，并且输出判断结果；
CDS(相关双采样)处理部，其对所述数字信号执行相关双采样处理；和
输出侧选择器，其基于所述判断结果输出已经执行了所述相关双采样处理的数字信号和具有预定值的数字信号中的任一个。
19.根据权利要求1所述的固态成像元件，还包括：
短路晶体管，其打开和关闭所述前级节点与所述后级电路的输出节点之间的路径，其中
所述多个电容元件包括第一和第二电容元件。
20.根据权利要求19所述的固态成像元件，还包括：
垂直扫描电路，其在紧接第一曝光期间结束之前初始化所述浮动扩散层、使得在将所述转换效率控制晶体管切换到打开状态的同时第一电容元件保持所述电压作为第一复位电平、使得在将所述转换效率控制晶体管切换到打开状态的同时在第一曝光期间结束时传输电荷且第二电容元件保持所述电压作为第一信号电平、并且使得在将所述转换效率控制晶体管切换到闭合状态的同时在第二曝光期间结束时传输电荷且使所述浮动扩散层保持所述电压作为第二信号电平。
21.根据权利要求20所述的固态成像元件，还包括：
模数转换器，其中
所述垂直扫描电路在读出期间内将所述短路晶体管切换到闭合状态且使得第二信号电平被输出到所述模数转换器、使得在将所述短路晶体管切换到闭合状态的同时初始化所述浮动扩散层且所述电压作为第二复位电平被输出到所述模数转换器、并且使得在将所述短路晶体管切换到打开状态的同时第一复位电平和第一信号电平被顺次输出到所述模数转换器。
22.一种成像装置，包括：
转换效率控制晶体管，其通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；
前级放大晶体管，其放大以所述转换效率由电荷产生的电压并输出到前级节点；
多个电容元件，其保持输出的电压；
选择电路，其将所述多个电容元件中的任一个连接到后级节点；
后级电路，其经由所述后级节点读出所保持的电压并输出；和
信号处理电路，其处理具有所述电压的信号。
23.一种固态成像元件的控制方法，包括：
转换效率控制过程，其中通过打开和关闭浮动扩散层与附加电容之间的路径来控制电荷转换为电压时的转换效率；
前级放大过程，其中放大以所述转换效率由电荷产生的电压并输出到前级节点；
选择过程，其中将保持输出的电压的多个电容元件中的任一个连接到后级节点；和
后级过程，其中经由所述后级节点顺次读出保持在所述多个电容元件中的电压并输出。
CN202280057357.6A 2021-10-15 2022-08-23 固态成像元件、成像装置和固态成像元件的控制方法 Pending CN117837166A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021169351 2021-10-15
JP2021-169351 2021-10-15
PCT/JP2022/031686 WO2023062947A1 (ja) 2021-10-15 2022-08-23 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
CN117837166A true CN117837166A (zh) 2024-04-05

Family

ID=85987382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280057357.6A Pending CN117837166A (zh) 2021-10-15 2022-08-23 固态成像元件、成像装置和固态成像元件的控制方法

Country Status (3)

Country Link
CN (1) CN117837166A (zh)
TW (1) TW202337199A (zh)
WO (1) WO2023062947A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030985B4 (de) * 2007-07-04 2009-04-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor, Verfahren zum Betreiben eines Bildsensors und Computerprogramm
JP2018011162A (ja) * 2016-07-13 2018-01-18 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019057873A (ja) * 2017-09-22 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
CN112602194A (zh) * 2018-08-23 2021-04-02 国立大学法人东北大学 光传感器及其信号读出方法、以及区域式光传感器及其信号读出方法
US11405568B2 (en) * 2018-11-07 2022-08-02 Sony Semiconductor Solutions Corporation Imaging apparatus and electronic device
JP2021158313A (ja) * 2020-03-30 2021-10-07 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器

Also Published As

Publication number Publication date
WO2023062947A1 (ja) 2023-04-20
TW202337199A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
US11418749B2 (en) Solid-state image pick-up device and electronic device
WO2021215105A1 (ja) 固体撮像素子
KR102598891B1 (ko) 고체 촬상 장치
JP2023053312A (ja) 固体撮像素子、および、撮像装置
CN115665570B (zh) 摄像装置
US20240171884A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
CN117837166A (zh) 固态成像元件、成像装置和固态成像元件的控制方法
WO2023062962A1 (ja) 固体撮像素子
WO2023063024A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023157489A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062940A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023166854A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR20240089115A (ko) 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법
WO2023007772A1 (ja) 固体撮像素子
WO2023162471A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023171109A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024116605A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024004370A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023276199A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
CN116965053A (zh) 固态成像元件
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法
CN117795977A (zh) 摄像装置和包括摄像装置的电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication