WO2019166907A1 - 半導体装置、及びその作製方法 - Google Patents

半導体装置、及びその作製方法 Download PDF

Info

Publication number
WO2019166907A1
WO2019166907A1 PCT/IB2019/051279 IB2019051279W WO2019166907A1 WO 2019166907 A1 WO2019166907 A1 WO 2019166907A1 IB 2019051279 W IB2019051279 W IB 2019051279W WO 2019166907 A1 WO2019166907 A1 WO 2019166907A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
layer
conductive
semiconductor
conductive layer
Prior art date
Application number
PCT/IB2019/051279
Other languages
English (en)
French (fr)
Inventor
中澤安孝
岡崎健一
大出貴之
佐藤来
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020503384A priority Critical patent/JP7229995B2/ja
Priority to KR1020237013112A priority patent/KR20230056797A/ko
Priority to KR1020207027303A priority patent/KR20200138224A/ko
Priority to US16/966,066 priority patent/US11349006B2/en
Priority to CN201980014757.7A priority patent/CN111742397A/zh
Publication of WO2019166907A1 publication Critical patent/WO2019166907A1/ja
Priority to US17/747,063 priority patent/US20230197824A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • One embodiment of the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • One embodiment of the present invention relates to a transistor and a method for manufacturing the transistor.
  • One embodiment of the present invention relates to a display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input / output devices, and driving methods thereof , Or a method for producing them, can be mentioned as an example.
  • a semiconductor device refers to any device that can function by utilizing semiconductor characteristics.
  • An oxide semiconductor using a metal oxide has attracted attention as a semiconductor material applicable to a transistor.
  • a plurality of oxide semiconductor layers are stacked, and among the plurality of oxide semiconductor layers, the oxide semiconductor layer serving as a channel contains indium and gallium, and the proportion of indium is the proportion of gallium.
  • a semiconductor device is disclosed in which the field effect mobility (which may be simply referred to as mobility or ⁇ FE) is increased by increasing the field effect mobility.
  • a metal oxide that can be used for a semiconductor layer can be formed by a sputtering method or the like, it can be used for a semiconductor layer of a transistor included in a large display device.
  • a transistor using a metal oxide has higher field-effect mobility than that in the case of using amorphous silicon; therefore, a highly functional display device provided with a driver circuit can be realized.
  • Patent Document 2 has a low resistance region including at least one of a group consisting of aluminum, boron, gallium, indium, titanium, silicon, germanium, tin, and lead as a dopant in the source region and the drain region.
  • a thin film transistor to which an oxide semiconductor film is applied is disclosed.
  • An object of one embodiment of the present invention is to provide a semiconductor device with favorable electrical characteristics and a manufacturing method thereof. Another object is to provide a semiconductor device with stable electrical characteristics and a manufacturing method thereof. Another object of one embodiment of the present invention is to provide a highly reliable display device.
  • One embodiment of the present invention includes a first step of forming a semiconductor film containing a metal oxide over an insulating layer, a second step of forming a conductive film over the semiconductor film, and a first step over the conductive film.
  • a second resist mask is formed to cover the upper surface and side surfaces of the semiconductor film and to cover a part of the upper surface of the semiconductor film, and the semiconductor film is etched to form a semiconductor layer, and the upper surface of the insulating layer not covered by the semiconductor layer is formed
  • a fourth step of exposing the semiconductor device is
  • the conductive film preferably contains copper or aluminum.
  • Another embodiment of the present invention includes a first step of forming a semiconductor film containing a metal oxide over an insulating layer, a first conductive film, a second conductive film, and a first film over the semiconductor film.
  • a second step of sequentially forming the third conductive film, a first resist mask is formed on the third conductive film, and the third conductive film, the second conductive film, and the first conductive film are formed.
  • the second conductive film contains copper or aluminum
  • the first conductive film and the third conductive film contain an element different from that of the second conductive film.
  • the first conductive film and the second conductive film independently include any one of titanium, tungsten, molybdenum, chromium, tantalum, zinc, indium, platinum, and ruthenium.
  • the etching in the third step and the etching in the fourth step are each performed by a wet etching method.
  • the semiconductor film is preferably formed by sequentially forming a first metal oxide film and a second metal oxide film in the first step.
  • the second metal oxide film is preferably formed so as to have higher crystallinity than the first metal oxide film.
  • the fifth step of forming the second conductive layer before the first step, and the insulating layer covering the second conductive layer between the fifth step and the first step It is preferable to have the 6th process of forming.
  • the third step it is preferable to form a pair of first conductive layers that are separated from each other on the second conductive layer.
  • the second resist mask connects the pair of regions overlapping with each of the pair of first conductive layers at a position overlapping with the second conductive layer, and the region therebetween. And a region.
  • Another embodiment of the present invention is a semiconductor device including a first conductive layer, a first insulating layer, a semiconductor layer, and a pair of second conductive layers.
  • the first insulating layer is provided so as to cover the first conductive layer
  • the semiconductor layer is provided on the first insulating layer.
  • the pair of second conductive layers are provided over the semiconductor layer, and are separated from each other in a region overlapping with the first conductive layer.
  • the second conductive layer is provided inside the outline of the semiconductor layer in plan view.
  • the width of the semiconductor layer overlapping with the first conductive layer and not overlapping with the pair of second conductive layers in the channel width direction is the first conductivity of one of the pair of second conductive layers. It is smaller than the width in the channel width direction of the portion overlapping with the layer.
  • the semiconductor layer preferably has a stacked structure in which a first metal oxide film and a second metal oxide film are stacked in order from the first conductive layer side. At this time, it is preferable that the first metal oxide film has lower crystallinity than the second metal oxide film.
  • the second conductive layer includes the first conductive film, the second conductive film, and the third conductive film from the semiconductor layer side.
  • the second conductive film preferably contains copper, silver, gold, or aluminum.
  • the first conductive film and the third conductive film include an element different from that of the second conductive film, and each independently includes titanium, tungsten, molybdenum, chromium, tantalum, zinc, indium, platinum, and It is preferable to contain any of ruthenium.
  • a semiconductor device with favorable electrical characteristics and a manufacturing method thereof can be provided.
  • a semiconductor device with stable electrical characteristics and a manufacturing method thereof can be provided.
  • One embodiment of the present invention can provide a highly reliable display device.
  • FIGS. 4A to 4C illustrate a method for manufacturing a transistor.
  • 10A and 10B illustrate a method for manufacturing a transistor.
  • FIG. 10A and 10B illustrate a method for manufacturing a transistor.
  • Sectional drawing of a display apparatus Sectional drawing of a display apparatus. Sectional drawing of a display apparatus. Sectional drawing of a display apparatus. Sectional drawing of a display apparatus.
  • A A block diagram of a display device.
  • A), (C), (D) The circuit diagram of a display apparatus.
  • B A timing chart of the display device.
  • A), (B) The structural example of a display module.
  • the structural example of an electronic device. A), (B), (C), (D) Configuration example of an electronic device.
  • B Cross-sectional observation image of transistor.
  • the functions of the source and drain of a transistor may be interchanged when the polarity of the transistor or the direction of current changes in circuit operation.
  • the terms “source” and “drain” can be used interchangeably.
  • “electrically connected” includes a case of being connected via “something having an electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • film and “layer” can be interchanged.
  • conductive layer and “insulating layer” may be interchangeable with the terms “conductive film” and “insulating film”.
  • off-state current refers to drain current when a transistor is off (also referred to as a non-conduction state or a cutoff state).
  • the off state is a state where the voltage V gs between the gate and the source is lower than the threshold voltage V th in the n-channel transistor (in the case of the p-channel transistor, higher than V th ) unless otherwise specified.
  • a display panel which is one embodiment of a display device has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one mode of the output device.
  • a display panel substrate is attached with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package), or the substrate is integrated with a COG (Chip On Glass) method.
  • a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
  • COG Chip On Glass
  • a display panel module is mounted with a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package)
  • COG Chip On Glass
  • the touch panel which is one embodiment of the display device has a function of displaying an image or the like on the display surface, and a touched object such as a finger or a stylus touching, pressing, or approaching the display surface. And a function as a touch sensor to detect. Accordingly, the touch panel is an embodiment of an input / output device.
  • the touch panel can also be called, for example, a display panel with a touch sensor (or display device) or a display panel with a touch sensor function (or display device).
  • the touch panel can be configured to include a display panel and a touch sensor panel.
  • the display panel may have a function as a touch sensor inside or on the surface.
  • a connector or IC mounted on a touch panel substrate may be referred to as a touch panel module, a display module, or simply a touch panel.
  • One embodiment of the present invention includes a gate electrode, a gate insulating layer over the gate electrode, a semiconductor layer over the gate insulating layer, a pair of source and drain electrodes in contact with the top surface of the semiconductor layer, A transistor having The semiconductor layer preferably includes a metal oxide exhibiting semiconductor characteristics (hereinafter also referred to as an oxide semiconductor).
  • Another embodiment of the present invention relates to a method for manufacturing the transistor.
  • the semiconductor layer, the source electrode, and the drain electrode can be formed by the following method.
  • a semiconductor film to be a semiconductor layer is formed over the gate insulating layer, and then a conductive film to be a source electrode and a drain electrode is formed over the semiconductor film. Subsequently, after forming a first resist mask corresponding to the pattern of the source electrode and the drain electrode on the conductive film, the conductive film is etched to form a source electrode and a drain electrode. At this time, the semiconductor film is not etched, and a part of the upper surface thereof (a portion not overlapping with the source electrode and the drain electrode) is exposed. The gate insulating layer is covered with the semiconductor film and is not exposed.
  • a second resist mask is formed on the region to be the semiconductor layer.
  • the second resist mask is formed so as to cover not only the region to be the semiconductor layer but also the upper and side surfaces of the source electrode and the drain electrode. Accordingly, the semiconductor film can be etched in a state where the surfaces (upper surface and side surfaces) of the source electrode and the drain electrode are not exposed and are protected by the second resist mask.
  • the surface of the source electrode and the drain electrode is not exposed to the etching atmosphere when the semiconductor film is etched, so that the degree of freedom in selecting the etching technique and the gas or chemical used for the etching is increased. Is possible.
  • a method using a gray tone mask or a half tone mask there is a method using a gray tone mask or a half tone mask.
  • a resist mask including a semiconductor layer and a pattern of a source electrode and a drain electrode is formed, and the semiconductor film and the conductive film are collectively etched.
  • a part of the resist mask is thinned by ashing or the like, and the resist pattern is reduced so as to remain only on the regions to be the source electrode and the drain electrode, and then the conductive film is etched.
  • the exposed part of the gate insulating layer may be thinned by etching, which may reduce the insulating property of the gate insulating layer. is there.
  • a step is increased at the outer edge of the semiconductor layer or at the outer edge of the portion where the semiconductor layer and the source or drain electrode are stacked. Therefore, in the step portion, the protective insulating layer formed in a later step cannot be sufficiently covered, and a low-density region (also referred to as a void) may be formed in the protective insulating layer. May lead to decline.
  • Patent Document 3 after forming a source electrode and a drain electrode on a semiconductor film (described as an oxide semiconductor layer in the Patent Document), an island-shaped resist mask is formed to form an island-shaped semiconductor layer (Patent In the literature, a method for forming an oxide semiconductor layer) is disclosed.
  • a method for forming an oxide semiconductor layer is disclosed.
  • the semiconductor film is etched, a part of the upper surface and side surfaces of the source electrode and the drain electrode are exposed and exposed to the etching atmosphere. Therefore, the source electrode and the drain electrode may be thinned or have a defective shape, which may cause problems such as variations in wiring resistance and transistor electrical characteristics.
  • part of the components of the source electrode and the drain electrode is eluted or scattered and adheres to the surface of the semiconductor layer, which may deteriorate transistor characteristics.
  • the conductive film to be the source electrode and the drain electrode is formed before the semiconductor film is formed into an island shape, the end portion of the island-shaped semiconductor layer has a low resistance. Can be prevented. Furthermore, since the semiconductor film covers the gate insulating layer when the conductive film is etched, the gate insulating layer is not exposed to an etching atmosphere and is not thinned. Furthermore, when the semiconductor film is etched, the upper and side surfaces of the source and drain electrodes are covered with the resist mask, so that the upper and side surfaces of the source and drain electrodes are not exposed to the etching atmosphere. In addition to thinning of the source electrode and drain electrode and poor shape, it is possible to prevent the surface of the semiconductor layer from being contaminated. Thus, a transistor with favorable electrical characteristics and high reliability can be realized.
  • the material of the conductive film used for the source electrode and the drain electrode is not limited, and the resistance is lower.
  • a suitable material can be preferably used.
  • an extremely low-resistance conductive material containing copper, silver, gold, aluminum, or the like can be preferably used.
  • a wet etching method can be suitably used for etching the semiconductor film.
  • damage during etching of the semiconductor film, particularly a portion to be a channel formation region can be reduced.
  • a transistor with high productivity and high reliability can be manufactured by etching both the conductive film and the semiconductor film by a wet etching method.
  • the semiconductor film has a stacked structure in which semiconductor films having different crystallinities are stacked.
  • a highly crystalline semiconductor film to the upper semiconductor film in contact with the source electrode and the drain electrode, it is possible to suppress a reduction in thickness when the conductive film to be the source electrode and the drain electrode is etched. it can.
  • a transistor having high field-effect mobility can be realized by using a film having lower crystallinity than the upper semiconductor film for the lower semiconductor film.
  • the lower semiconductor film is a portion through which current mainly flows, it is preferable that the thickness of the lower semiconductor film is larger than that of the upper semiconductor film.
  • FIG. 1A is a top view of a structure including the transistor 100
  • FIG. 1B corresponds to a cross-sectional view taken along a dashed-dotted line A1-A2 in FIG.
  • FIG. 1C corresponds to a cross-sectional view of a cross-sectional surface taken along dashed-dotted line B1-B2 in FIG.
  • the alternate long and short dash line A1-A2 corresponds to the channel length direction
  • the alternate long and short dash line B1-B2 corresponds to the channel width direction.
  • some components (such as a gate insulating layer) of the transistor 100 are omitted in FIG.
  • some components are omitted in the subsequent drawings as in FIG.
  • the transistor 100 is provided over a substrate 102 and includes a conductive layer 104, an insulating layer 106, a semiconductor layer 108, a conductive layer 112a, a conductive layer 112b, and the like.
  • the insulating layer 106 is provided so as to cover the conductive layer 104.
  • the semiconductor layer 108 is provided over the insulating layer 106.
  • the conductive layer 112 a and the conductive layer 112 b are in contact with the upper surface of the semiconductor layer 108 and are provided apart from each other on the semiconductor layer 108 overlapping with the conductive layer 104.
  • An insulating layer 114 is provided so as to cover the insulating layer 106, the conductive layer 112 a, the conductive layer 112 b, and the semiconductor layer 108, and the insulating layer 116 is provided over the insulating layer 114.
  • the conductive layer 104 functions as a gate electrode.
  • Part of the insulating layer 106 functions as a gate insulating layer.
  • the conductive layer 112a functions as one of a source electrode and a drain electrode, and the conductive layer 112b functions as the other.
  • a region of the semiconductor layer 108 that overlaps with the conductive layer 104 and is sandwiched between the conductive layers 112a and 112b functions as a channel formation region.
  • the transistor 100 is a so-called bottom-gate transistor in which a gate electrode is provided on the formation surface side of the semiconductor layer 108.
  • the surface of the semiconductor layer 108 opposite to the conductive layer 104 side may be referred to as a back channel side surface.
  • the transistor 100 is a so-called channel etch transistor having no protective layer between the back channel side of the semiconductor layer 108 and the source electrode and the drain electrode.
  • the semiconductor layer 108 is provided between the conductive layers 112 a and 112 b and the insulating layer 106. Therefore, the conductive layer 112a and the conductive layer 112b are not in contact with the insulating layer 106.
  • the semiconductor layer 108 preferably has a portion protruding outward from the outlines of the conductive layer 112a and the conductive layer 112b in plan view.
  • 1A, 1B, and 1C show an intersection 100x where the conductive layer 104 and the conductive layer 112a intersect.
  • An insulating layer 106 and a semiconductor layer 108 are provided between the conductive layer 104 and the conductive layer 112a. With such a structure, parasitic capacitance between the conductive layer 104 and the conductive layer 112a can be reduced as compared with the case where the semiconductor layer 108 is not provided.
  • the semiconductor layer 108 has a stacked structure in which a semiconductor layer 108a and a semiconductor layer 108b are stacked in this order from the surface to be formed (substrate 102 side). Both the semiconductor layer 108a and the semiconductor layer 108b preferably contain a metal oxide.
  • the semiconductor layer 108b located on the back channel side is preferably a film having higher crystallinity than the semiconductor layer 108a located on the conductive layer 104 side. Accordingly, it is possible to prevent the semiconductor layer 108 from being partially etched and lost when the conductive layer 112a and the conductive layer 112b are processed.
  • the semiconductor layer 108b located on the back channel side includes a metal oxide film having a CAAC (c-axis aligned crystal) structure, a metal oxide film having an nc (nano crystal) structure, or a CAAC structure and nc. It is preferable to use a metal oxide film mixed with a structure.
  • a metal oxide film having a CAAC structure, a metal oxide film having an nc structure, or a metal oxide film in which a CAAC structure and an nc structure are mixed is used. Is preferred.
  • the semiconductor layer 108 can have a stacked structure of a semiconductor layer 108a having an nc structure and a semiconductor device 108b having a CAAC structure.
  • a stacked structure of the semiconductor layer 108a having an nc structure and the semiconductor layer 108b having an nc structure may be employed.
  • a metal oxide film having higher crystallinity than the semiconductor layer 108a is preferably used for the semiconductor layer 108b.
  • a CAC (Cloud-Aligned Composite) described later can be used as a function or a material structure of a metal oxide that can be preferably used for the semiconductor layer 108a and the semiconductor layer 108b.
  • the semiconductor layer 108 includes indium and M (M is gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, One or more selected from hafnium, tantalum, tungsten, or magnesium) and zinc are preferable.
  • M is preferably aluminum, gallium, yttrium, or tin.
  • an oxide containing indium, gallium, and zinc is preferably used as the semiconductor layer 108.
  • the semiconductor layer 108a and the semiconductor layer 108b layers having different compositions, layers having different crystallinity, or layers having different impurity concentrations may be used.
  • a stacked structure of the semiconductor layer 108a and the semiconductor layer 108b is used as the semiconductor layer 108; however, a single-layer structure or a stacked structure of three or more layers may be used.
  • the conductive layer 112a and the conductive layer 112b each have a stacked structure in which the conductive layer 113a, the conductive layer 113b, and the conductive layer 113c are stacked in this order from the surface to be formed.
  • the conductive layer 113b is preferably formed using a material having lower resistance than the conductive layers 113a and 113c.
  • the conductive layer 113b is preferably formed using a low-resistance conductive material containing copper, silver, gold, aluminum, or the like.
  • the conductive layer 113b preferably contains copper or aluminum. Accordingly, the conductive layer 112a and the conductive layer 112b can have extremely low resistance.
  • the conductive layer 113a and the conductive layer 113c can each independently use a conductive material different from that of the conductive layer 113b.
  • the conductive layer 113a and the conductive layer 113c are each preferably formed using a conductive material containing titanium, tungsten, molybdenum, chromium, tantalum, zinc, indium, platinum, ruthenium, or the like.
  • a material that is less likely to be oxidized than the conductive layer 113b for the conductive layer 113a and the conductive layer 113c.
  • oxidation of the surface of the conductive layer 113b can be suppressed.
  • diffusion of the element of the conductive layer 113b into the surrounding layers can be suppressed.
  • the metal element contained in the conductive layer 113a can be prevented from diffusing into the semiconductor layer 108, and the highly reliable transistor 100 can be manufactured. realizable.
  • the structure of the conductive layers 112a and 112b is not limited to a three-layer structure, and may be a two-layer structure including a conductive layer containing copper, silver, gold, or aluminum, or a four-layer structure.
  • a two-layer structure in which a conductive layer 113a and a conductive layer 113b are stacked may be used, or a two-layer structure in which a conductive layer 113b and a conductive layer 113c are stacked may be used.
  • the above-described conductive material that can be used for the conductive layer 113a and the conductive layer 113b can be used as appropriate.
  • a conductive film that is less likely to be oxidized than the conductive layer is used for the upper portion, the lower portion, or both of the low-resistance conductive layer, similarly to the conductive layers 112a and 112b. It is preferable.
  • an insulating material containing an oxide is preferably used for the insulating layer 106 and the insulating layer 114 in contact with the semiconductor layer 108.
  • an insulating material containing an oxide is used for a layer in contact with the semiconductor layer 108.
  • a nitride insulating film such as silicon nitride or aluminum nitride may be used for the insulating layer 106.
  • a nitride insulating film such as silicon nitride or aluminum nitride may be used for the insulating layer 106.
  • the treatment for adding oxygen include heat treatment or plasma treatment in an atmosphere containing oxygen, ion doping treatment, and the like.
  • the insulating layer 116 functions as a protective layer that protects the transistor 100.
  • the insulating layer 116 can be formed using an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxide, silicon oxynitride, aluminum oxide, or aluminum nitride.
  • an inorganic insulating material such as silicon nitride, silicon nitride oxide, silicon oxide, silicon oxynitride, aluminum oxide, or aluminum nitride.
  • oxygen released from the semiconductor layer 108 or the insulating layer 114 due to heat or the like during the manufacturing process causes the insulating layer 116 to be separated. It is preferable because it can be prevented from diffusing to the outside.
  • an organic insulating material that functions as a planarization film may be used as the insulating layer 116.
  • a stacked film of a film containing an inorganic insulating material and a film containing an organic insulating material may be used as the insulating layer 116.
  • the semiconductor layer 108 may be formed with a pair of low resistance regions that are located in the vicinity of and in contact with the conductive layers 112a and 112b and function as a source region and a drain region.
  • the region is a part of the semiconductor layer 108 and has a lower resistance than the channel formation region.
  • the low resistance region can be referred to as a region having a high carrier density or an n-type region.
  • a region between the pair of low resistance regions and overlapping with the conductive layer 104 functions as a channel formation region.
  • the width W S of the channel width direction of the semiconductor layer 108 is smaller than the width W M of the channel length direction of the conductive layer 112a and the conductive layer 112b
  • An example of the case is shown. In other words, in a plan view, it overlaps with the conductive layer 104 of the semiconductor layer 108, and a region not overlapping the conductive layer 112a and the conductive layer 112b (i.e., the channel formation region) of the width W S of the channel width direction, conductive layer 112a or the conductive layer 112b, is smaller than the width W M of the channel width direction of a portion which overlaps with the conductive layer 104. With such a structure, the area occupied by the transistor 100 can be reduced.
  • each layer constituting the transistor 100 (layout pattern) is not limited to the above, FIG. 2 (A), the as shown in FIG. 2 (B), and FIG. 2 (C), the width W S A layout pattern larger than the width W M may be used.
  • a thin film (insulating film, semiconductor film, conductive film, or the like) included in the semiconductor device is formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulse laser deposition (PLD: Pulse Laser Deposition).
  • CVD chemical vapor deposition
  • PLD Pulse Laser Deposition
  • ALD Atomic Layer Deposition
  • the CVD method include a plasma enhanced chemical vapor deposition (PECVD) method and a thermal CVD method.
  • PECVD plasma enhanced chemical vapor deposition
  • thermal CVD there is a metal organic chemical vapor deposition (MOCVD) method.
  • Thin films (insulating films, semiconductor films, conductive films, etc.) that constitute semiconductor devices are spin coat, dip, spray coating, ink jet, dispense, screen printing, offset printing, doctor knife, slit coat, roll coat, curtain coat. It can be formed by a method such as knife coating.
  • the thin film constituting the semiconductor device when processing the thin film constituting the semiconductor device, it can be processed using a photolithography method or the like.
  • the thin film may be processed by a nanoimprint method, a sand blast method, a lift-off method, or the like.
  • the island-shaped thin film may be directly formed by a film forming method using a shielding mask such as a metal mask.
  • light used for exposure can be, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or light obtained by mixing these.
  • ultraviolet light, KrF laser light, ArF laser light, or the like can be used.
  • exposure may be performed by an immersion exposure technique.
  • extreme ultraviolet light (EUV: Extreme-violet) or X-rays may be used as light used for exposure.
  • an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing is possible. Note that a photomask is not necessary when exposure is performed by scanning a beam such as an electron beam.
  • etching the thin film For etching the thin film, a dry etching method, a wet etching method, a sand blasting method, or the like can be used.
  • FIG. 5C2 are diagrams illustrating a method for manufacturing the transistor 100.
  • (A1), (B1), and (C1) shown on the left side are schematic top views
  • (A2), (B2), and (C2) shown on the right side are sectional views.
  • the cross section in the channel length direction is shown on the left side of the alternate long and short dash line
  • the cross section in the channel width direction is shown on the right side.
  • a conductive film is formed over the substrate 102, a resist mask is formed over the conductive film by a lithography process, and the conductive film is etched, so that the conductive layer 104 functioning as a gate electrode is formed (FIG. 3A1). (A2)).
  • an insulating layer 106 that covers the conductive layer 104 and the substrate 102 is formed (FIGS. 3B1 and 3B2).
  • the insulating layer 106 can be formed by, for example, a PECVD method.
  • treatment for supplying oxygen to the insulating layer 106 may be performed.
  • oxygen supply method oxygen radicals, oxygen atoms, oxygen atom ions, oxygen molecular ions, or the like are supplied to the insulating layer 106 by an ion doping method, an ion implantation method, plasma treatment, or the like.
  • oxygen may be added to the insulating layer 106 through the film.
  • the film is preferably removed after oxygen is added.
  • a conductive film or a semiconductor film containing one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten is used as the film that suppresses the release of oxygen. be able to.
  • oxygen may be supplied into the insulating layer 106 by forming a metal oxide film over the insulating layer 106 by a sputtering method or the like in an atmosphere containing oxygen.
  • the metal oxide film may be formed by a sputtering method using a sputtering target containing a metal element such as indium, zinc, tin, gallium, or aluminum, or a sputtering target containing any of these oxides. Thereafter, the metal oxide film is preferably removed.
  • heat treatment for desorbing water or hydrogen from the surface and the film of the insulating layer 106 may be performed before the treatment for supplying oxygen.
  • heat treatment can be performed in a nitrogen atmosphere at a temperature of 300 ° C. or higher and lower than the heat resistance temperature of the conductive layer 104, preferably 300 ° C. or higher and 450 ° C. or lower.
  • the metal oxide film 108af and the metal oxide film 108bf are each preferably formed by a sputtering method using a metal oxide target.
  • an inert gas for example, helium gas, argon gas, xenon gas, or the like
  • oxygen flow ratio the ratio of oxygen gas to the entire deposition gas in forming the metal oxide film
  • a metal oxide film having high conductivity can be obtained by reducing the oxygen flow rate ratio and forming a metal oxide film having relatively low crystallinity.
  • a metal oxide film having high etching resistance and electrical stability can be obtained by increasing the oxygen flow rate ratio and forming a metal oxide film having relatively high crystallinity.
  • the metal oxide film 108af located on the conductive layer 104 side functioning as the gate electrode is a film with low crystallinity
  • the metal oxide film 108bf located on the back channel side is a film with high crystallinity
  • the film formation conditions of the metal oxide film 108af and the metal oxide film 108bf include a substrate temperature of room temperature to 350 ° C., preferably a substrate temperature of room temperature to 200 ° C., more preferably a substrate temperature of room temperature to 140 ° C. What is necessary is as follows. It is preferable that the substrate temperature at the time of forming the metal oxide film be, for example, room temperature or higher and lower than 140 ° C. because productivity is increased.
  • the oxygen flow rate ratio during the formation of the metal oxide film 108af is 0% to less than 50%, preferably 0% to 30%, more preferably 0% to 20%, typically Is 10%.
  • the oxygen flow rate ratio during the formation of the metal oxide film 108bf is 50% to 100%, preferably 60% to 100%, more preferably 80% to 100%, and still more preferably 90% to 100%. Hereinafter, it is typically 100%.
  • the metal oxide film 108af and the metal oxide film 108bf may have different conditions such as pressure, temperature, and power at the time of film formation. It is preferable because the time required for the film process can be shortened.
  • the film formation condition is such that the metal oxide film 108af is a metal oxide film having a CAAC structure, a metal oxide film having an nc structure, or a metal oxide film in which the CAAC structure and the nc structure are mixed. Is preferably set.
  • the deposition conditions are set so that the metal oxide film 108bf has higher crystallinity than the metal oxide film 108af and is a metal oxide film in which the CAAC structure or the CAAC structure and the nc structure are mixed. It is preferable to do.
  • the film formation conditions for the metal oxide film to be formed to have a CAAC structure and the film formation conditions to have an nc structure differ depending on the composition of the sputtering target used, and thus the substrate temperature and oxygen depend on the composition. What is necessary is just to set suitably a pressure, electric power, etc. other than a flow rate ratio.
  • the metal oxide film 108af and the metal oxide film 108bf are preferably formed under the same conditions except for the oxygen flow rate ratio.
  • the metal oxide film 108af and the metal oxide film 108bf may be films having different compositions.
  • the metal oxide film 108af has a higher In content than the metal oxide film 108bf. It is preferable to use an oxide target.
  • the semiconductor layer 108 has a single-layer structure
  • a formation method of either the metal oxide film 108af or the metal oxide film 108bf can be referred to.
  • the formation method of the metal oxide film 108af is preferably used.
  • a conductive film 113af, a conductive film 113bf, and a conductive film 113cf are sequentially stacked to cover the upper surface of the metal oxide film 108bf (FIGS. 4A1 and 4A2).
  • the conductive film 113bf is a film that later becomes the conductive layer 113b, and preferably contains copper, silver, gold, or aluminum. Further, the conductive film 113af and the conductive film 113cf are films that will later become the conductive layer 113a and the conductive layer 113c, and each independently includes titanium, tungsten, molybdenum, chromium, tantalum, zinc, indium, platinum, ruthenium, or the like. It is preferable.
  • the conductive film 113af, the conductive film 113bf, and the conductive film 113cf are preferably formed by a film formation method such as a sputtering method, an evaporation method, or a plating method.
  • the resist mask 115 is provided over a region to be the conductive layer 112a and the conductive layer 112b. Specifically, the pair of resist masks are separated from each other in a region which overlaps with the conductive layer 104 and overlaps with a portion which becomes a channel formation region after etching the metal oxide film 108af and the metal oxide film 108bf. 115 is formed.
  • portions of the conductive film 113cf, the conductive film 113bf, and the conductive film 113af that are not covered with the resist mask 115 are removed by etching, whereby the conductive layer 112a and the conductive layer 112b are formed. Thereafter, the resist mask 115 is removed (FIGS. 4C1 and 4C2).
  • Etching can be performed using a dry etching method or a wet etching method. In particular, it is preferable to use a wet etching method because damage to the metal oxide film 108bf can be reduced.
  • the insulating layer 106 is covered with the metal oxide film 108af and the metal oxide film 108bf. Therefore, there is no fear that the insulating layer 106 is etched, and the generation of a large step due to the thinning of the insulating layer 106 at the outer edge portion of the subsequent semiconductor layer 108, the conductive layer 112a, and the conductive layer 112b is prevented. Can do. Further, when an etching method for the conductive film 113af or the like is selected, it is not necessary to consider the influence on the insulating layer 106, so that the degree of freedom in the process can be increased.
  • a resist mask 117 is formed over the metal oxide film 108bf, the conductive layer 112a, and the conductive layer 112b (FIGS. 5A1 and 5A2).
  • the resist mask 117 is provided so as to overlap with the conductive layer 104 and to connect a region between the conductive layer 112a and the conductive layer 112b, that is, a channel formation region of the semiconductor layer 108 later. Further, as illustrated in FIGS. 5A1 and 5A2, the resist mask 117 is provided so as to cover the top surfaces and side surfaces of the conductive layers 112a and 112b. That is, the resist mask 117 is formed so that the side surface of the resist mask 117 is located outside the side surface of the conductive layer 112a or the conductive layer 112b at the outer edge portions of the conductive layer 112a and the conductive layer 112b. In other words, the resist mask 117 is formed so as to include the conductive layer 112a and the conductive layer 112b in plan view.
  • regions of the metal oxide film 108bf and the metal oxide film 108af that are not covered with the resist mask 117 are removed by etching, whereby the semiconductor layer 108 (semiconductor layer 108a and semiconductor layer 108b) is formed. Thereafter, the resist mask 117 is removed (FIGS. 5B1 and 5B2).
  • a dry etching method, a wet etching method, or the like can be used for the etching of the metal oxide film 108bf and the metal oxide film 108af.
  • a wet etching method it is preferable to use a wet etching method because an exposed portion of the insulating layer 106 can be prevented from being thinned.
  • the metal oxide film 108bf and the metal oxide film 108af are etched, the upper surfaces and side surfaces of the conductive layer 112a and the conductive layer 112b are covered with the resist mask 117, so that they may be exposed to an etching atmosphere. Absent. Therefore, the conductive layer 112a and the conductive layer 112b can be prevented from being thinned and the line width can be reduced. In addition, contamination of the surface of the semiconductor layer 108 on the back channel side due to elution or scattering of part of the conductive layers 112a and 112b can be prevented; thus, a highly reliable transistor can be realized.
  • the metal oxide film 108af it is preferable to use a film having higher crystallinity than the metal oxide film 108af for the metal oxide film 108bf because etching resistance of the conductive film 113af can be increased. Further, by using such an etchant, the etching rate of the metal oxide film 108bf and the metal oxide film 108af can be relatively slow. Therefore, the side surface of the semiconductor layer 108 is etched, whereby the semiconductor layer 108 is etched. Can be prevented from retreating inward from the end portion of the conductive layer 112a or the conductive layer 112b. As a result, the step coverage of the insulating layer 114 and the insulating layer 116 to be formed later can be improved, and a highly reliable transistor can be realized.
  • the insulating layer 114 is formed so as to cover the conductive layer 112a, the conductive layer 112b, the semiconductor layer 108, and the insulating layer 106.
  • the insulating layer 114 is preferably formed in an atmosphere containing oxygen, for example. In particular, it is preferably formed by a plasma CVD method in an atmosphere containing oxygen. Accordingly, the insulating layer 114 with few defects can be obtained.
  • an oxide film such as a silicon oxide film or a silicon oxynitride film is preferably formed using a plasma chemical vapor deposition apparatus (a PECVD apparatus or simply a plasma CVD apparatus).
  • a PECVD apparatus or simply a plasma CVD apparatus
  • the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
  • the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
  • PECVD is performed such that the flow rate of the oxidizing gas with respect to the flow rate of the deposition gas is greater than 20 times and less than 100 times, or greater than or equal to 40 times and less than or equal to 80 times, and the pressure in the processing chamber is less than 100 Pa or less than 50 Pa.
  • the insulating layer 114 may be formed using a PECVD method using microwaves.
  • Microwave refers to the frequency range from 300 MHz to 300 GHz. Microwaves have a low electron temperature and a low electron energy.
  • the ratio used for accelerating electrons is small, it can be used for dissociation and ionization of more molecules, and high density plasma (high density plasma) can be excited. . Therefore, the insulating layer 114 with few defects and less plasma damage to the deposition surface and the deposit can be formed.
  • oxygen may be supplied to the semiconductor layer 108 by performing plasma treatment in an atmosphere containing oxygen before the formation of the insulating layer 114.
  • the gas used when performing the plasma treatment include nitrogen oxides such as N 2 O (nitrous oxide or dinitrogen monoxide), NO 2 (nitrogen dioxide), NO (nitrogen monoxide), and O 2 (oxygen).
  • a gas containing O 3 (ozone) or the like is preferably used.
  • the plasma treatment is preferably performed using a deposition apparatus for the insulating layer 114.
  • the plasma treatment is preferably performed in a deposition chamber in which the insulating layer 114 is formed.
  • the insulating layer 114 may be transferred to the deposition chamber under reduced pressure without being exposed to the air.
  • the plasma treatment and the insulating layer 114 are preferably performed at the same temperature.
  • treatment for supplying oxygen to the insulating layer 114 may be performed.
  • a method similar to that for the insulating layer 106 can be used.
  • an insulating layer 116 is formed so as to cover the insulating layer 114 (FIGS. 5C1 and 5C2).
  • the insulating layer 116 is preferably an insulating film in which oxygen, hydrogen, water, or the like is less likely to diffuse than the insulating layer 114. Since the insulating layer 116 hardly diffuses oxygen, oxygen in the semiconductor layer 108 can be prevented from diffusing outside through the insulating layer 114. In addition, since the insulating layer 116 hardly diffuses hydrogen, hydrogen, water, or the like can be prevented from diffusing from the outside into the semiconductor layer 108 or the like.
  • the transistor 100 can be manufactured.
  • the transistor manufacturing method exemplified here it is possible to suppress thinning of the exposed portion of the gate insulating layer, improve the step coverage of the protective insulating layer, and realize a highly reliable transistor.
  • the top surface and side surfaces of the source electrode and the drain electrode are covered with the resist mask during the etching for forming the semiconductor layer, the top surface and the side surfaces are not exposed to the etching atmosphere.
  • a transistor 100A illustrated in FIG. 6A is different from the transistor 100 exemplified in the above structural example 1 mainly in that the semiconductor layer 108 does not have a stacked structure.
  • the semiconductor layer 108 has a single-layer structure, a manufacturing process can be simplified and productivity can be improved. At this time, a metal oxide film having crystallinity is preferably used as the semiconductor layer 108.
  • a transistor 100B illustrated in FIG. 6B is different from the transistor 100 exemplified in the above structural example 1 in that the conductive layer 112a and the conductive layer 112b do not have a stacked structure.
  • the conductive layer 112a and the conductive layer 112b have a single-layer structure, productivity can be improved.
  • materials that can be used for the conductive layer 113a or the conductive layer 113b described above can be selected as appropriate.
  • an extremely low resistance conductive material containing copper, silver, gold, aluminum, or the like can be preferably used.
  • a transistor 100C illustrated in FIG. 6C is different from the transistor 100 illustrated in the above structural example in that the semiconductor layer 108, the conductive layer 112a, and the conductive layer 112b do not have a stacked structure. With such a configuration, productivity can be further increased.
  • a transistor 100D illustrated in FIGS. 7A, 7B, and 7C is different from the transistor 100 illustrated in the above structural example in that the transistor 100D mainly includes a conductive layer 120a and a conductive layer 120b.
  • the conductive layer 120 a and the conductive layer 120 b are provided on the insulating layer 114.
  • the conductive layer 120 a has a region overlapping with the semiconductor layer 108 and the conductive layer 104.
  • the conductive layer 104 functions as a first gate electrode (also referred to as a bottom gate electrode), and the conductive layer 120a functions as a second gate electrode (also referred to as a top gate electrode).
  • part of the insulating layer 114 functions as a second gate insulating layer.
  • the conductive layer 120a may be electrically connected to the conductive layer 104 through an opening 142a provided in the insulating layer 114 and the insulating layer 106. Accordingly, the same potential can be applied to the conductive layer 120a and the conductive layer 104, and the on-state current of the transistor 100D can be increased.
  • the conductive layer 104 and the conductive layer 120a protrude outward from the end portion of the semiconductor layer 108 in the channel width direction. At this time, as illustrated in FIG. 7C, the entire semiconductor layer 108 in the channel width direction is covered with the conductive layer 104 and the conductive layer 120a.
  • the semiconductor layer 108 can be electrically surrounded by an electric field generated by the pair of gate electrodes. At this time, it is particularly preferable to apply the same potential to the conductive layer 104 and the conductive layer 120a. Accordingly, an electric field for inducing a channel in the semiconductor layer 108 can be effectively applied, so that the on-state current of the transistor 100D can be increased. Further, the transistor 100D can be miniaturized.
  • the conductive layer 104 and the conductive layer 120a may not be connected.
  • one of the pair of gate electrodes may be supplied with a constant potential, and the other may be supplied with a signal for driving the transistor 100D.
  • a threshold voltage when the transistor 100D is driven by the other electrode can be controlled by a potential applied to the one electrode.
  • the conductive layer 120b is electrically connected to the conductive layer 112b through an opening 142b provided in the insulating layer 114.
  • the conductive layer 120b can be used as a wiring or an electrode.
  • the conductive layer 120b when applied to a display device, can function as a pixel electrode or a wiring for connecting the transistor 100D and the pixel electrode.
  • the conductive layer 120a and the conductive layer 120b are provided between the insulating layer 114 and the insulating layer 116; It may be provided above.
  • FIG. 8A, FIG. 8B, FIG. 8C, FIG. 8D, and FIG. 8E are schematic top views showing some of the sub-pixels of the display device.
  • One sub-pixel includes at least one transistor and a conductive layer functioning as a pixel electrode (here, the conductive layer 120b). Note that here, for ease of explanation, an example of a structure of a part of a subpixel is shown; however, other transistors may be used depending on the type of display element applied to the subpixel, the function added to the pixel, or the like. And a capacitor can be provided as appropriate.
  • part of the conductive layer 104 functions as a gate line (also referred to as a scanning line), part of the conductive layer 112a functions as a source line (also referred to as a video signal line), and Some function as wiring for electrically connecting the transistor and the conductive layer 120b.
  • a gate line also referred to as a scanning line
  • part of the conductive layer 112a functions as a source line (also referred to as a video signal line)
  • the conductive layer 104 has a top surface shape in which a part protrudes, and a semiconductor layer 108 is provided over the protruding part to form a transistor.
  • FIG. 8B and 8C show an example in the case where the conductive layer 104 does not have a protruding portion.
  • FIG. 8B illustrates an example in which the channel length direction of the semiconductor layer 108 and the extending direction of the conductive layer 104 are parallel to each other, and
  • FIG. 8C illustrates an example in which these are orthogonal to each other.
  • the conductive layer 112b has a U-shaped upper surface shape having a substantially arc-shaped portion.
  • the conductive layer 112a and the conductive layer 112b are arranged over the semiconductor layer 108 so that the distance between the conductive layer 112a and the conductive layer 112b is always equal. With such a structure, the channel width of the transistor can be increased and a larger current can flow.
  • the transistor of one embodiment of the present invention can be applied not only to a display device but also to various circuits and devices.
  • it can be suitably used for various circuits in an IC chip mounted on an electronic device, such as an arithmetic circuit, a memory circuit, a drive circuit, and an interface circuit.
  • it can use suitably for the drive circuit etc. in the display device to which the liquid crystal element, the organic EL element, etc. were applied.
  • it can be suitably used for a drive circuit in various sensor devices such as a touch sensor, an optical sensor, and a biological sensor.
  • the substrate 102 there is no particular limitation on the material of the substrate 102, but it is necessary that the substrate 102 have at least heat resistance to withstand heat treatment performed later.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like is used as the substrate 102. Also good.
  • a substrate in which a semiconductor element is provided over these substrates may be used as the substrate 102.
  • a flexible substrate may be used as the substrate 102, and the transistor 100 or the like may be formed directly over the flexible substrate.
  • a separation layer may be provided between the substrate 102 and the transistor 100 or the like. The separation layer can be used for separation from the substrate 102 and transfer to another substrate after part or all of the semiconductor device is completed thereon. At that time, the transistor 100 or the like can be transferred to a substrate having poor heat resistance or a flexible substrate.
  • an oxide insulating film or a nitride insulating film can be formed as a single layer or a stacked layer. Note that in order to improve interface characteristics with the semiconductor layer 108, at least a region in contact with the semiconductor layer 108 in the insulating layer 106 is preferably formed using an oxide insulating film.
  • the insulating layer 106 is preferably formed using a film that releases oxygen by heating.
  • the insulating layer 106 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like can be used, and a single layer or a stacked layer can be used.
  • the surface in contact with the semiconductor layer 108 of the insulating layer 106 is subjected to pretreatment such as oxygen plasma treatment. Or it is preferable to oxidize the vicinity of the surface.
  • the conductive layer 104 and the conductive layer 120a functioning as a gate electrode, the conductive layer 120b functioning as a wiring, the conductive layer 112a functioning as one of a source electrode and a drain electrode, and the conductive layer 112b functioning as the other, and the like
  • a metal element selected from chromium, copper, aluminum, gold, silver, zinc, molybdenum, tantalum, titanium, tungsten, manganese, nickel, iron, cobalt, or an alloy containing the above metal element as a component, Each of them can be formed using an alloy or the like in which the above metal elements are combined.
  • the conductive layer 112a and the conductive layer 112b it is preferable to use a low-resistance conductive material including copper, silver, gold, aluminum, or the like.
  • copper or aluminum is preferable because it is excellent in mass productivity.
  • the conductive film included in the semiconductor device includes an In—Sn oxide, an In—W oxide, an In—W—Zn oxide, an In—Ti oxide, an In—Ti—Sn oxide, and an In—Zn oxide.
  • an oxide conductor such as an oxide, an In—Sn—Si oxide, an In—Ga—Zn oxide, or a metal oxide film can be used.
  • an oxide conductor (OC: Oxide Conductor)
  • OC Oxide Conductor
  • a donor level is formed in the vicinity of the conduction band.
  • the metal oxide becomes highly conductive and becomes a conductor.
  • the conductive metal oxide can be referred to as an oxide conductor.
  • the conductive film included in the semiconductor device may have a stacked structure of a conductive film including the oxide conductor (metal oxide) and a conductive film including a metal or an alloy.
  • a conductive film including an oxide conductor is preferably applied to a side in contact with the insulating layer functioning as a gate insulating film.
  • a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductive layer 104, the conductive layer 112a, and the conductive layer 112b.
  • X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
  • a Cu-X alloy film it can be processed by a wet etching process, and thus manufacturing costs can be suppressed.
  • Insulating layer 114 As the insulating layer 114 provided over the semiconductor layer 108, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, a hafnium oxide film, an yttrium oxide film, a zirconium oxide film formed by a PECVD method, a sputtering method, an ALD method, or the like is used.
  • An insulating layer including one or more of a film, a gallium oxide film, a tantalum oxide film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, a neodymium oxide film, and the like can be used.
  • a silicon oxide film or a silicon oxynitride film formed by a plasma CVD method is preferably used.
  • the insulating layer 114 may have a stacked structure of two or more layers.
  • an insulating layer including one or more of a silicon nitride oxide film, a silicon nitride film, an aluminum nitride film, an aluminum nitride oxide film, or the like formed by a PECVD method, a sputtering method, an ALD method, or the like is used.
  • a PECVD method, a sputtering method, an ALD method, or the like is used.
  • the insulating layer 116 may have a stacked structure of two or more layers.
  • a sputtering target used for forming the In-M-Zn oxide preferably has an In atomic ratio equal to or higher than the M atomic ratio.
  • the atomic ratio of the semiconductor layer 108 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element included in the sputtering target.
  • the atomic ratio of Ga is larger than 0.1 when the atomic ratio of In is 5. 2 or less, and includes the case where the atomic ratio of Zn is 5 or more and 7 or less.
  • the atomic ratio of Ga is larger than 0.1 when the atomic ratio of In is 1. 2 or less, including the case where the atomic ratio of Zn is greater than 0.1 and 2 or less.
  • the semiconductor layer 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more. In this manner, off-state current of a transistor can be reduced by using a metal oxide having a wider energy gap than silicon.
  • the semiconductor layer 108 preferably has a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC structure, a polycrystalline structure, a microcrystalline structure, or an amorphous structure, which will be described later.
  • the amorphous structure has the highest defect level density
  • the CAAC structure has the lowest defect level density.
  • CAAC c-axis aligned crystal
  • the CAAC structure is one of crystal structures such as a thin film having a plurality of nanocrystals (a crystal region having a maximum diameter of less than 10 nm). Each nanocrystal has a c-axis oriented in a specific direction and an a-axis.
  • the b-axis is a crystal structure having a feature that nanocrystals are continuously connected without forming a grain boundary without having orientation.
  • a thin film having a CAAC structure has a feature that the c-axis of each nanocrystal is easily oriented in the thickness direction of the thin film, the normal direction of the surface to be formed, or the normal direction of the surface of the thin film.
  • CAAC-OS Oxide Semiconductor
  • CAAC-OS Oxide Semiconductor
  • CAAC-OS cannot confirm a clear crystal grain boundary, it can be said that a decrease in electron mobility due to the crystal grain boundary hardly occurs.
  • the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, the physical properties of the oxide semiconductor including a CAAC-OS are stable. Therefore, an oxide semiconductor including a CAAC-OS is resistant to heat and has high reliability.
  • crystallography it is common to take a unit cell having a specific axis as the c-axis among the three axes (crystal axis) of the a-axis, b-axis, and c-axis constituting the unit cell.
  • a crystal having a layered structure two axes parallel to the plane direction of the layer are generally defined as an a axis and a b axis, and an axis intersecting the layer is generally defined as a c axis.
  • a crystal having such a layered structure there is graphite classified as a hexagonal system, the a-axis and b-axis of the unit cell are parallel to the cleavage plane, and the c-axis is orthogonal to the cleavage plane.
  • graphite classified as a hexagonal system the a-axis and b-axis of the unit cell are parallel to the cleavage plane, and the c-axis is orthogonal to the cleavage plane.
  • an InGaZnO 4 crystal having a layered structure of YbFe 2 O 4 type crystal structure can be classified into a hexagonal system, and the a-axis and b-axis of the unit cell are parallel to the plane direction of the layer, and the c-axis Is orthogonal to the layer (ie, the a-axis and b-axis).
  • a crystal part may not be clearly observed in an observation image using a TEM.
  • a crystal part included in the microcrystalline oxide semiconductor film has a size of 1 nm to 100 nm, or 1 nm to 10 nm.
  • an oxide semiconductor film including nanocrystals (nc: nanocrystal) that is 1 nm to 10 nm, or 1 nm to 3 nm is referred to as an nc-OS (nanocrystalline Oxide Semiconductor) film.
  • nc-OS nanocrystalline Oxide Semiconductor
  • the nc-OS film has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS film may not be distinguished from an amorphous oxide semiconductor film depending on an analysis method. For example, when structural analysis is performed on the nc-OS film using an XRD apparatus using X-rays having a diameter larger than that of the crystal part, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method.
  • nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter (for example, 1 nm to 30 nm) that is close to the crystal part or smaller than the crystal part. A region with a high luminance is observed so as to draw a circle (in a ring shape), and a plurality of spots may be observed in the ring-shaped region.
  • the nc-OS film has a lower density of defect states than the amorphous oxide semiconductor film. Note that the nc-OS film does not have regularity in crystal orientation between different crystal parts. Therefore, the nc-OS film has a higher density of defect states than the CAAC-OS film. Therefore, the nc-OS film has a higher carrier density and higher electron mobility than the CAAC-OS film in some cases. Therefore, a transistor including the nc-OS film may exhibit high field effect mobility.
  • the nc-OS film can be formed by reducing the oxygen flow rate ratio during deposition as compared with the CAAC-OS film.
  • the nc-OS film can also be formed by lowering the substrate temperature at the time of deposition as compared with the CAAC-OS film.
  • the nc-OS film can be formed even when the substrate temperature is relatively low (for example, 130 ° C. or lower) or the substrate is not heated, so that a large glass substrate, a resin substrate, or the like can be used. And can increase productivity.
  • the metal oxide formed by sputtering using the above target at a substrate temperature of 100 ° C. or higher and 130 ° C. or lower is a crystal structure of one of an nc (nano crystal) structure and a CAAC structure, or a structure in which these are mixed It is easy to take.
  • a metal oxide formed by a sputtering method at a substrate temperature of room temperature (RT) is likely to have an nc crystal structure.
  • the room temperature (RT) here includes a temperature when the substrate is not intentionally heated.
  • composition of metal oxide A structure of a CAC (Cloud-Aligned Composite) -OS that can be used for the transistor disclosed in one embodiment of the present invention is described below.
  • CAAC c-axis aligned crystal
  • CAC Cloud-Aligned Composite
  • CAC-OS or CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and the whole material has a function as a semiconductor.
  • the conductive function is a function of flowing electrons (or holes) serving as carriers
  • the insulating function is an electron serving as carriers. It is a function that does not flow.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-described conductive function
  • the insulating region has the above-described insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material, respectively.
  • the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • the conductive region and the insulating region are dispersed in the material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, respectively. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel formation region of a transistor, high current driving force, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.
  • CAC-OS or CAC-metal oxide can also be called a matrix composite material (metal matrix composite) or a metal matrix composite material (metal matrix composite).
  • FIG. 9A shows a top view of the display device 700.
  • the display device 700 includes a first substrate 701 and a second substrate 705 which are bonded to each other with a sealant 712.
  • the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 are provided over the first substrate 701. It is done.
  • the pixel portion 702 is provided with a plurality of display elements.
  • an FPC terminal portion 708 to which an FPC 716 (FPC: Flexible printed circuit) is connected is provided in a portion of the first substrate 701 that does not overlap with the second substrate 705.
  • FPC Flexible printed circuit
  • Various signals and the like are supplied to the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706 by the FPC 716 through the FPC terminal portion 708 and the signal line 710.
  • a plurality of gate driver circuit units 706 may be provided. Further, the gate driver circuit portion 706 and the source driver circuit portion 704 may be in the form of an IC chip separately formed and packaged on a semiconductor substrate or the like. The IC chip can be mounted on the first substrate 701 or the FPC 716.
  • the transistor which is a semiconductor device of one embodiment of the present invention can be applied to the transistors included in the pixel portion 702, the source driver circuit portion 704, and the gate driver circuit portion 706.
  • Examples of the display element provided in the pixel portion 702 include a liquid crystal element and a light emitting element.
  • a liquid crystal element a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.
  • the light emitting element include self-luminous light emitting elements such as LEDs (Light Emitting Diode), OLEDs (Organic LEDs), QLEDs (Quantum-dot LEDs), and semiconductor lasers.
  • a shutter type or optical interference type MEMS (Micro Electro Mechanical Systems) element a display element using a microcapsule type, an electrophoretic method, an electrowetting method, an electronic powder fluid (registered trademark) method, or the like is used. You can also.
  • a display device 700A illustrated in FIG. 9B is an example of a display device to which a flexible resin layer 743 is applied instead of the first substrate 701 and can be used as a flexible display.
  • the pixel portion 702 does not have a rectangular shape, and the corner portion has an arc shape.
  • the pixel portion 702 and the resin layer 743 are notched and partly cut out.
  • the pair of gate driver circuit portions 706 are provided on both sides with the pixel portion 702 interposed therebetween.
  • the gate driver circuit portion 706 is provided along the arcuate contour at the corner of the pixel portion 702.
  • the resin layer 743 has a shape in which a portion where the FPC terminal portion 708 is provided protrudes. Further, a part of the resin layer 743 including the FPC terminal portion 708 can be folded back in a region P2 in FIG. 9B. By folding part of the resin layer 743, the display device 700A can be mounted on the electronic device in a state where the FPC 716 is placed over the back side of the pixel portion 702, and space saving of the electronic device can be achieved. .
  • an IC 717 is mounted on the FPC 716 connected to the display device 700A.
  • the IC 717 has a function as a source driver circuit, for example.
  • the source driver circuit portion 704 in the display device 700A can include at least one of a protection circuit, a buffer circuit, a demultiplexer circuit, and the like.
  • a display device 700B illustrated in FIG. 9C is a display device that can be suitably used for an electronic device having a large screen.
  • it can be suitably used for a television device, a monitor device, a personal computer (including a notebook type or a desktop type), a tablet terminal, a digital signage, and the like.
  • the display device 700B includes a plurality of source driver ICs 721 and a pair of gate driver circuit units 722.
  • the plurality of source driver ICs 721 are attached to the FPC 723, respectively.
  • the plurality of FPCs 723 have one terminal connected to the substrate 701 and the other terminal connected to the printed circuit board 724.
  • the printed circuit board 724 can be disposed on the back side of the pixel portion 702 and mounted on the electronic device, so that space saving of the electronic device can be achieved.
  • the gate driver circuit portion 722 is formed on the substrate 701. Thereby, an electronic device with a narrow frame can be realized.
  • a large-sized and high-resolution display device can be realized.
  • the present invention can be applied to a display device having a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more.
  • a display device with extremely high resolution such as 4K2K or 8K4K can be realized.
  • FIGS. 10 to 12 are cross-sectional views taken along one-dot chain line QR shown in FIG. 9A.
  • FIG. 13 is a cross-sectional view taken along one-dot chain line ST in display device 700A shown in FIG. 10 and 11 show a configuration using a liquid crystal element as a display element, and FIGS. 12 and 13 show a configuration using an EL element.
  • the display device illustrated in FIGS. 10 to 13 includes a lead wiring portion 711, a pixel portion 702, a source driver circuit portion 704, and an FPC terminal portion 708.
  • the lead wiring portion 711 includes a signal line 710.
  • the pixel portion 702 includes a transistor 750 and a capacitor 790.
  • the source driver circuit portion 704 includes a transistor 752.
  • FIG. 11 illustrates a case where the capacitor 790 is not provided.
  • the transistor illustrated in Embodiment 1 can be used as the transistor 750 and the transistor 752.
  • the transistor used in this embodiment includes an oxide semiconductor film which is highly purified and suppresses formation of oxygen vacancies.
  • the transistor can have low off-state current. Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval of the image signal can be set longer. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of reducing power consumption.
  • the transistor used in this embodiment can be driven at high speed because relatively high field-effect mobility can be obtained.
  • the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, a configuration in which a drive circuit formed of a silicon wafer or the like is not applied is possible, and the number of parts of the display device can be reduced.
  • a high-quality image can be provided by using a transistor that can be driven at high speed.
  • the 10, 12, and 13 include a lower electrode formed by processing the same film as the gate electrode included in the transistor 750 and a conductive film that is the same as the source or drain electrode. And an upper electrode formed. A part of the insulating film functioning as a gate insulating layer of the transistor 750 is provided between the lower electrode and the upper electrode. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric film is sandwiched between a pair of electrodes.
  • a planarization insulating film 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • the transistor 750 included in the pixel portion 702 and the transistor 752 included in the source driver circuit portion 704 may have different structures. For example, a structure in which a top-gate transistor is applied to one of them and a bottom-gate transistor is applied to the other may be employed. Note that the gate driver circuit portion 706 is similar to the source driver circuit portion 704.
  • the signal line 710 is formed of the same conductive film as the source and drain electrodes of the transistors 750 and 752. At this time, it is preferable to use a low-resistance material such as a material containing copper element because signal delay due to wiring resistance is small and display on a large screen is possible.
  • the FPC terminal portion 708 includes a wiring 760 that functions as a connection electrode, an anisotropic conductive film 780, and an FPC 716.
  • the wiring 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • the wiring 760 is formed using the same conductive film as the source and drain electrodes of the transistors 750 and 752.
  • a flexible substrate such as a glass substrate or a plastic substrate can be used.
  • an insulating layer having a barrier property against water or hydrogen is preferably provided between the first substrate 701 and the transistor 750 and the like.
  • a light shielding film 738, a coloring film 736, and an insulating film 734 in contact with the light shielding film 738 are provided on the second substrate 705 side.
  • a display device 700 illustrated in FIG. 10 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductive layer 772, a conductive layer 774, and a liquid crystal layer 776 therebetween.
  • the conductive layer 774 is provided on the second substrate 705 side and functions as a common electrode.
  • the conductive layer 772 is electrically connected to a source electrode or a drain electrode included in the transistor 750.
  • the conductive layer 772 is formed over the planarization insulating film 770 and functions as a pixel electrode.
  • the conductive layer 772 can be formed using a material that is transparent to visible light or a reflective material.
  • a material that is transparent to visible light or a reflective material for example, an oxide material containing indium, zinc, tin, or the like is preferably used.
  • the reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the display device 700 is a reflective liquid crystal display device.
  • a transmissive liquid crystal display device is obtained.
  • a polarizing plate is provided on the viewing side.
  • a transmissive liquid crystal display device a pair of polarizing plates is provided so as to sandwich a liquid crystal element.
  • a display device 700 illustrated in FIG. 11 illustrates an example in which a liquid crystal element 775 of a horizontal electric field type (for example, FFS mode) is used.
  • a conductive layer 774 functioning as a common electrode is provided over the conductive layer 772 with an insulating layer 773 interposed therebetween.
  • the alignment state of the liquid crystal layer 776 can be controlled by an electric field generated between the conductive layers 772 and 774.
  • a storage capacitor can be formed by a stacked structure of a conductive layer 774, an insulating layer 773, and a conductive layer 772. Therefore, there is no need to provide a separate capacitor element, and the aperture ratio can be increased.
  • an alignment film in contact with the liquid crystal layer 776 may be provided.
  • an optical member optical substrate
  • a polarizing member such as a polarizing member, a retardation member, and an antireflection member
  • a light source such as a backlight and a sidelight
  • the liquid crystal layer 776 includes a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC: Polymer Dispersed Liquid Crystal), a polymer network type liquid crystal (PNLC: Polymer Network Liquid Crystal), and a ferroelectric liquid crystal.
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal
  • An antiferroelectric liquid crystal or the like can be used.
  • a liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used.
  • a TN (Twisted Nematic) mode a VA (Vertical Alignment) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, and an ASM (Axially Symmetrically-symmetrical).
  • a mode an OCB (Optical Compensated Birefringence) mode, an ECB (Electrically Controlled Birefringence) mode, a guest host mode, and the like can be used.
  • a scattering liquid crystal using a polymer dispersed liquid crystal, a polymer network liquid crystal, or the like can be used for the liquid crystal layer 776.
  • black and white display may be performed without providing the colored film 736, or color display may be performed using the colored film 736.
  • a time division display method (also referred to as a field sequential driving method) that performs color display based on a continuous additive color mixing method may be applied.
  • a structure in which the coloring film 736 is not provided can be employed.
  • the time-division display method for example, there is no need to provide sub-pixels exhibiting the respective colors of R (red), G (green), and B (blue). There are advantages such as increasing the degree.
  • a display device 700 illustrated in FIG. 12 includes a light-emitting element 782.
  • the light-emitting element 782 includes a conductive layer 772, an EL layer 786, and a conductive film 788.
  • the EL layer 786 includes an organic compound or an inorganic compound such as a quantum dot.
  • Examples of materials that can be used for the organic compound include fluorescent materials and phosphorescent materials.
  • Examples of materials that can be used for the quantum dots include colloidal quantum dot materials, alloy type quantum dot materials, core / shell type quantum dot materials, and core type quantum dot materials.
  • an insulating film 730 covering a part of the conductive layer 772 is provided over the planarization insulating film 770.
  • the light-emitting element 782 includes a light-transmitting conductive film 788 and is a top emission light-emitting element. Note that the light-emitting element 782 may have a bottom emission structure in which light is emitted to the conductive layer 772 side or a dual emission structure in which light is emitted to both the conductive layer 772 side and the conductive film 788 side.
  • the colored film 736 is provided at a position overlapping with the light emitting element 782, and the light shielding film 738 is provided at a position overlapping with the insulating film 730, the lead wiring portion 711, and the source driver circuit portion 704. Further, the coloring film 736 and the light shielding film 738 are covered with an insulating film 734. A space between the light emitting element 782 and the insulating film 734 is filled with a sealing film 732. Note that in the case where the EL layer 786 is formed in an island shape for each pixel or in a stripe shape for each pixel column, that is, formed by separate coating, the coloring film 736 may not be provided.
  • FIG. 13 shows a configuration of a display device that can be suitably applied to a flexible display. 13 is a cross-sectional view taken along one-dot chain line ST in display device 700A shown in FIG.
  • FIG. 13 has a structure in which a supporting substrate 745, an adhesive layer 742, a resin layer 743, and an insulating layer 744 are stacked instead of the substrate 701 shown in FIG.
  • the transistor 750, the capacitor 790, and the like are provided over the insulating layer 744 provided over the resin layer 743.
  • the support substrate 745 includes an organic resin, glass, or the like, and is a substrate that is thin enough to have flexibility.
  • the resin layer 743 is a layer containing an organic resin such as polyimide or acrylic.
  • the insulating layer 744 includes an inorganic insulating film such as silicon oxide, silicon oxynitride, or silicon nitride.
  • the resin layer 743 and the support substrate 745 are attached to each other with an adhesive layer 742.
  • the resin layer 743 is preferably thinner than the support substrate 745.
  • the display device 700 illustrated in FIG. 13 includes a protective layer 740 instead of the substrate 705 illustrated in FIG.
  • the protective layer 740 is attached to the sealing film 732.
  • a glass substrate, a resin film, or the like can be used as the protective layer 740.
  • an optical member such as a polarizing plate or a scattering plate, an input device such as a touch sensor panel, or a configuration in which two or more of these are stacked may be applied.
  • the EL layer 786 included in the light-emitting element 782 is provided in an island shape over the insulating film 730 and the conductive layer 772. By forming the EL layer 786 so that the emission color is different for each sub-pixel, color display can be realized without using the coloring film 736.
  • a protective layer 741 is provided so as to cover the light-emitting element 782.
  • the protective layer 741 has a function of preventing impurities such as water from diffusing into the light-emitting element 782.
  • the protective layer 741 is preferably an inorganic insulating film. Further, it is more preferable to have a stacked structure including one or more inorganic insulating films and one or more organic insulating films.
  • FIG. 13 shows a foldable region P2.
  • the region P2 in addition to the support substrate 745 and the adhesive layer 742, there is a portion where an inorganic insulating film such as the insulating layer 744 is not provided.
  • a resin layer 746 is provided to cover the wiring 760. Preventing generation of cracks when bent by providing a structure in which an inorganic insulating film is not provided in the bendable region P2, and only a conductive layer containing a metal or an alloy and a layer containing an organic material are stacked. Can do.
  • a part of the display device 700A can be bent with a very small radius of curvature.
  • an input device may be provided in the display device 700 illustrated in FIGS.
  • Examples of the input device include a touch sensor.
  • various methods such as a capacitance method, a resistance film method, a surface acoustic wave method, an infrared method, an optical method, and a pressure-sensitive method can be used as a sensor method. Or two or more of these may be used in combination.
  • the structure of the touch panel is a so-called in-cell touch panel in which the input device is formed inside a pair of substrates, a so-called on-cell touch panel in which the input device is formed on the display device 700, or a display device 700.
  • the display device illustrated in FIG. 14A includes a pixel portion 502, a driver circuit portion 504, a protection circuit 506, and a terminal portion 507. Note that the protection circuit 506 may be omitted.
  • the transistor of one embodiment of the present invention can be applied to the transistors included in the pixel portion 502 and the driver circuit portion 504.
  • the transistor of one embodiment of the present invention may also be applied to the protective circuit 506.
  • the pixel unit 502 includes a plurality of pixel circuits 501 for driving a plurality of display elements arranged in X rows and Y columns (X and Y are each independently a natural number of 2 or more).
  • the driving circuit unit 504 includes driving circuits such as a gate driver 504a that outputs scanning signals to the gate lines GL_1 to GL_X and a source driver 504b that supplies data signals to the data lines DL_1 to DL_Y.
  • the gate driver 504a may have at least a shift register.
  • the source driver 504b is configured by using a plurality of analog switches, for example. Further, the source driver 504b may be configured using a shift register or the like.
  • the terminal portion 507 is a portion where a terminal for inputting a power source, a control signal, an image signal, and the like from an external circuit to the display device is provided.
  • the protection circuit 506 is a circuit that brings the wiring and another wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 506 is connected.
  • the protection circuit 506 illustrated in FIG. 14A includes, for example, a scanning line GL that is a wiring between the gate driver 504a and the pixel circuit 501, or a data line DL that is a wiring between the source driver 504b and the pixel circuit 501. Connected to various wirings.
  • the gate driver 504a and the source driver 504b may be provided over the same substrate as the pixel portion 502, or a substrate over which a gate driver circuit or a source driver circuit is separately formed (for example, a single crystal semiconductor film or a multi-source film).
  • a driving circuit board formed of a crystalline semiconductor film may be mounted on the board by COG or TAB (Tape Automated Bonding).
  • the plurality of pixel circuits 501 illustrated in FIG. 14A can have a configuration illustrated in FIGS. 14B and 14C, for example.
  • a pixel circuit 501 illustrated in FIG. 14B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
  • a data line DL_n, a scanning line GL_m, a potential supply line VL, and the like are connected to the pixel circuit 501.
  • One potential of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specification of the pixel circuit 501.
  • the alignment state of the liquid crystal element 570 is set by written data. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
  • the pixel circuit 501 illustrated in FIG. 14C includes transistors 552 and 554, a capacitor 562, and a light-emitting element 572.
  • a data line DL_n, a scanning line GL_m, a potential supply line VL_a, a potential supply line VL_b, and the like are connected to the pixel circuit 501.
  • one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
  • the light emission luminance from the light emitting element 572 is controlled by controlling the current flowing through the light emitting element 572 in accordance with the potential applied to the gate of the transistor 554.
  • Embodiment 4 a pixel circuit including a memory for correcting a gradation displayed on a pixel and a display device including the pixel circuit will be described.
  • the transistor exemplified in Embodiment 1 can be applied to a transistor used in a pixel circuit exemplified below.
  • FIG. 400 A circuit diagram of the pixel circuit 400 is shown in FIG.
  • the pixel circuit 400 includes a transistor M1, a transistor M2, a capacitor C1, and a circuit 401.
  • the pixel circuit 400 is connected to the wiring S1, the wiring S2, the wiring G1, and the wiring G2.
  • the transistor M1 has a gate connected to the wiring G1, one of a source and a drain connected to the wiring S1, and the other connected to one electrode of the capacitor C1.
  • a gate is connected to the wiring G2
  • one of a source and a drain is connected to the wiring S2
  • the other is connected to the other electrode of the capacitor C1 and the circuit 401.
  • the circuit 401 is a circuit including at least one display element.
  • Various elements can be used as the display element.
  • a light-emitting element such as an organic EL element or an LED element, a liquid crystal element, a MEMS element, or the like can be used.
  • a node connecting the transistor M1 and the capacitor C1 is N1
  • a node connecting the transistor M2 and the circuit 401 is N2.
  • the pixel circuit 400 can hold the potential of the node N1 by turning off the transistor M1. Further, by turning off the transistor M2, the potential of the node N2 can be held. Further, by writing a predetermined potential to the node N1 through the transistor M1 in a state where the transistor M2 is turned off, the potential of the node N2 according to the displacement of the potential of the node N1 by capacitive coupling through the capacitor C1. Can be changed.
  • the transistor to which the oxide semiconductor exemplified in Embodiment 1 is applied can be applied to one or both of the transistor M1 and the transistor M2. Therefore, the potential of the node N1 and the node N2 can be held for a long time with an extremely low off-state current. Note that in the case where the period for holding the potential of each node is short (specifically, when the frame frequency is 30 Hz or more), a transistor using a semiconductor such as silicon may be used.
  • FIG. 15B is a timing chart relating to the operation of the pixel circuit 400.
  • various resistances such as wiring resistance, parasitic capacitances such as transistors and wirings, and threshold voltages of transistors is not considered here.
  • one frame period is divided into a period T1 and a period T2.
  • the period T1 is a period for writing a potential to the node N2
  • the period T2 is a period for writing a potential to the node N1.
  • Period T1 a potential for turning on the transistor is applied to both the wiring G1 and the wiring G2. Further, the supply voltage V ref is a fixed potential to the wiring S1, and supplies a first data potential V w to the wiring S2.
  • the potential V ref is applied to the node N1 from the wiring S1 through the transistor M1. Further, the node N2, the first data potential V w via the transistor M2 is given. Therefore, a state where the potential difference V w -V ref is held in the capacitor C1.
  • a potential for turning on the transistor M1 is supplied to the wiring G1
  • a potential for turning off the transistor M2 is supplied to the wiring G2.
  • the second data potential V data is supplied to the wiring S1.
  • a predetermined constant potential may be applied to the wiring S2, or it may be floating.
  • the second data potential V data is supplied to the node N1 through the transistor M1.
  • the capacitive coupling by the capacitor C1 the potential of the node N2 is changed by the potential dV according to the second data potential V data. That is, a potential obtained by adding the first data potential Vw and the potential dV is input to the circuit 401.
  • dV is shown to be a positive value, but may be a negative value. That is, the potential V data may be lower than the potential V ref .
  • the potential dV is substantially determined by the capacitance value of the capacitor C ⁇ b> 1 and the capacitance value of the circuit 401.
  • the potential dV is a potential close to the second data potential V data .
  • the pixel circuit 400 can generate a potential to be supplied to the circuit 401 including the display element by combining two kinds of data signals, gradation correction can be performed in the pixel circuit 400. Become.
  • the pixel circuit 400 can generate a potential exceeding the maximum potential that can be supplied to the wiring S1 and the wiring S2.
  • a light emitting element high dynamic range (HDR) display or the like can be performed.
  • HDR high dynamic range
  • liquid crystal element when a liquid crystal element is used, overdrive driving or the like can be realized.
  • a pixel circuit 400LC illustrated in FIG. 15C includes a circuit 401LC.
  • the circuit 401LC includes a liquid crystal element LC and a capacitor C2.
  • one electrode is connected to one electrode of the node N2 and the capacitor C2, and the other electrode is connected to a wiring to which a potential Vcom2 is applied.
  • the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom1 is applied.
  • the capacity C2 functions as a holding capacity. Note that the capacitor C2 can be omitted if unnecessary.
  • the pixel circuit 400LC can supply a high voltage to the liquid crystal element LC, for example, high-speed display can be realized by overdrive driving, and a liquid crystal material having a high driving voltage can be applied.
  • the gradation can be corrected according to the operating temperature, the deterioration state of the liquid crystal element LC, or the like.
  • a pixel circuit 400EL illustrated in FIG. 15D includes a circuit 401EL.
  • the circuit 401EL includes a light emitting element EL, a transistor M3, and a capacitor C2.
  • a gate is connected to one electrode of the node N2 and the capacitor C2, one of a source and a drain is connected to a wiring to which the potential VH is applied, and the other is connected to one electrode of the light-emitting element EL.
  • the other electrode of the capacitor C2 is connected to a wiring to which the potential Vcom is applied.
  • the other electrode is connected to a wiring to which a potential VL is applied.
  • the transistor M3 has a function of controlling a current supplied to the light emitting element EL.
  • the capacitor C2 functions as a holding capacitor. The capacitor C2 can be omitted if unnecessary.
  • the pixel circuit 400EL can flow a large current to the light-emitting element EL by applying a high potential to the gate of the transistor M3, for example, HDR display can be realized. Further, by supplying a correction signal to the wiring S1 or the wiring S2, variations in electrical characteristics of the transistor M3 and the light-emitting element EL can be corrected.
  • circuit is not limited to the circuits illustrated in FIGS. 15C and 15D, and a structure in which a transistor, a capacitor, or the like is added may be used.
  • a display module 6000 illustrated in FIG. 16A includes a display device 6006 to which an FPC 6005 is connected, a frame 6009, a printed circuit board 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.
  • a display device manufactured using one embodiment of the present invention can be used for the display device 6006.
  • the display device 6006 a display module with extremely low power consumption can be realized.
  • the shape and dimensions of the upper cover 6001 and the lower cover 6002 can be changed as appropriate in accordance with the size of the display device 6006.
  • the display device 6006 may have a function as a touch panel.
  • the frame 6009 may have a protection function of the display device 6006, a function of blocking electromagnetic waves generated by the operation of the printed circuit board 6010, a function as a heat sink, and the like.
  • the printed circuit board 6010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal, a battery control circuit, and the like.
  • a power supply for supplying power to the power supply circuit a power supply by a battery 6011 may be used.
  • FIG. 16B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor.
  • the display module 6000 includes a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010. Further, a region surrounded by the upper cover 6001 and the lower cover 6002 has a pair of light guide portions (light guide portion 6017a and light guide portion 6017b).
  • the display device 6006 is provided so as to overlap the printed circuit board 6010 and the battery 6011 with a frame 6009 interposed therebetween.
  • the display device 6006 and the frame 6009 are fixed to the light guide unit 6017a and the light guide unit 6017b.
  • the light 6018 emitted from the light emitting unit 6015 passes through the upper part of the display device 6006 by the light guide unit 6017a and reaches the light receiving unit 6016 through the light guide unit 6017b.
  • the touch operation can be detected by blocking the light 6018 by a detection target such as a finger or a stylus.
  • a plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display device 6006.
  • a plurality of light receiving units 6016 are provided at positions facing the light emitting unit 6015. Thereby, the information on the position where the touch operation is performed can be acquired.
  • the light emitting unit 6015 can use a light source such as an LED element, and it is particularly preferable to use a light source that emits infrared rays.
  • the light receiving unit 6016 can be a photoelectric element that receives light emitted from the light emitting unit 6015 and converts the light into an electrical signal.
  • a photodiode capable of receiving infrared light can be used.
  • the light emitting unit 6015 and the light receiving unit 6016 can be arranged below the display device 6006, and external light reaches the light receiving unit 6016 and touch sensor. Can be prevented from malfunctioning. In particular, when a resin that absorbs visible light and transmits infrared light is used, malfunction of the touch sensor can be more effectively suppressed.
  • An electronic device 6500 illustrated in FIG. 17A is a portable information terminal that can be used as a smartphone.
  • the electronic device 6500 includes a display portion 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, and the like in a housing 6501.
  • the display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502.
  • FIG. 17B is a schematic cross-sectional view including an end portion of the housing 6501 on the microphone 6506 side.
  • a protective member 6510 having a light-transmitting property is provided on the display surface side of the housing 6501, and a display panel 6511, an optical member 6512, a touch sensor panel 6513, a print are included in a space surrounded by the housing 6501 and the protective member 6510.
  • a substrate 6517, a battery 6518, and the like are provided.
  • a display panel 6511, an optical member 6512, and a touch sensor panel 6513 are fixed to the protective member 6510 by an adhesive layer (not shown).
  • a part of the display panel 6511 is folded in an area outside the display portion 6502. Further, an FPC 6515 is connected to the folded portion. An IC 6516 is mounted on the FPC 6515. The FPC 6515 is connected to a terminal provided on the printed circuit board 6517.
  • the flexible display panel of one embodiment of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized. Further, since the display panel 6511 is extremely thin, a large-capacity battery 6518 can be mounted while suppressing the thickness of the electronic device. Further, by folding a part of the display panel 6511 and arranging a connection portion with the FPC 6515 on the back side of the pixel portion, an electronic device with a narrow frame can be realized.
  • the electronic device exemplified below includes the display device of one embodiment of the present invention in the display portion. Therefore, the electronic device has a high resolution. In addition, the electronic device can achieve both high resolution and a large screen.
  • full high vision, 4K2K, 8K4K, 16K8K, or higher resolution video can be displayed on the display portion of the electronic device of one embodiment of the present invention.
  • Examples of the electronic device include a digital camera, a digital video camera, a digital photo, as well as an electronic device having a relatively large screen such as a television device, a notebook personal computer, a monitor device, a digital signage, a pachinko machine, and a game machine.
  • Examples include a frame, a mobile phone, a portable game machine, a portable information terminal, and a sound reproducing device.
  • the electronic device to which one embodiment of the present invention is applied can be incorporated along a plane or a curved surface of an inner wall or an outer wall of a house or a building, an interior or an exterior of an automobile, or the like.
  • FIG. 18A shows an example of a television device.
  • a display portion 7500 is incorporated in a housing 7101.
  • a structure in which the housing 7101 is supported by a stand 7103 is shown.
  • the operation of the television device 7100 illustrated in FIG. 18A can be performed using an operation switch included in the housing 7101 or a separate remote controller 7111.
  • the television device 7100 may be operated by applying a touch panel to the display portion 7500 and touching the touch panel.
  • the remote controller 7111 may have a display unit in addition to the operation buttons.
  • the television device 7100 may include a television broadcast receiver and a communication device for network connection.
  • FIG. 18B shows a laptop personal computer 7200.
  • a laptop personal computer 7200 includes a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, and the like.
  • a display portion 7500 is incorporated in the housing 7211.
  • FIGS. 18C and 18D show an example of digital signage (digital signage).
  • a digital signage 7300 illustrated in FIG. 18C includes a housing 7301, a display portion 7500, a speaker 7303, and the like. Furthermore, an LED lamp, operation keys (including a power switch or an operation switch), a connection terminal, various sensors, a microphone, and the like can be provided.
  • FIG. 18D shows a digital signage 7400 attached to a columnar column 7401.
  • the digital signage 7400 includes a display portion 7500 provided along the curved surface of the pillar 7401.
  • the display unit 7500 As the display unit 7500 is wider, the amount of information that can be provided at a time can be increased, and since it is easily noticeable by humans, for example, the effect of improving the advertising effect of the advertisement is achieved.
  • a touch panel is applied to the display portion 7500 so that a user can operate.
  • it can be used not only for advertising purposes but also for providing information required by the user, such as route information, traffic information, and commercial facility guidance information.
  • the digital signage 7300 or the digital signage 7400 is preferably capable of cooperating with an information terminal 7311 such as a smartphone possessed by the user by wireless communication.
  • the display of the display unit 7500 can be switched by displaying the information of the advertisement displayed on the display unit 7500 on the screen of the information terminal 7311 or operating the information terminal 7311.
  • the digital signage 7300 or the digital signage 7400 can execute a game using the information terminal 7311 as an operation means (controller). Thereby, an unspecified number of users can participate and enjoy the game at the same time.
  • the display device of one embodiment of the present invention can be applied to the display portion 7500 in FIGS.
  • the electronic device of this embodiment includes a display portion
  • one embodiment of the present invention can also be applied to an electronic device that does not have a display portion.
  • a transistor of one embodiment of the present invention was manufactured, and its cross-section was observed and electric characteristics were evaluated.
  • Sample A is a sample obtained by forming a source electrode and a drain electrode over a metal oxide film to be a semiconductor layer and then etching the metal oxide film to form a semiconductor layer.
  • the comparative sample is a sample in which after forming an island-shaped semiconductor layer, a conductive film to be a source electrode and a drain electrode is formed and processed to form a source electrode and a drain electrode.
  • Example A A tungsten film having a thickness of about 100 nm was used as the first gate electrode on the glass substrate.
  • a first metal oxide film having a thickness of about 20 nm and a second metal oxide film having a thickness of about 15 nm were stacked on the gate insulating layer by a sputtering method.
  • a source electrode and a drain electrode were formed.
  • a tungsten film having a thickness of about 50 nm, a first titanium film having a thickness of about 30 nm, and a copper film having a thickness of about 200 nm were formed by sputtering.
  • a resist mask only the copper film was etched by a wet etching method.
  • a second titanium film having a thickness of about 100 nm was formed on the copper film and the exposed first titanium film by a sputtering method. At this time, the copper film is surrounded by the first titanium film and the second titanium film.
  • the second titanium film, the first titanium film, and the tungsten film are etched by a dry etching method using SF 6 gas and O 2 gas in a region outside the edge of the copper film, and then The dry etching method using SF 6 gas and BCl 3 gas removed the etching residue of the conductive film, and thinly etched the vicinity of the upper surface of the second metal oxide film.
  • a source electrode and a drain electrode having a configuration in which the copper film was covered with two layers of titanium films were obtained.
  • a resist mask was formed so as to cover the source and drain electrodes and the portion to be the semiconductor layer.
  • the resist mask was formed so as to cover the upper and side surfaces of the source and drain electrodes.
  • the first metal oxide film and the second metal oxide film were etched to form a semiconductor layer and to expose a part of the gate insulating layer. Etching was performed by a wet etching method using an aqueous solution containing nitric acid, acetic acid and phosphoric acid.
  • a silicon oxynitride film having a thickness of about 400 nm was formed by PECVD, and heat treatment was performed at 350 ° C. for 1 hour in a nitrogen atmosphere.
  • a silicon nitride film with a thickness of about 100 nm and a silicon oxynitride film with a thickness of about 30 nm were stacked by PECVD.
  • an indium tin oxide film containing silicon having a thickness of about 100 nm was formed and processed to form a second gate electrode.
  • the second gate electrode was electrically connected to the first gate electrode through the opening.
  • Sample A having a transistor on a glass substrate was obtained.
  • a first gate electrode and a gate insulating layer were formed in the same manner as described above. Subsequently, a first metal oxide film and a second metal oxide film are stacked over the first gate insulating layer, and a part thereof is etched to form an island-shaped semiconductor layer. A part of the gate insulating layer was exposed.
  • a conductive film to be a source electrode and a drain electrode was formed on the semiconductor layer and the gate insulating layer in the same manner as described above, and a part thereof was etched to form a source electrode and a drain electrode.
  • a first protective layer, a second protective layer, a second gate electrode, and a planarization layer were formed in order.
  • a silicon nitride film having a thickness of about 100 nm was used as a single layer.
  • FIG. 19A shows a schematic diagram for explaining a portion where cross-sectional observation is performed.
  • FIG. 19A shows the positional relationship between the source electrode (S), the drain electrode (D), the first gate electrode (G), and the semiconductor layer (OS).
  • the observation point P is a region including the end portion of the source electrode (S) located on the first gate electrode (G), and shows a portion where a tungsten film and two layers of titanium films are stacked.
  • the observation point Q is a region including an end portion of the semiconductor layer (OS) located on the first gate electrode (G).
  • FIG. 19B shows a cross-sectional observation image of the above-mentioned observation location.
  • the sample A is barely etched in the exposed region of the gate insulating layer (GI), whereas in the comparative sample, the portion of the gate insulating layer that is not covered by the semiconductor layer (OS). It can be confirmed that (GI) is etched and thinned.
  • the protective insulating layer (PA) cannot cover the step at the end of the semiconductor layer (OS), and a low-density region (porosity) reaching the semiconductor layer (OS) is present in the protective insulating layer (PA). It can be confirmed that it is formed.
  • the protective insulating layer (PA) covers the semiconductor layer (OS) and the gate insulating layer (GI) well, and a low-density region is not seen.
  • the defective shape of the gate insulating layer in the comparative sample is exposed because priority is given to the condition that the semiconductor layer is difficult to be etched when the source electrode and the drain electrode are etched (specifically, when the titanium film and the tungsten film are etched). The reason is that the gate insulating layer is etched.
  • the gate insulating layer is not exposed at the time of etching the source electrode and the drain electrode, and a wet etching method in which the gate insulating layer is difficult to be etched at the time of etching for forming the semiconductor layer can be used. Therefore, it can be seen that the gate insulating layer does not have a defective shape as in the comparative sample and can be processed in a good shape.
  • Measurement conditions for the Id-Vg characteristics of the transistor include a voltage applied to the first gate electrode (hereinafter also referred to as gate voltage (Vg)) and a voltage applied to the second gate electrode (also referred to as gate electrode Vbg).
  • Vg gate voltage
  • Vbg gate electrode
  • the voltage applied to the source electrode (hereinafter also referred to as source voltage (Vs)) is 0 V (comm)
  • drain voltage (Vd)) is 0.1 V and 20 V. It was.
  • the Id-Vg characteristics were measured before and after the pressure cooker test (PCT: Pressure Cooker Test).
  • PCT Pressure Cooker Test
  • the sample A and the comparative sample were held for 12 hours under the conditions of a temperature of 130 ° C., a humidity of 85%, and a pressure of 0.2 MPa.
  • FIG. 20A shows the Id-Vg characteristics of Sample A
  • FIG. 20B shows the Id-Vg characteristics of the comparative sample.
  • the result before the PCT test is indicated by a solid line
  • the result after the test is indicated by a broken line.
  • Sample A showed almost no change in characteristics before and after the PCT test, and was confirmed to show good reliability. Moreover, it has confirmed that the favorable electrical property which is normally-off before and after a PCT test is shown.
  • the transistor manufactured by the manufacturing method of one embodiment of the present invention had favorable electrical characteristics and extremely high reliability.
  • 100, 100A to D transistor, 100x: intersection, 102: substrate, 104: conductive layer, 106: insulating layer, 108: semiconductor layer, 108a, b: semiconductor layer, 108af, bf: metal oxide film, 112a, b: conductive layer, 113a-c: conductive layer, 113af-cf: conductive film, 114, 116: insulating layer, 115, 117: resist mask, 120a, b: conductive layer, 142a, b: opening

Abstract

要約書 電気特性の良好な半導体装置を提供する。電気特性の安定した半導体装置を提供する。 以下の工程を含む方法により半導体装置を作製する。絶縁層上に金属酸化物を含む半導体膜を成膜す る第１の工程。 半導体膜上に導電膜を成膜する第２の工程。 導電膜上に第１のレジストマスクを形成 し、 導電膜をエッチングして第１の導電層を形成するとともに、 第１の導電層に覆われない半導体膜 の上面を露出させる第３の工程。 及び第１の導電層の上面及び側面を覆い、 且つ半導体膜の上面の一 部を覆う第２のレジストマスクを形成し、半導体膜をエッチングして半導体層を形成するとともに、 半導体層に覆われない絶縁層の上面を露出させる第４の工程。

Description

半導体装置、及びその作製方法
　本発明の一態様は、半導体装置、及び半導体装置の作製方法に関する。本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。本発明の一態様は、表示装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
　トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥと言う場合がある）を高めた半導体装置が開示されている。
　半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高機能の表示装置を実現できる。
　また、特許文献２には、ソース領域およびドレイン領域に、アルミニウム、ホウ素、ガリウム、インジウム、チタン、シリコン、ゲルマニウム、スズ、および鉛からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜が適用された薄膜トランジスタが開示されている。
特開２０１４−７３９９号公報 特開２０１１−２２８６２２号公報 特開２０１２−１６０７１７号公報
　本発明の一態様は、電気特性の良好な半導体装置、及びその作製方法を提供することを課題の一とする。または、電気特性の安定した半導体装置、およびその作製方法を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、絶縁層上に金属酸化物を含む半導体膜を成膜する第１の工程と、半導体膜上に導電膜を成膜する第２の工程と、導電膜上に第１のレジストマスクを形成し、導電膜をエッチングして第１の導電層を形成するとともに、第１の導電層に覆われない半導体膜の上面を露出させる第３の工程と、第１の導電層の上面及び側面を覆い、且つ半導体膜の上面の一部を覆う第２のレジストマスクを形成し、半導体膜をエッチングして半導体層を形成するとともに、半導体層に覆われない絶縁層の上面を露出させる第４の工程と、を有する、半導体装置の作製方法である。
　また、上記導電膜は、銅またはアルミニウムを含むことが好ましい。
　また、本発明の他の一態様は、絶縁層上に金属酸化物を含む半導体膜を成膜する第１の工程と、半導体膜上に第１の導電膜、第２の導電膜、及び第３の導電膜を順に成膜する第２の工程と、第３の導電膜上に第１のレジストマスクを形成し、第３の導電膜、第２の導電膜、及び第１の導電膜をエッチングして第１の導電層を形成するとともに、第１の導電層に覆われない半導体膜の上面を露出させる第３の工程と、第１の導電層の上面及び側面を覆い、且つ半導体膜の上面の一部を覆う第２のレジストマスクを形成し、半導体膜をエッチングして半導体層を形成するとともに、半導体層に覆われない絶縁層の上面を露出させる第４の工程と、を有する、半導体装置の作製方法。
　また、上記において、第２の導電膜は、銅またはアルミニウムを含み、第１の導電膜及び第３の導電膜は、第２の導電膜とは異なる元素を含むことが好ましい。さらに、第１の導電膜及び第２の導電膜は、それぞれ独立に、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、及びルテニウムのうちのいずれかを含むことが好ましい。
　また、上記において、第３の工程におけるエッチングと、第４の工程におけるエッチングとは、それぞれウェットエッチング法により行われることが好ましい。
　また、上記において、第１の工程において、半導体膜は、第１の金属酸化物膜と、第２の金属酸化物膜とを順に成膜することにより形成することが好ましい。このとき、第２の金属酸化物膜は、第１の金属酸化物膜より結晶性が高くなるように形成することが好ましい。
　また、上記において、第１の工程より前に、第２の導電層を形成する第５の工程と、第５の工程と第１の工程の間に、第２の導電層を覆って絶縁層を形成する第６の工程と、を有することが好ましい。このとき、第３の工程において、第２の導電層上で離間する一対の第１の導電層を形成することが好ましい。また、第４の工程において、第２のレジストマスクは、第２の導電層と重畳する位置に、一対の第１の導電層のそれぞれと重畳する一対の領域と、これらの間の領域を繋ぐ領域と、を有するように形成することが好ましい。
　また、本発明の他の一態様は、第１の導電層、第１の絶縁層、半導体層、及び一対の第２の導電層を有する半導体装置である。第１の絶縁層は第１の導電層を覆って設けられ、半導体層は第１の絶縁層上に設けられる。また一対の第２の導電層は、それぞれ半導体層上に設けられ、且つ、第１の導電層と重畳する領域で離間して設けられている。また、平面視において、第２の導電層は半導体層の輪郭よりも内側に設けられる。さらに、半導体層の、第１の導電層と重畳し、且つ一対の第２の導電層と重畳しない領域のチャネル幅方向の幅が、一対の第２の導電層の一方の、第１の導電層と重畳する部分のチャネル幅方向の幅よりも小さい。
　また、上記において、半導体層は、第１の導電層側から順に、第１の金属酸化物膜と、第２の金属酸化物膜とが積層された積層構造を有することが好ましい。このとき、第１の金属酸化物膜は、第２の金属酸化物膜よりも結晶性が低いことが好ましい。
　また、上記において、第２の導電層は、半導体層側から第１の導電膜、第２の導電膜、及び第３の導電膜を有することが好ましい。このとき、第２の導電膜は、銅、銀、金、またはアルミニウムを含むことが好ましい。さらに、第１の導電膜及び第３の導電膜は、第２の導電膜とは異なる元素を含み、且つ、それぞれ独立に、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、及びルテニウムのうちのいずれかを含むことが好ましい。
　本発明の一態様によれば、電気特性の良好な半導体装置、及びその作製方法を提供できる。また、電気特性の安定した半導体装置、およびその作製方法を提供できる。また、本発明の一態様は、信頼性の高い表示装置を提供できる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
（Ａ）、（Ｂ）、（Ｃ）トランジスタの構成例。 （Ａ）、（Ｂ）、（Ｃ）トランジスタの構成例。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタの作製方法を説明する図。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタの作製方法を説明する図。 （Ａ１）、（Ａ２）、（Ｂ１）、（Ｂ２）、（Ｃ１）、（Ｃ２）トランジスタの作製方法を説明する図。 （Ａ）、（Ｂ）、（Ｃ）トランジスタの構成例。 （Ａ）、（Ｂ）、（Ｃ）トランジスタの構成例。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）トランジスタの構成例。 （Ａ）、（Ｂ）、（Ｃ）表示装置の上面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 （Ａ）表示装置のブロック図。（Ｂ）、（Ｃ）表示装置の回路図。 （Ａ）、（Ｃ）、（Ｄ）表示装置の回路図。（Ｂ）表示装置のタイミングチャート。 （Ａ）、（Ｂ）表示モジュールの構成例。 （Ａ）、（Ｂ）電子機器の構成例。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）電子機器の構成例。 （Ａ）トランジスタの観察位置を示す概略図。（Ｂ）トランジスタの断面観察像。 （Ａ）、（Ｂ）トランジスタの電気特性。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。
　また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
　また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
　また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
　本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
　また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
　なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
　タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
　また、本明細書等では、タッチパネルの基板に、コネクターやＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体装置、及びその作製方法について説明する。
　本発明の一態様は、被形成面上に、ゲート電極と、ゲート電極上にゲート絶縁層と、ゲート絶縁層上に半導体層と、半導体層の上面に接する一対のソース電極及びドレイン電極と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成されることが好ましい。
　本発明の他の一態様は、上記トランジスタの作製方法に係るものである。半導体層とソース電極及びドレイン電極とは、以下の方法により形成することができる。
　まず、半導体層となる半導体膜をゲート絶縁層上に成膜し、続けて半導体膜上に、ソース電極及びドレイン電極となる導電膜を成膜する。続いて、導電膜上に、ソース電極及びドレイン電極のパターンに対応する第１のレジストマスクを形成した後、導電膜をエッチングしてソース電極及びドレイン電極を形成する。このとき、半導体膜はエッチングされずに、その上面の一部（ソース電極及びドレイン電極と重ならない部分）が露出した状態となる。また、ゲート絶縁層は、半導体膜に覆われ、露出しない状態となる。
　その後、半導体層となる領域上に、第２のレジストマスクを形成する。このとき、第２のレジストマスクは、半導体層となる領域上だけでなく、ソース電極及びドレイン電極の上面及び側面を覆うように形成する。これにより、ソース電極及びドレイン電極の表面（上面及び側面）が露出せず、第２のレジストマスクで保護された状態で、半導体膜のエッチングを行うことができる。このような方法により、半導体膜のエッチング時に、ソース電極及びドレイン電極の表面がエッチング雰囲気に曝されることがないため、エッチング手法や、エッチングに用いるガスまたは薬液などの選択の自由度を高めることが可能となる。
　ところで、半導体層とソース電極及びドレイン電極とを形成する他の方法としては、半導体膜を島状に加工して半導体層を形成した後に、ソース電極及びドレイン電極となる導電膜を成膜する方法がある。しかしながらこの方法では、島状の半導体層の端部に接して導電膜を成膜するため、当該端部が低抵抗化（ｎ型化）しやすいといった問題がある。その結果、低抵抗な半導体層の端部が寄生チャネルとして作用し、リーク電流の増大や、しきい値電圧のシフトなど、トランジスタの電気特性に悪影響を及ぼす要因となる恐れがある。
　また、半導体層とソース電極及びドレイン電極の形成方法の一つに、グレートーンマスクまたはハーフトーンマスクを用いた手法がある。この方法では、まず半導体層ならびにソース電極及びドレイン電極のパターンを包含するレジストマスクを形成して、半導体膜及び導電膜を一括でエッチングする。その後、レジストマスクの一部をアッシング等により薄膜化してソース電極及びドレイン電極となる領域上にのみ残すようにレジストパターンを縮小したのち、導電膜をエッチングする。しかしながらこの手法では、ゲート絶縁層の一部が露出した状態で導電膜のエッチングが行われるため、ゲート絶縁層の露出した一部がエッチングにより薄膜化し、ゲート絶縁層の絶縁性が低下する恐れがある。さらに、ゲート絶縁層の薄膜化により、半導体層の外縁、または半導体層及びソース電極またはドレイン電極が積層された部分の外縁における段差が大きくなってしまう。そのため、当該段差部において、後の工程で形成する保護絶縁層が十分に被覆できずに、保護絶縁層に低密度な領域（鬆ともいう）が形成される場合があり、トランジスタの信頼性の低下につながる恐れがある。
　また、特許文献３には、半導体膜（特許文献では酸化物半導体層と記載）上のソース電極及びドレイン電極を形成した後に、島状のレジストマスクを形成して、島状の半導体層（特許文献では酸化物半導体層と記載）を形成する方法が開示されている。しかしながらこの手法では、半導体膜のエッチングの際に、ソース電極及びドレイン電極の上面や側面の一部が露出し、エッチング雰囲気に曝されることとなる。そのため、ソース電極及びドレイン電極の薄膜化や形状不良などが生じ、配線抵抗や、トランジスタの電気特性がばらつくなどの不具合が生じる恐れがある。また半導体膜のエッチングの際に、ソース電極及びドレイン電極の成分の一部が溶出または飛散して半導体層の表面に付着することで、トランジスタ特性の悪化を招く恐れがある。
　一方、本発明の一態様によれば、半導体膜を島状に形成する前にソース電極及びドレイン電極となる導電膜を成膜するため、島状の半導体層の端部が低抵抗化してしまうことを防ぐことができる。さらには、導電膜のエッチングの際には、半導体膜がゲート絶縁層を覆った状態であるため、ゲート絶縁層がエッチング雰囲気に曝されることなく、薄膜化してしまうことがない。さらには、半導体膜のエッチングの際に、ソース電極及びドレイン電極の上面及び側面がレジストマスクに被覆された状態であるため、ソース電極及びドレイン電極の上面や側面がエッチング雰囲気に曝されることなく、ソース電極及びドレイン電極の薄膜化や形状不良に加えて、半導体層の表面の汚染等が生じてしまうことを防ぐことができる。これにより、電気特性が良好で、且つ、信頼性の高いトランジスタを実現できる。
　また、本発明の一態様によれば、半導体膜のエッチングにソース電極及びドレイン電極がエッチング雰囲気に曝されないため、ソース電極及びドレイン電極に用いる導電膜の材料が制限されることなく、より低抵抗な材料を好適に用いることができる。ソース電極及びドレイン電極には、例えば銅、銀、金、またはアルミニウム等を含む、極めて低抵抗な導電性材料を好適に用いることができる。
　また、半導体膜のエッチングの際に、ソース電極及びドレイン電極が露出しないため、半導体膜のエッチングにはウェットエッチング法を好適に用いることができる。また、ソース電極及びドレイン電極となる導電膜のエッチングにはウェットエッチング法を用いることで、半導体膜の、特にチャネル形成領域となる部分へのエッチング時のダメージを低減することができる。導電膜と半導体膜の両方をウェットエッチング法でエッチングすることで、生産性高く、信頼性の高いトランジスタを作製することができる。
　また、半導体膜として、結晶性の異なる半導体膜を積層した積層構造とすることが好ましい。特に、ソース電極及びドレイン電極と接する上側の半導体膜には、結晶性の高い半導体膜を適用することで、ソース電極及びドレイン電極となる導電膜のエッチング時に薄膜化してしまうことを抑制することができる。さらに、下側の半導体膜には上側の半導体膜よりも結晶性の低い膜を用いることで、高い電界効果移動度を示すトランジスタを実現できる。このとき、下側の半導体膜が、主に電流を流す部分となるため、下側の半導体膜の厚さを、上側の半導体膜よりも厚くすることが好ましい。
　以下では、より具体的な例について、図面を参照して説明する。
［構成例］
　以下では、本発明の一態様の半導体装置の作製方法を用いて作製できる、トランジスタの構成例について説明する。
　図１（Ａ）は、トランジスタ１００を含む構成の上面図であり、図１（Ｂ）は、図１（Ａ）中に示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）中に示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。トランジスタ１００において、一点鎖線Ａ１−Ａ２はチャネル長方向、一点鎖線Ｂ１−Ｂ２はチャネル幅方向に相当する。なお、図１（Ａ）において、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略している。また、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略する。
　トランジスタ１００は基板１０２上に設けられ、導電層１０４、絶縁層１０６、半導体層１０８、導電層１１２ａ、及び導電層１１２ｂ等を有する。絶縁層１０６は導電層１０４を覆って設けられている。半導体層１０８は、絶縁層１０６上に設けられている。導電層１１２ａ及び導電層１１２ｂは、それぞれ半導体層１０８の上面に接し、且つ、導電層１０４と重畳する半導体層１０８上で離間して設けられている。また、絶縁層１０６、導電層１１２ａ、導電層１１２ｂ、及び半導体層１０８を覆って絶縁層１１４が設けられ、絶縁層１１４上に絶縁層１１６が設けられている。
　導電層１０４は、ゲート電極として機能する。絶縁層１０６の一部は、ゲート絶縁層として機能する。導電層１１２ａは、ソース電極またはドレイン電極の一方として機能し、導電層１１２ｂはその他方として機能する。半導体層１０８の、導電層１０４と重畳し、且つ導電層１１２ａと導電層１１２ｂに挟まれる領域は、チャネル形成領域として機能する。トランジスタ１００は、半導体層１０８よりも被形成面側にゲート電極が設けられた、いわゆるボトムゲート型のトランジスタである。ここで、半導体層１０８の導電層１０４側とは反対側の面をバックチャネル側の面と呼ぶことがある。トランジスタ１００は、半導体層１０８のバックチャネル側と、ソース電極及びドレイン電極との間に保護層を有さない、いわゆるチャネルエッチ構造のトランジスタである。
　半導体層１０８は、導電層１１２ａ及び導電層１１２ｂと絶縁層１０６との間に設けられている。そのため、導電層１１２ａ及び導電層１１２ｂと、絶縁層１０６とは接しない構成となっている。また、図１（Ａ）に示すように、半導体層１０８は平面視において、導電層１１２ａ及び導電層１１２ｂの輪郭よりも外側に突出した部分を有していることが好ましい。
　また図１（Ａ）、（Ｂ）、（Ｃ）では、導電層１０４と導電層１１２ａとが交差する交差部１００ｘを示している。導電層１０４と導電層１１２ａとの間には、絶縁層１０６及び半導体層１０８が設けられている。このような構成とすることで、半導体層１０８を有さない場合に比べて、導電層１０４と導電層１１２ａとの間の寄生容量を低減することができる。
　半導体層１０８は、被形成面側（基板１０２側）から順に半導体層１０８ａと、半導体層１０８ｂとが積層された積層構造を有する。半導体層１０８ａと半導体層１０８ｂとは、共に金属酸化物を含むことが好ましい。また、バックチャネル側に位置する半導体層１０８ｂは、導電層１０４側に位置する半導体層１０８ａよりも結晶性の高い膜であることが好ましい。これにより、導電層１１２ａ及び導電層１１２ｂの加工時に、半導体層１０８の一部がエッチングされ、消失してしまうことを抑制することができる。
　例えば、バックチャネル側に位置する半導体層１０８ｂには、後述するＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）構造を有する金属酸化物膜、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜を用いることが好ましい。また、導電層１０４側に位置する半導体層１０８ａには、ＣＡＡＣ構造を有する金属酸化物膜、ｎｃ構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜を用いることが好ましい。好適には、半導体層１０８を、ｎｃ構造を有する半導体層１０８ａと、ＣＡＡＣ構造を有する半導体装置１０８ｂの積層構造とすることができる。また、ｎｃ構造を有する半導体層１０８ａと、ｎｃ構造を有する半導体層１０８ｂの積層構造としてもよい。このとき、半導体層１０８ｂに、半導体層１０８ａよりも結晶性の高い金属酸化物膜を用いることが好ましい。なお、半導体層１０８ａ及び半導体層１０８ｂに好適に用いることのできる金属酸化物の機能、または材料の構成については、後述するＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）を援用することができる。
　例えば半導体層１０８は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有すると好ましい。特にＭはアルミニウム、ガリウム、イットリウム、またはスズとすることが好ましい。
　特に、半導体層１０８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
　半導体層１０８ａ、半導体層１０８ｂは、互いに組成の異なる層、結晶性の異なる層、または不純物濃度の異なる層を用いてもよい。また、ここでは半導体層１０８として、半導体層１０８ａと半導体層１０８ｂの積層構造を用いたが、単層構造としてもよいし、３層以上の積層構造としてもよい。
　導電層１１２ａ及び導電層１１２ｂは、それぞれ被形成面側から順に、導電層１１３ａ、導電層１１３ｂ、及び導電層１１３ｃが積層された積層構造を有する。
　導電層１１３ｂには、導電層１１３ａ及び導電層１１３ｃよりも低抵抗な材料を用いることが好ましい。例えば、導電層１１３ｂとして、銅、銀、金、またはアルミニウム等を含む、低抵抗な導電性材料を用いることが好ましい。特に、導電層１１３ｂが銅またはアルミニウムを含むことが好ましい。これにより、導電層１１２ａ及び導電層１１２ｂを極めて低抵抗なものとすることができる。
　また、導電層１１３ａ及び導電層１１３ｃは、それぞれ独立に、導電層１１３ｂとは異なる導電性材料を用いることができる。例えば、導電層１１３ａ及び導電層１１３ｃは、それぞれ独立に、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、またはルテニウム等を含む導電性材料を用いることが好ましい。
　特に、導電層１１３ａ及び導電層１１３ｃには、導電層１１３ｂよりも酸化しにくい材料を用いることが好ましい。このように、銅やアルミニウム等を含む導電層１１３ｂを、導電層１１３ａと導電層１１３ｃとで挟むことにより、導電層１１３ｂの表面の酸化を抑制することができる。また、導電層１１３ｂの元素が周辺の層に拡散することを抑制することができる。特に半導体層１０８と導電層１１３ｂとの間に導電層１１３ａを設けることで、導電層１１３ａに含まれる金属元素が半導体層１０８中に拡散することを防ぐことができ、信頼性の高いトランジスタ１００を実現できる。
　なお、導電層１１２ａ及び導電層１１２ｂの構成は３層構造に限られず、銅、銀、金、またはアルミニウムを含む導電層を含む２層構造、または４層構造としてもよい。例えば、導電層１１３ａと導電層１１３ｂとを積層した２層構造としてもよいし、導電層１１３ｂと導電層１１３ｃとを積層した２層構造としてもよい。
　導電層１０４は、導電層１１３ａ、導電層１１３ｂに用いることのできる上述の導電性材料を適宜用いることができる。特に、銅を含む導電性材料を用いることが好ましい。導電層１０４を積層構造とする場合には、導電層１１２ａ及び導電層１１２ｂと同様に、低抵抗な導電層の上部または下部、またはその両方に、当該導電層よりも酸化しにくい導電膜を用いることが好ましい。
　半導体層１０８と接する絶縁層１０６及び絶縁層１１４には、酸化物を含む絶縁性材料を用いることが好ましい。また、絶縁層１０６や絶縁層１１４を積層構造とする場合には、半導体層１０８と接する層に、酸化物を含む絶縁性材料を用いる。
　また、絶縁層１０６には窒化シリコンや窒化アルミニウムなどの窒化絶縁膜を用いてもよい。酸化物を含まない絶縁性材料を用いる場合には、絶縁層１０６の上部に酸素を添加する処理を施し、酸素を含む領域を形成することが好ましい。酸素を添加する処理としては、例えば酸素を含む雰囲気下における加熱処理またはプラズマ処理や、イオンドーピング処理などがある。
　絶縁層１１６は、トランジスタ１００を保護する保護層として機能する。絶縁層１１６は、窒化シリコン、窒化酸化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウムなどの無機絶縁材料を用いることができる。特に、絶縁層１１６として、窒化シリコンや酸化アルミニウムなどの酸素を拡散しにくい材料を用いることで、作製工程中にかかる熱などにより半導体層１０８や絶縁層１１４から脱離した酸素が絶縁層１１６を介して外部に拡散してしまうことを防ぐことができるため好ましい。
　また、絶縁層１１６として平坦化膜として機能する有機絶縁性材料を用いてもよい。または、絶縁層１１６として無機絶縁材料を含む膜と、有機絶縁材料を含む膜の積層膜を用いてもよい。
　また、半導体層１０８は、導電層１１２ａ及び導電層１１２ｂと接する部分及びその近傍に位置し、ソース領域及びドレイン領域として機能する一対の低抵抗領域が形成されていてもよい。当該領域は、半導体層１０８の一部であり、チャネル形成領域よりも低抵抗な領域である。また低抵抗領域は、キャリア密度が高い領域、またはｎ型である領域などと言い換えることができる。また半導体層１０８において、一対の低抵抗領域に挟まれ、且つ、導電層１０４と重なる領域が、チャネル形成領域として機能する。
　ここで、図１（Ａ）では、導電層１０４と重畳する領域において、半導体層１０８のチャネル幅方向の幅ＷＳが、導電層１１２ａ及び導電層１１２ｂのチャネル長方向の幅ＷＭよりも小さい場合の例を示している。言い換えると、平面視において、半導体層１０８の導電層１０４と重畳し、且つ導電層１１２ａ及び導電層１１２ｂとは重畳しない領域（すなわち、チャネル形成領域）における、チャネル幅方向の幅ＷＳが、導電層１１２ａまたは導電層１１２ｂの、導電層１０４と重畳する部分のチャネル幅方向の幅ＷＭよりも小さい。このような構成とすることで、トランジスタ１００の占有面積を小さくすることができる。
　なお、トランジスタ１００を構成する各層の平面視における形状（レイアウトパターン）は上記に限られず、図２（Ａ）、図２（Ｂ）、及び図２（Ｃ）に示すように、幅ＷＳが幅ＷＭよりも大きいレイアウトパターンにしてもよい。
　以上が構成例１についての説明である。
［作製方法例］
　以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。ここでは、実施の形態１で例示したトランジスタ１００を例に挙げて説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法がある。
　また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
　また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
　図３（Ａ１）、図３（Ａ２）、図３（Ｂ１）、図３（Ｂ２）、図３（Ｃ１）、図３（Ｃ２）、図４（Ａ１）、図４（Ａ２）、図４（Ｂ１）、図４（Ｂ２）、図４（Ｃ１）、図４（Ｃ２）、図５（Ａ１）、図５（Ａ２）、図５（Ｂ１）、図５（Ｂ２）、図５（Ｃ１）、及び図５（Ｃ２）、は、トランジスタ１００の作製方法を説明する図である。各図において、左側に示す（Ａ１）、（Ｂ１）、（Ｃ１）には上面概略図を示し、右側に示す（Ａ２）、（Ｂ２）、（Ｃ２）には断面図を示している。断面図において、一点鎖線よりも左側にはチャネル長方向の断面を、右側にはチャネル幅方向の断面をそれぞれ並べて示している。
〔導電層１０４の形成〕
　基板１０２上に導電膜を形成し、当該導電膜上にリソグラフィ工程によりレジストマスクを形成した後、導電膜をエッチングすることにより、ゲート電極として機能する導電層１０４を形成する（図３（Ａ１）、（Ａ２））。
〔絶縁層１０６の形成〕
　続いて、導電層１０４及び基板１０２を覆う絶縁層１０６を形成する（図３（Ｂ１）、（Ｂ２））。絶縁層１０６は、例えばＰＥＣＶＤ法などにより形成することができる。
　絶縁層１０６の形成後、絶縁層１０６に対して酸素を供給する処理を行ってもよい。酸素の供給方法としては、絶縁層１０６に対してイオンドーピング法、イオン注入法、プラズマ処理等により、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等を供給する。
　また、絶縁層１０６上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層１０６に酸素を添加してもよい。該膜は、酸素を添加した後に除去することが好ましい。上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
　また、絶縁層１０６上に、酸素を含む雰囲気下にてスパッタリング法などにより、金属酸化物膜を成膜することで、絶縁層１０６中に酸素を供給してもよい。例えば、インジウム、亜鉛、スズ、ガリウム、アルミニウム等の金属元素を含むスパッタリングターゲット、またはこれらの酸化物を含むスパッタリングターゲットを用いたスパッタリング法により、金属酸化物膜を成膜するとよい。その後、金属酸化物膜を除去することが好ましい。
　また、酸素を供給する処理の前に、絶縁層１０６の表面及び膜中から水や水素を脱離させるための加熱処理を行ってもよい。例えば、窒素雰囲気下で３００℃以上導電層１０４の耐熱温度未満、好ましくは３００℃以上４５０℃以下の温度で加熱処理を行うことができる。
〔金属酸化物膜の形成〕
　続いて、絶縁層１０６上に金属酸化物膜１０８ａｆと金属酸化物膜１０８ｂｆを積層して形成する（図３（Ｃ１）、（Ｃ２））。
　金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆは、それぞれ金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
　また、金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆを成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下の範囲とすることができる。
　酸素流量比を低くし、結晶性が比較的低い金属酸化物膜とすることで、導電性の高い金属酸化物膜を得ることができる。一方、酸素流量比を高くし、結晶性が比較的高い金属酸化物膜とすることで、エッチング耐性が高く、電気的に安定した金属酸化物膜を得ることができる。
　ここでは、ゲート電極として機能する導電層１０４側に位置する金属酸化物膜１０８ａｆを結晶性の低い膜とし、バックチャネル側に位置する金属酸化物膜１０８ｂｆを結晶性の高い膜とすることで、信頼性が高く、且つ電界効果移動度の高いトランジスタを実現できる。
　例えば、金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆの成膜条件としては、基板温度を室温以上３５０℃以下、好ましくは基板温度を室温以上２００℃以下、より好ましくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。
　より具体的には、金属酸化物膜１０８ａｆの成膜時の酸素流量比を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％とする。また金属酸化物膜１０８ｂｆの成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、金属酸化物膜１０８ａｆと金属酸化物膜１０８ｂｆとで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。
　ここで、金属酸化物膜１０８ａｆは、ＣＡＡＣ構造を有する金属酸化物膜、ｎｃ構造を有する金属酸化物膜、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜となるように、成膜条件を設定することが好ましい。一方、金属酸化物膜１０８ｂｆは、金属酸化物膜１０８ａｆよりも結晶性が高く、且つ、ＣＡＡＣ構造、またはＣＡＡＣ構造とｎｃ構造とが混在した金属酸化物膜となるように、成膜条件を設定することが好ましい。なお、成膜される金属酸化物膜がＣＡＡＣ構造となる成膜条件、及びｎｃ構造となる成膜条件は、それぞれ使用するスパッタリングターゲットの組成によって異なるため、その組成に応じて、基板温度や酸素流量比の他、圧力や電力などを適宜設定すればよい。このとき、上述のように、金属酸化物膜１０８ａｆと、金属酸化物膜１０８ｂｆとで、酸素流量比以外の条件を同じとした条件で成膜することが好ましい。
　なお、金属酸化物膜１０８ａｆと金属酸化物膜１０８ｂｆとは、それぞれ異なる組成の膜であってもよい。このとき、金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆの両方に、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いた場合、金属酸化物膜１０８ａｆに、金属酸化物膜１０８ｂｆよりもＩｎの含有割合の高い酸化物ターゲットを用いることが好ましい。
　なお、半導体層１０８を単層構造とする場合には、金属酸化物膜１０８ａｆまたは金属酸化物膜１０８ｂｆのいずれか一方の形成方法を参酌することができる。特に、金属酸化物膜１０８ａｆの形成方法を用いることが好ましい。
〔導電膜の形成〕
　続いて、金属酸化物膜１０８ｂｆの上面を覆って、導電膜１１３ａｆ、導電膜１１３ｂｆ、及び導電膜１１３ｃｆを順に積層して形成する（図４（Ａ１）、（Ａ２））。
　導電膜１１３ｂｆは、後に導電層１１３ｂとなる膜であり、銅、銀、金、またはアルミニウムを含むことが好ましい。また、導電膜１１３ａｆ及び導電膜１１３ｃｆはそれぞれ、後に導電層１１３ａ、導電層１１３ｃとなる膜であり、それぞれ独立にチタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、またはルテニウム等を含むことが好ましい。
　導電膜１１３ａｆ、導電膜１１３ｂｆ、及び導電膜１１３ｃｆは、スパッタリング法、蒸着法、またはめっき法等の成膜方法を用いて形成することが好ましい。
〔導電層１１２ａ、導電層１１２ｂの形成〕
　続いて、導電膜１１３ｃｆ上にレジストマスク１１５を形成する（図４（Ｂ１）、（Ｂ２））。
　レジストマスク１１５は、図４（Ｂ１）、（Ｂ２）に示すように、導電層１１２ａ及び導電層１１２ｂとなる領域上に設ける。具体的には、導電層１０４と重なる領域であって、且つ、金属酸化物膜１０８ａｆ、金属酸化物膜１０８ｂｆのエッチング後にチャネル形成領域となる部分と重なる領域で離間するように、一対のレジストマスク１１５を形成する。
　続いて、導電膜１１３ｃｆ、導電膜１１３ｂｆ、及び導電膜１１３ａｆの、レジストマスク１１５に覆われない部分をエッチングにより除去することで、導電層１１２ａと導電層１１２ｂとを形成する。その後、レジストマスク１１５を除去する（図４（Ｃ１）、（Ｃ２））。
　エッチングは、ドライエッチング法またはウェットエッチング法等を用いることができる。特に、ウェットエッチング法を用いることで、金属酸化物膜１０８ｂｆへのエッチング時のダメージを低減できるため好ましい。
　また、導電膜１１３ａｆのエッチング時には、絶縁層１０６を金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆで覆う構成となっている。そのため、絶縁層１０６がエッチングされてしまう恐れがなく、後の半導体層１０８や導電層１１２ａ、導電層１１２ｂの外縁部において、絶縁層１０６が薄膜化することによって、大きな段差が生じることを防ぐことができる。また、導電膜１１３ａｆ等のエッチング方法を選択する際に、絶縁層１０６への影響を考慮する必要がないため、プロセスの自由度を高めることができる。
〔半導体層１０８の形成〕
　続いて、金属酸化物膜１０８ｂｆ、導電層１１２ａ、及び導電層１１２ｂ上に、レジストマスク１１７を形成する（図５（Ａ１）、（Ａ２））。
　ここで、レジストマスク１１７は、導電層１０４と重畳し、且つ導電層１１２ａと導電層１１２ｂとの間の領域を繋ぐ部分、すなわち、後の半導体層１０８のチャネル形成領域となる部分上に設ける。さらに、レジストマスク１１７は、図５（Ａ１）、（Ａ２）に示すように、導電層１１２ａ及び導電層１１２ｂの上面及び側面を覆って設ける。すなわち、導電層１１２ａ及び導電層１１２ｂの外縁部において、レジストマスク１１７の側面が、導電層１１２ａまたは導電層１１２ｂの側面よりも外側に位置するように形成する。言い換えると、レジストマスク１１７は、平面視において、導電層１１２ａ及び導電層１１２ｂを包含するように形成する。
　続いて、金属酸化物膜１０８ｂｆ及び金属酸化物膜１０８ａｆの、レジストマスク１１７に覆われていない領域をエッチングにより除去することで、半導体層１０８（半導体層１０８ａ及び半導体層１０８ｂ）を形成する。その後、レジストマスク１１７を除去する（図５（Ｂ１）、（Ｂ２））。
　金属酸化物膜１０８ｂｆ及び金属酸化物膜１０８ａｆのエッチングは、ドライエッチング法またはウェットエッチング法等を用いることができる。特に、ウェットエッチング法を用いることで、絶縁層１０６の露出する部分が薄膜化してしまうことを抑制できるため好ましい。
　金属酸化物膜１０８ｂｆ及び金属酸化物膜１０８ａｆのエッチングの際、導電層１１２ａ及び導電層１１２ｂの上面及び側面がレジストマスク１１７に覆われた状態であるため、これらがエッチング雰囲気に曝されることがない。そのため、導電層１１２ａ及び導電層１１２ｂが薄膜化すること、線幅が縮小することなどを防ぐことができる。また、導電層１１２ａ及び導電層１１２ｂの一部が溶出または飛散することによる、半導体層１０８のバックチャネル側の表面の汚染を防ぐことができるため、信頼性の高いトランジスタを実現できる。
　上記導電膜１１３ａｆ等のエッチングと、金属酸化物膜１０８ｂｆ及び金属酸化物膜１０８ａｆのエッチングとに、それぞれウェットエッチング法を用いる場合、異なるエッチャントを用いてもよいし、同じエッチャントを用いてもよい。同じエッチャントを用いる場合、金属酸化物膜１０８ｂｆ及び金属酸化物膜１０８ａｆよりも導電膜１１３ａｆに対するエッチング速度の速いエッチャントを選択することで、導電膜１１３ａｆのエッチング時に金属酸化物膜１０８ｂｆがエッチングされ消失してしまうことを防ぐことができる。このとき、金属酸化物膜１０８ｂｆに金属酸化物膜１０８ａｆよりも結晶性の高い膜を適用することで、導電膜１１３ａｆのエッチング時のエッチング耐性を高くすることができるため好ましい。また、このようなエッチャントを用いることで、金属酸化物膜１０８ｂｆ及び金属酸化物膜１０８ａｆのエッチング速度を比較的遅くすることができるため、半導体層１０８の側面がエッチングされることで、半導体層１０８の端部が導電層１１２ａまたは導電層１１２ｂの端部よりも内側に後退してしまうことを防ぐことができる。その結果、後に形成する絶縁層１１４や絶縁層１１６の段差被覆性を高めることができ、信頼性の高いトランジスタを実現できる。
〔絶縁層１１４の形成〕
　続いて、導電層１１２ａ、導電層１１２ｂ、半導体層１０８、及び絶縁層１０６を覆うように、絶縁層１１４を形成する。
　絶縁層１１４は、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でプラズマＣＶＤ法により形成することが好ましい。これにより、欠陥の少ない絶縁層１１４とすることができる。
　絶縁層１１４としては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
　また、絶縁層１１４として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
　また、絶縁層１１４を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁層１１４を形成することができる。
　ここで、絶縁層１１４の成膜前に、酸素を含む雰囲気下でプラズマ処理を行なうことで、半導体層１０８に酸素を供給してもよい。プラズマ処理を行なう際に用いるガスとしては、例えばＮ２Ｏ（亜酸化窒素または一酸化二窒素）、ＮＯ２（二酸化窒素）、ＮＯ（一酸化窒素）などの窒素酸化物、Ｏ２（酸素）、またはＯ３（オゾン）等を含むガスを用いることが好ましい。また、上述したガスと、アルゴンなどの希ガスとを含む混合ガスを用いることが好ましい。
　上記プラズマ処理を行った後、基板１０２を大気に曝すことなく連続して成膜を行うことが好ましい。例えば、プラズマ処理は、絶縁層１１４の成膜装置で行うことが好ましい。このとき、プラズマ処理は、絶縁層１１４を成膜する成膜室内で行うことが好ましい。または、ゲートバルブ等を介して当該成膜室と接続された処理室でプラズマ処理を行った後、大気に曝すことなく減圧下にて、絶縁層１１４の成膜室に搬送する構成としてもよい。また、プラズマ処理と絶縁層１１４の成膜を、同じ装置内の同じ成膜室内で連続して行う場合、プラズマ処理と絶縁層１１４の成膜を、同じ温度で行うことが好ましい。
　また、絶縁層１１４の形成後に、絶縁層１１４に酸素を供給する処理を行ってもよい。酸素を供給する処理は、上記絶縁層１０６と同様の方法を用いることができる。
〔絶縁層１１６の形成〕
　続いて、絶縁層１１４を覆うように絶縁層１１６を形成する（図５（Ｃ１）、（Ｃ２））。
　絶縁層１１６は、絶縁層１１４よりも酸素や水素、水等が拡散しにくい絶縁膜を用いることが好ましい。絶縁層１１６が酸素を拡散しにくいことで、半導体層１０８中の酸素が絶縁層１１４を介して外部に拡散することを防ぐことができる。また、絶縁層１１６が水素を拡散しにくいことで、外部から水素や水等が半導体層１０８等に拡散することを防ぐことができる。
　以上の工程により、トランジスタ１００を作製することができる。
　ここで例示したトランジスタの作製方法によれば、ゲート絶縁層の露出した部分の薄膜化を抑制することができ、保護絶縁層の段差被覆性が向上し、信頼性の高いトランジスタを実現できる。また、半導体層を形成するためのエッチングの際に、ソース電極及びドレイン電極の上面及び側面がレジストマスクに被覆された状態であるため、その上面や側面がエッチング雰囲気に曝されることなく、ソース電極及びドレイン電極の薄膜化や形状不良に加えて、半導体層の表面の汚染等が生じてしまうことを防ぐことができる。これにより、極めて信頼性の高いトランジスタを実現できる。
　以上が、トランジスタの作製方法例についての説明である。
［構成例の変形例］
　以下では、上記構成例で例示したトランジスタの変形例について説明する。
〔変形例１〕
　図６（Ａ）に示すトランジスタ１００Ａは、主に半導体層１０８が積層構造を有していない点で、上記構成例１で例示したトランジスタ１００と相違している。
　半導体層１０８を単層構造とすることで、作製工程を簡略化でき、生産性を向上させることができる。このとき、半導体層１０８としては、結晶性を有する金属酸化物膜を用いることが好ましい。
〔変形例２〕
　図６（Ｂ）に示すトランジスタ１００Ｂは、導電層１１２ａ及び導電層１１２ｂが積層構造を有していない点で、上記構成例１で例示したトランジスタ１００と相違している。
　導電層１１２ａ及び導電層１１２ｂを単層構造とすることで、生産性を向上させることができる。導電層１１２ａ及び導電層１１２ｂとしては、上述した導電層１１３ａまたは導電層１１３ｂに用いることのできる材料を適宜選択することができる。特に、銅、銀、金、またはアルミニウム等を含む、極めて低抵抗な導電性材料を好適に用いることができる。
〔変形例３〕
　図６（Ｃ）に示すトランジスタ１００Ｃは、半導体層１０８、ならびに導電層１１２ａ及び導電層１１２ｂが、それぞれ積層構造を有していない点で、上記構成例で例示したトランジスタ１００と相違している。このような構成とすることで、より生産性を高めることができる。
〔変形例４〕
　図７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１００Ｄは、主に導電層１２０ａ及び導電層１２０ｂを有している点で、上記構成例で例示したトランジスタ１００と相違している。
　導電層１２０ａ及び導電層１２０ｂは、絶縁層１１４上に設けられている。
　導電層１２０ａは、半導体層１０８及び導電層１０４と重畳する領域を有する。
　トランジスタ１００Ｄにおいて、導電層１０４は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層１２０ａは、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１１４の一部は、第２のゲート絶縁層として機能する。
　また、図７（Ｃ）に示すように、導電層１２０ａは、絶縁層１１４及び絶縁層１０６に設けられた開口部１４２ａを介して、導電層１０４と電気的に接続されていてもよい。これにより、導電層１２０ａと導電層１０４には同じ電位を与えることができ、トランジスタ１００Ｄのオン電流を高めることができる。
　また、図７（Ａ）、（Ｃ）に示すように、チャネル幅方向において、導電層１０４及び導電層１２０ａが、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図７（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、導電層１０４及び導電層１２０ａに覆われた構成となる。
　このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０４と導電層１２０ａに同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００Ｄのオン電流を増大させることができる。また、トランジスタ１００Ｄを微細化することもできる。
　なお、導電層１０４と導電層１２０ａとを接続しない構成としてもよい。このとき、一対のゲート電極の一方には定電位を与え、他方にトランジスタ１００Ｄを駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００Ｄを他方の電極で駆動する際のしきい値電圧を制御することができる。
　導電層１２０ｂは、絶縁層１１４に設けられた開口部１４２ｂを介して、導電層１１２ｂと電気的に接続されている。導電層１２０ｂは、配線や電極として用いることができる。例えば、表示装置に適用した場合、導電層１２０ｂを画素電極、またはトランジスタ１００Ｄと画素電極とを接続するための配線として機能させることができる。
　なお、図７（Ａ）、図７（Ｂ）、及び図７（Ｃ）では、導電層１２０ａ及び導電層１２０ｂを絶縁層１１４と絶縁層１１６との間に設ける構成としたが、絶縁層１１６上に設けてもよい。
　以上が変形例についての説明である。
［応用例］
　以下では、上記トランジスタを表示装置の画素に適用する場合の例について説明する。
　図８（Ａ）、図８（Ｂ）、図８（Ｃ）、図８（Ｄ）、及び図８（Ｅ）は、表示装置の副画素の一部を示した上面概略図である。１つの副画素は、少なくとも１つのトランジスタと、画素電極として機能する導電層（ここでは導電層１２０ｂ）とを有する。なお、ここでは説明を容易にするため、副画素の一部の構成の例を示しているが、副画素に適用する表示素子の種類や、画素に付加する機能等に応じて、他のトランジスタや容量素子等を適宜設けることができる。
　図８（Ａ）において、導電層１０４の一部はゲート線（走査線ともいう）として機能し、導電層１１２ａの一部はソース線（ビデオ信号線ともいう）として機能し、導電層１１２ｂの一部はトランジスタと導電層１２０ｂとを電気的に接続する配線として機能する。
　図８（Ａ）では、導電層１０４は一部が突出した上面形状を有し、この突出した部分の上に、半導体層１０８が設けられ、トランジスタが構成されている。
　図８（Ｂ）、（Ｃ）は、導電層１０４が突出した部分を有さない場合の例を示している。図８（Ｂ）は、半導体層１０８のチャネル長方向と導電層１０４の延伸方向とが平行な例であり、図８（Ｃ）は、これらが直交する例である。
　図８（Ｄ）、（Ｅ）は、導電層１１２ｂが概略円弧状の部分を有するＵ字の上面形状を有している。また導電層１１２ａと導電層１１２ｂとは、半導体層１０８上において、導電層１１２ａと導電層１１２ｂの距離が常に等距離になるように、配置されている。このような構成とすることで、トランジスタのチャネル幅を大きくすることが可能で、より大きな電流を流すことができる。
　なお、本発明の一態様のトランジスタは、表示装置だけでなく、様々な回路や装置に適用することができる。例えば演算回路、メモリ回路、駆動回路、及びインターフェース回路など、電子機器等に実装されるＩＣチップ内の各種回路に好適に用いることができる。または、液晶素子や有機ＥＬ素子などが適用されたディスプレイデバイスにおける駆動回路などに好適に用いることができる。また、タッチセンサ、光学センサ、生体センサ等の各種センサデバイスにおける駆動回路などに好適に用いることができる。
　以上が、応用例についての説明である。
［半導体装置の構成要素］
　以下では、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
〔基板〕
　基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
　また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。
〔絶縁層１０６〕
　絶縁層１０６としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０６において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０６には、加熱により酸素を放出する膜を用いることが好ましい。
　絶縁層１０６として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
　また、絶縁層１０６の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いた場合、半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、当該表面、または表面近傍を酸化することが好ましい。
〔導電膜〕
　ゲート電極として機能する導電層１０４及び導電層１２０ａ、配線として機能する１２０ｂ、並びにソース電極またはドレイン電極の一方として機能する導電層１１２ａ及び、他方として機能する導電層１１２ｂなど、半導体装置を構成する導電膜としては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
　特に、導電層１１２ａ、導電層１１２ｂとしては、銅、銀、金、またはアルミニウム等を含む、低抵抗な導電性材料を用いることが好ましい。特に銅またはアルミニウムは量産性に優れるため好ましい。
　また、半導体装置を構成する上記導電膜として、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。
　ここで、酸化物導電体（ＯＣ：ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
　また、半導体装置を構成する上記導電膜として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
　また、導電層１０４、導電層１１２ａ、導電層１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
〔絶縁層１１４、絶縁層１１６〕
　半導体層１０８上に設けられる絶縁層１１４としては、ＰＥＣＶＤ法、スパッタリング法、ＡＬＤ法などにより形成された、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜等を一種以上含む絶縁層を用いることができる。特に、プラズマＣＶＤ法により形成された酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。なお、絶縁層１１４を２層以上の積層構造としてもよい。
　保護層として機能する絶縁層１１６としては、ＰＥＣＶＤ法、スパッタリング法、ＡＬＤ法等により形成された、窒化酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等を一種以上含む絶縁層を用いることができる。なお、絶縁層１１６を、２層以上の積層構造としてもよい。
〔半導体層〕
　半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットは、Ｉｎの原子数比がＭの原子数比以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
　また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
　なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎの原子数比を４としたとき、Ｇａの原子数比が１以上３以下であり、Ｚｎの原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎの原子数比を５としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎの原子数比を１としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が０．１より大きく２以下である場合を含む。
　また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。
　以下では、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。
　ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
　ＣＡＡＣ−ＯＳ（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
　ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
　微結晶構造を有する酸化物半導体膜（微結晶酸化物半導体膜）は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
　ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、円を描くように（リング状に）輝度の高い領域が観測され、当該リング状の領域内に複数のスポットが観測される場合がある。
　ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ−ＯＳ膜はＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高く、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
　ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の酸素流量比を小さくすることで形成することができる。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比較して、成膜時の基板温度を低くすることでも形成することができる。例えば、ｎｃ−ＯＳ膜は、基板温度を比較的低温（例えば１３０℃以下の温度）とした状態、または基板を加熱しない状態でも成膜することができるため、大型のガラス基板や、樹脂基板などに適しており、生産性を高めることができる。
　金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ　ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
［金属酸化物の構成］
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与できる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
　以上が構成要素についての説明である。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明する。
［構成例］
　図９（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼り合された第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。
　また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。
　ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装することができる。
　画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタに、本発明の一態様の半導体装置であるトランジスタを適用することができる。
　画素部７０２に設けられる表示素子としては、液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。
　図９（Ｂ）に示す表示装置７００Ａは、第１の基板７０１に換えて、可撓性を有する樹脂層７４３が適用され、フレキシブルディスプレイとして用いることのできる表示装置の例である。
　表示装置７００Ａは、画素部７０２が矩形形状でなく、角部が円弧状の形状を有している。また、図９（Ｂ）中の領域Ｐ１に示すように、画素部７０２、及び樹脂層７４３の一部が切りかかれた切欠き部を有する。一対のゲートドライバ回路部７０６は、画素部７０２を挟んで両側に設けられる。またゲートドライバ回路部７０６は、画素部７０２の角部において、円弧状の輪郭に沿って設けられている。
　樹脂層７４３は、ＦＰＣ端子部７０８が設けられる部分が突出した形状を有している。また樹脂層７４３のＦＰＣ端子部７０８を含む一部は、図９（Ｂ）中の領域Ｐ２で裏側に折り返すことができる。樹脂層７４３の一部を折り返すことで、ＦＰＣ７１６を画素部７０２の裏側に重ねて配置した状態で、表示装置７００Ａを電子機器に実装することができ、電子機器の省スペース化を図ることができる。
　また表示装置７００Ａに接続されるＦＰＣ７１６には、ＩＣ７１７が実装されている。ＩＣ７１７は、例えばソースドライバ回路としての機能を有する。このとき、表示装置７００Ａにおけるソースドライバ回路部７０４は、保護回路、バッファ回路、デマルチプレクサ回路等の少なくとも一を含む構成とすることができる。
　図９（Ｃ）に示す表示装置７００Ｂは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、パーソナルコンピュータ（ノート型またはデスクトップ型を含む）、タブレット端末、デジタルサイネージなどに好適に用いることができる。
　表示装置７００Ｂは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路部７２２を有する。
　複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。
　一方、ゲートドライバ回路部７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
　このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置にも適用することができる。また、解像度が４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。
［断面構成例］
　以下では、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１０乃至図１３を用いて説明する。なお、図１０乃至図１２は、それぞれ図９（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図である。また図１３は、図９（Ｂ）に示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。図１０及び図１１は、表示素子として液晶素子を用いた構成であり、図１２及び図１３は、ＥＬ素子を用いた構成である。
〔表示装置の共通部分に関する説明〕
　図１０乃至図１３に示す表示装置は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。引き回し配線部７１１は、信号線７１０を有する。画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。ソースドライバ回路部７０４は、トランジスタ７５２を有する。図１１では、容量素子７９０が無い場合を示している。
　トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用できる。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くできる。よって、画像信号等の電気信号の保持時間を長くでき、画像信号等の書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を低減する効果を奏する。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、シリコンウェハ等により形成された駆動回路を適用しない構成も可能であり、表示装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　図１０、図１２、及び図１３に示す容量素子７９０は、トランジスタ７５０が有するゲート電極と同一の膜を加工して形成される下部電極と、ソース電極またはドレイン電極と同一の導電膜を加工して形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０のゲート絶縁層として機能する絶縁膜の一部が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
　また、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上には平坦化絶縁膜７７０が設けられている。
　画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２とは、異なる構造のトランジスタを用いてもよい。例えば、いずれか一方にトップゲート型のトランジスタを適用し、他方にボトムゲート型のトランジスタを適用した構成としてもよい。なお、上記ゲートドライバ回路部７０６についてもソースドライバ回路部７０４と同様である。
　信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。このとき、銅元素を含む材料等の低抵抗な材料を用いると、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となるため好ましい。
　ＦＰＣ端子部７０８は、一部が接続電極として機能する配線７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。配線７６０は、異方性導電膜７８０を介してＦＰＣ７１６が有する端子と電気的に接続される。ここでは、配線７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極等と同じ導電膜で形成されている。
　第１の基板７０１及び第２の基板７０５としては、例えばガラス基板、またはプラスチック基板等の可撓性を有する基板を用いることができる。第１の基板７０１に可撓性を有する基板を用いる場合には、第１の基板７０１とトランジスタ７５０等との間に、水や水素に対するバリア性を有する絶縁層を設けることが好ましい。
　また、第２の基板７０５側には、遮光膜７３８と、着色膜７３６と、これらに接する絶縁膜７３４と、が設けられる。
〔液晶素子を用いる表示装置の構成例〕
　図１０に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電層７７２、導電層７７４、及びこれらの間に液晶層７７６を有する。導電層７７４は、第２の基板７０５側に設けられ、共通電極としての機能を有する。また、導電層７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と電気的に接続される。導電層７７２は、平坦化絶縁膜７７０上に形成され、画素電極として機能する。
　導電層７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
　導電層７７２に反射性の材料を用いると、表示装置７００は反射型の液晶表示装置となる。一方、導電層７７２に透光性の材料を用いると、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟むように一対の偏光板を設ける。
　図１１に示す表示装置７００は、横電界方式（例えば、ＦＦＳモード）の液晶素子７７５を用いる例を示す。導電層７７２上に絶縁層７７３を介して、共通電極として機能する導電層７７４が設けられる。導電層７７２と導電層７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
　図１１において、導電層７７４、絶縁層７７３、導電層７７２の積層構造により保持容量を構成することができる。そのため、別途容量素子を設ける必要がなく、開口率を高めることができる。
　また、図１０及び図１１には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）、及びバックライト、サイドライトなどの光源を適宜設けることができる。
　液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
　また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。
　また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶などを用いた、散乱型の液晶を用いることもできる。このとき、着色膜７３６を設けずに白黒表示を行う構成としてもよいし、着色膜７３６を用いてカラー表示を行う構成としてもよい。
　また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色膜７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められるなどの利点がある。
〔発光素子を用いる表示装置〕
　図１２に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電層７７２、ＥＬ層７８６、及び導電膜７８８を有する。ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
　有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。
　図１２に示す表示装置７００には、平坦化絶縁膜７７０上に導電層７７２の一部を覆う絶縁膜７３０が設けられる。ここで、発光素子７８２は透光性の導電膜７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電層７７２側に光を射出するボトムエミッション構造や、導電層７７２側及び導電膜７８８側の双方に光を射出するデュアルエミッション構造としてもよい。
　また、着色膜７３６は発光素子７８２と重なる位置に設けられ、遮光膜７３８は絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
　図１３には、フレキシブルディスプレイに好適に適用できる表示装置の構成を示している。図１３は、図１２に示した表示装置７００Ａ中の一点鎖線Ｓ−Ｔにおける断面図である。
　図１３に示す表示装置７００Ａは、図１２で示した基板７０１に換えて、支持基板７４５、接着層７４２、樹脂層７４３、及び絶縁層７４４が積層された構成を有する。トランジスタ７５０や容量素子７９０等は、樹脂層７４３上に設けられた絶縁層７４４上に設けられている。
　支持基板７４５は、有機樹脂やガラス等を含み、可撓性を有する程度に薄い基板である。樹脂層７４３は、ポリイミドやアクリルなどの有機樹脂を含む層である。絶縁層７４４は、酸化シリコン、酸化窒化シリコン、窒化シリコン等の無機絶縁膜を含む。樹脂層７４３と支持基板７４５とは、接着層７４２によって貼りあわされている。樹脂層７４３は、支持基板７４５よりも薄いことが好ましい。
　また、図１３に示す表示装置７００は、図１２で示した基板７０５に換えて保護層７４０を有する。保護層７４０は、封止膜７３２と貼りあわされている。保護層７４０としては、ガラス基板や樹脂フィルムなどを用いることができる。また、保護層７４０として、偏光板、散乱板などの光学部材や、タッチセンサパネルなどの入力装置、またはこれらを２つ以上積層した構成を適用してもよい。
　また、発光素子７８２が有するＥＬ層７８６は、絶縁膜７３０及び導電層７７２上に島状に設けられている。ＥＬ層７８６を、副画素毎に発光色が異なるように作り分けることで、着色膜７３６を用いずにカラー表示を実現することができる。また、発光素子７８２を覆って、保護層７４１が設けられている。保護層７４１は発光素子７８２に水などの不純物が拡散することを防ぐ機能を有する。保護層７４１は、無機絶縁膜を用いることが好ましい。また、無機絶縁膜と有機絶縁膜をそれぞれ一以上含む積層構造とすることがより好ましい。
　また、図１３では、折り曲げ可能な領域Ｐ２を示している。領域Ｐ２では、支持基板７４５、接着層７４２のほか、絶縁層７４４等の無機絶縁膜が設けられていない部分を有する。また、領域Ｐ２において、配線７６０を覆って樹脂層７４６が設けられている。折り曲げ可能な領域Ｐ２に無機絶縁膜を設けず、且つ、金属または合金を含む導電層と、有機材料を含む層のみを積層した構成とすることで、曲げた際にクラックが生じることを防ぐことができる。また、領域Ｐ２に支持基板７４５を設けないことで、極めて小さい曲率半径で、表示装置７００Ａの一部を曲げることができる。
〔表示装置に入力装置を設ける構成例〕
　また、図１０乃至図１３に示す表示装置７００に入力装置を設けてもよい。当該入力装置としては、例えば、タッチセンサ等が挙げられる。
　例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。または、これら２つ以上を組み合わせて用いてもよい。
　なお、タッチパネルの構成は、入力装置を一対の基板の内側に形成する、所謂インセル型のタッチパネル、入力装置を表示装置７００上に形成する、所謂オンセル型のタッチパネル、または表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルなどがある。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）を用いて説明を行う。
　図１４（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　画素部５０２や駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
　画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された複数の表示素子を駆動する複数の画素回路５０１を有する。
　駆動回路部５０４は、ゲート線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
　端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図１４（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。
　また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板）をＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって基板に実装する構成としてもよい。
　また、図１４（Ａ）に示す複数の画素回路５０１は、例えば、図１４（Ｂ）、（Ｃ）に示す構成とすることができる。
　図１４（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　また、図１４（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、電位供給線ＶＬ＿ｂ等が接続されている。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
　本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
［回路構成］
　図１５（Ａ）に、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
　トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
　回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機ＥＬ素子やＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ素子等を適用することができる。
　トランジスタＭ１と容量Ｃ１とを接続するノードをＮ１、トランジスタＭ２と回路４０１とを接続するノードをＮ２とする。
　画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
　ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態１で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
［駆動方法例］
　続いて、図１５（Ｂ）を用いて、画素回路４００の動作方法の一例を説明する。図１５（Ｂ）は、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
　図１５（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
〔期間Ｔ１〕
　期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
　ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
〔期間Ｔ２〕
　続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティングとしてもよい。
　ノードＮ１には、トランジスタＭ１を介して第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図１５（Ｂ）ではｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
　ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
　このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
　また画素回路４００は、配線Ｓ１及び配線Ｓ２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
［適用例］
〔液晶素子を用いた例〕
　図１５（Ｃ）に示す画素回路４００ＬＣは、回路４０１ＬＣを有する。回路４０１ＬＣは、液晶素子ＬＣと、容量Ｃ２とを有する。
　液晶素子ＬＣは、一方の電極がノードＮ２及び容量Ｃ２の一方の電極と、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
　容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができる。
　画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度や液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
〔発光素子を用いた例〕
　図１５（Ｄ）に示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
　トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
　トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
　なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更することができる。
　画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができる。また、また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３や発光素子ＥＬの電気特性のばらつきの補正を行うこともできる。
　なお、図１５（Ｃ）、（Ｄ）で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
　本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
　図１６（Ａ）に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
　例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
　上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
　表示装置６００６はタッチパネルとしての機能を有していてもよい。
　フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
　プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。電源回路に電力を供給する電源としては、バッテリー６０１１による電源であってもよい。
　図１６（Ｂ）は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。
　表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
　表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリー６０１１と重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
　発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
　発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
　発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
　光６０１８を透過する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
　図１７（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１に、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図１７（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
　また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
　本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
　以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
　本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
　電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　本発明の一態様が適用された電子機器は、家屋やビルの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
　図１８（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　図１８（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
　なお、テレビジョン装置７１００は、テレビ放送の受信機や、ネットワーク接続のための通信装置を有していてもよい。
　図１８（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
　図１８（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）の一例を示す。
　図１８（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
　また、図１８（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
　表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
　表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報や交通情報、商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
　また、図１８（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させることや、情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
　また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
　図１８（Ａ）乃至（Ｄ）における表示部７５００に、本発明の一態様の表示装置を適用することができる。
　本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
　本実施例では、本発明の一態様のトランジスタを作製し、その断面観察と、電気特性の評価を行った。
［試料の作製］
　ここでは、試料Ａと、比較試料の２種類の試料を作製した。試料Ａは、半導体層となる金属酸化物膜上にソース電極及びドレイン電極を形成した後に、金属酸化物膜をエッチングして半導体層を形成した試料である。また、比較試料は、島状の半導体層を形成した後にソース電極及びドレイン電極となる導電膜を成膜し、これを加工してソース電極及びドレイン電極を形成した試料である。
〔試料Ａ〕
　ガラス基板上の第１のゲート電極として、厚さ約１００ｎｍのタングステン膜を用いた。またゲート電極を覆うゲート絶縁層として、厚さ約４００ｎｍの窒化シリコン膜と、厚さ約５ｎｍの酸化窒化シリコン膜を用いた。
　続いて、ゲート絶縁層上に、スパッタリング法により厚さ約２０ｎｍの第１の金属酸化物膜と、厚さ約１５ｎｍの第２の金属酸化物膜を積層して形成した。第１の金属酸化物膜及び第２の金属酸化物膜は、それぞれスパッタリングターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］である金属酸化物ターゲットを用いた。
　続いて、ソース電極及びドレイン電極を形成した。まず、スパッタリング法により、厚さ約５０ｎｍのタングステン膜、厚さ約３０ｎｍの第１のチタン膜、厚さ約２００ｎｍの銅膜をそれぞれ成膜した。続いて、レジストマスクを形成した後、銅膜のみをウェットエッチング法によりエッチングした。その後、銅膜及び露出した第１のチタン膜上に、スパッタリング法により厚さ約１００ｎｍの第２のチタン膜を成膜した。このとき、銅膜は第１のチタン膜及び第２のチタン膜で囲われた構成である。続いて、銅膜の端部よりも外側の領域で、第２のチタン膜、第１のチタン膜、及びタングステン膜をＳＦ６ガス及びＯ２ガスを用いたドライエッチング法によりエッチングし、続けてＳＦ６ガス及びＢＣｌ３ガスを用いたドライエッチング法により、導電膜のエッチング残渣を除去するとともに、第２の金属酸化物膜の上面近傍を薄くエッチングした。これにより、銅膜が２層のチタン膜で覆われた構成を有するソース電極及びドレイン電極を得た。
　その後、ソース電極及びドレイン電極と、半導体層となる部分を覆うようにレジストマスクを形成した。レジストマスクは、ソース電極及びドレイン電極の上面及び側面を覆うように形成した。続いて、当該レジストマスクを用いて、第１の金属酸化物膜と第２の金属酸化物膜をエッチングし、半導体層を形成するとともに、ゲート絶縁層の一部を露出させた。エッチングは、硝酸、酢酸及びリン酸を含む水溶液を用いたウェットエッチング法により行った。
　続いて、第１の保護層として、厚さ約４００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により成膜し、窒素雰囲気下にて３５０℃、１時間の加熱処理を行なった。続いて、第２の保護層として、厚さ約１００ｎｍの窒化シリコン膜と、厚さ約３０ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ法により積層して成膜した。
　続いて、第１のゲート電極に達する開口を形成した後、厚さ約１００ｎｍのシリコンを含むインジウムスズ酸化物膜を成膜し、これを加工して第２のゲート電極を形成した。ここで第２のゲート電極は、開口を介して第１のゲート電極と電気的に接続させた。
　最後に、平坦化層として厚さ約１．５μｍのアクリル膜を形成した後、窒素雰囲気下にて２５０℃、１時間の加熱処理を行なった。
　以上の工程により、ガラス基板上にトランジスタを有する試料Ａを得た。
〔比較試料〕
　まず、上記と同様に第１のゲート電極及びゲート絶縁層を形成した。続いて、第１のゲート絶縁層上に第１の金属酸化物膜と第２の金属酸化物膜を積層して成膜し、その一部をエッチングして島状の半導体層を形成するとともに、ゲート絶縁層の一部を露出させた。
　続いて、半導体層及びゲート絶縁層上に、上記と同様にソース電極及びドレイン電極となる導電膜を成膜し、その一部をエッチングしてソース電極及びドレイン電極を形成した。
　以降の工程は、上記を援用できる。すなわち、第１の保護層、第２の保護層、第２のゲート電極、及び平坦化層を順に形成した。なお第２の保護層は、厚さ約１００ｎｍの窒化シリコン膜を単層で用いた。
　以上の工程により、ガラス基板上にトランジスタを有する比較試料を得た。
［断面観察］
　作製した試料Ａ及び比較試料について、その断面を走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）により観察した。
　図１９（Ａ）に、断面観察を行った箇所を説明するための概略図を示す。図１９（Ａ）では、ソース電極（Ｓ）、ドレイン電極（Ｄ）、第１のゲート電極（Ｇ）、及び半導体層（ＯＳ）の位置関係を示している。観察箇所Ｐは、第１のゲート電極（Ｇ）上に位置するソース電極（Ｓ）の端部を含む領域であり、タングステン膜と、２層のチタン膜が積層された部分を示している。また、観察箇所Ｑは、第１のゲート電極（Ｇ）上に位置する半導体層（ＯＳ）の端部を含む領域である。
　図１９（Ｂ）に、上記の観察箇所の断面観察像を示している。観察箇所Ｐにおいては、試料Ａと比較試料に大きな違いは見られず、良好な形状であることが確認できた。一方、観察箇所Ｑにおいては、試料Ａは、ゲート絶縁層（ＧＩ）の露出した領域はほとんどエッチングされていないのに対し、比較試料では、半導体層（ＯＳ）に覆われない部分のゲート絶縁層（ＧＩ）がエッチングされ、薄膜化していることが確認できる。
　さらに比較試料では、保護絶縁層（ＰＡ）が半導体層（ＯＳ）の端部における段差を被覆できず、保護絶縁層（ＰＡ）中に半導体層（ＯＳ）に達する低密度な領域（鬆）が形成されていることが確認できる。一方、試料Ａでは、保護絶縁層（ＰＡ）は半導体層（ＯＳ）及びゲート絶縁層（ＧＩ）を良好に被覆しており、低密度な領域は見られない。
　比較試料におけるゲート絶縁層の形状不良は、ソース電極及びドレイン電極のエッチング時（具体的には、チタン膜及びタングステン膜のエッチング時）に、半導体層がエッチングされにくい条件を優先したために、露出しているゲート絶縁層がエッチングされてしまったことが要因であると推察される。
　一方、試料Ａでは、ソース電極及びドレイン電極のエッチング時にはゲート絶縁層は露出しない状態であり、また半導体層の形成のためのエッチング時にはゲート絶縁層がエッチングされにくいウェットエッチング法を用いることが可能なため、比較試料のようなゲート絶縁層の形状不良は見られず、良好な形状で加工できていることが分かる。
［トランジスタのＩｄ−Ｖｇ特性］
　続いて、上記で作製したトランジスタのＩｄ−Ｖｇ特性を測定した。
　トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極に印加する電圧（ゲート電極Ｖｂｇともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖの刻みで印加した。また、ソース電極に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。
　また、ここでは、プレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ　Ｃｏｏｋｅｒ　Ｔｅｓｔ）の前後でＩｄ−Ｖｇ特性を測定した。ＰＣＴ試験は、温度１３０℃、湿度８５％、圧力０．２ＭＰａの条件で、試料Ａおよび比較試料を１２時間保持した。
　図２０（Ａ）に試料Ａの、図２０（Ｂ）に比較試料のＩｄ−Ｖｇ特性を示す。各図において、ＰＣＴ試験前の結果を実線で、試験後の結果を破線で示している。
　図２０（Ａ）に示すように試料Ａでは、ＰＣＴ試験前後でほとんど特性の変化が見られておらず、良好な信頼性を示すことが確認できた。また、ＰＣＴ試験前後でノーマリーオフである良好な電気特性を示すことが確認できた。
　一方、比較試料では、図２０（Ｂ）に示すように、ＰＣＴ試験前の特性は良好なものの、ＰＣＴ試験後ではオフ電流が増大し、しきい値電圧が大幅にマイナス側にシフトした特性を示している。これは、上述のように、保護絶縁層に、半導体層に達する低密度な領域が形成されているため、ＰＣＴ試験で水分がこの部分を介して半導体層に拡散した結果であると推察される。
　以上のことから、本発明の一態様の作製方法により作製したトランジスタは、良好な電気特性と、極めて高い信頼性を有することが確認できた。
１００、１００Ａ~Ｄ：トランジスタ、１００ｘ：交差部、１０２：基板、１０４：導電層、１０６：絶縁層、１０８：半導体層、１０８ａ、ｂ：半導体層、１０８ａｆ、ｂｆ：金属酸化物膜、１１２ａ、ｂ：導電層、１１３ａ~ｃ：導電層、１１３ａｆ~ｃｆ：導電膜、１１４、１１６：絶縁層、１１５、１１７：レジストマスク、１２０ａ、ｂ：導電層、１４２ａ、ｂ：開口部

Claims (10)

  1. 　絶縁層上に金属酸化物を含む半導体膜を成膜する第１の工程と、
    　前記半導体膜上に導電膜を成膜する第２の工程と、
    　前記導電膜上に第１のレジストマスクを形成し、前記導電膜をエッチングして第１の導電層を形成するとともに、前記第１の導電層に覆われない前記半導体膜の上面を露出させる第３の工程と、
    　前記第１の導電層の上面及び側面を覆い、且つ前記半導体膜の前記上面の一部を覆う第２のレジストマスクを形成し、前記半導体膜をエッチングして半導体層を形成するとともに、前記半導体層に覆われない前記絶縁層の上面を露出させる第４の工程と、を有する、
    　半導体装置の作製方法。
  2. 　絶縁層上に金属酸化物を含む半導体膜を成膜する第１の工程と、
    　前記半導体膜上に第１の導電膜、第２の導電膜、及び第３の導電膜を順に成膜する第２の工程と、
    　前記第３の導電膜上に第１のレジストマスクを形成し、前記第３の導電膜、前記第２の導電膜、及び前記第１の導電膜をエッチングして第１の導電層を形成するとともに、前記第１の導電層に覆われない前記半導体膜の上面を露出させる第３の工程と、
    　前記第１の導電層の上面及び側面を覆い、且つ前記半導体膜の前記上面の一部を覆う第２のレジストマスクを形成し、前記半導体膜をエッチングして半導体層を形成するとともに、前記半導体層に覆われない前記絶縁層の上面を露出させる第４の工程と、を有する、
    　半導体装置の作製方法。
  3. 　請求項１において、
    　前記導電膜は、銅またはアルミニウムを含む、
    　半導体装置の作製方法。
  4. 　請求項２において、
    　前記第２の導電膜は、銅またはアルミニウムを含み、
    　前記第１の導電膜及び前記第３の導電膜は、前記第２の導電膜とは異なる元素を含み、且つ、それぞれ独立に、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、及びルテニウムのうちのいずれかを含む、
    　半導体装置の作製方法。
  5. 　請求項１乃至請求項４のいずれか一において、
    　前記第３の工程におけるエッチングと、前記第４の工程におけるエッチングとは、それぞれウェットエッチング法により行われる、
    　半導体装置の作製方法。
  6. 　請求項１乃至請求項５のいずれか一において、
    　前記第１の工程において、前記半導体膜は、第１の金属酸化物膜と、第２の金属酸化物膜とを順に成膜することにより形成し、
    　前記第２の金属酸化物膜は、前記第１の金属酸化物膜より結晶性が高くなるように形成する、
    　半導体装置の作製方法。
  7. 　請求項１乃至請求項６のいずれか一において、
    　前記第１の工程より前に、第２の導電層を形成する第５の工程と、
    　前記第５の工程と前記第１の工程の間に、前記第２の導電層を覆って前記絶縁層を形成する第６の工程と、を有し、
    　前記第３の工程において、前記第２の導電層上で離間する一対の前記第１の導電層を形成し、
    　前記第４の工程において、前記第２のレジストマスクは、前記第２の導電層と重畳する位置に、一対の前記第１の導電層のそれぞれと重畳する一対の領域と、これらの間の領域を繋ぐ領域と、を有するように形成する、
    　半導体装置の作製方法。
  8. 　第１の導電層、第１の絶縁層、半導体層、及び一対の第２の導電層を有する半導体装置であって、
    　前記第１の絶縁層は、前記第１の導電層を覆って設けられ、
    　前記半導体層は、前記第１の絶縁層上に設けられ、
    　前記一対の第２の導電層は、それぞれ前記半導体層上に設けられ、且つ、前記第１の導電層と重畳する領域で離間して設けられ、
    　平面視において、前記第２の導電層は、前記半導体層の輪郭よりも内側に設けられており、
    　前記半導体層の、前記第１の導電層と重畳し、且つ前記一対の第２の導電層と重畳しない領域のチャネル幅方向の幅が、前記一対の第２の導電層の一方の、前記第１の導電層と重畳する部分のチャネル幅方向の幅よりも小さい、
    　半導体装置。
  9. 　請求項８において、
    　前記半導体層は、前記第１の導電層側から順に、第１の金属酸化物膜と、第２の金属酸化物膜とが積層された積層構造を有し、
    　前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも結晶性が低い、
    　半導体装置。
  10. 　請求項８または請求項９において、
    　前記第２の導電層は、前記半導体層側から第１の導電膜、第２の導電膜、及び第３の導電膜を有し、
    　前記第２の導電膜は、銅、銀、金、またはアルミニウムを含み、
    　前記第１の導電膜及び前記第３の導電膜は、前記第２の導電膜とは異なる元素を含み、且つ、それぞれ独立に、チタン、タングステン、モリブデン、クロム、タンタル、亜鉛、インジウム、白金、及びルテニウムのうちのいずれかを含む、
    　半導体装置。
PCT/IB2019/051279 2018-03-02 2019-02-18 半導体装置、及びその作製方法 WO2019166907A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020503384A JP7229995B2 (ja) 2018-03-02 2019-02-18 半導体装置の作製方法
KR1020237013112A KR20230056797A (ko) 2018-03-02 2019-02-18 반도체 장치의 제작 방법
KR1020207027303A KR20200138224A (ko) 2018-03-02 2019-02-18 반도체 장치 및 그 제작 방법
US16/966,066 US11349006B2 (en) 2018-03-02 2019-02-18 Semiconductor device and fabrication method thereof
CN201980014757.7A CN111742397A (zh) 2018-03-02 2019-02-18 半导体装置及其制造方法
US17/747,063 US20230197824A1 (en) 2018-03-02 2022-05-18 Semiconductor device and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-037230 2018-03-02
JP2018037230 2018-03-02

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/966,066 A-371-Of-International US11349006B2 (en) 2018-03-02 2019-02-18 Semiconductor device and fabrication method thereof
US17/747,063 Continuation US20230197824A1 (en) 2018-03-02 2022-05-18 Semiconductor device and fabrication method thereof

Publications (1)

Publication Number Publication Date
WO2019166907A1 true WO2019166907A1 (ja) 2019-09-06

Family

ID=67804857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/051279 WO2019166907A1 (ja) 2018-03-02 2019-02-18 半導体装置、及びその作製方法

Country Status (6)

Country Link
US (2) US11349006B2 (ja)
JP (1) JP7229995B2 (ja)
KR (2) KR20200138224A (ja)
CN (1) CN111742397A (ja)
TW (2) TW202333242A (ja)
WO (1) WO2019166907A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524915A (zh) * 2020-04-28 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012099796A (ja) * 2010-10-07 2012-05-24 Semiconductor Energy Lab Co Ltd 薄膜素子の作製方法及び半導体装置の作製方法
JP2012160719A (ja) * 2011-01-12 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013033927A (ja) * 2011-08-02 2013-02-14 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2015072448A (ja) * 2013-09-06 2015-04-16 株式会社Ｊｏｌｅｄ 表示装置
JP2017204641A (ja) * 2016-05-09 2017-11-16 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置を有する表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597850B (zh) * 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2019123109A1 (ja) * 2017-12-22 2019-06-27 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012099796A (ja) * 2010-10-07 2012-05-24 Semiconductor Energy Lab Co Ltd 薄膜素子の作製方法及び半導体装置の作製方法
JP2012160719A (ja) * 2011-01-12 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013033927A (ja) * 2011-08-02 2013-02-14 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2015072448A (ja) * 2013-09-06 2015-04-16 株式会社Ｊｏｌｅｄ 表示装置
JP2017204641A (ja) * 2016-05-09 2017-11-16 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置を有する表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524915A (zh) * 2020-04-28 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制作方法

Also Published As

Publication number Publication date
CN111742397A (zh) 2020-10-02
JPWO2019166907A1 (ja) 2021-03-04
US20200357893A1 (en) 2020-11-12
US11349006B2 (en) 2022-05-31
US20230197824A1 (en) 2023-06-22
TWI802651B (zh) 2023-05-21
KR20230056797A (ko) 2023-04-27
TW201939617A (zh) 2019-10-01
TW202333242A (zh) 2023-08-16
KR20200138224A (ko) 2020-12-09
JP7229995B2 (ja) 2023-02-28

Similar Documents

Publication Publication Date Title
WO2019123109A1 (ja) 半導体装置
WO2020089726A1 (ja) 半導体装置
JP7462087B2 (ja) 半導体装置
WO2019175708A1 (ja) 半導体装置、および半導体装置の作製方法
CN112514079A (zh) 半导体装置
JP7237859B2 (ja) 半導体装置の作製方法
WO2020089733A1 (ja) 半導体装置
JP2024037777A (ja) 半導体装置の作製方法
KR102637201B1 (ko) 반도체 장치의 제작 방법
US20230197824A1 (en) Semiconductor device and fabrication method thereof
WO2020178651A1 (ja) 半導体装置
WO2020074993A1 (ja) 半導体装置
CN112242448A (zh) 半导体装置
WO2022106953A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2020165698A1 (ja) 半導体装置の作製方法
US11610998B2 (en) Semiconductor device
WO2019202430A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19761445

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020503384

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19761445

Country of ref document: EP

Kind code of ref document: A1