TWI802651B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI802651B
TWI802651B TW108106118A TW108106118A TWI802651B TW I802651 B TWI802651 B TW I802651B TW 108106118 A TW108106118 A TW 108106118A TW 108106118 A TW108106118 A TW 108106118A TW I802651 B TWI802651 B TW I802651B
Authority
TW
Taiwan
Prior art keywords
film
layer
conductive
semiconductor
conductive layer
Prior art date
Application number
TW108106118A
Other languages
English (en)
Other versions
TW201939617A (zh
Inventor
中澤安孝
岡崎健一
大出貴之
佐藤來
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201939617A publication Critical patent/TW201939617A/zh
Application granted granted Critical
Publication of TWI802651B publication Critical patent/TWI802651B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

提供一種電特性良好的半導體裝置。提供一種電特性穩定的半導體裝置。利用包括如下製程的方法製造半導體裝置。在絕緣層上形成含有金屬氧化物的半導體膜的第一製程。在半導體膜上形成導電膜的第二製程。在導電膜上形成第一光阻遮罩並藉由對導電膜進行蝕刻形成第一導電層並使不被第一導電層覆蓋的半導體膜的上表面露出的第三製程。形成覆蓋第一導電層的上表面及側面並覆蓋半導體膜的上表面的一部分的第二光阻遮罩，藉由對半導體膜進行蝕刻形成半導體層並使不被半導體層覆蓋的絕緣層的上表面露出的第四製程。

Description

半導體裝置及其製造方法
本發明的一個實施方式係關於顯示裝置及顯示裝置的製造方法。本發明的一個實施方式係關於電晶體及電晶體的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。
作為可用於電晶體的半導體材料，使用金屬氧化物的氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且使銦的比例比鎵的比例高，而場效移動率(有時，簡稱為移動率或μFE)得到提高的半導體裝置。
由於能夠用於半導體層的金屬氧化物可以利用濺射法等形成，所以可以被用於構成大型顯示裝置的電晶體的半導體層。此外，因為可以將使用多晶矽或非晶矽的電晶體的生產設備的一部分改良而利用，所以還可以抑制設備投資。另外，與使用非晶矽的電晶體相比，使用金屬氧化物的電晶體具有高場效移動率，所以可以實現設置有驅動器電路的高功能的顯示裝置。
另外，專利文獻2公開了一種應用氧化物半導體膜的薄膜電晶體，其 中，在源極區域及汲極區域中包括包含鋁、硼、鎵、銦、鈦、矽、鍺、錫和鉛中的至少一種作為摻雜物的低電阻區域。
[專利文獻1]日本專利申請公開第2014-7399號公報
[專利文獻2]日本專利申請公開第2011-228622號公報
[專利文獻3]日本專利申請公開第2012-160717號公報
本發明的一個實施方式的目的之一是提供一種電特性良好的半導體裝置及其製造方法。另外，本發明的一個實施方式的目的之一是提供一種電特性穩定的半導體裝置及其製造方法。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的顯示裝置。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的目的。
本發明的一個實施方式是一種半導體裝置的製造方法，該半導體裝置的製造方法包括如下步驟：在絕緣層上形成含有金屬氧化物的半導體膜的第一製程；在半導體膜上形成導電膜的第二製程；在導電膜上形成第一光阻遮罩並藉由對導電膜進行蝕刻形成第一導電層並使不被第一導電層覆蓋的半導體膜的上表面露出的第三製程；形成覆蓋第一導電層的上表面及側面並覆蓋半導體膜的上表面的一部分的第二光阻遮罩，藉由對半導體膜進行蝕刻形成半導體層並使不被半導體層覆蓋的絕緣層的上表面露出的第四製程。
另外，上述導電膜較佳為含有銅或鋁。
另外，本發明的另一個實施方式是一種半導體裝置的製造方法，該半導體裝置的製造方法包括如下步驟：在絕緣層上形成含有金屬氧化物的半導 體膜的第一製程；在半導體膜上依次形成第一導電膜、第二導電膜及第三導電膜的第二製程；在第三導電膜上形成第一光阻遮罩，藉由對第三導電膜、第二導電膜及第一導電膜進行蝕刻形成第一導電層並使不被第一導電層覆蓋的半導體膜的上表面露出的第三製程；形成覆蓋第一導電層的上表面及側面並覆蓋半導體膜的上表面的一部分的第二光阻遮罩，藉由對半導體膜進行蝕刻形成半導體層並使不被半導體層覆蓋的絕緣層的上表面露出的第四製程。
另外，在上述本發明的一個實施方式中，較佳的是，第二導電膜包含銅或鋁，第一導電膜及第三導電膜包含與第二導電膜不同的元素。再者，第一導電膜及第二導電膜較佳為分別獨立地包含鈦、鎢、鉬、鉻、鉭、鋅、銦、鉑和釕中的任意個。
另外，在上述本發明的一個實施方式中，較佳的是，第三製程中的蝕刻與第四製程中的蝕刻都利用濕蝕刻法進行。
另外，在上述本發明的一個實施方式中，較佳的是，在第一製程中，半導體膜藉由依次形成第一金屬氧化物膜和第二金屬氧化物膜而形成。這裡，第二金屬氧化物膜較佳為以比第一金屬氧化物膜的結晶性高的方式形成。
另外，在上述本發明的一個實施方式中，較佳為還包括在第一製程之前形成第二導電層的第五製程以及在第五製程與第一製程之間覆蓋第二導電層形成絕緣層的第六製程。這裡，較佳為在第三製程中形成在第二導電層上彼此分開的一對第一導電層。另外，較佳的是，在第四製程中，在與第二導電層重疊的位置上以具有與一對第一導電層分別重疊的一對區域以及連接它們之間的區域的區域的方式形成第二光阻遮罩。
另外，本發明的另一個實施方式是包括第一導電層、第一絕緣層、半導體層及一對第二導電層的半導體裝置。第一絕緣層以覆蓋第一導電層的方式設置，半導體層設置在第一絕緣層上。一對第二導電層分別設置在半導體層上且被與第一導電層重疊的區域分開。另外，從平面看時，第二導電層設置在半導體層的輪廓的內側。再者，半導體層的與第一導電層重疊且不與一 對第二導電層重疊的區域的通道寬度方向的寬度小於一對第二導電層中的一個的與第一導電層重疊的部分的通道寬度方向的寬度。
另外，本發明的一個實施方式中，較佳的是，半導體層具有從第一導電層一側依次層疊第一金屬氧化物膜和第二金屬氧化物膜的疊層結構。這裡，較佳為第一金屬氧化物膜比第二金屬氧化物膜的結晶性低。
另外，本發明的一個實施方式中，較佳的是，第二導電層從半導體層一側包括第一導電膜、第二導電膜及第三導電膜。這裡，較佳為第二導電膜包含銅、銀、金或鋁。再者，較佳為第一導電膜及第三導電膜包含與第二導電膜不同的元素且分別獨立地包含鈦、鎢、鉬、鉻、鉭、鋅、銦、鉑和釕中的任意個。
根據本發明的一個實施方式可以提供電特性良好的半導體裝置及其製造方法。另外，可以提供電特性穩定的半導體裝置及其製造方法。另外，根據本發明的一個實施方式可以提供可靠性高的顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。
100、100A至100D‧‧‧電晶體
100x‧‧‧交叉部
102‧‧‧基板
104‧‧‧導電層
106‧‧‧絕緣層
108‧‧‧半導體層
108a、108b‧‧‧半導體層
108af、108bf‧‧‧金屬氧化物膜
112a、112b‧‧‧導電層
113a至113c‧‧‧導電層
113af至113cf‧‧‧導電膜
114、116‧‧‧絕緣層
115、117‧‧‧光阻遮罩
120a、120b‧‧‧導電層
142a、142b‧‧‧開口部
在圖式中：圖1A、圖1B及圖1C是電晶體的結構實例；圖2A、圖2B及圖2C是電晶體的結構實例；圖3A1、圖3A2、圖3B1、圖3B2、圖3C1和圖3C2是說明電晶體的製造方法的圖；圖4A1、圖4A2、圖4B1、圖4B2、圖4C1和圖4C2是說明電晶體的製造方法的圖；圖5A1、圖5A2、圖5B1、圖5B2、圖5C1和圖5C2是說明電晶體的製 造方法的圖；圖6A、圖6B及圖6C是電晶體的結構實例；圖7A、圖7B及圖7C是電晶體的結構實例；圖8A、圖8B、圖8C、圖8D及圖8E是電晶體的結構實例；圖9A、圖9B及圖9C是顯示裝置的俯視圖；圖10是顯示裝置的剖面圖；圖11是顯示裝置的剖面圖；圖12是顯示裝置的剖面圖；圖13是顯示裝置的剖面圖；圖14A是顯示裝置的方塊圖，圖14B和圖14C是顯示裝置的電路圖；圖15A、圖15C及圖15D是顯示裝置的電路圖，圖15B是顯示裝置的時序圖；圖16A和圖16B是顯示模組的結構實例；圖17A和圖17B是電子裝置的結構實例；圖18A、圖18B、圖18C及圖18D是電子裝置的結構實例；圖19A是示出電晶體的觀察位置的示意圖，圖19B是電晶體的剖面觀察影像；圖20A和圖20B是電晶體的電特性。
本發明的選擇圖為圖5A2。
以下，參照圖式對實施方式進行說明。但是，實施方式可以以多個不同方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在本說明書所說明的圖式中，為便於清楚地說明，有時誇大表示各結構的大小、層的厚度或區域。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免 組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。
另外，在本說明書等中，在電晶體的極性或電路工作中的電流方向變化的情況等下，電晶體所包括的源極及汲極的功能有時相互調換。因此，源極和汲極可以相互調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth(p通道型電晶體中Vgs高於Vth)的狀態。
在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示(輸出)影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。
另外，在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuit：軟性印刷電路)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式等直接安裝IC(積體電路)的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。
注意，在本說明書等中，顯示裝置的一個實施方式的觸控面板具有如下功能：在顯示面顯示影像等的功能；以及檢測出手指或觸控筆等被檢測體接觸、被壓或靠近顯示面的作為觸控感測器的功能。因此，觸控面板是輸入輸出裝置的一個實施方式。
觸控面板例如也可以稱為具有觸控感測器的顯示面板(或顯示裝置)、具有觸控感測器功能的顯示面板(或顯示裝置)。觸控面板也可以包括顯示面板及觸控感測器面板。或者，也可以具有在顯示面板內部或表面具有觸控感測器的功能的結構。
另外，在本說明書等中，有時將在觸控面板的基板上安裝有連接器或IC的結構稱為觸控面板模組、顯示模組，或者簡稱為觸控面板等。
實施方式1
在本實施方式中對本發明的一個實施方式的半導體裝置及其製造方法進行說明。
本發明的一個實施方式是在被形成面上包括閘極電極、閘極電極上的閘極絕緣層、閘極絕緣層上的半導體層以及與半導體層的上表面接觸的一對源極電極及汲極電極的電晶體。半導體層較佳為包含呈現半導體特性的金屬氧化物(以下也稱為氧化物半導體)。
本發明的另一個實施方式是有關上述電晶體的製造方法。半導體層與源極電極及汲極電極可以藉由如下方法形成。
首先，在閘極絕緣層上形成成為半導體層的半導體膜，然後在半導體膜上形成成為源極電極及汲極電極的導電膜。接著，在導電膜上形成對應於源 極電極及汲極電極的圖案的第一光阻遮罩，然後對導電膜進行蝕刻形成源極電極及汲極電極。這裡，半導體膜沒有被蝕刻其上表面的一部分(不與源極電極及汲極電極重疊的部分)露出。另外，閘極絕緣層被半導體膜覆蓋沒有露出。
然後，在成為半導體層的區域上形成第二光阻遮罩。這裡，第二光阻遮罩不僅覆蓋成為半導體層的區域上還以覆蓋源極電極及汲極電極的上表面及側面的方式形成。由此，可以在利用第二光阻遮罩保護源極電極及汲極電極的表面(上表面及側面)而不使其露出的狀態下進行半導體膜的蝕刻。藉由該方法可以在進行半導體膜的蝕刻時使源極電極及汲極電極的表面不會暴露於蝕刻氛圍中，由此提高了蝕刻方法、蝕刻所使用的氣體或藥液等的選擇的彈性。
另外，作為形成半導體層與源極電極及汲極電極的其他方法，還有在將半導體膜加工為島狀形成半導體層之後再形成成為源極電極及汲極電極的導電膜的方法。但是，在該方法中由於接觸島狀半導體層的端部形成導電膜，因此存在該端部容易被低電阻化(n型化)的問題。其結果，低電阻半導體層的端部用作寄生通道，有可能導致洩漏電流增大、臨界電壓偏移等，對電晶體的電特性產生不利影響。
另外，作為半導體層與源極電極及汲極電極的形成方法之一，還有利用灰色調遮罩或半色調遮罩的方法。在該方法中，首先形成包含半導體層以及源極電極及汲極電極的圖案的光阻遮罩，一次性地對半導體膜及導電膜進行蝕刻。然後，藉由灰化等使光阻遮罩的一部分薄膜化，以只殘留在成為源極電極及汲極電極的區域上的方式縮小光阻劑圖案，然後對導電膜進行蝕刻。但是，在該方法中，由於在閘極絕緣層的一部分露出的狀態下進行導電膜的蝕刻，所以閘極絕緣層的露出的一部分藉由蝕刻被薄膜化，有可能導致閘極絕緣層的絕緣性下降。再者，由於閘極絕緣層被薄膜化，導致半導體層的外緣或者半導體層及源極電極或汲極電極層疊的部分的外緣的步階變大。由此，在該步階部中，在後面的製程中形成的保護絕緣層不能被充分覆蓋，有時保護絕緣層中形成低密度的區域(也稱為空洞)而可能導致電晶體的可靠性下降。
另外，專利文獻3公開了一種在形成半導體膜(專利文獻中記載為氧化物半導體層)上的源極電極及汲極電極之後形成島狀的光阻遮罩由此形成島狀的半導體層(專利文獻中記載為氧化物半導體層)的方法。但是，在該方法中，在進行半導體膜的蝕刻時，源極電極及汲極電極的上表面及側面的一部分暴露在蝕刻氛圍中。由此，有可能使源極電極及汲極電極的薄膜化或形狀不良等而導致佈線電阻或電晶體的電特性不均勻。此外，在進行半導體膜的蝕刻時，源極電極及汲極電極的成分的一部分有可能溶出或飛散附著到半導體層的表面導致電晶體特性劣化。
但是，由於本發明的一個實施方式在將半導體膜形成為島狀之前形成成為源極電極及汲極電極的導電膜，所以可以防止島狀半導體層的端部被低電阻化。再者，在進行導電膜的蝕刻時，由於是在半導體膜覆蓋閘極絕緣層的狀態下進行，所以閘極絕緣層不暴露於蝕刻氛圍中，由此可以防止薄膜化。再者，在進行半導體膜的蝕刻時，由於是在源極電極及汲極電極的上表面及側面被光阻遮罩覆蓋的狀態下進行，所以源極電極及汲極電極的上表面及側面不暴露在蝕刻氛圍中，由此可以防止源極電極及汲極電極的薄膜化及形狀不良，還可以防止半導體層的表面被污染等。由此，可以實現電特性良好且可靠性高的電晶體。
另外，由於本發明的一個實施方式中源極電極及汲極電極不暴露於半導體膜的蝕刻氛圍中，所以用於源極電極及汲極電極的導電膜的材料不受限制，可以適當地使用更低電阻的材料。源極電極及汲極電極較佳為使用包括如銅、銀、金或鋁等極低電阻的導電性材料。
另外，由於在進行半導體膜的蝕刻時不露出源極電極及汲極電極，半導體膜的蝕刻較佳為使用濕蝕刻法。另外，藉由作為成為源極電極及汲極電極的導電膜的蝕刻採用濕蝕刻法，可以降低在蝕刻時對半導體膜尤其是對成為通道形成區的部分的損傷。藉由採用濕蝕刻法對導電膜和半導體膜的兩者進行蝕刻，可以製造生產率高且可靠性高的電晶體。
另外，半導體膜較佳為採用層疊結晶性不同的半導體膜的疊層結構。尤 其是，藉由作為與源極電極及汲極電極接觸的上側的半導體膜使用結晶性高的半導體膜，可以抑制成為源極電極及汲極電極的導電膜在蝕刻時被薄膜化。再者，藉由作為下側的半導體膜使用結晶性低於上側的半導體膜的結晶性的膜，可以實現呈現高場效移動率的電晶體。這裡，下側的半導體膜主要成為流過電流的部分，所以較佳為下側的半導體膜的厚度比上側的半導體膜厚。
下面，參照圖式對更具體的例子進行說明。
[結構實例]
下面，對能夠利用本發明的一個實施方式的半導體裝置的製造方法製造的電晶體的結構實例進行說明。
圖1A是包括電晶體100的結構的俯視圖，圖1B相當於沿著圖1A中所示的點劃線A1-A2切斷的面的剖面圖，圖1C相當於沿著圖1A中所示的點劃線B1-B2切斷的面的剖面圖。在電晶體100中，點劃線A1-A2相當於通道長度方向，點劃線B1-B2相當於通道寬度方向。注意，在圖1A中，省略電晶體100的組件的一部分(閘極絕緣層等)。另外，作為電晶體的俯視圖，後面的圖式也與圖1A同樣地省略了組件的一部分。
電晶體100設置在基板102上並包括導電層104、絕緣層106、半導體層108、導電層112a及導電層112b等。絕緣層106覆蓋導電層104地設置。半導體層108設置在絕緣層106上。導電層112a及導電層112b分別與半導體層108的上表面接觸並在與導電層104重疊的半導體層108上彼此分開地設置。另外，覆蓋絕緣層106、導電層112a、導電層112b及半導體層108設置有絕緣層114，絕緣層114上設置有絕緣層116。
導電層104用作閘極電極。絕緣層106的一部分用作閘極絕緣層。導電層112a用作源極電極和汲極電極中的一方，導電層112b用作另一方。半導體層108的與導電層104重疊且夾在導電層112a與導電層112b間的區域用作通道形成區。電晶體100在與半導體層108相比更靠近被形成面一側設置有閘極電極，也就是所謂的底閘極型電晶體。在此，有時將半導體 層108的與導電層104一側相反一側的面稱為背後通道一側的面。電晶體100是在半導體層108的背後通道側與源極電極及汲極電極之間不設置保護層的所謂的通道蝕刻結構的電晶體。
半導體層108設置在導電層112a及導電層112b與絕緣層106之間。因此，導電層112a及導電層112b與絕緣層106為互不接觸的結構。另外，如圖1A所示，較佳為半導體層108從平面看時具有與導電層112a及導電層112b的輪廓的內側相比向外側突出的部分。
另外，圖1A、圖1B和圖1C中示出導電層104與導電層112a彼此交叉的交叉部100x。導電層104與導電層112a之間設置有絕緣層106及半導體層108。藉由採用這種結構，與沒有半導體層108的結構相比，可以降低導電層104與導電層112a之間的寄生電容。
半導體層108具有從被形成面一側(基板102一側)依次層疊有半導體層108a、半導體層108b的疊層結構。較佳為半導體層108a與半導體層108b都包含金屬氧化物。另外，較佳為位於背後通道一側的半導體層108b為結晶性高於位於導電層104一側的半導體層108a的結晶性的膜。由此，在對導電層112a及導電層112b進行加工時，可以抑制半導體層108的一部分被蝕刻而消失。
例如，位於背後通道一側的半導體層108b較佳為使用具有後面所述的CAAC(c-axis aligned crystal)結構的金屬氧化物膜、具有nc(nano crystal)結構的金屬氧化物膜或混有CAAC結構和nc結構的金屬氧化物膜。另外，位於導電層104一側的半導體層108a較佳為使用具有CAAC結構的金屬氧化物膜、具有nc結構的金屬氧化物膜或者混有CAAC結構和nc結構的金屬氧化物膜。較佳的是，半導體層108可以採用具有nc結構的半導體層108a與具有CAAC結構的半導體層108b的疊層結構。另外，也可以採用具有nc結構的半導體層108a與具有nc結構的半導體層108b的疊層結構。這裡，半導體層108b較佳為使用結晶性高於半導體層108a的結晶性的金屬氧化物膜。另外，適用於半導體層108a及半導體層108b的金屬氧化物的功能或材料結構可以援用後面所述的CAC(Cloud-Aligned Composite)。
例如，半導體層108較佳為包含銦、M(M為選自鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂中的一種或多種)和鋅。尤其是，M較佳為鋁、鎵、釔或錫。
尤其是，作為半導體層108，較佳為使用包含銦、鎵及鋅的氧化物。
半導體層108a與半導體層108b可以採用彼此組成不同的層、結晶性不同的層或雜質濃度不同的層。另外，這裡作為半導體層108雖然採用半導體層108a與半導體層108b的疊層結構，但是也可以採用單層結構或3層以上的疊層結構。
導電層112a及導電層112b分別具有從被形成面一側依次層疊有導電層113a、導電層113b及導電層113c的疊層結構。
導電層113b較佳為使用比導電層113a及導電層113c低電阻的材料。例如，作為導電層113b，較佳為使用包含銅、銀、金或鋁等的低電阻的導電性材料。尤其是，導電層113b較佳為包含銅或鋁。由此，可以使導電層112a及導電層112b具有極低的電阻。
另外，導電層113a及導電層113c可以分別獨立地使用與導電層113b不同的導電性材料。例如，導電層113a及導電層113c較佳為分別獨立地使用包含鈦、鎢、鉬、鉻、鉭、鋅、銦、鉑或釕等的導電性材料。
尤其是，導電層113a及導電層113c較佳為使用比導電層113b更不易被氧化的材料。如此，藉由使包含銅或鋁等的導電層113b夾在導電層113a與導電層113c之間，可以抑制導電層113b的表面被氧化。另外，可以抑制導電層113b的元素擴散至周圍的層中。尤其是藉由在半導體層108與導電層113b之間設置導電層113a，可以防止導電層113a中的金屬元素擴散至半導體層108中，由此可以實現可靠性高的電晶體100。
另外，導電層112a及導電層112b的結構不限於三層結構，還可以採 用包含銅、銀、金或鋁的導電層的雙層結構或四層結構。例如，可以採用層疊導電層113a與導電層113b的雙層結構，也可以採用層疊導電層113b與導電層113c的雙層結構。
導電層104可以適當地使用能夠用於導電層113a和導電層113b的上述導電性材料。尤其是，較佳為使用包含銅的導電性材料。當導電層104採用疊層結構時，與導電層112a及導電層112b同樣地，較佳為在低電阻的導電層的上部或下部或其兩者使用比該導電層更不易被氧化的導電膜。
與半導體層108接觸的絕緣層106及絕緣層114較佳為使用包含氧化物的絕緣性材料。另外，當絕緣層106、絕緣層114採用疊層結構時，與半導體層108接觸的層使用包含氧化物的絕緣性材料。
另外，絕緣層106也可以使用氮化矽或氮化鋁等氮化絕緣膜。當使用不含有氧化物的絕緣性材料時，較佳為對絕緣層106的上部實施添加氧的處理形成含氧區域。作為添加氧的處理，例如可以舉出在含氧氛圍下的加熱處理或者電漿處理、離子摻雜處理等。
絕緣層116用作保護電晶體100的保護層。絕緣層116可以使用氮化矽、氮氧化矽、氧化矽、氧氮化矽、氧化鋁、氮化鋁等無機絕緣材料。尤其是，藉由作為絕緣層116使用氮化矽或氧化鋁等不易使氧擴散的材料，可以防止因製程中的加熱等從半導體層108或絕緣層114脫離的氧藉由絕緣層116擴散至外部，所以是較佳的。
另外，作為絕緣層116可以使用具有平坦化膜的功能的有機絕緣性材料。或者，作為絕緣層116可以使用含有無機絕緣材料的膜與含有有機絕緣材料的膜的疊層膜。
另外，半導體層108位於與導電層112a及導電層112b接觸的部分及其附近並可以形成有用作源極區域及汲極區域的一對低電阻區域。該區域是半導體層108的一部分是比通道形成區更低電阻的區域。另外，也可以將低電阻區域稱為載子密度高的區域或n型區域等。在半導體層108中， 夾在一對低電阻區域之間且與導電層104重疊的區域用作通道形成區。
這裡，圖1A中示出如下例子：在與導電層104重疊的區域中，半導體層108的通道寬度方向的寬度WS小於導電層112a及導電層112b的通道長度方向的寬度WM。換言之，從平面看時，半導體層108的與導電層104重疊且不與導電層112a及導電層112b重疊的區域(也就是說，通道形成區)的通道寬度方向的寬度WS小於導電層112a或導電層112b的與導電層104重疊的部分的通道寬度方向的寬度WM。藉由採用這種結構，可以縮小電晶體100的佔有面積。
注意，構成電晶體100的各個層從平面看時的形狀(佈局圖案)不侷限於上述形狀，也可以如圖2A、圖2B及圖2C所示地採用寬度WS大於寬度WM的佈局圖案。
以上是對結構實例1的說明。
[製造方法例]
以下參照圖式對本發明的一個實施方式的半導體裝置的製造方法進行說明。在此，以實施方式1示出的電晶體100為例進行說明。
構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、真空蒸鍍法、脈衝雷射沉積(PLD：Pulse Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。作為CVD法有電漿增強化學氣相沉積(PECVD：Plasma Enhanced CVD)法、熱CVD法等。此外，作為熱CVD法之一，有有機金屬化學氣相沉積(MOCVD：Metal Organic CVD)法。
另外，構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用旋塗法、浸漬法、噴塗法、噴墨法、分配器法、網版印刷法、平板印刷法、刮刀(doctor knife)法、狹縫式塗佈法、輥塗法、簾式塗佈法、刮刀式塗佈法等方法形成。
另外，當對構成半導體裝置的薄膜進行加工時，可以利用光微影法等進行加工。除了上述方法以外，還可以利用奈米壓印法、噴砂法、剝離法等對薄膜進行加工。此外，可以利用金屬遮罩等陰影遮罩的成膜方法直接形成島狀的薄膜。
光微影法典型地有如下兩種方法。一個是在要進行加工的薄膜上形成光阻遮罩，藉由蝕刻等對該薄膜進行加工，並去除光阻遮罩的方法。另一個是在形成感光性薄膜之後，進行曝光及顯影來將該薄膜加工為所希望的形狀的方法。
在光微影法中，作為用於曝光的光，例如可以使用i線(波長為365nm)、g線(波長為436nm)、h線(波長為405nm)或將這些光混合而成的光。另外，還可以使用紫外光、KrF雷射或ArF雷射等。另外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-Violet)或X射線。另外，也可以使用電子束代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。另外，在藉由電子束等光束的掃描進行曝光時，不需要光罩。
作為薄膜的蝕刻方法，可以利用乾蝕刻法、濕蝕刻法及噴砂法等。
圖3A1、圖3A2、圖3B1、圖3B2、圖3C1、圖3C2、圖4A1、圖4A2、圖4B1、圖4B2、圖4C1、圖4C2、圖5A1、圖5A2、圖5B1、圖5B2、圖5C1和圖5C2是說明電晶體100的製造方法的圖。在各圖中，左側所示的A1、B1和C1為俯視示意圖，右側所示的A2、B2和C2為剖面圖。在剖面圖中，點劃線左側示出通道長度方向的剖面，點劃線右側示出通道寬度方向的剖面。
〔導電層104的形成〕
在基板102上形成導電膜，在該導電膜上利用光微影製程形成光阻遮罩之後對導電膜進行蝕刻形成用作閘極電極的導電層104(圖3A1和圖3A2)。
〔絕緣層106的形成〕
接著，形成覆蓋導電層104及基板102的絕緣層106(圖3B1和圖3B2)。 絕緣層106例如可以利用PECVD法等形成。
在形成絕緣層106之後也可以對絕緣層106進行供給氧的處理。作為供給氧的方法，可以利用離子摻雜法、離子植入法、電漿處理等對絕緣層106供給氧自由基、氧原子、氧原子離子、氧分子離子等。
另外，在絕緣層106上形成抑制氧脫離的膜之後，也可以隔著該膜對絕緣層106添加氧。較佳為在進行完氧添加之後去除該膜。作為上述抑制氧脫離的膜，可以使用含有銦、鋅、鎵、錫、鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷或鎢的一種以上的導電膜或半導體膜。
另外，也可以藉由在絕緣層106上在含有氧的氛圍下利用濺射法等形成金屬氧化物膜來對絕緣層106中供給氧。例如，也可以藉由使用含有銦、鋅、錫、鎵、鋁等金屬元素的濺射靶材或含有其氧化物的濺射靶材的濺射法形成金屬氧化物膜。然後，較佳為去除該金屬氧化物膜。
另外，也可以在進行供給氧的處理之前進行用來使絕緣層106的表面及膜中的水、氫脫離的加熱處理。例如，可以在氮氛圍下以300℃以上且低於導電層104的耐熱溫度，較佳為300℃以上且450℃以下的溫度進行加熱處理。
〔金屬氧化物膜的形成〕
接著，在絕緣層106上形成金屬氧化物膜108af與金屬氧化物膜108bf的疊層(圖3C1和圖3C2)。
金屬氧化物膜108af及金屬氧化物膜108bf較佳為分別藉由使用金屬氧化物靶材的濺射法形成。
另外，在形成金屬氧化物膜108af及金屬氧化物膜108bf時，除了氧氣體之外還可以混合惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。另外，佔形成金屬氧化物膜時的沉積氣體整體的氧氣體的比率(以下也稱為氧流量比)可以在0%以上且100%以下的範圍內。
藉由降低氧流量比形成結晶性較低的金屬氧化物膜，可以得到導電性高的金屬氧化物膜。另一方面，藉由增高氧流量比形成結晶性較高的金屬氧化物膜，可以得到蝕刻耐性高且電穩定的金屬氧化物膜。
在此，位於用作閘極電極的導電層104一側的金屬氧化物膜108af使用結晶性低的膜，位於背後通道一側的金屬氧化物膜108bf使用結晶性高的膜，可以實現可靠性高且場效移動率高的電晶體。
例如，作為金屬氧化物膜108af及金屬氧化物膜108bf的成膜條件，可以將基板溫度設定為室溫以上且350℃以下，較佳為將基板溫度設定為室溫以上且200℃以下，更佳為將基板溫度設定為室溫以上且140℃以下。形成金屬氧化物膜時的基板溫度例如較佳為室溫以上且低於140℃，由此可以提高生產率。
更明確而言，形成金屬氧化物膜108af時的氧流量比為0%以上且低於50%，較佳為0%以上且30%以下，更佳為0%以上且20%以下，典型為10%。形成金屬氧化物膜108bf時的氧流量比為50%以上且100%以下，較佳為60%以上且100%以下，更佳為80%以上且100%以下，進一步較佳為90%以上且100%以下，典型為100%。此外，也可以使金屬氧化物膜108af與金屬氧化物膜108bf的成膜時的壓力、溫度、功率等的條件不同，藉由使氧流量比以外的條件相同，可以縮短成膜製程所需要的時間，所以是較佳的。
在此，金屬氧化物膜108af較佳為以成為具有CAAC結構的金屬氧化物膜、具有nc結構的金屬氧化物膜或者混有CAAC結構和nc結構的金屬氧化物膜的方式設定成膜條件。另外，金屬氧化物膜108bf較佳為以結晶性高於金屬氧化物膜108af的結晶性且具有CAAC結構或具有混有CAAC結構和nc結構的金屬氧化物膜的方式設定成膜條件。注意，形成的金屬氧化物膜為CAAC結構的成膜條件及成為nc結構的成膜條件根據所使用的濺射靶材的組成而不同，所以可以根據其組成適當地設定基板溫度、氧流量比、壓力、電力等。這裡，如上所述，較佳為在氧流量比以外的條件都相同的條件下形成金屬氧化物膜108af和金屬氧化物膜108bf。
另外，金屬氧化物膜108af和金屬氧化物膜108bf的組成也可以互不相同。這裡，當金屬氧化物膜108af及金屬氧化物膜108bf都使用In-Ga-Zn氧化物時，金屬氧化物膜108af較佳為使用比金屬氧化物膜108bf的In含有比率高的氧化物靶材。
另外，當半導體層108採用單層結構時，可以參照金屬氧化物膜108af或金屬氧化物膜108bf任一方的形成方法。尤其是，較佳為使用金屬氧化物膜108af的形成方法。
〔導電膜的形成〕
接著，覆蓋金屬氧化物膜108bf的上表面依次層疊形成導電膜113af、導電膜113bf及導電膜113cf(圖4A1和圖4A2)。
導電膜113bf是之後成為導電層113b的膜較佳為含有銅、銀、金或鋁。另外，導電膜113af及導電膜113cf分別是之後成為導電層113a、導電層113c的膜，較佳為分別獨立地含有鈦、鎢、鉬、鉻、鉭、鋅、銦、鉑或釕等。
導電膜113af、導電膜113bf及導電膜113cf較佳為利用濺射法、蒸鍍法或電鍍法等成膜方法形成。
〔導電層112a、導電層112b的形成〕
接著，在導電膜113cf上形成光阻遮罩115(圖4B1和圖4B2)。
光阻遮罩115如圖4B1和圖4B2所示地設置在成為導電層112a及導電層112b的區域上。明確而言，在與導電層104重疊的區域並與金屬氧化物膜108af、金屬氧化物膜108bf蝕刻後成為通道形成區的部分重疊的區域彼此分開的方式形成一對光阻遮罩115。
接著，藉由利用蝕刻去除導電膜113cf、導電膜113bf及導電膜113af的沒有被光阻遮罩115覆蓋的部分形成導電層112a和導電層112b。然後， 去除光阻遮罩115(圖4C1和圖4C2)。
蝕刻可以採用乾蝕刻法或濕蝕刻法等。尤其是，較佳為使用濕蝕刻法，由此可以降低對金屬氧化物膜108bf進行蝕刻時的損傷。
另外，在進行導電膜113af的蝕刻時，採用由金屬氧化物膜108af及金屬氧化物膜108bf覆蓋絕緣層106的結構。因此，不必擔心絕緣層106被蝕刻，可以防止之後在半導體層108、導電層112a、導電層112b的外緣部因絕緣層106被薄膜化形成較大的步階。另外，在選擇導電膜113af等的蝕刻方法時，由於不必顧及對絕緣層106的影響，所以可以提高製程的彈性。
〔半導體層108的形成〕
接著，在金屬氧化物膜108bf、導電層112a及導電層112b上形成光阻遮罩117(圖5A1和圖5A2)。
在此，光阻遮罩117設置在與導電層104重疊且連接導電層112a與導電層112b之間的區域的部分，亦即，之後成為半導體層108的通道形成區的部分上。再者，光阻遮罩117如圖5A1和圖5A2所示地以覆蓋導電層112a及導電層112b的上表面及側面的方式設置。也就是說，在導電層112a及導電層112b的外緣部以光阻遮罩117的側面位於導電層112a或導電層112b的側面的外側的方式形成。換言之，光阻遮罩117以從平面看時包含導電層112a及導電層112b的方式形成。
接著，藉由蝕刻去除金屬氧化物膜108bf及金屬氧化物膜108af的沒有被光阻遮罩117覆蓋的區域形成半導體層108(半導體層108a及半導體層108b)。然後，去除光阻遮罩117(圖5B1和圖5B2)。
金屬氧化物膜108bf及金屬氧化物膜108af的蝕刻可以使用乾蝕刻法或濕蝕刻法等。尤其是，較佳為利用濕蝕刻法，由此可以抑制絕緣層106的露出部分被薄膜化。
在進行金屬氧化物膜108bf及金屬氧化物膜108af的蝕刻時，由於在導電層112a及導電層112b的上表面及側面被光阻遮罩117覆蓋的狀態下進行，所以導電層112a及導電層112b的上表面及側面不暴露於蝕刻氛圍中。因此，可以防止導電層112a及導電層112b被薄膜化以及線寬度縮小等問題。另外，由於可以防止因導電層112a及導電層112b的一部分溶出或飛散而污染半導體層108的背後通道一側的表面，因此可以實現可靠性高的電晶體。
當作為上述導電膜113af等的蝕刻及金屬氧化物膜108bf及金屬氧化物膜108af的蝕刻都採用濕蝕刻法時，可以使用不同蝕刻劑也可以使用相同蝕刻劑。當使用相同蝕刻劑時，藉由選擇與金屬氧化物膜108bf及金屬氧化物膜108af相比對導電膜113af的蝕刻速度更快的蝕刻劑，可以防止對導電膜113af進行蝕刻時金屬氧化物膜108bf被蝕刻而消失。這裡，藉由作為金屬氧化物膜108bf使用比金屬氧化物膜108af的結晶性更高的膜，可以提高導電膜113af的蝕刻時的蝕刻耐性，因此是較佳的。另外，藉由使用這樣的蝕刻劑，可以使金屬氧化物膜108bf及金屬氧化物膜108af的蝕刻速度相對變慢，由此可以防止半導體層108的側面被蝕刻導致半導體層108的端部比導電層112a或導電層112b的端部向內側後退。其結果，可以提高之後形成的絕緣層114及絕緣層116的步階覆蓋性，由此可以實現可靠性高的電晶體。
〔絕緣層114的形成〕
接著，以覆蓋導電層112a、導電層112b、半導體層108及絕緣層106的方式形成絕緣層114。
絕緣層114例如較佳為在含氧的氛圍下形成。尤其是，較佳為在含有氧的氛圍下利用電漿CVD法形成。由此，可以形成缺陷少的絕緣層114。
作為絕緣層114，例如較佳為藉由使用電漿增強化學氣相沉積裝置(也稱為PECVD設備或電漿CVD設備)形成氧化矽膜或氧氮化矽膜等氧化物膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。 作為氧化氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，作為絕緣層114，可以在如下條件下利用PECVD設備形成缺陷量少的氧氮化矽膜：相對於沉積氣體流量的氧化性氣體流量大於20倍且小於100倍，或者為40倍以上且80倍以下；並且処理室內的壓力低於100Pa，或為50Pa以下。
另外，絕緣層114可以藉由利用微波的PECVD法形成。微波是指300MHz至300GHz的頻率域。微波的電子溫度低，並且其電子能量小。此外，在被供應的電力中用於電子的加速的比率小而能夠用於更多的分子離解及電離，可以激發密度高的電漿(高密度電漿)。因此，對被成膜面及沉積物造成的電漿損傷少，由此能夠形成缺陷少的絕緣層114。
在此，可以在形成絕緣層114之前在含有氧的氛圍下進行電漿處理來對半導體層108供給氧。作為進行電漿處理時使用的氣體，例如較佳為使用含有N2O(一氧化二氮或一氧化二氮)、NO2(二氧化氮)、NO(一氧化氮)等氮氧化物、O2(氧)或O3(臭氧)等的氣體。另外，較佳為使用含有上述氣體與氬等稀有氣體的混合氣體。
較佳為在進行完上述電漿處理之後在不使基板102暴露於大氣的情況下連續地進行成膜。例如，電漿處理較佳為在絕緣層114的成膜裝置中進行。這裡，較佳為在形成絕緣層114的成膜室內進行電漿處理。或者，也可以採用在藉由閘閥等與該成膜室連接的處理室中進行電漿處理之後在不暴露於大氣的減壓下搬送至絕緣層114的成膜室的結構。另外，當在同一裝置內的同一成膜室內連續進行電漿處理及絕緣層114的成膜時，較佳為以同一溫度下進行電漿處理及絕緣層114的成膜。
另外，可以在形成絕緣層114之後進行對絕緣層114供給氧的處理。供氧處理可以採用與上述絕緣層106同樣的方法。
〔絕緣層116的形成〕
接著，覆蓋絕緣層114形成絕緣層116(圖5C1及圖5C2)。
絕緣層116較佳為使用與絕緣層114相比更不易使氧、氫、水等擴散的絕緣膜。藉由使絕緣層116不易使氧擴散可以防止半導體層108中的氧藉由絕緣層114擴散至外部。另外，由於絕緣層116不易使氫擴散所以可以防止氫、水等從外部擴散至半導體層108等中。
藉由上述製程可以製造電晶體100。
根據上述例示出的電晶體的製造方法，可以抑制閘極絕緣層露出的部分被薄膜化，由此可以提高保護絕緣層的步階覆蓋性，從而可以實現可靠性高的電晶體。另外，在進行用於形成半導體層的蝕刻時，由於是在源極電極及汲極電極的上表面及側面被光阻遮罩覆蓋的狀態下進行，因此源極電極及汲極電極的上表面及側面不暴露於蝕刻氛圍中，由此可以防止源極電極及汲極電極的薄膜化及形狀不良，還可以防止半導體層的表面被污染等。由此，可以實現可靠性極高的電晶體。
以上是對電晶體的製造方法例的說明。
[結構實例的變形實例]
下面對上述結構實例中例示的電晶體的變形實例進行說明。
〔變形實例1〕
圖6A所示的電晶體100A主要在半導體層108不具有疊層結構這一點上與上述結構實例1例示的電晶體100不同。
藉由使半導體層108採用單層結構，可以簡化製程，從而提高生產率。這裡，半導體層108較佳為使用具有結晶性的金屬氧化物膜。
〔變形實例2〕
圖6B所示的電晶體100B在導電層112a及導電層112b不具有疊層結構這一點上與上述結構實例1例示的電晶體100不同。
藉由使導電層112a及導電層112b採用單層結構，可以提高生產率。作為導電層112a及導電層112b，可以適當地從能夠用於上述導電層113a或導電層113b的材料中選擇。尤其是，較佳為使用含有銅、銀、金或鋁等的極低電阻的導電性材料。
〔變形實例3〕
圖6C所示的電晶體100C在半導體層108、導電層112a及導電層112b都不具有疊層結構這一點上與上述結構實例例示的電晶體100不同。藉由採用這種結構可以進一步提高生產率。
〔變形實例4〕
圖7A、圖7B和圖7C所示的電晶體100D主要在包括導電層120a及導電層120b這一點上與上述結構實例例示的電晶體100不同。
導電層120a及導電層120b設置在絕緣層114上。
導電層120a具有與半導體層108及導電層104重疊的區域。
在電晶體100D中，導電層104具有第一閘極電極(也稱為底閘極電極)的功能，導電層120a具有第二閘極電極(也稱為頂閘極電極)的功能。另外，絕緣層114的一部分具有作為第二閘極絕緣層的功能。
另外，如圖7C所示，導電層120a可以藉由設置於絕緣層114及絕緣層106中的開口部142a與導電層104電連接。由此，可以對導電層120a和導電層104施加相同的電位，從而可以提高電晶體100D的通態電流。
另外，如圖7A和圖7C所示，較佳為在通道寬度方向上導電層104及導電層120a與半導體層108的端部相比向外側突出。這裡，如圖7C所示，半導體層108的在整個通道寬度方向上都被導電層104及導電層120a覆蓋。
藉由採用上述結構，可以使半導體層108被由一對閘極電極產生的電 場電圍繞。這裡，尤其是，較佳為對導電層104和導電層120a施加相同的電位。由此，可以對半導體層108有效地施加用來引起通道的電場，而可以增大電晶體100D的通態電流。另外，可以使電晶體100D微型化。
此外，也可以採用導電層104不與導電層120a連接的結構。這裡，可以對一對閘極電極中的一個電極提供恆電位，對另一電極提供用來驅動電晶體100D的信號。這裡，可以利用對一個電極提供的電位來控制利用另一電極驅動電晶體100D時的臨界電壓。
導電層120b藉由設置於絕緣層114中的開口部142b與導電層112b電連接。導電層120b可以用作佈線或電極。例如，當用於顯示裝置時，可以將導電層120b用作像素電極或者用來連接電晶體100D與像素電極的佈線。
雖然圖7A、圖7B及圖7C中採用導電層120a及導電層120b設置在絕緣層114與絕緣層116之間的結構，但是也可以將導電層120a及導電層120b設置在絕緣層116上。
以上是對變形實例的說明。
[應用例]
下面對將上述電晶體用於顯示裝置的像素時的例子進行說明。
圖8A、圖8B、圖8C、圖8D及圖8E是示出顯示裝置的子像素的一部分的俯視示意圖。一個子像素至少包括一個電晶體和用作像素電極的導電層(這裡，導電層120b)。注意，這裡為了便於說明示出子像素的部分結構的例子，也可以根據用於子像素的顯示元件的種類、像素的附加功能等設置其他的電晶體或電容器等。
在圖8A中，導電層104的一部分具有閘極線(也稱為掃描線)的功能，導電層112a的一部分具有源極線(也稱為視訊信號線)的功能，導電層112b的一部分具有使電晶體與導電層120b電連接的佈線的功能。
在圖8A中，導電層104具有一部分突出的頂面形狀，該突出的部分上設置有半導體層108，由此構成電晶體。
圖8B和圖8C示出導電層104不具有突出的部分的例子。圖8B是半導體層108的通道長度方向與導電層104的延伸方向平行的例子，圖8C是其半導體層108的通道長度方向與導電層104的延伸方向直交的例子。
圖8D和圖8E中導電層112b具有包括大致為圓弧狀的部分的U字型頂面形狀。導電層112a和導電層112b以在半導體層108上導電層112a和導電層112b的距離一直保持等距離的方式配置。藉由採用這種結構，可以增大電晶體的通道寬度，從而可以使更大的電流流過。
本發明的一個實施方式的電晶體不僅可以用於顯示裝置還可以用於各種各樣的電路或裝置。例如，可以用於運算電路、記憶體電路、驅動電路及介面電路等安裝於電子裝置等中的IC晶片內的各種電路。或者，可以用於使用液晶元件或有機EL元件等的顯示器裝置中的驅動電路等。或者，可以用於觸控感測器、光學感測器、生體感測器等各種感測器裝置中的驅動電路等。
以上是對應用例的說明。
[半導體裝置的組件]
下面對本實施方式的半導體裝置所包括的組件進行詳細說明。
〔基板〕
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI基板、玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板102。另外，也可以將在上述基板上設置有半導體元件的基板用作基板102。
另外，作為基板102，也可以使用撓性基板，並且在撓性基板上直接形 成電晶體100等。或者，也可以在基板102與電晶體100等之間設置剝離層。當剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上時可以使用剝離層。此時，也可以將電晶體100等轉置到耐熱性低的基板或撓性基板上。
〔絕緣層106〕
絕緣層106例如可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意，為了提高絕緣層106與半導體層108的介面特性，絕緣層106中的至少與半導體層108接觸的區域較佳為使用氧化物絕緣膜形成。另外，絕緣層106較佳為使用藉由加熱釋放氧的膜。
絕緣層106例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。
另外，當在絕緣層106的與半導體層108接觸的一側使用氮化矽膜等氧化物膜以外的膜時，較佳為對與半導體層108接觸的表面進行氧電漿處理等預處理使該表面或表面附近氧化。
〔導電膜〕
作為用作閘極電極的導電層104及導電層120a、用作佈線的120b、用作源極電極和汲極電極中的一個的導電層112a及用作另一個的導電層112b等構成半導體裝置的導電膜，可以使用選自鉻、銅、鋁、金、銀、鋅、鉬、鉭、鈦、鎢、錳、鎳、鐵、鈷的金屬元素或以上述金屬元素為成分的合金或者組合上述金屬元素的合金等來分別形成。
尤其是，導電層112a和導電層112b較佳為使用含有銅、銀、金或鋁等的低電阻的導電性材料。其中，銅或鋁在量產性上尤其具有優勢是較佳的。
另外，作為構成半導體裝置的上述導電膜，可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物導電體或者金屬氧化物膜。
這裡，對氧化物導電體(OC：OxideConductor)進行說明。例如，藉由在具有半導體特性的金屬氧化物中形成氧缺陷並對該氧缺陷添加氫來在導帶附近形成施體能階。由此，金屬氧化物的導電性增高變為導電體，也可以將變為導電體的金屬氧化物稱為氧化物導電體。
另外，作為構成半導體裝置的上述導電膜，也可以採用含有上述氧化物導電體(金屬氧化物)的導電膜、含有金屬或合金的導電膜的疊層結構。藉由使用含有金屬或合金的導電膜，可以降低佈線電阻。這裡，較佳為作為用作閘極絕緣膜的絕緣層接觸的一側使用含有氧化物導電體的導電膜。
另外，作為導電層104、導電層112a、導電層112b也可以使用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
〔絕緣層114、絕緣層116〕
作為設置在半導體層108上的絕緣層114，可以使用包括使用PECVD法、濺射法、ALD法等形成的氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜等中的一種以上的絕緣層。尤其是，較佳為使用藉由電漿CVD法形成的氧化矽膜或氧氮化矽膜。此外，絕緣層114也可以採用兩層以上的疊層結構。
作為用作保護層的絕緣層116，可以使用包括利用PECVD法、濺射法、ALD法等形成的氮氧化矽膜、氮化矽膜、氮化鋁膜、氮氧化鋁膜等中的一種以上的絕緣層。此外，絕緣層116也可以採用兩層以上的疊層結構。
〔半導體層〕
當半導體層108為In-M-Zn氧化物時，較佳為用來形成In-M-Zn氧化物的濺射靶材中的In的原子個數比為M的原子個數比以上。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、 In：M：Zn=4：2：4.1、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。
另外，作為濺射靶材較佳為使用含有多晶氧化物的靶材，由此可以易於形成具有結晶性的半導體層108。注意，所形成的半導體層108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內。例如，在被用於半導體層108的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的半導體層108的組成有時為In：Ga：Zn=4：2：3[原子個數比]或其附近。
當記載為原子個數比為In：Ga：Zn=4：2：3或其附近時包括如下情況：In的原子個數比為4時，Ga的原子個數比為1以上且3以下，Zn的原子個數比為2以上且4以下。另外，當記載為原子個數比為In：Ga：Zn=5：1：6或其附近時包括如下情況：In的原子個數比為5時，Ga的原子個數比大於0.1且為2以下，Zn的原子個數比為5以上且7以下。另外，當記載為原子個數比為In：Ga：Zn=1：1：1或其附近時包括如下情況：In的原子個數比為1時，Ga的原子個數比大於0.1且為2以下，Zn的原子個數比大於0.1且為2以下。
另外，半導體層108的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙比矽寬的金屬氧化物，可以減少電晶體的關態電流。
另外，半導體層108較佳為具有非單晶結構。非單晶結構例如包括後述的CAAC結構、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，CAAC結構的缺陷能階密度最低。
下面對CAAC(c-axis aligned crystal)進行說明。CAAC表示結晶結構的一個例子。
CAAC結構是指包括多個奈米晶(最大直徑小於10nm的結晶區域)的薄膜等的結晶結構之一，具有如下特徵：各奈米晶的c軸在特定方向上配向，其a軸及b軸不具有配向性，奈米晶彼此不形成晶界而連續地連接。尤其 是，在具有CAAC結構的薄膜中，各奈米晶的c軸容易在薄膜的厚度方向、被形成面的法線方向或者薄膜表面的法線方向上配向。
CAAC-OS(Oxide Semiconductor)是結晶性高的氧化物半導體。在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。另外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在此，在晶體學的單位晶格中，一般以構成單位晶格的a軸、b軸、c軸這三個軸(晶軸)中較特殊的軸為c軸。尤其是，在具有層狀結構的結晶中，一般來說，與層的面方向平行的兩個軸為a軸及b軸，與層交叉的軸為c軸。作為這種具有層狀結構的結晶的典型例子，有分類為六方晶系的石墨，其單位晶格的a軸及b軸平行於劈開面，c軸正交於劈開面。例如，為層狀結構的具有YbFe2O4型結晶結構的InGaZnO4的結晶可分類為六方晶系，其單位晶格的a軸及b軸平行於層的面方向，c軸正交於層(亦即，a軸及b軸)。
具有微晶結構的氧化物半導體膜(微晶氧化物半導體膜)在利用TEM觀察到的影像中有時不能明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。
在nc-OS膜中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝 置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在使用其束徑比結晶部大(例如，50nm以上)的電子射線獲得的nc-OS膜的電子繞射圖案(也稱為選區電子繞射圖案)中，觀察到光暈圖案。另一方面，在對nc-OS膜進行使用其電子束徑接近結晶部的大小或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到呈圈狀(環狀)的亮度高的區域，有時該環狀區域內觀察到多個斑點。
nc-OS膜比非晶氧化物半導體膜的缺陷能階密度低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。因此，nc-OS膜有時具有比CAAC-OS膜高的載子密度及電子移動率。所以，使用nc-OS膜的電晶體有時具有較高的場效移動率。
nc-OS膜可以以比CAAC-OS膜成膜時更小的氧流量比形成。此外，nc-OS膜可以以比CAAC-OS膜成膜時更低的基板溫度形成。例如，nc-OS膜可以在基板溫度為較低的低溫(例如130℃以下的溫度)的狀態或不對基板進行加熱的狀態下形成，因此適用於大型玻璃基板、樹脂基板等，可以提高生產率。
下面，對金屬氧化物的結晶結構的一個例子進行說明。注意，以使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])且藉由濺射法形成的金屬氧化物為一個例子進行說明。使用上述靶材在基板溫度為100℃以上且130℃以下的條件下利用濺射法形成的金屬氧化物易於具有nc(nano crystal)結構和CAAC結構中的任一方的結晶結構或其混在的結構。在基板溫度為室溫(R.T.)的條件下利用濺射法形成的金屬氧化物易於具有nc結晶結構。注意，這裡的室溫(R.T.)是指包括對基板不進行意圖性的加熱時的溫度。
[金屬氧化物的構成]
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud -Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。
在CAC-OS或CAC-metal oxide中，有時導電性區域及絕緣性區域以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即，大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
以上是組件的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中對具有上述實施方式例示的電晶體的顯示裝置的一個例子進行說明。
〈結構實例〉
圖9A示出顯示裝置700的俯視圖。顯示裝置700包括利用密封劑712貼合在一起的第一基板701和第二基板705。在被第一基板701、第二基板705及密封劑712密封的區域中，第一基板701上設置有像素部702、源極驅動電路部704及閘極驅動電路部706。像素部702設置有多個顯示元件。
另外，第一基板701的不與第二基板705重疊的部分中設置有與FPC716(FPC：Flexible printed circuit軟性印刷電路)連接的FPC端子部708。利用FPC716藉由FPC端子部708及信號線710分別對像素部702、源極驅動電路部704及閘極驅動電路部706提供各種信號等。
可以設置多個閘極驅動電路部706。另外，閘極驅動電路部706及源極驅動電路部704分別另行形成在半導體基板等上，也可以採用被封裝的IC晶片的方式。該IC晶片可以安裝在第一基板701上或安裝到FPC716。
像素部702、源極驅動電路部704及閘極驅動電路部706包括的電晶體可以使用為本發明的一個實施方式的半導體裝置的電晶體。
作為設置在像素部702中的顯示元件，可以舉出液晶元件、發光元件 等。作為液晶元件，可以採用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。另外，作為發光元件可以舉出LED(Light EmittingDiode：發光二極體)、OLED(Organic LED：有機LED)、QLED(Quantum-dot LED：量子點發光二極體)、半導體雷射等自發光性的發光元件。另外，可以使用快門方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微機電系統)元件或採用微囊方式、電泳方式、電潤濕方式或電子粉流體(註冊商標)方式等的顯示元件等。
圖9B所示的顯示裝置700A是使用具有撓性的樹脂層743代替第一基板701的能夠用作撓性顯示器的顯示裝置的例子。
顯示裝置700A的像素部702不是矩形而是角部具有圓弧形的形狀。另外，如圖9B中的區域P1所示，像素部702及樹脂層743的一部分具有切斷的缺口部。一對閘極驅動電路部706夾著像素部702設置在兩側。閘極驅動電路部706在像素部702的角部沿著圓弧形的輪廓內側設置。
樹脂層743的設置有FPC端子部708的部分突出。樹脂層743的包括FPC端子部708的一部分可以沿著圖9B中的區域P2折到背面。藉由將樹脂層743的一部分折到背面，可以在FPC716與像素部702的背面重疊配置的狀態下將顯示裝置700A安裝到電子裝置，由此可以節省電子裝置的空間。
與顯示裝置700A連接的FPC716安裝有IC717。IC717例如具有源極驅動器電路的功能。這裡，顯示裝置700A中的源極驅動電路部704可以採用至少包括保護電路、緩衝器電路、解多工器電路等中的一種的結構。
圖9C所示的顯示裝置700B是適用於具有大畫面的電子裝置的顯示裝置。例如，適用於電視機、顯示器裝置、個人電腦(包括筆記本型或臺式)、平板終端、數位看板等。
顯示裝置700B包括多個源極驅動器IC721和一對閘極驅動電路部722。
多個源極驅動器IC721分別安裝在FPC723上。此外，多個FPC723的 一個端子與基板701連接，另一個端子與印刷電路板724連接。藉由使FPC723彎曲，可以將印刷電路板724配置在像素部702的背面，安裝在電子裝置中，而可以減小用來設置電子裝置的空間。
另一方面，閘極驅動電路部722形成在基板701上。由此，可以實現窄邊框的電子裝置。
藉由採用上述結構，可以實現大型且高清晰顯示裝置。例如，可以應用於螢幕尺寸為對角線30英寸以上、40英寸以上、50英寸以上或60英寸以上的顯示裝置。此外，可以實現4K2K、8K4K等極為高解析度的顯示裝置。
[剖面結構實例]
下面參照圖10至圖13對作為顯示元件使用液晶元件及EL元件的結構進行說明。圖10至圖12是分別沿著圖9A所示的點劃線Q-R的剖面圖。圖13是沿著圖9B所示的顯示裝置700A中的點劃線S-T的剖面圖。圖10及圖11是作為顯示元件使用液晶元件的結構，圖12及圖13是使用EL元件的結構。
〔顯示裝置的相同部分的說明〕
圖10至圖13所示的顯示裝置包括引線配線部711、像素部702、源極驅動電路部704及FPC端子部708。引線配線部711包括信號線710。像素部702包括電晶體750及電容器790。源極驅動電路部704包括電晶體752。圖11示出不包括電容器790的情況。
電晶體750及電晶體752可以使用實施方式1所示的電晶體。
本實施方式使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以具有低關態電流。因此，可以延長影像信號等電信號的保持時間，可以延長影像信號等的寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮降低功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此 能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。亦即，可以採用不採用由矽晶圓等形成的驅動電路的結構，由此可以減少顯示裝置的構件數。另外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
圖10、圖12及圖13所示的電容器790包括藉由對與電晶體750包括的閘極電極為同一膜的膜進行加工形成的下部電極以及藉由對與源極電極或汲極電極為同一導電膜的導電膜進行加工形成的上部電極。另外，在下部電極與上部電極之間設置有用作電晶體750的閘極絕緣層的絕緣膜的一部分。也就是說，電容器790具有在一對電極間夾有用作電介質膜的絕緣膜的疊層結構。
另外，電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
另外，像素部702所包括的電晶體750與源極驅動電路部704所包括的電晶體752也可以使用不同結構的電晶體。例如，可以採用其中一方使用頂閘極型電晶體而另一方使用底閘極型電晶體的結構。另外，上述閘極驅動電路部706也與源極驅動電路部704同樣。
信號線710與電晶體750、752的源極電極及汲極電極等由同一導電膜形成。這裡，較佳為使用含有銅元素的材料等低電阻材料，由此可以減少起因於佈線電阻的信號延遲等，從而可以實現大螢幕顯示。
FPC端子部708包括其一部分用作連接電極的佈線760、異方性導電膜780及FPC716。佈線760藉由異方性導電膜780與FPC716的端子電連接。在此，佈線760是由與電晶體750、752的源極電極及汲極電極等為同一導電膜的膜形成。
作為第一基板701及第二基板705，例如可以使用玻璃基板或塑膠基板等具有撓性的基板。當作為第一基板701使用具有撓性的基板時，較佳為 在第一基板701與電晶體750等之間設置對水或氫具有阻擋性的絕緣層。
另外，第二基板705一側設置有遮光膜738、彩色膜736以及與它們接觸的絕緣膜734。
〔使用液晶元件的顯示裝置的結構實例〕
圖10所示的顯示裝置700包括液晶元件775。液晶元件775包括導電層772、導電層774以及導電層772與導電層774之間的液晶層776。導電層774設置在第二基板705一側，用作共通電極。另外，導電層772與電晶體750所包括的源極電極或汲極電極電連接。導電層772形成在平坦化絕緣膜770上用作像素電極。
導電層772可以使用對可見光具有透光性的材料或具有反射性的材料。作為透光性材料，例如，可以使用含有銦、鋅、錫等的氧化物材料。作為反射性材料，例如，可以使用含有鋁、銀等材料。
當作為導電層772使用反射性材料時，顯示裝置700為反射型液晶顯示裝置。當作為導電層772使用透光性材料時，顯示裝置700為透射型液晶顯示裝置。當為反射型液晶顯示裝置的情況下，在觀看側設置偏光板。當為透射型液晶顯示裝置的情況下，以夾著液晶元件的方式設置一對偏光板。
圖11所示的顯示裝置700示出使用橫向電場方式(例如，FFS模式)的液晶元件775的例子。導電層772上隔著絕緣層773設置有用作共用電極的導電層774。可以藉由導電層772與導電層774間產生的電場控制液晶層776的配向狀態。
在圖11中，可以以導電層774、絕緣層773、導電層772的疊層結構構成儲存電容器。因此，不需要另外設置電容器，可以提高開口率。
另外，雖然圖10及圖11中沒有進行圖示，也可以採用設置與液晶層776接觸的配向膜。另外，可以適當地設置偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)及背光、側光等光源。
液晶層776可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子網路型液晶(PNLC：Polymer Network Liquid Crystal)、鐵電液晶、反鐵電液晶等。另外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。
另外，作為液晶元件的模式，可以採用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直配向)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、賓主模式等。
另外，液晶層776可以採用使用高分子分散型液晶、高分子網路型液晶等的散亂型液晶。此時，可以採用不設置彩色膜736進行黑白色顯示的結構，也可以採用使用彩色膜736進行彩色顯示的結構。
另外，作為液晶元件的驅動方法，可以應用利用繼時加法混色法進行彩色顯示的分時顯示方式(也稱為場序列驅動方式)。在該情況下，可以採用不設置彩色膜736的結構。當採用分時顯示方式的情況下，例如無需設置分別呈現R(紅色)、G(綠色)、B(藍色)的子像素，因此具有可以提高像素的開口率、清晰度等優點。
〔使用發光元件的顯示裝置〕
圖12所示的顯示裝置700包括發光元件782。發光元件782包括導電層772、EL層786及導電膜788。EL層786具有有機化合物或量子點等的無機化合物。
作為可用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。另外，可用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼 (Core Shell)型量子點、核型量子點等。
圖12所示的顯示裝置700在平坦化絕緣膜770上設置有覆蓋導電層772的一部分的絕緣膜730。在此，發光元件782包括透光性導電膜788為頂部發射型發光元件。另外，發光元件782也可以採用從導電層772側射出光的底部發射結構或者從導電層772一側及導電膜788一側的兩者射出光的雙面發射結構。
另外，彩色膜736設置在與發光元件782重疊的位置，遮光膜738設置在引線配線部711及源極驅動電路部704中的與絕緣膜730重疊的位置。另外，彩色膜736及遮光膜738由絕緣膜734覆蓋。另外，發光元件782與絕緣膜734之間由密封膜732充填。另外，當藉由在各像素中將EL層786形成為島狀或者在各像素列中將EL層786形成為條狀，也就是說，藉由分開塗佈來形成EL層786時，也可以採用不設置彩色膜736的結構。
圖13示出適用於撓性顯示器的顯示裝置的結構。圖13是沿著圖12所示的顯示裝置700A中的點劃線S-T的剖面圖。
圖13所示的顯示裝置700A採用支撐基板745、黏合層742、樹脂層743及絕緣層744的疊層結構代替圖12所示的基板701。電晶體750、電容器790等設置在設置在樹脂層743上的絕緣層744上。
支撐基板745是包含有機樹脂、玻璃等的具有撓性的薄基板。樹脂層743是包含聚醯亞胺、丙烯酸等的有機樹脂的層。絕緣層744包含氧化矽、氧氮化矽、氮化矽等的無機絕緣膜。樹脂層743與支撐基板745藉由黏合層742貼合在一起。樹脂層743較佳為比支撐基板745薄。
另外，圖13所示的顯示裝置700包括保護層740代替圖12所示的基板705。保護層740與密封膜732貼合在一起。保護層740可以使用玻璃基板、樹脂薄膜等。另外，保護層740也可以使用偏光板、散射板等光學構件、觸控感測器面板等輸入裝置或上述兩個以上的疊層結構。
另外，發光元件782包括的EL層786在絕緣膜730及導電層772上以島狀設置。藉由以各子像素中的EL層786的發光色都不同的方式分開形成EL層786，可以在不使用彩色膜736的情況下實現彩色顯示。另外，覆蓋發光元件782設置有保護層741。保護層741可以防止水等雜質擴散到發光元件782中。保護層741較佳為使用無機絕緣膜。另外，更佳的是採用無機絕緣膜和有機絕緣膜各為一個以上的疊層結構。
另外，圖13中示出能夠折疊的區域P2。區域P2中包括不設置有支撐基板745、黏合層742以及絕緣層744等無機絕緣膜的部分。另外，在區域P2中，覆蓋佈線760設置有樹脂層746。藉由不在能夠折疊的區域P2中設置無機絕緣膜而採用僅層疊含有金屬或合金的導電層、含有有機材料的層的結構，可以防止在使其彎曲時產生裂縫。另外，藉由不在區域P2設置支撐基板745，可以使顯示裝置700A的一部分以極小的曲率半徑彎曲。
〔在顯示裝置中設置輸入裝置的結構實例〕
另外，也可以對圖10至圖13所示的顯示裝置700設置輸入裝置。作為該輸入裝置，例如，可以舉出觸控感測器等。
例如，作為感測器的方式，可以利用靜電電容式、電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。此外，可以組合使用上述方式中的兩個以上。
另外，觸控面板有如下結構：輸入裝置形成在一對基板的內側的所謂的In-Cell型觸控面板；輸入裝置形成在顯示裝置700上的所謂的On-Cell型觸控面板；與顯示裝置700貼合的所謂的Out-Cell型觸控面板；等等。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
在本實施方式中參照圖14A、圖14B及圖14C對包括本發明的一個實施方式的半導體裝置的顯示裝置進行說明。
圖14A所示的顯示裝置包括像素部502、驅動電路部504、保護電路506及端子部507。注意，也可以採用不設置保護電路506的結構。
對像素部502或驅動電路部504所包括的電晶體可以使用本發明的一個實施方式的電晶體。此外，也可以對保護電路506使用本發明的一個實施方式的電晶體。
像素部502包括使配置為X行Y列(X、Y為分別獨立的2以上的自然數)的多個顯示元件驅動的多個像素電路501。
驅動電路部504包括對閘極線GL_1至GL_X輸出掃描信號的閘極驅動器504a、對資料線DL_1至DL_Y供應資料信號的源極驅動器504b等的驅動電路。閘極驅動器504a採用至少包括移位暫存器的結構即可。此外，源極驅動器504b例如由多個類比開關等構成。此外，也可以由移位暫存器等構成源極驅動器504b。
端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號等的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於導通狀態的電路。圖14A所示的保護電路506例如與閘極驅動器504a和像素電路501之間的佈線的掃描線GL、或者與源極驅動器504b和像素電路501之間的佈線的資料線DL等的各種佈線連接。
此外，既可以採用閘極驅動器504a及源極驅動器504b各自設置在與像素部502相同的基板上的結構，又可以採用閘極驅動器電路或源極驅動器電路以COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝於另 行形成的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路板)的結構。
此外，圖14A所示的多個像素電路501例如可以採用與圖14B、圖14C所示的結構。
圖14B所示的像素電路501包括液晶元件570、電晶體550及電容器560。此外，與像素電路501連接有資料線DL_n、掃描線GL_m及電位供應線VL等。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
另外，圖14C所示的像素電路501包括電晶體552、554、電容器562以及發光元件572。另外，與像素電路501連接有資料線DL_n、掃描線GL_m、電位供應線VL_a及電位供應線VL_b等。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位VSS。根據電晶體554的閘極被施加的電位，流過發光元件572中的電流被控制，從而來自發光元件572的發光亮度被控制。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
下面對備有用來校正像素所顯示的灰階的記憶體的像素電路以及具有該像素電路的顯示裝置進行說明。實施方式1中例示出的電晶體可以用於下文中例示出的像素電路所使用的電晶體。
〈電路結構〉
圖15A示出像素電路400的電路圖。像素電路400包括電晶體M1、電晶體M2、電容器C1及電路401。此外，像素電路400連接有佈線S1、佈線S2、佈線G1及佈線G2。
電晶體M1的閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極連接。電晶體M2的閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C1的另一個電極及電路401連接。
電路401至少包括一個顯示元件。顯示元件可以使用各種各樣的元件，典型地有有機EL元件或LED元件等發光元件、液晶元件或MEMS元件等。
將連接電晶體M1與電容器C1的節點記作N1，將連接電晶體M2與電路401的節點記作N2。
像素電路400藉由使電晶體M1變為關閉狀態可以保持節點N1的電位。另外，藉由使電晶體M2變為關閉狀態可以保持節點N2的電位。另外，藉由在電晶體M2處於關閉狀態的狀態下藉由電晶體M1對節點N1寫入規定的電位，由於藉由電容器C1的電容耦合，可以使節點N2的電位對應節點N1的電位變化而發生改變。
在此，作為電晶體M1、電晶體M2中的一者或兩者可以使用實施方式1中例示出的使用氧化物半導體的電晶體。由於該電晶體具有極低的關態電流，因此可以長時間地保持節點N1及節點N2的電位。另外，當各節點的電位保持期間較短時(明確而言，圖框頻率為30Hz以上時等)也可以採用使用了矽等半導體的電晶體。
〈驅動方法例〉
接著，參照圖15B對像素電路400的工作方法的一個例子進行說明。圖15B是像素電路400的工作的時序圖。注意，這裡為了便於說明，不考慮佈線電阻等各種電阻、電晶體或佈線等的寄生電容及電晶體的臨界電壓等的影響。
在圖15B所示的工作中，將1個圖框期間分為期間T1和期間T2。期間T1是對節點N2寫入電位的期間，期間T2是對節點N1寫入電位的期間。
〔期間T1〕
在期間T1，對佈線G1和佈線G2的兩者供給使電晶體變為導通狀態的電位。另外，對佈線S1提供為固定電位的電位Vref，對佈線S2提供第一資料電位Vw。
節點N1藉由電晶體M1從佈線S1被供給電位Vref。另外，節點N2藉由電晶體M2被供給第一資料電位Vw。因此，電容器C1變為保持電位差Vw-Vref的狀態。
〔期間T2〕
接著，在期間T2，佈線G1被供應使電晶體M1變為導通狀態的電位，佈線G2被供應使電晶體M2變為關閉狀態的電位，佈線S1被提供第二資料電位Vdata。另外，可以對佈線S2提供預定的恆電位或使成為浮動狀態。
節點N1藉由電晶體M1被供應第二資料電位Vdata。此時，由於藉由電容器C1的電容耦合，對應第二資料電位Vdata節點N2的電位發生變化，其變化量為電位dV。也就是說，電路401被輸入將第一資料電位Vw和電位dV加在一起的電位。注意，雖然圖15B示出dV為正的值，但是其也可以為負的值。也就是說，電位Vdata也可以比電位Vref低。
這裡，電位dV基本由電容器C1的電容值及電路401的電容值決定。當電容器C1的電容值充分大於電路401的電容值時，電位dV成為接近第 二資料電位Vdata的電位。
如上所述，由於像素電路400可以組合兩種資料信號生成供應給包括顯示元件的電路401的電位，所以可以在像素電路400內進行灰階校正。
另外，像素電路400可以生成超過可對佈線S1及佈線S2供給的最大電位的電位。例如，在使用發光元件的情況下，可以進行高動態範圍(HDR)顯示等。另外，在使用液晶元件的情況下，可以實現過驅動等。
〈應用例〉
〔使用液晶元件的例子〕
圖15C所示的像素電路400LC包括電路401LC。電路401LC包括液晶元件LC及電容器C2。
液晶元件LC的一個電極與節點N2及電容器C2的一個電極連接，另一個電極與被供應電位Vcom2的佈線連接。電容器C2的另一個電極與被供應電位Vcom1的佈線連接。
電容器C2用作儲存電容器。另外，當不需要時可以省略電容器C2。
由於像素電路400LC可以對液晶元件LC提供高電壓，所以例如可以藉由過驅動實現高速顯示，可以採用驅動電壓高的液晶材料等。另外，藉由對佈線S1或佈線S2提供校正信號，可以根據使用溫度或液晶元件LC的劣化狀態等進行灰階校正。
〔使用發光元件的例子〕
圖15D所示的像素電路400EL包括電路401EL。電路401EL包括發光元件EL、電晶體M3及電容器C2。
電晶體M3的閘極與節點N2及電容器C2的一個電極連接，源極和汲極中的一個與被供應電位VH的佈線連接，源極和汲極中的另一個與發光元件EL的一個電極連接。電容器C2的另一個電極與被供應電位Vcom的佈線連接。 發光元件EL的另一個電極與被供應電位VL的佈線連接。
電晶體M3具有控制對發光元件EL供應的電流的功能。電容器C2用作儲存電容器。不需要時也可以省略電容器C2。
另外，雖然這裡示出發光元件EL的陽極一側與電晶體M3連接的結構，但是也可以採用陰極一側與電晶體M3連接的結構。當採用陰極一側與電晶體M3連接的結構時，可以適當地改變電位VH與電位VL的值。
像素電路400EL可以藉由對電晶體M3的閘極施加高電位使發光元件EL流過大電流，所以可以實現HDR顯示等。另外，藉由對佈線S1或佈線S2提供校正信號可以對電晶體M3及發光元件EL的電特性偏差進行校正。
另外，不侷限於圖15C及圖15D所示的電路，也可以採用另外附加電晶體或電容器等的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，對可以使用本發明的一個實施方式製造的顯示模組進行說明。
圖16A所示的顯示模組6000在上蓋6001與下蓋6002之間包括與FPC6005連接的顯示裝置6006、框架6009、印刷電路板6010及電池6011。
例如，可以將使用本發明的一個實施方式製造的顯示裝置用作顯示裝置6006。藉由利用顯示裝置6006，可以實現功耗極低的顯示模組。
上蓋6001及下蓋6002可以根據顯示裝置6006的尺寸適當地改變其形狀或尺寸。
顯示裝置6006也可以具有作為觸控面板的功能。
框架6009具有保護顯示裝置6006的功能、遮斷因印刷電路板6010的工作而產生的電磁波的功能以及散熱板的功能等。
印刷電路板6010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路、電池控制電路等。作為對電源電路供應電力的電源，可以使用電池6011作為電源。
圖16B是具備光學觸控感測器的顯示模組6000的剖面示意圖。
顯示模組6000包括設置在印刷電路板6010上的發光部6015及受光部6016。另外，由上蓋6001與下蓋6002圍繞的區域設置有一對導光部(導光部6017a、導光部6017b)。
顯示裝置6006隔著框架6009與印刷電路板6010、電池6011重疊。顯示裝置6006及框架6009固定在導光部6017a、導光部6017b。
從發光部6015發射的光6018經過導光部6017a、顯示裝置6006的頂部及導光部6017b到達受光部6016。例如，當光6018被指頭或觸控筆等被檢測體阻擋時，可以檢測觸摸操作。
例如，多個發光部6015沿著顯示裝置6006的相鄰的兩個邊設置。多個受光部6016配置在與發光部6015對置的位置。由此，可以取得觸摸操作的位置的資訊。
作為發光部6015例如可以使用LED元件等光源，尤其是，較佳為使用發射紅外線的光源。作為受光部6016可以使用接收發光部6015所發射的光且將其轉換為電信號的光電元件。較佳為使用能夠接收紅外線的光電二極體。
藉由使用使光6018透過的導光部6017a及導光部6017b，可以將發光部6015及受光部6016配置在顯示裝置6006中的下側，可以抑制外光到達受光部6016而導致觸控感測器的錯誤工作。尤其較佳為使用吸收可見光且透過紅外線的樹脂，由此可以更有效地抑制觸控感測器的錯誤工作。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中對能夠使用本發明的一個實施方式的顯示裝置的電子裝置的例子進行說明。
圖17A所示的電子裝置6500是可以用作智慧手機的可攜式資訊終端設備。
電子裝置6500的外殼6501中包括顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、照相機6507及光源6508等。顯示部6502具有觸控面板功能。
顯示部6502可以使用本發明的一個實施方式的顯示裝置。
圖17B是包括外殼6501的麥克風6506一側的端部的剖面示意圖。
外殼6501的表示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內設置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。
保護構件6510藉由沒有圖示的顯示面板6511、光學構件6512及觸控感測器面板6513的黏合層固定。
另外，在顯示部6502外側的區域中，顯示面板6511的一部分被折疊。 另外，該被折疊的部分與FPC6515連接。FPC6515安裝有IC6516。此外，FPC6515與設置於印刷電路板6517的端子連接。
顯示面板6511可以使用本發明的一個實施方式的撓性顯示器面板。由此，可以實現極輕量的電子裝置。另外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下搭載大容量的電池6518。另外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7
在本實施方式中對包括使用本發明的一個實施方式製造的顯示裝置的電子裝置進行說明。
以下所例示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高清晰的電子裝置。此外，可以同時實現高清晰及大螢幕的電子裝置。
在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。
作為電子裝置，例如除了電視機、膝上型個人電腦、顯示器裝置、數位看板、彈珠機、遊戲機等大型的具有比較大的螢幕的電子裝置之外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。
使用了本發明的一個實施方式的電子裝置可以沿著房屋或樓的內壁或外壁、汽車等的內部裝飾或外部裝飾等的平面或曲面組裝。
圖18A示出電視機的一個例子。在電視機7100中，外殼7101中組裝有顯示部7500。在此示出利用支架7103支撐外殼7101的結構。
圖18A所示的電視機7100的操作可以利用外殼7101具備的操作開關或者另外提供的遙控器7111進行。或者，可以在顯示部7500中使用觸控面板，藉由用觸摸顯示部7500對電視機7100進行操作。遙控器7111除了操作按鈕之外也可以具有顯示部。
另外，電視機7100可以具有電視廣播的接收機或用於網路連接的通訊裝置。
圖18B示出膝上型個人電腦7200。膝上型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。外殼7211中組裝有顯示部7500。
圖18C和圖18D示出數位看板(Digital Signage)的一個例子。
圖18C所示的數位看板7300包括外殼7301、顯示部7500及揚聲器7303等。再者，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器、麥克風等。
另外，圖18D是設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7500。
顯示部7500越大，顯示裝置一次能夠提供的資訊量越多，且容易引人注意，例如可以提高廣告的宣傳效果。
較佳為對顯示部7500使用觸控面板以形成使用者能夠操作的結構。由此，不僅可以用於廣告，還可以用於提供路線資訊或交通資訊、商用設施的指南等使用者需要的資訊。
另外，如圖18C和圖18D所示，數位看板7300或數位看板7400較佳 為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311或資訊終端設備聯動。例如，可以將顯示部7500上的廣告的資訊顯示在資訊終端設備7311的螢幕上利用資訊終端設備7311進行操作來切換顯示部7500的顯示。
此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311為操作單元(控制器)執行遊戲。由此，非特定多數的使用者可以同時參加遊戲，享受遊戲的樂趣。
圖18A至圖18D所示的顯示部7500可以使用本發明的一個實施方式的顯示裝置。
雖然本實施方式的電子裝置採用具有顯示部的結構，但是本發明的一個實施方式也可以用於不具有顯示部的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例
在本實施例中，製造本發明的一個實施方式的電晶體並對其進行剖面觀察及電特性評價。
[樣本的製造]
在此，製造樣本A和比較樣本這兩種樣本。樣本A是藉由如下方法形成的樣本：在成為半導體層的金屬氧化物膜上形成源極電極及汲極電極，然後對金屬氧化物膜進行蝕刻形成半導體層。比較樣本是藉由如下方法形成的樣本：形成島狀的半導體層，然後形成成為源極電極及汲極電極的導電膜，對導電膜進行加工形成源極電極及汲極電極。
〔樣本A〕
作為玻璃基板上的第一閘極電極，使用厚度大致為100nm的鎢膜。作 為覆蓋閘極電極的閘極絕緣層，使用厚度大致為400nm的氮化矽膜和厚度大致為5nm的氧氮化矽膜。
接著，在閘極絕緣層上利用濺射法層疊地形成厚度大致為20nm的第一金屬氧化物膜與厚度大致為15nm的第二金屬氧化物膜。第一金屬氧化物膜及第二金屬氧化物膜分別作為濺射靶材使用In：Ga：Zn=4：2：4.1[原子個數比]的金屬氧化物靶材。
接著，形成源極電極及汲極電極。首先，利用濺射法分別形成厚度大致為50nm的鎢膜、厚度大致為30nm的第一鈦膜及厚度大致為200nm的銅膜。接著，在形成光阻遮罩之後利用濕蝕刻法僅對銅膜進行蝕刻。然後，在銅膜及露出的第一鈦膜上利用濺射法形成厚度大致為100nm的第二鈦膜。這裡，銅膜被第一鈦膜及第二鈦膜包圍。接著，在銅膜的端部的外側區域藉由利用SF6氣體及O2氣體的乾蝕刻法對第二鈦膜、第一鈦膜及鎢膜進行蝕刻，接著藉由利用SF6氣體及BCl3氣體的乾蝕刻法去除導電膜的蝕刻殘渣並對第二金屬氧化物膜的上表面附近進行薄蝕刻。如此，得到具有銅膜被兩層鈦膜覆蓋的結構的源極電極及汲極電極。
然後，以覆蓋源極電極及汲極電極以及成為半導體層的部分的方式形成光阻遮罩。光阻遮罩以覆蓋源極電極及汲極電極的上表面及側面的方式形成。接著，利用該光阻遮罩對第一金屬氧化物膜和第二金屬氧化物膜進行蝕刻形成半導體層並使閘極絕緣層的一部分露出。蝕刻利用使用含有硝酸、醋酸及磷酸的水溶液的濕蝕刻法進行。
接著，作為第一保護層，利用PECVD法形成厚度大致為400nm的氧氮化矽膜，並在氮氛圍下以350℃進行1個小時的加熱處理。接著，作為第二保護層，利用PECVD法層疊地形成厚度大致為100nm的氮化矽膜及厚度大致為30nm的氧氮化矽膜。
接著，在形成到達第一閘極電極的開口之後形成厚度大致為100nm的含有矽的銦錫氧化物膜，對該含有矽的銦錫氧化物膜進行加工形成第二閘極電極。這裡，第二閘極電極藉由開口與第一閘極電極電連接。
最後，作為平坦化層形成厚度大致為1.5μm的丙烯酸膜之後在氮氛圍下以250℃進行1個小時的加熱處理。
藉由上述製程得到在玻璃基板上具有電晶體的樣本A。
〔比較樣本〕
首先，與上述同樣地形成第一閘極電極及閘極絕緣層。接著，在第一閘極絕緣層上層疊地形成第一金屬氧化物膜和第二金屬氧化物膜，對其一部分進行蝕刻形成島狀的半導體層並使閘極絕緣層的一部分露出。
接著，在半導體層及閘極絕緣層上以與上述同樣的方法形成成為源極電極及汲極電極的導電膜，對其一部分進行蝕刻形成源極電極及汲極電極。
後面的製程也可以援用上述製程。也就是說，依次形成第一保護層、第二保護層、第二閘極電極及平坦化層。作為第二保護層使用厚度大致為100nm的氮化矽膜的單層。
藉由上述製程得到在玻璃基板上具有電晶體的比較樣本。
[剖面觀察]
利用掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscopy)對製造的樣本A及比較樣本的剖面進行觀察。
圖19A示出用來說明進行了剖面觀察的部位的示意圖。圖19A示出了源極電極(S)、汲極電極(D)、第一閘極電極(G)及半導體層(OS)的位置關係。觀察部位P示出包括位於第一閘極電極(G)上的源極電極(S)的端部的區域，該區域是層疊有鎢膜和兩層鈦膜的部分。另外，觀察部位Q是包括位於第一閘極電極(G)上的半導體層(OS)的端部的區域。
圖19B示出上述觀察部位的剖面觀察影像。在觀察部位P中，樣本A與比較樣本沒有太大不同，都具有良好的形狀。在觀察部位Q中，樣本A的 閘極絕緣層(GI)露出的區域幾乎沒被蝕刻，而比較樣本的沒被半導體層(OS)覆蓋的部分的閘極絕緣層(GI)被蝕刻而變薄。
此外，在比較樣本中，保護絕緣層(PA)沒能覆蓋半導體層(OS)的端部中的步階，保護絕緣層(PA)中形成了到達半導體層(OS)的低密度的區域(空洞)。在樣本A中，保護絕緣層(PA)很好地覆蓋著半導體層(OS)及閘極絕緣層(GI)，沒有觀察到低密度的區域。
可以推測比較樣本中的閘極絕緣層的形狀不良是由於如下緣故造成的。在源極電極及汲極電極的蝕刻時(明確而言，鈦膜及鎢膜的蝕刻時)，優先採用了半導體層不易被蝕刻的條件，導致露出的閘極絕緣層被蝕刻。
另一方面，在樣本A中，進行源極電極及汲極電極的蝕刻時閘極絕緣層沒有露出並且在用於形成半導體層的蝕刻時可以利用閘極絕緣層不易被蝕刻的濕蝕刻法，所以能夠加工成良好的形狀而沒有觀察到比較樣本那樣的閘極絕緣層的形狀不良。
[電晶體的Id-Vg特性]
接著，對上述製造的電晶體的Id-Vg特性進行測定。
電晶體的Id-Vg特性的測定條件為如下：對第一閘極電極施加的電壓(以下也稱為閘極電壓(Vg))及對第二閘極電極施加的電壓(也稱為閘極電極Vbg)以從-15V到+20V每隔0.25V的方式施加；對源極電極施加的電壓(以下也稱為源極電壓(Vs))為0V(comm)；對汲極電極施加的電壓(以下也稱為汲極電壓(Vd))為0.1V及20V。
另外，還在壓力鍋測試(PCT：Pressure Cooker Test)前後進行了Id-Vg特性測定。PCT測試在溫度130℃、濕度85%、壓力0.2MPa的條件下將樣本A及比較樣本保持12小時。
圖20A示出樣本A的Id-Vg特性，圖20B示出比較樣本的Id-Vg特性。在圖20A和圖20B中，PCT測試前的結果以實線表示，測試後的結果以虛線 表示。
如圖20A所示，樣本A在PCT測試前後特性幾乎沒有變化，顯示良好的可靠性。另外，在PCT測試前後都呈現“常關閉”該良好的電特性。
如圖20B所示，比較樣本在PCT測試之前特性良好而在PCT測試後呈現關態電流增大、臨界電壓大幅度地向負方向偏移的特性。可以推測這是由於如下原因造成的。如上文中所述，保護絕緣層中形成有到達半導體層的低密度的區域，進行PCT測試時水分藉由該部分擴散到半導體層中。
藉由上述方法可以確認利用本發明的一個實施方式的製造方法製造的電晶體具有良好的電特性及極高的可靠性。
112a‧‧‧導電層
112b‧‧‧導電層
117‧‧‧光阻遮罩

Claims (7)

  1. 一種半導體裝置的製造方法，包括如下步驟：在絕緣層上形成含有金屬氧化物的半導體膜的第一製程；在該半導體膜上形成導電膜的第二製程；在該導電膜上形成第一光阻遮罩並藉由對該導電膜進行蝕刻形成第一導電層並使不被該第一導電層覆蓋的該半導體膜的上表面露出的第三製程；以及形成覆蓋該第一導電層的上表面及側面並覆蓋該半導體膜的該上表面的一部分的第二光阻遮罩，藉由對該半導體膜進行蝕刻形成半導體層並使不被該半導體層覆蓋的該絕緣層的上表面露出的第四製程。
  2. 一種半導體裝置的製造方法，包括如下步驟：在絕緣層上形成含有金屬氧化物的半導體膜的第一製程；在該半導體膜上依次形成第一導電膜、第二導電膜及第三導電膜的第二製程；在該第三導電膜上形成第一光阻遮罩並藉由對該第三導電膜、該第二導電膜及該第一導電膜進行蝕刻形成第一導電層並使不被該第一導電層覆蓋的該半導體膜的上表面露出的第三製程；以及形成覆蓋該第一導電層的上表面及側面並覆蓋該半導體膜的該上表面的一部分的第二光阻遮罩，藉由對該半導體膜進行蝕刻形成半導體層並使不被該半導體層覆蓋的該絕緣層的上表面露出的第四製程。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該導電膜包含銅或鋁。
  4. 根據申請專利範圍第2項之半導體裝置的製造方法，其中該第二導電膜包含銅或鋁，並且該第一導電膜及該第三導電膜包含與該第二導電膜不同的元素且分別獨立地包含鈦、鎢、鉬、鉻、鉭、鋅、銦、鉑及釕中的任意個。
  5. 根據申請專利範圍第1至4中任一項之半導體裝置的製造方法，其中該第三製程中的蝕刻與該第四製程中的蝕刻都利用濕蝕刻法進行。
  6. 根據申請專利範圍第1至4中任一項之半導體裝置的製造方法，其中在該第一製程中該半導體膜藉由依次形成第一金屬氧化物膜和第二金屬氧化物膜而形成，並且該第二金屬氧化物膜以比該第一金屬氧化物膜的結晶性高的方式形成。
  7. 根據申請專利範圍第1至4中任一項之半導體裝置的製造方法，還包括：在該第一製程之前形成第二導電層的第五製程；以及在該第五製程與該第一製程之間覆蓋該第二導電層形成該絕緣層的第六製程，其中在該第三製程中形成在該第二導電層上彼此分開的一對該第一導電層，在該第四製程中在與該第二導電層重疊的位置上以具有與一對該第一導電層分別重疊的一對區域以及連接它們之間的區域的區域的方式形成該第二光阻遮罩。
TW108106118A 2018-03-02 2019-02-22 半導體裝置及其製造方法 TWI802651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-037230 2018-03-02
JP2018037230 2018-03-02

Publications (2)

Publication Number Publication Date
TW201939617A TW201939617A (zh) 2019-10-01
TWI802651B true TWI802651B (zh) 2023-05-21

Family

ID=67804857

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112114794A TW202333242A (zh) 2018-03-02 2019-02-22 半導體裝置及其製造方法
TW108106118A TWI802651B (zh) 2018-03-02 2019-02-22 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112114794A TW202333242A (zh) 2018-03-02 2019-02-22 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US11349006B2 (zh)
JP (1) JP7229995B2 (zh)
KR (1) KR20200138224A (zh)
CN (1) CN111742397A (zh)
TW (2) TW202333242A (zh)
WO (1) WO2019166907A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524915B (zh) * 2020-04-28 2022-07-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150070253A1 (en) * 2013-09-06 2015-03-12 Panasonic Corporation Display device
US20170323908A1 (en) * 2016-05-09 2017-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019123109A1 (ja) * 2017-12-22 2019-06-27 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150070253A1 (en) * 2013-09-06 2015-03-12 Panasonic Corporation Display device
US20170323908A1 (en) * 2016-05-09 2017-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Also Published As

Publication number Publication date
US11349006B2 (en) 2022-05-31
US20200357893A1 (en) 2020-11-12
TW201939617A (zh) 2019-10-01
TW202333242A (zh) 2023-08-16
US20230197824A1 (en) 2023-06-22
KR20230056797A (ko) 2023-04-27
WO2019166907A1 (ja) 2019-09-06
CN111742397A (zh) 2020-10-02
JPWO2019166907A1 (ja) 2021-03-04
JP7229995B2 (ja) 2023-02-28
KR20200138224A (ko) 2020-12-09

Similar Documents

Publication Publication Date Title
JP7462391B2 (ja) 半導体装置
US20220013667A1 (en) Semiconductor device
JP7462087B2 (ja) 半導体装置
JP7237859B2 (ja) 半導体装置の作製方法
KR102637201B1 (ko) 반도체 장치의 제작 방법
JP2024037777A (ja) 半導体装置の作製方法
TWI802651B (zh) 半導體裝置及其製造方法
TW202111767A (zh) 半導體裝置
TW202121692A (zh) 半導體裝置及半導體裝置的製造方法
WO2020074993A1 (ja) 半導体装置
KR102660589B1 (ko) 반도체 장치의 제작 방법
US20240014218A1 (en) Semiconductor device and method of fabricating the semiconductor device
US20240038898A1 (en) Semiconductor device
US11610998B2 (en) Semiconductor device
US20220102534A1 (en) Method for fabricating semiconductor device
TW202005099A (zh) 半導體裝置
TW202410452A (zh) 半導體裝置