TW202111767A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202111767A
TW202111767A TW109122513A TW109122513A TW202111767A TW 202111767 A TW202111767 A TW 202111767A TW 109122513 A TW109122513 A TW 109122513A TW 109122513 A TW109122513 A TW 109122513A TW 202111767 A TW202111767 A TW 202111767A
Authority
TW
Taiwan
Prior art keywords
layer
insulating film
film
insulating
metal oxide
Prior art date
Application number
TW109122513A
Other languages
English (en)
Inventor
島行徳
大野正勝
重信匠
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202111767A publication Critical patent/TW202111767A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Abstract

提供一種電特性良好的半導體裝置。提供一種可靠性高的半導體裝置。提供一種電特性穩定的半導體裝置。半導體裝置包括第一絕緣層、第二絕緣層、半導體層以及第一導電層。半導體層、第二絕緣層以及第一導電層依次層疊在第一絕緣層上。第一絕緣層具有依次層疊有第一絕緣膜、第二絕緣膜以及第三絕緣膜的疊層結構。第二絕緣層包含氧化物。第三絕緣膜具有接觸於半導體層的部分。第一絕緣膜包含矽及氮。第二絕緣膜包含矽、氮及氧。第三絕緣膜包含矽及氧。半導體層包含銦及氧。

Description

半導體裝置
本發明的一個實施方式係關於半導體裝置及其製造方法。本發明的一個實施方式係關於顯示裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。
作為可用於電晶體的半導體材料，使用金屬氧化物的氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且銦的比例比鎵的比例高，使得場效移動率(有時，簡稱為移動率或μFE)得到提高的半導體裝置。
由於能夠用於半導體層的金屬氧化物可以利用濺射法等形成，所以可以被用於構成大型顯示裝置的電晶體的半導體層。此外，因為可以將使用多晶矽或非晶矽的電晶體的生產設備的一部分改良而利用，所以還可以抑制設備投資。此外，與使用非晶矽的電晶體相比，使用金屬氧化物的電晶體具有高場效移動率，所以可以實現設置有驅動電路的高性能的顯示裝置。
[專利文獻1]日本專利申請公開第2014-7399號公報
本發明的一個實施方式的目的之一是提供一種電特性良好的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種電特性穩定的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的顯示裝置。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。此外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的目的。
本發明的一個實施方式是一種半導體裝置，包括第一絕緣層、第二絕緣層、半導體層以及第一導電層。半導體層、第二絕緣層以及第一導電層依次層疊在第一絕緣層上。第一絕緣層具有依次層疊有第一絕緣膜、第二絕緣膜以及第三絕緣膜的疊層結構。第二絕緣層包含氧化物。半導體層包含銦及氧。第三絕緣膜具有接觸於半導體層的部分。第一絕緣膜包含矽及氮。第三絕緣膜包含矽及氧。第二絕緣膜包含矽、氮及氧。第二絕緣膜中的氧含量多於第一絕緣膜中的氧含量且少於第三絕緣膜中的氧含量。第二絕緣膜中的氮含量少於第一絕緣膜中的氮含量且多於第三絕緣膜中的氮含量。
在上述結構中，半導體層較佳為包含M(M為選自鋁、鎵、釔和錫中的一種或多種)以及鋅。此時，半導體層較佳為具有銦的含有率高於M的含有率的區域。
本發明的另一個實施方式是一種半導體裝置，包括第一絕緣層、第二絕緣層、半導體層以及第一導電層。半導體層、第二絕緣層以及第一導電層依次層疊在第一絕緣層上。第一絕緣層具有依次層疊有第一絕緣膜、第二絕緣膜以及第三絕緣膜的疊層結構。半導體層具有依次層疊有第一金屬氧化物膜以及第二金屬氧化物膜的疊層結構。第二絕緣層包含氧化物。第一金屬氧化物膜以及第二金屬氧化物膜都包含銦及氧。第二絕緣層具有接觸於第二金屬氧化物膜的部分。第三絕緣膜具有接觸於第一金屬氧化物膜的部分。第一絕緣膜包含矽及氮。第三絕緣膜包含矽及氧。第二絕緣膜包含矽、氮及氧。第二絕緣膜中的氧含量多於第一絕緣膜中的氧含量且少於第三絕緣膜中的氧含量。第二絕緣膜中的氮含量少於第一絕緣膜中的氮含量且多於第三絕緣膜中的氮含量。
在上述結構中，較佳為還包括第二導電層。此時，第一絕緣層位於第二導電層與半導體層之間。另外，第二導電層具有與半導體層及第一導電層重疊的區域。另外，第一絕緣膜具有接觸於第二導電層的部分。
在上述結構中，第二絕緣膜的厚度較佳為比第一絕緣膜的厚度厚，第二絕緣膜的厚度較佳為比第三絕緣膜的厚度厚。
在上述結構中，第二絕緣膜的厚度較佳為第一絕緣膜的厚度的2倍以上且20倍以下。另外，第二絕緣膜的厚度較佳為第三絕緣膜的厚度的2倍以上且20倍以下。另外，第二絕緣膜的厚度較佳為第一絕緣層的總厚度的50%以上且95%以下。
在上述結構中，第二絕緣層較佳為具有依次層疊有第四絕緣膜、第五絕緣膜以及第六絕緣膜的疊層結構。此時，第四絕緣膜具有接觸於半導體層的區域。另外，第四絕緣膜、第五絕緣膜以及第六絕緣膜較佳為都包含氧化物。
在上述結構中，第一金屬氧化物膜較佳為包含鎵及鋅，第二金屬氧化物膜較佳為包含鎵及鋅。此時，第二金屬氧化物膜較佳為具有與第一金屬氧化物膜相比銦的含有率高且鎵的含有率低的區域。
另外，在上述結構中，第一金屬氧化物膜較佳為包含鎵及鋅，第二金屬氧化物膜較佳為不包含鎵。
在上述結構中，較佳為在第二絕緣層與第一導電層之間包括金屬氧化物層。此時，金屬氧化物層較佳為包含選自鋁、鉿、錫、銦、鎵和鋅中的一種以上的元素。
根據本發明的一個實施方式，可以提供一種電特性良好的半導體裝置。此外，可以提供一種可靠性高的半導體裝置。此外，可以提供一種電特性穩定的半導體裝置。此外，可以提供一種可靠性高的顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。另外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。
以下，參照圖式對實施方式進行說明。但是，實施方式可以以多個不同方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在本說明書所說明的圖式中，為便於清楚地說明，有時誇大表示各組件的大小、層的厚度或區域。
本說明書等所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書等中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。
此外，在本說明書等中，在採用電晶體的極性不同的電晶體或電路工作中的電流方向變化的情況等下，電晶體所包括的源極及汲極的功能有時相互調換。因此，“源極”和“汲極”可以相互調換。
注意，在本說明書等中，電晶體的通道長度方向是指與以最短距離連接源極區域和汲極區域的直線平行的方向中的一個。也就是說，通道長度方向相當於在電晶體處於開啟狀態時流過半導體層中的電流的方向之一。此外，通道寬度方向是指與該通道長度方向正交的方向。此外，根據電晶體的結構及形狀，通道長度方向及通道寬度方向有時不限於一個方向。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
此外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣層”變換為“絕緣膜”。
此外，在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs 低於臨界電壓Vth (p通道型電晶體中Vgs 高於Vth )的狀態。
在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示(輸出)影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。
此外，在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuit：軟性印刷電路)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式等直接安裝IC(Integrated Circuit：積體電路)的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。
注意，在本說明書等中，顯示裝置的一個實施方式的觸控面板具有如下功能：在顯示面顯示影像等的功能；以及檢測出手指或觸控筆等被檢測體接觸、按壓或靠近顯示面的作為觸控感測器的功能。因此，觸控面板是輸入輸出裝置的一個實施方式。
觸控面板例如也可以稱為具有觸控感測器的顯示面板(或顯示裝置)、具有觸控感測器功能的顯示面板(或顯示裝置)。觸控面板也可以包括顯示面板及觸控感測器面板。或者，也可以具有在顯示面板內部或表面具有觸控感測器的功能的結構。
此外，在本說明書等中，有時將在觸控面板的基板上安裝有連接器或IC的結構稱為觸控面板模組、顯示模組，或者簡稱為觸控面板等。
實施方式1 在本實施方式中，對本發明的一個實施方式的半導體裝置及其製造方法進行說明。尤其是，在本實施方式中，作為半導體裝置的一個例子對在形成通道的半導體層中使用氧化物半導體的電晶體進行說明。
[結構實例1] ＜結構實例1-1＞ 圖1A是電晶體10的通道長度方向的剖面示意圖。
電晶體10包括絕緣層103、半導體層108、絕緣層110、金屬氧化物層114、導電層112。絕緣層110被用作閘極絕緣層。導電層112被用作閘極電極。
當作為導電層112使用包含金屬或合金的導電膜時，可以抑制電阻，所以是較佳的。注意，也可以作為導電層112使用包含氧化物的導電膜。
金屬氧化物層114具有對絕緣層110中供應氧的功能。此外，當作為導電層112使用包含容易氧化的金屬或合金的導電膜時，也可以使金屬氧化物層114被用作防止因絕緣層110中的氧導致導電層112被氧化的障壁層。注意，也可以藉由在形成導電層112之前去除金屬氧化物層114，使導電層112與絕緣層110接觸。注意，不需要時也可以不設置金屬氧化物層114。
與半導體層108接觸的絕緣層110較佳為具有氧化物絕緣膜。此外，絕緣層110更佳為具有含有超過化學計量組成的氧的區域。換言之，絕緣層110較佳為能夠釋放氧的絕緣膜。例如，藉由在氧氛圍下形成絕緣層110；藉由對形成後的絕緣層110在氧氛圍下進行熱處理、電漿處理等；或者藉由在絕緣層110上在氧氛圍下形成氧化物膜等，可以將氧供應到絕緣層110中。
絕緣層110例如可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、真空蒸鍍法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。作為CVD法有電漿增強化學氣相沉積(PECVD：Plasma Enhanced CVD)法、熱CVD法等。
尤其是，絕緣層110較佳為利用PECVD法形成。
半導體層108包含示出半導體特性的金屬氧化物(以下，也稱為氧化物半導體)。半導體層108較佳為至少包含銦及氧。藉由半導體層108包含銦的氧化物，可以提高載子移動率。例如可以實現與使用非晶矽的情況相比能夠流過大電流的電晶體。
半導體層108的與導電層112重疊的區域被用作通道形成區域。此外，半導體層108較佳為夾著通道形成區域包括一對低電阻區域108n。低電阻區域108n為其載子濃度比通道形成區域高的區域，並被用作源極區域及汲極區域。
低電阻區域108n也可以說是與通道形成區域相比低電阻的區域、載子濃度高的區域、氧空位量多的區域、氫濃度高的區域或者雜質濃度高的區域。
絕緣層103具有層疊有絕緣膜103a、絕緣膜103b及絕緣膜103c的疊層結構。絕緣膜103c與半導體層108接觸。
絕緣層103較佳為被用作抑制雜質從被形成面一側擴散到半導體層108等的障壁層。絕緣層103較佳為滿足如下特徵中的至少一個，更佳為滿足如下特徵的全部：低應力，不容易釋放氫及水，不容易擴散氫及水。
在絕緣層103所包括的三個絕緣膜中，位於最靠近於被形成面一側的絕緣膜103a較佳為使用含氮的絕緣膜。另一方面，與半導體層108接觸的絕緣膜103c較佳為使用含氧的絕緣膜。絕緣層103所包括的三個絕緣膜較佳為利用電漿CVD設備以不接觸於大氣的方式連續地形成。
絕緣膜103a較佳為能夠防止來自這些膜的下方的雜質的擴散的緻密膜。較佳的是，絕緣膜103a能夠阻擋包含在絕緣膜103a的被形成面一側的構件(例如，基板等)中的金屬元素、氫及水等。因此，絕緣膜103a可以使用在與絕緣膜103b相比沉積速度更低的條件下形成的絕緣膜。
作為絕緣膜103a，例如可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮化鉿膜等含氮的絕緣膜。尤其是，作為絕緣膜103a，較佳為使用利用電漿CVD設備形成的緻密氮化矽膜。藉由使用這種含氮的絕緣膜，即使厚度薄也可以適當地抑制從被形成面一側的雜質的擴散。
注意，在本說明書中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，而在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。
另外，在本說明書中，當記載有各自包含相同元素的氧氮化物和氮氧化物時，氧氮化物包含滿足如下條件中的一者或兩者的材料：與氮氧化物相比氧含量多；與氮氧化物相比氮含量少。同樣地，氮氧化物包含滿足如下條件中的一者或兩者的材料：與氧氮化物相比氧含量少；與氧氮化物相比氮含量多。例如，當記載有氧氮化矽和氮氧化矽時，氧氮化矽包含與氮氧化矽相比氧含量多且氮含量少的材料。同樣地，氮氧化矽包含與氧氮化矽相比氧含量少且氮含量多的材料。
接觸於半導體層108的絕緣膜103c較佳為使用包含氧化物的絕緣膜形成。尤其是，作為絕緣膜103c較佳為使用氧化物膜。另外，作為絕緣膜103c，較佳為使用水等雜質不容易吸附到其表面的緻密的絕緣膜。此外，較佳為使用其缺陷儘可能少且水或氫等雜質得到減少的絕緣膜。
絕緣膜103c更佳為具有含有超過化學計量組成的氧的區域。換言之，絕緣膜103c較佳為藉由加熱能夠釋放氧的絕緣膜。例如，藉由在氧氛圍下形成絕緣膜103c，對形成後的絕緣膜103c在氧氛圍下進行加熱處理、電漿處理等或者在絕緣膜103c上在氧氛圍下形成氧化物膜等，可以將氧供應到絕緣膜103c中。或者，也可以在將藉由加熱能夠釋放氧的絕緣膜形成在絕緣膜103c上之後進行加熱處理來從該絕緣膜對絕緣膜103c中供應氧。
另外，當在包含氧的氛圍下利用濺射法形成成為半導體層108的金屬氧化物膜時，可以對絕緣膜103c中供應氧。並且，藉由在形成成為半導體層的金屬氧化物膜之後進行加熱處理，可以將絕緣膜103c中的氧供應到該金屬氧化物膜中，而可以降低金屬氧化物膜中的氧空位。
作為絕緣膜103c，例如可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。尤其是，作為絕緣膜103c較佳為使用氧化矽膜或氧氮化矽膜。
作為位於絕緣膜103a與絕緣膜103c之間的絕緣膜103b，較佳為使用應力小且以沉積速度高的條件形成的絕緣膜。例如，絕緣膜103b的應力較佳為小於絕緣膜103a及絕緣膜103c。另外，與絕緣膜103a及絕緣膜103c相比，絕緣膜103b較佳為以沉積速度高的條件形成的膜。
作為絕緣膜103b，較佳為使用儘可能不釋放氫或水的絕緣膜。藉由使用這種絕緣膜，可以防止因加熱處理或製程中所施加的熱等而從絕緣膜103b經由絕緣膜103c對半導體層108擴散氫或水，而可以降低半導體層108的通道形成區域中的載子濃度。
再者，作為絕緣膜103b較佳為使用不容易吸收氧的絕緣膜。換言之，較佳為使用不容易擴散氧的絕緣膜。由此，在進行用來從絕緣膜103c對半導體層108(或者成為半導體層108的金屬氧化物膜)供應氧的加熱處理時，可以抑制因氧從絕緣膜103c擴散到絕緣膜103b一側而減少供應到半導體層108的氧量。
作為絕緣膜103b，例如可以使用包含氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氮化鋁膜和氮化鉿膜中的一種以上的絕緣層。尤其是，作為絕緣膜103b較佳為使用氮氧化矽膜或氮化矽膜。
在構成絕緣層103的絕緣膜103a、絕緣膜103b及絕緣膜103c中，較佳為使絕緣膜103b的厚度最厚。此外，可以考慮絕緣層103所需的相對介電常數的值及絕緣層103所需的絕緣耐壓的性能等並根據各絕緣膜的相對介電常數的值及各絕緣膜的厚度來決定絕緣層103的厚度(總厚度)。也就是說，可以在滿足上述需求的範圍內彼此調整各絕緣膜的厚度。
尤其是，絕緣膜103b較佳為厚於絕緣膜103a。藉由使絕緣膜103b厚於絕緣膜103a，即使將藉由加熱容易釋放氫的膜用作絕緣膜103a，也可以減少有可能到達絕緣膜103c的氫量。另外，藉由使絕緣膜103a薄於絕緣膜103b，可以相對地使絕緣膜103a的體積小，因此可以減少絕緣膜103a可釋放的氫量本身。
另外，絕緣膜103b較佳為厚於絕緣膜103c。當絕緣膜103c過厚時，在進行對絕緣膜103c中供應氧的處理的情況下藉由加熱不釋放而留在絕緣膜103c中的氧量較多，其結果是，可供應到半導體層108(或者成為半導體層108的金屬氧化物膜)的氧量有可能減少。因此，藉由使絕緣膜103c薄於絕緣膜103b(使絕緣膜103c的體積小於絕緣膜103b)，可以使加熱後留在絕緣膜103c中的氧量降低。其結果是，可以使在供應到絕緣膜103c的氧中的供應到半導體層108的氧所佔的比率增高，因此可以有效地增加供應到半導體層108中的氧量。
另外，藉由在沉積速度高的條件下形成厚度最厚的絕緣膜103b，在沉積速度低的條件下形成薄於絕緣膜103b的絕緣膜103a及絕緣膜103c而使其成為緻密膜，可以在維持可靠性的情況下縮短絕緣層103的成膜時間，而可以提高生產率。
在此，作為絕緣膜103a較佳為使用至少包含矽及氮的絕緣膜，典型的是氮化矽膜或氮氧化矽膜。另外，作為絕緣膜103b較佳為使用至少包含矽、氮及氧的絕緣膜，典型的是氮氧化矽膜或氧氮化矽膜。另外，作為絕緣膜103c較佳為使用至少包含矽及氧的絕緣膜，典型的是氧化矽膜或氧氮化矽膜。此時，絕緣膜103b所包含的氧量較佳為多於絕緣膜103a且少於絕緣膜103c。再者，絕緣膜103b所包含的氮量較佳為少於絕緣膜103a且多於絕緣膜103c。
可以利用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)、X射線光電子能譜技術(XPS：X-ray Photoelectron Spectroscopy)等分析技術分析出絕緣膜103a、絕緣膜103b及絕緣膜103c所包含的氧及氮的含量。在膜中的目的元素的含有率高(例如為0.5atoms/cm3 以上或1atoms/cm3 以上)時，較佳為採用XPS進行分析。另一方面，在膜中的目的元素的含有率低(例如為0.5atoms/cm3 以下或1atoms/cm3 以下)時，較佳為採用SIMS進行分析。在比較膜中的元素含量時，更佳為採用SIMS和XPS的兩者分析技術進行複合分析。
絕緣膜103b的厚度較佳為絕緣膜103a的厚度的2倍以上，更佳為3倍以上，進一步較佳為5倍以上，且為20倍以下，較佳為15倍以下。另外，絕緣膜103b的厚度較佳為絕緣膜103c的厚度的2倍以上，更佳為3倍以上，進一步較佳為5倍以上，且為20倍以下，較佳為15倍以下。注意，上述的上限值及下限值可以任意地組合。
另外，在將絕緣層103整體的厚度(也稱為總厚度)設定為100%時，絕緣膜103b的厚度可以為34%以上，較佳為40%以上，更佳為50%以上，進一步較佳為60%以上，更進一步較佳為70%以上，還進一步較佳為80%以上，且為95%以下或者90%以下。相對於絕緣層103的總厚度的絕緣膜103b的厚度的比率越高，越可以提高生產率。
絕緣膜103a的厚度較佳為儘可能薄，例如可以為5nm以上，較佳為8nm以上，更佳為10nm以上，進一步較佳為15nm以上，且為50nm以下，較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下。注意，上述的上限值及下限值可以任意地組合。典型的是，該厚度較佳為15nm以上且50nm以下或者15nm以上且20nm以下。
絕緣膜103c的厚度也較佳為儘可能薄，例如可以為5nm以上，較佳為8nm以上，更佳為10nm以上，進一步較佳為15nm以上，且為50nm以下，較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下。注意，上述的上限值及下限值可以任意地組合。典型的是，該厚度較佳為15nm以上且50nm以下或者15nm以上且20nm以下。
絕緣膜103a及絕緣膜103c的每一個較佳為儘可能薄，非常重要的是絕緣膜103a及絕緣膜103c能夠根據成膜裝置的性能以偏差小的條件形成。因此，作為絕緣膜103a及絕緣膜103c，較佳為分別選擇在其偏差十分小的最低限度的厚度。
作為絕緣膜103b的厚度，從以滿足所需的相對介電常數及耐壓等物性值的方式決定的絕緣層103的總厚度減去絕緣膜103a的厚度和絕緣膜103c的厚度即可。例如，絕緣膜103b較佳為20nm以上、50nm以上、100nm以上、150nm以上或200nm以上，且為500nm以下、400nm以下或350nm以下的厚度。注意，上述的上限值及下限值可以任意地組合。
另外，在絕緣膜103a、絕緣膜103b及絕緣膜103c中，絕緣膜103b有可能是與其他兩個絕緣膜相比膜密度小的膜。因此，在絕緣層103的剖面中的穿透式電子顯微鏡(TEM：Transmission Electron Microscopy)影像等中，有時由於上述膜密度的差異，絕緣膜103a、絕緣膜103b及絕緣膜103c作為對比度的差異被觀察而可以將它們區別。尤其是，即使將利用電漿CVD法形成的氮化矽膜或氮氧化矽膜各自用於絕緣膜103a及絕緣膜103b，有時也可以確認絕緣膜103a和絕緣膜103b的邊界。注意，在它們的組成或密度類似的情況等下，有時其邊界不清楚。
對用於半導體層108的半導體材料的結晶性沒有特別的限制，可以使用非晶半導體、單晶半導體或者單晶半導體以外的具有結晶性的半導體(微晶半導體、多晶半導體或其一部分具有結晶區域的半導體)。當使用單晶半導體或具有結晶性的半導體時可以抑制電晶體的特性劣化，所以是較佳的。
電晶體的半導體層較佳為使用金屬氧化物(也稱為氧化物半導體)。此外，電晶體的半導體層也可以包含矽。作為矽，可以舉出非晶矽、結晶矽(低溫多晶矽、單晶矽等)等。
當作為半導體層108使用金屬氧化物時，例如半導體層108較佳為包含銦、M(M為選自鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種)和鋅。尤其是，M較佳為選自鋁、鎵、釔和錫中的一種或多種。
尤其是，作為半導體層，較佳為使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物(也記為IGZO)。
另外，作為半導體層，也可以使用除了銦、鎵及鋅以外還包含鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種以上的氧化物。尤其是，在作為半導體層使用除了銦、鎵及鋅以外還包含錫、鋁或矽的氧化物的情況下，可以實現具有高場效移動率的電晶體，所以是較佳的。
當半導體層為In-M-Zn氧化物時，較佳為用來形成In-M-Zn氧化物的濺射靶材中的相對於M的In原子個數比為1以上。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：3、In：M：Zn=10：1：3、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。注意，在上述中，當作為元素M包含兩種以上的元素時，上述原子個數比中的M的比例對應於該兩種以上的金屬元素的原子個數的總和。
作為濺射靶材較佳為使用含有多晶氧化物的靶材，由此可以易於形成具有結晶性的半導體層。注意，所形成的半導體層的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%範圍的變動。例如，在被用於半導體層的濺射靶材的組成為In：M：Zn=4：2：4.1[原子個數比]時，所形成的半導體層的組成有時為In：M：Zn=4：2：3[原子個數比]或其附近。
當記載為原子個數比為In：M：Zn=4：2：3或其附近時包括如下情況：In的原子個數比為4時，M的原子個數比為1以上且3以下，Zn的原子個數比為2以上且4以下。此外，當記載為原子個數比為In：M：Zn=5：1：6或其附近時包括如下情況：In為5時，M大於0.1且為2以下，Zn為5以上且7以下。此外，當記載為原子個數比為In：M：Zn=1：1：1或其附近時包括如下情況：In為1時，M大於0.1且為2以下，Zn大於0.1且為2以下。
這裡，對半導體層108的組成進行說明。半導體層108較佳為至少包括包含銦及氧的金屬氧化物。此外，半導體層108還可以包含鋅。半導體層108也可以包含鎵。
這裡，半導體層108的組成給電晶體10的電特性及可靠性帶來很大的影響。例如，藉由增加半導體層108中的銦的含量，可以提高載子移動率，因此可以實現場效移動率高的電晶體。
這裡，作為評價電晶體的可靠性的指標之一，有保持對閘極施加的電場的閘極偏置應力測試(GBT：Gate Bias Stress Test)。其中，相對於源極電位及汲極電位，對閘極施加正電位的狀態下在高溫下保持的測試稱為PBTS(Positive Bias Temperature Stress)測試，對閘極施加負電位的狀態下在高溫下保持的測試稱為NBTS(Negative Bias Temperature Stress)測試。此外，將在照射白色LED光等的光的狀態下進行的PBTS測試及NBTS測試分別稱為PBTIS(Positive Bias Temperature Illumination Stress)測試及NBTIS(Negative Bias Temperature Illumination Stress)測試。
尤其是，在使用氧化物半導體的n型電晶體中，使電晶體處於開啟狀態(流過電流的狀態)時對閘極施加正電位，因此PBTS測試的臨界電壓的變動量為著眼於電晶體的可靠性指標的很重要的因素之一。
這裡，作為半導體層108的組成，使用不包含鎵或鎵的含有率低的金屬氧化物膜，由此可以減少 PBTS測試中的臨界電壓的變動量。此外，在包含鎵時，作為半導體層108的組成，較佳為使鎵的含量比銦的含量小。由此，可以實現可靠性高的電晶體。
作為PBTS測試中的臨界電壓的變動的原因之一，可以舉出在半導體層和閘極絕緣層的介面或介面附近的缺陷態。缺陷態密度越大，PBTS測試中的劣化越顯著。藉由減少半導體層的與閘極絕緣層接觸的部分的鎵的含量，可以抑制該缺陷態的生成。
藉由不包含鎵或減少鎵的含量可以抑制PBTS劣化的理由例如為如下。包含在半導體層108中的鎵與其他金屬元素(例如銦或鋅)相比更容易吸引氧。因此，在包含更多的鎵的金屬氧化物膜與包含氧化物的絕緣層110的介面，藉由鎵與絕緣層110中的過量氧鍵合，容易產生載子(這裡是電子)陷阱位元點(trap site)。因此，當對閘極施加正電位時，在半導體層與閘極絕緣層的介面載子被俘獲，臨界電壓會變動。
更明確而言，在作為半導體層108使用In-Ga-Zn氧化物的情況下，可以將In的原子個數比大於Ga的原子個數比的金屬氧化物膜用於半導體層108。更佳為使用Zn的原子個數比大於Ga的原子個數比的金屬氧化物膜。換言之，將金屬元素的原子個數比滿足In＞Ga且Zn＞Ga的金屬氧化物膜用於半導體層108。
例如，作為半導體層108，可以使用金屬元素的原子個數比為In：Ga：Zn=2：1：3、In：Ga：Zn=3：1：2、In：Ga：Zn=4：2：3、In：Ga：Zn=4：2：4.1、In：Ga：Zn=5：1：3、In：Ga：Zn=10：1：3、In：Ga：Zn=5：1：6、In：Ga：Zn=5：1：7、In：Ga：Zn=5：1：8、In：Ga：Zn=6：1：6、In：Ga：Zn=5：2：5及其附近的金屬氧化物膜。
在作為半導體層108使用包含銦及鎵的金屬氧化物膜時，包含在金屬氧化物中的相對於金屬元素的原子個數的鎵的原子個數的比率(原子個數比)大於0且小於50%，較佳為0.05%以上且30%以下，更佳為0.1%以上且15%以下，進一步較佳為0.1%以上且5%以下。注意，在半導體層108包含鎵時，不容易產生氧空位。
作為半導體層108，也可以使用不包含鎵的金屬氧化物膜。例如，可以將In-Zn氧化物用於半導體層108。此時，當提高包含在金屬氧化物膜中的相對於金屬元素的原子個數的In的原子個數比時，可以提高電晶體的場效移動率。另一方面，當提高包含在金屬氧化物中的相對於金屬元素的原子個數的Zn的原子個數比時，金屬氧化物膜具有高結晶性，因此電晶體的電特性的變動得到抑制，可以提高可靠性。此外，作為半導體層108可以使用氧化銦等的不包含鎵及鋅的金屬氧化物膜。藉由使用不包含鎵的金屬氧化物膜，尤其是可以使PBTS測試中的臨界電壓的變動極為小。
例如，可以將包含銦及鋅的氧化物用於半導體層108。此時，可以使用金屬元素的原子個數比例如為In：Zn=2：3、In：Zn=4：1或其附近的金屬氧化物膜。
在本發明的一個實施方式的電晶體10中，作為半導體層108使用鎵的含量小的金屬氧化物膜或不包含鎵的金屬氧化物膜，作為與半導體層108的頂面接觸的絕緣層110，使用藉由給半導體層108帶來的損傷得到降低的成膜方法形成的膜。因此，可以降低半導體層108與絕緣層110的介面的缺陷態密度，由此電晶體10可以具有高可靠性。
雖然說明鎵作為例子，但是相同的內容也可以應用於使用元素M(M為鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種)代替鎵的情況。尤其是，M較佳為鎵、鋁、釔和錫中的一種或多種。
尤其是，作為半導體層108較佳為使用In的原子個數比高於元素M的原子個數比的金屬氧化物膜。此外，較佳為使用Zn的原子個數比高於元素M的原子個數比的金屬氧化物膜。
作為半導體層108較佳為使用具有結晶性的金屬氧化物膜。例如，可以使用具有後面說明的CAAC(c-axis aligned crystal)結構、nc(nano crystal)結構、多晶結構、微晶結構等的金屬氧化物膜。藉由將具有結晶性的金屬氧化物膜用於半導體層108，可以降低半導體層108中的缺陷態密度，由此可以實現可靠性高的半導體裝置。
半導體層108具有越高的結晶性，該膜中的缺陷態密度越低。另一方面，藉由使用結晶性低的金屬氧化物膜，可以實現能夠流過大電流的電晶體。
在利用濺射法形成金屬氧化物膜時，形成膜時的基板溫度(載物台溫度)越高，金屬氧化物膜的結晶性可以越提高。相對於在形成膜中使用的沉積氣體整體的氧氣體的流量比例(也稱為氧流量比)越高，金屬氧化物膜的結晶性越提高。如此，可以藉由基板溫度及沉積氣體中的氧流量比控制所形成的金屬氧化物膜的結晶性。
＜結構實例1-2＞ 圖1B是電晶體10A的剖面示意圖。電晶體10A與上述電晶體10的不同之處主要在於導電層106的存在。
導電層106包括隔著絕緣層103與半導體層108、絕緣層110、金屬氧化物層114及導電層112重疊的區域。導電層106被用作第一閘極電極(也稱為背閘極電極)。絕緣層103被用作第一閘極絕緣層。此時，導電層112被用作第二閘極電極(也稱為頂閘極電極)，絕緣層110被用作第二閘極絕緣層。
例如，在對導電層112及導電層106施加相同的電位時，可以增大在處於開啟狀態的電晶體10A中流過的電流。此外，在電晶體10A中，可以對導電層112和導電層106中的一個供應控制臨界電壓的電位，對導電層112和導電層106中的另一個供應控制電晶體10A的開啟/關閉狀態的電位。另外，藉由將導電層112和導電層106中的一個電連接到源極，可以使電晶體10A的電特性穩定。
絕緣層103具有從導電層106一側層疊有絕緣膜103a、絕緣膜103b及絕緣膜103c的疊層結構。絕緣膜103a與導電層106接觸。絕緣膜103c與半導體層108接觸。
被用作第一閘極絕緣層的絕緣層103較佳為滿足如下特徵中的至少一個，更佳為滿足如下特徵的全部：耐壓高，低應力，不容易釋放氫及水，缺陷少，抑制包含在導電層106中的金屬元素的擴散。
絕緣膜103a較佳為防止來自這些膜的下方的雜質的擴散的緻密膜。絕緣膜103a較佳為能夠阻擋包含在導電層106中的金屬元素。因此，絕緣膜103a可以使用在與絕緣膜103b和絕緣膜103c中的任一者或兩者相比沉積速度更低的條件下形成的絕緣膜。
＜結構實例1-3＞ 圖2A是電晶體10B的剖面示意圖。電晶體10B與上述電晶體10的不同之處主要在於半導體層108的結構。
電晶體10B所包括的半導體層108具有從絕緣層103一側層疊有半導體層108a及半導體層108b的疊層結構。半導體層108a及半導體層108b的每一個較佳為使用金屬氧化物膜。
注意，為了方便起見，半導體層108a所包括的低電阻區域及半導體層108b所包括的低電阻區域總稱為低電阻區域108n，以相同的陰影線示出。實際上，由於半導體層108a和半導體層108b的組成等不同，所以有時低電阻區域108n的電阻率、載子濃度、氧空位量、氫濃度或雜質濃度等不同。
半導體層108b與半導體層108a的頂面及絕緣層110的底面接觸。作為半導體層108b，可以使用上述結構實例1-1所示的能夠用於半導體層108的金屬氧化物膜。
另一方面，半導體層108a可以使用M的原子個數比高於半導體層108b的金屬氧化物膜。尤其是，較佳為將包含銦、鎵及鋅且鎵的原子個數比高於半導體層108b的金屬氧化物膜用於半導體層108a。
鎵與氧的鍵合力高於銦，因此在鎵的原子個數比高的金屬氧化物膜用於半導體層108a時，不容易形成氧空位。因在半導體層108a中存在很多氧空位導致電晶體的電特性及可靠性的下降。因此，當作為半導體層108a使用鎵的原子個數比高於半導體層108b的金屬氧化物膜時，可以實現電特性良好且可靠性高的電晶體10B。
明確而言，半導體層108a可以使用包含銦、鎵及鋅且具有鎵的原子個數比高於半導體層108b且銦的原子個數比低於半導體層108b的區域的金屬氧化物膜形成。換言之，半導體層108b可以使用包括與半導體層108a相比銦的原子個數比高且鎵的原子個數比低的區域的金屬氧化物膜。
作為半導體層108a，較佳為使用包括鋅的原子個數比等於半導體層108b的區域或者鋅的原子個數比低於半導體層108b的區域的金屬氧化物膜。
例如，作為半導體層108a，可以使用金屬元素的原子個數比為In：Ga：Zn=1：1：1、In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：6、In：Ga：Zn=2：2：1或其附近的金屬氧化物膜。
典型的是，作為半導體層108a較佳為使用金屬元素的原子個數比為In：Ga：Zn=1：1：1或其附近的金屬氧化物膜，作為半導體層108b較佳為使用金屬元素的原子個數比為In：Ga：Zn=4：2：3、In：Ga：Zn=5：1：6或其附近的金屬氧化物膜。
或者，較佳為將不包含鎵的金屬氧化物膜用於半導體層108b。例如，較佳為將包含銦及鋅的氧化物用於半導體層108b。此時，可以使用金屬元素的原子個數比例如為In：Zn=2：3、In：Zn=4：1或其附近的金屬氧化物膜。
當作為半導體層108a使用不容易產生氧空位的金屬氧化物膜時，可以降低上述NBTIS測試中的劣化。
在圖2A所示的電晶體10B中作為位於絕緣層103一側的半導體層108a使用鎵的含量較大的金屬氧化物膜，由此降低半導體層108中的氧空位。再者，作為位於絕緣層110一側的半導體層108b使用鎵的含有率低或不包含鎵的金屬氧化物膜，由此半導體層108與絕緣層110的介面缺陷密度得到降低。因此，電晶體10B具有極高的電特性及極高的可靠性。
這裡，半導體層108b較佳為形成為比半導體層108a薄。即使半導體層108b例如為0.5nm以上且10nm以下的極薄的膜，也可以降低與絕緣層110的介面缺陷密度。另一方面，使不容易產生氧空位的半導體層108a相對厚，由此可以實現更高的可靠性的電晶體。
例如，半導體層108a的厚度可以為半導體層108b的厚度的1.5倍以上且20倍以下，較佳為2倍以上且15倍以下，更佳為3倍以上且10倍以下。半導體層108b的厚度較佳為0.5nm以上且30nm以下，較佳為1nm以上且20nm以下，更佳為2nm以上且10nm以下。
作為半導體層108a及半導體層108b的每一個較佳為使用上述具有結晶性的金屬氧化物膜。作為半導體層108a及半導體層108b的兩者可以使用結晶性高的金屬氧化物膜或結晶性低的金屬氧化物膜。或者，半導體層108a及半導體層108b也可以具有不同的結晶性。例如，半導體層108a的結晶性可以比半導體層108b高，或者半導體層108b的結晶性可以比半導體層108a高。用於半導體層108a及半導體層108b的每一個的金屬氧化物膜的結晶性可以基於所要求的電晶體的電特性及可靠性以及沉積裝置等的規格決定。
＜結構實例1-4＞ 圖2B是電晶體10C的剖面示意圖。電晶體10C是對上述結構實例1-3(圖2A)所示的電晶體10B包括上述結構實例1-2(圖1B)所示的電晶體10A所包括的導電層106的例子。
藉由採用這種結構，可以實現具有良好的電特性及極高的可靠性的電晶體。
＜結構實例1-5＞ 圖3A是電晶體10D的剖面示意圖。電晶體10D與上述電晶體10的不同之處主要在於絕緣層110的結構。
絕緣層110具有從絕緣層103一側依次層疊有絕緣膜110a、絕緣膜110b及絕緣膜110c的疊層結構。絕緣膜110a具有與半導體層108的通道形成區域接觸的區域。絕緣膜110c具有與金屬氧化物層114接觸的區域。絕緣膜110b位於絕緣膜110a與絕緣膜110c之間。
絕緣膜110a、絕緣膜110b及絕緣膜110c較佳為分別為包含氧化物的絕緣膜。此時，絕緣膜110a、絕緣膜110b及絕緣膜110c較佳為在同一沉積裝置中連續形成。
作為絕緣膜110a、絕緣膜110b及絕緣膜110c，例如可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。
與半導體層108接觸的絕緣層110較佳為具有氧化物絕緣膜的疊層結構。此外，絕緣層110更佳為具有含有超過化學計量組成的氧的區域。換言之，絕緣層110包含能夠釋放氧的絕緣膜。例如，藉由在氧氛圍下形成絕緣層110；藉由形成絕緣層110之後在氧氛圍下進行熱處理；藉由形成絕緣層110之後在氧氛圍下進行電漿處理等；或者藉由在絕緣層110上在氧氛圍下形成氧化物膜等，可以將氧供應到絕緣層110中。此外，在上述供應氧的各處理中，既可以使用氧化氣體(例如，一氧化二氮、臭氧等)而代替氧，也可以除了氧之外還使用該氧化氣體。
例如可以利用濺射法、CVD法、真空蒸鍍法、PLD法、ALD法等形成絕緣膜110a、絕緣膜110b及絕緣膜110c。作為CVD法有電漿CVD法、熱CVD法等。
尤其是，較佳為利用電漿CVD法形成絕緣膜110a、絕緣膜110b及絕緣膜110c。
絕緣膜110a由於形成於半導體層108上，所以較佳為儘可能在不給半導體層108帶來損傷的條件下形成的膜。例如，可以在沉積速度(也稱為沉積率)充分低的條件下形成。
例如，在作為絕緣膜110a利用電漿CVD法形成氧氮化矽膜時，藉由在低功率的條件下形成，可以使給半導體層108帶來的損傷極小。
作為用於氧氮化矽膜的形成的沉積氣體例如可以使用包含矽烷、乙矽烷等含矽的沉積氣體以及氧、臭氧、一氧化二氮、二氧化氮等氧化氣體的源氣體。此外，除了源氣體以外也可以包含氬、氦或氮等稀釋氣體。
例如，藉由減小相對於沉積氣體的總流量的沉積氣體的流量的比例(以下，簡稱為流量比)，可以降低沉積速度，因此可以形成緻密且缺陷少的膜。
絕緣膜110b較佳為在其沉積速度比絕緣膜110a高的條件下形成的膜。由此，可以提高生產率。
例如，當採用與絕緣膜110a相比增加沉積氣體的流量比的條件時，絕緣膜110b可以在提高沉積速度的條件下形成。
絕緣膜110c較佳為其表面缺陷得到降低且不容易吸附水等包含在大氣中的雜質的極為緻密的膜。例如，與絕緣膜110a同樣地，可以在沉積速度充分低的條件下形成。
由於絕緣膜110c形成於絕緣膜110b上，所以與絕緣膜110a相比在形成絕緣膜110c時給半導體層108帶來的影響很小。因此，絕緣膜110c可以與絕緣膜110a相比在高功率的條件下形成。藉由降低沉積氣體的流量比且在較高的功率下形成，可以實現緻密且其表面缺陷得到降低的膜。
換言之，可以將在絕緣膜110b的沉積速度最高且絕緣膜110a、絕緣膜110c的沉積速度依次降低的條件下形成的疊層膜用於絕緣層110。此外，在絕緣層110中，在濕蝕刻或乾蝕刻的同一條件下，絕緣膜110b的蝕刻速度最高，絕緣膜110a、絕緣膜110c的蝕刻速度依次降低。
絕緣膜110b的厚度較佳為形成為比絕緣膜110a及絕緣膜110c厚。藉由使沉積速度最快的絕緣膜110b形成得厚，可以縮短絕緣層110的形成製程所需要的時間。
這裡，由於絕緣膜110a與絕緣膜110b的邊界及絕緣膜110b與絕緣膜110c的邊界有時不清楚，所以在圖3A等中以虛線表示這些邊界。注意，由於絕緣膜110a與絕緣膜110b的膜密度不同，所以有時在絕緣層110的剖面的穿透式電子顯微鏡影像等中，以對比度的不同而可以觀察到這些邊界。同樣地，有時以對比度的不同而可以觀察到絕緣膜110b和絕緣膜110c的邊界。
在本發明的一個實施方式的電晶體10D中，作為半導體層108較佳為使用鎵的含量小的金屬氧化物膜或不包含鎵的金屬氧化物膜。並且，作為與半導體層108的頂面接觸的絕緣膜110a，較佳為使用藉由給半導體層108帶來的損傷得到降低的沉積方法形成的膜。因此，可以降低半導體層108與絕緣層110的介面的缺陷態密度，由此電晶體10D可以具有高可靠性。
＜結構實例1-6＞ 圖3B是電晶體10E的剖面示意圖。電晶體10E是對上述結構實例1-5(圖3A)所示的電晶體10D設置上述結構實例1-2(圖1B)所示的電晶體10A所包括的導電層106的例子。
藉由採用這種結構，可以實現具有良好的電特性及極高的可靠性的電晶體。
此外，結構實例1-5所示的電晶體10D及結構實例1-6所示的電晶體10E也可以包括結構實例1-3所示的電晶體10B所包括的具有疊層結構的半導體層108。由此，可以實現電特性良好且可靠性高的電晶體。
[結構實例2] 以下，對更具體的電晶體的結構實例進行說明。
＜結構實例2-1＞ 圖4A是電晶體100的俯視圖。圖4B是沿著圖4A所示的點劃線A1-A2切斷的剖面圖，圖4C是沿著圖4A所示的點劃線B1-B2切斷的剖面圖。注意，在圖4A中，省略電晶體100的組件的一部分(閘極絕緣層等)。點劃線A1-A2方向相當於通道長度方向，點劃線B1-B2方向相當於通道寬度方向。在後面的電晶體的俯視圖中也與圖4A同樣地省略組件的一部分。
電晶體100設置在基板102上，並包括絕緣層103、半導體層108、絕緣層110、金屬氧化物層114、導電層112、絕緣層118等。島狀的半導體層108設置在絕緣層103上。絕緣層110以與絕緣層103的頂面及半導體層108的頂面及側面接觸的方式設置。金屬氧化物層114及導電層112依次設置在絕緣層110上，並具有與半導體層108重疊的部分。絕緣層118以覆蓋絕緣層110的頂面、金屬氧化物層114的側面及導電層112的頂面的方式設置。
絕緣層103具有從基板102一側層疊有絕緣膜103a、絕緣膜103b及絕緣膜103c的疊層結構。絕緣層110具有從半導體層108一側層疊有絕緣膜110a、絕緣膜110b及絕緣膜110c的疊層結構。
如圖4A及圖4B所示，電晶體100也可以在絕緣層118上包括導電層120a及導電層120b。導電層120a及導電層120b被用作源極電極及汲極電極。導電層120a及導電層120b藉由設置在絕緣層118及絕緣層110中的開口部141a及開口部141b與低電阻區域108n電連接。
導電層112的一部分被用作閘極電極。絕緣層110的一部分被用作閘極絕緣層。電晶體100是在半導體層108上設置有閘極電極的所謂頂閘極電晶體。
導電層112及金屬氧化物層114加工為具有大致一致的頂面形狀。
在本說明書等中，“頂面形狀大致一致”是指疊層中的每一個層的邊緣的至少一部分重疊。例如，是指上層及下層的一部或全部藉由同一的遮罩圖案被加工的情況。但是，實際上有邊緣不重疊的情況，例如，上層位於下層的內側或者上層位於下層的外側，這種情況也可以說“頂面形狀大致一致”。
位於絕緣層110與導電層112之間的金屬氧化物層114被用作防止絕緣層110所包含的氧擴散到導電層112一側的障壁膜。再者，金屬氧化物層114還被用作防止導電層112所包含的氫或水擴散到絕緣層110一側的障壁膜。金屬氧化物層114例如較佳為使用至少與絕緣層110相比不容易使氧及氫透過的材料。
借助於金屬氧化物層114，即使將如鋁或銅等容易抽吸氧的金屬材料用於導電層112，也可以防止氧從絕緣層110擴散到導電層112。此外，即使導電層112包含氫，也可以防止氫從導電層112藉由絕緣層110擴散到半導體層108。其結果是，可以使半導體層108的通道形成區域中的載子密度極低。
作為金屬氧化物層114，可以使用絕緣材料或導電材料。當金屬氧化物層114具有絕緣性時，該金屬氧化物層114被用作閘極絕緣層的一部分。另一方面，當金屬氧化物層114具有導電性時，該金屬氧化物層114被用作閘極電極的一部分。
尤其是，作為金屬氧化物層114，較佳為使用其介電常數比氧化矽高的絕緣材料。尤其是，較佳為使用氧化鋁膜、氧化鉿膜或鋁酸鉿膜等，因為可以降低驅動電壓。
作為金屬氧化物層114，例如可以使用氧化銦、銦錫氧化物(ITO)或含有矽的銦錫氧化物(ITSO)等導電氧化物。尤其是，較佳為使用包含銦的導電氧化物，因為其導電性高。
此外，作為金屬氧化物層114，較佳為使用包含一個以上的與半導體層108相同的元素的氧化物材料。尤其是，較佳為使用可應用於上述半導體層108的氧化物半導體材料。此時，藉由使用利用與半導體層108相同的濺射靶材而形成的金屬氧化物膜作為金屬氧化物層114，可以共用設備，所以這是較佳的。
此外，金屬氧化物層114較佳為利用濺射裝置形成。例如，在利用濺射裝置形成氧化物膜時，藉由在包含氧氣體的氛圍下形成該氧化物膜，可以適當地對絕緣層110或半導體層108中添加氧。
另外，也可以在形成可用於金屬氧化物層114的金屬氧化物膜並對絕緣層110及半導體層108供應氧之後去除該金屬氧化物膜。另外，在不需要時也可以不設置金屬氧化物層114或可用於金屬氧化物層114的金屬氧化物膜。
半導體層108包括與導電層112重疊的區域及夾著該區域的一對低電阻區域108n。半導體層108的與導電層112重疊的區域被用作電晶體100的通道形成區域。一對低電阻區域108n被用作電晶體100的源極區域及汲極區域。
此外，低電阻區域108n也可以說是與通道形成區域相比電阻更低的區域、載子濃度更高的區域、氧空位密度更高的區域、雜質濃度更高的區域或呈現n型的區域。
半導體層108的低電阻區域108n也可以是包含雜質元素的區域。作為該雜質元素，例如，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、鋁或稀有氣體元素等。作為稀有氣體元素的典型例子，也可以包含氦、氖、氬、氪及氙等。特別是，較佳為包含硼或磷。此外，也可以包含這些元素中的兩種以上。
如後面說明，可以以導電層112為遮罩藉由絕緣層110對低電阻區域108n添加雜質。
低電阻區域108n較佳為包含雜質濃度為1×1019 atoms/cm3 以上且1×1023 atoms/cm3 以下，較佳為5×1019 atoms/cm3 以上且5×1022 atoms/cm3 以下，更佳為1×1020 atoms/cm3 以上且1×1022 atoms/cm3 以下的區域。
例如，可以利用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)、X射線光電子能譜技術(XPS：X-ray Photoelectron Spectroscopy)等分析技術分析出低電阻區域108n所包含的雜質的濃度。在利用XPS分析技術的情況下，藉由組合來自表面一側或背面一側的離子濺射和XPS分析，可以得知深度方向上的濃度分佈。
此外，低電阻區域108n中的雜質元素較佳為在被氧化的狀態下存在。例如，作為雜質元素，較佳為使用硼、磷、鎂、鋁、矽等容易被氧化的元素。這種容易被氧化的元素可以在與半導體層108中的氧鍵合而被氧化了的狀態下穩定地存在，因此，即使在後面的製程中被施加高溫(例如為400℃以上、600℃以上、800℃以上)，也可以抑制脫離。此外，雜質元素奪取半導體層108中的氧，由此在低電阻區域108n中產生很多氧空位。該氧空位與膜中的氫鍵合而成為載子供給源，使得低電阻區域108n成為極低電阻狀態。
例如，在使用硼作為雜質元素的情況下，包含在低電阻區域108n中的硼以與氧鍵合的狀態存在。藉由在XPS分析中觀察到起因於B2 O3 鍵合的光譜峰可以確認這一點。此外，在XPS分析中，觀察不到起因於硼元素單獨存在的狀態的光譜峰或者其峰強度極小到埋在觀察到檢測下限附近的背景雜訊中的程度。
絕緣層110包括與半導體層108的通道形成區域接觸的區域，亦即，與導電層112重疊的區域。此外，絕緣層110包括與半導體層108的低電阻區域108n接觸且不與導電層112重疊的區域。
絕緣層110的與低電阻區域108n重疊的區域有時包含上述雜質元素。此時，與低電阻區域108n同樣地，絕緣層110中的雜質元素也較佳為在與氧鍵合的狀態下存在。這種容易被氧化的元素可以在與絕緣層110中的氧鍵合而被氧化了的狀態下穩定地存在，因此，即使在後面的製程中被施加高溫，也可以抑制脫離。尤其是，在絕緣層110中含有能夠藉由加熱脫離的氧(也稱為過量氧)的情況下，該過量氧與雜質元素鍵合而被穩定化，由此可以抑制氧從絕緣層110供應給低電阻區域108n。此外，由於包含被氧化的雜質元素的絕緣層110的一部分中不容易擴散氧，所以抑制氧從絕緣層110的上方藉由該絕緣層110供應給低電阻區域108n，也可以防止低電阻區域108n的高電阻化。
絕緣層118被用作保護電晶體100的保護層。作為絕緣層110，例如可以使用氧化物或氮化物等無機絕緣材料。更明確而言，可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氮化鋁、氧化鉿、鋁酸鉿等無機絕緣材料。
＜結構實例2-2＞ 圖5A是電晶體100A的俯視圖，圖5B是電晶體100A的通道長度方向的剖面圖，圖5C是電晶體100A的通道寬度方向的剖面圖。
電晶體100A與結構實例2-1的不同之處主要在於在基板102與絕緣層103之間包括導電層106。導電層106包括與半導體層108及導電層112重疊的區域。
在電晶體100A中，導電層112被用作第二閘極電極(也稱為頂閘極電極)，導電層106被用作第一閘極電極(也稱為底閘極電極)。此外，絕緣層110的一部分被用作第二閘極絕緣層，絕緣層103的一部分被用作第一閘極絕緣層。
半導體層108的與導電層112及導電層106中的至少一個重疊的部分被用作通道形成區域。下面，為了便於說明，有時將半導體層108的與導電層112重疊的部分稱為通道形成區域，但是實際上有時通道還形成在不與導電層112重疊而與導電層106重疊的部分(包括低電阻區域108n的部分)。
此外，如圖5C所示，導電層106可以藉由設置在金屬氧化物層114、絕緣層110以及絕緣層103中的開口部142電連接到導電層112。由此，可以對導電層106和導電層112供應同一電位。
作為導電層106，可以使用與導電層112、導電層120a或導電層120b相同的材料。尤其是，當將包含銅的材料用於導電層106時，可以降低佈線電阻，所以是較佳的。
此外，如圖5A及圖5C所示，較佳為在通道寬度方向上導電層112及導電層106突出到半導體層108端部的外側。此時，如圖5C所示，導電層112及導電層106隔著絕緣層110及絕緣層103覆蓋整個半導體層108的通道寬度方向。
藉由採用上述結構，可以利用由一對閘極電極產生的電場電圍繞半導體層108。此時，尤其較佳為對導電層106和導電層112供應同一電位。由此，可以有效地施加用來感生半導體層108中的通道的電場，而可以增大電晶體100A的通態電流。因此，可以實現電晶體100A的微型化。
此外，導電層112也可以不與導電層106連接。此時，可以對一對閘極電極中的一個供應固定電位，對另一個供應用來驅動電晶體100A的信號。此時，可以藉由利用供應給一個閘極電極的電位控制用另一個閘極電極驅動電晶體100A時的臨界電壓。
另外，導電層106也可以與導電層120a或導電層120b電連接。此時，採用導電層120a或導電層120b藉由設置在絕緣層118、絕緣層110及絕緣層103中的開口部電連接到導電層106的結構即可。
＜結構實例2-3＞ 圖6A是電晶體100B的俯視圖，圖6B是電晶體100B的通道長度方向的剖面圖，圖6C是電晶體100B的通道寬度方向的剖面圖。
電晶體100B與結構實例2-1所示的電晶體100的不同之處主要在於絕緣層110的結構及絕緣層116的存在。
絕緣層110加工為具有與導電層112及金屬氧化物層114的頂面形狀大致一致的頂面形狀。絕緣層110例如可以藉由使用用來加工導電層112及金屬氧化物層114的光阻遮罩形成。
絕緣層116以與半導體層108的不由導電層112、金屬氧化物層114及絕緣層110覆蓋的頂面及側面接觸的方式設置。絕緣層116以覆蓋絕緣層103的頂面、絕緣層110的側面、金屬氧化物層114的側面及導電層112的頂面及側面的方式設置。
絕緣層116具有使低電阻區域108n低電阻化的功能。絕緣層116使用藉由形成絕緣層116時或形成之後進行加熱對低電阻區域108n中供應雜質的絕緣膜形成。或者，可以使用藉由在形成絕緣層116時或形成之後進行加熱，能夠在低電阻區域108n中產生氧空位的絕緣膜形成。
例如，作為絕緣層116，可以使用被用作對低電阻區域108n供應雜質的供應源的絕緣膜。此時，絕緣層116較佳為藉由加熱釋放氫的膜。當這種絕緣層116以與半導體層108接觸的方式形成，可以對低電阻區域108n供應氫等雜質，由此可以使低電阻區域108n低電阻化。
絕緣層116較佳為使用包含氫元素等雜質元素的沉積氣體形成的膜。此外，絕緣層116的沉積溫度越低，越可以有效地對半導體層108供應很多雜質元素。絕緣層116的沉積溫度例如可以為200℃以上且500℃以下，較佳為220℃以上且450℃以下，更佳為230℃以上且400℃以下。
當在進行加熱的同時在減壓下形成絕緣層116時，可以促進從半導體層108中的成為低電阻區域108n的區域脫離氧。當對形成很多氧空位的半導體層108供應氫等雜質時，提高低電阻區域108n中的載子密度，可以進一步有效地使低電阻區域108n低電阻化。
作為絕緣層116，例如可以適當地使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等含氮化物的絕緣膜。尤其是，氮化矽具有對氫及氧的阻擋性，因此可以防止從外部向半導體層的氫的擴散及從半導體層向外部的氧的脫離的兩者，由此可以實現可靠性高的電晶體。
絕緣層116可以為具有吸收半導體層108中的氧且產生氧空位的功能的絕緣膜。尤其是，作為絕緣層116例如較佳為使用氮化鋁等金屬氮化物。
此外，在使用金屬氮化物的情況下，較佳為使用鋁、鈦、鉭、鎢、鉻或釕的氮化物。例如，特別較佳為包含鋁或鈦。例如，關於利用使用鋁作為濺射靶材且使用包含氮的氣體作為沉積氣體的反應性濺射法形成的氮化鋁膜，藉由適當地控制相對於沉積氣體的總流量的氮氣的流量比，可以形成兼具極高絕緣性及對氫或氧的極高阻擋性的膜。因此，藉由與半導體層接觸地設置包含這種金屬氮化物的絕緣膜，不但可以實現半導體層的低電阻化而且還可以有效地防止氧從半導體層脫離或者氫擴散到半導體層。
在使用氮化鋁作為金屬氮化物的情況下，包含該氮化鋁的絕緣層的厚度較佳為5nm以上。就算是這麼薄的膜，也可以兼具對氫及氧的高阻擋性及使半導體層低電阻化的功能。此外，對該絕緣層的厚度沒有限制，但是考慮到生產率，較佳為500nm以下，更佳為200nm以下，進一步較佳為50nm以下。
在使用氮化鋁膜作為絕緣層116的情況下，較佳為使用其組成式滿足AlNx (x為大於0且2以下的實數，x較佳為大於0.5且1.5以下的實數)的膜。因此，可以形成具有高絕緣性及高熱傳導率的膜，由此可以提高在驅動電晶體100B時產生的熱的散熱性。
或者，作為絕緣層116，可以使用氮化鋁鈦膜、氮化鈦膜等。
由於這種絕緣層116以與低電阻區域108n接觸的方式設置，因此絕緣層116吸收低電阻區域108n中的氧，可以在低電阻區域108n中產生氧空位。此外，當形成這種絕緣層116之後進行加熱處理時，可以在低電阻區域108n中形成更多的氧空位，可以進一步降低電阻。在作為絕緣層116使用包含金屬氧化物的膜的情況下，絕緣層116吸收半導體層108中的氧，由此有時在絕緣層116與低電阻區域108n之間形成包括包含在絕緣層116中的金屬元素(例如鋁)的氧化物的層。
這裡，在作為半導體層108使用含銦的金屬氧化物膜的情況下，有時在低電阻區域108n的絕緣層116一側的介面附近形成析出氧化銦的區域或銦濃度高的區域。由此，可以形成極低的電阻的低電阻區域108n。這種區域例如有時藉由X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)等分析法觀察。
注意，雖然在此示出將絕緣層116用作使半導體層108的一部分低電阻化的膜的例子，但是也可以藉由將絕緣層118接觸於半導體層108的一部分來使半導體層108的一部分低電阻化。也就是說，也可以採用不設置絕緣層116的結構。此時，作為接觸於半導體層108的一部分的絕緣層118，也可以使用氧化矽膜、氧氮化矽膜等包含氧化物的絕緣膜。
＜結構實例2-4＞ 圖7A是電晶體100C的俯視圖，圖7B是電晶體100C的通道長度方向的剖面圖，圖7C是電晶體100C的通道寬度方向的剖面圖。
電晶體100C是對結構實例2-3所示的電晶體100B設置結構實例2-2所示的被用作第一閘極電極的導電層106的例子。
藉由採用這種結構，可以實現通態電流高的電晶體。或者，可以提供能夠控制臨界電壓的電晶體。
[結構實例2的變形例1] 雖然在上述結構實例2-1至2-4中半導體層108為單層，但是半導體層108較佳為具有層疊半導體層108a及半導體層108b的疊層結構。
圖8A所示的電晶體100_a是結構實例2-1所示的電晶體100的半導體層108具有疊層結構的例子。在圖8A中，在點劃線的左側示出通道長度方向的剖面，在點劃線的右側示出通道寬度方向的剖面。
同樣地，圖8B所示的電晶體100A_a、圖8C所示的電晶體100B_a及圖8D所示的電晶體100C_a為電晶體100A、電晶體100B及電晶體100C的半導體層108的每一個具有疊層結構的例子。
[結構實例2的變形例2] 如上所述，可以在氧供應給絕緣層110之後去除位於絕緣層110與導電層112之間的金屬氧化物層114。或者，也可以採用不使用金屬氧化物層114的結構。
圖9A所示的電晶體100_b為去除了或不使用圖8A所示的電晶體100_a中的金屬氧化物層114的例子。
同樣地，圖9B所示的電晶體100A_b、圖9C所示的電晶體100B_b及圖9D所示的電晶體100C_b分別為去除了或不使用電晶體100A_a、電晶體100B_a及電晶體100C_a中的金屬氧化物層114的例子。
[結構實例2的變形例3] 如上所述，電晶體100B及電晶體100C也可以採用不設置絕緣層116而絕緣層118接觸於半導體層108的一部分的結構。
圖10A所示的電晶體100B_c及圖10B所示的電晶體100C_c分別是在電晶體100B及電晶體100C中不設置絕緣層116的例子。另外，圖10C所示的電晶體100B_d及圖10D所示的電晶體100C_d各自是不包括絕緣層116及金屬氧化物層114的例子。
[製造方法實例1] 以下，對本發明的一個實施方式的電晶體的製造方法的例子進行說明。這裡，以結構實例2-2所示的電晶體100A為例進行說明。
構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、真空蒸鍍法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。作為CVD法有電漿增強化學氣相沉積(PECVD：Plasma Enhanced CVD)法、熱CVD法等。此外，作為熱CVD法之一，有有機金屬化學氣相沉積(MOCVD：Metal Organic CVD)法。
此外，構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用旋塗法、浸漬法、噴塗法、噴墨法、分配器法、網版印刷法、平板印刷法、刮刀(doctor knife)法、狹縫式塗佈法、輥塗法、簾式塗佈法、刮刀式塗佈法等方法形成。
此外，當對構成半導體裝置的薄膜進行加工時，可以利用光微影法等進行加工。除了上述方法以外，還可以利用奈米壓印法、噴砂法、剝離法等對薄膜進行加工。此外，可以利用金屬遮罩等陰影遮罩的形成方法直接形成島狀的薄膜。
光微影法典型地有如下兩種方法。一個是在要進行加工的薄膜上形成光阻遮罩，藉由蝕刻等對該薄膜進行加工，並去除光阻遮罩的方法。另一個是在形成感光性薄膜之後，進行曝光及顯影來將該薄膜加工為所希望的形狀的方法。
在光微影法中，作為用於曝光的光，例如可以使用i線(波長為365nm)、g線(波長為436nm)、h線(波長為405nm)或將這些光混合而成的光。此外，還可以使用紫外光、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-Violet)或X射線。此外，也可以使用電子束代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。此外，在藉由電子束等光束的掃描進行曝光時，不需要光罩。
作為薄膜的蝕刻方法，可以利用乾蝕刻法、濕蝕刻法及噴砂法等。
圖11A至圖13B各自示出電晶體100A的製程的各階段的通道長度方向及通道寬度方向的剖面。
＜導電層106的形成＞ 在基板102上形成導電膜，對其進行蝕刻加工形成被用作閘極電極的導電層106(圖11A)。
此時，如圖11A所示，導電層106的端部較佳為以具有錐形形狀的方式進行加工。由此，可以提高接著形成的絕緣層103的步階覆蓋性。
當將成為導電層106的導電膜使用含銅的導電膜時，可以減少佈線電阻。例如在製造大型顯示裝置或解析度高的顯示裝置的情況下較佳為使用含銅的導電膜。即使作為導電層106使用含銅的導電膜，也可以由絕緣層103抑制銅擴散到半導體層108一側，由此可以得到可靠性高的電晶體。
＜絕緣層103的形成＞ 接著，以覆蓋基板102及導電層106的方式形成絕緣層103(圖11B)。絕緣層103可以利用PECVD法、ALD法、濺射法等形成。
這裡，絕緣層103藉由層疊絕緣膜103a、絕緣膜103b及絕緣膜103c形成。
尤其是，構成絕緣層103的各絕緣膜較佳為利用PECVD法形成。關於絕緣層103的形成方法可以參照上述結構實例1的記載。
在形成絕緣層103之後，也可以對絕緣層103進行氧供應處理。例如，可以在氧氛圍下進行電漿處理或加熱處理等。或者，也可以利用電漿離子摻雜法或離子植入法對絕緣層103供應氧。
＜半導體層108的形成＞ 接著，在絕緣層103上形成金屬氧化物膜108f(圖11C)。
金屬氧化物膜108f較佳為藉由使用金屬氧化物靶材的濺射法形成。
金屬氧化物膜108f較佳為缺陷儘可能少的緻密的膜。金屬氧化物膜108f較佳為高純度的膜，其中儘可能降低氫及水等雜質。尤其是，作為金屬氧化物膜108f，較佳為使用具有結晶性的金屬氧化物膜。
在形成金屬氧化物膜時，也可以混合氧氣體和惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。注意，在形成金屬氧化物膜時的沉積氣體整體中所佔的氧氣體的比例(以下，也稱為氧流量比)越高，金屬氧化物膜的結晶性可以越高，可以實現具有高可靠性的電晶體。另一方面，氧流量比越低，金屬氧化物膜的結晶性越低，可以實現通態電流(on-state current)高的電晶體。
在形成金屬氧化物膜時，隨著基板溫度變高，可以形成結晶性更高的緻密的金屬氧化物膜。另一方面，隨著基板溫度變低，可以形成結晶性更低且導電性更高的金屬氧化物膜。
金屬氧化物膜在基板溫度為室溫以上且250℃以下，較佳為室溫以上且200℃以下，更佳為室溫以上且140℃以下的條件下形成。例如，基板溫度較佳為室溫以上且低於140℃，由此可以提高生產性。藉由在基板溫度為室溫或不進行意圖性的加熱的狀態下形成金屬氧化物膜時，可以降低結晶性。
在形成金屬氧化物膜108f之前，較佳為進行用來脫離在絕緣層103的表面吸附的水、氫、有機物等的處理和對絕緣層103供應氧的處理中的至少一個。例如，可以在減壓氛圍下以70℃以上且200℃以下的溫度進行加熱處理。或者，也可以進行含氧的氛圍下的電漿處理。或者，藉由進行包含一氧化二氮(N2 O)等含氧化性氣體的氛圍下的電漿處理，也可以將氧供應給絕緣層103。當進行使用一氧化二氮氣體的電漿處理時，可以適當地去除絕緣層103的表面的有機物且可以將氧供應給絕緣層103。較佳的是，在這種處理之後，以不使絕緣層103的表面暴露於大氣的方式連續地形成金屬氧化物膜108f。
注意，在半導體層108具有層疊多個半導體層的疊層結構的情況下，較佳的是，在形成下方的金屬氧化物膜之後，以不使其表面暴露於大氣的方式連續地形成上方的金屬氧化物膜。
接著，藉由部分地蝕刻金屬氧化物膜108f，形成島狀的半導體層108(圖11D)。
金屬氧化物膜108f藉由濕蝕刻法及/或乾蝕刻法進行加工。此時，有時不與半導體層108重疊的絕緣層103的一部分被蝕刻來變薄。例如，有時藉由蝕刻消失絕緣層103的絕緣膜103c，露出絕緣膜103b的表面。
這裡，較佳為在形成金屬氧化物膜108f或將金屬氧化物膜108f加工為半導體層108之後進行加熱處理。藉由加熱處理，可以去除包含在金屬氧化物膜108f或半導體層108中或附著在金屬氧化物膜108f或半導體層108的表面的氫或水。此外，藉由加熱處理，有時金屬氧化物膜108f或半導體層108的膜質得到提高(例如，缺陷的降低、結晶性的提高等)。
此外，藉由加熱處理，可以將氧從絕緣層103供應給金屬氧化物膜108f或半導體層108。此時，更佳的是，在加工成半導體層108之前進行加熱處理。
典型的是，可以在150℃以上且低於基板的應變點、200℃以上且500℃以下、250℃以上且450℃以下、300℃以上且450℃以下的溫度下進行加熱處理。
加熱處理可以在含稀有氣體或氮的氛圍下進行。或者，在該氛圍中進行加熱處理，然後在含氧的氛圍中進行加熱處理。或者，也可以在乾燥空氣氛圍中進行加熱。較佳的是，在上述加熱處理的氛圍中儘可能不包含氫或水等。該加熱處理可以使用電爐或RTA(Rapid Thermal Anneal：氣體快速熱退火)裝置等。藉由使用RTA裝置，可以縮短加熱處理時間。
注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理(例如，膜形成製程)等可以用作該製程中的加熱處理。
＜絕緣層110的形成＞ 接著，以覆蓋絕緣層103及半導體層108的方式形成絕緣層110(圖11E)。
這裡，絕緣層110藉由層疊絕緣膜110a、絕緣膜110b及絕緣膜110c形成。
尤其是，較佳為包括在絕緣層110中的各絕緣膜藉由PECVD法形成。作為包括在絕緣層110中的各絕緣膜的形成方法，可以參照上述結構實例1的記載。
較佳的是，在形成絕緣層110之前對半導體層108的表面進行電漿處理。藉由該電漿處理，可以降低附著在半導體層108的表面的水等雜質。因此，可以降低半導體層108與絕緣層110的介面的雜質，可以實現具有高可靠性的電晶體。在半導體層108的形成到絕緣層110的形成中半導體層108的表面暴露於大氣的情況下，電漿處理是尤其較佳的。電漿處理可以在氧、臭氧、氮、一氧化二氮或氬等的氛圍下進行。電漿處理與絕緣層110的形成較佳為以不暴露於大氣的方式連續地進行。
在形成絕緣層110之後，較佳為進行加熱處理。藉由加熱處理，可以去除包含在絕緣層110中或吸附到其表面的氫或水。同時，可以降低絕緣層110中的缺陷。
加熱處理的條件可以參照上述記載。
注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理(例如，膜形成製程)等可以用作該製程中的加熱處理。
＜金屬氧化物膜114f的形成＞ 接著，在絕緣層110上形成金屬氧化物膜114f(圖12A)。
金屬氧化物膜114f例如較佳為在包含氧的氛圍下形成。尤其是，較佳為在包含氧的氛圍下利用濺射法形成。由此，可以在形成金屬氧化物膜114f時對絕緣層110供應氧。另外，也可以在形成金屬氧化物膜114f時對半導體層108供應氧。
在與上述半導體層108同樣藉由使用包含金屬氧化物的氧化物靶材的濺射法形成金屬氧化物膜114f的情況下，可以援用上述記載。
例如，作為金屬氧化物膜114f的形成條件，可以作為沉積氣體使用氧，藉由使用金屬靶材的反應性濺射法形成金屬氧化物膜。在作為金屬靶材例如使用鋁的情況下，可以形成氧化鋁膜。
當形成金屬氧化物膜114f時，引入到沉積裝置的沉積室內的沉積氣體的總流量中的氧流量的比率(氧流量比)或沉積室內的氧分壓越高，越可以增大供應給絕緣層110中的氧量。氧流量比或氧分壓例如為50%以上且100%以下，較佳為65%以上且100%以下，更佳為80%以上且100%以下，進一步較佳為90%以上且100%以下。尤其是，較佳為將氧流量比設定為100%，來使沉積室中的氧分壓儘量接近於100%。
如此，藉由在包含氧的氛圍下利用濺射法形成金屬氧化物膜114f，可以當形成金屬氧化物膜114f時在對絕緣層110供應氧的同時防止氧從絕緣層110脫離。其結果是，可以將極多的氧封閉在絕緣層110中。
在形成金屬氧化物膜114f之後，較佳為進行加熱處理。藉由加熱處理，可以將包含在絕緣層110中的氧供應給半導體層108。當在金屬氧化物膜114f覆蓋絕緣層110的狀態下進行加熱時，可以防止從絕緣層110向外部脫離氧，可以將多量的氧供應給半導體層108。因此，可以降低半導體層108中的氧空位，因此實現可靠性高的電晶體。
加熱處理的條件可以參照上述記載。
注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理(例如，膜形成製程)等可以用作該製程中的加熱處理。
在金屬氧化物膜114f的形成或該加熱處理之後，也可以去除金屬氧化物膜114f。
＜開口部142的形成＞ 接著，藉由對金屬氧化物膜114f、絕緣層110及絕緣層103部分地進行蝕刻，形成到達導電層106的開口部142(圖12B)。由此，可以使導電層106與後面形成的導電層112藉由開口部142電連接。
＜導電層112、金屬氧化物層114的形成＞ 接著，在金屬氧化物膜114f上形成將成為導電層112的導電膜112f(圖12C)。
作為導電膜112f，較佳為使用低電阻的金屬或低電阻的合金材料。較佳的是，導電膜112f使用不容易釋放氫且不容易擴散氫的材料形成。此外，作為導電膜112f較佳為使用不容易氧化的材料。
例如，導電膜112f較佳為藉由使用包含金屬或合金的濺射靶材的濺射法形成。
例如，導電膜112f較佳為包括不容易氧化且不容易擴散氫的導電膜和低電阻的導電膜的疊層膜。
接著，藉由對導電膜112f及金屬氧化物膜114f部分地進行蝕刻，形成導電層112及金屬氧化物層114。較佳為使用相同的光阻遮罩對導電膜112f及金屬氧化物膜114f進行加工。或者，也可以藉由使用被蝕刻過的導電層112作為硬遮罩，對金屬氧化物膜114f進行蝕刻。
尤其是，作為導電膜112f及金屬氧化物膜114f的蝕刻，較佳為使用濕蝕刻。
由此，可以形成頂面形狀大致一致的導電層112及金屬氧化物層114。
像這樣，當在絕緣層110不被蝕刻而覆蓋半導體層108的頂面及側面以及絕緣層103時，可以防止在蝕刻導電膜112f等時半導體層108以及絕緣層103的一部分被蝕刻而變薄。
＜雜質元素的供應處理＞ 接著，以導電層112為遮罩進行藉由絕緣層110對半導體層108供應(也稱為添加或注入)雜質元素140的處理(圖12D)。由此，可以在半導體層108的不被導電層112覆蓋的區域中形成低電阻區域108n。此時，較佳為以在半導體層108的與導電層112重疊的區域中儘可能不供應雜質元素140的方式根據作為遮罩的導電層112等的材料及厚度等決定雜質元素140的供應處理的條件。由此，可以在半導體層108的與導電層112重疊的區域中形成雜質濃度得到充分降低的通道形成區域。
雜質元素140的供應可以適當地使用電漿摻雜法或離子植入法。藉由使用這些方法，可以根據離子加速電壓及劑量等以高準確度控制深度方向上的濃度輪廓。藉由使用電漿摻雜法，可以提高生產率。此外，藉由使用利用質量分離的離子植入法，可以提高被供應的雜質元素的純度。
在雜質元素140的供應處理中，較佳為以半導體層108與絕緣層110的介面、半導體層108中接近該介面的部分或者絕緣層110中接近該介面的部分成為最高濃度的方式控制處理條件。由此，可以將具有最合適的濃度的雜質元素140藉由一次的處理供應到半導體層108及絕緣層110的兩者。
作為雜質元素140，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、鋁、鎂、矽或稀有氣體等。作為稀有氣體的典型例，可以舉出氦、氖、氬、氪及氙等。尤其是，較佳為使用硼、磷、鋁、鎂或矽。
作為雜質元素140的源氣體，可以使用包含上述雜質元素的氣體。當供應硼時，典型地可以使用B2 H6 氣體或BF3 氣體等。此外，當供應磷時，典型地可以使用PH3 氣體等。此外，也可以使用由稀有氣體稀釋這些源氣體的混合氣體。
除了上述以外，作為源氣體，可以使用CH4 、N2 、NH3 、AlH3 、AlCl3 、SiH4 、Si2 H6 、F2 、HF、H2 、(C5 H5 )2 Mg以及稀有氣體等。此外，離子源不侷限於氣體，也可以使用對固體或液體加熱而被汽化了的。
藉由根據絕緣層110及半導體層108的組成、密度、厚度等設定加速電壓或劑量等的條件，可以控制雜質元素140的添加。
當使用離子植入法或電漿離子摻雜法添加硼時，加速電壓例如可以為5kV以上且100kV以下，較佳為7kV以上且70kV以下，更佳為10kV以上且50kV以下。此外，劑量例如可以為1×1013 ions/cm2 以上且1×1017 ions/cm2 以下，較佳為1×1014 ions/cm2 以上且5×1016 ions/cm2 以下，更佳為1×1015 ions/cm2 以上且3×1016 ions/cm2 以下。
此外，當使用離子植入法或電漿離子摻雜法添加磷離子時，加速電壓例如可以為10kV以上且100kV以下，較佳為30kV以上且90kV以下，更佳為40kV以上且80kV以下。此外，劑量例如可以為1×1013 ions/cm2 以上且1×1017 ions/cm2 以下，較佳為1×1014 ions/cm2 以上且5×1016 ions/cm2 以下，更佳為1×1015 ions/cm2 以上且3×1016 ions/cm2 以下。
注意，雜質元素140的供應方法不侷限於此，例如也可以進行電漿處理或利用因加熱而引起的熱擴散的處理等。在採用電漿處理法的情況下，藉由首先在包含所添加的雜質元素的氣體氛圍下產生電漿，再進行電漿處理，可以添加雜質元素。作為產生上述電漿的裝置，可以使用乾蝕刻裝置、灰化裝置、電漿CVD設備或高密度電漿CVD設備等。
在本發明的一個實施方式中，可以將雜質元素140藉由絕緣層110供應到半導體層108。由此，即使在半導體層108具有結晶性的情況下，也可以抑制在供應雜質元素140時半導體層108受到的損傷，因此可以抑制結晶性損失。由此，適合用於由結晶性降低導致電阻增大等的情況。
＜絕緣層118的形成＞ 接著，以覆蓋絕緣層110、金屬氧化物層114及導電層112的方式形成絕緣層118(圖13A)。
在沉積溫度過高的情況下藉由電漿CVD法形成絕緣層118時，包含在低電阻區域108n等的雜質有可能擴散到包括半導體層108的通道形成區域的周圍部或低電阻區域108n的電阻上升。因此，絕緣層118的沉積溫度考慮到這些因素來決定。
例如，絕緣層118較佳為在沉積溫度為150℃以上且400℃以下，較佳為180℃以上且360℃以下，更佳為200℃以上且250℃以下的條件下形成。藉由以低溫形成絕緣層118，即使是通道長度短的電晶體，也可以具有良好的電特性。
也可以在形成絕緣層118之後進行加熱處理。藉由該加熱處理，有時可以使低電阻區域108n更穩定且低電阻。例如，藉由加熱處理，可以使雜質元素140適當地擴散而局部性地被均勻化，來得到具有理想的雜質元素的濃度梯度的低電阻區域108n。注意，當加熱處理的溫度過高(例如為500℃以上)時，雜質元素140擴散到通道形成區域內，這可能導致電晶體的電特性或可靠性的降低。
加熱處理的條件可以參照上述記載。
注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理(例如，膜形成製程)等可以用作該製程中的加熱處理。
＜開口部141a、開口部141b的形成＞ 接著，藉由對絕緣層118及絕緣層110部分地進行蝕刻，形成到達低電阻區域108n的開口部141a及開口部141b。
＜導電層120a、導電層120b的形成＞ 接著，以覆蓋開口部141a及開口部141b的方式在絕緣層118上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電層120a及導電層120b(圖13B)。
藉由上述製程，可以製造電晶體100A。例如，在將電晶體100A應用於顯示裝置的像素的情況下，後面可以追加形成保護絕緣層、平坦化層、像素電極和佈線中的一個以上的製程。
以上是製造方法實例1的說明。
注意，在製造結構實例2-1所示的電晶體100的情況下，可以省略上述製造方法實例1中的導電層106的形成製程及開口部142的形成製程。電晶體100和電晶體100A可以藉由同一製程形成在同一基板上。
[製造方法實例2] 以下對其一部分的製程與上述製造方法實例1不同的例子進行說明。這裡，以上述結構實例2-4所示的電晶體100C為例進行說明。
注意，以下省略與上述製造方法實例1相同的製程而詳細地說明不同的製程。
首先，如上述製造方法實例1相同地，依次形成導電層106、絕緣層103、半導體層108、絕緣層110、金屬氧化物膜114f及導電膜112f。圖14A是該階段的剖面圖。
接著，對導電膜112f及金屬氧化物膜114f部分地進行蝕刻形成導電層112及金屬氧化物層114，還對絕緣層110部分地進行蝕刻，由此使半導體層108的一部分露出(圖14B)。由此，可以形成頂面形狀大致一致的導電層112、金屬氧化物層114及絕緣層110。
絕緣層110較佳為使用用來蝕刻導電膜112f的光阻遮罩進行蝕刻。絕緣層110可以與導電膜112f、金屬氧化物膜114f的蝕刻在同一製程中進行蝕刻或者可以在對導電膜112f及金屬氧化物膜114f進行蝕刻之後以不同的蝕刻方法進行蝕刻。
例如，藉由使用相同的蝕刻劑的濕蝕刻對導電膜112f及金屬氧化物膜114f進行蝕刻，然後可以藉由乾蝕刻法對絕緣層110進行蝕刻。尤其是，當藉由乾蝕刻法對導電膜112f及金屬氧化物膜114f進行加工時，因包含金屬的反應生成物的產生導致半導體層108及絕緣層110被污染。因此，在對絕緣層110進行蝕刻之前，較佳為藉由濕蝕刻法對導電膜112f及金屬氧化物膜114f進行加工。
根據蝕刻條件，有時導電層112、金屬氧化物層114及絕緣層110的端部不一致。例如，有時導電層112及金屬氧化物層114中的至少一個的端部位於絕緣層110的端部的內側或外側。
在絕緣層110的蝕刻中，有時被露出的半導體層108的一部分被蝕刻而薄膜化。此時，半導體層108有時具有低電阻區域108n的厚度比通道形成區域的厚度薄的形狀。
此外，在絕緣層110的蝕刻中，有時不被半導體層108覆蓋的絕緣層103的一部分被蝕刻而薄膜化。例如有時絕緣層103的絕緣膜103c消失。
接著，與半導體層108的露出的部分接觸地形成絕緣層116，接著形成絕緣層118(圖14C)。藉由形成絕緣層116，半導體層108的露出的部分的電阻降低，由此形成低電阻區域108n。
作為絕緣層116，可以使用釋放具有使半導體層108低電阻化的功能的雜質元素的絕緣膜。尤其是，較佳為使用能夠釋放氫的氮化矽膜、氮氧化矽膜、氧氮化矽膜等無機絕緣膜。此時，藉由使用含氫的沉積氣體的電漿CVD法，可以在形成絕緣層116時也對半導體層108供應氫，所以是較佳的。
例如，在作為絕緣層116使用氮化矽的情況下，較佳為採用使用矽烷等的含矽的氣體、氨或一氧化二氮等的含氮的氣體的混合氣體作為沉積氣體的PECVD法。此時，較佳的是形成的氮化矽膜包含氫。由此，藉由絕緣層116中的氫擴散到半導體層108，可以容易使半導體層108的一部分低電阻化。
或者，可以使用具有在半導體層108中產生氧空位的功能的絕緣膜。尤其是，較佳為使用含金屬氮化物的絕緣膜。例如，較佳為採用使用含金屬的濺射靶材且作為沉積氣體使用氮氣體及為稀釋氣體的稀有氣體等的混合氣體的反應性濺射法。由此，藉由控制沉積氣體的流量比，可以容易控制絕緣層116的膜質。
例如，在作為絕緣層116使用藉由使用鋁靶材的反應性濺射形成的氮化鋁膜的情況下，相對於沉積氣體的總流量的氮氣體的流量為30%以上且100%以下，較佳為40%以上且100%以下，更佳為50%以上且100%以下。
這裡，絕緣層116及絕緣層118較佳為以不暴露於大氣的方式連續地形成。
注意，在以接觸於半導體層108的方式設置絕緣層118的情況下，省略上述絕緣層116的形成製程即可。
在絕緣層116的形成或絕緣層118的形成之後，也可以進行加熱處理。藉由加熱處理，可以促進低電阻區域108n的低電阻化。
加熱處理的條件可以參照上述記載。
注意，該加熱處理並不一定需要進行。在該製程中不需要進行加熱處理，也可以將在後面的製程中進行的加熱處理用作在該製程中的加熱處理。有時，在後面的製程中的高溫下的處理(例如，膜形成製程)等可以用作該製程中的加熱處理。
接著，在絕緣層118及絕緣層116中形成到達低電阻區域108n的開口部141a及開口部141b。
接著，與製造方法實例1同樣地，在絕緣層118上形成導電層120a及導電層120b(圖14D)。
藉由上述製程，可以製造電晶體100C。
注意，在製造結構實例2-3所示的電晶體100B的情況下，可以省略上述製造方法實例2中的導電層106的形成製程及開口部142的形成製程。電晶體100B及電晶體100C可以藉由同一製程形成在同一基板上。
[半導體裝置的組件] 以下，對包括在本實施方式的半導體裝置中的組件進行說明。
＜基板＞ 雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI基板、玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板102。此外，也可以將在上述基板上設置有半導體元件的基板用作基板102。
此外，作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成半導體裝置等。或者，也可以在基板102與半導體裝置等之間設置剝離層。當剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上時可以使用剝離層。此時，也可以將半導體裝置等轉置到耐熱性低的基板或撓性基板上。
＜導電膜＞ 作為用作閘極電極的導電層112及導電層106、用作源極電極和汲極電極中的一個的導電層120a及用作另一個的導電層120b，可以使用選自鉻、銅、鋁、金、銀、鋅、鉬、鉭、鈦、鎢、錳、鎳、鐵、鈷的金屬元素或以上述金屬元素為成分的合金或者組合上述金屬元素的合金等來分別形成。
此外，作為導電層112、導電層106、導電層120a以及導電層120b，可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物導電體或者金屬氧化物。
這裡，對氧化物導電體(OC：Oxide Conductor)進行說明。例如，藉由在具有半導體特性的金屬氧化物中形成氧空位並對該氧空位添加氫來在導帶附近形成施體能階。由此，金屬氧化物的導電性增高變為導電體，也可以將變為導電體的金屬氧化物稱為氧化物導電體。
此外，作為導電層112等，也可以採用含有上述氧化物導電體(金屬氧化物)的導電膜、含有金屬或合金的導電膜的疊層結構。藉由使用含有金屬或合金的導電膜，可以降低佈線電阻。這裡，較佳為作為用作閘極絕緣膜的絕緣層接觸的一側使用含有氧化物導電體的導電膜。
此外，導電層112、導電層106、導電層120a、導電層120b尤其較佳為包含選自上述金屬元素中的鈦、鎢、鉭和鉬中的任一個或多個。尤其是，較佳為使用氮化鉭膜。該氮化鉭膜具有導電性，並對銅、氧或氫具有高阻擋性，且從氮化鉭膜本身釋放的氫少，由此可以作為與半導體層108接觸的導電膜或半導體層108附近的導電膜適合地使用氮化鉭膜。
＜半導體層＞ 當半導體層108為In-M-Zn氧化物時，作為用來形成In-M-Zn氧化物的濺射靶材中的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=2：2：1、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：3、In：M：Zn=10：1：3、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。注意，在上述中，當作為元素M包含兩種以上的元素時，上述原子個數比中的M的比例對應於該兩種以上的金屬元素的原子個數的總和。
此外，作為濺射靶材較佳為使用含有多晶氧化物的靶材，由此可以易於形成具有結晶性的半導體層108，所以是較佳的。注意，所形成的半導體層108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內。例如，在被用於半導體層108的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的半導體層108的組成有時為In：Ga：Zn=4：2：3[原子個數比]或其附近。
注意，當記載為原子個數比為In：Ga：Zn=4：2：3或其附近時包括如下情況：In為4時，Ga為1以上且3以下，Zn為2以上且4以下。此外，當記載為原子個數比為In：Ga：Zn=5：1：6或其附近時包括如下情況：In比為5時，Ga大於0.1且為2以下，Zn為5以上且為7以下。此外，當記載為原子個數比為In：Ga：Zn=1：1：1或其附近時包括如下情況：In為1時，Ga大於0.1且為2以下，Zn大於0.1且為2以下。
此外，半導體層108的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙比矽寬的金屬氧化物，可以減少電晶體的關態電流。
此外，半導體層108較佳為具有非單晶結構。非單晶結構例如包括後述的CAAC結構、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，CAAC結構的缺陷態密度最低。
下面對CAAC(c-axis aligned crystal)進行說明。CAAC表示結晶結構的一個例子。
CAAC結構是指包括多個奈米晶(最大直徑小於10nm的結晶區域)的薄膜等的結晶結構之一，具有如下特徵：各奈米晶的c軸在特定方向上配向，其a軸及b軸不具有配向性，奈米晶彼此不形成晶界而連續地連接。尤其是，在具有CAAC結構的薄膜中，各奈米晶的c軸容易在薄膜的厚度方向、被形成面的法線方向或者薄膜表面的法線方向上配向。
CAAC-OS(Oxide Semiconductor：氧化物半導體)是結晶性高的氧化物半導體。在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在此，在晶體學的單位晶格中，一般以構成單位晶格的a軸、b軸、c軸這三個軸(晶軸)中較特殊的軸為c軸。尤其是，在具有層狀結構的結晶中，一般來說，與層的面方向平行的兩個軸為a軸及b軸，與層交叉的軸為c軸。作為這種具有層狀結構的結晶的典型例子，有分類為六方晶系的石墨，其單位晶格的a軸及b軸平行於劈開面，c軸正交於劈開面。例如，為層狀結構的具有YbFe2 O4 型結晶結構的InGaZnO4 的結晶可分類為六方晶系，其單位晶格的a軸及b軸平行於層的面方向，c軸正交於層(亦即，a軸及b軸)。
具有微晶結構的氧化物半導體膜(微晶氧化物半導體膜)在利用TEM觀察到的影像中有時不能明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。
在nc-OS膜中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。此外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在使用其束徑比結晶部大(例如，50nm以上)的電子射線獲得的nc-OS膜的電子繞射圖案(也稱為選區電子繞射圖案)中，觀察到光暈圖案。另一方面，在對nc-OS膜進行使用其電子束徑接近結晶部的大小或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到亮度高的呈圈狀的區域，有時該環狀區域內觀察到多個斑點。
nc-OS膜比非晶氧化物半導體膜的缺陷態密度低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。因此，nc-OS膜有時具有比CAAC-OS膜高的載子密度及電子移動率。所以，使用nc-OS膜的電晶體有時具有較高的場效移動率。
nc-OS膜可以以比CAAC-OS膜形成時更小的氧流量比形成。此外，nc-OS膜可以以比CAAC-OS膜形成時更低的基板溫度形成。例如，nc-OS膜可以在基板溫度為較低的低溫(例如130℃以下的溫度)的狀態或不對基板進行加熱的狀態下形成，因此適用於大型玻璃基板、樹脂基板等，可以提高生產率。
下面，對金屬氧化物的結晶結構的一個例子進行說明。使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])在基板溫度為100℃以上且130℃以下的條件下利用濺射法形成的金屬氧化物易於具有nc(nano crystal)結構和CAAC結構中的任一方的結晶結構或其混在的結構。在基板溫度為室溫(R.T.)的條件下形成的金屬氧化物易於具有nc結晶結構。注意，這裡的室溫(R.T.)是指包括對基板不進行意圖性的加熱時的溫度。
[金屬氧化物的構成] 以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
注意，CAAC(c-axis aligned crystal)是指結晶結構的一個例子，CAC(Cloud-Aligned Composite)是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外， CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。此外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。
在CAC-OS或CAC-metal oxide中，有時導電性區域及絕緣性區域以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即，大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
以上是金屬氧化物的構成的說明。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2 在本實施方式中，對包括上述實施方式所示的電晶體的顯示裝置的一個例子進行說明。
[結構實例] 圖15A示出顯示裝置700的俯視圖。顯示裝置700包括利用密封劑712貼合在一起的第一基板701和第二基板705。在被第一基板701、第二基板705及密封劑712密封的區域中，第一基板701上設置有像素部702、源極驅動電路部704及閘極驅動電路部706。像素部702設置有多個顯示元件。
此外，第一基板701的不與第二基板705重疊的部分中設置有與FPC716連接的FPC端子部708。利用FPC716藉由FPC端子部708及信號線710分別對像素部702、源極驅動電路部704及閘極驅動電路部706提供各種信號等。
可以設置多個閘極驅動電路部706。此外，閘極驅動電路部706及源極驅動電路部704分別另行形成在半導體基板等上，也可以採用被封裝的IC晶片的方式。該IC晶片可以安裝在第一基板701上或安裝到FPC716。
像素部702、源極驅動電路部704及閘極驅動電路部706包括的電晶體可以使用為本發明的一個實施方式的半導體裝置的電晶體。
作為設置在像素部702中的顯示元件，可以舉出液晶元件、發光元件等。作為液晶元件，可以採用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外，作為發光元件可以舉出LED(Light Emitting Diode：發光二極體)、OLED(Organic LED：有機發光二極體)、QLED(Quantum-dot LED：量子點發光二極體)、半導體雷射等自發光性的發光元件。此外，可以使用快門方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微機電系統)元件或採用微囊方式、電泳方式、電潤濕方式或電子粉流體(註冊商標)方式等的顯示元件等。
圖15B所示的顯示裝置700A是使用具有撓性的樹脂層743代替第一基板701的能夠用作撓性顯示器的顯示裝置的例子。
顯示裝置700A的像素部702不是矩形而是角部具有圓弧形的形狀。此外，如圖15B中的區域P1所示，像素部702及樹脂層743的一部分具有切斷的缺口部。一對閘極驅動電路部706夾著像素部702設置在兩側。閘極驅動電路部706在像素部702的角部沿著圓弧形的輪廓內側設置。
樹脂層743的設置有FPC端子部708的部分突出。樹脂層743的包括FPC端子部708的一部分可以沿著圖15B中的區域P2折到背面。藉由將樹脂層743的一部分折到背面，可以在FPC716與像素部702的背面重疊配置的狀態下將顯示裝置700A安裝到電子裝置，由此可以節省電子裝置的空間。
與顯示裝置700A連接的FPC716安裝有IC717。IC717例如具有源極驅動電路的功能。這裡，顯示裝置700A中的源極驅動電路部704可以採用至少包括保護電路、緩衝器電路、解多工器電路等中的一種的結構。
圖15C所示的顯示裝置700B是適用於具有大畫面的電子裝置的顯示裝置。例如，適用於電視機、顯示器裝置、個人電腦(包括筆記本型或臺式)、平板終端、數位看板等。
顯示裝置700B包括多個源極驅動器IC721和一對閘極驅動電路部722。
多個源極驅動器IC721分別安裝在FPC723上。此外，多個FPC723的一個端子與第一基板701連接，另一個端子與印刷電路板724連接。藉由使FPC723彎曲，可以將印刷電路板724配置在像素部702的背面，安裝在電子裝置中，而可以減小用來設置電子裝置的空間。
另一方面，閘極驅動電路部722形成在第一基板701上。由此，可以實現窄邊框的電子裝置。
藉由採用上述結構，可以實現大型且高清晰顯示裝置。例如，可以實現螢幕尺寸為對角線30英寸以上、40英寸以上、50英寸以上或60英寸以上的顯示裝置。此外，可以實現4K2K、8K4K等極為高解析度的顯示裝置。
[剖面結構實例] 下面參照圖16至圖19對作為顯示元件使用液晶元件及EL元件的結構進行說明。圖16至圖18是分別沿著圖15A所示的顯示裝置700中的點劃線Q-R的剖面圖。圖19是沿著圖15B所示的顯示裝置700A中的點劃線S-T的剖面圖。圖16及圖17是作為顯示元件使用液晶元件的結構，圖18及圖19是使用EL元件的結構。
＜顯示裝置的相同部分的說明＞ 圖16至圖19所示的顯示裝置包括引線配線部711、像素部702、源極驅動電路部704及FPC端子部708。引線配線部711包括信號線710。像素部702包括電晶體750及電容器790。源極驅動電路部704包括電晶體752。圖17示出不包括電容器790的情況。
電晶體750及電晶體752可以使用實施方式1所示的電晶體。
本實施方式使用的電晶體包括高度純化且氧空位的形成被抑制的氧化物半導體膜。該電晶體可以具有低關態電流。因此，可以延長影像信號等電信號的保持時間，可以延長影像信號等的寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮降低功耗的效果。
此外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。亦即，可以採用不採用由矽晶圓等形成的驅動電路的結構，由此可以減少顯示裝置的構件數。此外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
圖16、圖18及圖19所示的電容器790包括藉由對與電晶體750包括的第一閘極電極為同一膜的膜進行加工形成的下部電極以及藉由對與半導體層相同的金屬氧化物進行加工形成的上部電極。上部電極與電晶體750的源極區域或汲極區域同樣地被低電阻化。此外，在下部電極與上部電極之間設置有用作電晶體750的第一閘極絕緣層的絕緣膜的一部分。也就是說，電容器790具有在一對電極間夾有用作電介質膜的絕緣膜的疊層結構。此外，上部電極電連接於藉由對與電晶體的源極電極及汲極電極相同的膜進行加工形成的佈線。
此外，電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
此外，像素部702所包括的電晶體750與源極驅動電路部704所包括的電晶體752也可以使用不同結構的電晶體。例如，可以採用其中一方使用頂閘極型電晶體而另一方使用底閘極型電晶體的結構。注意，與源極驅動電路部704同樣，在上述閘極驅動電路部706中可以使用與電晶體750相同的結構或不同的結構的電晶體。
信號線710與電晶體750及電晶體752的源極電極及汲極電極等由同一導電膜形成。這裡，較佳為使用含有銅元素的材料等低電阻材料，由此可以減少起因於佈線電阻的信號延遲等，從而可以實現大螢幕顯示。
FPC端子部708包括其一部分用作連接電極的佈線760、異方性導電膜780及FPC716。佈線760藉由異方性導電膜780與FPC716的端子電連接。在此，佈線760是由與電晶體750及電晶體752的源極電極及汲極電極等為同一導電膜的膜形成。
作為第一基板701及第二基板705，例如可以使用玻璃基板或塑膠基板等具有撓性的基板。當作為第一基板701使用具有撓性的基板時，較佳為在第一基板701與電晶體750等之間設置對水或氫具有阻擋性的絕緣層。
此外，第二基板705一側設置有遮光膜738、彩色膜736以及與它們接觸的絕緣膜734。
＜使用液晶元件的顯示裝置的結構實例＞ 圖16所示的顯示裝置700包括液晶元件775。液晶元件775包括導電層772、導電層774以及導電層772與導電層774之間的液晶層776。導電層774設置在第二基板705一側，用作共用電極。此外，導電層772與電晶體750所包括的源極電極或汲極電極電連接。導電層772形成在平坦化絕緣膜770上，用作像素電極。
導電層772可以使用對可見光具有透光性的材料或具有反射性的材料。作為透光性材料，例如，可以使用含有銦、鋅、錫等的氧化物材料。作為反射性材料，例如，可以使用含有鋁、銀等材料。
當作為導電層772使用反射性材料時，顯示裝置700為反射型液晶顯示裝置。當作為導電層772使用透光性材料時，顯示裝置700為透射型液晶顯示裝置。當為反射型液晶顯示裝置的情況下，在觀看側設置偏光板。當為透射型液晶顯示裝置的情況下，以夾著液晶元件的方式設置一對偏光板。
圖17所示的顯示裝置700示出使用橫向電場方式(例如，FFS模式)的液晶元件775的例子。導電層772上隔著絕緣層773設置有用作共用電極的導電層774。可以藉由導電層772與導電層774間產生的電場控制液晶層776的配向狀態。
在圖17中，可以以導電層774、絕緣層773、導電層772的疊層結構構成儲存電容器。因此，不需要另外設置電容器，可以提高開口率。
此外，雖然圖16及圖17中沒有進行圖示，也可以採用設置與液晶層776接觸的配向膜。此外，可以適當地設置偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)及背光、側光等光源。
液晶層776可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子網路型液晶(PNLC：Polymer Network Liquid Crystal)、鐵電液晶、反鐵電液晶等。此外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。
此外，作為液晶元件的模式，可以採用TN (Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直配向)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、賓主模式等。
此外，液晶層776可以採用使用高分子分散型液晶、高分子網路型液晶等的散亂型液晶。此時，可以採用不設置彩色膜736進行黑白色顯示的結構，也可以採用使用彩色膜736進行彩色顯示的結構。
此外，作為液晶元件的驅動方法，可以應用利用繼時加法混色法進行彩色顯示的分時顯示方式(也稱為場序列驅動方式)。在該情況下，可以採用不設置彩色膜736的結構。當採用分時顯示方式的情況下，例如無需設置分別呈現R(紅色)、G(綠色)、B(藍色)的子像素，因此具有可以提高像素的開口率、清晰度等優點。
＜使用發光元件的顯示裝置＞ 圖18所示的顯示裝置700包括發光元件782。發光元件782包括導電層772、EL層786及導電膜788。EL層786包括有機化合物或無機化合物等發光材料。
作為發光材料，可以舉出螢光材料、磷光材料、熱活化延遲螢光(Thermally activated delayed fluorescence：TADF)材料、無機化合物(量子點材料等)等。
圖18所示的顯示裝置700在平坦化絕緣膜770上設置有覆蓋導電層772的一部分的絕緣膜730。在此，發光元件782包括透光性導電膜788為頂部發射型發光元件。此外，發光元件782也可以採用從導電層772側射出光的底部發射結構或者從導電層772一側及導電膜788一側的兩者射出光的雙面發射結構。
此外，彩色膜736設置在與發光元件782重疊的位置，遮光膜738設置在引線配線部711及源極驅動電路部704中的與絕緣膜730重疊的位置。此外，彩色膜736及遮光膜738由絕緣膜734覆蓋。此外，發光元件782與絕緣膜734之間由密封膜732充填。此外，當藉由在各像素中將EL層786形成為島狀或者在各像素列中將EL層786形成為條狀，也就是說，藉由分開塗佈來形成EL層786時，也可以採用不設置彩色膜736的結構。
圖19示出適用於撓性顯示器的顯示裝置的結構。圖19是沿著圖15B所示的顯示裝置700A中的點劃線S-T的剖面圖。
圖19所示的顯示裝置700A採用支撐第一基板745、黏合層742、樹脂層743及絕緣層744的疊層結構代替圖18所示的基板701。電晶體750、電容器790等設置在設置在樹脂層743上的絕緣層744上。
支撐基板745是包含有機樹脂、玻璃等的具有撓性的薄基板。樹脂層743是包含聚醯亞胺樹脂、丙烯酸樹脂等的有機樹脂的層。絕緣層744包含氧化矽、氧氮化矽、氮化矽等的無機絕緣膜。樹脂層743與支撐基板745藉由黏合層742貼合在一起。樹脂層743較佳為比支撐基板745薄。
此外，圖19所示的顯示裝置700A包括保護層740代替圖18所示的第二基板705。保護層740與密封膜732貼合在一起。保護層740可以使用玻璃基板、樹脂薄膜等。此外，保護層740也可以使用偏光板、散射板等光學構件、觸控感測器面板等輸入裝置或上述兩個以上的疊層結構。
此外，發光元件782包括的EL層786在絕緣膜730及導電層772上以島狀設置。藉由以各子像素中的EL層786的發光色都不同的方式分開形成EL層786，可以在不使用彩色膜736的情況下實現彩色顯示。此外，覆蓋發光元件782設置有保護層741。保護層741可以防止水等雜質擴散到發光元件782中。保護層741較佳為使用無機絕緣膜。此外，更佳的是採用無機絕緣膜和有機絕緣膜各為一個以上的疊層結構。
此外，圖19中示出能夠折疊的區域P2。區域P2中包括不設置有支撐基板745、黏合層742以及絕緣層744等無機絕緣膜的部分。此外，在區域P2中，覆蓋佈線760設置有樹脂層746。藉由儘可能不在能夠折疊的區域P2中設置無機絕緣膜而採用僅層疊含有金屬或合金的導電層、含有有機材料的層的結構，可以防止在使其彎曲時產生裂縫。此外，藉由不在區域P2設置支撐基板745，可以使顯示裝置700A的一部分以極小的曲率半徑彎曲。
＜在顯示裝置中設置輸入裝置的結構實例＞ 此外，也可以對圖16至圖19所示的顯示裝置700或顯示裝置700A設置輸入裝置。作為該輸入裝置，例如，可以舉出觸控感測器等。
例如，作為感測器的方式，可以利用靜電電容式、電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。此外，可以組合使用上述方式中的兩個以上。
此外，觸控面板有如下結構：輸入裝置形成在一對基板之間的所謂的In-Cell型觸控面板；輸入裝置形成在顯示裝置700上的所謂的On-Cell型觸控面板；將輸入裝置與顯示裝置700貼合的所謂的Out-Cell型觸控面板；等等。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3 在本實施方式中參照圖20A至圖20C對包括本發明的一個實施方式的半導體裝置的顯示裝置進行說明。
圖20A所示的顯示裝置包括像素部502、驅動電路部504、保護電路506及端子部507。注意，也可以採用不設置保護電路506的結構。
對像素部502或驅動電路部504所包括的電晶體可以使用本發明的一個實施方式的電晶體。此外，也可以對保護電路506使用本發明的一個實施方式的電晶體。
像素部502包括配置為X行Y列(X、Y為分別獨立的2以上的自然數)的多個像素電路501。各像素電路501都包括驅動顯示元件的電路。
驅動電路部504包括對閘極線GL_1至閘極線GL_X輸出掃描信號的閘極驅動器504a、對資料線DL_1至資料線DL_Y供應資料信號的源極驅動器504b等的驅動電路。閘極驅動器504a採用至少包括移位暫存器的結構即可。此外，源極驅動器504b例如由多個類比開關等構成。此外，也可以由移位暫存器等構成源極驅動器504b。
端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號等的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於導通狀態的電路。圖20A所示的保護電路506例如與閘極驅動器504a和像素電路501之間的佈線的閘極線GL、或者與源極驅動器504b和像素電路501之間的佈線的資料線DL等的各種佈線連接。另外，在圖20A中，為了區別保護電路506和像素電路501而對保護電路506附加陰影線。
此外，既可以採用閘極驅動器504a及源極驅動器504b各自設置在與像素部502相同的基板上的結構，又可以採用形成有閘極驅動電路或源極驅動電路的基板(例如，使用單晶半導體或多晶半導體形成的驅動電路板)以COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝於設置有像素部502的基板的結構。
此外，圖20B及圖20C示出可用於像素電路501的像素電路的結構的一個例子。
圖20B所示的像素電路501包括液晶元件570、電晶體550及電容器560。此外，與像素電路501連接有資料線DL_n、閘極線GL_m及電位供應線VL等。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
此外，圖20C所示的像素電路501包括電晶體552、電晶體554、電容器562以及發光元件572。此外，與像素電路501連接有資料線DL_n、閘極線GL_m、電位供應線VL_a及電位供應線VL_b等。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位VSS。根據電晶體554的閘極被施加的電位，流過發光元件572中的電流被控制，從而來自發光元件572的發光亮度被控制。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4 下面對備有用來校正像素所顯示的灰階的記憶體的像素電路以及具有該像素電路的顯示裝置進行說明。實施方式1中例示出的電晶體可以用於下文中例示出的像素電路所使用的電晶體。
[電路結構] 圖21A示出像素電路400的電路圖。像素電路400包括電晶體M1、電晶體M2、電容器C1及電路401。此外，像素電路400連接有佈線S1、佈線S2、佈線G1及佈線G2。
電晶體M1的閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極連接。電晶體M2的閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C1的另一個電極及電路401連接。
電路401至少包括一個顯示元件。顯示元件可以使用各種各樣的元件，典型地有有機EL元件或LED元件等發光元件、液晶元件或MEMS元件等。
將連接電晶體M1與電容器C1的節點記作節點N1，將連接電晶體M2與電路401的節點記作節點N2。
像素電路400藉由使電晶體M1變為關閉狀態可以保持節點N1的電位。此外，藉由使電晶體M2變為關閉狀態可以保持節點N2的電位。此外，藉由在電晶體M2處於關閉狀態的狀態下藉由電晶體M1對節點N1寫入規定的電位，由於藉由電容器C1的電容耦合，可以使節點N2的電位對應節點N1的電位變化而發生改變。
在此，作為電晶體M1、電晶體M2中的一者或兩者可以使用實施方式1中例示出的使用氧化物半導體的電晶體。由於該電晶體具有極低的關態電流，因此可以長時間地保持節點N1或節點N2的電位。此外，當各節點的電位保持期間較短時(明確而言，圖框頻率為30Hz以上時等)也可以採用使用了矽等半導體的電晶體。
[驅動方法例] 接著，參照圖21B對像素電路400的工作方法的一個例子進行說明。圖21B是像素電路400的工作的時序圖。注意，這裡為了便於說明，不考慮佈線電阻等各種電阻、電晶體或佈線等的寄生電容及電晶體的臨界電壓等的影響。
在圖21B所示的工作中，將1個圖框期間分為期間T1和期間T2。期間T1是對節點N2寫入電位的期間，期間T2是對節點N1寫入電位的期間。
＜期間T1＞ 在期間T1，對佈線G1和佈線G2的兩者供給使電晶體變為導通狀態的電位。此外，對佈線S1提供為固定電位的電位Vref ，對佈線S2提供第一資料電位Vw 。
節點N1藉由電晶體M1從佈線S1被供給電位Vref 。此外，節點N2藉由電晶體M2從佈線S2被供給第一資料電位Vw 。因此，電容器C1變為保持電位差Vw -Vref 的狀態。
＜期間T2＞ 接著，在期間T2，佈線G1被供應使電晶體M1變為導通狀態的電位，佈線G2被供應使電晶體M2變為關閉狀態的電位，佈線S1被提供第二資料電位Vdata 。此外，可以對佈線S2提供預定的恆電位或使成為浮動狀態。
節點N1藉由電晶體M1從佈線S1被供應第二資料電位Vdata 。此時，由於藉由電容器C1的電容耦合，對應第二資料電位Vdata 節點N2的電位發生變化，其變化量為電位dV。也就是說，電路401被輸入將第一資料電位Vw 和電位dV加在一起的電位。注意，雖然圖21B示出電位dV為正的值，但是其也可以為負的值。也就是說，第二資料電位Vdata 也可以比電位Vref 低。
這裡，電位dV基本由電容器C1的電容值及電路401的電容值決定。當電容器C1的電容值充分大於電路401的電容值時，電位dV成為接近第二資料電位Vdata 的電位。
如上所述，由於像素電路400可以組合兩種資料信號生成供應給包括顯示元件的電路401的電位，所以可以在像素電路400內進行灰階校正。
此外，像素電路400可以生成超過可對與佈線S1及佈線S2連接的源極驅動器供給的最大電位的電位。例如，在使用發光元件的情況下，可以進行高動態範圍(HDR)顯示等。此外，在使用液晶元件的情況下，可以實現過驅動等。
[應用例] ＜使用液晶元件的例子＞ 圖21C所示的像素電路400LC包括電路401LC。電路401LC包括液晶元件LC及電容器C2。
液晶元件LC的一個電極與節點N2及電容器C2的一個電極連接，另一個電極與被供應電位Vcom2 的佈線連接。電容器C2的另一個電極與被供應電位Vcom1 的佈線連接。
電容器C2用作儲存電容器。此外，當不需要時可以省略電容器C2。
由於像素電路400LC可以對液晶元件LC提供高電壓，所以例如可以藉由過驅動實現高速顯示，可以採用驅動電壓高的液晶材料等。此外，藉由對佈線S1或佈線S2提供校正信號，可以根據使用溫度或液晶元件LC的劣化狀態等進行灰階校正。
＜使用發光元件的例子＞ 圖21D所示的像素電路400EL包括電路401EL。電路401EL包括發光元件EL、電晶體M3及電容器C2。
電晶體M3的閘極與節點N2及電容器C2的一個電極連接，源極和汲極中的一個與被供應電位VH 的佈線連接，源極和汲極中的另一個與發光元件EL的一個電極連接。電容器C2的另一個電極與被供應電位Vcom 的佈線連接。發光元件EL的另一個電極與被供應電位VL 的佈線連接。
電晶體M3具有控制對發光元件EL供應的電流的功能。電容器C2用作儲存電容器。不需要時也可以省略電容器C2。
此外，雖然這裡示出發光元件EL的陽極一側與電晶體M3連接的結構，但是也可以採用陰極一側與電晶體M3連接的結構。當採用陰極一側與電晶體M3連接的結構時，可以適當地改變電位VH 與電位VL 的值。
像素電路400EL可以藉由對電晶體M3的閘極施加高電位使大電流流過發光元件EL，所以可以實現HDR顯示等。此外，藉由對佈線S1或佈線S2提供校正信號可以對電晶體M3及發光元件EL的電特性偏差進行校正。
此外，不侷限於圖21C及圖21D所示的電路，也可以採用另外附加電晶體或電容器等的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5 在本實施方式中，對可以使用本發明的一個實施方式製造的顯示模組進行說明。
圖22A所示的顯示模組6000在上蓋6001與下蓋6002之間包括與FPC6005連接的顯示裝置6006、框架6009、印刷電路板6010及電池6011。
例如，可以將使用本發明的一個實施方式製造的顯示裝置用作顯示裝置6006。藉由利用顯示裝置6006，可以實現功耗極低的顯示模組。
上蓋6001及下蓋6002可以根據顯示裝置6006的尺寸適當地改變其形狀或尺寸。
顯示裝置6006也可以具有作為觸控面板的功能。
框架6009具有保護顯示裝置6006的功能、遮斷因印刷電路板6010的工作而產生的電磁波的功能以及散熱板的功能等。
印刷電路板6010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路、電池控制電路等。
圖22B是具備光學觸控感測器的顯示模組6000的剖面示意圖。
顯示模組6000包括設置在印刷電路板6010上的發光部6015及受光部6016。此外，由上蓋6001與下蓋6002圍繞的區域設置有一對導光部(導光部6017a、導光部6017b)。
顯示裝置6006隔著框架6009與印刷電路板6010、電池6011重疊。顯示裝置6006及框架6009固定在導光部6017a、導光部6017b。
從發光部6015發射的光6018經過導光部6017a、顯示裝置6006的頂部及導光部6017b到達受光部6016。例如，當光6018被指頭或觸控筆等被檢測體阻擋時，可以檢測觸摸操作。
例如，多個發光部6015沿著顯示裝置6006的相鄰的兩個邊設置。多個受光部6016配置在與發光部6015對置的位置。由此，可以取得觸摸操作的位置的資訊。
作為發光部6015例如可以使用LED元件等光源，尤其是，較佳為使用發射紅外線的光源。作為受光部6016可以使用接收發光部6015所發射的光且將其轉換為電信號的光電元件。較佳為使用能夠接收紅外線的光電二極體。
藉由使用使光6018透過的導光部6017a及導光部6017b，可以將發光部6015及受光部6016配置在顯示裝置6006中的下側，可以抑制外光到達受光部6016而導致觸控感測器的錯誤工作。尤其較佳為使用吸收可見光且透過紅外線的樹脂，由此可以更有效地抑制觸控感測器的錯誤工作。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6 在本實施方式中對能夠使用本發明的一個實施方式的顯示裝置的電子裝置的例子進行說明。
圖23A所示的電子裝置6500是可以用作智慧手機的可攜式資訊終端設備。
電子裝置6500的外殼6501中包括顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、照相機6507及光源6508等。顯示部6502具有觸控面板功能。
顯示部6502可以使用本發明的一個實施方式的顯示裝置。
圖23B是包括外殼6501的麥克風6506一側的端部的剖面示意圖。
外殼6501的顯示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內設置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。
顯示面板6511、光學構件6512及觸控感測器面板6513使用沒有圖示的黏合層固定到保護構件6510。
此外，在顯示部6502外側的區域中，顯示面板6511的一部分被折疊。此外，該被折疊的部分與FPC6515連接。FPC6515安裝有IC6516。此外，FPC6515與設置於印刷電路板6517的端子連接。
顯示面板6511可以使用本發明的一個實施方式的撓性顯示器面板。由此，可以實現極輕量的電子裝置。此外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下搭載大容量的電池6518。此外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7 在本實施方式中對包括使用本發明的一個實施方式製造的顯示裝置的電子裝置進行說明。
以下所例示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高清晰的電子裝置。此外，可以同時實現高清晰及大螢幕的電子裝置。
在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。
作為電子裝置，例如除了電視機、膝上型個人電腦、顯示器裝置、數位看板、彈珠機、遊戲機等大型的具有比較大的螢幕的電子裝置之外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。
使用了本發明的一個實施方式的電子裝置可以沿著房屋或樓的內壁或外壁、汽車等的內部裝飾或外部裝飾等的平面或曲面組裝。
圖24A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。此外，照相機8000安裝有可裝卸的鏡頭8006。
在照相機8000中，鏡頭8006和外殼也可以被形成為一體。
照相機8000藉由按下快門按鈕8004或者觸摸用作觸控面板的顯示部8002，可以進行成像。
外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101藉由嵌合到照相機8000的嵌入器的嵌入器裝到照相機8000。取景器8100可以將從照相機8000接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕等。
本發明的一個實施方式的顯示裝置可以用於照相機8000的顯示部8002及取景器8100的顯示部8102。此外，也可以在照相機8000中內置有取景器。
圖24B是頭戴顯示器8200的外觀圖。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。此外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資訊等顯示到顯示部8204上。此外，主體8203具有相機，由此可以利用使用者的眼球及眼瞼的動作作為輸入方法。
此外，也可以對安裝部8201的被使用者接觸的位置設置多個電極，以檢測出根據使用者的眼球的動作而流過電極的電流，由此實現識別使用者的視線的功能。此外，還可以具有根據流過該電極的電流監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能或與使用者的頭部的動作同步地使顯示在顯示部8204上的影像變化的功能。
可以將本發明的一個實施方式的顯示裝置用於顯示部8204。
圖24C、圖24D及圖24E是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。
使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。因為使用者可以感受高真實感。此外，藉由透鏡8305分別看到顯示在顯示部8302的不同區域上的影像，來可以進行利用視差的三維顯示等。此外，本發明的一個實施方式不侷限於設置有一個顯示部8302的結構，也可以設置兩個顯示部8302以對使用者的一對眼睛分別配置兩個不同的顯示部。
可以將本發明的一個實施方式的顯示裝置用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度，所以即使如圖24E那樣地使用透鏡8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。
圖25A至圖25G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖25A至圖25G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料來處理的功能；等。注意，電子裝置的功能不侷限於上述功能，而可以具有各種功能。電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像或動態影像來將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖25A至圖25G所示的電子裝置。
圖25A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型顯示部9001組裝到電視機9100。
圖25B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如可以用作智慧手機。可攜式資訊終端9101也可以設置有揚聲器9003、連接端子9006、感測器9007等。此外，可攜式資訊終端9101可以將文字或影像資訊顯示在其多個面上。圖25B示出顯示三個圖示9050的例子。此外，也可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。作為資訊9051的一個例子，可以舉出提示收到電子郵件、SNS或電話等的資訊；電子郵件或SNS等的標題；發送者姓名；日期；時間；電池餘量；以及天線接收信號強度等。或者，可以在顯示有資訊9051的位置上顯示圖示9050等。
圖25C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，使用者也可以在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認顯示在能夠從可攜式資訊終端9102的上方觀察到的位置上的資訊9053。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷例如是否接電話。
圖25D是示出手錶型可攜式資訊終端9200的立體圖。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。例如，藉由與可進行無線通訊的耳麥相互通訊，可攜式資訊終端9200可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以與其他資訊終端進行資料的交換或者進行充電。此外，充電工作也可以利用無線供電進行。
圖25E至圖25G是示出能夠折疊的可攜式資訊終端9201的立體圖。此外，圖25E是可攜式資訊終端9201為展開狀態的立體圖，圖25G是可攜式資訊終端9201為折疊狀態的立體圖，並且圖25F是可攜式資訊終端9201為從圖25E和圖25G中的一個狀態變為另一個狀態的中途的狀態的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性優異。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。例如，可以以1mm以上且150mm以下的曲率半徑使顯示部9001彎曲。
圖26A示出電視機的一個例子。電視機7100的顯示部7500被組裝在外殼7101中。在此示出利用支架7103支撐外殼7101的結構。
可以藉由利用外殼7101所具備的操作開關或另外提供的遙控器7111進行圖26A所示的電視機7100的操作。此外，也可以將觸控面板應用於顯示部7500，藉由用手指等觸摸顯示部7500可以進行電視機7100的操作。此外，遙控器7111也可以除了具備操作按鈕以外還具備顯示部。
此外，電視機7100也可以具備電視廣播的接收機或用來連接到通訊網路的通訊設備。
圖26B示出筆記型個人電腦7200。筆記型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7500。
圖26C及圖26D示出數位看板(Digital Signage)的一個例子。
圖26C所示的數位看板7300包括外殼7301、顯示部7500及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器以及麥克風等。
此外，圖26D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7500。
顯示部7500越大，一次能夠提供的資訊量越多，並且容易吸引人的注意，由此例如可以提高廣告宣傳效果。
較佳為將觸控面板用於顯示部7500，使得使用者能夠操作。由此，不僅可以用於廣告，還可以用於提供路線資訊或交通資訊、商用設施的指南等使用者需要的資訊。
如圖26C和圖26D所示，數位看板7300或數位看板7400較佳為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311聯動。例如，顯示在顯示部7500上的廣告的資訊可以顯示在資訊終端設備7311的螢幕，並且藉由操作資訊終端設備7311，可以切換顯示部7500的顯示。
此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311為操作單元(控制器)執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。
本發明的一個實施方式的顯示裝置可以應用於圖26A至圖26D所示的顯示部7500。
雖然本實施方式的電子裝置採用具有顯示部的結構，但是本發明的一個實施方式也可以用於不具有顯示部的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。 實施例1
下面，對製造形成有可用於本發明的一個實施方式的電晶體的絕緣膜的樣本並利用熱脫附譜分析法(TDS：Thermal Desorption Spectrometry)評價從絕緣膜的氫脫離量及絕緣膜的氧透過性的結果進行說明。
[實施例1-1] ＜樣本的製造＞ 首先，作為絕緣膜，在玻璃基板上利用電漿CVD法形成厚度約為100nm的氮氧化矽膜。在此，製造使絕緣膜的形成條件不同的三個樣本(樣本A1至樣本A3)。
樣本A1的氮氧化矽膜以如下條件形成：矽烷氣體、氮氣體、氨氣體及一氧化二氮氣體的流量分別為150sccm、5000sccm、100sccm、100sccm；壓力為200Pa；成膜功率為2000W；基板溫度為350℃。
樣本A2及樣本A3的氮氧化矽膜以將上述樣本A1的成膜條件下的一氧化二氮氣體的流量分別為500sccm、1000sccm的條件形成。
藉由上述製程，製造在玻璃基板上形成有絕緣膜的樣本A1至樣本A3。
＜TDS分析＞ 對上述樣本A1至A3分別進行TDS分析。TDS分析以30℃/min.的升溫速度進行。
圖27A至圖27C分別示出樣本(記為Sample) A1至A3的TDS分析結果。圖27A至圖27C示出相當於氫分子的質荷比(M/z)為2時的結果。橫軸示出基板溫度(Sub. Temp.)，縱軸示出檢測強度(Intensity)。另外，在各圖式中還示出每單位體積的脫離量的定量值。
在各樣本中，可以確認從絕緣膜的氫分子的脫離量小。另外，可以確認到如下：成膜時的一氧化二氮氣體的流量越多，氫分子的脫離量越低。
[實施例1-2] 下面，製造將氮氧化矽膜形成在藉由加熱釋放氧的氧氮化矽膜上的樣本，利用TDS分析評價該氮氧化矽膜的氧透過性。
＜樣本的製造＞ 首先，在玻璃基板上利用電漿CVD法形成厚度約為100nm的氧氮化矽膜。
接著,藉由在利用濺射法將金屬氧化物膜形成於氧氮化矽膜上之後進行氧自由基處理，對氧氮化矽膜供應氧。然後，藉由蝕刻去除金屬氧化物膜。
接著，在氧氮化矽膜上利用電漿CVD法形成厚度約為100nm的氮氧化矽膜。在此，製造使氮氧化矽膜的成膜條件不同的三個樣本(樣本B1至樣本B3)。
以與上述樣本A1、樣本A2及樣本A3同樣的條件分別形成樣本B1、樣本B2及樣本B3的氮氧化矽膜。
藉由上述製程，製造將氮氧化矽膜形成在藉由加熱釋放氧的氧氮化矽膜上的樣本。
＜TDS分析＞ 圖27D至圖27F分別示出樣本B1至樣本B3的TDS分析結果。圖27D至圖27F示出相當於氫分子的質荷比為32時的結果。另外，在各圖式中，還示出每單位體積的脫離量的定量值。另外，在各圖式中，以虛線表示不形成氮氧化矽膜時的氧氮化矽膜的TDS分析結果。
在各樣本中，可以確認藉由形成氮氧化矽膜可以抑制氧分子的脫離。也就是說，可知氮氧化矽膜具有氧阻擋性。尤其是，可以確認成膜時的一氧化二氮氣體的流量最少的樣本B1表示較高的氧阻擋性。
如上所述可知，本實施例中製造的氮氧化矽膜的氫脫離量非常少，並且該氮氧化矽膜具有氧阻擋性。藉由將這種氮氧化矽膜應用於實施方式1所示的絕緣層103，尤其應用於絕緣膜103a，可以實現可靠性較高的電晶體。 實施例2
下面，對製造使作為半導體層的被形成面的絕緣層的結構不同的電晶體並評價其電特性及可靠性的結果進行說明。
[樣本的製造] 作為所製造的電晶體的結構，可以援用實施方式1所例示的電晶體100C。
首先，利用濺射法在玻璃基板上形成厚度大約為100nm的鎢膜，對其進行加工得到第一閘極電極。
接著，形成第一閘極絕緣層。在此，製造使第一閘極絕緣層的結構不同的四個樣本(樣本C1至C4)。
作為樣本C1至樣本C3的第一閘極絕緣層，採用厚度約為30nm的氮化矽膜、厚度約為280nm的氮氧化矽膜以及厚度約為20nm的氧氮化矽膜的疊層結構。
氮化矽膜以如下條件形成：矽烷氣體、氮氣體及氨氣體的流量分別為290sccm、2000sccm、2000sccm；壓力為200Pa；成膜功率為3000W；基板溫度為350℃。
氧氮化矽膜以如下條件形成：矽烷氣體及一氧化二氮氣體的流量分別為100sccm、4000sccm；壓力為200Pa；成膜功率為2000W；基板溫度為350℃。
以與上述實施例1-1所說明的樣本A1同樣的條件形成樣本C1的氮氧化矽膜。以與樣本A2同樣的條件形成樣本C2的氮氧化矽膜。以與樣本A3同樣的條件形成樣本C3的氮氧化矽膜。
作為樣本C4的第一閘極絕緣層，採用厚度約為200nm的第一氮化矽膜、厚度約為100nm的第二氮化矽膜以及厚度約為20nm的氧氮化矽膜的疊層結構。
以與上述樣本C1等中的氮化矽膜同樣的條件形成第一氮化矽膜。
第二氮化矽膜以如下條件形成：矽烷氣體、氮氣體及氨氣體的流量分別為150sccm、5000sccm、100sccm；壓力為200Pa；成膜功率為2000W；基板溫度為350℃。
以與上述樣本C1等中的氧氮化矽膜同樣的條件形成氧氮化矽膜。
接著，在第一閘極絕緣層上形成厚度約為30nm的金屬氧化物膜，且對該金屬氧化物膜進行加工來得到半導體層。該金屬氧化物膜藉由使用金屬元素的原子個數比為In：Ga：Zn=1：1：1的濺射靶材的濺射法形成。然後，以370℃進行1小時的加熱處理。
接著，藉由電漿CVD法形成成為第二閘極絕緣層的厚度約為140nm的氧氮化矽膜。
接著，作為成為第二閘極電極的導電膜，藉由濺射法形成厚度約為20nm的銦鋅氧化物膜、厚度約為100nm的銅膜及厚度約為30nm的銦鋅氧化物膜。然後，加工各導電膜及氧氮化矽膜而得到第二閘極電極及第二閘極絕緣層。
接著，作為覆蓋電晶體的保護絕緣層，利用電漿CVD法形成厚度約為300nm的氧氮化矽膜。然後，對保護絕緣層部分地進行蝕刻來形成開口，藉由濺射法形成鉬膜，然後對其進行加工得到源極電極及汲極電極。然後，作為平坦膜形成厚度大約為1.5μm的丙烯酸樹脂膜，在氮氛圍下以250℃的溫度進行1小時的加熱處理。
藉由上述製程，得到包括形成在玻璃基板上的電晶體的樣本C1至C4。
[電晶體的Id-Vg特性] 接著，測量上面製造的樣本C1至樣本C4的電晶體的Id-Vg特性。
電晶體的Id-Vg特性在如下條件下進行測量。對閘極電極施加的電壓(以下也稱為閘極電壓(VG))以從 -15V到+20V每隔0.25V的方式施加。此外，將施加到源極電極的電壓(以下也稱為源極電壓(VS))設定為0V(comm)，將施加到汲極電極的電壓(以下也稱為汲極電壓(VD))設定為0.1V和10V。
在此測量對第一閘極電極及第二閘極電極分別施加相同閘極電壓時的Id-Vg特性。
此外，所測量的各電晶體為具有2μm的設計通道長度、3μm的設計通道寬度的雙閘極結構的電晶體。每個樣本的測量個數為20。
圖28A至圖28D示出樣本C1至樣本C4的Id-Vg特性。在各圖式中示出汲極電壓為0.1V時的Id-Vg特性及汲極電壓為10V時的Id-Vg特性。
如圖28A至圖28D所示，可以確認在每個樣本中都能夠得到偏差小的良好電特性。
[可靠性評價] 接著，為了評價上述電晶體的可靠性，進行GBT測試。在GBT測試中，將形成有電晶體的基板保持為60℃，對電晶體的源極和汲極施加0V的電壓，對閘極施加20V或-20V的電壓，並保持該狀態1小時。這裡，尤其示出PBTS測試。
圖29示出PBTS測試後的樣本C1至樣本C4的臨界電壓的變動量(∆Vth)。圖29示出各樣本中的如下情況：對第一閘極電極和第二閘極電極施加相同應力(Dual Stress)；對僅第二閘極電極施加應力(Top Stress)；以及對僅第一閘極電極施加應力(Bottom Stress)。
從圖29可知，樣本C1、樣本C2及樣本C3的臨界電壓的變動量低於樣本C4。從此可以確認：藉由將氮氧化矽膜用於第一閘極絕緣層，可以實現可靠性高的電晶體。
另外，在比較樣本C1、樣本C2及樣本C3的Bottom Stress的結果時，有臨界電壓的變動量依次小的傾向。從此結果及上述實施例1-1的結果可以估計為：藉由作為氮氧化矽膜採用氫釋放量更少的膜，可以抑制臨界電壓的變動。
如上所述可知，藉由將不容易釋放氫且不容易擴散氧的氮氧化矽膜用作第一閘極絕緣層，可以實現特性不均勻少、電特性良好且可靠性高的電晶體。
10,10A~10E:電晶體 100,100A~100C:電晶體 102:基板 103:絕緣層 103a~103c:絕緣膜 106:導電層 108,108a,108b:半導體層 108f:金屬氧化物膜 108n:低電阻區域 110:絕緣層 110a~110c:絕緣膜 112:導電層 112f:導電膜 114:金屬氧化物層 114f:金屬氧化物膜 116,118:絕緣層 120a,120b:導電層 140:雜質元素 141a,141b,142:開口部
在圖式中： [圖1A]及[圖1B]是示出電晶體的結構實例的圖。 [圖2A]及[圖2B]是示出電晶體的結構實例的圖。 [圖3A]及[圖3B]是示出電晶體的結構實例的圖。 [圖4A]至[圖4C]是示出電晶體的結構實例的圖。 [圖5A]至[圖5C]是示出電晶體的結構實例的圖。 [圖6A]至[圖6C]是示出電晶體的結構實例的圖。 [圖7A]至[圖7C]是示出電晶體的結構實例的圖。 [圖8A]至[圖8D]是示出電晶體的結構實例的圖。 [圖9A]至[圖9D]是示出電晶體的結構實例的圖。 [圖10A]至[圖10D]是示出電晶體的結構實例的圖。 [圖11A]至[圖11E]是說明電晶體的製造方法的圖。 [圖12A]至[圖12D]是說明電晶體的製造方法的圖。 [圖13A]及[圖13B]是說明電晶體的製造方法的圖。 [圖14A]至[圖14D]是說明電晶體的製造方法的圖。 [圖15A]至[圖15C]是顯示裝置的俯視圖。 [圖16]是顯示裝置的剖面圖。 [圖17]是顯示裝置的剖面圖。 [圖18]是顯示裝置的剖面圖。 [圖19]是顯示裝置的剖面圖。 [圖20A]是顯示裝置的方塊圖，[圖20B]及[圖20C]是顯示裝置的電路圖。 [圖21A]、[圖21C]及[圖21D]是顯示裝置的電路圖，[圖21B]是時序圖。 [圖22A]及[圖22B]是示出顯示模組的結構實例的圖。 [圖23A]及[圖23B]是示出電子裝置的結構實例的圖。 [圖24A]至[圖24E]是示出電子裝置的結構實例的圖。 [圖25A]至[圖25G]是示出電子裝置的結構實例的圖。 [圖26A]至[圖26D]是示出電子裝置的結構實例的圖。 [圖27A]至[圖27F]是示出TDS分析結果的圖。 [圖28A]至[圖28D]是示出電晶體的Id-Vg特性的圖。 [圖29]是示出電晶體的可靠性測試結果的圖。
10:電晶體
103:絕緣層
103a~103c:絕緣膜
108:半導體層
108n:低電阻區域
110:絕緣層
112:導電層
114:金屬氧化物層

Claims (15)

  1. 一種半導體裝置，包括： 第一絕緣層； 第二絕緣層； 半導體層；以及 第一導電層， 其中，該半導體層、該第二絕緣層以及該第一導電層依次層疊在該第一絕緣層上， 該第一絕緣層具有依次層疊有第一絕緣膜、第二絕緣膜以及第三絕緣膜的疊層結構， 該第二絕緣層包含氧化物， 該半導體層包含銦及氧， 該第三絕緣膜具有接觸於該半導體層的部分， 該第一絕緣膜包含矽及氮， 該第三絕緣膜包含矽及氧， 該第二絕緣膜包含矽、氮及氧， 該第二絕緣膜中的氧含量多於該第一絕緣膜中的氧含量且少於該第三絕緣膜中的氧含量， 並且，該第二絕緣膜中的氮含量少於該第一絕緣膜中的氮含量且多於該第三絕緣膜中的氮含量。
  2. 如請求項1之半導體裝置，還包括： 第二導電層， 其中該第一絕緣層位於該第二導電層與該半導體層之間， 該第二導電層具有與該半導體層及該第一導電層重疊的區域， 並且該第一絕緣膜具有接觸於該第二導電層的部分。
  3. 如請求項1之半導體裝置， 其中該第二絕緣膜的厚度比該第一絕緣膜的厚度厚， 並且該第二絕緣膜的厚度比該第三絕緣膜的厚度厚。
  4. 如請求項1之半導體裝置， 其中該第二絕緣膜的厚度為該第一絕緣膜的厚度的2倍以上且20倍以下， 該第二絕緣膜的厚度為該第三絕緣膜的厚度的2倍以上且20倍以下， 並且該第二絕緣膜的厚度為該第一絕緣層的總厚度的50%以上且95%以下。
  5. 如請求項1之半導體裝置， 其中該第二絕緣層具有依次層疊有第四絕緣膜、第五絕緣膜以及第六絕緣膜的疊層結構， 該第四絕緣膜具有接觸於該半導體層的區域， 並且該第四絕緣膜、該第五絕緣膜以及該第六絕緣膜都包含氧化物。
  6. 如請求項1之半導體裝置， 其中該半導體層包含M以及鋅， 該M為選自鋁、鎵、釔和錫中的一種或多種， 並且該半導體層具有銦含有率高於M含有率的區域。
  7. 如請求項1之半導體裝置，還包括： 該第二絕緣層與該第一導電層之間的金屬氧化物層， 其中該金屬氧化物層包含選自鋁、鉿、錫、銦、鎵和鋅中的一種以上的元素。
  8. 一種半導體裝置，包括： 第一絕緣層； 第二絕緣層； 半導體層；以及 第一導電層， 其中，該半導體層、該第二絕緣層以及該第一導電層依次層疊在該第一絕緣層上， 該第一絕緣層具有依次層疊有第一絕緣膜、第二絕緣膜以及第三絕緣膜的疊層結構， 該半導體層具有依次層疊有第一金屬氧化物膜以及第二金屬氧化物膜的疊層結構， 該第二絕緣層包含氧化物， 該第一金屬氧化物膜以及該第二金屬氧化物膜都包含銦及氧， 該第二絕緣層具有接觸於該第二金屬氧化物膜的部分， 該第三絕緣膜具有接觸於該第一金屬氧化物膜的部分， 該第一絕緣膜包含矽及氮， 該第三絕緣膜包含矽及氧， 該第二絕緣膜包含矽、氮及氧， 該第二絕緣膜中的氧含量多於該第一絕緣膜中的氧含量且少於該第三絕緣膜中的氧含量， 並且，該第二絕緣膜中的氮含量少於該第一絕緣膜中的氮含量且多於該第三絕緣膜中的氮含量。
  9. 如請求項8之半導體裝置，還包括： 第二導電層， 其中該第一絕緣層位於該第二導電層與該半導體層之間， 該第二導電層具有與該半導體層及該第一導電層重疊的區域， 並且該第一絕緣膜具有接觸於該第二導電層的部分。
  10. 如請求項8之半導體裝置， 其中該第二絕緣膜的厚度比該第一絕緣膜的厚度厚， 並且該第二絕緣膜的厚度比該第三絕緣膜的厚度厚。
  11. 如請求項8之半導體裝置， 其中該第二絕緣膜的厚度為該第一絕緣膜的厚度的2倍以上且20倍以下， 該第二絕緣膜的厚度為該第三絕緣膜的厚度的2倍以上且20倍以下， 並且該第二絕緣膜的厚度為該第一絕緣層的總厚度的50%以上且95%以下。
  12. 如請求項8之半導體裝置， 其中該第二絕緣層具有依次層疊有第四絕緣膜、第五絕緣膜以及第六絕緣膜的疊層結構， 該第四絕緣膜具有接觸於該半導體層的區域， 並且該第四絕緣膜、該第五絕緣膜以及該第六絕緣膜都包含氧化物。
  13. 如請求項8之半導體裝置， 其中該第一金屬氧化物膜包含鎵及鋅， 該第二金屬氧化物膜包含鎵及鋅， 並且該第二金屬氧化物膜具有與該第一金屬氧化物膜相比銦含有率高且鎵含有率低的區域。
  14. 如請求項8之半導體裝置， 其中該第一金屬氧化物膜包含鎵及鋅， 並且該第二金屬氧化物膜不包含鎵。
  15. 如請求項8之半導體裝置，還包括： 該第二絕緣層與該第一導電層之間的金屬氧化物層， 其中該金屬氧化物層包含選自鋁、鉿、錫、銦、鎵和鋅中的一種以上的元素。
TW109122513A 2019-07-19 2020-07-03 半導體裝置 TW202111767A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019133334 2019-07-19
JP2019-133334 2019-07-19

Publications (1)

Publication Number Publication Date
TW202111767A true TW202111767A (zh) 2021-03-16

Family

ID=74171497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122513A TW202111767A (zh) 2019-07-19 2020-07-03 半導體裝置

Country Status (5)

Country Link
US (3) US11211501B2 (zh)
JP (1) JP2021019197A (zh)
KR (1) KR20210010333A (zh)
CN (1) CN112242448A (zh)
TW (1) TW202111767A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211501B2 (en) * 2019-07-19 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9590109B2 (en) * 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106784014A (zh) * 2016-12-23 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板、显示装置
WO2019043510A1 (ja) * 2017-09-01 2019-03-07 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
US11482626B2 (en) * 2018-03-29 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11211501B2 (en) * 2019-07-19 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN112242448A (zh) 2021-01-19
US11799034B2 (en) 2023-10-24
US20230420571A1 (en) 2023-12-28
US20210020782A1 (en) 2021-01-21
JP2021019197A (ja) 2021-02-15
US20220093802A1 (en) 2022-03-24
KR20210010333A (ko) 2021-01-27
US11211501B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
JP7462391B2 (ja) 半導体装置
WO2020089726A1 (ja) 半導体装置
JP7344707B2 (ja) 半導体装置の作製方法
JP7242633B2 (ja) 半導体装置、および半導体装置の作製方法
JP2023166508A (ja) 半導体装置の作製方法
JP2023017043A (ja) 半導体装置
JP7475282B2 (ja) 半導体装置
JP2023060345A (ja) 半導体装置
KR20200102470A (ko) 반도체 장치의 제작 방법
JP2024037777A (ja) 半導体装置の作製方法
US20230420571A1 (en) Semiconductor device
WO2020089762A1 (ja) 半導体装置
WO2021028750A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020074993A1 (ja) 半導体装置
TW202333242A (zh) 半導體裝置及其製造方法
JP7275112B2 (ja) 半導体装置
WO2020012276A1 (ja) 半導体装置
TW202410452A (zh) 半導體裝置