WO2019106820A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2019106820A1
WO2019106820A1 PCT/JP2017/043232 JP2017043232W WO2019106820A1 WO 2019106820 A1 WO2019106820 A1 WO 2019106820A1 JP 2017043232 W JP2017043232 W JP 2017043232W WO 2019106820 A1 WO2019106820 A1 WO 2019106820A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
cooling
semiconductor
cooling plate
semiconductor package
Prior art date
Application number
PCT/JP2017/043232
Other languages
English (en)
French (fr)
Inventor
英夫 河面
白澤　敬昭
慎太郎 荒木
信義 木本
武志 王丸
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/753,828 priority Critical patent/US11621213B2/en
Priority to CN201780097239.7A priority patent/CN111418058A/zh
Priority to DE112017008242.0T priority patent/DE112017008242T5/de
Priority to PCT/JP2017/043232 priority patent/WO2019106820A1/ja
Priority to JP2019556506A priority patent/JP7027021B2/ja
Publication of WO2019106820A1 publication Critical patent/WO2019106820A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/20927—Liquid coolant without phase change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction

Definitions

  • the present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a structure of a semiconductor device used for a power control device or the like and a method of manufacturing the same.
  • Patent Document 1 when assembling a semiconductor device, there has been a possibility that the cooling pipe may be deformed under the influence of dimensional tolerances of respective components constituting the semiconductor device.
  • the present invention has been made to solve such a problem, and an object of the present invention is to provide a semiconductor device capable of suppressing the influence of dimensional tolerance and a method of manufacturing the same.
  • a semiconductor device comprises at least one of a plurality of cooling plates each having a refrigerant passage therein, a spacer for separating and laminating the cooling plates, and at least one cooling plate.
  • a semiconductor package provided on the main surface, and a spring plate provided between adjacent cooling plates and biasing the semiconductor package toward the cooling plate.
  • the semiconductor device is provided on at least one main surface of at least one cooling plate, a plurality of cooling plates each having a refrigerant passage therein, a spacer for separating and laminating the cooling plates, and at least one cooling plate. Since the semiconductor package and the spring plate provided between the adjacent cooling plates and biasing the semiconductor package toward the cooling plate are provided, the influence of dimensional tolerance can be suppressed.
  • FIG. 1 It is a figure which shows an example of a structure of the semiconductor device by embodiment of this invention. It is a figure which shows an example of a structure of the semiconductor device by embodiment of this invention. It is a figure which shows an example of the cooling plate by embodiment of this invention. It is sectional drawing which shows an example of the cooling plate by embodiment of this invention. It is a figure which shows an example of the semiconductor package by embodiment of this invention. It is a figure showing an example of a spring board by an embodiment of the invention. It is a figure which shows an example of the spacer by embodiment of this invention. It is a figure showing an example of the lid by the embodiment of the present invention. It is a figure which shows an example of the pipe by embodiment of this invention.
  • FIG. 1 shows an example of a structure of the semiconductor device by embodiment of this invention. It is a figure which shows an example of a structure of the semiconductor device by embodiment of this invention. It is a figure which shows an example of the cooling plate by embodiment of this invention. It is sectional drawing which shows an
  • FIG. 7 is a diagram showing an example of a manufacturing process of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is a diagram showing an example of a manufacturing process of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is a diagram showing an example of a manufacturing process of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is a diagram showing an example of a manufacturing process of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is a diagram showing an example of a manufacturing process of the semiconductor device according to the embodiment of the present invention.
  • FIG. 7 is a diagram showing an example of a manufacturing process of the semiconductor device according to the embodiment of the present invention. It is a figure which shows an example of a structure of the semiconductor device by embodiment of this invention.
  • Embodiment ⁇ Configuration> 1 and 2 are diagrams showing an example of the configuration of the semiconductor device according to the embodiment of the present invention.
  • the semiconductor device includes a cooling plate 1, a semiconductor package 2, a heat dissipation grease 3, a spring plate 4, a spacer 5, a pipe 6, a lid 7, a screw 8 and a nut And nine.
  • the cooling plate 1 has a screw hole 10 through which the screw 8 passes, and a refrigerant passage 11 through which a refrigerant such as water passes.
  • the cooling plate 1 has a refrigerant passage 11 in the stacking direction of the cooling plate 1 and in a direction perpendicular to the stacking direction. Cooling fins 13 are provided in the refrigerant passage 11 in order to improve the cooling efficiency.
  • An O-ring 12 is provided in the screw hole 10.
  • five cooling plates 1 are stacked at intervals.
  • the uppermost and lowermost cooling plates 1 are required to have higher rigidity than the other cooling plates 1 in order to prevent deformation when tightening a nut 9 on the screw 8.
  • the material of the uppermost and lowermost cooling plates 1 is an aluminum alloy, and the material of the other cooling plates 1 is thin pure aluminum. By using these materials, a thermal resistance suitable for cooling the semiconductor package 2 can be obtained.
  • the semiconductor package 2 is a mold type power module of 2 in 1 package which has IGBT (Insulated Gate Bipolar Transistor) and FWD (Free Wheeling Diode) inside, as shown in FIG. That is, the semiconductor package 2 is a 2 in 1 package having an upper arm circuit and a lower arm circuit.
  • the semiconductor package 2 is provided on the cooling plate 1 via the heat dissipation grease 3.
  • the heat dissipation grease 3 has a function of releasing the heat generated in the semiconductor package 2 to the cooling plate 1.
  • the semiconductor package 2 is provided on the lower surface of the uppermost cooling plate 1, and the semiconductor package 2 is provided on the upper surface of the lowermost and second lowest cooling plates 1. Is provided.
  • semiconductor packages 2 are provided on both sides of another cooling plate 1.
  • the spring plate 4 is provided between the adjacent cooling plates 1 and biases the semiconductor package 2 toward the cooling plate 1.
  • the spring plate 4 is provided between the second lowest plate 1 and the semiconductor package 2
  • the spring plate 4 is provided between the semiconductor packages 2 in the other.
  • the shape of the spring plate 4 is a bellows shape, as shown in FIG.
  • the spacer 5 has a screw hole 10 and a refrigerant passage 11 as shown in FIG. Further, the spacer 5 is provided to separate the adjacent cooling plates 1 from each other. That is, the spacers 5 are provided to separate and stack the cooling plates 1.
  • the lid 7 has a screw hole 10 and closes the refrigerant passage 11 provided in the cooling plate 1.
  • the pipe 6 has a screw hole 10 and a refrigerant passage 11, as shown in FIG. 9, and has a function of a refrigerant inlet or outlet.
  • FIGS. 1 and 2 when the refrigerant flows in from one pipe 6, the refrigerant flows out from the other pipe 6 through the refrigerant passages of the cooling plate 1 and the spacer 5. Thereby, the heat generated in the semiconductor package 2 can be efficiently reduced.
  • the screw 8 passes through the pipe 6, the cooling plate 1, the spacer 5 and the screw hole 10 of the lid 7 and fixes the pipe 6, the cooling plate 1, the spacer 5 and the lid 7 by tightening with a nut 9.
  • ⁇ Manufacturing method> 10 to 15 are diagrams showing an example of a manufacturing process of the semiconductor device according to the present embodiment.
  • the semiconductor package 2 is provided on the upper surface of the cooling plate 1 via the heat dissipation grease 3.
  • the pipe 6 is provided on the lower surface of the cooling plate 1, and the screw 8 is passed through the screw holes 10 of the cooling plate 1 and the pipe 6.
  • the spring plate 4 is provided on the semiconductor package 2. Further, a screw 8 is inserted through the screw hole 10 of the spacer 5 to provide the spacer 5 on the cooling plate 1.
  • the semiconductor package 2 is provided on the upper surface of the cooling plate 1 via the heat dissipation grease 3. Then, a screw 8 is passed through the screw hole 10 of the cooling plate 1 to provide the cooling plate 1 on the spacer 5 and the spring plate 4. Thereafter, the spring plate 4 is provided on the semiconductor package 2. Further, a screw 8 is inserted through the screw hole 10 of the spacer 5 to provide the spacer 5 on the cooling plate 1.
  • the semiconductor package 2 is provided on both sides of the cooling plate 1 via the heat dissipation grease 3. Then, a screw 8 is passed through the screw hole 10 of the cooling plate 1 to provide the cooling plate 1 on the spacer 5 and the spring plate 4. Thereafter, the spring plate 4 is provided on the semiconductor package 2. Further, a screw 8 is inserted through the screw hole 10 of the spacer 5 to provide the spacer 5 on the cooling plate 1. Repeat this twice.
  • the semiconductor package 2 is provided on the lower surface of the cooling plate via the heat dissipation grease 3. Then, a screw 8 is passed through the screw hole 10 of the cooling plate 1, and the cooling plate 1 is provided on the spacer 5 and the spring plate 4. After the steps up to here, the state shown in FIG. 14 is obtained.
  • a screw 8 is inserted through the screw hole 10 of the lid 7, and the lid 7 is provided on the upper surface of the cooling plate 1.
  • the nut 9 is tightened to the end of the screw 8.
  • the pipe 6, the cooling plate 1, the spacer 5, and the lid 7 are fixed.
  • the refrigerant passage 11 of the cooling plate 1 is joined to the refrigerant passage 11 of the spacer 5 via the O-ring 12.
  • pressure is applied to the O-ring 12, and airtightness of the refrigerant passage 11 at the junction of the cooling plate 1 and the spacer 5 can be secured.
  • the semiconductor device having the stack structure shown in FIGS. 1 and 2 is completed.
  • the semiconductor device is a 14 in 1 semiconductor device including two elements forming the boost converter, six elements forming the regenerative inverter, and six elements forming the traveling inverter.
  • the spring plate 4 is provided between the adjacent cooling plates 1, it is possible to suppress the influence of the dimensional tolerance in the semiconductor device of the stack structure.
  • the semiconductor package 2 may be a 1 in 1 package having any one of the upper arm circuit and the lower arm circuit.
  • the configuration of the semiconductor package 2 can be arbitrarily selected.
  • the number of semiconductor packages 2 provided on the cooling plate 1 may be one or more.
  • the number of semiconductor packages 2 provided on the cooling plate 1 may be one or more.
  • FIG. 17 by providing one semiconductor package 2 on the cooling plate 1, it is possible to realize a 2 in 1 semiconductor device constituting a boost converter.
  • FIG. 18 by providing three semiconductor packages 2 on the cooling plate 1, it is possible to realize a 6 in 1 semiconductor device constituting a traveling inverter or a regenerative inverter.
  • FIG. 19 by providing three semiconductor packages 2 on the upper surface of the lower cooling plate 1 and providing three semiconductor packages 2 on the lower surface of the upper cooling plate 1, A 12 in 1 semiconductor device constituting a traveling inverter and a regenerative inverter can be realized.
  • the configuration of the semiconductor package 2 and the method of providing it to the cooling plate 1 can be arbitrarily selected.
  • FIGS. 17 to 19 although the case where the two cooling plates 1 are stacked has been described, the present invention is not limited to this.
  • the configuration shown in FIG. 17 and the configuration shown in FIG. 18 may be stacked, or the configuration shown in FIG. 17 and the configuration shown in FIG. 19 may be stacked.
  • the number of stacked semiconductor packages 2 can be freely selected.
  • the number of stacked cooling plates 1 may be variable.
  • a 6 in 1 semiconductor device constituting a traveling inverter or a regenerative inverter can be realized.
  • a 12 in 1 semiconductor device constituting a traveling inverter and a regenerative inverter can be realized.
  • the semiconductor package 2 may have an insulating layer such as an insulating sheet inside.
  • the semiconductor package 2 and the cooling plate 1 can be insulated.
  • an insulating substrate may be provided outside the semiconductor package 2, that is, between the semiconductor package 2 and the cooling plate 1.
  • the semiconductor package 2 and the cooling plate 1 can be insulated.
  • the arrangement of the spring plate 4 is optional.
  • the spring plate 4 may be provided such that the direction in which the bellows is formed is perpendicular to the stacking direction of the cooling plates 1.
  • the spring plate 4 may be provided such that the direction in which the bellows is formed is parallel to the stacking direction of the cooling plates 1.
  • the semiconductor package 2 can use a mirror type arrangement of the main terminals.
  • the main terminals of the semiconductor packages 2 can be aligned in the stacking direction, and the arrangement of the main terminals between the semiconductor packages 2 can be optimized.
  • the cooling plate 1 may have a recess 14. That is, the cooling plate 1 may have a recess 14 in which the heat dissipation grease 3 is provided on the surface on which the semiconductor package 2 is provided. With such a configuration, it is possible to prevent the heat release grease 3 from being pumped out.
  • the cooling plate 1 may have a rib 15. With such a configuration, the mechanical strength of the cooling plate 1 can be improved.
  • the position of the pipe 6 can be arbitrarily changed.
  • the refrigerant flows in from the lower pipe 6 and the refrigerant flows out from the upper pipe 6.
  • the refrigerant passage can be arbitrarily selected.
  • the semiconductor package 2 may have a semiconductor element whose main component is SiC.
  • main component refers to a component in which the proportion of the component present in the whole is more prominent than in the non-component, and refers to, for example, a component present in a proportion of several tens of times greater than the non-component.
  • the cooling plate 1 may have the coolant passages 11 in the stacking direction and may not have the coolant passages 11 in the direction perpendicular to the stacking direction. Specifically, in FIG. 4, the refrigerant passage 11 is not provided in the portion where the cooling fin 13 is provided. In this case, the cooling plate 1 is formed of a highly rigid material such as iron. The cooling plate 1 may be a part of the cooling plates 1 among the plurality of cooling plates 1 to be stacked.
  • Such a configuration can increase the mechanical strength of the stack structure.
  • the semiconductor package 2 may have a projection 16 that defines the installation position of the spring plate 4.
  • the protrusions 16 are formed when transfer molding the semiconductor package 2. With such a configuration, the spring plate 4 can be positioned.
  • the cooling plate 1 may have a projection 17 that defines the installation position of the semiconductor package 2. Further, as shown in FIG. 30, the cooling plate 1 may have a recess 18 that defines the installation position of the semiconductor package 2.
  • the semiconductor package 2 can be positioned.
  • the embodiment can be appropriately modified or omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本発明は、寸法公差の影響を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。本発明による半導体装置は、各々が内部に冷媒通路（１１）を有する複数の冷却板（１）と、各冷却板（１）を離間して積層するスペーサ（５）と、少なくとも１つの冷却板（１）の少なくとも一方主面上に設けられた半導体パッケージ（２）と、隣接する冷却板（１）の間に設けられ、半導体パッケージ（２）を冷却板（１）の方に付勢するばね板（４）とを備える。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関し、特に、電力制御機器等に使用される半導体装置の構造およびその製造方法に関する。
　従来、内部に冷媒通路を有する複数の冷却管と、各冷却管の一主面に固定された半導体パッケージと、複数の冷却管を離間配置した棚状の冷却構造体として積層するとともに、冷却構造体の端部において気密性を保つためのシールスペーサ部と、冷却構造体の一端および他端に設けられ、各冷却管の各々に冷媒を出し入れする一つの開口がシールスペーサ部と気密状に接続されたヘッダとを備える半導体装置が開示されている（例えば、特許文献１参照）。
特開２０１３－２６３６８号公報
　特許文献１では、半導体装置を組み立てる際に、当該半導体装置を構成する各構成要素の寸法公差の影響を受けて冷却管が変形する可能性があった。
　本発明は、このような問題を解決するためになされたものであり、寸法公差の影響を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。
　上記の課題を解決するために、本発明による半導体装置は、各々が内部に冷媒通路を有する複数の冷却板と、各冷却板を離間して積層するスペーサと、少なくとも１つの冷却板の少なくとも一方主面上に設けられた半導体パッケージと、隣接する冷却板の間に設けられ、半導体パッケージを冷却板の方に付勢するばね板とを備える。
　本発明によると、半導体装置は、各々が内部に冷媒通路を有する複数の冷却板と、各冷却板を離間して積層するスペーサと、少なくとも１つの冷却板の少なくとも一方主面上に設けられた半導体パッケージと、隣接する冷却板の間に設けられ、半導体パッケージを冷却板の方に付勢するばね板とを備えるため、寸法公差の影響を抑制することが可能となる。
　本発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による冷却板の一例を示す図である。 本発明の実施の形態による冷却板の一例を示す断面図である。 本発明の実施の形態による半導体パッケージの一例を示す図である。 本発明の実施の形態によるばね板の一例を示す図である。 本発明の実施の形態によるスペーサの一例を示す図である。 本発明の実施の形態によるフタの一例を示す図である。 本発明の実施の形態によるパイプの一例を示す図である。 本発明の実施の形態による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態による半導体装置の製造工程の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態によるばね板の設置の一例を示す図である。 本発明の実施の形態によるばね板の設置の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による冷却板の一例を示す図である。 本発明の実施の形態による冷却板の一例を示す図である。 本発明の実施の形態による半導体装置の構成の一例を示す図である。 本発明の実施の形態による半導体パッケージの一例を示す図である。 本発明の実施の形態による冷却板の一例を示す図である。 本発明の実施の形態による冷却板の一例を示す図である。
　本発明の実施の形態について、図面に基づいて以下に説明する。
　＜実施の形態＞
　＜構成＞
　図１，２は、本発明の実施の形態による半導体装置の構成の一例を示す図である。
　図１，２に示すように、半導体装置は、冷却板１と、半導体パッケージ２と、放熱グリス３と、ばね板４と、スペーサ５と、パイプ６と、フタ７と、ねじ８と、ナット９とを備えている。
　冷却板１は、図３，４に示すように、ねじ８を通すねじ穴１０と、水等の冷媒を通す冷媒通路１１とを有している。具体的には、冷却板１は、冷却板１の積層方向および当該積層方向に対して垂直方向に冷媒通路１１を有している。冷媒通路１１には、冷却効率を向上させるために冷却フィン１３が設けられている。ねじ穴１０には、Ｏリング１２が設けられている。図１，２の例では、５つの冷却板１が間隔を空けて積層されている。各冷却板１のうち最上段および最下段の冷却板１は、ねじ８にナット９を締め付ける際に変形することを防止するために、他の冷却板１よりも剛性を高くする必要がある。例えば、最上段および最下段の冷却板１の材質はアルミニウム合金であり、他の冷却板１の材質は薄い純アルミニウムである。これらの材質を用いることによって、半導体パッケージ２を冷却するために適した熱抵抗を得ることができる。
　半導体パッケージ２は、図５に示すように、内部にＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＦＷＤ（Free Wheeling Diode）を有する２ｉｎ１パッケージのモールド型パワーモジュールである。すなわち、半導体パッケージ２は、上アーム回路および下アーム回路を有する２ｉｎ１パッケージである。半導体パッケージ２は、放熱グリス３を介して冷却板１上に設けられている。放熱グリス３は、半導体パッケージ２で発生した熱を冷却板１へ放熱する機能を有している。図１，２の例では、最上段の冷却板１の下側の面上に半導体パッケージ２が設けられ、最下段および最下段から２段目の冷却板１の上側の面上に半導体パッケージ２が設けられている。また、他の冷却板１の両面に半導体パッケージ２が設けられている。
　ばね板４は、隣接する冷却板１の間に設けられており、半導体パッケージ２を冷却板１の方に付勢している。図１，２の例では、最下段から２段目の冷却板１と半導体パッケージ２との間にばね板４が設けられ、他では半導体パッケージ２間にばね板４が設けられている。ばね板４の形状は、図６に示すように、蛇腹形状である。
　スペーサ５は、図７に示すように、ねじ穴１０および冷媒通路１１を有している。また、スペーサ５は、隣接する冷却板１を離間するために設けられている。すなわち、スペーサ５は、各冷却板１を離間して積層するために設けられている。
　フタ７は、図８に示すように、ねじ穴１０を有しており、冷却板１に設けられた冷媒通路１１を塞ぐ。パイプ６は、図９に示すように、ねじ穴１０および冷媒通路１１を有しており、冷媒の流入口または流出口の機能を有している。図１，２の例では、一方のパイプ６から冷媒が流入すると、当該冷媒は冷却板１およびスペーサ５の冷媒通路を通って、他方のパイプ６から流出する。これにより、半導体パッケージ２で発生した熱を効率良く下げることができる。
　ねじ８は、パイプ６、冷却板１、スペーサ５、およびフタ７のねじ穴１０を通り、ナット９で締めることによってパイプ６、冷却板１、スペーサ５、およびフタ７を固定する。
　＜製造方法＞
　図１０～１５は、本実施の形態による半導体装置の製造工程の一例を示す図である。
　図１０に示すように、冷却板１の上側の面上に放熱グリス３を介して半導体パッケージ２を設ける。次に、図１１に示すように、冷却板１の下側の面上にパイプ６を設け、冷却板１およびパイプ６のねじ穴１０にねじ８を通す。
　次に、図１２に示すように、半導体パッケージ２上にばね板４を設ける。また、スペーサ５のねじ穴１０にねじ８を通し、スペーサ５を冷却板１上に設ける。
　次に、図１３に示すように、冷却板１の上側の面上に放熱グリス３を介して半導体パッケージ２を設ける。そして、冷却板１のねじ穴１０にねじ８を通し、スペーサ５およびばね板４上に冷却板１を設ける。その後、半導体パッケージ２上にばね板４を設ける。また、スペーサ５のねじ穴１０にねじ８を通し、スペーサ５を冷却板１上に設ける。
　次に、冷却板１の両面に放熱グリス３を介して半導体パッケージ２を設ける。そして、冷却板１のねじ穴１０にねじ８を通し、スペーサ５およびばね板４上に冷却板１を設ける。その後、半導体パッケージ２上にばね板４を設ける。また、スペーサ５のねじ穴１０にねじ８を通し、スペーサ５を冷却板１上に設ける。これを２回繰り返す。
　次に、冷却板の下側の面上に放熱グリス３を介して半導体パッケージ２を設ける。そして、冷却板１のねじ穴１０にねじ８を通し、スペーサ５およびばね板４上に冷却板１を設ける。ここまでの工程を経て、図１４に示す状態となる。
　次に、図１５に示すように、フタ７のねじ穴１０にねじ８を通し、冷却板１の上側の面上にフタ７を設ける。最後に、ねじ８の端部にナット９を締め付ける。これにより、パイプ６、冷却板１、スペーサ５、およびフタ７が固定される。このとき、冷却板１の冷媒通路１１は、Ｏリング１２を介してスペーサ５の冷媒通路１１に接合される。ナット９を締め付けることによって、Ｏリング１２に圧力が加わり、冷却板１とスペーサ５との接合部における冷媒通路１１の気密性を確保することができる。
　上記の製造工程を経て、図１，２に示すスタック構造の半導体装置が完成する。図１，２の例では、半導体装置は、昇圧コンバータを構成する２素子と、回生インバータを構成する６素子と、走行インバータを構成する６素子とを備える１４ｉｎ１の半導体装置である。
　以上のことから、本実施の形態によれば、隣接する冷却板１の間にばね板４を設けているため、スタック構造の半導体装置における寸法公差の影響を抑制することが可能となる。
　＜変形例＞
　以下では、本実施の形態による半導体装置の変形例について説明する。
　＜変形例１＞
　図１，２では、半導体パッケージ２は、上アーム回路および下アーム回路を有する２ｉｎ１パッケージである場合について説明したが、これに限るものではない。
　例えば、図１６に示すように、半導体パッケージ２は、上アーム回路または下アーム回路のいずれか１つを有する１ｉｎ１パッケージであってもよい。このように、半導体パッケージ２の構成は、任意に選択可能である。
　＜変形例２＞
　冷却板１上に設ける半導体パッケージ２の数は、１つでもよく複数であってもよい。例えば、図１７に示すように、冷却板１上に半導体パッケージ２を１つ設けることによって、昇圧コンバータを構成する２ｉｎ１の半導体装置を実現することができる。また、図１８に示すように、冷却板１上に半導体パッケージ２を３つ設けることによって、走行インバータまたは回生インバータを構成する６ｉｎ１の半導体装置を実現することができる。また、図１９に示すように、下段の冷却板１の上側の面上に半導体パッケージ２を３つ設け、上段の冷却板１の下側の面上に半導体パッケージ２を３つ設けることによって、走行インバータおよび回生インバータを構成する１２ｉｎ１の半導体装置を実現することができる。このように、半導体パッケージ２の構成および冷却板１に対する設け方は、任意に選択可能である。
　なお、図１７～１９では、２つの冷却板１を積層する場合について説明したが、これに限るものではない。例えば、図１７の構成と図１８の構成とを積層した構成であってもよく、図１７の構成と図１９の構成とを積層した構成であってもよい。
　＜変形例３＞
　半導体パッケージ２の積層数は、自由に選択可能である。換言すれば、冷却板１の積層数は可変であってもよい。例えば、図２０に示すように、走行インバータまたは回生インバータを構成する６ｉｎ１の半導体装置を実現することができる。また、図２１に示すように、走行インバータおよび回生インバータを構成する１２ｉｎ１の半導体装置を実現することができる。
　＜変形例４＞
　半導体パッケージ２は、内部に絶縁シートなどの絶縁層を有してもよい。これにより、半導体パッケージ２と冷却板１とを絶縁することが可能となる。
　また、半導体パッケージ２の外部、すなわち半導体パッケージ２と冷却板１との間に絶縁基板を設けてもよい。これにより、半導体パッケージ２と冷却板１とを絶縁することが可能となる。
　＜変形例５＞
　ばね板４の配置は任意である。例えば、図２２に示すように、ばね板４は、蛇腹が形成される方向が冷却板１の積層方向に対して垂直となるように設けてもよい。また、図２３に示すように、ばね板４は、蛇腹が形成される方向が冷却板１の積層方向と平行となるように設けてもよい。
　＜変形例６＞
　図２４に示すように、半導体パッケージ２は、主端子の配列がミラータイプのものを使用することができる。ミラータイプの半導体パッケージ２を組み合わせることによって、各半導体パッケージ２の主端子を積層方向に揃えることができるため、各半導体パッケージ２間の主端子の配列を最適化することができる。
　＜変形例７＞
　図２５に示すように、冷却板１は、凹部１４を有してもよい。すなわち、冷却板１は、半導体パッケージ２が設けられる面に放熱グリス３を設ける凹部１４を有してもよい。このような構成とすることによって、放熱グリス３がポンピングアウトすることを防止することができる。
　＜変形例８＞
　図２６に示すように、冷却板１は、リブ１５を有してもよい。このような構成とすることによって、冷却板１の機械的強度を向上させることができる。
　＜変形例９＞
　図２７に示すように、パイプ６の位置は任意に変更可能である。図２７の例では、下側のパイプ６から冷媒を流入し、上側のパイプ６から冷媒を流出している。このような構成とすることによって、冷媒通路を任意に選択することができる。
　＜変形例１０＞
　半導体パッケージ２は、ＳｉＣを主成分とする半導体素子を有してもよい。ここで、主成分とは、非主成分よりも全体に対して存在する割合が突出した成分のことをいい、例えば非主成分よりも数十倍以上の割合で存在する成分のことをいう。
　＜変形例１１＞
　冷却板１は、積層方向に冷媒通路１１を有し、かつ積層方向に対して垂直方向に冷媒通路１１を有さないようにしてもよい。具体的には、図４において、冷却フィン１３が設けられている部分に冷媒通路１１を設けていない。この場合、冷却板１は、鉄など剛性が高い材料で形成される。また、この冷却板１は、積層する複数の冷却板１のうち一部の冷却板１であってもよい。
　このような構成とすることによって、スタック構造の機械的強度を増大させることができる。
　＜変形例１２＞
　図２８に示すように、半導体パッケージ２は、ばね板４の設置位置を規定する突起部１６を有してもよい。突起部１６は、半導体パッケージ２をトランスファーモールドする際に形成する。このような構成とすることによって、ばね板４の位置決めが可能となる。
　＜変形例１３＞
　図２９に示すように、冷却板１は、半導体パッケージ２の設置位置を規定する突起部１７を有してもよい。また、図３０に示すように、冷却板１は、半導体パッケージ２の設置位置を規定する凹部１８を有してもよい。
　このような構成とすることによって、半導体パッケージ２の位置決めが可能となる。
　なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
　本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　１　冷却板、２　半導体パッケージ、３　放熱グリス、４　ばね板、５　スペーサ、６　パイプ、７　フタ、８　ねじ、９　ナット、１０　ねじ穴、１１　冷媒通路、１２　Ｏリング、１３　冷却フィン、１４　凹部、１５　リブ、１６　突起部、１７　突起部、１８　凹部。

Claims (21)

  1. 　各々が内部に冷媒通路（１１）を有する複数の冷却板（１）と、
    　各前記冷却板（１）を離間して積層するスペーサ（５）と、
    　少なくとも１つの前記冷却板（１）の少なくとも一方主面上に設けられた半導体パッケージ（２）と、
    　隣接する前記冷却板（１）の間に設けられ、前記半導体パッケージ（２）を前記冷却板（１）の方に付勢するばね板（４）と、
    を備える、半導体装置。
  2. 　少なくとも１つの前記冷却板（１）は、前記積層方向および当該積層方向に対して垂直方向に前記冷媒通路（１１）を有することを特徴とする、請求項１に記載の半導体装置。
  3. 　各前記冷却板（１）のうち前記積層の最上段および最下段の前記冷却板（１）は、他の冷却板（１）よりも剛性が高いことを特徴とする、請求項１または２に記載の半導体装置。
  4. 　前記半導体パッケージ（２）は、上アーム回路および下アーム回路を有する２ｉｎ１パッケージを含むことを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
  5. 　前記半導体パッケージ（２）は、上アーム回路または下アーム回路のいずれか１つを有する１ｉｎ１パッケージを含むことを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
  6. 　少なくとも１つの前記冷却板（１）に対して、前記半導体パッケージ（２）が前記冷却板（１）の少なくとも一方主面上に複数設けられていることを特徴とする、請求項１から５のいずれか１項に記載の半導体装置。
  7. 　前記冷却板（１）の積層数は可変であることを特徴とする、請求項１から６のいずれか１項に記載の半導体装置。
  8. 　前記半導体パッケージ（２）は、内部に絶縁層を有することを特徴とする、請求項１から７のいずれか１項に記載の半導体装置。
  9. 　前記半導体パッケージ（２）と前記冷却板（１）との間に絶縁基板をさらに備えることを特徴とする、請求項１から７のいずれか１項に記載の半導体装置。
  10. 　前記ばね板（４）は、蛇腹形状であることを特徴とする、請求項１から９のいずれか１項に記載の半導体装置。
  11. 　前記ばね板（４）は、蛇腹が形成される方向が前記積層方向と平行となるように設けられていることを特徴とする、請求項１０に記載の半導体装置。
  12. 　前記ばね板（４）は、蛇腹が形成される方向が前記積層方向に対して垂直となるように設けられていることを特徴とする、請求項１０に記載の半導体装置。
  13. 　前記半導体パッケージ（２）は、前記積層方向に複数設けられ、
    　各前記半導体パッケージ（２）の主端子は、前記積層方向に揃っていることを特徴とする、請求項１から１２のいずれか１項に記載の半導体装置。
  14. 　前記冷却板（１）は、前記半導体パッケージ（２）が設けられる面にグリス（３）を設ける凹部（１４）を有することを特徴とする、請求項１から１３のいずれか１項に記載の半導体装置。
  15. 　前記冷却板（１）は、リブ（１５）を有することを特徴とする、請求項１から１４のいずれか１項に記載の半導体装置。
  16. 　各前記冷却板（１）の前記冷媒通路（１１）に冷媒を供給するパイプ（６）をさらに備えることを特徴とする、請求項１から１５のいずれか１項に記載の半導体装置。
  17. 　前記半導体パッケージ（２）は、ＳｉＣを主成分とする半導体素子を有することを特徴とする、請求項１から１６のいずれか１項に記載の半導体装置。
  18. 　少なくとも１つの前記冷却板（１）は、前記積層方向に前記冷媒通路（１１）を有し、かつ前記積層方向に対して垂直方向に前記冷媒通路（１１）を有さないことを特徴とする、請求項１から１７のいずれか１項に記載の半導体装置。
  19. 　前記半導体パッケージ（２）は、前記ばね板（４）の設置位置を規定する突起部（１６）を有することを特徴とする、請求項１から１８のいずれか１項に記載の半導体装置。
  20. 　各前記冷却板（１）は、前記半導体パッケージ（２）の設置位置を規定する凹部（１８）または突起部（１７）を有することを特徴とする、請求項１から１９のいずれか１項に記載の半導体装置。
  21. 　請求項１に記載の半導体装置の製造方法であって、
    　（ａ）少なくとも一方主面上に前記半導体パッケージ（２）を設けた少なくとも１つの前記冷却板（１）を含む複数の前記冷却板（１）を準備する工程と、
    　（ｂ）前記半導体パッケージ（２）上に前記ばね板（４）を配置しつつ、前記スペーサ（５）を介して前記複数の冷却板（１）を積層する工程と、
    を備える、半導体装置の製造方法。
PCT/JP2017/043232 2017-12-01 2017-12-01 半導体装置およびその製造方法 WO2019106820A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/753,828 US11621213B2 (en) 2017-12-01 2017-12-01 Semiconductor device including a spring plate
CN201780097239.7A CN111418058A (zh) 2017-12-01 2017-12-01 半导体装置及其制造方法
DE112017008242.0T DE112017008242T5 (de) 2017-12-01 2017-12-01 Halbleitervorrichtung und verfahren zu deren herstellung
PCT/JP2017/043232 WO2019106820A1 (ja) 2017-12-01 2017-12-01 半導体装置およびその製造方法
JP2019556506A JP7027021B2 (ja) 2017-12-01 2017-12-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/043232 WO2019106820A1 (ja) 2017-12-01 2017-12-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2019106820A1 true WO2019106820A1 (ja) 2019-06-06

Family

ID=66665513

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/043232 WO2019106820A1 (ja) 2017-12-01 2017-12-01 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US11621213B2 (ja)
JP (1) JP7027021B2 (ja)
CN (1) CN111418058A (ja)
DE (1) DE112017008242T5 (ja)
WO (1) WO2019106820A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200124577A (ko) * 2019-04-24 2020-11-03 현대자동차주식회사 전력변환 장치용 냉각 시스템
CN113206053B (zh) * 2021-04-28 2023-10-31 北京国家新能源汽车技术创新中心有限公司 一种散热装置、功率模块以及车辆
DE102022112003A1 (de) 2022-05-13 2023-11-16 Connaught Electronics Ltd. Steuergeräteanordnung mit in einem Kanalsystem einer Leiterplatteneinheit angeordnetem Wärmeübertragungsmaterial und Verfahren zum Herstellen einer Steuergeräteanordnung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228919A (ja) * 2004-02-13 2005-08-25 Toyota Motor Corp 積層パワーモジュールおよびその位置決め方法
JP2009076600A (ja) * 2007-09-19 2009-04-09 Denso Corp 半導体冷却構造
JP2009212137A (ja) * 2008-02-29 2009-09-17 Nissan Motor Co Ltd 発熱素子の冷却装置
JP2012004358A (ja) * 2010-06-17 2012-01-05 Denso Corp 半導体モジュール実装構造
JP2013187334A (ja) * 2012-03-07 2013-09-19 Toyota Motor Corp パワーモジュール装置
JP2014033119A (ja) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp 半導体装置
JP2014056853A (ja) * 2012-09-11 2014-03-27 Toyota Motor Corp 半導体積層ユニット

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020015288A1 (en) * 2000-07-20 2002-02-07 Dibene Joseph T. High performance thermal/mechanical interface for fixed-gap references for high heat flux and power semiconductor applications
EP1148547B8 (en) 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
JP2004172489A (ja) * 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US20060162365A1 (en) * 2004-10-26 2006-07-27 Hoang Triem T Cooling electronics via two-phase tangential jet impingement in a semi-toroidal channel
US20060238984A1 (en) * 2005-04-20 2006-10-26 Belady Christian L Thermal dissipation device with thermal compound recesses
JP5724314B2 (ja) * 2010-11-16 2015-05-27 富士電機株式会社 パワー半導体モジュール
JP5745962B2 (ja) 2011-07-20 2015-07-08 三菱電機株式会社 半導体装置及びその製造方法
JP5925052B2 (ja) 2012-05-23 2016-05-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9774241B2 (en) * 2013-09-10 2017-09-26 National Institute Of Advanced Industrial Science And Technology Power conversion circuit and device
JP2015133433A (ja) * 2014-01-15 2015-07-23 トヨタ自動車株式会社 積層ユニット
JP2017199829A (ja) 2016-04-28 2017-11-02 日産自動車株式会社 パワーモジュール構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228919A (ja) * 2004-02-13 2005-08-25 Toyota Motor Corp 積層パワーモジュールおよびその位置決め方法
JP2009076600A (ja) * 2007-09-19 2009-04-09 Denso Corp 半導体冷却構造
JP2009212137A (ja) * 2008-02-29 2009-09-17 Nissan Motor Co Ltd 発熱素子の冷却装置
JP2012004358A (ja) * 2010-06-17 2012-01-05 Denso Corp 半導体モジュール実装構造
JP2013187334A (ja) * 2012-03-07 2013-09-19 Toyota Motor Corp パワーモジュール装置
JP2014033119A (ja) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp 半導体装置
JP2014056853A (ja) * 2012-09-11 2014-03-27 Toyota Motor Corp 半導体積層ユニット

Also Published As

Publication number Publication date
DE112017008242T5 (de) 2020-09-03
US20200286811A1 (en) 2020-09-10
CN111418058A (zh) 2020-07-14
JP7027021B2 (ja) 2022-03-01
US11621213B2 (en) 2023-04-04
JPWO2019106820A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP6665655B2 (ja) 電力変換装置
JP5046378B2 (ja) パワー半導体モジュール、および該モジュールを搭載したパワー半導体デバイス
US9730365B2 (en) Heat sink apparatus and method for power semiconductor device module
WO2019106820A1 (ja) 半導体装置およびその製造方法
US9287193B2 (en) Semiconductor device
JP6286543B2 (ja) パワーモジュール装置、電力変換装置およびパワーモジュール装置の製造方法
CN107112300B (zh) 冷却组件
JP2009016621A (ja) 半導体パッケージ用放熱プレート及び半導体装置
JP2014183058A (ja) パワー半導体モジュール
JP5926928B2 (ja) パワー半導体モジュール冷却装置
US20180040537A1 (en) Package with partially encapsulated cooling channel for cooling an encapsulated chip
JP5664472B2 (ja) 電力変換装置
JP6286541B2 (ja) パワーモジュール装置及び電力変換装置
JP5267238B2 (ja) 半導体装置及び半導体装置の製造方法
WO2013118275A1 (ja) 半導体装置
JP2010245158A (ja) 冷却器
JP2014112583A (ja) 冷却器付き半導体モジュール
JP2017017229A (ja) 半導体装置
JP2010221250A (ja) パワーデバイス用冷却器の製造方法
JP6469604B2 (ja) 絶縁基板及び絶縁基板を備える電力変換装置
JP6380076B2 (ja) 半導体装置
US11387160B2 (en) Semiconductor apparatus, power module and power supply
JP7059714B2 (ja) 電力変換装置及び電力変換装置の製造方法
JP2017204503A (ja) 伝熱構造体、絶縁積層材、絶縁回路基板およびパワーモジュール用ベース
JP2015053775A (ja) 半導体電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17933400

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019556506

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17933400

Country of ref document: EP

Kind code of ref document: A1