JP2009016621A - 半導体パッケージ用放熱プレート及び半導体装置 - Google Patents

半導体パッケージ用放熱プレート及び半導体装置 Download PDF

Info

Publication number
JP2009016621A
JP2009016621A JP2007177636A JP2007177636A JP2009016621A JP 2009016621 A JP2009016621 A JP 2009016621A JP 2007177636 A JP2007177636 A JP 2007177636A JP 2007177636 A JP2007177636 A JP 2007177636A JP 2009016621 A JP2009016621 A JP 2009016621A
Authority
JP
Japan
Prior art keywords
copper
layers
layer
semiconductor
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007177636A
Other languages
English (en)
Other versions
JP4558012B2 (ja
Inventor
Takeshi Hasegawa
剛 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007177636A priority Critical patent/JP4558012B2/ja
Priority to US12/164,396 priority patent/US7745928B2/en
Priority to TW097124724A priority patent/TWI438877B/zh
Priority to KR1020080064762A priority patent/KR101015294B1/ko
Priority to EP08252304A priority patent/EP2012355A3/en
Publication of JP2009016621A publication Critical patent/JP2009016621A/ja
Application granted granted Critical
Publication of JP4558012B2 publication Critical patent/JP4558012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae

Abstract

【課題】この発明は、構成簡易にして、高効率な熱伝導効率を実現し得、且つ、熱膨張係数の調整を実現し得るようにすることにある。
【解決手段】プレート本体１０を、銅層１１ｃとグラファイト層１２とモリブデン層１３を交互に複数積層して、その両面に外部銅層１１ａ，１１ｂを設けて、その周縁に銅とモリブデンを配合した枠部１５を設けて構成したものである。
【選択図】 図１

Description

この発明は、例えば各種のＬＳＩ，ＩＣ等の半導体素子を収容配置した半導体パッケージに係り、特にその半導体パッケージ用放熱プレート及び半導体装置に関する。
一般に、半導体パッケージ用放熱プレートにおいては、半導体素子の大容量化等により、発熱量が増大されていることで、半導体素子の性能を維持するために、各種の熱制御方法が採られている。
例えば、特許文献１には、金属材料に比して熱伝導特性の優れたグラファイトシートを、金属薄板と組み合わせたグラファイトシート積層熱伝導体が開示され、このグラファイトシート積層熱伝導体を用いて電子機器の放熱を行うことが提案されている。
ところが、上記グラファイトシート積層熱伝導体では、その高い熱伝導特性を得ることが可能であるが、例えばセラミック基板を搭載した半導体パッケージを構成した場合、その熱膨張係数が、セラミック基板との熱膨張係数と大きく異なるために、熱変形によりセラミック基板との接合部位が損傷したりするという問題を有する。
一方、銅層とモリブデン層とを交互に積層して、熱膨張係数を、半導体素子を構成するセラミック基板の熱膨張係数に近付けるようにした放熱基板用材料も提案されている（例えば、特許文献２参照）。
特開２００１−１４４２３７号 特許第３８６２７３７号公報
しかしながら、上記放熱基板用材料では、熱伝導効率が満足の行くものでなく、半導体素子の大容量化が進み、さらに熱量が増加されると、放熱面積を増加させたりしなければ対応が困難となるという不都合を有する。
この発明は、上記事情に鑑みてなされたもので、構成簡易にして、高効率な熱伝導効率を実現し得、且つ、熱膨張係数の調整を実現し得るようにした半導体パッケージ用放熱プレート及び半導体装置を提供することを目的とする。
この発明は、銅層とグラファイト層とモリブデン層が交互に複数積層されるものであって、両面に前記銅層が設けられ、且つ、周縁に銅、または銅とモリブデンを配合した枠部を設けた半導体素子の搭載されるプレート本体を備えて半導体パッケージ用放熱プレートを構成した。
上記構成によれば、プレート本体は、その熱膨張係数が、モリブデン層の作用により、半導体素子を構成する例えばセラミック基板等の基板の物性に近付けられており、その一方の面の銅層上に半導体素子が接合されて搭載される。例えば半田等で接合する場合は、接合部を加熱及び冷却するため、温度変化が発生するが、プレート本体の熱膨張係数が半導体素子を構成する基板の熱膨張係数に近付けられていることで、その熱変形が略同じとなるため、温度変化によって半導体素子の基板が割れたりすることなく、高精度な接合が維持される。また、同様な作用で半導体装置の外周囲等に温度変化があっても、半導体素子の基板が割れたりすることなく、高精度な接合が維持される。また、半導体素子の発熱部である半導体チップが発熱して、その熱が熱移送されると、プレート本体の熱膨張係数が半導体素子を構成する基板の熱膨張係数に近付けられていることで、その熱変形が略同じとなるため、温度変化によって半導体素子の基板が割れたりすることなく、高精度な接合が維持される。そして、プレート本体に熱移送された熱は、その銅層及び枠部で面直方向に効率よく伝導され、そのグラファイト層で面方向に効率よく伝導されて、プレート全体に均一的に熱伝導される。
これにより、搭載された半導体素子のプレート本体との搭載部位における熱変形による基板の損傷の防止を実現したうえで、優れた熱伝導性能が実現されて、高効率な熱制御が可能となる。
以上述べたように、この発明によれば、構成簡易にして、高効率な熱伝導効率を実現し得、且つ、熱膨張係数の調整を実現し得るようにした半導体パッケージ用放熱プレート及び半導体装置を提供することができる。
以下、この発明の実施の形態に係る半導体パッケージ用放熱プレート及び半導体装置について、図面を参照して詳細に説明する。
図１は、この発明の一実施の形態に係る半導体パッケージ用放熱プレートを示すもので、プレート本体１０は、その両面に外部銅層１１ａ，１１ｂを有した平板状のプレート構造に形成される（図２参照）。この両面の外部銅層１１ａ，１１ｂ間には、例えば面方向に熱伝導性の優れたグラファイト層１２、モリブデン層１３、グラファイト層１２、面直方向に熱伝導性の優れた銅層１１ｃ、グラファイト層１２、銅層１１ｃを順に積層した６層を二段重ねて、その二段目の銅層１１ｃにグラファイト層１２、モリブデン層１３及びグラファイト層１２が順に積層されている。
ここで、プレート本体１０は、銅層１１ｃ、グラファイト層１２、モリブデン層１３、外部銅層１１ａ，１１ｂが上述したように積重されて加圧加温処理され、例えば銅層１１ｃが０．２ｍｍ、グラファイト層１２が０．１ｍｍ、モリブデン層１３が０．０２ｍｍ、外部銅層１１ａ，１１ｂが０．２ｍｍに積層される。これにより、プレート本体１０は、その物性が、モリブデン層１３の配合量を設定することにより、半導体素子１４を構成する例えばセラミック基板１４１（図３参照）の熱膨張係数に近付けるように設定される。例えばこのうち外部銅層１１ａ，１１ｂ及び銅層１１ｃとグラファイト層１２との体積比は、略同一に設定されている。
なお、このプレート本体１０の層構造としては、適用するパッケージ構成に基づいて適宜に設定される。
また、上記プレート本体１０は、その周縁に銅及びモリブデンを加圧加温処理により、層状に配した枠部１５が設けられ、この枠部１５により積層配置されたグラファイト層１２の端部が覆われている。そして、このプレート本体１０は、その外部銅層１１ａ，１１ｂ及び枠部１５の周囲面に容易に金メッキ等の処理層を形成して、その処理層上に半導体素子１４を搭載することにより、図３及び４に示す半導体装置２０を、容易に製造することができる。
即ち、上記半導体装置２０を製造する場合には、プレート本体１０の一方の外部銅層１１ａ上に半導体パッケージを構成する枠材２１が取付けられ、この枠材２１には、その側壁に外部接続端子２２が突設されている。そして、この枠材２１内のプレート本体１０上には、図３に示すように上記半導体素子１４のセラミック基板１４１及び半導体チップ１４２が半田等を用いて接合されて搭載され、これらセラミック基板１４１及び半導体チップ１４２は、相互間及び上記外部接続端子２２と電気的に接続される。そして、この枠材２１上には、半導体パッケージを構成する蓋体２３が被着されて上記半導体装置２０が形成される（図４参照）。
ここで、プレート本体１０は、その熱膨張係数が、モリブデン層１３の作用により、半導体素子１４のセラミック基板１４１の物性に近付けられており、半田等を用いてセラミック基板１４１を接合する際に発生する温度変化があっても、その熱膨張係数がセラミック基板１４１に近付けられていることで、該セラミック基板１４１の熱変形と略同じとなるため、該セラミック基板１４１が割れたりすることなく、高精度な接合が維持される。また、同様な作用で半導体装置２０の外周囲等に温度変化があっても、半導体素子１４のセラミック基板１４１が割れたりすることなく、高精度な接合が維持される。さらに、プレート本体１０の一方の外部銅層１１ａ上に搭載した半導体チップ１４２が駆動されて発熱されると、その熱が、先ず、外部銅層１１ａに熱移送され、該外部銅層１１ａを経由してセラミック基板１４１に熱移送される。この際、プレート本体１０は、その熱膨張係数がセラミック基板１４１に近付けられていることで、該セラミック基板１４１の熱変形と略同じとなるため、該セラミック基板１４１が割れたりすることなく、高精度な接合が維持される。
同時に、プレート本体１０に熱移送された熱は、その外部銅層１１ａ，１１ｂ、銅層１１ｃで面直方向に効率よく伝導されると共に、そのグラファイト層１２で面方向に効率よく伝導されてプレート全体に均一的に熱伝導される。これにより、プレート本体１０上の半導体素子１４は、その外部銅層１１ａとの間における高精度な搭載が維持された状態で、高効率な熱制御が行われる。
このように、上記半導体パッケージ用放熱プレートは、プレート本体１０を、銅層１１ｃとグラファイト層１２とモリブデン層１３を交互に複数積層して、その両面に外部銅層１１ａ，１１ｂを設けて、その周縁に銅とモリブデンを配合した枠部１５を設けて構成した。
これによれば、プレート本体１０は、その熱膨張係数が、モリブデン層１３の作用により半導体素子１４のセラミック基板１４１の物性に近付けられており、その一方の外部銅層１１ａ上に該セラミック基板１４１及び半導体チップ１４２が接合されて搭載され、その半導体チップ１４２が発熱して、その熱が熱移送されると、熱変形するがセラミック基板１４１の熱変形と略同じとなることで、セラミック基板１４１の割れが防止されて、相互間の高精度な接合が維持される。この状態で、熱移送された熱は、その銅層１１ｃ及び枠部１５で面直方向に効率よく伝導され、そのグラファイト層１２で面方向に効率よく伝導されて、プレート全体に均一的に熱伝導される。
この結果、プレート本体１０上に搭載された半導体素子１４との間の熱変形よる損傷の防止が実現され、しかも、優れた熱伝導性能が実現されて、半導体素子１４の高効率な熱制御が可能となる
なお、この発明は、上記実施の形態に限ることなく、その他、例えば図５、図６、図７、図８、図９に示すようにプレート本体１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅを構成することも可能で、同様に有効な効果が期待される。但し、この図５乃至図９の実施の形態においては、上記図１乃至４と同一部分について同一符号を付して、その詳細な説明を省略する。
即ち、図５に示すプレート本体１０ａは、周縁に設ける枠部１５ａを銅だけで形成して、その他を、上記図１と同様に外部銅層１１ａ，１１ｂ、銅層１１ｃ、グラファイト層１２、モリブデン層１３を交互に積層して形成するように構成したものである。
また、図６に示すプレート本体１０ｂは、図５のプレート本体１０ａと同様に、周縁に設ける枠部１５ａを銅だけで形成して、この枠部１５ａと外部銅層１１ｂを一体的に形成するように構成したものである。
また、図７に示すプレート本体１０ｃは、半導体素子１４を搭載する素子搭載部１０１の直下部分を、グラファイト層１２を設けることなく、銅層１１ｃ及びモリブデン層１３を積層して形成するように構成したものである。これにより、半導体素子１４からの熱は、銅層１１ｃ及びモリブデン層１３により、さらに効率よく面直方向に熱伝導することが可能となり、さらに良好な効果が期待される。
また、図８に示すプレート本体１０ｄは、半導体素子１４を搭載する素子搭載部１０１の直下部分を、グラファイト層１２及びモリブデン層１３を設けることなく、銅層１１ｃのみを積層して形成するように構成したものである。これにより、半導体素子１４からの熱は、素子搭載部１０１における面直方向への熱伝導性能の向上が図れ、さらに良好な効果が期待される。
また、図９に示すプレート本体１０ｅでは、上記図６に示すプレート本体１０ｂと同様に、周縁に設ける枠部１５ａを銅だけで形成すると共に、半導体素子１４を搭載する素子搭載部１０１の直下部分を、上記図８に示すプレート本体１０ｄと同様にグラファイト層１２及びモリブデン層１３を配することなく、銅層１１ｃのみで形成して、この枠部１５ａ及び素子搭載部１０１と外部銅層１１ｂとを一体的に形成するように構成したものである。
なお、上記プレート本体１０ｃ，１０ｄ，１０ｅにおいては、素子搭載部１０１を一箇所設けるように構成した場合について説明したが、これに限るものでなく、二箇所以上設けるように構成することも可能である。
また、上記各実施の形態では、モリブデン層１３をグラファイト層１２で挟装するように配置して構成した場合について説明したが、これに限ることなく、その他、モリブデン層１３を、グラファイト層１２と銅層１１ｃとの間や、外部銅層１１ａ（１１ｂ）と銅層１１ｃとの間、あるいは銅層１１ｃで挟装するように積層配置するように構成することも可能である。
この発明は、上記実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。さらに、上記実施の形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより種々の発明が抽出され得る。
例えば実施の形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
この発明の一実施の形態に係る半導体パッケージ用放熱プレートの要部を示した断面図である。 図１のプレート本体の外観構成を説明するために示した平面図である。 この発明の一実施の形態に係る半導体装置を分解して示した分解図である。 図３の半導体装置の外観構成を示した斜視図である。 この発明の他の実施の形態に係る半導体パッケージ用放熱プレートの要部を示した断面図である。 この発明の他の実施の形態に係る半導体パッケージ用放熱プレートの要部を示した断面図である。 この発明の他の実施の形態に係る半導体パッケージ用放熱プレートの要部を断面して示した断面図である。 この発明の他の実施の形態に係る半導体パッケージ用放熱プレートの要部を断面して示した断面図である。 この発明の他の実施の形態に係る半導体パッケージ用放熱プレートの要部を断面して示した断面図である。
符号の説明
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ…プレート本体、１０１…素子搭載部、１１ａ，１１ｂ…外部銅層、１１ｃ…銅層、１２…グラファイト層、１３…モリブデン層、１４…半導体素子、１４１…セラミック基板、１４２…半導体チップ、１５，１５ａ…枠部、２０…半導体装置、２１…枠材、２２…外部接続端子、２３…蓋体。

Claims (8)

  1. 銅層とグラファイト層とモリブデン層が交互に複数積層されるものであって、両面に前記銅層が設けられ、且つ、周縁に銅、または銅とモリブデンを配合した枠部を設けた半導体素子の搭載されるプレート本体を具備することを特徴する半導体パッケージ用放熱プレート。
  2. 前記プレート本体は、前記枠部を銅で形成して、該枠部を一方の面の銅層と一体的に形成したことを特徴とする請求項１記載の半導体パッケージ用放熱プレート。
  3. 前記プレート本体は、前記半導体素子を搭載する素子搭載部位が、前記銅層を積層して形成されることを特徴とする請求項１又は２記載の半導体パッケージ用放熱プレート。
  4. 前記プレート本体の素子搭載部は、一方の面の銅層及び前記枠部と一体的に設けられることを特徴とする請求項３記載の半導体パッケージ用放熱プレート。
  5. 前記プレート本体は、前記半導体素子を搭載する素子搭載部位が、前記銅層及びモリブデン層を配合して形成されることを特徴とする請求項１又は２記載の半導体パッケージ用放熱プレート。
  6. 前記プレート本体は、両面の銅層が内層される銅層に比して厚く形成されることを特徴とする請求項１乃至５のいずれか記載の半導体パッケージ用放熱プレート。
  7. 前記プレート本体は、銅層とグラファイト層の体積比が同じに設定されていることを特徴とする請求項１乃至６のいずれか記載の半導体パッケージ用放熱プレート。
  8. 半導体チップと基板とで形成される半導体素子と、
    この半導体素子が収容配置されるものであって、銅層とグラファイト層とモリブデン層が交互に複数積層され、両面に前記銅層が設けられ、且つ、周縁に銅、または銅とモリブデンを配合した枠部が設けられたプレート本体上に前記半導体素子を囲んで、該半導体素子と電気的に接続される外部接続端子の設けられた枠材が配置されて、この枠材の開口に蓋体が被着される半導体パッケージと、
    を具備することを特徴とする半導体装置。
JP2007177636A 2007-07-05 2007-07-05 半導体パッケージ用放熱プレート及び半導体装置 Expired - Fee Related JP4558012B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007177636A JP4558012B2 (ja) 2007-07-05 2007-07-05 半導体パッケージ用放熱プレート及び半導体装置
US12/164,396 US7745928B2 (en) 2007-07-05 2008-06-30 Heat dissipation plate and semiconductor device
TW097124724A TWI438877B (zh) 2007-07-05 2008-07-01 半導體封裝用散熱板及半導體裝置
KR1020080064762A KR101015294B1 (ko) 2007-07-05 2008-07-04 반도체 패키지용 방열 플레이트 및 반도체 장치
EP08252304A EP2012355A3 (en) 2007-07-05 2008-07-04 Heat dissipation plate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177636A JP4558012B2 (ja) 2007-07-05 2007-07-05 半導体パッケージ用放熱プレート及び半導体装置

Publications (2)

Publication Number Publication Date
JP2009016621A true JP2009016621A (ja) 2009-01-22
JP4558012B2 JP4558012B2 (ja) 2010-10-06

Family

ID=39765063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177636A Expired - Fee Related JP4558012B2 (ja) 2007-07-05 2007-07-05 半導体パッケージ用放熱プレート及び半導体装置

Country Status (5)

Country Link
US (1) US7745928B2 (ja)
EP (1) EP2012355A3 (ja)
JP (1) JP4558012B2 (ja)
KR (1) KR101015294B1 (ja)
TW (1) TWI438877B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192701A (ja) * 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
US8759838B2 (en) 2010-08-06 2014-06-24 Kabushiki Kaisha Toshiba Package and fabrication method of the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2432830A (en) 2005-12-02 2007-06-06 Morganite Elect Carbon Formation of thermally anisotropic carbon material
WO2008013279A1 (fr) * 2006-07-28 2008-01-31 Kyocera Corporation Boîtier de stockage de composant électronique et dispositif électronique
JP5105801B2 (ja) 2006-09-05 2012-12-26 株式会社東芝 半導体装置
JP5112101B2 (ja) * 2007-02-15 2013-01-09 株式会社東芝 半導体パッケージ
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP4643703B2 (ja) * 2008-11-21 2011-03-02 株式会社東芝 半導体装置の固定具及びその取付構造
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
DE102011007171A1 (de) * 2011-04-12 2012-10-18 BSH Bosch und Siemens Hausgeräte GmbH Kühlvorrichtung für ein Elektronikmodul eines Haushaltsgeräts sowie Baugruppe und Haushaltsgerät mit einer Kühlvorrichtung
WO2015055899A1 (fr) * 2013-10-18 2015-04-23 Griset Support pour composants électroniques de puissance, module de puissance doté d'un tel support, et procédé de fabrication correspondant
CN104754913B (zh) * 2013-12-27 2018-06-05 华为技术有限公司 导热复合材料片及其制作方法
US10988630B2 (en) 2014-12-19 2021-04-27 Certainteed Corporation Coating compositions for building materials and coated building material substrates
US10444515B2 (en) 2015-01-20 2019-10-15 Microsoft Technology Licensing, Llc Convective optical mount structure
US10028418B2 (en) 2015-01-20 2018-07-17 Microsoft Technology Licensing, Llc Metal encased graphite layer heat pipe
US10108017B2 (en) 2015-01-20 2018-10-23 Microsoft Technology Licensing, Llc Carbon nanoparticle infused optical mount
US9791704B2 (en) * 2015-01-20 2017-10-17 Microsoft Technology Licensing, Llc Bonded multi-layer graphite heat pipe
KR102293885B1 (ko) * 2015-02-03 2021-08-26 삼성디스플레이 주식회사 표시장치
JP7037561B2 (ja) 2016-11-16 2022-03-16 マジック リープ， インコーポレイテッド ウェアラブルコンポーネントのための熱管理システム
EP3726572A1 (en) * 2019-04-16 2020-10-21 ABB Schweiz AG Heatsink assembly, method of manufacturing a heatsink assembly, and an electrical device
KR102593733B1 (ko) * 2021-05-27 2023-10-25 주식회사 아모그린텍 히트싱크 일체형 세라믹 기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313345A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 半導体素子収納用パッケージ
JP2005277382A (ja) * 2004-02-23 2005-10-06 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2006001232A (ja) * 2004-06-21 2006-01-05 Hitachi Metals Ltd 高熱伝導・低熱膨脹複合体およびその製造方法
JP2006013420A (ja) * 2004-01-28 2006-01-12 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US346421A (en) * 1886-07-27 Brush
US349615A (en) * 1886-09-21 Signor to george westing house
US328514A (en) * 1885-10-20 spbague
US4689110A (en) * 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
US5224017A (en) 1989-05-17 1993-06-29 The Charles Stark Draper Laboratory, Inc. Composite heat transfer device
US4963414A (en) 1989-06-12 1990-10-16 General Electric Company Low thermal expansion, heat sinking substrate for electronic surface mount applications
US5276423A (en) * 1991-11-12 1994-01-04 Texas Instruments Incorporated Circuit units, substrates therefor and method of making
US5156923A (en) 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
US5306571A (en) 1992-03-06 1994-04-26 Bp Chemicals Inc., Advanced Materials Division Metal-matrix-composite
DE19605302A1 (de) 1996-02-14 1997-08-21 Fraunhofer Ges Forschung Kühlkörper mit einer Montagefläche für ein elektronisches Bauteil
JP2001144237A (ja) 1999-11-18 2001-05-25 Matsushita Electric Ind Co Ltd グラファイトシート積層熱伝導体
JP4272329B2 (ja) 2000-03-15 2009-06-03 京セラ株式会社 半導体素子収納用パッケージ
US6724079B2 (en) * 2002-01-04 2004-04-20 Motorola, Inc. Wire bond-less electronic component for use with an external circuit and method of manufacture
JP4382547B2 (ja) * 2004-03-24 2009-12-16 株式会社アライドマテリアル 半導体装置用基板と半導体装置
JP4575147B2 (ja) 2004-12-28 2010-11-04 株式会社東芝 半導体装置
JP4610414B2 (ja) 2005-03-22 2011-01-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP3862737B1 (ja) 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
JP4640168B2 (ja) 2005-12-27 2011-03-02 トヨタ自動車株式会社 燃料残量計および残走行距離計の制御システム
JP5105801B2 (ja) 2006-09-05 2012-12-26 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313345A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 半導体素子収納用パッケージ
JP2006013420A (ja) * 2004-01-28 2006-01-12 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2005277382A (ja) * 2004-02-23 2005-10-06 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2006001232A (ja) * 2004-06-21 2006-01-05 Hitachi Metals Ltd 高熱伝導・低熱膨脹複合体およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192701A (ja) * 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
US8759838B2 (en) 2010-08-06 2014-06-24 Kabushiki Kaisha Toshiba Package and fabrication method of the same

Also Published As

Publication number Publication date
US20090008770A1 (en) 2009-01-08
KR101015294B1 (ko) 2011-02-15
EP2012355A3 (en) 2009-09-30
US7745928B2 (en) 2010-06-29
TWI438877B (zh) 2014-05-21
JP4558012B2 (ja) 2010-10-06
KR20090004738A (ko) 2009-01-12
EP2012355A2 (en) 2009-01-07
TW200917435A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP4558012B2 (ja) 半導体パッケージ用放熱プレート及び半導体装置
JP4867793B2 (ja) 半導体装置
JP4617209B2 (ja) 放熱装置
TWI278976B (en) Integrated circuit package device and method for manufacturing the same
JP4504401B2 (ja) 半導体パッケージ
JP4737294B2 (ja) 放熱装置、パワーモジュール、放熱装置の製造方法
TWI474446B (zh) 熱傳導體
JP6423731B2 (ja) 半導体モジュール
TW415053B (en) Semiconductor device and method for manufacturing same
JP2008028163A (ja) パワーモジュール装置
WO2008075409A1 (ja) パワーモジュール用ベース、パワーモジュール用ベースの製造方法及びパ ワーモジュール
JP2006269966A (ja) 配線基板およびその製造方法
JP2019134018A (ja) 半導体装置
JP2007141932A (ja) パワーモジュール用ベース
JP2017152606A (ja) 放熱基板およびそれを用いた半導体パッケージならびに半導体モジュール
JP2008306134A (ja) 半導体モジュール
JP2008124187A (ja) パワーモジュール用ベース
JP2011018807A (ja) パワーモジュール
JP6686467B2 (ja) 電子部品放熱構造
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
JP6380076B2 (ja) 半導体装置
JP2018166184A (ja) パワーモジュール
JP6327513B2 (ja) 半導体装置及びその製造方法
JP2018041868A (ja) 放熱基板
JP5320354B2 (ja) 放熱装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees