KR102593733B1 - 히트싱크 일체형 세라믹 기판 및 그 제조방법 - Google Patents

히트싱크 일체형 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102593733B1
KR102593733B1 KR1020220062044A KR20220062044A KR102593733B1 KR 102593733 B1 KR102593733 B1 KR 102593733B1 KR 1020220062044 A KR1020220062044 A KR 1020220062044A KR 20220062044 A KR20220062044 A KR 20220062044A KR 102593733 B1 KR102593733 B1 KR 102593733B1
Authority
KR
South Korea
Prior art keywords
layer
heat sink
ceramic substrate
flow path
intermediate layer
Prior art date
Application number
KR1020220062044A
Other languages
English (en)
Other versions
KR20220160494A (ko
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of KR20220160494A publication Critical patent/KR20220160494A/ko
Application granted granted Critical
Publication of KR102593733B1 publication Critical patent/KR102593733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20218—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant without phase change in electronic enclosures
    • H05K7/20272—Accessories for moving fluid, for expanding fluid, for connecting fluid conduits, for distributing fluid, for removing gas or for preventing leakage, e.g. pumps, tanks or manifolds

Abstract

본 발명은 히트싱크 일체형 세라믹 기판 및 그 제조방법에 관한 것으로, 세라믹 기재의 적어도 일면에 금속층을 포함하는 세라믹 기판과, 세라믹 기판의 일면에 접합되고, 냉매가 출입하는 다층 구조인 히트싱크를 포함한다. 본 발명은 냉매가 출입하는 다층 구조인 히트싱크가 세라믹 기판에 접합된 일체형 구조이므로 반도체 칩에서 발생하는 열을 효과적으로 방열할 수 있다.

Description

히트싱크 일체형 세라믹 기판 및 그 제조방법{CERAMIC SUBSTRATE WITH HEAT SINK AND MANUFACTURING METHOD THEREOF}
본 발명은 히트싱크 일체형 세라믹 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 냉매가 출입하는 다층 구조인 히트싱크와 세라믹 기판의 접합 구조를 갖는 히트싱크 일체형 세라믹 기판 및 그 제조방법에 관한 것이다.
파워모듈은 SiC(Silicon Carbide), GaN(Gallium Nitride)와 같은 반도체 칩을 패키지에 모듈화하여 전력의 변환이나 제어용으로 최적화한 반도체 모듈이다.
이러한 파워모듈은 사용환경에 따라 반도체 칩의 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 또한, 반도체 칩이 실장되는 기판에서도 열이 많이 발생하기 때문에 기판이 일정 온도 이상으로 상승하면 반도체 칩이 열화하여 제대로 작동하지 않는다.
이를 해결하기 위해 세라믹 또는 금속 기판의 일면에 히트 싱크를 구비하여, 히트 싱크의 방열 기능을 통해 열에 의한 반도체 칩의 열화 현상을 방지하고 있다.
히트 싱크는 구리, 알루미늄 등의 열전도도가 높은 금속재로 제조되는데, 이러한 금속의 히트 싱크의 경우에도 방열에 한계가 있어 한계 이상의 열이 발생할 경우 냉각 효율이 급격히 떨어져 고장의 원인이 되고 있다.
아울러, 반도체 칩이 실장되는 기판의 경우에도 열로 인한 휨 등이 발생하여 특성이 저하되는 문제점이 있다.
등록특허공보 제10-1474641호(2014.12.12 등록)
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 반도체 칩에서 발생하는 열을 효과적으로 방열할 수 있도록 한 히트싱크 일체형 세라믹 기판 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 히트싱크 일체형 세라믹 기판은, 세라믹 기재의 적어도 일면에 금속층을 포함하는 세라믹 기판과, 세라믹 기판의 일면에 접합되고, 냉매가 출입하는 다층 구조인 히트싱크를 포함할 수 있다. 여기서, 히트싱크는 다층 구조 중 인접하는 적어도 두 개의 층이 서로 다른 금속재질로 형성될 수 있다.
히트싱크는 유입홀과 배출홀이 형성된 베이스층과, 베이스층의 상측에 배치되고, 복수의 유로가 행렬 배치된 유로층과, 베이스층과 유로층 사이에 배치되고, 복수의 유로 중 적어도 하나의 일단과 유입홀을 연결하는 유입통로가 형성되며, 복수의 유로 중 적어도 하나의 타단과 배출홀을 연결하는 배출통로가 형성된 적어도 하나의 중간층을 포함할 수 있다.
베이스층과 유로층은 동일 금속재질로 형성되고, 적어도 하나의 중간층은 베이스층 및 유로층과 다른 금속재질로 형성될 수 있다. 이때, 적어도 하나의 중간층의 열팽창 계수는 베이스층 및 유로층의 열팽창 계수에 비해 낮을 수 있다. 구체적으로, 적어도 하나의 중간층의 재질은 CuMo, Mo 중 어느 하나이고, 베이스층 및 유로층의 재질은 Cu, Al, STS(Stainless steel), Cu 합금 중 어느 하나일 수 있다.
적어도 하나의 중간층의 전체 두께는 베이스층 및 유로층 각각의 두께보다 두꺼울 수 있다.
유입홀을 통해 유입되는 냉매는 적어도 하나의 중간층 및 유로층을 경유하여 배출홀을 통해 배출될 수 있다. 이때, 유입홀 및 배출홀은 외부의 냉매 순환 구동부와 연결되도록 구성되고, 냉매 순환 구동부에 의해 냉매가 연속해서 순환할 수 있다.
복수의 유로 각각은, 측벽과 저면으로 둘러싸인 공간 내에 구비되고, 서로 간격을 두고 배치된 복수의 핀과, 복수의 핀을 사이에 두고 저면의 일단 및 타단에 관통 형성된 입구홀과 출구홀을 포함하고, 입구홀을 통해 공간 내에 유입된 냉매는 복수의 핀 사이를 통과하여 출구홀을 통해 배출될 수 있다.
적어도 하나의 중간층은, 복수의 유로 중 적어도 하나의 일단을 향해 길게 연장된 제1 유입통로와, 복수의 유로 중 적어도 하나의 타단을 향해 길게 연장된 제1 배출통로를 구비한 제1 중간층을 포함하고, 제1 유입통로는 유입홀과 마주하며, 제1 배출통로는 배출홀과 마주할 수 있다.
적어도 하나의 중간층은, 제1 중간층과 유로층 사이에 배치되고, 복수의 유로 중 적어도 하나의 일단에 대응하여 형성된 제2 유입통로와, 복수의 유로 중 적어도 하나의 타단에 대응하여 형성된 제2 배출통로를 구비한 제2 중간층을 더 포함할 수 있다. 이때, 제2 유입통로는 제1 유입통로와 마주하고, 제2 배출통로는 제1 배출통로와 마주할 수 있다.
복수의 유로 각각은, 굽은 형상이 반복되는 지그재그 형태의 관통홀로 구비되고, 관통홀의 내측면 및 제2 중간층의 상면은 유로홈을 형성하며, 제2 유입통로를 통해 유로홈 내에 유입된 냉매는 유로홈을 따라 이동하여 제2 배출통로를 통해 배출될 수 있다.
한편, 복수의 유로 각각은 굽은 형상이 반복되는 지그재그 형태의 유로홈으로 구비되고, 유로홈은 일단에 입구홀이 형성되고, 타단에 출구홀이 형성되며, 입구홀을 통해 유로홈 내에 유입된 냉매는 유로홈을 따라 이동하여 출구홀을 통해 배출될 수도 있다.
한편, 히트싱크는, 베이스층, 적어도 하나의 중간층 및 유로층을 접합하는 접합층을 더 포함하고, 접합층은 Ag 및 AgCu 중 적어도 하나를 포함하는 재료로 이루어질 수 있다.
본 발명의 실시예에 따른 히트싱크 일체형 세라믹 기판 제조 방법은, 세라믹 기재의 적어도 일면에 금속층을 포함하는 세라믹 기판을 준비하는 단계와, 냉매가 출입하는 다층 구조인 히트싱크를 준비하는 단계와, 세라믹 기판의 일면과 히트싱크의 일면을 접합하는 단계를 포함할 수 있다.
히트싱크를 준비하는 단계는, 다층 구조 중 인접하는 적어도 두 개의 층이 서로 다른 금속재질인 히트싱크를 준비할 수 있다.
히트싱크를 준비하는 단계는, 유입홀과 배출홀이 형성된 베이스층을 준비하는 단계와, 복수의 유로가 행렬 배치된 유로층을 준비하는 단계와, 복수의 유로 중 적어도 하나의 일단과 유입홀을 연결하는 유입통로가 형성되고, 복수의 유로 중 적어도 하나의 타단과 배출홀을 연결하는 배출통로가 형성된 적어도 하나의 중간층을 준비하는 단계와, 적어도 하나의 중간층의 적어도 일면에 접합층을 형성하는 단계와, 베이스층, 적어도 하나의 중간층 및 유로층을 적층하는 단계를 포함할 수 있다.
히트싱크를 준비하는 단계는, 접합층을 용융시켜 베이스층, 적어도 하나의 중간층 및 유로층을 브레이징 접합하는 단계를 더 포함할 수 있다.
세라믹 기판의 일면과 히트싱크의 일면을 접합하는 단계는, 세라믹 기판의 일면 또는 유로층의 일면에 접합기재를 형성하는 단계와, 세라믹 기판의 일면과 유로층의 일면이 마주하도록 배치하는 단계와, 접합기재 및 접합층을 용융시켜 베이스층, 적어도 하나의 중간층, 유로층 및 세라믹 기판을 동시에 브레이징 접합하는 단계를 포함할 수 있다.
본 발명은 열전도도가 높은 재질의 베이스층과 유로층 사이에 열팽창 계수가 낮은 재질의 중간층을 배치한 히트싱크를 형성함으로써, 히트싱크의 열팽창 계수를 낮춰 고온에서의 휨 현상을 방지할 수 있으며, 우수한 열전도도를 가져 열 방출 효과를 극대화할 수 있다.
또한, 본 발명은 냉매가 출입하는 다층 구조인 히트싱크가 세라믹 기판에 일체로 접합됨으로써, 히트싱크를 통해 냉매를 순환시켜 세라믹 기판이 과열되는 것을 방지할 수 있다.
또한, 본 발명은 반도체 칩 등으로부터 발생한 열을 냉매를 통해 강제적으로 냉각시켜 방열 효과를 극대화하고, 반도체 칩이 열화하지 않도록 일정한 온도로 유지시킬 수 있다.
또한, 본 발명은 냉매가 히트싱크의 여러 층을 경유하면서 순환하기 때문에 신속하게 열을 흡수하여 방열시킬 수 있다.
또한, 본 발명은 냉매가 지나가는 유로홈이 굽은 형상이 반복되는 지그재그 형태이므로, 냉매가 이동하는 경로가 길어져 방열 면적을 확대시키는 것이 용이하다.
또한, 본 발명은 냉매가 복수의 핀 사이를 이동하도록 유로를 형성함으로써, 복수의 핀의 개수 및 배치를 변경함에 따라 냉매의 이동을 용이하게 조절할 수 있다.
도 1은 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판에 외부의 냉매 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 2는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 사시도이다.
도 3은 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 분해 사시도이다.
도 4는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 평면도이다.
도 5는 도 3의 실시예에서 중간층 및 베이스층이 다른 제1 변형예에 의한 히트싱크를 도시한 분해 사시도이다.
도 6은 도 3의 실시예에서 중간층이 다른 제2 변형예에 의한 히트싱크를 도시한 분해 사시도이다.
도 7은 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 사시도이다.
도 8은 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 분해 사시도이다.
도 9는 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 평면도이다.
도 10은 도 8의 실시예에서 유로층이 다른 변형예에 의한 히트싱크를 도시한 분해 사시도이다.
도 11은 도 10의 히트싱크를 도시한 평면도이다.
도 12는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법을 도시한 흐름도이다.
도 13은 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법에서 히트싱크를 준비하는 단계를 도시한 흐름도이다.
도 14는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법에서 세라믹 기판의 일면과 히트싱크의 일면을 접합하는 단계를 도시한 흐름도이다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판에 외부의 냉매 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 1에 도시된 바에 의하면, 본 발명의 실시예에 의한 히트싱크 일체형 세라믹 기판(1)은 세라믹 기판(10) 및 히트싱크(100)를 포함한 일체형으로 구비될 수 있다.
세라믹 기판(10)은 상면에 반도체 칩(200)이 실장될 수 있다. 반도체 칩(200)은 SiC, GaN, Si, LED, VCSEL 등의 반도체 칩일 수 있다. 이러한 반도체 칩(200)은 솔더(Solder) 또는 은 페이스트(Ag Paste)를 포함하는 본딩층(300)에 의해 세라믹 기판(10)의 상면에 플립칩(flip chip) 형태로 접합될 수 있다. 이와 같이, 반도체 칩(200)이 플립칩 형태로 접합될 경우, 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수 있고, 방열 성능도 개선될 수 있다.
세라믹 기판(10)은 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다. 여기서, 세라믹 기판(10)은 반도체 칩으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹 기재(11)와 상기 세라믹 기재(11)의 적어도 일면에 금속층(12)을 포함하는 세라믹 기판으로 구비될 수 있다.
세라믹 기재(11)는 알루미나(Al2O3), AlN, SiN, Si3N4 중 어느 하나인 것을 일 예로 할 수 있고, 금속층(12)은 Cu, Cu합금, OFC, EPT Cu, Al 중 하나로 이루어지는 것을 일 예로 할 수 있다. OFC는 무산소동이다. 금속층(12)은 세라믹 기재(11) 상에 금속박이 브레이징 접합되어 반도체 칩을 실장하는 전극패턴 및 구동소자를 실장하는 전극패턴으로 형성될 수 있다. 예컨데, 금속층(12)은 반도체 칩 또는 주변 부품이 실장될 영역에 전극패턴으로 형성될 수 있다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 금속박은 세라믹 기재(11) 상에 780℃~1100℃로 소성되어 세라믹 기재(11)와 브레이징 접합되는 것을 일 예로 한다. 이러한 기판을 AMB(Active Metal Brazing) 기판이라 한다. 실시예는 AMB 기판을 예로 들어 설명하나 DBC(Direct Bonding Copper) 기판, TPC(Thick Printing Copper) 기판, DBA 기판(Direct Brazed Aluminum)을 적용할 수도 있다. 여기서, AMB 기판은 내구성 및 방열 효율면에서 가장 적합하다.
히트싱크(100)는 세라믹 기판(10)의 일면에 접합되고, 냉매가 출입하는 다층 구조일 수 있다. 히트싱크(100)의 다층 구조는 2층에서 12층까지 설계가 가능하며, 본 실시예에서 히트싱크(100)는 베이스층(110) 상에 적어도 하나의 중간층(130) 및 유로층(120)이 적층된 구조를 설명하기로 한다.
히트싱크(100)의 베이스층(110)은 유입홀(111)과 배출홀(112)(도 3 참조)이 형성되고, 유입홀(111)을 통해 유입된 냉매는 베이스층(110) 상의 적어도 하나의 중간층(130) 및 유로층(120)을 경유하여 배출홀(112)을 통해 배출될 수 있다.
히트싱크(100)의 유입홀(111)은 제1 순환라인(L1)을 통해 외부의 냉매 순환 구동부(20)와 연결될 수 있고, 히트싱크(100)의 배출홀(112)은 제2 순환라인(L2)을 통해 냉매 순환 구동부(20)와 연결될 수 있다. 이때, 냉매 순환 구동부(20)는 펌프(미도시)의 구동력을 이용하여 냉매를 순환시킬 수 있다. 즉, 냉매 순환 구동부(20)는 제1 순환라인(L1), 히트싱크(100) 및 제2 순환라인(L2)을 포함한 냉매의 순환 경로를 따라 냉매를 연속해서 순환시킬 수 있다. 여기서, 냉매는 탈이온수(Deionized Water)일 수 있으나, 이에 한정되지 않으며, 필요에 따라 액체질소, 알코올, 기타 용매를 사용할 수도 있다.
냉매 순환 구동부(20)로부터 공급되는 냉매는 제1 순환라인(L1)을 통해 유입홀(111)로 유입되고, 베이스층(110) 상의 적어도 하나의 중간층(130) 및 유로층(120)을 경유한 후 배출홀(112)을 향해 이동하며, 이후에 냉매는 배출홀(112)로부터 배출되어 제2 순환라인(L2)을 통해 다시 냉매 순환 구동부(20)로 이동할 수 있다. 비록 자세히 도시되지는 않았으나, 냉매 순환 구동부(20)는 열교환기(미도시)를 포함할 수 있다. 냉매 순환 구동부(20)의 열교환기는 히트싱크(100)를 통과하면서 온도가 올라간 냉매의 온도를 낮출 수 있고, 냉매 순환 구동부(20)는 열교환기에 의해 온도가 낮춰진 냉매를 펌프의 구동력을 이용하여 제1 순환라인(L1)으로 다시 공급할 수 있다.
히트싱크(100)는 세라믹 기판(10)의 하부에 접하는 상태이기 때문에, 냉매는 히트싱크(100)의 유입홀(111), 적어도 하나의 중간층(130), 유로층(120) 및 배출홀(112)을 따라 순환하면서 세라믹 기판(10)과의 열교환을 용이하게 수행할 수 있다. 즉, 히트싱크(100)는 반도체 칩(200)에 의해 세라믹 기판(10)이 과열되는 것을 방지할 수 있다. 또한, 히트싱크(100)는 반도체 칩(200) 등으로부터 발생한 열을 냉매를 통해 강제적으로 냉각시켜 방열 효과를 극대화하고, 반도체 칩(200)이 열화하지 않도록 일정한 온도로 유지시킬 수 있다.
도 2는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 사시도이다. 도 2에서는 편의상 세라믹 기판(10)의 도시를 생략하였고, 이하에서도 마찬가지로 생략하기로 한다.
본 발명의 실시예에 따른 히트싱크 일체형 세라믹 기판(1)은 열이 발생하는 반도체 칩이 구비됨에 따라 요구되는 방열 특성을 구현할 수 있도록 구비된 것으로, 도 2에 도시된 바와 같이 히트싱크(100)는 냉각 효과를 높일 수 있도록 베이스층(110) 상에 적어도 하나의 중간층(130) 및 유로층(120)이 적층되어 구비될 수 있다. 이때, 히트싱크(100)의 각 층은 냉매의 순환 및 냉각 효과를 높이기 위한 홈, 홀 등이 다양하게 설계될 수 있고, 이러한 홈, 홀 등의 형상은 에칭 가공, 금형 가공, 기타 가공에 의해 구현될 수 있다. 또한, 히트싱크(100)는 방열 효과를 높일 수 있도록 열전도성이 우수한 재질로 이루어질 수 있다. 예를 들어, 히트싱크(100)는 Cu, Al, Cu 합금 중 적어도 하나로 형성될 수 있다. 또한, 히트싱크(100)는 열전도도가 높은 비금속 재료로 형성될 수도 있다. 후술하겠지만, 히트싱크(100)는 열팽창 계수가 상대적으로 낮은 CuMo 또는 Mo 재질인 중간층(130) 상하부에, 열팽창 계수가 상대적으로 높으나 열전도도가 높은 Cu 재질의 베이스층(110) 및 유로층(120)이 적층된 구조로 형성될 수 있고, 이를 통해 고온에서의 휨 현상을 줄일 수 있다.
히트싱크(100)는 마이크로 채널(Micro Channel)인 복수의 유로(C1,C2,C3,C4,C5,C6,C7,C8)를 형성하고, 이들 유로(C1~C8) 속으로 냉매를 흘려 냉각하는 방식이 적용될 수 있다. 즉, 히트싱크(100)는 냉매를 강제 순환시켜 냉각하는 방식이 적용된 것으로, 냉매는 히트싱크(100)의 여러 층을 경유하면서 신속하게 열을 흡수하여 방열시킬 수 있다.
도 3은 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 분해 사시도이고, 도 4는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 평면도이다.
도 3에 도시된 바에 의하면, 히트싱크(100)는 베이스층(110), 유로층(120) 및 적어도 하나의 중간층(130)을 포함하여 구성될 수 있다.
베이스층(110)은 유입홀(111)과 배출홀(112)이 관통 형성될 수 있다. 유입홀(111)은 제1 순환라인(L1)(도 1 참조)을 통해 냉매 순환 구동부(20)와 연결되고, 배출홀(112)은 제2 순환라인(L2)(도 1 참조)을 통해 냉매 순환 구동부(20)와 연결될 수 있다. 따라서, 비록 도시되지는 않았으나, 제1 순환라인(L1)의 끝단은 유입홀(111)에 연결되고, 제2 순환라인(L2)의 끝단은 배출홀(112)에 연결될 수 있다. 여기서, 제1 및 제2 순환라인(L1,L2)은 호스 등으로 구비될 수 있으며, 이러한 제1 및 제2 순환라인(L1,L2)의 끝단은 볼트 등의 다양한 체결수단(미도시)에 의해 유입홀(111), 배출홀(112)에 연결될 수 있다. 또한, 유입홀(111) 및 배출홀(112)은 필요에 따라 복수 개가 형성될 수 있고, 제1 및 제2 순환라인(L1,L2) 각각의 끝단은 분기되어 복수 개의 유입홀(111) 및 배출홀(112)에 연결되도록 구비될 수도 있다.
유로층(120)은 베이스층(110)의 상측에 배치되고, 상면에 복수의 유로(C1,C2,C3,C4,C5,C6,C7,C8)가 행렬 배치될 수 있다. 본 실시예에서는 제1 내지 제8 유로(C1~C8)가 구비된 예를 도시하고 있으나, 이에 한정되지는 않으며, 유로의 개수는 원하는 냉각 온도, 수압 등에 따라 다양하게 변경이 가능하다.
유로층(120)의 복수의 유로(C1~C8) 각각은 복수의 핀(p)이 구비될 수 있다. 이러한 복수의 핀(p)은 측벽(f1)과 저면(f2)으로 둘러싸인 공간(s) 내에 구비될 수 있다. 복수의 핀(p)은 서로 간격을 두고 배치될 수 있고, 수직 방향으로 돌출 형성될 수 있다. 복수의 핀(p)은 원통형으로 형성될 수 있다. 복수의 핀(p)의 측면은 냉매가 이동하면서 접하는 부분이므로, 복수의 핀(p)의 측면이 곡면으로 형성될 경우, 냉매가 복수의 핀(p) 사이에서 막힘없이 원활하게 이동할 수 있다.
복수의 유로(C1~C8) 각각에 구비된 입구홀(h1) 및 출구홀(h2)은 복수의 핀(p)을 사이에 두고 저면(f2)의 일단과 타단에 관통 형성될 수 있다.
적어도 하나의 중간층(130)은 베이스층(110)과 유로층(120) 사이에 배치될 수 있다. 이러한 중간층(130)은 복수의 유로(C1~C8) 중 적어도 하나의 일단과 유입홀(111)을 연결하는 유입통로가 형성될 수 있다. 또한, 중간층(130)은 복수의 유로(C1~C8) 중 적어도 하나의 타단과 배출홀(112)을 연결하는 배출통로가 형성될 수 있다.
구체적으로, 적어도 하나의 중간층(130)은 제1 중간층(131)을 포함할 수 있다.
제1 중간층(131)은 복수의 유로(C1~C8) 중 적어도 하나의 일단을 향해 길게 연장된 제1 유입통로(131a)와, 복수의 유로(C1~C8) 중 적어도 하나의 타단을 향해 길게 연장된 제1 배출통로(131b)를 구비할 수 있다. 구체적으로, 제1 중간층(131)의 제1 유입통로(131a)는 복수의 유로(C1~C8)에 구비된 입구홀(h1)을 향해 길게 연장될 수 있고, 제1 중간층(131)의 제1 배출통로(131b)는 복수의 유로(C1~C8)에 구비된 출구홀(h2)을 향해 길게 연장될 수 있다. 또한, 제1 유입통로(131a)는 유입홀(111)과 마주하며, 제1 배출통로(131b)는 배출홀(112)과 마주할 수 있다.
이와 같이, 제1 유입통로(131a) 및 제1 배출통로(131b)가 길게 연장 형성됨에 따라, 유입홀(111)과 입구홀(h1) 간의 거리, 출구홀(h2)과 배출홀(112) 간의 거리가 길더라도 냉매의 이동이 원활하게 이루어질 수 있다.
도 3 및 4를 참조하여 히트싱크(100)에서의 냉매 순환 경로를 설명하면, 베이스층(110)의 유입홀(111)을 통해 유입되는 냉매는 제1 유입통로(131a)를 통과하여 복수의 유로(C1~C8) 중 적어도 하나의 입구홀(h1)로 이동하고, 입구홀(h1)을 통해 측벽(f1)과 저면(f2)으로 둘러싸인 공간(s) 내에 유입되며, 공간(s) 내에 유입된 냉매는 복수의 핀(p) 사이를 통과하여 출구홀(h2)을 통해 배출될 수 있다. 이후에, 냉매는 출구홀(h2)에 연결된 제1 배출통로(130b)를 통과하여 베이스층(110)의 배출홀(112)을 통해 배출될 수 있다. 이와 같이, 냉매는 복수의 핀(p) 사이를 이동하므로 복수의 핀(p)의 개수 및 배치를 변경함에 따라 냉매의 이동을 용이하게 조절할 수 있다. 히트싱크(100)에서 순환하는 냉매의 온도는 약 25℃이고, 반도체 칩(200)은 약 100℃ 이상의 고온의 열이 발생하므로, 냉매는 히트싱크(100)의 순환 경로를 따라 계속해서 순환하면서 열을 빠르게 냉각시킬 수 있다.
상술한 바와 같이, 히트싱크(100)는 냉매가 출입하는 다층 구조이며, 이때, 다층 구조 중 인접하는 적어도 두 개의 층은 서로 다른 금속재질로 형성될 수 있다.
즉, 히트싱크(100)는 베이스층(110), 유로층(120) 및 적어도 하나의 중간층(130)을 포함하는 다층 구조이며, 이들 중 인접하는 적어도 두 개의 층은 서로 다른 금속재질로 형성될 수 있다.
구체적으로, 베이스층(110)과 유로층(120)은 동일 금속재질로 형성되며, 적어도 하나의 중간층(130)은 베이스층(110) 및 유로층(120)과 다른 금속재질로 형성될 수 있다.
일 예로, 적어도 하나의 중간층(130)의 재질은 CuMo, Mo 중 어느 하나일 수 있고, 베이스층(110) 및 유로층(120)의 재질은 Cu, Al, STS(Stainless steel), Cu 합금 중 어느 하나일 수 있다.
여기서, 베이스층(110)이 Cu 재질의 금속층으로 이루어지고, 적어도 하나의 중간층(130)이 CuMo 재질의 금속층으로 이루어지며, 유로층(120)이 Cu 재질의 금속층으로 이루어지는 CPC 소재일 경우, CuMo는 낮은 열팽창 계수로 휨 발생 방지를 위한 것이고, Cu는 방열을 위한 열전도도 확보를 위한 것이다.
CuMo는 Cu에 비해 상대적으로 열팽창 계수가 낮다. Cu는 열팽창 계수가 17ppm/℃, 열전도도가 393W/m·℃이고, CuMo는 열팽창 계수가 7.0ppm/℃, 열전도도가 160W/m·℃이다.
이와 같이, 열팽창 계수가 상대적으로 낮은 CuMo 재질인 적어도 하나의 중간층(130)의 상하부에, 열팽창 계수가 상대적으로 높으나 열전도도가 높은 Cu 재질의 베이스층(110) 및 유로층(120)을 접합한 3층 구조의 히트싱크(100)가 구비될 경우, 열팽창 계수를 낮춤으로써 고온에서의 휨 현상을 줄일 수 있다.
만약, Cu 재질만으로 히트싱크(100)를 제조하는 경우 Cu의 열팽창 계수가 17ppm/℃이므로, 세라믹 기판(10)에 실장되는 반도체 칩(200)에 고온의 열이 발생할 경우 열변형이 발생하여 방열 성능이 크게 저하될 수 있다. 히트싱크(100)는 경량화 및 소형화를 구현하고 방열 성능을 높이기 위해 다층 구조로 형성되는데, 이러한 다층 구조의 히트싱크(100)는 내부에 다수 존재하는 공극으로 인해 고온의 열이 발생했을 때 변형이 더 많이 발생할 수 있다. 즉, 다층 구조 중 적어도 하나의 층에 휨, 뒤틀림 등의 변형이 발생함으로써 냉매 순환이 이루어지지 않아 방열 성능이 크게 저하될 수 있다.
Cu/CuMo/Cu의 3층 구조의 히트싱크(100)는 열팽창 계수가 6.8~7.8ppm/℃ 범위이고, 열전도도가 240W/m·℃인 열적 특성을 갖는다. 이와 같이, Cu/CuMo/Cu의 3층 구조의 히트싱크(100)는 열팽창 계수가 낮아 고온에서 휨을 방지할 수 있으며, 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
또한, Cu/CuMo/Cu의 3층 구조의 히트싱크(100)는 세라믹 기판(10)에 견고하게 접합될 수 있다. 히트싱크(100)는 세라믹 기판(10)의 일면에 접합되어 있으므로, 히트싱크(100)와 세라믹 기판(10) 간의 열팽창 계수 차이가 크면 이들 사이에 열응력이 발생할 수 있다. 이러한 열응력이 발생하면, 히트싱크(100)와 세라믹 기판(10)의 접합 부위가 손상될 수 있다. 따라서, 본 발명은 상대적으로 열팽창 계수가 낮은 CuMo 재질인 적어도 하나의 중간층(130)을 Cu 재질의 베이스층(110) 및 유로층(120) 사이에 형성함으로써, 세라믹 기판(10)의 열팽창 계수와 유사하도록 히트싱크(100)의 열팽창 계수를 제어할 수 있다. 이로 인해, 히트싱크(100)와 세라믹 기판(10) 간의 열팽창 계수 차이에 의해 발생되는 열응력이 완화되어 접합력이 높아질 수 있다.
CuMo 재질인 적어도 하나의 중간층(130)의 두께는 0.6T이고, Cu 재질인 베이스층(110) 및 유로층(120)의 두께는 0.3T일 수 있다. 이 경우, Cu/CuMo/Cu의 3층 구조인 히트싱크(100)의 두께는 1.2T(mm)일 수 있다. 이와 같이, 적어도 하나의 중간층(130)의 전체 두께는 베이스층(110) 및 유로층(120) 각각의 두께보다 두껍게 형성될 수 있다. 적어도 하나의 중간층(130)은 CuMo과 같이 열팽창 계수가 낮은 재질로 형성되므로, Cu 재질의 베이스층(110) 및 유로층(120) 각각의 두께보다 더 두꺼울 경우 휨을 좀 더 강하게 억제할 수 있다는 장점이 있다.
또한, 히트싱크(100)는 CuMo 재질인 금속층의 상면과 하면에 Cu 재질인 금속층을 접합하여 3층 구조 또는 다층 접합 구조로 형성하는 것이 가능하므로 두께에 대한 임계점이 없어 원하는 두께로 제작이 가능하며, 열 방출 효과를 극대화할 수 있다는 장점이 있다. 예를 들어, 히트싱크(100)의 전체 두께는 1.0mm~15.0mm 범위일 수 있다. 바람직하게는 히트싱크(100)의 두께는 2.0mm 이상으로 형성되어 방열에 유리하고 휨 발생이 최소화될 수 있다.
한편, 비록 도시되지는 않았으나, 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)은 접합층(미도시)에 의해 서로 접합될 수 있다, 이때, 접합층은 Ag 및 AgCu 중 적어도 하나를 포함하는 재료로 이루어질 수 있다. Ag, AgCu는 열전도도가 높아 접합력을 높이는 역할과 동시에 열 전달을 용이하게 하여 방열 효율을 높일 수 있다. 접합층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.3㎛ 내지 3.0㎛일 수 있다.
접합층은 베이스층(110)의 상면과 적어도 하나의 중간층(130)의 하면 사이, 적어도 하나의 중간층(130)의 상면과 유로층(120)의 하면 사이에 배치될 수 있고, 브레이징 온도에서 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)을 일체로 접합시킬 수 있다. 브레이징 온도는 800℃ 내지 950℃일 수 있다. 브레이징 접합은 모재의 용융점 이하의 온도에서 접합층만 용융시킨 뒤 접합하고자 하는 모재들 사이에 젖음 현상과 모세관 현상 등을 이용하여 침투, 확산시켜 접합하는 것으로, 접합 강도가 우수하므로 일반 용접 접합 등에 비해 접합 신뢰성이 우수하다.
한편, 베이스층(110), 중간층(130) 및 유로층(120)은 확산 접합에 의해 접합될 수도 있다. 확산 접합은 열과 압력을 인가하여 접합면에 발생하는 원자의 확산을 이용하는 것으로, 고상 상태로 접합하며, 접합 후의 열응력이나 변형이 적은 특징이 있다.
이와 같이, 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)은 브레이징 접합 또는 확산 접합을 통하여 서로 기밀하게 접합될 수 있고, 수압, 유압 등에 견딜 수 있는 높은 접합 강도를 갖도록 접합될 수 있다.
도 5는 도 3의 실시예에서 중간층 및 베이스층이 다른 제1 변형예에 의한 히트싱크를 도시한 분해 사시도이다.
도 5에 도시된 바에 의하면, 제1 변형예에 따른 히트싱크(100A)는, 제1 중간층(131)에 형성된 제1 유입통로(131a)가 제1 내지 제8 유로(C1~C8)의 입구홀(h1)을 향해 길게 연장 형성되고, 제1 유입통로(131a)의 양측에 배치된 제1 배출통로(131b)가 제1 내지 제8 유로(C1~C8)의 출구홀(h2)을 향해 길게 연장 형성될 수 있다. 이와 같이, 서로 평행하게 형성된 제1 유입통로(131a)와 제1 배출통로(131b)가 형성될 경우, 냉매는 제1 내지 제8 유로(C1~C8)의 입구홀(h1)을 통해 제1 내지 제8 유로(C1~C8)의 공간(s) 내에 유입되고, 공간(s) 내에서 복수의 핀(p) 사이를 통과한 후 출구홀(h2)을 통해 배출될 수 있다.
도 5의 제1 변형예에서, 베이스층(110)은 제1 유입통로(131a)와 마주하는 유입홀(111)과, 제1 배출통로(131b)와 마주하는 한 쌍의 배출홀(112)이 형성될 수 있다.
즉, 베이스층(110)의 유입홀(111)을 통해 유입된 냉매는 제1 유입통로(131a)를 통과하여 제1 내지 제8 유로(C1~C8)의 입구홀(h1)로 이동하고, 입구홀(h1)을 통해 측벽(f1)과 저면(f2)으로 둘러싸인 공간(s) 내에 유입되며, 공간(s) 내에 유입된 냉매는 복수의 핀(p) 사이를 통과하여 출구홀(h2)을 통해 배출되고, 출구홀(h2)에 연결된 한 쌍의 제1 배출통로(131b)를 통과하여 한 쌍의 배출홀(112)을 통해 배출될 수 있다.
도 6은 도 3의 실시예에서 중간층이 다른 제2 변형예에 의한 히트싱크를 도시한 분해 사시도이다.
도 6에 도시된 바에 의하면, 제2 변형예에 따른 히트싱크(100B)는, 제1 중간층(131)에 형성된 제1 유입통로(131a)가 제2 유로(C2), 제3 유로(C3), 제4 유로(C4), 제6 유로(C6), 제7 유로(C7), 제8 유로(C8)의 입구홀(h1)과 마주하도록 연장 형성될 수 있다. 이와 같이, 중간층(130)의 제1 유입통로(131a) 및 제1 배출통로(131b), 베이스층(110)의 유입홀(111) 및 배출홀(112)은 요구되는 방열 특성에 따라 개수, 형상 등이 변경되어 구비될 수 있다.
이하, 도 7 내지 도 9를 참조하여, 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판에 대해서 설명하기로 한다.
도 7은 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 사시도이고, 도 8은 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 분해 사시도이며, 도 9는 본 발명의 다른 실시예에 의한 히트싱크 일체형 세라믹 기판을 도시한 평면도이다.
도 7에 도시된 바에 의하면, 히트싱크(100')는 베이스층(110'), 유로층(120') 및 적어도 하나의 중간층(130')을 포함하고, 적어도 하나의 중간층(130')은 제2 중간층(132')을 더 포함하여 구성될 수 있다.
도 8에 도시된 바에 의하면, 유로층(120')의 복수의 유로(C1',C2',C3',C4') 각각은 관통홀(121')로 구비될 수 있다. 이때, 관통홀(121')은 굽은 형상이 반복되는 지그재그 형태일 수 있고, 이러한 지그재그 형태는 냉매가 이동하는 경로가 길어져 방열 면적을 확대시키기 용이하다.
제2 중간층(132')은 제1 중간층(131')과 유로층(120') 사이에 배치되고, 복수의 유로(C1',C2',C3',C4') 중 적어도 하나의 일단에 대응하여 형성된 제2 유입통로(132a')와, 복수의 유로(C1',C2',C3',C4') 중 적어도 하나의 타단에 대응하여 형성된 제2 배출통로(132b')를 구비할 수 있다. 구체적으로, 제2 중간층(132')의 제2 유입통로(132a')는 복수의 유로(C1',C2',C3',C4') 각각의 관통홀(121') 일단에 대응하여 형성될 수 있고, 제2 중간층(132')의 제2 배출통로(132b')는 복수의 유로(C1',C2',C3',C4') 각각의 관통홀(121') 타단에 대응하여 형성될 수 있다. 여기서, 제2 유입통로(132a')는 제1 유입통로(131a')와 마주하며, 제2 배출통로(132b')는 제1 배출통로(131b')와 마주할 수 있다.
도 9에 도시된 바에 의하면, 제2 중간층(132')은 평판 형태로 구비되므로, 유로층(120')의 하부에 접합될 경우 관통홀(121')의 내측면 및 제2 중간층(132')의 상면은 유로홈(h3')을 형성할 수 있다. 즉, 유로층(120')과 제2 중간층(132')이 접합되면, 관통홀(121')의 개방된 하부는 제2 중간층(132')의 상면에 의해 폐쇄되어 냉매가 이동할 수 있는 공간인 유로홈(h3')이 형성될 수 있다.
도 8 및 도 9를 참조하여 히트싱크(100')에서의 냉매 순환 경로를 설명하면, 베이스층(110')의 유입홀(111')을 통해 유입되는 냉매는 제1 중간층(131')의 제1 유입통로(131a')를 통과하여 제2 중간층(132')의 제2 유입통로(132a')로 이동하고, 제2 유입통로(132a')를 통해 관통홀(121')의 내측면 및 제2 중간층(132')의 상면으로 둘러싸인 공간인 유로홈(h3') 내에 유입되며, 이후에 냉매는 지그재그 형태인 유로홈(h3')을 따라 이동하여 제2 중간층(132')의 제2 배출통로(132b')를 통해 배출될 수 있다. 이후에, 냉매는 제2 배출통로(132b')에 연결된 제1 배출통로(131b')를 통과하여 베이스층(110')의 배출홀(112')을 통해 배출될 수 있다.
본 발명의 다른 실시예에 따른 히트싱크(100')는 도 2 내지 도 4에 도시된 실시예와 비교하여 히트싱크(100')를 구성하는 층의 개수가 더 많다. 히트싱크(100')를 구성하는 층의 개수가 더 많아지면, 냉매의 유량을 증가시킬 수 있다. 따라서, 히트싱크(100')의 층의 개수는 사전 시뮬레이션 결과에 따라 요구되는 냉매의 유량에 맞게 다양하게 설계 변경될 수 있다.
본 발명의 다른 실시예에 따른 히트싱크(100')에서 최상부에 위치한 유로층(120')과 최하부에 위치한 베이스층(110')은 Cu, Al, STS(Stainless steel), Cu 합금 중 어느 하나의 재질일 수 있다. 또한, 유로층(120')과 베이스층(110') 사이에 배치된 제1 중간층(131') 및 제2 중간층(132')의 재질은 CuMo, Mo 중 어느 하나일 수 있다.
일 예로, 베이스층(110') 및 유로층(120')이 Cu 재질의 금속층으로 이루어지고, 제1 중간층(131') 및 제2 중간층(132')이 CuMo 재질의 금속층으로 이루어질 경우, 열팽창 계수가 상대적으로 낮은 CuMo 재질의 금속층으로 인해 고온에서 휨을 방지할 수 있으며, 열전도도가 높은 Cu 재질의 금속층으로 인해 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
도 10은 도 8의 실시예에서 유로층이 다른 변형예에 의한 히트싱크를 도시한 분해 사시도이고, 도 11은 도 10의 히트싱크를 도시한 평면도이다.
도 10 및 도 11의 변형예에 따른 히트싱크(100")는, 유로층(120")의 상면에 복수의 유로(C1",C2",C3",C4")가 형렬 배치되고, 복수의 유로(C1",C2",C3",C4") 각각은 굽은 형상이 반복되는 지그재그 형태의 유로홈(h3")으로 구비될 수 있다. 유로홈(h3")은 일단에 입구홀(h1")이 형성되며, 타단에 출구홀(h2")이 형성될 수 있다. 즉, 입구홀(h1")을 통해 유로홈(h3") 내에 유입된 냉매는 유로홈(h3")을 따라 이동하여 출구홀(h2")을 통해 배출될 수 있다. 구체적으로, 베이스층(110)의 유입홀(111")을 통해 유입되는 냉매는 제1 유입통로(131a")와 제2 유입통로(132a")를 차례로 통과하여 복수의 유로(C1",C2",C3",C4") 중 적어도 하나의 입구홀(h1")로 이동하고, 입구홀(h1")에 연결된 유로홈(h3")을 따라 이동하여 출구홀(h2")을 통해 배출되는 냉매는 제2 배출통로(132b")와 제1 배출통로(131b")를 차례로 통과하여 베이스층(110")의 배출홀(112")을 통해 배출될 수 있다.
한편, 입구홀(h1")과 출구홀(h2")의 위치, 유입홀(111")과 배출홀(112")의 위치, 제1 유입통로(131a")와 제1 배출통로(131b")의 위치, 제2 유입통로(132a")와 제2 배출통로(132b")의 위치는 서로 뒤바뀔 수도 있다. 즉, 냉매 순환 구동부(20)의 연결 시, 배출홀(112")을 통해 냉매가 유입되어 유입홀(111")을 통해 냉매가 배출되도록 연결될 수도 있다. 구체적으로, 베이스층(110")의 배출홀(112")을 통해 유입되는 냉매는 제1 배출통로(131b")와 제2 배출통로(132b")를 차례로 통과하여 복수의 유로(C1",C2",C3",C4") 중 적어도 하나의 출구홀(h2")로 이동하고, 출구홀(h2")에 연결된 유로홈(h3")을 따라 이동하여 입구홀(h1")을 통해 배출되는 냉매는 제2 유입통로(132a")와 제1 유입통로(131a")를 차례로 통과하여 베이스층(110")의 유입홀(111")을 통해 배출될 수 있다.
도 12는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법을 도시한 흐름도이다.
본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법은 도 12에 도시된 바와 같이, 세라믹 기재(11)의 적어도 일면에 금속층(12)을 포함하는 세라믹 기판(10)을 준비하는 단계(S10)와, 냉매가 출입하는 다층 구조인 히트싱크(100)를 준비하는 단계(S20)와, 세라믹 기판(10)의 일면과 히트싱크(100)의 일면을 접합하는 단계(S30)를 포함할 수 있다.
세라믹 기판(10)을 준비하는 단계(S10)에서, 세라믹 기판(10)은 세라믹 기재(11)의 적어도 일면에 금속층(12)을 포함하는 AMB(Active Metal Brazing) 기판일 수 있다.
히트싱크(100)를 준비하는 단계(S20)에서, 히트싱크(100)의 두께는 1.0mm~15.0mm 범위일 수 있다. 바람직하게는 히트싱크(100)의 두께는 2.0mm 이상으로 형성되어 방열에 유리하고 휨 발생이 최소화될 수 있다.
또한, 히트싱크(100)를 준비하는 단계(S20)는, 다층 구조 중 인접하는 적어도 두 개의 층이 서로 다른 금속재질인 히트싱크(100)를 준비할 수 있다. 즉, 히트싱크(100)는 베이스층(110), 유로층(120) 및 적어도 하나의 중간층(130)을 포함하는 다층 구조이며, 이들 중 인접하는 적어도 두 개의 층은 서로 다른 금속재질로 형성할 수 있다. 구체적으로, 베이스층(110)과 유로층(120)은 동일 금속재질로 형성하며, 적어도 하나의 중간층(130)은 베이스층(110) 및 유로층(120)과 다른 금속재질로 형성힐 수 있다. 예를 들어, 열팽창 계수가 상대적으로 낮은 CuMo 재질인 중간층(130)의 상하부에, 열팽창 계수가 상대적으로 높으나 열전도도가 높은 Cu 재질의 베이스층(110) 및 유로층(120)을 접합할 경우, 열팽창 계수를 낮춤으로써 고온에서의 휨 현상을 줄일 수 있다.
도 13은 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법에서 히트싱크를 준비하는 단계를 도시한 흐름도이다.
도 13에 도시된 바와 같이, 히트싱크(100)를 준비하는 단계(S20)는, 유입홀(111)과 배출홀(112)이 형성된 베이스층(110)을 준비하는 단계(S21)와, 복수의 유로(C1~C8)가 행렬 배치된 유로층(120)을 준비하는 단계(S22)와, 복수의 유로(C1~C8) 중 적어도 하나의 일단과 유입홀(111)을 연결하는 유입통로가 형성되고, 복수의 유로(C1~C8) 중 적어도 하나의 타단과 배출홀(112)을 연결하는 배출통로가 형성된 적어도 하나의 중간층(130)을 준비하는 단계(S23)와, 적어도 하나의 중간층(130)의 적어도 일면에 접합층을 형성하는 단계(S24)와, 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)을 적층하는 단계(S25)를 포함한다.
여기서, 베이스층(110)을 준비하는 단계(S21), 유로층(120)을 준비하는 단계(S22) 및 적어도 하나의 중간층(130)을 준비하는 단계(S23)는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다.
베이스층(110)을 준비하는 단계(S21)에서, 유입홀(111)과 배출홀(112)은 외부의 냉매 순환 구동부(20)와 연결되도록 구성된 것으로, 에칭 가공 등에 의해 관통 형성될 수 있다.
유로층(120)을 준비하는 단계(S22)에서, 복수의 유로(C1~C8)는 유로층(120)의 일부를 식각하여 냉매가 이동할 수 있는 홈, 홀 등을 다양하게 형성할 수 있다.
적어도 하나의 중간층(130)을 준비하는 단계(S23)는, 복수의 유로(C1~C8) 중 적어도 하나의 일단을 향해 길게 연장된 제1 유입통로(131a)와, 복수의 유로(C1~C8) 중 적어도 하나의 타단을 향해 길게 연장된 제1 배출통로(131b)를 구비한 제1 중간층(131)을 준비하는 단계를 포함할 수 있다. 이때, 중간층(130)을 구성하는 층의 개수, 유입통로 및 배출통로의 형상 및 개수는 사전 시뮬레이션 결과에 따라 요구되는 냉매의 유량에 맞게 다양하게 설계 변경될 수 있다.
접합층을 형성하는 단계(S24)는, 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법으로 Ag 및 AgCu 중 적어도 하나를 포함하는 재료로 이루어진 접합층을 적어도 하나의 중간층(130)의 적어도 일면에 형성할 수 있다. 이때, 접합층은 제1 중간층(131)의 상하면에 형성할 수 있다. 또한, 본 발명의 다른 실시예에서는 제1 중간층(131')의 상하면에 접합층을 형성하면, 제1 중간층(131')의 상측에 배치되는 제2 중간층(132')은 유로층(120')과 마주하는 상면에 접합층을 형성할 수 있다.
베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)을 적층하는 단계(S25)는, 베이스층(110), 적어도 하나의 중간층(130), 유로층(120)을 차례로 적층할 수 있다. 중간층(130)의 적어도 일면에 형성한 접합층은 각 층 사이에 배치될 수 있다. 즉, 접합층은 베이스층(110)과 제1 중간층(131) 사이, 제1 중간층(131)과 유로층(120) 사이에 배치될 수 있다. 또한, 본 발명의 다른 실시예에서는 베이스층(110'), 제1 중간층(131'), 제2 중간층(132') 및 유로층(120')을 차례로 적층할 수 있다. 이때, 접합층은 베이스층(110')과 제1 중간층(131') 사이, 제1 중간층(131')과 제2 중간층(132') 사이, 제2 중간층(132')과 유로층(120') 사이에 배치될 수 있다.
히트싱크(100)를 준비하는 단계(S20)는, 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)을 적층하는 단계(S25) 이후에, 접합층을 용융시켜 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)을 브레이징 접합하는 단계(S26)를 더 포함할 수 있다.
브레이징 접합하는 단계(S26)는, 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)을 적층한 상태에서 각 층 사이에 개재된 접합층을 800℃ 내지 950℃에서 용융시켜 브레이징 접합할 수 있고, 이때 접합력을 높이기 위해 상부 중량 또는 가압을 실시할 수 있다.
도 14는 본 발명의 일 실시예에 의한 히트싱크 일체형 세라믹 기판 제조방법에서 세라믹 기판의 일면과 히트싱크의 일면을 접합하는 단계를 도시한 흐름도이다.
도 14에 도시된 바와 같이, 세라믹 기판(10)의 일면과 히트싱크(100)의 일면을 접합하는 단계(S30)는, 세라믹 기판(10)의 일면 또는 유로층(120)의 일면에 접합기재(미도시)를 형성하는 단계(S31)와, 세라믹 기판(10)의 일면과 유로층(120)의 일면이 마주하도록 배치하는 단계(S32)와, 접합기재 및 접합층을 용융시켜 베이스층(110), 적어도 하나의 중간층(130), 유로층(120) 및 세라믹 기판(10)을 동시에 브레이징 접합하는 단계(S33)를 포함한다.
접합기재를 형성하는 단계(S31)는, 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법으로 Ag 및 AgCu 중 적어도 하나를 포함하는 재료로 이루어진 접합기재를 세라믹 기판(10)의 일면 또는 유로층(120)의 일면에 형성할 수 있다.
세라믹 기판(10)의 일면과 유로층(120)의 일면이 마주하도록 배치하는 단계(S32)는, 접합기재를 사이에 두고 세라믹 기판(10)과 유로층(120)이 적층되도록 배치할 수 있다. 여기서, 히트싱크(100)의 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)은 각 층 사이에 접합층이 개재되도록 적층된 상태일 수 있다. 즉, 히트싱크(100)의 베이스층(110), 적어도 하나의 중간층(130) 및 유로층(120)은 아직 브레이징 접합되기 전의 상태일 수 있다.
베이스층(110), 적어도 하나의 중간층(130), 유로층(120) 및 세라믹 기판(10)을 동시에 브레이징 접합하는 단계(S33)는, 베이스층(110)과 제1 중간층(131) 사이, 제1 중간층(131)과 유로층(120) 사이에 배치된 접합층과, 유로층(120)과 세라믹 기판(10) 사이에 배치된 접합기재를 용융시켜 베이스층(110), 제1 중간층(131), 유로층(120) 및 세라믹 기판(10)을 동시에 브레이징 접합할 수 있다. 이때, 접합층 및 접합기재를 용융시키는 브레이징 온도는 800℃ 내지 950℃일 수 있고, 접합력을 높이기 위해 상부 중량 또는 가압을 실시할 수 있다.
이와 같이, 베이스층(110), 적어도 하나의 중간층(130), 유로층(120) 및 세라믹 기판(10)을 동시에 브레이징 접합할 경우, 공정 단순화가 가능하며 공정비용 절감에 기여할 수 있다.
또한, 본 발명의 다른 실시예에서는 베이스층(110')과 제1 중간층(131') 사이, 제1 중간층(131')과 제2 중간층(132') 사이, 제2 중간층(132')과 유로층(120') 사이에 배치된 접합층과, 유로층(120')과 세라믹 기판(10) 사이에 배치된 접합기재를 용융시켜 베이스층(110'), 제1 중간층(131'), 제2 중간층(132'), 유로층(120') 및 세라믹 기판(10)을 동시에 브레이징 접합할 수 있다.
한편, 본 발명은 일 실시예, 다른 실시예로 분리하여 설명하였으나 이들을 혼용하여 적용 가능하다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1: 히트싱크 일체형 세라믹 기판 10: 세라믹 기판
11: 세라믹 기재 12: 금속층
20: 냉매 순환 구동부 L1: 제1 순환라인
L2: 제2 순환라인 100,100A,100B,100',100": 히트싱크
110,110',110": 베이스층 111,111',111": 유입홀
112,112',112": 배출홀 120,120',120": 유로층
121': 관통홀 h1,h1": 입구홀
h2,h2": 출구홀 h3',h3": 유로홈
p: 복수의 핀 f1: 측벽
f2: 저면 s: 공간
130,130': 중간층 131,131',131": 제1 중간층
131a,131a',131a": 제1 유입통로 131b,131b',131b": 제1 배출통로
132',132": 제2 중간층 132a',132a": 제2 유입통로
132b',132b": 제2 배출통로 200: 반도체 칩
300: 본딩층

Claims (20)

  1. 세라믹 기재의 적어도 일면에 금속층을 포함하는 세라믹 기판; 및
    상기 세라믹 기판의 일면에 접합되고, 냉매가 출입하는 다층 구조인 히트싱크를 포함하고,
    상기 히트싱크는,
    유입홀과 배출홀이 형성된 베이스층;
    상기 베이스층의 상측에 배치되어 상기 세라믹 기판의 일면에 접합되며, 복수의 유로가 배치된 유로층;
    상기 베이스층과 상기 유로층 사이에 배치되고, 상기 복수의 유로의 일단을 향해 길게 연장되며, 상기 유입홀과 마주하는 제1 유입통로와, 상기 복수의 유로의 타단을 향해 길게 연장되며, 상기 배출홀과 마주하는 제1 배출통로를 구비한 제1 중간층; 및
    상기 제1 중간층과 상기 유로층 사이에 배치되고, 상기 복수의 유로의 일단에 대응하여 형성되며, 상기 제1 유입통로와 마주하는 복수의 제2 유입통로와, 상기 복수의 유로의 타단에 대응하여 형성되며, 상기 제1 배출통로와 마주하는 복수의 제2 배출통로를 구비한 제2 중간층을 포함하며,
    상기 복수의 제2 유입통로는 상기 유입홀 및 상기 제1 유입통로를 통해 유입되는 냉매를 상기 복수의 유로의 일단으로 공급하도록 형성되고,
    상기 복수의 제2 배출통로는 상기 복수의 유로의 타단에서 배출되는 냉매를 상기 제1 배출통로 및 상기 배출홀로 공급하도록 형성된 히트싱크 일체형 세라믹 기판.
  2. 제1항에 있어서,
    상기 히트싱크는,
    상기 다층 구조 중 인접하는 적어도 두 개의 층이 서로 다른 금속재질로 형성된 히트싱크 일체형 세라믹 기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 베이스층과 상기 유로층은 동일 금속재질로 형성되고,
    상기 제1 중간층 및 상기 제2 중간층은 상기 베이스층 및 상기 유로층과 다른 금속재질로 형성된 히트싱크 일체형 세라믹 기판.
  5. 제1항에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 열팽창 계수는 상기 베이스층 및 상기 유로층의 열팽창 계수에 비해 낮은 히트싱크 일체형 세라믹 기판.
  6. 제1항에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 전체 두께는 상기 베이스층 및 상기 유로층 각각의 두께보다 두꺼운 히트싱크 일체형 세라믹 기판.
  7. 제1항에 있어서,
    상기 제1 중간층 및 상기 제2 중간층의 재질은 CuMo, Mo 중 어느 하나이고,
    상기 베이스층 및 상기 유로층의 재질은 Cu, Al, STS(Stainless steel), Cu 합금 중 어느 하나인 히트싱크 일체형 세라믹 기판.
  8. 제1항에 있어서,
    상기 유입홀을 통해 유입되는 냉매는 상기 제1 중간층, 상기 제2 중간층 및 상기 유로층을 경유하여 상기 배출홀을 통해 배출되는 히트싱크 일체형 세라믹 기판.
  9. 제8항에 있어서,
    상기 유입홀 및 상기 배출홀은 외부의 냉매 순환 구동부와 연결되도록 구성되고, 상기 냉매 순환 구동부에 의해 냉매가 연속해서 순환하는 히트싱크 일체형 세라믹 기판.
  10. 제1항에 있어서,
    상기 복수의 유로 각각은,
    측벽과 저면으로 둘러싸인 공간 내에 구비되고, 서로 간격을 두고 배치된 복수의 핀; 및
    상기 복수의 핀을 사이에 두고 상기 저면의 일단 및 타단에 관통 형성된 입구홀과 출구홀을 포함하고,
    상기 입구홀을 통해 상기 공간 내에 유입된 냉매는 상기 복수의 핀 사이를 통과하여 상기 출구홀을 통해 배출되는 히트싱크 일체형 세라믹 기판.
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    상기 복수의 유로 각각은 굽은 형상이 반복되는 지그재그 형태의 관통홀로 구비되고,
    상기 관통홀의 내측면 및 상기 제2 중간층의 상면은 유로홈을 형성하며,
    상기 제2 유입통로를 통해 상기 유로홈 내에 유입된 냉매는 상기 유로홈을 따라 이동하여 상기 제2 배출통로를 통해 배출되는 히트싱크 일체형 세라믹 기판.
  14. 제1항에 있어서,
    상기 복수의 유로 각각은 굽은 형상이 반복되는 지그재그 형태의 유로홈으로 구비되고,
    상기 유로홈은 일단에 입구홀이 형성되고, 타단에 출구홀이 형성되며,
    상기 입구홀을 통해 상기 유로홈 내에 유입된 냉매는 상기 유로홈을 따라 이동하여 상기 출구홀을 통해 배출되는 히트싱크 일체형 세라믹 기판.
  15. 제1항에 있어서,
    상기 히트싱크는,
    상기 베이스층, 상기 제1 중간층, 상기 제2 중간층 및 상기 유로층을 접합하는 접합층을 더 포함하고,
    상기 접합층은 Ag 및 AgCu 중 적어도 하나를 포함하는 재료로 이루어진 히트싱크 일체형 세라믹 기판.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020220062044A 2021-05-27 2022-05-20 히트싱크 일체형 세라믹 기판 및 그 제조방법 KR102593733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210068372 2021-05-27
KR1020210068372 2021-05-27

Publications (2)

Publication Number Publication Date
KR20220160494A KR20220160494A (ko) 2022-12-06
KR102593733B1 true KR102593733B1 (ko) 2023-10-25

Family

ID=84229322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062044A KR102593733B1 (ko) 2021-05-27 2022-05-20 히트싱크 일체형 세라믹 기판 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR102593733B1 (ko)
WO (1) WO2022250382A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515054A (ja) * 2002-11-01 2006-05-18 クーリギー インコーポレイテッド 発熱デバイスを冷却するための効率的な垂直流体輸送のための方法及び装置
JP2008042020A (ja) * 2006-08-08 2008-02-21 Toyota Central Res & Dev Lab Inc 半導体モジュール
JP2009501439A (ja) * 2005-07-13 2009-01-15 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 微細構造化された冷却器及びその使用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186527A (ja) * 2002-12-05 2004-07-02 Tecnisco Ltd レーザーダイオード冷却装置
JP2005340532A (ja) * 2004-05-27 2005-12-08 Fuji Electric Systems Co Ltd 放熱器
JP4558012B2 (ja) * 2007-07-05 2010-10-06 株式会社東芝 半導体パッケージ用放熱プレート及び半導体装置
KR101289313B1 (ko) * 2009-05-22 2013-07-24 엘에스산전 주식회사 수냉식 쿨러 및 이를 구비한 인버터
KR101690820B1 (ko) * 2009-09-09 2016-12-28 미쓰비시 마테리알 가부시키가이샤 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
KR101474641B1 (ko) 2013-05-20 2014-12-17 삼성전기주식회사 반도체 모듈
WO2019043801A1 (ja) * 2017-08-29 2019-03-07 株式会社Ｗｅｌｃｏｎ ヒートシンク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006515054A (ja) * 2002-11-01 2006-05-18 クーリギー インコーポレイテッド 発熱デバイスを冷却するための効率的な垂直流体輸送のための方法及び装置
JP2009501439A (ja) * 2005-07-13 2009-01-15 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 微細構造化された冷却器及びその使用
JP2008042020A (ja) * 2006-08-08 2008-02-21 Toyota Central Res & Dev Lab Inc 半導体モジュール

Also Published As

Publication number Publication date
WO2022250382A1 (ko) 2022-12-01
KR20220160494A (ko) 2022-12-06

Similar Documents

Publication Publication Date Title
US8299606B2 (en) Semiconductor device includes a ceramic substrate and heat sink
US8254422B2 (en) Microheat exchanger for laser diode cooling
KR101188150B1 (ko) 냉각 장치
US20040188066A1 (en) Optimal spreader system, device and method for fluid cooled micro-scaled heat exchange
JP2003008273A (ja) 冷却装置及び光源装置
KR20060069401A (ko) 반도체 부품용 냉각 장치 및 반도체 레이저 장치
KR20040050910A (ko) 열 교환기
US11582866B1 (en) Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same
KR20230008479A (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
Schulz-Harder et al. Direct liquid cooling of power electronics devices
KR102593733B1 (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
KR102645303B1 (ko) 세라믹 기판 및 그 제조방법
US20160033209A1 (en) Reduced thermal expansion microchannel coolers
JP4605009B2 (ja) パワーモジュールの製造方法
KR20230126878A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230122288A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230016833A (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
JP2004146737A (ja) パワーモジュール用基板及びパワーモジュール
KR20230126876A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230119336A (ko) 세라믹 기판 유닛 및 그 제조방법
JP2004140159A (ja) 放熱体
JP2010524698A (ja) 少なくとも１つの非プレート状の構成要素を備えた複合体を製造する方法
KR20230126340A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20240003855A (ko) 파워모듈 및 그 제조방법
KR20230101766A (ko) 파워모듈 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right