WO2019082421A1 - 蓄電デバイス - Google Patents

蓄電デバイス

Info

Publication number
WO2019082421A1
WO2019082421A1 PCT/JP2018/016690 JP2018016690W WO2019082421A1 WO 2019082421 A1 WO2019082421 A1 WO 2019082421A1 JP 2018016690 W JP2018016690 W JP 2018016690W WO 2019082421 A1 WO2019082421 A1 WO 2019082421A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
storage device
oxide
charge
type metal
Prior art date
Application number
PCT/JP2018/016690
Other languages
English (en)
French (fr)
Inventor
拓夫 工藤
和之 津國
Original Assignee
株式会社日本マイクロニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日本マイクロニクス filed Critical 株式会社日本マイクロニクス
Priority to CA3079049A priority Critical patent/CA3079049A1/en
Priority to EP18870047.0A priority patent/EP3703143A1/en
Priority to CN201880069521.9A priority patent/CN111542938A/zh
Priority to US16/757,364 priority patent/US20210193924A1/en
Priority to KR1020207014577A priority patent/KR20200065082A/ko
Publication of WO2019082421A1 publication Critical patent/WO2019082421A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/02—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof using combined reduction-oxidation reactions, e.g. redox arrangement or solion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/56—Solid electrolytes, e.g. gels; Additives therein
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4235—Safety or regulating additives or arrangements in electrodes, separators or electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/36—Selection of substances as active materials, active masses, active liquids
    • H01M4/362—Composites
    • H01M4/366—Composites as layered products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/62—Selection of inactive substances as ingredients for active masses, e.g. binders, fillers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Definitions

  • the present invention relates to a storage device having a simple structure in which a functional layer is integrated with an electrode.
  • the secondary battery which is an electricity storage device includes a secondary battery or an electrochemical capacitor which stores electricity as electrochemical energy using an oxidation-reduction reaction, a capacitor which can be stored as a capacity change of an electric double layer, and the like.
  • secondary batteries in addition to aqueous secondary batteries such as nickel hydrogen secondary batteries, non-aqueous secondary batteries such as lithium ion secondary batteries using an active material effective for ion insertion reaction are known. .
  • Lithium ion secondary batteries are widely used mainly in electronic devices such as portable devices. This is because the lithium ion secondary battery has a high voltage, and the charge and discharge capacity is large.
  • Patent Documents 1 and 2 disclose an all solid secondary battery using a metal oxide semiconductor.
  • Patent Document 3 describes a thin film solid secondary battery element in which a first electrode, an electron transport layer, a charge layer, an electron block layer, and a second electrode are stacked in this order on a substrate.
  • the charge layer contains an inorganic material.
  • the electron transport layer is made of an inorganic oxide material, and the inorganic material oxide contains niobium oxide or tungsten oxide.
  • Patent Document 4 a conductive first electrode, a storage layer (charging layer) including an insulating material and n-type semiconductor particles, a leak suppression layer, a p-type semiconductor layer, and a second electrode are arranged in this order.
  • a storage element having a stacked structure is disclosed.
  • the power storage device configured by stacking a plurality of functional layers has the configurations described in, for example, Patent Documents 1 to 4.
  • the larger the number of stacked layers the more manufacturing processes increase with the number of stacked layers, leading to an increase in cost. For this reason, it is desired to reduce the number of laminations.
  • An object of the present invention is to provide a storage device structure in which the number of stacked layers is reduced as compared with the conventional storage device.
  • the electricity storage device is formed of a material of an electrochromic element, a conductive layer, an insulator, and a charge layer for storing an electric charge, which stores an electric charge. It is the structure which laminated
  • iridium oxide is desirable for the electrode layer formed of the material of the electrochromic element.
  • a resistance adjusting material may be added to the electrode layer formed of iridium oxide to reduce resistance.
  • the resistance adjusting material is at least one of metallic elements of magnesium, aluminum, tungsten, cobalt and nickel.
  • fluorine may be doped as a resistance adjusting material.
  • the iridium oxide layer reduced in resistance by the resistance adjusting material preferably has a resistivity of 2 ⁇ 10 ⁇ 5 ⁇ m or less and a thickness of 200 nm or more.
  • a negative electrode conductive electrode, a charge layer including an insulator and an n-type metal oxide semiconductor, and an iridium oxide layer formed of iridium oxide are sequentially stacked. It is characterized.
  • the electrode layer is formed of an iridium oxide layer formed of iridium oxide.
  • an electron transport layer is added between the negative electrode conductive electrode and the charge layer to increase the transport efficiency of electrons accumulated in the charge layer.
  • a negative electrode conductive electrode, a charge layer including an insulator and an n-type metal oxide semiconductor, a leak suppression layer, and an iridium oxide layer formed of iridium oxide It features that it laminated in order.
  • a voltage holding time after charge storage is achieved by adding a leak suppression layer between the charge layer and the iridium oxide layer formed of iridium oxide to suppress the leak of electrons accumulated in the charge layer. It is possible to improve
  • a fourth aspect of the storage device is formed of a negative electrode conductive electrode, an electron transport layer, a charge layer comprising an insulator and an n-type metal oxide semiconductor, a leak suppression layer, and iridium oxide. It is characterized in that it is laminated in order with an iridium oxide layer.
  • an electron transport layer is added between the negative electrode conductive electrode and the charge layer, and a leak suppression layer is further added between the charge layer and the iridium oxide layer formed of iridium oxide.
  • a fifth aspect of the storage device is a first charge including a negative electrode conductive electrode, an electron transport layer for transporting electrons, an insulator and a first n-type metal oxide semiconductor, and storing charges.
  • Layer, a second charge layer having a second n-type metal oxide semiconductor different from the insulator and the first charge layer, and an iridium oxide layer formed of iridium oxide are sequentially stacked. It is characterized by
  • a 5th aspect is set as the structure which made the charge layer double with respect to the 3rd aspect.
  • the charge capacity does not necessarily increase accordingly. Therefore, the material of the n-type metal oxide semiconductor is changed to form the second charge layer, and the charge capacity is increased.
  • the insulator is made of at least one of silicon dioxide, aluminum oxide and magnesium oxide.
  • the n-type metal oxide semiconductor is composed of at least one of titanium oxide, tin oxide and zinc oxide.
  • the n-type metal oxide semiconductor of the first charge layer is composed of at least one of titanium oxide, tin oxide and zinc oxide.
  • the n-type metal oxide semiconductor of the second charge layer is also composed of at least one of titanium oxide, tin oxide, and zinc oxide, but a material different from the n-type metal oxide semiconductor used for the first charge layer Do.
  • the electron transport layer contains at least one of niobium oxide, tungsten oxide, titanium oxide, tin oxide or titanium oxide.
  • the leak suppression layer is made of at least one of silicon oxide, silicon nitride, magnesium oxide and aluminum oxide.
  • the stacking order may be reversed.
  • an iridium oxide layer formed of iridium oxide is formed on an insulating substrate (insulating substrate). This is because the formation of the iridium oxide layer formed of iridium oxide may be facilitated in some cases.
  • an iridium oxide layer formed of iridium oxide, a charge layer including an insulator and an n-type metal oxide semiconductor, and a negative electrode conductive electrode are sequentially stacked on an insulating substrate.
  • an iridium oxide layer formed of iridium oxide, a leak suppression layer, a charge layer comprising an insulator and an n-type metal oxide semiconductor, and a negative electrode conductive electrode on an insulating substrate And in order.
  • an iridium oxide layer formed of iridium oxide, a leak suppression layer, a charge layer comprising an insulator and an n-type metal oxide semiconductor, and an electron transport layer on an insulating substrate, and And the negative electrode conductive electrode are sequentially laminated.
  • an iridium oxide layer formed of iridium oxide, a second charge layer comprising an insulator and a second n-type metal oxide semiconductor, an insulator, and A first charge layer comprising an n-type metal oxide semiconductor of 1, an electron transport layer, and a negative electrode conductive electrode are sequentially stacked.
  • the electrical storage device structure which reduced the number of lamination
  • FIG. 1 The typical cross-section figure of the electrical storage device which concerns on Embodiment 1 of this invention.
  • the typical structure figure which shows the conventional electrical storage device.
  • the typical electrical storage device concerning the 2nd Embodiment, and the typical cross-section figure of the electrical storage device by this invention.
  • the typical electrical storage device concerning the 3rd Embodiment, and the typical cross-section figure of the electrical storage device by this invention.
  • the typical electrical storage device which concerns on Embodiment 4 and the typical cross-section figure of the electrical storage device by this invention.
  • the typical electrical storage device which concerns on Embodiment 5 and the typical cross-section figure of the electrical storage device by this invention.
  • FIG. 1 The typical structure figure which shows the conventional electrical storage device.
  • the typical electrical storage device concerning the 2nd Embodiment, and the typical cross-section figure of the electrical storage device by this invention.
  • the typical electrical storage device concerning the 3rd Embodiment, and the typical cross-section figure of the electrical storage device by this invention.
  • Embodiment 2 is a schematic cross-sectional structural view of the power storage device in which the stacking order in Embodiment 1 is reversed.
  • the flowchart which shows the manufacturing method of the electrical storage device which concerns on Embodiment 5 of this invention.
  • Charge and discharge characteristic measurement system for measuring the charge and discharge characteristic of an electricity storage device.
  • the figure which shows the charge / discharge characteristic of the conventional electrical storage device in Embodiment 4 of this invention, and the electrical storage device by this invention.
  • An electricity storage device targeted by the present invention is an electricity storage device in which a p-type metal oxide semiconductor is stacked on a conductive positive electrode.
  • the p-type metal oxide semiconductor layer has, for example, a function of blocking and suppressing the leak of electrons from the charge layer.
  • conventional power storage devices having this function there are, for example, power storage devices disclosed in Patent Documents 1 to 4.
  • These storage devices have a structure in which a structure in which a charging layer for storing charges and a plurality of functional layers for improving the performance of the storage device are stacked is sandwiched by positive and negative conductive electrodes. From the viewpoint of simplification of the manufacturing process and cost, reducing the number of layers to be laminated is an effective means.
  • NiO nickel oxide
  • Nickel oxide (NiO) has properties as a p-type semiconductor and is also used in electrochromic devices.
  • the electrochromic device has a structure in which an electrochromic substance layer and a dielectric layer are laminated between a positive electrode and a negative electrode.
  • the charge layer is composed of titanium oxide (TiO 2 ) and silicon dioxide (SiO 2 ) as an insulating material, and the chargeability is improved by a manufacturing method by ultraviolet treatment.
  • Nickel oxide is used for the dielectric layer in solid electrochromic devices provided with an electron blocking layer. It is considered that a material that can be used for the dielectric layer of the solid electrochromic device provided with the electron blocking layer can be applied to the electricity storage device targeted by the present invention.
  • the low resistance material was examined paying attention to the material used for the dielectric material layer of a solid electrochromic element.
  • nickel oxide is used as a p-type metal oxide semiconductor layer in contact with an electrode, and from the material used for a dielectric layer in a solid electrochromic device, The possibility of integrating the p-type metal oxide semiconductor layer and the positive electrode was investigated by searching for a low resistance substance.
  • Iridium oxide (Ir 2 O 3 ) is also used as a counter electrode of an electrochromic device because it is insoluble and chemically stable, and has coloring properties, and the dielectric layer of the solid electrochromic device comprises an electrode layer You may catch it.
  • the resistivity is 49 ⁇ 10 ⁇ 8 ⁇ m. For this reason, if iridium oxide (Ir 2 O 3 ) is used as a p-type metal oxide semiconductor, a storage device with a simple configuration integrated with the function of an electrode can be realized.
  • the resistance of the electrode is low, and in the case of metal electrode, for example, the resistivity of silver is 1.59 ⁇ 10 -8 ⁇ m, the resistivity of copper is 1.68 ⁇ 10 -8 ⁇ m, the resistivity of aluminum is 2 It is .82 ⁇ 10 -8 ⁇ m.
  • the resistivity of ITO (Indium Tin Oxide) generally widely known as a transparent electrode is about 1.5 ⁇ 10 ⁇ 6 ⁇ m.
  • the resistance adjusting material includes metal elements such as magnesium (Mg), aluminum (Al), tungsten (W), cobalt (Co) and nickel (Ni).
  • the metal has good conductivity, the resistivity of magnesium is 4.42 ⁇ 10 -8 ⁇ m, the resistivity of aluminum is 2.82 ⁇ 10 -8 ⁇ m, the resistivity of tungsten is 5.29 ⁇ 10 -8 ⁇ m, cobalt Since the resistivity of is 5.81 ⁇ 10 ⁇ 8 ⁇ m and the resistivity of nickel is 6.99 ⁇ 10 ⁇ 8 ⁇ m, it can be used as a resistance adjusting material for reducing the resistance.
  • fluorine (F) atoms may be doped.
  • the fluorine (F) atom is a kind of halogen element and an element of 17 group, and has 7 outermost electrons. Since oxygen is a group 16 element, the number of outermost electrons is six, and the number of fluorine (F) receiving electrons is smaller, and the oxygen of iridium oxide (Ir 2 O 3 ) is fluorine (F). When replaced, the number of electrons as a whole increases and the carrier density increases. Therefore, the resistivity can be reduced by doping iridium oxide (Ir 2 O 3 ) with fluorine.
  • iridium oxide (Ir 2 O 3 ) The resistivity of iridium oxide (Ir 2 O 3 ) can be reduced to 2 ⁇ 10 ⁇ 5 ⁇ m or less by addition of a metal element as a resistance adjusting material and further doping of fluorine (F). Therefore, iridium oxide (Ir 2 O 3 ) can be treated as a substance having both a p-type metal oxide semiconductor and an electrode.
  • the dielectric layer made of iridium oxide is simply referred to as an iridium oxide layer.
  • Embodiment 1 a structure of a storage device to which iridium oxide (Ir 2 O 3 ) can be applied and an embodiment to which the storage device is applied will be described.
  • Embodiment 1 a structure of a storage device to which iridium oxide (Ir 2 O 3 ) can be applied and an embodiment to which the storage device is applied will be described.
  • FIG. 1 shows a schematic cross-sectional view showing an electricity storage device 10 according to the present invention.
  • the storage device 10 has a structure in which a negative electrode conductive electrode 12, a charge layer 14 for charging electric charge, and an iridium oxide layer 16 are sequentially stacked.
  • the storage device 10 may be manufactured by sequentially laminating the negative electrode conductive electrode 12, the charge layer 14, and the iridium oxide layer 16 on an insulating substrate.
  • an insulating substrate for example, a glass substrate or a resin sheet of a polymer film can be used.
  • the negative electrode conductive electrode 12 As a material of the negative electrode conductive electrode 12, for example, there is a silver (Ag) alloy containing aluminum (Al) or the like.
  • the method of forming the negative electrode conductive electrode 12 include vapor phase film forming methods such as sputtering, ion plating, electron beam evaporation, vacuum evaporation, and chemical vapor deposition.
  • the negative electrode conductive electrode 12 may be formed by an electrolytic plating method, an electroless plating method, or the like.
  • As a metal used for plating generally copper (Cu), copper alloy, nickel (Ni), aluminum (Al), silver (Ag), gold (Au), zinc (Zn) or tin (Sn) etc. are used It is possible.
  • the substrate is a conductive metal foil sheet, for example, a copper foil sheet, an aluminum foil sheet or a stainless steel sheet
  • the substrate can be used as the negative electrode conductive electrode 12.
  • the charge layer 14 is a layer formed of an insulating material and an n-type metal oxide semiconductor.
  • the insulating material is, for example, silicon dioxide (SiO 2 ) or silicone oil with a siloxane bond.
  • the n-type metal oxide semiconductor for example, titanium oxide (TiO 2 ), tin oxide (SnO 2 ), or zinc oxide (ZnO) is preferable.
  • the n-type metal oxide semiconductor may be a material in which any two of (TiO 2 ), tin oxide (SnO 2 ), or zinc oxide (ZnO) are combined, or a material in which three are combined. .
  • a specific structure of the charge layer 14 may be formed by a layer structure of an insulating substance and an n-type metal oxide semiconductor, or a structure in which the periphery of a particulate n-type metal oxide semiconductor is covered with an insulating substance
  • the n-type metal oxide semiconductor in the form of fine particles may be buried in the insulating material and mixed.
  • the n-type metal oxide semiconductor is particularly preferably titanium oxide (TiO 2 ) because it is modified by photoexcited structural change (photoinduced phase transition) by ultraviolet irradiation.
  • the n-type metal oxide semiconductor used for the charge layer 14 is generated by being decomposed in a manufacturing process from an aliphatic acid salt of metal.
  • metal aliphatic acid salts those which can be decomposed or burnt by being irradiated with ultraviolet light in an oxidizing atmosphere or by baking and converted into metal oxides are used.
  • aliphatic acids for example, aliphatic monocarboxylic acids and aliphatic polycarboxylic acids such as aliphatic dicarboxylic acids, aliphatic tricarboxylic acids and aliphatic tetracarboxylic acids can be used.
  • saturated aliphatic monocarboxylic acids include formic acid, acetic acid, propionic acid, caproic acid, enanthate, caprylic acid, pelargonic acid, capric acid, stearic acid and the like.
  • unsaturated aliphatic monocarboxylic acids highly unsaturated monocarboxylic acids such as acrylic acid, butenoic acid, crotonic acid, isocrotonic acid, linolenic acid and oleic acid can be used.
  • Aliphatic acid salts are easily decomposed or burned by heating, have high solvent solubility, are dense after decomposition or burning, are easy to handle, inexpensive, and easy to synthesize salts with metals, etc. For reasons, salts of aliphatic acids with metals are preferred.
  • insulating resins can be used, and polyethylene, polypropylene, polystyrene, polybutadiene, polyvinyl chloride, polymethyl methacrylate, polyamide, polycarbonate, polyimide, thermoplastic resin such as cellulose acetate, phenol It may be a thermosetting resin such as resin, amino resin, unsaturated polyester resin, allyl resin, alkyd resin, epoxy resin and polyurethane.
  • the manufacturing method for forming the charge layer 14 is performed by spin coating.
  • This solution is applied onto the negative electrode conductive electrode 12 using a spin coating apparatus.
  • the rotational speed is, for example, about 500 to 3000 rpm.
  • After application it is dried on a hot plate.
  • the drying temperature on the hot plate is, for example, about 30 ° C. to 200 ° C., and the drying time is, for example, about 5 minutes to 30 minutes. It bakes after drying.
  • Firing is performed using a baking furnace.
  • the firing temperature is, for example, about 300 ° C. to 600 ° C., and the firing time is, for example, about 10 minutes to 60 minutes.
  • the aliphatic acid salt is decomposed to form a fine particle layer of titanium oxide (TiO 2 ) covered with the insulating film of silicone oil.
  • the above-mentioned manufacturing method is called a coating thermal decomposition method.
  • the fine particle layer has a structure in which a metal salt of titanium oxide (TiO 2 ) is embedded in a silicone oil layer.
  • a metal salt of titanium oxide (TiO 2 ) is embedded in a silicone oil layer.
  • UV irradiation with a low pressure mercury lamp is performed.
  • the UV irradiation time is, for example, about 10 minutes to about 100 minutes.
  • the UV irradiation may be an excimer lamp.
  • the silicone oil is converted to an insulating film of silicon dioxide (SiO 2 ) by this baking step and UV irradiation.
  • UV irradiation promotes a structural change of light excitation of titanium oxide (TiO 2 ) to form an energy level for trapping electrons.
  • the iridium oxide layer 16 is produced by depositing iridium oxide (Ir 2 O 3 ) on the charge layer 14 by reactive sputtering, electron beam heating evaporation, MOCVD, or the like. Further, as a method of forming a thin film while oxidizing metal iridium, there is a method called AIROF (Anodic IRidium Oxide Film).
  • AIROF Anadic IRidium Oxide Film
  • the AIROF method is a method of anodizing metal iridium in a sulfuric acid solution to form an iridium oxide film.
  • the iridium oxide film deposited by these deposition methods has an amorphous structure containing microcrystals, and defects may exist at grain boundaries of the microcrystals. In this case, it also causes the electrical resistance of iridium oxide to increase.
  • Tin oxide (SnO 2 ) has high conductivity, is chemically stable, and has a lattice constant close to that of iridium oxide (Ir 2 O 3 ).
  • Tin oxide has the characteristics of an n-type semiconductor, but the mixing ratio to iridium oxide (Ir 2 O 3 ) is 20 wt% or less, and tin oxide (SnO 2 ) in iridium oxide (Ir 2 O 3 ) Even if mixed, it does not become an n-type semiconductor.
  • the conventional storage device 10-1 shown in FIG. 2 has a structure in which a negative electrode conductive electrode 12, a charge layer 14 for charging electric charge, a p-type metal oxide semiconductor layer 18 and a positive electrode conductive electrode 20 are sequentially stacked. ing.
  • the negative electrode conductive electrode 12 is produced by, for example, a vapor deposition method such as sputtering, ion plating, electron beam evaporation, vacuum evaporation or chemical vapor deposition using a silver alloy containing aluminum or the like.
  • the charge layer 14 is a layer formed of an insulating material and an n-type metal oxide semiconductor.
  • the insulating material is, for example, silicon oxide (SiO 2 ) or silicone oil having a siloxane bond.
  • titanium oxide (TiO 2 ), tin oxide (SnO 2 ), or zinc oxide (ZnO) is used as the n-type metal oxide semiconductor.
  • the n-type metal oxide semiconductor may be a material in which any two of titanium oxide (TiO 2 ), tin oxide (SnO 2 ), and zinc oxide (ZnO) are combined, or a material in which three are combined.
  • the method of preparing the charge layer 14 first, a solution in which fatty acid titanium and silicone oil are stirred together with a solvent is prepared, and the solution is applied on the negative electrode conductive electrode 12 by spin coating.
  • the rotational speed is, for example, about 500 to 3000 rpm.
  • the film is dried at a temperature of about 30 ° C. to 200 ° C. for about 5 minutes to 30 minutes of drying time.
  • firing is performed at a temperature of about 300 ° C. to 600 ° C. for about 10 minutes to 60 minutes using a firing furnace.
  • the p-type metal oxide semiconductor layer 18 formed on the charge layer 14 is provided to prevent the leak of electrons to the upper positive electrode conductive electrode 20.
  • the p-type metal oxide semiconductor layer is formed by depositing a p-type metal oxide semiconductor by a sputtering deposition method or the like.
  • Specific materials of the p-type metal oxide semiconductor layer 18 are nickel oxide (NiO), copper aluminum oxide (CuAlO 2 ), and the like.
  • NiO nickel oxide
  • CuAlO 2 copper aluminum oxide
  • various p-type organic semiconductor materials and inorganic semiconductor materials may be used.
  • materials of the positive electrode conductive electrode 20 known metals, metal oxides, and organic conductive materials can be used. It is not particularly limited as long as it is a conductive substance.
  • ITO indium tin oxide
  • FTO fluorine doped tin oxide
  • ATO antimony doped tin oxide
  • indium zinc oxide niobium titanium oxide
  • carbon nanotube And graphene and metals such as aluminum, silver (Ag), gold (Au), platinum (Pt), titanium (Ti), chromium (Cr) and the like.
  • ITO indium tin oxide
  • FTO fluorine doped tin oxide
  • ATO antimony doped tin oxide
  • indium zinc oxide niobium titanium oxide
  • carbon nanotube And graphene and metals such as aluminum, silver (Ag), gold (Au), platinum (Pt), titanium (Ti), chromium (Cr) and the like.
  • these materials may be used alone, they may be layers laminated with a plurality of materials.
  • the positive electrode conductive electrode 20 As a method of forming the positive electrode conductive electrode 20, there are known vacuum film formation such as sputtering and vapor deposition, and a film formation method by various printing methods. In these processes, patterning using a shadow mask or the like is possible.
  • the conventional power storage device 10-1 has a laminated structure of the negative electrode conductive electrode 12, the charge layer 14, the p-type metal oxide semiconductor layer 18, and the positive electrode conductive electrode 20.
  • the p-type metal oxide semiconductor layer In order for the p-type metal oxide semiconductor layer to share the blocking function to block the leak of the electrons accumulated in the charge layer, and the conductive electrode function to be shared by the positive electrode conductive electrode 20, these layers are formed. , Required each manufacturing process.
  • the subject of the present invention is to reduce the number of stacked power storage devices, and accordingly to reduce the number of manufacturing processes, by integrating two layers of the p-type metal oxide semiconductor layer 18 and the positive electrode conductive electrode 20, It is one layer of only the iridium oxide layer 16.
  • the storage device according to the present invention shown in FIG. 1 can reduce the number of stacks more than the conventional storage device shown in FIG. 2, and accordingly can reduce the number of manufacturing steps.
  • the present invention is applicable not only to the conventional storage device structure shown in FIG. 2 but also to other storage device structures disclosed in the related art, which will be described below.
  • FIG. 3 shows a schematic cross-sectional structure of a conventional power storage device 10-2 (see Patent Document 3 etc.) targeted by the present invention and the power storage device according to the present invention.
  • FIG. 3A shows a conventional storage device structure, in which an electron transport layer 22 is added between the negative electrode conductive electrode 12 and the charge layer 14 in the conventional storage device 10-1 shown in FIG. And the laminated structure.
  • the electron transport layer 22 added to the conventional power storage device 10-1 is provided to transport electrons.
  • the material used for the electron transport layer has electron transport properties, and is selected in consideration of the compatibility with the charge layer material and the resistance to the preparation process of the charge layer.
  • inorganic oxide materials are suitable, and titanium oxide (TiO 2 ) and zinc oxide (ZnO) which are n-type metal oxide semiconductors are suitable.
  • an oxide containing one or both of niobium oxide and tungsten oxide may be used.
  • it may be a complex oxide material in which niobium oxide and tungsten oxide contain other oxides.
  • the electron transport layer 22 is formed, for example, by sputtering using titanium oxide as a target containing titanium oxide (TiO 2 ), niobium oxide, tungsten oxide, or both elements.
  • FIG. 3 (B) shows a schematic cross-sectional structure of the electricity storage device according to the present invention.
  • the p-type metal oxide semiconductor layer 18 and the positive electrode conductive electrode 20 are integrated by the iridium oxide layer 16, and the number of stacked layers is reduced.
  • FIG. 4 shows a schematic cross-sectional structure of a conventional power storage device 10-3 (see Patent Document 4 etc.) targeted by the present invention and the power storage device according to the present invention.
  • FIG. 4A shows a conventional storage device structure, in which the conventional storage device 10-1 shown in FIG. It is the structure where the leak control layer 24 was laminated.
  • Leakage suppression layer 24 separates charge layer 14 from p-type metal oxide semiconductor layer 18 for the purpose of suppressing the leak of electrons or holes.
  • leak suppression layer 24 is between charge layer 14 and p-type metal oxide semiconductor layer 18. It is arranged.
  • the energy of the conduction band lower end of the material forming the leak suppression layer 24 is higher than the energy of the conduction band lower end of the n-type metal oxide semiconductor in the charge layer 14, and the energy of the valence band upper end is the p-type metal oxide semiconductor It is desirable that the energy is lower than the energy at the top of the valence band of the p-type metal oxide semiconductor constituting the layer 18. By satisfying these relationships, it is possible to obtain the effect of suppressing the leak.
  • the material forming the leak suppression layer 24 is typically an insulating material.
  • an insulating material an inorganic insulating material, an insulating resin, etc. are mentioned.
  • these materials those listed as the insulating materials constituting the charging layer 14 can be used.
  • it is at least one selected from the group consisting of silicon dioxide (SiO 2 ), magnesium oxide (MgO) and aluminum oxide (Al 2 O 3 ).
  • FIG. 4 (B) shows a schematic cross-sectional structure of the electricity storage device according to the present invention.
  • the p-type metal oxide semiconductor layer 18 and the positive electrode conductive electrode 20 are integrated by the iridium oxide layer 16 to reduce the number of stacked layers.
  • FIG. 5 shows the structure of a conventional power storage device 10-4 targeted by the present invention (see Patent Documents 2 to 4 and the like) and a schematic cross-sectional structure of the power storage device according to the present invention.
  • FIG. 5A shows the structure of a conventional power storage device 10-4, which is between the negative electrode conductive electrode 12 and the charge layer 14 for charging the conventional power storage device 10-1 shown in FIG.
  • the electron transport layer 22 is stacked on top of the other, and the leak suppression layer 24 is stacked between the charge layer 14 for charging charges and the p-type metal oxide semiconductor layer 18.
  • the electron transport layer 22 and the leak suppression layer 24 are formed by the materials and manufacturing method described in the second and third embodiments.
  • FIG. 5B shows a schematic cross-sectional structure of the electricity storage device according to the present invention.
  • the p-type metal oxide semiconductor layer 18 and the positive electrode conductive electrode 20 are integrated by the iridium oxide layer 16, and the number of stacked layers is reduced.
  • FIG. 6 shows a schematic sectional structure of a conventional power storage device 10-5 targeted by the present invention and a power storage device according to the present invention.
  • FIG. 6A shows a conventional storage device structure, in which the first charge layer 26 and the second charge layer 27 are stacked with the charge layer 14 of the conventional storage device 10-2 shown in FIG. 3 as two layers. ing.
  • the first charge layer 26 and the second charge layer of the conventional power storage device 10-5 are layers formed of an insulating material and an n-type metal oxide semiconductor, and the first charge layer 26 and the second charge layer are The 1st charge layer 26 and the 2nd charge layer 27 form an n-type metal oxide semiconductor with a different material.
  • the insulating material is, for example, silicon dioxide (SiO 2 ).
  • titanium oxide (TiO 2 ), tin oxide (SnO 2 ), or zinc oxide (ZnO) is used as the n-type metal oxide semiconductor.
  • the n-type metal oxide semiconductor is formed of a material in which any two of titanium oxide (TiO 2 ), tin oxide (SnO 2 ), and zinc oxide (ZnO) are combined.
  • the charging layer is made of different materials.
  • the first charge layer 26 is composed of, for example, titanium oxide (TiO 2 ) and silicon dioxide (SiO 2 ).
  • a solution in which fatty acid titanium and silicone oil are stirred together with a solvent is prepared, and the solution is applied by spin coating. Is applied onto the negative electrode conductive electrode 12.
  • the rotational speed is, for example, about 500 to 3000 rpm.
  • the film is dried at a temperature of about 30 ° C. to 200 ° C. for about 5 minutes to 30 minutes of drying time.
  • firing is performed at a temperature of about 300 ° C. to 600 ° C. for about 10 minutes to 60 minutes using a firing furnace.
  • UV irradiation with a low pressure mercury lamp is performed.
  • the UV irradiation time is, for example, about 10 minutes to about 100 minutes.
  • the second charge layer is made of, for example, tin oxide (SnO 2 ) and silicon dioxide (SiO 2 ).
  • a solution in which fatty acid tin and silicone oil are stirred together with a solvent is prepared, and the solution is It is applied on the negative electrode conductive electrode 12.
  • This solution is applied onto the first charge layer 26 using a spin coating apparatus.
  • the rotational speed is, for example, about 500-3000 rpm.
  • the film is dried at a temperature of about 30 ° C. to 200 ° C. for about 5 minutes to 30 minutes of drying time.
  • firing is performed at a temperature of about 300 ° C. to 600 ° C. for about 10 minutes to 60 minutes using a firing furnace.
  • UV irradiation with a low pressure mercury lamp is performed.
  • the UV irradiation time is, for example, about 10 minutes to about 100 minutes.
  • the reason for producing the second charge layer using an n-type metal oxide semiconductor different from the first charge layer is to increase the charge capacity.
  • the charge capacity does not increase above a certain thickness, but rather, the charge capacity tends to decrease.
  • the second charge layer in which the material of the n-type metal oxide of the first charge layer is changed is stacked on the first charge layer, the result that the charge capacity is increased is obtained. From this result, the charge layer is made of two different layers of materials of n-type metal oxide.
  • FIG. 6 (B) shows a schematic cross-sectional structure of the electricity storage device according to the present invention.
  • the p-type metal oxide semiconductor layer 18 and the positive electrode conductive electrode 20 are integrated by the iridium oxide layer 16 to reduce the number of stacked layers.
  • FIG. 7 shows a structure in which the iridium oxide layer 16, the charge layer 14 and the negative electrode conductive electrode 12 are sequentially formed on the insulating substrate 28 by reversing the stacking order of the storage device 10 of FIG. This is one way to make the iridium oxide layer 16 first to make a stable storage device.
  • AIROF Anadic IRidium Oxide Film
  • a stable power storage device can be manufactured by first forming an iridium oxide film on a solution-resistant and heat-resistant insulating substrate.
  • the structure in which the stacking order is reversed is not limited to the structure shown in FIG. 7, and storage devices of other configurations are also possible.
  • the iridium oxide layer 16, the charge layer 14, the electron transport layer 22, and the negative electrode conductive electrode 12 are sequentially stacked on the insulating substrate 28.
  • the iridium oxide layer 16, the leak suppression layer 24, the charge layer 14, and the negative electrode conductive electrode 12 are sequentially stacked on the insulating substrate 28.
  • the iridium oxide layer 16, the leakage suppression layer 24, the charge layer 14 for charging charges, the electron transport layer 22 and the negative electrode conductive electrode 12 are sequentially formed on the insulating substrate 28.
  • Stack For the storage device shown in the fifth embodiment, the iridium oxide layer 16, the second charge layer 27, the first charge layer 26, the electron transport layer 22, and the negative electrode conductive electrode 12 are sequentially stacked.
  • the electricity storage device according to the present invention was actually produced, and the characteristics were evaluated to confirm the effects of the present invention.
  • the power storage device manufactured first is the power storage device shown in FIG. 6B, and a manufacturing method will be described below.
  • FIG. 8 shows a production flow of the electricity storage device according to the present invention.
  • the electricity storage device to be produced was produced by the steps of production steps S1 to S5 using a glass which is an insulating substance as a substrate.
  • step S1 a cleaned glass substrate was prepared, and a negative electrode conductive electrode was formed in a film thickness of 100 to 300 nm using sputter deposition method using chromium as a target.
  • An RF sputtering apparatus was used as a manufacturing apparatus.
  • step S2 titanium oxide having an anatase crystal structure, which is an n-type metal oxide semiconductor, is deposited by sputtering as an electron transport layer stacked on the negative electrode conductive electrode.
  • the film thickness of the electron transport layer was 50 nm to 200 nm.
  • a first charge layer was produced.
  • a liquid mixture of fatty acid titanium, which is a precursor of titanium oxide, and silicone oil was applied onto the deposited electron transport layer.
  • the coating is performed by spin coating, and the mixture is dropped while rotating the glass substrate on which the negative electrode conductive electrode and the electron transport layer are laminated, for example, at about 500 to 3000 rpm, and the thickness is about 0.3 to 2 ⁇ m. Was formed.
  • the drying temperature on the hot plate is, for example, about 50 ° C. to 100 ° C., and the drying time is, for example, about 5 minutes to 30 minutes. Furthermore, it baked after drying. A firing furnace is used for firing after drying, and firing is performed in the air. The firing temperature is, for example, about 200 ° C. to 400 ° C., and the firing time is, for example, about 10 minutes to 60 minutes.
  • UV irradiation with a low pressure mercury lamp was performed.
  • the UV irradiation time is, for example, about 10 minutes to about 100 minutes.
  • Low pressure mercury lamps have strong spectra at 185 nm and 254 nm.
  • the bond energy of the O—H bond species is 457.0 KJ / mol
  • the bond energy of the C—H bond species is 408.9 KJ / mol
  • an insulating film of silicon dioxide (SiO 2 ) can be obtained.
  • titanium oxide (TiO 2 ) forms an energy level for storing electrons by photoexcitation structural change (photoinduced phase transition).
  • the UV irradiation may be an excimer lamp.
  • Low-pressure mercury lamps have strong spectra at wavelengths of 185 nm and 254 nm, but xenon excimer lamps have an emission center wavelength at 172 nm, which is a shorter wavelength, and bonds such as methyl and phenyl groups of silicone oil The wavelength is sufficient for cutting.
  • the band gap of titanium oxide (anatase type) is 3.2 eV, and it absorbs 172 nm of light with a wavelength shorter than the wavelength of 387 nm, that is, ultraviolet rays, and electrons in the valence band are excited by the conductor. Even excimer lamps with wavelengths can produce photoexcited structural changes.
  • step S4 a second charge layer was produced.
  • a mixed solution of fatty acid tin, which is a precursor of tin oxide (SnO 2 ), and silicone oil was applied onto the first charge layer on which the film was formed.
  • the coating is performed by spin coating, and the mixed solution is dropped while rotating the glass substrate on which the negative electrode conductive electrode, the electron transport layer and the first charge layer are laminated, for example, at about 500 to 3000 rpm.
  • a coating film having a thickness of about 2 ⁇ m was formed.
  • the drying temperature on the hot plate is, for example, about 50 ° C. to 100 ° C., and the drying time is, for example, about 5 minutes to 30 minutes. Furthermore, it baked after drying. A firing furnace is used for firing after drying, and firing is performed in the air. The firing temperature is, for example, about 200 ° C. to 400 ° C., and the firing time is, for example, about 10 minutes to 60 minutes.
  • UV irradiation with a low pressure mercury lamp was performed.
  • the UV irradiation time is, for example, about 10 minutes to about 100 minutes.
  • Low pressure mercury lamps have strong spectra at 185 nm and 254 nm.
  • the bond energy of the O—H bond species is 457.0 KJ / mol
  • the bond energy of the C—H bond species is 408.9 KJ / mol
  • an insulating film of silicon dioxide (SiO 2 ) can be obtained.
  • the UV irradiation may be an excimer lamp.
  • Low-pressure mercury lamps have strong spectra at wavelengths of 185 nm and 254 nm, but xenon excimer lamps have an emission center wavelength at 172 nm, which is a shorter wavelength, and bonds such as methyl and phenyl groups of silicone oil The wavelength is sufficient for cutting.
  • an iridium oxide layer according to the present invention was deposited by sputtering.
  • a target material for the iridium oxide layer iridium metal, or a burned target of iridium oxide (Ir 2 O 3 ) or iridium halide is suitable.
  • a plurality of these target materials may be combined and used as a target material.
  • an inert gas such as He, Ne, Ar, Kr, or Xe is suitable.
  • oxygen (O 2 ) is particularly suitable as a source gas for introducing oxygen, and nitrogen dioxide (NO 2 ), carbon dioxide (CO 2 ), etc. are also suitable. Good. These gases may also have a sputtering function.
  • the conditions for forming the iridium oxide layer by sputtering include temperature and pressure.
  • the substrate temperature for forming the iridium oxide layer is preferably 300 ° C. or less.
  • the oxygen content in the iridium oxide layer can be controlled by the substrate temperature, and if it is desired to increase the oxygen content, it is better to set the substrate temperature relatively low, and to reduce the oxygen content in the iridium oxide layer. It is better to set the substrate temperature relatively high.
  • the internal pressure during sputtering is 1 ⁇ 10 -4 to 1 Torr, and a wide range from direct current to high frequency can be used as the frequency of the sputtering power supply.
  • the film thickness of the formed iridium oxide layer is 500 to 1000 nm, preferably 200 to 1000 nm. If it is more than 1000 nm, the productivity is bad and defects may occur.
  • the iridium oxide film thickness of the electricity storage device whose characteristics were measured is 200 nm and 400 nm. (Comparative example)
  • the conventional power storage device structure is a power storage device of the structure shown in FIG.
  • a step of forming a p-type metal oxide semiconductor layer on the second charge layer instead of the step S5 of forming the iridium oxide layer of the production flow shown in FIG. 8 and a p-type metal oxide A step of producing a positive electrode conductive electrode on the semiconductor layer was performed.
  • a nickel oxide film was formed by a sputter deposition method.
  • the thickness of the nickel oxide film as the p-type metal oxide semiconductor layer is, for example, 100 to 1000 nm.
  • the formation method of a p-type metal oxide semiconductor layer can use not only a sputtering method but the thin film formation methods, such as a vapor deposition method, the ion plating method, and MBE method.
  • the positive electrode conductive electrode was formed by sputtering deposition using aluminum as a material, and for example, aluminum having a thickness of 100 to 300 nm was formed. (Charge / discharge characteristics)
  • the characteristics of the electricity storage device produced in Example 1 and the comparative example are measured to confirm the effect of the present invention.
  • the characteristics to be measured are charge and discharge characteristics.
  • FIG. 9 shows an example of a charge / discharge characteristic measurement system.
  • the charge / discharge characteristic measurement system includes a voltage / current source 30, a voltmeter 32, an ammeter 34, a controller 36, and a resistor 38.
  • a resistor 38 is connected between the voltage current source 30 and the storage battery device 40 to be measured, and the voltage current source 30 comprises the negative electrode conductive electrode 12 of the storage battery device 40 to be measured, the iridium oxide layer 16 or the positive electrode conductive electrode 20 It is connected via a resistor 38.
  • a voltmeter 32 and an ammeter 34 are connected between the voltage / current source 30 and the storage battery device 40 to be measured.
  • the measured power storage device 40 is a manufactured power storage device.
  • the controller 36 is connected to the voltage / current source 30, the voltmeter 32, and the ammeter 34.
  • the controller 36 grounds the negative electrode conductive electrode 12 and applies a positive voltage to the iridium oxide layer 16 or the positive electrode conductive electrode 20, and the discharge characteristic from the iridium oxide layer 16 or the positive electrode conductive electrode 20. Control the discharge process to be measured and acquire voltage and current data.
  • FIG. 10 shows the charge and discharge characteristics 50 of the electric storage device (film thickness of 400 nm of the iridium oxide layer) of the present invention manufactured in Example 1 and the conventional electric storage device manufactured in the comparative example.
  • the horizontal axis is the measurement time, where the discharge start time is 0 and the charge time is negative.
  • the storage device was charged at a constant current.
  • the vertical axis is voltage.
  • the storage end device of the present invention is about the discharge end time of the conventional storage device, which is about 390 seconds compared to about 390 seconds of the conventional storage device. It was as long as 720 seconds. From this result, it was confirmed that even if the p-type metal oxide semiconductor layer and the positive electrode conductive electrode 20 of the conventional power storage device were replaced with an iridium oxide layer, they had sufficient performance. (Other embodiments)
  • the present invention is applicable to various other storage devices conventionally disclosed.
  • applicable storage devices are the storage device of FIG. 1 (hereinafter, storage device A), the storage device of FIG. 3B (hereinafter, storage device B), and the storage device of FIG. 4B. (Hereafter, it is called the electrical storage device C.) It is an electrical storage device (henceforth, the electrical storage device D) of FIG. 5 (B).
  • the storage device A was manufactured by steps S1, S3 and S5 in the manufacturing flow of the storage device shown in FIG.
  • the storage device B can be manufactured according to steps S1, S2, S3 and S5 in the manufacturing flow of the storage device shown in FIG.
  • the storage device C forms a leak suppression layer after step S1 and step S3 in the manufacturing flow of the storage device shown in FIG.
  • the leak suppression layer forms a leak suppression layer made of an insulating material.
  • the leak suppression layer targets silicon and forms a thin film of silicon oxide by a sputter deposition method.
  • the leak suppression layer can also control the insulation resistance depending on its thickness, and has a thickness of 10 to 100 nm.
  • a p-type conductive oxide layer is formed in step S5 of the manufacturing flow of the electric storage device shown in FIG.
  • the storage device D forms an electron transport layer after step S1 in the manufacturing flow of the storage device shown in FIG. 8, forms a leak suppression layer after S3, and further forms it in step S5.
  • charge / discharge characteristics and charge capacity of the storage device of the present invention shown in FIG. 10 differ from those of the fabricated storage devices A to D, substantially similar results are obtained, and a p-type metal oxide semiconductor layer and a positive electrode are obtained.
  • the conductive electrode is replaced by an iridium oxide layer.
  • the electricity storage device of the present invention is characterized in that the layered structure of the p-type metal oxide semiconductor layer on the positive electrode side and the conductive electrode is an iridium oxide layer, but the iridium oxide used is compared with the metal electrode Resistance is high. However, since transparency is not required, resistance reduction can be sufficiently achieved by the addition of fluorine or metal element, and it can be easily conceived by those skilled in the art that charge / discharge characteristics can be improved. It is.
  • the present embodiment includes various embodiments and the like not described herein.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Secondary Cells (AREA)

Abstract

従来の蓄電デバイスに対して積層数を減らした蓄電デバイス構造を提供することを目的とする。本発明による蓄電デバイスは、導電性電極と、絶縁体及びｎ型金属酸化物半導体を有し、電荷を蓄積する充電層と、固体エレクトロクロミック素子の誘電体層に使用されている材料である酸化イリジウムからなる酸化イリジウム層とを順に積層した。酸化イリジウムは低抵抗率であるため、酸化イリジウム層に導電性電極の機能を持たせて、導電性電極を無くし積層数を減少させた。

Description

蓄電デバイス
　本発明は、機能層を電極と一体化した簡易な構造の蓄電デバイスに関する。
　蓄電デバイスである二次電池には、酸化還元反応を用いて電気化学エネルギーとして蓄電する二次電池や電気化学キャパシタ、電気二重層の容量変化として貯蔵可能なキャパシタなどがある。また、二次電池としては、ニッケル水素二次電池などの水系二次電池のほか、イオンの挿入反応に有効な活物質を用いるリチウムイオン二次電池などの非水系二次電池が知られている。
　リチウムイオン二次電池は携帯機器等の電子機器を中心に広く用いられている。これは、リチウムイオン二次電池が高い電圧を有すること、及び充放電容量が大きいこと等が理由である。
　しかし、最近では携帯機器等の薄型化、小型化を可能とし、さらに安全性のために、電解液ではなくゲル状の電解質を用いるポリマー電池や固体電解質を用いる薄膜固体二次電池が開発されている。
　特許文献１、２には、金属酸化物半導体を用いた全固体二次電池が開示されている。
　特許文献３には、基板上に第一電極、電子輸送層、充電層、電子ブロック層、第二電極がこの順に積層されている薄膜固体二次電池素子が記載されている。充電層は、無機材料を含む。電子輸送層は、無機酸化物材料からなり、無機材料酸化物がニオブ酸化物またはタングステン酸化物を含んでいる。
　特許文献４には、導電性の第１電極と、絶縁材料及びｎ型半導体粒子を含む蓄電層（充電層）と、リーク抑制層と、ｐ型半導体層と、第２電極とがこの順で積層された構造を有する蓄電素子が開示されている。
ＷＯ２０１２／０４６３２５号公報 ＷＯ２０１３／０６５０９３号公報 特開２０１４－１５４５０５号公報 特開２０１６－８２１２５号公報
　複数の機能層を積層して構成する蓄電デバイスは、例えば特許文献１～４に記載された構成であり、積層数が多いほど積層数に伴い製造工程も多くなり、コストの増加につながる。このため、積層数を低減させることが望まれている。
　本発明は、従来の蓄電デバイスに対して積層数を減らした蓄電デバイス構造を提供することを目的とする。
　上記課題を解決するために、本発明による蓄電デバイスは、導電性電極と、絶縁体及びｎ型金属酸化物半導体を有し、電荷を蓄積する充電層と、エレクトロクロミック素子の材料より形成される電極層と、を順に積層した構造である。
　ここで、エレクトロクロミック素子の材料より形成される電極層は酸化イリジウムが望ましい。酸化イリジウムで形成される電極層には、抵抗調整材を添加して低抵抗化を図ってもよい。抵抗調整材は、マグネシウム、アルミニウム、タングステン、コバルト及びニッケルの金属元素の少なくとも１つである。また、抵抗調整材としてフッ素をドープしてもよい。抵抗調整材により低抵抗化された酸化イリジウム層は、抵抗率が２×１０－５Ωｍ以下で、厚さは２００ｎｍ以上が望ましい。
　本発明による蓄電デバイスの第１の態様は、負極導電性電極と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、酸化イリジウムより形成される酸化イリジウム層とを順に積層したことを特徴としている。電極層を酸化イリジウムより形成される酸化イリジウム層で形成している。
 
　本発明による蓄電デバイスの第２の態様は、負極導電性電極と、電子輸送層と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、酸化イリジウムより形成される酸化イリジウム層とを順に積層したことを特徴としている。第１の態様に対して、負極導電性電極と充電層の間に電子輸送層を加え、充電層で蓄積された電子の輸送効率を上げている。
　本発明による蓄電デバイスの第３の態様は、負極導電性電極と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、リーク抑制層と、酸化イリジウムより形成される酸化イリジウム層とを順に積層したことを特徴とする。第１の態様に対して、充電層と酸化イリジウムより形成される酸化イリジウム層の間にリーク抑制層を加え、充電層で蓄積された電子のリークを抑制することにより、蓄電後の電圧保持時間を向上させることが可能である。
　本発明による蓄電デバイスの第４の態様は、負極導電性電極と、電子輸送層と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、リーク抑制層と、酸化イリジウムより形成される酸化イリジウム層とを順に積層したことを特徴とする。第１の態様に対して、負極導電性電極と充電層の間に電子輸送層を加え、さらに、充電層と酸化イリジウムより形成される酸化イリジウム層の間にリーク抑制層を加えている。これにより、負極側への電子の輸送効率を上げるとともに、充電層で蓄積された電子の正極側へのリークを抑制している。
　本発明による蓄電デバイスの第５の態様は、負極導電性電極と、電子を輸送する電子輸送層と、絶縁体及び第１のｎ型金属酸化物半導体を有し、電荷を蓄積する第１充電層と、前記絶縁体及び前記第１充電層と異なる材料である第２のｎ型金属酸化物半導体を有した第２充電層と、酸化イリジウムより形成される酸化イリジウム層と、を順に積層したことを特徴としている。
　第５の態様は、第３の態様に対して充電層を二重にした構造としている。第３の態様では、充電容量を増大するために充電層の厚さを厚くしても充電容量がそれに伴って必ずしも容量が増大するわけではなかった。このため、ｎ型金属酸化物半導体の材料を変えて、第二の充電層を形成し、充電容量を増大させている。
　本発明による第１～４の態様における蓄電デバイス、及び第５の態様における第１充電層と第２充電層において、絶縁体は、二酸化ケイ素、酸化アルミニウム及び酸化マグネシウムの少なくとも１つで構成される。ｎ型金属酸化物半導体は、酸化チタン、酸化スズ、酸化亜鉛の少なくとも１つで構成されている。
　第５の態様においては、第１充電層のｎ型金属酸化物半導体は、酸化チタン、酸化スズ、酸化亜鉛の少なくとも１つで構成されている。第２充電層のｎ型金属酸化物半導体も、酸化チタン、酸化スズ、酸化亜鉛の少なくとも１つで構成されているが、第１充電層に使用したｎ型金属酸化物半導体とは異なる材料とする。
　本発明による第２、４及び５の態様の蓄電デバイスにおいて、電子輸送層は、ニオブ酸化物、タングステン酸化物、酸化チタン、酸化スズ若しくは酸化チタンの少なくとも１つを含んでいる。
　本発明による第３及び４の態様の蓄電デバイスにおいて、リーク抑制層は、酸化ケイ素、窒化ケイ素、酸化マグネシウム及び酸化アルミニウムの少なくとも１つで構成されている。
　上記説明した実施に係る第１～５の態様は、積層順を逆にしてもよい。この場合、絶縁性の基板（絶縁基板）の上に酸化イリジウムより形成される酸化イリジウム層を成膜する。これにより、酸化イリジウムより形成される酸化イリジウム層の作製が容易になる場合もあるからである。
　第１の態様に対しては、絶縁基板上に、酸化イリジウムより形成される酸化イリジウム層と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、負極導電性電極とを順に積層する。
　第２の態様に対しては、絶縁基板上に、酸化イリジウムより形成される酸化イリジウム層と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、電子輸送層と、負極導電性電極とを順に積層する。
　第３の態様に対しては、絶縁基板上に、酸化イリジウムより形成される酸化イリジウム層と、リーク抑制層と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、負極導電性電極とを順に積層する。
　第４の態様に対しては、絶縁基板上に、酸化イリジウムより形成される酸化イリジウム層と、リーク抑制層と、絶縁体とｎ型金属酸化物半導体を備えた充電層と、電子輸送層と、負極導電性電極とを順に積層する。
　第５の態様に対しては、絶縁基板上に、酸化イリジウムより形成される酸化イリジウム層と、絶縁体と第２のｎ型金属酸化物半導体を備えた第２充電層と、絶縁体と第１のｎ型金属酸化物半導体を備えた第１充電層と、電子輸送層と、負極導電性電極とを順に積層する。
　本発明によれば、従来の蓄電デバイスに対して積層数を減らした蓄電デバイス構造を提供することできる。
本発明の実施形態１に係る蓄電デバイスの模式的断面構造図。 従来の蓄電デバイスを示す模式的構造図。 実施形態２に係る従来の蓄電デバイスと本発明による蓄電デバイスの模式的断面構造図。 実施形態３に係る従来の蓄電デバイスと本発明による蓄電デバイスの模式的断面構造図。 実施形態４に係る従来の蓄電デバイスと本発明による蓄電デバイスの模式的断面構造図。 実施形態５に係る従来の蓄電デバイスと本発明による蓄電デバイスの模式的断面構造図。 実施形態１の積層順を逆にした蓄電デバイスの模式的断面構造図。 本発明の実施形態５に係る蓄電デバイスの製造方法を示すフローチャート。 蓄電デバイスの充放電特性を測定するための充放電特性測定システム。 本発明の実施形態４における従来の蓄電デバイスと本発明による蓄電デバイスの充放電特性を示す図。
　次に、図面を参照して、実施の形態について説明する。以下に説明する図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置などを特定するものではない。
　本発明が対象とする蓄電デバイスは、導電性の正極にｐ型金属酸化物半導体が積層された蓄電デバイスである。ｐ型金属酸化物半導体層は、例えば、充電層からの電子のリークをブロックし抑制する機能を持っている。この機能を備えた従来の蓄電デバイスとしては、例えば特許文献１～４に開示されている蓄電デバイスがある。
　これらの蓄電デバイスは、電荷を蓄積する充電層、及び、蓄電デバイスの性能を向上させるための複数の機能層を積層した構造体を、正負の導電性電極で挟む構造となっている。製造工程の簡略化やコスト的な側面からは、積層する層の数を減らすことが有効な手段である。
　そこで、ｐ型酸化物半導体層の酸化ニッケル（ＮｉＯ）に注目し、以下の検討を行った。
　酸化ニッケル（ＮｉＯ）はｐ型半導体としての性質を有し、エレクトロクロミック素子にも使用されている。エレクトロクロミック素子は、正電極と負電極の間に、エレクトロクロミック物質層と誘電体層を積層した構造である。
　この固体エレクトロクロミック素子は、正電極と負電極の間に直流電圧を印加して、酸化還元反応により発色させている。この時、直接発色に寄与しない漏れ電流が流れる問題があり、特開昭５５－８８０２８号公報では、漏れ電流を阻止するために、誘電体層と固体エレクトロクロミック物質層の間に、電流阻止層を設けている。
　本発明の対象とする蓄電デバイスは、充電層を酸化チタン（ＴｉＯ２）と絶縁物質としての二酸化ケイ素（ＳｉＯ２）で構成し、紫外線処理による製造方法で充電能力を向上させている。
　酸化ニッケル（ＮｉＯ）は、電子阻止層を備えた固体エレクトロクロミック素子では誘電体層に使用されている。本発明の対象とする蓄電デバイスは、電子阻止層を備えた固体エレクトロクロミック素子の誘電体層に使用可能な材料が適用できるものと考えられる。
　このため、固体エレクトロクロミック素子の誘電体層に使用されている材料に注目し、低抵抗物質を検討した。詳細には、本発明の対象とする蓄電デバイスでは、酸化ニッケルは電極と接するｐ型金属酸化物半導体層として使用されており、固体エレクトロクロミック素子での誘電体層に使用されている材料から、低抵抗物質を探すことによりｐ型金属酸化物半導体層と正電極を一体化できる可能性を検討した。
　そこで、固体エレクトロクロミック素子の誘電体層に使用されている材料から、低抵抗の酸化イリジウム（Ｉｒ２Ｏ３）に注目した。酸化イリジウム（Ｉｒ２Ｏ３）は不溶性で化学的に安定なこと、発色特性を備えることからエレクトロクロミック素子の対向電極にも使用されており、固体エレクトロクロミック素子の誘電体層は、電極層と捉えてもよい。抵抗率は、４９×１０－８Ωｍである。このため、酸化イリジウム（Ｉｒ２Ｏ３）をｐ型金属酸化物半導体として使用すれば、電極の機能を持たせて一体化した簡易な構成の蓄電デバイスを実現できる。
　一般的に電極の抵抗は低く、金属電極の場合は、例えば銀の抵抗率は１．５９×１０－８Ωｍ、銅の抵抗率は１．６８×１０－８Ωｍ、アルミニウムの抵抗率は２．８２×１０－８Ωｍである。また透明電極として一般に広く知られているＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘａｉｄ）の抵抗率が約１．５×１０－６Ωｍである。
　酸化イリジウムを低抵抗で成膜するのは難しく、抵抗率は製造条件に大きく依存する。何より低抵抗の酸化イリジウム膜を量産するには厳格な条件管理が必要となり高コストとなる。このため、ＩＴＯの抵抗率レベルが実現できれば実用的には十分である。例えば、安定に製造できる量産時の製造条件を考えて試作したレベルでは、５．０５×１０－６Ωｍであった。
　この量産時の製造条件においても、酸化イリジウム（Ｉｒ２Ｏ３）の抵抗率をさらに下げるためには、抵抗調整材を加えてもよい。抵抗調整材は、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）等の金属元素がある。金属は導電性がよく、マグネシウムの抵抗率は４．４２×１０－８Ωｍ、アルミニウムの抵抗率は２．８２×１０－８Ωｍ、タングステンの抵抗率は５．２９×１０－８Ωｍ、コバルトの抵抗率は５．８１×１０－８Ωｍ、ニッケルの抵抗率は６．９９×１０－８Ωｍであるから、低抵抗化するための抵抗調整材として使用できる。
　この他、酸化イリジウム（Ｉｒ２Ｏ３）の抵抗率を下げるためには、フッ素（Ｆ）原子をドープしてもよい。フッ素（Ｆ）原子はハロゲン元素の一種で１７属の元素であり、最外殻電子が７個である。酸素は１６族の元素であるから最外殻電子が６個であり、フッ素（Ｆ）の方が電子を受け取る数が少なくなり、酸化イリジウム（Ｉｒ２Ｏ３）の酸素がフッ素（Ｆ）に置き換わると、全体として電子の数が多くなり、キャリア密度が上がる。このため、酸化イリジウム（Ｉｒ２Ｏ３）にフッ素をドープすることにより、抵抗率を下げることができる。
　酸化イリジウム（Ｉｒ２Ｏ３）の抵抗率は、抵抗調整材としての金属元素の添加、さらにはフッ素（Ｆ）のドープにより、２×１０－５Ωｍ以下にすることが可能である。このため、酸化イリジウム（Ｉｒ２Ｏ３）をｐ型金属酸化物半導体と電極を兼ね備えた物質と考えて扱うことができる。なお、以下では酸化イリジウムよりなる誘電体層を単に酸化イリジウム層と呼ぶ。
　次に、酸化イリジウム（Ｉｒ２Ｏ３）が適用可能な蓄電デバイスの構造と適用した実施の形態について説明する。
＜実施の形態１＞
　図１は、本発明による蓄電デバイス１０を示す模式的断面構造を示す。蓄電デバイス１０は、負極導電性電極１２、電荷を充電する充電層１４、及び、酸化イリジウム層１６が順に積層された構造となっている。
　蓄電デバイス１０は、絶縁性の基板に、負極導電性電極１２、充電層１４と酸化イリジウム層１６を順に積層して作製してもよい。絶縁基板としては、例えば、ガラス基板や高分子フィルムの樹脂シートが使用可能である。
　負極導電性電極１２の材料として、例えば、アルミニウム（Ａｌ）を含む銀（Ａｇ）合金等がある。負極導電性電極１２の形成方法としては、スパッタリング、イオンプレーティング、電子ビーム蒸着、真空蒸着、化学蒸着等の気相成膜法を挙げることができる。また、負極導電性電極１２は、電解メッキ法、無電解メッキ法等により形成してもよい。メッキに使用される金属としては、一般に銅（Ｃｕ）、銅合金、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）又はスズ（Ｓｎ）等を使用することが可能である。
　一方、基板を導電性の金属箔シート、例えば、銅箔シート、アルミ箔シートやステンレスシートとすれば、基板を負極導電性電極１２として使用可能である。
　充電層１４は、絶縁物質とｎ型金属酸化物半導体から形成される層である。絶縁物質は、例えば、二酸化ケイ素（ＳｉＯ２）あるいはシロキサン結合を備えたシリコーンオイルである。ｎ型金属酸化物半導体は、例えば、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、あるいは酸化亜鉛（ＺｎＯ）が好適である。また、ｎ型金属酸化物半導体は、（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、又は酸化亜鉛（ＺｎＯ）のうち、いずれか２つを組み合わせた材料、あるいは３つを組み合わせた材料としてもよい。
　具体的な充電層１４の構造は、絶縁物質とｎ型金属酸化物半導体の層構造によって形成されていてもよく、あるいは、微粒子形状のｎ型金属酸化物半導体の周囲を絶縁物質によって被覆した構造、微粒子形状のｎ型金属酸化物半導体が絶縁物質に埋もれて混在している構造であってもよい。
　ｎ型金属酸化物半導体は、紫外線照射による光励起構造変化（光誘起相転移）による改質を行うため、特に酸化チタン（ＴｉＯ２）が望ましい。
　充電層１４に使用されるｎ型金属酸化物半導体は、金属の脂肪族酸塩から製造工程で分解して生成される。このため、金属の脂肪族酸塩としては、酸化性雰囲気下で紫外線を照射すること、又は焼成することにより分解又は燃焼し、金属酸化物に変化しうるものが使用される。脂肪族酸としては、例えば、脂肪族モノカルボン酸や、脂肪族ジカルボン酸、脂肪族トリカルボン酸、脂肪族テトラカルボン酸等の脂肪族ポリカルボン酸が使用可能である。
　より具体的には、飽和脂肪族モノカルボン酸として、ギ酸、酢酸、プロピオン酸、カプロン酸、エナント酸、カプリル酸、ペラルゴン酸、カプリン酸、ステアリン酸等が挙げられる。不飽和脂肪族モノカルボン酸としては、アクリル酸、ブテン酸、クロトン酸、イソクロトン酸、リノレン酸、オレイン酸等の高度不飽和モノカルボン酸が使用可能である。
　また、脂肪族酸塩は、加熱により分解又は燃焼しやすく、溶剤溶解性が高く、分解又は燃焼後の膜が緻密であり、取り扱い易く安価で、金属とは塩の合成が容易である等の理由から、脂肪族酸と金属との塩が好ましい。
　絶縁物質は、無機絶縁物の他、絶縁性樹脂が使用可能であり、ポリエチレン、ポリプロピレン、ポリスチレン、ポリブタジエン、ポリ塩化ビニル、ポリメチルメタクリレート、ポリアミド、ポリカーボネート、ポリイミド、酢酸セルロースなどの熱可塑性樹脂、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、アリル樹脂、アルキド樹脂、エポキシ樹脂、ポリウレタンなどの熱硬化性樹脂でもよい。
　充電層１４を形成する製造方法は、スピンコートによって行う。まず、例えば脂肪酸チタンとシリコーンオイルを溶媒と共に攪拌して溶液を作製する。この溶液を、スピン塗布装置を用いて、負極導電性電極１２上に塗布する。回転数は、例えば約５００～３０００ｒｐｍである。塗布後、ホットプレート上で乾燥させる。ホットプレート上の乾燥温度は、例えば、約３０℃～２００℃程度、乾燥時間は、例えば約５分～３０分程度である。乾燥した後に焼成する。焼成は、焼成炉を用いて焼成する。焼成温度は例えば、約３００℃～６００℃程度、焼成時間は例えば、約１０分～６０分程度である。
　これにより、脂肪族酸塩が分解してシリコーンオイルの絶縁膜に覆われた酸化チタン（ＴｉＯ２）の微粒子層が形成される。上記製造方法は、塗布熱分解法と呼ばれている。
　この微粒子層は、具体的にはた酸化チタン（ＴｉＯ２）の金属塩がシリコーンオイル層中に埋められている構造である。焼成後、低圧水銀ランプによるＵＶ（紫外線）照射を実施する。ＵＶ照射時間は例えば、約１０分～１００分程度である。ＵＶ照射は、エキシマランプであってもよい。
　この焼成工程とＵＶ照射により、シリコーンオイルを二酸化ケイ素（ＳｉＯ２）の絶縁膜にしている。また、ＵＶ照射により、酸化チタン（ＴｉＯ２）の光励起構造変化を促し、電子をトラップするエネルギー準位を形成する。
　次に、酸化イリジウム層１６の作製方法について説明する。
　酸化イリジウム層１６は、反応性スパッタリング法、電子ビーム加熱蒸着法、ＭＯＣＶＤ法等で、充電層１４上に酸化イリジウム（Ｉｒ２Ｏ３）を堆積して作製する。また、金属イリジウムを酸化させながら薄膜形成する方法として、ＡＩＲＯＦ（Ａｎｏｄｉｃ　ＩＲｉｄｉｕｍ　Ｏｘｉｄｅ　Ｆｉｌｍ）と呼ばれる方法がある。ＡＩＲＯＦ法は、金属イリジウムを硫酸溶液中で陽極酸化させ、酸化イリジウム膜にする方法である。
　通常これらの堆積方法で堆積した酸化イリジウム膜は、微結晶を含有する非晶質構造となっており、微結晶の粒界に欠陥が存在する場合がある。この場合は、酸化イリジウムの電気抵抗を高くする原因ともなる。
　このため、酸化イリジウム（Ｉｒ２Ｏ３）に酸化スズを（ＳｎＯ２）混合させて酸化イリジウム層を作製し、酸化イリジウム層の電気抵抗を下げる方法が考えられる。酸化スズ（ＳｎＯ２）は、高い導電性を持ち化学的に安定で、酸化イリジウム（Ｉｒ２Ｏ３）に近い格子定数を有しているからである。
　酸化スズはｎ型半導体の特性を有しているが、酸化イリジウム（Ｉｒ２Ｏ３）に混合する割合は２０ｗｔ％以下であり、酸化イリジウム（Ｉｒ２Ｏ３）に酸化スズ（ＳｎＯ２）を混合させても、ｎ型半導体とはならない。
　本発明の畜電デバイスを従来の蓄電デバイスと比較するため、図２に従来の蓄電デバイスの模式的断面構造を示す。図２に示した従来の蓄電デバイス１０－１は、負極導電性電極１２、電荷を充電する充電層１４とｐ型金属酸化物半導体層１８と正極導電性電極２０が順に積層された構造となっている。
　負極導電性電極１２は、例えば、アルミニウムを含む銀合金等を使用してスパッタリング、イオンプレーティング、電子ビーム蒸着、真空蒸着や化学蒸着等の気相成膜法等で作製される。
　充電層１４は、絶縁物質とｎ型金属酸化物半導体から形成される層である。絶縁物質は、例えば、酸化ケイ素（ＳｉＯ２）あるいはシロキサン結合を備えたシリコーンオイルである。ｎ型金属酸化物半導体は、例えば、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、あるいは酸化亜鉛（ＺｎＯ）が使用される。ｎ型金属酸化物半導体は、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）のうちいずれか２つを組み合わせた材料、あるいは３つを組み合わせた材料としてもよい。
　充電層１４の作製方法は、まず、脂肪酸チタンとシリコーンオイルを溶媒と共に攪拌した溶液を作製し、スピンコート法によりその溶液を負極導電性電極１２上に塗布する。回転数は例えば、約５００～３０００ｒｐｍである。塗布後、温度約３０℃～２００℃で、乾燥時間約５分～３０分程度で乾燥する。乾燥後、焼成炉を用いて温度約３００℃～６００℃程度、焼成時間約１０分～６０分程度焼成する。
　充電層１４上に形成したｐ型金属酸化物半導体層１８は、上部の正極導電性電極２０への電子のリークを防止するために設けられている。ｐ型金属酸化物半導体層の形成は、ｐ型金属酸化物半導体をスパッタデポジション法等により成膜される。ｐ型金属酸化物半導体層１８の具体的な材料は、酸化ニッケル（ＮｉＯ）、銅アルミ酸化物（ＣｕＡｌＯ２）等である。その他、金属酸化物に限らず各種ｐ型有機半導体材料や無機半導体材料でもよい。
　正極導電性電極２０の材料としては、公知の金属、金属酸化物、有機導電材料を使用する事が可能である。導電性物質であれば特に限定されるものではない。
　例えば、正極導電性電極２０の材料として、インジウム・スズ酸化物（ＩＴＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）、インジウム・亜鉛酸化物、ニオブ・チタン酸化物、カーボンナノチューブ、グラフェン等、アルミニウム、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、クロム（Ｃｒ）等の金属が挙げられる。これら材料は、単独で使用してもよいが、複数の材料で積層された層としてもよい。
　正極導電性電極２０の形成方法は、公知のスパッタリング、蒸着などの真空成膜や、各種印刷法による成膜方式がある。これらプロセスでは、シャドーマスクなどを用いてのパターニングが可能である。
　以上説明したように、従来の蓄電デバイス１０－１は、負極導電性電極１２、充電層１４、ｐ型金属酸化物半導体層１８と正極導電性電極２０の積層構造である。充電層に蓄積された電子のリークをブロックするためのブロッキング機能をｐ型金属酸化物半導体層が、導電性の電極機能を正極導電性電極２０がそれぞれ分担し、これらの層を形成するために、それぞれの製造工程を必要としていた。
　本発明の主題は蓄電デバイスの積層数を減少させ、それに伴い製造工程も減少させることであり、ｐ型金属酸化物半導体層１８と正極導電性電極２０で２層となる構造を一体化して、酸化イリジウム層１６のみの１層としている。図１で示した本発明による蓄電デバイスは、図２で示した従来の蓄電デバイスより積層数を減少させ、それに伴い製造工程も減少させることができる。
　本発明は、図２で示した従来の蓄電デバイス構造だけでなく、従来開示されている他の蓄電デバイス構造に対しても適用可能であり、以下に説明する。
＜実施の形態２＞
　図３は、本発明が対象とする従来の蓄電デバイス１０－２（特許文献３等参照）と、本発明による蓄電デバイスの模式的断面構造を示している。図３（Ａ）は、従来の蓄電デバイス構造であり、図２に示した従来の蓄電デバイス１０－１に対して、負極導電性電極１２と充電層１４の間に、電子輸送層２２が追加して積層された構造である。
　実施の形態２において、従来の蓄電デバイス１０－１に追加された電子輸送層２２は、電子を輸送するために設けられている。電子輸送層に使用される材料は、電子輸送特性を有し、充電層材料との整合性や充電層の作製プロセスに対する耐性を考慮して選択される。例えば、無機酸化物材料が適しており、ｎ型金属酸化物半導体である酸化チタン（ＴｉＯ２）、酸化亜鉛（ＺｎＯ）等が適している。また、ニオブ酸化物、タングステン酸化物の何れかもしくは両方の元素を含む酸化物でもよい。更にニオブ酸化物、タングステン酸化物に他の酸化物を含有した複合酸化物材料であってもよい。
　電子輸送層２２の作製方法は、例えばスパッタ法により、酸化チタン（ＴｉＯ２）あるいはニオブ酸化物、タングステン酸化物の何れかもしくは両方の元素を含む酸化物チタンをターゲットとして成膜形成される。
　図３（Ｂ）は、本発明による蓄電デバイスの模式的断面構造を示している。従来の蓄電デバイス１０－２に対して、ｐ型金属酸化物半導体層１８と正極導電性電極２０が、酸化イリジウム層１６により一体化され、積層数を減少させた構造にしている。
＜実施の形態３＞
　図４は、本発明が対象とする従来の蓄電デバイス１０－３（特許文献４等参照）と、本発明による蓄電デバイスの模式的断面構造を示している。図４（Ａ）は、従来の蓄電デバイス構造であり、図２に示した従来の蓄電デバイス１０－１に対して、電荷を充電する充電層１４とｐ型金属酸化物半導体層１８間に、リーク抑制層２４が積層された構造である。
　リーク抑制層２４は、充電層１４をｐ型金属酸化物半導体層１８から隔てることによって電子又は正孔のリークを抑制する目的で、充電層１４とｐ型金属酸化物半導体層１８との間に配置されている。リーク抑制層２４を構成する材料の伝導帯下端のエネルギーは、充電層１４におけるｎ型金属酸化物半導体の伝導帯下端のエネルギーよりも高く、価電子帯上端のエネルギーは、ｐ型金属酸化物半導体層１８を構成するｐ型金属酸化物半導体の価電子帯上端のエネルギーよりも低いことが望ましい。これらの関係を満たすことによって、リークを抑制する効果を得ることができる。
　リーク抑制層２４を構成する材料は、典型的には、絶縁材料である。そのような絶縁材料としては、無機絶縁材料、絶縁性樹脂などが挙げられる。これらの材料としては、充電層１４を構成する絶縁材料として列挙したものを使用できる。典型的には、二酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）及び酸化アルミニウム（Ａｌ２Ｏ３）からなる群より選ばれる少なくとも１つである。リーク抑制層２４は、充電層１４を構成した絶縁材料とは異なる絶縁材料とすることにより、よりリークを抑制する効果を得ることができる。これらの材料を用いたリーク抑制層２４は、スパッタリング法などの既存の成膜方法で容易に形成されうる。
　図４（Ｂ）は、本発明による蓄電デバイスの模式的断面構造を示している。従来の蓄電デバイス１０－３に対して、ｐ型金属酸化物半導体層１８と正極導電性電極２０が、酸化イリジウム層１６により一体化され、積層数を減少させた構造にしている。
＜実施の形態４＞
　図５は、本発明が対象とする従来の蓄電デバイス１０－４の構造（特許文献２～４等参照）と、本発明による蓄電デバイスの模式的断面構造を示している。図５（Ａ）は、従来の蓄電デバイス１０－４の構造であり、図２に示した従来の蓄電デバイス１０－１に対して、負極導電性電極１２と電荷を充電する充電層１４の間に電子輸送層２２が積層され、電荷を充電する充電層１４とｐ型金属酸化物半導体層１８の間に、リーク抑制層２４が積層された構造である。
　電子輸送層２２及びリーク抑制層２４は、実施の形態２及び３で説明した材料及び製造方法で成膜される。
　図５（Ｂ）は、本発明による蓄電デバイスの模式的断面構造を示している。従来の蓄電デバイス１０－４に対して、ｐ型金属酸化物半導体層１８と正極導電性電極２０が、酸化イリジウム層１６により一体化され、積層数を減少させた構造にしている。
＜実施の形態５＞
　図６は、本発明が対象とする従来の蓄電デバイス１０－５と、本発明による蓄電デバイスの模式的断面構造を示している。図６（Ａ）は、従来の蓄電デバイス構造であり、図３に示した従来の蓄電デバイス１０－２の充電層１４を２層として、第１充電層２６と第２充電層２７を積層している。
　従来の蓄電デバイス１０－５の第１充電層２６及び第２充電層は、第１充電層２６及び第２充電層は、絶縁物質とｎ型金属酸化物半導体から形成される層であり、第１充電層２６と第２充電層２７は、ｎ型金属酸化物半導体を異なる材料で形成する。絶縁物質は、例えば、二酸化ケイ素（ＳｉＯ２）である。ｎ型金属酸化物半導体は、例えば、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、あるいは酸化亜鉛（ＺｎＯ）が使用される。ｎ型金属酸化物半導体は、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）のうちいずれか２つを組み合わせた材料で形成するが、第１充電層２６と第２充電層は異なる材料とする。
　第１充電層２６を、例えば酸化チタン（ＴｉＯ２）と二酸化ケイ素（ＳｉＯ２）で構成する場合は、まず、脂肪酸チタンとシリコーンオイルを溶媒と共に攪拌した溶液を作製し、スピンコート法によりその溶液を負極導電性電極１２上に塗布する。回転数は例えば、約５００～３０００ｒｐｍである。塗布後、温度約３０℃～２００℃で、乾燥時間約５分～３０分程度で乾燥する。乾燥後、焼成炉を用いて温度約３００℃～６００℃程度、焼成時間約１０分～６０分程度焼成する。焼成後、低圧水銀ランプによるＵＶ照射を実施する。ＵＶ照射時間は例えば、約１０分～１００分程度である。
　第２充電層を、例えば酸化スズ（ＳｎＯ２）と二酸化ケイ素（ＳｉＯ２）で構成する場合は、まず、脂肪酸スズとシリコーンオイルを溶媒と共に攪拌した溶液を作製し、スピンコート法によりその溶液を負極導電性電極１２上に塗布する。この溶液を、スピン塗布装置を用いて、第１充電層２６上に塗布する。回転数は例えば、約５００－３０００ｒｐｍである。塗布後、温度約３０℃～２００℃で、乾燥時間約５分～３０分程度で乾燥する。乾燥後、焼成炉を用いて温度約３００℃～６００℃程度、焼成時間約１０分～６０分程度焼成する。焼成後、低圧水銀ランプによるＵＶ照射を実施する。ＵＶ照射時間は例えば、約１０分～１００分程度である。
　第２充電層を、第１充電層と異なるｎ型金属酸化物半導体を使用して作製するのは、充電容量アップのためである。実験結果では、第１充電層の厚さを厚くしていった場合、ある程度の厚さ以上では充電容量は増加せず、むしろ充電容量の低下する傾向にあった。このため、第１充電層のｎ型金属酸化物の材料を変えた第２充電層を、第１充電層に積層したところ、充電容量が増加する結果が得られた。この結果より、充電層をｎ型金属酸化物の材料が異なる二層にしている。
　図６（Ｂ）は、本発明による蓄電デバイスの模式的断面構造を示している。従来の蓄電デバイス１０－５に対して、ｐ型金属酸化物半導体層１８と正極導電性電極２０が、酸化イリジウム層１６により一体化され、積層数を減少させた構造にしている。
＜実施の形態６＞
　図７は、図１の蓄電デバイス１０の積層順を逆にして、絶縁基板２８に酸化イリジウム層１６、充電層１４と負極導電性電極１２を順に形成した構造である。これは、酸化イリジウム層１６を最初に製作して、安定な蓄電デバイスを作製するための１つの方法である。酸化イリジウム層１６の作製方法はいろいろあるが、作製方法によっては、それまで作製してきた充電層１４等の機能層に影響を与える方法もあるからである。
　例えば酸化イリジウムの薄膜形成についてについて、金属イリジウムを硫酸溶液中で陽極酸化し酸化イリジウム膜にするＡＩＲＯＦ（Ａｎｏｄｉｃ　ＩＲｉｄｉｕｍ　Ｏｘｉｄｅ　Ｆｉｌｍ）と呼ばれる方法で作製した場合は、試料を硫酸溶液中に浸漬する必要があり、他の機能層を溶解してしまう場合もある。さらにスパッタ法で酸化イリジウム膜を成膜する場合でも成膜温度等の条件が他の機能層に影響する場合もある。このような場合は、まず酸化イリジウム（Ｉｒ２Ｏ３）の薄膜を基板上に成膜することが必要になってくるからである。耐溶液性、耐熱性のある絶縁基板に、最初に酸化イリジウム膜を成膜することで安定な蓄電デバイスを作製することができる。
　積層順を逆にする構造は、図７に示した構造に限らず、他の構成の蓄電デバイスでも可能である。例えば、実施の形態２で示した蓄電デバイスに対しては、絶縁基板２８上に、酸化イリジウム層１６、充電層１４、電子輸送層２２と負極導電性電極１２を順に積層する。実施の形態３で示した蓄電デバイスに対しては、絶縁基板２８上に、酸化イリジウム層１６、リーク抑制層２４、充電層１４と負極導電性電極１２を順に積層する。
　実施の形態４で示した蓄電デバイスに対しては、絶縁基板２８上に、酸化イリジウム層１６、リーク抑制層２４、電荷を充電する充電層１４、電子輸送層２２と負極導電性電極１２を順に積層する。実施の形態５で示した蓄電デバイスに対しては、酸化イリジウム層１６、第２充電層２７、第１充電層２６、電子輸送層２２と負極導電性電極１２を順に積層する。
　以上説明したように、本発明は従来から開示されている様々な蓄電デバイスに適用可能である。
（実施例）
　本発明による蓄電デバイスを実際に作製し、本発明の効果を確認するため特性評価を行った。まず作製した蓄電デバイスは、図６（Ｂ）で示した蓄電デバイスであり、作製方法について以下に説明する。
　図８は、本発明による蓄電デバイスの作製フローを示している。作製する蓄電デバイスは、絶縁物質であるガラスを基板とし、作製ステップＳ１～Ｓ５の工程により作製した。
　ステップＳ１では、洗浄したガラス基板を用意し、クロムをターゲットとしてスパッタデポジション法を用いて、１００～３００ｎｍの膜厚で負極導電性電極を成膜した。製造装置としては、ＲＦスパッタリング装置を用いた。
　ステップＳ２では、負極導電性電極に積層する電子輸送層として、ｎ型金属酸化物半導体であるアナターゼ型結晶構造の酸化チタンを、スパッタデポジション法により成膜した。電子輸送層の膜厚は、５０ｎｍ～２００ｎｍとした。
　ステップＳ３では、第１充電層を作製した。第１充電層の作製方法は、まず、酸化チタンの前駆体である脂肪酸チタンとシリコーンオイルの混合液を、成膜した電子輸送層上に塗布した。塗布はスピンコート法で行い、負極導電性電極と電子輸送層が積層されたガラス基板を、例えば、約５００～３０００ｒｐｍで回転させながら混合液を滴下して、０．３～２μｍ程度の厚さの塗布膜を形成した。
　塗布後、ホットプレート上で乾燥させた。ホットプレート上の乾燥温度は例えば、約５０℃～１００℃程度、乾燥時間は例えば、約５分～３０分程度である。さらに、乾燥後に焼成した。乾燥後の焼成には焼成炉を用い、大気中で焼成する。焼成温度は例えば、約２００℃～４００℃程度、焼成時間は例えば、約１０分～６０分程度である。
　焼成後に、低圧水銀ランプによるＵＶ照射を行った。ＵＶ照射時間は例えば、約１０分～１００分程度である。低圧水銀ランプは、波長が１８５ｎｍと２５４ｎｍに強いスペクトルを持っている。このため、例えばＣ＝Ｃ結合種の結合エネルギーが５５８．７ＫＪ／ｍｏｌ、Ｏ－Ｈ結合種の結合エネルギーが４５７．０ＫＪ／ｍｏｌ、Ｃ－Ｈ結合種の結合エネルギーが４０８．９ＫＪ／ｍｏｌであるから、シリコーンオイルのメチル基やフェニル基等の結合を切断してＣやＨを離脱させることで、二酸化ケイ素（ＳｉＯ２）の絶縁膜とすることができる。この時、酸化チタン（ＴｉＯ２）は光励起構造変化（光誘起相転移）により電子を蓄積するためのエネルギー準位を形成する。
　ＵＶ照射はエキシマランプでもよい。低圧水銀ランプは、波長が１８５ｎｍと２５４ｎｍに強いスペクトルを持っているが、キセノンエキシマランプは、より短波長の１７２ｎｍに発光中心波長を持っており、シリコーンオイルのメチル基やフェニル基等の結合を切断するには十分な波長である。また、酸化チタン（アナターゼ型）のバンドギャップは、３．２ｅＶであり、波長３８７ｎｍより短い波長の光、即ち、紫外線を吸収して価電子帯の電子が伝導体に励起されるから、１７２ｎｍの波長をもつエキシマランプでも光励起構造変化を生じさせることができる。
　ステップＳ４では、第２充電層を作製した。第２充電層の作製方法は、まず、酸化スズ（ＳｎＯ２）の前駆体である脂肪酸スズとシリコーンオイルの混合液を、成膜した第１充電層上に塗布した。塗布はスピンコート法で行い、負極導電性電極、電子輸送層及び第１充電層が積層されたガラス基板を、例えば、約５００～３０００ｒｐｍで回転させながら混合液を滴下して、０．３～２μｍ程度の厚さの塗布膜を形成した。
　塗布後、ホットプレート上で乾燥させた。ホットプレート上の乾燥温度は例えば、約５０℃～１００℃程度、乾燥時間は例えば、約５分～３０分程度である。さらに、乾燥後に焼成した。乾燥後の焼成には焼成炉を用い、大気中で焼成する。焼成温度は例えば、約２００℃～４００℃程度、焼成時間は例えば、約１０分～６０分程度である。
　焼成後に、低圧水銀ランプによるＵＶ照射を行った。ＵＶ照射時間は例えば、約１０分～１００分程度である。低圧水銀ランプは、波長が１８５ｎｍと２５４ｎｍに強いスペクトルを持っている。このため、例えばＣ＝Ｃ結合種の結合エネルギーが５５８．７ＫＪ／ｍｏｌ、Ｏ－Ｈ結合種の結合エネルギーが４５７．０ＫＪ／ｍｏｌ、Ｃ－Ｈ結合種の結合エネルギーが４０８．９ＫＪ／ｍｏｌであるから、シリコーンオイルのメチル基やフェニル基等の結合を切断してＣやＨを離脱させることで、二酸化ケイ素（ＳｉＯ２）の絶縁膜とすることができる。
　ＵＶ照射はエキシマランプでもよい。低圧水銀ランプは、波長が１８５ｎｍと２５４ｎｍに強いスペクトルを持っているが、キセノンエキシマランプは、より短波長の１７２ｎｍに発光中心波長を持っており、シリコーンオイルのメチル基やフェニル基等の結合を切断するには十分な波長である。
　ステップＳ５では、本発明による酸化イリジウム層をスパッタリング法で成膜した。酸化イリジウム層用のターゲット材料としてはイリジウム金属や、酸化イリジウム（Ｉｒ２Ｏ３）及びハロゲン化イリジウムの燃結したターゲット等が適している。またこれらのターゲット材料を複数組み合わせてターゲット材料として使用してもよい。
　スパッタリング用の材料ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等の不活性ガスが適している。また更にスパッタリング中に気相反応を生じさせるための原料ガスとしては、酸素導入用の原料ガスとしては酸素（Ｏ２）が特に適し、二酸化窒素（ＮＯ２）、二酸化炭素（ＣＯ２）等でもよい。またこれらのガスはスパッタリング用の機能も兼ねてもよい。
　スパッタリング法で酸化イリジウム層を形成する条件としては、温度、圧力等がある。まず、酸化イリジウム層を形成する基板温度は３００℃以下が好ましい。酸化イリジウム層中の酸素含有量は基板温度でコントロールでき、酸素含有量を多くしたい場合には、基板温度を比較的低く設定する方がよく、酸化イリジウム層中の酸素含有量を少なくしたい場合には基板温度を比較的高く設定する方がよい。
　スパッタリング時の内圧は１×１０－４～１Ｔｏｒｒで、スパッタリング用電源の周波数としては直流から高周波までの広い範囲が使用可能である。
　成膜した酸化イリジウム層の膜厚は５００～１０００ｎｍであり、望ましくは２００～１０００ｎｍである。１０００ｎｍ以上では製造性が悪く、欠陥が生じる可能性がある。特性を測定した蓄電デバイスの酸化イリジウム膜厚は２００ｎｍと４００ｎｍの２つである。
（比較例）
　本発明による効果を確認するために、比較用として従来の構造を持つ蓄電デバイスを作製した。従来の蓄電デバイス構造は、図６（Ａ）で示した構造の蓄電デバイスである。
　従来の蓄電デバイスは、図８に示した作製フローの酸化イリジウム層を形成するステップＳ５に替えて第２充電層の上にｐ型金属酸化物半導体層を形成するステップ、及びｐ型金属酸化物半導体層の上に正極導電性電極を作製するステップを行って作製した。
　ｐ型金属酸化物半導体層は、スパッタデポジション法により酸化ニッケル膜を形成した。ｐ型金属酸化物半導体層としての酸化ニッケル膜の膜厚は、例えば１００～１０００ｎｍである。なお、ｐ型金属酸化物半導体層の形成方法は、スパッタ法に限らず、蒸着法、イオンプレーティング法、ＭＢＥ法等の薄膜形成方法を用いることができる。
　正極導電性電極は、アルミニウムを材料としてスパッタデポジション法により成膜し、例えば厚さ１００～３００ｎｍのアルミニウムを成膜した。
（充放電特性）
　上記実施例１と比較例で作製した蓄電デバイスの特性を測定して本発明の効果を確認する。測定する特性は、充放電特性である。
　図９に、充放電特性測定システムの一例を示す。
　充放電特性測定システムは、電圧電流源３０と、電圧計３２と、電流計３４と、制御装置３６と、抵抗３８とを備えている。電圧電流源３０と被測定蓄電デバイス４０との間に抵抗３８を接続し、電圧電流源３０は、被測定蓄電デバイス４０の負極導電性電極１２と、酸化イリジウム層１６又は正極導電性電極２０と抵抗３８を介して接続されている。電圧電流源３０と被測定蓄電デバイス４０との間には、電圧計３２と電流計３４が接続されている。被測定蓄電デバイス４０は、作製した蓄電デバイスである。
　制御装置３６は、電圧電流源３０、電圧計３２、及び電流計３４に接続されている。制御装置３６は、負極導電性電極１２を接地して、酸化イリジウム層１６又は正極導電性電極２０に正電圧を印加する充電プロセスと、酸化イリジウム層１６又は正極導電性電極２０からの放電特性を測定する放電プロセスとを制御し、電圧及び電流のデータを取得する。
　図１０は、実施例１で作製した本発明の蓄電デバイス（酸化イリジウム層の膜厚４００ｎｍ）と、比較例で作製した従来の蓄電デバイスの充放電特性５０を示している。横軸は測定時間であり、放電開始時を０として、充電時をマイナスとしている。蓄電デバイスへの充電は、定電流で行った。縦軸は電圧である。
いずれも蓄電デバイスとしての特性が得られているが、本発明の蓄電デバイスは、従来の蓄電デバイスに対して、放電終了時間は、従来の蓄電デバイスが約３９０秒であるのに対して、約７２０秒と長かった。この結果より、従来の蓄電デバイスのｐ型金属酸化物半導体層と正極導電性電極２０を、酸化イリジウム層に置き換えても十分な性能を持つことが確認された。
（その他の実施の形態）
　本発明はこの他にも従来から開示されている様々な蓄電デバイスに適用可能である。
　例えば、適用可能な蓄電デバイスは、図１の蓄電デバイス（以下、蓄電デバイスＡという。）、図３（Ｂ）の蓄電デバイス（以下、蓄電デバイスＢという。）、図４（Ｂ）の蓄電デバイス（以下、蓄電デバイスＣという。）と図５（Ｂ）の蓄電デバイス（以下、蓄電デバイスＤという。）である。
　蓄電デバイスＡは、図８に示した蓄電デバイスの製作フローにおいて、ステップＳ１、ステップＳ３とステップＳ５により作製した。蓄電デバイスＢは、図８に示した蓄電デバイスの製作フローにおいて、ステップＳ１、ステップＳ２、ステップＳ３とステップＳ５により作製できる。
　蓄電デバイスＣは、図８に示した蓄電デバイスの製作フローにおいて、ステップＳ１、ステップＳ３の後、リーク抑制層を形成する。リーク抑制層は、絶縁物質からなるリーク抑制層を形成する。リーク抑制層は、シリコンをターゲットとし、酸化ケイ素の薄膜をスパッタデポジション法により成膜する。リーク抑制層は、厚さによって絶縁抵抗値のコントロールも可能であり、１０～１００ｎｍの厚さである。その後、図８に示した蓄電デバイスの製作フローのステップＳ５でｐ型導電性酸化物層を形成する。
　蓄電デバイスＤは、図８に示した蓄電デバイスの製作フローにおいて、ステップＳ１の後に、電子輸送層を形成し、Ｓ３の後にリーク抑性層を形成し、更にステップＳ５により形成する。
　これら作製した蓄電デバイスＡ～Ｄは、図１０に示した本発明の蓄電デバイスの充放電特性と充電容量に差はあるものの、ほぼ同様な結果が得られ、ｐ型金属酸化物半導体層と正極導電性電極を、酸化イリジウム層に置き換えられる。
　本発明の蓄電デバイスは、正極側のｐ型金属酸化物半導体層と導電性の電極の積層構造を、酸化イリジウム層としたことを特徴としているが、使用した酸化イリジウムは、金属電極と比較すると抵抗が高い。しかしながら、透明性を必要としないことから、フッ素のドープや金属元素の添加によって十分な低抵抗化を図ることができ、充放電特性の改良が行えることは当業者であれば容易に想到することである。
　上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述及び 図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
　このように、本実施の形態は、ここでは記載していない様々な実施の形態などを含む。
１０　蓄電デバイス
１０－１、１０－２、１０－３、１０－４、１０－５　従来の蓄電デバイス
１２　負極導電性電極
１４　充電層
１６　酸化イリジウム層
１８　ｐ型金属酸化物半導体層
２０　正極導電性電極
２２　電子輸送層
２４　リーク抑制層
２６　第１充電層
２７　第２充電層
２８　絶縁基板
３０　電圧電流源
３２　電圧計
３４　電流計
３６　制御装置
３８　抵抗
４０　被測定蓄電デバイス
５０　充放電特性
 

 

Claims (16)

  1. 　導電性電極と、
    　絶縁体及びｎ型金属酸化物半導体で構成された電荷を蓄積する充電層と、
    　エレクトロクロミック素子で使用される材料より形成される電極層と、
    を順に積層した構造である蓄電デバイス。
  2. 　前記エレクトロクロミック素子で使用される材料は、酸化イリジウムである請求項１に記載の蓄電デバイス。
  3. 　前記酸化イリジウムで形成される電極層には、抵抗調整材が添加されている請求項２に記載の蓄電デバイス。
  4. 　前記抵抗調整材は、マグネシウム、アルミニウム、タングステン、コバルト及びニッケルの少なくとも１つの金属元素である請求項３に記載の蓄電デバイス。
  5. 　前記抵抗調整材は、フッ素である請求項３に記載の蓄電デバイス。
  6. 　前記酸化イリジウムより形成される電極層は、抵抗率が２×１０－５Ωｍ以下である請求項３又は５のいずれか１項に記載の蓄電デバイス。
  7. 　前記電極層の厚さは、２００ｎｍ以上である請求項２に記載の蓄電デバイス。
  8. 　導電性電極と、
    　電子を輸送する電子輸送層と、
    　絶縁体及びｎ型の金属酸化物半導体を有し、電荷を蓄積する充電層と、
    　酸化イリジウムより形成される酸化イリジウム層と、
    を順に積層した構造である蓄電デバイス。
  9. 　負極導電性電極と、
    　絶縁体及びｎ型の金属酸化物半導体を有し、電荷を蓄積する充電層と、
    　電子のリークを抑制するリーク抑制層と、
    　酸化イリジウムより形成される酸化イリジウム層と、
    を順に積層した構造である蓄電デバイス。
  10. 　負極導電性電極と、
    　電子を輸送する電子輸送層と、
    　絶縁体及びｎ型の金属酸化物半導体を有し、電荷を蓄積する充電層と、
    　電子のリークを抑制するリーク抑制層と、
    　酸化イリジウムより形成される酸化イリジウム層と、
    を順に積層した構造である蓄電デバイス。
  11. 　負極導電性電極と、
    　電子を輸送する電子輸送層と、
    　絶縁体及び第１のｎ型金属酸化物半導体を有し、電荷を蓄積する第１充電層と、
    　前記絶縁体及び前記第１充電層と異なる材料である第２のｎ型金属酸化物半導体を有した第２充電層と、
    　酸化イリジウムより形成される酸化イリジウム層と、
    を順に積層した構造である蓄電デバイス。
  12. 　前記充電層で使用されている前記絶縁体は、二酸化ケイ素、酸化アルミニウム及び酸化マグネシウムの少なくとも１つで構成されている、請求項８乃至１０のいずれか１項に記載の蓄電デバイス。
  13. 　前記第１充電層で使用されている前記第１のｎ型金属酸化物半導体は、酸化チタン、酸化スズ、酸化亜鉛の少なくとも１つである請求項１１に記載の蓄電デバイス。
  14. 　前記第２充電層で使用されている前記第２のｎ型金属酸化物半導体は、酸化チタン、酸化スズ、酸化亜鉛の少なくとも１つであり、前記第１の第１のｎ型金属酸化物半導体と異なる材料である請求項１１に記載の蓄電デバイス。
  15. 　前記電子輸送層は、ニオブ酸化物、タングステン酸化物、酸化スズ若しくは酸化チタンの少なくとも１つを含んでいる請求項８、１０又は１１のいずれか１項に記載の蓄電デバイス。
  16. 　前記リーク抑制層は、酸化ケイ素、窒化ケイ素、酸化マグネシウム及び酸化アルミニウムの少なくとも１つで構成された請求項９又は１０のいずれか１項に記載の蓄電デバイス。
     

     
PCT/JP2018/016690 2017-10-27 2018-04-24 蓄電デバイス WO2019082421A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA3079049A CA3079049A1 (en) 2017-10-27 2018-04-24 Power storage device
EP18870047.0A EP3703143A1 (en) 2017-10-27 2018-04-24 Power storage device
CN201880069521.9A CN111542938A (zh) 2017-10-27 2018-04-24 蓄电装置
US16/757,364 US20210193924A1 (en) 2017-10-27 2018-04-24 Power storage device
KR1020207014577A KR20200065082A (ko) 2017-10-27 2018-04-24 축전 디바이스

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-207751 2017-10-27
JP2017207751A JP7015673B2 (ja) 2017-10-27 2017-10-27 蓄電デバイス

Publications (1)

Publication Number Publication Date
WO2019082421A1 true WO2019082421A1 (ja) 2019-05-02

Family

ID=66246368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016690 WO2019082421A1 (ja) 2017-10-27 2018-04-24 蓄電デバイス

Country Status (8)

Country Link
US (1) US20210193924A1 (ja)
EP (1) EP3703143A1 (ja)
JP (1) JP7015673B2 (ja)
KR (1) KR20200065082A (ja)
CN (1) CN111542938A (ja)
CA (1) CA3079049A1 (ja)
TW (1) TWI710157B (ja)
WO (1) WO2019082421A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588028A (en) 1978-12-27 1980-07-03 Nippon Kogaku Kk <Nikon> Solid electrochromic element
WO2012046325A1 (ja) 2010-10-07 2012-04-12 グエラテクノロジー株式会社 二次電池
WO2013065093A1 (ja) 2011-10-30 2013-05-10 株式会社日本マイクロニクス 繰り返し充放電できる量子電池
JP2014154505A (ja) 2013-02-13 2014-08-25 Ricoh Co Ltd 薄膜固体二次電池素子
JP2015103305A (ja) * 2013-11-21 2015-06-04 国立大学法人 東京大学 エネルギー貯蔵型色素増感太陽電池
JP2016082125A (ja) 2014-10-20 2016-05-16 パナソニックＩｐマネジメント株式会社 蓄電素子及び蓄電素子の製造方法
JP2017120878A (ja) * 2015-12-25 2017-07-06 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP2017195283A (ja) * 2016-04-20 2017-10-26 グエラテクノロジー株式会社 固体二次電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139805A (ja) * 1989-10-06 1990-05-29 Canon Inc ｐ型半導体に使用する電極
JP4381176B2 (ja) * 2004-03-01 2009-12-09 ジオマテック株式会社 薄膜固体二次電池
JP2012151292A (ja) * 2011-01-19 2012-08-09 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN102916103B (zh) * 2012-09-18 2017-05-03 中山大学 一种薄膜结构透明电极及其制备方法
JP2016028408A (ja) * 2014-03-24 2016-02-25 パナソニックＩｐマネジメント株式会社 蓄電素子及び蓄電素子の製造方法
JP2017059524A (ja) * 2015-09-18 2017-03-23 パナソニックＩｐマネジメント株式会社 蓄電素子およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588028A (en) 1978-12-27 1980-07-03 Nippon Kogaku Kk <Nikon> Solid electrochromic element
WO2012046325A1 (ja) 2010-10-07 2012-04-12 グエラテクノロジー株式会社 二次電池
WO2013065093A1 (ja) 2011-10-30 2013-05-10 株式会社日本マイクロニクス 繰り返し充放電できる量子電池
JP2014154505A (ja) 2013-02-13 2014-08-25 Ricoh Co Ltd 薄膜固体二次電池素子
JP2015103305A (ja) * 2013-11-21 2015-06-04 国立大学法人 東京大学 エネルギー貯蔵型色素増感太陽電池
JP2016082125A (ja) 2014-10-20 2016-05-16 パナソニックＩｐマネジメント株式会社 蓄電素子及び蓄電素子の製造方法
JP2017120878A (ja) * 2015-12-25 2017-07-06 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP2017195283A (ja) * 2016-04-20 2017-10-26 グエラテクノロジー株式会社 固体二次電池

Also Published As

Publication number Publication date
TW201917931A (zh) 2019-05-01
EP3703143A1 (en) 2020-09-02
JP2019080010A (ja) 2019-05-23
CA3079049A1 (en) 2019-05-02
TWI710157B (zh) 2020-11-11
CN111542938A (zh) 2020-08-14
KR20200065082A (ko) 2020-06-08
US20210193924A1 (en) 2021-06-24
JP7015673B2 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
EP2924766B1 (en) Electrical storage device and method for manufacturing electrical storage devices
JP2011108532A (ja) 固体電解質電池および正極活物質
JP2016082125A (ja) 蓄電素子及び蓄電素子の製造方法
JP2015210970A (ja) 蓄電素子及び蓄電素子の製造方法
JP2017059524A (ja) 蓄電素子およびその製造方法
JP2016127166A (ja) 蓄電素子およびその製造方法
TWI603492B (zh) 氧化物半導體二次電池及其製造方法
US20160240845A1 (en) Electrical storage device including anode and cathode
JP2017059455A (ja) 蓄電素子およびその製造方法
JP7015673B2 (ja) 蓄電デバイス
JP4008727B2 (ja) 色素増感型太陽電池
JP2016091931A (ja) 蓄電素子及び蓄電素子の製造方法
US20200006764A1 (en) Secondary battery
JP5332739B2 (ja) 光電変換素子及び太陽電池
TWI714346B (zh) 二次電池及其製造方法
WO2012033049A1 (ja) 色素増感太陽電池および色素増感太陽電池モジュール
WO2019230216A1 (ja) 二次電池、及びその製造方法
WO2019181314A1 (ja) 二次電池、及びその製造方法
JP2020202227A (ja) 水系固体電解質を用いた蓄電デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18870047

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 3079049

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207014577

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018870047

Country of ref document: EP

Effective date: 20200527