WO2019006830A1 - 扫描驱动电路及显示装置 - Google Patents

扫描驱动电路及显示装置 Download PDF

Info

Publication number
WO2019006830A1
WO2019006830A1 PCT/CN2017/097991 CN2017097991W WO2019006830A1 WO 2019006830 A1 WO2019006830 A1 WO 2019006830A1 CN 2017097991 W CN2017097991 W CN 2017097991W WO 2019006830 A1 WO2019006830 A1 WO 2019006830A1
Authority
WO
WIPO (PCT)
Prior art keywords
controllable switch
pull
circuit
control
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/097991
Other languages
English (en)
French (fr)
Inventor
石龙强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US15/557,437 priority Critical patent/US10460671B2/en
Publication of WO2019006830A1 publication Critical patent/WO2019006830A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a scan driving circuit and a display device.
  • the existing display device usually has a fast switching machine.
  • the scanning drive circuit of the existing display device is shown in FIG. 1 , and the corresponding signal waveform diagram is as shown in FIG. 2 and FIG. 3 , and the existing display device is fast.
  • the potential of the pull-up control signal point Q(N) of the scan driving circuit may not be released for a short time, and when the display device is quickly turned on again, the pull-up control signal point Q(N) is controlled.
  • the thin film transistor T21 is turned on, and the clock signal CK(n) of the present stage is written, so that the scanning signal output terminal G(N) exhibits a multi-peak, thereby causing a large current.
  • the technical problem to be solved by the present invention is to provide a scan driving circuit and a display device to solve the problem of large current generated when the machine is quickly turned on and off.
  • a technical solution adopted by the present invention is to provide a scan driving circuit, including:
  • a scan signal output end for outputting a high level scan signal or a low level scan signal
  • a pull-up circuit configured to receive a clock signal of the current stage, and control, according to the clock signal of the current stage, to output a scan signal of a high level at the output end of the scan signal;
  • a downlink circuit connected to the pull-up circuit for outputting a high-level signal of the present stage
  • a pull-up control circuit connected to the downlink circuit and receiving a signal transmitted by the upper stage, for charging the pull-up control signal point to pull up the potential of the pull-up control signal point to a high level;
  • a bootstrap circuit for boosting a potential of the pull-up control signal point
  • a pull-down circuit connected to the down-converting circuit, the pull-down maintaining circuit and the first voltage end, for receiving a lower-level transmission signal and controlling the output of the scan signal output end according to the lower-level transmission signal Scanning signal
  • the pull-up circuit includes a first controllable switch, the first end of the first controllable switch receives the clock signal of the current stage, and the control end of the first controllable switch is connected to the downlink circuit and the a pull-down circuit, the second end of the first controllable switch is connected to the pull-down circuit and the scan signal output end;
  • the second voltage terminal is at a high potential when the scan driving circuit is inactive, and the second voltage terminal becomes a low potential when the scan driving circuit operates, and is the same as the first voltage terminal Low potential.
  • a technical solution adopted by the present invention is to provide a scan driving circuit, including:
  • a scan signal output end for outputting a high level scan signal or a low level scan signal
  • a pull-up circuit configured to receive a clock signal of the current stage, and control, according to the clock signal of the current stage, to output a scan signal of a high level at the output end of the scan signal;
  • a downlink circuit connected to the pull-up circuit for outputting a high-level signal of the present stage
  • a pull-up control circuit connected to the downlink circuit and receiving a signal transmitted by the upper stage, for charging the pull-up control signal point to pull up the potential of the pull-up control signal point to a high level;
  • a bootstrap circuit for boosting a potential of the pull-up control signal point
  • a pull-down circuit connected to the down-converting circuit, the pull-down maintaining circuit and the first voltage end, for receiving a lower-level transmission signal and controlling the output of the scan signal output end according to the lower-level transmission signal Scan the signal.
  • the present invention adopts a technical solution of providing a display device including the scan drive circuit of any of the above.
  • the beneficial effects of the present invention are: different from the prior art, the scan driving circuit of the present invention and the display device pass the first voltage terminal, the second voltage terminal, the pull-up circuit, and the The lower transmission circuit, the pull-up control circuit, the pull-down maintaining circuit, the pull-down circuit, and the bootstrap circuit pull the high potential of the pull-up control signal point when the scan driving circuit is inactive, The high potential of the pull-up control signal point is released before the scan driving circuit operates, thereby solving the problem of a large current generated when the display device is turned on and off.
  • 1 is a circuit diagram of a conventional scan driving circuit
  • Figure 2 is a schematic diagram of the signal waveform of Figure 1;
  • FIG. 3 is a schematic diagram of signal waveforms of the scan driving circuit of FIG. 1 in a fast switching machine
  • FIG. 4 is a circuit diagram of a scan driving circuit of the present invention.
  • Figure 5 is a schematic diagram of the signal waveform of Figure 4.
  • Fig. 6 is a schematic structural view of a display device of the present invention.
  • FIG. 4 is a circuit diagram of the scan driving circuit of the present invention.
  • the scan driving circuit includes a plurality of scan driving units 1 connected in series, each scan driving unit 1 includes a first voltage terminal VSS1, a second voltage terminal VSS2, and a scan signal output terminal G(n) for outputting a high level.
  • the pull-up circuit 10 is configured to receive the clock signal CK(n) of the current stage and control the output of the scan signal output terminal G(n) according to the clock signal CK(n) of the current stage a high-level scan signal; a downlink circuit 20 connected to the pull-up circuit 10 for outputting a high-level local stage transmission signal ST(n); a pull-up control circuit 30 connecting the down-transmission circuit 20 And receiving the upper stage transmission signal ST(n-4) for charging the pull-up control signal point Q(n) to pull up the potential of the pull-up control signal point Q(n) to a high level;
  • the circuit 40 is connected to the pull-up control circuit 30, the first voltage terminal VSS1 and the second voltage terminal VSS2 and receives a high voltage DC voltage DCH for maintaining the low pull-up control signal point Q(n) a level and a low level of the scan signal output by the scan signal output terminal G(n); a bootstrap circuit 60 for boosting Depicting
  • the upper-level transmission signal ST(n-4) is the preceding fourth-level transmission signal of the local-level transmission signal ST(n)
  • the lower-level transmission signal ST(n+5) is the This level transmits the signal of the fifth stage of the signal ST(n).
  • the pull-up circuit 10 includes a first controllable switch T1, the first end of the first controllable switch T1 receives the local clock signal CK(n) and is connected to the downlink circuit 20, The control terminal of the first controllable switch T1 is connected to the downlink circuit 20 and the pull-down circuit 60, and the second end of the first controllable switch T1 is connected to the pull-down circuit 20 and the scan signal output terminal G ( n).
  • the lower transmission circuit 20 includes a second controllable switch T2, and the control end of the second controllable switch T2 is connected to the control end of the first controllable switch T1, and the second controllable switch T2 is One end is connected to the first end of the first controllable switch T1, and the second end of the second controllable switch T2 outputs the local level transmission signal ST(n).
  • the pull-up control circuit 30 includes a third controllable switch T3, and the control end of the third controllable switch T3 is connected to the first end of the third controllable switch T3 and receives the signal of the upper-level transmission ST. (n-4), the second end of the third controllable switch T3 is connected to the control end of the second controllable switch T2 and the pull-down maintaining circuit 40.
  • the pull-down maintaining circuit 40 includes fourth to ninth controllable switches T4-T9, and the control end of the fourth controllable switch T4 is connected to the control end of the fifth controllable switch T5, and the fourth The first end of the control switch T4 is connected to the second end of the third controllable switch T3, the second end of the fourth controllable switch T4 is connected to the first voltage end VSS1, and the fifth controllable switch T5
  • the first end is connected to the scan signal output terminal G(n)
  • the second end of the fifth controllable switch T5 is connected to the first voltage terminal VSS1
  • the second end of the sixth controllable switch T6 is connected to the a first end of the seventh controllable switch T7, and a first end of the sixth controllable switch T6, the first end of the sixth controllable switch T6 is connected to the first end of the eighth controllable switch T8
  • the control terminal of the eighth controllable switch T8 receives the high voltage DC voltage DCH, and the control end of the sixth controll
  • the pull-down circuit 50 includes a tenth controllable switch T10 and an eleventh controllable switch T11.
  • the control end of the tenth controllable switch T10 is connected to the control end of the eleventh controllable switch T11 and receives the
  • the first stage of the tenth controllable switch T10 is connected to the control end of the second controllable switch T2, and the second end of the tenth controllable switch T10 is connected.
  • the first voltage terminal VSS1 the first end of the eleventh controllable switch T11 is connected to the scan signal output terminal G(n) and the second end of the first controllable switch T1, the tenth A second end of a controllable switch T11 is coupled to the first voltage terminal VSS1.
  • the bootstrap circuit 60 includes a bootstrap capacitor C1, and the first end of the bootstrap capacitor C1 is connected to the control end of the first controllable switch T1 and the first end of the tenth controllable switch T10. The second end of the bootstrap capacitor C1 is connected to the scan signal output terminal G(n) and the first end of the fifth controllable switch T5.
  • the first to eleventh controllable switches T1-T11 are N-type thin film transistors, and the control ends, the first ends, and the first to the eleventh controllable switches T1-T11 The two ends correspond to the gate, the drain and the source of the N-type thin film transistor, respectively.
  • the first to eleventh controllable switches T1-T11 may also be other types of switches as long as the object of the present invention can be achieved.
  • the second voltage terminal VSS2 when the scan driving circuit is inactive, the second voltage terminal VSS2 is at a high potential, and when the scan driving circuit operates, the second voltage terminal VSS2 becomes a low potential, and the first A voltage terminal VSS1 is the same low potential.
  • the high potential is 28V and the low potential is -7V.
  • the driving signal STV is a start signal, which is an alternating current, and is turned on once every frame.
  • the high potential is 28V
  • the low potential is -7V
  • the time of the driving signal STV is 4H (a time when H is a data)
  • 8 clock signals are used
  • the clock signal CK is a high-frequency AC power supply
  • the clock width of each clock signal CK is 4H
  • the period is 8H.
  • the third controllable switch T3 of the scan driving unit 1 of each of the first four stages is connected to the driving signal STV, and the last five stages of the level transmitting signal ST(n+5) are replaced by the driving signal STV.
  • the CK8 control, the level transfer signal ST (28) is controlled by the clock signal CK4.
  • the scan driving circuit When the scan driving circuit operates normally, the first voltage terminal VSS1 and the second voltage terminal VSS2 are at the same low potential, the level transmission signal ST(28) is at a high potential, and the clock signal CK4 is at a high potential.
  • the third controllable switch T3 is turned on, and the high potential of the level transmission signal ST (28) is transmitted to the pull-up control signal point Q (32), and the pull-up control signal point Q (32) is high.
  • the first controllable switch T1 is turned on, and the clock signal CK8 is low, so the scan signal outputted by the scan signal output terminal G (32) is low, and the seventh controllable switch T7 and The ninth controllable switch T9 is both turned on, so the second voltage terminal VSS2 will pull the pull-down control signal point P (32)
  • the potential of the fourth controllable switch T4 and the fifth controllable switch T5 are both turned off, and the low potential of the first voltage terminal VSS1 is not output to the scan signal output terminal G (32).
  • the low potential of the scan signal has an effect.
  • the clock signal CK4 When the level transmission signal ST(28) is low, the clock signal CK4 is low, the third controllable switch T3 is turned off, at which time the clock signal CK8 is high, and the scan signal output terminal G (32) outputs The scan signal is high, the pull-up control signal point Q (32) is raised to a higher potential by the coupling effect of the capacitor C1, and the pull-down control signal point P (32) continues to remain low.
  • the fourth controllable switch T4 and the fifth controllable switch T5 are both turned off, and the low potential of the first voltage terminal VSS1 does not pull down the scan signal outputted by the scan signal output terminal G (32). Potential.
  • the first voltage terminal VSS1 is at a low potential and the second voltage terminal VSS2 is at a high potential because the second voltage
  • the display device After the display device is turned on again (ie, when the scan driving circuit starts to work), when the level transmission signal ST (28) is at a high potential, the clock signal CK4 is at a high potential, and the third controllable switch T3 is turned on. Passing, at this time, the pull-up control signal point Q (32) is charged to a high potential, when the high potential of the pull-up control signal point Q (32) is greater than the high potential of the second voltage terminal VSS2, The seventh controllable switch T7 and the ninth controllable switch T9 are both turned on, at which time the pull-down control signal point P (32) pulls the high potential of the second voltage terminal VSS2 to be lower than the first The voltage terminal VSS1 has the same low potential.
  • FIG. 6 is a schematic structural view of a display device of the present invention.
  • the display device includes the above-mentioned scan driving circuit, and the display device is an LCD or an OLED.
  • Other devices and functions of the display device are the same as those of the existing display device, and are not described herein again.
  • the scan driving circuit and the display device pass the first voltage terminal, the second voltage terminal, the pull-up circuit, the downlink circuit, the pull-up control circuit, the pull-down maintaining circuit,
  • the pull-down circuit and the bootstrap circuit pull down a high potential of the pull-up control signal point when the scan driving circuit is inactive, so that a high potential of the pull-up control signal point is in the scan driving circuit It is released before work to solve the problem of large current generated when the display device is turned on and off.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种扫描驱动电路及显示装置。扫描驱动电路包括扫描信号输出端（G(n)）；上拉电路（10）控制扫描信号输出端（G(n)）输出高电平；下传电路（20）输出本级级传信号（ST(n)）；上拉控制电路（30）对上拉控制信号点（Q(n)）进行充电；下拉维持电路（40）维持上拉控制信号点（Q(n)）及扫描信号输出端（G(n)）的低电平并使上拉控制信号点（Q(n)）的高电位释放掉；自举电路（60）提升上拉控制信号点（Q(n)）的电位；下拉电路（50）控制扫描信号输出端（G(n)）输出低电平，以此解决显示装置开关机时产生的大电流的问题。

Description

扫描驱动电路及显示装置
【技术领域】
本发明涉及显示技术领域，特别是涉及一种扫描驱动电路及显示装置。
【背景技术】
GOA(Gate Driver on Array)技术有利于显示屏窄边框设计和成本的降低，得到广泛地应用和研究。现有的显示装置通常会出现快速开关机的情况，现有的显示装置的扫描驱动电路如图1所示，其对应的信号波形示意图如图2及图3所示，在现有显示装置快速关机时，会出现所述扫描驱动电路的上拉控制信号点Q(N)的电位短时间释放不掉，当所述显示装置再次快速开机时，所述上拉控制信号点Q(N)控制的薄膜晶体管T21导通，本级时钟信号CK（n）写入，使得所述扫描信号输出端G(N)出现多峰值，从而导致大电流。
【发明内容】
本发明主要解决的技术问题是提供一种扫描驱动电路及显示装置，以解决快速开关机时产生的大电流的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种扫描驱动电路，包括：
第一电压端；
第二电压端；
扫描信号输出端，用于输出高电平的扫描信号或者低电平的扫描信号；
上拉电路，用于接收本级时钟信号并根据所述本级时钟信号控制所述扫描信号输出端输出高电平的扫描信号；
下传电路，连接所述上拉电路，用于输出高电平的本级级传信号；
上拉控制电路，连接所述下传电路及接收上级级传信号，用于对上拉控制信号点进行充电以将所述上拉控制信号点的电位上拉至高电平；
下拉维持电路，连接所述上拉控制电路、所述第一电压端及所述第二电压端并接收高压直流电压，用于维持所述上拉控制信号点的低电平及所述扫描信号输出端输出的扫描信号的低电平；
自举电路，用于提升所述上拉控制信号点的电位；及
下拉电路，连接所述下传电路、所述下拉维持电路及所述第一电压端，用于接收下级级传信号并根据所述下级级传信号控制所述扫描信号输出端输出低电平的扫描信号；
所述上拉电路包括第一可控开关，所述第一可控开关的第一端接收所述本级时钟信号，所述第一可控开关的控制端连接所述下传电路及所述下拉电路，所述第一可控开关的第二端连接所述下拉电路及所述扫描信号输出端；
在所述扫描驱动电路不工作时，所述第二电压端为高电位，在所述扫描驱动电路工作时，所述第二电压端变为低电位，且与所述第一电压端为相同的低电位。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种扫描驱动电路，包括：
第一电压端；
第二电压端；
扫描信号输出端，用于输出高电平的扫描信号或者低电平的扫描信号；
上拉电路，用于接收本级时钟信号并根据所述本级时钟信号控制所述扫描信号输出端输出高电平的扫描信号；
下传电路，连接所述上拉电路，用于输出高电平的本级级传信号；
上拉控制电路，连接所述下传电路及接收上级级传信号，用于对上拉控制信号点进行充电以将所述上拉控制信号点的电位上拉至高电平；
下拉维持电路，连接所述上拉控制电路、所述第一电压端及所述第二电压端并接收高压直流电压，用于维持所述上拉控制信号点的低电平及所述扫描信号输出端输出的扫描信号的低电平；
自举电路，用于提升所述上拉控制信号点的电位；及
下拉电路，连接所述下传电路、所述下拉维持电路及所述第一电压端，用于接收下级级传信号并根据所述下级级传信号控制所述扫描信号输出端输出低电平的扫描信号。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种显示装置，所述显示装置包括上述任一所述的扫描驱动电路。
本发明的有益效果是：区别于现有技术的情况，本发明的所述扫描驱动电路与所述显示装置通过所述第一电压端、所述第二电压端、所述上拉电路、所述下传电路、所述上拉控制电路、所述下拉维持电路、所述下拉电路及所述自举电路将所述扫描驱动电路不工作时所述上拉控制信号点的高电位拉低，以使所述上拉控制信号点的高电位在所述扫描驱动电路工作前被释放掉，以此解决显示装置开关机时产生的大电流的问题。
【附图说明】
图1是现有的扫描驱动电路的电路示意图；
图2是图1的信号波形示意图；
图3是图1的扫描驱动电路在快速开关机时的信号波形示意图；
图4是本发明的扫描驱动电路的电路示意图；
图5是图4的信号波形示意图；
图6是本发明的显示装置的结构示意图。
【具体实施方式】
请参阅图4，是本发明的扫描驱动电路的电路示意图。所述扫描驱动电路包括若干依次连接的扫描驱动单元1，每一扫描驱动单元1包括第一电压端VSS1；第二电压端VSS2；扫描信号输出端G(n)，用于输出高电平的扫描信号或者低电平的扫描信号；上拉电路10，用于接收本级时钟信号CK(n)并根据所述本级时钟信号CK(n)控制所述扫描信号输出端G(n)输出高电平的扫描信号；下传电路20，连接所述上拉电路10，用于输出高电平的本级级传信号ST(n)；上拉控制电路30，连接所述下传电路20及接收上级级传信号ST(n-4)，用于对上拉控制信号点Q(n)进行充电以将所述上拉控制信号点Q(n)的电位上拉至高电平；下拉维持电路40，连接所述上拉控制电路30、所述第一电压端VSS1及所述第二电压端VSS2并接收高压直流电压DCH，用于维持所述上拉控制信号点Q(n)的低电平及所述扫描信号输出端G(n)输出的扫描信号的低电平；自举电路60，用于提升所述上拉控制信号点Q(n)的电位；下拉电路50，连接所述下传电路20、所述下拉维持电路40及所述第一电压端VSS1，用于接收下级级传信号ST(n+5)并根据所述下级级传信号ST(n+5)控制所述扫描信号输出端G(n)输出低电平的扫描信号。
在本实施例中，上级级传信号ST(n-4)是所述本级级传信号ST(n)的前面第四级级传信号，下级级传信号ST(n+5)是所述本级级传信号ST(n)的后面第五级的级传信号。
其中，所述上拉电路10包括第一可控开关T1，所述第一可控开关T1的第一端接收所述本级时钟信号CK(n)及连接所述下传电路20，所述第一可控开关T1的控制端连接所述下传电路20及所述下拉电路60，所述第一可控开关T1的第二端连接所述下拉电路20及所述扫描信号输出端G(n)。
其中，所述下传电路20包括第二可控开关T2，所述第二可控开关T2的控制端连接所述第一可控开关T1的控制端，所述第二可控开关T2的第一端连接所述第一可控开关T1的第一端，所述第二可控开关T2的第二端输出本级级传信号ST(n)。
其中，所述上拉控制电路30包括第三可控开关T3，所述第三可控开关T3的控制端连接所述第三可控开关T3的第一端并接收所述上级级传信号ST(n-4)，所述第三可控开关T3的第二端连接所述第二可控开关T2的控制端及所述下拉维持电路40。
其中，所述下拉维持电路40包括第四至第九可控开关T4-T9，所述第四可控开关T4的控制端连接所述第五可控开关T5的控制端，所述第四可控开关T4的第一端连接所述第三可控开关T3的第二端，所述第四可控开关T4的第二端连接所述第一电压端VSS1，所述第五可控开关T5的第一端连接所述扫描信号输出端G(n)，第五可控开关T5的第二端连接所述第一电压端VSS1，所述第六可控开关T6的第二端连接所述第七可控开关T7的第一端及所述第五可控开关T5的控制端，所述第六可控开关T6的第一端连接所述第八可控开关T8的第一端及所述第八可控开关T8的控制端并接收所述高压直流电压DCH，所述第六可控开关T6的控制端连接所述第八可控开关T8的第二端及所述第九可控开关T9的第一端，所述第七可控开关T7的控制端连接所述第九可控开关T9的控制端及所述第三可控开关T3的第二端，所述第七可控开关T7及所述第九可控开关T9的第二端均连接所述第二电压端VSS2。
其中，所述下拉电路50包括第十可控开关T10及第十一可控开关T11，所述第十可控开关T10的控制端连接所述第十一可控开关T11的控制端并接收所述下级级传信号ST(n+5)，所述第十可控开关T10的第一端连接所述第二可控开关T2的控制端，所述第十可控开关T10的第二端连接所述第一电压端VSS1，所述第十一可控开关T11的第一端连接所述扫描信号输出端G(n)及所述第一可控开关T1的第二端，所述第十一可控开关T11的第二端连接所述第一电压端VSS1。
其中，所述自举电路60包括自举电容C1，所述自举电容C1的第一端连接所述第一可控开关T1的控制端及所述第十可控开关T10的第一端，所述自举电容C1的第二端连接所述扫描信号输出端G(n)及所述第五可控开关T5的第一端。
在本实施例中，所述第一至第十一可控开关T1-T11均为N型薄膜晶体管，所述第一至第十一可控开关T1-T11的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第一至第十一可控开关T1-T11也可为其他类型的开关，只要能实现本发明的目的即可。
具体地，在所述扫描驱动电路不工作时，所述第二电压端VSS2为高电位，在所述扫描驱动电路工作时，所述第二电压端VSS2变为低电位，且与所述第一电压端VSS1为相同的低电位。其中，所述高电位为28V，所述低电位为-7V。
具体地，本发明以8K4K显示为例进行说明，驱动信号STV是起始信号，为交流电，每一帧开启一次，高电位为28V，低电位为-7V，所述驱动信号STV的时间为 4H（一个H为一个data的时间），其中采用8个时钟信号，所述时钟信号CK均为高频交流电源，每个时钟信号CK的脉宽为4H的时间，其周期为8H的时间，相邻两个时钟信号CK之间相差一个H的时间，其中所述时钟信号CK1有延迟，每个时钟信号CK的高电位为28V，其低电位为-7V，所述高压直流电压DCH为28V。
在本实施例中，所述扫描驱动电路采用8个时钟信号CK，所述级传信号ST(n-4)连接前面第四级的级传信号，例如，当前级（即本级）为第10级，则ST(n)=ST(10)，ST(n-4)=ST(6)，ST(n+5)=ST(15)，也就是所述第三可控开关T3的第一端及控制端均与第6级的级传信号ST(6)相连。其中，前四级的每一级的扫描驱动单元1的第三可控开关T3均与驱动信号STV相连，后五级的级传信号ST(n+5)用驱动信号STV代替。
请参阅图4及图5，本实施例的扫描驱动电路以第32级扫描驱动单元的工作原理为例进行说明。即G(n)=G(32)，ST(n-4)=ST(28)，ST(n+5)=ST(37)，扫描信号输出端G(32)输出的扫描信号由时钟信号CK8控制，级传信号ST(28)由时钟信号CK4控制。
在所述扫描驱动电路正常工作时，所述第一电压端VSS1及所述第二电压端VSS2为相同的低电位，级传信号ST(28)为高电位，时钟信号CK4为高电位，所述第三可控开关T3导通，所述级传信号ST(28)的高电位传入到所述上拉控制信号点Q(32)，所述上拉控制信号点Q(32)为高电位，此时所述第一可控开关T1导通，时钟信号CK8是低电位，所以扫描信号输出端G(32)输出的扫描信号为低电位，同时，所述第七可控开关T7及所述第九可控开关T9均导通，因此所述第二电压端VSS2将所述下拉控制信号点P（32) 的电位拉低，此时所述第四可控开关T4及所述第五可控开关T5均截止，所述第一电压端VSS1的低电位不会对扫描信号输出端G(32)输出的扫描信号的低电位产生影响。
当级传信号ST(28)为低电位时，时钟信号CK4为低电位，所述第三可控开关T3截止，此时时钟信号CK8为高电位，所述扫描信号输出端G(32)输出的扫描信号为高电位，所述上拉控制信号点Q(32)受到电容C1的耦合效应被抬升到更高的电位，所述下拉控制信号点P(32)继续保持低电位。此时所述第四可控开关T4及所述第五可控开关T5均截止，所述第一电压端VSS1的低电位不会拉低扫描信号输出端G(32)输出的扫描信号的高电位。
在所述显示装置关机后且开机前（即所述扫描驱动电路不工作时），所述第一电压端VSS1为低电位而所述第二电压端VSS2为高电位，因为所述第二电压端VSS2的高电位为28V，其大于此时所述上拉控制信号点Q(32)的电位，因此所述第七可控开关T7及所述第九可控开关T9的栅极与源极之间的电压Vgs= VQ(32)-VSS2<=0，即所述第七可控开关T7及所述第九可控开关T9均截止，此时所述高压直流电压DCH提供高电位，所述第六可控开关T6及所述第八可控开关T8均导通，使得所述下拉控制信号点P(32)为高电位，所述第四可控开关T4及所述第五可控开关T5均导通，因此所述第一电压端VSS1将所述上拉控制信号点Q(32)的电位拉低，使得所述上拉控制信号点Q(32)的高电位被释放掉。
在所述显示装置再次开机后（即所述扫描驱动电路开始工作时），所述级传信号ST(28)为高电位时，时钟信号CK4为高电位，所述第三可控开关T3导通，此时所述上拉控制信号点Q(32)被充电至高电位，当所述上拉控制信号点Q(32)的高电位大于所述第二电压端VSS2的高电位时，所述第七可控开关T7及所述第九可控开关T9均导通，此时所述下拉控制信号点P(32)将所述第二电压端VSS2的高电位拉低为与所述第一电压端VSS1相同的低电位。
请参阅图6，是本发明的显示装置的结构示意图。所述显示装置包括上述所述的扫描驱动电路，所述显示装置为LCD或OLED，所述显示装置的其他器件及功能与现有显示装置的器件及功能相同，在此不再赘述。
所述扫描驱动电路与所述显示装置通过所述第一电压端、所述第二电压端、所述上拉电路、所述下传电路、所述上拉控制电路、所述下拉维持电路、所述下拉电路及所述自举电路将所述扫描驱动电路不工作时所述上拉控制信号点的高电位拉低，以使所述上拉控制信号点的高电位在所述扫描驱动电路工作前被释放掉，以此解决显示装置开关机时产生的大电流的问题。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (19)

  1. 一种扫描驱动电路，其中，所述扫描驱动电路包括：
    第一电压端；
    第二电压端；
    扫描信号输出端，用于输出高电平的扫描信号或者低电平的扫描信号；
    上拉电路，用于接收本级时钟信号并根据所述本级时钟信号控制所述扫描信号输出端输出高电平的扫描信号；
    下传电路，连接所述上拉电路，用于输出高电平的本级级传信号；
    上拉控制电路，连接所述下传电路及接收上级级传信号，用于对上拉控制信号点进行充电以将所述上拉控制信号点的电位上拉至高电平；
    下拉维持电路，连接所述上拉控制电路、所述第一电压端及所述第二电压端并接收高压直流电压，用于维持所述上拉控制信号点的低电平及所述扫描信号输出端输出的扫描信号的低电平；
    自举电路，用于提升所述上拉控制信号点的电位；及
    下拉电路，连接所述下传电路、所述下拉维持电路及所述第一电压端，用于接收下级级传信号并根据所述下级级传信号控制所述扫描信号输出端输出低电平的扫描信号；
    所述上拉电路包括第一可控开关，所述第一可控开关的第一端接收所述本级时钟信号，所述第一可控开关的控制端连接所述下传电路及所述下拉电路，所述第一可控开关的第二端连接所述下拉电路及所述扫描信号输出端；
    在所述扫描驱动电路不工作时，所述第二电压端为高电位，在所述扫描驱动电路工作时，所述第二电压端变为低电位，且与所述第一电压端为相同的低电位。
  2. 一种扫描驱动电路，其中，所述扫描驱动电路包括：
    第一电压端；
    第二电压端；
    扫描信号输出端，用于输出高电平的扫描信号或者低电平的扫描信号；
    上拉电路，用于接收本级时钟信号并根据所述本级时钟信号控制所述扫描信号输出端输出高电平的扫描信号；
    下传电路，连接所述上拉电路，用于输出高电平的本级级传信号；
    上拉控制电路，连接所述下传电路及接收上级级传信号，用于对上拉控制信号点进行充电以将所述上拉控制信号点的电位上拉至高电平；
    下拉维持电路，连接所述上拉控制电路、所述第一电压端及所述第二电压端并接收高压直流电压，用于维持所述上拉控制信号点的低电平及所述扫描信号输出端输出的扫描信号的低电平；
    自举电路，用于提升所述上拉控制信号点的电位；及
    下拉电路，连接所述下传电路、所述下拉维持电路及所述第一电压端，用于接收下级级传信号并根据所述下级级传信号控制所述扫描信号输出端输出低电平的扫描信号。
  3. 根据权利要求2所述的扫描驱动电路，其中，所述上拉电路包括第一可控开关，所述第一可控开关的第一端接收所述本级时钟信号，所述第一可控开关的控制端连接所述下传电路及所述下拉电路，所述第一可控开关的第二端连接所述下拉电路及所述扫描信号输出端。
  4. 根据权利要求3所述的扫描驱动电路，其中，所述下传电路包括第二可控开关，所述第二可控开关的控制端连接所述第一可控开关的控制端，所述第二可控开关的第一端连接所述第一可控开关的第一端，所述第二可控开关的第二端输出本级级传信号。
  5. 根据权利要求4所述的扫描驱动电路，其中，所述上拉控制电路包括第三可控开关，所述第三可控开关的控制端连接所述第三可控开关的第一端并接收所述上级级传信号，所述第三可控开关的第二端连接所述第二可控开关的控制端及所述下拉维持电路。
  6. 根据权利要求5所述的扫描驱动电路，其中，所述下拉维持电路包括第四至第九可控开关，第四可控开关的控制端连接第五可控开关的控制端，所述第四可控开关的第一端连接所述第三可控开关的第二端，所述第四可控开关的第二端连接所述第一电压端，所述第五可控开关的第一端连接所述扫描信号输出端，第五可控开关的第二端连接所述第一电压端，第六可控开关的第二端连接第七可控开关的第一端及第五可控开关的控制端，所述第六可控开关的第一端连接第八可控开关的第一端及所述第八可控开关的控制端并接收所述高压直流电压，所述第六可控开关的控制端连接所述第八可控开关的第二端及第九可控开关的第一端，所述第七可控开关的控制端连接所述第九可控开关的控制端及所述第三可控开关的第二端，所述第七可控开关及第九可控开关的第二端均连接所述第二电压端。
  7. 根据权利要求6所述的扫描驱动电路，其中，所述下拉电路包括第十可控开关及第十一可控开关，所述第十可控开关的控制端连接所述第十一可控开关的控制端并接收所述下级级传信号，所述第十可控开关的第一端连接所述第二可控开关的控制端，所述第十可控开关的第二端连接所述第一电压端，所述第十一可控开关的第一端连接所述扫描信号输出端及所述第一可控开关的第二端，所述第十一可控开关的第二端连接所述第一电压端。
  8. 根据权利要求7所述的扫描驱动电路，其中，所述自举电路包括自举电容，所述自举电容的第一端连接所述第一可控开关的控制端，所述自举电容的第二端连接所述扫描信号输出端。
  9. 根据权利要求7所述的扫描驱动电路，其中，所述第一至第十一可控开关均为N型薄膜晶体管，所述第一至第十一可控开关的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极。
  10. 根据权利要求2所述的扫描驱动电路，其中，在所述扫描驱动电路不工作时，所述第二电压端为高电位，在所述扫描驱动电路工作时，所述第二电压端变为低电位，且与所述第一电压端为相同的低电位。
  11. 一种显示装置，其中，所述显示装置包括扫描驱动电路，所述扫描驱动电路包括：
    第一电压端；
    第二电压端；
    扫描信号输出端，用于输出高电平的扫描信号或者低电平的扫描信号；
    上拉电路，用于接收本级时钟信号并根据所述本级时钟信号控制所述扫描信号输出端输出高电平的扫描信号；
    下传电路，连接所述上拉电路，用于输出高电平的本级级传信号；
    上拉控制电路，连接所述下传电路及接收上级级传信号，用于对上拉控制信号点进行充电以将所述上拉控制信号点的电位上拉至高电平；
    下拉维持电路，连接所述上拉控制电路、所述第一电压端及所述第二电压端并接收高压直流电压，用于维持所述上拉控制信号点的低电平及所述扫描信号输出端输出的扫描信号的低电平；
    自举电路，用于提升所述上拉控制信号点的电位；及
    下拉电路，连接所述下传电路、所述下拉维持电路及所述第一电压端，用于接收下级级传信号并根据所述下级级传信号控制所述扫描信号输出端输出低电平的扫描信号。
  12. 根据权利要求11所述的显示装置，其中，所述上拉电路包括第一可控开关，所述第一可控开关的第一端接收所述本级时钟信号，所述第一可控开关的控制端连接所述下传电路及所述下拉电路，所述第一可控开关的第二端连接所述下拉电路及所述扫描信号输出端。
  13. 根据权利要求12所述的显示装置，其中，所述下传电路包括第二可控开关，所述第二可控开关的控制端连接所述第一可控开关的控制端，所述第二可控开关的第一端连接所述第一可控开关的第一端，所述第二可控开关的第二端输出本级级传信号。
  14. 根据权利要求13所述的显示装置，其中，所述上拉控制电路包括第三可控开关，所述第三可控开关的控制端连接所述第三可控开关的第一端并接收所述上级级传信号，所述第三可控开关的第二端连接所述第二可控开关的控制端及所述下拉维持电路。
  15. 根据权利要求14所述的显示装置，其中，所述下拉维持电路包括第四至第九可控开关，第四可控开关的控制端连接第五可控开关的控制端，所述第四可控开关的第一端连接所述第三可控开关的第二端，所述第四可控开关的第二端连接所述第一电压端，所述第五可控开关的第一端连接所述扫描信号输出端，第五可控开关的第二端连接所述第一电压端，第六可控开关的第二端连接第七可控开关的第一端及第五可控开关的控制端，所述第六可控开关的第一端连接第八可控开关的第一端及所述第八可控开关的控制端并接收所述高压直流电压，所述第六可控开关的控制端连接所述第八可控开关的第二端及第九可控开关的第一端，所述第七可控开关的控制端连接所述第九可控开关的控制端及所述第三可控开关的第二端，所述第七可控开关及第九可控开关的第二端均连接所述第二电压端。
  16. 根据权利要求15所述的显示装置，其中，所述下拉电路包括第十可控开关及第十一可控开关，所述第十可控开关的控制端连接所述第十一可控开关的控制端并接收所述下级级传信号，所述第十可控开关的第一端连接所述第二可控开关的控制端，所述第十可控开关的第二端连接所述第一电压端，所述第十一可控开关的第一端连接所述扫描信号输出端及所述第一可控开关的第二端，所述第十一可控开关的第二端连接所述第一电压端。
  17. 根据权利要求16所述的显示装置，其中，所述自举电路包括自举电容，所述自举电容的第一端连接所述第一可控开关的控制端，所述自举电容的第二端连接所述扫描信号输出端。
  18. 根据权利要求16所述的显示装置，其中，所述第一至第十一可控开关均为N型薄膜晶体管，所述第一至第十一可控开关的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极。
  19. 根据权利要求11所述的显示装置，其中，在所述扫描驱动电路不工作时，所述第二电压端为高电位，在所述扫描驱动电路工作时，所述第二电压端变为低电位，且与所述第一电压端为相同的低电位。
PCT/CN2017/097991 2017-07-04 2017-08-18 扫描驱动电路及显示装置 Ceased WO2019006830A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/557,437 US10460671B2 (en) 2017-07-04 2017-08-18 Scanning driving circuit and display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710537419.4 2017-07-04
CN201710537419.4A CN107221280B (zh) 2017-07-04 2017-07-04 扫描驱动电路及显示装置

Publications (1)

Publication Number Publication Date
WO2019006830A1 true WO2019006830A1 (zh) 2019-01-10

Family

ID=59952044

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/097991 Ceased WO2019006830A1 (zh) 2017-07-04 2017-08-18 扫描驱动电路及显示装置

Country Status (2)

Country Link
CN (1) CN107221280B (zh)
WO (1) WO2019006830A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978290A (zh) * 2017-12-26 2018-05-01 深圳市华星光电技术有限公司 一种栅极驱动器及驱动电路
CN108962175A (zh) * 2018-08-06 2018-12-07 深圳市华星光电技术有限公司 Goa电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928005A (zh) * 2014-01-27 2014-07-16 深圳市华星光电技术有限公司 用于共同驱动栅极和公共电极的goa单元、驱动电路及阵列
US20150171833A1 (en) * 2013-12-13 2015-06-18 Electronics And Telecommunications Research Institute Gate driver circuit outputting superimposed pulses
CN104851403A (zh) * 2015-06-01 2015-08-19 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN104882108A (zh) * 2015-06-08 2015-09-02 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN106057157A (zh) * 2016-08-01 2016-10-26 深圳市华星光电技术有限公司 Goa电路及液晶显示面板
CN106128401A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
CN104809973B (zh) * 2015-04-09 2017-10-31 北京大学深圳研究生院 一种可适应负阈值电压的移位寄存器及其单元
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
CN106601205B (zh) * 2016-12-30 2018-08-14 深圳市华星光电技术有限公司 栅极驱动电路以及液晶显示装置
CN106898290B (zh) * 2017-04-21 2019-08-02 深圳市华星光电半导体显示技术有限公司 扫描驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171833A1 (en) * 2013-12-13 2015-06-18 Electronics And Telecommunications Research Institute Gate driver circuit outputting superimposed pulses
CN103928005A (zh) * 2014-01-27 2014-07-16 深圳市华星光电技术有限公司 用于共同驱动栅极和公共电极的goa单元、驱动电路及阵列
CN104851403A (zh) * 2015-06-01 2015-08-19 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN104882108A (zh) * 2015-06-08 2015-09-02 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN106057157A (zh) * 2016-08-01 2016-10-26 深圳市华星光电技术有限公司 Goa电路及液晶显示面板
CN106128401A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法

Also Published As

Publication number Publication date
CN107221280B (zh) 2018-01-30
CN107221280A (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
WO2016165162A1 (zh) 一种goa电路及液晶显示器
WO2016106803A1 (zh) 用于液晶显示装置的goa电路
WO2018023859A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2016095267A1 (zh) 移位寄存器、级传栅极驱动电路及显示面板
WO2018223519A1 (zh) Goa驱动电路及液晶显示器
WO2017049661A1 (zh) 扫描驱动电路及具有该电路的液晶显示装置
WO2017201773A1 (zh) 阵列基板测试电路、显示面板及平面显示装置
WO2018072303A1 (zh) Goa驱动电路及液晶显示装置
WO2018018724A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2017028350A1 (zh) 液晶显示装置及其goa扫描电路
WO2017049662A1 (zh) 扫描驱动电路及具有该电路的液晶显示装置
WO2018192026A1 (zh) 扫描驱动电路
WO2018018723A1 (zh) 扫描驱动电路及具有该电路的平面显示装置
WO2017049660A1 (zh) 扫描驱动电路及具有该电路的液晶显示装置
WO2019010816A1 (zh) 一种goa电路及液晶显示器
WO2018120286A1 (zh) 一种驱动电路及显示面板
WO2017049688A1 (zh) 一种goa电路及其驱动方法、液晶显示器
CN105118419A (zh) 一种显示装置、tft基板及goa驱动电路
WO2017054264A1 (zh) 一种goa电路及液晶显示器
WO2016109994A1 (zh) 扫描驱动电路及其与非门逻辑运算电路
WO2015100828A1 (zh) 栅极驱动电路以及驱动方法
WO2019205304A1 (zh) 检测信号选择电路、阵列基板、显示面板
WO2014153768A1 (zh) 一种液晶显示装置及其驱动方法
WO2017045220A1 (zh) 一种goa电路及液晶显示器
WO2018045625A1 (zh) 平面显示装置及其扫描驱动电路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17916478

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17916478

Country of ref document: EP

Kind code of ref document: A1