WO2018109896A1 - 高周波スイッチ - Google Patents

高周波スイッチ Download PDF

Info

Publication number
WO2018109896A1
WO2018109896A1 PCT/JP2016/087380 JP2016087380W WO2018109896A1 WO 2018109896 A1 WO2018109896 A1 WO 2018109896A1 JP 2016087380 W JP2016087380 W JP 2016087380W WO 2018109896 A1 WO2018109896 A1 WO 2018109896A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
output terminal
switching element
fet
stub
Prior art date
Application number
PCT/JP2016/087380
Other languages
English (en)
French (fr)
Inventor
竜太 幸丸
新庄 真太郎
政毅 半谷
山中 宏治
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2016/087380 priority Critical patent/WO2018109896A1/ja
Publication of WO2018109896A1 publication Critical patent/WO2018109896A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/10Auxiliary devices for switching or interrupting
    • H01P1/15Auxiliary devices for switching or interrupting by semiconductor devices

Definitions

  • the present invention relates to a high frequency switch for switching a signal propagation path.
  • Patent Document 1 discloses a high-frequency switch that switches a signal propagation path.
  • This high-frequency switch includes the following components. (1) A first high-frequency line having one end connected to the input terminal and the other end connected to the first output terminal (2) One end connected to the input terminal and the other end connected to the second output terminal One end of the second high-frequency line (3) connected to the other end of the first high-frequency line One end of the third high-frequency line (4) connected to the other end of the second high-frequency line The first transistor (5) is connected to the ground. One end of the first transistor (5) is connected to the other end of the third high-frequency line, and the other end is connected to the ground.
  • the high-frequency line has a length that is a quarter ( ⁇ / 4) of the wavelength ⁇ of the RF signal that is a high-frequency signal input from the input terminal.
  • the first and second transistors are controlled to be turned on by an external controller.
  • the on state is a state in which the first and second transistors are closed.
  • the transistor is in the on state, it is considered that the on resistances of the first and second transistors are connected between the drain terminal (one end) and the source terminal (the other end). For this reason, the circuit composed of the second high-frequency line, the on-resistance of the first transistor, and the ground operates as a short stub, and the impedance of the second output terminal viewed from the input terminal is close to open.
  • the stub switching circuit composed of the third high-frequency line, the on-resistance of the second transistor, and the ground operates as a short stub, and the stub switching circuit is viewed from the connection point between the first high-frequency line and the third high-frequency line.
  • the impedance becomes close to open. Therefore, the RF signal input from the input terminal passes through the first high-frequency line and is output from the first output terminal.
  • the off state is a state in which the first and second transistors are open.
  • the stub switching circuit including the third high-frequency line, the off-capacitance of the second transistor, and the ground operates as an open stub.
  • the connection point between the first high-frequency line and the third high-frequency line is a short point, and the impedance when the first output terminal is viewed from the input terminal is close to open.
  • the circuit viewed from the input terminal to the second output terminal is a circuit in which the off-capacitance of the first transistor is connected to the shunt with respect to the second high-frequency line. Impedance looking at the output terminal will not be open. Therefore, the RF signal input from the input terminal passes through the second high frequency line and is output from the second output terminal.
  • the conventional high-frequency switch when switching the propagation path of the RF signal input from the input terminal, the stub switching circuit including the third high-frequency line, the off-capacitance of the second transistor, and the ground
  • it is ideal to operate as a short stub having an electrical length of ⁇ / 4 or an open stub having an electrical length of ⁇ / 4.
  • the electrical length of the stub switching circuit is deviated from the length of ⁇ / 4 due to the off-capacitance of the second transistor.
  • the operation is not an ideal open stub having an electrical length of ⁇ / 4.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a high-frequency switch that can eliminate the shift of the pass band in the two propagation paths and widen the pass band.
  • the high-frequency switch according to the present invention is connected between the first input / output terminal and the second input / output terminal, and the electrical length is a quarter of the wavelength of the signal input / output from the first input / output terminal.
  • the electrical length operates as a short stub having a quarter wavelength
  • the first input / output terminal and the third input / output terminal Acts as an open stub with an electrical length that is one-fourth of the wavelength. That is obtained by so and a stub switching circuit.
  • the electrical length when the path between the first input / output terminal and the second input / output terminal is selected as a signal propagation path, the electrical length operates as a short stub having a length that is a quarter of the wavelength.
  • the stub switching circuit When a signal propagation path is selected between the first input / output terminal and the third input / output terminal, the stub switching circuit operates as an open stub having an electrical length that is a quarter of the wavelength. Therefore, there is an effect that it is possible to eliminate the shift of the pass band in the two propagation paths and widen the pass band of the high frequency switch.
  • FIG. 2A is an explanatory diagram illustrating the stub switching circuit 11 of the high-frequency switch according to Embodiment 1
  • FIG. 2B is an explanatory diagram illustrating the stub switching circuit of the high-frequency switch described in Patent Document 1.
  • This is an equivalent circuit of a high-frequency switch when the FETs 9 and 13 are in an on state.
  • 5A is an explanatory diagram showing the passing amplitude of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. 5B is an explanatory diagram showing the passing phase of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. FIG. 5D is an explanatory diagram showing the reflection phase of the FET 13 when the FET 13 is in the on state and the off state
  • 6A is an explanatory diagram showing the passing amplitude of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. 6B is an explanatory diagram showing the passing phase of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. FIG. 6D is an explanatory diagram showing the reflection phase of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. 6D is an explanatory diagram showing the reflection phase of the FET 13 when the FET 13 is in the on state and the off state.
  • FIG. 7A is an explanatory diagram showing a passing loss between the first input / output terminal 1 and the second input / output terminal 2 when the FETs 9 and 13 are in an on state
  • FIG. 7B is an off state of the FETs 9 and 13. It is explanatory drawing which shows the passage loss between the 1st input / output terminal 1 and the 3rd input / output terminal 3 at the time.
  • Embodiment 3 of this invention It is a block diagram which shows the high frequency switch by Embodiment 3 of this invention.
  • FIG. 1 is a block diagram showing a high-frequency switch according to Embodiment 1 of the present invention.
  • a first input / output terminal 1 is an input / output terminal for inputting / outputting an RF signal which is a high frequency signal.
  • the second input / output terminal 2 is an input / output terminal for inputting / outputting an RF signal.
  • the third input / output terminal 3 is an input / output terminal for inputting / outputting an RF signal.
  • the first high-frequency line 4 is a high-frequency line connected between the first input / output terminal 1 and the second input / output terminal 2 and operates as an impedance conversion circuit.
  • the electrical length of the first high-frequency line 4 is 1 ⁇ 4 ( ⁇ / 4) of the wavelength ⁇ of the RF signal input / output from the first input / output terminal 1.
  • the wavelength ⁇ of the RF signal is a wavelength corresponding to the center frequency of the RF signal.
  • the second high-frequency line 5 is a high-frequency line connected between the first input / output terminal 1 and the third input / output terminal 3 and operates as an impedance conversion circuit.
  • the electrical length of the second high-frequency line 5 is ⁇ / 4.
  • the control terminal 6 is a terminal to which a control voltage for switching the on and off states of the FETs 9 and 13 is applied.
  • the resistors 7 and 8 are, for example, high resistances having a resistance value of several k ⁇ provided so that an RF signal input from the first input / output terminal 1 does not leak to the control terminal 6 side.
  • An FET 9 that is a field effect transistor is a first switching element connected between the third input / output terminal 3 and the ground 10.
  • the FET 9 has a drain terminal connected to the second high-frequency line 5 and the third input / output terminal 3, and a source terminal connected to the ground 10.
  • the FET 9 has an on-resistance R on that is a resistance component in the on-state (closed state), and an off-capacitance C off that is a capacitance component in the off-state (open state).
  • the FET 9 is turned on when the voltage applied to the gate terminal becomes equal to or higher than the pinch-off voltage by the control voltage supplied from the control terminal 6, and is turned off when the voltage applied to the gate terminal is lower than the pinch-off voltage. become.
  • the drain terminal of the FET 9 is connected to the second high-frequency line 5 and the third input / output terminal 3, and the source terminal is connected to the ground 10.
  • the source terminal is connected to the second high-frequency line.
  • the line 5 and the third input / output terminal 3 may be connected, and the drain terminal may be connected to the ground 10.
  • the stub switching circuit 11 includes a resistor 8, a third high frequency line 12, an FET 13, and a fourth high frequency line 14, and one end is connected to the first high frequency line 4 and the second input / output terminal 2.
  • the stub switching circuit 11 operates as a short stub having an electrical length of ⁇ / 4 when the RF signal propagation path is selected between the first input / output terminal 1 and the second input / output terminal 2.
  • the circuit operates as an open stub having an electrical length of ⁇ / 4. .
  • the third high-frequency line 12 is a high-frequency line having one end connected to the first high-frequency line 4 and the second input / output terminal 2. Third electrical length theta 1 of the transmission line 12 is shorter than lambda / 4.
  • the FET 13 that is a field effect transistor is a second switching element having one end connected to the other end of the third high-frequency line 12. Specifically, the FET 13 has a drain terminal connected to the other end of the third high-frequency line 12 and a source terminal connected to one end of the fourth high-frequency line 14.
  • the FET 13 has an on-resistance R on that is a resistance component in the on state, and an off capacitance C off that is a capacitance component in the off state.
  • the FET 13 is turned on when the voltage applied to the gate terminal becomes equal to or higher than the pinch-off voltage by the control voltage supplied from the control terminal 6, and is turned off when the voltage applied to the gate terminal is lower than the pinch-off voltage. become.
  • the drain terminal of the FET 13 is connected to the other end of the third high-frequency line 12, and the source terminal is connected to one end of the fourth high-frequency line 14, but the source terminal is the third terminal.
  • the drain terminal may be connected to one end of the fourth high-frequency line 14 and connected to the other end of the high-frequency line 12.
  • the fourth high-frequency line 14 is a high-frequency line having one end connected to the source terminal of the FET 13 and the other end connected to the ground 15.
  • the electric length theta 2 of the fourth transmission line 14 is shorter than lambda / 4.
  • the electrical length theta 1 of the third transmission line 12, the electrical length of the combination of the electrical length theta 3 corresponding to the OFF capacitance C off with the FET13 is the length of lambda / 4.
  • ⁇ 1 + ⁇ 3 ⁇ / 4.
  • the FET 13 is set so that the passing phase ⁇ S 21on of the FET 13 is 0 degree and the reflection phase ⁇ S 11on of the FET 13 is 90 degrees when in the on state.
  • the electric length theta 2 of the third electric length of the high-frequency line 12 theta 1 and the fourth transmission line 14, as shown in the following equation (3) (4), FET13 when FET13 is off Is set so that the pass phase ⁇ S 21off of the FET 13 is 90 degrees and the reflection phase ⁇ S 11off of the FET 13 is 180 degrees.
  • f 0 is the center frequency of the RF signal input from the first input / output terminal 1.
  • R on is the on-resistance of the FET 13
  • C off is the off-capacitance of the FET 13.
  • the on-resistance R on and the off-capacitance C off of the FET 13 are expressed by the following equations (5) and (6), where R on0 is the on-resistance per unit gate width and C off0 is the off-capacitance per unit gate width.
  • C off C off0 ⁇ Wg (6)
  • FIG. 2 is an explanatory diagram showing the stub switching circuit 11 of the high-frequency switch and the stub switching circuit of the high-frequency switch described in Patent Document 1.
  • 2A shows the stub switching circuit 11 of the high-frequency switch according to Embodiment 1
  • FIG. 2B shows the stub switching circuit of the high-frequency switch described in Patent Document 1.
  • Port (1) corresponds to the second input / output terminal 2 in FIG. 1
  • Port (2) corresponds to the terminal on the second input / output terminal 2 side in the first high-frequency line 4 in FIG.
  • the high frequency switch stub switching circuit described in Patent Document 1 is different from the high frequency switch stub switching circuit 11 of the first embodiment in that the fourth high frequency line 14 is not provided.
  • the third high-frequency line 16 in the stub switching circuit of the high-frequency switch described in Patent Document 1 has an electrical length of ⁇ / 4, whereas in the first embodiment, in the stub switching circuit 11 the electrical length of the third transmission line 12 is different in that a theta 1.
  • the FET 13 in the stub switching circuit of the high-frequency switch described in Patent Document 1 is referred to as a second transistor.
  • the high-frequency switch according to the first embodiment is a single-pole double-throw switch in which an RF signal input from the first input / output terminal 1 is output from the second input / output terminal 2 or the third input / output terminal 3. An example of operation will be described.
  • the RF signal propagation path is selected between the first input / output terminal 1 and the second input / output terminal 2, and the RF signal input from the first input / output terminal 1 is input to the second input / output terminal 1.
  • a control unit (not shown) applies a control voltage to the control terminal 6.
  • This control voltage is a voltage such that the voltage applied to the gate terminals of the FETs 9 and 13 is equal to or higher than the pinch-off voltage. As a result, the FETs 9 and 13 are turned on.
  • FIG. 3 is an equivalent circuit of the high-frequency switch when the FETs 9 and 13 are in the on state.
  • the resistance value of the on-resistance R on of the FET 9 is about several ⁇ . For this reason, if the impedance when the third input / output terminal 3 side is viewed from the second high-frequency line 5 is designed to be, for example, 50 ⁇ , the second high-frequency line 5 is connected via the on-resistance R on of the FET 9.
  • the ground 10 is grounded.
  • the impedance when the third input / output terminal 3 is viewed from the first input / output terminal 1 is , Close to open.
  • the resistance value of the on-resistance R on of the FET 13 is about several ⁇ .
  • the third high-frequency line 12 is grounded to the ground 15 via the on-resistance R on of the FET 13 and the fourth high-frequency line 14.
  • the electric length theta 1 of the third transmission line 12, for the sum of the electrical length theta 2 of the fourth transmission line 14 is the length of lambda / 4, of the third transmission line 12, FET 13
  • the stub switching circuit 11 including the on-resistance R on , the fourth high-frequency line 14 and the ground 15 operates as a short stub having an electrical length of ⁇ / 4.
  • the impedance of the stub switching circuit 11 viewed from the connection point A between the first high-frequency line 4 and the third high-frequency line 12 is close to open.
  • the RF signal input from the first input / output terminal 1 is output from the second input / output terminal 2 through the first high-frequency line 4.
  • a control unit (not shown) applies a control voltage to the control terminal 6. This control voltage is such that the voltage applied to the gate terminals of the FETs 9 and 13 is less than the pinch-off voltage. As a result, the FETs 9 and 13 are turned off.
  • FIG. 4 is an equivalent circuit of a high-frequency switch when the FETs 9 and 13 are in an off state.
  • the FET 13 is in the off state, when the stub switching circuit 11 is viewed from the connection point A between the first high-frequency line 4 and the third high-frequency line 12, the fourth high-frequency line 14 becomes almost invisible.
  • the electrical length ⁇ 1 of the third high-frequency line 12 and the electrical length ⁇ 3 corresponding to the off-capacitance C off of the FET 13 is ⁇ / 4.
  • the stub switching circuit 11 operates as an open stub having an electrical length of ⁇ / 4.
  • the connection point A becomes a short point, and the impedance when the second input / output terminal 2 is viewed from the first input / output terminal 1 is open.
  • the circuit seen from the first input / output terminal 1 to the third input / output terminal 3 side is a circuit in which the off-capacitance C off of the FET 9 is connected to the shunt for the second high-frequency line 5.
  • the impedance of the first input / output terminal 1 viewed from the third input / output terminal 3 is not open.
  • the RF signal input from the first input / output terminal 1 is output from the third input / output terminal 3 through the second high-frequency line 5.
  • the pass band of the high frequency switch of the first embodiment is wider than the pass band of the high frequency switch described in Patent Document 1.
  • the electrical length of the third high frequency line 16 is set to ⁇ / 4. Therefore, the stub switching circuit operates as a short stub having an electrical length of ⁇ / 4 when the FET 13 is in the on state.
  • the electrical length of the stub switching circuit deviates from the length of ⁇ / 4 due to the influence of the OFF capacitance C off of the FET 13.
  • the length of the open stub is the electrical length ( ⁇ / 4 + ⁇ 3 ), which is the sum of ⁇ / 4, which is the electrical length of the third high-frequency line 16, and the electrical length ⁇ 3 corresponding to the off-capacitance C off of the FET 13, It becomes longer than the length of ⁇ / 4.
  • the stub switching circuit operates as an open stub having an electrical length longer than ⁇ / 4. Therefore, the pass band of the high frequency switch when the propagation path for outputting the RF signal from the second input / output terminal 2 is selected, and the propagation path for outputting the RF signal from the third input / output terminal 3 are selected. In this case, there is a difference between the pass band of the high frequency switch and the pass band of the high frequency switch becomes narrow.
  • the electrical length of the third high frequency line 12 is set to ⁇ 1 shorter than ⁇ / 4.
  • the electric length of the fourth high-frequency line 14 is set to ⁇ 2 shorter than ⁇ / 4.
  • the electric length ⁇ 1 of the third high-frequency line 12 and the electric length ⁇ of the fourth high-frequency line 14 are set.
  • the sum of 2 is the length of ⁇ / 4.
  • the total electrical length ⁇ 1 of the third high-frequency line 12 and the electrical length ⁇ 3 corresponding to the off-capacitance C off of the FET 13 is ⁇ / 4.
  • the stub switching circuit operates as a short stub having an electrical length of ⁇ / 4 when the FET 13 is in an on state, and has an electrical length of ⁇ / 4 when the FET 13 is in an off state.
  • the pass band of the high frequency switch when the propagation path for outputting the RF signal from the second input / output terminal 2 is selected, and the propagation path for outputting the RF signal from the third input / output terminal 3 are selected.
  • the pass band of the high frequency switch of the first embodiment is wider than the pass band of the high frequency switch described in Patent Document 1.
  • FIG. 5 is an explanatory diagram showing a simulation result of pass characteristics of the stub switching circuit in the high-frequency switch described in Patent Document 1.
  • FIG. 5A shows the passing amplitude of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. 5B shows the passing phase of the FET 13 when the FET 13 is in the on state and the off state
  • 5C shows the reflection amplitude of the FET 13 when the FET 13 is on and off
  • FIG. 5D shows the reflection phase of the FET 13 when the FET 13 is on and off.
  • the stub switching circuit Since the stub switching circuit operates as a short stub having an electrical length of ⁇ / 4 when the FET 13 is in an on state, the center frequency of the short stub is f 0 as shown in FIG. When the FET 13 is in the OFF state, the stub switching circuit operates as an open stub having an electrical length longer than ⁇ / 4. Therefore, as shown in FIG. 5, the center frequency of the open stub is lower than f 0. Shifted to the band side.
  • FIG. 6 is an explanatory diagram showing a simulation result of pass characteristics of the stub switching circuit 11 in the high-frequency switch of the first embodiment.
  • 6A shows the passing amplitude of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. 6B shows the passing phase of the FET 13 when the FET 13 is in the on state and the off state.
  • 6C shows the reflection amplitude of the FET 13 when the FET 13 is in the on state and the off state
  • FIG. 6D shows the reflection phase of the FET 13 when the FET 13 is in the on state and the off state.
  • the stub switching circuit 11 Since the stub switching circuit 11 operates as a short stub having an electrical length of ⁇ / 4 when the FET 13 is on, the center frequency of the short stub is f 0 as shown in FIG. . Since the stub switching circuit 11 operates as an open stub having an electrical length of ⁇ / 4 when the FET 13 is in an off state, the center frequency of the open stub is f 0 as shown in FIG. .
  • FIG. 7 is an explanatory diagram showing simulation results of the pass characteristics of the high-frequency switch according to the first embodiment and the pass characteristics of the high-frequency switch described in Patent Document 1.
  • FIG. 7A shows a passing loss between the first input / output terminal 1 and the second input / output terminal 2 when the FETs 9 and 13 are in an on state
  • FIG. 7B shows a state when the FETs 9 and 13 are in an off state.
  • the passage loss between the first input / output terminal 1 and the third input / output terminal 3 is shown.
  • the on-resistance R on of the FETs 9 and 13 is pure resistance
  • the off-capacitance C off of the FETs 9 and 13 is pure capacitance.
  • the first high frequency line 4, the second high frequency line 5, the third high frequency line 12, and the fourth high frequency line 14 are assumed to be lossless, and only the electrical length is considered.
  • the passage loss between the first input / output terminal 1 and the third input / output terminal 3 when the FETs 9 and 13 are in the on state is the passage loss of the high-frequency switch of the first embodiment.
  • the passage loss of the high-frequency switch described in Patent Document 1 are almost the same.
  • the pass loss of the high frequency switch of Embodiment 1 is minimized at the center frequency f 0 as shown in FIG. pass loss of the high frequency switch described are passage loss becomes minimum at the high frequency side than the center frequency f 0.
  • the absolute value of the minimum passing loss is also smaller in the high frequency switch of the first embodiment than in the high frequency switch described in Patent Document 1.
  • the reason why the high frequency switch described in Patent Document 1 has a larger absolute value of the minimum pass loss than the high frequency switch of the first embodiment is that the reflection amplitude at the frequency at which the pass loss is minimized increases. Because.
  • the electrical length when the distance between the first input / output terminal 1 and the second input / output terminal 2 is selected as the signal propagation path, the electrical length is ⁇ / 4 operates as a short stub having a length of 4, and when an RF signal propagation path is selected between the first input / output terminal 1 and the third input / output terminal 3, the electrical length is ⁇ / 4. Since the stub switching circuit 11 operating as an open stub is provided, there is an effect that the shift of the pass band in the two propagation paths can be eliminated and the pass band of the high frequency switch can be widened.
  • the FET 9 is used as the first switching element and the FET 13 is used as the second switching element.
  • the first and second switching elements are limited to the FET. It is not a thing.
  • a pin diode, a MEMS (Micro Electro Mechanical System) switch, or the like can be used as the first and second switching elements.
  • Embodiment 2 FIG. In the first embodiment, the FETs 9 and 13 are used one by one. In the second embodiment, an example in which the FETs 9 and 13 are connected in multiple stages in series will be described.
  • FIG. 8 is a block diagram showing a high-frequency switch according to Embodiment 2 of the present invention.
  • FIG. 8 shows an example in which two FETs 9 are connected in series, three or more FETs 9 may be connected in series.
  • FIG. 8 shows an example in which two FETs 13 are connected in series, but three or more FETs 13 may be connected in series.
  • the number of FETs 9 connected in series and the number of FETs 13 connected in series may be the same or different.
  • only the FET 9 may be connected in multiple stages in series, and the number of FETs 13 used may be one.
  • only the FET 13 may be connected in multiple stages in series, and the number of FETs 9 used may be one.
  • the FET 9 is used as the first switching element and the FET 13 is used as the second switching element.
  • the first and second switching elements are limited to the FET. It is not a thing.
  • a pin diode, a MEMS switch, or the like can be used as the first and second switching elements.
  • N is an integer of 2 or more
  • the total on-resistance of the N-stage FETs 9 and 13 is N times. Since the resistance value of the on-resistance R on of the FETs 9 and 13 is about several ⁇ , even if the total on-resistance in the N-stage FETs 9 and 13 is N times, the total resistance value is about several ⁇ .
  • the total of the N-stage FETs 9 and 13 is larger than the off-capacitance C off of the FETs 9 and 13 when the number of FETs 9 and 13 is one.
  • the off-capacity becomes 1 / N times. Therefore, in the second embodiment, the electrical length ⁇ 1 of the third high-frequency line 12 and the electrical length ⁇ 3 corresponding to the total off-capacitance C off / N in the N-stage FETs 9 and 13 are combined. Is set to the length of ⁇ / 4, the electrical length ⁇ 1 of the third high-frequency line 12 is set.
  • the operation of the high frequency switch of FIG. 8 is the same as that of the high frequency switch of FIG. 1, and the same effect as the high frequency switch of FIG. 1 is obtained.
  • the second embodiment since each of the FETs 9 and 13 is connected in multiple stages in series, the voltage applied to the off-state FETs 9 and 13 is connected in multiple stages even when a high-power RF signal is input.
  • the divided FETs 9 and 13 are divided. Therefore, according to the second embodiment, the power durability characteristics can be improved as compared with the first embodiment.
  • Embodiment 3 FIG. In the third embodiment, an example in which a capacitor 21 is connected in series to the FET 9 and a capacitor 22 is connected in series to the FET 13 will be described.
  • FIG. 9 is a block diagram showing a high-frequency switch according to Embodiment 3 of the present invention.
  • the same reference numerals as those in FIG. One end of the capacitor 21 is connected to the source terminal of the FET 9, and the other end is connected to the ground 10.
  • the capacitor 21 resonates in series with the parasitic inductance component of the FET 9.
  • One end of the capacitor 22 is connected to the source terminal of the FET 13, and the other end is connected to one end of the fourth high-frequency line 14, and series-resonates with the parasitic inductance component of the FET 13.
  • FIG. 9 shows an example in which the capacitor 22 is connected between the FET 13 and the fourth high-frequency line 14, but the capacitor 22 is connected between the fourth high-frequency line 14 and the ground 15. There may be.
  • FIG. 9 shows an example in which the capacitor 21 is connected in series to the FET 9 and the capacitor 22 is connected in series to the FET 13, but only the capacitor 21 is connected in series to the FET 9. Therefore, the capacitor 22 does not have to be connected to the FET 13 in series. Further, the capacitor 22 may be connected to the FET 13 in series, and the capacitor 21 may not be connected to the FET 9 in series.
  • 9 shows an example in which the capacitors 21 and 22 are provided in the high-frequency switch of FIG. 1, the capacitors 21 and 22 may be provided in the high-frequency switch of FIG. 8.
  • the operation of the high frequency switch of FIG. 9 is the same as that of the high frequency switch of FIGS. 1 and 8, and the same effect as the high frequency switch of FIGS. 1 and 8 can be obtained.
  • the capacitor 21 in series with the FET 9 By connecting the capacitor 21 in series with the FET 9, the parasitic inductance component of the FET 9 comes into series resonance with the capacitor 21. Since the capacitor 21 is in series resonance with the parasitic inductance component of the FET 9, the parasitic inductance component is reduced.
  • the parasitic inductance component of the FET 13 is in series resonance with the capacitor 22. Since the capacitor 22 is in series resonance with the parasitic inductance component of the FET 13, the parasitic inductance component is reduced.
  • the pass band can be expanded as compared with the first and second embodiments.
  • This invention is suitable for a high-frequency switch for switching a signal propagation path.

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

一端が第2の入出力端子(2)と接続されており、第1の入出力端子(1)と第2の入出力端子(2)との間が信号の伝搬経路として選択される場合、電気長がλ/4の長さのショートスタブとして動作し、第1の入出力端子(1)と第3の入出力端子(3)との間がRF信号の伝搬経路として選択される場合、電気長がλ/4の長さのオープンスタブとして動作するスタブ切替回路(11)を備える。

Description

高周波スイッチ
 この発明は、信号の伝搬経路を切り替える高周波スイッチに関するものである。
 以下の特許文献1には、信号の伝搬経路を切り替える高周波スイッチが開示されている。
 この高周波スイッチは、以下の構成要素を備えている。
(1)一端が入力端子と接続され、他端が第1の出力端子と接続されている第1の高周波線路
(2)一端が入力端子と接続され、他端が第2の出力端子と接続されている第2の高周波線路
(3)一端が第1の高周波線路の他端と接続されている第3の高周波線路
(4)一端が第2の高周波線路の他端と接続され、他端がグランドと接続されている第1のトランジスタ
(5)一端が第3の高周波線路の他端と接続され、他端がグランドと接続されている第2のトランジスタ
 ここで、第1~第3の高周波線路は、電気長が入力端子から入力される高周波信号であるRF信号の波長λの4分の1(λ/4)の長さである。
 入力端子からRF信号が入力されたとき、第1の出力端子からRF信号を出力する伝搬経路が選択される場合、第1及び第2のトランジスタは、外部の制御部によって、オン状態に制御される。
 オン状態は、第1及び第2のトランジスタが閉じている状態である。オン状態であるときは、第1及び第2のトランジスタのオン抵抗がドレイン端子(一端)とソース端子(他端)との間に接続されている状態とみなされる。
 このため、第2の高周波線路、第1のトランジスタのオン抵抗及びグランドからなる回路はショートスタブとして動作し、入力端子から第2の出力端子を見たインピーダンスはオープンに近くなる。
 一方、第3の高周波線路、第2のトランジスタのオン抵抗及びグランドからなるスタブ切替回路はショートスタブとして動作し、第1の高周波線路と第3の高周波線路との接続点からスタブ切替回路を見たインピーダンスはオープンに近くなる。
 よって、入力端子から入力されたRF信号は、第1の高周波線路を通って、第1の出力端子から出力される。
 第2の出力端子からRF信号を出力する伝搬経路が選択される場合、第1及び第2のトランジスタは、外部の制御部によって、オフ状態に制御される。
 オフ状態は、第1及び第2のトランジスタが開いている状態である。オフ状態であるときは、第1及び第2のトランジスタのオフ容量がドレイン端子とソース端子との間に接続されている状態とみなされる。
 このため、第3の高周波線路、第2のトランジスタのオフ容量及びグランドからなるスタブ切替回路はオープンスタブとして動作する。このとき、第1の高周波線路と第3の高周波線路との接続点はショート点となり、入力端子から第1の出力端子を見たインピーダンスはオープンに近くなる。
 一方、入力端子から第2の出力端子側を見た回路は、第2の高周波線路に対して、第1のトランジスタのオフ容量がシャントに接続された回路となるため、入力端子から第2の出力端子を見たインピーダンスは、オープンにならなくなる。
 よって、入力端子から入力されたRF信号は、第2の高周波線路を通って、第2の出力端子から出力される。
特開2008-311859号公報
 従来の高周波スイッチは以上のように構成されているので、入力端子から入力されたRF信号の伝搬経路を切り替える際、第3の高周波線路、第2のトランジスタのオフ容量及びグランドからなるスタブ切替回路が、電気長がλ/4の長さのショートスタブ又は電気長がλ/4の長さのオープンスタブとして動作させることが理想的である。
 しかし、第2のトランジスタがオフ状態に制御された場合、第2のトランジスタのオフ容量の影響で、スタブ切替回路の電気長がλ/4の長さからずれてしまうため、スタブ切替回路は、電気長がλ/4の長さである理想的なオープンスタブとしての動作ではなくなる。
 よって、第1の出力端子からRF信号が出力される場合の高周波スイッチの通過帯域と、第2の出力端子からRF信号が出力される場合の高周波スイッチの通過帯域との間にずれが生じるため、高周波スイッチの通過帯域が狭くなってしまうという課題があった。
 この発明は上記のような課題を解決するためになされたもので、2つの伝搬経路における通過帯域のずれを解消して、通過帯域を広げることができる高周波スイッチを得ることを目的とする。
 この発明に係る高周波スイッチは、第1の入出力端子と第2の入出力端子との間に接続され、電気長が第1の入出力端子から入出力される信号の波長の4分の1の長さである第1の高周波線路と、第1の入出力端子と第3の入出力端子との間に接続され、電気長が波長の4分の1の長さである第2の高周波線路と、第3の入出力端子とグランドとの間に接続されている第1のスイッチング素子と、一端が第2の入出力端子と接続されており、第1の入出力端子と第2の入出力端子との間が信号の伝搬経路として選択される場合、電気長が波長の4分の1の長さのショートスタブとして動作し、第1の入出力端子と第3の入出力端子との間が信号の伝搬経路として選択される場合、電気長が波長の4分の1の長さのオープンスタブとして動作するスタブ切替回路とを備えるようにしたものである。
 この発明によれば、第1の入出力端子と第2の入出力端子との間が信号の伝搬経路として選択される場合、電気長が波長の4分の1の長さのショートスタブとして動作し、第1の入出力端子と第3の入出力端子との間が信号の伝搬経路として選択される場合、電気長が波長の4分の1の長さのオープンスタブとして動作するスタブ切替回路を備えるように構成したので、2つの伝搬経路における通過帯域のずれを解消して、高周波スイッチの通過帯域を広げることができる効果がある。
この発明の実施の形態1による高周波スイッチを示す構成図である。 図2Aは実施の形態1における高周波スイッチのスタブ切替回路11を示す説明図、図2Bは特許文献1に記載されている高周波スイッチのスタブ切替回路を示す説明図である。 FET9,13がオン状態であるときの高周波スイッチの等価回路である。 FET9,13がオフ状態であるときの高周波スイッチの等価回路である。 図5AはFET13がオン状態及びオフ状態であるときのFET13の通過振幅を示す説明図、図5BはFET13がオン状態及びオフ状態であるときのFET13の通過位相を示す説明図、図5CはFET13がオン状態及びオフ状態であるときのFET13の反射振幅を示す説明図、図5DはFET13がオン状態及びオフ状態であるときのFET13の反射位相を示す説明図である。 図6AはFET13がオン状態及びオフ状態であるときのFET13の通過振幅を示す説明図、図6BはFET13がオン状態及びオフ状態であるときのFET13の通過位相を示す説明図、図6CはFET13がオン状態及びオフ状態であるときのFET13の反射振幅を示す説明図、図6DはFET13がオン状態及びオフ状態であるときのFET13の反射位相を示す説明図である。 図7AはFET9,13がオン状態であるときの第1の入出力端子1と第2の入出力端子2との間の通過損失を示す説明図、図7BはFET9,13がオフ状態であるときの第1の入出力端子1と第3の入出力端子3との間の通過損失を示す説明図である。 この発明の実施の形態2による高周波スイッチを示す構成図である。 この発明の実施の形態3による高周波スイッチを示す構成図である。
 以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
 図1はこの発明の実施の形態1による高周波スイッチを示す構成図である。
 図1において、第1の入出力端子1は高周波信号であるRF信号を入出力する入出力端子である。
 第2の入出力端子2はRF信号を入出力する入出力端子である。
 第3の入出力端子3はRF信号を入出力する入出力端子である。
 第1の高周波線路4は第1の入出力端子1と第2の入出力端子2との間に接続されている高周波線路であり、インピーダンス変換回路として動作する。
 第1の高周波線路4の電気長は第1の入出力端子1から入出力されるRF信号の波長λの4分の1(λ/4)の長さである。RF信号の波長λは、RF信号の中心周波数に対応する波長である。
 第2の高周波線路5は第1の入出力端子1と第3の入出力端子3との間に接続されている高周波線路であり、インピーダンス変換回路として動作する。
 第2の高周波線路5の電気長はλ/4の長さである。
 制御端子6はFET9,13のオン状態とオフ状態を切り替えるための制御電圧が印加される端子である。
 抵抗7,8は例えば第1の入出力端子1から入力されたRF信号が制御端子6側に漏れないようにするために設けられている抵抗値が数kΩの高抵抗である。
 電界効果トランジスタであるFET9は第3の入出力端子3とグランド10との間に接続されている第1のスイッチング素子である。
 具体的には、FET9はドレイン端子が第2の高周波線路5及び第3の入出力端子3と接続され、ソース端子がグランド10と接続されている。
 FET9は、オン状態(閉じている状態)では抵抗成分であるオン抵抗Ronを有し、オフ状態(開いている状態)では容量成分であるオフ容量Coffを有している。
 FET9は制御端子6から与えられた制御電圧によって、ゲート端子に印加される電圧がピンチオフ電圧以上の電圧になるとオン状態になり、ゲート端子に印加される電圧がピンチオフ電圧未満の電圧になるとオフ状態になる。
 ここでは、FET9のドレイン端子が第2の高周波線路5及び第3の入出力端子3と接続され、ソース端子がグランド10と接続されている例を示しているが、ソース端子が第2の高周波線路5及び第3の入出力端子3と接続され、ドレイン端子がグランド10と接続されていてもよい。
 スタブ切替回路11は抵抗8、第3の高周波線路12、FET13及び第4の高周波線路14を備えており、一端が第1の高周波線路4及び第2の入出力端子2と接続されている。
 スタブ切替回路11は、第1の入出力端子1と第2の入出力端子2との間がRF信号の伝搬経路として選択される場合、電気長がλ/4の長さのショートスタブとして動作し、第1の入出力端子1と第3の入出力端子3との間がRF信号の伝搬経路として選択される場合、電気長がλ/4の長さのオープンスタブとして動作する回路である。
 第3の高周波線路12は一端が第1の高周波線路4及び第2の入出力端子2と接続されている高周波線路である。
 第3の高周波線路12の電気長θはλ/4よりも短い長さである。
 電界効果トランジスタであるFET13は一端が第3の高周波線路12の他端と接続されている第2のスイッチング素子である。
 具体的には、FET13はドレイン端子が第3の高周波線路12の他端と接続され、ソース端子が第4の高周波線路14の一端と接続されている。
 FET13は、オン状態では抵抗成分であるオン抵抗Ronを有し、オフ状態では容量成分であるオフ容量Coffを有している。
 FET13は制御端子6から与えられた制御電圧によって、ゲート端子に印加される電圧がピンチオフ電圧以上の電圧になるとオン状態になり、ゲート端子に印加される電圧がピンチオフ電圧未満の電圧になるとオフ状態になる。
 ここでは、FET13のドレイン端子が第3の高周波線路12の他端と接続され、ソース端子が第4の高周波線路14の一端と接続されている例を示しているが、ソース端子が第3の高周波線路12の他端と接続され、ドレイン端子が第4の高周波線路14の一端と接続されていてもよい。
 第4の高周波線路14は一端がFET13のソース端子と接続され、他端がグランド15と接続されている高周波線路である。
 第4の高周波線路14の電気長θはλ/4よりも短い長さである。
 この実施の形態1では、第3の高周波線路12の電気長θと、第4の高周波線路14の電気長θとの合計がλ/4の長さである。θ+θ=λ/4である。
 また、第3の高周波線路12の電気長θと、FET13が有するオフ容量Coffに対応する電気長θとを合わせた電気長がλ/4の長さである。θ+θ=λ/4である。
 第3の高周波線路12の電気長θ及び第4の高周波線路14の電気長θは、以下の式(1)(2)に示すように、スタブ切替回路11の通過特性として、FET13がオン状態であるときのFET13の通過位相∠S21onが0度、FET13の反射位相∠S11onが90度になるように設定されている。
 また、第3の高周波線路12の電気長θ及び第4の高周波線路14の電気長θは、以下の式(3)(4)に示すように、FET13がオフ状態であるときのFET13の通過位相∠S21offが90度、FET13の反射位相∠S11offが180度になるように設定されている。
 ∠S21on(θ,θ,Ron,f)=0[rad]       (1)
 ∠S11on(θ,θ,Ron,f)=π/2[rad]      (2)

 ∠S21off(θ,θ,Coff,f)=π/2[rad]     (3)
 ∠S11off(θ,θ,Coff,f)=π[rad]      (4)
 式(1)~(4)において、fは、第1の入出力端子1から入力されるRF信号の中心周波数である。
 Ronは、FET13のオン抵抗であり、Coffは、FET13のオフ容量である。
 FET13のオン抵抗Ronとオフ容量Coffは、単位ゲート幅当りのオン抵抗をRon0、単位ゲート幅当りのオフ容量をCoff0とすると、以下の式(5)(6)に示すように、FET13のゲート幅Wgを用いて表すことができる。
 Ron=Ron0/Wg (5)
 Coff=Coff0×Wg             (6)
 図2は実施の形態1における高周波スイッチのスタブ切替回路11と、特許文献1に記載されている高周波スイッチのスタブ切替回路とを示す説明図である。
 図2Aは実施の形態1における高周波スイッチのスタブ切替回路11を示し、図2Bは特許文献1に記載されている高周波スイッチのスタブ切替回路を示している。
 図2において、図1と同一符号は同一または相当部分を示している。
 Port(1)は図1の第2の入出力端子2に対応し、Port(2)は図1の第1の高周波線路4における第2の入出力端子2側の端子に対応している。
 特許文献1に記載されている高周波スイッチのスタブ切替回路は、第4の高周波線路14を備えていない点で、実施の形態1における高周波スイッチのスタブ切替回路11と相違している。
 また、特許文献1に記載されている高周波スイッチのスタブ切替回路における第3の高周波線路16は、電気長がλ/4であるのに対して、この実施の形態1では、スタブ切替回路11における第3の高周波線路12の電気長がθである点で相違している。
 なお、本明細書の背景技術の欄では、特許文献1に記載されている高周波スイッチのスタブ切替回路におけるFET13を第2のトランジスタと称している。
 次に動作について説明する。
 この実施の形態1の高周波スイッチは、第1の入出力端子1から入力されたRF信号が、第2の入出力端子2又は第3の入出力端子3から出力される単極双投スイッチとして動作する例を説明する。
 最初に、第1の入出力端子1と第2の入出力端子2との間がRF信号の伝搬経路として選択され、第1の入出力端子1から入力されたRF信号が、第2の入出力端子2から出力される場合の動作を説明する。
 図示せぬ制御部は、制御電圧を制御端子6に印加する。
 この制御電圧は、FET9,13のゲート端子に印加される電圧がピンチオフ電圧以上になるような電圧である。
 これにより、FET9,13はオン状態になる。
 FET9,13は、オン状態になると、オン抵抗Ronとみなすことができる。
 図3はFET9,13がオン状態であるときの高周波スイッチの等価回路である。
 FET9のオン抵抗Ronの抵抗値は、数Ω程度である。
 このため、第2の高周波線路5から第3の入出力端子3側を見たインピーダンスが例えば50Ωに設計されていれば、第2の高周波線路5は、FET9のオン抵抗Ronを介して、グランド10に接地されることになる。
 よって、第2の高周波線路5、FET9のオン抵抗Ron及びグランド10からなる回路は、ショートスタブとして動作するため、第1の入出力端子1から第3の入出力端子3を見たインピーダンスは、オープンに近くなる。
 また、FET13のオン抵抗Ronの抵抗値は、数Ω程度である。
 このため、第3の高周波線路12は、FET13のオン抵抗Ron及び第4の高周波線路14を介して、グランド15に接地されることになる。
 ここで、第3の高周波線路12の電気長θと、第4の高周波線路14の電気長θとの合計がλ/4の長さであるため、第3の高周波線路12、FET13のオン抵抗Ron、第4の高周波線路14及びグランド15を含むスタブ切替回路11は、電気長がλ/4の長さのショートスタブとして動作する。
 したがって、第1の高周波線路4と第3の高周波線路12との接続点Aからスタブ切替回路11を見たインピーダンスはオープンに近くなる。
 以上より、第1の入出力端子1から入力されたRF信号は、第1の高周波線路4を通って、第2の入出力端子2から出力される。
 次に、第1の入出力端子1と第3の入出力端子3との間がRF信号の伝搬経路として選択され、第1の入出力端子1から入力されたRF信号が、第3の入出力端子3から出力される場合の動作を説明する。
 図示せぬ制御部は、制御電圧を制御端子6に印加する。
 この制御電圧は、FET9,13のゲート端子に印加される電圧がピンチオフ電圧未満になるような電圧である。
 これにより、FET9,13はオフ状態になる。
 FET9,13は、オフ状態になると、オフ容量Coffとみなすことができる。
 図4はFET9,13がオフ状態であるときの高周波スイッチの等価回路である。
 FET13がオフ状態である場合、第1の高周波線路4と第3の高周波線路12との接続点Aからスタブ切替回路11を見たとき、第4の高周波線路14はほとんど見えなくなる。
 この実施の形態1では、第3の高周波線路12の電気長θと、FET13が有するオフ容量Coffに対応する電気長θとを合わせた電気長がλ/4の長さである。
 このため、スタブ切替回路11は、電気長がλ/4の長さのオープンスタブとして動作する。
 このとき、接続点Aはショート点となり、第1の入出力端子1から第2の入出力端子2を見たインピーダンスは、オープンになる。
 第1の入出力端子1から第3の入出力端子3側を見た回路は、第2の高周波線路5に対して、FET9のオフ容量Coffがシャントに接続された回路となるため、第1の入出力端子1から第3の入出力端子3を見たインピーダンスは、オープンにならなくなる。
 以上より、第1の入出力端子1から入力されたRF信号は、第2の高周波線路5を通って、第3の入出力端子3から出力される。
 次に、この実施の形態1の高周波スイッチの通過帯域が、特許文献1に記載されている高周波スイッチの通過帯域よりも広帯域になることを説明する。
 特許文献1に記載されている高周波スイッチにおけるスタブ切替回路は、図2Bに示すように、第3の高周波線路16の電気長がλ/4に設定されている。
 このため、スタブ切替回路は、FET13がオン状態である場合、電気長がλ/4の長さのショートスタブとして動作する。
 一方、FET13がオフ状態である場合、FET13のオフ容量Coffの影響で、スタブ切替回路の電気長がλ/4の長さからずれる。
 オープンスタブの長さは、第3の高周波線路16の電気長であるλ/4と、FET13のオフ容量Coffに対応する電気長θとを合わせた電気長(λ/4+θ)となり、λ/4の長さよりも長くなる。
 このため、スタブ切替回路は、電気長がλ/4よりも長い長さのオープンスタブとして動作する。
 よって、RF信号が第2の入出力端子2から出力される伝搬経路が選択される場合の高周波スイッチの通過帯域と、RF信号が第3の入出力端子3から出力される伝搬経路が選択される場合の高周波スイッチの通過帯域との間にずれが生じるため、高周波スイッチの通過帯域が狭くなる。
 この実施の形態1の高周波スイッチにおけるスタブ切替回路は、図2Aに示すように、第3の高周波線路12の電気長がλ/4よりも短いθに設定されている。
 また、第4の高周波線路14の電気長は、λ/4よりも短いθに設定されており、第3の高周波線路12の電気長θと、第4の高周波線路14の電気長θとの合計がλ/4の長さである。
 また、第3の高周波線路12の電気長θと、FET13のオフ容量Coffに対応する電気長θとを合わせた電気長がλ/4の長さである。
 このため、スタブ切替回路は、FET13がオン状態であれば、電気長がλ/4の長さのショートスタブとして動作し、FET13がオフ状態であれば、電気長がλ/4の長さのオープンスタブとして動作する。
 よって、RF信号が第2の入出力端子2から出力される伝搬経路が選択される場合の高周波スイッチの通過帯域と、RF信号が第3の入出力端子3から出力される伝搬経路が選択される場合の高周波スイッチの通過帯域との間のずれが生じなくなる。
 これにより、この実施の形態1の高周波スイッチの通過帯域は、特許文献1に記載されている高周波スイッチの通過帯域よりも広帯域になる。
 図5は特許文献1に記載されている高周波スイッチにおけるスタブ切替回路の通過特性のシミュレーション結果を示す説明図である。
 図5AはFET13がオン状態及びオフ状態であるときのFET13の通過振幅を示し、図5BはFET13がオン状態及びオフ状態であるときのFET13の通過位相を示している。
 また、図5CはFET13がオン状態及びオフ状態であるときのFET13の反射振幅を示し、図5DはFET13がオン状態及びオフ状態であるときのFET13の反射位相を示している。
 スタブ切替回路は、FET13がオン状態であれば、電気長がλ/4の長さのショートスタブとして動作するため、図5に示すように、ショートスタブの中心周波数がfになっている。
 スタブ切替回路は、FET13がオフ状態であれば、電気長がλ/4よりも長い長さのオープンスタブとして動作するため、図5に示すように、オープンスタブの中心周波数がfよりも低域側にシフトしている。
 図6は実施の形態1の高周波スイッチにおけるスタブ切替回路11の通過特性のシミュレーション結果を示す説明図である。
 図6AはFET13がオン状態及びオフ状態であるときのFET13の通過振幅を示し、図6BはFET13がオン状態及びオフ状態であるときのFET13の通過位相を示している。
 また、図6CはFET13がオン状態及びオフ状態であるときのFET13の反射振幅を示し、図6DはFET13がオン状態及びオフ状態であるときのFET13の反射位相を示している。
 スタブ切替回路11は、FET13がオン状態であれば、電気長がλ/4の長さのショートスタブとして動作するため、図6に示すように、ショートスタブの中心周波数がfになっている。
 スタブ切替回路11は、FET13がオフ状態であれば、電気長がλ/4の長さのオープンスタブとして動作するため、図6に示すように、オープンスタブの中心周波数がfになっている。
 図7は実施の形態1の高周波スイッチの通過特性と、特許文献1に記載されている高周波スイッチの通過特性とのシミュレーション結果を示す説明図である。
 図7AはFET9,13がオン状態であるときの第1の入出力端子1と第2の入出力端子2との間の通過損失を示し、図7BはFET9,13がオフ状態であるときの第1の入出力端子1と第3の入出力端子3との間の通過損失を示している。
 図7に示すシミュレーション結果の計算条件として、FET9,13のオン抵抗Ronは純抵抗、FET9,13のオフ容量Coffは純容量としている。また、第1の高周波線路4、第2の高周波線路5、第3の高周波線路12及び第4の高周波線路14は無損失であるものとして、電気長のみを考慮している。
 FET9,13がオン状態であるときの第1の入出力端子1と第3の入出力端子3との間の通過損失は、図7Aに示すように、実施の形態1の高周波スイッチの通過損失と、特許文献1に記載されている高周波スイッチの通過損失とは、ほぼ一致している。
 しかし、FET9,13がオフ状態である場合、実施の形態1の高周波スイッチの通過損失は、図7Bに示すように、中心周波数fで通過損失が最小になっているが、特許文献1に記載されている高周波スイッチの通過損失は、中心周波数fよりも高域側で通過損失が最小になっている。
 最小の通過損失の絶対値についても、特許文献1に記載されている高周波スイッチよりも、実施の形態1の高周波スイッチの方が小さくなっている。
 特許文献1に記載されている高周波スイッチの方が、実施の形態1の高周波スイッチよりも、最小の通過損失の絶対値が大きい理由は、通過損失が最小になる周波数での反射振幅が増大しているからである。
 以上で明らかなように、この実施の形態1によれば、第1の入出力端子1と第2の入出力端子2との間が信号の伝搬経路として選択される場合、電気長がλ/4の長さのショートスタブとして動作し、第1の入出力端子1と第3の入出力端子3との間がRF信号の伝搬経路として選択される場合、電気長がλ/4の長さのオープンスタブとして動作するスタブ切替回路11を備えるように構成したので、2つの伝搬経路における通過帯域のずれを解消して、高周波スイッチの通過帯域を広げることができる効果を奏する。
 この実施の形態1では、第1のスイッチング素子としてFET9が用いられ、第2のスイッチング素子としてFET13が用いられているものを示しているが、第1及び第2のスイッチング素子は、FETに限るものではない。
 例えば、第1及び第2のスイッチング素子として、ピンダイオード、MEMS(Micro Electro Mechanical System)スイッチなどを用いることができる。
実施の形態2.
 上記実施の形態1では、FET9,13が1つずつ用いられているものを示したが、この実施の形態2では、FET9,13のそれぞれが直列に多段接続されている例を説明する。
 図8はこの発明の実施の形態2による高周波スイッチを示す構成図である。図8において、図1と同一符号は同一または相当部分を示すので説明を省略する。
 図8では、2つのFET9が直列に接続されている例を示しているが、3つ以上のFET9が直列に接続されているものであってもよい。
 また、図8では、2つのFET13が直列に接続されている例を示しているが、3つ以上のFET13が直列に接続されているものであってもよい。
 直列に接続されるFET9の段数と、直列に接続されるFET13の段数とは同じであってもよいし、異なっていてもよい。
 さらに、FET9だけが直列に多段接続されて、FET13が用いられる数が1つであってもよい。また、FET13だけが直列に多段接続されて、FET9が用いられる数が1つであってもよい。
 この実施の形態2では、第1のスイッチング素子としてFET9が用いられ、第2のスイッチング素子としてFET13が用いられているものを示しているが、第1及び第2のスイッチング素子は、FETに限るものではない。
 例えば、第1及び第2のスイッチング素子として、ピンダイオード、MEMSスイッチなどを用いることができる。
 例えば、直列に接続されるFET9,13の段数がN(Nは2以上の整数)である場合、FET9,13の数が1つである場合のFET9,13のオン抵抗Ronと比べて、N段のFET9,13における合計のオン抵抗はN倍になる。FET9,13のオン抵抗Ronの抵抗値は数Ω程度であるため、N段のFET9,13における合計のオン抵抗がN倍になっても、合計の抵抗値は数Ω程度である。
 また、直列に接続されるFET9,13の段数がNである場合、FET9,13の数が1つである場合のFET9,13のオフ容量Coffと比べて、N段のFET9,13における合計のオフ容量は1/N倍になる。
 したがって、この実施の形態2では、第3の高周波線路12の電気長θと、N段のFET9,13における合計のオフ容量Coff/Nに対応する電気長θとを合わせた電気長がλ/4の長さになるように、第3の高周波線路12の電気長θが設定される。
 図8の高周波スイッチの動作自体は、図1の高周波スイッチと同様であり、図1の高周波スイッチと同様の効果が得られる。
 この実施の形態2では、FET9,13のそれぞれが直列に多段接続されているため、大電力のRF信号が入力された場合でも、オフ状態のFET9,13に印加される電圧が、多段に接続されているFET9,13に分圧される。
 よって、この実施の形態2によれば、上記実施の形態1よりも、耐電力特性を高めることができる。
実施の形態3.
 この実施の形態3では、FET9に対してコンデンサ21が直列に接続され、FET13に対してコンデンサ22が直列に接続されている例を説明する。
 図9はこの発明の実施の形態3による高周波スイッチを示す構成図である。図9において、図1と同一符号は同一または相当部分を示すので説明を省略する。
 コンデンサ21は一端がFET9のソース端子と接続され、他端がグランド10と接続され、FET9が有する寄生インダクタンス成分と直列共振する。
 コンデンサ22は一端がFET13のソース端子と接続され、他端が第4の高周波線路14の一端と接続され、FET13が有する寄生インダクタンス成分と直列共振する。
 図9では、FET13と第4の高周波線路14の間にコンデンサ22が接続されている例を示しているが、第4の高周波線路14とグランド15の間にコンデンサ22が接続されているものであってもよい。
 図9では、FET9に対してコンデンサ21が直列に接続され、FET13に対してコンデンサ22が直列に接続されている例を示しているが、FET9に対してコンデンサ21が直列に接続されているだけで、FET13にはコンデンサ22が直列に接続されていなくてもよい。
 また、FET13に対してコンデンサ22が直列に接続されているだけで、FET9にはコンデンサ21が直列に接続されていなくてもよい。
 図9は、コンデンサ21,22が図1の高周波スイッチに設けられている例を示しているが、図8の高周波スイッチに設けられているものであってもよい。
 図9の高周波スイッチの動作自体は、図1及び図8の高周波スイッチと同様であり、図1及び図8の高周波スイッチと同様の効果が得られる。
 FET9に対してコンデンサ21が直列に接続されることで、FET9が有する寄生インダクタンス成分が、コンデンサ21と直列共振されるようになる。
 コンデンサ21が、FET9が有する寄生インダクタンス成分と直列共振されることで、寄生インダクタンス成分が低減される。
 また、FET13に対してコンデンサ22が直列に接続されることで、FET13が有する寄生インダクタンス成分が、コンデンサ22と直列共振されるようになる。
 コンデンサ22が、FET13が有する寄生インダクタンス成分と直列共振されることで、寄生インダクタンス成分が低減される。
 コンデンサ21,22によって寄生インダクタンス成分が低減されることで、寄生インダクタンス成分が通過特性に与える影響が低減される。
 よって、この実施の形態3によれば、上記実施の形態1,2よりも、通過帯域を広げることができる。
 なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
 この発明は、信号の伝搬経路を切り替える高周波スイッチに適している。
 1 第1の入出力端子、2 第2の入出力端子、3 第3の入出力端子、4 第1の高周波線路、5 第2の高周波線路、6 制御端子、7,8 抵抗、9 FET(第1のスイッチング素子)、10 グランド、11 スタブ切替回路、12 第3の高周波線路、13 FET(第2のスイッチング素子)、14 第4の高周波線路、15 グランド、16 第3の高周波線路、21,22 コンデンサ。

Claims (6)

  1.  第1の入出力端子と第2の入出力端子との間に接続され、電気長が前記第1の入出力端子から入出力される信号の波長の4分の1の長さである第1の高周波線路と、
     前記第1の入出力端子と第3の入出力端子との間に接続され、電気長が前記波長の4分の1の長さである第2の高周波線路と、
     前記第3の入出力端子とグランドとの間に接続されている第1のスイッチング素子と、
     一端が前記第2の入出力端子と接続されており、前記第1の入出力端子と前記第2の入出力端子との間が信号の伝搬経路として選択される場合、電気長が前記波長の4分の1の長さのショートスタブとして動作し、前記第1の入出力端子と前記第3の入出力端子との間が信号の伝搬経路として選択される場合、電気長が前記波長の4分の1の長さのオープンスタブとして動作するスタブ切替回路と
     を備えた高周波スイッチ。
  2.  前記スタブ切替回路は、
     一端が前記第2の入出力端子と接続されている第3の高周波線路と、
     一端が前記第3の高周波線路の他端と接続されており、閉じている状態では抵抗成分を有し、開いている状態では容量成分を有している第2のスイッチング素子と、
     一端が前記第2のスイッチング素子の他端と接続され、他端がグランドと接続されている第4の高周波線路とを備え、
     前記第3及び第4の高周波線路の合計の電気長が前記波長の4分の1の長さであり、
     前記第3の高周波線路の電気長と前記第2のスイッチング素子が有する容量成分に対応する電気長とを合わせた電気長が前記波長の4分の1の長さであることを特徴とする請求項1記載の高周波スイッチ。
  3.  前記第1及び第2のスイッチング素子は、電界効果トランジスタ、ピンダイオード又はMEMS(Micro Electro Mechanical System)スイッチであることを特徴とする請求項2記載の高周波スイッチ。
  4.  前記第1のスイッチング素子及び前記第2のスイッチング素子のうち、少なくとも一方のスイッチング素子は、直列に多段接続されていることを特徴とする請求項2記載の高周波スイッチ。
  5.  前記第1のスイッチング素子及び前記第2のスイッチング素子のうち、少なくとも一方のスイッチング素子とグランドとの間に、当該スイッチング素子の寄生インダクタンス成分と直列共振するコンデンサが接続されていることを特徴とする請求項2記載の高周波スイッチ。
  6.  前記第1のスイッチング素子が閉じている状態であるときの前記第1のスイッチング素子の通過位相が0度、前記第1のスイッチング素子の反射位相が90度となり、
     前記第1のスイッチング素子が開いている状態であるときの前記第1のスイッチング素子の通過位相が90度、前記第1のスイッチング素子の反射位相が180度となるように、
     前記第3及び第4の高周波線路の電気長が設定されていることを特徴とする請求項2記載の高周波スイッチ。
PCT/JP2016/087380 2016-12-15 2016-12-15 高周波スイッチ WO2018109896A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/087380 WO2018109896A1 (ja) 2016-12-15 2016-12-15 高周波スイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/087380 WO2018109896A1 (ja) 2016-12-15 2016-12-15 高周波スイッチ

Publications (1)

Publication Number Publication Date
WO2018109896A1 true WO2018109896A1 (ja) 2018-06-21

Family

ID=62559769

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/087380 WO2018109896A1 (ja) 2016-12-15 2016-12-15 高周波スイッチ

Country Status (1)

Country Link
WO (1) WO2018109896A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073746A (ko) * 2019-12-11 2021-06-21 한국전자기술연구원 GaN 트랜지스터를 이용한 초고주파 트래블링 웨이브 스위치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03258126A (ja) * 1990-03-08 1991-11-18 Sony Corp 送受信切り換え装置
JPH07235802A (ja) * 1994-02-23 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ回路
JP2008311859A (ja) * 2007-06-13 2008-12-25 Mitsubishi Electric Corp 高周波スイッチ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03258126A (ja) * 1990-03-08 1991-11-18 Sony Corp 送受信切り換え装置
JPH07235802A (ja) * 1994-02-23 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ回路
JP2008311859A (ja) * 2007-06-13 2008-12-25 Mitsubishi Electric Corp 高周波スイッチ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210073746A (ko) * 2019-12-11 2021-06-21 한국전자기술연구원 GaN 트랜지스터를 이용한 초고주파 트래블링 웨이브 스위치
US20220271749A1 (en) * 2019-12-11 2022-08-25 Korea Electronics Technology Institute Ultrahigh frequency traveling-wave switch
KR102579152B1 (ko) 2019-12-11 2023-09-15 한국전자기술연구원 GaN 트랜지스터를 이용한 초고주파 트래블링 웨이브 스위치
US12040788B2 (en) * 2019-12-11 2024-07-16 Korea Electronics Technology Institute Ultrahigh frequency traveling-wave switch

Similar Documents

Publication Publication Date Title
CN109565268B (zh) 用于改善衰减器电路中的降q损耗和相位平衡的设备和方法
JPH10335901A (ja) 半導体スイッチ
US9520628B2 (en) Transistor switches with single-polarity control voltage
JP4672652B2 (ja) 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ
JP2002344201A (ja) 移相器及び多ビット移相器
JPH07321505A (ja) 移相器
WO2018109896A1 (ja) 高周波スイッチ
JP5094515B2 (ja) ミリ波帯スイッチ
US11451208B2 (en) Switching circuit and variable attenuator
JP2007166596A (ja) 高周波スイッチ
JP5822660B2 (ja) 高周波スイッチ
JP4963241B2 (ja) 移相回路
JP2001326558A (ja) 移相器
JP3634223B2 (ja) 移相器
JP6373543B2 (ja) 高周波スイッチ
US7167064B2 (en) Phase shift circuit and phase shifter
JP2001339276A (ja) 移相器
JP2007258766A (ja) 半導体スイッチ回路
WO2023135663A1 (ja) 移相回路
JP7442740B2 (ja) 高周波スイッチ
JP2007019590A (ja) 半導体信号切替回路
EP3373455B1 (en) High frequency switch
JP2002164703A (ja) 広帯域耐電力スイッチ
JP2005323304A (ja) 2×2スイッチおよび4×4スイッチ
JP2012239011A (ja) 高周波スイッチ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16924172

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16924172

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP