JP7442740B2 - 高周波スイッチ - Google Patents

Description

本開示は、高周波スイッチに関する。

高周波スイッチは、高周波信号を用いる機器において、高周波信号の経路を切り替えるスイッチである。
高周波スイッチの中には、無線通信機器において送信と受信といった２経路を切り替える高周波スイッチとして、例えば非特許文献１に記載されるような、スイッチング素子を用いたＳＰＤＴ（Ｓｉｎｇｌｅ－Ｐｏｌｅ Ｄｏｕｂｌｅ－Ｔｈｒｏｗ）スイッチがある。
非特許文献１のＳＰＤＴスイッチは、スイッチング素子としてトランジスタを用いており、第１入出力端子と第２入出力端子とがスイッチング素子を介して接続され、また、第１入出力端子と第３入出力端子とがスイッチング素子を介して接続されている。そして、ＳＰＤＴスイッチは、それぞれのスイッチング素子に対して印加される電圧が制御されることで、一方のスイッチング素子をオン状態にするとともに、他方のスイッチング素子をオフ状態にして、いずれかの入出力端子間を導通するように切り替える。

Ｂ． Ｅ． Ｂｅｄａｒｄ， ｅｔ． ａｌ． "Ａ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｍｏｎｏｌｉｔｈｉｃ ＧａＡｓ ＳＰＤＴ Ｓｗｉｔｃｈ，" １９８５ １５ｔｈ Ｅｕｒｏｐｅａｎ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅｎｃｅ

従来の高周波スイッチにおいては、スイッチング素子の内部にキャパシタンスやインダクタンスをはじめとした寄生成分が存在する傾向があり、この寄生成分により、スイッチング素子がオフ状態になった入出力端子間のアイソレーションが悪化することがある、という課題があった。

本開示は、上記課題を解決するもので、スイッチング素子がオフ状態になった入出力端子間のアイソレーションの悪化を抑える、高周波スイッチを提供することを目的とする。

本開示の高周波スイッチは、第１入出力端子と、第２入出力端子と、第３入出力端子と、第１入出力端子と第２入出力端子との間に接続され、第１入出力端子と第２入出力端子との間の導通および非導通を切り替える第１スイッチング素子と、第１入出力端子と第３入出力端子との間に接続され、第１入出力端子と第３入出力端子との間の導通および非導通を切り替える第２スイッチング素子と、一端が第２入出力端子に接続され、第１スイッチング素子と並列に接続された第３スイッチング素子と、一端が第３入出力端子に接続され、第２スイッチング素子と並列に接続された第４スイッチング素子と、一端が第３スイッチング素子の他端に接続され、他端が第４スイッチング素子の他端に接続されたインピーダンス変成器と、を備え、インピーダンス変成器は、第１入出力端子、第２入出力端子、または、第３入出力端子が入力する信号および出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路の通過位相と等しい通過位相を有する回路により構成されている。

本開示によれば、スイッチング素子がオフ状態になった入出力端子間のアイソレーションの悪化を抑える、高周波スイッチを提供できる。

実施の形態１に係る高周波スイッチの回路構成を示す図である。 図１に示す高周波スイッチの動作の例を説明する図である。 実施の形態２に係る高周波スイッチの回路構成を示す図である。 実施の形態３に係る高周波スイッチの回路構成を示す図である。 実施の形態４に係る高周波スイッチの回路構成を示す図である。 実施の形態５に係る高周波スイッチの回路構成を示す図である。

以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
図１は、実施の形態１に係る高周波スイッチ１の回路構成を示す図である。
図１に示す高周波スイッチ１は、第１入出力端子１１、第２入出力端子１２、第３入出力端子１３、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４、第１高抵抗素子３１、第２高抵抗素子３２、第３高抵抗素子３３、第４高抵抗素子３４、第１制御端子４１、第２制御端子４２、および、インピーダンス変成器５１、を備える。
第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、第４スイッチング素子２４は、それぞれ、トランジスタで構成される。以下の説明においては、電界効果トランジスタをトランジスタの具体的一例として説明する。ただし、各スイッチング素子は、電界効果トランジスタ以外の様々なトランジスタにより構成されるスイッチング素子であってもよく、各実施の形態に説明する発明の技術思想を阻害しない範囲内で実現できるスイッチング素子であればよい。
以下、各スイッチング素子において、導通した状態において導通する電極間の電極をそれぞれ「一端」、「他端」とも記載する。
図１に示すスイッチング素子は、電界効果トランジスタである。
この場合、スイッチング素子は、ゲート電極Ｇに、ピンチオフ電圧（以下、「閾値電圧」とも記載する。）より高い電圧が印加された状態において一端と他端との間をオン状態にし、また、ゲート電極Ｇに、ピンチオフ電圧（閾値電圧）より低い電圧が印加されている状態において一端と他端との間でオフ状態にする。

第１スイッチング素子２１は、第１入出力端子１１と第２入出力端子１２との間に接続され、第１入出力端子１１と第２入出力端子１２との間の導通および非導通を切り替える。
図１に示す第１スイッチング素子２１は、一端が第１入出力端子１１に接続されており、他端が第２入出力端子１２に接続されており、ゲート電極Ｇが第１高抵抗素子３１を介して第１制御端子４１に接続されている。

第２スイッチング素子２２は、第１入出力端子１１と第３入出力端子１３との間に接続され、第１入出力端子１１と第３入出力端子１３との間の導通および非導通を切り替える。
図１に示す第２スイッチング素子２２は、一端が第１入出力端子１１に接続されており、他端が第３入出力端子１３に接続されており、ゲート電極Ｇが第２高抵抗素子３２を介して第２制御端子４２に接続されている。

第３スイッチング素子２３は、第１スイッチング素子２１と並列に接続されている。
具体的には、図１に示す第３スイッチング素子２３は、一端が第２入出力端子１２と第１スイッチング素子２１と接続されており、他端がインピーダンス変成器５１の一端に接続されており、ゲート電極Ｇが第３高抵抗素子３３を介して第２制御端子４２に接続されている。

第４スイッチング素子２４は、第２スイッチング素子２２と並列に接続されている。
具体的には、図１に示す第４スイッチング素子２４は、一端が第３入出力端子１３と第２スイッチング素子２２と接続されており、他端がインピーダンス変成器５１の他端に接続されており、ゲート電極Ｇが第４高抵抗素子３４を介して第１制御端子４１に接続されている。

インピーダンス変成器５１は、第３スイッチング素子２３と第４スイッチング素子２４との間に接続されている。
具体的には、図１に示すインピーダンス変成器５１は、一端が第３スイッチング素子２３の他端に接続され、他端が第４スイッチング素子２４の他端に接続されている。
インピーダンス変成器５１は、第１スイッチング素子２１および第３スイッチング素子２３が含まれる回路のインピーダンスと、第２スイッチング素子２２および第４スイッチング素子２４が含まれる回路のインピーダンスとを整合させる。

次に、図１に示す高周波スイッチ１の動作を説明する。
図２は、図１に示す高周波スイッチ１の動作の例を説明する図である。
図２は、第１入出力端子１１と第３入出力端子１３との間を導通させた状態から、第１入出力端子１１と第２入出力端子１２との間を導通させた状態に切り替える場合を示している。
図示しない制御装置から第１制御端子４１に、第１スイッチング素子２１および第４スイッチング素子２４の閾値電圧より高い電圧Ｖ１の制御信号が印加され、第１スイッチング素子２１および第４スイッチング素子２４はそれぞれオン状態になる。
ほぼ同時に、図示しない制御装置から第２制御端子４２に、第２スイッチング素子２２および第３スイッチング素子２３の閾値電圧より低い電圧Ｖ２の制御信号が印加され、第２スイッチング素子２２および第３スイッチング素子２３はそれぞれオフ状態になる。
このとき、第４スイッチング素子２４におけるインピーダンス変成器５１が接続された端子（他端）は、インピーダンス変成器５１の働きにより、仮想ショート点が形成される。そして、第４スイッチング素子２４の一端と接続された第３入出力端子１３は、短絡に近い状態になる。これにより、第３入出力端子１３側の回路のアイソレーションは改善される。
一方、第３スイッチング素子２３におけるインピーダンス変成器５１が接続された端子（他端）は、インピーダンス変成器５１の働きにより、仮想オープン点が形成される。これにより、スイッチング素子の容量成分の影響が低減され、第１入出力端子１１と第２入出力端子１２との間を通る信号の通過損失は改善される。

ここで、第１入出力端子１１と第２入出力端子１２との間を導通させた状態から、第１入出力端子１１と第３入出力端子１３との間を導通させた状態に切り替える場合においては、制御端子への電圧の印加状態が逆になる。
すなわち、図示しない制御装置から第１制御端子４１に、第１スイッチング素子２１および第４スイッチング素子２４の閾値電圧より低い電圧の制御信号が印加され、第１スイッチング素子２１および第４スイッチング素子２４はそれぞれオフ状態になる。
ほぼ同時に、図示しない制御装置から第２制御端子４２に、第２スイッチング素子２２および第３スイッチング素子２３の閾値電圧より高い電圧の制御信号が印加され、第２スイッチング素子２２および第３スイッチング素子２３はそれぞれオン状態になる。
第３スイッチング素子２３におけるインピーダンス変成器５１が接続された端子（他端）は、インピーダンス変成器５１の働きにより、仮想ショート点が形成される。そして、第３スイッチング素子２３の一端と接続された第２入出力端子１２は、短絡に近い状態になる。これにより、第２入出力端子１２側の回路のアイソレーションは改善される。
一方、第４スイッチング素子２４におけるインピーダンス変成器５１が接続された端子（他端）は、インピーダンス変成器５１の働きにより、仮想オープン点が形成される。これにより、スイッチング素子の容量成分の影響が低減され、第１入出力端子１１と第３入出力端子１３との間を通る信号の通過損失は改善される。
なお、本開示に係る高周波スイッチにおける上記作用は、各入出力端子に接続される回路または素子のインピーダンスが低いほど有効に作用する。

本開示の高周波スイッチは、上記説明したような構成により、オフ状態に切り替えられた回路側のアイソレーションを改善できる。
また、高周波スイッチは、上記説明したような構成により、オン状態に切り替えられた回路側を通る信号の通過損失を改善できる。

なお、非特許文献１のＳＰＤＴスイッチは、第２入出力端子に接続されたスイッチング素子と並列に、別のスイッチング素子が接続されており、また、第３入出力端子に接続されたスイッチング素子と並列に、さらに別のスイッチング素子が接続されている。
しかし、このスイッチング素子は、それぞれソース電極を接地するものである。
この場合、各入出力端子においては、スイッチング素子の容量成分の影響を受けてしまうため、オフ状態に切り替えられた回路側のアイソレーションが悪化してしまい、かつ、オン状態に切り替えられた回路側を通る信号の通過損失が悪化してしまう。
そして、アイソレーションが悪化することに伴い、非特許文献１のＳＰＤＴスイッチは、例えば、オン状態となっている第１入出力端子と第２入出力端子の間を通過する信号が第３入出力端子に漏洩してしまうといった問題がある。
これに対し、本開示に係る高周波スイッチは、上記構成を採用することにより、このような問題の発生を抑制できる。

本開示における高周波スイッチは、第１入出力端子と、第２入出力端子と、第３入出力端子と、第１入出力端子と第２入出力端子との間に接続され、第１入出力端子と第２入出力端子との間の導通および非導通を切り替える第１スイッチング素子と、第１入出力端子と第３入出力端子との間に接続され、第１入出力端子と第３入出力端子との間の導通および非導通を切り替える第２スイッチング素子と、一端が第２入出力端子に接続され、第１スイッチング素子と並列に接続された第３スイッチング素子と、一端が第３入出力端子との間に接続され、第２スイッチング素子と並列に接続された第４スイッチング素子と、一端が第３スイッチング素子の他端に接続され、他端が第４スイッチング素子の他端に接続されたインピーダンス変成器と、を備えるように構成した。
これにより、スイッチング素子がオフ状態になった入出力端子間のアイソレーションの悪化を抑える、高周波スイッチを提供できる、という効果を奏する。

実施の形態２．
実施の形態２においては、インピーダンス変成器の具体的構成の１例について説明する。
図３は、実施の形態２に係る高周波スイッチ２の回路構成を示す図である。
図３の説明において、図１と同様の回路構成については、図１と同じ符号を付して、以下、その詳細な説明を省略する。
図３に示す高周波スイッチ２において、インピーダンス変成器５１は、λ／４線路（４分の１波長線路）５２を用いて構成されている。λは、入出力端子間を通過する入出力信号の波長を示す。
λ／４線路５２は、第１入出力端子、第２入出力端子、または、第３入出力端子が入力する信号および出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路である。

また、インピーダンス変成器５１は、λ／４線路５２に加え、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を吸収するように構成してもよい。
具体的には、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を予め求め、インピーダンス変成器５１を、寄生成分に応じてλ／４線路５２の電気長を短縮または延長して構成する。これにより、インピーダンス変成器５１は、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を吸収することができる。

このインピーダンス変成器５１を有する高周波スイッチ２は、寄生成分に起因する電気的特性の劣化を抑えながら、オフ状態に切り替えられた回路側のアイソレーションを改善することができる。また、オン状態に切り替えられた回路側を通る信号の通過損失を改善できる。

実施の形態２によれば、本開示の高周波スイッチにおいて、さらに、インピーダンス変成器は、第１入出力端子、第２入出力端子、または、第３入出力端子が入力する信号および出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路により構成した。
これにより、実施の形態１のインピーダンス変成器を伝送線路で構成して、スイッチング素子がオフ状態になった入出力端子間のアイソレーションの悪化を抑える、高周波スイッチを提供できる、という効果を奏する。

また、本開示の高周波スイッチにおいて、インピーダンス変成器が、さらに、第３スイッチング素子の寄生成分または第４スイッチング素子の寄生容量を吸収するように構成した。
これにより、さらに、寄生成分に起因する電気的特性の劣化を抑える、高周波スイッチを提供できる、という効果を奏する。

実施の形態３．
実施の形態３においては、インピーダンス変成器の具体的構成の別の１例について説明する。
図４は、実施の形態３に係る高周波スイッチ３の回路構成を示す図である。
図４の説明において、図１と同様の回路構成については、図１と同じ符号を付して、以下、その詳細な説明を省略する。
図４に示す高周波スイッチ３は、図１における高周波スイッチ１のインピーダンス変成器５１を、インピーダンス変成回路５３を用いて構成したものである。
図４に示すインピーダンス変成回路５３は、インダクタおよびキャパシタを組み合わせて構成された回路である。
インピーダンス変成回路５３は、第１入出力端子、第２入出力端子、または、第３入出力端子が入力または出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路の通過位相と等しい通過位相を有する回路である。
具体的には、図４に示すインピーダンス変成回路５３は、インダクタと２つのキャパシタとを有している。
インダクタの一端が第３スイッチング素子２３の他端と接続されており、インダクタの他端が第４スイッチング素子２４の他端と接続されている。
２つのうちの一方のキャパシタは、その一端が、第３スイッチング素子２３の他端とインダクタとの間に接続され、他端が接地されている。
２つのうちの他方のキャパシタは、その一端が、第４スイッチング素子２４の他端とインダクタとの間に接続され、他端が接地されている。

また、インピーダンス変成器は、上記のインピーダンス変成回路５３に加え、さらに、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を吸収するように構成してもよい。
具体的には、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を予め求め、インピーダンス変成回路５３を、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を吸収するように構成する。これにより、インピーダンス変成回路５３は、第３スイッチング素子２３の寄生成分または第４スイッチング素子２４の寄生成分を吸収することができる。

なお、図４に示すインピーダンス変成回路５３は、一例であり、第１入出力端子、第２入出力端子、または、第３入出力端子が入力または出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路の通過位相と等しい通過位相を有する回路であれば、インダクタ、キャパシタあるいは伝送線路を組み合わせたあらゆる構成が考えられる。

このインピーダンス変成回路５３を有する高周波スイッチ３は、実施の形態２に係る高周波スイッチ２に対し、λ／４線路５２をはじめとした伝送線路を用いずに構成できるため、特に低周波帯の信号を入出力する場合の高周波スイッチにおける回路サイズの増大を防ぐことができる。

実施の形態３によれば、本開示の高周波スイッチにおいて、さらに、インピーダンス変成器が、第１入出力端子、第２入出力端子、または、第３入出力端子が入力または出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路の通過位相と等しい通過位相を有する、インダクタおよびキャパシタを組み合わせて構成された回路を用いるよう構成した。
これにより、さらに、高周波スイッチにおける回路サイズが増大しにくい高周波スイッチを提供できる、という効果を奏する。

本開示の高周波スイッチにおいて、インピーダンス変成器が、さらに、第３スイッチング素子の寄生成分および第４スイッチング素子の寄生成分を吸収するように構成した。
これにより、さらに、寄生成分に起因する電気的特性の劣化を抑える、高周波スイッチを提供できる、という効果を奏する。

実施の形態４．
実施の形態４は、高周波スイッチにおけるスイッチング素子の動作を安定させる形態を説明する。
図５は、実施の形態４に係る高周波スイッチ４の回路構成を示す図である。
図５の説明において、図１と同様の回路構成については、図１と同じ符号を付して、以下、その詳細な説明を省略する。
図５に示す高周波スイッチ４は、第１の直流バイアス用高抵抗素子６１、および、第２の直流バイアス用高抵抗素子６２、を備えている。
第１の直流バイアス用高抵抗素子６１、および、第２の直流バイアス用高抵抗素子６２は、入出力信号に対して高インピーダンスとなる素子である。

第１の直流バイアス用高抵抗素子６１は、第３スイッチング素子２３と並列に接続されている。
具体的には、図５に示す第１の直流バイアス用高抵抗素子６１は、一端が第３スイッチング素子２３の一端に接続されており、他端が第３スイッチング素子２３の他端に接続されている。

第２の直流バイアス用高抵抗素子６２は、第４スイッチング素子２４と並列に接続されている。
具体的には、図５に示す第２の直流バイアス用高抵抗素子６２は、一端が第４スイッチング素子２４の一端に接続されており、他端が第４スイッチング素子２４の他端に接続されている。

図５に示す高周波スイッチ４は、上記構成により、第３スイッチング素子２３のゲート端子以外の一端と他端、および、第４スイッチング素子２４のゲート端子以外の一端と他端において、直流的に同電位になる。これにより、高周波スイッチ４は、スイッチング素子が確実にスイッチング動作でき、スイッチング素子の動作を安定させることができる。

図５においては、図１の高周波スイッチ１に、第１の直流バイアス用高抵抗素子６１、および、第２の直流バイアス用高抵抗素子６２を付加した高周波スイッチ４を示した。
ただし、実施の形態４は、図３に示す高周波スイッチ３、または、図４に示す高周波スイッチ３に、第１の直流バイアス用高抵抗素子６１、および、第２の直流バイアス用高抵抗素子６２を上記同様に設けて構成したものでもよい。

ここで、図５の高周波スイッチ４におけるインピーダンス変成器を、直流電流を通過させる素子で構成するようにしてもよい。この場合、第１の直流バイアス用高抵抗素子６１、または、第２の直流バイアス用高抵抗素子６２のいずれかを省略した構成にすることができる。

また、第１入出力端子１１から第３入出力端子１３までのいずれか１つ以上の入出力端子に対し、任意の直流電圧を印加する、または、直流的に接地するようにしてもよい。これにより、高周波スイッチ４においては、第１制御端子４１および第２制御端子４２に印加する電圧を任意に決定することができる。

実施の形態４によれば、本開示の高周波スイッチにおいて、さらに、一端が第３スイッチング素子の一端に接続され、他端が第３スイッチング素子の他端に接続された第１の直流バイアス用高抵抗素子と、一端が第４スイッチング素子の一端に接続され、他端が第４スイッチング素子の他端に接続された第２の直流バイアス用高抵抗素子と、を備えるように構成した。
これにより、さらに、スイッチング素子の動作が安定する高周波スイッチを提供できる、という効果を奏する。

実施の形態５．
実施の形態５は、高周波スイッチにおけるスイッチング素子の動作を安定させる形態を説明する。
図６は、実施の形態５に係る高周波スイッチ５の回路構成を示す図である。
図６の説明において、図１と同様の回路構成については、図１と同じ符号を付して、以下、その詳細な説明を省略する。
図６に示す高周波スイッチ５は、さらに、第３の直流バイアス用高抵抗素子７１、および、直流バイアス用端子７２を備える。
第３の直流バイアス用高抵抗素子７１は、入出力信号に対して高インピーダンスとなる素子である。
図６に示す第３の直流バイアス用高抵抗素子７１は、その一端が、インピーダンス変成器に接続されており、他端が直流バイアス用端子７２に接続されている。

図６に示す高周波スイッチ５において、直流バイアス用端子７２に対し、直流電圧を印加する、または、接地することで、第３スイッチング素子２３のゲート端子以外の一端と他端、および、第４スイッチング素子２４のゲート端子以外の一端と他端において、直流的に同電位になる。そして、実施の形態４と同様の効果が得られる。

なお、第３の直流バイアス用高抵抗素子７１は、第３スイッチング素子２３の他端および第４スイッチング素子２４の他端に対して直流電圧を印加できる位置に接続されていればよく、第３スイッチング素子２３の他端と第４スイッチング素子２４の他端との間のうちのいずれの位置に接続されていてもよい。

実施の形態５によれば、本開示の高周波スイッチにおいて、さらに、第３スイッチング素子の他端と第４スイッチング素子の他端との間に接続された、第３の直流バイアス用高抵抗素子を備えるように構成した。
これにより、さらに、スイッチング素子の動作が安定する高周波スイッチを提供できる、という効果を奏する。

なお、本開示は、その発明の範囲内において、各実施の形態の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。

本開示に係る高周波スイッチは、高周波信号の経路を切り替える必要がある機器であって、例えば無線通信機器等に用いるのに適している。

１，２，３，４，５ 高周波スイッチ、１１ 第１入出力端子、１２ 第２入出力端子、１３ 第３入出力端子、２１ 第１スイッチング素子、２２ 第２スイッチング素子、２３ 第３スイッチング素子、２４ 第４スイッチング素子、３１ 第１高抵抗素子、３２ 第２高抵抗素子、３３ 第３高抵抗素子、３４ 第４高抵抗素子、４１ 第１制御端子、４２ 第２制御端子、５１ インピーダンス変成器、５２ λ／４線路（４分の１波長線路）、５３ インピーダンス変成回路、６１ 第１の直流バイアス用高抵抗素子、６２ 第２の直流バイアス用高抵抗素子、７１ 第３の直流バイアス用高抵抗素子、７２ 直流バイアス用端子。

Claims (7)

1. 第１入出力端子と、
   第２入出力端子と、
   第３入出力端子と、
   前記第１入出力端子と前記第２入出力端子との間に接続され、前記第１入出力端子と前記第２入出力端子との間の導通および非導通を切り替える第１スイッチング素子と、
   前記第１入出力端子と前記第３入出力端子との間に接続され、前記第１入出力端子と前記第３入出力端子との間の導通および非導通を切り替える第２スイッチング素子と、
   一端が前記第２入出力端子に接続され、前記第１スイッチング素子と並列に接続された第３スイッチング素子と、
   一端が前記第３入出力端子に接続され、前記第２スイッチング素子と並列に接続された第４スイッチング素子と、
   一端が前記第３スイッチング素子の他端に接続され、他端が前記第４スイッチング素子の他端に接続されたインピーダンス変成器と、
   を備え、
   前記インピーダンス変成器は、
   前記第１入出力端子、前記第２入出力端子、または、前記第３入出力端子が入力する信号および出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路の通過位相と等しい通過位相を有する回路により構成されている、
   高周波スイッチ。
2. 前記インピーダンス変成器は、
   前記第１入出力端子、前記第２入出力端子、または、前記第３入出力端子が入力する信号および出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路により構成されている、
   請求項１に記載の高周波スイッチ。
3. 前記インピーダンス変成器は、
   前記第１入出力端子、前記第２入出力端子、または、前記第３入出力端子が入力または出力する信号の波長に対して４分の１の整数倍の電気長を有する伝送線路の通過位相と等しい通過位相を有する、インダクタおよびキャパシタを組み合わせて構成された回路である、
   請求項１に記載の高周波スイッチ。
4. 前記インピーダンス変成器は、さらに、
   前記第３スイッチング素子の寄生成分および前記第４スイッチング素子の寄生成分を吸収するように構成されていることを特徴とする、
   請求項１から請求項３のうちのいずれか１項に記載の高周波スイッチ。
5. 一端が前記第３スイッチング素子の一端に接続され、他端が前記第３スイッチング素子の他端に接続された第１の直流バイアス用高抵抗素子と、
   一端が前記第４スイッチング素子の一端に接続され、他端が前記第４スイッチング素子の他端に接続された第２の直流バイアス用高抵抗素子と、
   をさらに備えた、請求項１から請求項３のうちのいずれか１項に記載の高周波スイッチ。
6. 前記第３スイッチング素子の他端と前記第４スイッチング素子の他端との間に接続された、第３の直流バイアス用高抵抗素子を、さらに備えた、
   請求項１から請求項３のうちのいずれか１項に記載の高周波スイッチ。
7. 前記第３スイッチング素子の他端と前記第４スイッチング素子の他端との間に接続された、第３の直流バイアス用高抵抗素子を、さらに備えた、
   請求項４に記載の高周波スイッチ。

Images