JP4063230B2

JP4063230B2 - 高周波スイッチ

Info

Publication number: JP4063230B2
Application number: JP2004056111A
Authority: JP
Inventors: 邦浩遠藤; 和喜稲見
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-03-01
Filing date: 2004-03-01
Publication date: 2008-03-19
Anticipated expiration: 2024-03-01
Also published as: JP2005252345A

Description

この発明は、高周波スイッチに関するものである。

現在、高周波スイッチについては、すでに多くの論文、学会で報告されており、その回路構成に関して様々な提案がなされていることは周知のところである。

このような高周波スイッチの一例として、１／４波長インピーダンス変成器と並列ＦＥＴ（Field Effect Transistor）で構成されたＦＥＴスイッチで、ＦＥＴに加わる電圧を低減することで、通過信号に対して高耐電力化を図ったものが知られている（例えば、非特許文献１参照）。

IEICE Microwave and Millimeterwave Monolithic Circuits Symposium Dijest,pp-42-46,June 1982 "An X-band 10W monolithic transmit-receive GaAs FET switch"（第４３頁、第４図）

然るに、最近のマイクロ波通信やレーダシステムにおいては、送信信号の高周波化、高電力化が望まれている。これらのシステムに用いられるマイクロ波送受信機では、送信機の出力信号が受信機に入力され、低雑音増幅器に高出力電力が入力されるような場合がある。そのため、送信機の出力信号が受信機に回り込まないように、受信機への入力側に高耐電力の高周波スイッチを設ける必要がある。

このためには、高周波スイッチの高周波特性を劣化させずに高耐電力化することが求められるが、現実的には難しい。特に、従来の高耐電力スイッチでは、使用されているＦＥＴのピンチオフ時の寄生容量の低減と、高耐圧化という相反する要求を両立させる必要がある。しかしながら、今までのところ高耐電力スイッチとして充分な性能を有するものは実現化されていない。

高周波スイッチを高耐電力化させるためには、ＦＥＴサイズを大きくする必要があり、ピンチオフ時の寄生容量が増加する。これによりカットオフ周波数が低下し、高周波での動作ができないという問題がある。

この発明は、係る課題を解決するために成されたものであり、高周波特性が良く、かつ高耐電力化を実現する高周波スイッチを得ることを目的とする。

この発明による高周波スイッチは、一対の入力端子と一対の出力端子を有し、一方の出力端子が接地された９０°ハイブリッドカプラと、一端子を前記９０°ハイブリッドカプラの他方の出力端子に接続し他の端子を短絡もしくは開放とするスイッチング素子とを備えて、スイッチング素子はオン状態のときに等価的に接地状態となり、オフ状態のときに等価的に開放状態となるようにしたものである。

また、一対の入力端子と一対の出力端子を有し、一方の入力端子が接地抵抗に接続された第１の９０°ハイブリッドカプラと、一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第１の９０°ハイブリッドカプラの一方の出力端子に接続され、一方の出力端子が接地された第２の９０°ハイブリッドカプラと、一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第１の９０°ハイブリッドカプラの他方の出力端子に接続され、一方の出力端子が接地された第３の９０°ハイブリッドカプラと、一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第２の９０°ハイブリッドカプラの他方の出力端子に接続され、他方の入力端子が前記第３の９０°ハイブリッドカプラの他方の出力端子に接続されて、一方の出力端子が接地抵抗に接続された第４の９０°ハイブリッドカプラと、ドレイン端子が前記第２の９０°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第１のＦＥＴと、ドレイン端子が前記第３の９０°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第２のＦＥＴとを備えても良い。

この発明によれば、９０°ハイブリッドカプラを用いて、入力信号をスイッチング素子に電力分配することにより、スイッチング素子に印加される高周波信号の電力を低減することができる。また、これによって耐電圧の小さな素子を用いることができるため、高周波特性の良いマイクロ波高耐電力スイッチを得ることができる。

実施の形態１．
以下、図を用いて、この発明に係る高周波スイッチの実施の形態１について説明する。
図１は実施の形態１に係る高周波スイッチを構成する、マイクロ波高耐電力スイッチの回路構成を示す構成図である。
本回路は、ハイブリッド回路５と、スイッチング素子としてのＦＥＴ６で構成される。ハイブリッド回路５は、高周波信号を入力する一方の入力端子１（以下端子１）と、アイソレーション端子となる他方の入力端子２（以下端子２）と、接地された一方の出力端子３（以下端子３）と、他方の出力端子４（以下端子４）で構成されて、９０°ハイブリッドカプラとして動作する。９０°ハイブリッドカプラは、Ｌａｎｇｅカプラやブランチラインカプラなどで構成される（例えば、特開２００１−２０３５０２号公報参照）。

また、ＦＥＴ６のドレイン端子はハイブリッド回路５の出力端子４に接続される。ＦＥＴ６のソース端子は接地される。ＦＥＴ６のゲート端子は、ＦＥＴ６のオンオフ動作を制御するＦＥＴ制御端子７を構成する。ＦＥＴ制御端子７に約０Ｖの制御電圧を印加すると、ＦＥＴ６は抵抗素子として動作する。図２はこの状態での本回路の等価回路を示すものであって、ＦＥＴ６をＦＥＴオン抵抗８として示している。ＦＥＴオン抵抗８は小さいため、端子４は等価的に接地された状態とみなすことができる。また、ＦＥＴ制御端子７に対してピンチオフとなる電圧（ピンチオフ電圧よりも小さい負の電圧）を印加すると、ＦＥＴ６は容量性を示す。図３はこの状態での本回路の等価回路を示すものであって、ＦＥＴ６をＦＥＴオフ容量９として示している。ＦＥＴオフ容量９は容量が小さいため、端子４は等価的に開放された状態とみなすことができる。

次に、本回路の動作について説明する。
まずはじめに、ハイブリッド回路５の動作について図４を用いて説明する。
図４（ａ）に示すように端子１から高周波信号（以下、信号）を入力すると、端子３及び端子４に信号が等分配され、端子２へはほとんど信号が現れない。また、端子３に出力された信号に対し、端子４に出力された信号の位相は９０°遅れる。端子２、端子３、端子４から入力した場合も同様であり、夫々の状態を図４（ｂ）〜図４（ｄ）に示す。

次に、マイクロ波高耐電力スイッチのオン時の動作を説明する。
オン時はＦＥＴ制御端子７に約０Ｖの電圧を印加する。入力端子１から入力された信号は、端子３及び端子４に等分配される。端子３は接地、端子４は図２に示すように等価的に接地（短絡）となるため全反射してハイブリッド回路５に戻り、それぞれ端子１及び端子２に伝達される。

端子１へは、端子３及び端子４で反射した信号の位相が１８０°ずれて伝達されるため、互いに打ち消し合い端子１には信号が現れない。また、端子２へは端子３及び端子４で反射した信号の位相が同位相で伝達されるため、互いに加わり信号が現れる。
従って、端子１に入力された信号は端子２へ伝達され、マイクロ波高耐電力スイッチはオンとなる。

次に、マイクロ波高耐電力スイッチのオフ時の動作を説明する。オフ時はＦＥＴ制御端子７にピンチオフとなる電圧（例えば、−５Ｖ）を印加する。端子１から入力された信号は、端子３及び端子４に等分配される。端子３は接地、端子４は図３に示すように等価的に開放となるため、全反射してハイブリッド回路５に戻り、それぞれ端子１及び端子２に伝達される。このとき、端子４が開放であるため、反射される信号は、端子４が接地されている場合に対して位相が１８０°ずれる。

端子１へは、端子３及び端子４で反射した信号が同位相で伝達され、また、端子２へは端子３及び端子４で反射した信号の位相が１８０°ずれて伝達されるため、互いに打ち消し合って、端子２には信号が現れない。

従って、端子１に入力された信号は端子２へ伝達されず、マイクロ波高耐電力スイッチはオフとなる。

また、ＦＥＴ６に印加される高周波信号の電力は、ハイブリッド回路５により分配されて端子１に入力された信号の１／２となる。これによって、耐電圧の小さな素子を用いることができるので、高周波特性の良いマイクロ波高耐電力スイッチを得ることができる。なお、端子２に信号を入力した場合も、同様に端子１へ出力される信号をオン、オフすることができる。

さらに、ＦＥＴ６に印加されるされる電力が１／２倍になることから、ＦＥＴ６がオンの場合は、印加電流が２の平方根の逆数倍になるので、ＦＥＴ６のゲート幅を同じ比率で小さくすることができ、ＦＥＴサイズも小型化することが可能となる。これによってスイッチオフ時の寄生容量を小さくできるので、カットオフ周波数をより高くすることができ、高周波特性が向上する。

なお、図１では、端子３を接地した例について説明したが、端子３を開放端子としても良い。この場合は、端子１から入力された信号は、ＦＥＴ６がピンチオフ状態（ＦＥＴ制御端子７にピンチオフとなる電圧を与える）のときに、端子２から出力される。ＦＥＴ６がオン状態（ＦＥＴ制御端子７に約０Ｖの制御電圧を与える）のときに、端子１から出力される。
勿論、図１の例において、ＦＥＴ６の代わりにＰＩＮダイオードのような他のスイッチング素子を用いても良いことは言うまでもない。

実施の形態２．
以下、この発明に係る実施の形態２について説明する。
図５は実施の形態２によるマイクロ波高耐電力スイッチの回路構成図であり、実施の形態１のマイクロ波高耐電力スイッチにおいて、端子４とＦＥＴ６のドレイン端子との間に１／４波長伝送線路１０を挿入接続して回路を構成する。

図５において、ＦＥＴ６がオン状態のとき、１／４波長伝送線路１０のインピーダンス反転作用により、端子４は開放とみなせ、マイクロ波高耐電力スイッチはオフとなる。また、ＦＥＴ６がオフ状態のときは端子４は短絡とみなせ、マイクロ波高耐電力スイッチはオンとなる。従って、実施の形態１で示した動作に対し、ＦＥＴのオン・オフとマイクロ波高耐電力スイッチのオン・オフが反転した動作となる。

このとき、１／４波長伝送線路１０はＦＥＴ６の物理的な大きさに起因する寄生成分を含めて１／４波長となるように調整することにより、ＦＥＴ６の寄生成分に影響せず、高周波特性の良好なマイクロ波高耐電力スイッチを得ることができる。

実施の形態３．
以下、この発明に係る実施の形態３について説明する。
図６は、２つのマイクロ波高耐電力スイッチ２３，２４と、ハイブリッド回路１５、ハイブリッド回路２０、終端回路２１、２２で構成されたマイクロ波高耐電力スイッチである。マイクロ波高耐電力スイッチ２３、２４はそれぞれ実施の形態１と同様なマイクロ波高耐電力スイッチであるので、図ではハイブリッド回路とＦＥＴを便宜的に同一の符号で図示している。ハイブリッド回路１５、２０はぞれぞれ９０°ハイブリッドカプラで構成される。
ハイブリッド回路１５は、端子１１が高周波信号の信号入力端子、端子１２がアイソレーション端子を構成して、一対の入力端子を成している。ハイブリッド回路１５の端子１３、１４は、一対の出力端子を構成する。ハイブリッド回路２０の端子１６、１７は一対の入力端子を構成する。ハイブリッド回路２０の端子１８、１９は、一対の出力端子を構成する。終端回路２１、２２はそれぞれ一端が接地された終端抵抗を構成する。終端回路２１の他端はハイブリッド回路１５の端子１２に接続される。終端回路２２の他端はハイブリッド回路２０の端子２２に接続される。

マイクロ波高耐電力スイッチ２３を構成するハイブリッド回路５の端子１は、ハイブリッド回路１５の端子１３に接続される。マイクロ波高耐電力スイッチ２３を構成するハイブリッド回路５の端子２は、ハイブリッド回路２０の端子１６に接続される。マイクロ波高耐電力スイッチ２３を構成するハイブリッド回路５の端子３、４は、実施の形態１と同様に一方は接地され、他方はＦＥＴ６のドレイン端子に接続される。当該ＦＥＴ６のソース端子は接地されている。
マイクロ波高耐電力スイッチ２４を構成するハイブリッド回路５の端子１は、ハイブリッド回路１５の端子１４に接続される。マイクロ波高耐電力スイッチ２４を構成するハイブリッド回路５の端子２は、ハイブリッド回路２０の端子１７に接続される。マイクロ波高耐電力スイッチ２３を構成するハイブリッド回路５の端子３、４は、実施の形態１と同様に一方は接地され、他方はＦＥＴ６のドレイン端子に接続される。当該ＦＥＴ６のソース端子は接地されている。
端子１１から入力された高周波信号（以下、信号）は、ハイブリッド回路１５により、端子１３及び端子１４に分配され、それぞれマイクロ波高耐電力スイッチ２３、２４に出力される。

マイクロ波高耐電力スイッチ２３、２４がそれぞれオフ状態のときは、実施の形態１で述べたように端子１に信号が戻るため、ハイブリッド回路１５の端子１３及び端子１４へ戻り、分配されて端子１１及び端子１２に伝達される。このとき、端子１１に伝達される信号の位相は１８０°ずれており、従って、端子１１には信号は現れない。また、アイソレーション端子１２に伝達される信号は同位相であるため端子１２には足し合わされた信号が現れる。端子１２へ出力された信号は終端回路２１に吸収される。

マイクロ波高耐電力スイッチ２３、２４がオン状態のときは、それぞれのマイクロ波高耐電力スイッチを通った信号は端子１６、１７に伝達され、ハイブリッド回路２０を通して端子１８、１９に伝達される。このとき、端子１９に伝達される信号は同位相であるため足し合わされる。なお、端子１９に信号を入力した場合も、上記と同様に端子１１への信号をオン、オフすることができる。

このように、マイクロ波高耐電力スイッチのオン、オフによらず端子１１には信号が戻らないため、実施の形態１に比して、さらに反射特性の良いマイクロ波高耐電力スイッチを得ることができる。

勿論、図６の例において、各ＦＥＴの代わりにＰＩＮダイオードのような他のスイッチング素子を用いても良いことは言うまでもない。

この発明の実施の形態１のマイクロ波高耐電力スイッチを説明するための図である。この発明の実施の形態１のマイクロ波高耐電力スイッチのオン時の等価回路を説明するための図である。この発明の実施の形態１のマイクロ波高耐電力スイッチのオフ時の等価回路を説明するための図である。この発明の実施の形態１のマイクロ波高耐電力スイッチのハイブリッド回路５の動作を説明するための図である。この発明の実施の形態２のマイクロ波高耐電力スイッチを説明するための図である。この発明の実施の形態３のマイクロ波高耐電力スイッチを説明するための図である。

符号の説明

１〜４端子、５ハイブリッド回路、６ＦＥＴ、７ＦＥＴ制御端子、８ＦＥＴオン抵抗、９ＦＥＴオフ容量、１０１／４波長伝送線路、１１〜１４端子、１５ハイブリッド回路、１６〜１９端子、２０電力合成回路、２１、２２終端回路、２３、２４マイクロ波高耐電力スイッチ。

Claims

一対の入力端子と一対の出力端子を有し、一方の入力端子が接地抵抗に接続された第１の９０°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第１の９０°ハイブリッドカプラの一方の出力端子に接続され、一方の出力端子が接地された第２の９０°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第１の９０°ハイブリッドカプラの他方の出力端子に接続され、一方の出力端子が接地された第３の９０°ハイブリッドカプラと、
一対の入力端子と一対の出力端子を有し、一方の入力端子が前記第２の９０°ハイブリッドカプラの他方の入力端子に接続され、他方の入力端子が前記第３の９０°ハイブリッドカプラの他方の入力端子に接続されて、一方の出力端子が接地抵抗に接続された第４の９０°ハイブリッドカプラと、
ドレイン端子が前記第２の９０°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第１のＦＥＴと、
ドレイン端子が前記第３の９０°ハイブリッドカプラの他方の出力端子に接続され、ソース端子が接地された第２のＦＥＴと、
を備えた高周波スイッチ。