WO2018003219A1 - 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法 - Google Patents

窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法 Download PDF

Info

Publication number
WO2018003219A1
WO2018003219A1 PCT/JP2017/013901 JP2017013901W WO2018003219A1 WO 2018003219 A1 WO2018003219 A1 WO 2018003219A1 JP 2017013901 W JP2017013901 W JP 2017013901W WO 2018003219 A1 WO2018003219 A1 WO 2018003219A1
Authority
WO
WIPO (PCT)
Prior art keywords
supply layer
electron supply
electron
layer
nitride semiconductor
Prior art date
Application number
PCT/JP2017/013901
Other languages
English (en)
French (fr)
Inventor
文正 堀切
Original Assignee
株式会社サイオクス
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社サイオクス, 住友化学株式会社 filed Critical 株式会社サイオクス
Priority to US16/312,496 priority Critical patent/US11508629B2/en
Priority to CN201780039393.9A priority patent/CN109417035B/zh
Priority to EP17819588.9A priority patent/EP3477687A4/en
Publication of WO2018003219A1 publication Critical patent/WO2018003219A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a nitride semiconductor stack, a method for manufacturing a nitride semiconductor stack, a method for manufacturing a semiconductor stack, and a method for inspecting a semiconductor stack.
  • Group III nitride semiconductors such as gallium nitride have a higher saturation free electron velocity and higher breakdown voltage than silicon. For this reason, group III nitride semiconductors are expected to be applied to semiconductor devices for high frequency and high breakdown voltage applications (see, for example, Non-Patent Documents 1 to 3).
  • An object of the present invention is to provide a technique capable of improving the long-term reliability of a semiconductor device.
  • a substrate An electron transit layer provided on the substrate and made of a group III nitride semiconductor; An electron supply layer provided on the electron transit layer and made of a group III nitride semiconductor;
  • the surface force A of the electron supply layer which acts as an attractive force for attracting the probe and the surface of the electron supply layer, when measured using a probe made of a glass sphere with a diameter of 1 mm covered with Cr, has the same conditions.
  • a nitride semiconductor laminate which is stronger than the surface force B of Pt as measured in step 1 and has an absolute value
  • Forming an electron transit layer made of a group III nitride semiconductor on a substrate Forming an electron supply layer made of a group III nitride semiconductor on the electron transit layer; Modifying the surface of the electron supply layer; Have In the step of modifying the surface of the electron supply layer, The surface force A of the electron supply layer that acts as an attractive force for attracting the probe and the surface of the electron supply layer when measured using a probe made of a glass sphere with a diameter of 1 mm covered with Cr under the same conditions.
  • of the difference between them is 30 ⁇ N or more Is provided.
  • Forming a semiconductor laminate having the electron transit layer and the electron supply layer by sequentially forming an electron transit layer and an electron supply layer on the substrate; Measuring a surface force of the electron supply layer acting between the probe and the surface of the electron supply layer using a predetermined probe; Sorting the semiconductor stack based on the surface force of the electron supply layer;
  • An inspection method of a semiconductor laminate for inspecting a semiconductor laminate in which an electron transit layer and an electron supply layer are sequentially provided on a substrate, Measuring a surface force of the electron supply layer acting between the probe and the surface of the electron supply layer using a predetermined probe; Sorting the semiconductor stack based on the surface force of the electron supply layer;
  • FIG. 1 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • It is a schematic block diagram which shows a surface force measuring apparatus. It is a figure which shows a surface force measurement process.
  • (A) is a figure which shows a surface force measurement result
  • (b) is a figure which shows the result of the drive test of a semiconductor device. It is a figure which shows the drain current ratio with respect to the absolute value of the difference of surface force.
  • a high electron mobility transistor for example, a high electron mobility transistor (HEMT) is known.
  • the HEMT has, for example, an electron transit layer made of gallium nitride (GaN) and an electron supply layer made of aluminum gallium nitride (AlGaN).
  • GaN gallium nitride
  • AlGaN aluminum gallium nitride
  • a high-concentration two-dimensional electron gas is induced near the heterojunction interface in the electron transit layer by the polarization action of the electron supply layer. Since the two-dimensional electron gas is induced in an electron transit layer to which conductive impurities that cause scattering are not added, it exhibits high electron mobility. As a result, the HEMT can be driven at high speed with high power.
  • the present invention is based on the above findings found by the present inventors.
  • FIG. 1 is a cross-sectional view showing a nitride semiconductor laminate according to the present embodiment.
  • the nitride semiconductor laminate 10 according to the present embodiment is configured as a precursor for manufacturing a HEMT, for example, and includes a substrate 100, an electron transit layer (buffer layer, channel layer) 140, and an electron supply layer (barrier layer). 160.
  • the substrate 100 is configured as a base substrate on which the electron transit layer 140 and the electron supply layer 160 are epitaxially grown.
  • the substrate 100 is configured as a silicon carbide (SiC) substrate.
  • SiC silicon carbide
  • a polytype 4H or polytype 6H semi-insulating SiC substrate is used as the substrate 100.
  • the surface of the substrate 100 is a (0001) plane (c plane).
  • the numbers 4H and 6H indicate the repetition period in the c-axis direction, and H indicates a hexagonal crystal.
  • the substrate 100 has, for example, a semi-insulating property.
  • semi-insulating refers to, for example, a state where the specific resistance is 10 5 ⁇ ⁇ cm or more. Thereby, the diffusion of free electrons from the electron transit layer 140 to the substrate 100 can be suppressed, and the leakage current can be suppressed.
  • a nucleation layer (not shown) is provided on the substrate 100.
  • a region located on the substrate 100 side in the nucleation layer mainly functions as a buffer layer that buffers a lattice constant difference between the substrate 100 and the electron transit layer 140, and the electron transit layer 140 in the nucleation layer.
  • the region located on the side is configured to mainly form crystal nuclei for crystal growth of the electron transit layer 140.
  • the nucleation layer is made of a group III nitride semiconductor, and in this embodiment, for example, is composed of aluminum nitride (AlN) as a main component.
  • the electron transit layer 140 is provided on the substrate 100.
  • a region located on the nucleation layer side of the electron transit layer 140 mainly buffers a lattice constant difference between the nucleation layer and the electron supply layer 160.
  • a region that is configured to function as a buffer layer and is located on the electron supply layer 160 side of the electron traveling layer 140 is configured to cause electrons to travel when the semiconductor device 20 described later is driven.
  • the electron transit layer 140 is made of a group III nitride semiconductor, and in the present embodiment, for example, is composed mainly of GaN. Further, the surface (upper surface) of the electron transit layer 140 is a group III atom polar surface (+ c surface).
  • the thickness of the electron transit layer 140 is, for example, not less than 500 nm and not more than 2500 nm. If the thickness of the electron transit layer 140 is less than 500 nm, the quality of the electron transit layer 140 may be degraded, and the electron mobility may be degraded. On the other hand, by setting the thickness of the electron transit layer 140 to 500 nm or more, the quality of the electron transit layer 140 can be improved and the electron mobility can be set to a predetermined value or more. On the other hand, even if the thickness of the electron transit layer 140 is more than 2500 nm, the quality of the electron transit layer 140 is not improved so much and only the growth cost is increased. On the other hand, by setting the thickness of the electron transit layer 140 to 2500 nm or less, an increase in growth cost can be suppressed while ensuring good quality of the electron transit layer 140.
  • the electron supply layer 160 is provided on the electron transit layer 140 and is configured to generate a two-dimensional electron gas in the electron transit layer 140 and spatially confine the two-dimensional electron gas in the electron transit layer 140. .
  • the electron supply layer 160 has a wider band gap than the group III nitride semiconductor constituting the electron transit layer 140 and a group III nitride semiconductor having a lattice constant smaller than the lattice constant of the electron transit layer 140.
  • the main component is AlGaN.
  • the surface (upper surface) of the electron supply layer 160 is a group III atom polar surface (+ c surface). With such a configuration, spontaneous polarization and piezoelectric polarization occur in the electron supply layer 160. Due to the polarization action, a high-concentration two-dimensional electron gas is induced near the heterojunction interface in the electron transit layer 140.
  • “Surface force” as used herein means an attractive force or repulsive force acting between two objects approaching or contacting each other, such as electrostatic force, interaction between ions, hydrogen bond, van der Waals force, meniscus force, etc. It originates from at least one of these.
  • the surface force of the film to be measured is obtained, for example, by measuring a force (mainly attractive force in the present embodiment) acting between the measuring element and the film using a predetermined measuring element. The method for measuring the surface force will be described later in detail.
  • the surface force of the predetermined film may cause an error when the sample type and measurement environment are different. Therefore, as a reference, the surface force of platinum (Pt) is measured under the same conditions as the surface force of the predetermined film, and the surface force of the predetermined film is defined as a relative relationship with respect to the surface force of Pt. Even if they are different, the surface forces of the predetermined films can be compared with high accuracy.
  • the surface force of Pt here is specifically the surface force of a Pt film formed on a silicon (Si) substrate.
  • a probe for example, when measurement is performed in a vacuum using a probe (probe) made of a glass sphere (glass sphere material BK7, diameter 1 mm, surface roughness Ra 2 nm, Rz 11 nm) coated with chromium (Cr).
  • the surface force A of the electron supply layer 160 acting as an attractive force for attracting the probe and the surface of the electron supply layer 160 is stronger than the surface force B of Pt when measured under the same conditions.
  • the “surface force acting as an attractive force” here is detected as a negative value in actual measurement.
  • the surface force A of the electron supply layer 160 is stronger than the surface force B of Pt” means that the measured value of the surface force of the electron supply layer 160 is smaller than the measured value of the surface force of Pt (to the minus side).
  • the absolute value of the surface force A of the electron supply layer 160 is larger than the absolute value of the surface force of Pt.
  • of the difference between the surface force A of the electron supply layer 160 and the surface force B of Pt when measured under the above conditions is, for example, 30 ⁇ N or more. If the absolute value
  • of the difference in surface force is more preferably 45 ⁇ N or more, for example. As a result, it is possible to more reliably suppress a decrease in drain current over time.
  • of the difference in surface force is not particularly limited, but depending on the production conditions capable of obtaining a predetermined surface force, a load is applied to the production apparatus, As a result, the maintenance cost of the manufacturing apparatus may increase. Therefore, for example, the absolute value
  • of the difference between the surface force A of the electron supply layer 160 and the surface force B of Pt is 30 ⁇ N or more, preferably 45 ⁇ N or more” means “the surface of the electron supply layer 160 The force A is set to ⁇ 30 ⁇ N or less, preferably ⁇ 45 ⁇ N or less with reference to the surface force B of Pt, or “the surface force A as the attractive force of the electron supply layer 160 is set to the surface force B as the attractive force of Pt. In other words, it is strengthened by 30 ⁇ N or more, preferably 45 ⁇ N or more.
  • the thickness of the electron supply layer 160 is, for example, not less than 5 nm and not more than 50 nm. If the thickness of the electron supply layer 160 is less than 5 nm, gate leakage increases and the reliability of the semiconductor device 20 may be reduced. On the other hand, by setting the thickness of the electron supply layer 160 to 5 nm or more, gate leakage can be suppressed and the reliability of the semiconductor device 20 can be ensured. On the other hand, if the thickness of the electron supply layer 160 is more than 50 nm, the threshold voltage may increase and the switching characteristics may deteriorate. On the other hand, by setting the thickness of the electron supply layer 160 to 50 nm or less, the threshold voltage can be set to a predetermined value or less, and the switching characteristics can be improved. In consideration of the above tendency, the thickness of the electron supply layer 160 is preferably set to, for example, 15 nm or more and 30 nm or less.
  • FIG. 2 is a cross-sectional view showing the semiconductor device according to the present embodiment.
  • the semiconductor device 20 of the present embodiment is manufactured using, for example, the above-described nitride semiconductor laminate 10 and is configured as a HEMT.
  • the semiconductor device 20 includes, for example, the substrate 100, the electron transit layer 140, the electron supply layer 160, the gate electrode 210, the source electrode 220, the drain electrode 230, and the protective film 300. is doing.
  • the gate electrode 210 is provided on the electron supply layer 160.
  • the gate electrode 210 has, for example, a multilayer structure (Ni / Au) of nickel (Ni) and gold (Au). Note that in this specification, an X / Y multilayer structure indicates that the layers are stacked in the order of X and Y.
  • the source electrode 220 is provided on the electron supply layer 160 and is arranged at a predetermined distance from the gate electrode 210.
  • the source electrode 220 has, for example, a multilayer structure of titanium (Ti) and aluminum (Al).
  • the drain electrode 230 is provided on the electron supply layer 160 and is disposed at a position away from the gate electrode 210 by a predetermined distance on the opposite side of the source electrode 220 with the gate electrode 210 interposed therebetween. Similar to the source electrode 220, the drain electrode 230 has a multilayer structure of Ti and Al, for example. In the source electrode 220 and the drain electrode 230, a Ni / Au multilayer structure may be laminated on a Ti / Al multilayer structure.
  • the protective film 300 is configured to protect the surface of the electron supply layer 160 and the like and suppress deterioration of the electron supply layer 160 and the like.
  • the protective film 300 includes at least the electron supply layer 160 between the gate electrode 210 and the source electrode 220, between the gate electrode 210 and the drain electrode 230, and outside the source electrode 220 or the drain electrode 230. It is provided so as to cover the surface.
  • the protective film 300 is made of, for example, silicon nitride (SiN).
  • N ions may be implanted into the electron transit layer 140 so as to surround the periphery of the device region including the source electrode 220, the gate electrode 210, and the drain electrode 230 in plan view. Thereby, the two-dimensional electron gas outside the device region can be inactivated, and insulation between adjacent device regions can be ensured.
  • silicon (Si) ions may be implanted into the electron transit layer 140 and the electron supply layer 160 in regions overlapping the source electrode 220 and the drain electrode 230 in plan view. Thereby, each contact resistance of the source electrode 220 and the drain electrode 230 can be reduced.
  • the Si ions preferably have a profile such that a peak is located at a depth of about 50 nm from the surface of the electron supply layer 160, for example.
  • the temperature is set to 200 ° C. (in the semiconductor device 20 not provided with the protective film 300), the voltage V ds between the source electrode 220 and the drain electrode 230 is set to 50 V, and the gate electrode 210 and the source electrode 220 are set.
  • the ratio I ds / I ds0 of the drain current I ds after 1000 hours with respect to the initial drain current I ds0 when the semiconductor device 20 is driven under the condition that the voltage V gs between them is ⁇ 2 V. 70 or more, preferably 0.90 or more.
  • FIG. 3 is a flowchart showing the method for manufacturing the semiconductor device according to the present embodiment. Note that step is abbreviated as S.
  • the nitride semiconductor laminate 10 is formed by the following procedure.
  • the substrate 100 for example, a polytype 4H semi-insulating SiC substrate is prepared. Then, the substrate 100 is carried into the processing chamber of the MOVPE apparatus. Then, hydrogen (H 2 ) gas (or a mixed gas of H 2 gas and nitrogen (N 2 ) gas) is supplied into the processing chamber, and the temperature of the substrate 100 is set to a predetermined growth temperature (eg, 1150 ° C. or higher) of the nucleation layer. 1250 ° C. or lower).
  • a predetermined growth temperature eg, 1150 ° C. or higher
  • TMA trimethylaluminum
  • NH 3 ammonia
  • the temperature of the substrate 100 is adjusted to a predetermined growth temperature (for example, 1000 ° C. or higher and 1100 ° C. or lower) of the electron transit layer 140.
  • a predetermined growth temperature for example, trimethylgallium (TMG) gas is supplied as a group III source gas in a state where the supply of NH 3 gas is continued.
  • TMG trimethylgallium
  • the electron transit layer 140 made of single-crystal GaN is epitaxially grown on the nucleation layer.
  • the supply of TMG gas is stopped.
  • the supply of NH 3 gas is continued.
  • the temperature of the substrate 100 is set to a predetermined growth temperature of the electron supply layer 160 (for example, 1000 ° C. or more and 1100 ° C. or less).
  • a predetermined growth temperature for example, TMG gas and TMA gas are supplied as group III source gas in a state where the supply of NH 3 gas is continued.
  • the electron supply layer 160 made of single-crystal AlGaN is epitaxially grown on the electron transit layer 140.
  • the supply of the TMG gas and the TMA gas is stopped, and the temperature of the substrate 100 is lowered from the growth temperature of the electron supply layer 160.
  • the H 2 gas is stopped, the N 2 gas is supplied, and the supply of the NH 3 gas is continued (N together with the H 2 gas during the growth of the electron transit layer 140 and the electron supply layer 160).
  • the H 2 gas is stopped and the supply of N 2 gas and NH 3 gas is continued).
  • the temperature of the nitride semiconductor laminate 10 becomes 500 ° C. or less, the supply of NH 3 gas is stopped, and the atmosphere in the processing chamber of the MOVPE apparatus is replaced with only N 2 gas to return to atmospheric pressure.
  • the electron supply layer 160 is formed so that the surface force A of the supply layer 160 is stronger than the surface force B of Pt when measured under the same conditions, and the absolute value
  • the surface force A of the electron supply layer 160 satisfies the predetermined characteristics by adjusting the cooling conditions when the temperature of the substrate 100 is lowered from the growth temperature of the electron supply layer 160 by the inventor's earnest study. It has been found that the electron supply layer 160 can be formed.
  • the cooling rate when the temperature of the substrate 100 is lowered from the growth temperature of the electron supply layer 160 is set to, for example, 1.0 ° C./s or more.
  • the cooling rate is less than 1.0 ° C./s, there is a possibility that sufficient surface force cannot be obtained in the electron supply layer 160.
  • the surface force of the electron supply layer 160 can be improved by setting the cooling rate to 1.0 ° C./s or more.
  • the cooling rate is more preferably 1.5 ° C./s or more. Thereby, the surface force of the electron supply layer 160 can be improved more reliably.
  • the natural cooling rate when the power source of the heater for heating the substrate 100 is turned off is approximately 3 ° C./s, for example.
  • the natural cooling rate when the heater power is turned off is approximately 4 ° C./s, for example.
  • H 2 gas or helium (He) gas may be supplied as a cooling gas to the surface of the electron supply layer 160. That is, in the present embodiment, H 2 gas or He gas may be supplied in addition to N 2 gas and NH 3 gas.
  • Specific heat of H 2 gas (about 14000 J / (kg ⁇ K)), specific heat of He gas (about 5000 J / (kg ⁇ K)), specific heat of N 2 gas (about 1000 J / (kg ⁇ K)) and NH It is larger than the specific heat of 3 gases (about 2000 J / (kg ⁇ K)).
  • the cooling efficiency of the surface of the electron supply layer 160 can be improved by supplying H 2 gas or He gas having a large specific heat to the surface of the electron supply layer 160.
  • the surface force of the electron supply layer 160 can be improved as in the case where the cooling rate when the temperature of the substrate 100 is lowered from the growth temperature of the electron supply layer 160 as described above. .
  • the nitride semiconductor laminate 10 is carried out from the processing chamber.
  • the nitride semiconductor laminate 10 of the present embodiment shown in FIG. 1 is manufactured.
  • an inspection process S ⁇ b> 130 for inspecting the nitride semiconductor stacked body 10 based on the surface force of the electron supply layer 160 is performed.
  • the inspection process S130 of the present embodiment includes, for example, a surface force measurement process S132 and a selection process S134.
  • FIG. 4 is a schematic configuration diagram showing the surface force measuring device.
  • the surface force measuring device 400 includes, for example, a vacuum chamber 410, a vacuum pump 420, a fixed frame 430, a stage 440, a measuring element 450, a support bar 452, a spring mechanism 460, An electromagnetic force generator 470 and a displacement meter 480 are included.
  • the vacuum chamber 410 accommodates each member such as the fixed frame 430 and is configured so that the internal atmosphere can be evacuated to vacuum by the vacuum pump 420.
  • the fixed frame 430 is configured to fix and support each member accommodated in the vacuum chamber 410.
  • the stage 440 is provided at the bottom of the fixed frame 430, and the object to be measured (for example, the nitride semiconductor laminate 10) is placed thereon.
  • the stage 440 includes a coarse movement stage (not shown) that moves the object to be measured in the horizontal direction and the vertical direction, and a fine movement stage (not shown) that finely positions the object to be measured in the vertical direction.
  • the probe 450 is configured to function as a probe for measuring the surface force.
  • the support bar 452 supports the measuring element 450 on the vertical upper side of the stage 440.
  • the spring mechanism 460 is interposed between the support bar 452 and the upper portion of the fixed frame 430, and is configured to allow the support bar 452 to move only in the vertical direction while elastically holding the support bar 452.
  • the electromagnetic force generator 470 is configured to apply a vertical load to the support bar 452 by electromagnetic force.
  • the displacement meter 480 is configured to detect the vertical displacement of the support bar 452, that is, the vertical displacement of the probe 450.
  • a non-contact (for example, optical) displacement sensor is preferably used as the displacement meter 480.
  • the surface force (attraction force in this embodiment) acting between the object to be measured and the measuring element 450 is a force necessary to separate the measuring element 450 in contact with the object to be measured from the object to be measured. To be determined. Specifically, the measurement is performed according to the following procedure.
  • FIG. 5 is a diagram showing a surface force measurement process.
  • the horizontal axis is time
  • the vertical axis is the displacement (in the vertical direction) of the probe 450.
  • the measuring element 450 is attracted to the object to be measured by the surface force of the object to be measured, descends against the elastic force of the spring mechanism 460, and contacts the object to be measured (t1 ⁇ t2).
  • the stage 440 is raised, The measuring element 450 is returned to the initial position, and the elastic force generated in the spring mechanism 460 is set to zero (t2 ⁇ t3). Then, it waits for a predetermined time until the spring mechanism 460 becomes stationary (t3 ⁇ t4).
  • a force for pulling the measuring element 450 away from the object to be measured is applied by gradually moving the support bar 452 vertically upward by the electromagnetic force generated by the electromagnetic force generator 470 (t4 ⁇ t5).
  • the measuring element 450 moves away from the object to be measured (t5).
  • the displacement meter 480 detects the time when the probe 450 is separated from the object to be measured.
  • the current value flowing through the electromagnetic force generator 470 is acquired at the moment when the probe 450 is separated from the object to be measured, and the surface force of the object to be measured is determined based on the current value.
  • Pt and Pt are measured using a stylus 450 made of glass sphere (glass sphere material BK7, diameter 1 mm, surface roughness Ra 2 nm, Rz 11 nm) previously coated with Cr.
  • a surface force B of Pt that works as an attractive force for attracting the measuring element 450 is measured in a vacuum.
  • the surface force A of the electron supply layer 160 that acts as an attractive force for attracting the surface of the electron supply layer 160 of the nitride semiconductor laminate 10 manufactured as described above and the measuring element 450 is measured.
  • the nitride semiconductor laminate 10 is selected based on the surface force of the electron supply layer 160 measured in the surface force measurement step S132. Specifically, the nitride that does not satisfy the first selection condition that the surface force A of the electron supply layer 160 is stronger than the surface force B of Pt and that the absolute value
  • of the difference between them is 45 ⁇ N or more. May be selected as the best product. Thereby, it is possible to select the nitride semiconductor laminate 10 that can more reliably suppress the drain current from decreasing with time.
  • a resist film is formed on the nitride semiconductor laminate 10 selected as the above-mentioned non-defective product or the best product, and the device region in which the source electrode 220, the gate electrode 210, and the drain electrode 230 are formed in a plan view.
  • the resist film is patterned so that the region surrounding the periphery of the substrate becomes an opening.
  • N ions are implanted into a region surrounding the periphery of the device region in the electron transit layer 140 in plan view. Thereby, the two-dimensional electron gas outside the device region can be inactivated, and insulation between adjacent device regions can be ensured.
  • a resist film is formed on nitride semiconductor laminate 10, and the resist film is patterned so that regions where source electrode 220 and drain electrode 230 are to be formed are openings in plan view. Then, using the resist film as a mask, Si ions are ion-implanted into regions where the source electrode 220 and the drain electrode 230 are to be formed in the electron transit layer 140 and the electron supply layer 160 in plan view. Then, a SiN film is formed as a cap layer on the nitride semiconductor multilayer 10 by, for example, plasma chemical vapor deposition (P-CVD). Thereby, nitrogen desorption from the group III nitride semiconductor constituting the nitride semiconductor laminate 10 can be suppressed.
  • P-CVD plasma chemical vapor deposition
  • the nitride semiconductor laminate 10 covered with the SiN film is annealed for a predetermined time at a predetermined temperature in an N 2 atmosphere (for example, 1200 ° C. for 1 minute). Thereby, Si ions implanted into the electron transit layer 140 and the electron supply layer 160 are activated, and the contact resistances of the source electrode 220 and the drain electrode 230 formed in a later process can be reduced. Then, the SiN film on the nitride semiconductor laminate 10 is removed with a predetermined solvent (for example, buffered hydrofluoric acid).
  • a predetermined solvent for example, buffered hydrofluoric acid
  • a resist film is formed on the electron supply layer 160, and the resist film is patterned so that regions where the source electrode 220 and the drain electrode 230 are to be formed are openings in plan view. Then, for example, a Ti / Al multilayer structure (or a Ti / Al / Ni / Au multilayer structure) is formed so as to cover the electron supply layer 160 and the resist film by an electron beam evaporation method. Then, by using a predetermined solvent and removing the resist film by lift-off, the source electrode 220 and the drain electrode 230 are formed in the predetermined region.
  • the nitride semiconductor laminate 10 is annealed for a predetermined time at a predetermined temperature in an N 2 atmosphere (for example, 650 ° C. for 3 minutes). Thereby, each of the source electrode 220 and the drain electrode 230 can be in ohmic contact with the electron supply layer 160.
  • a resist film is formed so as to cover the electron supply layer 160, the source electrode 220, and the drain electrode 230, and the resist film is patterned so that a region where the gate electrode 210 is formed in plan view is an opening. .
  • a Ni / Au multilayer structure is formed so as to cover the electron supply layer 160 and the resist film by, for example, an electron beam evaporation method.
  • the gate electrode 210 is formed in the predetermined region.
  • the nitride semiconductor laminate 10 is annealed for a predetermined time at a predetermined temperature in an N 2 atmosphere (for example, 450 ° C. for 10 minutes).
  • a protective film 300 made of SiN is formed so as to cover the electron supply layer 160 and each electrode, for example, by P-CVD. Then, the protective film 300 is patterned so that only a part of the upper surface of each electrode is exposed. Thus, the protective film 300 is formed so as to cover the surface of the electron supply layer 160 between the gate electrode 210 and the source electrode 220, between the gate electrode 210 and the drain electrode 230, and outside the source electrode 220 or the drain electrode 230. It is formed.
  • the semiconductor device 20 of this embodiment shown in FIG. 2 is manufactured.
  • the electron supply layer 160 that acts as an attractive force for attracting the measuring element and the surface of the electron supply layer 160 when measured using a measuring element made of a glass sphere having a diameter of 1 mm covered with Cr. Is made stronger than the surface force B of Pt when measured under the same conditions, and the absolute value
  • the surface force A of the electron supply layer 160 satisfies a predetermined characteristic, accumulation of negative charges with time in the vicinity of the surface of the electron supply layer 160 can be suppressed, and an effective gate length (channel length) can be suppressed. Can be suppressed.
  • an effective gate length channel length
  • band inclination and potential increase in the vicinity of the surface of the electron supply layer 160 can be suppressed.
  • the concentration of the dimensional electron gas can be maintained at a predetermined concentration. As a result, it is considered that it is possible to suppress a decrease in drain current over time when the semiconductor device 20 is driven.
  • Non-Patent Document 2 describes that the concentration of the two-dimensional electron gas in the electron transit layer 140 decreases due to the accumulation of negative charges near the surface of the electron supply layer 160, and as a result, the drain current decreases. Has been. Therefore, in the present embodiment, it is considered that the above-described effect by suppressing the accumulation of negative charges with time in the vicinity of the surface of the electron supply layer 160 is consistent with the content described in Non-Patent Document 2.
  • Non-Patent Document 3 describes that in a HEMT covered with a nitride film having low electrical conductivity (that is, high insulating properties), a decrease in drain current can be suppressed. Therefore, if it is considered that the adhesion of the protective film 300 has a correlation with the substantial insulating property of the protective film 300, in this embodiment, the adhesion of the protective film 300 formed on the electron supply layer 160 is improved. It is considered that the above-described operational effects are not inconsistent with the contents described in Non-Patent Document 3.
  • the electron supply layer 160 is formed such that the surface force A of the electron supply layer 160 satisfies the predetermined characteristics described above. Thereby, nitride semiconductor laminate 10 capable of suppressing a decrease in drain current over time when semiconductor device 20 is driven can be stably manufactured.
  • the cooling rate when the temperature of the substrate 100 is lowered from the growth temperature of the electron supply layer 160 is set to 1.0 ° C./s or more.
  • the surface force A of the electron supply layer 160 satisfies the predetermined characteristics described above. This is considered to be because, for example, the surface state (dangling bonds, surface charges, etc.) of the electron supply layer 160 is affected by setting the cooling rate above a predetermined value.
  • H 2 gas or He gas may be supplied as a cooling gas to the surface of the electron supply layer 160.
  • H 2 gas or He gas having a large specific heat By supplying H 2 gas or He gas having a large specific heat to the surface of the electron supply layer 160, the cooling efficiency of the surface of the electron supply layer 160 can be improved.
  • the surface force A of the electron supply layer 160 is set to the predetermined value described above.
  • the electron supply layer 160 that satisfies the characteristics can be formed.
  • a surface force measurement step S132 for measuring the above, and a selection step S134 for selecting the nitride semiconductor laminate 10 based on the surface force A of the electron supply layer 160 are performed. This eliminates the nitride semiconductor laminate 10 that causes the drain current to decrease with time when the semiconductor device 20 is driven, and allows the nitride semiconductor laminate to suppress the decrease of the drain current with time. 10 can be selected in a non-destructive manner before the semiconductor device 20 is manufactured. As described above, the long-term reliability of the semiconductor device 20 can be predicted at the manufacturing stage of the nitride semiconductor laminate 10, and the quality of the nitride semiconductor laminate 10 can be managed.
  • the substrate 100 is configured as a SiC substrate
  • the substrate 100 may be configured as a GaN substrate (GaN free-standing substrate), a sapphire substrate, or a diamond substrate.
  • FIG. 8 is a cross-sectional view showing a nitride semiconductor multilayer body according to a modification of the present embodiment.
  • the substrate 102 has conductivity.
  • the substrate 102 is configured as an n-type GaN free-standing substrate, for example.
  • a semi-insulating layer 122 is provided on the substrate 102.
  • the specific resistance of the semi-insulating layer 122 is, for example, 10 5 ⁇ ⁇ cm or more.
  • the semi-insulating layer 122 is composed of, for example, a group III nitride semiconductor having semi-insulating properties as a main component, and includes a transition metal such as iron (Fe). Thereby, the predetermined specific resistance described above can be realized in the semi-insulating layer 122.
  • an electron transit layer 140 and an electron supply layer 160 similar to those in the above-described embodiment are sequentially provided. According to the modification, even if the substrate 102 has conductivity, by providing the semi-insulating layer 122 between the substrate 102 and the electron transit layer 140, free electrons from the electron transit layer 140 to the substrate 102 can be obtained. Diffusion can be suppressed and leakage current can be suppressed.
  • the nucleation layer is made of AlN
  • the nucleation layer may be made of a group III nitride semiconductor other than AlN, for example, GaN, AlGaN, InN, InGaN.
  • a group III nitride semiconductor such as AlInGaN that is, a group III nitride semiconductor represented by a composition formula of Al x In y Ga 1-xy N (0 ⁇ x + y ⁇ 1) may be used.
  • the electron transit layer 140 may be made of a group III nitride semiconductor other than GaN, for example, AlGaN, InN, InGaN.
  • a group III nitride semiconductor such as AlInGaN that is, a group III nitride semiconductor represented by a composition formula of Al x In y Ga 1-xy N (0 ⁇ x + y ⁇ 1) may be used.
  • the electron supply layer 160 has a wider band gap than the group III nitride semiconductor constituting the electron transit layer 140, and an electron transit layer As long as it has a lattice constant smaller than the lattice constant of 140, it may be made of a group III nitride semiconductor other than AlGaN.
  • the electron supply layer 160 is, for example, a group III nitride semiconductor such as AlInGaN, that is, an III x represented by a composition formula of Al x In y Ga 1-xy N (0 ⁇ x + y ⁇ 1). It may consist of a group nitride semiconductor.
  • the nitride semiconductor laminate 10 is manufactured using the MOVPE apparatus.
  • the nitride semiconductor laminate 10 may be manufactured using a hydride vapor phase growth apparatus (HVPE apparatus). .
  • the surface force A of the electron supply layer 160 is adjusted by adjusting the cooling condition when the temperature of the substrate 100 is lowered from the growth temperature of the electron supply layer 160 in the electron supply layer forming step S120.
  • the surface force A of the electron supply layer 160 exhibits the predetermined characteristics described above.
  • the surface of the electron supply layer 160 may be modified so as to satisfy the condition.
  • a predetermined plasma treatment may be performed on the surface of the electron supply layer 160 after the electron supply layer forming step S120.
  • the plasma processing method include an inductively coupled plasma reactive ion etching (ICP-RIE) method.
  • ICP-RIE inductively coupled plasma reactive ion etching
  • it can be performed under the conditions of an antenna power of 100 W, a bias power of 5 W, an argon (Ar) flow rate of 20 sccm, 0.8 Pa, and 1 minute.
  • the surface of the electron supply layer 160 can be modified so that the surface force A of the electron supply layer 160 satisfies the above-described predetermined characteristics.
  • the surface of the electron supply layer 160 may be subjected to UV ozone treatment. In this case, for example, it can be performed for 30 minutes. Even in this case, the surface of the electron supply layer 160 can be modified so that the surface force A of the electron supply layer 160 satisfies the above-described predetermined characteristics.
  • hydrogen ion (H + ) ion implantation may be performed on the surface of the electron supply layer 160 after the electron supply layer formation step S120.
  • it can be performed under the conditions of an acceleration voltage of 1 MeV and a dose of 10 13 ions / cm 2 .
  • hydrogen ions are implanted only into the outermost surface of the electron supply layer 160.
  • the surface of the electron supply layer 160 can be modified so that the surface force A of the electron supply layer 160 satisfies the above-described predetermined characteristics.
  • the inspection step S130 including the surface force measurement step S132 and the selection step S134 is performed on the nitride semiconductor laminate 10 formed of a group III nitride semiconductor.
  • the above-described inspection process can be performed even for a semiconductor laminate composed of a semiconductor other than a group III nitride semiconductor (eg, gallium arsenide (GaAs)). it can.
  • a semiconductor laminate composed of a semiconductor other than a group III nitride semiconductor eg, gallium arsenide (GaAs)
  • GaAs gallium arsenide
  • a polytype 4H semi-insulating SiC substrate was used as the substrate.
  • a nucleation layer made of AlN having a thickness of 200 nm was formed on the substrate 100.
  • an electron transit layer made of GaN having a thickness of 1200 nm was formed on the nucleation layer.
  • an electron supply layer made of Al 0.24 Ga 0.76 N having a thickness of 20 nm was formed on the electron transit layer.
  • the growth temperature of the electron supply layer was set to 1050 ° C. Further, the cooling rate when the substrate temperature was lowered from the growth temperature of the electron supply layer was set to 0.9 ° C./s.
  • a source electrode and a drain electrode having a multilayer structure of Ti / Al / Ni / Au (20/50/20/200 nm) were formed on the electron supply layer.
  • Comparative Example 2 a semiconductor device was manufactured in the same manner as in Comparative Example 1 except that the growth temperature of the electron supply layer was 1000 ° C.
  • Example 1 the cooling rate in the electron supply layer forming step was about twice that of Comparative Example 1 (specifically, the cooling rate was set to 2.2 ° C./s). A semiconductor device was manufactured.
  • Example 2 the semiconductor device was manufactured in the same manner as in Comparative Example 1 except that H 2 gas was supplied in addition to NH 3 gas when the substrate temperature was lowered from the growth temperature of the electron supply layer in the electron supply layer formation step. Manufactured.
  • the surface force B of Pt is measured in advance, and the absolute difference between the surface force A of the electron supply layer and the surface force B of Pt in each of Comparative Examples 1 and 2 and Examples 1 and 2 is absolute.
  • Comparative Examples 1 and 2 were carried out under conditions where the temperature was 200 ° C., the voltage V ds between the source electrode and the drain electrode was 50 V, and the voltage V gs between the gate electrode and the source electrode was ⁇ 2 V. Each of the semiconductor devices of Examples 1 and 2 was driven, and the change with time of the drain current Ids was measured. Then, Comparative Examples 1 and 2, in the semiconductor device Each respective of Examples 1-2 was compared with the ratio I ds / I ds0 of the drain current I ds after a predetermined time to the initial drain current I ds0.
  • FIG. 6A is a diagram showing the surface force measurement results.
  • FIG. 6A shows actual measurement values of the surface force A of the electron supply layer in each of Comparative Examples 1-2 and Examples 1-2.
  • the measured value of the surface force A of the electron supply layer is a negative value because it is an attractive force as described above. Therefore, the smaller the value of the surface force A, the stronger the surface force A.
  • the broken line in Fig.6 (a) has shown the surface force B of Pt.
  • the surface force A of the electron supply layer in each of Comparative Examples 1 and 2 and Examples 1 and 2 was stronger (smaller) than the surface force B of Pt.
  • the surface force A of the electron supply layer in each of Examples 1 and 2 was stronger (smaller) than the surface force A of the electron supply layer in each of Comparative Examples 1 and 2. From this, the surface force A of the electron supply layer is improved by adjusting the cooling conditions when lowering the substrate temperature from the growth temperature of the electron supply layer in the electron supply layer forming step as in Examples 1-2. It was confirmed that it can be made.
  • FIG. 6B is a diagram illustrating a result of the driving test of the semiconductor device.
  • the horizontal axis represents time
  • the vertical axis represents the ratio I ds / I ds0 of the drain current I ds after elapse of a predetermined time with respect to the initial drain current I ds0 .
  • the drain current I ds greatly decreased with time.
  • of the difference between the surface force A of the electron supply layer and the surface force B of Pt, and the initial drain current I ds0 Table 1 shows the ratio of the drain current I ds after 1000 hours (hereinafter also simply referred to as “drain current ratio”) I ds / I ds0 .
  • FIG. 7 is a diagram showing the drain current ratio with respect to the absolute value of the difference in surface force (plotting Table 1). As shown in FIG. 7, as the absolute value
  • is a region at least 45 ⁇ N the slope of the drain current ratio I ds / I ds0 becomes gentle, the drain current ratio I ds / I ds0 is maintained close to 1 Confirmed to do. That is, it was confirmed that the drain current ratio I ds / I ds0 can be remarkably improved by setting the absolute value
  • a substrate An electron transit layer provided on the substrate and made of a group III nitride semiconductor; An electron supply layer provided on the electron transit layer and made of a group III nitride semiconductor;
  • the surface force A of the electron supply layer which acts as an attractive force for attracting the probe and the surface of the electron supply layer, when measured using a probe made of a glass sphere with a diameter of 1 mm covered with Cr, has the same conditions.
  • a nitride semiconductor laminate that is stronger than the surface force B of Pt as measured by (1) and has an absolute value
  • Appendix 2 The nitride semiconductor laminate according to appendix 1, wherein the absolute value
  • (Appendix 7) Forming an electron transit layer made of a group III nitride semiconductor on a substrate; Forming an electron supply layer made of a group III nitride semiconductor on the electron transit layer; Modifying the surface of the electron supply layer; Have In the step of modifying the surface of the electron supply layer, The surface force A of the electron supply layer that acts as an attractive force for attracting the probe and the surface of the electron supply layer when measured using a probe made of a glass sphere with a diameter of 1 mm covered with Cr under the same conditions.
  • Item 8 In the step of modifying the surface of the electron supply layer, Item 8. The method for manufacturing a nitride semiconductor laminate according to appendix 7, wherein the surface of the electron supply layer is subjected to predetermined plasma treatment, UV ozone treatment, or ion implantation of hydrogen ions.
  • (Appendix 11) Forming an electron transit layer made of a group III nitride semiconductor on a substrate; Forming an electron supply layer made of a group III nitride semiconductor on the electron transit layer; Modifying the surface of the electron supply layer; Have In the step of modifying the surface of the electron supply layer, A method of manufacturing a nitride semiconductor laminate, wherein a predetermined plasma treatment, UV ozone treatment, or hydrogen ion ion implantation is performed on the surface of the electron supply layer.
  • (Appendix 12) Forming a semiconductor laminate having the electron transit layer and the electron supply layer by sequentially forming an electron transit layer and an electron supply layer on the substrate; Measuring a surface force of the electron supply layer acting between the probe and the surface of the electron supply layer using a predetermined probe; Sorting the semiconductor stack based on the surface force of the electron supply layer; The manufacturing method of the semiconductor laminated body which has this.
  • the electron transit layer and the electron supply layer are each composed of a group III nitride semiconductor
  • the step of measuring the surface force of the electron supply layer Using a glass sphere with a diameter of 1 mm covered with Cr as the probe, the surface force A of the electron supply layer acting as an attractive force to draw the probe and the surface of the electron supply layer is measured,
  • of the Difference is 30 ⁇ N or More The manufacturing method of the semiconductor laminated body of description.
  • a method for inspecting a semiconductor laminate comprising:
  • a substrate An electron transit layer provided on the substrate and made of a group III nitride semiconductor; An electron supply layer provided on the electron transit layer and made of a group III nitride semiconductor; A gate electrode, a source electrode and a drain electrode provided on the electron supply layer; Have The initial stage when driving under the condition that the temperature is 200 ° C., the voltage between the source electrode and the drain electrode is 50 V, and the voltage between the gate electrode and the source electrode is ⁇ 2 V. The ratio of the drain current after 1000 hours to the drain current is 0.70 or more.
  • the surface force A of the electron supply layer which acts as an attractive force for attracting the probe and the surface of the electron supply layer, when measured using a probe made of a glass sphere with a diameter of 1 mm covered with Cr, has the same conditions. 16.
  • the surface force A of the electron supply layer which acts as an attractive force for attracting the probe and the surface of the electron supply layer, when measured using a probe made of a glass sphere with a diameter of 1 mm covered with Cr, has the same conditions. 18.
  • AB ⁇ of the difference is 45 ⁇ N or more.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

基板と、基板上に設けられ、ＩＩＩ族窒化物半導体からなる電子走行層と、電子走行層上に設けられ、ＩＩＩ族窒化物半導体からなる電子供給層と、を有し、Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と電子供給層の表面とを引き寄せる引力として働く電子供給層の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である。

Description

窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
　本発明は、窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法に関する。
　窒化ガリウムなどのＩＩＩ族窒化物半導体は、シリコンよりも高い飽和自由電子速度や高い絶縁破壊耐圧を有している。このため、ＩＩＩ族窒化物半導体は、高周波・高耐圧用途の半導体装置への応用が期待されている（例えば非特許文献１～３参照）。
Ｈｉｒｏｓｈｉ　Ｏｈｔａ　ｅｔ　ａｌ．：　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒ　３６，　ｐ１１８０－１１８２　（２０１５） Ｋｅｎｙａ　Ｎｉｓｈｉｇｕｃｈｉ　ｅｔ　ａｌ．：　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　５３，　０７０３０１　（２０１４） 広瀬真由美　他：電子デバイス研究会資料ＥＤＤ－１６－０４５　ｐ４９－５３　（２０１６）
　本発明の目的は、半導体装置の長期的な信頼性を向上させることができる技術を提供することにある。
　本発明の一態様によれば、
　基板と、
　前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる電子走行層と、
　前記電子走行層上に設けられ、ＩＩＩ族窒化物半導体からなる電子供給層と、
　を有し、
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である窒化物半導体積層物が提供される。
　本発明の他の態様によれば、
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　を有し、
　前記電子供給層を形成する工程では、
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるような、前記電子供給層を形成する窒化物半導体積層物の製造方法が提供される。
　本発明のさらに他の態様によれば、
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　前記電子供給層の表面を改質する工程と、
　を有し、
　前記電子供給層の表面を改質する工程では、
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるように、前記電子供給層の表面を改質する窒化物半導体積層物の製造方法が提供される。
　本発明のさらに他の態様によれば、
　基板上に電子走行層および電子供給層を順に形成することで、前記電子走行層および前記電子供給層を有する半導体積層物を形成する工程と、
　所定の測定子を用い、該測定子と前記電子供給層の表面との間に作用する前記電子供給層の表面力を測定する工程と、
　前記電子供給層の表面力に基づいて前記半導体積層物を選別する工程と、
　を有する半導体積層物の製造方法が提供される。
　本発明のさらに他の態様によれば、
　基板上に電子走行層および電子供給層が順に設けられる半導体積層物を検査する半導体積層物の検査方法であって、
　所定の測定子を用い、該測定子と前記電子供給層の表面との間に作用する前記電子供給層の表面力を測定する工程と、
　前記電子供給層の表面力に基づいて、前記半導体積層物を選別する工程と、
　を有する半導体積層物の検査方法が提供される。
　本発明によれば、半導体装置の長期的な信頼性を向上させることができる。
本発明の一実施形態に係る窒化物半導体積層物を示す断面図である。 本発明の一実施形態に係る半導体装置を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示すフローチャートである。 表面力測定装置を示す概略構成図である。 表面力測定工程を示す図である。 （ａ）は、表面力測定結果を示す図であり、（ｂ）は、半導体装置の駆動試験の結果を示す図である。 表面力の差の絶対値に対するドレイン電流比率を示す図である。 本発明の一実施形態の変形例に係る窒化物半導体積層物を示す断面図である。
＜発明者の得た知見＞
　ＩＩＩ族窒化物半導体系の半導体装置として、例えば、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）が知られている。ＨＥＭＴは、例えば、窒化ガリウム（ＧａＮ）からなる電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）からなる電子供給層と、を有する。ＨＥＭＴでは、電子供給層の分極作用によって、電子走行層内のヘテロ接合界面付近に高濃度の２次元電子ガスが誘起される。２次元電子ガスは、散乱要因となる導電性不純物が添加されない電子走行層に誘起されることから、高い電子移動度を示す。これにより、ＨＥＭＴを大電力で高速に駆動させることが可能となる。
　しかしながら、発明者の鋭意検討により、ＨＥＭＴを大電力で駆動し続けたときに、ドレイン電流が経時的に徐々に低下してしまう場合があることが分かった。さらに、発明者は、電子供給層の表面物性がドレイン電流の経時的低下などの長期的信頼性に影響していることを見出した。本発明は、本発明者が見出した上記知見に基づくものである。
＜本発明の一実施形態＞
　以下、本発明の一実施形態について図面を参照しながら説明する。
（１）窒化物半導体積層物
　まず、図１を用い、本実施形態に係る窒化物半導体積層物について説明する。図１は、本実施形態に係る窒化物半導体積層物を示す断面図である。本実施形態の窒化物半導体積層物１０は、例えば、ＨＥＭＴを製造する際の前駆体として構成され、基板１００と、電子走行層（バッファ層、チャネル層）１４０と、電子供給層（バリア層）１６０と、を有している。
（基板）
　基板１００は、電子走行層１４０および電子供給層１６０をエピタキシャル成長させる下地基板として構成され、本実施形態では、例えば、炭化シリコン（ＳｉＣ）基板として構成されている。具体的には、基板１００として、例えば、ポリタイプ４Ｈ又はポリタイプ６Ｈの半絶縁性ＳｉＣ基板が用いられる。なお、基板１００の表面は、（０００１）面（ｃ面）とする。また、４Ｈ、６Ｈの数字はｃ軸方向の繰返し周期を示し、Ｈは六方晶を示している。
　また、基板１００は、例えば、半絶縁性を有している。なお、ここでいう「半絶縁性」とは、例えば、比抵抗が１０５Ω・ｃｍ以上である状態をいう。これにより、電子走行層１４０から基板１００への自由電子の拡散を抑制し、リーク電流を抑制することができる。
　なお、基板１００の上には、例えば、核生成層（不図示）が設けられている。例えば、核生成層のうちの基板１００側に位置する領域が主に基板１００と電子走行層１４０との格子定数差を緩衝する緩衝層として機能するとともに、核生成層のうちの電子走行層１４０側に位置する領域が主に電子走行層１４０を結晶成長させる結晶核を形成するよう構成されている。核生成層は、ＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、窒化アルミニウム（ＡｌＮ）を主成分として構成されている。
（電子走行層）
　電子走行層１４０は、基板１００上に設けられ、例えば、電子走行層１４０のうちの核生成層の側に位置する領域が主に核生成層と電子供給層１６０との格子定数差を緩衝する緩衝層として機能するように構成され、電子走行層１４０のうちの電子供給層１６０側に位置する領域が後述する半導体装置２０を駆動させたときに電子を走行させるよう構成されている。電子走行層１４０は、ＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、ＧａＮを主成分として構成されている。また、電子走行層１４０の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。
　電子走行層１４０の厚さは、例えば、５００ｎｍ以上２５００ｎｍ以下とする。電子走行層１４０の厚さが５００ｎｍ未満であると、電子走行層１４０の品質が低下し、その電子移動度が低下する可能性がある。これに対し、電子走行層１４０の厚さを５００ｎｍ以上とすることで、電子走行層１４０の品質を向上させ、その電子移動度を所定値以上とすることができる。一方で、電子走行層１４０の厚さが２５００ｎｍ超であっても、電子走行層１４０の品質があまり向上せず、成長コストのみが増加してしまう。これに対し、電子走行層１４０の厚さを２５００ｎｍ以下とすることにより、電子走行層１４０の良好な品質を確保しつつ、成長コストの増加を抑制することができる。
（電子供給層）
　電子供給層１６０は、電子走行層１４０上に設けられ、電子走行層１４０内に２次元電子ガスを生成させるとともに、電子走行層１４０内に２次元電子ガスを空間的に閉じ込めるよう構成されている。具体的には、電子供給層１６０は、電子走行層１４０を構成するＩＩＩ族窒化物半導体よりも広いバンドギャップと、電子走行層１４０の格子定数よりも小さい格子定数とを有するＩＩＩ族窒化物半導体からなり、本実施形態では、例えば、ＡｌＧａＮを主成分として構成されている。また、電子供給層１６０の表面（上面）は、ＩＩＩ族原子極性面（＋ｃ面）となっている。このような構成により、電子供給層１６０には、自発分極とピエゾ分極とが生じる。そして、その分極作用により、電子走行層１４０内のヘテロ接合界面付近に高濃度の２次元電子ガスが誘起されることとなる。
　ここで、本発明者は、電子供給層１６０の表面（上面）における表面力が、半導体装置２０の長期的信頼性に大きく影響することを見出した。ここでいう「表面力」とは、互いに接近または接触する２つの物体間に働く引力または斥力のことを意味し、静電気力、イオン間相互作用、水素結合、ファンデルワールス力、およびメニスカス力などのうちの少なくともいずれか一つを起源としている。被測定物となる膜の表面力は、例えば、所定の測定子を用いて、該測定子と膜との間に作用する力（本実施形態では主に引力）を測定することで求められる。なお、表面力の測定方法については、詳細を後述する。
　ここで、所定膜の表面力は、サンプル種や測定環境が異なる場合に誤差を生じうる。このため、リファレンスとしてプラチナ（Ｐｔ）の表面力を所定膜の表面力と同じ条件で測定し、所定膜の表面力をＰｔの表面力に対する相対的関係として規定することで、サンプル種や測定環境が異なる場合であっても所定膜の表面力を精度よく比較することができる。なお、ここでいうＰｔの表面力とは、詳細には、シリコン（Ｓｉ）基板上に形成されたＰｔ膜の表面力のことである。
　本実施形態では、例えば、クロム（Ｃｒ）により被覆されたガラス球（ガラス球材質ＢＫ７、直径１ｍｍ、表面粗さＲａ２ｎｍ、Ｒｚ１１ｎｍ）からなる測定子（プローブ）を用いて真空中で測定したときの、該測定子と電子供給層１６０の表面とを引き寄せる引力として働く電子供給層１６０の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強い。なお、ここでの「引力として働く表面力」とは、実測ではマイナスの値として検出される。このため、「電子供給層１６０の表面力ＡがＰｔの表面力Ｂよりも強い」とは、電子供給層１６０の表面力の実測値がＰｔの表面力の実測値よりも小さい（マイナス側に大きい）ことを意味し、「電子供給層１６０の表面力Ａの絶対値がＰｔの表面力の絶対値よりも大きい」と言い換えることができる。
　また、上記条件で測定したときの、電子供給層１６０の表面力ＡとＰｔの表面力Ｂとの差の絶対値｜Ａ－Ｂ｜は、例えば、３０μＮ以上とする。表面力の差の絶対値｜Ａ－Ｂ｜が３０μＮ未満であると、後述するＨＥＭＴとしての半導体装置２０において、ドレイン電流が経時的に低下する可能性がある。これに対し、表面力の差の絶対値｜Ａ－Ｂ｜を３０μＮ以上とすることにより、ドレイン電流の経時的な低下を抑制することができる。また、表面力の差の絶対値｜Ａ－Ｂ｜は、例えば、４５μＮ以上とすることがより好ましい。これにより、ドレイン電流の経時的な低下をより確実に抑制することができる。なお、電子供給層１６０の表面力Ａが強ければ強いほど（実測値として小さければ小さいほど）、ドレイン電流の経時的な低下が抑制されることが分かっている。このため、表面力の差の絶対値｜Ａ－Ｂ｜の上限値については特に限定されるものではないが、所定の表面力を得ることが可能な製造条件によっては製造装置に負荷がかかり、結果的に製造装置のメンテナンスコストが上昇してしまう可能性がある。したがって、例えば、表面力の差の絶対値｜Ａ－Ｂ｜は、１２０μＮ以下とすることが好ましい。
　なお、「電子供給層１６０の表面力ＡとＰｔの表面力Ｂとの差の絶対値｜Ａ－Ｂ｜を３０μＮ以上とし、好ましくは４５μＮ以上とする」とは、「電子供給層１６０の表面力ＡをＰｔの表面力Ｂを基準として－３０μＮ以下とし、好ましくは－４５μＮ以下とする」、または「電子供給層１６０の引力としての表面力ＡをＰｔの引力としての表面力Ｂを基準として３０μＮ以上強くし、好ましくは４５μＮ以上強くする」と言い換えることができる。
　電子供給層１６０の厚さは、例えば、５ｎｍ以上５０ｎｍ以下とする。電子供給層１６０の厚さが５ｎｍ未満であると、ゲートリークが大きくなり、半導体装置２０の信頼性が低下する可能性がある。これに対し、電子供給層１６０の厚さを５ｎｍ以上とすることにより、ゲートリークを抑制し、半導体装置２０の信頼性を確保することができる。一方で、電子供給層１６０の厚さが５０ｎｍ超であると、閾値電圧が大きくなり、スイッチング特性が悪くなる可能性がある。これに対し、電子供給層１６０の厚さを５０ｎｍ以下とすることにより、閾値電圧を所定値以下とし、スイッチング特性を向上させることができる。なお、上記傾向を考慮して、電子供給層１６０の厚さは、例えば、１５ｎｍ以上３０ｎｍ以下とすることが好ましい。
（２）半導体装置
　次に、図２を用い、本実施形態の半導体装置について説明する。図２は、本実施形態に係る半導体装置を示す断面図である。
　図２に示すように、本実施形態の半導体装置２０は、例えば、上記した窒化物半導体積層物１０を用いて製造されるものであり、ＨＥＭＴとして構成されている。具体的には、半導体装置２０は、例えば、基板１００と、電子走行層１４０と、電子供給層１６０と、ゲート電極２１０と、ソース電極２２０と、ドレイン電極２３０と、保護膜３００と、を有している。
（電極）
　ゲート電極２１０は、電子供給層１６０上に設けられている。ゲート電極２１０は、例えば、ニッケル（Ｎｉ）と金（Ａｕ）との複層構造（Ｎｉ／Ａｕ）からなっている。なお、本明細書においてＸ／Ｙの複層構造と記載した場合、Ｘ、Ｙの順で積層したことを示している。
　ソース電極２２０は、電子供給層１６０上に設けられ、ゲート電極２１０から所定距離離れた位置に配置されている。ソース電極２２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との複層構造からなっている。
　ドレイン電極２３０は、電子供給層１６０上に設けられ、ゲート電極２１０を挟んでソース電極２２０と反対側にゲート電極２１０から所定距離離れた位置に配置されている。ドレイン電極２３０は、ソース電極２２０と同様に、例えば、ＴｉとＡｌとの複層構造からなっている。なお、ソース電極２２０およびドレイン電極２３０では、Ｔｉ／Ａｌの複層構造上にＮｉ／Ａｕの複層構造が積層されていてもよい。
（保護膜）
　保護膜３００は、電子供給層１６０等の表面を保護し、電子供給層１６０等の劣化を抑制するよう構成されている。具体的には、保護膜３００は、少なくとも、ゲート電極２１０およびソース電極２２０の間と、ゲート電極２１０およびドレイン電極２３０の間と、ソース電極２２０またはドレイン電極２３０の外側とにおける電子供給層１６０の表面を覆うように設けられている。保護膜３００は、例えば、窒化シリコン（ＳｉＮ）からなっている。
　なお、電子走行層１４０内に、平面視でソース電極２２０、ゲート電極２１０およびドレイン電極２３０を含むデバイス領域の周囲を囲むように、窒素（Ｎ）イオンがイオン注入されていてもよい。これにより、デバイス領域の外側の二次元電子ガスを不活性化して、隣接するデバイス領域間の絶縁性を確保することができる。
　また、電子走行層１４０および電子供給層１６０内に、平面視でソース電極２２０およびドレイン電極２３０のそれぞれに重なる領域に、シリコン（Ｓｉ）イオンがイオン注入されていてもよい。これにより、ソース電極２２０およびドレイン電極２３０のそれぞれのコンタクト抵抗を低減することができる。なお、この場合、Ｓｉイオンは、例えば、電子供給層１６０の表面から深さ５０ｎｍ程度にピークが位置するようなプロファイルを有していることが好ましい。
　上述のように、電子供給層１６０の表面力Ａが所定の特性を満たしていることにより、半導体装置２０を駆動したときにドレイン電流の経時的な低下を抑制することができる。具体的には、（保護膜３００が設けられていない半導体装置２０において）温度を２００℃とし、ソース電極２２０とドレイン電極２３０との間の電圧Ｖｄｓを５０Ｖとし、ゲート電極２１０とソース電極２２０との間の電圧Ｖｇｓを－２Ｖとした条件下で半導体装置２０を駆動させたときの、初期のドレイン電流Ｉｄｓ０に対する１０００時間後のドレイン電流Ｉｄｓの比率Ｉｄｓ／Ｉｄｓ０を０．７０以上とし、好ましくは、０．９０以上とすることができる。
（３）窒化物半導体積層物の製造方法および半導体装置の製造方法
　次に、図３を用い、本実施形態の窒化物半導体積層物の製造方法および半導体装置の製造方法について説明する。図３は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。なお、ステップをＳと略している。
　まず、例えば、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）装置を用い、以下の手順により、窒化物半導体積層物１０を形成する。
（Ｓ１１０：電子走行層形成工程）
　まず、基板１００として、例えば、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用意する。そして、ＭＯＶＰＥ装置の処理室内に、基板１００を搬入する。そして、処理室内に水素（Ｈ２）ガス（または、Ｈ２ガスおよび窒素（Ｎ２）ガスの混合ガス）を供給し、基板１００の温度を核生成層の所定の成長温度（例えば１１５０℃以上１２５０℃以下）まで上昇させる。基板１００の温度が所定の成長温度となったら、例えば、ＩＩＩ族原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガスと、Ｖ族原料ガスとしてアンモニア（ＮＨ３）ガスとを、基板１００に対して供給する。これにより、基板１００上にＡｌＮからなる核生成層を成長させる。所定の厚さの核生成層の成長が完了したら、ＴＭＡガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
　次に、基板１００の温度を電子走行層１４０の所定の成長温度（例えば１０００℃以上１１００℃以下）に調整する。そして、基板１００の温度が所定の成長温度となったら、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてトリメチルガリウム（ＴＭＧ）ガスを供給する。これにより、核生成層上に単結晶のＧａＮからなる電子走行層１４０をエピタキシャル成長させる。所定の厚さの電子走行層１４０の成長が完了したら、ＴＭＧガスの供給を停止する。なお、このとき、ＮＨ３ガスの供給を継続する。
（Ｓ１２０：電子供給層形成工程）
　次に、例えば、基板１００の温度を電子供給層１６０の所定の成長温度（例えば１０００℃以上１１００℃以下）とする。そして、基板１００の温度が所定の成長温度となったら、ＮＨ３ガスの供給を継続した状態で、例えば、ＩＩＩ族原料ガスとしてＴＭＧガスおよびＴＭＡガスを供給する。これにより、電子走行層１４０上に単結晶のＡｌＧａＮからなる電子供給層１６０をエピタキシャル成長させる。所定の厚さの電子走行層１４０の成長が完了したら、ＴＭＧガスおよびＴＭＡガスの供給を停止し、基板１００の温度を電子供給層１６０の成長温度から低下させる。なお、このとき、通常は、Ｈ２ガスを停止し、Ｎ２ガスを供給するとともに、ＮＨ３ガスの供給を継続する（電子走行層１４０および電子供給層１６０の成長中にＨ２ガスとともにＮ２ガスが供給されていた場合は、Ｈ２ガスを停止し、Ｎ２ガスおよびＮＨ３ガスの供給を継続する）。そして、窒化物半導体積層物１０の温度が５００℃以下となったら、ＮＨ３ガスの供給を停止し、ＭＯＶＰＥ装置の処理室内の雰囲気をＮ２ガスのみへ置換して大気圧に復帰させる。
　このとき、本実施形態では、Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて真空中で測定したときの、該測定子と電子供給層１６０の表面とを引き寄せる引力として働く電子供給層１６０の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるような、電子供給層１６０を形成する。発明者の鋭意検討により、基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却条件等を調整することで、電子供給層１６０の表面力Ａが上記所定の特性を満たすような電子供給層１６０を形成することができることが分かっている。
　具体的には、基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却速度を、例えば、１．０℃／ｓ以上とする。冷却速度が１．０℃／ｓ未満であると、電子供給層１６０において充分な表面力が得られない可能性がある。これに対し、冷却速度を１．０℃／ｓ以上とすることにより、電子供給層１６０の表面力を向上させることができる。また、冷却速度を１．５℃／ｓ以上とすることがより好ましい。これにより、電子供給層１６０の表面力をより確実に向上させることができる。なお、使用したＭＯＶＰＥ装置の構成にも依存するが、基板１００を加熱するヒータの電源をＯＦＦした際の自然冷却速は、例えば、およそ３℃／ｓとなる。後述するように電子供給層１６０の表面に対して冷却ガスとしてＨ２ガス又はＨｅガスを供給する場合、ヒータの電源をＯＦＦした際の自然冷却速度は、例えば、およそ４℃／ｓとなる。
　また、基板１００の温度を電子供給層１６０の成長温度から低下させるときに、電子供給層１６０の表面に対して冷却ガスとしてＨ２ガス又はヘリウム（Ｈｅ）ガスを供給してもよい。つまり、本実施形態では、Ｎ２ガスおよびＮＨ３ガスに加えてＨ２ガス又はＨｅガスを供給してもよい。Ｈ２ガスの比熱（約１４０００Ｊ／（ｋｇ・Ｋ））や、Ｈｅガスの比熱（約５０００Ｊ／（ｋｇ・Ｋ））は、Ｎ２ガスの比熱（約１０００Ｊ／（ｋｇ・Ｋ））やＮＨ３ガスの比熱（約２０００Ｊ／（ｋｇ・Ｋ））よりも大きい。したがって、比熱の大きいＨ２ガス又はＨｅガスを電子供給層１６０の表面に対して供給することで、電子供給層１６０の表面の冷却効率を向上させることができる。これにより、上記のように基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却速度を所定値以上とした場合と同様に、電子供給層１６０の表面力を向上させることができる。
　その後、窒化物半導体積層物１０が搬出可能な温度にまで低下したら、窒化物半導体積層物１０を処理室内から搬出する。
　以上により、図１に示す本実施形態の窒化物半導体積層物１０が製造される。
（Ｓ１３０：検査工程）
　次に、電子供給層１６０の表面力に基づいて窒化物半導体積層物１０を検査する検査工程Ｓ１３０を行う。本実施形態の検査工程Ｓ１３０は、例えば、表面力測定工程Ｓ１３２と、選別工程Ｓ１３４と、を有している。
（Ｓ１３２：表面力測定工程）
　まず、リファレンスとしてのＰｔの表面力と、上記のように製造された窒化物半導体積層物１０の電子供給層１６０の表面力と、を測定する。表面力の測定には、例えば、エリオニクス社製の表面力測定装置（ＥＳＦ－５０００）を好適に用いることができる。
　ここで、図４は、表面力測定装置を示す概略構成図である。
　図４に示すように、表面力測定装置４００は、例えば、真空チャンバ４１０と、真空ポンプ４２０と、固定フレーム４３０と、ステージ４４０と、測定子４５０と、支持棒４５２と、ばね機構４６０と、電磁力発生器４７０と、変位計４８０と、を有している。真空チャンバ４１０は、固定フレーム４３０等の各部材を収容しており、その内部の雰囲気を真空ポンプ４２０によって真空に排気可能に構成されている。固定フレーム４３０は、真空チャンバ４１０内に収容された各部材を固定し支持するよう構成されている。ステージ４４０は、固定フレーム４３０の底部に設けられ、その上に被測定物（例えば窒化物半導体積層物１０）が載置されるようになっている。また、ステージ４４０は、被測定物を水平方向および鉛直方向に移動させる粗動ステージ（不図示）と、被測定物の鉛直方向の微細な位置決めを行う微動ステージ（不図示）と、を有している。測定子４５０は、表面力を測定するプローブとして機能するよう構成されている。支持棒４５２は、ステージ４４０の鉛直上側に測定子４５０を支持している。ばね機構４６０は、支持棒４５２と固定フレーム４３０の上部との間に介在し、支持棒４５２を弾性的に保持しつつ、支持棒４５２に鉛直方向のみの移動を許容するよう構成されている。電磁力発生器４７０は、電磁力により支持棒４５２に鉛直方向の荷重を加えるよう構成されている。変位計４８０は、支持棒４５２の鉛直方向の変位、すなわち測定子４５０の鉛直方向の変位を検出するよう構成されている。変位計４８０としては、非接触式（例えば光学式）の変位センサが好適に用いられる。
　被測定物と測定子４５０との間に作用する表面力（本実施形態では引力）は、被測定物に接触している状態の測定子４５０を被測定物から引き離すために必要な力を測定することで決定される。具体的には、以下のような手順で測定が行われる。
　図５は、表面力測定工程を示す図である。図５において、横軸は時間であり、縦軸は測定子４５０の（鉛直方向の）変位である。
　まず、ステージ４４０上に被測定物を載置し、真空チャンバ４１０内の雰囲気を真空に排気する。真空チャンバ４１０内が所定の圧力に到達したら、ステージ４４０を鉛直上方向に徐々に移動させ、被測定物を測定子４５０に近づける（ｔ０→ｔ１）。そして、被測定物が測定子４５０に近づくにつれて、被測定物と測定子４５０との間に表面力が作用する。これにより、測定子４５０は、被測定物の表面力によって被測定物に引き寄せられ、ばね機構４６０の弾性力に逆らって下降し、被測定物に接触する（ｔ１→ｔ２）。ここで、ばね機構４６０の弾性力が測定子４５０に作用した状態で、測定子４５０を被測定物から離して表面力を測定すると、誤差を生じる可能性があるため、ステージ４４０を上昇させ、測定子４５０を初期位置に戻し、ばね機構４６０に生じた弾性力をゼロにする（ｔ２→ｔ３）。そして、ばね機構４６０が静止状態となるまで所定時間待機する（ｔ３→ｔ４）。そして、電磁力発生器４７０による電磁力により、支持棒４５２を鉛直上方向に徐々に移動させることで、測定子４５０を被測定物から引き離す力を印加する（ｔ４→ｔ５）。そして、測定子４５０を被測定物から引き離す力が被測定物の表面力を超えたとき、測定子４５０は被測定物から離れる（ｔ５）。このとき、測定子４５０が被測定物から離れた時点を、変位計４８０によって検知する。そして、測定子４５０が被測定物から離れた瞬間に電磁力発生器４７０に流れている電流値を取得し、該電流値に基づいて被測定物の表面力を決定する。
　本実施形態では、上記の表面力測定装置４００において、予め、Ｃｒにより被覆されたガラス球（ガラス球材質ＢＫ７、直径１ｍｍ、表面粗さＲａ２ｎｍ、Ｒｚ１１ｎｍ）からなる測定子４５０を用いて、Ｐｔと測定子４５０とを引き寄せる引力として働くＰｔの表面力Ｂを真空中で測定しておく。そして、同じ条件で、上記のように製造された窒化物半導体積層物１０の電子供給層１６０の表面と測定子４５０とを引き寄せる引力として働く電子供給層１６０の表面力Ａを測定する。
（Ｓ１３４：選別工程）
　次に、表面力測定工程Ｓ１３２で測定された電子供給層１６０の表面力に基づいて、窒化物半導体積層物１０を選別する。具体的には、電子供給層１６０の表面力ＡがＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上であるとする第１選別条件を満たさない窒化物半導体積層物１０を不良品として排除し、一方で、該第１選別条件を満たす窒化物半導体積層物１０を良品として選別する。これにより、半導体装置２０を駆動したときのドレイン電流が経時的に低下してしまうような窒化物半導体積層物１０を排除するとともに、ドレイン電流の経時的な低下を抑制可能な窒化物半導体積層物１０を半導体装置２０の製造前に非破壊で選別することができる。
　また、電子供給層１６０の表面力ＡがＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が４５μＮ以上であるとする第２選別条件を満たす窒化物半導体積層物１０を最良品として選別してもよい。これにより、ドレイン電流の経時的な低下をより確実に抑制可能な窒化物半導体積層物１０を選別することができる。
（Ｓ１４０：素子分離工程）
　次に、上記の良品または最良品として選別された窒化物半導体積層物１０上にレジスト膜を形成し、平面視でソース電極２２０、ゲート電極２１０およびドレイン電極２３０が形成されることとなるデバイス領域の周囲を囲む領域が開口となるようにレジスト膜をパターニングする。そして、該レジスト膜をマスクとして用い、電子走行層１４０内に平面視でデバイス領域の周囲を囲む領域にＮイオンをイオン注入する。これにより、デバイス領域の外側の二次元電子ガスを不活性化して、隣接するデバイス領域間の絶縁性を確保することができる。
（Ｓ１５０：コンタクト抵抗低減工程）
　次に、窒化物半導体積層物１０上にレジスト膜を形成し、平面視でソース電極２２０およびドレイン電極２３０が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、該レジスト膜をマスクとして用い、電子走行層１４０および電子供給層１６０内に平面視でソース電極２２０およびドレイン電極２３０のそれぞれが形成されることとなる領域にＳｉイオンをイオン注入する。そして、例えばプラズマ化学気相成長（Ｐ－ＣＶＤ）法により、窒化物半導体積層物１０上にキャップ層としてＳｉＮ膜を形成する。これにより、窒化物半導体積層物１０を構成するＩＩＩ族窒化物半導体からの窒素抜けを抑制することができる。そして、ＳｉＮ膜で覆われた窒化物半導体積層物１０を、Ｎ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、１２００℃１分間）。これにより、電子走行層１４０および電子供給層１６０内に注入されたＳｉイオンを活性化し、後工程で形成されるソース電極２２０およびドレイン電極２３０のそれぞれのコンタクト抵抗を低減することができる。そして、所定の溶媒（例えばバッファードフッ酸）により、窒化物半導体積層物１０上のＳｉＮ膜を除去する。
（Ｓ１６０：電極形成工程）
　次に、電子供給層１６０上にレジスト膜を形成し、平面視でソース電極２２０およびドレイン電極２３０が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば、電子ビーム蒸着法により、電子供給層１６０およびレジスト膜を覆うようにＴｉ／Ａｌの複層構造（またはＴｉ／Ａｌ／Ｎｉ／Ａｕの複層構造）を形成する。そして、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にソース電極２２０およびドレイン電極２３０を形成する。そして、窒化物半導体積層物１０を、Ｎ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、６５０℃３分間）。これにより、ソース電極２２０およびドレイン電極２３０のそれぞれを電子供給層１６０に対してオーミック接合させることができる。
　次に、電子供給層１６０、ソース電極２２０およびドレイン電極２３０を覆うようにレジスト膜を形成し、平面視でゲート電極２１０が形成されることとなる領域が開口となるようにレジスト膜をパターニングする。そして、例えば電子ビーム蒸着法により、電子供給層１６０およびレジスト膜を覆うようにＮｉ／Ａｕの複層構造を形成する。そして、所定の溶媒を用い、リフトオフによりレジスト膜を除去することで、上記所定領域にゲート電極２１０を形成する。そして、窒化物半導体積層物１０を、Ｎ２雰囲気中において所定の温度で所定時間アニール処理する（例えば、４５０℃１０分間）。
（Ｓ１７０：保護膜形成工程）
　次に、例えば、Ｐ－ＣＶＤ法により、電子供給層１６０および各電極を覆うように、ＳｉＮからなる保護膜３００を形成する。そして、各電極の上面の一部のみが露出するように、保護膜３００をパターニングする。これにより、ゲート電極２１０およびソース電極２２０の間と、ゲート電極２１０およびドレイン電極２３０の間と、ソース電極２２０またはドレイン電極２３０の外側とにおける電子供給層１６０の表面を覆うように保護膜３００が形成される。
　以上により、図２に示す本実施形態の半導体装置２０が製造される。
（４）本実施形態により得られる効果
　本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）本実施形態では、Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と電子供給層１６０の表面とを引き寄せる引力として働く電子供給層１６０の表面力Ａを、同じ条件で測定したときのＰｔの表面力Ｂよりも強くし、それらの差の絶対値｜Ａ－Ｂ｜を３０μＮ以上としている。これにより、半導体装置２０を駆動したときのドレイン電流の経時的な低下を抑制することが可能となり、半導体装置２０の長期的な信頼性を向上させることが可能となる。これは、例えば、以下のような作用効果によるものと考えられる。電子供給層１６０の表面力Ａが所定の特性を満たしていることにより、電子供給層１６０の表面付近における負電荷の経時的な蓄積を抑制することができ、実効的なゲート長（チャネル長）の増加を抑制することができる。また、電子供給層１６０の表面付近における負電荷の経時的な蓄積を抑制することで、電子供給層１６０の表面付近のバンド傾斜やポテンシャル上昇を抑制することができ、電子走行層１４０内の二次元電子ガスの濃度を所定濃度に維持することができる。これらの結果、半導体装置２０を駆動したときのドレイン電流の経時的な低下を抑制することが可能となると考えられる。
　なお、非特許文献２には、電子供給層１６０の表面付近における負電荷の蓄積によって、電子走行層１４０内の二次元電子ガスの濃度が低下し、その結果、ドレイン電流が低下することが記載されている。したがって、本実施形態において、電子供給層１６０の表面付近における負電荷の経時的な蓄積を抑制することによる上記の作用効果は、非特許文献２に記載されている内容と矛盾しないと考えられる。
（ｂ）電子供給層１６０の表面力Ａが上記した所定の特性を満たすことで、電子供給層１６０上に形成される保護膜３００の密着性を向上させることができ、窒化物半導体積層物１０のうちの特に電子走行層１４０および電子供給層１６０の経時的な劣化を抑制することができる。その結果、半導体装置２０を駆動したときのドレイン電流の経時的な低下を抑制することが可能となる。
　なお、非特許文献３には、電気伝導率の低い（すなわち、絶縁性の高い）窒化膜で覆われたＨＥＭＴでは、ドレイン電流の低下を抑制することができることが記載されている。したがって、保護膜３００の密着性が保護膜３００の実質的な絶縁性に相関があると考えれば、本実施形態において、電子供給層１６０上に形成される保護膜３００の密着性を向上させることによる上記の作用効果は、非特許文献３に記載されている内容と矛盾しないと考えられる。
（ｃ）電子供給層形成工程Ｓ１２０では、電子供給層１６０の表面力Ａが上記した所定の特性を満たすような電子供給層１６０を形成する。これにより、半導体装置２０を駆動したときのドレイン電流の経時的な低下を抑制可能な窒化物半導体積層物１０を安定的に製造することができる。
（ｄ）電子供給層形成工程Ｓ１２０では、基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却速度を１．０℃／ｓ以上とする。これにより、電子供給層１６０の表面力Ａが上記した所定の特性を満たすような電子供給層１６０を形成することが可能となる。これは、上記冷却速度を所定値超とすることで、例えば、電子供給層１６０の表面状態（ダングリングボンドや表面電荷等）が影響を受けるためと考えられる。
（ｅ）基板１００の温度を電子供給層１６０の成長温度から低下させるときに、電子供給層１６０の表面に対して冷却ガスとしてＨ２ガス又はＨｅガスを供給してもよい。比熱の大きいＨ２ガス又はＨｅガスを電子供給層１６０の表面に対して供給することで、電子供給層１６０の表面の冷却効率を向上させることができる。これにより、上記のように基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却速度を所定値超とした場合と同様に、電子供給層１６０の表面力Ａが上記した所定の特性を満たすような電子供給層１６０を形成することが可能となる。
（ｆ）窒化物半導体積層物１０を検査する検査工程Ｓ１３０として、所定の測定子４５０を用い、該測定子４５０と電子供給層１６０の表面との間に作用する電子供給層１６０の表面力Ａを測定する表面力測定工程Ｓ１３２と、電子供給層１６０の表面力Ａに基づいて窒化物半導体積層物１０を選別する選別工程Ｓ１３４と、を行う。これにより、半導体装置２０を駆動したときのドレイン電流が経時的に低下してしまうような窒化物半導体積層物１０を排除するとともに、ドレイン電流の経時的な低下を抑制可能な窒化物半導体積層物１０を半導体装置２０の製造前に非破壊で選別することができる。このように、半導体装置２０の長期的信頼性を窒化物半導体積層物１０の製造段階で予測して、窒化物半導体積層物１０の品質を管理することが可能となる。
＜他の実施形態＞
　以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
　上述の実施形態では、基板１００がＳｉＣ基板として構成されている場合について説明したが、基板１００は、ＧａＮ基板（ＧａＮ自立基板）、サファイア基板、またはダイヤモンド基板として構成されていてもよい。
　上述の実施形態では、基板１００が半絶縁性を有している場合について説明したが、基板は導電性を有していてもよい。この場合、窒化物半導体積層物は、以下の変形例のような構成を有していることが好ましい。
　ここで、図８は、本実施形態の変形例に係る窒化物半導体積層物を示す断面図である。
　図８に示す窒化物半導体積層物１２では、基板１０２は、導電性を有している。基板１０２は、例えば、ｎ型のＧａＮ自立基板として構成されている。基板１０２の上には、半絶縁層１２２が設けられている。半絶縁層１２２の比抵抗は、例えば、１０５Ω・ｃｍ以上である。半絶縁層１２２は、例えば、半絶縁性を有するＩＩＩ族窒化物半導体を主成分として構成され、鉄（Ｆｅ）等の遷移金属を含んでいる。これにより、半絶縁層１２２において、上記した所定の比抵抗を実現することができる。半絶縁層１２２の上には、上述の実施形態と同様の電子走行層１４０および電子供給層１６０が順に設けられている。
　変形例によれば、基板１０２が導電性を有していても、基板１０２と電子走行層１４０との間に半絶縁層１２２を設けることで、電子走行層１４０から基板１０２への自由電子の拡散を抑制し、リーク電流を抑制することができる。
　上述の実施形態では、核生成層がＡｌＮからなっている場合について説明したが、核生成層は、ＡｌＮ以外のＩＩＩ族窒化物半導体からなっていてもよく、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。
　上述の実施形態では、電子走行層１４０がＧａＮからなっている場合について説明したが、電子走行層１４０は、ＧａＮ以外のＩＩＩ族窒化物半導体からなっていてもよく、例えば、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。
　上述の実施形態では、電子供給層１６０がＡｌＧａＮからなっている場合について説明したが、電子供給層１６０は、電子走行層１４０を構成するＩＩＩ族窒化物半導体よりも広いバンドギャップと、電子走行層１４０の格子定数よりも小さい格子定数とを有していれば、ＡｌＧａＮ以外のＩＩＩ族窒化物半導体からなっていてもよい。具体的には、電子供給層１６０は、例えば、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物半導体、すなわち、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０＜ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなっていてもよい。
　上述の実施形態では、ＭＯＶＰＥ装置を用いて窒化物半導体積層物１０を製造する場合について説明したが、ハイドライド気相成長装置（ＨＶＰＥ装置）を用いて窒化物半導体積層物１０を製造してもよい。
　上述の実施形態では、電子供給層形成工程Ｓ１２０において、基板１００の温度を電子供給層１６０の成長温度から低下させるときの冷却条件等を調整することで、電子供給層１６０の表面力Ａが上記した所定の特性を満たすような電子供給層１６０を形成する場合について説明したが、以下のように、電子供給層１６０を形成した後に、電子供給層１６０の表面力Ａが上記した所定の特性を満たすように電子供給層１６０の表面を改質してもよい。
　具体的には、例えば、電子供給層形成工程Ｓ１２０の後に、電子供給層１６０の表面に対して所定のプラズマ処理を施してもよい。プラズマ処理の方法としては、例えば、誘導結合型プラズマ反応性イオンエッチング（ＩＣＰ－ＲＩＥ）法が挙げられる。ＩＣＰ－ＲＩＥ法を用いた場合では、例えば、アンテナ電力１００Ｗ、バイアス電力５Ｗ、アルゴン（Ａｒ）流量２０ｓｃｃｍ、０．８Ｐａ、１分間とした条件下で行うことができる。これにより、電子供給層１６０の表面力Ａが上記した所定の特性を満たすように電子供給層１６０の表面を改質することができる。
　また、例えば、電子供給層形成工程Ｓ１２０の後に、電子供給層１６０の表面に対してＵＶオゾン処理を施してもよい。この場合、例えば、３０分間行うことができる。この場合であっても、電子供給層１６０の表面力Ａが上記した所定の特性を満たすように電子供給層１６０の表面を改質することができる。
　また、例えば、電子供給層形成工程Ｓ１２０の後に、電子供給層１６０の表面に対して水素イオン（Ｈ＋）のイオン注入を施してもよい。この場合、例えば、加速電圧１ＭｅＶ、ドーズ量１０１３ｉｏｎ／ｃｍ２とした条件下で行うことができる。この条件により、電子供給層１６０の最表面のみに水素イオンが注入されることとなる。この場合であっても、電子供給層１６０の表面力Ａが上記した所定の特性を満たすように電子供給層１６０の表面を改質することができる。
　上述の実施形態では、ＩＩＩ族窒化物半導体により構成される窒化物半導体積層物１０に対して、表面力測定工程Ｓ１３２と、選別工程Ｓ１３４と、を有する検査工程Ｓ１３０を実施する場合について説明したが、ＨＥＭＴの構成を有する半導体積層物であれば、ＩＩＩ族窒化物半導体以外の半導体（例えばガリウム砒素（ＧａＡｓ）等）により構成される半導体積層物であっても、上記検査工程を実施することができる。つまり、ＩＩＩ族窒化物半導体以外の半導体により構成される半導体積層物であっても、半導体装置の長期的信頼性を半導体積層物の製造段階で予測して半導体積層物の品質を管理することができる。
　以下、本発明の効果を裏付ける各種実験結果について説明する。
（１）半導体装置の製造
　以下のように、比較例１～２、実施例１～２の半導体装置を製造した。
　比較例１では、基板として、ポリタイプ４Ｈの半絶縁性ＳｉＣ基板を用いた。まず、基板１００上に、厚さ２００ｎｍのＡｌＮからなる核生成層を形成した。そして、核生成層上に、厚さ１２００ｎｍのＧａＮからなる電子走行層を形成した。そして、電子走行層上に、厚さ２０ｎｍのＡｌ０．２４Ｇａ０．７６Ｎからなる電子供給層を形成した。このとき、電子供給層の成長温度を１０５０℃とした。また、基板の温度を電子供給層の成長温度から低下させるときの冷却速度を０．９℃／ｓとした。また、基板の温度を電子供給層の成長温度から低下させるときに、電子供給層の表面に対してＮＨ３ガスのみを供給した。そして、電子供給層上に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（２０／５０／２０／２００ｎｍ）の複層構造からなるソース電極およびドレイン電極を形成した。また、電子供給層上に、Ｎｉ／Ａｕ（２０／２００ｎｍ）の複層構造からなるゲート電極を形成した。なお、ゲート長を２μｍ、ゲート幅を１００μｍ、ソース電極－ゲート電極間距離を２．５μｍ、ゲート電極－ドレイン電極間距離を７．５μｍとした。なお、後述するドレイン電流の経時的変化を加速させるため、電子供給層上に保護膜を形成しなかった。
　比較例２では、電子供給層の成長温度を１０００℃とした点を除いて比較例１と同様に半導体装置を製造した。
　実施例１では、電子供給層形成工程における冷却速度を比較例１の約２倍とした（具体的には冷却速度を２．２℃／ｓとした）点を除いて比較例１と同様に半導体装置を製造した。
　実施例２では、電子供給層形成工程において基板の温度を電子供給層の成長温度から低下させるときにＮＨ３ガスに加えＨ２ガスを供給した点を除いて比較例１と同様に半導体装置を製造した。
（２）評価
（表面力測定）
　比較例１～２、実施例１～２のそれぞれの電子供給層形成工程後に、エリオニクス社製の表面力測定装置（ＥＳＦ－５０００）を用いて、比較例１～２、実施例１～２のそれぞれにおける電子供給層の表面力Ａを測定した。具体的には、比較例１～２、実施例１～２のそれぞれにおいて、Ｃｒにより被覆されたガラス球（ガラス球材質ＢＫ７、直径１ｍｍ、表面粗さＲａ２ｎｍ、Ｒｚ１１ｎｍ）からなる測定子を用いて、電子供給層の表面と測定子とを引き寄せる引力として働く電子供給層の表面力Ａを真空中で測定した。なお、同じ条件で、予めＰｔの表面力Ｂを測定しておき、比較例１～２、実施例１～２のそれぞれにおける電子供給層の表面力ＡとＰｔの表面力Ｂとの差の絶対値｜Ａ－Ｂ｜を求めた。
（駆動試験）
　温度を２００℃とし、ソース電極とドレイン電極との間の電圧Ｖｄｓを５０Ｖとし、ゲート電極とソース電極との間の電圧Ｖｇｓを－２Ｖとした条件下で、比較例１～２、実施例１～２のぞれぞれの半導体装置を駆動させ、ドレイン電流Ｉｄｓの経時的な変化を測定した。そして、比較例１～２、実施例１～２のぞれぞれの半導体装置において、初期のドレイン電流Ｉｄｓ０に対する所定時間経過後のドレイン電流Ｉｄｓの比率Ｉｄｓ／Ｉｄｓ０を比較した。
（３）結果
　図６（ａ）は、表面力測定結果を示す図である。図６（ａ）では、比較例１～２、実施例１～２のそれぞれにおける電子供給層の表面力Ａの実測値を示している。なお、電子供給層の表面力Ａの実測値は、上述したように引力であるため、マイナスの値となっている。そのため、表面力Ａの値が小さいほど、表面力Ａが強いことを示している。また、図６（ａ）中の破線は、Ｐｔの表面力Ｂを示している。
　図６（ａ）に示すように、比較例１～２、実施例１～２のそれぞれにおける電子供給層の表面力Ａは、Ｐｔの表面力Ｂよりも強かった（小さかった）。実施例１～２のそれぞれにおける電子供給層の表面力Ａは、比較例１～２のそれぞれにおける電子供給層の表面力Ａよりも強かった（小さかった）。このことから、実施例１～２のように電子供給層形成工程において基板の温度を電子供給層の成長温度から低下させるときの冷却条件を調整することで、電子供給層の表面力Ａを向上させることができることを確認した。
　図６（ｂ）は、半導体装置の駆動試験の結果を示す図である。図６（ｂ）において、横軸は時間であり、縦軸は初期のドレイン電流Ｉｄｓ０に対する所定時間経過後のドレイン電流Ｉｄｓの比率Ｉｄｓ／Ｉｄｓ０である。
　図６（ｂ）に示すように、比較例１～２のそれぞれの半導体装置では、ドレイン電流Ｉｄｓが経時的に大きく低下していた。これに対して、実施例１～２のそれぞれの半導体装置では、ドレイン電流Ｉｄｓの経時的な低下が抑制されることを確認した。これは、実施例１～２では、電子供給層の表面力Ａを向上させることにより、電子供給層の表面付近における負電荷の経時的な蓄積を抑制することができ、電子走行層内の二次元電子ガスの濃度を所定濃度に維持することができたためと考えられる。
　ここで、比較例１～２、実施例１～２のそれぞれにおける、電子供給層の表面力ＡとＰｔの表面力Ｂとの差の絶対値｜Ａ－Ｂ｜と、初期のドレイン電流Ｉｄｓ０に対する１０００時間経過後のドレイン電流Ｉｄｓの比率（以下、単に「ドレイン電流比率」ともいう）Ｉｄｓ／Ｉｄｓ０と、を表１に示す。
Figure JPOXMLDOC01-appb-T000001
  
　また、図７は、表面力の差の絶対値に対するドレイン電流比率を示す図である（表１をプロットした図である）。
　図７に示すように、電子供給層の表面力ＡとＰｔの表面力Ｂとの差の絶対値｜Ａ－Ｂ｜が大きくなるにつれて（電子供給層の表面力Ａが強くなるにつれて）、ドレイン電流比率Ｉｄｓ／Ｉｄｓ０が単調増加することを確認した。また、表面力の差の絶対値｜Ａ－Ｂ｜を３０μＮ以上とすることにより、ドレイン電流比率Ｉｄｓ／Ｉｄｓ０を０．７０以上とすることができることを確認した。
　また、表面力の差の絶対値｜Ａ－Ｂ｜が４５μＮ未満である領域では、表面力の差の絶対値｜Ａ－Ｂ｜に対するドレイン電流比率Ｉｄｓ／Ｉｄｓ０の傾きが大きく、一方で、表面力の差の絶対値｜Ａ－Ｂ｜が４５μＮ以上である領域では、ドレイン電流比率Ｉｄｓ／Ｉｄｓ０の傾きがなだらかとなり、ドレイン電流比率Ｉｄｓ／Ｉｄｓ０が１に近い値を維持することを確認した。つまり、表面力の差の絶対値｜Ａ－Ｂ｜を４５μＮ以上とすることにより、ドレイン電流比率Ｉｄｓ／Ｉｄｓ０を顕著に向上させることができることを確認した。具体的には、表面力の差の絶対値｜Ａ－Ｂ｜を４５μＮ以上とすることにより、ドレイン電流比率Ｉｄｓ／Ｉｄｓ０を０．９０以上とすることができることを確認した。
　以上のように、実施例１～２によれば、半導体装置の長期的な信頼性を向上させることができることを確認した。
＜本発明の好ましい態様＞
　以下、本発明の好ましい態様について付記する。
（付記１）
　基板と、
　前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる電子走行層と、
　前記電子走行層上に設けられ、ＩＩＩ族窒化物半導体からなる電子供給層と、
　を有し、
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である窒化物半導体積層物。
（付記２）
　前記電子供給層の表面力と前記Ｐｔの表面力との差の絶対値｜Ａ－Ｂ｜は、４５μＮ以上である付記１に記載の窒化物半導体積層物。
（付記３）
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　を有し、
　前記電子供給層を形成する工程では、
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるような、前記電子供給層を形成する窒化物半導体積層物の製造方法。
（付記４）
　前記電子供給層を形成する工程では、
　前記基板の温度を前記電子供給層の成長温度から低下させるときの冷却速度を１．０℃／ｓ以上とする付記３に記載の窒化物半導体積層物の製造方法。
（付記５）
　前記電子供給層を形成する工程では、
　前記冷却速度を１．５℃／ｓ以上とする付記４に記載の窒化物半導体積層物の製造方法。
（付記６）
　前記電子供給層を形成する工程では、
　前記基板の温度を前記電子供給層の成長温度から低下させるときに、前記電子供給層の表面に対して水素ガス又はヘリウムガスを供給する付記３～５のいずれかに記載の窒化物半導体積層物の製造方法。
（付記７）
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　前記電子供給層の表面を改質する工程と、
　を有し、
　前記電子供給層の表面を改質する工程では、
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるように、前記電子供給層の表面を改質する窒化物半導体積層物の製造方法。
（付記８）
　前記電子供給層の表面を改質する工程では、
　前記電子供給層の表面に対して所定のプラズマ処理、ＵＶオゾン処理、または水素イオンのイオン注入を施す付記７に記載の窒化物半導体積層物の製造方法。
（付記９）
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　を有し、
　前記電子供給層を形成する工程では、
　前記基板の温度を前記電子供給層の成長温度から低下させるときの冷却速度を１．０℃／ｓ以上とする窒化物半導体積層物の製造方法。
（付記１０）
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　を有し、
　前記電子供給層を形成する工程では、
　前記基板の温度を前記電子供給層の成長温度から低下させるときに、前記電子供給層の表面に対して水素ガス又はヘリウムガスを供給する窒化物半導体積層物の製造方法。
（付記１１）
　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
　前記電子供給層の表面を改質する工程と、
　を有し、
　前記電子供給層の表面を改質する工程では、
　前記電子供給層の表面に対して所定のプラズマ処理、ＵＶオゾン処理、または水素イオンのイオン注入を施す窒化物半導体積層物の製造方法。
（付記１２）
　基板上に電子走行層および電子供給層を順に形成することで、前記電子走行層および前記電子供給層を有する半導体積層物を形成する工程と、
　所定の測定子を用い、該測定子と前記電子供給層の表面との間に作用する前記電子供給層の表面力を測定する工程と、
　前記電子供給層の表面力に基づいて前記半導体積層物を選別する工程と、
　を有する半導体積層物の製造方法。
（付記１３）
　前記半導体積層物を形成する工程では、
　前記電子走行層および前記電子供給層をそれぞれＩＩＩ族窒化物半導体により構成し、
　前記電子供給層の表面力を測定する工程では、
　前記測定子としてＣｒにより被覆された直径１ｍｍのガラス球を用い、前記測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａを測定し、
　前記半導体積層物を選別する工程では、
　前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である前記半導体積層物を選別する付記１２に記載の半導体積層物の製造方法。
（付記１４）
　基板上に電子走行層および電子供給層が順に設けられる半導体積層物を検査する半導体積層物の検査方法であって、
　所定の測定子を用い、該測定子と前記電子供給層の表面との間に作用する前記電子供給層の表面力を測定する工程と、
　前記電子供給層の表面力に基づいて、前記半導体積層物を選別する工程と、
　を有する半導体積層物の検査方法。
（付記１５）
　基板と、
　前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる電子走行層と、
　前記電子走行層上に設けられ、ＩＩＩ族窒化物半導体からなる電子供給層と、
　前記電子供給層上に設けられるゲート電極、ソース電極およびドレイン電極と、
　を有し、
　温度を２００℃とし、前記ソース電極と前記ドレイン電極との間の電圧を５０Ｖとし、前記ゲート電極と前記ソース電極との間の電圧を－２Ｖとした条件下で駆動させたときの、初期のドレイン電流に対する１０００時間後のドレイン電流の比率は、０．７０以上である半導体装置。
（付記１６）
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である付記１５に記載の半導体装置。
（付記１７）
　前記ドレイン電流の比率は、０．９０以上である付記１５に記載の半導体装置。
（付記１８）
　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が４５μＮ以上である付記１７に記載の半導体装置。
１０　窒化物半導体積層物
２０　半導体装置
１００　基板
１４０　電子走行層
１６０　電子供給層
２１０　ゲート電極
２２０　ソース電極
２３０　ドレイン電極
３００　保護膜

Claims (11)

  1. 　基板と、
    　前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる電子走行層と、
    　前記電子走行層上に設けられ、ＩＩＩ族窒化物半導体からなる電子供給層と、
    　を有し、
    　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａは、同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である窒化物半導体積層物。
  2. 　前記電子供給層の表面力と前記Ｐｔの表面力との差の絶対値｜Ａ－Ｂ｜は、４５μＮ以上である請求項１に記載の窒化物半導体積層物。
  3. 　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
    　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
    　を有し、
    　前記電子供給層を形成する工程では、
    　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるような、前記電子供給層を形成する窒化物半導体積層物の製造方法。
  4. 　前記電子供給層を形成する工程では、
    　前記基板の温度を前記電子供給層の成長温度から低下させるときの冷却速度を１．０℃／ｓ以上とする請求項３に記載の窒化物半導体積層物の製造方法。
  5. 　前記電子供給層を形成する工程では、
    　前記冷却速度を１．５℃／ｓ以上とする請求項４に記載の窒化物半導体積層物の製造方法。
  6. 　前記電子供給層を形成する工程では、
    　前記基板の温度を前記電子供給層の成長温度から低下させるときに、前記電子供給層の表面に対して水素ガス又はヘリウムガスを供給する請求項３～５のいずれか１項に記載の窒化物半導体積層物の製造方法。
  7. 　基板上にＩＩＩ族窒化物半導体からなる電子走行層を形成する工程と、
    　前記電子走行層上にＩＩＩ族窒化物半導体からなる電子供給層を形成する工程と、
    　前記電子供給層の表面を改質する工程と、
    　を有し、
    　前記電子供給層の表面を改質する工程では、
    　Ｃｒにより被覆された直径１ｍｍのガラス球からなる測定子を用いて測定したときの、該測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上となるように、前記電子供給層の表面を改質する窒化物半導体積層物の製造方法。
  8. 　前記電子供給層の表面を改質する工程では、
    　前記電子供給層の表面に対して所定のプラズマ処理、ＵＶオゾン処理、または水素イオンの注入を施す請求項７に記載の窒化物半導体積層物の製造方法。
  9. 　基板上に電子走行層および電子供給層を順に形成することで、前記電子走行層および前記電子供給層を有する半導体積層物を形成する工程と、
    　所定の測定子を用い、該測定子と前記電子供給層の表面との間に作用する前記電子供給層の表面力を測定する工程と、
    　前記電子供給層の表面力に基づいて前記半導体積層物を選別する工程と、
    　を有する半導体積層物の製造方法。
  10. 　前記半導体積層物を形成する工程では、
    　前記電子走行層および前記電子供給層をそれぞれＩＩＩ族窒化物半導体により構成し、
    　前記電子供給層の表面力を測定する工程では、
    　前記測定子としてＣｒにより被覆された直径１ｍｍのガラス球を用い、前記測定子と前記電子供給層の表面とを引き寄せる引力として働く前記電子供給層の表面力Ａを測定し、
    　前記半導体積層物を選別する工程では、
    　前記電子供給層の表面力Ａが同じ条件で測定したときのＰｔの表面力Ｂよりも強く、それらの差の絶対値｜Ａ－Ｂ｜が３０μＮ以上である前記半導体積層物を選別する請求項９に記載の半導体積層物の製造方法。
  11. 　基板上に電子走行層および電子供給層が順に設けられる半導体積層物を検査する半導体積層物の検査方法であって、
    　所定の測定子を用い、該測定子と前記電子供給層の表面との間に作用する前記電子供給層の表面力を測定する工程と、
    　前記電子供給層の表面力に基づいて、前記半導体積層物を選別する工程と、
    　を有する半導体積層物の検査方法。
PCT/JP2017/013901 2016-06-27 2017-04-03 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法 WO2018003219A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/312,496 US11508629B2 (en) 2016-06-27 2017-04-03 Nitride semiconductor laminate, method for manufacturing nitride semiconductor laminate, method for manufacturing semiconductor laminate, and method for inspecting semiconductor laminate
CN201780039393.9A CN109417035B (zh) 2016-06-27 2017-04-03 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法
EP17819588.9A EP3477687A4 (en) 2016-06-27 2017-04-03 NITRIDE SEMICONDUCTOR LAMINATE, MANUFACTURING METHOD OF NITRIDE SEMICONDUCTOR LAMINATE, METHOD OF MANUFACTURING SEMICONDUCTOR LAMINATE, AND TEST METHOD OF SEMICONDUCTOR LAMINATE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-126579 2016-06-27
JP2016126579A JP6268229B2 (ja) 2016-06-27 2016-06-27 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法

Publications (1)

Publication Number Publication Date
WO2018003219A1 true WO2018003219A1 (ja) 2018-01-04

Family

ID=60786808

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/013901 WO2018003219A1 (ja) 2016-06-27 2017-04-03 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法

Country Status (5)

Country Link
US (1) US11508629B2 (ja)
EP (1) EP3477687A4 (ja)
JP (1) JP6268229B2 (ja)
CN (1) CN109417035B (ja)
WO (1) WO2018003219A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148718A (ja) * 1994-09-19 1996-06-07 Toshiba Corp 化合物半導体装置
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2015177152A (ja) * 2014-03-18 2015-10-05 株式会社サイオクス 窒化物半導体積層物および半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693963A (en) 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
US6821309B2 (en) * 2002-02-22 2004-11-23 University Of Florida Chemical-mechanical polishing slurry for polishing of copper or silver films
CN1977367A (zh) * 2005-03-15 2007-06-06 住友电气工业株式会社 Ⅲ族氮化物半导体器件和外延衬底
JP2006324465A (ja) 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7338826B2 (en) * 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
JP2007317794A (ja) * 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009182054A (ja) * 2008-01-29 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置、基板、半導体装置の製造方法および基板の製造方法
CN101981658B (zh) * 2008-03-24 2014-10-29 日本碍子株式会社 半导体元件、半导体元件用外延基板及其制作方法
JP5042100B2 (ja) * 2008-03-28 2012-10-03 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
US9034213B2 (en) * 2010-05-28 2015-05-19 Northwestern University Separation of single-walled carbon nanotubes by electronic type using block copolymers
JP2012054427A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 化合物半導体の製造方法
US20120315742A1 (en) * 2011-06-08 2012-12-13 Sumitomo Electric Industries, Ltd. Method for forming nitride semiconductor device
JP5914999B2 (ja) * 2011-06-08 2016-05-11 住友電気工業株式会社 半導体装置の製造方法
JP2014072428A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP2014183463A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd 電力増幅器の制御装置及び制御方法
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
JP6318474B2 (ja) 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
US10449267B2 (en) * 2013-11-13 2019-10-22 Massachusetts Institute Of Technology Self-assembling underwater adhesives
KR20150093977A (ko) * 2014-02-10 2015-08-19 한국전자통신연구원 이차원 물질을 이용한 접합 전자 소자의 제조방법
CN106688084A (zh) * 2014-09-09 2017-05-17 夏普株式会社 氮化物半导体层叠体的制造方法和氮化物半导体层叠体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148718A (ja) * 1994-09-19 1996-06-07 Toshiba Corp 化合物半導体装置
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2015177152A (ja) * 2014-03-18 2015-10-05 株式会社サイオクス 窒化物半導体積層物および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3477687A4 *

Also Published As

Publication number Publication date
US20190148247A1 (en) 2019-05-16
CN109417035B (zh) 2022-07-19
JP6268229B2 (ja) 2018-01-24
JP2018006372A (ja) 2018-01-11
US11508629B2 (en) 2022-11-22
EP3477687A4 (en) 2020-07-08
CN109417035A (zh) 2019-03-01
EP3477687A1 (en) 2019-05-01

Similar Documents

Publication Publication Date Title
TWI707975B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
US8710511B2 (en) AIN buffer N-polar GaN HEMT profile
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
WO2014156914A1 (ja) Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
TWI710656B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
CN109964306B (zh) 化合物半导体基板的制造方法以及化合物半导体基板
JP2014241387A (ja) 基板、基板の製造方法、及び電子装置
JP6668316B2 (ja) 窒化物半導体積層物および半導体装置
JP6268229B2 (ja) 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
JP5399021B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP6917798B2 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2018200934A (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
Greco AlGaN/GaN heterostructures for enhancement mode transistors
JP6176064B2 (ja) Ｉｉｉ族窒化物半導体デバイス
JP7457053B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP5616420B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
Sakai et al. Reduction of the bowing in MOVPE AlGaN/GaN HEMT structures by using an interlayer insertion method
JP2007324327A (ja) ショットキバリアダイオードおよびエピタキシャル基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17819588

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017819588

Country of ref document: EP

Effective date: 20190128