CN1977367A - Ⅲ族氮化物半导体器件和外延衬底 - Google Patents

Abstract

提供一种Ⅲ族氮化物半导体器件，其中可以减小来自肖特基电极的漏电流。在高电子迁移率晶体管1中，支撑衬底3由AlN、AlGaN或GaN构成。Al_yGa_1－yN外延层5具有0.25mm或以下的表面粗糙度(RMS)，其中表面粗糙度由每一侧测量1μm的正方形面积所得到。在Al_yGa_1－yN支撑衬底3和Al_yGa_1－yN外延层5之间设置GaN外延层7。在Al_yGa_1－yN外延层5上设置肖特基电极9。在Al_yGa_1－yN外延层5上设置第一欧姆电极11。在Al_yGa_1－yN外延层5上设置第二欧姆电极13。第一和第二欧姆电极11和13之一构成源电极以及另一个构成漏电极。肖特基电极9构成高电子迁移率晶体管1的栅电极。

Description

Ⅲ族氮化物半导体器件和外延衬底

技术领域

本发明涉及III族氮化物半导体器件和外延衬底。

背景技术

在非专利文献1中，公开了高电子迁移率晶体管(HEMT)。该高电子迁移率晶体管具有在蓝宝石衬底上外延地生长的AlGaN/GaN异质结构。为了制造该高电子迁移率晶体管，在蓝宝石衬底上形成低温GaN层之后，形成2至3μm的i-型GaN层。在该GaN层上，依次形成7nm的i-型AlGaN层、15nm的n-型AlGaN层以及3nm的i-型AlGaN层。该肖特基电极由Ni(3nm)/Pt(300nm)/Au(300nm)构成。非专利文献1：″Improvement of DC Characteristics of AlGaN/GaN High ElectronMobility Transistors Thermally Annealed Ni/Pt/Au Schottky Gate″Japanese Journal of Applied Physics Vo 143，No.4 B，2004，pp.1925-1929。

发明内容

本发明解决的问题

在通过常规技术制造的用于HEMT的外延衬底中，在AlGaN膜的外延表面上形成肖特基栅极。如果外延衬底被用来制造高电子迁移率晶体管，那么栅极和漏极之间的耐压是低的，且没有获得高输出功率。该原因被认为是来自栅电极的漏电流是大的。此外，根据本发明人进行的实验，AlGaN膜包括沟槽以及大量螺旋位错。如果在AlGaN膜的表面上形成栅电极，那么由于螺旋位错和沟槽形成界面态，由此降低肖特基势垒。结果，来自栅电极的漏电流变大。

尽管必须提高AlGaN膜的晶体质量，以便降低界面态，但是像期望的那样提高晶体质量不是容易的。为了研究与来自栅电极的漏电流有关的AlGaN膜的晶体质量的种类，本发明人进行了各种实验。

本发明的目的是制造可用的III族氮化物半导体器件，其中来自栅电极的漏电流被减小。本发明的另一目的是制造可用的外延衬底，该外延衬底用于制造III族氮化物半导体器件。

解决问题的方法

本发明的一个方面涉及一种III族氮化物半导体器件。该III族氮化物半导体器件具有(a)Al_xGa_1-xN支撑衬底(0≤x≤1)，(b)Al_yGa_1-yN外延层(0＜y≤1)，其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下，(c)在氮化镓支撑衬底和Al_yGa_1-yN外延层之间设置的GaN外延层，(d)在Al_yGa_1-yN外延层上设置的肖特基电极，(e)在Al_yGa_1-yN外延层上设置的源电极，以及(f)在Al_yGa_1-yN外延层上设置的漏电极。

根据本发明的另外方面，一种III族氮化物半导体器件具有(a)Al_xGa_1-xN支撑衬底(0≤x≤1)，(b)Al_yGa_1-yN外延层(0＜y≤1)，其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下，(c)在氮化镓支撑衬底和Al_yGa_1-yN外延层之间设置的GaN外延层，(d)在Al_yGa_1-yN外延层上设置的肖特基电极，(e)在该GaN外延层上设置的源电极，以及(f)在该GaN外延层上设置的漏电极。

根据由本发明人进行的实验，已经发现来自与Al_yGa_1-yN外延层(0＜y≤1)接触的肖特基电极的漏电流与由每一侧边测量1μm的正方形面积限定的表面粗糙度(RMS)有关。根据本发明，由于表面粗糙度是0.25nm或以下，因此可以减小来自肖特基电极的漏电流。

在涉及本发明的III族氮化物半导体器件中，优选Al_yGa_1-yN外延层的铝摩尔分数y在0.1和0.7之间，包括0.1和0.7。

如果铝摩尔分数y小于0.1，那么带偏移变小，以致在AlGaN/GaN界面处不形成具有足够密度的二维电子气。如果铝摩尔分数y超过0.7，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面处形成二维的电子气。

在涉及本发明的III族氮化物半导体器件中，优选Al_yGa_1-yN外延层具有5nm和50nm之间的厚度，包含5nm和50nm。

如果Al_yGa_1-yN外延层的厚度小于5nm，那么AlGaN/GaN界面处的变形变小，以致不能形成二维电子气。如果Al_yGa_1-yN外延层的厚度超过50nm，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面处形成二维电子气。

在涉及本发明的III族氮化物半导体器件中，优选支撑衬底由氮化镓构成。结果，可以使用具有低位错密度的支撑衬底提供III族氮化物半导体器件。

根据本发明的另外方面，提供一种用于III族氮化物半导体器件的外延衬底。该外延衬底具有(a)Al_xGa_1-xN支撑衬底(0≤x≤1)，(b)Al_yGa_1-yN外延膜(0＜y≤1)，其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下，以及(c)在Al_xGa_1-xN衬底和Al_yGa_1-yN外延膜之间设置的GaN外延膜。

根据由本发明人进行的实验，已经发现来自与Al_yGa_1-yN外延层(0＜y≤1)接触的肖特基电极的漏电流与在每一侧边测量1μm的正方形面积限定的表面粗糙度(RMS)有关。根据该外延衬底，由于其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下，在Al_yGa_1-yN外延层上形成的肖特基电极示出小的漏电流。因此，可以提供一种优选用于高电子迁移率晶体管的外延衬底。

在涉及本发明的外延衬底中，优选Al_yGa_1-yN外延膜的铝摩尔分数y在0.1和0.7之间，包含0.1和0.7。

如果Al_yGa_1-yN外延膜的铝摩尔分数y小于0.1，那么带偏移变小，以致在AlGaN/GaN界面处不形成具有足够密度的二维电子气。如果Al_yGa_1-yN外延膜的铝摩尔分数y超过0.7，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面处形成二维的电子气。

在涉及本发明的外延衬底中，优选Al_yGa_1-yN外延膜具有5nm和50nm之间的厚度，包含5nm和50nm。

如果Al_yGa_1-yN外延层的厚度小于5nm，那么AlGaN/GaN界面处的扭曲变小，以致不能形成二维电子气。如果Al_yGa_1-yN外延层的厚度超过50nm，那么在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面处形成二维的电子气。

在涉及本发明的外延衬底中，优选该衬底是氮化镓衬底。结果，可以使用具有低位错密度的支撑衬底，为III族氮化物半导体器件提供外延衬底。

本发明的有益效果

如上所述，根据本发明，可以提供一种III族氮化物半导体器件，其中来自肖特基电极的漏电流被减小。此外，根据本发明，可以提供一种用于制造III族氮化物半导体器件的外延衬底。

附图简述

图1是表示涉及实施例模式1的高电子迁移率晶体管的视图。

图2A是表示实施例例子中的高电子迁移率晶体管(HEMT)的结构的视图。

图2B是表示实验中的HEMT结构的视图。

图3A是表示为高电子迁移率晶体管制造的外延衬底(样品A)的AlGaN层表面上的原子力显微镜(AFM)图像的视图。

图3B是表示为高电子迁移率晶体管制造的外延衬底(样品B)的AlGBN层表面上的原子力显微镜(AFM)图像的视图。

图4是表示AlGaN层的表面粗糙度(RMS)和漏电流密度之间的一致性的视图。

图5A是表示涉及实施例模式2的外延衬底的制造的视图。

图5B是表示涉及实施例模式2的外延衬底的制造的视图。

图5C是表示涉及实施例模式2的外延衬底的制造的视图。

图6是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区位置的一个例子的视图。

图7是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区位置的另一例子的视图。

图8是表示根据实施例模式1的一个改进的高电子迁移率晶体管的视图。

图9是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。

图10是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。

图11是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。

参考数字的说明

1，1a，1b，1c，1d：高电子迁移率晶体管；3：支撑衬底；4：附加氮化镓半导体层；5，5a：Al_yGa_1-yN外延层(0＜y≤1)；6：接触层；7：GaN外延层；9，9a：肖特基电极；11，11a，11b：第一欧姆电极；13，13a，13b：第二欧姆电极；21：氮化镓衬底；23：氮化镓层；25：AlGaN层；A，B：外延衬底；27a：源电极；27b：漏电极；29：栅电极；31：蓝宝石衬底；32：籽晶层；33：氮化镓层；35：AlGaN层；37a：源电极；37b：漏电极；80：反应器；83：氮化镓独立衬底；85：GaN外延膜；87：AlGaN外延膜；81：外延衬底；82：氮化镓独立衬底；82c：高位错区；82d：低位错区；84：氮化镓支撑衬底；84c：高位错区；84d：低位错区。

具体实施方式

参考用于例示的附图，结合以下详细描述将容易地理解对本发明的了解。下面，参考附图，将描述根据本发明的III族氮化物半导体器件和外延衬底的实施例。在该实施例，将描述作为III族氮化物半导体器件的高电子迁移率晶体管。注意可能相同的元件用相同的参考标记来标注。

实施例模式1

图1是表示根据实施例模式1的高电子迁移率晶体管的视图。高电子迁移率晶体管1包括支撑衬底3、Al_yGa_1-yN外延层(0＜y≤1)5、GaN外延层7、肖特基电极9、第一欧姆电极11以及第二欧姆电极13。支撑衬底3由Al_xGa_1-xN(0≤x≤1)构成，更具体地说，由AlN、AlGaN或GaN构成。Al_yGa_1-yN外延层5具有0.25nm或以下的表面粗糙度(RMS)，该表面粗糙度由每一侧边测量1μm的正方形限定。在Al_yGa_1-yN支撑衬底3和Al_yGa_1-yN外延层5之间设置GaN外延层7。在Al_yGa_1-yN外延层5上设置肖特基电极9。在Al_yGa_1-yN外延层5上设置第一欧姆电极11。在Al_yGa_1-yN外延层5上设置第二欧姆电极13。第一和第二欧姆电极11和13之一构成源电极以及另一个构成漏电极。肖特基电极9构成高电子迁移率晶体管1的栅电极。

本发明人发现来自与Al_yGa_1-yN外延层(0＜y≤1)5接触的肖特基电极9的漏电流与由每一侧边测量1μm的正方形面积所得到的表面粗糙度(RMS)有关。根据本发明，由于表面粗糙度是0.25nm或以下，因此来自肖特基电极9的漏电流被减小。

图2A是表示根据例子的高电子迁移率晶体管(HEMT)的结构的视图。图2B是表示根据实验的HEMT结构的视图。

实施例例子1

氮化镓衬底21被放入MOVPE装置的反应器中。在提供包括氢气、氮气以及氨气的气体到反应器中之后，氮化镓衬底21经受热处理。该热处理在1100摄氏度下执行约20分钟，例如。接下来，氮化镓衬底21的温度被增加到1130摄氏度，例如。氨气和三甲基镓(TMG)被提供到反应器中，以在氮化镓衬底21上生长具有1.5μm厚度的氮化镓层33。氮化镓层23具有例如1.5μm的厚度。三甲基铝(TMA)、TMG以及氨气被提供到反应器中，以在氮化镓层23上AlGaN层25。AlGaN层25具有例如30nm的厚度。通过这些工序，制造外延衬底A。然后，在外延衬底A的表面上形成Ti/Al/Ti/Au的源电极27a和漏电极27b，以及在外延衬底A的表面上形成Au/Ni的栅电极29。通过这些工序，制造图2A所示的HEMT-1。

实验1

蓝宝石衬底31被放入MOVPE装置的反应器中。包括氢气、氮气以及氨气的气体被提供到反应器中，以热处理该蓝宝石衬底31。热处理的温度是1170摄氏度，以及热处理时间是10分钟，例如。接下来，在蓝宝石衬底31上生长籽晶层32。此后，如实施例例1，生长氮化镓层33和AlGaN层35，以制造外延衬底B。形成Ti/Al/Ti/Au的源电极37a和漏电极37b，以及在该外延衬底B的表面上形成Au/Ni的栅电极39。通过这些工序，制造图2所示的HEMT-2。

图3A和图3B是表示分别用于高电子迁移率晶体管制造的外延衬底(样品A)和外延衬底(样品B)的AlGaN层表面的原子力显微镜(AFM)图像的视图。该图示出了每一侧边测量1μm的正方形面积的图像。样品A包括在氮化镓衬底上依次形成的GaN膜和AlGaN膜。样品B包括在蓝宝石衬底上依次形成的籽晶膜、GaN膜以及AlGaN膜。如图所示，样品A的表面是如此平坦，以致可以观察到原子层台阶，但是样品B具有大量沟槽。在AlGaN膜的每一个上设置肖特基电极，以测量漏电流。例如，肖特基电极的面积是7.85×10^-5cm²以及施加电压是-5伏。

样品A

在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)：

0.071(nm)，

漏电流密度：1.75×10^-6(A/cm²)；

样品B

在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)：

0.401(nm)，

漏电流密度：1.79×10^-2(A/cm²).

样品A中的漏电流大大地低于样品B的漏电流。该原因是只要AlGaN层被关注，样品A的表面粗糙度小于样品B的表面粗糙度。

图4是表示AlGaN层的表面粗糙度(RMS)和漏电流密度之间的一致性的视图。由参考标记41a至41d表示的标记代表通过测量其中在通过利用氮化镓衬底形成的AlGaN层上形成肖特基电极的结构获得的值。由参考标记43a至43c表示的标记代表通过测量其中在通过利用蓝宝石衬底形成的AlGaN层上形成肖特基电极的结构获得的值。

实施例例子2

对于本特定例子：

由参考标记41a-表示的样品

表面粗糙度：0.204nm，

漏电流密度：1.11×10^-5A/cm²；

由参考标记41b-表示的样品-

表面粗糙度：0.170nm，

漏电流密度：1.75×10^-6A/cm²；

由参考标记41c-表示的样品

表面粗糙度：0.127nm，

漏电流密度：9.01×10^-7A/cm²；

由参考标记41d-表示的样品

表面粗糙度：0.127nm，

漏电流密度：2.72×10^-8A/cm²。

实验2

对于本特定的例子：

由参考标记43a(具有最小的表面粗糙度)表示的肖特基二极管结构

表面粗糙度：0.493nm，

漏电流密度：2.31×10^-3A/cm²；

由参考标记43b(具有最小的漏电流密度)表示的肖特基二极管结构

表面粗糙度：0.652nm，

漏电流密度：1.63×10^-3A/cm²。

在高电子迁移率晶体管1中，氮化物的支撑衬底3由氮化镓构成，导电或半绝缘。在该例子中，在氮化镓支撑衬底上异质外延地生长氮化镓区。氮化镓支撑衬底的载流子浓度是1×10¹⁹cm^-3或以下。GaN层7具有在0.1μm和1000μm之间的厚度，包含0.1μm和1000μm。GaN层7具有1×10¹⁷cm^-3或以下的载流子浓度。AlGaN层15具有5nm和50nm之间的厚度，包含5nm和50nm。AlGaN层5具有1×10¹⁹cm^-3或以下的载流子浓度。

在高电子迁移率晶体管1中，Al_yGa_1-yN外延层5的铝摩尔分数y优选是0.1或以上。如果铝摩尔分数y小于0.1，那么带偏移变小，以及在AlGaN/GaN界面处不能形成具有足够密度的二维电子气。铝摩尔分数y优选是0.7或以下。如果铝摩尔分数y超过0.7，在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面形成二维电子气。

在高电子迁移率晶体管1中，Al_yGa_1-yN外延层5优选具有5nm或以上的厚度。如果Al_yGa_1-yN外延层5的厚度小于5nm，那么在AlGaN/GaN界面处的扭曲变小，以及不形成二维电子气。此外，Al_yGa_1-yN外延层5优选具有50nm或以下的厚度。如果Al_yGa_1-yN外延层5的厚度超过50nm，在AlGaN层中很有可能产生断裂。断裂的产生阻止在AlGaN/GaN界面形成二维电子气。

用于高电子迁移率晶体管的Al_xGa_1-xN支撑衬底优选由氮化镓构成。由此，使用低位错密度的支撑衬底提供III族氮化物半导体器件。

实施例模式2

图5A，图5B以及图5C是表示根据实施例模式2制造外延衬底的视图。如图5A所示，具有导电性的氮化镓独立衬底83被放入反应器80中。优选通过MOVPE方法执行以下晶体生长。氮化镓独立衬底83具有1×10¹⁹cm^-3或以下的载流子浓度。如图5B所示，提供TMG和NH₃，在氮化镓独立衬底83的第一表面83a上淀积GaN外延膜85。GaN外延膜85优选不被掺杂。在600摄氏度和1200摄氏度之间的温度下淀积GaN外延膜，包含600摄氏度和1200摄氏度。反应器中的压力在1kPa和120kPa之间，包含1kPa和120kPa。氮化镓外延膜85具有0.5μm和1000μm之间的厚度，包含0.5μm和1000μm。GaN外延膜85具有1×10¹⁷cm^-3或以下的载流子浓度。如有必要，在GaN外延膜85的生长之前，可以生长缓冲层。缓冲层可以由AlN、GaN、AlGaN、InGaN以及AlInGaN的任意一种构成。缓冲层限制氮化镓独立衬底83的缺陷或杂质影响GaN外延层85，以便GaN外延层85的质量可以被提高。

接下来，如图5C所示，提供TMA、TMG和NH₃，以在非掺杂的GaN外延膜85上淀积非掺杂的或n-型AlGaN外延膜87。AlGaN外延膜87在600摄氏度和1200摄氏度之间的温度下淀积，包含600摄氏度和1200摄氏度。反应器中的压力在1kPa和120kPa之间，包含1kPa和120kPa。AlGaN外延膜87的铝成分在0.1和0.7之间，包含0.1和0.7。AlGaN外延膜87具有5nm和50nm之的厚度，包含5nm和50nm。AlGaN外延膜87具有1×10¹⁹cm^-3或以下的载流子浓度。由此，获得外延衬底81。通过利用该衬底，可以制造根据实施例模式1的HEMT。

本发明人发现来自与Al_yGa_1-yN外延膜87(0＜y≤1)接触的肖特基电极的漏电流与使用原子力显微镜测量的表面粗糙度(RMS)有关。由于对于外延层的表面结构如原子层台阶或沟槽，每一侧边测量1μm的正方形面积是足够大的，因此可以使用在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)表示外延层的表面的平坦度。HEMT的栅电极中的正向电流约为1A/cm²，因此，必须保持漏电流为1×10^-4A/cm²或以下，即，1/100000或以下的正向电流。如图4所示，由于Al_yGa_1-yN外延层的表面粗糙度(RMS)是0.25nm或以下，漏电流可以是1×10^-4A/cm²或以下。

在外延衬底81的AlGaN外延膜87的表面上，淀积用于栅电极的肖特基电极和用于源电极和漏电极的欧姆电极膜。肖特基电极和欧姆电极分别由肖特基电极膜和欧姆电极膜形成。直接在肖特基电极下面的AlGaN外延膜87可以被减薄，以及在该部分上可以形成肖特基电极。这使之可以降低源电阻，提高互导，以及进行常闭状态。另外，可以添加n-型掺杂剂，以直接在源电极和漏电极之下形成n-型半导体区。此外，在AlGaN外延膜87的表面上可以生长添加n-型掺杂剂的n-型半导体区作为接触层，以及在该接触层上可以形成源电极和/或漏电极。由此，可以减小接触电阻。此外，可以减薄部分AlGaN层，在该减薄的部分上可以形成源和/或漏电极。由此，可以减小接触电阻。或通过除去AlGaN层，可以形成与GaN层接触的源和/或漏电极，具有小于AlGaN的带隙。由此，可以减小接触电阻。

AlGaN区的表面粗糙度用来表示晶体质量，以监控AlGaN膜的质量，肖特基电极构成肖特基结，以便可以为半导体器件提供外延衬底，其中当跨越肖特基电极和欧姆电极施加电压时，流过肖特基结的漏电流可以被减小。

图6是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区位置的一个例子的视图。用于外延衬底81的氮化镓独立衬底82的第一表面82a包括第一区和第二区，该第一区出现具有较大螺旋位错密度的高位错区82c，以及该第二区出现具有较小螺旋位错密度的低位错区82d。高位错区82c被低位错区82d围绕，以及第一区在第一表面82a上的第二区域中以点状图形随机地分布。总体上，螺旋位错密度是例如1×10¹⁸cm^-2或以下。外延衬底81给出在低位错区82d中具有降低的位错密度的外延层。因此，反向漏电流被减小，以及反向击穿电压被提高。

图7是表示用于实施例模式1和2的氮化镓独立衬底中的高位错区和低位错区位置的另一例子的视图。用于外延衬底81的氮化镓独立衬底84的第一表面84a包括第一区和第二区，该第一区出现具有较大螺旋位错密度的高位错区84c，以及该第二区出现具有较小螺旋位错密度的低位错区84d。高位错区84c被低位错区84d围绕，以及第一区在第一表面84a上的第二区域中以条纹图形分布。总体上，螺旋位错密度是例如1×10¹⁸cm^-2或以下。外延衬底81给出在低位错区84d中具有降低的位错密度的外延层。由此，反向漏电流被减小，以及反向击穿电压被提高。

在本实施例中，如实施例模式1，作为独立衬底，可以使用Al_xGa_1-xN(0≤x≤1)衬底。更具体地说，独立衬底可以由AlN、AlGaN或GaN构成。

本实施例包括各种改进。图8是表示根据实施例模式1的一种改进的高电子迁移率晶体管的视图。参考图8，在高电子迁移率晶体管1a中，在GaN外延层7和氮化镓支撑衬底13之间可以设置附加的氮化镓半导体层4。氮化镓半导体层4由例如AlN、GaN、AlGaN、InGaN或AlInGaN构成。氮化镓半导体层4限制支撑衬底上的缺陷和杂质的影响传播到上层，由此提高GaN外延层7的质量。

图9是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。高电子迁移率晶体管1b可以设有AlGaN层5a，代替高电子迁移率晶体管1a的AlGaN层5。AlGaN层5a包括第一部分5b、第二部分5c以及第三部分5d。第一部分5b位于第二部分5c和第三部分5d之间。第一部分5b的厚度小于第二部分5c和第三部分5d的厚度，由此在AlGaN层5a中形成凹陷结构。在第一部分5b上，设置栅电极9a。通过刻蚀，减薄Al_yGa_1-yN外延层15，形成该凹陷结构。凹陷栅极结构使之可以减小源电阻，提高互导，以及执行常闭状态。

图10是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。高电子迁移率晶体管1c可以设有AlGaN层5e，代替高电子迁移率晶体管1a的AlGaN层5。AlGaN层5e包括第一部分5f、第二部分5g以及第三部分5h。第一部分5f位于第二部分5g和第三部分5h之间。第一部分5f的厚度大于第二部分5g和第三部分5h的厚度，由此在AlGaN层5e中形成凹陷结构。通过刻蚀，减薄Al_yGa_1-yN外延层15，形成该凹陷结构。在第二部分5g上，设置源电极11a。在第三部分5h上，设置漏电极13a。凹陷欧姆结构可以减小接触电阻。

图11是表示根据实施例模式1的另一改进的高电子迁移率晶体管的视图。高电子迁移率晶体管1d还可以在高电子迁移率晶体管1a的AlGaN层5上设有接触层6，用于源电极和漏电极。接触层6可以由氮化镓半导体如GaN、InN和InGaN构成。接触层6的带隙优选小于AlGaN层5的带隙。接触层6的载流子浓度优选大于AlGaN层5的载流子浓度。栅电极9与AlGaN层5构成肖特基结，以及源电极11b和漏电极13b与接触层6构成欧姆接触。接触层6位于源电极11b和AlGaN层5之间以及位于漏电极13b和AlGaN层5之间。接触层增加的结构也可以减小接触电阻。

在优选实施例中，利用示例描述了本发明的原理，但是所属领域的技术人员将认识到，在不脱离该原理的条件下，本发明可以在位置和细节上进行改变。本发明不局限于本实施例中公开的特定结构。由此，专利权利要求的范围中的权利以及来自其精神的范围所有改进和改变都被要求。

Claims (9)

1.一种III族氮化物半导体器件的特征在于提供有：

Al_xGa_1-xN支撑衬底(0≤x≤1)；

Al_yGa_1-yN外延层(0＜y≤1)，其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下；

在所述氮化镓支撑衬底和所述Al_yGa_1-yN外延层之间设置的GaN外延层；

在所述Al_yGa_1-yN外延层上设置的肖特基电极；

在所述Al_yGa_1-yN外延层上设置的源电极；以及

在所述Al_yGa_1-yN外延层上设置的漏电极。

2.一种III族氮化物半导体器件的特征在于提供有：

Al_xGa_1-xN支撑衬底(0≤x≤1)；

Al_yGa_1-yN外延层(0＜y≤1)，其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下；

在所述氮化镓支撑衬底和所述Al_yGa_1-yN外延层之间设置的GaN外延层；

在所述Al_yGa_1-yN外延层上设置的肖特基电极；

在所述GaN外延层上设置的源电极；以及

在所述GaN外延层上设置的漏电极。

3.根据权利要求1或2所述的III族氮化物半导体器件，其特征在于所述Al_yGa_1-yN外延层中的铝摩尔分数y在0.1和0.7之间，包含0.1和0.7。

4.根据权利要求1至3的任意一项所述的III族氮化物半导体器件，其特征在于所述Al_yGa_1-yN外延层具有5nm和50nm之间的厚度，包含5nm和50nm。

5.权利要求1至4的任意一项所述的III族氮化物半导体器件，其特征在于所述Al_xGa_1-xN支撑衬底由氮化镓构成。

6.一种用于III族氮化物半导体器件的外延衬底，该外延衬底的特征在于提供有：

Al_xGa_1-xN衬底(0≤x≤1)；

Al_yGa_1-yN外延膜(0＜y≤1)，其在每一侧测量1μm的正方形面积所得到的表面粗糙度(RMS)为0.25nm或以下；以及

在所述Al_yGa_1-yN衬底和Al_yGa_1-yN外延膜之间设置的GaN外延膜。

7.根据权利要求6所述的外延衬底，其特征在于所述Al_yGa_1-yN外延膜中的铝摩尔分数y在0.1和0.7之间，包含0.1和0.7。

8.根据权利要求6或7所述的外延衬底，其特征在于所述Al_yGa_1-yN外延膜具有5nm和50nm之间的厚度，包含5nm和50nm。

9.根据权利要求6至8的任意一项所述的外延衬底，其特征在于所述Al_xGa_1-xN衬底是氮化镓衬底。

Images