WO2017179102A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017179102A1
WO2017179102A1 PCT/JP2016/061706 JP2016061706W WO2017179102A1 WO 2017179102 A1 WO2017179102 A1 WO 2017179102A1 JP 2016061706 W JP2016061706 W JP 2016061706W WO 2017179102 A1 WO2017179102 A1 WO 2017179102A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
well region
well
semiconductor device
electrode
Prior art date
Application number
PCT/JP2016/061706
Other languages
English (en)
French (fr)
Inventor
史郎 日野
康史 貞松
英之 八田
雄一 永久
洪平 海老原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112016006723.2T priority Critical patent/DE112016006723T5/de
Priority to US16/082,212 priority patent/US11222973B2/en
Priority to PCT/JP2016/061706 priority patent/WO2017179102A1/ja
Priority to CN201680084166.3A priority patent/CN108886038B/zh
Priority to JP2018511559A priority patent/JP6560444B2/ja
Publication of WO2017179102A1 publication Critical patent/WO2017179102A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the technology disclosed in this specification relates to a semiconductor device.
  • a well-known reliability problem is that if a forward current continues to flow through a pn diode composed of silicon carbide (SiC), stacking faults occur in the crystal and the forward voltage shifts. .
  • stacking faults which are surface defects, start from basal plane dislocations existing in the silicon carbide semiconductor substrate due to recombination energy when minority carriers injected through the pn diode recombine with the majority carriers. It is believed that there is. Since this stacking fault hinders the flow of current, the flowing current decreases. Then, the stacking fault increases the forward voltage, thereby deteriorating the reliability of the semiconductor device.
  • MOSFET metal-oxide-semiconductor field-effect transistor
  • SiC-MOSFET metal-oxide-semiconductor field-effect transistor
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-017701
  • Patent Document 2 International Publication No. 2014/038110
  • the diffusion potential of the unipolar diode that is, the voltage at which the energization operation starts is designed to be lower than the pn junction.
  • forward current does not flow through the body diode, and it is possible to suppress deterioration of the characteristics of the active region.
  • a first Schottky electrode is formed in a part below the source electrode in the active region. Then, the first Schottky electrode is in contact with the separation region between the first well regions in the active region. By doing so, the SBD is formed.
  • a second well region is formed that projects from the source electrode toward the termination region.
  • a parasitic pn diode is formed between the second well region and the drift layer.
  • the first Schottky electrode is not formed at the location where the second well region is formed.
  • Reflux operation that is, when the potential of the source electrode exceeds the potential of the drain electrode, a current flows through the built-in SBD in the active region. Therefore, no forward current flows through the pn diode formed by the first well region and the drift layer.
  • the SBD current causes a voltage drop in the drift layer or the semiconductor substrate.
  • a voltage exceeding the diffusion potential of the pn junction is generated between the source electrode and the drain electrode.
  • the SBD electrode since the SBD electrode is not formed in the second well region, the voltage of the source electrode and the voltage of the drain electrode are applied to the pn diode formed by the second well region and the drift layer. Then, a forward current flows through the pn diode.
  • a starting point such as a basal plane dislocation exists at such a location
  • stacking faults may expand and the breakdown voltage of the transistor may deteriorate.
  • a leakage current is generated when the transistor is off, and the element or circuit may be destroyed by heat generation.
  • the applied voltage between the source and the drain is limited to a certain value or less so that a bipolar current does not flow through the pn diode formed by the second well region and the drift layer.
  • the chip size is increased, and the source-drain voltage generated when the return current flows is reduced. In that case, there is a disadvantage that the chip size increases and the cost increases.
  • the contact resistance between the second well region and the source electrode is increased, the second well region and the source electrode are connected using an external resistance, the second well region
  • the sheet resistance can be increased.
  • the gate oxide film when the potential of the second well region fluctuates to 50 V or more and a gate oxide film having a thickness of 50 nm and a gate electrode of approximately 0 V are formed on the upper surface of the second well region, the gate For example, a high electric field of 10 MV / cm is applied to the oxide film. As a result, the gate oxide film is destroyed.
  • wide gap semiconductor devices are designed to have a drift layer with a high impurity concentration because a wide gap semiconductor device forms a low resistance drift layer by taking advantage of its high dielectric breakdown electric field.
  • the drift layer with a high impurity concentration By designing the drift layer with a high impurity concentration, the depletion capacity between the source and the drain is remarkably increased as a result. A large displacement current is generated during switching.
  • the switching speed increases, the displacement current increases, and accordingly, the voltage generated in the second well region also increases. Therefore, in order to avoid the above problem, the switching speed may be reduced. In this case, however, the switching loss increases.
  • the technique disclosed in this specification is made to solve the problems described above, and relates to a technique for effectively suppressing the shift of the forward voltage due to the occurrence of stacking faults. It is.
  • first conductivity type drift layer which is a wide gap semiconductor layer provided on an upper surface of a first conductivity type semiconductor substrate, and a surface layer of the drift layer.
  • a plurality of first well regions of the second conductivity type that are provided spaced apart from each other, and first firsts of the first conductivity type that are provided penetrating in the depth direction from the surface layer of each of the first well regions.
  • a first conductivity type source region provided on the surface layer of each of the first well regions, a first Schottky electrode provided on an upper surface of the first separation region, and the source A first ohmic electrode provided at least in part on a surface layer of the region, and a plurality of the first well regions sandwiched in a plan view on the surface layer of the drift layer, and each of the first wells Territory
  • a second well-type third well region having a large area, a second ohmic electrode provided in a part of the second well region, the second well region, and the third well region And a first conductive type dividing region, the first Schottky electrode, the first ohmic electrode, and the second ohmic electrode.
  • a source electrode connected to each other.
  • first conductivity type drift layer which is a wide gap semiconductor layer provided on an upper surface of a first conductivity type semiconductor substrate, and a surface layer of the drift layer.
  • a plurality of first well regions of the second conductivity type that are provided spaced apart from each other, and first firsts of the first conductivity type that are provided penetrating in the depth direction from the surface layer of each of the first well regions.
  • a first conductivity type source region provided on the surface layer of each of the first well regions, a first Schottky electrode provided on an upper surface of the first separation region, and the source A first ohmic electrode provided at least in part on a surface layer of the region, and a plurality of the first well regions sandwiched in a plan view on the surface layer of the drift layer, and each of the first wells Territory A second well region of a second conductivity type having a larger area than the second well region on the surface of the drift layer with the second well region sandwiched in plan view, and more than the second well region A second well-type third well region having a large area, a second ohmic electrode provided in a part of the second well region, the second well region, and the third well region And a first conductive type dividing region, the first Schottky electrode, the first ohmic electrode, and the second ohmic electrode. And a source electrode connected to each other. According to such a configuration, the shift of the forward voltage due to the occurrence of stack
  • FIG. 1 is a plan view schematically illustrating a configuration for realizing a semiconductor device according to an embodiment. It is sectional drawing which illustrates schematically the structure for implement
  • achieving the semiconductor device regarding embodiment. 1 is a plan view schematically illustrating a configuration for realizing a semiconductor device according to an embodiment. It is sectional drawing which illustrates schematically the structure for implement
  • FIG. 1 is a plan view schematically illustrating a configuration of a semiconductor device according to an embodiment.
  • FIG. 10 is a cross-sectional view schematically illustrating the structure in the vicinity of the gate pad in the semiconductor device according to the present embodiment.
  • FIG. 11 is a cross-sectional view schematically illustrating the structure near the outer periphery of the element in the semiconductor device according to the present embodiment.
  • FIG. 12 is a plan view schematically illustrating the configuration of the semiconductor device according to this embodiment.
  • FIG. 10 corresponds to the X-X ′ sectional view in FIG. 12.
  • FIG. 11 corresponds to a cross-sectional view taken along the line Y-Y ′ in FIG. 12.
  • the semiconductor device includes an n-type drift layer 20 formed on the upper surface of the n-type semiconductor substrate 10.
  • the semiconductor device also includes a back ohmic electrode 73 formed on the lower surface of the n-type semiconductor substrate 10.
  • the semiconductor device also includes a drain electrode 85 formed on the lower surface of the back ohmic electrode 73.
  • the well region 31 is formed in the surface layer of the n-type drift layer 20.
  • the source region 40 and the high concentration well implantation region 35 are formed.
  • the gate insulating film 50 is formed across the upper surface of the separation region 21 that is a region between the plurality of well regions 31.
  • a gate electrode 60 is formed on the upper surface of the gate insulating film 50.
  • an interlayer insulating film 55 is formed so as to cover the gate electrode 60.
  • the first Schottky electrode 75 is formed across the upper surface of the separation region 22 which is another region between the plurality of well regions 31. Further, the first ohmic electrode 71 is formed by sandwiching the first Schottky electrode 75 in the cross section illustrated in FIGS. 10 and 11. The first ohmic electrode 71 is formed across the surface layer of the source region 40 and the surface layer of the high-concentration well implantation region 35.
  • the source electrode 80 is formed so as to cover the interlayer insulating film 55, the first ohmic electrode 71, and the first Schottky electrode 75.
  • the well region 32A is formed in the surface layer of the n-type drift layer 20 on the termination region side in FIG. 10, that is, on the gate pad 81 side.
  • a high concentration well injection region 36 is formed in the surface layer of the well region 32A.
  • the second ohmic electrode 72 is formed on the surface layer of the high concentration well injection region 36.
  • the source electrode 80 is formed so as to cover the second ohmic electrode 72 in the well contact hole 91.
  • JTE junction termination extension
  • the field insulating film 52 is formed across the upper surface of the well region 32A and the upper surface of the JTE region 37.
  • the interlayer insulating film 55 is also formed so as to cover the field insulating film 52.
  • a gate pad 81 is formed on the upper surface of the interlayer insulating film 55 on the termination region side.
  • the well region 32A is formed on the surface layer of the n-type drift layer 20 on the termination region side in FIG. In the surface layer of the well region 32A, a high concentration well injection region 36 is formed.
  • the second ohmic electrode 72 is formed on the surface layer of the high concentration well injection region 36.
  • the source electrode 80 is formed so as to cover the second ohmic electrode 72 in the well contact hole 91.
  • a JTE region 37 is formed on the surface of the n-type drift layer 20 on the end region side of the well region 32A in plan view.
  • the field insulating film 52 is formed across the upper surface of the well region 32A and the upper surface of the JTE region 37.
  • the interlayer insulating film 55 is also formed so as to cover the field insulating film 52.
  • a gate wiring 82 is formed on the upper surface of the interlayer insulating film 55 on the termination region side.
  • the gate wiring 82 covers the gate electrode 60 in the gate contact hole 95.
  • the first Schottky electrode 75 is formed in a part below the source electrode 80. Then, the first Schottky electrode 75 is in contact with the separation region 22 formed by partially losing the well region 31. By doing so, the SBD is formed.
  • the well region 32 ⁇ / b> A forms a parasitic pn diode with the drift layer 20.
  • the first Schottky electrode 75 is not formed at a location where the well region 32A is formed.
  • Reflux operation that is, when the potential of the source electrode 80 exceeds the potential of the drain electrode 85, a current flows through the built-in SBD in the active region. Therefore, no forward current flows through the pn diode formed by the well region 31 and the drift layer 20.
  • the SBD current causes a voltage drop in the separation region 22, the drift layer 20, or the semiconductor substrate 10.
  • a voltage exceeding the diffusion potential of the pn junction is generated between the source electrode 80 and the drain electrode 85.
  • the SBD electrode since the SBD electrode is not formed in the well region 32A, the voltage of the source electrode 80 and the voltage of the drain electrode 85 are applied to the pn diode formed by the well region 32A and the drift layer 20. Then, a forward current flows through the pn diode.
  • a starting point such as a basal plane dislocation exists at such a location
  • stacking faults may expand and the breakdown voltage of the transistor may deteriorate.
  • a leakage current is generated when the transistor is off, and the element or circuit may be destroyed by heat generation.
  • the applied voltage between the source and the drain is limited to a certain value or less so that a bipolar current does not flow through the pn diode formed by the well region 32A and the drift layer 20.
  • the chip size is increased, and the source-drain voltage generated when the return current flows is reduced. In that case, there is a disadvantage that the chip size increases and the cost increases.
  • the resistance of the current path formed between the well region 32A and the source electrode 80 is used. A method for increasing the value is considered.
  • the contact resistance between the well region 32A and the source electrode 80 is increased, the well region 32A and the source electrode 80 are connected using an external resistance, or the sheet resistance of the well region 32A is increased. Or the like.
  • the gate oxide film For example, when the potential of the well region 32A varies to 50 V or more, and a gate oxide film having a thickness of 50 nm and a gate electrode 60 of approximately 0 V are formed on the upper surface of the well region 32A, the gate oxide film For example, a high electric field of 10 MV / cm is applied. As a result, the gate oxide film is destroyed.
  • a low resistance drift layer 20 is formed in a wide gap semiconductor device by taking advantage of a high dielectric breakdown electric field, so that the impurity concentration of the drift layer 20 is high.
  • the drift layer 20 By designing the drift layer 20 to have a high impurity concentration, the depletion capacity between the source and the drain is remarkably increased as a result. A large displacement current is generated during switching.
  • the switching speed increases, the displacement current increases, and accordingly, the voltage generated in the well region 32A also increases. Therefore, in order to avoid the above problem, the switching speed may be reduced. In this case, however, the switching loss increases.
  • an example of a semiconductor device is a silicon carbide (SiC) semiconductor device, an n channel in which the first conductivity type is n-type and the second conductivity type is p-type.
  • SiC silicon carbide
  • a silicon carbide MOSFET will be described as an example.
  • the level of the potential is described.
  • the first conductivity type is p-type and the second conductivity type is n-type, the description of the potential level is also reversed.
  • an active region is a region in which unit cells are periodically arranged in the entire semiconductor device.
  • a region other than the active region is a termination region.
  • FIG. 1 is a cross-sectional view schematically illustrating a configuration for realizing a semiconductor device according to the present embodiment.
  • FIG. 2 is a plan view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • an n-type (first conductivity type) is formed on a first main surface of a semiconductor substrate 10 having a 4H polytype and made of silicon carbide of n-type (first conductivity type) and low resistance.
  • the drift layer 20 made of silicon carbide of the above conductivity type is formed.
  • Semiconductor substrate 10 made of silicon carbide has a first main surface with a (0001) plane orientation, and the first main surface is inclined by 4 ° with respect to the c-axis direction.
  • the drift layer 20 has a first impurity concentration of n-type (first conductivity type).
  • a drain electrode 85 is formed on the second main surface that is the surface opposite to the first main surface of the semiconductor substrate 10, that is, on the back surface side, with the back surface ohmic electrode 73 interposed.
  • a p-type (second conductivity type) well region 31 containing aluminum (Al) which is a p-type (second conductivity type) impurity is formed on the surface layer of the drift layer 20.
  • the well region 31 has a p-type (second conductivity type) second impurity concentration.
  • the well regions 31 are separated from each other in two sectional views in the unit cell, and are referred to as a separation region 21 and a separation region 22, respectively. That is, the separation region 21 and the separation region 22 are n-type (first conductivity type) regions in the surface layer of the drift layer 20.
  • the separation region 22 is formed to penetrate from the surface layer of the well region 31 in the depth direction.
  • Source region 40 is formed.
  • the depth at which the source region 40 is formed is shallower than the depth at which the well region 31 is formed.
  • p containing aluminum (Al) which is a p-type (second conductivity type) impurity.
  • Al aluminum
  • a high-concentration well implantation region 35 of the type (second conductivity type) is formed.
  • a gate insulating film 50 made of silicon oxide is formed across the upper surface of the separation region 21, the upper surface of the well region 31, and a part of the upper surface of the source region 40.
  • the gate electrode 60 is formed on the upper surface of the gate insulating film 50 at positions corresponding to the separation region 21, the well region 31, and the end portion of the source region 40. That is, the gate electrode 60 is formed on the upper surface of the well region 31 sandwiched between the source region 40 and the drift layer 20 with the gate insulating film 50 interposed therebetween.
  • a region sandwiched between the separation region 21 and the source region 40 and positioned below the gate electrode 60 through the gate insulating film 50 is referred to as a channel region.
  • the channel region is a region where an inversion layer is formed during the on operation.
  • An interlayer insulating film 55 made of silicon oxide is formed on the upper surface of the gate insulating film 50 while covering the gate electrode 60.
  • the upper surface of the region of the source region 40 that is not covered with the gate insulating film 50 and the upper surface of a portion of the high-concentration well implantation region 35 that is in contact with the source region 40 have contact resistance with silicon carbide.
  • a first ohmic electrode 71 for reduction is formed.
  • the well region 31 can easily exchange electrons or holes with the first ohmic electrode 71 through the low-resistance high-concentration well injection region 35.
  • a first Schottky electrode 75 is formed on the upper surface of the separation region 22.
  • the first Schottky electrode 75 and the upper surface of the drift layer 20 corresponding to the separation region 22 are Schottky connected.
  • the first Schottky electrode 75 desirably includes at least the upper surface of the separation region 22, but may not include it.
  • a source electrode 80 is formed on the upper surface of the first ohmic electrode 71, the upper surface of the first Schottky electrode 75, and the upper surface of the interlayer insulating film 55.
  • the source electrode 80 electrically short-circuits the first ohmic electrode 71 and the first Schottky electrode 75. That is, the first ohmic electrode 71 and the first Schottky electrode 75 are electrically connected.
  • the diffusion potential of the SBD formed by the contact between the first Schottky electrode 75 and the separation region 22 is lower than the diffusion potential of the pn junction.
  • a p-type well region 32 is formed around the active region in plan view, with an n-type region having approximately the same spacing as the separation region 21 from the well region 31 of the outermost unit cell. .
  • the formation area of the well region 32 is larger than the formation area of the well region 31.
  • an n-type divided region 25 is formed adjacent to the well region 32 from the termination region side.
  • An insulator is in contact with the upper surface of the dividing region 25.
  • a p-type well region 33 adjacent to the n-type dividing region 25 from the termination region side is formed.
  • the well region 33 is formed with the well region 32 sandwiched in plan view.
  • the formation area of the well region 33 is larger than the formation area of the well region 32.
  • a field insulating film 52 thicker than the gate insulating film 50 is formed on at least a part of the upper surface of the well region 33.
  • the gate electrode 60 extends from the active region to a position corresponding to above the well region 33, and is formed across the gate insulating film 50 on the upper surface of the well region 33 and the field insulating film 52 on the upper surface of the well region 33.
  • the gate electrode 60 and the gate wiring 82 are in contact with each other through the gate contact hole 95 opened in the interlayer insulating film 55.
  • the gate pad 81 or the gate wiring 82 is included in the well region 33 in plan view. This is because the high voltage applied to the drain electrode 85 is shielded by the well region 33, and the high voltage is applied to the field insulating film 52 below the gate wiring 82, which is a wiring whose potential is much lower than the drain voltage. It is for preventing that is applied.
  • the gate electrode 60 is included in a region obtained by adding the well region 31, the well region 32, the well region 33, the separation region 21, and the dividing region 25 in plan view. Accordingly, it is possible to prevent a high voltage from being applied to the gate insulating film 50 or the field insulating film 52 formed below the gate electrode 60.
  • the separation region 21 and the dividing region 25 are n-type, since a depletion layer extends from the adjacent well region to each n-type region, the gate insulating film 50 or the field formed on the upper surface thereof. It is avoided that a high voltage is applied to the insulating film 52.
  • a p-type JTE region 37 having an impurity concentration lower than that of the well region 33 is formed further on the end region side (element outer peripheral side) of the well region 33. JTE region 37 is connected to well region 33.
  • the well region 32 is connected to the source electrode 80 in the well contact hole 91 opened in the gate insulating film 50 and the interlayer insulating film 55.
  • the gate electrode 60 is partially removed at a location where the well contact hole 91 is formed.
  • a second ohmic electrode 72 is formed at a portion of the well contact hole 91 where the silicon carbide layer and the source electrode 80 are in contact with each other.
  • a high concentration well injection region 36 is formed in the surface layer of the well region 32 that is in contact with the second ohmic electrode 72.
  • the high-concentration well implantation region 36 reduces the contact resistance between the second ohmic electrode 72 and the well region 32, similarly to the high-concentration well implantation region 35.
  • the well region 33 is not ohmically connected to the source electrode 80, either directly or via a high-concentration well injection region that is the same p-type.
  • the upper surface of the dividing region 25 is in contact with the gate insulating film 50 and the lower surface thereof is connected to the n-type drift layer 20. Therefore, there is no p-type or conductive path that travels through the conductor from the well region 32 toward the well region 33. That is, there is no conductive path that is ohmic from the well region 33 to the source electrode 80.
  • the well region 32, the dividing region 25, and the well region 33 have a pnp contact structure in the planar direction. Since a reverse bias of the pn junction exists in the energization path in any voltage direction, it is generally recognized that current cannot be passed. However, in practice, when the width of the dividing region 25 is narrowed, it can be energized by applying a predetermined voltage.
  • N is an effective impurity concentration of the dividing region 25
  • W is a width of the dividing region 25
  • ⁇ is a dielectric constant of the semiconductor.
  • the width of the dividing region 25 means the width in the direction connecting the well region 32 and the well region 33, and is the width in the left-right direction in FIG.
  • the punch-through voltage in that case is N in the expression (2), that is, the well region Conduction is achieved by applying the lowest impurity concentration within a range that is sandwiched between the region 32 and the well region 33 and that is shallower than at least one of the well region 32 and the well region 33. It is burned. This is because punch-through occurs at the earliest place at the lowest impurity concentration.
  • the reason for bringing the dividing region 25 into contact with the gate insulating film 50 is that when a conductive structure is formed on the upper surface of the dividing region 25, a current path that bypasses the dividing region 25 and has a short distance and a low resistance is formed. This is because it may be formed.
  • the metal is in contact with the upper surface of the dividing region 25, the conduction through the metal occurs even if the dividing region 25 is formed, so the effect of the semiconductor device according to the present embodiment cannot be obtained. .
  • the gate insulating film 50 is cited as the structure formed on the upper surface of the dividing region 25, but the field insulating film 52 or the interlayer insulating film 55 may be formed. Other materials may be used as long as the structure is non-conductive.
  • the dividing region 25 is interposed in the current path between the source and the drain. Therefore, most of the source-drain voltage is applied to the dividing region 25, so that the pn junction The applied voltage can be reduced.
  • the voltage applied to the pn junction to a voltage lower than 2 V corresponding to the diffusion potential of the pn junction, it is possible to suppress the forward current from flowing through the pn diode.
  • the dividing region 25 can cut off a voltage of several volts equal to the voltage obtained by subtracting the diffusion potential of the pn junction from the generated voltage between the source and drain, the above effect can be enjoyed.
  • the generated voltage between the source and the drain is 5V
  • the punch-through voltage of the dividing region 25 is designed to be 3V or more so that the pn junction is formed at a position far from the dividing region 25 as viewed from the well contact hole 91.
  • Such forward voltage can be set to 2 V or less, and forward conduction of the pn diode in this region can be prevented.
  • the gate electrode 60, the gate pad 81, and the gate wiring 82 add the well region 31, the well region 32, the well region 33, the separation region 21, and the dividing region 25 in plan view. Needs to be included in the flat area.
  • the gate electrode 60, the gate pad 81, and the gate wiring 82 are included in at least one of the well region 32 and the well region 33, except for the dividing region 25 having a small area. It is necessary to let
  • a wide gate pad 81 for forming a wire bond or a contact between the gate pad 81 or the gate wiring 82 and the gate electrode 60 is formed. It is necessary to include these areas. Therefore, a large area is required.
  • the formation position of the dividing region 25 is brought close to the well contact hole 91, and instead of increasing the area of the well region 33, It is desirable to make the area as small as possible.
  • the area of the well region 32 is smaller than the area of the well region 33.
  • the switching state is considered by taking the turn-off operation as an example. As described above, the potential of the drain electrode 85 rapidly increases during the turn-off. Then, holes are generated in the well region 32 and the well region 33.
  • the holes flow from the pn junction surface formed between the well region 32 and the well region 33 and the drift layer 20 toward the source electrode 80, so that a displacement current flows in the chip plane direction.
  • the displacement current generated from the well region 33 passes through the dividing region 25. Therefore, the voltage generated in the well region 33 increases by a voltage corresponding to the punch-through voltage in the divided region 25 as compared with the case where the divided region 25 does not exist.
  • silicon oxide having a thickness of about 50 nm is generally used for the gate insulating film 50 of the MOSFET using silicon carbide.
  • the withstand voltage is about 50V.
  • V in the expression (2) is expressed as the dielectric breakdown of the gate insulating film 50. It is desirable to set it to half or less of the voltage, that is, 25 V or less.
  • the punch-through voltage is obtained by subtracting the diffusion potential of the pn junction from the generated voltage between the source and the drain during the reflux operation. If it is designed to be larger than the value and smaller than the breakdown voltage of the gate insulating film 50 formed on the upper surface of the well region 33 (more preferably, to be half or less of the breakdown voltage of the gate insulating film 50), While suppressing energization of the pn diode during the reflux operation in the well region 33, it is possible to suppress the breakdown of the gate insulating film 50 during the switching operation.
  • a semiconductor substrate 10 made of n-type low-resistance silicon carbide having a (0001) plane of the first main surface and having a 4H polytype is, by the CVD method, for example, an n-type impurity concentration of 1 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 17 cm ⁇ 3 or less, for example, a thickness of 5 ⁇ m or more and 50 ⁇ m or less.
  • a drift layer 20 made of silicon carbide is epitaxially grown.
  • an implantation mask is formed on the upper surface of the drift layer 20 with a photoresist or the like, and Al, which is a p-type impurity, is ion implanted.
  • Al which is a p-type impurity
  • the depth of Al ion implantation does not exceed the thickness of the drift layer 20, for example, 0.5 ⁇ m or more and 3 ⁇ m or less.
  • the impurity concentration of the ion-implanted Al is, for example, in the range of 1 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less, and higher than the first impurity concentration of the drift layer 20
  • the impurity concentration of the ion-implanted Al is, for example, in the range of 1 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less, and higher than the first impurity concentration of the drift layer 20
  • the impurity concentration of the ion-implanted Al is, for example, in the
  • a region to be the well region 32 and a region to be the well region 33 are formed by the same method as the well region 31.
  • This step may be a step performed simultaneously with the step of forming the well region 31. In that case, the number of steps can be reduced.
  • the dividing region 25 is formed as a remaining portion where the well region 32 and the well region 33 are not formed.
  • the impurity concentration of the first conductivity type in the dividing region 25 is equal to the impurity concentration of the drift layer 20.
  • N-type impurity implantation may be additionally performed on the dividing region 25 to adjust the impurity concentration to a desired value different from that of the drift layer 20.
  • N-type impurity concentration By increasing the N-type impurity concentration, it is possible to reduce the width of the dividing region 25 required when realizing the same punch-through voltage, and to expect a reduction in chip size or an increase in breakdown voltage.
  • an implantation mask is formed on the upper surface of the drift layer 20 with a photoresist or the like. Then, Al, which is a p-type impurity, is ion-implanted from above the implantation mask.
  • the depth of Al ion implantation does not exceed the thickness of the drift layer 20, for example, 0.5 ⁇ m or more and 3 ⁇ m or less.
  • the impurity concentration of the ion-implanted Al is, for example, in the range of 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 18 cm ⁇ 3 or less, and is higher than the first impurity concentration of the drift layer 20. And lower than the Al concentration of the well region 31.
  • the implantation mask is removed.
  • the region into which Al is ion-implanted becomes the JTE region 37.
  • an implantation mask is formed on the upper surface of the drift layer 20 using a photoresist or the like, and N (nitrogen) which is an n-type impurity is ion-implanted.
  • N nitrogen
  • the N ion implantation depth is shallower than the thickness of the well region 31.
  • the impurity concentration of the ion-implanted N is, for example, in the range of 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less, and the p-type second impurity in the well region 31 It shall exceed the concentration.
  • the n-type region becomes the source region 40.
  • an implantation mask is formed on the upper surface of the drift layer 20 using a photoresist or the like, and Al which is a p-type impurity is ion-implanted. Then, the implantation mask is removed. The region into which Al is implanted by this step becomes the high concentration well implanted region 35.
  • the high-concentration well implantation region 35 is a region provided in order to obtain good electrical contact between the well region 31 and the first ohmic electrode 71.
  • the p-type impurity concentration in the high-concentration well implantation region 35 is the well concentration. It is desirable that the concentration be higher than the p-type second impurity concentration in the region 31.
  • the semiconductor substrate 10 or the drift layer 20 is heated to 150 ° C. or higher for the purpose of reducing the resistance of the high-concentration well implantation region 35. Is desirable.
  • the high concentration well injection region 36 is formed.
  • the high-concentration well injection region 35 and the high-concentration well injection region 36 may be formed at the same time to reduce the number of manufacturing steps. By reducing the number of steps for manufacturing, the process cost is reduced, and the chip cost can be reduced.
  • the heat treatment apparatus is used in an inert gas atmosphere such as argon (Ar) gas, for example, at a temperature of 1300 ° C. or higher and 1900 ° C. or lower, for example, 30 seconds or longer and 1 hour or shorter.
  • argon (Ar) gas for example, at a temperature of 1300 ° C. or higher and 1900 ° C. or lower, for example, 30 seconds or longer and 1 hour or shorter.
  • Annealing is performed. By this annealing, ion-implanted N and Al are electrically activated.
  • a field insulating film 52 is formed.
  • the field insulating film 52 at a position substantially corresponding to the cell region may be removed by a photolithography technique or etching.
  • the upper surface of the silicon carbide not covered with the field insulating film 52 is thermally oxidized to form silicon oxide which is the gate insulating film 50 having a desired thickness.
  • a polycrystalline silicon film having conductivity is formed on the upper surface of the gate insulating film 50 by a low pressure CVD method.
  • the gate electrode 60 is formed by patterning the polycrystalline silicon film.
  • an interlayer insulating film 55 is formed by a low pressure CVD method. Subsequently, a contact hole that penetrates the interlayer insulating film 55 and the gate insulating film 50 and reaches the high concentration well injection region 35 and the source region 40 of the unit cell is formed, and a well contact hole 91 is simultaneously formed.
  • a metal film containing Ni as a main component by sputtering or the like, for example, heat treatment is performed at a temperature of 600 ° C. or higher and 1100 ° C. or lower. Then, the metal film containing Ni as a main component is reacted with the silicon carbide layer in the contact hole to form silicide between the silicon carbide layer and the metal film.
  • the metal film remaining on the interlayer insulating film 55 other than the silicide formed by the above reaction is removed by wet etching. Thereby, the first ohmic electrode 71 is formed.
  • a back surface ohmic electrode 73 is formed on the back side of the semiconductor substrate 10 by forming a metal containing Ni as a main component on the back surface (second main surface) of the semiconductor substrate 10 and further performing heat treatment.
  • interlayer insulating film 55 is formed on the upper surface of the separation region 22, the interlayer insulating film 55 formed at the position to be the gate insulating film 50, and the position to be the gate contact hole 95.
  • the interlayer insulating film 55 thus formed is removed.
  • wet etching that does not damage the upper surface of silicon carbide that becomes the SBD interface is preferable.
  • a first Schottky electrode 75 is deposited by sputtering or the like.
  • the first Schottky electrode 75 for example, Ti, Mo, Ni or the like is preferably deposited.
  • a wiring metal such as Al is formed on the upper surface of the semiconductor substrate 10 processed so far by sputtering or vapor deposition. Then, the wiring metal is processed into a predetermined shape by a photolithography technique, so that the source electrode 80 in contact with the first ohmic electrode 71 and the first Schottky electrode 75 and the gate wiring 82 in contact with the gate electrode 60 are obtained. And form.
  • a drain electrode 85 that is a metal film is formed on the lower surface of the back surface ohmic electrode 73 formed on the back surface of the semiconductor substrate 10.
  • FIG. 3 is a cross-sectional view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • the active region having the well region 31 and the well region 32 are clearly separated.
  • a dividing region 25 may be formed between the well region 31 on the outermost side (terminal region side) and the well region 33.
  • the divided region 25 formed between the well region 31 and the well region 33 plays the same role as the divided region 25 formed between the well region 31 and the well region 32. That is, in the form in which the well region 32 does not exist, the description in the first embodiment can be interpreted by replacing the outermost well region 31 with the second well.
  • FIG. 4 is a cross-sectional view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • FIG. 5 is a plan view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • the divided region 25B around the well region 32B includes the well region 32B, the second ohmic electrode 72, and It is formed surrounding the well contact hole 91.
  • the area of the well region 32B where the pn diode can be energized can be reduced, so that a highly reliable semiconductor device can be obtained.
  • the manufacturing method of the semiconductor device according to this embodiment is almost the same as the case of the first embodiment, and the mask pattern for forming the well region 32B and the well region 33B may be simply changed.
  • FIG. 6 is a cross-sectional view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • an SBD region is formed in a region where the well contact hole 91 is formed.
  • an n-type separation region 23 in which the well region 32C is partially lost is formed.
  • the separation region 23 is formed penetrating in the depth direction from the surface layer of the well region 32C.
  • a second Schottky electrode 76 is formed on the upper surface of the separation region 23.
  • the second ohmic electrode 72 and the high-concentration well implantation region 36C are also missing in the plane portion where the separation region 23 is formed.
  • an SBD current can be applied to the lower portion of the well region 32C.
  • a voltage drop occurs in the drift layer 20 under the well region 32C or in the semiconductor substrate 10, and the order in which the voltage drop is applied to the pn junction formed between the well region 32C and the drift layer 20 correspondingly.
  • Directional voltage decreases.
  • energization of the pn diode in the well region 32C is suppressed, and a more reliable semiconductor device can be obtained.
  • the manufacturing method of the semiconductor device according to the present embodiment is almost the same as the case of the first embodiment, and is simply for forming the well region 32C, the well region 33, and the high concentration well implantation region 36C.
  • the second Schottky electrode 76 may be formed by the same method as the first Schottky electrode 75 after changing the mask pattern.
  • FIG. 7 is a cross-sectional view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • the field insulating film 52D is formed in the entire region where the well region 33 and the gate electrode 60 overlap in plan view.
  • the field insulating film 52 ⁇ / b> D is formed to cover the entire upper surface of the well region 33.
  • the gate insulating film 50D is not formed in the entire region where the well region 33 and the gate electrode 60 overlap in plan view. In other words, it can be expressed that the boundary between the gate insulating film 50D and the field insulating film 52D is located on the upper surface of the well region 32D.
  • the gate insulating film 50 when a voltage higher than the breakdown voltage of the gate insulating film 50 is generated in the well region 33, the gate insulating film 50 is broken, An element failure will occur.
  • the gate insulating film is not formed on the upper surface of the well region 33. Instead, the field insulating film 52D having an overwhelmingly high breakdown voltage is formed. Is formed.
  • the voltage fluctuation of the well region 32D leading to the element destruction is remarkably increased.
  • the punch-through voltage of the dividing region 25 can be designed to be larger, forward conduction of the pn diode can be further suppressed.
  • FIG. 8 is a cross-sectional view schematically illustrating a configuration for realizing the semiconductor device according to this embodiment.
  • the p-type high concentration well injection region 38 is formed over a relatively wide range in the surface layer of the well region 33E.
  • the impurity concentration of the high concentration well implantation region 38 is higher than the impurity concentration of the well region 31.
  • the resistance in the chip plane direction of the well region 33E, that is, the sheet resistance can be reduced.
  • the voltage fluctuation of the well region 33E during the switching operation can be reduced even at a location far from the well contact hole 91 in the well region 33E. Therefore, it is possible to obtain a highly reliable semiconductor device that is less likely to fail during high-speed switching operation.
  • the forward voltage applied to the pn junction increases at a location far from the well contact hole 91 in the well region 33E.
  • the punch-through voltage of the dividing region 25 is designed to be sufficiently large, the problem of forward current flowing through the pn junction formed by the well region 33E and the drift layer 20 does not occur.
  • the manufacturing method of the semiconductor device according to the present embodiment may be performed by adding an implantation step for forming the high-concentration well implantation region 38 in addition to the case exemplified in the first embodiment.
  • the high-concentration well implantation region 35 is implanted, or the high-concentration well implantation region 38 is implanted simultaneously with the implantation of the high-concentration well implantation region 36, the structure of the semiconductor device according to the present embodiment without increasing the number of steps. Can be obtained.
  • FIG. 9 is a plan view schematically illustrating a configuration for realizing the semiconductor device according to the present embodiment.
  • the p-type auxiliary conductive region 34 is formed in, for example, a part of the surface layer of the divided region 25F.
  • a plurality of auxiliary conductive regions 34 are formed.
  • the well region 32 and the well region 33 are electrically connected by the auxiliary conductive region 34.
  • the potential of the well region 33 does not float, and it is possible to suppress problems such as charge-up and fluctuation in breakdown voltage characteristics.
  • the total length in which the auxiliary conductive regions 34 are formed in the chip is shorter than the total length in which the divided regions 25F are formed.
  • the length in which the auxiliary conductive region 34 is formed and the “length” in the length in which the divided region 25F is formed are the lengths in the direction intersecting the direction connecting the well region 32 and the well region 33. Say it.
  • the possibility that the breakdown voltage is deteriorated can be reduced to about half. More preferably, by setting the total length of the auxiliary conductive regions 34 to be 1/10 or less of the total length of the divided regions 25F, the possibility of breakdown voltage degradation is about 1/10 or less. And the reliability of the element can be significantly increased.
  • the manufacturing method of the semiconductor device according to the present embodiment is not significantly different from that of the first embodiment, and an implantation step for forming the auxiliary conductive region 34 may be added.
  • the mask pattern may be changed so that any one of the JTE region 37, the well region 31, the well region 32, and the well region 33 and the auxiliary conductive region 34 are implanted simultaneously.
  • the replacement may be made across a plurality of embodiments.
  • the configurations exemplified in different embodiments may be combined to produce the same effect.
  • the semiconductor device includes the first conductivity type drift layer 20, the second conductivity type first well region, and the first conductivity type first separation.
  • a third well region, a second ohmic electrode 72, a first conductivity type dividing region 25, and a source electrode 80 are provided.
  • the well region 31 corresponds to the first well region.
  • the separation area 22 corresponds to the first separation area.
  • the well region 32 corresponds to the second well region.
  • the well region 33 corresponds to the third well region.
  • the drift layer 20 is a wide gap semiconductor layer provided on the upper surface of the first conductivity type semiconductor substrate 10.
  • a plurality of well regions 31 are provided apart from each other in the surface layer of the drift layer 20.
  • the separation region 22 is provided penetrating in the depth direction from the surface layer of each well region 31.
  • the source region 40 is provided on the surface layer of each well region 31.
  • the first Schottky electrode 75 is provided on the upper surface of the separation region 22.
  • the first ohmic electrode 71 is at least partially provided on the surface layer of the source region 40.
  • the well region 32 is provided on the surface layer of the drift layer 20 so as to sandwich the whole of the plurality of well regions 31 in plan view, and has a larger area than each well region 31.
  • the well region 33 is provided on the surface layer of the drift layer 20 with the well region 32 sandwiched in plan view, and has a larger area than the well region 32.
  • the second ohmic electrode 72 is provided in a part of the well region 32.
  • the dividing region 25 is provided between the well region 32 and the well region 33, and the upper surface is in contact with the insulator.
  • the source electrode 80 is connected to the first Schottky electrode 75, the first ohmic electrode 71, and the second ohmic electrode 72.
  • the dividing region 25 cuts off the current, so that the region where the forward current flows through the pn diode can be significantly narrowed. Therefore, it is possible to greatly suppress the possibility that the breakdown voltage is deteriorated due to the expansion of the stacking fault.
  • element breakdown can be suppressed by a current flowing through the dividing region 25 during the switching operation. Therefore, the reliability of the semiconductor device can be significantly improved.
  • switching loss can be reduced by maintaining high-speed switching.
  • the reflux current that can be energized can be increased. Further, since the chip size can be reduced, the cost can be reduced.
  • the semiconductor device includes the gate electrode 60.
  • the gate electrode 60 is provided on the upper surface of the well region 31 sandwiched between the source region 40 and the drift layer 20 with the gate insulating film 50 interposed therebetween.
  • the gate electrode 60 is also provided in a region corresponding to the upper surface of the well region 33. According to such a configuration, the shift of the forward voltage due to the occurrence of stacking faults can be effectively suppressed.
  • the well region 33 does not have an ohmic connection to the source electrode 80.
  • electrical conduction between the well region 33 and the source electrode 80 is performed via the divided region 25. Therefore, most of the source-drain voltage is applied to the dividing region 25, so that the voltage applied to the pn junction can be reduced. Then, by setting the voltage applied to the pn junction to a voltage lower than 2 V corresponding to the diffusion potential of the pn junction, it is possible to suppress the forward current from flowing through the pn diode.
  • the width of the dividing region 25 in the direction connecting the well region 32 and the well region 33 is W
  • the effective impurity concentration of the dividing region 25 is N
  • the dielectric constant of the semiconductor is ⁇ .
  • the voltage V obtained from is 50V or less.
  • the conduction of the pn diode during the reflux operation in the well region 33 is suppressed.
  • the breakdown of the gate insulating film 50 during the switching operation can be suppressed.
  • the divided region 25B surrounds the second ohmic electrode 72 in plan view. According to such a configuration, since the area of the well region 32B where the pn diode can be energized can be reduced, a highly reliable semiconductor device can be obtained.
  • the semiconductor device includes the second conductivity type second separation region and the second Schottky electrode 76.
  • the separation region 23 corresponds to the second separation region.
  • the separation region 23 is provided penetrating in the depth direction from the surface layer of the well region 32C.
  • the second Schottky electrode 76 is provided on the upper surface of the separation region 23.
  • the SBD current can be applied to the lower portion of the well region 32C.
  • a voltage drop occurs in the drift layer 20 under the well region 32C or in the semiconductor substrate 10, and the order in which the voltage drop is applied to the pn junction formed between the well region 32C and the drift layer 20 correspondingly.
  • Directional voltage decreases.
  • the semiconductor device includes the field insulating film 52 provided on at least a part of the upper surface of the well region 33.
  • the field insulating film 52 is thicker than the gate insulating film 50.
  • the gate electrode 60 is provided on the upper surface of the well region 33 with the field insulating film 52 interposed therebetween in the region where the field insulating film 52 is provided. According to such a configuration, destruction due to the displacement current during the switching operation can be suppressed.
  • the gate electrode 60 is provided on the upper surface of the well region 33 with the field insulating film 52D interposed therebetween in a region corresponding to the upper surface of the well region 33. According to such a configuration, destruction due to the displacement current during the switching operation can be suppressed. That is, the voltage fluctuation of the well region 32D leading to the element breakdown is remarkably increased.
  • the semiconductor device includes the second conductivity type well injection region.
  • the high concentration well implantation region 38 corresponds to the well implantation region.
  • the high concentration well implantation region 38 is provided in the surface layer of the well region 33E.
  • the impurity concentration of the high concentration well implantation region 38 is higher than the impurity concentration of the well region 31. According to such a configuration, the resistance in the chip plane direction of the well region 33E, that is, the sheet resistance can be reduced. Therefore, the voltage fluctuation of the well region 33E during the switching operation can be reduced even at a location far from the well contact hole 91 in the well region 33E.
  • the semiconductor device includes at least one auxiliary conductive region 34 of the second conductivity type.
  • the auxiliary conductive region 34 is provided on the surface layer of the divided region 25F.
  • the auxiliary conductive region 34 is for electrically connecting the well region 32 and the well region 33. According to such a configuration, it is possible to suppress problems such as the potential of the well region 33 not being floated but being charged up to change the breakdown voltage characteristics.
  • the total length of the auxiliary conductive regions 34 is 1/10 or less of the total length of the divided regions 25F.
  • the length in which the auxiliary conductive region 34 is provided is a length in which the auxiliary conductive region 34 is provided in a direction intersecting with the direction connecting the well region 32 and the well region 33.
  • the length in which the dividing region 25F is provided is a length in which the dividing region 25F is provided in a direction intersecting with the direction connecting the well region 32 and the well region 33.
  • a MOSFET with a built-in SBD is illustrated as a unipolar transistor with a built-in unipolar diode.
  • the above description can also be applied to other unipolar devices.
  • a unipolar transistor may be a junction field effect transistor (JFET) instead of a MOSFET.
  • JFET junction field effect transistor
  • SBD SBD
  • a channel as shown in Japanese Patent No. 5159987 that allows energization only in the direction from the source to the drain while an off potential is applied to the gate electrode
  • a field-effect transistor having a characteristic ie, FET
  • silicon carbide in a wide gap semiconductor having a recombination energy larger than that of silicon, it is considered that crystal defects are generated when a forward current flows through a parasitic pn diode as in silicon carbide.
  • silicon carbide is exemplified as the semiconductor material, but it can also be applied to other wide gap semiconductors.
  • a wide gap semiconductor generally refers to a semiconductor having a forbidden band width of about 2 eV or more, a group III nitride such as gallium nitride (GaN), a group 2 oxide such as zinc oxide (ZnO), or zinc selenide.
  • group 2 chalcogenides such as (ZnSe), diamond and silicon carbide are known.
  • each component in the embodiment described above is a conceptual unit, and one component is composed of a plurality of structures within the scope of the technique disclosed in this specification.
  • one component corresponds to a part of a structure and a case where a plurality of components are provided in one structure are included.
  • each component in the embodiment described above includes a structure having another structure or shape as long as the same function is exhibited.
  • the material when a material name or the like is described without being particularly specified, the material contains other additives, for example, an alloy or the like unless a contradiction arises. Shall be included.
  • the planar type MOSFET has been described.
  • the present invention can also be applied to a trench type MOSFET in which a trench is formed on the upper surface of the drift layer 20.
  • a trench type MOSFET In the case of a trench type MOSFET, a groove (trench) is formed on the upper surface of the drift layer 20, and a gate electrode is embedded via the gate insulating film on the upper surface of the drift layer 20 in the groove, that is, on the bottom surface of the trench. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　本願明細書に開示される技術は、積層欠陥の発生に起因する順方向電圧のシフトを効果的に抑制する技術に関するものである。本技術に関する半導体装置は、第２の導電型の第１のウェル領域（３１）と、複数の第１のウェル領域全体を平面視で挟んで設けられ、それぞれの第１のウェル領域よりも面積が広い、第２の導電型の第２のウェル領域（３２）と、第２のウェル領域を平面視で挟んで設けられ、第２のウェル領域よりも面積が広い、第２の導電型の第３のウェル領域（３３）と、第２のウェル領域と、第３のウェル領域との間に設けられ、かつ、上面が絶縁体に接触する、第１の導電型の分断領域（２５）とを備える。

Description

半導体装置
　本願明細書に開示される技術は、半導体装置に関するものである。
　炭化珪素（ＳｉＣ）を用いて構成されるｐｎダイオードに順方向電流を流し続けると、結晶中に積層欠陥が発生して順方向電圧がシフトするという、信頼性上の問題がよく知られている。
　これは、ｐｎダイオードを通して注入された少数キャリアが多数キャリアと再結合する際の再結合エネルギーによって、炭化珪素半導体基板に存在する基底面転位などを起点として面欠陥である積層欠陥が拡張するためであると考えられる。この積層欠陥は電流の流れを阻害するため、流れる電流が減少する。そして、この積層欠陥が順方向電圧を増加させることによって、半導体装置の信頼性劣化を引き起こす。
　このような順方向電圧シフトは、炭化珪素を用いた金属－酸化膜－半導体電界効果トランジスタ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）でも同様に発生するとの報告がある。ＭＯＳＦＥＴ（ＳｉＣ－ＭＯＳＦＥＴ）構造は、ソース－ドレイン間に寄生ｐｎダイオード（ボディダイオード）を有しており、順方向電流がこのボディダイオードに流れると、ｐｎダイオードと同様の信頼性劣化を引き起こす。
　一方、ＭＯＳＦＥＴなどユニポーラ型のトランジスタである半導体装置では、ユニポーラ型のダイオードを還流ダイオードとして内蔵し、それを使用することが可能である。たとえば、特許文献１（特開２００３－０１７７０１号公報）、または、特許文献２（国際公開第２０１４／０３８１１０号）では、ユニポーラ型のダイオードとしてＳＢＤをＭＯＳＦＥＴのユニットセル内に内蔵し、利用する方法が提案されている。
　このような活性領域にユニポーラ型、すなわち、多数キャリアのみで通電するダイオードを内蔵したユニポーラ型トランジスタでは、ユニポーラ型ダイオードの拡散電位、すなわち、通電動作が始まる電圧をｐｎ接合よりも低く設計することで、実使用時にはボディダイオードに順方向電流が流れず、活性領域の特性劣化を抑制することができる。
特開２００３－０１７７０１号公報 国際公開第２０１４／０３８１１０号
　しかしながら、活性領域にユニポーラ型ダイオードが内蔵されたユニポーラ型トランジスタにおいても、終端領域、すなわち、活性領域以外の領域では、構造上ダイオードを配置できない箇所で、寄生ｐｎダイオードが形成されてしまう箇所がある。
　この例として、ＳＢＤ内蔵のＭＯＳＦＥＴについて説明する。
　活性領域におけるソース電極の下方の一部に第１のショットキー電極が形成される。そして、第１のショットキー電極が、活性領域における第１のウェル領域の間の離間領域と接触する。そうすることで、ＳＢＤが形成される。
　一方で、ゲートパッド近傍の領域、または、素子終端部近傍の領域では、ソース電極よりも終端領域側へ張り出した第２のウェル領域が形成される。
　第２のウェル領域は、ドリフト層との間で寄生ｐｎダイオードを形成する。また、第２のウェル領域が形成される箇所では、第１のショットキー電極が形成されていない。
　還流動作、すなわち、ソース電極の電位がドレイン電極の電位を上回った際、活性領域では内蔵ＳＢＤに電流が流れる。そのため、第１のウェル領域とドリフト層とによって形成されるｐｎダイオードには順方向電流が流れない。
　この場合、ＳＢＤ電流はドリフト層、または、半導体基板などで電圧降下を生じる。その結果として、ｐｎ接合の拡散電位を超える電圧が、ソース電極とドレイン電極との間に発生する。
　このとき、第２のウェル領域ではＳＢＤ電極が形成されていないため、第２のウェル領域とドリフト層とによって形成されるｐｎダイオードにソース電極の電圧とドレイン電極の電圧とが印加される。そして、ｐｎダイオードに順方向電流が流れてしまう。
　このような箇所に基底面転位など起点が存在すると、積層欠陥が拡張し、トランジスタの耐圧が劣化してしまうことがある。具体的には、トランジスタがオフ状態のときに漏れ電流が発生し、発熱によって素子または回路が破壊されてしまうことがある。
　この問題を回避するために、第２のウェル領域とドリフト層とによって形成されるｐｎダイオードにバイポーラ電流が流れないよう、ソース－ドレイン間の印加電圧を一定値以下に制限する。具体的にはチップサイズを拡大させ、還流電流が流れた際に発生するソース－ドレイン間の電圧を低減する。その場合、チップサイズが大きくなり、コストが増大するデメリットが伴う。
　チップサイズを拡大させずに、第２のウェル領域とドリフト層とによって形成されるｐｎダイオードの順方向動作を抑制する方法として、第２のウェル領域と、ソース電極との間に形成される通電経路の抵抗を高める方法が考えられる。
　具体的には、第２のウェル領域とソース電極との間のコンタクト抵抗を高めたり、第２のウェル領域とソース電極との間を外部抵抗を用いて接続したり、第２のウェル領域のシート抵抗を高めたりするなどの方法が挙げられる。
　これらのようにすると、第２のウェル領域とドリフト層とによって形成されるｐｎダイオードに積層欠陥が成長しない程度の微小な順方向電流が流れた際に、抵抗成分によって電圧降下が生じる。そのため、第２のウェル領域の電位がソース電位と乖離し、その分、ｐｎダイオードにかかる順方向電圧が低減する。そのため、順方向電流の通電を抑制することができる。
　一方、炭化珪素に代表されるワイドギャップ半導体装置においては、変位電流において素子が破壊するという課題が存在する。これは、たとえば、ＭＯＳ構造を有する炭化珪素半導体装置がスイッチングしたときに、第２のウェル領域内をチップ平面方向に変位電流が流れ、この変位電流と第２のウェル領域のシート抵抗によって、第２のウェル領域の電位が変動することが原因となる。
　たとえば、第２のウェル領域の電位が５０Ｖ以上に変動し、かつ、第２のウェル領域の上面には厚さ５０ｎｍのゲート酸化膜、および、略０Ｖのゲート電極が形成されている場合、ゲート酸化膜に、たとえば、１０ＭＶ／ｃｍといった高電界が印加される。その結果、ゲート酸化膜が破壊されてしまう。
　この問題が炭化珪素に代表されるワイドギャップ半導体装置において特徴的に発生する理由は、以下の２つの原因に依る。
　１つは、シリコンに比べて炭化珪素に形成されたウェル領域の方が不純物準位が深いため、シート抵抗が格段に高くなるためである。
　もう１つは、シリコン半導体装置に比べ、ワイドギャップ半導体装置では、ワイドギャップ半導体が絶縁破壊電界が高いメリットを活かして低抵抗なドリフト層が形成されるため、ドリフト層の不純物濃度が高く設計されることによる。ドリフト層の不純物濃度が高く設計されることにより、結果として、ソース－ドレイン間の空乏容量が格段に大きくなる。そして、スイッチングのときに大きな変位電流が発生する。
　スイッチング速度が大きくなるほど変位電流が大きくなり、それに伴い、第２のウェル領域の発生電圧も大きくなる。そのため、上記の問題を避けるためには、スイッチング速度を小さくすればよいが、その場合には、スイッチング損失が増大してしまう。
　素子損失が大きくなって素子温度が許容できない高温になることを避けるために、チップサイズを大きくして素子損失を下げる必要があり、結果として高コストなチップが必要となる。
　スイッチング速度を下げずに、スイッチングにおける素子破壊を避けるためには、第２のウェル領域のそれぞれの箇所とソース電極との間の抵抗を下げることが望ましく、具体的には、第２のウェル領域とソース電極とのコンタクト抵抗を低くしたり、第２のウェル領域のシート抵抗を低くしたりする方法が挙げられる。
　以上のことから、ワイドギャップ半導体を用いる半導体装置である、活性領域にユニポーラ型ダイオードが内蔵されたユニポーラ型トランジスタでは、素子の信頼性を高めるために、第２のウェル領域において、シート抵抗を下げたいという事情とシート抵抗を上げたいという事情との、二律背反の事情が存在する。
　本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、積層欠陥の発生に起因する順方向電圧のシフトを効果的に抑制する技術に関するものである。
　本願明細書に開示される技術の一の態様は、第１の導電型の半導体基板の上面に設けられるワイドギャップ半導体層である、第１の導電型のドリフト層と、前記ドリフト層の表層において互いに離間して複数設けられる、第２の導電型の第１のウェル領域と、それぞれの前記第１のウェル領域の表層から深さ方向に貫通して設けられる、第１の導電型の第１の離間領域と、それぞれの前記第１のウェル領域の表層に設けられる、第１の導電型のソース領域と、前記第１の離間領域の上面に設けられる第１のショットキー電極と、前記ソース領域の表層に少なくとも一部が設けられる第１のオーミック電極と、前記ドリフト層の表層において複数の前記第１のウェル領域全体を平面視で挟んで設けられ、かつ、それぞれの前記第１のウェル領域よりも面積が広い、第２の導電型の第２のウェル領域と、前記ドリフト層の表層において前記第２のウェル領域を平面視で挟んで設けられ、かつ、前記第２のウェル領域よりも面積が広い、第２の導電型の第３のウェル領域と、前記第２のウェル領域の一部に設けられる第２のオーミック電極と、前記第２のウェル領域と、前記第３のウェル領域との間に設けられ、かつ、上面が絶縁体に接触する、第１の導電型の分断領域と、前記第１のショットキー電極と、前記第１のオーミック電極と、前記第２のオーミック電極とに接続されるソース電極とを備える。
　本願明細書に開示される技術の一の態様は、第１の導電型の半導体基板の上面に設けられるワイドギャップ半導体層である、第１の導電型のドリフト層と、前記ドリフト層の表層において互いに離間して複数設けられる、第２の導電型の第１のウェル領域と、それぞれの前記第１のウェル領域の表層から深さ方向に貫通して設けられる、第１の導電型の第１の離間領域と、それぞれの前記第１のウェル領域の表層に設けられる、第１の導電型のソース領域と、前記第１の離間領域の上面に設けられる第１のショットキー電極と、前記ソース領域の表層に少なくとも一部が設けられる第１のオーミック電極と、前記ドリフト層の表層において複数の前記第１のウェル領域全体を平面視で挟んで設けられ、かつ、それぞれの前記第１のウェル領域よりも面積が広い、第２の導電型の第２のウェル領域と、前記ドリフト層の表層において前記第２のウェル領域を平面視で挟んで設けられ、かつ、前記第２のウェル領域よりも面積が広い、第２の導電型の第３のウェル領域と、前記第２のウェル領域の一部に設けられる第２のオーミック電極と、前記第２のウェル領域と、前記第３のウェル領域との間に設けられ、かつ、上面が絶縁体に接触する、第１の導電型の分断領域と、前記第１のショットキー電極と、前記第１のオーミック電極と、前記第２のオーミック電極とに接続されるソース電極とを備えるものである。このような構成によれば、積層欠陥の発生に起因する順方向電圧のシフトを効果的に抑制することができる。
　本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する平面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する平面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施の形態に関する半導体装置における、ゲートパッド近傍の構造を概略的に例示する断面図である。 実施の形態に関する半導体装置における、素子外周部近傍の構造を概略的に例示する断面図である。 実施の形態に関する、半導体装置の構成を概略的に例示する平面図である。
　以下、添付される図面を参照しながら実施の形態について説明する。
　なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される画像の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
　また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を省略する場合がある。
　また、以下に記載される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
　＜第１の実施の形態＞
　以下、本実施の形態に関する半導体装置について説明する。説明の便宜上、まず、ＳＢＤ内臓のＭＯＳＦＥＴについて説明する。
　図１０は、本実施の形態に関する半導体装置における、ゲートパッド近傍の構造を概略的に例示する断面図である。また、図１１は、本実施の形態に関する半導体装置における、素子外周部近傍の構造を概略的に例示する断面図である。また、図１２は、本実施の形態に関する半導体装置の構成を概略的に例示する平面図である。
　ここで、図１０は、図１２におけるＸ－Ｘ’断面図に相当する。また、図１１は、図１２におけるＹ－Ｙ’断面図に相当する。
　図１０および図１１に例示されるように、半導体装置は、ｎ型の半導体基板１０の上面に形成されるｎ型のドリフト層２０を備える。また、半導体装置は、ｎ型の半導体基板１０の下面に形成される裏面オーミック電極７３を備える。また、半導体装置は、裏面オーミック電極７３の下面に形成されるドレイン電極８５を備える。
　そして、活性領域においては、ｎ型のドリフト層２０の表層において、ウェル領域３１が形成される。ウェル領域３１の表層においては、ソース領域４０と高濃度ウェル注入領域３５とが形成される。
　そして、複数のウェル領域３１の間の領域である離間領域２１の上面に跨って、ゲート絶縁膜５０が形成される。また、ゲート絶縁膜５０の上面に、ゲート電極６０が形成される。また、ゲート電極６０を覆って、層間絶縁膜５５が形成される。
　一方、複数のウェル領域３１の間の他の領域である離間領域２２の上面に跨って、第１のショットキー電極７５が形成される。また、第１のショットキー電極７５を、図１０および図１１に例示される断面において挟んで、第１のオーミック電極７１が形成される。第１のオーミック電極７１は、ソース領域４０の表層と高濃度ウェル注入領域３５の表層とに跨って形成される。
　そして、層間絶縁膜５５、第１のオーミック電極７１、および、第１のショットキー電極７５を覆って、ソース電極８０が形成される。
　また、図１０における終端領域側、すなわち、ゲートパッド８１側においては、ｎ型のドリフト層２０の表層において、ウェル領域３２Ａが形成される。ウェル領域３２Ａの表層においては、高濃度ウェル注入領域３６が形成される。
　そして、高濃度ウェル注入領域３６の表層において、第２のオーミック電極７２が形成される。ソース電極８０は、ウェルコンタクトホール９１において、第２のオーミック電極７２も覆って形成される。
　また、ｎ型のドリフト層２０の表層における、平面視でウェル領域３２Ａの終端領域側に、ｊｕｎｃｔｉｏｎ　ｔｅｒｍｉｎａｔｉｏｎ　ｅｘｔｅｎｓｉｏｎ（ＪＴＥ）領域３７が形成される。
　また、ウェル領域３２Ａの上面、および、ＪＴＥ領域３７の上面に跨って、フィールド絶縁膜５２が形成される。層間絶縁膜５５は、フィールド絶縁膜５２も覆って形成される。
　また、終端領域側における層間絶縁膜５５の上面には、ゲートパッド８１が形成される。
　また、図１１における終端領域側、すなわち、ゲート配線８２側においては、ｎ型のドリフト層２０の表層において、ウェル領域３２Ａが形成される。ウェル領域３２Ａの表層においては、高濃度ウェル注入領域３６が形成される。
　そして、高濃度ウェル注入領域３６の表層において、第２のオーミック電極７２が形成される。ソース電極８０は、ウェルコンタクトホール９１において、第２のオーミック電極７２も覆って形成される。
　また、ｎ型のドリフト層２０の表層における、平面視でウェル領域３２Ａの終端領域側に、ＪＴＥ領域３７が形成される。
　また、ウェル領域３２Ａの上面、および、ＪＴＥ領域３７の上面に跨って、フィールド絶縁膜５２が形成される。層間絶縁膜５５は、フィールド絶縁膜５２も覆って形成される。
　また、終端領域側における層間絶縁膜５５の上面には、ゲート配線８２が形成される。ゲート配線８２は、ゲートコンタクトホール９５において、ゲート電極６０を覆う。
　ソース電極８０の下方の一部に第１のショットキー電極７５が形成される。そして、第１のショットキー電極７５が、ウェル領域３１を部分的に欠損させて形成された離間領域２２と接触する。そうすることで、ＳＢＤが形成される。
　一方で、図１０に例示されたゲートパッド８１近傍の領域、または、図１１に例示された素子終端部近傍の領域では、ソース電極８０よりも終端領域側へ張り出したウェル領域３２Ａが形成される。
　ウェル領域３２Ａは、ドリフト層２０との間で寄生ｐｎダイオードを形成する。また、ウェル領域３２Ａが形成される箇所では、第１のショットキー電極７５が形成されていない。
　還流動作、すなわち、ソース電極８０の電位がドレイン電極８５の電位を上回った際、活性領域では内蔵ＳＢＤに電流が流れる。そのため、ウェル領域３１とドリフト層２０とによって形成されるｐｎダイオードには順方向電流が流れない。
　この場合、ＳＢＤ電流は離間領域２２、ドリフト層２０、または、半導体基板１０で電圧降下を生じる。その結果として、ｐｎ接合の拡散電位を超える電圧が、ソース電極８０とドレイン電極８５との間に発生する。
　このとき、ウェル領域３２ＡではＳＢＤ電極が形成されていないため、ウェル領域３２Ａとドリフト層２０とによって形成されるｐｎダイオードに、ソース電極８０の電圧、および、ドレイン電極８５の電圧が印加される。そして、ｐｎダイオードに順方向電流が流れてしまう。
　このような箇所に基底面転位など起点が存在すると、積層欠陥が拡張し、トランジスタの耐圧が劣化してしまうことがある。具体的には、トランジスタがオフ状態のときに漏れ電流が発生し、発熱によって素子または回路が破壊されてしまうことがある。
　この問題を回避するために、ウェル領域３２Ａとドリフト層２０とによって形成されるｐｎダイオードにバイポーラ電流が流れないよう、ソース－ドレイン間の印加電圧を一定値以下に制限する。具体的にはチップサイズを拡大させ、還流電流が流れた際に発生するソース－ドレイン間の電圧を低減する。その場合、チップサイズが大きくなり、コストが増大するデメリットが伴う。
　チップサイズを拡大させずに、ウェル領域３２Ａとドリフト層２０とによって形成されるｐｎダイオードの順方向動作を抑制する方法として、ウェル領域３２Ａと、ソース電極８０の間に形成される通電経路の抵抗を高める方法が考えられる。
　具体的には、ウェル領域３２Ａとソース電極８０との間のコンタクト抵抗を高めたり、ウェル領域３２Ａとソース電極８０との間を外部抵抗を用いて接続したり、ウェル領域３２Ａのシート抵抗を高めたりするなどの方法が挙げられる。
　これらのようにすると、ウェル領域３２Ａとドリフト層２０とによって形成されるｐｎダイオードに積層欠陥が成長しない程度の微小な順方向電流が流れた際に、抵抗成分によって電圧降下が生じる。そのため、ウェル領域３２Ａの電位がソース電位と乖離し、その分、ｐｎダイオードにかかる順方向電圧が低減する。そのため、順方向電流の通電を抑制することができる。
　一方、炭化珪素に代表されるワイドギャップ半導体装置においては、変位電流において素子が破壊するという課題が存在する。これは、たとえば、ＭＯＳ構造を有する炭化珪素半導体装置がスイッチングしたときに、ウェル領域３２Ａ内をチップ平面方向に変位電流が流れ、この変位電流とウェル領域３２Ａのシート抵抗によって、ウェル領域３２Ａの電位が変動することが原因となる。
　たとえば、ウェル領域３２Ａの電位が５０Ｖ以上に変動し、かつ、ウェル領域３２Ａの上面には厚さ５０ｎｍのゲート酸化膜、および、略０Ｖのゲート電極６０が形成されている場合、ゲート酸化膜に、たとえば、１０ＭＶ／ｃｍといった高電界が印加される。その結果、ゲート酸化膜が破壊されてしまう。
　この問題が炭化珪素に代表されるワイドギャップ半導体装置において特徴的に発生する理由は、以下の２つの原因に依る。
　１つは、シリコンに比べて炭化珪素に形成されたウェル領域の方が不純物準位が深いため、シート抵抗が格段に高くなるためである。
　もう１つは、シリコン半導体装置に比べ、ワイドギャップ半導体装置では、ワイドギャップ半導体が絶縁破壊電界が高いメリットを活かして低抵抗なドリフト層２０が形成されるため、ドリフト層２０の不純物濃度が高く設計されることによる。ドリフト層２０の不純物濃度が高く設計されることにより、結果として、ソース－ドレイン間の空乏容量が格段に大きくなる。そして、スイッチングのときに大きな変位電流が発生する。
　スイッチング速度が大きくなるほど変位電流が大きくなり、それに伴い、ウェル領域３２Ａの発生電圧も大きくなる。そのため、上記の問題を避けるためには、スイッチング速度を小さくすればよいが、その場合には、スイッチング損失が増大してしまう。
　素子損失が大きくなって素子温度が許容できない高温になることを避けるために、チップサイズを大きくして素子損失を下げる必要があり、結果として高コストなチップが必要となる。
　スイッチング速度を下げずに、スイッチングにおける素子破壊を避けるためには、ウェル領域３２Ａのそれぞれの箇所とソース電極８０との間の抵抗を下げることが望ましく、具体的には、ウェル領域３２Ａとソース電極８０とのコンタクト抵抗を低くしたり、ウェル領域３２Ａのシート抵抗を低くしたりする方法が挙げられる。
　以上のことから、ワイドギャップ半導体を用いる半導体装置である、活性領域にユニポーラ型ダイオードが内蔵されたユニポーラ型トランジスタでは、素子の信頼性を高めるために、ウェル領域３２Ａにおいて、シート抵抗を下げたいという事情とシート抵抗を上げたいという事情との、二律背反の事情が存在する。
　＜半導体装置の構成について＞
　本願明細書に記載される実施の形態においては、半導体装置の一例として、炭化珪素（ＳｉＣ）半導体装置であり、第１の導電型をｎ型、第２の導電型をｐ型としたｎチャネル炭化珪素ＭＯＳＦＥＴを例に挙げて説明する。途中、電位の高低について述べる場合があるが、第１の導電型をｐ型、第２の導電型をｎ型とした場合には、その電位の高低の記述も逆となる。
　本願明細書においては、半導体装置全体のうち、ユニットセルが周期的に並ぶ領域を活性領域とする。また、活性領域以外の領域を、終端領域とする。
　本実施の形態に関する半導体装置の構成について説明する。図１は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。また、図２は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する平面図である。
　図１に例示されるように、４Ｈのポリタイプを有する、ｎ型（第１の導電型）で低抵抗の炭化珪素からなる半導体基板１０の第１の主面上に、ｎ型（第１の導電型）の炭化珪素からなるドリフト層２０が形成される。炭化珪素からなる半導体基板１０は、第１の主面の面方位が（０００１）面であり、かつ、第１の主面がｃ軸方向に対して４°傾斜されている。
　ドリフト層２０は、ｎ型（第１の導電型）の第１の不純物濃度を有する。半導体基板１０の第１の主面と反対側の面である第２の主面、すなわち、裏面側には、裏面オーミック電極７３を介してドレイン電極８５が形成される。
　まず、図１の左側に例示される活性領域の構成について説明する。
　ドリフト層２０の表層には、ｐ型（第２の導電型）の不純物であるアルミニウム（Ａｌ）を含有するｐ型（第２の導電型）のウェル領域３１が形成される。ウェル領域３１は、ｐ型（第２の導電型）の第２の不純物濃度を有する。
　このウェル領域３１は、ユニットセル内の断面視において２箇所離間されており、それぞれを離間領域２１、および、離間領域２２と呼ぶ。すなわち、離間領域２１、および、離間領域２２は、ドリフト層２０の表層における、ｎ型（第１の導電型）の領域である。離間領域２２は、ウェル領域３１の表層から深さ方向に貫通して形成される。
　図１の断面視において、それぞれのウェル領域３１の内側の表層側には、ｎ型（第１の導電型）の不純物である窒素（Ｎ）を含有する、ｎ型（第１の導電型）のソース領域４０が形成される。ソース領域４０が形成される深さは、ウェル領域３１が形成される深さよりも浅い。
　また、ドリフト層２０の表層側で、望ましくはソース領域４０と離間領域２２との間に挟まれた領域において、ｐ型（第２の導電型）の不純物であるアルミニウム（Ａｌ）を含有するｐ型（第２の導電型）の高濃度ウェル注入領域３５が形成される。
　また、離間領域２１の上面と、ウェル領域３１の上面と、ソース領域４０の一部の上面とに跨って、酸化珪素で構成されるゲート絶縁膜５０が形成される。
　さらに、ゲート絶縁膜５０の上面の、離間領域２１と、ウェル領域３１と、ソース領域４０の端部とに対応する位置に、ゲート電極６０が形成される。すなわち、ゲート電極６０は、ソース領域４０とドリフト層２０とに挟まれるウェル領域３１の上面に、ゲート絶縁膜５０を挟んで形成される。
　なお、ウェル領域３１のうち、離間領域２１とソース領域４０とに挟まれ、かつ、ゲート絶縁膜５０を介してゲート電極６０の下方に位置する領域を、チャネル領域という。チャネル領域は、オン動作時に反転層が形成される領域である。
　ゲート絶縁膜５０の上面には、ゲート電極６０を覆いつつ、酸化珪素で構成される層間絶縁膜５５が形成される。
　ソース領域４０のうちゲート絶縁膜５０で覆われていない領域の上面と、高濃度ウェル注入領域３５のうちソース領域４０と接触する側の一部の上面とには、炭化珪素との接触抵抗を低減するための第１のオーミック電極７１が形成される。
　なお、ウェル領域３１は、低抵抗の高濃度ウェル注入領域３５を介して、第１のオーミック電極７１との間で、電子または正孔の授受を容易に行うことができる。
　離間領域２２の上面には第１のショットキー電極７５が形成される。第１のショットキー電極７５と離間領域２２に対応するドリフト層２０の上面とはショットキー接続される。
　第１のショットキー電極７５は、離間領域２２の上面を少なくとも包含することが望ましいが、包含していなくてもよい。
　第１のオーミック電極７１の上面、第１のショットキー電極７５の上面、および、層間絶縁膜５５の上面には、ソース電極８０が形成される。ソース電極８０は、第１のオーミック電極７１と第１のショットキー電極７５とを電気的に短絡させる。すなわち、第１のオーミック電極７１と第１のショットキー電極７５とは電気的に接続される。第１のショットキー電極７５と離間領域２２との接触で形成されるＳＢＤの拡散電位は、ｐｎ接合の拡散電位よりも低い。
　次に、図１の右側に例示される終端領域の構成について説明する。
　図１において、平面視における活性領域の周囲には、最外周のユニットセルのウェル領域３１から、離間領域２１とおおよそ同じ間隔のｎ型領域を挟んで、ｐ型のウェル領域３２が形成される。ウェル領域３２の形成面積は、ウェル領域３１の形成面積よりも広い。
　さらに、ウェル領域３２に終端領域側から隣接する、ｎ型の分断領域２５が形成される。分断領域２５の上面には、絶縁体が接触する。
　そして、ｎ型の分断領域２５に終端領域側から隣接する、ｐ型のウェル領域３３が形成される。ウェル領域３３は、ウェル領域３２を平面視において挟んで形成される。ウェル領域３３の形成面積は、ウェル領域３２の形成面積よりも広い。
　ウェル領域３３の上面の少なくとも一部には、ゲート絶縁膜５０よりも膜厚が厚いフィールド絶縁膜５２が形成される。
　ゲート電極６０は、活性領域からウェル領域３３の上方に対応する位置まで延びており、ウェル領域３３の上面におけるゲート絶縁膜５０と、ウェル領域３３の上面におけるフィールド絶縁膜５２とに跨って形成される。
　そして、フィールド絶縁膜５２が存在する領域で、層間絶縁膜５５に開けられたゲートコンタクトホール９５を介して、ゲート電極６０とゲート配線８２とが接触する。
　また、ゲートパッド８１、または、ゲート配線８２は、平面視においてウェル領域３３に包含される。これは、ドレイン電極８５に印加される高電圧をウェル領域３３が遮蔽し、ドレイン電圧に対して格段に電位の低い配線であるゲート配線８２の、その下部にあるフィールド絶縁膜５２に、高電圧が印加されること防ぐためである。
　また、ゲート電極６０は、平面視において、ウェル領域３１、ウェル領域３２、ウェル領域３３、離間領域２１、および、分断領域２５を足し合わせた領域に包含される。これによって、ゲート電極６０の下方に形成されたゲート絶縁膜５０、または、フィールド絶縁膜５２に高電圧が印加されることを防ぐことができる。
　なお、離間領域２１、および、分断領域２５はｎ型であるが、近接するウェル領域からそれぞれのｎ型領域に空乏層が伸びるため、それらの上面に形成されたゲート絶縁膜５０、または、フィールド絶縁膜５２に高電圧がかかることは避けられる。
　ウェル領域３３のさらに終端領域側（素子外周側）には、ウェル領域３３よりも不純物濃度の低いｐ型のＪＴＥ領域３７が形成される。ＪＴＥ領域３７は、ウェル領域３３と接続される。
　ウェル領域３２は、ゲート絶縁膜５０、および、層間絶縁膜５５に開けられたウェルコンタクトホール９１において、ソース電極８０に接続される。ここで、ゲート電極６０がソース電極８０と接触することを避けるために、ウェルコンタクトホール９１が形成される箇所では、ゲート電極６０が部分的に除去されている。
　ウェルコンタクトホール９１における、炭化珪素の層とソース電極８０とが接触する部分には、第２のオーミック電極７２が形成される。
　第２のオーミック電極７２に接触するウェル領域３２の表層には、高濃度ウェル注入領域３６が形成される。高濃度ウェル注入領域３６は、高濃度ウェル注入領域３５と同様に、第２のオーミック電極７２とウェル領域３２との接触抵抗を下げる。
　一方、ウェル領域３３は、直接、または、同じｐ型である高濃度ウェル注入領域を介してであっても、ソース電極８０とはオーミック接続されない。
　また、分断領域２５は、その上面がゲート絶縁膜５０に接触し、かつ、その下面がｎ型のドリフト層２０に接続される。そのため、ウェル領域３２からウェル領域３３に向かって、ｐ型、または、導電体を伝った伝導経路がない。すなわち、ウェル領域３３からソース電極８０に対してオーミックとなる導電経路が存在しない。
　このような構造であることにより、ウェル領域３３とソース電極８０との間の電気伝導は、分断領域２５を介して行われることとなる。
　ウェル領域３２と、分断領域２５と、ウェル領域３３とは、平面方向にｐｎｐの接触構造となる。いずれの電圧方向にもｐｎ接合の逆バイアスが通電経路内に存在するため、一般的には電流を通すことはできないと認識される。しかしながら、実際には分断領域２５の幅を狭めた場合、所定の電圧を印加することで通電することができる。
　これは、分断領域２５とどちらか一方のウェル領域との接合界面Ａから分断領域２５内部に向かって伸びた空乏層が、分断領域２５と他方のウェル領域との接合界面Ｂまで到達することで、接合界面Ｂに形成されていた多数キャリアにとってのバンド障壁が消失して通電が起こるパンチスルーと呼ばれる現象が生じるためである。したがって、パンチスルー電圧が印加されるまでは、電流はほとんど流れないが、パンチスルー電圧を超える電圧が印加されると、電流が急激に流れる特性を示す。
　このパンチスルー電圧は、ウェル領域３２の不純物濃度とウェル領域３３の不純物濃度とが、ともに分断領域２５の不純物濃度よりも高いという仮定のもと、
Figure JPOXMLDOC01-appb-M000002
 の一次元ポアソン方程式から、ｘ＝Ｗの解として、
Figure JPOXMLDOC01-appb-M000003
 のように導出される。
　ここで、ｑは素電荷であり、Ｎは分断領域２５の実効不純物濃度であり、Ｗは分断領域２５の幅であり、εは半導体の誘電率である。なお、分断領域２５の幅とは、ウェル領域３２とウェル領域３３とを結ぶ方向における幅を意味するものであり、図１においては、左右方向の幅である。
　なお、分断領域２５のｎ型の不純物濃度が深さ方向に一定ではない構造が考えうるが、その場合のパンチスルー電圧は、式（２）のＮとして、分断領域２５の中、すなわち、ウェル領域３２とウェル領域３３との間に挟まれ、かつ、ウェル領域３２とウェル領域３３とのうちの少なくとも一方よりも深さの浅い領域となる範囲内で、最も低い不純物濃度を与えることで導かれる。これは、最も不純物濃度が低い箇所が最も早くパンチスルーが生じるからである。
　なお、分断領域２５をゲート絶縁膜５０に接触させる理由は、分断領域２５の上面に導電性の構造が形成される場合、分断領域２５を迂回し、かつ、短距離で低抵抗な電流経路が形成される可能性があるからである。
　たとえば、分断領域２５の上面に金属が接触する構造であると、分断領域２５が形成されていても金属を伝った伝導が生じてしまうため、本実施の形態に関する半導体装置の効果が得られない。
　なお、本実施の形態に関する構成では、分断領域２５の上面に形成される構造としてゲート絶縁膜５０が挙げられたが、フィールド絶縁膜５２、または、層間絶縁膜５５が形成されていてもよく、また、不導体の構造であれば他の材料でもよい。
　＜半導体装置の動作について＞
　次に、本実施の形態に関するＳＢＤ内蔵ＭＯＳＦＥＴの動作を説明する。半導体材料として炭化珪素を例に考える。この場合、ｐｎ接合の拡散電位は略２Ｖである。
　＜環流動作について＞
　まず、還流動作を考える。還流動作では、ソース電圧に対しドレイン電圧が低くなり、数Ｖの電圧が発生する。
　ＳＢＤの存在しないウェル領域３２とウェル領域３３とのうち、ウェルコンタクトホール９１が形成されたウェル領域３２中のｐｎ接合では、ソース－ドレイン間の電圧の多くがｐｎ接合に印加される。そのため、ｐｎダイオードに順方向電流が流れる。
　一方で、ウェル領域３３中のｐｎ接合では、ソース－ドレイン間の電流経路に分断領域２５が介在するため、ソース－ドレイン間の電圧の多くが分断領域２５に印加されることで、ｐｎ接合に印加される電圧を低減することができる。ｐｎ接合に印加される電圧をｐｎ接合の拡散電位に相当する２Ｖよりも低い電圧とすることで、ｐｎダイオードに順方向電流が流れることを抑制することができる。
　すなわち、分断領域２５は、ソース－ドレイン間の発生電圧からｐｎ接合の拡散電位を引いた電圧に等しい数Ｖの電圧を遮断することができれば、上記の効果が享受される。たとえば、ソース－ドレイン間の発生電圧が５Ｖの場合、分断領域２５のパンチスルー電圧を３Ｖ以上となるよう設計することで、ウェルコンタクトホール９１からみて、分断領域２５よりも遠い位置ではｐｎ接合にかかる順方向電圧を２Ｖ以下とすることができ、この領域でのｐｎダイオードの順方向通電を防止することができる。
　なお、分断領域２５のパンチスルー電圧がこれに満たない場合でも、ｐｎ接合に印加される電圧を減らすことができ、ｐｎダイオードの順方向電流を低減し、故障に至る確率を低減する一定の効果は享受することができる。
　前述の通り、ゲート電極６０と、ゲートパッド８１と、ゲート配線８２とは、平面視においてウェル領域３１と、ウェル領域３２と、ウェル領域３３と、離間領域２１と、分断領域２５とを足し合わせた平面領域に包含される必要がある。
　すなわち、活性領域外では、小面積である分断領域２５を除き、ゲート電極６０と、ゲートパッド８１と、ゲート配線８２とは、ウェル領域３２、および、ウェル領域３３のうちの少なくとも１つに包含させる必要がある。
　ウェル領域３２、および、ウェル領域３３が形成される領域では、ワイヤーボンドを形成するための広いゲートパッド８１、または、ゲートパッド８１またはゲート配線８２とゲート電極６０との間のコンタクトを形成するための領域などを包含する必要がある。そのため、広い面積が必要となる。
　これらの領域内において、ｐｎダイオードの順方向通電が生じる面積を減らすため、分断領域２５の形成位置をウェルコンタクトホール９１に近づけ、さらに、ウェル領域３３の面積を大きくする代わりに、ウェル領域３２の面積を極力小さくすることが望ましい。
　これにより、ｐｎ接合に拡散電位を超える順方向電圧が印加されることを抑制することができる領域が増え、大部分の領域におけるｐｎダイオードの順方向通電を防止することができる。したがって、格段に信頼性の向上した半導体装置を得ることができる。以上より、ウェル領域３２の面積は、ウェル領域３３の面積よりも小さいことが望ましい。
　＜ターンオフ動作について＞
　次に、ターンオフ動作を例にスイッチング状態を考える。前述の通り、ターンオフ中は、ドレイン電極８５の電位が急激に増大する。そして、ウェル領域３２およびウェル領域３３内にホールが発生する。
　そして、上記のホールが、ウェル領域３２およびウェル領域３３とドリフト層２０との間に形成されるｐｎ接合面から、ソース電極８０に向かうことで、チップ平面方向に変位電流が流れる。
　このとき、ウェル領域３３から発生した変位電流は、分断領域２５を通過する。そのため、分断領域２５が存在しない場合に比べて、ウェル領域３３の発生電圧は分断領域２５のパンチスルー電圧に相当する電圧分だけ増大する。
　したがって、ウェル領域３３とゲート電位となるゲートパッド８１との間に挟まれる、または、ウェル領域３３とゲート配線８２との間に挟まれる、または、ウェル領域３３とゲート電極６０との間に挟まれるゲート絶縁膜５０の絶縁破壊電圧に対し、式（２）で求められる分断領域２５のパンチスルー電圧を低く設計する必要がある。
　ここで、炭化珪素を用いたＭＯＳＦＥＴのゲート絶縁膜５０には、一般に厚さ５０ｎｍ程度の酸化珪素が用いられる。この場合、酸化珪素の絶縁破壊電界が約１０ＭＶ／ｃｍであることから、絶縁耐圧は約５０Ｖとなる。
　すなわち、ウェル領域３３とゲート電極６０との間に挟まれたゲート絶縁膜５０が形成される場合、式（２）でのＶを５０Ｖ以下に設定する必要がある。
　また、絶縁膜に絶縁破壊電界の半分を超える高電界が印加されると、信頼性が懸念されることを考慮して、さらに望ましくは、式（２）のＶをゲート絶縁膜５０の絶縁破壊電圧の半分以下、すなわち、２５Ｖ以下にすることが望ましい。
　このように、ウェル領域３２とウェル領域３３との間に分断領域２５を形成した上で、そのパンチスルー電圧を、還流動作時のソース－ドレイン間の発生電圧からｐｎ接合の拡散電位を差し引いた値よりも大きく、かつ、ウェル領域３３の上面に形成されたゲート絶縁膜５０の破壊電圧よりも小さく（さらに望ましくは、ゲート絶縁膜５０の破壊電圧の半分以下となるように）設計すれば、ウェル領域３３における還流動作時のｐｎダイオードの通電を抑制しつつ、スイッチング動作中のゲート絶縁膜５０の破壊を抑制することができる。
　＜半導体装置の製造方法について＞
　続いて、本実施の形態に関する半導体装置であるＳＢＤ内蔵のＭＯＳＦＥＴの製造方法について説明する。
　まず、第１の主面の面方位が（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上面に、化学気相堆積（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法によって、たとえば、１×１０１５ｃｍ－３以上、かつ、１×１０１７ｃｍ－３以下のｎ型の不純物濃度で、たとえば、５μｍ以上、かつ、５０μｍ以下の厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。
　次に、ドリフト層２０の上面にフォトレジストなどにより注入マスクを形成し、ｐ型の不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さは、ドリフト層２０の厚さを超えない、たとえば、０．５μｍ以上、かつ、３μｍ以下とする。また、イオン注入されたＡｌの不純物濃度は、たとえば、１×１０１７ｃｍ－３以上、かつ、１×１０１９ｃｍ－３以下の範囲であり、ドリフト層２０の第１の不純物濃度より多いものとする。
　その後、注入マスクを除去する。本工程によりＡｌがイオン注入された領域がウェル領域３１となる。
　続いて、ウェル領域３２となる領域、および、ウェル領域３３となる領域を、ウェル領域３１と同様の手法で形成する。当該工程は、ウェル領域３１を形成する工程と同時に行われる工程であってもよい。その場合、工程数を削減することができる。
　分断領域２５は、ウェル領域３２とウェル領域３３とを形成しない残りの部分として形成する。分断領域２５の第１の導電型の不純物濃度は、ドリフト層２０の不純物濃度と同等とする。
　また、分断領域２５には追加でＮ型の不純物注入を施して、ドリフト層２０と異なる所望の不純物濃度に調整してもよい。Ｎ型の不純物濃度を高めることで、同じパンチスルー電圧を実現するときに必要となる分断領域２５の幅を小さくし、チップサイズの縮小、または、耐圧の向上を期待することができる。
　次に、ドリフト層２０の上面に、フォトレジストなどにより注入マスクを形成する。そして、注入マスクの上から、ｐ型の不純物であるＡｌをイオン注入する。
　このとき、Ａｌのイオン注入の深さは、ドリフト層２０の厚さを超えない、たとえば、０．５μｍ以上、かつ、３μｍ以下とする。また、イオン注入されたＡｌの不純物濃度は、たとえば、１×１０１６ｃｍ－３以上、かつ、１×１０１８ｃｍ－３以下の範囲であり、ドリフト層２０の第１の不純物濃度よりも高く、かつ、ウェル領域３１のＡｌ濃度よりも低いものとする。
　その後、注入マスクを除去する。本工程によって、Ａｌがイオン注入された領域がＪＴＥ領域３７となる。
　次に、ドリフト層２０の上面にフォトレジストなどにより注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さは、ウェル領域３１の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、たとえば、１×１０１８ｃｍ－３以上、かつ、１×１０２１ｃｍ－３以下の範囲であり、かつ、ウェル領域３１のｐ型の第２の不純物濃度を超えるものとする。本工程でＮが注入された領域のうち、ｎ型を示す領域がソース領域４０となる。
　次に、ドリフト層２０の上面にフォトレジストなどにより注入マスクを形成し、ｐ型の不純物であるＡｌをイオン注入する。そして、注入マスクを除去する。本工程によってＡｌが注入された領域が高濃度ウェル注入領域３５となる。
　高濃度ウェル注入領域３５は、ウェル領域３１と第１のオーミック電極７１との良好な電気的接触を得るために設けられる領域であり、高濃度ウェル注入領域３５のｐ型の不純物濃度は、ウェル領域３１のｐ型の第２の不純物濃度よりも高濃度に設定されることが望ましい。
　本工程でｐ型の不純物をイオン注入する際には、高濃度ウェル注入領域３５を低抵抗化する目的で、半導体基板１０、または、ドリフト層２０を１５０℃以上に加熱してイオン注入することが望ましい。
　続いて、高濃度ウェル注入領域３５の形成と同様の工程を繰り返すことで、高濃度ウェル注入領域３６を形成する。
　ここで、高濃度ウェル注入領域３５と高濃度ウェル注入領域３６とを同時に形成して、作製のための工程数を減らしてもよい。作製のための工程数を減らすことでプロセスコストが小さくなり、チップコストを低減することができる。
　次に、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、たとえば、１３００℃以上、かつ、１９００℃以下の温度で、時間を、たとえば、３０秒以上、かつ、１時間以下とするアニールを行う。このアニールにより、イオン注入されたＮ、および、Ａｌを電気的に活性化させる。
　続いて、ＣＶＤ法、または、フォトリソグラフィー技術などを用いて、上述の活性領域にほぼ対応した位置以外の領域に、膜厚が、たとえば、０．５μｍ以上、かつ、２μｍ以下の酸化珪素膜からなるフィールド絶縁膜５２を形成する。
　このとき、たとえば、フィールド絶縁膜５２を全面に形成した後、セル領域にほぼ対応した位置のフィールド絶縁膜５２を、フォトリソグラフィー技術、または、エッチングなどで除去すればよい。
　続いて、フィールド絶縁膜５２に覆われていない炭化珪素の上面を熱酸化して、所望の厚みのゲート絶縁膜５０である酸化珪素を形成する。
　次に、ゲート絶縁膜５０の上面に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成する。そして、この多結晶珪素膜をパターニングすることにより、ゲート電極６０を形成する。
　続いて、層間絶縁膜５５を減圧ＣＶＤ法によって形成する。続いて、層間絶縁膜５５とゲート絶縁膜５０とを貫き、かつ、ユニットセルの高濃度ウェル注入領域３５とソース領域４０とに到達するコンタクトホールを形成し、同時にウェルコンタクトホール９１を形成する。
　次に、スパッタ法などによってＮｉを主成分とする金属膜の形成した後、たとえば、６００℃以上、かつ、１１００℃以下の温度の熱処理を行う。そして、Ｎｉを主成分とする金属膜と、コンタクトホール内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。
　続いて、上記の反応によって形成されたシリサイド以外の、層間絶縁膜５５上に残留した金属膜を、ウェットエッチングにより除去する。これにより、第１のオーミック電極７１が形成される。
　続いて、半導体基板１０の裏面（第２の主面）にＮｉを主成分とする金属を形成し、さらに、熱処理することにより、半導体基板１０の裏側に裏面オーミック電極７３を形成する。
　次に、フォトレジストなどによるパターニングを用いて、離間領域２２の上面における層間絶縁膜５５と、ゲート絶縁膜５０となる位置に形成された層間絶縁膜５５と、ゲートコンタクトホール９５となる位置に形成された層間絶縁膜５５とを除去する。除去する方法としては、ＳＢＤ界面となる炭化珪素の上面にダメージを与えないウェットエッチングが好ましい。
　続いて、スパッタ法などによって、第１のショットキー電極７５を堆積する。第１のショットキー電極７５としては、たとえば、Ｔｉ、Ｍｏ、Ｎｉなどを堆積することが好ましい。
　その後、ここまで処理してきた半導体基板１０の上面に、スパッタ法、または、蒸着法によって、Ａｌなどの配線金属を形成する。そして、当該配線金属をフォトリソグラフィー技術によって所定の形状に加工することで、第１のオーミック電極７１および第１のショットキー電極７５に接触するソース電極８０と、ゲート電極６０に接触するゲート配線８２とを形成する。
　さらに、半導体基板１０の裏面に形成された裏面オーミック電極７３の下面に、金属膜であるドレイン電極８５を形成する。
　＜第２の実施の形態＞
　本実施の形態に関する半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図３は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
　第１の実施の形態では、ウェル領域３１を有する活性領域と、ウェル領域３２とを明確に区分されたが、図３に例示されるように、ウェル領域３２を存在させず、ウェル領域３１のうち最も外側（終端領域側）のウェル領域３１と、ウェル領域３３との間に、分断領域２５が形成されてもよい。
　この場合、ウェル領域３１とウェル領域３３との間に形成された分断領域２５が、ウェル領域３１とウェル領域３２との間に形成された分断領域２５と同じ役割を果たす。すなわち、ウェル領域３２が存在しない形態では、最も外側のウェル領域３１を第２のウェルと読み替えて、第１の実施の形態における説明を解釈することができる。
　＜第３の実施の形態＞
　本実施の形態に関する半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図４は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。また、図５は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する平面図である。
　本実施の形態に関する半導体装置では、図４、および、図５に例示されるように、ウェル領域３２Ｂ周りの分断領域２５Ｂが、平面視において、ウェル領域３２Ｂと、第２のオーミック電極７２と、ウェルコンタクトホール９１とを取り囲んで形成される。
　このような構造であることによって、ｐｎダイオードの通電が生じうるウェル領域３２Ｂの面積を狭めることができるため、信頼性の高い半導体装置を得ることができる。
　本実施の形態に関する半導体装置の作製方法は、第１の実施の形態に例示された場合とほとんど変わらず、単にウェル領域３２Ｂとウェル領域３３Ｂとを形成するためのマスクパターンを変更すればよい。
　＜第４の実施の形態＞
　本実施の形態に関する半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図６は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
　本実施の形態に関する半導体装置では、図６に例示されるように、ウェルコンタクトホール９１が形成される領域内に、ＳＢＤ領域が形成される。
　具体的には、ウェル領域３２Ｃが部分的に欠損したｎ型の離間領域２３が形成される。離間領域２３は、ウェル領域３２Ｃの表層から深さ方向に貫通して形成される。そして、離間領域２３の上面に、第２のショットキー電極７６が形成される。
　なお、離間領域２３が形成される平面部分においては、第２のオーミック電極７２、および、高濃度ウェル注入領域３６Ｃも欠損している。
　このような構造であることによって、ウェル領域３２Ｃの下部にもＳＢＤ電流を通電させることができる。その結果、ウェル領域３２Ｃの下層のドリフト層２０、または、半導体基板１０において電圧降下が発生し、その分だけ、ウェル領域３２Ｃとドリフト層２０との間に形成されるｐｎ接合に印加される順方向電圧が減少する。その結果、ウェル領域３２Ｃにおけるｐｎダイオードの通電が抑制され、より信頼性の高い半導体装置を得ることができる。
　本実施の形態に関する半導体装置の作製方法は、第１の実施の形態に例示された場合とほとんど変わらず、単にウェル領域３２Ｃ、ウェル領域３３、および、高濃度ウェル注入領域３６Ｃを形成するためのマスクパターンを変更した上で、第２のショットキー電極７６を第１のショットキー電極７５と同じ方法で形成すればよい。
　＜第５の実施の形態＞
　本実施の形態に関する半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図７は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
　本実施の形態に関する半導体装置では、図７に例示されるように、平面視でウェル領域３３とゲート電極６０とが重なる全領域において、フィールド絶縁膜５２Ｄが形成される。特に、図７においては、フィールド絶縁膜５２Ｄは、ウェル領域３３の上面全体を覆って形成される。
　すなわち、平面視でウェル領域３３とゲート電極６０とが重なる全領域において、ゲート絶縁膜５０Ｄが形成されない。換言すれば、ゲート絶縁膜５０Ｄとフィールド絶縁膜５２Ｄとの境界が、ウェル領域３２Ｄの上面に位置すると表現することもできる。
　このような構造であることによって、スイッチング動作中の変位電流による破壊を抑制することができる。
　たとえば、第１の実施の形態に例示される構造であれば、ウェル領域３３においてゲート絶縁膜５０の絶縁破壊電圧よりも高い電圧が発生した場合に、ゲート絶縁膜５０が破壊されることによって、素子故障に至ってしまう。
　これに対し、本実施の形態に例示される構造であれば、ウェル領域３３の上面にはゲート絶縁膜が形成されておらず、代わりに、絶縁破壊電圧が圧倒的に高いフィールド絶縁膜５２Ｄが形成されている。
　そのため、素子破壊に至るウェル領域３２Ｄの電圧変動が格段に増大する。別の見方をした場合、分断領域２５のパンチスルー電圧をより大きく設計することができるため、ｐｎダイオードの順方向通電をより抑制することができる。
　＜第６の実施の形態＞
　本実施の形態に関する半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図８は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
　本実施の形態に関する半導体装置では、図８に例示されるように、ｐ型の高濃度ウェル注入領域３８が、ウェル領域３３Ｅの表層において比較的広範囲に渡り形成される。ここで、高濃度ウェル注入領域３８の不純物濃度は、ウェル領域３１の不純物濃度よりも高い。
　このような構造であることによって、ウェル領域３３Ｅのチップ平面方向の抵抗、すなわち、シート抵抗を下げることができる。
　したがって、ウェル領域３３Ｅのうちの、ウェルコンタクトホール９１から遠い箇所においても、スイッチング動作中のウェル領域３３Ｅの電圧変動を小さくすることができる。したがって、高速スイッチング動作において故障しにくい、信頼性の高い半導体装置を得られる。
　一方、還流状態では、ウェル領域３３Ｅのシート抵抗が下がるため、ウェル領域３３Ｅのうちのウェルコンタクトホール９１から遠い箇所でｐｎ接合にかかる順方向電圧が増大してしまう。しかしながら、分断領域２５のパンチスルー電圧を十分に大きく設計することで、ウェル領域３３Ｅとドリフト層２０とで形成されるｐｎ接合に順方向電流が流れる問題は生じない。
　本実施の形態に関する半導体装置の作製方法は、第１の実施の形態に例示された場合に加えて、高濃度ウェル注入領域３８を形成する注入工程を加えればよい。または、高濃度ウェル注入領域３５の注入、または、高濃度ウェル注入領域３６の注入と同時に高濃度ウェル注入領域３８の注入を行えば、工数を増大させずに本実施の形態に関する半導体装置の構造を得ることができる。
　＜第７の実施の形態＞
　本実施の形態に関する半導体装置について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図９は、本実施の形態に関する半導体装置を実現するための構成を概略的に例示する平面図である。
　本実施の形態に関する半導体装置では、図９に例示されるように、分断領域２５Ｆの、たとえば、表層の一部にｐ型の補助導電領域３４が形成される。図９においては、補助導電領域３４は複数形成される。補助導電領域３４によって、ウェル領域３２とウェル領域３３とが電気的に接続される。
　このような構造であることによって、ウェル領域３３の電位がフローティングにならず、チャージアップして耐圧特性が変動するなどの不具合を抑制することができる。
　このとき、図９における領域Ｚのような、ウェル領域３３のうちの補助導電領域３４近傍においては、分断領域２５Ｆを介さずに補助導電領域３４を通る電流が流れるため、耐圧劣化が生じうる。
　しかしながら、図９における領域Ｗのような、補助導電領域３４から平面的に遠い箇所においては、ウェル領域３３を平面的に長く伝導する必要があるので、ウェル領域３３のシート抵抗によって大きな電圧降下が生じる。そのため、バイポーラ通電が抑制される。
　分断領域２５Ｆに対して補助導電領域３４の比率が増えると、上記のバイポーラ通電を抑制する効果が弱くなり、ウェル領域３３において、ｐｎ接合の順方向電流が通電する領域が増えてしまう。したがって、チップ内で補助導電領域３４が形成される長さの合計は、分断領域２５Ｆが形成される長さの合計に対して短いことが望ましい。
　ここで、補助導電領域３４が形成される長さ、および、分断領域２５Ｆが形成される長さにおける「長さ」とは、ウェル領域３２とウェル領域３３とを結ぶ方向と交差する方向における長さをいう。
　それによって、本実施の形態に関する半導体装置の構造を用いない場合に比べて、耐圧劣化が生じる可能性を半分程度に減らすことができる。さらに望ましくは、補助導電領域３４が形成される長さの合計を分断領域２５Ｆが形成される長さの合計の１／１０以下とすることで、耐圧劣化が生じる可能性を約１／１０以下に低減し、素子の信頼性を格段に高めることができる。
　本実施の形態に関する半導体装置の作製方法は、第１の実施の形態と大きく変わらず、補助導電領域３４が形成される注入工程を加えればよい。または、ＪＴＥ領域３７、ウェル領域３１、ウェル領域３２、および、ウェル領域３３のいずれかと補助導電領域３４とが同時に注入されるように、マスクパターンを変更すればよい。
　＜以上に記載された実施の形態によって生じる効果について＞
　以下に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下では、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
　また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
　以上に記載された実施の形態によれば、半導体装置は、第１の導電型のドリフト層２０と、第２の導電型の第１のウェル領域と、第１の導電型の第１の離間領域と、第１の導電型のソース領域４０と、第１のショットキー電極７５と、第１のオーミック電極７１と、第２の導電型の第２のウェル領域と、第２の導電型の第３のウェル領域と、第２のオーミック電極７２と、第１の導電型の分断領域２５と、ソース電極８０とを備える。ここで、ウェル領域３１は、第１のウェル領域に対応するものである。また、離間領域２２は、第１の離間領域に対応するものである。また、ウェル領域３２は、第２のウェル領域に対応するものである。また、ウェル領域３３は、第３のウェル領域に対応するものである。ドリフト層２０は、第１の導電型の半導体基板１０の上面に設けられるワイドギャップ半導体層である。ウェル領域３１は、ドリフト層２０の表層において互いに離間して複数設けられる。離間領域２２は、それぞれのウェル領域３１の表層から深さ方向に貫通して設けられる。ソース領域４０は、それぞれのウェル領域３１の表層に設けられる。第１のショットキー電極７５は、離間領域２２の上面に設けられる。第１のオーミック電極７１は、ソース領域４０の表層に少なくとも一部が設けられる。ウェル領域３２は、ドリフト層２０の表層において複数のウェル領域３１全体を平面視で挟んで設けられ、かつ、それぞれのウェル領域３１よりも面積が広い。ウェル領域３３は、ドリフト層２０の表層においてウェル領域３２を平面視で挟んで設けられ、かつ、ウェル領域３２よりも面積が広い。第２のオーミック電極７２は、ウェル領域３２の一部に設けられる。分断領域２５は、ウェル領域３２と、ウェル領域３３との間に設けられ、かつ、上面が絶縁体に接触する。ソース電極８０は、第１のショットキー電極７５と、第１のオーミック電極７１と、第２のオーミック電極７２とに接続される。
　このような構成によれば、積層欠陥の発生に起因する順方向電圧のシフトを効果的に抑制することができる。具体的には、還流動作に際しては、分断領域２５が電流を遮断することによって、ｐｎダイオードに順方向電流が流れる領域を大幅に狭めることができる。したがって、積層欠陥の拡張に起因して耐圧の劣化が生じる可能性を大幅に抑制することができる。一方で、スイッチング動作中には、分断領域２５に電流が流れることによって、素子破壊を抑制することができる。したがって、半導体装置の信頼性を格段に向上させることができる。または、高速スイッチングを維持することによって、スイッチング損失を低減させることができる。さらには、通電することができる還流電流を増大させることができる。また、チップサイズを小さくすることが可能となるため、低コスト化を実現することができる。
　なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
　しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
　また、以上に記載された実施の形態によれば、半導体装置は、ゲート電極６０を備える。ゲート電極６０は、ソース領域４０とドリフト層２０とに挟まれるウェル領域３１の上面にゲート絶縁膜５０を挟んで設けられる。また、ゲート電極６０は、ウェル領域３３の上面に対応する領域にも設けられる。このような構成によれば、積層欠陥の発生に起因する順方向電圧のシフトを効果的に抑制することができる。
　また、以上に記載された実施の形態によれば、ウェル領域３３は、ソース電極８０へのオーミック接続を有さない。このような構成によれば、ウェル領域３３とソース電極８０との間の電気伝導は、分断領域２５を介して行われることとなる。そのため、ソース－ドレイン間の電圧の多くが分断領域２５に印加されることで、ｐｎ接合に印加される電圧を低減することができる。そして、ｐｎ接合に印加される電圧をｐｎ接合の拡散電位に相当する２Ｖよりも低い電圧とすることで、ｐｎダイオードに順方向電流が流れることを抑制することができる。
　また、以上に記載された実施の形態によれば、分断領域２５のウェル領域３２とウェル領域３３とを結ぶ方向における幅をＷ、分断領域２５の実効不純物濃度をＮ、半導体の誘電率をε、素電荷をｑとする場合、
Figure JPOXMLDOC01-appb-M000004
 から得られる電圧Ｖが５０Ｖ以下である。このような構成によれば、ウェル領域３２とウェル領域３３との間に分断領域２５を形成した上で、そのパンチスルー電圧を、還流動作時のソース－ドレイン間の発生電圧からｐｎ接合の拡散電位を差し引いた値よりも大きく、かつ、ウェル領域３３の上面に形成されたゲート絶縁膜５０の破壊電圧よりも小さく設定することによって、ウェル領域３３における還流動作時のｐｎダイオードの通電を抑制しつつ、スイッチング動作中のゲート絶縁膜５０の破壊を抑制することができる。
　また、以上に記載された実施の形態によれば、分断領域２５Ｂは、平面視において、第２のオーミック電極７２を囲むものである。このような構成によれば、ｐｎダイオードの通電が生じうるウェル領域３２Ｂの面積を狭めることができるため、信頼性の高い半導体装置を得ることができる。
　また、以上に記載された実施の形態によれば、半導体装置は、第１の導電型の第２の離間領域と、第２のショットキー電極７６とを備える。ここで、離間領域２３は、第２の離間領域に対応するものである。離間領域２３は、ウェル領域３２Ｃの表層から深さ方向に貫通して設けられる。第２のショットキー電極７６は、離間領域２３の上面に設けられる。このような構成によれば、ウェル領域３２Ｃの下部にもＳＢＤ電流を通電させることができる。その結果、ウェル領域３２Ｃの下層のドリフト層２０、または、半導体基板１０において電圧降下が発生し、その分だけ、ウェル領域３２Ｃとドリフト層２０との間に形成されるｐｎ接合に印加される順方向電圧が減少する。
　また、以上に記載された実施の形態によれば、半導体装置は、ウェル領域３３の上面の少なくとも一部に設けられるフィールド絶縁膜５２を備える。フィールド絶縁膜５２の厚さは、ゲート絶縁膜５０の厚さよりも厚い。また、ゲート電極６０は、フィールド絶縁膜５２が設けられる領域においては、フィールド絶縁膜５２を挟んでウェル領域３３の上面に設けられる。このような構成によれば、スイッチング動作中の変位電流による破壊を抑制することができる。
　また、以上に記載された実施の形態によれば、ゲート電極６０は、ウェル領域３３の上面に対応する領域においては、フィールド絶縁膜５２Ｄを挟んでウェル領域３３の上面に設けられるものである。このような構成によれば、スイッチング動作中の変位電流による破壊を抑制することができる。すなわち、素子破壊に至るウェル領域３２Ｄの電圧変動が格段に増大する。
　また、以上に記載された実施の形態によれば、半導体装置は、第２の導電型のウェル注入領域を備える。ここで、高濃度ウェル注入領域３８は、ウェル注入領域に対応するものである。高濃度ウェル注入領域３８は、ウェル領域３３Ｅの表層に設けられる。高濃度ウェル注入領域３８の不純物濃度は、ウェル領域３１の不純物濃度よりも高い。このような構成によれば、ウェル領域３３Ｅのチップ平面方向の抵抗、すなわち、シート抵抗を下げることができる。したがって、ウェル領域３３Ｅのうちの、ウェルコンタクトホール９１から遠い箇所においても、スイッチング動作中のウェル領域３３Ｅの電圧変動を小さくすることができる。
　また、以上に記載された実施の形態によれば、半導体装置は、少なくとも１つの第２の導電型の補助導電領域３４を備える。補助導電領域３４は、分断領域２５Ｆの表層に設けられる。また、補助導電領域３４は、ウェル領域３２とウェル領域３３とを電気的に接続するものである。このような構成によれば、ウェル領域３３の電位がフローティングにならず、チャージアップして耐圧特性が変動するなどの不具合を抑制することができる。
　また、以上に記載された実施の形態によれば、補助導電領域３４が設けられる長さの合計は、分断領域２５Ｆが設けられる長さの合計の１／１０以下である。ここで、補助導電領域３４が設けられる長さは、補助導電領域３４が、ウェル領域３２とウェル領域３３とを結ぶ方向と交差する方向において設けられる長さである。また、分断領域２５Ｆが設けられる長さは、分断領域２５Ｆが、ウェル領域３２とウェル領域３３とを結ぶ方向と交差する方向において設けられる長さである。このような構成によれば、ウェル領域３３の電位がフローティングにならず、チャージアップして耐圧特性が変動するなどの不具合を抑制することができる。さらには、耐圧劣化が生じる可能性を約１／１０以下に低減し、素子の信頼性を格段に高めることができる。
　＜以上に記載された実施の形態における変形例について＞
　以上に記載された実施の形態では、ユニポーラ型ダイオードを内蔵したユニポーラ型トランジスタとして、ＳＢＤ内蔵のＭＯＳＦＥＴが例示された。しかしながら、上記の内容は、他のユニポーラ型デバイスにも応用することができる。
　たとえば、ユニポーラ型トランジスタはＭＯＳＦＥＴではなく、ｊｕｎｃｔｉｏｎ　ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ（ＪＦＥＴ）であってもよい。また、ユニポーラ型ダイオードとしてＳＢＤを内蔵させる代わりに、たとえば、特許第５１５９９８７号公報に示された、ゲート電極にオフ電位が与えられた状態で、ソースからドレインへの方向のみの通電を許容するチャネル特性を有する電界効果トランジスタ（ｆｉｅｌｄ－ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ、すなわち、ＦＥＴ）が用いられてもよい。
　炭化珪素と同様に、再結合エネルギーが珪素よりも大きいワイドギャップ半導体では、炭化珪素と同様に寄生ｐｎダイオードに順方向電流が流れた場合に結晶欠陥が生成されると考えられる。上記の実施の形態では、半導体材料として炭化珪素が例示されたが、他のワイドギャップ半導体にも適用することができる。
　なお、ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、窒化ガリウム（ＧａＮ）などの３族窒化物、酸化亜鉛（ＺｎＯ）などの２族酸化物、セレン化亜鉛（ＺｎＳｅ）などの２族カルコゲナイド、ダイヤモンドおよび炭化珪素などが知られる。
　また、以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
　したがって、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
　さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
　また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
　また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
　また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
　また、以上に記載された実施の形態では、プレーナ型のＭＯＳＦＥＴについて説明されたが、ドリフト層２０の上面にトレンチが形成されたトレンチ型のＭＯＳＦＥＴに適用される場合も想定することができるものとする。トレンチ型のＭＯＳＦＥＴの場合、ドリフト層２０の上面に溝部（トレンチ）が形成され、当該溝部内のドリフト層２０の上面、すなわち、トレンチの底面上に、ゲート絶縁膜を介してゲート電極が埋め込まれる。
　１０　半導体基板、２０　ドリフト層、２１，２２，２３　離間領域、２５，２５Ｂ，２５Ｆ　分断領域、３１，３２，３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ，３３，３３Ｂ，３３Ｅ　ウェル領域、３４　補助導電領域、３５，３６，３６Ｃ，３８　高濃度ウェル注入領域、３７　ＪＴＥ領域、４０　ソース領域、５０，５０Ｄ　ゲート絶縁膜、５２，５２Ｄ　フィールド絶縁膜、５５　層間絶縁膜、６０　ゲート電極、７１　第１のオーミック電極、７２　第２のオーミック電極、７３　裏面オーミック電極、７５　第１のショットキー電極、７６　第２のショットキー電極、８０　ソース電極、８１　ゲートパッド、８２　ゲート配線、８５　ドレイン電極、９１　ウェルコンタクトホール、９５　ゲートコンタクトホール、Ａ，Ｂ　接合界面、Ｗ，Ｚ　領域。

Claims (11)

  1. 　第１の導電型の半導体基板（１０）の上面に設けられるワイドギャップ半導体層である、第１の導電型のドリフト層（２０）と、
    　前記ドリフト層（２０）の表層において互いに離間して複数設けられる、第２の導電型の第１のウェル領域（３１）と、
    　それぞれの前記第１のウェル領域（３１）の表層から深さ方向に貫通して設けられる、第１の導電型の第１の離間領域（２２）と、
    　それぞれの前記第１のウェル領域（３１）の表層に設けられる、第１の導電型のソース領域（４０）と、
    　前記第１の離間領域（２２）の上面に設けられる第１のショットキー電極（７５）と、
    　前記ソース領域（４０）の表層に少なくとも一部が設けられる第１のオーミック電極（７１）と、
    　前記ドリフト層（２０）の表層において複数の前記第１のウェル領域（３１）全体を平面視で挟んで設けられ、かつ、それぞれの前記第１のウェル領域（３１）よりも面積が広い、第２の導電型の第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）と、
    　前記ドリフト層（２０）の表層において前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）を平面視で挟んで設けられ、かつ、前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）よりも面積が広い、第２の導電型の第３のウェル領域（３３、３３Ｂ、３３Ｅ）と、
    　前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）の一部に設けられる第２のオーミック電極（７２）と、
    　前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）と、前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）との間に設けられ、かつ、上面が絶縁体に接触する、第１の導電型の分断領域（２５、２５Ｂ、２５Ｆ）と、
    　前記第１のショットキー電極（７５）と、前記第１のオーミック電極（７１）と、前記第２のオーミック電極（７２）とに接続されるソース電極（８０）とを備える、
    　半導体装置。
  2. 　前記半導体装置は、さらに、
    　　前記ソース領域（４０）と前記ドリフト層（２０）とに挟まれる前記第１のウェル領域（３１）の上面にゲート絶縁膜（５０、５０Ｄ）を挟んで設けられるゲート電極（６０）を備え、
    　前記ゲート電極（６０）は、前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）の上面に対応する領域にも設けられる、
    　請求項１に記載の半導体装置。
  3. 　前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）は、前記ソース電極（８０）へのオーミック接続を有さない、
    　請求項１または請求項２に記載の半導体装置。
  4. 　前記分断領域（２５、２５Ｂ、２５Ｆ）の前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）と前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）とを結ぶ方向における幅をＷ、前記分断領域（２５、２５Ｂ、２５Ｆ）の実効不純物濃度をＮ、半導体の誘電率をε、素電荷をｑとする場合、
    Figure JPOXMLDOC01-appb-M000001
     　から得られる電圧Ｖが５０Ｖ以下である、
    　請求項１または請求項２に記載の半導体装置。
  5. 　前記分断領域（２５Ｂ）は、平面視において、前記第２のオーミック電極（７２）を囲む、
    　請求項１または請求項２に記載の半導体装置。
  6. 　前記半導体装置は、さらに、
    　　前記第２のウェル領域（３２Ｃ）の表層から深さ方向に貫通して設けられる、第１の導電型の第２の離間領域（２３）と、
    　　前記第２の離間領域（２３）の上面に設けられる第２のショットキー電極（７６）とを備える、
    　請求項１または請求項２に記載の半導体装置。
  7. 　前記半導体装置は、さらに、
    　　前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）の上面の少なくとも一部に設けられるフィールド絶縁膜（５２、５２Ｄ）を備え、
    　前記フィールド絶縁膜（５２、５２Ｄ）の厚さは、前記ゲート絶縁膜（５０、５０Ｄ）の厚さよりも厚く、
    　前記ゲート電極（６０）は、前記フィールド絶縁膜（５２、５２Ｄ）が設けられる領域においては、前記フィールド絶縁膜（５２、５２Ｄ）を挟んで前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）の上面に設けられる、
    　請求項２に記載の半導体装置。
  8. 　前記ゲート電極（６０）は、前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）の上面に対応する領域においては、前記フィールド絶縁膜（５２Ｄ）を挟んで前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）の上面に設けられる、
    　請求項７に記載の半導体装置。
  9. 　前記半導体装置は、さらに、
    　　前記第３のウェル領域（３３Ｅ）の表層に設けられる、第２の導電型のウェル注入領域（３８）を備え、
    　前記ウェル注入領域（３８）の不純物濃度は、前記第１のウェル領域（３１）の不純物濃度よりも高い、
    　請求項１または請求項２に記載の半導体装置。
  10. 　前記半導体装置は、さらに、
    　　前記分断領域（２５Ｆ）の表層に設けられる、少なくとも１つの第２の導電型の補助導電領域（３４）を備え、
    　前記補助導電領域（３４）は、前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）と第３のウェル領域（３３、３３Ｂ、３３Ｅ）とを電気的に接続する、
    　請求項１または請求項２に記載の半導体装置。
  11. 　前記補助導電領域（３４）が設けられる長さの合計は、前記分断領域（２５Ｆ）が設けられる長さの合計の１／１０以下であり、
    　前記補助導電領域（３４）が設けられる長さは、前記補助導電領域（３４）が、前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）と前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）とを結ぶ方向と交差する方向において設けられる長さであり、
    　前記分断領域（２５Ｆ）が設けられる長さは、前記分断領域（２５Ｆ）が、前記第２のウェル領域（３２、３２Ｂ、３２Ｃ、３２Ｄ）と前記第３のウェル領域（３３、３３Ｂ、３３Ｅ）とを結ぶ方向と交差する方向において設けられる長さである、
    　請求項１０に記載の半導体装置。
PCT/JP2016/061706 2016-04-11 2016-04-11 半導体装置 WO2017179102A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112016006723.2T DE112016006723T5 (de) 2016-04-11 2016-04-11 Halbleitereinrichtung
US16/082,212 US11222973B2 (en) 2016-04-11 2016-04-11 Semiconductor device
PCT/JP2016/061706 WO2017179102A1 (ja) 2016-04-11 2016-04-11 半導体装置
CN201680084166.3A CN108886038B (zh) 2016-04-11 2016-04-11 半导体装置
JP2018511559A JP6560444B2 (ja) 2016-04-11 2016-04-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/061706 WO2017179102A1 (ja) 2016-04-11 2016-04-11 半導体装置

Publications (1)

Publication Number Publication Date
WO2017179102A1 true WO2017179102A1 (ja) 2017-10-19

Family

ID=60042498

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/061706 WO2017179102A1 (ja) 2016-04-11 2016-04-11 半導体装置

Country Status (5)

Country Link
US (1) US11222973B2 (ja)
JP (1) JP6560444B2 (ja)
CN (1) CN108886038B (ja)
DE (1) DE112016006723T5 (ja)
WO (1) WO2017179102A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111466031A (zh) * 2017-12-19 2020-07-28 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
WO2021044624A1 (ja) * 2019-09-06 2021-03-11 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11049963B2 (en) 2017-12-19 2021-06-29 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
US11508840B2 (en) 2017-12-19 2022-11-22 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854762B2 (en) 2016-04-21 2020-12-01 Mitsubishi Electric Corporation Semiconductor device
US10707341B2 (en) * 2016-08-25 2020-07-07 Mitsubishi Electric Corporation Semiconductor device
DE112018001001B4 (de) 2017-02-24 2024-06-13 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler
US20230142729A1 (en) * 2021-11-08 2023-05-11 Analog Devices, Inc. Integrated device package with an integrated heat sink

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229661A (ja) * 1990-06-08 1992-08-19 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
WO2014162969A1 (ja) * 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850580B2 (ja) * 1999-03-30 2006-11-29 株式会社東芝 半導体装置
JP5011612B2 (ja) * 2000-10-31 2012-08-29 富士電機株式会社 半導体装置
JP2003017701A (ja) 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP4338178B2 (ja) 2003-03-24 2009-10-07 財団法人電力中央研究所 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
DE112009004277T5 (de) * 2008-12-25 2012-10-04 Mitsubishi Electric Corp. Leistungs-halbleitervorrichtung
US8492836B2 (en) * 2009-10-14 2013-07-23 Mitsubishi Electric Corporation Power semiconductor device
KR101527270B1 (ko) * 2010-06-24 2015-06-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
WO2012001837A1 (ja) * 2010-06-30 2012-01-05 三菱電機株式会社 電力用半導体装置
JP5159987B1 (ja) 2011-10-03 2013-03-13 パナソニック株式会社 半導体装置、電力変換器および電力変換器の制御方法
JP6072432B2 (ja) * 2012-05-15 2017-02-01 三菱電機株式会社 半導体装置及びその製造方法
CN104620381B (zh) 2012-09-06 2017-04-19 三菱电机株式会社 半导体装置
WO2014178262A1 (ja) * 2013-04-30 2014-11-06 日産自動車株式会社 半導体装置及びその製造方法
JP6244762B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
US9224816B2 (en) * 2014-05-21 2015-12-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
CN107534054B (zh) * 2015-04-22 2020-08-18 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229661A (ja) * 1990-06-08 1992-08-19 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
WO2014162969A1 (ja) * 2013-04-03 2014-10-09 三菱電機株式会社 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111466031A (zh) * 2017-12-19 2020-07-28 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP2020120129A (ja) * 2017-12-19 2020-08-06 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11049963B2 (en) 2017-12-19 2021-06-29 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
JP2021108396A (ja) * 2017-12-19 2021-07-29 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11355627B2 (en) 2017-12-19 2022-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
JP7170781B2 (ja) 2017-12-19 2022-11-14 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
US11508840B2 (en) 2017-12-19 2022-11-22 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
CN111466031B (zh) * 2017-12-19 2023-06-30 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
WO2021044624A1 (ja) * 2019-09-06 2021-03-11 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JPWO2021044624A1 (ja) * 2019-09-06 2021-09-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
DE112019007687T5 (de) 2019-09-06 2022-06-15 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler

Also Published As

Publication number Publication date
US11222973B2 (en) 2022-01-11
DE112016006723T5 (de) 2018-12-20
US20190181259A1 (en) 2019-06-13
JPWO2017179102A1 (ja) 2018-08-30
CN108886038B (zh) 2023-05-02
CN108886038A (zh) 2018-11-23
JP6560444B2 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
JP6560444B2 (ja) 半導体装置
US7700971B2 (en) Insulated gate silicon carbide semiconductor device
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
US8039346B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
US8933466B2 (en) Semiconductor element
JP2019054064A (ja) 半導体装置
JP6649183B2 (ja) 半導体装置
US20090014719A1 (en) Semiconductor device with large blocking voltage
WO2017138505A1 (ja) 半導体装置
CN109564942B (zh) 半导体装置
JP6737401B2 (ja) 炭化珪素半導体装置および電力変換装置
US9029874B2 (en) Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
JP2017069551A (ja) 半導体素子
US10872974B2 (en) Semiconductor device
US20230017518A1 (en) Semiconductor device
JP2006332199A (ja) ＳｉＣ半導体装置
JP2019216223A (ja) 半導体装置
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP7196265B2 (ja) 半導体装置
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6752336B2 (ja) 半導体装置
US10777674B2 (en) Semiconductor device
US20220336590A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20220246729A1 (en) Silicon carbide vertical conduction mosfet device and manufacturing process thereof
JP4876418B2 (ja) 半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018511559

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16898562

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16898562

Country of ref document: EP

Kind code of ref document: A1