WO2017164447A1 - 금속배선 리페어 방법 - Google Patents

금속배선 리페어 방법 Download PDF

Info

Publication number
WO2017164447A1
WO2017164447A1 PCT/KR2016/003131 KR2016003131W WO2017164447A1 WO 2017164447 A1 WO2017164447 A1 WO 2017164447A1 KR 2016003131 W KR2016003131 W KR 2016003131W WO 2017164447 A1 WO2017164447 A1 WO 2017164447A1
Authority
WO
WIPO (PCT)
Prior art keywords
repair
metal
insulating film
metal layer
metal wiring
Prior art date
Application number
PCT/KR2016/003131
Other languages
English (en)
French (fr)
Inventor
김현태
박훈
김선주
박재웅
Original Assignee
주식회사 코윈디에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코윈디에스티 filed Critical 주식회사 코윈디에스티
Priority to JP2018527890A priority Critical patent/JP6853251B2/ja
Priority to CN201680070902.XA priority patent/CN108541339B/zh
Publication of WO2017164447A1 publication Critical patent/WO2017164447A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Definitions

  • the first insulating film and the second insulating film may include at least one selected from nitride, oxide, and nitride oxide.
  • 2-4 is a schematic diagram for demonstrating step by step the metal wiring repair method which is one Embodiment of this invention.
  • the first insulating film 200 may be formed of any material of an electrically insulating material. Preferably, it may include any one or more selected from nitrides, oxides and nitride oxides.
  • the nitrides, oxides and nitrates are easy to form high viscosity insulating ink, and the high viscosity insulating ink has an advantage in planarization work for uniform formation of the repair metal layer 300. More preferably, the nitride may be Si 3 N 4 , the oxide may be SiO 2 , and the nitride oxide Si (N, O) x.
  • the first discharge unit 400 is a device for discharging the first insulating film material, and any device or method may be applied.
  • an inkjet printing method may be applied, and more preferably, may be formed by an electrohydrodynamic (EHD) inkjet printing method. That is, it can be formed by applying the ink by applying Electric Pulse having a certain period.
  • EHD electrohydrodynamic
  • the curing method may be variously applied, but in terms of durability and productivity of the first insulating layer 400 of the ink including nitride, oxide, or nitride oxide, it is preferable to apply the curing by applying a laser lamp.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 단락된 금속배선을 균일하고 전기적 특성이 우수한 금속배선 리페어 방법에 대한 발명으로, 손상된 금속배선 사이를 제1 토출유닛으로 제1 절연막을 형성하는 제1 단계; 상기 제1 절연막의 상부에 제2 토출유닛으로 상기 손상된 금속배선을 연결하는 리페어 금속층을 형성하는 제2 단계; 상기 제1 토출유닛으로 상기 리페어 금속층 상부에 제2 절연막을 형성하는 제3 단계를 포함하는 것을 특징으로 한다.

Description

금속배선 리페어 방법
본 발명은 반도체, 디스플레이 등의 금속배선 리페어 방법에 관한 발명이다.
반도체나 디스플레이 생산 공정에서 미세 선폭 금속 배선에서 더 미세하고 해상도 높은 공정으로 발전하면서 발생하는 저항 문제 때문에 배선의 높이가 높아지는 추세에 있다.
그러나, 배선의 단락 등의 문제를 해결하기 위한 금속층의 리페어 공정 적용시 높아진 배선의 단차에 때문에 리페어된 금속층이 끊어지거나 밀도가 낮아지는 문제가 발생하고 있다.
도 1을 보면, 단락된 금속배선(10)을 토출유닛(40)으로 리페어 금속층(30)을 형성시, 높은 단차 때문에 금속층 사이에 보이드(V)가 생기는 것을 알 수 있다. 기존 디스플레이 배선은 일반적으로 4 내지 8um 선폭 수준이었으나, 고해상도 패널 생산 과정에서 2~3um 배선으로 변경되면서, 배선의 높이가 2000 내지 3000A 에서 5000 내지 8000A 수준으로 높아짐에 따라, 수리(단락 연결)를 위한 리페어 금속층(30)을 형성할 때 단차(step coverage) 발생 부분에서 막의 두께가 얇거나 빈 공간(Void)이 발생하는 문제가 발생하고 있다.
이러한 얇은 막과 보이드(V)는 리페어된 금속층(30)에 높은 저항값을 갖게 하거나, Crack을 발생하게 하여 리페어 금속층(30)이 끊어지는 불량의 요인으로 작용함과 동시에 불균일한 전기적 특성의 원인이 되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 손상된 금속배선에 절연층을 형성하여 단차를 줄여 리페어 금속층의 단락을 방지하는 것을 목적으로 한다.
또한, 리페어 금속층 상에 절연막을 추가로 형성함으로써 리페어 금속층을 보호할 수 있다.
상기 목적을 해결하기 위한 본 발명의 금속배선 리페어 방법은, 손상된 금속배선 사이를 제1 토출유닛으로 제1 절연막을 형성하는 제1 단계; 상기 제1 절연막의 상부에 제2 토출유닛으로 상기 손상된 금속배선을 연결하는 리페어 금속층을 형성하는 제2 단계; 상기 제1 토출유닛으로 상기 리페어 금속층 상부에 제2 절연막을 형성하는 제3 단계를 포함한다.
일 실시예로, 상기 제1 절연막 및 제2 절연막은 질화물, 산화물 및 질산화물 중 선택된 어느 하나 이상을 포함할 수 있다.
다른 일실시예로, 상기 질화물은 Si3N4일 수 있다.
또 다른 일실시예로, 상기 산화물은 SiO2일 수 있다.
또 다른 일실시예로, 상기 질산화물은 Si(N,O)x 일 수 있다.
또 다른 일실시예로, 상기 리페어 금속층은 Ag, Cu, Au 중 선택된 어느 하나 이상의 금속파티클을 포함하는 잉크로 형성될 수 있다.
또 다른 일실시예로, 상기 제1 절연막 및 제2 절연막은 잉크를 도포하고 경화하여 형성되며, 상기 경화는 레이저 램프에 의해 이루어질 수 있다.
또 다른 일실시예로, 상기 리페어 금속층은 EHD 잉크젯 장치에 의해 형성될 수 있다.
또 다른 일실시예로, 상기 리페어 금속층은 LASER CVD장치에 의해 형성되는 것을 특징으로 하는 금속배선 리페어 방법
또 다른 일실시예로, 상기 금속배선의 두께는 2000 내지 8000A일 수 있다.
또 다른 일실시예로, 상기 손상된 금속배선 사이에 형성되는 상기 제1 절연막 및 상기 리페어 금속층의 합산 두께는 상기 금속배선의 두께보다 작을 수 있다.
또 다른 일실시예로, 제1 절연막 및 제2 절연막은 EHD 잉크젯 프린팅법에 의해 형성될 수 있다.
본 발명은 손상된 금속배선 사이에 절연막을 형성함으로써 손상된 금속배선의 단차를 줄여, 리페어 금속층의 단락 및 보이드 생성을 방지할 수 있는 장점이 있다.
또한, 상기 절연막은 평탄화 역할을 하여 리페어 금속층의 균일한 형성을 가능하게 하고, 이러한 균일성으로 인해 균일한 전기적 특성을 가지게 하는 효과가 있다.
또한, 상기 리페어 금속층 상에 추가 절연막을 형성함으로써, 외부 환경에 의해 리페어 금속층을 보호할 수 있으며, 내구성을 향상시킬 수 있다.
도 1은 종래 문제점을 설명하기 위한 도면이다.
도 2 내지 도 4는 본 발명의 일 실시형태인 금속배선 리페어 방법을 단계적으로 설명하기 위한 모식도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "특징으로 한다", "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하면 다음과 같다. 다만, 본 발명을 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
도 2 내지 도 4는 본 발명의 일 실시 형태인 금속배선 리페어 방법을 나타낸 도면으로, 이를 참조하여 본 발명의 금속배선 리페어 방법을 설명한다.
본 발명의 금속배선 리페어 방법은 손상된 금속배선(100) 사이를 제1 토출유닛(400)으로 제1 절연막(200)을 형성하는 제1 단계; 상기 제1 절연막(200)의 상부에 제2 토출유닛(410)으로 상기 손상된 금속배선(100)을 연결하는 리페어 금속층(300)을 형성하는 제2 단계; 상기 제1 토출유닛(400)으로 상기 리페어 금속층(300) 상부에 제2 절연막(210)을 형성하는 제3 단계를 포함한다.
본 발명의 금속배선 리페어 방법의 제1 단계는 도 2에 도시된 바와 같이, 제1 토출유닛(400)으로 손상된 금속배선(100) 사이에 제1 절연막(200)을 형성한다. 여기에서 금속배선(100)은 각종 전자 기기의 금속배선일 수 있다. 특히 배선폭이 작아 배선 높이가 높아지고 있는 반도체나 디스플레이에 적용되는 금속배선(100)일 수 있다. 금속배선(100)은 유리나 고분자 기판(S)상에 형성되는 것이 보통이며, 반드시 이에 한정되는 것은 아니다.
상기 제1 절연막(200)은 전기적 절연소재는 어떠한 소재도 적용될 수 있다. 바람직하게는 질화물, 산화물 및 질산화물 중 선택된 어느 하나 이상을 포함할 수 있다. 상기 질화물, 산화물 및 질산화물은 고점도의 절연 잉크를 형성하는데 용이하고, 이러한 고점도의 절연 잉크는 리페어 금속층(300)의 균일한 형성을 위한 평탄화 작업에 용이한 장점을 가지고 있다. 더욱 바람직하게 상기 질화물은 Si3N4, 상기 산화물은 SiO2, 상기 질산화물 Si(N,O)x 일 수 있다.
상기 제1 토출유닛(400)은 제1 절연막 재료를 토출하는 장치로 어떠한 장치, 방법도 적용될 수 있다. 바람직하게는 잉크젯 프린팅법이 적용될 수 있으며, 더욱 바람직하게는 EHD(Electrohydrodynamic) 잉크젯 프린팅법에 의해 형성될 수 있다. 즉, 일정한 주기를 갖는 Electric Pulse를 가하여 잉크를 도포하여 형성할 수 있다. 이러한 EHD 잉크젯 프린팅법에 의해 제1 절연막(400)을 형성함으로써, 정밀하고 균일한 절연막 형성이 가능한 장점이 있다. 잉크젯 프린팅법에 의해 형성된 제1 절연막(400)은 잉크 상태 소재를 사용하기 때문에 경화과정을 거쳐야 한다. 경화 방법은 다양한 방법이 적용될 있으나, 질화물, 산화물 또는 질산화물을 포함하는 잉크의 제1 절연막(400)의 내구성 및 생산성 측면에서는 레이저 램프를 적용하여 경화하는 것이 바람직하다.
도 3은 본 발명의 제2 단계인 리페어 금속층(300) 형성을 나타낸 도면으로, 상기 제1 절연막(200)의 상부에 제2 토출유닛(410)으로 형성될 수 있다. 즉, 제1 토출유닛(400)과는 다른 제2 토출유닛(410)으로 리페어 금속층을 형성할 수 있다. 도 3에 도시된 바와 같이, 제1 절연막(200) 및 손상된 금속배선(100)의 상에 걸쳐서 형성되는 것이 통전성 및 내구성의 측면에서 바람직하다. 이와 같이, 제1 절연막(200)이 손상된(단락된) 금속배선(100) 사이에 평탄화막을 형성하게 되어 균일하고 단차가 적은 리페어 금속층(300)을 형성할 수 있다.
상기 리페어 금속층(400)은 Ag, Cu, Au 중 선택된 어느 하나 이상의 금속파티클을 포함하는 잉크로 형성될 수 있다. 즉, 전도성 잉크가 적용될 수 있다. 금속파티클은 구형, 막대형, 판상형 등의 다양한 형상의 파티클이 적용될 수 있으며, 금속이 피복된 코어(Core) 형상이나, 2종 이상의 금속입자가 적용될 수 있다.
이러한 리페어 금속층(400)은 다양한 장치의 적용에 의해 형성될 수 있다. 바람직하게는 EHD 잉크젯 장치나 LASER CVD장치로 형성될 수 있다. EHD 잉크젯 장치나 LASER CVD장치는 리페어 금속층(400)의 균일성 및 내구성 측면에서 유효한 장점을 가지고 있다.
도 3에 도시된 바와 같이, 상기 제1 절연막(200) 및 상기 리페어 금속층(300)의 합산 두께는 손상된 금속배선(100)의 두께보다 작을 수 있다. 이렇게 금속배선(100)보다 낮게 형성함으로써, 금속배선(100)과의 접촉면적을 높여 리페어 금속층(300)의 통전성을 높일 수 있으며, 낮은 저항값을 가지게 하는 효과가 있다. 또한, 단차를 가지고 형성됨으로써, 외부환경의 물리적 요소에 의한 내구성이 향상되는 장점을 가질 수 있다. 상기 손상된 금속배선(100)의 두께는 2000 내지 8000A를 가질 수 있으며, 제1 절연막(200) 및 상기 리페어 금속층(300)의 합산 두께는 1500 내지 7000A 의 범위를 가질 수 있다. 또한, 제1 절연막(200)과 리페어 금속층(300)의 형성을 동일한 조건으로, 동일한 두께로 형성할 수 있으며, 이러한 조건 동일성으로 인해 생산성을 향상시킬 수 있다.
*도 4는 본원 발명의 제2 절연막(210)을 형성하는 제3 단계를 도시한 도면이다. 도 4를 참고하면, 상기 리페어 금속층(300) 상부에 제2 절연막(210)을 제1 토출유닛(400)으로 형성할 수 있다. 즉, 상기 제1 절연막(200)을 형성한 제1 토출유닛(400)으로 제2 절연막(210)을 형성할 수 있다. 제1 토출유닛(200)으로 제2 절연막(210)을 제1 절연막(200)의 형성조건과 동일한 조건으로 형성함으로써 생산성을 향상시킬 수 있는 장점이 있다.
제2 절연막(210)은 제1 절연막(200)의 형성 소재와 동일한 소재일 수 있다. 즉, 바람직하게는 질화물, 산화물 및 질산화물 중 선택된 어느 하나 이상을 포함할 수 있으며, 더욱 바람직하게 상기 질화물은 Si3N4, 상기 산화물은 SiO2, 상기 질산화물 Si(N,O)x 일 수 있다. 이러한 고점도의 절연 잉크를 사용함으로써 균일한 제2 절연막(210) 형성이 가능하고, 내구성이 향상되어 리페어 금속층(300)을 보호하는 기능을 향상시킬 수 있는 장점이 있다.
또한, 제1 절연막(200)과 마찬가지로, 제2 절연막(210)은 바람직하게는 잉크젯 프린팅법이 적용될 수 있으며, 더욱 바람직하게는 EHD(Electrohydrodynamic) 잉크젯 프린팅법이 적용될 수 있다. 이러한 EHD 잉크젯 프린팅법에 의해 제2 절연막(210)을 형성함으로써, 정밀하고 균일한 절연막 형성이 가능한 장점이 있다. 또한, 도포된 제2 절연막(210)은 레이저 램프를 적용하여 경화할 수 있다.
제2 절연막(210)은 도 4에 도시된 바와 같이, 리페어 금속층(300) 전면을 덮을 수 있게 형성될 수 있다. 이렇게 전면을 덮을 수 있게 형성됨으로써, 외부의 화학적, 물리적 요소에 의해 리페어 금속층(300)을 보호하고, 리페어된 금속배선 전체의 내구성을 향상 시킬 수 있다. 제2 절연막(210)의 두께는 제1 절연막(200)의 두께와 동일하거나 얇을 수 있다. 이러한 제2 절연막(210)의 두께는 적용되는 전자기기의 특성에 따라 변경될 수 있다. 다만, 생산성의 측면에서는 제1 절연막(200)과 동일한 조건으로 동일한 두께를 가지는 것이 바람직하다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (12)

  1. 손상된 금속배선 사이를 제1 토출유닛으로 제1 절연막을 형성하는 제1 단계;
    상기 제1 절연막의 상부에 제2 토출유닛으로 상기 손상된 금속배선을 연결하는 리페어 금속층을 형성하는 제2 단계;
    상기 제1 토출유닛으로 상기 리페어 금속층 상부에 제2 절연막을 형성하는 제3 단계를 포함하는 것을 특징으로 하는 금속배선 리페어 방법
  2. 청구항 1에 있어서,
    상기 제1 절연막 및 제2 절연막은,
    질화물, 산화물 및 질산화물 중 선택된 어느 하나 이상을 포함하는 것을 특징으로 하는 금속배선 리페어 방법
  3. 청구항 2에 있어서,
    상기 질화물은 Si3N4인 것을 특징으로 하는 금속배선 리페어 방법
  4. 청구항 2에 있어서,
    상기 산화물은 SiO2인 것을 특징으로 하는 금속배선 리페어 방법
  5. 청구항 2에 있어서,
    상기 질산화물은 Si(N,O)x 인 것을 특징으로 하는 잉크젯 프린팅법을 이용한 금속배선 리페어 방법
  6. 청구항 1에 있어서,
    상기 리페어 금속층은,
    Ag, Cu, Au 중 선택된 어느 하나 이상의 금속파티클을 포함하는 잉크로 형성되는 것을 특징으로 하는 금속배선 리페어 방법
  7. 청구항 1에 있어서,
    상기 제1 절연막 및 제2 절연막은 잉크를 도포하고 경화하여 형성되며,
    상기 경화는 레이저 램프에 의해 이루어지는 것을 특징으로 하는 금속배선 리페어 방법
  8. 청구항 1에 있어서,
    상기 리페어 금속층은 EHD 잉크젯 장치에 의해 형성되는 것을 특징으로 하는 금속배선 리페어 방법
  9. 청구항 1에 있어서,
    상기 리페어 금속층은 LASER CVD장치에 의해 형성되는 것을 특징으로 하는 금속배선 리페어 방법
  10. 청구항 1에 있어서,
    손상된 금속배선의 두께는 2000 내지 8000A인 것을 특징으로 하는 금속배선 리페어 방법
  11. 청구항 10에 있어서,
    상기 손상된 금속배선 사이에 형성되는 상기 제1 절연막 및 상기 리페어 금속층의 합산 두께는 상기 금속배선의 두께보다 작은 것을 특징으로 하는 금속배선 리페어 방법
  12. 청구항 1에 있어서,
    제1 절연막 및 제2 절연막은 EHD 잉크젯 프린팅법에 의해 형성되는 것을 특징으로 하는 금속배선 리페어 방법
PCT/KR2016/003131 2016-03-24 2016-03-28 금속배선 리페어 방법 WO2017164447A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018527890A JP6853251B2 (ja) 2016-03-24 2016-03-28 金属配線のリペア方法
CN201680070902.XA CN108541339B (zh) 2016-03-24 2016-03-28 金属配线修复方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160035257A KR101792087B1 (ko) 2016-03-24 2016-03-24 금속배선 리페어 방법
KR10-2016-0035257 2016-03-24

Publications (1)

Publication Number Publication Date
WO2017164447A1 true WO2017164447A1 (ko) 2017-09-28

Family

ID=59900502

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/003131 WO2017164447A1 (ko) 2016-03-24 2016-03-28 금속배선 리페어 방법

Country Status (4)

Country Link
JP (1) JP6853251B2 (ko)
KR (1) KR101792087B1 (ko)
CN (1) CN108541339B (ko)
WO (1) WO2017164447A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169030A (zh) * 2023-04-24 2023-05-26 长电集成电路(绍兴)有限公司 芯片封装结构及其制备方法、电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109375395A (zh) * 2018-11-20 2019-02-22 深圳市华星光电技术有限公司 断线修复方法
JP7074659B2 (ja) * 2018-12-27 2022-05-24 三菱重工業株式会社 回転電機のコイルの補修方法
KR102301443B1 (ko) 2020-01-28 2021-09-14 주식회사 코윈디에스티 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100112451A (ko) * 2009-04-09 2010-10-19 삼성전기주식회사 패턴부의 리페어 구조 및 리페어 방법
KR20110101000A (ko) * 2010-03-05 2011-09-15 엘지디스플레이 주식회사 액정표시장치의 레이저 리페어방법
KR20120028734A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR20120047182A (ko) * 2010-11-03 2012-05-11 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20150055906A (ko) * 2013-11-14 2015-05-22 엘지디스플레이 주식회사 표시패널의 리페어 방법 및 리페어 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153219B2 (ja) * 1990-01-22 2001-04-03 株式会社日立製作所 半導体装置並びに絶縁膜形成方法及びその装置
JP3339901B2 (ja) * 1993-03-16 2002-10-28 川崎マイクロエレクトロニクス株式会社 多層配線構造の半導体装置及びその製造方法
JPH0945683A (ja) * 1995-07-27 1997-02-14 Hitachi Ltd 配線修正方法
WO2011142081A1 (ja) * 2010-05-12 2011-11-17 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP2012199404A (ja) * 2011-03-22 2012-10-18 Ntn Corp パターン修正方法
JP5853336B2 (ja) * 2012-02-27 2016-02-09 株式会社ブイ・テクノロジー レーザ加工装置およびレーザ加工方法
KR102135275B1 (ko) * 2013-07-29 2020-07-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100112451A (ko) * 2009-04-09 2010-10-19 삼성전기주식회사 패턴부의 리페어 구조 및 리페어 방법
KR20110101000A (ko) * 2010-03-05 2011-09-15 엘지디스플레이 주식회사 액정표시장치의 레이저 리페어방법
KR20120028734A (ko) * 2010-09-15 2012-03-23 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR20120047182A (ko) * 2010-11-03 2012-05-11 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR20150055906A (ko) * 2013-11-14 2015-05-22 엘지디스플레이 주식회사 표시패널의 리페어 방법 및 리페어 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116169030A (zh) * 2023-04-24 2023-05-26 长电集成电路(绍兴)有限公司 芯片封装结构及其制备方法、电子设备
CN116169030B (zh) * 2023-04-24 2023-09-15 长电集成电路(绍兴)有限公司 芯片封装结构及其制备方法、电子设备

Also Published As

Publication number Publication date
CN108541339A (zh) 2018-09-14
CN108541339B (zh) 2022-12-23
KR20170110889A (ko) 2017-10-12
JP2019521502A (ja) 2019-07-25
JP6853251B2 (ja) 2021-03-31
KR101792087B1 (ko) 2017-11-02

Similar Documents

Publication Publication Date Title
WO2017164447A1 (ko) 금속배선 리페어 방법
WO2016099011A1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
US6534422B1 (en) Integrated ESD protection method and system
US20210011567A1 (en) Touch panel and sheet of touch sensors
WO2016137056A1 (ko) 투명 전광 장치
EP2593852A2 (en) Touch panel and method for manufacturing the same
WO2017105019A1 (en) Printed circuit board having high-speed or high-frequency signal connector
WO2012091487A2 (ko) 전극 및 이를 포함하는 전자소자
WO2012128528A2 (ko) 전도성 고분자 전극층을 구비한 투명전극 필름
WO2016013904A1 (ko) 인쇄회로기판
WO2018208012A1 (ko) 선폭 축소형 연성회로기판 및 그 제조방법
WO2015163535A1 (ko) 나노구조의 패턴을 구비한 광투과성 도전체를 제조하기 위한 포토마스크 및 그 제조방법
CN1461181A (zh) 配线基板和使用它的电子装置
CN101064992A (zh) 印刷电路板及其布线方法
WO2019160240A1 (ko) 연성 회로 기판 및 이를 포함하는 전자 장치
WO2016122053A1 (ko) 투명 전광 장치
WO2018182327A1 (ko) 반도체 패키지 테스트 소켓 및 그 제작방법
WO2020204623A1 (ko) 플렉서블 케이블 점퍼 장치 및 이를 제조하는 방법
WO2016032081A1 (ko) 전도성 잉크를 사용하는 디스플레이 수리 장치 및 방법
WO2013089418A1 (en) Printed circuit board and method of manufacturing the same
WO2016148429A1 (ko) 연성회로기판
WO2013036026A2 (en) Printed circuit board, display device including the same, and method of fabricating the same
WO2017142189A1 (ko) 터치 센서 및 그 제조방법
WO2022270821A1 (ko) 고 내굴곡성 케이블하네스
WO2022191676A1 (ko) 정전 척 시트 및 이를 포함하는 정전 척

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018527890

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16895575

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16895575

Country of ref document: EP

Kind code of ref document: A1