WO2018208012A1 - 선폭 축소형 연성회로기판 및 그 제조방법 - Google Patents

선폭 축소형 연성회로기판 및 그 제조방법 Download PDF

Info

Publication number
WO2018208012A1
WO2018208012A1 PCT/KR2018/003913 KR2018003913W WO2018208012A1 WO 2018208012 A1 WO2018208012 A1 WO 2018208012A1 KR 2018003913 W KR2018003913 W KR 2018003913W WO 2018208012 A1 WO2018208012 A1 WO 2018208012A1
Authority
WO
WIPO (PCT)
Prior art keywords
ground layer
signal line
ground
layer
ground connection
Prior art date
Application number
PCT/KR2018/003913
Other languages
English (en)
French (fr)
Inventor
김상필
김익수
김병열
조병훈
김현제
정희석
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to CN201880019573.5A priority Critical patent/CN110447312B/zh
Publication of WO2018208012A1 publication Critical patent/WO2018208012A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 선폭 축소형 연성회로기판은, 고주파 신호를 전송하는 제1신호라인; 제1신호라인의 상부에 이격되어 배치되는 제1그라운드 레이어; 제1신호라인의 하부에 이격되어 배치되는 제2그라운드 레이어; 제1신호라인이 제1그라운드 레이어 및 제2그라운드 레이어와 이격되도록 제1신호라인의 상부 및 하부에 각각 배치되는 유전체 레이어; 및 제1신호라인의 길이 방향과 직교하는 방향에 형성되되, 제1그라운드 레이어, 제2그라운드 레이어 및 유전체 레이어를 상하 방향으로 관통하고, 제1그라운드 레이어 및 제2그라운드 레이어를 전기적으로 연결할 수 있도록 수직 방향으로 형성된 다수의 트렌치에 전도체가 채워져 형성되며, 전도체의 일측은 트렌치에 의해 둘러싸여 제1신호라인의 폭 방향으로 제1신호라인을 마주볼 수 있도록 형성되고, 전도체의 타측은 외부로 노출되어 형성된 그라운드 연결부;를 포함한다.

Description

선폭 축소형 연성회로기판 및 그 제조방법
본 발명은 고주파 신호 전송에 사용되는 연성회로기판 및 그 제조방법에 관한 것이다.
일반적으로 핸드폰, 태블릿 등 무선기기에는 고주파(High frequency) 신호를 전송하는 전송선로가 구비된다.
종래 전송선로는 동축 케이블이 주로 사용되었으나, 최근 무선기기 소형화 추세에 따라 무선기기의 내부 공간이 점차 협소해지고 있는바, 동축 케이블에 비하여 차지하는 공간이 작은 연성회로기판이 사용되고 있다.
또한, 무선기기의 소형화 추세는 물론, 무선기기에 다양한 기능 추가되고 있는바, 무선기기 내부 공간은 더욱 협소해지고 있으며, 이러한 추세에 부응하여 더 소형화된 연성회로기판의 개발이 요구되고 있다.
상기한 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
<특허문헌>
(특허문헌 1) KR 10-2016-0112119 A(2016.09.28)
본 발명은 이러한 문제점을 해결하기 위한 제안된 것으로, 선폭을 최소화함으로써, 소형화된 연성회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 선폭 축소형 연성회로기판은, 고주파 신호를 전송하는 제1신호라인; 상기 제1신호라인의 상부에 이격되어 배치되는 제1그라운드 레이어; 상기 제1신호라인의 하부에 이격되어 배치되는 제2그라운드 레이어; 상기 제1신호라인이 상기 제1그라운드 레이어 및 제2그라운드 레이어와 이격되도록 상기 제1신호라인의 상부 및 하부에 각각 배치되는 유전체 레이어; 및 상기 제1신호라인의 길이 방향과 직교하는 방향에 형성되되, 상기 제1그라운드 레이어, 제2그라운드 레이어 및 유전체 레이어를 상하 방향으로 관통하고, 상기 제1그라운드 레이어 및 제2그라운드 레이어를 전기적으로 연결할 수 있도록 수직 방향으로 형성된 다수의 트렌치에 전도체가 채워져 형성되며, 상기 전도체의 일측은 상기 트렌치에 의해 둘러싸여 상기 제1신호라인의 폭 방향으로 상기 제1신호라인을 마주볼 수 있도록 형성되고, 상기 전도체의 타측은 외부로 노출되어 형성된 그라운드 연결부;를 포함한다.
상기 그라운드 연결부는 반 원통 형상으로 형성되고, 상기 그라운드 연결부의 외부로 노출된 면과, 상기 유전체 레이어는 동일 평면 상에 위치하는 것을 특징으로 한다.
본 발명의 선폭 축소형 연성회로기판은, 상기 제1신호라인과 수평 방향으로 이격되어 배치되어, 상기 그라운드 연결부를 지지하는 고정부;를 더 포함할 수 있다.
상기 그라운드 연결부는, 제1그라운드 연결부 및 상기 제1그라운드 연결부로부터 상기 제1신호라인의 길이 방향으로 소정 간격 이격되어 배치된 제2그라운드 연결부를 포함하고, 상기 제1그라운드 연결부 및 제2그라운드 연결부 사이에 위치하는 상기 제1그라운드 레이어의 폭이 상기 유전체 레이어의 폭보다 좁게 형성되어 상기 유전체 레이어의 상면 일부를 노출시키는 부식방지 패턴부를 더 포함할 수 있다.
상기 그라운드 연결부가 연장되어 상기 제1그라운드 레이어의 상면 및 제2그라운드 레이어의 하면 중 어느 하나 이상을 덮는 것을 특징으로 한다.
상기 제1그라운드 레이어 상부에 이격되어 배치된 제2신호라인; 상기 제2신호라인 상부에 이격되어 배치된 제3그라운드 레이어; 및 상기 제2신호라인이 상기 제1그라운드 레이어 및 제3그라운드 레이어와 이격되도록 상기 제2신호라인을 중심으로 상부 및 하부에 각각 배치된 유전체 레이어를 더 포함하고, 상기 그라운드 연결부는, 상기 제1그라운드 레이어, 제2그라운드 레이어, 제3그라운드 레이어 및 유전체 레이어를 상하 방향으로 관통하고, 상기 제1그라운드 레이어, 제2그라운드 레이어 및 제3그라운드 레이어가 전기적으로 연결될 수 있도록 수직 방향으로 형성된 트렌치에 전도체가 채워져, 그 일측이 외부로 노출된 것을 특징으로 한다.
본 발명의 선폭 축소형 연성회로기판은, 상기 제1신호라인과 수평 방향으로 소정 간격 이격되어 배치되어 고주파 신호를 전송하는 제2신호라인; 및 상기 제1신호라인 및 제2신호라인 사이에 수직 방향으로 형성된 홀에 전도체가 채워져 상기 제1그라운드 레이어 및 제2그라운드 레이어를 전기적으로 연결하되, 그 외주면이 은폐되는 비아홀을 더 포함할 수 있다.
본 발명의 선폭 축소형 연성회로기판은, 상기 제1신호라인과 전기적으로 연결되는 신호라인 패드;를 더 포함하고, 상기 신호라인 패드는 PCB에 형성된 신호 전극과 전기적으로 연결되며, 상기 제2그라운드 레이어는 PCB에 형성된 그라운드 전극과 연결되는 것을 특징으로 한다.
상기 제2그라운드 레이어는 PCB에 SMT 본딩되는 것을 특징으로 한다.
상기 제2그라운드 레이어의 하부에 배치되고, 상기 제2그라운드 레이어가 상기 PCB에 SMT 본딩되는 부위를 제한하는 본딩 가이드 필름;을 더 포함할 수 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 선폭 축소형 연성회로기판 제조방법은, 신호라인, 상기 신호라인의 상부 및 하부에 각각 배치되는 제1그라운드 레이어, 제2그라운드 레이어 및 상기 신호라인이 상기 제1그라운드 레이어 및 제2그라운드 레이어와 이격될 수 있도록 상기 신호라인의 상부 및 하부에 각각 배치되는 유전체 레이어를 포함하는 연성회로기판을 제조하는 방법으로서, 상기 제1그라운드 레이어, 제2그라운드 레이어 및 유전체 레이어를 관통하는 홀을 형성하는 홀 형성 단계; 상기 홀에 전도체를 채우는 도금 단계; 및 상기 전도체가 채워진 홀의 일부가 남을 수 있도록 상기 제1그라운드 레이어, 유전체 레이어, 제2그라운드 레이어 및 상기 홀에 전도체를 채워 형성된 그라운드 연결부를 수직 방향을 커팅하여 상기 그라운드 연결부의 일측은 상기 신호라인의 폭 방향으로 상기 신호라인을 마주볼 수 있도록 형성하고, 상기 그라운드 연결부의 타측은 외부로 노출시키는 커팅 단계;를 포함한다.
본 발명에 따른 선폭 축소형 연성회로기판 제조방법은, 상기 커팅 단계 이전에 상기 제1그라운드 레이어의 폭이 상기 유전체 레이어의 폭보다 작게 형성되어 상기 유전체 레이어의 상면 일부가 노출될 수 있도록 부식방지 패턴부를 형성하는 패턴 형성 단계;를 더 포함할 수 있다.
본 발명에 따르면 아래와 같은 다양한 효과를 구현할 수 있게 된다.
첫째, 그라운드 연결부를 반 원통 형상으로 형성하여 1mm 이하의 폭을 갖는 연성회로기판을 구현할 수 있는 이점이 있다.
둘째, 커팅 시 전도체가 채워진 홀을 고정하여, 전도체가 채워진 홀이 유전체 레이어의 유동에 의해 받는 영향을 방지하고, 커팅 후 형성된 그라운드 연결부 및 유전체 레이어를 고정하여 그라운드 연결부가 유전체 레이어와 분리되는 것을 방지하는 이점이 있다.
셋째, 제1그라운드 레이어 및 제2그라운드 레이어의 폭을 유전체 레이어의 폭보다 좁게 형성하여 제1그라운드 레이어 및 제2그라운드 레이어의 측면이 외부로 노출되는 것을 방지함으로써, 부식을 방지할 수 있는 이점이 있다.
넷째, 그라운드 연결부에 채워진 전도체가 오버 플로우하여 제1그라운드 레이어 및 제2그라운그 레이어의 상면을 덮으므로, 부식방지 패턴부가 형성되지 않은 그라운드 연결부 주위의 제1그라운드 레이어 및 제2그라운드 레이어의 부식을 방지할 수 있는 이점이 있다.
다섯째, 복수 개의 신호라인을 수직으로 배치하여, 최소의 폭을 가지면서도 복수의 고주파 신호를 전송할 수 있는 연성회로기판을 제공할 수 있는 이점이 있다.
여섯째, 복수 개의 신호라인을 수평으로 배치하여, 최소의 폭을 가지면서도 복수의 고주파 신호를 전송할 수 있는 연성회로기판을 제공할 수 있는 이점이 있다.
일곱째, 고주파 신호를 PCB에 전송하기 위해 형성되는 접속부의 크기를 최소화할 수 있는 이점이 있다.
여덟째, 가이드 필름이 제2그라운드 레이어가 PCB에 SMT 본딩되는 부위를 제한하므로, 과도한 면적의 그라운드 전극이 제2그라운드 레이어에 전기적으로 연결되어 임피던스가 틀어지는 것을 방지할 수 있는 이점이 있다.
도 1은 본 발명에 따른 선폭 축소형 연성회로기판의 일 실시예의 사시도,
도 2는 본 발명에 따른 선폭 축소형 연성회로기판의 제작 원리를 제1그라운드 레이어의 평면에서 바라본 도면,
도 3은 본 발명에 따른 선폭 축소형 연성회로기판의 제작 원리를 제1신호라인의 평면에서 바라본 도면,
도 4는 본 발명에 따른 선폭 축소형 연성회로기판의 일 실시예의 측단면도,
도 5는 본 발명에 따른 선폭 축소형 연성회로기판의 다른 실시예의 측단면도,
도 6은 본 발명에 따른 선폭 축소형 연성회로기판의 또 다른 실시예의 측단면도,
도 7은 본 발명에 따른 선폭 축소형 연성회로기판의 또 다른 실시예를 제1신호라인 및 제2신호라인의 평면에서 바라본 도면,
도 8은 본 발명의 선폭 축소형 연성회로기판이 신호라인 패드를 구비한 상태를 나타낸 도면,
도 9는 본 발명의 선폭 축소형 연성회로기판의 신호라인 및 신호라인 패드가 비아홀로 연결된 상태를 나타낸 도면,
도 10은 본 발명의 선폭 축소형 연성회로기판이 PCB와 전기적으로 연결된 상태를 나타낸 도면,
도 11은 본 발명의 선폭 축소형 연성회로기판 제조방법의 일요부인 홀 형성 단계 및 도금 단계를 나타낸 도면,
도 12는 본 발명의 선폭 축소형 연성회로기판의 제조방법의 일요부인 부착 단계 및 커팅 단계를 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 신호라인 11 : 제1신호라인
12 : 제2신호라인 15 : 신호라인 패드
21 : 제1그라운드 레이어 22 : 제2그라운드 레이어
23 : 제3그라운드 레이어 25 : 부식방지 패턴부
30 : 유전체 레이어 35 : 고정부
40 : 그라운드 연결부 41 : 제1그라운드 연결부
42 : 제2그라운드 연결부 45 : 비아홀
50 : 가이드 필름 55 : 보강판
H, H1, H2 : 홀 B : SMT 본딩
GE : 그라운드 전극 SE : 신호 전극
L : 가상의 선
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판은 제1신호라인(11), 제1그라운드 레이어(21), 제2그라운드 레이어(22), 유전체 레이어(30) 및 그라운드 연결부(40)를 포함한다.
제1신호라인(11)은 고주파 신호를 전송하는 선로로, 전도체로 형성된다.
제1그라운드 레이어(21) 및 제2그라운드 레이어(22)는 제1신호라인(11)의 상부 및 하부에 각각 이격되어 배치되고, 이러한 제1그라운드 레이어(21) 및 제2그라운드 레이어(22) 역시 전도체로 구성된다.
유전체 레이어(30)는 제1신호라인(11)이 제1그라운드 레이어(21) 및 제2그라운드 레이어(22)와 각각 이격될 수 있도록 제1신호라인(11)의 상부 및 하부에 각각 배치되며, 이러한 유전체 레이어(30)는 유전체로 구성된다.
그라운드 연결부(40)는 제1그라운드 레이어(21) 및 제2그라운드 레이어(22)를 전기적으로 연결할 수 있도록 수직 방향으로 형성된 트렌치에 전도체가 채워져 형성되는바, 제1그라운드 레이어(21), 제2그라운드 레이어(22) 및 유전체 레이어(30)의 측면에 형성되어, 그 일측이 개방된다. 즉, 그라운드 연결부(40)는 그 일측이 외부로 노출되는 것이다.
도 2에 도시된 바와 같이, 그라운드 연결부(40)는 전도체가 채워진 홀(H)을 레이저 등을 이용하여 수직 방향으로 커팅하여 형성된다.
그라운드 연결부(40)는 제1그라운드 연결부(41) 및 제1신호라인(11)의 길이 방향으로 제1그라운드 연결부(41)와 이격되어 배치된 제2그라운드 연결부(42)를 포함할 수 있다.
제1그라운드 연결부(41) 및 제2그라운드 연결부(42)는, 제1신호라인(11)의 길이 방향으로 서로 소정 간격 이격되어 형성되되, 전도체가 채워진 각각의 홀(H1,H2)을 잇는 가상의 선(L)을 따라 수직 방향으로 커팅하여 형성되는바, 전도체가 채워진 홀(H1,H2)은 커팅 후 대략적으로 반 원통 형상으로 형성되어 그 일측이 외부로 노출된다.
이때, 연성회로기판의 길이 방향으로 제1그라운드 레이어(21), 제2그라운드 레이어(22) 및 유전체 레이어(30)도 함께 커팅되므로, 연성회로기판의 전체적인 폭이 축소되는 것이다.
본 발명자가 상술한 과정을 통하여 연성회로기판을 제작한 결과, 커팅 전 연성회로기판의 폭이 1.71mm였으나, 본 발명에 따를 경우, 그 폭이 0.81mm로 축소되는 것을 알 수 있었다.
이와 같이, 본 발명의 선폭 축소형 연성회로기판에 따르면, 폭이 1mm 이하인 연성회로기판을 제조할 수 있는바, 연성회로기판을 더욱 소형화할 수 있게 된다.
그라운드 연결부(40)의 수평 단면은 커팅 전 전도체가 채워진 홀(H)의 수평 단면 형상에 따라 다양한 형상으로 형성될 수 있는바, 레이저, 드릴 등으로 최소의 직경으로 원통 형상의 홀(H)을 형성한 후, 이를 커팅하여 그라운드 연결부(40)를 형성하면 그라운드 연결부(40)는 반 원통 형상으로 형성되고, 그 수평 단면은 반원 형상으로 형성된다.
이와 같이, 본 발명의 그라운드 연결부(40)의 수평 단면을 반원 형상으로 형성하게 되면, 제조가 용이하면서도 최소한의 반경을 갖는 그라운드 연결부(40)을 형성할 수 있는 효과가 있다.
한편, 커팅하는 과정에서 유전체 레이어(30)가 압력을 받아 유동하게 되면, 전도체가 채워진 홀(H)이 영향을 받아 제대로 커팅되지 않는 문제점이 있다.
또한, 그라운드 연결부(40)가 열로 인해 수축 및 팽창 등 변형되는 경우, 유전체 레이어(30) 및 그라운드 연결부(40) 간의 결합력이 약해져 그라운드 연결부(40)가 유전체 레이어(30)와 분리되는 문제점이 있다.
도 1 및 도 3에 도시된 바와 같이, 상술한 문제점을 해결하기 위하여 본 발명의 선폭 축소형 연성회로기판은 고정부(35)를 더 포함할 수 있다.
고정부(35)는 제1신호라인(11)과 수평 방향으로 이격되어 배치된다.
이러한 고정부(35)는 그라운드 연결부(40)의 외부로 노출되는 면을 제외하고, 그 이외의 그라운드 연결부(40)의 외주면 및 유전체 레이어(30) 사이에 개재되어 그라운드 연결부(40)를 지지, 고정한다. 이러한 고정부(35)는 전도체로 구성된다.
이와 같이, 고정부(35)는 전도체가 채워진 홀(H)을 고정하여, 전도체가 채워진 홀(H)이 유전체 레이어(30)의 유동에 의해 영향을 받는 것을 방지할 수 있는 것은 물론, 커팅 후에도 그라운드 연결부(40) 및 유전체 레이어(30)를 고정하여 그라운드 연결부(40)가 유전체 레이어(30)와 분리되는 것을 방지하는 효과를 구현한다.
제1그라운드 레이어(21)의 상부에는 제1그라운드 레이어(21)의 상부가 노출되지 않도록 커버 레이어(미도시) 또는 보강판(55)이 배치되므로, 제1그라운드 레이어(21)의 상면이 부식되는 것은 방지될 수 있으나, 제1그라운드 레이어(21)의 측면은 노출되므로 부식에 취약한 문제점이 있다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 선폭 축소형 연성회로기판은 부식방지 패턴부(25)를 더 포함할 수 있는바, 이러한 부식방지 패턴부(25)를 통하여 상술한 문제점을 해결하였다.
부식방지 패턴부(25)는, 제1그라운드 레이어(21)의 제1그라운드 연결부(41) 및 제2그라운드 연결부(42) 사이 영역에 형성되되, 신호라인(10)과 이격되어 형성되는바, 유전체 레이어(30)의 상면 일부가 노출될 수 있도록 제1그라운드 레이어(21)의 폭을 유전체 레이어(30)의 폭보다 좁게 하여 형성된다.
또한, 부식방지 패턴부(25)는 제2그라운드 레이어(22)에도 형성될 수 있다.
이와 같이, 부식방지 패턴부(25)로 인하여 제1그라운드 레이어(21)의 측면이 유전체 레이어(30)의 측면보다 내측에 배치되는바, 커버 레이어(미도시), 보강판(55) 및 유전체 레이어(30)로 제1그라운드 레이어(21)의 측면이 은폐되어 부식이 방지할 수 있는 효과가 있다.
그라운드 연결부(40)의 주위 영역, 즉, 부식방지 패턴부(25)가 형성되지 않은 제1그라운드 레이어(21) 영역은 부식방지 패턴부(25)가 형성되지 않아 부식될 수 있는 문제점이 있다.
도 4에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판은 그라운드 연결부(40)가 연장되어 제1그라운드 레이어(21)의 상면을 덮을 수 있다.
이때, 측면에 형성되는 그라운드 연결부(40) 및 연장되어 제1그라운드 레이어(21)의 상면을 덮는 그라운드 연결부(40)를 구성하는 전도체는 동일하게 금, 은 등 구리보다 부식에 강한 금속이거나, 이종의 금속일 수 있다.
이종의 금속인 경우는, 예를 들어, 측면에 형성되는 금속은 금, 은 등 구리보다 부식에 강한 금속이고, 제1그라운드 레이어(21)의 상면을 덮는 금속은 음극화 보호를 위한 금속일 수 있다.
또한, 제2그라운드 레이어(22)의 하면은 후술할 PCB에 형성된 그라운드 전극(GE)과 SMT 본딩(B)되므로, 제2그라운드 레이어(22)의 하면이 부식된 경우 PCB에 형성된 그라운드 전극(GE)과 전기적 연결이 되지 않는 문제점이 있으므로, 제2그라운드 레이어(22)의 하면도 그라운드 연결부(40)가 연장되어 덮을 수 있다.
이와 같이, 본 발명은 제1그라운드 레이어(21)의 상면을 덮도록 그라운드 연결부(40)가 연장되어, 부식방지 패턴부(25)가 형성되지 않은 그라운드 연결부(40)의 주위 영역이 부식되는 것을 방지하는 효과가 있다.
도 5에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판의 다른 실시예는, 제2신호라인(12), 제3그라운드 레이어(23) 및 유전체 레이어(30)를 더 포함할 수 있다.
제2신호라인(12)은, 고주파 신호를 전송하는 선로로, 전도체로 구성되며, 제1그라운드 레이어(21)의 상부에 이격되어 배치된다.
제3그라운드 레이어(23)는, 제1신호라인(11)의 상부에 이격되어 배치되고, 전도체로 구성된다.
제3그라운드 레이어(23)는, 제1그라우드 레이어(21)와 동일하게 부식방지 패턴부(25)가 형성될 수 있다.
또한, 부식방지 패턴부(25)가 형성되지 않은 제3그라운드 레이어(21) 영역은, 그라운드 연결부(40)가 연장되어 제3그라운드 레이어(23)의 상면을 덮을 수 있다.
유전체 레이어(30)는, 제2신호라인(12)이 상기 제1그라운드 레이어(21) 및 제3그라운드 레이어(23)와 이격되도록 제2신호라인(12)을 중심으로 상부 및 하부에 각각 배치되고, 유전체로 구성된다.
그라운드 연결부(40)는, 제1그라운드 레이어(21), 제2그라운드 레이어(22), 제3그라운드 레이어(23) 및 유전체 레이어(30)를 상하 방향으로 관통하고, 제1그라운드 레이어(21), 제2그라운드 레이어(22) 및 제3그라운드 레이어(23)가 전기적으로 연결될 수 있도록 수직 방향으로 형성된 트렌치에 전도체가 채워져 형성되며, 그 일측이 외부로 노출된다.
이와 같이, 본 발명에 따른 선폭 축소형 연성회로기판의 다른 실시예는, 제1신호라인(11) 및 제2신호라인(12)을 수직으로 배치함으로써, 폭을 줄이면서도, 복수의 고주파 신호를 전송할 수 있는 효과를 갖는다.
도 6 및 도 7에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판의 또 다른 실시예는, 제2신호라인(12) 및 비아홀(45)을 더 포함한다.
제2신호라인(12)은, 고주파 신호를 전송하는 선로로, 전도체로 구성되며, 제1신호라인(11)과 수평 방향으로 이격되어 배치된다.
비아홀(45)은, 제1신호라인(11) 및 제2신호라인(12) 사이에 수직 방향으로 형성된 홀에 전도체가 채워져 형성되고, 제1그라운드 레이어(21) 및 제2그라운드 레이어(22)를 전기적으로 연결하되, 그 외주면이 노출되지 않도록 형성된다.
또한, 비아홀(45)에는 고정부(35)가 형성될 수 있다.
이와 같이, 본 발명의 또 다른 실시예는, 제1신호라인(11) 및 제2신호라인(12)을 수평으로 배치하여 폭을 줄이면서도 복수의 고주파 신호를 전송할 수 있는 효과가 있다.
도 8 및 도 9에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판은 신호라인 패드(15)를 더 포함할 수 있다.
신호라인 패드(15)는 제1신호라인(11)과 전기적으로 연결되는바, 신호라인 패드(15)는 제2그라운드 레이어(22)와 동일한 층에 형성되고 제1신호라인(11) 및 신호라인 패드(15)는 비아홀(45)을 통해 전기적으로 연결된다.
신호라인 패드(15)는 PCB에 형성된 신호 전극(SE)과 전기적으로 연결되어 고주파 신호를 PCB에 전송하는바, 제2그라운드 레이어(22)는 PCB에 형성된 그라운드 전극(GE)과 전기적으로 연결된다.
이때, 신호라인 패드(15)는 PCB에 형성된 신호 전극(SE)과 SMT 본딩(B)되고, 제2그라운드 레이어(22)는 PCB에 형성된 그라운드 전극(GE)과 SMT 본딩(B)된다.
이와 같이, 본 발명에 따른 선폭 축소형 연성회로기판은, 고주파 신호를 PCB에 전송하기 위해 신호라인 패드(15)만을 형성하고, 별도의 그라운드 패드를 형성할 필요가 없으므로, 접속부의 크기가 최소화할 수 있는 효과가 있다.
도 10에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판은, 가이드 필름(50)을 더 포함할 수 있다.
가이드 필름(50)은, 제2그라운드 레이어(22)의 하부에 배치되고, 개방된 부분과 폐쇄된 부분으로 구성되어, 제2그라운드 레이어(22)가 PCB에 SMT 본딩(B)되는 부위를 제한한다.
이와 같이, 본 발명의 가이드 필름(50)은, 제2그라운드 레이어(22)가 PCB에 SMT 본딩(B)되는 부위를 제한하여, 과도한 면적의 그라운드 전극(GE)이 제2그라운드 레이어(22)에 전기적으로 연결되어 임피던스가 틀어지는 것을 방지하는 효과가 있다.
또한, 원활한 SMT를 위하여 SMT 본딩(B)되는 부위의 제1그라운드 레이어(21)의 상부에는 프리프레그(Prepreg) 등으로 구성되는 보강판(55)을 배치할 수도 있다.
한편, 도 10 내지 도 12에 도시된 바와 같이, 본 발명에 따른 선폭 축소형 연성회로기판 제조방법은, 홀 형성 단계, 도금 단계, 부착 단계, 커팅 단계 및 본딩 단계를 포함한다.
도 11에 도시된 바와 같이, 본 발명의 선폭 축소형 연성회로기판 제조방법은, 신호라인(10), 신호라인(10)의 상부 및 하부에 배치되는 제1그라운드 레이어(21), 제2그라운드 레이어(22) 및 신호라인(10)이 제1그라운드 레이어(21) 및 제2그라운드 레이어(22)와 이격되도록 신호라인(10)의 상부 및 하부에 배치되는 유전체 레이어(30)를 포함하는 연성회로기판을 제조하는 방법으로서, 홀 형성 단계는, 제1그라운드 레이어(21), 제2그라운드 레이어(22) 및 유전체 레이어(30)를 수직 방향으로 관통하는 홀(H)을 형성하는 과정이다.
홀(H)을 형성할 때, 신호라인(10)과 수평 방향으로 이격되어 형성된 고정부(35)도 함께 관통되도록 홀(H)을 형성할 수 있다.
도금 단계는, 홀(H)에 전도체를 채우는 과정으로, 전기도금 등의 방법으로 홀(H)에 전도체를 채울 수 있다.
또한, 홀(H)에 전도체를 채울 때 제1그라운드 레이어(21)의 상면 및 제2그라운드 레이어(22)의 하면 중 어느 하나 이상을 전도체로 덮을 수 있다.
도 12에 도시된 바와 같이, 부착 단계는, 제1그라운드 레이어(21) 상부에 보강판(55)을 부착하고, 제2그라운드 레이어(22) 하부에 가이드 필름(50)을 부착하는 과정이다.
커팅 단계는, 신호라인(10), 제1그라운드 레이어(21), 제2그라운드 레이어(22) 및 유전체 레이어(30)의 폭을 좁힘과 동시에, 전도체가 채워진 홀(H)의 일부가 잔여 하도록 커팅하여 그라운드 연결부(40)를 형성하는 과정이다.
도 13에 도시된 바와 같이, 본딩 단계는, 제2그라운드 레이어(22)가 PCB의 그라운드 전극(GE)에 전기적으로 연결될 수 있도록 SMT 본딩(B)을 하는 과정이다. 이때, SMT 본딩(B)은 가이드 필름(50)의 개방된 부분과 폐쇄된 부분에 의해 SMT 본딩(B) 면적이 제한된다.
또한, 본 발명의 선폭 축소형 연성회로기판 제조방법은, 커팅 단계 이전에 상기 제1그라운드 레이어(21)의 폭이 유전체 레이어(30)의 폭보다 작게 형성되어 유전체 레이어(30)의 상면 일부가 노출될 수 있도록 부식방지 패턴부(25)를 형성하는 패턴 형성 단계를 더 포함할 수 있다.
이상 설명한 본 발명은 그 기술적 사상 또는 주요한 특징으로부터 벗어남이 없이 다른 여러 가지 형태로 실시될 수 있다. 따라서 상기 실시예는 모든 점에서 단순한 예시에 지나지 않으며 한정적으로 해석되어서는 안 된다.
본 발명은 고주파 신호 전송에 사용되는 연성회로기판 및 그 제조방법에 관한 선폭 축소형 연성회로기판 및 그 제조방법을 제공한다.

Claims (12)

  1. 고주파 신호를 전송하는 제1신호라인;
    상기 제1신호라인의 상부에 이격되어 배치되는 제1그라운드 레이어;
    상기 제1신호라인의 하부에 이격되어 배치되는 제2그라운드 레이어;
    상기 제1신호라인이 상기 제1그라운드 레이어 및 제2그라운드 레이어와 이격되도록 상기 제1신호라인의 상부 및 하부에 각각 배치되는 유전체 레이어; 및
    상기 제1신호라인의 길이 방향과 직교하는 방향에 형성되되, 상기 제1그라운드 레이어, 제2그라운드 레이어 및 유전체 레이어를 상하 방향으로 관통하고, 상기 제1그라운드 레이어 및 제2그라운드 레이어를 전기적으로 연결할 수 있도록 수직 방향으로 형성된 다수의 트렌치에 전도체가 채워져 형성되며, 상기 전도체의 일측은 상기 트렌치에 의해 둘러싸여 상기 제1신호라인의 폭 방향으로 상기 제1신호라인을 마주볼 수 있도록 형성되고, 상기 전도체의 타측은 외부로 노출되어 형성된 그라운드 연결부;를 포함하는, 선폭 축소형 연성회로기판.
  2. 청구항 1에 있어서,
    상기 그라운드 연결부는 반 원통 형상으로 형성되고,
    상기 그라운드 연결부의 외부로 노출된 면과, 상기 유전체 레이어는 동일 평면 상에 위치하는 것을 특징으로 하는, 선폭 축소형 연성회로기판.
  3. 청구항 1에 있어서,
    상기 제1신호라인과 수평 방향으로 이격되어 배치되어, 상기 그라운드 연결부를 지지하는 고정부;를 더 포함하는 선폭 축소형 연성회로기판.
  4. 청구항 1에 있어서,
    상기 그라운드 연결부는,
    제1그라운드 연결부 및 상기 제1그라운드 연결부로부터 상기 제1신호라인의 길이 방향으로 소정 간격 이격되어 배치된 제2그라운드 연결부를 포함하고,
    상기 제1그라운드 연결부 및 제2그라운드 연결부 사이에 위치하는 상기 제1그라운드 레이어의 폭이 상기 유전체 레이어의 폭보다 좁게 형성되어 상기 유전체 레이어의 상면 일부를 노출시키는 부식방지 패턴부를 더 포함하는, 선폭 축소형 연성회로기판.
  5. 청구항 1 또는 청구항 4에 있어서,
    상기 그라운드 연결부가 연장되어 상기 제1그라운드 레이어의 상면 및 제2그라운드 레이어의 하면 중 어느 하나 이상을 덮는 것을 특징으로 하는, 선폭 축소형 연성회로기판.
  6. 청구항 1에 있어서,
    상기 제1그라운드 레이어 상부에 이격되어 배치된 제2신호라인;
    상기 제2신호라인 상부에 이격되어 배치된 제3그라운드 레이어; 및
    상기 제2신호라인이 상기 제1그라운드 레이어 및 제3그라운드 레이어와 이격되도록 상기 제2신호라인을 중심으로 상부 및 하부에 각각 배치된 유전체 레이어를 더 포함하고,
    상기 그라운드 연결부는,
    상기 제1그라운드 레이어, 제2그라운드 레이어, 제3그라운드 레이어 및 유전체 레이어를 상하 방향으로 관통하고, 상기 제1그라운드 레이어, 제2그라운드 레이어 및 제3그라운드 레이어가 전기적으로 연결될 수 있도록 수직 방향으로 형성된 트렌치에 전도체가 채워져, 그 일측이 외부로 노출된 것을 특징으로 하는, 선폭 축소형 연성회로기판.
  7. 청구항 1에 있어서,
    상기 제1신호라인과 수평 방향으로 소정 간격 이격되어 배치되어 고주파 신호를 전송하는 제2신호라인; 및
    상기 제1신호라인 및 제2신호라인 사이에 수직 방향으로 형성된 홀에 전도체가 채워져 상기 제1그라운드 레이어 및 제2그라운드 레이어를 전기적으로 연결하되, 그 외주면이 은폐되는 비아홀을 더 포함하는, 선폭 축소형 연성회로기판.
  8. 청구항 1에 있어서,
    상기 제1신호라인과 전기적으로 연결되는 신호라인 패드;를 더 포함하고,
    상기 신호라인 패드는 PCB에 형성된 신호 전극과 전기적으로 연결되며,
    상기 제2그라운드 레이어는 PCB에 형성된 그라운드 전극과 연결되는 것을 특징으로 하는, 선폭 축소형 연성회로기판.
  9. 청구항 1에 있어서,
    상기 제2그라운드 레이어는 PCB에 SMT 본딩되는 것을 특징으로 하는, 선폭 축소형 연성회로기판.
  10. 청구항 9에 있어서,
    상기 제2그라운드 레이어의 하부에 배치되고, 상기 제2그라운드 레이어가 상기 PCB에 SMT 본딩되는 부위를 제한하는 본딩 가이드 필름;을 더 포함하는 선폭 축소형 연성회로기판.
  11. 신호라인, 상기 신호라인의 상부 및 하부에 각각 배치되는 제1그라운드 레이어, 제2그라운드 레이어 및 상기 신호라인이 상기 제1그라운드 레이어 및 제2그라운드 레이어와 이격될 수 있도록 상기 신호라인의 상부 및 하부에 각각 배치되는 유전체 레이어를 포함하는 연성회로기판을 제조하는 방법으로서,
    상기 제1그라운드 레이어, 제2그라운드 레이어 및 유전체 레이어를 관통하는 홀을 형성하는 홀 형성 단계;
    상기 홀에 전도체를 채우는 도금 단계; 및
    상기 전도체가 채워진 홀의 일부가 남을 수 있도록 상기 제1그라운드 레이어, 유전체 레이어, 제2그라운드 레이어 및 상기 홀에 전도체를 채워 형성된 그라운드 연결부를 수직 방향을 커팅하여 상기 그라운드 연결부의 일측은 상기 신호라인의 폭 방향으로 상기 신호라인을 마주볼 수 있도록 형성하고, 상기 그라운드 연결부의 타측은 외부로 노출시키는 커팅 단계;를 포함하는, 선폭 축소형 연성회로기판 제조방법.
  12. 청구항 11에 있어서,
    상기 커팅 단계 이전에
    상기 제1그라운드 레이어의 폭이 상기 유전체 레이어의 폭보다 작게 형성되어 상기 유전체 레이어의 상면 일부가 노출될 수 있도록 부식방지 패턴부를 형성하는 패턴 형성 단계;를 더 포함하는, 선폭 축소형 연성회로기판 제조방법.
PCT/KR2018/003913 2017-05-08 2018-04-03 선폭 축소형 연성회로기판 및 그 제조방법 WO2018208012A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201880019573.5A CN110447312B (zh) 2017-05-08 2018-04-03 线宽缩小型软性电路板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0057192 2017-05-08
KR1020170057192A KR101824644B1 (ko) 2017-05-08 2017-05-08 선폭 축소형 연성회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2018208012A1 true WO2018208012A1 (ko) 2018-11-15

Family

ID=61232049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/003913 WO2018208012A1 (ko) 2017-05-08 2018-04-03 선폭 축소형 연성회로기판 및 그 제조방법

Country Status (4)

Country Link
KR (1) KR101824644B1 (ko)
CN (1) CN110447312B (ko)
TW (1) TWI651027B (ko)
WO (1) WO2018208012A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020209538A1 (ko) * 2019-04-12 2020-10-15 주식회사 기가레인 수직구간 및 수평구간이 형성된 연성회로기판
KR20210149496A (ko) 2020-06-02 2021-12-09 삼성전자주식회사 고주파 대역의 신호를 전달하는 인쇄 회로 기판 및 그것을 포함하는 전자 장치
CN114916120A (zh) * 2021-02-09 2022-08-16 苏州旭创科技有限公司 具有波导结构的电路板及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120066736A (ko) * 2010-12-15 2012-06-25 (주)창조엔지니어링 열압착식 본딩 헤드장치를 이용한 열압착 본딩방법
KR20160112119A (ko) * 2015-03-18 2016-09-28 주식회사 기가레인 연성회로기판
KR20160135453A (ko) * 2015-05-18 2016-11-28 주식회사 기가레인 안테나 일체형 연성회로기판
KR20170036364A (ko) * 2015-09-24 2017-04-03 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
KR20170036358A (ko) * 2015-09-24 2017-04-03 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668977B1 (ko) * 2005-06-27 2007-01-16 삼성전자주식회사 써지전압 보호용 소자
JP2007174075A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd 差動伝送路構造および配線基板
US20100061072A1 (en) * 2006-07-19 2010-03-11 Nec Corporation Multi-layer printed circuit board
KR100987191B1 (ko) * 2008-04-18 2010-10-11 (주)기가레인 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
TWI393514B (zh) * 2009-04-20 2013-04-11 Hon Hai Prec Ind Co Ltd 軟性電路板
US8922291B2 (en) * 2012-05-09 2014-12-30 Intel IP Corporation Differential transmission line shielded by two or more spaced groups of shields
US9123738B1 (en) * 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
TWI578861B (zh) * 2016-06-17 2017-04-11 中原大學 傳輸線結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120066736A (ko) * 2010-12-15 2012-06-25 (주)창조엔지니어링 열압착식 본딩 헤드장치를 이용한 열압착 본딩방법
KR20160112119A (ko) * 2015-03-18 2016-09-28 주식회사 기가레인 연성회로기판
KR20160135453A (ko) * 2015-05-18 2016-11-28 주식회사 기가레인 안테나 일체형 연성회로기판
KR20170036364A (ko) * 2015-09-24 2017-04-03 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
KR20170036358A (ko) * 2015-09-24 2017-04-03 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법

Also Published As

Publication number Publication date
TWI651027B (zh) 2019-02-11
KR101824644B1 (ko) 2018-02-01
TW201904367A (zh) 2019-01-16
CN110447312B (zh) 2020-09-04
CN110447312A (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
WO2018208012A1 (ko) 선폭 축소형 연성회로기판 및 그 제조방법
WO2017146394A1 (ko) 연성회로기판
WO2018097410A1 (ko) 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
WO2017052046A1 (ko) 벤딩 내구성이 개선된 연성회로기판
WO2016099011A1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
EP2705735A2 (en) Method for manufacturing printed circuit board
WO2017105019A1 (en) Printed circuit board having high-speed or high-frequency signal connector
WO2021091109A1 (en) Electronic device including interposer
WO2020009539A1 (ko) 콤보 안테나 모듈
WO2017138745A1 (ko) 연성회로기판
WO2017105074A1 (ko) 전자기기의 컨택터 결합 구조 및 이를 구비한 휴대용 전자장치
WO2017138744A1 (ko) 연성회로기판
WO2016013904A1 (ko) 인쇄회로기판
WO2022119241A1 (ko) 전원 전송 라인을 포함하는 연성회로기판
WO2013085229A1 (en) Printed circuit board and method of manufacturing the same
WO2020060042A1 (ko) 연성회로기판을 포함하는 안테나 캐리어
WO2020096309A1 (ko) 인터포저
WO2017159954A1 (ko) 반도체 패키지 기판 및 그 제조 방법
WO2021015479A1 (ko) 플렉서블 평판 케이블 및 그 제조 방법
WO2018004225A1 (ko) 전기접속단자 및 이를 적용한 릴 캐리어
WO2021158041A1 (ko) 케이블 모듈 및 이를 제조하기 위한 방법
WO2011043520A1 (en) Optical printed circuit board and method for manufacturing the same
WO2021075717A1 (ko) 표면 실장형 탄성 전기 커넥터 조립체
WO2021080317A1 (ko) 소형 기기용 안테나 모듈
WO2014126287A1 (ko) 분리형 인쇄회로기판의 솔더링 접합 구조

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18797569

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18797569

Country of ref document: EP

Kind code of ref document: A1