KR20170036364A - 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판 - Google Patents

3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판 Download PDF

Info

Publication number
KR20170036364A
KR20170036364A KR1020150135435A KR20150135435A KR20170036364A KR 20170036364 A KR20170036364 A KR 20170036364A KR 1020150135435 A KR1020150135435 A KR 1020150135435A KR 20150135435 A KR20150135435 A KR 20150135435A KR 20170036364 A KR20170036364 A KR 20170036364A
Authority
KR
South Korea
Prior art keywords
dielectric
layer
ground layer
signal line
ground
Prior art date
Application number
KR1020150135435A
Other languages
English (en)
Other versions
KR102442838B1 (ko
Inventor
김상필
이다연
구황섭
김현제
정희석
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to KR1020150135435A priority Critical patent/KR102442838B1/ko
Priority to PCT/KR2016/010673 priority patent/WO2017052274A1/ko
Priority to CN201680054578.2A priority patent/CN108029191B/zh
Publication of KR20170036364A publication Critical patent/KR20170036364A/ko
Priority to US15/923,048 priority patent/US10362675B2/en
Application granted granted Critical
Publication of KR102442838B1 publication Critical patent/KR102442838B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • H05K1/0281Reinforcement details thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09327Special sequence of power, ground and signal layers in multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판이 소개된다.
본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은,제1유전체; 상기 제1유전체의 평면과 마주보는 제2유전체; 상기 제1유전체 저면과 마주보는 제3유전체; 상기 제1유전체 레이어에 형성된 신호라인; 상기 신호라인을 사이에 두고 상기 제1유전체 평면에 적층되는 한 쌍의 제1그라운드 레이어; 상기 제1그라운드 레이어와 대응될 수 있도록 상기 제1그라운드 레이어 저면에 적층된 제2그라운드 레이어; 상기 제2유전체 상에 적층된 제3그라운드 레이어; 및 상기 제3유전체 저면에 적층된 제4그라운드 레이어를 포함한다.

Description

3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판{Flexible printed circuit board having three dielectric substance layer and four ground layer}
본 발명은 3층의 유전체와 4층 그라운드 레이어 구조를 갖는 연성회로기판에 관한 것이다.
핸드폰 등 무선단말기기에는 RF(Radio Frequency) 신호선로가 구비되는데, 종래 RF 신호선로는 동축 케이블 형태로 장착되었는바, 동축 케이블 형태로 장착되는 경우 무선단말기기 내에서 공간 활용성이 저하되기 때문에 근래 들어 연성회로기판이 사용되는 것이 일반적이다.
통상 연성회로기판은 신호라인의 면적을 증가시키거나, 두께를 증가시켜 신호 전송 시 발생하는 선로 손실을 감소시키고, 외부로부터 유입되는 외부신호를 차폐함으로써 신호의 반사 손실을 감소시킴으로써 필요한 신호양을 확보한다.
한편, 연성회로기판의 신호 송신단 최적 임피던스는 약 33Ω, 신호 수신단 최적 임피던스는 약 75Ω이므로, 신호 송수신단 모두를 고려하여 연성회로기판의 특성 임피던스는 약 50Ω으로 설계되는 것이 일반적이다.
주변 부품에 의한 외부 신호가 유입되면, 상술한 특성 임피던스가 기준치인 50Ω을 벗어나게 되어 신호 전송 효율에 악 영향을 미치게 되는데, 그라운드의 면적이 감소된 부분에 메인보드, 서브보드, 배터리 등 전도체인 타 부품이 접촉되거나, 근접하여 배치되면 외부로부터 신호가 유입되면서 특성 임피던스가 50Ω을 벗어나게 된다.
따라서, 연성회로기판은 임피던스 변화 발생을 방지하기 위해 타 부품과 적절히 이격된 위치에 장착되어야 하는바, 이로 인해 연성회로기판 적용 시 최대 장점으로 꼽히는 공간활용성이 저하되는 문제점이 존재한다.
물론, 임피던스 매칭을 통하여 타 부품과 근접한 위치에 배치할 수도 있지만, 이러한 경우라 하더라도 메인보드, 서브보드, 배터리 등 다수의 타 부품 중 어느 하나의 형상 또는 위치가 변경되는 경우, 임피던스 매칭을 위해 연성회로기판의 형상 또한 변경되어야 하는 단점이 존재하게 되므로, 무선단말기기 부품의 영향을 받지 않으면서 무선단말기기 내에서 자유롭게 설치될 수 있는 연성회로기판이 필요한 실정이다.
상기한 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
JP 2012-253342A(2012.12.20)
본 발명은 무선단말기기 내에서의 설치 위치에 제약을 받지 않는 연성회로기판을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은 제1유전체; 상기 제1유전체의 평면과 마주보는 제2유전체; 상기 제1유전체 저면과 마주보는 제3유전체; 상기 제1유전체 레이어에 형성된 신호라인; 상기 신호라인을 사이에 두고 상기 제1유전체 평면에 적층되는 한 쌍의 제1그라운드 레이어; 상기 제1그라운드 레이어와 대응될 수 있도록 상기 제1그라운드 레이어 저면에 적층된 제2그라운드 레이어; 상기 제2유전체 상에 적층된 제3그라운드 레이어; 및 상기 제3유전체 저면에 적층된 제4그라운드 레이어를 포함한다.
상기 제3그라운드 레이어에는 그라운드 홀이 상기 신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되고, 상기 제4그라운드 레이어는 상기 제3유전체와 대응되는 형상으로 면 접착된 것을 특징으로 한다.
상기 제3유전체는 상기 제2유전체보다 더 두꺼운 것을 특징으로 한다.
상기 제1그라운드 레이어와 상기 제2유전체는 제1본딩시트를 매개로 접착되고, 상기 제2그라운드 레이어와 상기 제3유전체는 제2본딩시트를 매개로 접착된 것을 특징으로 한다.
상기 제1본딩시트는 상기 신호라인을 사이에 두고 한 쌍이 설치되어 상기 한 쌍의 제1그라운드 레이어와 상기 제2유전체를 매개함으로써, 상기 제2유전체, 상기 제1본딩시트, 상기 제1그라운드 레이어, 상기 제1유전체로 구획되는 내부 공간을 형성하는 것을 특징으로 한다.
상기 제1유전체와, 상기 제2유전체와, 상기 제3유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제2그라운드 레이어와, 상기 제3그라운드 레이어와, 상기 제4그라운드 레이어를 포함하는 제1기판부; 상기 제1기판부에서 연장 형성된 제2유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제1유전체와, 상기 제2그라운드 레이어와, 상기 제3유전체를 포함하는, 제2기판부; 및 상기 제2기판부에서 연장 형성된 제1그라운드 레이어와, 상기 신호라인과, 상기 제1유전체와, 상기 제2그라운드 레이어를 포함하는 제3기판부를 포함한다.
상기 신호라인은 제1신호라인 및 상기 제1신호라인에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인을 포함한다.
상기 제1유전체와, 상기 제2유전체와, 상기 제3유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제2그라운드 레이어와, 상기 제3그라운드 레이어와, 상기 제4그라운드 레이어를 포함하는 제1기판부; 상기 제1기판부에서 연장 형성된 제2유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제1유전체와, 상기 제2그라운드 레이어와, 상기 제3유전체를 포함하는, 제2기판부; 및 상기 제2기판부에서 연장 형성된 상기 신호라인과, 상기 제1유전체와, 상기 제2그라운드 레이어를 포함하는 제3기판부를 포함하고, 상기 신호라인은 제1신호라인 및 상기 제1신호라인에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인을 포함한다.
상기 제1유전체와, 상기 제2유전체와, 상기 제3유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제2그라운드 레이어와, 상기 제3그라운드 레이어와, 상기 제4그라운드 레이어를 포함하는 제1기판부; 상기 제1기판부에서 연장 형성된 제2유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제1유전체와, 상기 제2그라운드 레이어와, 상기 제3유전체를 포함하는, 제2기판부; 및 상기 제2기판부에서 연장 형성된 상기 신호라인과, 상기 제1유전체와, 상기 제1그라운드 레이어를 포함하는 제3기판부를 포함하고, 상기 신호라인은 제1신호라인 및 상기 제1신호라인에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인을 포함한다.
상기 제2신호라인과 상기 제1그라운드 사이에 형성된 간격은 상기 제1신호라인과 상기 제1그라운드 레이어 사이에 형성된 간격보다 작은 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면 아래와 같은 다양한 효과를 구현할 수 있게 된다.
첫째, 무선단말기기 내에서 설치 위치에 제약을 받지 않는 이점이 있다.
둘째, 벤딩 내구성이 개선되는 이점이 있다.
셋째, 제조 과정에서 신호라인 및 그라운드 손상을 방지할 수 있는 이점이 있다.
도 1은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 일 실시예의 사시도,
도 2는 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 일 실시예의 단면도,
도 3은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 개략도,
도 4는 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 구성도,
도 5는 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 단면도,
도 6은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 일요부인 제3기판부의 제1실시예를 나타낸 도면,
도 7은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 일요부인 제3기판부의 제2실시예를 나타낸 도면,
도 8은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 일요부인 제3기판부의 제3실시예를 나타낸 도면,
도 9는 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 일요부인 제3기판부의 제1실시예 및 제3실시예의 평면 구조를 나타낸 도면,
도 10은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 일요부인 제3기판부의 제4실시예 및 제5실시예를 나타낸 도면,
도 11은 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판의 다른 실시예의 일요부인 제3기판부의 제4실시예 중 제2그라운드 레이어의 구조를 나타낸 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은 메인보드, 서브보드, 배터리 등 타 부품의 영향을 받아 임피던스가 변화하는 것을 방지하는 것은 물론, 반복적으로 절곡되는 위치에서 전송선로가 손상되는 것을 방지한다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은 제1유전체(E1), 제2유전체(E2), 제3유전체(E3), 제1그라운드 레이어(400), 제2그라운드 레이어(500), 제3그라운드 레이어(600), 제4그라운드 레이어(700), 비아홀(VH) 및 신호라인(800)을 포함하여 3층의 유전체 구조 및 4층의 그라운드 레이어 구조로 이루어진다.
3층 유전체 구조는 제1유전체(E1)와, 제1유전체(E1)와 평행하고, 제1유전체(E1)의 평면과 마주보며, 제1유전체(E1) 평면과 일정 간격 이격되어 위치하는 제2유전체(E2)와, 제1유전체(E1)와 평행하고, 제1유전체(E1)의 저면과 마주보며, 제1유전체(E1) 저면과 일정 간격 이격되어 위치하는 제3유전체(E3)로 이루어진다.
4층 그라운드 레이어 구조는 제1유전체(E1) 평면 상에 적층된 제1그라운드 레이어(400)와, 제1유전체(E1) 저면 상에 적층된 제2그라운드 레이어(500), 제2유전체(E2) 상에 적층된 제3그라운드 레이어(600) 및 제3유전체(E3) 저면 상에 적층된 제4그라운드 레이어(700)로 이루어진다.
제1그라운드 레이어(400)와 제2유전체(E2) 저면은 제1본딩시트(B1)를 매개로 접착되고, 제2그라운드 레이어(500)와 제3유전체(E3) 평면은 제2본딩시트(B2)를 매개로 접착된다.
또한, 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은 제1그라운드 레이어(400) 내지 상기 제4그라운드 레이어(700)가 도통할 수 있도록 제1유전체(E1) 내지 제3유전체(E3) 및 제1그라운드 레이어(400) 내지 제4그라운드 레이어(700), 제1본딩시트(B1) 및 제2본딩시트(B2)를 관통하는 홀에 전도체가 충진된 비아홀(VH)을 포함한다.
제1유전체(E1) 상에는 신호라인(800)이 설치되고, 제1본딩시트(B1)는 신호라인(800)을 사이에 두고 한 쌍이 일정 간격 이격되어 위치하여, 제2유전체(E2) 및 제1본딩시트(B1)로 구획되는 내부공간을 형성할 수 있는바, 신호라인(800)은 이러한 내부공간에 위치하는 것이 바람직하다. 즉, 신호라인(800)이 내부공간에 위치하여 유전율(ε=1.0005)이 낮은 공기층에 노출되는바, 신호라인(800)에서 발생하는 선로 손실이 저감된다. 상술한 바와 같이, 제1본딩시트(B1) 형상은 양단으로부터 이물질이 유입되는 것을 방지하기 위해 "ㅁ' 형상인 것이 바람직하다.
제3그라운드 레이어(600)에는 복수 개의 그라운드 홀(GH)이 서로 일정 간격 이격되어 형성되는 것이 바람직하고, 제2그라운드 레이어(500)와 제4그라운드 레이어(700) 사이의 간격은 제1그라운드 레이어(400)와 제3그라운드 레이어(600) 사이의 간격보다 큰 것이 바람직하다.
본 발명에서는 제4그라운드 레이어(700)를 이용하여 외부신호가 유입되는 것을 방지함과 동시에, 제4그라운드 레이어(700) 및 복수 개의 그라운드 홀(GH)이 형성된 제3그라운드 레이어(600)를 이용하여 약 50Ω에 맞추어져 있는 신호선로(800)의 특성 임피던스를 충족시킬 수 있으며, 선로 손실을 저감하고, 연성회로기판을 박형화할 수 있었다.
제2그라운드 레이어(500)와 제4그라운드 레이어(700) 사이의 간격과, 제1그라운드 레이어(400)와 제3그라운드 레이어(600) 사이의 간격은 제2유전체(E2) 및 제3유전체(E3)의 두께를 조절함으로써 조절 가능한데, 제3유전체(E3)의 두께는 제2유전체(E2) 두께보다 1.5배 이상으로 형성하는 것이 바람직하다.
제3유전체(E3)의 두께를 두껍게 형성하게 되면, 신호선로(800)의 두께를 더 두껍게 형성할 수 있게 되는바, 선로 손실을 저감할 수 있게 된다.
또한, 제3그라운드 레이어(600)에 그라운드 홀(GH)을 형성함으로써 제2유전체(E2)의 두께를 얇게 형성할 수 있게 되는바, 연성회로기판을 박형화할 수 있게 된다.
한편, 도 3 내지 도 5에 도시된 바와 같이, 본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은 제1기판부(100), 제2기판부(200) 및 제3기판부(300)를 포함할 수 있다.
제1기판부(100), 제2기판부(200) 및 제3기판부(300)의 두께는 순차적으로 감소한다.
제2기판부(200)는 제1기판부(100) 일측에서 연장 형성되어 제1기판부(100)의 두께보다 얇게 형성되고, 제3기판부(300)는 제2기판부(200) 일측에서 연장 형성되어 제2기판부(200) 두께보다 얇게 형성된다.
제3기판부(300)는 무선단말기기에서 벤딩이 반복적으로 일어나는 구간에 해당된다. 제1기판부(100)에서 제3기판부(300)를 바로 연장 형성하는 경우 급작스러운 두께 변화로 인하여 제1기판부(100)와 제3기판부(300)의 연결 부위에 응력이 집중되어 파손 가능성이 증가되므로, 본 발명자는 "순차적 두께 변화"라는 기술사상을 도입하였다. 즉, 제1기판부(100)의 두께보다 얇으면서 제3기판부(300)의 두께보다는 두꺼운 제2기판부(200)를 매개로 제1기판부(100)와 제3기판부(300)를 연결한 것이다.
제2기판부(200)는 제1기판부(100)를 구성하는 제3그라운드 레이어(600) 및 제4그라운드 레이어(700) 중 어느 하나 이상이 생략되어 형성될 수 있다.
즉, 제2기판부(200)는 제1유전체(E1), 제2유전체(E2), 제3유전체(E3), 제1그라운드 레이어(400), 제2그라운드 레이어(500)를 구비하고, 제3그라운드 레이어(600) 및 제4그라운드 레이어(700)를 선택적으로 적용하거나, 미적용함으로써 제1기판부(100)보다 그 두께를 얇게 형성한 것이다.
제3기판부(300)는 제1기판부(100)에서 제2유전체(E2), 제3유전체(E3), 제3그라운드 레이어(600), 제4그라운드 레이어(700) 중에서 선택된 어느 두 개 이상을 생략하여 제2기판부(200)보다 그 두께를 얇게 형성한 것이다.
이와 같이, 제1기판부(100), 제2기판부(200), 제3기판부(300)의 두께가 순차적으로 얇아짐에 따라 급작스러운 두께 변화에 따른 특정 부분에서의 응력 집중을 방지함으로써 연성회로기판의 절곡 내구성이 개선되는 것이다.
본 발명의 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판은 제1보호시트(C1) 및 제2보호시트(C2)를 포함한다. 제1보호시트(C1) 및 제2보호시트(C2)는 폴리 이미드 등 폴리계열 또는 에폭시 계열의 수지로 제1유전체(E1)와 제2유전체(E2), 제1유전체(E1)와 제3유전체(E3) 사이에 각각 개재되며, 제1본딩시트(B1) 및 제2본딩시트(B2)와 각각 연결되거나 겹치도록 위치한다.
제3기판부(300)는 제1유전체(E1)의 평면 상에 위치하는 제2유전체(E2), 제1유전체(E1) 저면 상에 위치하는 제3유전체(E3)를 칼날, 레이저 등으로 커팅하여 제조되는바, 제1보호시트(C1)는 제1본딩시트(B1) 일단에 연결되거나 겹치도록 제2유전체(E2) 및 상기 제1그라운드 레이어(400) 사이에 개재되고, 그 타단은 제2유전체(E2) 일단보다 신호라인 방향으로 더 돌출되어 형성된다. 제2보호시트(C2)는 제2본딩시트(B2) 일단에 연결되거나 겹치도록 제3유전체(E3) 및 제2그라운드 레이어(500) 사이에 개재되고, 그 타단은 제3유전체(E3) 일단보다 신호라인 방향으로 더 돌출되어 형성됨으로써, 제1보호시트(C1) 및 제2보호시트(C2) 커팅에 이용되는 칼날, 레이저 등으로부터 신호라인(800), 제1그라운드 레이어(400), 제2그라운드 레이어(500)를 보호하므로, 커팅 시 신호라인(800), 제1그라운드 레이어(400), 제2그라운드 레이어(500)가 손상되는 것을 방지하고, 불필요한 탄화물 생성을 방지한다.
제1보호시트(C1)는 제2유전체(E2) 및 제1그라운드 레이어(400) 사이에서 고정되도록 저면에는 열경화접착제를 도포하고, 평면에는 제2유전체(E2)가 커팅되어 외부로 노출되는 면을 제외한 면에만 열경화접착제를 도포하거나 열경화접착제를 도포하지 않고 제1본딩시트(B1)를 연장하여 제1보호시트(C1)와 겹치도록 할 수 있다.
제2보호시트(C2)는 제3유전체(E3) 및 제2그라운드 레이어(500) 사이에서 고정되도록 평면에는 열경화접착제를 도포하고, 저면에는 제3유전체(E3)가 커팅되어 외부로 노출되는 면을 제외한 면에만 열경화접착제를 도포하거나 열경화접착제를 도포하지 않고 제2본딩시트(B2)를 연장하여 제2보호시트(C2)와 겹치도록 할 수 있다.
한편, 제1본딩시트(B1)는 신호라인(800)을 사이에 두고 한 쌍이 서로 일정 간격 이격되어 위치하여 제1유전체(E1), 제2유전체(E2) 및 제1본딩시트(B1)로 구획되는 내부공간을 형성하는바, 이를 위해 제1본딩시트(B1)에는 내부공간 형성홈(H)이 마련된다.
이하에서는 상술한 제3기판부(300)의 다양한 실시예에 대하여 설명한다.
도 6은 본 발명의 일요부인 제3기판부(300)의 제1실시예를 나타낸 도면이다.
도 6에 도시된 바와 같이, 제3기판부(300)는 제1유전체(E1)와, 제1유전체(E1) 상에 적층된 신호라인(800)과, 제1유전체(E1) 상에 적층되되, 신호라인(800)을 사이에 두고 일정 간격 이격된 한 쌍의 제1그라운드 레이어(400)와, 제1유전체(E1) 저면에 적층되되, 일정 간격 이격된 한 쌍의 제2그라운드 레이어(500)를 포함할 수 있고, 신호라인(800)은 제1신호라인(810)과, 제1신호라인(810)에서 분기되며 서로 평행한 한 쌍의 제2신호라인(820)을 포함할 수 있다.
도 7은 본 발명의 제3기판부(300)의 제2실시예를 나타낸 도면이다.
도 7에 도시된 바와 같이, 제3기판부(300)는 제1유전체(E1)와, 제1유전체(E1) 상에 적층된 신호라인(800)과, 제1유전체(E1) 저면에 적층되되, 일정 간격 이격된 한 쌍의 제2그라운드 레이어(500)를 포함하고, 신호라인(800)은 제1신호라인(810) 및 제1신호라인(810)에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인(820)을 포함할 수 있다.
도 8은 본 발명의 제3기판부(300)의 제3실시예를 나타낸 도면이다.
도 8에 도시된 바와 같이, 제3기판부(300)는 제1유전체(E1)와, 제1유전체(E1) 상에 적층된 신호라인(800)과, 제1유전체(E1) 상에 적층되되, 신호라인(800)을 사이에 두고 일정 간격 이격된 한 쌍의 제1그라운드 레이어(400)를 포함하고, 신호라인(800)은 제1신호라인(810) 및 제1신호라인(810)에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인(820)을 포함할 수 있다.
도 9에 도시된 바와 같이, 본 발명의 제3기판부(300)의 제1실시예 및 제3실시예의 경우, 제2신호라인(820) 외측과 제1그라운드 레이어(400) 내측 사이의 간격은 제1신호라인(810)의 일측과 제1그라운드 레이어(400) 내측 사이의 간격보다 좁게 형성할 수 있다.
도 10은 본 발명의 제3기판부(300)의 제4실시예 및 제5실시예를 나타낸 도면이고, 도 11은 본 발명의 제3기판부(300)의 제4실시예의 제2그라운드 레이어(500)를 나타낸 도면이다.
도 10 및 도 11에 도시된 바와 같이, 본 발명의 제3기판부(300)의 제4실시예는 제1유전체(E1)와, 제1유전체(E1) 상에 적층된 신호라인(800)과, 제1유전체(E1) 상에 적층되되, 신호라인(800)을 사이에 두고 일정 간격 이격된 한 쌍의 제1그라운드 레이어(400)와, 제1유전체(E1) 저면에 적층된 제2그라운드 레이어(500)를 포함하고, 제2그라운드 레이어(500)는, 신호라인(800)을 사이에 두고 일정 간격 이격되어 적층된 한 쌍의 라인 그라운드(510)와, 한 쌍의 라인 그라운드(510)를 연결하는 메쉬 그라운드(520)를 포함할 수도 있다.
한편, 본 발명의 제3기판부(300)의 제5실시예는 제2그라운드 레이어(500)를 실버 페이스트로 형성한 것이다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 연성회로기판에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 제1기판부 200 : 제2기판부
300 : 제3기판부 400 : 제1그라운드 레이어
500 : 제2그라운드 레이어 510 : 라인 그라운드
520 : 메쉬 그라운드 600 : 제3그라운드 레이어
700 : 제4그라운드 레이어 800 : 신호라인
810 : 제1신호라인 820 : 제2신호라인
B1 : 제1본딩시트 B2 : 제2본딩시트
C1 : 제1보호시트 C2 : 제2보호시트
E1 : 제1유전체 E2 : 제2유전체
E3 : 제3유전체 H : 내부공간 형성홈
GH : 그라운드 홀 VH : 비아홀

Claims (10)

  1. 제1유전체;
    상기 제1유전체의 평면과 마주보는 제2유전체;
    상기 제1유전체 저면과 마주보는 제3유전체;
    상기 제1유전체 레이어에 형성된 신호라인;
    상기 신호라인을 사이에 두고 상기 제1유전체 평면에 적층되는 한 쌍의 제1그라운드 레이어;
    상기 제1그라운드 레이어와 대응될 수 있도록 상기 제1그라운드 레이어 저면에 적층된 제2그라운드 레이어;
    상기 제2유전체 상에 적층된 제3그라운드 레이어; 및
    상기 제3유전체 저면에 적층된 제4그라운드 레이어를 포함하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  2. 청구항 1에 있어서,
    상기 제3그라운드 레이어에는 그라운드 홀이 상기 신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되고,
    상기 제4그라운드 레이어는 상기 제3유전체와 대응되는 형상으로 면 접착된 것을 특징으로 하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  3. 청구항 2에 있어서,
    상기 제3유전체는 상기 제2유전체보다 더 두꺼운 것을 특징으로 하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  4. 청구항 3에 있어서,
    상기 제1그라운드 레이어와 상기 제2유전체는 제1본딩시트를 매개로 접착되고, 상기 제2그라운드 레이어와 상기 제3유전체는 제2본딩시트를 매개로 접착된 것을 특징으로 하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  5. 청구항 4에 있어서,
    상기 제1본딩시트는 상기 신호라인을 사이에 두고 한 쌍이 설치되어 상기 한 쌍의 제1그라운드 레이어와 상기 제2유전체를 매개함으로써, 상기 제2유전체, 상기 제1본딩시트, 상기 제1그라운드 레이어, 상기 제1유전체로 구획되는 내부 공간을 형성하는 것을 특징으로 하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  6. 청구항 1에 있어서,
    상기 제1유전체와, 상기 제2유전체와, 상기 제3유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제2그라운드 레이어와, 상기 제3그라운드 레이어와, 상기 제4그라운드 레이어를 포함하는 제1기판부;
    상기 제1기판부에서 연장 형성된 제2유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제1유전체와, 상기 제2그라운드 레이어와, 상기 제3유전체를 포함하는, 제2기판부; 및
    상기 제2기판부에서 연장 형성된 제1그라운드 레이어와, 상기 신호라인과, 상기 제1유전체와, 상기 제2그라운드 레이어를 포함하는 제3기판부를 포함하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  7. 청구항 6에 있어서,
    상기 신호라인은 제1신호라인 및 상기 제1신호라인에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인을 포함하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  8. 청구항 1에 있어서,
    상기 제1유전체와, 상기 제2유전체와, 상기 제3유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제2그라운드 레이어와, 상기 제3그라운드 레이어와, 상기 제4그라운드 레이어를 포함하는 제1기판부;
    상기 제1기판부에서 연장 형성된 제2유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제1유전체와, 상기 제2그라운드 레이어와, 상기 제3유전체를 포함하는, 제2기판부; 및
    상기 제2기판부에서 연장 형성된 상기 신호라인과, 상기 제1유전체와, 상기 제2그라운드 레이어를 포함하는 제3기판부를 포함하고,
    상기 신호라인은 제1신호라인 및 상기 제1신호라인에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인을 포함하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  9. 청구항 1에 있어서,
    상기 제1유전체와, 상기 제2유전체와, 상기 제3유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제2그라운드 레이어와, 상기 제3그라운드 레이어와, 상기 제4그라운드 레이어를 포함하는 제1기판부;
    상기 제1기판부에서 연장 형성된 제2유전체와, 상기 신호라인과, 상기 제1그라운드 레이어와, 상기 제1유전체와, 상기 제2그라운드 레이어와, 상기 제3유전체를 포함하는, 제2기판부; 및
    상기 제2기판부에서 연장 형성된 상기 신호라인과, 상기 제1유전체와, 상기 제1그라운드 레이어를 포함하는 제3기판부를 포함하고,
    상기 신호라인은 제1신호라인 및 상기 제1신호라인에서 분기되어 서로 평행하게 위치하는 한 쌍의 제2신호라인을 포함하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.
  10. 청구항 7 또는 청구항 9에 있어서,
    상기 제2신호라인과 상기 제1그라운드 사이에 형성된 간격은 상기 제1신호라인과 상기 제1그라운드 레이어 사이에 형성된 간격보다 작은 것을 특징으로 하는, 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판.


KR1020150135435A 2015-09-24 2015-09-24 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판 KR102442838B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150135435A KR102442838B1 (ko) 2015-09-24 2015-09-24 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
PCT/KR2016/010673 WO2017052274A1 (ko) 2015-09-24 2016-09-23 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
CN201680054578.2A CN108029191B (zh) 2015-09-24 2016-09-23 具有三层电介质和四层接地层结构的柔性电路板
US15/923,048 US10362675B2 (en) 2015-09-24 2018-03-16 Flexible circuit board having three-layer dielectric body and four-layer ground layer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135435A KR102442838B1 (ko) 2015-09-24 2015-09-24 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판

Publications (2)

Publication Number Publication Date
KR20170036364A true KR20170036364A (ko) 2017-04-03
KR102442838B1 KR102442838B1 (ko) 2022-09-15

Family

ID=58386621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135435A KR102442838B1 (ko) 2015-09-24 2015-09-24 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판

Country Status (4)

Country Link
US (1) US10362675B2 (ko)
KR (1) KR102442838B1 (ko)
CN (1) CN108029191B (ko)
WO (1) WO2017052274A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018208012A1 (ko) * 2017-05-08 2018-11-15 주식회사 기가레인 선폭 축소형 연성회로기판 및 그 제조방법
CN110087387A (zh) * 2018-01-25 2019-08-02 吉佳蓝科技股份有限公司 接合位置准确性被改善的柔性电路板
US10448499B2 (en) 2018-01-25 2019-10-15 Gigalane Co., Ltd. Flexible printed circuit board with narrower line width
KR102059279B1 (ko) * 2018-12-19 2019-12-24 주식회사 기가레인 차폐성이 향상된 벤딩부를 포함하는 연성회로기판 및 이의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102622767B1 (ko) * 2016-02-11 2024-01-09 주식회사 기가레인 연성회로기판
KR102552614B1 (ko) * 2016-02-26 2023-07-06 주식회사 기가레인 연성회로기판
EP3383146B8 (en) * 2017-03-31 2023-08-30 Inventronics GmbH Lighting device with ip protection and multidirectional bending capability, and method for manufacturing the same
KR102575550B1 (ko) * 2018-08-20 2023-09-07 삼성전자주식회사 굴곡부를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR102611072B1 (ko) * 2019-10-10 2023-12-07 엘지전자 주식회사 듀얼 안테나

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024896A (en) * 1989-07-06 1991-06-18 International Business Machines Corporation Collimated metal deposition
US5262594A (en) * 1990-10-12 1993-11-16 Compaq Computer Corporation Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
US5418504A (en) * 1993-12-09 1995-05-23 Nottenburg; Richard N. Transmission line
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
WO1996038026A1 (en) * 1995-05-22 1996-11-28 Dynaco Corporation Rigid-flex printed circuit boards
US5982249A (en) * 1998-03-18 1999-11-09 Tektronix, Inc. Reduced crosstalk microstrip transmission-line
JP2002093526A (ja) * 2000-09-11 2002-03-29 Yazaki Corp フレキシブル導体およびその接続コネクタ
US20090133906A1 (en) * 2007-11-27 2009-05-28 Baek Jae Myung Flexible printed circuit board and manufacturing method thereof
JP2012253342A (ja) 2010-12-03 2012-12-20 Murata Mfg Co Ltd 高周波信号線路
US20140017940A1 (en) * 2012-07-11 2014-01-16 Tyco Electronics Corporation Layered connector and method of manufacturing a layered connector
US20140102763A1 (en) * 2012-10-16 2014-04-17 Advanced Flexible Circuits Co., Ltd. Rigid flexible circuit board with impedance control
JP2014082455A (ja) * 2012-09-27 2014-05-08 Mitsubishi Electric Corp フレキシブル基板及び基板接続構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
US6372996B2 (en) * 1998-08-31 2002-04-16 Advanced Flexible Circuits Co., Ltd. Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US6535088B1 (en) * 2000-04-13 2003-03-18 Raytheon Company Suspended transmission line and method
KR100958268B1 (ko) * 2008-02-15 2010-05-19 (주)기가레인 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판
KR101065279B1 (ko) * 2008-04-04 2011-09-16 (주)기가레인 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판
JP5477422B2 (ja) * 2012-01-06 2014-04-23 株式会社村田製作所 高周波信号線路
US8912581B2 (en) * 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024896A (en) * 1989-07-06 1991-06-18 International Business Machines Corporation Collimated metal deposition
US5262594A (en) * 1990-10-12 1993-11-16 Compaq Computer Corporation Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
US5418504A (en) * 1993-12-09 1995-05-23 Nottenburg; Richard N. Transmission line
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
WO1996038026A1 (en) * 1995-05-22 1996-11-28 Dynaco Corporation Rigid-flex printed circuit boards
US5982249A (en) * 1998-03-18 1999-11-09 Tektronix, Inc. Reduced crosstalk microstrip transmission-line
JP2002093526A (ja) * 2000-09-11 2002-03-29 Yazaki Corp フレキシブル導体およびその接続コネクタ
US20090133906A1 (en) * 2007-11-27 2009-05-28 Baek Jae Myung Flexible printed circuit board and manufacturing method thereof
JP2012253342A (ja) 2010-12-03 2012-12-20 Murata Mfg Co Ltd 高周波信号線路
US20140017940A1 (en) * 2012-07-11 2014-01-16 Tyco Electronics Corporation Layered connector and method of manufacturing a layered connector
JP2014082455A (ja) * 2012-09-27 2014-05-08 Mitsubishi Electric Corp フレキシブル基板及び基板接続構造
US20140102763A1 (en) * 2012-10-16 2014-04-17 Advanced Flexible Circuits Co., Ltd. Rigid flexible circuit board with impedance control

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018208012A1 (ko) * 2017-05-08 2018-11-15 주식회사 기가레인 선폭 축소형 연성회로기판 및 그 제조방법
CN110087387A (zh) * 2018-01-25 2019-08-02 吉佳蓝科技股份有限公司 接合位置准确性被改善的柔性电路板
US10440816B2 (en) 2018-01-25 2019-10-08 Gigalane Co., Ltd. Flexible circuit board with improved bonding position accuracy
US10440815B2 (en) 2018-01-25 2019-10-08 Gigalane Co., Ltd. Flexible circuit board with improved bonding position accuracy
US10448499B2 (en) 2018-01-25 2019-10-15 Gigalane Co., Ltd. Flexible printed circuit board with narrower line width
US10512158B2 (en) 2018-01-25 2019-12-17 Gigalane Co., Ltd. Flexible circuit board with improved bonding position accuracy
CN110087387B (zh) * 2018-01-25 2022-04-08 吉佳蓝科技股份有限公司 接合位置准确性被改善的柔性电路板
KR102059279B1 (ko) * 2018-12-19 2019-12-24 주식회사 기가레인 차폐성이 향상된 벤딩부를 포함하는 연성회로기판 및 이의 제조방법
WO2020130373A1 (ko) * 2018-12-19 2020-06-25 주식회사 기가레인 차폐성이 향상된 벤딩부를 포함하는 연성회로기판 및 이의 제조방법
US11452200B2 (en) 2018-12-19 2022-09-20 Gigalane Co., Ltd. Flexible circuit board including bending part with improved shielding properties and manufacturing method thereof

Also Published As

Publication number Publication date
US20180206332A1 (en) 2018-07-19
KR102442838B1 (ko) 2022-09-15
US10362675B2 (en) 2019-07-23
WO2017052274A1 (ko) 2017-03-30
CN108029191B (zh) 2020-06-16
CN108029191A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
KR20170036364A (ko) 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
KR102497358B1 (ko) 벤딩 내구성이 개선된 연성회로기판
KR102432541B1 (ko) 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법
US8654542B2 (en) High-frequency switch module
WO2015111609A1 (ja) 疑似導波管が形成された一括積層基板
JP2020141406A (ja) 電子機器
US9445493B2 (en) Signal line and manufacturing method therefor
US10749236B2 (en) Transmission line
KR20180080611A (ko) 연성회로기판
US10219367B2 (en) Multilayer resin substrate, and method of manufacturing multilayer resin substrate
KR20170100752A (ko) 연성회로기판
KR20170094692A (ko) 연성회로기판
US7800550B2 (en) Dipole antenna array
KR20170094702A (ko) 연성회로기판
US11259418B2 (en) Multilayer substrate and antenna module
WO2018150926A1 (ja) 多層基板
US8847699B2 (en) Composite component
CN113131165B (zh) 电路结构
KR102455653B1 (ko) 고주파 전송선로
JP6280956B2 (ja) アンテナ装置及びその製造方法
JP5949220B2 (ja) 伝送線路
CN210959022U (zh) 复合多层基板
CN111463537A (zh) 传输线

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right