KR100958268B1 - 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 - Google Patents

임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 Download PDF

Info

Publication number
KR100958268B1
KR100958268B1 KR1020080014163A KR20080014163A KR100958268B1 KR 100958268 B1 KR100958268 B1 KR 100958268B1 KR 1020080014163 A KR1020080014163 A KR 1020080014163A KR 20080014163 A KR20080014163 A KR 20080014163A KR 100958268 B1 KR100958268 B1 KR 100958268B1
Authority
KR
South Korea
Prior art keywords
ground
layer
ground layer
axis direction
dielectric layer
Prior art date
Application number
KR1020080014163A
Other languages
English (en)
Other versions
KR20090088716A (ko
Inventor
이용구
강경일
Original Assignee
(주)기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)기가레인 filed Critical (주)기가레인
Priority to KR1020080014163A priority Critical patent/KR100958268B1/ko
Priority to PCT/KR2008/006897 priority patent/WO2009102108A1/en
Priority to US12/866,981 priority patent/US8013254B2/en
Priority to CN200880126826.5A priority patent/CN101946567B/zh
Priority to JP2010546688A priority patent/JP5424417B2/ja
Publication of KR20090088716A publication Critical patent/KR20090088716A/ko
Application granted granted Critical
Publication of KR100958268B1 publication Critical patent/KR100958268B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는 인쇄회로기판이 개시된다. 본 발명의 실시예에 따른 인쇄회로기판은, 순차적으로 적층되고 동일한 방향으로 신장되는 제1그라운드 레이어, 제1유전체 레이어, 신호전송라인; 및 복수개의 제1그라운드 패턴들을 구비한다. 제1그라운드 패턴들은, 상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성된다. 상기 복수개의 제1그라운드 패턴들은, 상기 제1유전체 레이어를 노출시킨다.

Description

임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는 인쇄회로기판{printed circuit board capable of widening the width of signal transmission line without impedance miss matching}
본 발명은 인쇄회로기판에 관한 것으로써, 특히 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는 인쇄회로기판에 관한 것이다.
무선 통신기기들의 내부회로는 일반적으로 인쇄회로기판(printed circuit board: PCB)에 구현된다. 이러한 인쇄회로기판 기술은 비약적으로 발전하고 있으며, 현재에는 종래의 딱딱한 성질의 인쇄회로기판뿐만 아니라 자유로운 움직임이 가능한 연성회로기판(flexible PCB: FPCB)도 널리 사용되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는 인쇄회로기판을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은, 순차적으로 적층되고 동일한 방향으로 신장되는 제1그라운드 레이어, 제1유전체 레이어, 신호전송라인; 및 복수개의 제1그라운드 패턴들을 구비한다. 제1그라운드 패턴들은, 상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성된다. 상기 복수개의 제1그라운드 패턴들은, 상기 제1유전체 레이어를 노출시킨다.
본 발명의 실시예에 따른 인쇄회로기판은, 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 명세서에 개시된 인쇄회로기판(printed circuit board: PCB)은 일반적인 인쇄회로기판일 수도 있고, 연성 인쇄회로기판일 수도 있다.
도 1(a)는 인쇄회로기판의 제1예를 나타내는 도면이다.
도 1(a)에 도시된 인쇄회로기판(160)은, 제1그라운드 레이어(164), 제1유전체 레이어(166), 및 신호전송라인(162)을 구비한다. 제1그라운드 레이어(164), 제1유전체 레이어(166), 신호전송라인(162)은 순차적으로 적층되고, 동일한 방향으로 신장된다.
제1그라운드 레이어(164)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제1유전체 레이어(166)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 신호전송라인(162)은 금속성 물질(예를 들어, 구리)로 이루어진다.
도 1(b)는 인쇄회로기판의 제2예를 나타내는 도면이다.
도 1(b)에 도시된 인쇄회로기판(180)은, 제1그라운드 레이어(184), 제1유전체 레이어(186), 신호전송라인(182), 본딩 시트(187), 제2유전체 레이어(188), 및 제2그라운드 레이어(189)를 구비한다.
도 1(a)에 도시된 인쇄회로기판(160)에 비하여, 도 1(b)에 도시된 인쇄회로기판(180)은 본딩 시트(187), 제2유전체 레이어(188), 및 제2그라운드 레이어(189)를 더 구비한다. 제2그라운드 레이어(189)는 금속성 물질(예를 들어, 구리)로 이루어지고, 접지에 연결된다. 제2유전체 레이어(188)는 유전 물질(예를 들어, 폴리-이미드)로 이루어진다. 본딩 시트(187)는 제2유전체 레이어(188)와 제2그라운드 레이어(189)를 신호전송라인(182)에 접합시킨다.
도 2는 본 발명의 제1실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 제1실시예에 따른 그라운드 레이어(200)는 복수개의 그라운드 패턴들(210, 212, 214, 216)을 구비한다. 복수개의 그라운드 패턴들(210, 212, 214, 216)은, 유전체 레이어가 노출될 때까지 그라운드 레이어(200)의 바닥면을 에칭함으로써 형성된다.
복수개의 그라운드 패턴들(210, 212, 214, 216)은, 그라운드 레이어(200)의 바닥면의 장축 방향으로 중앙을 따라, 소정의 간격을 두고 일렬로 형성될 수 있다. 복수개의 그라운드 패턴들(210, 212, 214, 216)이 소정의 간격을 두고 형성되기 때문에, 복수개의 그라운드 패턴들(210, 212, 214, 216) 사이에는, 에칭되지 않은 브리지 형태들(230, 232, 234)이 나타난다.
복수개의 그라운드 패턴들(210, 212, 214, 216)은 도 2에 도시된 것처럼 직사각형 형태를 가질 수 있고, 다른 형태를 가질 수도 있다.
도체 손실을 줄이기 위해서는, 신호전송라인의 폭을 넓혀야 한다. 그런데, 신호전송라인의 폭을 넓히면, 신호전송라인와 그라운드 레이어 사이의 캐패시턴스 가 커지고, 그에 따라 임피던스가 작아진다. 그러므로, 신호전송라인의 폭을 넓히면 임피던스 미스매칭이 발생한다.
그러나, 본 발명의 제1실시예에 따른 그라운드 레이어(200)에서는, 그라운드 패턴들(210, 212, 214, 216)에 기인하여, 그라운드 레이어(200)의 넓이가 좁아지는 효과가 생긴다. 이 경우, 신호전송라인과 그라운드 레이어(200) 사이의 캐패시턴스가 작아지고, 그에 따라 임피던스가 커진다. 따라서, 본 발명의 제1실시예에 따른 그라운드 레이어(200)를 구비하는 인쇄회로기판에서는, 임피던스 미스매칭 없이 신호전송라인의 폭이 넓어질 수 있다.
도 3은 본 발명의 제2실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제2실시예에 따른 그라운드 레이어(300)는 제1그라운드 패턴(310)과 복수개의 제2그라운드 패턴들(330, 332, 334, 338, 340, 342, 344, 348)을 구비한다. 제2그라운드 패턴들(330, 332, 334, 338, 340, 342, 344, 348)은, 그라운드 레이어(300)의 바닥면의 장축 방향을 따라, 제1그라운드 패턴(310)의 양쪽에 배치된다. 제1 및 제2그라운드 패턴들(310, 330, 332, 334, 338, 340, 342, 344, 348)은, 유전체 레이어가 노출될 때까지 그라운드 레이어(300)의 바닥면을 에칭함으로써 형성된다.
각각의 제2그라운드 패턴(330, 332, 334, 338, 340, 342, 344, 348)에서, 제1그라운드 패턴(310)으로부터 먼 부분의 폭은 제1그라운드 패턴(310)으로부터 가까운 부분의 폭보다 넓다. 예를 들어, 도 3에 도시된 것처럼, 제2그라운드 패턴들(330, 332, 334, 338, 340, 342, 344, 348)은 삼각형 형태를 가질 수 있다.
본 발명의 제2실시예에 따른 그라운드 레이어(300)를 구비하는 인쇄회로기판에서도, 임피던스 미스매칭 없이 신호전송라인의 폭이 넓어질 수 있는데, 이에 대해설명한다.
도 3을 참조하면, W1과 W2는 신호전송라인의 폭을 가리킨다. 신호전송라인의 폭이 W1인 경우와 신호전송라인의 폭이 W2인 경우에, 신호전송라인과 그라운드 레이어(300) 사이의 캐패시턴스 크기를 비교하기 위하여, 그라운드 레이어(300)의 영역들 중에서 신호전송라인과 오버랩되는 영역의 넓이를 비교한다. 신호전송라인의 폭이 W1이었다가 W2로 넓어지면, 오버랩되는 영역은 S1+S2만큼 넓어지고 S3만큼 좁아진다. 이 경우, S1+S2와 S3가 동일하도록 제2그라운드 패턴(332)을 형성시키면, 신호전송라인의 폭이 W1이었다가 W2로 넓어지더라도, 신호전송라인과 그라운드 레이어(300)가 오버랩되는 영역의 넓이는 그대로 유지된다. 그에 따라, 신호전송라인과 그라운드 레이어(300) 사이의 캐패시턴스 크기도 변하지 않기 때문에, 임피던스 미스매칭없이 신호전송라인의 폭을 넓힐 수 있다.
도 4는 본 발명의 제3실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 그라운드 레이어(400)는 복수개의 제1그라운드 패턴들(410, 412, 414)과 복수개의 제2그라운드 패턴들(430, 432, 434, 440, 442, 444)을 구비한다.
복수개의 제1그라운드 패턴들(410, 412, 414)은, 그라운드 레이어(400)의 바닥면의 장축 방향을 따라, 소정의 간격을 두고 일렬로 배치된다. 그라운드 레이어(400)의 바닥면의 장축 방향으로 중앙을 따라 배치될 수도 있다. 제2그라운드 패 턴들(430, 432, 434, 440, 442, 444)은, 그라운드 레이어(400)의 바닥면의 장축 방향을 따라, 제1그라운드 패턴(410, 412, 414)의 양쪽에 배치된다. 제1 및 제2그라운드 패턴들(410, 412, 414, 430, 432, 434, 440, 442, 444)은, 유전체 레이어가 노출될 때까지 그라운드 레이어(400)의 바닥면을 에칭함으로써 형성된다.
복수개의 제1그라운드 패턴들(410, 412, 414)은 도 4에 도시된 것처럼 원 형태를 가질 수 있고, 다른 형태를 가질 수도 있다.
각각의 제2그라운드 패턴(430, 432, 434, 440, 442, 444)에서, 그라운드 레이어(400)의 장축 방향의 중앙으로부터 먼 부분의 폭은 그라운드 레이어(400)의 장축 방향의 중앙으로부터 가까운 부분의 폭보다 넓다. 나아가, 그라운드 레이어(400)의 바닥면의 중앙으로부터 멀어질수록, 그라운드 레이어(400)의 장축 방향으로 측정되는 각각의 제2그라운드 패턴(430, 432, 434, 440, 442, 444)의 폭은 점점 넓어질 수 있다. 예를 들어, 도 4에 도시된 것처럼, 제2그라운드 패턴들(430, 432, 434, 440, 442, 444)은 삼각형 형태를 가질 수 있다.
도 4에 도시된 제2그라운드 패턴들(430, 432, 434, 440, 442, 444)은, 도 3에 도시된 제2그라운드 패턴들(330, 332, 334, 340, 342, 344)과 동일한 형태를 가진다. 그러므로, 도 4의 그라운드 레이어(400)를 구비하는 인쇄회로기판에서도, 신호전송라인의 폭이 변하더라도, 신호전송라인과 그라운드 레이어(400) 사이의 캐패시턴스 크기도 변하지 않는다. 따라서, 임피던스 미스매칭없이 신호전송라인의 폭을 넓힐 수 있다.
한편, 도 3에 도시된 본 발명의 제2실시예에 따른 그라운드 레이어는 제1그 라운드 패턴(310) 대신에, 도 2에 도시된 그라운드 패턴들(210, 212, 214, 216) 또는 도 4에 도시된 제1그라운드 패턴들(410, 412, 414)을 구비할 수도 있다.
도 5는 본 발명의 제4실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 5에 도시된 본 발명의 제4실시예에 따른 그라운드 레이어에 대해서는, 도 4에 도시된 그라운드 레이어와 다른 점만을 설명한다.
도 5를 참조하면, 각각의 제2그라운드 패턴(530, 532, 534, 540, 542, 544)에서, 그라운드 레이어(500)의 바닥면의 중앙으로부터 멀어질수록, 그라운드 레이어(500)의 장축 방향으로 측정되는 각각의 제2그라운드 패턴(530, 532, 534, 540, 542, 544)의 폭은 점점 넓어지다가 일정해진다. 예를 들어, 도 5에 도시된 것처럼, 제2그라운드 패턴들(530, 532, 534, 540, 542, 544)은 삼각형 형태와 사각형 형태를 결합한 형태를 가질 수 있다. 도 5에 도시된 본 발명의 제4실시예에 따른 그라운드 레이어에서도, 임피던스 미스매칭없이 신호전송라인의 폭을 넓힐 수 있다.
또한, 그라운드 레이어(500)의 바닥면의 장축 방향의 중앙을 기준으로 할 때, 제2그라운드 패턴들(530, 532, 534, 540, 542, 544) 각각의 폭이 일정해지는 지점은, 신호전송라인의 가장자리보다 바깥쪽에 위치할 수 있다.
도 2 내지 도 5에 도시된 그라운드 레이어는, 도 1(a)와 도 1(b)의 제1그라운드 레이어 또는 제2그라운드 레이어가 될 수 있다. 즉, 그라운드 패턴들은 도 1(a) 또는 도 1(b)에 도시된 제1그라운드 레이어(164, 184)의 바닥면에 형성될 수도 있고, 도 1(b)에 도시된 제2그라운드 레이어(189)의 윗면에 형성될 수도 있다. 또한, 도 1(b)에 도시된 제1그라운드 레이어(184) 또는 제2그라운드 레이어(189) 중의 한 군데에만 형성될 수도 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1(a)는 인쇄회로기판의 제1예를 나타내는 도면이다.
도 1(b)는 인쇄회로기판의 제2예를 나타내는 도면이다.
도 2는 본 발명의 제1실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 3은 본 발명의 제2실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 4는 본 발명의 제3실시예에 따른 그라운드 레이어를 나타내는 도면이다.
도 5는 본 발명의 제4실시예에 따른 그라운드 레이어를 나타내는 도면이다.

Claims (13)

  1. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인; 및
    상기 제1그라운드 레이어의 바닥면의 장축방향으로 중앙을 따라 소정간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있도록 하는 복수개의 제1그라운드 패턴들을 구비하고,
    상기 복수개의 제1그라운드 패턴들은, 상기 제1유전체 레이어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서, 상기 인쇄회로기판은,
    상기 신호전송라인 위에 배치되는 본딩 시트;
    상기 본딩 시트 위에 배치되는 제2유전체 레이어;
    상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어; 및
    상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제2그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제2그라운드 패턴들을 더 구비하고,
    상기 복수개의 제2그라운드 패턴은 상기 제2유전체 레이어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  3. 제2항에 있어서, 상기 제2그라운드 패턴들은,
    상기 제2그라운드 레이어의 바닥면의 장축방향으로 중앙을 따라 형성되는 것을 특징으로 하는 인쇄회로기판.
  4. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어와 동일한 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어와 동일한 방향으로 신장되는 신호전송라인;
    상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 상기 제1그라운드 레이어의 바닥면을 소정의 폭으로 에칭함으로써 형성되는 제1그라운드 패턴; 및
    상기 제1그라운드 패턴의 양쪽에 상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제2그라운드 패턴들을 구비하고,
    상기 각각의 제2그라운드 패턴에서, 상기 제1그라운드 패턴으로부터 먼 부분의 폭은 상기 제1그라운드 패턴으로부터 가까운 부분의 폭보다 넓고,
    상기 제1 및 제2그라운드 패턴들은 상기 제1유전체 레이어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  5. 제4항에 있어서, 상기 인쇄회로기판은,
    상기 신호전송라인 위에 배치되는 본딩 시트;
    상기 본딩 시트 위에 배치되는 제2유전체 레이어;
    상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어;
    상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 상기 제2그라운드 레이어의 바닥면을 소정의 폭으로 에칭함으로써 형성되는 제3그라운드 패턴; 및
    상기 제3그라운드 패턴의 양쪽에 상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제2그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제4그라운드 패턴들을 더 구비하고,
    상기 제3그라운드 패턴 및 상기 제4그라운드 패턴들은, 상기 제2유전체 레이 어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  6. 제4항 또는 제5항에 있어서, 상기 제1 및 제3그라운드 패턴은,
    상기 제1 및 제3그라운드 패턴의 장축방향으로 중앙을 따라 소정 간격을 두고 일렬로 형성되고, 에칭되지 않은 상태로 상기 제1그라운드 패턴 및 상기 제3그라운드 패턴의 양쪽의 에칭되지 않은 부분들을 전기적으로 연결하는 적어도 하나의 브릿지를 구비하는 것을 특징으로 하는 인쇄회로기판.
  7. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어의 장축 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어의 장축 방향으로 신장되는 신호전송라인;
    상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제1그라운드 패턴들; 및
    상기 제1그라운드 패턴들의 양쪽에 상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제2그라운드 패턴들을 구비하고,
    상기 제1그라운드 레이어의 바닥면의 중앙으로부터 멀어질수록, 상기 제1그 라운드 레이어의 장축 방향으로 측정되는 상기 각각의 제2그라운드 패턴의 폭은 점점 넓어지고,
    상기 제1 및 제2그라운드 패턴들은 상기 제1유전체 레이어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  8. 제7항에 있어서, 상기 인쇄회로기판은,
    상기 신호전송라인 위에 배치되는 본딩 시트;
    상기 본딩 시트 위에 배치되는 제2유전체 레이어;
    상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어;
    상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제2그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제3그라운드 패턴들; 및
    상기 제3그라운드 패턴들의 양쪽에 상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제2그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제4그라운드 패턴들을 더 구비하고,
    상기 제2그라운드 레이어의 바닥면의 중앙으로부터 멀어질수록, 상기 제2그라운드 레이어의 장축 방향으로 측정되는 상기 각각의 제4그라운드 패턴의 폭은 점점 넓어지고,
    상기 제3 및 제4그라운드 패턴들은, 상기 제2유전체 레이어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  9. 제7항 또는 제8항에 있어서, 상기 제1 및 제3그라운드 패턴들은,
    상기 제1 및 제2그라운드 레이어의 바닥면의 장축방향으로 중앙을 따라 형성되는 것을 특징으로 하는 인쇄회로기판.
  10. 한 방향으로 신장되는 제1그라운드 레이어;
    상기 제1그라운드 레이어 상에 적층되고, 상기 제1그라운드 레이어의 장축 방향으로 신장되는 제1유전체 레이어;
    상기 제1유전체 레이어 상에 적층되고, 상기 제1유전체 레이어의 장축 방향으로 신장되는 신호전송라인;
    상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제1그라운드 패턴들; 및
    상기 제1그라운드 패턴들의 양쪽에 상기 제1그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제1그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제2그라운드 패턴들을 구비하고,
    상기 제1그라운드 레이어의 바닥면의 중앙으로부터 멀어질수록, 상기 제1그라운드 레이어의 장축 방향으로 측정되는 상기 각각의 제2그라운드 패턴의 폭은 점점 넓어지다가, 일정해지고,
    상기 제1 및 제2그라운드 패턴들은 상기 제1유전체 레이어를 노출시키는 것 을 특징으로 하는 인쇄회로기판.
  11. 제10항에 있어서, 상기 인쇄회로기판은,
    상기 신호전송라인 위에 배치되는 본딩 시트;
    상기 본딩 시트 위에 배치되는 제2유전체 레이어;
    상기 제2유전체 레이어 위에 배치되는 제2그라운드 레이어;
    상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제2그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제3그라운드 패턴들; 및
    상기 제3그라운드 패턴들의 양쪽에 상기 제2그라운드 레이어의 바닥면의 장축 방향으로, 소정의 간격을 두고 일렬로, 상기 제2그라운드 레이어의 바닥면을 에칭함으로써 형성되는 복수개의 제4그라운드 패턴들을 더 구비하고,
    상기 제2그라운드 레이어의 바닥면의 중앙으로부터 멀어질수록, 상기 제2그라운드 레이어의 장축 방향으로 측정되는 상기 각각의 제4그라운드 패턴의 폭은 점점 넓어지다가, 일정해지고,
    상기 제3 및 제4그라운드 패턴들은 상기 제2유전체 레이어를 노출시키는 것을 특징으로 하는 인쇄회로기판.
  12. 제10항 또는 제11항에 있어서,
    상기 제1 및 제2그라운드 레이어의 바닥면의 장축 방향의 중앙을 기준으로 할 때,
    상기 제2 및 제4그라운드 패턴들 각각의 폭이 일정해지는 지점은, 상기 신호전송라인의 가장자리보다 바깥쪽에 있는 것을 특징으로 하는 인쇄회로기판.
  13. 제1항, 제4항, 제7항 및 제10항 중의 어느 하나의 항에 있어서, 상기 인쇄회로 기판은,
    연성(flexible) 인쇄회로 기판인 것을 특징으로 하는 인쇄회로기판.
KR1020080014163A 2008-02-15 2008-02-15 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판 KR100958268B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080014163A KR100958268B1 (ko) 2008-02-15 2008-02-15 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판
PCT/KR2008/006897 WO2009102108A1 (en) 2008-02-15 2008-11-21 Printed circuit board
US12/866,981 US8013254B2 (en) 2008-02-15 2008-11-21 Printed circuit board
CN200880126826.5A CN101946567B (zh) 2008-02-15 2008-11-21 印刷电路板
JP2010546688A JP5424417B2 (ja) 2008-02-15 2008-11-21 印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080014163A KR100958268B1 (ko) 2008-02-15 2008-02-15 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090088716A KR20090088716A (ko) 2009-08-20
KR100958268B1 true KR100958268B1 (ko) 2010-05-19

Family

ID=41207272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080014163A KR100958268B1 (ko) 2008-02-15 2008-02-15 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100958268B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013105777A1 (ko) * 2012-01-09 2013-07-18 주식회사 기가레인 다중대역 안테나 성능개선을 위한 인쇄회로기판을 이용한 고주파 전송선로
WO2016148427A1 (ko) * 2015-03-18 2016-09-22 기가레인 연성회로기판
KR20160112121A (ko) * 2015-03-18 2016-09-28 주식회사 기가레인 연성회로기판
WO2017052274A1 (ko) * 2015-09-24 2017-03-30 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170094702A (ko) * 2016-02-11 2017-08-21 주식회사 기가레인 연성회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629697A (ja) 1985-07-08 1987-01-17 株式会社日立製作所 配線板
JPH02288297A (ja) * 1989-04-28 1990-11-28 Mitsubishi Materials Corp 積層セラミックス誘電体回路基板
JP2003204128A (ja) * 2002-01-10 2003-07-18 Sharp Corp プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629697A (ja) 1985-07-08 1987-01-17 株式会社日立製作所 配線板
JPH02288297A (ja) * 1989-04-28 1990-11-28 Mitsubishi Materials Corp 積層セラミックス誘電体回路基板
JP2003204128A (ja) * 2002-01-10 2003-07-18 Sharp Corp プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013105777A1 (ko) * 2012-01-09 2013-07-18 주식회사 기가레인 다중대역 안테나 성능개선을 위한 인쇄회로기판을 이용한 고주파 전송선로
KR101383745B1 (ko) 2012-01-09 2014-04-10 주식회사 기가레인 다중대역 안테나 성능개선을 위한 인쇄회로기판을 이용한 고주파 전송선로
WO2016148427A1 (ko) * 2015-03-18 2016-09-22 기가레인 연성회로기판
KR20160112121A (ko) * 2015-03-18 2016-09-28 주식회사 기가레인 연성회로기판
KR20160112119A (ko) * 2015-03-18 2016-09-28 주식회사 기가레인 연성회로기판
KR102337398B1 (ko) * 2015-03-18 2021-12-09 주식회사 기가레인 연성회로기판
KR102364151B1 (ko) 2015-03-18 2022-02-18 주식회사 기가레인 연성회로기판
WO2017052274A1 (ko) * 2015-09-24 2017-03-30 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
US10362675B2 (en) 2015-09-24 2019-07-23 Gigalane Co., Ltd. Flexible circuit board having three-layer dielectric body and four-layer ground layer structure

Also Published As

Publication number Publication date
KR20090088716A (ko) 2009-08-20

Similar Documents

Publication Publication Date Title
US10770773B2 (en) Electronic apparatus
US8013254B2 (en) Printed circuit board
US20120097433A1 (en) Signal line and circuit substrate
KR100958268B1 (ko) 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판
KR20090130631A (ko) 전자 기기의 접지에 전기적으로 연결되는 인쇄회로기판
US8058560B2 (en) Bendable area design for flexible printed circuitboard
US9532446B2 (en) Printed circuit board including linking extended contact pad
US8071885B2 (en) Printed circuit board
KR101065279B1 (ko) 신호전송라인에 형성되는 슬롯 패턴을 구비하는인쇄회로기판
CN110506454B (zh) 基板间连接构造
JP6206625B1 (ja) フィルタ回路付き配線基板および電子機器
US20220247071A1 (en) Uwb antenna module
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
KR20140029679A (ko) 연성인쇄회로기판
JP4596955B2 (ja) 配線基板
JP2006032513A (ja) 回路基板および電子機器
KR102059279B1 (ko) 차폐성이 향상된 벤딩부를 포함하는 연성회로기판 및 이의 제조방법
US20240014536A1 (en) Multilayer substrate and electronic device
JP6687302B1 (ja) 高周波回路及び通信モジュール
JP2006286739A (ja) 配線基板
KR20090088690A (ko) 접촉부의 일부를 노출시키는 인쇄회로기판
US20200006906A1 (en) Manufacturing method of connector structure
JP5673874B2 (ja) 周期構造体及び配線基板
JP3861027B2 (ja) ケーブル部を有する回路基板製造用母体基板および回路基板の製造方法
JP2006074418A (ja) チップアンテナ、回路およびチップアンテナの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 11