KR102301443B1 - 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조 - Google Patents

디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조 Download PDF

Info

Publication number
KR102301443B1
KR102301443B1 KR1020200009802A KR20200009802A KR102301443B1 KR 102301443 B1 KR102301443 B1 KR 102301443B1 KR 1020200009802 A KR1020200009802 A KR 1020200009802A KR 20200009802 A KR20200009802 A KR 20200009802A KR 102301443 B1 KR102301443 B1 KR 102301443B1
Authority
KR
South Korea
Prior art keywords
repair
layer
color filter
display panel
filter layer
Prior art date
Application number
KR1020200009802A
Other languages
English (en)
Other versions
KR20210100228A (ko
Inventor
박재웅
노준형
김보겸
김선주
Original Assignee
주식회사 코윈디에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코윈디에스티 filed Critical 주식회사 코윈디에스티
Priority to KR1020200009802A priority Critical patent/KR102301443B1/ko
Publication of KR20210100228A publication Critical patent/KR20210100228A/ko
Application granted granted Critical
Publication of KR102301443B1 publication Critical patent/KR102301443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L51/56—
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/0023—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H01L2251/558—
    • H01L2251/568—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)
  • Liquid Crystal (AREA)

Abstract

기판 위에 금속배선층, 절연막층 및 컬러필터층이 순차적으로 적층 형성된 디스플레이 패널을 제공하는 제1단계; 상기 금속배선층을 리페어하기 위해 상기 컬러필터층과 상기 절연막층을 선택적으로 제거하여 리페어용 뱅크홈을 형성하는 제2단계; 상기 뱅크홈 내에 전도성 잉크를 토출하여 리페어금속층을 형성하는 제3단계; 상기 리페어금속층을 소결하는 제4단계; 및 상기 리페어금속층 상부에 리페어절연막층을 적층하고, 순차적으로 리페어컬러필터층을 적층하면서 평탄화하는 제5단계;를 포함하는 디스플레이 패널의 리페어 방법을 제공한다.

Description

디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조{METHOD FOR REPAIRING DISPLAY PANEL AND STRUCTURE OF DISPLAY PANEL USING THEREOF}
본 발명은 잉크젯 장치를 사용하여 어레이 패턴의 결함을 수리하는 디스플레이 패널의 리페어 방법에 관한 것이다.
디스플레이 패널은 이미지, 영상 등의 시각적 정보를 표시하는 장치이다. 이런 디스플레이 패널은 기술의 발달, IT 트렌드의 변화에 따라 동일 면적에 더 많은 화소, 데이터라인 등을 포함하는 추세이다. 그로 인해, 데이터라인 등의 금속 배선은 매우 미세한 선폭으로 형성되고, 미세 선폭으로 인한 금속 배선은 디스플레이 패널의 제조 공정에서 단선되어 불량이 발생한다. 그리고, 금속 배선의 단선이 발생하면 리페어 장치를 사용하여 이를 수리하게 된다.
그러나, 종래 리페어 공정은 패널의 제조 공정 중 소스 및 드레인 전극이 형성되는 단계 이내에서 수리하는 방법들에 국한되어 있었다. 또한, 기판의 상부에 막(passivation, 컬러필터)이 존재하는 소위 파이널(final) 패널은 고객(사)의 리페어 요청이 없는 바, 이를 폐기 처분하였다.
파이널 패널을 대상으로 리페어 공정을 진행하는 경우, 종래 기술은 막을 전부 제거해야 하는 바, 막 제거 과정에서 발생하는 매우 많은 파티클로 인해 리페어 금속층이 제대로 형성되지 못하는 문제점이 있었다. 또한, 새로 형성되는 리페어 금속층은 전도성 잉크의 특성에 크게 좌우되어 막질이 불량하거나, 퍼짐 현상에 의해 일정 두께로 형성되지 못하는 문제점이 있었다.
대한민국 등록특허 제10-1549672호 (2015. 8. 27. 등록) 대한민국 등록특허 제10-1792087호 (2017. 10. 25. 등록) 대한민국 공개특허 제10-2019-0102864호 (2019. 9. 4. 공개)
본 발명의 실시예는 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 제조 공정상 소위 파이널(final) 단계에 있는 디스플레이 패널을 대상으로 금속배선에 발생하는 결함을 수리하는 리페어 방법을 제공하고자 한다. 구체적으로, 하나의 서브픽셀 또는 서로 이웃하는 두 개의 서브픽셀 사이에 발생하는 결함을 수리하는 리페어 방법을 제공하고자 한다.
또한, 기판 상부에 형성되는 막(passivation, color filter) 제거를 최소화할 수 있는 리페어 방법을 제공하고자 한다. 또한, 전도성 잉크의 특성에 영향을 받지 않는 리페어 방법을 제공하고자 한다. 또한, 새로 형성되는 금속배선층의 저항값을 효과적으로 낮출 수 있는 리페어 방법을 제공하고자 한다. 리페어 공정 이후, 리페어된 서브픽셀이 정상적으로 동작할 수 있는 리페어 방법을 제공하고자 한다.
본 발명의 실시예는 상기와 같은 과제를 해결하고자, 기판 위에 금속배선층, 절연막층 및 컬러필터층이 순차적으로 적층 형성된 디스플레이 패널을 제공하는 제1단계; 상기 금속배선층을 리페어하기 위해 상기 컬러필터층과 상기 절연막층을 선택적으로 제거하여 리페어용 뱅크홈을 형성하는 제2단계; 상기 뱅크홈 내에 전도성 잉크를 토출하여 리페어금속층을 형성하는 제3단계; 상기 리페어금속층을 소결하는 제4단계; 및 상기 리페어금속층 상부에 리페어절연막층을 적층하고, 순차적으로 리페어컬러필터층을 적층하면서 평탄화하는 제5단계;를 포함하는 디스플레이 패널의 리페어 방법을 제공한다.
상기 제2단계에서, 상기 뱅크홈은 제1결함이 발생한 제1결함영역 내의 금속배선층을 노출시키는 것이 바람직하다.
상기 제2단계에서, 상기 금속배선층은 복수 개의 게이트라인과 복수 개의 데이터라인으로 이루어지고, 상기 게이트라인과 상기 데이터라인이 교차하는 지점 부근에서 데이터라인에 제2결함이 발생하는 경우, 상기 뱅크홈은 상기 제2결함과 인접하는 게이트라인의 상부를 가로지르며, 서로 이웃하는 서브픽셀 사이에 형성되는 것이 바람직하다.
상기 뱅크홈은 상기 제2결함이 발생한 제2결함영역 내의 데이터라인을 노출시키지 않는 것이 바람직하다.
상기 제3단계에서, 상기 리페어금속층의 선폭을 상기 뱅크홈의 폭과 동일하게 형성하는 것이 바람직하다.
상기 제3단계와 상기 제4단계를 반복하여, 상기 리페어금속층의 두께를 조절하는 것이 바람직하다.
상기 제5단계에서, 상기 리페어컬러필터층의 상면 높이를 상기 컬러필터층의 상면 높이와 일치시키는 것이 바람직하다.
제1항 내지 제7항 중 어느 한 항의 리페어 방법에 의해 형성되는 디스플레이 패널 구조를 제공한다.
이상에서 살펴본 바와 같은 본 발명의 과제해결 수단에 의하면 다음과 같은 사항을 포함하는 다양한 효과를 기대할 수 있다. 다만, 본 발명이 하기와 같은 효과를 모두 발휘해야 성립되는 것은 아니다.
본 발명의 일 실시예에 따른 디스플레이 패널의 리페어 방법은 제조 공정상 소위 파이널(final) 단계에 있는 디스플레이 패널을 대상으로 금속배선에 발생하는 결함을 수리할 수 있다. 구체적으로, 하나의 서브픽셀 또는 서로 이웃하는 두 개의 서브픽셀 사이에 발생하는 결함을 수리할 수 있다.
또한, 본 리페어 방법은 기판 상부에 형성되는 막(passivation, color filter) 제거를 최소화할 수 있다. 또한, 본 리페어 방법은 전도성 잉크의 특성에 영향을 받지 않는다. 또한, 본 리페어 방법은 새로 형성되는 금속배선층의 저항값을 효과적으로 낮출 수 있다. 본 리페어 방법은 리페어 공정 이후, 리페어된 서브픽셀이 정상적으로 동작할 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널의 리페어 방법에 대한 흐름도.
도 2는 정상 상태의 서브픽셀에 대한 개략적인 평면도와 2-2' 방향 단면도.
도 3은 도 2의 서브픽셀에 오픈결함이 발생한 상태의 평면도와 3-3' 방향 단면도.
도 4는 도 3의 오픈결함을 리페어하는 과정을 나타내는 도면.
도 5는 게이트라인과 데이터라인이 교차하는 지점에서 오픈결함이 발생한 상태의 도면.
도 6은 도 5에서 일 실시예에 따른 뱅크홈의 형성 모습을 나타내는 도면.
이하, 본 발명을 설명함에 있어서 관련된 공지 기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 패널의 리페어 방법에 대한 흐름도이고, 도 2는 정상 상태의 서브픽셀에 대한 개략적인 평면도와 2-2' 방향 단면도이며, 도 3은 도 2의 서브픽셀에 오픈결함이 발생한 상태의 평면도와 3-3' 방향 단면도이고, 도 4는 도 3의 오픈결함을 리페어하는 과정을 나타내는 도면이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 패널의 리페어 방법은 제1단계 내지 제5단계를 포함할 수 있다. 먼저, 제1단계는 기판(10) 위에 금속배선층(20), 절연막층(30) 및 컬러필터층(40)이 순차적으로 적층 형성된 디스플레이 패널을 제공하는 단계이다.(S10) 여기서, 디스플레이 패널은 소스 및 드레인 전극의 상부에 컬러필터층(40) 구조가 형성된 파이널(final) 패널을 의미한다.
금속배선층(20)은 유리나 고분자 기판 위에 형성되는 것이 일반적이다. 여기서, 금속배선층(20)은 복수 개의 데이터라인으로 이루어질 수 있다. 또한, 금속배선층(20)은 복수 개의 게이트라인과 복수 개의 데이터라인으로 이루어질 수 있다. 한편, 금속배선층(20)은 오픈(open)결함, 쇼트(short)결함 등 불량으로 판정되는 적어도 하나 이상의 결함을 포함한다. 그리고, 결함은 하나의 서브픽셀 내에서 발생할 수 있다. 이런 경우, 결함은 예를 들어, 데이터라인의 일부가 단선되는 오픈결함일 수 있다. 또한, 결함은 게이트라인과 데이터라인이 교차하는 지점 부근의 데이터라인에서 발생할 수 있다.
절연막(passivation)층(30)은 금속배선층(20)의 상부에 적층되어, 금속배선층(20)을 전기적으로 절연시키고, 동시에 보호하는 역할을 한다.
컬러필터층(40)은 블랙 매트릭스 사이에 주기적으로 반복되는 적색(R), 녹색(G) 및 청색(B)의 컬러필터 패턴을 의미한다. 또한, 컬러필터층(40)은 휘도 특성의 향상을 위해 투명한 재질로 이루어진 물질로 화이트를 발광하는 화이트 패턴이 RGB 컬러필터 패턴과 더불어 주기적으로 형성될 수도 있다.
다음으로, 제2단계는 금속배선층(20)을 리페어하기 위해 컬러필터층(40)과 절연막층(30)을 선택적으로 제거하여 리페어용 뱅크홈(100)을 형성하는 단계이다.(S20) 그 결과, 뱅크홈(100)을 구성하는 뱅크는 필수적으로 컬러필터층(40)의 내측벽으로 이루어지며, 추가적으로 절연막층(30)의 내측벽을 더 포함할 수 있다. 즉, 제2단계에서, 절연막층(30)은 선택적으로 제거될 수 있다. 한편, 사용자는 레이저유닛(미도시)을 포함하는 리페어 장비를 사용하여 뱅크홈(100)을 형성한다. 그리고, 사용자는 이런 레이저유닛의 가공 조건을 미리 설정할 수 있다. 그 결과, 뱅크홈(100)의 면적, 두께 등 가공 조건을 달리할 수 있다.
또한, 제2단계에서, 일 실시예에 따른 뱅크홈(100)의 형성은 컬러필터층(40)과 절연막층(30)의 제거를 최소화시킨다. 이는 파티클의 생성을 최대한 줄여주며, 동시에 후술할 리페어금속층(200)의 저항을 효과적으로 낮출 수 있다.
또한, 뱅크홈(100)은 제1결함이 발생한 제1결함영역(R1) 내의 금속배선층(20)을 노출시킨다. 여기서, 제1결함은 전술한 오픈결함, 쇼트결함 등을 포함한다. 일 실시예에 따라, 하나의 서브픽셀 내의 데이터라인(DL2) 중 일부에서 오픈결함이 발생하면, 사용자는 오픈결함이 발생한 영역 내의 데이터라인(DL2) 상부에 위치하는 컬러필터층(40)과 절연막층(30)을 각각 제거하여 뱅크홈(100)을 형성할 수 있다. 이 때, 레이저유닛은 파장이 다른 레이저빔을 선택적으로 조사하여 컬러필터층(40)과 절연막층(30)을 함께 제거할 수 있다. 다만, 단선된 부분에는 금속배선층(20)이 빈 상태인 바, 컬러필터층(40)이 상대적으로 두껍게 형성되어 있다.
일 실시예에 따른 뱅크홈(100)은 제1결함영역(R1) 내에서 단선된 데이터라인(DL2)을 직접 연결하는 형상일 수 있다.(direct형). 이 때, 뱅크홈(100)은 금속배선층(20)과 기판(10)을 노출시킬 수 있다. 또한, 일 실시예에 따른 뱅크홈(100)은 데이터라인(DL2)의 선폭과 동일한 폭으로 형성될 수 있다.
도 5는 게이트라인과 데이터라인이 교차하는 지점에서 오픈결함이 발생한 상태의 도면이고, 도 6은 도 5에서 일 실시예에 따른 뱅크홈의 형성 모습을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 다른 실시예에 따라, 금속배선층(20)은 복수 개의 게이트라인과 복수 개의 데이터라인으로 이루어지고, 게이트라인(GL(n))과 데이터라인(DL(n))이 교차하는 지점 부근에서 데이터라인(DL(n))에 제2결함이 발생하는 경우, 뱅크홈(100)은 제2결함과 인접하는 게이트라인(GL(n))의 상부를 가로지르며, 서로 이웃하는 서브픽셀 사이에 형성된다. 이 때, 뱅크홈(100)은 제2결함이 발생한 제2결함영역(R2) 내의 데이터라인(DL(n))을 노출시키지 않는다. 한편, 제2결함은 제1결함과 동일하다. 그 결과, 뱅크홈(100)은 게이트라인(GL(n))을 사이에 두고 이웃하는 2개의 서브픽셀 사이에 형성된다. 그리고, 뱅크홈(100)은 제2결함이 발생한 제2결함영역(R2)을 노출시키지 않는 바, 이는 다이렉트(direct)형이 아닌 디투어(detour)형의 트렌치를 제공한다. 또한, 뱅크홈(100)은 게이트라인(GL(n))과 데이터라인(DL(n))이 교차하는 지점에는 형성되지 않는다.
구체적으로, 사용자는 제2결함이 발생한 데이터라인(DL(n)) 중 정상영역(R10)을 노출시키기 위해 그 상부에 적층되어 있는 컬러필터층(40)과 절연막층(30)을 각각 제거한다. 동일하게, 사용자는 바로 이웃하는 서브픽셀에서도 전기적 연결을 위해 제2결함이 발생한 데이터라인(DL)의 정상영역(R20)을 노출시키기 위해 그 상부에 적층되어 있는 컬러필터층(40)과 절연막층(30)을 각각 제거한다. 또한, 전술한 한 쌍의 정상영역(R10),(R20) 사이를 연결하는 연통홈(F)을 더 형성하여 뱅크홈(100)을 완성한다. 연통홈(F)은 컬러필터층(40)만을 미리 설정된 선폭으로 제거하되, 서로 이웃하는 서브픽셀 사이에 배치되는 게이트라인(GL(n))의 상부를 가로지르도록 한다.
즉, 게이트라인(GL(n))과 데이터라인(DL(n))이 교차하는 지점 부근에서 데이터라인(DL(n))에 제2결함이 발생하는 경우, 사용자는 제2결함영역(R2)을 사이에 두고 제2결함이 있는 서브픽셀과, 제2결함에 바로 인접하는 서브픽셀 사이에 뱅크홈(100)을 형성하는 것이다.
그 다음, 제3단계는 뱅크홈(100) 내에 전도성 잉크를 토출하여 리페어금속층(200)을 형성하는 단계이다.(S30) 다시 도 1 내지 도 4를 참조하면, 전도성 잉크는 전도성 금속(Ag, Cu 등) 중 선택된 어느 하나 이상을 금속 파티클 형태로 특정 용매에 포함시켜 형성된다. 한편, 금속 파티클은 구형, 막대형 등 다양한 형상으로 이루어진다. 또한, 전도성 잉크는 노즐유닛을 통해 토출된다. 다만, 전도성 잉크는 뱅크홈(100)으로 인해 토출되는 양을 극소량 등으로 조절할 필요가 없다. 따라서, 일 실시예에 따른 리페어 방법은 전도성 잉크의 개별적인 성능에 영향을 받지 않는다. 또한, 이는 다양한 형태의 잉크젯 장치를 적용할 수 있도록 한다. 그 결과, E.H.D(Electro Hydro Dynamics) 잉크젯 장치, 공압 토출 방식의 잉크젯 장치 등을 사용할 수 있다.
또한, 일 실시예에 따른 리페어금속층(200)의 두께는 금속배선층(20)의 두께보다 작을 수 있다. 한편, 리페어금속층(200)은 뱅크홈(100) 내에서 형성된다. 이런, 리페어금속층(200)은 결함이 있는 금속배선층(20)을 전기적으로 연결시킨다. 또한, 리페어금속층(200)의 선폭을 뱅크홈(100)의 폭과 동일하게 형성할 수 있다. 그 결과, 잉크젯 장치를 통한 전도성 잉크의 토출 제어는 종래보다 자유롭게 된다.
다음으로, 제4단계는 리페어금속층(200)을 소결하는 단계이다.(S40) 이를 위해, 시간적으로 연속된 출력을 제공하는 CW(continuous wave) 레이저 장치를 사용하는 것이 바람직하다. 한편, 레이저 소결 공정은 전도성 잉크가 토출되는 뱅크홈(100) 부분으로 한정하는 것이 바람직하다. 이 때, 뱅크 역할을 하는 뱅크홈(100) 주변의 컬러필터층(40)은 레이저 소결 공정에 의한 손상을 받지 않는다.
전도성 잉크는 소결 공정 이후 열에 의한 결합, 응고 현상으로 인해 그 두께가 감소하는 바, 리페어금속층(200)의 높이는 보다 낮아진다. 한편, 리페어금속층(200)의 두께는 전기 저항값 등과 밀접한 관련을 갖는다. 즉, 두께가 증가하면, 저항값이 낮아지고, 발열량 또한 줄어든다. 따라서, 사용자는 리페어금속층(200)에 의한 저항값이 미리 설정된 저항값 이하가 되도록 리페어금속층(200)의 두께를 조절할 필요가 있다.
리페어금속층(200)의 두께를 조절하기 위해, 사용자는 제3단계와 제4단계를 반복할 수 있다. 즉, 최초의 레이저 소결 공정 이후, 뱅크홈(100) 내에 다시 전도성 잉크를 토출하고, 레이저 소결 공정을 반복 진행하여 이미 형성된 리페어금속층(200) 상부에 리페어금속층(200)을 추가적으로 형성시킬 수 있다. 다만, 최종의 리페어금속층(200)은 뱅크를 구성하는 컬러필터층(40)의 상면 높이 보다 낮게 형성되는 것이 바람직하다.
다음으로, 제5단계는 리페어금속층(200) 상부에 리페어절연막층(300)을 적층하고, 순차적으로 리페어컬러필터층(400)을 적층하면서 평탄화하는 단계이다.(S50) 리페어절연막층(300)은 리페어금속층(200)을 전기적으로 절연시키고, 동시에 보호하는 역할을 한다. 리페어절연막층(300)은 전술한 절연막층(30)과 동일한 전기적 소재를 사용할 수 있다. 그리고, 리페어컬러필터층(400)을 리페어절연막층(300)의 상부에 적층하면서 평탄화하는 공정을 진행한다. 이 때, 리페어컬러필터층(400)의 상면 높이를 컬러필터층(40)의 상면 높이와 일치시키는 것이 바람직하다. 평탄화 공정은 리페어컬러필터층(400) 내의 굴절률 차이, 그리고 기존 컬러필러층과의 굴절률 차이를 최소화한다. 또한, 이는 리페어 이후 리페어컬러필터층(400)이 완전하게 정상적인 서브픽셀로 동작하도록 한다.
한편, 본 발명의 일 실시예에 따른 디스플레이 패널 구조는 전술한 리페어 방법을 통해 형성될 수 있다. 구체적으로, 디스플레이 패널 구조는 금속배선층(20), 절연막층(30) 및 컬러필터층(40)이 순차적으로 적층 형성되는 논(non)리페어 영역과, 컬러필터층(40)과 선택적으로 절연막층(30)을 제거하여 형성되는 뱅크홈(100)에 리페어 공정을 통해 형성되는 리페어 영역을 포함한다. 이 때, 리페어 영역은 순차적으로 적층되는 리페어금속층(200), 리페어절연막층(300), 리페어컬러필터층(400)을 포함한다. 다만, 일 실시예에 따른 리페어 방법은 컬러필터층(40)이 형성된 디스플레이 패널을 대상으로 한다. 여기서, 뱅크홈(100)은 리페어금속층(200)의 선폭과 동일한 폭을 갖도록 형성하여 전도성 잉크에 대한 토출 제어 등을 용이하게 한다. 일 실시예에 따른 리페어 방법은 이미 상술한 바, 이하 구체적 설명은 생략한다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.
10 : 기판 20 : 금속배선층
30 : 절연막층 40 : 컬러필터층
100 : 뱅크홈 200 : 리페어금속층
300 : 리페어절연막층 400 : 리페어컬러필터층

Claims (8)

  1. 기판 위에 금속배선층, 절연막층 및 컬러필터층이 순차적으로 적층 형성된 디스플레이 패널을 제공하는 제1단계;
    상기 금속배선층을 리페어하기 위해 결함이 발생한 영역 내의 데이터라인 상부에 위치하는 상기 컬러필터층과 상기 절연막층을 선택적으로 제거하여 리페어용 뱅크홈을 형성하는 제2단계;
    상기 뱅크홈 내에 전도성 잉크를 토출하여 리페어금속층을 형성하는 제3단계;
    상기 리페어금속층을 소결하는 제4단계; 및
    상기 리페어금속층 상부에 리페어절연막층을 적층하고, 순차적으로 리페어컬러필터층을 적층하면서 평탄화하는 제5단계;를 포함하며,
    상기 뱅크홈은 컬러필터층의 내측벽과 상기 절연막층의 내측벽을 포함하고,
    상기 제2단계에서, 상기 금속배선층은 복수 개의 게이트라인과 복수 개의 데이터라인으로 이루어지고, 상기 게이트라인과 상기 데이터라인이 교차하는 지점 부근에서 상기 데이터라인에 제2결함이 발생하는 경우, 상기 제2결함이 발생한 데이터라인 중 정상영역을 노출시키기 위해 컬러필터층과 절연막을 각각 제거하며,
    상기 제3단계에서, 하나의 서브픽셀 내의 데이터라인에 제1결함이 발생하는 경우, 상기 뱅크홈의 폭을 상기 제1결함이 발생한 데이터라인의 선폭과 동일하게 형성하는 것을 특징으로 하는 디스플레이 패널의 리페어 방법.
  2. 제1항에 있어서, 상기 제2단계에서,
    상기 뱅크홈은 제1결함이 발생한 제1결함영역 내의 금속배선층을 노출시키는 디스플레이 패널의 리페어 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 뱅크홈은 상기 제2결함이 발생한 제2결함영역 내의 데이터라인을 노출시키지 않는 디스플레이 패널의 리페어 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 제3단계와 상기 제4단계를 반복하여, 상기 리페어금속층의 두께를 조절하는 디스플레이 패널의 리페어 방법.
  7. 제1항에 있어서, 상기 제5단계에서,
    상기 리페어컬러필터층의 상면 높이를 상기 컬러필터층의 상면 높이와 일치시키는 디스플레이 패널의 리페어 방법.
  8. 제1항, 제2항, 제4항, 제6항 또는 제7항 중 어느 한 항의 리페어 방법에 의해 형성되는 디스플레이 패널 구조.
KR1020200009802A 2020-01-28 2020-01-28 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조 KR102301443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200009802A KR102301443B1 (ko) 2020-01-28 2020-01-28 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200009802A KR102301443B1 (ko) 2020-01-28 2020-01-28 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조

Publications (2)

Publication Number Publication Date
KR20210100228A KR20210100228A (ko) 2021-08-17
KR102301443B1 true KR102301443B1 (ko) 2021-09-14

Family

ID=77466166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200009802A KR102301443B1 (ko) 2020-01-28 2020-01-28 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조

Country Status (1)

Country Link
KR (1) KR102301443B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116652372B (zh) * 2023-07-28 2024-03-22 苏州科韵激光科技有限公司 一种叠层线路激光修复方法及设备
CN116810184B (zh) * 2023-08-30 2024-02-02 苏州科韵激光科技有限公司 一种微细线路激光修复装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482165B1 (ko) * 2002-10-21 2005-04-14 엘지.필립스 엘시디 주식회사 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101000A (ko) * 2010-03-05 2011-09-15 엘지디스플레이 주식회사 액정표시장치의 레이저 리페어방법
KR101549672B1 (ko) 2014-08-26 2015-09-03 주식회사 코윈디에스티 전도성 잉크를 사용하는 디스플레이 수리 장치 및 방법
KR101792087B1 (ko) * 2016-03-24 2017-11-02 주식회사 코윈디에스티 금속배선 리페어 방법
KR20190102864A (ko) 2018-02-27 2019-09-04 주식회사 코윈디에스티 회로기판 오픈 결함의 리페어를 위한 잉크젯 노즐 모듈 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482165B1 (ko) * 2002-10-21 2005-04-14 엘지.필립스 엘시디 주식회사 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법

Also Published As

Publication number Publication date
KR20210100228A (ko) 2021-08-17

Similar Documents

Publication Publication Date Title
KR102301443B1 (ko) 디스플레이 패널의 리페어 방법 및 이를 적용한 디스플레이 패널 구조
KR102120578B1 (ko) Tft 기판의 단선 수리 방법
CN100463018C (zh) 有源矩阵衬底、显示装置以及像素缺陷修正方法
US20040119928A1 (en) In plane switching liquid crystal displaying apparatus for improved luminance
US8817201B2 (en) Display panel, array substrate and manufacturing method thereof
TWI542931B (zh) 畫素結構之修補方法、修補後之畫素結構以及畫素陣列
KR20150059949A (ko) 유기전계 발광소자 및 이의 리페어 방법
CN105785678B (zh) Tft基板的断线修复方法
CN112102735B (zh) 显示装置
US11069721B2 (en) Display device and method of manufacturing the same
US20170146874A1 (en) Array substrate, display device, method for maintaining the same and method for manufacturing the same
US8013947B2 (en) Display device and manufacturing method of the same
US5977563A (en) Active matrix substrate and correcting method of structural defect
JP2008026752A (ja) カラーフィルタ基板、カラーフィルタ基板の修正方法及びカラー液晶表示装置
US7053977B2 (en) Laser repair structure of liquid crystal display device and method thereof
JP6512834B2 (ja) 表示装置、および表示装置を製造するための表示装置用部材
US6979604B2 (en) Method for forming pattern on substrate and method for fabricating liquid crystal display using the same
KR101566429B1 (ko) 표시판, 박막 트랜지스터 표시판 및 기판의 수리 방법
KR101133072B1 (ko) 컬러 필터의 리페어 방법
CN105425433B (zh) 具有亮点缺陷的像素的修复方法、阵列基板及液晶面板
JP2006164864A (ja) 電気光学装置及び電子機器
KR20060024050A (ko) 액정표시장치 노광 마스크 패턴 및 노광 방법
KR102627067B1 (ko) 유기발광표시장치 및 그 제조방법
DE102018127237A1 (de) Vorrichtung zum Ablagern eines ultrafeinen Musters, Verfahren zum Ablagern eines ultrafeinen Musters, das diese verwendet, und lichtemittierende Anzeigevorrichtung, die durch das Verfahren zum Ablagern eines ultrafeinen Musters hergestellt ist
JP2006171576A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant