WO2017159284A1 - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法 Download PDF

Info

Publication number
WO2017159284A1
WO2017159284A1 PCT/JP2017/007012 JP2017007012W WO2017159284A1 WO 2017159284 A1 WO2017159284 A1 WO 2017159284A1 JP 2017007012 W JP2017007012 W JP 2017007012W WO 2017159284 A1 WO2017159284 A1 WO 2017159284A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil conductor
external electrode
coil
conductor
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/007012
Other languages
English (en)
French (fr)
Inventor
伊藤 慎悟
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201790000661.1U priority Critical patent/CN208819684U/zh
Priority to JP2018505399A priority patent/JP6414649B2/ja
Publication of WO2017159284A1 publication Critical patent/WO2017159284A1/ja
Priority to US16/116,963 priority patent/US11735346B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Definitions

  • the present invention relates to a multilayer board provided with a coil conductor and a manufacturing method thereof.
  • a multilayer board with coil conductors there are those in which multiple insulating base materials with thermoplasticity are laminated, and multiple coil conductors are patterned on the laminated interface or mounting surface of the insulating base material To do.
  • the coil conductors adjacent to each other in the lamination direction are connected to each other between layers. It is common to be directly connected by a conductor (for example, Patent Document 1).
  • Such a multi-layer substrate is manufactured by forming coil conductors and external electrodes on a plurality of insulating base materials, and then laminating the insulating base materials and collectively heat-pressing them.
  • an object of the present invention is to provide a multilayer substrate capable of accurately detecting an electrical short circuit generated between coil conductors.
  • the multilayer substrate according to the present invention includes a laminate, a first external electrode, a second external electrode, and a plurality of coil conductors.
  • the laminate is formed by laminating a plurality of insulating base materials having thermoplasticity, and has a first main surface and a second main surface located on opposite sides in the stacking direction of the insulating base materials.
  • the first external electrode and the second external electrode are formed on the first main surface.
  • the plurality of coil conductors are three or more coil conductors that are patterned on each of a plurality of different surfaces of the first principal surface, the second principal surface, and the laminated interface of the insulating base material and arranged in the lamination direction.
  • the first coil conductor and the second coil conductor are included, and are connected in series between the first external electrode and the second external electrode. And the surface in which another coil conductor was formed is not interposed between the two surfaces in which the 1st coil conductor and the 2nd coil conductor are formed, respectively. Further, the first coil conductor and the second coil conductor are directly connected to the first external electrode and the second external electrode, respectively, without passing through another coil conductor.
  • the first coil conductor is disposed at the position closest to the first external electrode in the electrical path of the circuit constructed therein, and the second coil conductor is positioned at the position closest to the second external electrode. Is arranged. Therefore, when an electrical short circuit occurs between the first coil conductor and the second coil conductor, the inductance generated between the first external electrode and the second external electrode is determined from a predetermined value generated when there is no short circuit. The amount of change increases. Therefore, it is possible to determine whether or not a short circuit has occurred based on the measured value of inductance between the first external electrode and the second external electrode. Thereby, it becomes easy to discriminate defective products in the characteristic inspection process after the multilayer substrate is manufactured.
  • any one of the two surfaces on which the first coil conductor and the second coil conductor are respectively formed is the first main surface in the stacking direction among the plurality of different surfaces or It is preferable that the surface has the smallest distance to the second main surface, or a surface that is zero and coincides with the first main surface or the second main surface.
  • two coil conductors that are likely to cause an electrical short circuit among the plurality of coil conductors are directly connected to the first external electrode and the second external electrode as the first coil conductor and the second coil conductor, respectively. Will be connected to.
  • the laminate includes two regions.
  • the first region is a region defined by the distance from the first main surface in the stacking direction to the surface on which the second coil conductor is formed counting from the first main surface.
  • the second region is a region defined by the distance from the second main surface in the stacking direction to the surface on which the second coil conductor is formed from the second main surface. Then, the two coil conductors located in the region having the smaller distance are directly connected to the first external electrode and the second external electrode as the first coil conductor and the second coil conductor without passing through another coil conductor. It is preferable that it is connected to.
  • the two coil conductors that are likely to cause an electrical short circuit particularly during the hot pressing performed in the manufacturing process are used as the first coil conductor and the second coil conductor as the first external conductor. It will be directly connected to the electrode and the second external electrode.
  • the plurality of coil conductors Preferably have the following connection relationship. That is, it is preferable that the connection path from the first coil conductor to the third coil conductor reaches the third coil conductor without returning to the surface on which the first coil conductor is formed. Further, it is preferable that the connection path from the third coil conductor to the second coil conductor reaches the second coil conductor without returning to the surface on which the third coil conductor is formed.
  • connection path from the first coil conductor to the second coil conductor is shortened, and as a result, the electric resistance generated between the first external electrode and the second external electrode is reduced.
  • the one surface may be a surface having the shortest distance to the first main surface in the stacking direction, or a surface that is zero and coincides with the first main surface. .
  • one external electrode of the first external electrode and the second external electrode and one coil conductor of the first coil conductor and the second coil conductor are among the plurality of different surfaces. It is preferable that the first coil conductor is directly connected without passing through any other surface other than the surface on which the coil conductor is formed.
  • the other external electrode of the first external electrode and the second external electrode and the other coil conductor of the first coil conductor and the second coil conductor are the first of the plurality of different surfaces. It is preferable that the coil conductor and the second coil conductor are directly connected without passing through other surfaces other than the two surfaces on which the coil conductor and the second coil conductor are respectively formed.
  • connection path from the first external electrode to the second external electrode is shortened, and as a result, the electrical resistance generated between the first external electrode and the second external electrode is further reduced.
  • the distance between the surface on which the first coil conductor is formed and the surface on which the second coil conductor is formed is between the surfaces on which another coil conductor is formed. It is preferable that it is smaller than this distance.
  • two coil conductors that are likely to cause an electrical short circuit among the plurality of coil conductors are directly connected to the first external electrode and the second external electrode as the first coil conductor and the second coil conductor, respectively. Will be connected to.
  • the method for manufacturing a multilayer substrate according to the present invention includes a conductor formation step and a lamination step.
  • the conductor forming step includes three or more coil conductors including the first coil conductor and the second coil conductor, the first external electrode, and the second external electrode with respect to the plurality of insulating base materials having thermoplasticity.
  • a wiring conductor is a step of forming a laminated body having a first main surface and a second main surface that are positioned on opposite sides in the laminating direction of the insulating base material by laminating a plurality of insulating base materials.
  • the conductor forming process includes the following three processes.
  • the first step is a step of forming the first external electrode and the second external electrode on the insulating base material that constitutes the first main surface.
  • a 2nd process forms a some coil conductor with respect to the insulation base material which comprises a several different surface among the 1st main surface, the 2nd main surface, and the lamination
  • a plurality of coil conductors are connected in series between the first external electrode and the second external electrode, and the first coil conductor and the second coil conductor are separated from each other in the laminate.
  • wiring conductors are formed on a plurality of insulating base materials so as to be directly connected to the first external electrode and the second external electrode without using a conductor.
  • a plurality of coil conductors are arranged in the stacking direction in the stacked body to be formed, while the first coil conductor and the second coil conductor are respectively disposed between two surfaces. It includes a step of laminating a plurality of insulating base materials so that the surface on which the coil conductor is to be disposed does not intervene and heating and pressing them together.
  • the multilayer substrate described above can be manufactured.
  • an electrical short circuit generated between coil conductors can be detected with high accuracy.
  • FIG. 1 is an exploded perspective view conceptually showing a multilayer substrate according to a first embodiment.
  • A The circuit constructed
  • b The figure which showed the state in which the electrical short circuit arose in the circuit, respectively. It is the flowchart which showed the manufacturing method of the multilayer substrate.
  • A The circuit constructed
  • FIG. 1 is an exploded perspective view conceptually showing the multilayer substrate according to the first embodiment.
  • the multilayer substrate includes a multilayer body 1, a first external electrode 21, a second external electrode 22, four coil conductors 31 to 34, and a wiring conductor.
  • the laminate 1 is obtained by laminating four insulating base materials 10A to 10D having thermoplasticity.
  • each of the insulating substrates 10A to 10D is formed from a thermoplastic resin such as a liquid crystal polymer or a thermoplastic polyimide, has a rectangular shape, and has substantially the same size.
  • the stacked body 1 has a first main surface 11 and a second main surface 12 that are located on opposite sides in the stacking direction D1 of the insulating base materials 10A to 10D.
  • the insulating bases 10A to 10D are not limited to a rectangular shape, and may have various shapes such as a square.
  • the first external electrode 21 and the second external electrode 22 are both formed on the first main surface 11 of the multilayer body 1. Specifically, the first external electrode 21 and the second external electrode 22 are input / output electrodes, and are patterned on the surface of the insulating base 10 ⁇ / b> A that becomes the first main surface 11.
  • the coil conductors 31 to 34 are respectively formed on the laminated body 1 as follows. That is, the coil conductor 31 is patterned on the first main surface 11, the coil conductor 32 is patterned on the laminated interface 13a of the insulating base materials 10A and 10B, and the coil conductor 33 is formed on the laminated interface 13b of the insulating base materials 10B and 10C. A pattern is formed, and a coil conductor 34 is patterned on the laminated interface 13c of the insulating bases 10C and 10D. In other words, the four coil conductors 31 to 34 are patterned on each of four different surfaces of the first main surface 11, the second main surface 12, and the laminated interfaces 13a to 13c. A protective film for protecting the coil conductor 31 may be formed on the first main surface 11.
  • the coil conductor 31 is formed on the surface of the insulating base 10A to be the first main surface 11, and the coil conductors 32 to 34 are the surfaces on the first main surface 11 side of the insulating bases 10B to 10D, respectively. Is formed.
  • the surfaces on the first main surface 11 side of the insulating base materials 10B to 10D are surfaces constituting the stacked interfaces 13a to 13c in the stacked body 1, respectively.
  • the coil conductors 31 to 34 are arranged so as to be aligned in the stacking direction D1. That is, the coil conductors 31 to 34 are arranged so that their coil axes are substantially coaxial. In other words, the coil conductors 31 to 34 are arranged such that their openings face each other in the stacking direction D1. More specifically, the coil conductors 31 to 34 are arranged so that the projected images of the coil conductors 31 to 34 on the first main surface 11 at least partially overlap around the coil axis. That is, the coil conductors 31 to 34 are arranged so as to face at least partially.
  • the arrangement of the coil conductors 31 to 34 is not limited to this, and various modifications are possible.
  • the coil conductors 31 to 34 may be arranged so as to be displaced from each other from the opposing positions.
  • the projection images of the coil conductors 31 to 34 on the first main surface 11 are arranged so as to be close to each other. Also good.
  • each of the coil conductors 31 to 34 is configured by combining a plurality of linear patterns so that these shapes are spiral shapes based on a quadrangle.
  • the coil conductors 31 to 34 extend around the coil axis as follows. That is, the coil conductors 31 and 33 extend counterclockwise (counterclockwise) from the inner peripheral ends 31a and 33a located on the inner side to the outer peripheral ends 31b and 33b located on the outer side.
  • the coil conductors 32 and 34 respectively extend clockwise (clockwise) from the inner peripheral ends 32a and 34a located on the inner side to the outer peripheral ends 32b and 34b located on the outer side.
  • the coil conductors 31 to 34 may be composed of a curved pattern, or may be composed of a combination of a linear pattern and a curved pattern. Further, the coil conductors 31 to 34 may extend clockwise from the inside to the outside (clockwise), or may extend to the left (counterclockwise) from the inside to the outside. .
  • the coil conductors 31 to 34 are formed so that their inner peripheral ends and outer peripheral ends have the following positional relationship. That is, the outer peripheral end 32 b of the coil conductor 32 is formed at a position facing the second external electrode 22. The inner peripheral end 32a of the coil conductor 32 and the inner peripheral end 33a of the coil conductor 33 are formed at positions facing each other. Further, the outer peripheral end 33b of the coil conductor 33 and the outer peripheral end 34b of the coil conductor 34 are formed at positions facing each other.
  • a connecting auxiliary conductor Wa1 is formed on the surface of the insulating base 10B on the first main surface 11 side at a position inside the coil conductor 32 and at a position away from the coil conductor 32.
  • an auxiliary conductor Wa2 is formed on the surface of the insulating base 10C on the first main surface 11 side at a position facing the auxiliary conductor Wa1.
  • the position of the auxiliary conductor Wa ⁇ b> 2 is a position inside the coil conductor 33 and a position separated from the coil conductor 33.
  • the inner peripheral end 31a of the coil conductor 31 and the inner peripheral end 34a of the coil conductor 34 are formed at positions facing each other and interposing the auxiliary conductors Wa1 and Wa2.
  • the coil conductors 31 to 34 formed in this way are connected in series between the first external electrode 21 and the second external electrode 22 by wiring conductors. Specifically, when a current flows between the first external electrode 21 and the second external electrode 22, a current in the same direction flows through each of the coil conductors 31 to 34 (that is, the generated magnetic fields are mutually connected).
  • the coil conductors 31 to 34 are connected as follows.
  • the coil conductor 31 has an outer peripheral end 31 b directly connected to the first external electrode 21 on the first main surface 11. That is, the outer peripheral end 31b of the coil conductor 31 is directly connected to the first external electrode 21 without passing through the other coil conductors 32 to 34.
  • the wiring conductor includes the auxiliary conductors Wa1 and Wa2 described above and interlayer connection conductors Wb1 to Wb6 described below.
  • the interlayer connection conductors Wb1 to Wb6 are indicated by alternate long and short dash lines in FIG.
  • the interlayer connection conductors Wb1 to Wb3 are conductive vias formed in the insulating bases 10A to 10C, respectively, and are linearly arranged from the inner peripheral end 31a of the coil conductor 31 to the inner peripheral end 34a of the coil conductor 34.
  • the interlayer connection conductor Wb1 connects the inner peripheral end 31a of the coil conductor 31 and the auxiliary conductor Wa1
  • the interlayer connection conductor Wb2 connects the auxiliary conductors Wa1 and Wa2.
  • the interlayer connection conductor Wb3 is the auxiliary conductor. Wa2 and the inner peripheral end 34a of the coil conductor 34 are connected to each other. Thereby, the inner peripheral end 31a of the coil conductor 31 and the inner peripheral end 34a of the coil conductor 34 are connected to each other without interposing the other coil conductors 32 and 33 therebetween.
  • the interlayer connection conductor Wb4 is a conductive via formed in the insulating base material 10C and connects the outer peripheral end 34b of the coil conductor 34 and the outer peripheral end 33b of the coil conductor 33 to each other.
  • the interlayer connection conductor Wb5 is a conductive via formed in the insulating base material 10B, and connects the inner peripheral end 33a of the coil conductor 33 and the inner peripheral end 32a of the coil conductor 32 to each other.
  • the interlayer connection conductor Wb6 is a conductive via formed in the insulating base 10A, and connects the outer peripheral end 32b of the coil conductor 32 to the second external electrode 22. Thereby, the outer peripheral end 32 b of the coil conductor 32 is directly connected to the second external electrode 22 without passing through the other coil conductors 31, 33, 34.
  • the coil conductors 31 to 34, the first external electrode 21, the second external electrode 22, and the auxiliary conductors Wa1 and Wa2 described above are conductors formed from a metal foil such as a copper foil, for example.
  • the above-mentioned interlayer connection conductors Wb1 to Wb6 are, for example, conductors obtained by solidifying (metalizing) the conductive paste filled in the holes provided in the insulating base materials 10A to 10C.
  • a circuit in which the coil conductors 31 to 34 are connected in series between the first external electrode 21 and the second external electrode 22 is formed.
  • the coil conductors 31 to 34 are arranged in series in the order of the coil conductor 31, the coil conductor 34, the coil conductor 33, and the coil conductor 32 from the side close to the first external electrode 21 in the electrical path of this circuit.
  • the coil conductors 31 to 34 may be used as high frequency coils or low frequency coils.
  • the coil conductors 31 and 32 are directly connected to the first external electrode 21 and the second external electrode 22 without passing through another coil conductor.
  • the coil conductors 31 and 32 are two coil conductors that are adjacent to each other with the insulating base material 10A interposed therebetween. Therefore, no other coil conductor is interposed between them in the stacking direction D1.
  • the multilayer substrate described above has the following configuration. That is, the configuration is a configuration in which a surface on which another coil conductor is formed is not interposed between two surfaces on which the first coil conductor and the second coil conductor are formed.
  • the insulating base materials 10A and 10B on which the first coil conductor and the second coil conductor are formed are adjacent to each other without interposing other insulating base materials.
  • the wiring conductor is not limited to the above configuration (conductive vias, etc.) as long as it can connect the coil conductors 31 to 34 in the connection relationship shown in FIG. is there.
  • This manufacturing method includes at least a conductor forming step and a laminating step.
  • the first to third steps are executed, whereby the coil conductors 31 to 34, the first external electrode 21 and the second external electrode 22, and the wiring conductor are formed on the insulating base materials 10A to 10D. And are formed.
  • the first step is a step of forming the first external electrode 21 and the second external electrode 22.
  • the second step is a step of forming the coil conductors 31-34.
  • the third step is a step of forming a wiring conductor.
  • a coil conductor 31, a first external electrode 21 and a second external electrode 22, and interlayer connection conductors Wb1 and Wb6 are formed.
  • the coil conductor 31, the first external electrode 21, and the second external electrode 22 are formed on the surface of the insulating base material 10 ⁇ / b> A serving as the first main surface 11 by a patterning process or the like. More specifically, by applying a patterning process such as photolithography to a metal foil such as a copper foil formed on one side of the insulating base 10A, the coil conductor 31, the first external electrode 21, and the second external Electrode 22 is formed. The same applies to the formation of the coil conductors 32 to 34 and the auxiliary conductors Wa1 and Wa2 described below.
  • the interlayer connection conductors Wb1 and Wb6 are formed so as to penetrate the insulating base material 10A at the positions of the inner peripheral end 31a of the coil conductor 31 and the second external electrode 22, respectively. Specifically, at the position where the interlayer connection conductors Wb1 and Wb6 are to be formed, a hole penetrating the insulating base material 10A is formed. At this time, these holes are formed so as not to penetrate the coil conductor 31 and the second external electrode 22 formed on the surface of the insulating base 10A. Thereafter, the hole is filled with a conductive paste to form interlayer connection conductors Wb1 and Wb6. The same applies to the formation of the interlayer connection conductors Wb2 to Wb5 described below.
  • a coil conductor 32, an auxiliary conductor Wa1, and interlayer connection conductors Wb2 and Wb5 are formed on the insulating base material 10B.
  • the coil conductor 32 and the auxiliary conductor Wa ⁇ b> 1 are formed on the surface of the insulating base material 10 ⁇ / b> B serving as the surface on the first main surface 11 side by a patterning process or the like.
  • the outer peripheral end 32b of the coil conductor 32 is formed at a position facing the second external electrode 22 when stacked
  • the auxiliary conductor Wa1 is formed at a position facing the inner peripheral end 31a of the coil conductor 31 when stacked.
  • the interlayer connection conductors Wb2 and Wb5 are formed so as to penetrate the insulating base material 10B at the respective positions of the auxiliary conductor Wa1 and the inner peripheral end 32a of the coil conductor 32.
  • a coil conductor 33, an auxiliary conductor Wa2, and interlayer connection conductors Wb3 and Wb4 are formed on the insulating base material 10C.
  • the coil conductor 33 and the auxiliary conductor Wa ⁇ b> 2 are formed on the surface of the insulating base material 10 ⁇ / b> C serving as the surface on the first main surface 11 side by a patterning process or the like.
  • the inner peripheral end 33a of the coil conductor 33 is formed at a position facing the inner peripheral end 32a of the coil conductor 32 during lamination
  • the auxiliary conductor Wa2 is formed at a position facing the auxiliary conductor Wa1 during lamination.
  • the interlayer connection conductors Wb3 and Wb4 are formed so as to penetrate the insulating base material 10C at the respective positions of the auxiliary conductor Wa2 and the outer peripheral end 33b of the coil conductor 33.
  • the coil conductor 34 is formed on the insulating base material 10D. Specifically, the coil conductor 34 is formed on the surface of the insulating base material 10 ⁇ / b> D, which is the surface on the first main surface 11 side, by a patterning process or the like. At this time, the inner peripheral end 34a of the coil conductor 34 is formed at a position facing the auxiliary conductor Wa2 when stacked, and the outer peripheral end 34b of the coil conductor 34 is formed at a position facing the outer peripheral end 33b of the coil conductor 33 when stacked. Is done.
  • the insulating base materials 10A to 10D are laminated in a state of being arranged in this order, and then these are heated and pressed together.
  • the insulating bases 10A to 10D are pressed against each other, and the interlayer connection conductors Wb1 to Wb6 are solidified (metalized).
  • the laminated body 1 is formed.
  • a protective film that protects the coil conductor 31 may be formed on the first main surface 11.
  • the coil conductors 31 to 34 are connected in series between the first external electrode 21 and the second external electrode 22, and the coil conductors 31 and 32 are separated from each other.
  • the first external electrode 21 and the second external electrode 22 are directly connected to each other without the coil conductor.
  • the coil conductors 31 and 32 become the first coil conductor and the second coil conductor, respectively, and another coil conductor is formed between the two surfaces on which the first coil conductor and the second coil conductor are respectively formed. The surface is no longer interposed.
  • the insulating base material 10A constituting the first main surface 11 and the insulating base material 10D constituting the second main surface 12 are most susceptible to heat. That is, at the time of hot pressing, pressure and heat are applied to the insulating base materials 10A to 10D from the molds disposed vertically in the stacking direction D1. At this time, heat is easily transmitted to the insulating bases 10A and 10D located closest to the upper and lower molds, and heat is relatively difficult to be transmitted to the insulating bases 10C and 10D located on the inner side away from the mold. . Therefore, deformation and resin flow are likely to occur in the insulating base material 10A made of thermoplastic resin.
  • the two coil conductors 31 and 32 adjacent to each other through the insulating base material 10A have the most relative positional relationship. Changes are likely to occur. For this reason, in the multilayer substrate, an electrical short circuit is likely to occur between the two coil conductors 31 and 32 adjacent to each other via the insulating base material 10A that is easily affected by heat.
  • the coil conductors 31 and 32 satisfy the following condition among the combinations configured by selecting two of the coil conductors 31 to 34. That is, the condition is that in the stacking direction D1, the coil conductors are adjacent to each other without interposing another coil conductor, and one of the coil conductors 31 to 34 is located closest to the mold. It is. As described above, the two coil conductors satisfying such a condition are most likely to change in relative positional relationship due to deformation of the insulating base material and resin flow interposed therebetween. . Therefore, an electrical short circuit is likely to occur between the coil conductors 31 and 32 that satisfy such conditions.
  • the two coil conductors 31 and 32 that are likely to cause an electrical short circuit are formed as the first coil conductor and the second coil conductor without using another coil conductor.
  • the first external electrode 21 and the second external electrode 22 are directly connected to each other. That is, as shown in FIG. 2A, the coil conductor 31 is disposed at a position closest to the first external electrode 21 in the electrical path of the circuit constructed on the multilayer substrate, and the second external electrode 22
  • the coil conductor 32 is arranged at the closest position.
  • the coil conductors 31 to 34 are connected in series in the order of the coil conductor 31, the coil conductor 32, the coil conductor 33, and the coil conductor 34 from the side close to the first external electrode 21 in the electrical path. Yes.
  • the multilayer substrate according to the first embodiment it is possible to accurately detect an electrical short circuit generated between the coil conductors 31 and 32. Thereby, it becomes easy to discriminate defective products in the characteristic inspection process after the multilayer substrate is manufactured.
  • FIG. 5 is an exploded perspective view conceptually showing a multilayer substrate according to a second embodiment.
  • the insulating base material 10A may have a greater thickness in the stacking direction D1 than the other insulating base materials 10B to 10D.
  • the first region is the stacking direction D1 up to the stack interface (here, the stack interface 13a) where the second coil conductor (here, the coil conductor 32) is formed from the first main surface 11 side. Is a region defined by a distance X1 from the first main surface 11 in FIG.
  • the second region is in the stacking direction D1 up to the stack interface (here, the stack interface 13b) where the second coil conductor (here, the coil conductor 33) is formed from the second main surface 12 side. This is a region defined by a distance X2 from the second main surface 12.
  • the two coil conductors located in the region with the smaller distance are used as the first coil conductor and the second coil conductor without passing through another coil conductor.
  • 21 and the second external electrode 22 are preferably connected directly to each other.
  • the first embodiment described above is an example when the distance X1 is smaller than the distance X2 (see FIG. 1).
  • the distance X2 is smaller than the distance X1 as in the present embodiment, the insulating base materials 10C and 10D located on the second main surface 12 side are easily affected by heat during the heat pressing in the stacking process. For this reason, an electrical short circuit easily occurs between the two coil conductors 33 and 34 adjacent to each other via the insulating base material 10C that is easily affected by heat.
  • the two coil conductors 33 and 34 that are likely to cause an electrical short circuit are formed as the first coil conductor and the second coil conductor without passing through another coil conductor. It is preferable that the external electrode 21 and the second external electrode 22 are directly connected to each other.
  • the insulating base material 10A is thicker in the stacking direction D1 than the other insulating base materials 10B to 10D. For this reason, even if the insulating base material 10A is deformed during the hot pressing, an electrical short circuit is unlikely to occur between the two coil conductors 31 and 32 adjacent to each other via the insulating base material 10A. That is, an electrical short circuit is unlikely to occur between the coil conductors 31 and 32 on the first main surface 11 side.
  • the coil conductors 31 to 34 are formed such that their inner peripheral ends and outer peripheral ends have the following positional relationship. That is, the outer peripheral end 31 b of the coil conductor 31 is not directly connected to the first external electrode 21, and the outer peripheral end 31 b of the coil conductor 31 and the outer peripheral end 32 b of the coil conductor 32 are in positions facing each other. Is formed. Further, the inner peripheral end 32a of the coil conductor 32 and the inner peripheral end 33a of the coil conductor 33 are formed at positions facing each other. An outer peripheral end 33 b of the coil conductor 33 is formed at a position facing the first external electrode 21. An outer peripheral end 34 b of the coil conductor 34 is formed at a position facing the second external electrode 22.
  • auxiliary conductors Wa1 and Wa2 for connection are formed as in the first embodiment.
  • the inner peripheral end 31a of the coil conductor 31 and the inner peripheral end 34a of the coil conductor 34 are formed at positions facing each other and interposing the auxiliary conductors Wa1 and Wa2.
  • the coil conductors 31 to 34 formed in this way are connected in series between the first external electrode 21 and the second external electrode 22 by wiring conductors. Specifically, when a current flows between the first external electrode 21 and the second external electrode 22, a current in the same direction flows in each of the coil conductors 31 to 34 also in this embodiment (ie, The coil conductors 31 to 34 are connected as follows so that the generated magnetic fields strengthen each other).
  • the wiring conductors include the above-described auxiliary conductors Wa1 and Wa2, and auxiliary conductors Wd1 to Wd3 and interlayer connection conductors Wb1 to Wb3 and Wf1 to Wf7 described below.
  • the interlayer connection conductors Wb1 to Wb3 and Wf1 to Wf7 are indicated by alternate long and short dash lines in FIG.
  • the auxiliary conductor Wd1 is formed at a position facing the first external electrode 21 on the surface of the insulating base material 10B on the first main surface 11 side.
  • the auxiliary conductors Wd2 and Wd3 are formed at positions facing the second external electrode 22 on the respective surfaces of the insulating bases 10B and 10C on the first main surface 11 side.
  • the interlayer connection conductors Wf1 and Wf2 are conductive vias formed in the insulating bases 10A and 10B, respectively, and are linearly arranged from the first external electrode 21 to the outer peripheral end 33b of the coil conductor 33.
  • the interlayer connection conductor Wf1 connects the first external electrode 21 and the auxiliary conductor Wd1 to each other, and the interlayer connection conductor Wf2 connects the auxiliary conductor Wd1 and the outer peripheral end 33b of the coil conductor 33 to each other.
  • the outer peripheral end 33 b of the coil conductor 33 is directly connected to the first external electrode 21 without passing through the other coil conductors 31, 32, 34.
  • the interlayer connection conductor Wf3 is a conductive via formed in the insulating base material 10B, and connects the inner peripheral end 33a of the coil conductor 33 and the inner peripheral end 32a of the coil conductor 32 to each other.
  • the interlayer connection conductor Wf4 is a conductive via formed in the insulating base material 10A, and connects the outer peripheral end 32b of the coil conductor 32 and the outer peripheral end 31b of the coil conductor 31 to each other.
  • the interlayer connection conductors Wb1 to Wb3 are conductive vias formed in the insulating bases 10A to 10C, respectively, as in the first embodiment, and are straight from the inner peripheral end 31a of the coil conductor 31 to the inner peripheral end 34a of the coil conductor 34. Are arranged.
  • the interlayer connection conductor Wb1 connects the inner peripheral end 31a of the coil conductor 31 and the auxiliary conductor Wa1, and the interlayer connection conductor Wb2 connects the auxiliary conductors Wa1 and Wa2.
  • the interlayer connection conductor Wb3 is the auxiliary conductor. Wa2 and the inner peripheral end 34a of the coil conductor 34 are connected to each other. Thereby, the inner peripheral end 31a of the coil conductor 31 and the inner peripheral end 34a of the coil conductor 34 are connected to each other without interposing the other coil conductors 32 and 33 therebetween.
  • the interlayer connection conductors Wf5 to Wf7 are conductive vias formed in the insulating bases 10A to 10C, respectively, and are linearly arranged from the second external electrode 22 to the outer peripheral end 34b of the coil conductor 34.
  • the interlayer connection conductor Wf5 connects the second external electrode 22 and the auxiliary conductor Wd2 to each other
  • the interlayer connection conductor Wf6 connects the auxiliary conductors Wd2 and Wd3 to each other
  • the interlayer connection conductor Wf7 includes the auxiliary conductor Wd3 and the coil.
  • the outer peripheral edge 34b of the conductor 34 is connected to each other.
  • the outer peripheral end 34b of the coil conductor 34 is directly connected to the second external electrode 22 without passing through the other coil conductors 31 to 33.
  • a circuit in which the coil conductors 31 to 34 are connected in series between the first external electrode 21 and the second external electrode 22 is formed.
  • the coil conductors 31 to 34 are connected in series in the order of the coil conductor 33, the coil conductor 32, the coil conductor 31, and the coil conductor 34 from the side close to the first external electrode 21 in the electrical path of this circuit.
  • the coil conductors 31 to 34 may be used as high frequency coils or low frequency coils.
  • the coil conductors 33 and 34 are directly connected to the first external electrode 21 and the second external electrode 22 without passing through another coil conductor. That is, the two coil conductors 33 and 34 that are likely to cause an electrical short circuit are directly connected to the first external electrode 21 and the second external electrode 22 as the first coil conductor and the second coil conductor, respectively. Become.
  • the multilayer substrate according to the second embodiment it is possible to accurately detect an electrical short circuit generated between the coil conductors 33 and 34. Thereby, it becomes easy to discriminate defective products in the characteristic inspection process after the multilayer substrate is manufactured.
  • the first coil conductor 31 counted from the first main surface 11 side is the first coil conductor. As above, it is directly connected to the first external electrode 21 without passing through another coil conductor. Further, the second coil conductor 32 counted from the first main surface 11 side is directly connected to the second external electrode 22 as a second coil conductor without passing through another coil conductor.
  • the first coil conductor 34 counted from the second main surface 12 side serves as the second coil conductor, and other coil conductors are used. It is directly connected to the second external electrode 22 without being interposed. Also, the second coil conductor 33 counted from the second main surface 12 side is directly connected to the first external electrode 21 as a first coil conductor without passing through another coil conductor.
  • the two coil conductors adjacent in the region on the surface layer side of the multilayer body 1 in the stacking direction D1 serve as the first coil conductor and the second coil conductor without passing through the other coil conductors. It is preferable that the first external electrode 22 and the second external electrode 22 are directly connected to each other.
  • region of the surface layer side of the laminated body 1 in the lamination direction D1 is an area
  • one of the two surfaces on which the first coil conductor and the second coil conductor are respectively formed is the first main surface 11 in the stacking direction D1 among the plurality of surfaces on which the coil conductor is formed. Or it is preferable that it is the surface where the distance to the 2nd main surface 12 is the smallest, or the said distance is zero, and corresponds to the 1st main surface 11 or the 2nd main surface 12.
  • the laminated interface 13 c is a surface on which the coil conductor 34 is formed, and the coil conductor 31.
  • this is the surface having the longest distance in the stacking direction D1 from the first main surface 11 on which the coil conductor 31 as the first coil conductor is formed.
  • connection path (31 ⁇ 34) from the first coil conductor (coil conductor 31) to the third coil conductor (coil conductor 34) is on the surface (first main surface 11) on which the first coil conductor is formed.
  • the third coil conductor is reached without returning to the direction.
  • connection path (34 ⁇ 33 ⁇ 32) from the third coil conductor (coil conductor 34) to the second coil conductor (coil conductor 32) is on the surface (lamination interface 13c) on which the third coil conductor is formed.
  • the second coil conductor is reached without returning to the direction.
  • the first main surface 11 is a surface on which the coil conductor 31 is formed, and the coil conductors 31 to 34 are formed.
  • the distance in the stacking direction D1 from the stacking interface 13c where the coil conductor 34 as the second coil conductor is formed is the longest surface.
  • connection path (33 ⁇ 32 ⁇ 31) from the first coil conductor (coil conductor 33) to the third coil conductor (coil conductor 31) is on the surface (lamination interface 13b) on which the first coil conductor is formed.
  • the third coil conductor is reached without returning to the direction.
  • the connection path (31 ⁇ 34) from the third coil conductor (coil conductor 31) to the second coil conductor (coil conductor 34) is on the surface (first main surface 11) on which the third coil conductor is formed.
  • the second coil conductor is reached without returning to the direction.
  • connection path from the first coil conductor to the third coil conductor reaches the third coil conductor without returning to the surface on which the first coil conductor is formed. It is preferable. Further, it is preferable that the connection path from the third coil conductor to the second coil conductor reaches the second coil conductor without returning to the surface on which the third coil conductor is formed.
  • the connection path from the first coil conductor to the second coil conductor is shortened, and as a result, the electrical resistance generated between the first external electrode 21 and the second external electrode 22 is reduced.
  • the routing of wiring on the multilayer substrate is simplified, and as a result, the wiring space of the multilayer substrate is effectively used for other wirings and the like. It becomes possible.
  • the multilayer substrate according to the first embodiment described above further includes the following configuration. That is, the first external electrode 21 and the coil conductor 31 that is the first coil conductor pass through the surfaces (laminate interfaces 13a to 13c) on which the coil conductors 32 to 34 other than the coil conductor 31 are formed. There is no direct connection. Further, the second external electrode 22 and the coil conductor 32 as the second coil conductor pass through the surfaces (laminate interfaces 13b and 13c) on which the coil conductors 33 and 34 other than the coil conductors 31 and 32 are formed. Connected directly without.
  • one of the first external electrode 21 and the second external electrode 22 and one of the first coil conductor and the second coil conductor are coil conductors. It is preferable that the surfaces 31 to 34 are directly connected without passing through any other surface other than the surface where the one coil conductor is formed.
  • the other outer electrode of the first outer electrode 21 and the second outer electrode 22 and the other coil conductor of the first coil conductor and the second coil conductor formed the coil conductors 31 to 34.
  • the first coil conductor and the second coil conductor are directly connected without passing through other surfaces than the two surfaces on which the first coil conductor and the second coil conductor are respectively formed.
  • connection path from the first external electrode 21 to the second external electrode 22 is shortened, and as a result, the electrical resistance generated between the first external electrode 21 and the second external electrode 22 is reduced. It becomes even smaller.
  • FIG. 7 is an exploded perspective view conceptually showing another example of the multilayer substrate having the above-described configuration.
  • the coil conductors 31 to 34 are formed such that their inner peripheral ends and outer peripheral ends have the following positional relationship. That is, as in the first embodiment, the outer peripheral end 31 b of the coil conductor 31 is directly connected to the first external electrode 21, and the outer peripheral end 32 b of the coil conductor 32 is formed at a position facing the second external electrode 22. ing. Further, the outer peripheral end 33b of the coil conductor 33 and the outer peripheral end 34b of the coil conductor 34 are formed at positions facing each other.
  • a connecting auxiliary conductor We1 is formed on the surface on the first main surface 11 side of the insulating base material 10B at a position inside the coil conductor 32 and at a distance from the coil conductor 32.
  • the inner peripheral end 31a of the coil conductor 31 and the inner peripheral end 33a of the coil conductor 33 are formed at positions facing each other and interposing the auxiliary conductor We1 therebetween.
  • a connecting auxiliary conductor We2 is formed on the surface of the insulating base 10C on the first main surface 11 side at a position inside the coil conductor 33 and at a position away from the coil conductor 33.
  • the inner peripheral end 32a of the coil conductor 32 and the inner peripheral end 34a of the coil conductor 34 are formed at positions facing each other and interposing the auxiliary conductor We2.
  • the coil conductors 31 to 34 formed in this way are connected in series between the first external electrode 21 and the second external electrode 22 by wiring conductors. Specifically, when a current flows between the first external electrode 21 and the second external electrode 22, a current in the same direction flows in each of the coil conductors 31 to 34 also in this embodiment (ie, The coil conductors 31 to 34 are connected as follows so that the generated magnetic fields strengthen each other).
  • the coil conductor 31 has an outer peripheral end 31 b directly connected to the first external electrode 21 on the first main surface 11. That is, the outer peripheral end 31b of the coil conductor 31 is directly connected to the first external electrode 21 without passing through the other coil conductors 32 to 34.
  • the wiring conductor includes the auxiliary conductors We1 and We2 described above and interlayer connection conductors Wg1 to Wg6 described below.
  • the interlayer connection conductors Wg1 to Wg6 are indicated by alternate long and short dash lines in FIG.
  • the interlayer connection conductors Wg1 and Wg2 are conductive vias formed in the insulating bases 10A and 10B, respectively, and are linearly arranged from the inner peripheral end 31a of the coil conductor 31 to the inner peripheral end 33a of the coil conductor 33.
  • the interlayer connection conductor Wg1 connects the inner peripheral end 31a of the coil conductor 31 and the auxiliary conductor We1 to each other, and the interlayer connection conductor Wg2 connects the auxiliary conductor We1 and the inner peripheral end 33a of the coil conductor 33 to each other. Yes. Thereby, the inner peripheral end 31a of the coil conductor 31 and the inner peripheral end 33a of the coil conductor 33 are connected to each other without interposing the other coil conductors 32 and 34 therebetween.
  • the interlayer connection conductor Wg3 is a conductive via formed in the insulating base material 10C, and connects the outer peripheral end 33b of the coil conductor 33 and the outer peripheral end 34b of the coil conductor 34 to each other.
  • the interlayer connection conductors Wg4 and Wg5 are conductive vias formed in the insulating bases 10B and 10C, respectively, and are linearly arranged from the inner peripheral end 32a of the coil conductor 32 to the inner peripheral end 34a of the coil conductor 34.
  • the interlayer connection conductor Wg4 connects the inner peripheral end 32a of the coil conductor 32 and the auxiliary conductor We2 to each other
  • the interlayer connection conductor Wg5 connects the auxiliary conductor We2 and the inner peripheral end 34a of the coil conductor 34 to each other. Yes.
  • the inner peripheral end 34a of the coil conductor 34 and the inner peripheral end 32a of the coil conductor 32 are connected to each other without interposing the other coil conductors 31 and 33 therebetween.
  • the interlayer connection conductor Wg6 is a conductive via formed in the insulating base 10A, and connects the outer peripheral end 32b of the coil conductor 32 to the second external electrode 22. Thereby, the outer peripheral end 32 b of the coil conductor 32 is directly connected to the second external electrode 22 without passing through the other coil conductors 31, 33, 34.
  • a circuit in which the coil conductors 31 to 34 are connected in series between the first external electrode 21 and the second external electrode 22 is formed.
  • the coil conductors 31 to 34 are arranged in series in the order of the coil conductor 31, the coil conductor 33, the coil conductor 34, and the coil conductor 32 from the side close to the first external electrode 21 in the electrical path of this circuit.
  • the coil conductors 31 to 34 may be used as high frequency coils or low frequency coils.
  • any one of the insulating base materials 10A to 10D may have a smaller thickness in the laminating direction D1 than the other layers. Good.
  • the thickness of the insulating base material 10B is smaller than the thickness of other insulating base materials in the stacking direction D1. In this case, an electrical short circuit is likely to occur between the two coil conductors 32 and 33 adjacent to each other via the insulating base 10B having a small thickness at the time of heat pressing in the above-described laminating process.
  • the multilayer substrate preferably has the following configuration. That is, the two coil conductors 32 and 33 that are likely to cause an electrical short circuit are respectively connected to the first external electrode 21 and the second external electrode 22 as the first coil conductor and the second coil conductor without passing through another coil conductor. It is preferable that they are directly connected. Alternatively, it is preferable that the coil conductor 32 is directly connected to the second external electrode 22 and the coil conductor 33 is directly connected to the first external electrode 21.
  • first coil conductors that are adjacent to each other in the stacking direction D1 and that are likely to cause an electrical short circuit can be used as the first coil conductor and the second coil conductor without passing through another coil conductor. It is preferable that the first external electrode 21 and the second external electrode 22 are directly connected to each other. Thereby, when an electrical short circuit occurs between the two coil conductors, the short circuit can be detected with high accuracy.
  • the various configurations described above are applied to a multilayer substrate in which the formation surfaces of the coil conductors 31 to 34 on the insulating base materials 10A to 10D are reversed in the middle (that is, the formation surface is on the second main surface 12 side). Can also be applied.
  • the various configurations described above can also be applied to a multilayer substrate in which an auxiliary insulating base material 101 is interposed between at least two layers of the insulating base materials 10A to 10D.
  • the auxiliary insulating base material 101 is provided to alleviate the level difference that may occur in the laminate 1 due to the thickness of the coil conductor and the auxiliary conductor. Is done.
  • the auxiliary insulating base material 101 has an opening formed in a region where a plurality of coil conductors and auxiliary conductors overlap.
  • steps that may be caused by the thickness of the coil conductors 31 to 34 and the like in the stacking direction D1 are alleviated, and displacement and deformation of the insulating base materials 10A to 10D during hot pressing are suppressed. This makes it difficult for position changes of the coil conductors 31 to 34 and disconnection of the interlayer connection conductor to occur.
  • the coil conductors 31 to 34 are arranged from the side close to the first external electrode 21 in the electrical path from the coil conductor 33, the coil conductor 31, the coil conductor 32, and the coil.
  • the conductors 34 may be connected in series in the order.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

多層基板において、複数のコイル導体は、積層体(1)の第1主面(11)、積層体(1)の第2主面(12)、及び絶縁基材の積層界面(13a~13c)のうちの異なる複数の面のそれぞれにパターン形成されると共に積層方向(D1)に並んだ3つ以上のコイル導体であって、第1コイル導体(31)と第2コイル導体(32)とを含み、第1外部電極(21)と第2外部電極(22)との間に直列に接続されている。そして、第1コイル導体(31)及び第2コイル導体(32)がそれぞれ形成されている2つの面の間には、別のコイル導体が形成された面が介在していない。又、第1コイル導体(31)及び第2コイル導体(31)は、別のコイル導体を介さずに第1外部電極(21)及び第2外部電極(22)にそれぞれ直接的に接続されている。

Description

多層基板及びその製造方法
 本発明は、コイル導体を備えた多層基板及びその製造方法に関する。
 コイル導体を備えた多層基板の一例として、熱可塑性を有する複数の絶縁基材が積層されており、絶縁基材の積層界面や実装面などに複数のコイル導体がパターン形成されているものが存在する。従来、積層界面や実装面等の異なる複数の面のそれぞれにコイル導体が絶縁基材の積層方向に並んだ状態で形成された構成においては、積層方向において互いに隣り合うコイル導体どうしが、層間接続導体により直接的に接続されることが一般的であった(例えば、特許文献1)。そして、この様な多層基板は、複数の絶縁基材に対しコイル導体や外部電極を形成した後、絶縁基材を積層して一括して加熱プレスすることにより、製造される。
 近年、多層基板の小型化や低背化に伴い、絶縁基材の薄膜化が進んでいる。このため、多層基板の製造過程で加熱プレスが実行されたとき、熱の影響を受け易い箇所や絶縁基材が特に薄い箇所では、積層方向において互いに隣り合うコイル導体間に電気的な短絡が生じる虞があった。
国際公開第2015/152333号
 しかしながら、従来の多層基板では、積層方向において互いに隣り合うコイル導体どうしが直接的に接続されているため、これらのコイル導体間に電気的な短絡が生じたとしても、2つの外部電極間に生じるインダクタンスには、短絡がないときの所定値を基準として小さな変化が生じるに過ぎなかった。このため、2つの外部電極間におけるインダクタンスの測定値からでは、短絡発生の有無を判断することが困難な場合があった。
 そこで本発明の目的は、コイル導体間に生じた電気的な短絡を精度良く検出することが可能な多層基板を提供することである。
 本発明に係る多層基板は、積層体と、第1外部電極と、第2外部電極と、複数のコイル導体とを備える。積層体は、熱可塑性を有する複数の絶縁基材が積層されたものであり、絶縁基材の積層方向において互いに反対側に位置する第1主面及び第2主面を有する。第1外部電極及び第2外部電極は、第1主面に形成されている。複数のコイル導体は、第1主面、第2主面、及び絶縁基材の積層界面のうちの異なる複数の面のそれぞれにパターン形成されると共に積層方向に並んだ3つ以上のコイル導体であって、第1コイル導体と第2コイル導体とを含み、第1外部電極と第2外部電極との間に直列に接続されている。そして、第1コイル導体及び第2コイル導体がそれぞれ形成されている2つの面の間には、別のコイル導体が形成された面が介在していない。又、第1コイル導体及び第2コイル導体は、別のコイル導体を介さずに第1外部電極及び第2外部電極にそれぞれ直接的に接続されている。
 上記多層基板によれば、これに構築される回路の電気的な経路において、第1外部電極に最も近い位置に第1コイル導体が配され、第2外部電極に最も近い位置に第2コイル導体が配される。従って、第1コイル導体と第2コイル導体との間に電気的な短絡が生じた場合、第1外部電極と第2外部電極との間に生じるインダクタンスにおいて、短絡がないときに生じる所定値からの変化量が大きくなる。よって、第1外部電極と第2外部電極との間におけるインダクタンスの測定値に基づき、短絡発生の有無を判断することが可能となる。これにより、多層基板の製造後、特性検査工程において不良品を判別することが容易となる。
 本発明に係る多層基板では、第1コイル導体及び第2コイル導体がそれぞれ形成されている2つの面の何れか一方の面が、上記異なる複数の面のうちの積層方向における第1主面又は第2主面までの距離が最も小さい面、若しくは当該距離がゼロであって第1主面又は第2主面に一致する面であることが好ましい。
 この構成によれば、複数のコイル導体のうちの電気的な短絡が生じ易い2つのコイル導体が、第1コイル導体および第2コイル導体として、第1外部電極及び第2外部電極にそれぞれ直接的に接続されることになる。
 本発明に係る多層基板では、積層体は、2つの領域を含んでいる。ここで、第1の領域は、第1主面から数えて2つ目のコイル導体が形成されている面までの、積層方向における第1主面からの距離で規定される領域である。第2の領域は、第2主面から数えて2つ目のコイル導体が形成されている面までの、積層方向における第2主面からの距離で規定される領域である。そして、当該距離が小さい方の領域に位置する2つのコイル導体が、第1コイル導体及び第2コイル導体として、別のコイル導体を介さずに第1外部電極及び第2外部電極にそれぞれ直接的に接続されていることが好ましい。
 この構成によれば、複数のコイル導体のうち、特に製造過程で実行される加熱プレス時に電気的な短絡が生じ易い2つのコイル導体が、第1コイル導体および第2コイル導体として、第1外部電極及び第2外部電極にそれぞれ直接的に接続されることになる。
 本発明に係る多層基板では、上記異なる複数の面のうちの積層方向における上記一方の面からの距離が最も大きい面に形成されているコイル導体を第3コイル導体としたとき、複数のコイル導体は、次の様な接続関係を有することが好ましい。即ち、第1コイル導体から第3コイル導体までの接続経路が、第1コイル導体が形成されている面の方へ途中で戻ることなく第3コイル導体に達していることが好ましい。又、第3コイル導体から第2コイル導体までの接続経路が、第3コイル導体が形成されている面の方へ途中で戻ることなく第2コイル導体に達していることが好ましい。
 この構成によれば、第1コイル導体から第2コイル導体までの接続経路が短くなり、その結果として、第1外部電極と第2外部電極との間に生じる電気抵抗が小さくなる。
 本発明に係る多層基板では、上記一方の面は、積層方向における第1主面までの距離が最も小さい面、又は当該距離がゼロであって第1主面に一致する面であってもよい。この構成において、第1外部電極及び第2外部電極のうちの一方の外部電極と、第1コイル導体及び第2コイル導体のうちの一方のコイル導体とが、上記異なる複数の面のうちの、当該一方のコイル導体が形成された面以外の他の面を経由することなく、直接的に接続されていることが好ましい。又、第1外部電極及び第2外部電極のうちの他方の外部電極と、第1コイル導体及び第2コイル導体のうちの他方のコイル導体とが、上記異なる複数の面のうちの、第1コイル導体及び第2コイル導体がそれぞれ形成された2つの面以外の他の面を経由することなく、直接的に接続されていることが好ましい。
 この構成によれば、第1外部電極から第2外部電極までの接続経路が短くなり、その結果として、第1外部電極と第2外部電極との間に生じる電気抵抗が更に小さくなる。
 本発明に係る多層基板では、積層方向において、第1コイル導体が形成された面と、第2コイル導体が形成された面と、の間の距離が、別のコイル導体が形成された面間の距離より小さいことが好ましい。
 この構成によれば、複数のコイル導体のうちの電気的な短絡が生じ易い2つのコイル導体が、第1コイル導体および第2コイル導体として、第1外部電極及び第2外部電極にそれぞれ直接的に接続されることになる。
 本発明に係る多層基板の製造方法は、導体形成工程と、積層工程とを有する。ここで、導体形成工程は、熱可塑性を有する複数の絶縁基材に対し、第1コイル導体及び第2コイル導体を含む3つ以上の複数のコイル導体と、第1外部電極及び第2外部電極と、配線導体と、を形成する工程である。又、積層工程は、複数の絶縁基材を積層することにより、絶縁基材の積層方向において互いに反対側に位置する第1主面及び第2主面を有する積層体を形成する工程である。
 そして、導体形成工程は、次の3つの工程を含む。第1の工程は、第1主面を構成することになる絶縁基材に第1外部電極及び第2外部電極を形成する工程である。第2の工程は、第1主面、第2主面、及び絶縁基材の積層界面のうちの異なる複数の面を構成することになる絶縁基材に対し、複数のコイル導体をそれぞれ形成する工程である。第3の工程は、上記積層体において、第1外部電極と第2外部電極との間に複数のコイル導体が直列に接続されると共に、第1コイル導体及び第2コイル導体が、別のコイル導体を介さずに第1外部電極及び第2外部電極にそれぞれ直接的に接続される様に、複数の絶縁基材に対し配線導体を形成する工程である。
 積層工程は、形成せんとする積層体において、複数のコイル導体が積層方向に並ぶ一方で、第1コイル導体及び第2コイル導体がそれぞれ配されることになる2つの面の間に、別のコイル導体が配されることになる面が介在しない様に、複数の絶縁基材を積層し、これらを一括して加熱プレスする工程を含む。
 上記製造方法によれば、上述した多層基板を製造することができる。
 本発明に係る多層基板によれば、コイル導体間に生じた電気的な短絡を精度良く検出することができる。
第1実施形態に係る多層基板を概念的に示した分解斜視図である。 (a)第1実施形態に係る多層基板に構築される回路、及び(b)その回路に電気的な短絡が生じた状態をそれぞれ示した図である。 多層基板の製造方法を示したフローチャートである。 (a)比較例に係る多層基板に構築される回路、及び(b)その回路に電気的な短絡が生じた状態をそれぞれ示した図である。 第2実施形態に係る多層基板を概念的に示した分解斜視図である。 (a)第2実施形態に係る多層基板に構築される回路、及び(b)その回路に電気的な短絡が生じた状態をそれぞれ示した図である。 第5実施形態に係る多層基板を概念的に示した分解斜視図である。 第5実施形態に係る多層基板に構築される回路を示した図である。 他の実施形態に係る多層基板を概念的に示した分解斜視図である。 多層基板に構築される回路の他の例を示した図である。
 以下、本発明の実施形態について、図面に沿って説明する。
 [1]第1実施形態
 [1-1]多層基板の構成
 図1は、第1実施形態に係る多層基板を概念的に示した分解斜視図である。図1に示される様に、多層基板は、積層体1と、第1外部電極21と、第2外部電極22と、4つのコイル導体31~34と、配線導体と、を備える。
 図1に示される様に、積層体1は、熱可塑性を有する4枚の絶縁基材10A~10Dが積層されたものである。本実施形態において、絶縁基材10A~10Dは何れも、液晶ポリマや熱可塑性ポリイミド等の熱可塑性樹脂から形成されたものであり、矩形状を呈し且つサイズが略同一である。そして、積層体1は、絶縁基材10A~10Dの積層方向D1において互いに反対側に位置する第1主面11及び第2主面12を有している。尚、絶縁基材10A~10Dは、矩形状に限らず、正方形等、種々の形状を呈していてもよい。
 第1外部電極21及び第2外部電極22は何れも、積層体1の第1主面11に形成されている。具体的には、第1外部電極21及び第2外部電極22は、入出力電極であり、第1主面11となる絶縁基材10Aの表面にパターン形成されている。
 コイル導体31~34はそれぞれ、積層体1に対し次の様に形成されている。即ち、第1主面11にコイル導体31がパターン形成され、絶縁基材10A,10Bの積層界面13aにコイル導体32がパターン形成され、絶縁基材10B,10Cの積層界面13bにコイル導体33がパターン形成され、絶縁基材10C,10Dの積層界面13cにコイル導体34がパターン形成されている。換言すれば、4つのコイル導体31~34は、第1主面11、第2主面12、及び積層界面13a~13cのうちの異なる4つの面のそれぞれにパターン形成されている。尚、第1主面11には、コイル導体31を保護する保護膜が形成されていてもよい。
 本実施形態では、コイル導体31は、第1主面11となる絶縁基材10Aの表面に形成され、コイル導体32~34はそれぞれ、絶縁基材10B~10Dにおける第1主面11側の面に形成されている。ここで、絶縁基材10B~10Dにおける第1主面11側の面はそれぞれ、積層体1において積層界面13a~13cを構成する面である。
 そして、コイル導体31~34は、積層方向D1に並ぶ様に配されている。即ち、コイル導体31~34は、これらのコイル軸が略同軸となる様に配されている。換言すれば、コイル導体31~34は、これらの開口部が積層方向D1において互いに対向する様に配されている。より具体的には、第1主面11へのコイル導体31~34の投影像が、コイル軸の周りにおいて少なくとも部分的に重なり合う様に、コイル導体31~34は配されている。即ち、コイル導体31~34は、少なくとも部分的に対向する様に配されている。尚、コイル導体31~34の配置は、これに限定されるものではなく、種々の変形が可能である。例えば、コイル導体31~34は、対向する位置から互いにずれて配されていてもよく、例えば、第1主面11へのコイル導体31~34の投影像が互いに近接する様に配されていてもよい。
 本実施形態では、コイル導体31~34は何れも、これらの形状が四角形を基調とした渦状となる様に複数の直線パターンを組み合わせて構成されている。そして、第1主面11側から見たとき、コイル導体31~34はそれぞれ、コイル軸周りを次の様に延びている。即ち、コイル導体31,33は、内側に位置する内周端31a,33aから外側に位置する外周端31b,33bまで、左回り(反時計回り)に延びている。一方、コイル導体32,34はそれぞれ、内側に位置する内周端32a,34aから外側に位置する外周端32b,34bまで、右回り(時計回り)に延びている。
 尚、コイル導体31~34は、曲線パターンから構成されたものであってもよいし、直線パターンと曲線パターンとを組み合わせて構成されたものであってもよい。又、コイル導体31~34は、内側から外側へ右回り(時計回り)に延びたものであってもよいし、内側から外側へ左回り(反時計回り)に延びたものであってもよい。
 更に、コイル導体31~34は、それらの内周端及び外周端が次の様な位置関係となる様に形成されている。即ち、コイル導体32の外周端32bが、第2外部電極22と対向する位置に形成されている。コイル導体32の内周端32aと、コイル導体33の内周端33aとが、互いに対向する位置に形成されている。又、コイル導体33の外周端33bと、コイル導体34の外周端34bとが、互いに対向する位置に形成されている。
 更に、絶縁基材10Bにおける第1主面11側の面には、コイル導体32の内側の位置であって且つコイル導体32から離間した位置に、接続用の補助導体Wa1が形成されている。又、絶縁基材10Cにおける第1主面11側の面には、補助導体Wa1と対向する位置に、補助導体Wa2が形成されている。本実施形態において、補助導体Wa2の位置は、コイル導体33の内側の位置であって且つコイル導体33から離間した位置となっている。そして、コイル導体31の内周端31aと、コイル導体34の内周端34aとが、互いに対向する位置であって且つ補助導体Wa1,Wa2を間に介在させる位置に形成されている。
 この様に形成されたコイル導体31~34は、配線導体により、第1外部電極21と第2外部電極22との間において直列に接続されている。具体的には、第1外部電極21と第2外部電極22との間に電流が流れたとき、コイル導体31~34の各々に同方向の電流が流れる様に(即ち、生じた磁界が互いに強め合う様に)、コイル導体31~34は以下の様に接続されている。
 コイル導体31は、第1主面11において外周端31bが第1外部電極21に直接的に接続されている。即ち、コイル導体31の外周端31bは、別のコイル導体32~34を介さずに第1外部電極21に直接的に接続されている。
 配線導体は、上述した補助導体Wa1,Wa2と、以下に説明する層間接続導体Wb1~Wb6と、を含む。尚、層間接続導体Wb1~Wb6は、図1において一点鎖線で示されている。
 層間接続導体Wb1~Wb3は、絶縁基材10A~10Cにそれぞれ形成された導電ビアであり、コイル導体31の内周端31aからコイル導体34の内周端34aまで直線的に配列されている。そして、層間接続導体Wb1は、コイル導体31の内周端31aと補助導体Wa1とを互いに接続し、層間接続導体Wb2は、補助導体Wa1,Wa2を互いに接続し、層間接続導体Wb3は、補助導体Wa2とコイル導体34の内周端34aとを互いに接続している。これにより、コイル導体31の内周端31aとコイル導体34の内周端34aとが、他のコイル導体32,33を間に介さずに互いに接続されている。
 層間接続導体Wb4は、絶縁基材10Cに形成された導電ビアであり、コイル導体34の外周端34bとコイル導体33の外周端33bとを互いに接続している。層間接続導体Wb5は、絶縁基材10Bに形成された導電ビアであり、コイル導体33の内周端33aとコイル導体32の内周端32aとを互いに接続している。
 層間接続導体Wb6は、絶縁基材10Aに形成された導電ビアであり、コイル導体32の外周端32bを第2外部電極22に接続している。これにより、コイル導体32の外周端32bは、別のコイル導体31,33,34を介さずに第2外部電極22に直接的に接続されている。
 上述したコイル導体31~34、第1外部電極21、第2外部電極22、及び補助導体Wa1,Wa2はそれぞれ、例えば、銅箔等の金属箔から形成された導体である。又、上述した層間接続導体Wb1~Wb6は、例えば、絶縁基材10A~10Cに設けられた孔に充填された導電性ペーストが固化(金属化)した導体である。
 この様な配線によれば、図2(a)に示される様に、第1外部電極21と第2外部電極22との間にコイル導体31~34が直列に接続された回路が形成される。具体的には、この回路の電気的な経路において第1外部電極21に近い側から、コイル導体31、コイル導体34、コイル導体33、及びコイル導体32の順番で、コイル導体31~34は直列に接続される。尚、この回路において、コイル導体31~34は、高周波用コイルとして用いられてもよいし、低周波用コイルとして用いられてもよい。
 この様な接続関係によれば、コイル導体31,32が、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれに直接的に接続されることになる。本実施形態において、コイル導体31,32は、絶縁基材10Aを介して隣り合う2つコイル導体であり、従って、これらの間には、積層方向D1において別のコイル導体が介在していない。
 そして、別のコイル導体を介さずに第1外部電極21に直接的に接続されたコイル導体31を「第1コイル導体」と把握し、別のコイル導体を介さずに第2外部電極22に直接的に接続されたコイル導体32を「第2コイル導体」と把握したとき、上述した多層基板は、次の様な構成を有することになる。即ち、その構成とは、第1コイル導体及び第2コイル導体がそれぞれ形成されている2つの面の間に、別のコイル導体が形成された面が介在していない構成である。本実施形態では、第1コイル導体及び第2コイル導体がそれぞれ形成されている絶縁基材10A,10Bが、他の絶縁基材を介さずに互いに隣接している。
 尚、配線導体は、図2(a)に示される接続関係でコイル導体31~34を繋げることができるものであれば、上記の構成(導電ビア等)に限らず、種々の変形が可能である。
 [1-2]多層基板の製造方法
 次に、上述した多層基板の製造方法について、図1及び図3を参照して説明する。この製造方法には、導体形成工程と積層工程とが少なくとも含まれている。
 導体形成工程では、第1~第3の工程が実行されることにより、絶縁基材10A~10Dに対し、コイル導体31~34と、第1外部電極21及び第2外部電極22と、配線導体とが形成される。
 ここで、第1の工程は、第1外部電極21及び第2外部電極22を形成する工程である。第2の工程は、コイル導体31~34を形成する工程である。第3の工程は、配線導体を形成する工程である。これらの工程は、各工程が個別に実行されてもよいし、以下に説明する様に部分的に纏めて実行されてもよい。
 絶縁基材10Aには、コイル導体31と、第1外部電極21及び第2外部電極22と、層間接続導体Wb1,Wb6とが形成される。具体的には、第1主面11となる絶縁基材10Aの表面に、コイル導体31と、第1外部電極21及び第2外部電極22とが、パターニング処理等により形成される。より具体的には、絶縁基材10Aの片面全体に形成された銅箔等の金属箔に、フォトリソグラフィ等のパターニング処理を施すことにより、コイル導体31と、第1外部電極21及び第2外部電極22とが形成される。以下に説明するコイル導体32~34及び補助導体Wa1,Wa2の形成についても同様である。
 又、層間接続導体Wb1,Wb6が、コイル導体31の内周端31a及び第2外部電極22のそれぞれの位置にて絶縁基材10Aを貫通する様に形成される。具体的には、層間接続導体Wb1,Wb6が形成されるべき位置において、絶縁基材10Aに、これを貫通する孔を形成する。このとき、これらの孔はそれぞれ、絶縁基材10Aの表面に形成されているコイル導体31及び第2外部電極22を貫通することがない様に形成される。その後、孔に導電性ペーストを充填することにより、層間接続導体Wb1,Wb6が形成される。以下に説明する層間接続導体Wb2~Wb5の形成についても同様である。
 絶縁基材10Bには、コイル導体32と、補助導体Wa1と、層間接続導体Wb2,Wb5とが形成される。具体的には、第1主面11側の面となる絶縁基材10Bの表面に、コイル導体32と、補助導体Wa1とが、パターニング処理等により形成される。このとき、コイル導体32の外周端32bは、積層時に第2外部電極22と対向する位置に形成され、補助導体Wa1は、積層時にコイル導体31の内周端31aと対向する位置に形成される。又、層間接続導体Wb2,Wb5が、補助導体Wa1及びコイル導体32の内周端32aのそれぞれの位置にて絶縁基材10Bを貫通する様に形成される。
 絶縁基材10Cには、コイル導体33と、補助導体Wa2と、層間接続導体Wb3,Wb4とが形成される。具体的には、第1主面11側の面となる絶縁基材10Cの表面に、コイル導体33と、補助導体Wa2とが、パターニング処理等により形成される。このとき、コイル導体33の内周端33aは、積層時にコイル導体32の内周端32aと対向する位置に形成され、補助導体Wa2は、積層時に補助導体Wa1と対向する位置に形成される。又、層間接続導体Wb3,Wb4が、補助導体Wa2及びコイル導体33の外周端33bのそれぞれの位置にて絶縁基材10Cを貫通する様に形成される。
 絶縁基材10Dには、コイル導体34が形成される。具体的には、第1主面11側の面となる絶縁基材10Dの表面に、コイル導体34が、パターニング処理等により形成される。このとき、コイル導体34の内周端34aは、積層時に補助導体Wa2と対向する位置に形成され、コイル導体34の外周端34bは、積層時にコイル導体33の外周端33bと対向する位置に形成される。
 積層工程では、絶縁基材10A~10Dがこの順に並べられた状態で積層され、その後、これらが一括して加熱プレスされる。この加熱プレスにより、絶縁基材10A~10Dが互いに圧着されると共に、層間接続導体Wb1~Wb6が固化(金属化)する。これにより、積層体1が形成される。積層体1の形成後、第1主面11には、コイル導体31を保護する保護膜が形成されてもよい。
 この様な導体形成工程及び積層工程を経ることで、第1外部電極21と第2外部電極22との間にコイル導体31~34が直列に接続されると共に、コイル導体31,32が、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれに直接的に接続されることになる。これにより、コイル導体31,32がそれぞれ第1コイル導体及び第2コイル導体となり、第1コイル導体及び第2コイル導体がそれぞれ形成された2つの面の間には、別のコイル導体が形成された面が介在しなくなる。
 積層工程での加熱プレス時には、主に、第1主面11を構成する絶縁基材10Aや、第2主面12を構成する絶縁基材10Dが、最も熱の影響を受け易い。即ち、加熱プレス時には、絶縁基材10A~10Dに、積層方向D1において上下に配設された金型から圧力が加わると共に熱が加わる。このとき、上下の金型の最も近くに位置する絶縁基材10A,10Dには熱が伝わり易く、金型から離れて内側に位置する絶縁基材10C,10Dには相対的に熱が伝わり難い。よって、熱可塑性樹脂から成る絶縁基材10Aには変形や樹脂流動が生じ易く、従って、この絶縁基材10Aを介して隣り合う2つのコイル導体31,32には、相対的な位置関係について最も変化が生じ易い。このため、多層基板では、熱の影響を受け易い絶縁基材10Aを介して隣り合う2つのコイル導体31,32の間に、電気的な短絡が生じ易くなる。
 換言すれば、コイル導体31,32は、コイル導体31~34から2つを選択して構成される組合せのうち、次の条件を満たすものである。即ち、その条件とは、積層方向D1において他のコイル導体を間に介さずに互いに隣り合い、且つ一方のコイル導体がコイル導体31~34のうちで最も金型の近くに位置する、というものである。この様な条件を満たす2つのコイル導体には、上述した様に、これらの間に介在する絶縁基材の変形や樹脂流動が原因となって、相対的な位置関係について最も変化が生じ易くなる。よって、この様な条件を満たすコイル導体31,32の間には、電気的な短絡が生じ易い。
 第1実施形態に係る多層基板においては、この様に電気的な短絡を生じ易い2つのコイル導体31,32が、第1コイル導体及び第2コイル導体として、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されている。即ち、図2(a)に示される様に、多層基板に構築される回路の電気的な経路において、第1外部電極21に最も近い位置にコイル導体31が配され、第2外部電極22に最も近い位置にコイル導体32が配されている。
 ここで、比較例として、図4(a)に示された回路を考える。この回路では、電気的な経路において第1外部電極21に近い側から、コイル導体31、コイル導体32、コイル導体33、及びコイル導体34の順番で、コイル導体31~34が直列に接続されている。
 比較例によれば、図4(b)に示される様に、コイル導体31,32の間に電気的な短絡(破線で図示)が生じた場合であっても、第1外部電極21と第2外部電極22との間に生じるインダクタンスLには、短絡がないときの所定値L0を基準として小さな変化が生じるに過ぎない。具体的には、所定値L0は、コイル導体31~34のそれぞれのインダクタンスL1~L4を用いて、L0=L1+L2+L3+L4と表される。そして、コイル導体31,32の間に電気的な短絡が生じた場合、インダクタンスLは、L=L1’(L1の一部)+L2’(L2の一部)+L3+L4で表された値にしかならない。このため、第1外部電極21と第2外部電極22との間におけるインダクタンスLの測定値からでは、短絡発生の有無を判断することが困難である。
 一方、第1実施形態に係る多層基板によれば、図2(b)に示される様に、コイル導体31,32の間に電気的な短絡(破線で図示)が生じた場合、第1外部電極21と第2外部電極22との間に生じるインダクタンスLにおいて、短絡がないときに生じる所定値L0からの変化量が大きくなる。即ち、インダクタンスLは、L=L1’+L2’で表された値となる。
 よって、第1外部電極21と第2外部電極22との間におけるインダクタンスLの測定値に基づき、短絡発生の有無を判断することが可能となる。即ち、第1実施形態に係る多層基板によれば、コイル導体31,32間に生じた電気的な短絡を精度良く検出することが可能となる。これにより、多層基板の製造後、特性検査工程において不良品を判別することが容易となる。
 [2]第2実施形態
 図5は、第2実施形態に係る多層基板を概念的に示した分解斜視図である。図5に示される様に、積層体1において、絶縁基材10Aは、他の絶縁基材10B~10Dよりも積層方向D1における厚さが大きいものであってもよい。
 この構成において、積層体1に含まれる次の様な2つの領域を考える。即ち、第1の領域は、第1主面11側から数えて2つ目のコイル導体(ここではコイル導体32)が形成されている積層界面(ここでは積層界面13a)までの、積層方向D1における第1主面11からの距離X1で規定される領域である。又、第2領域は、第2主面12側から数えて2つ目のコイル導体(ここではコイル導体33)が形成されている積層界面(ここでは積層界面13b)までの、積層方向D1における第2主面12からの距離X2で規定される領域である。
 そして、距離X1,X2を比較したとき、その距離が小さい方の領域に位置する2つのコイル導体が、第1コイル導体及び第2コイル導体として、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されていることが好ましい。
 上述した第1実施形態は、距離X1が距離X2より小さい場合の例である(図1参照)。一方、本実施形態の様に距離X2が距離X1より小さい場合、積層工程での加熱プレス時において、第2主面12側に位置する絶縁基材10C,10Dが熱の影響を受け易くなる。このため、熱の影響を受け易い絶縁基材10Cを介して隣り合う2つのコイル導体33,34の間に、電気的な短絡が生じ易くなる。
 よって、この様な構成を有する多層基板においては、電気的な短絡を生じ易い2つのコイル導体33,34が、第1コイル導体及び第2コイル導体として、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されていることが好ましい。又、本実施形態では、絶縁基材10Aが、他の絶縁基材10B~10Dよりも積層方向D1における厚さが大きいものとなっている。このため、加熱プレス時に絶縁基材10Aが変形したとしても、絶縁基材10Aを介して隣り合う2つのコイル導体31,32の間には、電気的な短絡が生じ難い。即ち、第1主面11側において、コイル導体31,32間に電気的な短絡が生じ難くなる。以下、図5を参照して具体的に説明する。
 本実施形態では、コイル導体31~34は、それらの内周端及び外周端が次の様な位置関係となる様に形成されている。即ち、コイル導体31の外周端31bは第1外部電極21に直接的には接続されておらず、コイル導体31の外周端31bと、コイル導体32の外周端32bとが、互いに対向する位置に形成されている。又、コイル導体32の内周端32aと、コイル導体33の内周端33aとが、互いに対向する位置に形成されている。コイル導体33の外周端33bが、第1外部電極21と対向する位置に形成されている。コイル導体34の外周端34bが、第2外部電極22と対向する位置に形成されている。
 更に、絶縁基材10B,10Cにおける第1主面11側のそれぞれの面には、第1実施形態と同様、接続用の補助導体Wa1,Wa2が形成されている。そして、コイル導体31の内周端31aと、コイル導体34の内周端34aとが、互いに対向する位置であって且つ補助導体Wa1,Wa2を間に介在させる位置に形成されている。
 この様に形成されたコイル導体31~34は、配線導体により、第1外部電極21と第2外部電極22との間において直列に接続されている。具体的には、第1外部電極21と第2外部電極22との間に電流が流れたとき、本実施形態においてもコイル導体31~34の各々に同方向の電流が流れる様に(即ち、生じた磁界が互いに強め合う様に)、コイル導体31~34は以下の様に接続されている。
 配線導体は、上述した補助導体Wa1,Wa2と、以下に説明する接続用の補助導体Wd1~Wd3及び層間接続導体Wb1~Wb3,Wf1~Wf7と、を含む。尚、層間接続導体Wb1~Wb3,Wf1~Wf7は、図5において一点鎖線で示されている。
 補助導体Wd1は、絶縁基材10Bにおける第1主面11側の面において、第1外部電極21と対向する位置に形成されている。又、補助導体Wd2,Wd3は、絶縁基材10B,10Cにおける第1主面11側のそれぞれの面において、第2外部電極22と対向する位置に形成されている。
 層間接続導体Wf1,Wf2は、絶縁基材10A,10Bにそれぞれ形成された導電ビアであり、第1外部電極21からコイル導体33の外周端33bまで直線的に配列されている。そして、層間接続導体Wf1は、第1外部電極21と補助導体Wd1とを互いに接続し、層間接続導体Wf2は、補助導体Wd1とコイル導体33の外周端33bとを互いに接続している。これにより、コイル導体33の外周端33bが、別のコイル導体31,32,34を介さずに第1外部電極21に直接的に接続されている。
 層間接続導体Wf3は、絶縁基材10Bに形成された導電ビアであり、コイル導体33の内周端33aとコイル導体32の内周端32aとを互いに接続している。層間接続導体Wf4は、絶縁基材10Aに形成された導電ビアであり、コイル導体32の外周端32bとコイル導体31の外周端31bとを互いに接続している。
 層間接続導体Wb1~Wb3は、第1実施形態と同様、絶縁基材10A~10Cにそれぞれ形成された導電ビアであり、コイル導体31の内周端31aからコイル導体34の内周端34aまで直線的に配列されている。そして、層間接続導体Wb1は、コイル導体31の内周端31aと補助導体Wa1とを互いに接続し、層間接続導体Wb2は、補助導体Wa1,Wa2を互いに接続し、層間接続導体Wb3は、補助導体Wa2とコイル導体34の内周端34aとを互いに接続している。これにより、コイル導体31の内周端31aとコイル導体34の内周端34aとが、他のコイル導体32,33を間に介さずに互いに接続されている。
 層間接続導体Wf5~Wf7は、絶縁基材10A~10Cにそれぞれ形成された導電ビアであり、第2外部電極22からコイル導体34の外周端34bまで直線的に配列されている。そして、層間接続導体Wf5は、第2外部電極22と補助導体Wd2とを互いに接続し、層間接続導体Wf6は、補助導体Wd2,Wd3を互いに接続し、層間接続導体Wf7は、補助導体Wd3とコイル導体34の外周端34bとを互いに接続している。これにより、コイル導体34の外周端34bが、他のコイル導体31~33を介さずに第2外部電極22に直接的に接続されている。
 この様な配線によれば、図6(a)に示される様に、第1外部電極21と第2外部電極22との間にコイル導体31~34が直列に接続された回路が形成される。具体的には、この回路の電気的な経路において第1外部電極21に近い側から、コイル導体33、コイル導体32、コイル導体31、及びコイル導体34の順番で、コイル導体31~34は直列に接続される。尚、この回路において、コイル導体31~34は、高周波用コイルとして用いられてもよいし、低周波用コイルとして用いられてもよい。
 この様な接続関係によれば、コイル導体33,34が、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれに直接的に接続されることになる。即ち、電気的な短絡が生じ易い2つのコイル導体33,34が、第1コイル導体および第2コイル導体として、第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されることになる。
 従って、図6(b)に示される様に、コイル導体33,34の間に電気的な短絡(破線で図示)が生じた場合、第1外部電極21と第2外部電極22との間に生じるインダクタンスLにおいて、短絡がないときに生じる所定値L0からの変化量が大きくなる。即ち、インダクタンスLは、L=L3’(L3の一部)+L4’(L4の一部)で表された値となる。
 よって、第1外部電極21と第2外部電極22との間におけるインダクタンスLの測定値に基づき、短絡発生の有無を判断することが可能となる。即ち、第2実施形態に係る多層基板によれば、コイル導体33,34間に生じた電気的な短絡を精度良く検出することが可能となる。これにより、多層基板の製造後、特性検査工程において不良品を判別することが容易となる。
 [3]第3実施形態
 上述した第1実施形態では、図1及び図2(a)に示される様に、第1主面11側から数えて1番目のコイル導体31が、第1コイル導体として、他のコイル導体を介さずに第1外部電極21に直接的に接続されている。又、第1主面11側から数えて2番目のコイル導体32が、第2コイル導体として、他のコイル導体を介さずに第2外部電極22に直接的に接続されている。
 上述した第2実施形態では、図5及び図6(a)に示される様に、第2主面12側から数えて1番目のコイル導体34が、第2コイル導体として、他のコイル導体を介さずに第2外部電極22に直接的に接続されている。又、第2主面12側から数えて2番目のコイル導体33が、第1コイル導体として、他のコイル導体を介さずに第1外部電極21に直接的に接続されている。
 この様に、積層方向D1における積層体1の表層側の領域にて隣り合う2つのコイル導体が、第1コイル導体及び第2コイル導体として、他のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されていることが好ましい。ここで、積層方向D1における積層体1の表層側の領域は、積層工程での加熱プレス時に熱の影響を受け易い領域である。そして、この様な領域では、隣り合う2つのコイル導体間に電気的な短絡が生じ易い。よって、当該領域に配された2つのコイル導体を、上述した第1コイル導体及び第2コイル導体となるように接続することにより、この領域での電気的な短絡を精度良く検出することが可能となる。
 換言すれば、第1コイル導体及び第2コイル導体がそれぞれ形成される2つの面の何れか一方の面は、コイル導体が形成される複数の面のうちの積層方向D1における第1主面11又は第2主面12までの距離が最も小さい面、若しくは当該距離がゼロであって第1主面11又は第2主面12に一致する面であることが好ましい。
 [4]第4実施形態
 上述した第1実施形態では、図1及び図2(a)に示される様に、積層界面13cは、コイル導体34が形成された面であり、且つ、コイル導体31~34が形成された面のうちで、第1コイル導体であるコイル導体31が形成されている第1主面11からの積層方向D1における距離が最も大きい面となっている。そして、この様な積層界面13cに形成されているコイル導体34を第3コイル導体としたとき、コイル導体31~34の接続関係は、以下の様に把握される。
 即ち、第1コイル導体(コイル導体31)から第3コイル導体(コイル導体34)までの接続経路(31→34)が、第1コイル導体が形成されている面(第1主面11)の方へ途中で戻ることなく第3コイル導体に達している。又、第3コイル導体(コイル導体34)から第2コイル導体(コイル導体32)までの接続経路(34→33→32)が、第3コイル導体が形成されている面(積層界面13c)の方へ途中で戻ることなく第2コイル導体に達している。
 上述した第2実施形態では、図5及び図6(a)に示される様に、第1主面11は、コイル導体31が形成された面であり、且つ、コイル導体31~34が形成された面のうちで、第2コイル導体であるコイル導体34が形成されている積層界面13cからの積層方向D1における距離が最も大きい面となっている。そして、この様な第1主面11に形成されているコイル導体31を第3コイル導体としたとき、コイル導体31~34の接続関係は、以下の様に把握される。
 即ち、第1コイル導体(コイル導体33)から第3コイル導体(コイル導体31)までの接続経路(33→32→31)が、第1コイル導体が形成されている面(積層界面13b)の方へ途中で戻ることなく第3コイル導体に達している。又、第3コイル導体(コイル導体31)から第2コイル導体(コイル導体34)までの接続経路(31→34)が、第3コイル導体が形成されている面(第1主面11)の方へ途中で戻ることなく第2コイル導体に達している。
 この様に、多層基板においては、第1コイル導体から第3コイル導体までの接続経路が、第1コイル導体が形成されている面の方へ途中で戻ることなく第3コイル導体に達していることが好ましい。又、第3コイル導体から第2コイル導体までの接続経路が、第3コイル導体が形成されている面の方へ途中で戻ることなく第2コイル導体に達していることが好ましい。
 この様な構成によれば、第1コイル導体から第2コイル導体までの接続経路が短くなり、その結果として、第1外部電極21と第2外部電極22との間に生じる電気抵抗が小さくなる。又、多層基板(第1主面11、第2主面12、及び多層基板内)における配線の引回しが簡略化され、その結果として、多層基板の配線スペースを他の配線等に有効活用することが可能となる。
 [5]第5実施形態
 上述した第1実施形態に係る多層基板は、第4実施形態で説明した構成に加え、次の様な構成を更に有している。即ち、第1外部電極21と、第1コイル導体であるコイル導体31とが、コイル導体31以外の他のコイル導体32~34が形成されている面(積層界面13a~13c)を経由することなく直接的に接続されている。又、第2外部電極22と、第2コイル導体であるコイル導体32とが、コイル導体31,32以外の他のコイル導体33,34が形成されている面(積層界面13b,13c)を経由することなく直接的に接続されている。
 この様に、多層基板においては、第1外部電極21及び第2外部電極22のうちの一方の外部電極と、第1コイル導体及び第2コイル導体のうちの一方のコイル導体とが、コイル導体31~34が形成された面のうちの、当該一方のコイル導体が形成されている面以外の他の面を経由することなく、直接的に接続されていることが好ましい。又、第1外部電極21及び第2外部電極22のうちの他方の外部電極と、第1コイル導体及び第2コイル導体のうちの他方のコイル導体とが、コイル導体31~34が形成された面のうちの、第1コイル導体及び第2コイル導体がそれぞれ形成されている2つの面以外の他の面を経由することなく、直接的に接続されていることが好ましい。
 この様な構成によれば、第1外部電極21から第2外部電極22までの接続経路が短くなり、その結果として、第1外部電極21と第2外部電極22との間に生じる電気抵抗が更に小さくなる。
 図7は、上記構成を有する多層基板の他の例を概念的に示した分解斜視図である。本実施形態では、コイル導体31~34は、それらの内周端及び外周端が次の様な位置関係となる様に形成されている。即ち、第1実施形態と同様、コイル導体31の外周端31bが第1外部電極21に直接的に接続され、コイル導体32の外周端32bが、第2外部電極22と対向する位置に形成されている。又、コイル導体33の外周端33bと、コイル導体34の外周端34bとが、互いに対向する位置に形成されている。
 絶縁基材10Bにおける第1主面11側の面には、コイル導体32の内側の位置であって且つコイル導体32から離間した位置に、接続用の補助導体We1が形成されている。そして、コイル導体31の内周端31aと、コイル導体33の内周端33aとが、互いに対向する位置であって且つ補助導体We1を間に介在させる位置に形成されている。
 更に、絶縁基材10Cにおける第1主面11側の面には、コイル導体33の内側の位置であって且つコイル導体33から離間した位置に、接続用の補助導体We2が形成されている。そして、コイル導体32の内周端32aと、コイル導体34の内周端34aとが、互いに対向する位置であって且つ補助導体We2を間に介在させる位置に形成されている。
 この様に形成されたコイル導体31~34は、配線導体により、第1外部電極21と第2外部電極22との間において直列に接続されている。具体的には、第1外部電極21と第2外部電極22との間に電流が流れたとき、本実施形態においてもコイル導体31~34の各々に同方向の電流が流れる様に(即ち、生じた磁界が互いに強め合う様に)、コイル導体31~34は以下の様に接続されている。
 コイル導体31は、第1主面11において外周端31bが第1外部電極21に直接的に接続されている。即ち、コイル導体31の外周端31bは、別のコイル導体32~34を介さずに第1外部電極21に直接的に接続されている。
 配線導体は、上述した補助導体We1,We2と、以下に説明する層間接続導体Wg1~Wg6と、を含む。尚、層間接続導体Wg1~Wg6は、図7において一点鎖線で示されている。
 層間接続導体Wg1,Wg2は、絶縁基材10A,10Bにそれぞれ形成された導電ビアであり、コイル導体31の内周端31aからコイル導体33の内周端33aまで直線的に配列されている。そして、層間接続導体Wg1は、コイル導体31の内周端31aと補助導体We1とを互いに接続し、層間接続導体Wg2は、補助導体We1とコイル導体33の内周端33aとを互いに接続している。これにより、コイル導体31の内周端31aとコイル導体33の内周端33aとが、他のコイル導体32,34を間に介さずに互いに接続されている。
 層間接続導体Wg3は、絶縁基材10Cに形成された導電ビアであり、コイル導体33の外周端33bとコイル導体34の外周端34bとを互いに接続している。
 層間接続導体Wg4,Wg5は、絶縁基材10B,10Cにそれぞれ形成された導電ビアであり、コイル導体32の内周端32aからコイル導体34の内周端34aまで直線的に配列されている。そして、層間接続導体Wg4は、コイル導体32の内周端32aと補助導体We2とを互いに接続し、層間接続導体Wg5は、補助導体We2とコイル導体34の内周端34aとを互いに接続している。これにより、コイル導体34の内周端34aとコイル導体32の内周端32aとが、他のコイル導体31,33を間に介さずに互いに接続されている。
 層間接続導体Wg6は、絶縁基材10Aに形成された導電ビアであり、コイル導体32の外周端32bを第2外部電極22に接続している。これにより、コイル導体32の外周端32bは、別のコイル導体31,33,34を介さずに第2外部電極22に直接的に接続されている。
 この様な配線によれば、図8に示される様に、第1外部電極21と第2外部電極22との間にコイル導体31~34が直列に接続された回路が形成される。具体的には、この回路の電気的な経路において第1外部電極21に近い側から、コイル導体31、コイル導体33、コイル導体34、及びコイル導体32の順番で、コイル導体31~34は直列に接続される。尚、この回路において、コイル導体31~34は、高周波用コイルとして用いられてもよいし、低周波用コイルとして用いられてもよい。
 [6]第6実施形態
 例えば図1に示される積層体1において、絶縁基材10A~10Dの何れかの1層が、他の層よりも積層方向D1における厚さの小さいものであってもよい。一例として、積層方向D1において、絶縁基材10Bの厚さが他の絶縁基材の厚さより小さい場合を考える。この場合、上述した積層工程での加熱プレス時において、厚さの小さい絶縁基材10Bを介して隣り合う2つのコイル導体32,33の間に、電気的な短絡が生じ易くなる。
 この様な場合、多層基板は、次の様な構成を有していることが好ましい。即ち、電気的な短絡を生じ易い2つのコイル導体32,33が、第1コイル導体及び第2コイル導体として、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されていることが好ましい。或いは、コイル導体32が第2外部電極22に直接的に接続され、コイル導体33が第1外部電極21に直接的に接続されていることが好ましい。
 この構成によれば、積層方向D1において、第1コイル導体(コイル導体32)が形成された面(積層界面13a)と、第2コイル導体(コイル導体33)が形成された面(積層界面13b)と、の間の距離が、別のコイル導体が形成された面間の距離(第1主面11と積層界面13aとの間の距離や、積層界面13b,13c間の距離)より小さくなる。
 この様に、積層方向D1において互いに隣り合う2つのコイル導体であって、且つ、電気的な短絡を生じ易いものが、第1コイル導体及び第2コイル導体として、別のコイル導体を介さずに第1外部電極21及び第2外部電極22にそれぞれ直接的に接続されていることが好ましい。これにより、上記2つのコイル導体の間に電気的な短絡が生じたとき、その短絡を精度良く検出することが可能となる。
 [7]他の実施形態
 上述した各種構成(主に第1外部電極21と第2外部電極22との間におけるコイル導体31~34の接続関係)は、コイル導体31~34が全て積層体1内(即ち積層界面)に形成された多層基板にも適用することができる。
 又、上記各種構成は、絶縁基材10A~10Dへのコイル導体31~34の形成面が途中で反転している(即ち、形成面が第2主面12側となっている)多層基板にも適用することができる。
 更に、上記各種構成は、図9に示される様に、絶縁基材10A~10Dの少なくとも何れか2層の間に補助絶縁基材101が介在している多層基板にも適用することができる。この補助絶縁基材101は、コイル導体や補助導体の厚さが原因となって積層体1に生じ得る段差を緩和するためのものであり、コイル導体や補助導体が複数重なる領域を避けて配される。具体的には、補助絶縁基材101は、コイル導体や補助導体が複数重なる領域に形成された開口を有している。この多層基板によれば、積層方向D1におけるコイル導体31~34等の厚さによって生じ得る段差が緩和され、加熱プレス時の絶縁基材10A~10Dのずれや変形が抑制される。これにより、コイル導体31~34の位置変化や、層間接続導体の断線等が生じ難くなる。
 図10に示される様に、上述した多層基板において、コイル導体31~34は、電気的な経路において第1外部電極21に近い側から、コイル導体33、コイル導体31、コイル導体32、及びコイル導体34の順番で、直列に接続されてもよい。
 又、上記各種構成は、4つに限定されない3つ以上の複数のコイル導体を備える多層基板にも適用することができる。
 上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。更に、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1 積層体
10A,10B,10C,10D 絶縁基材
11 第1主面
12 第2主面
13a,13b,13c 積層界面
101 補助絶縁基材
21 第1外部電極
22 第2外部電極
31,32,33,34 コイル導体
31a,32a,33a,34a 内周端
31b,32b,33b,34b 外周端
Wa1,Wa2 補助導体
Wb1,Wb2,Wb3,Wb4,Wb5,Wb6 層間接続導体
Wd1,Wd2,Wd3 補助導体
We1,We2 補助導体
Wf1,Wf2,Wf3,Wf4,Wf5,Wf6,Wf7 層間接続導体
Wg1,Wg2,Wg3,Wg4,Wg5,Wg6 層間接続導体
D1 積層方向
X1,X2 距離
L,L1,L2,L3,L4 インダクタンス
L0 所定値

Claims (7)

  1.  熱可塑性を有する複数の絶縁基材が積層された積層体であって、前記絶縁基材の積層方向において互いに反対側に位置する第1主面及び第2主面を有する積層体と、
     前記第1主面に形成された第1外部電極及び第2外部電極と、
     前記第1主面、前記第2主面、及び前記絶縁基材の積層界面のうちの異なる複数の面のそれぞれにパターン形成されると共に前記積層方向に並んだ3つ以上のコイル導体であって、第1コイル導体と第2コイル導体とを含み、前記第1外部電極と前記第2外部電極との間に直列に接続されている複数のコイル導体と、
    を備え、
     前記第1コイル導体及び前記第2コイル導体がそれぞれ形成されている2つの面の間には、別のコイル導体が形成された面が介在しておらず、
     前記第1コイル導体及び前記第2コイル導体は、別のコイル導体を介さずに前記第1外部電極及び前記第2外部電極にそれぞれ直接的に接続されている、多層基板。
  2.  前記第1コイル導体及び前記第2コイル導体がそれぞれ形成されている2つの面の何れか一方の面が、前記異なる複数の面のうちの前記積層方向における前記第1主面又は前記第2主面までの距離が最も小さい面、若しくは当該距離がゼロであって前記第1主面又は前記第2主面に一致する面である、請求項1に記載の多層基板。
  3.  前記積層体は、
     前記第1主面から数えて2つ目のコイル導体が形成されている面までの、前記積層方向における前記第1主面からの距離で規定される領域と、
     前記第2主面から数えて2つ目のコイル導体が形成されている面までの、前記積層方向における前記第2主面からの距離で規定される領域と、
    を含み、
     前記距離が小さい方の領域に位置する2つのコイル導体が、前記第1コイル導体及び前記第2コイル導体として、別のコイル導体を介さずに前記第1外部電極及び前記第2外部電極にそれぞれ直接的に接続されている、請求項2に記載の多層基板。
  4.  前記異なる複数の面のうちの前記積層方向における前記一方の面からの距離が最も大きい面に形成されているコイル導体を第3コイル導体としたとき、
     前記第1コイル導体から前記第3コイル導体までの接続経路が、前記第1コイル導体が形成されている面の方へ途中で戻ることなく前記第3コイル導体に達しており、
     前記第3コイル導体から前記第2コイル導体までの接続経路が、前記第3コイル導体が形成されている面の方へ途中で戻ることなく前記第2コイル導体に達している、請求項2又は3に記載の多層基板。
  5.  前記一方の面は、前記積層方向における前記第1主面までの距離が最も小さい面、又は当該距離がゼロであって前記第1主面に一致する面であり、
     前記第1外部電極及び前記第2外部電極のうちの一方の外部電極と、前記第1コイル導体及び前記第2コイル導体のうちの一方のコイル導体とが、前記異なる複数の面のうちの、前記一方のコイル導体が形成された面以外の他の面を経由することなく、直接的に接続されており、
     前記第1外部電極及び前記第2外部電極のうちの他方の外部電極と、前記第1コイル導体及び前記第2コイル導体のうちの他方のコイル導体とが、前記異なる複数の面のうちの、前記第1コイル導体及び前記第2コイル導体がそれぞれ形成された2つの面以外の他の面を経由することなく、直接的に接続されている、請求項4に記載の多層基板。
  6.  前記積層方向において、前記第1コイル導体が形成された面と、前記第2コイル導体が形成された面と、の間の距離が、別のコイル導体が形成された面間の距離より小さい、請求項1~5の何れか1つに記載の多層基板。
  7.  熱可塑性を有する複数の絶縁基材に対し、第1コイル導体及び第2コイル導体を含む3つ以上の複数のコイル導体と、第1外部電極及び第2外部電極と、配線導体と、を形成する導体形成工程と、
     前記複数の絶縁基材を積層することにより、前記絶縁基材の積層方向において互いに反対側に位置する第1主面及び第2主面を有する積層体を形成する積層工程と、
    を有し、
     前記導体形成工程は、
     前記第1主面を構成することになる絶縁基材に前記第1外部電極及び前記第2外部電極を形成する工程と、
     前記第1主面、前記第2主面、及び前記絶縁基材の積層界面のうちの異なる複数の面を構成することになる絶縁基材に対し、前記複数のコイル導体をそれぞれ形成する工程と、
     前記積層体において、前記第1外部電極と前記第2外部電極との間に前記複数のコイル導体が直列に接続されると共に、前記第1コイル導体及び前記第2コイル導体が、別のコイル導体を介さずに前記第1外部電極及び前記第2外部電極にそれぞれ直接的に接続される様に、前記複数の絶縁基材に対し前記配線導体を形成する工程と、
    を含み、
     前記積層工程は、
     形成せんとする前記積層体において、前記複数のコイル導体が積層方向に並ぶ一方で、前記第1コイル導体及び前記第2コイル導体がそれぞれ配されることになる2つの面の間に、別のコイル導体が配されることになる面が介在しない様に、前記複数の絶縁基材を積層し、これらを一括して加熱プレスする工程
    を含む、多層基板の製造方法。
PCT/JP2017/007012 2016-03-16 2017-02-24 多層基板及びその製造方法 Ceased WO2017159284A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201790000661.1U CN208819684U (zh) 2016-03-16 2017-02-24 多层基板
JP2018505399A JP6414649B2 (ja) 2016-03-16 2017-02-24 多層基板及びその製造方法
US16/116,963 US11735346B2 (en) 2016-03-16 2018-08-30 Multilayer substrate and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-051842 2016-03-16
JP2016051842 2016-03-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/116,963 Continuation US11735346B2 (en) 2016-03-16 2018-08-30 Multilayer substrate and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2017159284A1 true WO2017159284A1 (ja) 2017-09-21

Family

ID=59851529

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/007012 Ceased WO2017159284A1 (ja) 2016-03-16 2017-02-24 多層基板及びその製造方法

Country Status (4)

Country Link
US (1) US11735346B2 (ja)
JP (1) JP6414649B2 (ja)
CN (1) CN208819684U (ja)
WO (1) WO2017159284A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585122A (zh) * 2017-09-29 2019-04-05 太阳诱电株式会社 磁耦合型线圈部件
CN109686545A (zh) * 2019-02-26 2019-04-26 维沃移动通信有限公司 充电线圈的制备方法、终端设备的充电模组及终端设备
JPWO2021149805A1 (ja) * 2020-01-24 2021-07-29
JP2023106738A (ja) * 2022-01-21 2023-08-02 Tdk株式会社 コイル部品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019991B (zh) * 2019-05-31 2022-04-01 鹏鼎控股(深圳)股份有限公司 音圈、音圈的制作方法及扬声器
WO2023276818A1 (ja) * 2021-06-28 2023-01-05 住友電気工業株式会社 プリント配線板
US20230261570A1 (en) * 2022-02-11 2023-08-17 Applied Materials, Inc. Tunable integrated voltage regulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007858A1 (ja) * 2008-07-15 2010-01-21 株式会社村田製作所 電子部品
JP2015201606A (ja) * 2014-04-10 2015-11-12 株式会社村田製作所 多層基板の製造方法および多層基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3671520B2 (ja) 1996-06-11 2005-07-13 松下電器産業株式会社 バラン素子
TW578170B (en) * 2001-01-31 2004-03-01 Endpoints Technology Corp Inductor apparatus
US7432793B2 (en) * 2005-12-19 2008-10-07 Bose Corporation Amplifier output filter having planar inductor
JP4674590B2 (ja) * 2007-02-15 2011-04-20 ソニー株式会社 バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
TWI501269B (zh) * 2010-04-21 2015-09-21 Taiyo Yuden Kk Laminated inductors
JP6115057B2 (ja) * 2012-09-18 2017-04-19 Tdk株式会社 コイル部品
CN205303100U (zh) * 2013-07-11 2016-06-08 株式会社村田制作所 电子元器件
JP6075505B2 (ja) 2014-04-03 2017-02-08 株式会社村田製作所 積層型コイル部品およびモジュール部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007858A1 (ja) * 2008-07-15 2010-01-21 株式会社村田製作所 電子部品
JP2015201606A (ja) * 2014-04-10 2015-11-12 株式会社村田製作所 多層基板の製造方法および多層基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585122A (zh) * 2017-09-29 2019-04-05 太阳诱电株式会社 磁耦合型线圈部件
US11217384B2 (en) * 2017-09-29 2022-01-04 Taiyo Yuden Co., Ltd. Magnetic coupling coil component
CN109585122B (zh) * 2017-09-29 2022-01-07 太阳诱电株式会社 磁耦合型线圈部件
US12205759B2 (en) 2017-09-29 2025-01-21 Taiyo Yuden Co., Ltd. Magnetic coupling coil component
CN109686545A (zh) * 2019-02-26 2019-04-26 维沃移动通信有限公司 充电线圈的制备方法、终端设备的充电模组及终端设备
JPWO2021149805A1 (ja) * 2020-01-24 2021-07-29
JP7315035B2 (ja) 2020-01-24 2023-07-26 株式会社村田製作所 多層基板、電子機器、および多層基板の検査方法
JP2023106738A (ja) * 2022-01-21 2023-08-02 Tdk株式会社 コイル部品

Also Published As

Publication number Publication date
US11735346B2 (en) 2023-08-22
JP6414649B2 (ja) 2018-10-31
CN208819684U (zh) 2019-05-03
US20180374623A1 (en) 2018-12-27
JPWO2017159284A1 (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
JP6414649B2 (ja) 多層基板及びその製造方法
JP6213698B2 (ja) コイル内蔵多層基板およびその製造方法
TWI466146B (zh) 共模濾波器及其製造方法
US10102960B2 (en) Electronic component
JP6508145B2 (ja) 電子部品
JP6030512B2 (ja) 積層型電子部品
CN109390136B (zh) 层叠线圈部件
JP6597541B2 (ja) 電子部品
CN105051837A (zh) 层叠电感器
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
JP6263167B2 (ja) 多層基板および多層基板の製造方法
JP2012182285A (ja) コイル部品
WO2015156021A1 (ja) 部品内蔵基板
JP6304376B2 (ja) 部品内蔵多層基板
WO2017159437A1 (ja) 回路基板およびその製造方法
TWI551206B (zh) 多層印刷電路板及其製造方法
JPWO2019131581A1 (ja) インダクタブリッジおよび電子機器
JP2018170315A (ja) コイル部品
WO2018074104A1 (ja) 磁気素子
JP6701923B2 (ja) 可変インダクタンス回路
JP6050047B2 (ja) 配線基板の製造方法
JP6447785B2 (ja) 多層基板およびその製造方法
JP2018148174A (ja) 積層コイル部品の製造方法
JP2018056313A (ja) 印刷配線板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018505399

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17766289

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17766289

Country of ref document: EP

Kind code of ref document: A1