WO2017018038A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2017018038A1
WO2017018038A1 PCT/JP2016/065357 JP2016065357W WO2017018038A1 WO 2017018038 A1 WO2017018038 A1 WO 2017018038A1 JP 2016065357 W JP2016065357 W JP 2016065357W WO 2017018038 A1 WO2017018038 A1 WO 2017018038A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
frequency
voltage side
elements
voltage
Prior art date
Application number
PCT/JP2016/065357
Other languages
English (en)
French (fr)
Inventor
祐太 小松
亮太 近藤
山田　正樹
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US15/568,041 priority Critical patent/US10027234B2/en
Priority to JP2017531050A priority patent/JP6279158B2/ja
Priority to DE112016003347.8T priority patent/DE112016003347T5/de
Priority to CN201680029566.4A priority patent/CN107615632B/zh
Publication of WO2017018038A1 publication Critical patent/WO2017018038A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • B60L58/18—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules
    • B60L58/20—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries of two or more battery modules having different nominal voltages
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • H02J1/108—Parallel operation of dc sources using diodes blocking reverse current flow
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Definitions

  • the present invention relates to a power conversion device that converts power between direct current and direct current by switching control of a semiconductor switching element.
  • a power converter including a high-voltage battery, a bidirectional converter, a smoothing capacitor, and an inverter is used.
  • the power of the high-voltage battery is boosted by the bidirectional converter, DC power is supplied to the inverter, and AC power converted by the inverter is supplied to the motor.
  • the motor is operated as a generator and the DC power converted by the inverter is stepped down by the bidirectional converter to charge the DC power to the high voltage battery.
  • Various systems have been disclosed as power conversion devices applicable to the bidirectional converter.
  • a chopper device as a conventional power conversion device outputs a DC voltage different from an input DC voltage by controlling opening and closing of a semiconductor switch connected between a DC power supply and a load.
  • the chopper device includes a voltage error amplification circuit that outputs a signal proportional to a deviation between a detected value of the output voltage of the chopper device and a set value thereof, and a conduction that calculates a conduction time of the semiconductor switch in proportion to the input signal.
  • a time calculation circuit, an open / close command circuit for applying an output of the conduction time calculation circuit to control opening / closing of the semiconductor switch, and a direct current with respect to the DC input voltage provided between the error term m circuit and the conduction time calculation circuit.
  • a conduction time correction circuit that applies a correction signal to the resistance-proof conduction time calculation circuit so that the ratio of the output voltages is proportional to the output signal of the voltage error amplification circuit (see, for example, Patent Document 1).
  • bidirectional power conversion is possible by replacing the diode of the chopper device with a semiconductor switch.
  • a chopper circuit that performs power conversion between the low-voltage side and the high-voltage side without providing the storage element related to the step-up / step-down voltage other than the input / output side, as in this chopper device, is hereinafter referred to as an SPC (Single Phase Chopper) circuit. Called.
  • PI proportional / integral
  • PWM Pulse Width Modulation
  • the power converter includes a terminal group, a reactor, a switching element series circuit, a charge / discharge capacitor, and a smoothing capacitor.
  • the terminal group has first, second, third, and fourth terminals, and the switching element series circuit is formed by connecting first, second, third, and fourth switching elements in series. .
  • the connection point of the second and third switching elements is connected to the first terminal via the reactor, and the side opposite to the connection point of the first switching element with the second switching element is the first terminal.
  • the charge / discharge capacitor is connected between a connection point between the first and second switching elements and a connection point between the third and fourth switching elements, and the switching element series
  • the smoothing capacitor is connected in parallel to the circuit, and the switching element series circuit is connected to the third and fourth terminals.
  • the first and second terminals are set to the low voltage side
  • the third and fourth terminals are set to the high voltage side
  • a DC voltage is converted between the low voltage side and the high voltage side (for example, Patent Documents). 3).
  • a chopper circuit that includes a charge / discharge capacitor in addition to the input / output side and performs power conversion between the low-voltage side and the high-voltage side as in this power converter is hereinafter referred to as an MLC (Multi Level Hopper) circuit. .
  • MLC Multi Level Hopper
  • the capacitor used in the power converter is generally configured by connecting a plurality of capacitor elements in parallel in the case of high power use.
  • capacitor elements When capacitor elements are connected in parallel, it is known that parallel resonance in which impedance increases between series resonance frequencies of the capacitor elements occurs.
  • impedance and ESR Equivalent Series Resistance
  • ESR Equivalent Series Resistance
  • the present invention has been made to solve the above-described problems, and in a power conversion device that converts power between DC / DC using a capacitor in which a plurality of capacitor elements are connected in parallel, the capacitor is connected in parallel.
  • An object of the present invention is to reduce the loss due to resonance to suppress the rise in the temperature of the capacitor, and to reduce the size and cost of the device configuration.
  • a power conversion device includes a DC / DC converter having a plurality of semiconductor elements that are turned on and off, a reactor, and a plurality of capacitors each having a plurality of capacitor elements connected in parallel, and the DC / DC And a control circuit for controlling the converter. At least some of the plurality of semiconductor elements are switching elements, and the control circuit drives and controls the switching elements at a set frequency.
  • the set frequency is less than the series resonance frequency of all of the plurality of capacitor elements of the plurality of capacitors, and the parallel resonance frequency of the plurality of capacitor elements in the first capacitor that is one of the plurality of capacitors. It is lower than a value (fp / N) obtained by dividing fp by the order N determined based on the harmonic current flowing in the first capacitor, and an integer multiple of the set frequency does not match the parallel resonance frequency fp. is there.
  • the power conversion device of the present invention it is possible to reduce the loss due to the parallel resonance of the capacitor, improve the power conversion efficiency, and suppress the temperature rise of the capacitor. This also makes it possible to reduce the size and cost of the apparatus configuration.
  • FIG. 1 shows the circuit structure of the power converter device by Embodiment 1 of this invention. It is a circuit diagram explaining the high voltage
  • 1 is a structural diagram of a high-voltage side capacitor according to Embodiment 1 of the present invention. It is a control block diagram of the power converter device by Embodiment 1 of this invention. It is a block diagram which shows the detail of the 1st control block by Embodiment 1 of this invention. It is a detailed circuit diagram of the high voltage
  • Embodiment 1 of this invention It is the schematic explaining the carrier frequency by Embodiment 1 of this invention. It is a figure which shows the circuit structure of the power converter device by Embodiment 2 of this invention. It is a control block diagram of the power converter device by Embodiment 2 of this invention. It is a block diagram which shows the detail of the 1st control block by Embodiment 2 of this invention. It is a wave form diagram of each part explaining operation
  • FIG. 1 is a diagram showing a circuit configuration of a power conversion device according to Embodiment 1 of the present invention.
  • the power converter 5 includes a DC / DC converter 3 that is a main circuit, and a control circuit 4 that controls the DC / DC converter 3.
  • the DC / DC converter 3 includes a reactor 1, a semiconductor module 2 including a switching element S1 as a first semiconductor element and a switching element S2 as a second semiconductor element, a low-voltage side capacitor C1, and a high voltage as a first capacitor. Side capacitor C2.
  • a current sensor 6 and a voltage sensor 7 are provided.
  • the control circuit 4 drives and controls the switching elements S1 and S2 based on the detection values from the sensors 6 and 7.
  • a high voltage battery 10 is connected to the low voltage side (between P1 and N1) of the DC / DC converter 3, and an electric motor 11 is connected to the high voltage side (between P2 and N2).
  • Each of the switching elements S1 and S2 includes, for example, an IGBT (Insulated Gate Bipolar Transistor) and a diode connected in antiparallel thereto.
  • the power conversion device 5 is a bidirectional SPC circuit capable of bidirectional power conversion between a low voltage side and a high voltage side, and an input voltage (low voltage) input between P1 and N1 which are terminals on the low voltage side.
  • Side voltage) V1 is boosted to a voltage equal to or higher than V1
  • the boosted output voltage (high voltage side voltage) V2 is output between P2 and N2, which are terminals on the high voltage side.
  • the switching element S1 has one end (first end) connected to the negative terminal of the low voltage side capacitor C1 and the other end (second end) connected to the positive terminal of the low voltage side capacitor C1 via the reactor 1.
  • the switching element S2 has one end (first end) connected to the second end of the switching element S1, and the other end (second end) connected to the positive terminal of the high-voltage side capacitor C2.
  • the low voltage side capacitor C1 smoothes the input voltage V1.
  • the reactor 1 is used for energy storage, and the semiconductor module 2 boosts the input voltage V1 to the output voltage V2.
  • the switching elements S1 and S2 of the semiconductor module 2 are turned on when the gate signals G1 and G2 output from the control circuit 4 are High.
  • Current sensor 6 detects a reactor current IL flowing through reactor 1.
  • the voltage sensor 7 detects the voltage between the terminals of the high voltage side capacitor C2 as the output voltage V2 (high voltage side voltage).
  • the high voltage side capacitor C2 smoothes the output voltage V2.
  • the control circuit 4 generates the gate signals G1 and G2 of the switching elements S1 and S2 in accordance with the detection value (IL) of the current sensor 6 and the detection value (V2) of the voltage sensor 7, and the switching elements S1 and S2 Is turned ON / OFF.
  • FIG. 2 and 3 are diagrams showing the configuration of the high-voltage side capacitor C2.
  • FIG. 2 is a circuit diagram
  • FIG. 3 is a structural diagram.
  • the high-voltage side capacitor C2 is configured by connecting a first capacitor element 20a and a second capacitor element 20b, which are a plurality of capacitor elements having the same characteristics, in parallel.
  • the first capacitor element 20a and the second capacitor element 20b are connected in parallel by the first bus bar 20c and the second bus bar 20d to constitute a high voltage side capacitor C2, and between the high voltage side terminals. Connected between some P2 and N2.
  • the first and second capacitor elements 20a and 20b and the first and second bus bars 20c and 20d are housed in a case made of PPS (Polyphenylene sulfide) resin or the like, and epoxy resin or the like. Is filled to form a high-voltage side capacitor C2.
  • the configuration of the low-voltage side capacitor C1 is the same, and a plurality of capacitor elements are connected in parallel. In this case, the low-voltage side capacitor C1 is connected between P1 and N1 between the low-voltage side terminals.
  • FIG. 4 is a control block diagram of the control circuit 4.
  • the control circuit 4 includes a subtracter 41, a first controller 42, a subtractor 43 a, a limiter 44, and a first control block 45. Details of the first control block 45 are shown in FIG.
  • the first control block 45 includes a comparator 45a, a storage unit 45b, a frequency command unit 45c, a carrier signal generator 45d, and an inverter 45e.
  • the storage unit 45b stores a carrier frequency fsw as a set frequency.
  • the operation of the control circuit 4, that is, the control of the DC / DC converter 3 will be described below with reference to FIGS.
  • the output voltage target value V2 * which is a command value for the high-voltage side voltage
  • the detected output voltage V2 are input to the subtractor 41, and the difference voltage ⁇ V2 output from the subtractor 41 is input to the first controller 42.
  • the first controller 42 performs PI control that combines proportional operation and integration operation.
  • the subtractor 43a subtracts the output from the first controller 42 from (V2 / V2 *), which is the reciprocal of the theoretical boost ratio of the DC / DC converter 3 indicated by V2 / V2 *, so that the switching element S1 A duty ratio D, which is a continuity factor, is output.
  • the limiter 44 When the limiter 44 detects that the value of the detected reactor current IL has changed from negative to positive, that is, when the reactor current IL has zero-crossed, the limiter 44 performs a limiting process for suppressing a decrease in the duty ratio D for a certain period. Execute. It should be noted that the limiter 44 restriction process is canceled after a certain period of time has elapsed.
  • the first control block 45 is a block for generating PWM signals (gate signals G1, G2).
  • the frequency command unit 45c refers to the carrier frequency fsw stored in the storage unit 45b and instructs the carrier signal generator 45d to generate a carrier signal at the frequency fsw.
  • the carrier signal generator 45d generates a first triangular wave SW1 that is a carrier signal having a frequency fsw.
  • the comparator 45a receives the duty ratio D and the first triangular wave SW1 output via the limiter 44, and compares the two to generate the gate signal G1 of the switching element S1. Further, the inverter 45e inverts the gate signal G1 and outputs the gate signal G2 of the switching element S2.
  • FIG. 6 is a circuit diagram in consideration of the parasitic component of the high-voltage side capacitor C2.
  • ESR and ESL Equivalent Series Inductance
  • the first capacitor element 20a and the second capacitor element 20b are represented by a capacitance component (C), ESR (R), and ESL (L), respectively.
  • the first bus bar 20c and the second bus bar 20d are represented by ESR (Rb / 2) and ESL (Lb / 2), respectively.
  • the parasitic capacitance component of each bus bar is ignored.
  • the impedance Z1 of the first capacitor element 20a with the P2-N2 terminal as a base point is expressed by Expression (1).
  • ⁇ is an angular frequency.
  • Z1 R + j ( ⁇ L ⁇ (1 / ⁇ C)) (1)
  • the series resonance frequency fs2 of the second capacitor element 20b including the bus bars 20c and 20d is expressed by the equation (4).
  • fs2 1 / (2 ⁇ ((L + Lb) / C)) (4)
  • the switching elements S1 and S2 are switching-controlled at the frequency fsw, and the high-voltage side capacitor C2 operates at the frequency fsw accordingly.
  • An inductance component appears in the impedance of the first capacitor element 20a at a frequency equal to or higher than the series resonance frequency fs1, and the second capacitor element 20b corresponds to a frequency equal to or higher than the series resonance frequency fs2. Therefore, in order for the first and second capacitor elements 20a to function as capacitors, the switching frequency fsw is a value less than the series resonance frequency fs1 of the first capacitor element 20a and less than the series resonance frequency fs2 of the second capacitor element 20b.
  • the switching frequency is used to cause the third and fourth capacitor elements to function as a capacitor.
  • fsw be a value less than the series resonance frequency fs3 of the third capacitor element and less than the series resonance frequency fs4 of the fourth capacitor element.
  • the frequency fsw for switching the switching elements S1 and S2 is set to be less than the series resonance frequencies fs1 to fs4 of all the capacitor elements in the low voltage side capacitor C1 and the high voltage side capacitor C2.
  • FIG. 7 shows the frequency characteristics of the impedance of the high-voltage side capacitor C2.
  • the impedance 21a of the first capacitor element 20a, the impedance 21b of the second capacitor element 20b, and the impedance 21 of the high-voltage side capacitor C2 composed of the first and second capacitor elements 20a and 20b are shown.
  • the impedance 21a of the first capacitor element 20a has a series resonance point Y1 at the series resonance frequency fs1 obtained from Expression (2).
  • the impedance 21b of the second capacitor element 20b has a series resonance point Y2 at the series resonance frequency fs2 obtained from Expression (4).
  • FIG. 7 shows the frequency characteristics of ESR of the high-voltage side capacitor C2.
  • the ESR 22 of the high-voltage side capacitor C2 becomes the same as the impedance at the parallel resonance point X at the parallel resonance frequency fp1, and takes a local maximum value.
  • FIG. 9 is a waveform diagram of each part for explaining the operation of the power conversion device 5. From the top, the gate signal G1 of the switching element S1, the voltage vL across the reactor 1, the current iL flowing through the reactor 1, the current is1 flowing through the switching element S1, the current is2 flowing through the switching element S2, the current ic1 flowing through the low voltage side capacitor C1, and Each waveform figure of electric current ic2 which flows into high voltage
  • the effective value Is2 (rms) of the current flowing through the switching element S2 is expressed by Expression (5), assuming that the direction of the current flowing from the terminal P1 toward the terminal P2 is positive.
  • the low-voltage side voltage is V1
  • the high-voltage side voltage is V2
  • the low-voltage side power is P1
  • the inductance value of the reactor 1 is L
  • the switching frequency (carrier frequency) of the switching elements S1 and S2 is fsw
  • the switching period is Tsw
  • the ON time of S1 is Ton
  • the duty ratio of the switching element S1 is D
  • the direct current flowing through the reactor 1 is I1
  • the ripple component of the current flowing through the reactor 1 is ⁇ IL.
  • the average value Is2 (ave) of the current flowing through the switching element S2 is expressed by the formula (6).
  • the effective value Ic2 (rms) of the current flowing through the high-voltage side capacitor C2 is expressed by Expression (7).
  • D 1 ⁇ (V1 / V2)
  • I1 P1 / V1 (9)
  • ⁇ IL D ⁇ V1 / (L ⁇ fsw) (10)
  • FIG. 10 is a characteristic diagram showing a fundamental wave component and a harmonic component of the current flowing through the high-voltage side capacitor C2.
  • n 1
  • the fundamental wave component of the frequency fsw is shown.
  • the current Ic2 flowing through the high-voltage side capacitor C2 includes odd-order and even-order harmonic components.
  • FIG. 11 is a characteristic diagram showing current accumulation ratios up to harmonic components of respective orders of the current flowing through the high-voltage side capacitor C2.
  • the current accumulation rate up to the n-th order harmonic component of Ic2 (rms) that is, the current accumulation rate due to the harmonic components from the 1st to the n-th order is expressed by Expression (11).
  • Ic2 (rms) ⁇ k represents a k-order harmonic component of Ic2 (rms).
  • FIG. 12 is a schematic diagram illustrating the setting of the carrier frequency fsw.
  • the low-voltage side capacitor C1 has the same configuration as the high-voltage side capacitor C2 shown in FIGS. 2 and 3, and assuming that only the capacitance is smaller than that of the high-voltage side capacitor C2, the first to fourth capacitor elements in series resonance.
  • the relationship between the frequencies fs1 to fs4 is fs2 ⁇ fs1 ⁇ fs4 ⁇ fs3.
  • the carrier frequency fsw is set to be lower than the series resonance frequencies fs1 to fs4 of the first to fourth capacitor elements which are all the capacitor elements in the low voltage side capacitor C1 and the high voltage side capacitor C2.
  • the harmonic components of Ic2 (rms) from the first to the fifth are lower than the parallel resonance frequency fp1 of the high-voltage side capacitor C2 at which the ESR has a maximum value, and the harmonics of Ic2 (rms).
  • the carrier frequency fsw is set so that the frequency of the wave component does not overlap with the parallel resonance frequency fp1. That is, the carrier frequency fsw is set to be lower than 1/5 of the parallel resonance frequency fp1 of the high-voltage side capacitor C2, and an integer multiple thereof does not coincide with the parallel resonance frequency fp1.
  • the set carrier frequency fsw is stored in the storage device 45b.
  • the frequency of the harmonic component of the current Ic2 (rms) flowing through the high-voltage side capacitor C2 is equal to the parallel resonance frequency fp1. It is possible to avoid that each harmonic component of the ESR of the high-voltage side capacitor C2 does not overlap and becomes a maximum value.
  • each of the ESRs of the harmonic components from the first to the fifth that is dominant in the current Ic2 (rms) flowing through the high-voltage side capacitor C2 It is possible to reliably avoid (Rc2-1) to (Rc2-5) from reaching a maximum value, and to make a relatively small value less than the maximum value. For this reason, the loss of the high voltage side capacitor C2 represented by the above formula (12) can be suppressed.
  • the carrier frequency (switching frequency) fsw for driving the switching elements S1 and S2 is set to all the capacitor elements in the low voltage side capacitor C1 and the high voltage side capacitor C2. It is less than a series resonance frequency fs1 to fs4 of a certain first to fourth capacitor element and less than 1/5 of a parallel resonance frequency fp1 of the high-voltage side capacitor C2, and is an integral multiple (odd multiple and even multiple) of the carrier frequency fsw. ) Is not set to coincide with the parallel resonance frequency fp1.
  • the loss by the ESR and harmonic current which increase by the parallel resonance of the high voltage side capacitor C2 can be suppressed, and the loss of the high voltage side capacitor C2 generated by the control of the switching elements S1 and S2 can be reduced. Further, the high-voltage side capacitor C2 has a larger amount of current flowing than the low-voltage side capacitor C1, and has a great effect of reducing loss.
  • the carrier frequency fsw as described above, it is possible to suppress an increase in loss due to the parallel resonance of the high-voltage side capacitor C2, to improve the power conversion efficiency of the power conversion device 5, and to increase the high voltage.
  • the temperature rise of the side capacitor C2 can be suppressed and the reliability is improved.
  • the device configuration can be reduced in size and cost. Can be realized.
  • the carrier frequency fsw is set to be less than 1/5 of the parallel resonance frequency fp1 of the high-voltage side capacitor C2, but the current accumulation rate of the current flowing through the high-voltage side capacitor C2 is the order N from the fundamental wave component. Any value may be used as long as it is set lower than the value (fp1 / N) obtained by dividing the parallel resonance frequency fp1 by the order N that becomes saturated with the harmonic components up to. Further, the order from which the parallel resonance frequency fp1 is divided may be an order lower than the order in which the saturation state is reached.
  • the carrier frequency fsw is less than the series resonance frequencies fs1 to fs4 of the first to fourth capacitor elements, Since the integral multiple is set so as not to coincide with the parallel resonance frequency fp1, the effect of reducing the loss of the high-voltage side capacitor C2 due to the parallel resonance can be obtained.
  • the high-voltage side capacitor C2 and the low-voltage side capacitor C1 are two capacitors connected in parallel, three or more capacitor elements may be connected in parallel, and the number of capacitor elements in parallel is different. But it ’s okay.
  • the high-voltage side capacitor C2 connects three or more capacitor elements in parallel, two or more parallel resonance frequencies may occur, but the carrier frequency used for controlling the switching elements S1 and S2 is the lowest parallel resonance frequency. The value is less than 1/5.
  • the power conversion device 5 is a bidirectional SPC circuit capable of bidirectional power conversion.
  • a diode is used instead of the switching element S2 in the second semiconductor element to reduce the voltage
  • One-way power conversion from the side to the high voltage side may be performed, and the same effect can be obtained by setting the carrier frequency fsw in the same manner.
  • FIG. 13 is a diagram showing a circuit configuration of a power conversion device according to Embodiment 2 of the present invention.
  • the power conversion device 5a includes a DC / DC converter 3a that is a main circuit, and a control circuit 4a that controls the DC / DC converter 3a.
  • the DC / DC converter 3a includes a reactor 1, a semiconductor module 2a, a low voltage side capacitor C1, a high voltage side capacitor C2, and a charge / discharge capacitor C0 as a first capacitor.
  • the semiconductor module 2a includes a switching element S1 as a first semiconductor element, a switching element S2 as a second semiconductor element, a switching element S3 as a third semiconductor element, and a switching element S4 as a fourth semiconductor element. Connected and configured.
  • the DC / DC converter 3a is provided with a current sensor 6 and voltage sensors 7 and 8.
  • the control circuit 4a drives and controls the switching elements S1 to S4 based on the detection values from the sensors 6 to 8.
  • a high voltage battery 10 is connected to the low voltage side (between P1 and N1) of the DC / DC converter 3a, and an electric motor 11 is connected to the high voltage side (between P2 and N2).
  • each of the switching elements S1 to S4 includes, for example, an IGBT and a diode connected in reverse parallel thereto.
  • the power converter 5 is a bidirectional MLC circuit capable of bidirectional power conversion between a low voltage side and a high voltage side, and an input voltage (low voltage) input between P1 and N1 which are terminals on the low voltage side.
  • Side voltage) V1 is boosted to a voltage equal to or higher than V1
  • the boosted output voltage (high voltage side voltage) V2 is output between P2 and N2, which are terminals on the high voltage side.
  • One end (first end) of the switching element S1 is connected to the negative terminal of the low voltage side capacitor C1.
  • the switching element S2 has one end (first end) connected to the second end of the switching element S1 and the other end (second end) connected to the positive terminal of the low-voltage side capacitor C1 via the reactor 1.
  • the switching element S3 has one end (first end) connected to the second end of the switching element S2.
  • the switching element S4 has one end (first end) connected to the second end of the switching element S3 and the other end (second end) connected to the positive terminal of the high-voltage side capacitor C2. Furthermore, one end of the charge / discharge capacitor C0 is connected to an intermediate connection point between the switching element S1 and the switching element S2, and the other end is connected to an intermediate connection point between the switching element S3 and the switching element S4.
  • the low voltage side capacitor C1 smoothes the input voltage V1.
  • Reactor 1 is used for energy storage, and semiconductor module 2a and charge / discharge capacitor C0 boost input voltage V1 to output voltage V2.
  • the switching elements S1 to S4 of the semiconductor module 2a are turned on when the gate signals G1 to G4 output from the control circuit 4a are High.
  • Current sensor 6 detects a reactor current IL flowing through reactor 1.
  • the voltage sensor 7 detects the voltage between the terminals of the high voltage side capacitor C2 as the output voltage V2 (high voltage side voltage).
  • the voltage sensor 8 detects the voltage between the terminals of the charge / discharge capacitor C0 as the intermediate voltage V0.
  • the high voltage side capacitor C2 smoothes the output voltage V2.
  • the control circuit 4a generates the gate signals G1 to G4 of the switching elements S1 to S4 according to the detection value (IL) of the current sensor 6 and the detection values (V2, V0) of the voltage sensors 7 and 8, and The elements S1 to S4 are turned on / off.
  • FIG. 14 is a control block diagram of the control circuit 4a.
  • the control circuit 4a includes a subtractor 41, a first controller 42, a multiplier 46, a subtractor 47, a second control block 48, a second controller 49, a third control block 43, and a first control block.
  • a control block 45 is included.
  • the second control block 48 includes a multiplier 48a, a comparator 48b, an open / close contact 48c, an inverter 48d, and an open / close contact 48e.
  • the third control block 43 includes a subtracter 43a and an adder 43b. Details of the first control block 45 are shown in FIG. As shown in FIG.
  • the first control block 45 includes a comparator 45a, a storage unit 45b, a frequency command unit 45c, a carrier signal generator 45d, an inverter 45e, a comparator 45f, a carrier signal generator 45g, and an inverter 45h.
  • the storage unit 45b stores a carrier frequency fsw as a set frequency.
  • the intermediate voltage target value V0 * as the intermediate voltage command value is half the output voltage V2 (0.5 times). It is said.
  • the output voltage target value V2 * as the high-voltage side command value and the detected output voltage V2 are input to the subtractor 41, and the difference voltage ⁇ V2 output from the subtractor 41 is input to the first controller 42.
  • the first controller 42 performs the PI control that combines the proportional action and the integral action, and outputs a first calculation value.
  • the output voltage V2 is multiplied by 0.5 by the multiplier 46 whose multiplication constant is set to 0.5, and the intermediate voltage target value V0 * is generated.
  • the subtractor 47 receives the intermediate voltage target value V0 * and the intermediate voltage V0 as the voltage detection value of the charging / discharging capacitor C0.
  • the difference voltage ⁇ V0 is calculated and input to the second control block 48.
  • the detected reactor current IL is input to the comparator 48b, and by opening and closing the switching contacts 48c and 48e according to the polarity of the reactor current IL, the intermediate voltage target value V0 * and the intermediate voltage V0.
  • the polarity of the difference voltage ⁇ V0 is switched.
  • the reactor current IL is positive
  • the difference voltage ⁇ V0 is output as it is.
  • the multiplier 48a multiplies it by ⁇ 1 to reverse the polarity, and the switching contact 48e is closed via the inverter 48d.
  • the second controller 49 performs P control for amplifying the output ( ⁇ ⁇ V0) from the second control block 48 and outputs a second calculated value.
  • the first control value from the first controller 42 and the second calculation value from the second controller 49 are input to the third control block 43, and both are added by the adder 43b, and the subtractor 43a is added.
  • the difference is calculated at.
  • the adder 43b outputs a duty ratio D1 as the conduction ratio of the switching element S1
  • the subtractor 43a outputs a duty ratio D2 as the conduction ratio of the switching element S2.
  • the first control block 45 is a block for generating PWM signals (gate signals G1 to G4) with the duty ratios D1 and D2 from the third control block 43 as inputs.
  • the frequency command unit 45c refers to the carrier frequency fsw stored in the storage unit 45b, and instructs the carrier signal generators 45d and 45g to generate a carrier signal at the frequency fsw.
  • the carrier signal generator 45d generates a first triangular wave SW1 that is a carrier signal at the frequency fsw
  • the carrier signal generator 45g generates a second triangular wave SW2 that is a carrier signal at the frequency fsw.
  • the first triangular wave SW1 and the second triangular wave SW2 are signals whose phases are inverted by 180 degrees.
  • the comparator 45a receives the duty ratio D1 and the first triangular wave SW1, and generates a gate signal G1 of the switching element S1 by comparing the two.
  • the inverter 45e inverts the gate signal G1 and outputs the gate signal G4 of the switching element S4.
  • the comparator 45f receives the duty ratio D2 and the second triangular wave SW2, and generates a gate signal G2 for the switching element S2 by comparing the two.
  • the inverter 45h inverts the gate signal G2 and outputs the gate signal G3 of the switching element S3.
  • the low-voltage side capacitor C1 and the high-voltage side capacitor C2 are each configured by connecting two capacitor elements in parallel, and the charge / discharge capacitor C0 is similarly configured by connecting two capacitor elements in parallel. Composed. That is, in each of the capacitors C0, C1, and C2, as shown in FIGS. 2 and 3, two capacitor elements are connected in parallel by the bus bar.
  • the high-voltage side capacitor C2 is configured by connecting a first capacitor element and a second capacitor element in parallel
  • the low-voltage side capacitor C1 includes a third capacitor element and a fourth capacitor element.
  • the charge / discharge capacitor C0 is configured by connecting in parallel a fifth capacitor element and a sixth capacitor element.
  • the capacitors C0, C1, and C2 are different only in capacitance, and the capacitances of the capacitors C0, C1, and C2 are represented by C0, C1, and C2, and C1 ⁇ C0 ⁇ C2.
  • the relationship between the series resonance frequencies fs1 to fs6 of the first to sixth capacitor elements is fs2 ⁇ fs1 ⁇ fs6 ⁇ fs5 ⁇ fs4 ⁇ fs3.
  • the switching elements S1 to S4 are switching-controlled at the frequency fsw, and the capacitors C0 and C2 operate at the frequency fsw and the capacitor C1 operates at the frequency 2 ⁇ fsw accordingly.
  • each of the first to sixth capacitor elements an inductance component appears in the impedance at a frequency equal to or higher than the series resonance frequency. Therefore, in order to cause each of the first to sixth capacitor elements to function as a capacitor, the switching frequency fsw is set to be lower than the series resonance frequencies fs1 to fs6 of all the capacitor elements (first to sixth capacitor elements). .
  • the low-voltage capacitor C1, the high-voltage capacitor C2, and the charge / discharge capacitor C0 have the largest current flowing through the charge / discharge capacitor C0.
  • fp2 be the parallel resonance frequency of the charge / discharge capacitor C0.
  • the ESR of the charge / discharge capacitor C0 becomes the same as the impedance at the parallel resonance point at the parallel resonance frequency fp2 and takes a maximum value.
  • FIGS. 16 and 17 are waveform diagrams of each part for explaining the operation of the power conversion device 5a.
  • FIG. 16 shows a case where the duty ratios D1, D2 of the switching elements S1, S2 are less than 0.5
  • FIG. 17 shows a case where the duty ratios D1, D2 of the switching elements S1, S2 are 0.5 or more.
  • the gate signal G2 of the switching element S2 the gate signal G1 of the switching element S1
  • the voltage vL across the reactor 1 the current iL flowing through the reactor 1
  • the voltage vc0 across the charging / discharging capacitor C0 the voltage vc0 across the charging / discharging capacitor C0
  • the current ic0 flowing through the charging / discharging capacitor C0 Each waveform diagram of is shown.
  • the effective value Ico (rms) of the current flowing through the charge / discharge capacitor C0 and the ripple component ⁇ IL of the current flowing through the reactor 1 are expressed by Expression (13) and Expression (14) when D ⁇ 0.5.
  • D ⁇ 0.5 it is expressed by the equations (15) and (16).
  • the low-voltage side voltage is V1
  • the high-voltage side voltage is V2
  • the low-voltage side power is P1
  • the inductance value of the reactor 1 is L
  • the switching cycle is Tsw
  • switching The on-time of the element S1 is Ton
  • the duty ratio of the switching elements S1 and S2 is D
  • the direct current flowing through the reactor 1 is I1.
  • D and I1 are represented by Expression (17) and Expression (18), respectively.
  • D 1 ⁇ (V1 / V2) (17)
  • I1 P1 / V1 (18)
  • FIG. 18 is a characteristic diagram showing a fundamental wave component and a harmonic component of the current flowing through the charge / discharge capacitor C0.
  • n 1
  • the fundamental wave component of the frequency fsw is shown.
  • the current Ic0 flowing through the charge / discharge capacitor C0 includes odd-order harmonic components.
  • FIG. 19 is a characteristic diagram showing current accumulation ratios up to harmonic components of respective orders of the current flowing through the charge / discharge capacitor C0.
  • the current accumulation rate up to the n-th order harmonic component of Ic0 (rms), that is, the current accumulation rate due to the odd-order harmonic components from 1 to n-th order is expressed by Equation (19). Note that n is an odd number.
  • FIG. 20 is a schematic diagram illustrating the setting of the carrier frequency fsw.
  • the switching frequency fsw is set to all capacitor elements (first to sixth capacitors).
  • the sixth capacitor element) is set to a series resonance frequency less than fs1 to fs6.
  • Each fundamental wave component, third-order, and fifth-order harmonic components of Ic0 (rms) are lower than the parallel resonance frequency fp2 of the charge / discharge capacitor C0 at which ESR has a maximum value, and Ic0 (
  • the carrier frequency fsw is set so that the frequency of the harmonic component (rms) does not overlap with the parallel resonance frequency fp2. That is, the carrier frequency fsw is set to be lower than 1/5 of the parallel resonance frequency fp2 of the charge / discharge capacitor C0 and an odd multiple thereof does not coincide with the parallel resonance frequency fp2.
  • the set carrier frequency fsw is stored in the storage device 45b.
  • the total loss Pc0-n of the odd-order harmonic components from the first order to the n-th order (n is an odd number) of the charge / discharge capacitor C0 is It is represented by Formula (20).
  • the frequency of the harmonic component of the current Ic0 (rms) flowing through the charge / discharge capacitor C0 is equal to the parallel resonance frequency fp2. It can avoid that each harmonic component of ESR of charging / discharging capacitor
  • the ESR (Rc0-1), (Rc0-3), and (Rc2-5) can be reliably avoided from reaching the maximum value, and can be set to a relatively small value less than the maximum value. For this reason, the loss of the charging / discharging capacitor
  • the carrier frequency (switching frequency) fsw for driving the switching elements S1 to S4 is set within the low voltage side capacitor C1, the high voltage side capacitor C2, and the charge / discharge capacitor C0.
  • the loss due to the ESR and the harmonic current that increase due to the parallel resonance of the charge / discharge capacitor C0 can be suppressed, and the loss of the charge / discharge capacitor C0 generated by the control of the switching elements S1 to S4 can be reduced. Further, the charge / discharge capacitor C0 has more current flowing from the low-voltage side capacitor C1 and the high-voltage side capacitor C2, and has a large loss reduction effect.
  • the carrier frequency fsw as described above, it is possible to reduce the loss due to the parallel resonance of the charge / discharge capacitor C0, improve the power conversion efficiency of the power conversion device 5a, and charge / discharge capacitor C0. The temperature rise can be suppressed and the reliability is improved. In addition, it is possible to reduce the loss and reduce the temperature of the charge / discharge capacitor C0 without increasing the capacity of the charge / discharge capacitor C0 or expanding the cooling structure. Can be realized.
  • the carrier frequency fsw is set to be less than 1/5 of the parallel resonance frequency fp2 of the charge / discharge capacitor C0.
  • the current accumulation rate of the current flowing through the charge / discharge capacitor C0 is the order N from the fundamental wave component. Any value can be used as long as it is set lower than the value (fp2 / N) obtained by dividing the parallel resonance frequency fp2 by the order N that is saturated with the harmonic components up to. Further, the order from which the parallel resonance frequency fp2 is divided may be an order lower than the order in which the saturation state is reached.
  • the carrier frequency fsw is less than the series resonance frequencies fs1 to fs4 of the first to sixth capacitor elements. Since the odd multiple is set not to coincide with the parallel resonance frequency fp2, the effect of reducing the loss of the charge / discharge capacitor C0 due to the parallel resonance can be obtained.
  • the high-voltage side capacitor C2, the low-voltage side capacitor C1, and the charge / discharge capacitor C0 are obtained by connecting the two capacitor elements in parallel, three or more capacitor elements may be connected in parallel. Different numbers may be used.
  • the charge / discharge capacitor C0 connects three or more capacitor elements in parallel, two or more parallel resonance frequencies may occur, but the carrier frequency used for controlling the switching elements S1 to S4 is the lowest parallel resonance frequency. The value is less than 1/5.
  • the power conversion device 5a is a bidirectional MLC circuit capable of bidirectional power conversion.
  • the third and fourth semiconductor elements are diodes instead of the switching elements S3 and S4. May be used to perform one-way power conversion from the low voltage side to the high voltage side, and the same effect can be obtained by setting the carrier frequency fsw in the same manner.
  • FIG. 21 is a diagram showing a circuit configuration of a power conversion device 5b according to Embodiment 3 of the present invention.
  • the power conversion device 5b is provided with a thermistor 9 that detects the temperature of the high-voltage side capacitor C2 in the power conversion device 5 shown in FIG. 1 of the first embodiment.
  • the control circuit 4b controls the gate signals G1, G2 of the switching elements S1, S2 according to the detection value (IL) of the current sensor 6, the detection value (V2) of the voltage sensor 7, and the detection value (TC2) of the thermistor 9.
  • the switching elements S1 and S2 are turned on / off. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
  • the control circuit 4b has the same configuration as that shown in FIG. 4 of the first embodiment.
  • the first control block 450 in the control circuit 4b is the same as the first control block 45 of the first embodiment.
  • the details are shown in FIG.
  • a temperature protection controller 45i is added to the first control block 45 shown in FIG. 5 of the first embodiment.
  • the memory 45b includes a carrier frequency fsw1 (hereinafter referred to as a normal frequency) as a set frequency used during normal operation, a carrier frequency fsw2 (hereinafter referred to as a protection frequency) during temperature protection operation, and a high-voltage side capacitor.
  • a temperature threshold value (Tth1) for protecting C2 is stored.
  • the first control block 450 is a block for generating PWM signals (gate signals G1, G2).
  • the temperature protection controller 45i compares the temperature TC2 of the high-voltage side capacitor C2 detected by the thermistor 9 with the temperature threshold value Tth1 referenced from the memory 45b, and outputs a temperature rise detection signal when TC2 ⁇ Tth1.
  • the frequency command device 45c refers to the normal frequency fsw1 or the protection frequency fsw2 stored in the storage device 45b based on the output from the temperature protection controller 45i, and uses the frequency fsw1 (or fsw2) for the carrier signal generator 45d. The generation of the carrier signal is instructed.
  • the carrier signal generator 45d generates the first triangular wave SW1, which is a carrier signal, using the normal frequency fsw1 during normal operation and using the protection frequency fsw2 when TC2 ⁇ Tth1.
  • the comparator 45a receives the duty ratio D and the first triangular wave SW1 output via the limiter 44, and compares the two to generate the gate signal G1 of the switching element S1. Further, the inverter 45e inverts the gate signal G1 and outputs the gate signal G2 of the switching element S2.
  • the protection frequency fsw2 is switched to a lower frequency than the normal frequency fsw1.
  • the ESR of the harmonic components from the first order (fundamental wave component) to the fifth order that are dominant in the effective value Ic2 (rms) of the current flowing through the high-voltage side capacitor C2 can be reduced as compared with the normal operation. .
  • condenser C2 represented by the said Formula (12) can further be suppressed.
  • TC2 ⁇ Tth1 the output of the temperature protection controller 45i returns to the original state, and the carrier signal generator 45d generates the first triangular wave SW1 using the normal frequency fsw1 during normal operation.
  • the same effect as in the first embodiment can be obtained, and the actual temperature of the high-voltage side capacitor C2 is detected and the switching frequency is switched. Can be reliably suppressed. Further, when the temperature rise is detected, the protection frequency fsw2 is switched to the lower protection frequency fsw1 than the normal frequency fsw1, thereby further suppressing the loss due to the ESR and the harmonic current that increase due to the parallel resonance of the high-voltage side capacitor C2. it can. If the protection frequency fsw2 is set so that the integral multiple thereof does not coincide with the parallel resonance frequency fp1 of the high-voltage side capacitor C2, the effect of reducing the loss of the high-voltage side capacitor C2 that increases due to the parallel resonance can be obtained more reliably. It is done.
  • the present invention is applied to the SPC circuit shown in the first embodiment.
  • the present invention can be similarly applied to the MLC circuit according to the second embodiment.
  • a thermistor is added to the charge / discharge capacitor C0, the detected temperature of the charge / discharge capacitor C0 is compared with the temperature threshold, and the carrier frequency for controlling the switching elements S1 to S4 is switched based on the comparison result.
  • the loss by the ESR and harmonic current which increase due to the parallel resonance of the charge / discharge capacitor C0 can be further reduced.
  • FIG. 23 is a diagram showing a circuit configuration of a power conversion device 5c according to the fourth embodiment of the present invention.
  • the power converter 5c detects the temperature of the thermistor 9 that detects the temperature of the high-voltage side capacitor C2 and the temperature of the switching element S1 in the power converter 5 shown in FIG. 1 of the first embodiment.
  • a thermistor 12 for detecting the temperature of the switching element S2 is provided.
  • control circuit 4c controls each switching element according to the detection value (IL) of the current sensor 6, the detection value (V2) of the voltage sensor 7, and the detection values (TC2, TS1, TS2) of the thermistors 9, 12, and 13.
  • the gate signals G1 and G2 of S1 and S2 are generated, and the switching elements S1 and S2 are turned on / off. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
  • the control circuit 4c has the same configuration as that shown in FIG. 4 of the first embodiment.
  • the first control block 450a in the control circuit 4c is replaced with the first control block 45 of the first embodiment.
  • the details are shown in FIG.
  • a temperature protection controller 45i is added to the first control block 45 shown in FIG. 5 of the first embodiment.
  • the storage device 45b has two carrier frequencies fsw1 and fsw3 as set frequencies, a first threshold value (Tth1) which is a temperature threshold value for protecting the high-voltage side capacitor C2, and a switching element S1 and S2.
  • the second threshold value (Tth2) which is the temperature threshold value, is stored.
  • a carrier frequency fsw1 (hereinafter referred to as a normal frequency) serving as a first frequency during normal operation and a carrier frequency fsw3 (hereinafter referred to as a low ripple frequency) serving as a second frequency during low ripple operation described later. Satisfies the relationship of fsw1 ⁇ fsw3.
  • the normal frequency fsw1 and the low ripple frequency fsw3 are set in the same manner as the carrier frequency fsw used in the first embodiment. That is, the normal frequency fsw1 and the low ripple frequency fsw3 are less than the series resonance frequencies fs1 to fs4 of the first to fourth capacitor elements which are all the capacitor elements in the low-voltage side capacitor C1 and the high-voltage side capacitor C2, and the high-voltage side It is set so that it is less than 1/5 of the parallel resonance frequency fp1 of the capacitor C2 and an integer multiple (odd multiple and even multiple) of the carrier frequencies fsw1 and fsw3 does not coincide with the parallel resonance frequency fp1.
  • the first control block 450a is a block for generating PWM signals (gate signals G1, G2).
  • the temperature protection controller 45i receives the temperature TC2 of the high-voltage side capacitor C2 and the temperatures TS1 and TS2 of the switching elements S1 and S2 detected by the thermistors 9, 12, and 13, respectively.
  • the temperature protection controller 45i compares the temperature TC2 of the high-voltage side capacitor C2 with the first threshold value Tth1 referenced from the storage device 45b, and also refers to the temperatures TS1 and TS2 of the switching elements S1 and S2 and the storage device 45b.
  • the second threshold value Tth2 is compared.
  • the frequency command unit 45c is instructed to refer to the low ripple frequency fsw3 stored in the storage unit 45b.
  • the frequency command unit 45c refers to the normal frequency fsw1 or the low ripple frequency fsw3 stored in the storage unit 45b based on the output from the temperature protection controller 45i, and the frequency fsw1 (or fsw3) to the carrier signal generator 45d. The generation of the carrier signal is instructed.
  • the carrier signal generator 45d uses the normal frequency fsw1 when TC2 ⁇ Tth1, or TS1 ⁇ Tth2, or TS2 ⁇ Tth2, and low when TC2 ⁇ Tth1, TS1 ⁇ Tth2, and TS2 ⁇ Tth2.
  • a first triangular wave SW1 which is a carrier signal, is generated using the ripple frequency fsw3.
  • the comparator 45a receives the duty ratio D and the first triangular wave SW1 output via the limiter 44, and compares the two to generate the gate signal G1 of the switching element S1. Further, the inverter 45e inverts the gate signal G1 and outputs the gate signal G2 of the switching element S2.
  • the effective value Ic1 (rms) of the current flowing through the low-voltage side capacitor C1 is expressed by Expression (21) using the switching period Tsw, the ON time Ton of the switching element S1, and the ripple component ⁇ IL of the current flowing through the reactor 1. It is.
  • the current Ic1 flowing through the low-voltage side capacitor C1 includes odd-order harmonic components.
  • the nth harmonic component of the ESR of the low voltage side capacitor C1 is Rc1-n and the nth harmonic component of the current flowing through the low voltage side capacitor C1 is Ic1 (rms) ⁇ n
  • the primary The total loss Pc1-n from the fundamental wave component
  • n is an odd number.
  • the effective value IL (rms) of the current flowing through the reactor 1 is expressed by the equation (23) using the DC current I1 flowing through the reactor 1 and the ripple component ⁇ IL of the current flowing through the reactor 1.
  • the DC resistance of reactor 1 is RL-0, the DC current flowing through reactor 1 is I1, the nth harmonic component of ESR of reactor 1 is RL-n, and the nth harmonic component of the current flowing through reactor 1 is Assuming that IL (rms) ⁇ n, the total copper loss PL-n of the harmonic components from the first order (fundamental wave component) to the nth order of the reactor 1 is expressed by Expression (24). Note that n is an odd number.
  • the frequency is switched to a low ripple frequency fsw3 higher than the normal frequency fsw1.
  • a low ripple operation that reduces the ripple component ⁇ IL of the current flowing through the reactor 1 represented by the above formula (10) becomes possible.
  • the loss of the high-voltage side capacitor C2 represented by the above equation (12), the loss of the low-voltage side capacitor C1 represented by the above equation (22), and the copper loss of the reactor 1 represented by the equation (24) are represented by the resistance values Rc1. Depending on the values of -n, Rc2-n, and RL-n, it can be further reduced.
  • the same effect as in the first embodiment can be obtained, and the ripple component of the current flowing through the reactor 1 can be reduced. Further, depending on the values of the harmonic component of the ESR of the reactor 1, the harmonic component of the ESR of the low-voltage side capacitor C1, and the harmonic component of the ESR of the high-voltage side capacitor C2, the reactor 1, the low-voltage side capacitor C1, and the high-voltage side capacitor C2 Loss can be reduced. Since the ripple component of the current flowing through the reactor 1 is reduced, the loss of the switching elements S1 to S4 can be reduced. Accordingly, it is possible to further reduce the loss and reduce the size of the power converter 5c.
  • the present invention is applied to the SPC circuit shown in the first embodiment.
  • the present invention can be similarly applied to the MLC circuit according to the second embodiment.
  • a thermistor is added to the charge / discharge capacitor C0 and each of the switching elements S1 to S4, each detected temperature is compared with each temperature threshold value, and the carrier frequency for controlling the switching elements S1 to S4 is determined based on the comparison result. Switch.
  • the ripple component of the current flowing through reactor 1 can be reduced.
  • the reactor 1 the low-voltage side capacitor C1, and the high-voltage side capacitor C2 Loss can be reduced. Since the ripple component of the current flowing through the reactor 1 is reduced, the loss of the switching elements S1 to S4 can be reduced.
  • the thermistors 9, 12, and 13 are used for temperature detection.
  • other temperature detection means such as temperature detection using a thermocouple or a diode may be applied.
  • the carrier frequency is switched depending on the temperature of the high voltage side capacitor C2.
  • the carrier frequency may be switched depending on the temperature of the capacitor element and the bus bar forming the high voltage side capacitor C2. Needless to say.
  • each switching element is described as an example configured by an IGBT in which a diode is connected in reverse parallel.
  • a MOSFET, a JFET, or the like may be used instead of the IGBT.
  • a MOSFET body diode may be used instead of the diode.
  • Each semiconductor element including the switching element may be formed of a wide band gap semiconductor having a larger band gap than silicon, for example, silicon carbide (SiC), a gallium nitride-based material, or diamond.
  • the present invention can be freely combined with each other, appropriately modified, or omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置（５）は、スイッチング素子（Ｓ１、Ｓ２）とリアクトル（１）と、それぞれ複数のコンデンサ素子（２０ａ、２０ｂ）が並列接続されたコンデンサ（Ｃ１、Ｃ２）とを有する。そして、スイッチング素子（Ｓ１、Ｓ２）のスイッチング制御に用いるキャリア周波数（ｆｓｗ）は、コンデンサ（Ｃ１、Ｃ２）の全てのコンデンサ素子の直列共振周波数未満であって、高圧側コンデンサ（Ｃ２）の並列共振周波数（ｆｐ）の１／５より低く、かつ、該周波数（ｆｓｗ）の整数倍が並列共振周波数（ｆｐ）に一致しないものに設定される。

Description

電力変換装置
　この発明は、半導体スイッチング素子のスイッチング制御により直流／直流間で電力変換する電力変換装置に関するものである。
　ＥＶ（Ｅｌｅｃｔｒｉｃ　Ｖｅｈｉｃｌｅ）やＨＥＶ（Ｈｙｂｒｉｄ　Ｅｌｅｃｔｒｉｃ　Ｖｅｈｉｃｌｅ）といった電動車両には、例えば高圧バッテリ、双方向コンバータ、平滑コンデンサ、インバータを備えた電力変換装置が用いられる。力行運転時には高圧バッテリの電力を双方向コンバータで昇圧して直流電力をインバータに供給しインバータで変換された交流電力がモータに供給される。また、回生運転時にはモータを発電機として動作させインバータで変換された直流電力を双方向コンバータで降圧して直流電力を高圧バッテリに充電する。上記双方向コンバータに適用可能な電力変換装置として様々な方式が開示されている。
　従来の電力変換装置としてのチョッパ装置は、直流電源と負荷との間に接続した半導体スイッチを開閉制御することにより入力直流電圧とは異なる直流電圧を出力する。このチョッパ装置は、該チョッパ装置の出力電圧の検出値とその設定値との偏差に比例した信号を出力する電圧誤差増幅回路と、入力信号に比例して上記半導体スイッチの導通時間を演算する導通時間演算回路と、この導通時間演算回路の出力が印加され上記半導体スイッチを開閉制御する開閉指令回路と、上記誤差項ｍ回路と上記導通時間演算回路との間に設けられ上記直流入力電圧に対する直流出力電圧の比が上記電圧誤差増幅回路の出力信号に比例するように耐記導通時間演算回路に補正信号を印加する導通時間補正回路とを具備する（例えば、特許文献１参照）。
　なお、上記チョッパ装置のダイオードを半導体スイッチに置き換えることにより双方向に電力変換が可能となる。
　また、このチョッパ装置のように、入出力側以外に昇降圧に係わる蓄電素子を備えずに低圧側と高圧側との間で電力変換を行うチョッパ回路を、以下、ＳＰＣ（Ｓｉｎｇｌｅ　Ｐｈａｓｅ　Ｃｈｏｐｐｅｒ）回路と称す。
　ＳＰＣ回路の制御方法としては、目標電圧と負荷装置側の電圧との差が少なくなるようにＰＩ（比例・積分）制御を行い、昇圧動作と降圧動作の区別なく双方向コンバータに含まれる２個のスイッチング素子をＰＷＭ（Ｐｕｌｔｈ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御する方法が開示されている（例えば、特許文献２参照）。
　また、従来の別例による電力変換装置として、以下に示すものがある。
　電力変換装置は、端子群とリアクトルとスイッチング素子直列回路と充放電コンデンサと平滑コンデンサとを有するものである。上記端子群は第１、第２、第３、第４の端子を有し、上記スイッチング素子直列回路は第１、第２、第３、第４のスイッチング素子が直列に接続されたものである。上記第２及び第３のスイッチング素子の接続点が上記リアクトルを介して上記第１の端子に接続され、上記第１のスイッチング素子の上記第２のスイッチング素子との接続点との反対側が上記第２の端子に接続され、上記充放電コンデンサが上記第１及び第２のスイッチング素子との接続点と上記第３及び第４のスイッチング素子との接続点との間に接続され、上記スイッチング素子直列回路に上記平滑コンデンサが並列に接続されるとともに上記スイッチング素子直列回路が上記第３及び第４の端子に接続される。上記第１及び第２の端子が低圧側とされ、上記第３及び第４の端子が高圧側とされ、上記低圧側と上記高圧側との間で直流電圧の変換を行う（例えば、特許文献３参照）。
　なお、この電力変換装置のように、入出力側以外に充放電コンデンサを備えて、低圧側と高圧側との間で電力変換を行うチョッパ回路を、以下、ＭＬＣ（Ｍｕｌｔｉ　Ｌｅｖｅｌ　Ｃｈｏｐｐｅｒ）回路と称す。
　また、電力変換装置内で用いられるコンデンサは、大電力用途の場合、複数のコンデンサ素子を並列接続させて構成されることが一般的である。コンデンサ素子を並列接続すると、各コンデンサ素子の直列共振周波数間でインピーダンスが大きくなる並列共振が発生することが知られている。並列共振点では、インピーダンスとＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ　Ｓｅｒｉｅｓ　Ｒｅｓｉｓｔａｎｃｅ）が高くなり易く、コンデンサ内部に循環電流が流れ、異常発熱が発生し易くなる（例えば、特許文献４参照）。
特開昭５９－２５６７号公報 特開２０１０－１１５０５６号公報 特許第５４５７５５９号公報 特開２０１２－７９７５７号公報
　上記のような従来の電力変換装置内のコンデンサに、複数のコンデンサ素子を並列接続させたコンデンサを用いると、並列共振点において、インピーダンスとＥＳＲが高くなり易く、異常発熱が発生し易くなる。また、コンデンサを流れる電流には、スイッチング周波数に基づく基本波成分以外に、高調波成分が多く含まれ、高調波成分の周波数が並列共振周波数付近に一致すると、コンデンサの損失が大きくなり、異常発熱にもつながるものであった。
　またコンデンサの温度上昇を抑制する為に、コンデンサの容量増大あるいは冷却構造を拡充させると、装置構成の大型化や高コスト化を招くものであった。
　この発明は、上記のような問題点を解決するためになされたものであり、複数のコンデンサ素子を並列接続させたコンデンサを用い、直流／直流間で電力変換する電力変換装置において、コンデンサの並列共振に起因する損失を低減してコンデンサの温度上昇を抑制すると共に、装置構成の小型化、低コスト化を図る事を目的とする。
　この発明に係る電力変換装置は、導通、遮断が行われる複数の半導体素子と、リアクトルと、それぞれ複数のコンデンサ素子が並列接続された複数のコンデンサとを有するＤＣ／ＤＣコンバータと、上記ＤＣ／ＤＣコンバータを制御する制御回路とを備える。上記複数の半導体素子の少なくとも一部は、スイッチング素子であり、上記制御回路は、設定周波数で上記スイッチング素子を駆動制御する。そして、上記設定周波数は、上記複数のコンデンサの全ての上記複数のコンデンサ素子の直列共振周波数未満であって、上記複数のコンデンサの１つである第１コンデンサにおける上記複数のコンデンサ素子の並列共振周波数ｆｐを上記第１コンデンサに流れる高調波電流に基づいて決定される次数Ｎで除した値（ｆｐ／Ｎ）より低く、かつ、該設定周波数の整数倍が上記並列共振周波数ｆｐに一致しないものである。
　この発明の電力変換装置によれば、コンデンサの並列共振に起因する損失を低減することができ、電力変換効率を向上できると共に、コンデンサの温度上昇を抑制できる。またこれにより、装置構成の小型化、低コスト化を実現できる。
この発明の実施の形態１による電力変換装置の回路構成を示す図である。 この発明の実施の形態１による高圧側コンデンサを説明する回路図である。 この発明の実施の形態１による高圧側コンデンサの構造図である。 この発明の実施の形態１による電力変換装置の制御ブロック図である。 この発明の実施の形態１による第１制御ブロックの詳細を示すブロック図である。 この発明の実施の形態１による高圧側コンデンサの詳細回路図である。 この発明の実施の形態１による高圧側コンデンサのインピーダンスの周波数特性を示す図である。 この発明の実施の形態１による高圧側コンデンサのＥＳＲの周波数特性を示す図である。 この発明の実施の形態１による電力変換装置の動作を説明する各部の波形図である。 この発明の実施の形態１による高圧側コンデンサに流れる電流成分を示す特性図である。 この発明の実施の形態１による高圧側コンデンサ群に流れる電流の電流累積率を示す特性図である。 この発明の実施の形態１によるキャリア周波数を説明する概略図である。 この発明の実施の形態２による電力変換装置の回路構成を示す図である。 この発明の実施の形態２による電力変換装置の制御ブロック図である。 この発明の実施の形態２による第１制御ブロックの詳細を示すブロック図である。 この発明の実施の形態２による電力変換装置の動作を説明する各部の波形図である。 この発明の実施の形態２による電力変換装置の動作を説明する各部の波形図である。 この発明の実施の形態２による充放電コンデンサに流れる電流成分を示す特性図である。 この発明の実施の形態２による充放電コンデンサに流れる電流の電流累積率を示す特性図である。 この発明の実施の形態２によるキャリア周波数を説明する概略図である。 この発明の実施の形態３による電力変換装置の回路構成を示す図である。 この発明の実施の形態３による第１制御ブロックの詳細を示すブロック図である。 この発明の実施の形態４による電力変換装置の回路構成を示す図である。 この発明の実施の形態４による第１制御ブロックの詳細を示すブロック図である。
実施の形態１．
　以下、この発明の実施の形態１による電力変換装置を図に基づいて以下に説明する。
　図１は、この発明の実施の形態１による電力変換装置の回路構成を示す図である。図１に示すように、電力変換装置５は主回路であるＤＣ／ＤＣコンバータ３と、ＤＣ／ＤＣコンバータ３を制御する制御回路４とを備える。ＤＣ／ＤＣコンバータ３は、リアクトル１と、第１半導体素子としてのスイッチング素子Ｓ１と第２半導体素子としてのスイッチング素子Ｓ２とから成る半導体モジュール２と、低圧側コンデンサＣ１と、第１コンデンサとしての高圧側コンデンサＣ２とを備える。また、電流センサ６と電圧センサ７とが設けられる。制御回路４は、各センサ６、７からの検出値に基づいてスイッチング素子Ｓ１、Ｓ２を駆動制御する。
　また、ＤＣ／ＤＣコンバータ３の低圧側（Ｐ１－Ｎ１間）には高圧バッテリ１０が、高圧側（Ｐ２－Ｎ２間）には電動機１１がそれぞれ接続されている。なお、各スイッチング素子Ｓ１、Ｓ２は、例えば、それぞれＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）と、それに逆並列に接続されたダイオードとで構成される。
　電力変換装置５は、低圧側と高圧側との間で双方向の電力変換が可能な双方向型のＳＰＣ回路であり、低圧側の端子であるＰ１－Ｎ１間に入力された入力電圧（低圧側電圧）Ｖ１を、Ｖ１以上の電圧に昇圧し、昇圧後の出力電圧（高圧側電圧）Ｖ２を高圧側の端子であるＰ２－Ｎ２間に出力するものである。スイッチング素子Ｓ１は、一端（第１端）が低圧側コンデンサＣ１の負極側端子に接続され、他端（第２端）がリアクトル１を介して低圧側コンデンサＣ１の正極側端子に接続される。スイッチング素子Ｓ２は、一端（第１端）がスイッチング素子Ｓ１の第２端に接続され、他端（第２端）が高圧側コンデンサＣ２の正極側端子に接続される。
　低圧側コンデンサＣ１は入力電圧Ｖ１を平滑化する。リアクトル１はエネルギ蓄積に用いられ、半導体モジュール２は、入力電圧Ｖ１を出力電圧Ｖ２まで昇圧する。この場合、半導体モジュール２の各スイッチング素子Ｓ１、Ｓ２は、制御回路４が出力するゲート信号Ｇ１、Ｇ２がＨｉｇｈの時にオンする。
　電流センサ６は、リアクトル１を流れるリアクトル電流ＩＬを検出する。電圧センサ７は、高圧側コンデンサＣ２の端子間電圧を出力電圧Ｖ２（高圧側電圧）として検出する。高圧側コンデンサＣ２は出力電圧Ｖ２を平滑化する。
　制御回路４は、電流センサ６の検出値（ＩＬ）および電圧センサ７の検出値（Ｖ２）に応じて、各スイッチング素子Ｓ１、Ｓ２のゲート信号Ｇ１、Ｇ２を生成し、各スイッチング素子Ｓ１、Ｓ２をＯＮ／ＯＦＦ動作させる。
　図２、図３は、高圧側コンデンサＣ２の構成を示す図であり、特に、図２は回路図、図３は構造図である。
　図２に示すように、高圧側コンデンサＣ２は、同特性の複数のコンデンサ素子である第１コンデンサ素子２０ａと第２コンデンサ素子２０ｂとが並列接続されて構成される。また、図３に示すように、第１コンデンサ素子２０ａと第２コンデンサ素子２０ｂとが、第１バスバー２０ｃおよび第２バスバー２０ｄで並列接続されて高圧側コンデンサＣ２が構成され、高圧側端子間であるＰ２－Ｎ２間に接続される。
　また、図示していないが、第１、第２コンデンサ素子２０ａ、２０ｂと第１、第２バスバー２０ｃ、２０ｄは、ＰＰＳ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ　ｓｕｌｆｉｄｅ）樹脂等から製造されるケース内に収められ、エポキシ樹脂等が充填されて、高圧側コンデンサＣ２を形成する。
　なお、低圧側コンデンサＣ１の構成も同様であり、複数のコンデンサ素子が並列接続されて構成され、この場合、低圧側端子間であるＰ１－Ｎ１間に接続される。
　図４は、制御回路４の制御ブロック図である。図４に示すように、制御回路４は、減算器４１、第１制御器４２、減算器４３ａ、リミッタ４４および第１制御ブロック４５を有する。
　また、第１制御ブロック４５の詳細を、図５に示す。図５に示すように、第１制御ブロック４５は、比較器４５ａ、記憶器４５ｂ、周波数指令器４５ｃ、キャリア信号発生器４５ｄおよびインバータ４５ｅを有する。なお、記憶器４５ｂには、設定周波数としてのキャリア周波数ｆｓｗが記憶されている。
　制御回路４の動作、即ち、ＤＣ／ＤＣコンバータ３の制御について、図４、図５に基づいて以下に説明する。
　高圧側電圧の指令値である出力電圧目標値Ｖ２＊と、検出された出力電圧Ｖ２とが減算器４１に入力され、減算器４１が出力する差電圧ΔＶ２が、第１制御器４２に入力される。第１制御器４２は、比例動作と積分動作を組み合わせたＰＩ制御を実施する。減算器４３ａは、Ｖ２／Ｖ２＊で示されるＤＣ／ＤＣコンバータ３の理論昇圧比の逆数である（Ｖ２／Ｖ２＊）から、第１制御器４２からの出力を減算して、スイッチング素子Ｓ１の導通率であるデューティ比Ｄを出力する。リミッタ４４は、検出されたリアクトル電流ＩＬの値が負から正に変化したこと、即ち、リアクトル電流ＩＬがゼロクロスしたことを検出すると、一定期間、デューティ比Ｄの低下を抑制するための制限処理を実行する。なお、リミッタ４４の制限処理は、一定期間が経過すると解除する。
　第１制御ブロック４５は、ＰＷＭ信号（ゲート信号Ｇ１、Ｇ２）を生成するためのブロックである。周波数指令器４５ｃは、記憶器４５ｂに記憶されたキャリア周波数ｆｓｗを参照し、キャリア信号発生器４５ｄに対し周波数ｆｓｗでのキャリア信号の生成を指示する。キャリア信号発生器４５ｄは、周波数ｆｓｗのキャリア信号である第１三角波ＳＷ１を生成する。比較器４５ａには、リミッタ４４を介して出力されたデューティ比Ｄと第１三角波ＳＷ１とが入力され、両者を比較することによりスイッチング素子Ｓ１のゲート信号Ｇ１が生成される。また、インバータ４５ｅは、ゲート信号Ｇ１を反転してスイッチング素子Ｓ２のゲート信号Ｇ２を出力する。
　図６は、高圧側コンデンサＣ２の寄生成分を考慮した回路図である。なお、回路図の簡単化のため、各端子Ｐ２、Ｎ２から第１コンデンサ素子２０ａまでの、それぞれのＥＳＲおよびＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ　Ｓｅｒｉｅｓ　Ｉｎｄｕｃｔａｎｃｅ）を無視する。
　図６に示すように、第１コンデンサ素子２０ａ、第２コンデンサ素子２０ｂは、それぞれ、容量成分（Ｃ）とＥＳＲ（Ｒ）とＥＳＬ（Ｌ）とで表す。また、第１バスバー２０ｃ、第２バスバー２０ｄは、それぞれ、ＥＳＲ（Ｒｂ／２）とＥＳＬ（Ｌｂ／２）とで表す。なお、ここでは簡単化のため各バスバーの寄生容量成分を無視した。
　ここで、Ｐ２－Ｎ２端子を基点として第１コンデンサ素子２０ａのインピーダンスＺ１は式（１）で表わされる。なお、ωは角周波数である。
　Ｚ１＝Ｒ＋ｊ（ωＬ－（１／ωＣ））　　　　・・・（１）
　従って、第１コンデンサ素子２０ａの直列共振周波数ｆｓ１は式（２）で表わされる。
　ｆｓ１＝１／（２π√（ＬＣ））　　　　・・・（２）
　一方、Ｐ２－Ｎ２端子を基点として第２コンデンサ素子２０ｂのインピーダンスＺ２は式（３）で表わされる。
　Ｚ２＝（Ｒ＋Ｒｂ）＋ｊ（ωＬ＋ωＬｂ－（１／ωＣ））
　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（３）
　従って、バスバー２０ｃ、２０ｄを含めた第２コンデンサ素子２０ｂの直列共振周波数ｆｓ２は式（４）で表わされる。
　ｆｓ２＝１／（２π√（（Ｌ＋Ｌｂ）／Ｃ））　　　　・・・（４）
　上述したように、スイッチング素子Ｓ１、Ｓ２は、周波数ｆｓｗでスイッチング制御され、それに従って高圧側コンデンサＣ２も周波数ｆｓｗで動作する。
　第１コンデンサ素子２０ａは直列共振周波数ｆｓ１以上の周波数、第２コンデンサ素子２０ｂは直列共振周波数ｆｓ２以上の周波数において、それぞれインダクタンス成分がインピーダンスに現れる。従って、第１、第２コンデンサ素子２０ａをコンデンサとして機能させるために、スイッチングの周波数ｆｓｗを、第１コンデンサ素子２０ａの直列共振周波数ｆｓ１未満、かつ第２コンデンサ素子２０ｂの直列共振周波数ｆｓ２未満の値とする。
　また、低圧側コンデンサＣ１が、第３コンデンサ素子と第４コンデンサ素子との２つのコンデンサ素子を並列接続されたものとすると、第３、第４コンデンサ素子をコンデンサとして機能させるために、スイッチングの周波数ｆｓｗを、第３コンデンサ素子の直列共振周波数ｆｓ３未満、かつ第４コンデンサ素子の直列共振周波数ｆｓ４未満の値とする。
　このように、スイッチング素子Ｓ１、Ｓ２をスイッチングする周波数ｆｓｗは、低圧側コンデンサＣ１および高圧側コンデンサＣ２内の全てのコンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４未満に設定される。
　図７に、高圧側コンデンサＣ２のインピーダンスの周波数特性を示す。ここでは、第１コンデンサ素子２０ａのインピーダンス２１ａと、第２コンデンサ素子２０ｂのインピーダンス２１ｂと、第１、第２コンデンサ素子２０ａ、２０ｂから成る高圧側コンデンサＣ２のインピーダンス２１とを示す。
　図７に示すように、第１コンデンサ素子２０ａのインピーダンス２１ａは、式（２）から求まる直列共振周波数ｆｓ１での直列共振点Ｙ１を有する。第２コンデンサ素子２０ｂのインピーダンス２１ｂは、式（４）から求まる直列共振周波数ｆｓ２での直列共振点Ｙ２を有する。
　ｆｓ２からｆｓ１の間の周波数では、第１コンデンサ素子２０ａはコンデンサとして働き、第２コンデンサ素子２０ｂはインダクタとして働くため、第１コンデンサ素子２０ａと第２コンデンサ素子２０ｂとの並列共振が発生し、結果として高圧側コンデンサＣ２のインピーダンスが大きくなる。図７に示すように、高圧側コンデンサＣ２のインピーダンス２１は、並列共振周波数ｆｐ１（ｆｓ２＜ｆｐ１＜ｆｓ１）での並列共振点Ｘにおいて、極大値をとる。
　図８に、高圧側コンデンサＣ２のＥＳＲの周波数特性を示す。図８に示すように、高圧側コンデンサＣ２のＥＳＲ２２は、並列共振周波数ｆｐ１での並列共振点Ｘにおいて、インピーダンスと同様に大きくなり、極大値をとる。
　図９は、電力変換装置５の動作を説明する各部の波形図である。上段から、スイッチング素子Ｓ１のゲート信号Ｇ１、リアクトル１の両端電圧ｖＬ、リアクトル１に流れる電流ｉＬ、スイッチング素子Ｓ１に流れる電流ｉｓ１、スイッチング素子Ｓ２に流れる電流ｉｓ２、低圧側コンデンサＣ１に流れる電流ｉｃ１および高圧側コンデンサＣ２に流れる電流ｉｃ２の各波形図を示す。なお、周期変動する電流、電圧には小文字のｉ、ｖを用いて示している。
　ここで、スイッチング素子Ｓ２に流れる電流の実効値Ｉｓ２（ｒｍｓ）は、端子Ｐ１から端子Ｐ２方向に流れる電流の向きを正とすると、式（５）で表わされる。
　なお、低圧側電圧をＶ１、高圧側電圧をＶ２、低圧側電力をＰ１、リアクトル１のインダクタンス値をＬ、スイッチング素子Ｓ１、Ｓ２のスイッチング周波数（キャリア周波数）をｆｓｗ、スイッチング周期をＴｓｗ、スイッチング素子Ｓ１のオン時間をＴｏｎ、スイッチング素子Ｓ１のデューティ比をＤ、リアクトル１を流れる直流電流をＩ１、リアクトル１を流れる電流のリプル成分をΔＩＬとする。
Figure JPOXMLDOC01-appb-M000001
　また、スイッチング素子Ｓ２に流れる電流の平均値Ｉｓ２（ａｖｅ）は、式（６）で表わされる。
Figure JPOXMLDOC01-appb-M000002
　高圧側コンデンサＣ２に流れる電流の実効値Ｉｃ２（ｒｍｓ）は、式（７）で表わされる。
Figure JPOXMLDOC01-appb-M000003
　なお、Ｄ、Ｉ１、ΔＩＬは式（８）～式（１０）でそれぞれ表わされる。
　Ｄ＝１－（Ｖ１／Ｖ２）　　　　・・・（８）
　Ｉ１＝Ｐ１／Ｖ１　　　　・・・（９）
　ΔＩＬ＝Ｄ・Ｖ１／（Ｌ・ｆｓｗ）　　　　・・・（１０）
　図１０は、高圧側コンデンサＣ２に流れる電流の基本波成分と高調波成分を示す特性図である。条件は、Ｖ１＝２００Ｖ、Ｖ２＝５００Ｖ、Ｉ１＝１００Ａであり、Ｉｃ２（ｒｍｓ）－ｎはＩｃ２（ｒｍｓ）のｎ次の高調波成分を表わす。なお、ｎが１の時は周波数ｆｓｗの基本波成分を示す。
　図１０に示すように、高圧側コンデンサＣ２に流れる電流Ｉｃ２には奇数次および偶数次の高調波成分が含まれることが分かる。
　図１１は、高圧側コンデンサＣ２に流れる電流の各次数の高調波成分までの電流累積率を示す特性図である。条件は、Ｖ１＝２００Ｖ、Ｉ１＝１００Ａである。
　ここで、Ｉｃ２（ｒｍｓ）のｎ次の高調波成分までの電流累積率、即ち、１～ｎ次までの高調波成分による電流累積率は、式（１１）で表わされる。なお、Ｉｃ２（ｒｍｓ）－ｋはＩｃ２（ｒｍｓ）のｋ次の高調波成分を表わす。
Figure JPOXMLDOC01-appb-M000004
　図１１に示すように、Ｖ２＝３００Ｖ、４００Ｖ、５００Ｖいずれの場合も、Ｉｃ２（ｒｍｓ）では、全電流成分の９５％以上が、１次（基本波成分）から５次までの高調波成分に含まれる。すなわち、高圧側コンデンサＣ２に流れる電流は１次から５次までの高調波成分が支配的であると言え、電流累積率は飽和状態となる。
　図１２は、キャリア周波数ｆｓｗの設定を説明する概略図である。
　低圧側コンデンサＣ１は、図２、図３に示した高圧側コンデンサＣ２と同様の構成であり、静電容量のみが高圧側コンデンサＣ２よりも小さいとすると、第１～第４コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４の関係は、ｆｓ２＜ｆｓ１＜ｆｓ４＜ｆｓ３となる。上述したように、キャリア周波数ｆｓｗは、低圧側コンデンサＣ１および高圧側コンデンサＣ２内の全てのコンデンサ素子である第１～第４コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４未満に設定される。
　そして、Ｉｃ２（ｒｍｓ）の１次から５次までの高調波成分が、ＥＳＲが極大値をとる高圧側コンデンサＣ２の並列共振周波数ｆｐ１より低い周波数となるように、しかも、Ｉｃ２（ｒｍｓ）の高調波成分の周波数が並列共振周波数ｆｐ１と重ならないようにキャリア周波数ｆｓｗを設定する。即ち、キャリア周波数ｆｓｗは、高圧側コンデンサＣ２の並列共振周波数ｆｐ１の１／５より低く、かつ、その整数倍が並列共振周波数ｆｐ１に一致しないように設定される。なお、設定させたキャリア周波数ｆｓｗは記憶器４５ｂに記憶される。
　高圧側コンデンサＣ２のＥＳＲのｋ次の高調波成分をＲｃ２－ｋとすると、高圧側コンデンサＣ２の１次からｎ次までの高調波成分の合計損失Ｐｃ２－ｎは式（１２）で表わされる。
Figure JPOXMLDOC01-appb-M000005
　キャリア周波数ｆｓｗの整数倍が高圧側コンデンサＣ２の並列共振周波数ｆｐ１に一致しないように設定されている為、高圧側コンデンサＣ２に流れる電流Ｉｃ２（ｒｍｓ）の高調波成分の周波数が並列共振周波数ｆｐ１と重ならず、高圧側コンデンサＣ２のＥＳＲの各高調波成分が極大値になることを回避できる。
　さらに、キャリア周波数ｆｓｗを（ｆｐ１／５）未満の値とすることにより、高圧側コンデンサＣ２に流れる電流Ｉｃ２（ｒｍｓ）において支配的である１次から５次までの高調波成分のＥＳＲである各（Ｒｃ２－１）～（Ｒｃ２－５）が極大値となることを確実に回避し、なおかつ極大値未満の比較的小さい値とすることができる。
　このため、上記式（１２）で表わされる高圧側コンデンサＣ２の損失を抑制することができる。
　以上のように、この実施の形態１による電力変換装置５では、スイッチング素子Ｓ１、Ｓ２を駆動するキャリア周波数（スイッチング周波数）ｆｓｗを、低圧側コンデンサＣ１および高圧側コンデンサＣ２内の全てのコンデンサ素子である第１～第４コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４未満で、しかも、高圧側コンデンサＣ２の並列共振周波数ｆｐ１の１／５未満であって、キャリア周波数ｆｓｗの整数倍（奇数倍および偶数倍）が並列共振周波数ｆｐ１に一致しないように設定する。
　このため、高圧側コンデンサＣ２の並列共振により増大するＥＳＲと高調波電流とによる損失を抑制して、スイッチング素子Ｓ１、Ｓ２の制御により発生する高圧側コンデンサＣ２の損失を低減できる。
　また、高圧側コンデンサＣ２は、低圧側コンデンサＣ１より流れる電流が多く、損失低減の効果が大きい。
　また、キャリア周波数ｆｓｗを上記のように設定することで、高圧側コンデンサＣ２の並列共振に起因して増大する損失を抑制することができ、電力変換装置５の電力変換効率を向上できると共に、高圧側コンデンサＣ２の温度上昇を抑制でき信頼性も向上する。また、高圧側コンデンサＣ２の容量増大や、冷却構造の拡充を要さずに、高圧側コンデンサＣ２の損失低減および温度上昇の抑制の効果が得られる為、装置構成の小型化、低コスト化を実現することが可能になる。
　なお、上記実施の形態では、高圧側コンデンサＣ２の並列共振周波数ｆｐ１の１／５未満にキャリア周波数ｆｓｗを設定したが、高圧側コンデンサＣ２に流れる電流の電流累積率が、基本波成分から次数Ｎまでの高調波成分で飽和状態となる次数Ｎで並列共振周波数ｆｐ１を除した値（ｆｐ１／Ｎ）より低く設定するものであれば良い。
　また、並列共振周波数ｆｐ１を除する次数は、飽和状態となる次数より低い次数としても良く、その場合も、キャリア周波数ｆｓｗは、第１～第４コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４未満で、その整数倍が並列共振周波数ｆｐ１に一致しないように設定されているため、並列共振に起因する高圧側コンデンサＣ２の損失低減の効果が得られる。
　さらに、高圧側コンデンサＣ２、低圧側コンデンサＣ１は、それぞれの２つのコンデンサ素子を並列接続したものとしたが、３個以上のコンデンサ素子を並列接続しても良く、コンデンサ素子の並列数が異なるものでも良い。
　高圧側コンデンサＣ２が３個以上のコンデンサ素子を並列接続する場合、並列共振周波数が２個以上発生する場合があるが、スイッチング素子Ｓ１、Ｓ２の制御に用いるキャリア周波数は、最も低い並列共振周波数の１／５未満の値とする。
　また、上記実施の形態１では、電力変換装置５は双方向の電力変換が可能な双方向型のＳＰＣ回路としたが、例えば第２半導体素子にスイッチング素子Ｓ２の代わりにダイオードを用いて、低圧側から高圧側への一方向の電力変換を行うものとしても良く、キャリア周波数ｆｓｗを同様に設定することで、同様の効果が得られる。
実施の形態２．
　次に、この発明の実施の形態２による電力変換装置を図に基づいて以下に説明する。
　図１３は、この発明の実施の形態２による電力変換装置の回路構成を示す図である。図１３に示すように、電力変換装置５ａは主回路であるＤＣ／ＤＣコンバータ３ａと、ＤＣ／ＤＣコンバータ３ａを制御する制御回路４ａとを備える。ＤＣ／ＤＣコンバータ３ａは、リアクトル１と、半導体モジュール２ａと、低圧側コンデンサＣ１と、高圧側コンデンサＣ２と、第１コンデンサとしての充放電コンデンサＣ０とを備える。半導体モジュール２ａは、第１半導体素子としてのスイッチング素子Ｓ１と、第２半導体素子としてのスイッチング素子Ｓ２と、第３半導体素子としてのスイッチング素子Ｓ３と、第４半導体素子としてのスイッチング素子Ｓ４とを直列接続して構成される。また、ＤＣ／ＤＣコンバータ３ａには、電流センサ６と電圧センサ７、８とが設けられる。制御回路４ａは、各センサ６～８からの検出値に基づいてスイッチング素子Ｓ１～Ｓ４を駆動制御する。
　また、ＤＣ／ＤＣコンバータ３ａの低圧側（Ｐ１－Ｎ１間）には高圧バッテリ１０が、高圧側（Ｐ２－Ｎ２間）には電動機１１がそれぞれ接続されている。なお、各スイッチング素子Ｓ１～Ｓ４は、例えば、それぞれＩＧＢＴと、それに逆並列に接続されたダイオードとで構成される。
　電力変換装置５は、低圧側と高圧側との間で双方向の電力変換が可能な双方向型のＭＬＣ回路であり、低圧側の端子であるＰ１－Ｎ１間に入力された入力電圧（低圧側電圧）Ｖ１を、Ｖ１以上の電圧に昇圧し、昇圧後の出力電圧（高圧側電圧）Ｖ２を高圧側の端子であるＰ２－Ｎ２間に出力するものである。スイッチング素子Ｓ１は、一端（第１端）が低圧側コンデンサＣ１の負極側端子に接続される。スイッチング素子Ｓ２は、一端（第１端）がスイッチング素子Ｓ１の第２端に接続され、他端（第２端）がリアクトル１を介して低圧側コンデンサＣ１の正極側端子に接続される。スイッチング素子Ｓ３は、一端（第１端）がスイッチング素子Ｓ２の第２端に接続される。スイッチング素子Ｓ４は、一端（第１端）がスイッチング素子Ｓ３の第２端に接続され、他端（第２端）が高圧側コンデンサＣ２の正極側端子に接続される。
　さらに、充放電コンデンサＣ０は、一端がスイッチング素子Ｓ１とスイッチング素子Ｓ２との中間接続点に接続され、他端がスイッチング素子Ｓ３とスイッチング素子Ｓ４との中間接続点に接続される。
　低圧側コンデンサＣ１は入力電圧Ｖ１を平滑化する。リアクトル１はエネルギ蓄積に用いられ、半導体モジュール２ａおよび充放電コンデンサＣ０は、入力電圧Ｖ１を出力電圧Ｖ２まで昇圧する。この場合、半導体モジュール２ａの各スイッチング素子Ｓ１～Ｓ４は、制御回路４ａが出力するゲート信号Ｇ１～Ｇ４がＨｉｇｈの時にオンする。
　電流センサ６は、リアクトル１を流れるリアクトル電流ＩＬを検出する。電圧センサ７は、高圧側コンデンサＣ２の端子間電圧を出力電圧Ｖ２（高圧側電圧）として検出する。電圧センサ８は、充放電コンデンサＣ０の端子間電圧を中間電圧Ｖ０として検出する。高圧側コンデンサＣ２は出力電圧Ｖ２を平滑化する。
　制御回路４ａは、電流センサ６の検出値（ＩＬ）および電圧センサ７、８の検出値（Ｖ２、Ｖ０）に応じて、各スイッチング素子Ｓ１～Ｓ４のゲート信号Ｇ１～Ｇ４を生成し、各スイッチング素子Ｓ１～Ｓ４をＯＮ／ＯＦＦ動作させる。
　図１４は、制御回路４ａの制御ブロック図である。図１４に示すように、制御回路４ａは、減算器４１、第１制御器４２、乗算器４６、減算器４７、第２制御ブロック４８、第２制御器４９、第３制御ブロック４３および第１制御ブロック４５を有する。第２制御ブロック４８は、乗算器４８ａ、比較器４８ｂ、開閉接点４８ｃ、インバータ４８ｄおよび開閉接点４８ｅを有する。第３制御ブロック４３は、減算器４３ａおよび加算器４３ｂを有する。
　また、第１制御ブロック４５の詳細を、図１５に示す。図１５に示すように、第１制御ブロック４５は、比較器４５ａ、記憶器４５ｂ、周波数指令器４５ｃ、キャリア信号発生器４５ｄ、インバータ４５ｅ、比較器４５ｆ、キャリア信号発生器４５ｇおよびインバータ４５ｈを有する。なお、記憶器４５ｂには、設定周波数としてのキャリア周波数ｆｓｗが記憶されている。
　制御回路４ａの動作、即ち、ＤＣ／ＤＣコンバータ３ａの制御について、図１４、図１５に基づいて以下に説明する。なお、この実施の形態においてはリアクトル１のリプル電流を最小化するため、中間電圧の指令値としての中間電圧目標値Ｖ０＊は、出力電圧Ｖ２の２分の１の値（０．５倍）としている。
　高圧側電圧の指令値としての出力電圧目標値Ｖ２＊と、検出された出力電圧Ｖ２とが減算器４１に入力され、減算器４１が出力する差電圧ΔＶ２が、第１制御器４２に入力される。第１制御器４２は、比例動作と積分動作を組み合わせたＰＩ制御を実施して第１演算値を出力する。また、乗算定数が０．５に設定された乗算器４６にて出力電圧Ｖ２が０．５倍されて、中間電圧目標値Ｖ０＊が生成される。減算器４７には、中間電圧目標値Ｖ０＊と、充放電コンデンサＣ０の電圧検出値としての中間電圧Ｖ０とが入力され、これらの差電圧ΔＶ０が演算されて、第２制御ブロック４８に入力される。
　第２制御ブロック４８において、検出されたリアクトル電流ＩＬが比較器４８ｂに入力され、リアクトル電流ＩＬの極性に応じて開閉接点４８ｃ、４８ｅを開閉することにより、中間電圧目標値Ｖ０＊と中間電圧Ｖ０との差電圧ΔＶ０の極性を切替える。リアクトル電流ＩＬが正の場合は差電圧ΔＶ０をそのまま出力し、リアクトル電流ＩＬが負の場合は乗算器４８ａにて－１を乗じて極性を反転させ、さらにインバータ４８ｄを介して開閉接点４８ｅを閉成することにより出力する。
　第２制御器４９は、第２制御ブロック４８からの出力（±ΔＶ０）を増幅するＰ制御を実施して第２演算値を出力する。
　第３制御ブロック４３には、第１制御器４２からの第１演算値と、第２制御器４９からの第２演算値とが入力され、加算器４３ｂにて両者が加算され、減算器４３ａにて差分が演算される。加算器４３ｂは、スイッチング素子Ｓ１の導通率としてのデューティ比Ｄ１を出力し、また、減算器４３ａは、スイッチング素子Ｓ２の導通率としてのデューティ比Ｄ２を出力する。
　第１制御ブロック４５は、第３制御ブロック４３からのデューティ比Ｄ１、Ｄ２を入力としてＰＷＭ信号（ゲート信号Ｇ１～Ｇ４）を生成するためのブロックである。周波数指令器４５ｃは、記憶器４５ｂに記憶されたキャリア周波数ｆｓｗを参照し、キャリア信号発生器４５ｄ、４５ｇに対し周波数ｆｓｗでのキャリア信号の生成を指示する。キャリア信号発生器４５ｄは、周波数ｆｓｗでのキャリア信号である第１三角波ＳＷ１を生成し、キャリア信号発生器４５ｇは、周波数ｆｓｗでのキャリア信号である第２三角波ＳＷ２を生成する。なお、リアクトル１のリプル電流を最小化するため、第１三角波ＳＷ１と第２三角波ＳＷ２とは、位相を１８０度反転した信号としている。
　比較器４５ａには、デューティ比Ｄ１と第１三角波ＳＷ１とが入力され、両者を比較することによりスイッチング素子Ｓ１のゲート信号Ｇ１が生成される。また、インバータ４５ｅは、ゲート信号Ｇ１を反転してスイッチング素子Ｓ４のゲート信号Ｇ４を出力する。
　比較器４５ｆには、デューティ比Ｄ２と第２三角波ＳＷ２とが入力され、両者を比較することによりスイッチング素子Ｓ２のゲート信号Ｇ２が生成される。また、インバータ４５ｈは、ゲート信号Ｇ２を反転してスイッチング素子Ｓ３のゲート信号Ｇ３を出力する。
　上記実施の形態１と同様に、低圧側コンデンサＣ１および高圧側コンデンサＣ２は、それぞれ２つのコンデンサ素子を並列接続して構成され、充放電コンデンサＣ０も、同様に２つのコンデンサ素子を並列接続して構成される。即ち、各コンデンサＣ０、Ｃ１、Ｃ２では、図２、図３に示すように、２つのコンデンサ素子がバスバーにより並列接続される。
　上記実施の形態１と同様に、高圧側コンデンサＣ２は、第１コンデンサ素子と第２コンデンサ素子とを並列接続して構成され、低圧側コンデンサＣ１は、第３コンデンサ素子と第４コンデンサ素子とを並列接続して構成され、また、充放電コンデンサＣ０は、第５コンデンサ素子と第６コンデンサ素子とを並列接続して構成される。
　各コンデンサＣ０、Ｃ１、Ｃ２は、静電容量のみが異なるものとし、各コンデンサＣ０、Ｃ１、Ｃ２の静電容量をＣ０、Ｃ１、Ｃ２で表わし、Ｃ１＜Ｃ０＜Ｃ２、とする。第１～第６コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ６の関係は、ｆｓ２＜ｆｓ１＜ｆｓ６＜ｆｓ５＜ｆｓ４＜ｆｓ３となる。
　上述したように、スイッチング素子Ｓ１～Ｓ４は、周波数ｆｓｗでスイッチング制御され、それに従ってコンデンサＣ０、Ｃ２は周波数ｆｓｗで、コンデンサＣ１は周波数２×ｆｓｗで動作する。各第１～第６コンデンサ素子は、直列共振周波数以上の周波数において、それぞれインダクタンス成分がインピーダンスに現れる。このため、各第１～第６コンデンサ素子をそれぞれコンデンサとして機能させるため、スイッチングの周波数ｆｓｗは、全てのコンデンサ素子（第１～第６コンデンサ素子）の直列共振周波数ｆｓ１～ｆｓ６未満に設定される。
　また、低圧側コンデンサＣ１、高圧側コンデンサＣ２、充放電コンデンサＣ０では、充放電コンデンサＣ０に流れる電流が最も多いものである。
　上記実施の形態１の図７で示した場合と同様に、充放電コンデンサＣ０において、第６コンデンサ素子の直列共振周波数ｆｓ６と第５コンデンサ素子の直列共振周波数ｆｓ５との間の周波数では、第５コンデンサ素子はコンデンサとして働き、第６コンデンサ素子はインダクタとして働くため、第５、第６コンデンサ素子の並列共振が発生し、充放電コンデンサＣ０のインピーダンスが大きくなり極大値をとる。ここで、充放電コンデンサＣ０の並列共振周波数をｆｐ２とする。
　また、図８で示した場合と同様に、充放電コンデンサＣ０のＥＳＲは、並列共振周波数ｆｐ２での並列共振点において、インピーダンスと同様に大きくなり極大値をとる。
　図１６、図１７は、電力変換装置５ａの動作を説明する各部の波形図である。図１６はスイッチング素子Ｓ１、Ｓ２のデューティ比Ｄ１、Ｄ２が０．５未満の場合を示し、図１７はスイッチング素子Ｓ１、Ｓ２のデューティ比Ｄ１、Ｄ２が０．５以上の場合を示す。上段から、スイッチング素子Ｓ２のゲート信号Ｇ２、スイッチング素子Ｓ１のゲート信号Ｇ１、リアクトル１の両端電圧ｖＬ、リアクトル１に流れる電流ｉＬ、充放電コンデンサＣ０の両端電圧ｖｃ０および充放電コンデンサＣ０に流れる電流ｉｃ０の各波形図を示す。なお、周期変動する電流、電圧には小文字のｉ、ｖを用いて示している。
　また、定常状態では、スイッチング素子Ｓ１のデューティ比Ｄ１と、スイッチング素子Ｓ２のデューティ比Ｄ２とを等しくすることにより、理想的には出力電圧Ｖ２と充放電コンデンサＣ０とは、それぞれ一定値に収束する。ここでは、Ｄ１＝Ｄ２＝Ｄとする。
　ここで、充放電コンデンサＣ０に流れる電流の実効値Ｉｃｏ（ｒｍｓ）と、リアクトル１を流れる電流のリプル成分ΔＩＬは、Ｄ＜０．５の場合は式（１３）、式（１４）で表され、Ｄ≧０．５の場合は式（１５）、式（１６）で表わされる。
　なお、低圧側電圧をＶ１、高圧側電圧をＶ２、低圧側電力をＰ１、リアクトル１のインダクタンス値をＬ、スイッチング素子Ｓ１～Ｓ４のスイッチング周波数（＝キャリア周波数）をｆｓｗ、スイッチング周期をＴｓｗ、スイッチング素子Ｓ１のオン時間をＴｏｎ、スイッチング素子Ｓ１、Ｓ２のデューティ比をＤ、リアクトル１を流れる直流電流をＩ１とする。
Figure JPOXMLDOC01-appb-M000006
Figure JPOXMLDOC01-appb-M000007
　なお、Ｄ、Ｉ１は式（１７）、式（１８）でそれぞれ表わされる。
　Ｄ＝１－（Ｖ１／Ｖ２）　　　　・・・（１７）
　Ｉ１＝Ｐ１／Ｖ１　　　　・・・（１８）
　図１８は、充放電コンデンサＣ０に流れる電流の基本波成分と高調波成分を示す特性図である。条件は、Ｖ１＝２００Ｖ、Ｖ２＝４００Ｖ、Ｉ１＝１００Ａであり、Ｉｃ０（ｒｍｓ）－ｎはＩｃ０（ｒｍｓ）のｎ次の高調波成分を表わす。なお、ｎが１の時は周波数ｆｓｗの基本波成分を示す。
　図１８に示すように、充放電コンデンサＣ０に流れる電流Ｉｃ０には奇数次の高調波成分が含まれることが分かる。
　図１９は、充放電コンデンサＣ０に流れる電流の各次数の高調波成分までの電流累積率を示す特性図である。条件は、Ｖ１＝２００Ｖ、Ｉ１＝１００Ａである。
　ここで、Ｉｃ０（ｒｍｓ）のｎ次の高調波成分までの電流累積率、即ち、１～ｎ次までの奇数次の高調波成分による電流累積率は、式（１９）で表わされる。なお、ｎは奇数である。
Figure JPOXMLDOC01-appb-M000008
　図１９に示すように、Ｖ２＝３００Ｖ、４００Ｖ、５００Ｖいずれの場合も、Ｉｃ０（ｒｍｓ）では、全電流成分の９５％以上が、１次（基本波成分）から５次までの高調波成分に含まれる。すなわち、充放電コンデンサＣ０に流れる電流は１次から５次までの高調波成分（基本波成分と、３次、５次の高調波成分）が支配的であると言え、電流累積率は飽和状態となる。
　図２０は、キャリア周波数ｆｓｗの設定を説明する概略図である。
　上述したように、高圧側コンデンサＣ２、低圧側コンデンサＣ１および充放電コンデンサＣ０内の各第１～第６コンデンサ素子をコンデンサとして機能させるため、スイッチングの周波数ｆｓｗは、全てのコンデンサ素子（第１～第６コンデンサ素子）の直列共振周波数ｆｓ１～ｆｓ６未満に設定される。
　そして、Ｉｃ０（ｒｍｓ）の各基本波成分、３次、５次の高調波成分が、ＥＳＲが極大値をとる充放電コンデンサＣ０の並列共振周波数ｆｐ２より低い周波数となるように、しかも、Ｉｃ０（ｒｍｓ）の高調波成分の周波数が並列共振周波数ｆｐ２と重ならないようにキャリア周波数ｆｓｗを設定する。即ち、キャリア周波数ｆｓｗは、充放電コンデンサＣ０の並列共振周波数ｆｐ２の１／５より低く、かつ、その奇数倍が並列共振周波数ｆｐ２に一致しないように設定される。なお、設定させたキャリア周波数ｆｓｗは記憶器４５ｂに記憶される。
　充放電コンデンサＣ０のＥＳＲのｎ次の高調波成分をＲｃ０－ｎとすると、充放電コンデンサＣ０の１次からｎ次（ｎは奇数）までの奇数次の高調波成分の合計損失Ｐｃ０－ｎは式（２０）で表わされる。
Figure JPOXMLDOC01-appb-M000009
　キャリア周波数ｆｓｗの奇数倍が充放電コンデンサＣ０の並列共振周波数ｆｐ２に一致しないように設定されている為、充放電コンデンサＣ０に流れる電流Ｉｃ０（ｒｍｓ）の高調波成分の周波数が並列共振周波数ｆｐ２と重ならず、充放電コンデンサＣ０のＥＳＲの各高調波成分が極大値になることを回避できる。
　さらに、キャリア周波数ｆｓｗを（ｆｐ２／５）未満の値とすることにより、充放電コンデンサＣ０に流れる電流Ｉｃ２（ｒｍｓ）において支配的である基本波成分、３次、５次の高調波成分の各ＥＳＲである（Ｒｃ０－１）、（Ｒｃ０－３）、（Ｒｃ２－５）が極大値となることを確実に回避し、極大値未満の比較的小さい値とすることができる。
　このため、上記式（２０）で表わされる充放電コンデンサＣ０の損失を抑制することができる。
　以上のように、この実施の形態２による電力変換装置５ａでは、スイッチング素子Ｓ１～Ｓ４を駆動するキャリア周波数（スイッチング周波数）ｆｓｗを、低圧側コンデンサＣ１、高圧側コンデンサＣ２、充放電コンデンサＣ０内の全てのコンデンサ素子である第１～第６コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ６未満で、しかも、充放電コンデンサＣ０の並列共振周波数ｆｐ２の１／５未満であって、キャリア周波数ｆｓｗの奇数倍が並列共振周波数ｆｐ２に一致しないように設定する。
　このため、充放電コンデンサＣ０の並列共振により増大するＥＳＲと高調波電流とによる損失を抑制して、スイッチング素子Ｓ１～Ｓ４の制御により発生する充放電コンデンサＣ０の損失を低減できる。
　また、充放電コンデンサＣ０は、低圧側コンデンサＣ１、高圧側コンデンサＣ２より流れる電流が多く、損失低減の効果が大きい。
　また、キャリア周波数ｆｓｗを上記のように設定することで、充放電コンデンサＣ０の並列共振に起因する損失を低減することができ、電力変換装置５ａの電力変換効率を向上できると共に、充放電コンデンサＣ０の温度上昇を抑制でき信頼性も向上する。また、充放電コンデンサＣ０の容量増大や、冷却構造の拡充を要さずに、充放電コンデンサＣ０の損失低減および温度上昇の抑制の効果が得られる為、装置構成の小型化、低コスト化を実現することが可能になる。
　なお、上記実施の形態では、充放電コンデンサＣ０の並列共振周波数ｆｐ２の１／５未満にキャリア周波数ｆｓｗを設定したが、充放電コンデンサＣ０に流れる電流の電流累積率が、基本波成分から次数Ｎまでの高調波成分で飽和状態となる次数Ｎで並列共振周波数ｆｐ２を除した値（ｆｐ２／Ｎ）より低く設定するものであれば良い。
　また、並列共振周波数ｆｐ２を除する次数は、飽和状態となる次数より低い次数としても良く、その場合も、キャリア周波数ｆｓｗは、第１～第６コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４未満で、その奇数倍が並列共振周波数ｆｐ２に一致しないように設定されているため、並列共振に起因する充放電コンデンサＣ０の損失低減の効果が得られる。
　さらに、高圧側コンデンサＣ２、低圧側コンデンサＣ１、充放電コンデンサＣ０は、それぞれの２つのコンデンサ素子を並列接続したものとしたが、３個以上のコンデンサ素子を並列接続しても良く、コンデンサ素子の並列数が異なるものでも良い。
　充放電コンデンサＣ０が３個以上のコンデンサ素子を並列接続する場合、並列共振周波数が２個以上発生する場合があるが、スイッチング素子Ｓ１～Ｓ４の制御に用いるキャリア周波数は、最も低い並列共振周波数の１／５未満の値とする。
　また、上記実施の形態２では、電力変換装置５ａは双方向の電力変換が可能な双方向型のＭＬＣ回路としたが、例えば第３、第４半導体素子にスイッチング素子Ｓ３、Ｓ４の代わりにダイオードを用いて、低圧側から高圧側への一方向の電力変換を行うものとしても良く、キャリア周波数ｆｓｗを同様に設定することで、同様の効果が得られる。
実施の形態３．
　次に、この発明の実施の形態３による電力変換装置を図に基づいて以下に説明する。
　図２１は、この発明の実施の形態３による電力変換装置５ｂの回路構成を示す図である。図２１に示すように、電力変換装置５ｂは、上記実施の形態１の図１で示した電力変換装置５に、高圧側コンデンサＣ２の温度を検出するサーミスタ９を設ける。また制御回路４ｂは、電流センサ６の検出値（ＩＬ）、電圧センサ７の検出値（Ｖ２）およびサーミスタ９の検出値（ＴＣ２）に応じて、各スイッチング素子Ｓ１、Ｓ２のゲート信号Ｇ１、Ｇ２を生成し、各スイッチング素子Ｓ１、Ｓ２をＯＮ／ＯＦＦ動作させる。
　その他の構成は実施の形態１と同様であるため、説明を省略する。
　制御回路４ｂは、上記実施の形態１の図４で示した同様の構成であるが、この場合、制御回路４ｂ内の第１制御ブロック４５０が、上記実施の形態１の第１制御ブロック４５と異なり、その詳細を図２２に示す。
　図２２に示すように、第１制御ブロック４５０は、上記実施の形態１の図５で示した第１制御ブロック４５に、温度保護制御器４５ｉが追加されている。また、記憶器４５ｂには、通常運転時に用いる設定周波数としてのキャリア周波数ｆｓｗ１（以下、通常周波数と称す）と、温度保護運転時のキャリア周波数ｆｓｗ２（以下、保護周波数と称す）と、高圧側コンデンサＣ２を保護するための温度閾値（Ｔｔｈ１）を記憶している。
　なお、通常周波数ｆｓｗ１は、上記実施の形態１で用いたキャリア周波数ｆｓｗと同様に設定される。また、ｆｓｗ１＞ｆｓｗ２の関係であり、例えば、ｆｓｗ２＝ｆｓｗ１／２とする。
　第１制御ブロック４５０は、ＰＷＭ信号（ゲート信号Ｇ１、Ｇ２）を生成するためのブロックである。
　温度保護制御器４５ｉは、サーミスタ９で検出された高圧側コンデンサＣ２の温度ＴＣ２と、記憶器４５ｂから参照した温度閾値Ｔｔｈ１とを比較し、ＴＣ２≧Ｔｔｈ１の場合に温度上昇の検出信号を出力する。周波数指令器４５ｃは、温度保護制御器４５ｉからの出力に基づいて、記憶器４５ｂに記憶された通常周波数ｆｓｗ１あるいは保護周波数ｆｓｗ２を参照し、キャリア信号発生器４５ｄに対し周波数ｆｓｗ１（あるいはｆｓｗ２）でのキャリア信号の生成を指示する。キャリア信号発生器４５ｄは、通常運転時には通常周波数ｆｓｗ１を用い、ＴＣ２≧Ｔｔｈ１の場合には保護周波数ｆｓｗ２を用いて、キャリア信号である第１三角波ＳＷ１を生成する。比較器４５ａには、リミッタ４４を介して出力されたデューティ比Ｄと第１三角波ＳＷ１とが入力され、両者を比較することによりスイッチング素子Ｓ１のゲート信号Ｇ１が生成される。また、インバータ４５ｅは、ゲート信号Ｇ１を反転してスイッチング素子Ｓ２のゲート信号Ｇ２を出力する。
　この実施の形態では、高圧側コンデンサＣ２の温度ＴＣ２が上昇して温度閾値Ｔｔｈ１以上になると、通常周波数ｆｓｗ１よりも低い保護周波数ｆｓｗ２に切り替える。これにより高圧側コンデンサＣ２に流れる電流の実効値Ｉｃ２（ｒｍｓ）において支配的である１次（基本波成分）から５次までの高調波成分のＥＳＲを、通常運転時よりも低減することができる。このため、上記式（１２）で表わされる高圧側コンデンサＣ２の損失をさらに抑制することができる。なお、ＴＣ２＜Ｔｔｈ１となった場合、温度保護制御器４５ｉの出力が元の状態に戻り、キャリア信号発生器４５ｄは、通常運転時の通常周波数ｆｓｗ１を用いて第１三角波ＳＷ１を生成する。
　この実施の形態３では、上記実施の形態１と同様の効果が得られると共に、高圧側コンデンサＣ２の実際の温度を検出して、スイッチングの周波数を切り替えている為、高圧側コンデンサＣ２の温度上昇を確実に抑制できる。また、温度上昇が検出されると、通常周波数ｆｓｗ１よりも低い保護周波数ｆｓｗ２に切り替えるため、高圧側コンデンサＣ２の並列共振に起因して増大するＥＳＲと高調波電流とによる損失をさらに抑制することができる。
　なお、保護周波数ｆｓｗ２を、その整数倍が高圧側コンデンサＣ２の並列共振周波数ｆｐ１に一致しないように設定すると、並列共振に起因して増大する高圧側コンデンサＣ２の損失低減の効果がさらに確実に得られる。
　また、この実施の形態では、上記実施の形態１で示したＳＰＣ回路に適用したが、上記実施の形態２によるＭＬＣ回路にも同様に適用できる。その場合、サーミスタを充放電コンデンサＣ０に付加し、検出した充放電コンデンサＣ０の温度と温度閾値とを比較し、該比較結果を基にスイッチング素子Ｓ１～Ｓ４を制御するキャリア周波数を切り替える。これにより、充放電コンデンサＣ０の並列共振に起因して増大するＥＳＲと高調波電流とによる損失をさらに低減することができる。
実施の形態４．
　次に、この発明の実施の形態４による電力変換装置を図に基づいて以下に説明する。
　図２３は、この発明の実施の形態４による電力変換装置５ｃの回路構成を示す図である。図２３に示すように、電力変換装置５ｃは、上記実施の形態１の図１で示した電力変換装置５に、高圧側コンデンサＣ２の温度を検出するサーミスタ９と、スイッチング素子Ｓ１の温度を検出するためのサーミスタ１２と、スイッチング素子Ｓ２の温度を検出するためのサーミスタ１３を設ける。また制御回路４ｃは、電流センサ６の検出値（ＩＬ）、電圧センサ７の検出値（Ｖ２）および各サーミスタ９、１２、１３の検出値（ＴＣ２、ＴＳ１、ＴＳ２）に応じて、各スイッチング素子Ｓ１、Ｓ２のゲート信号Ｇ１、Ｇ２を生成し、各スイッチング素子Ｓ１、Ｓ２をＯＮ／ＯＦＦ動作させる。
　その他の構成は実施の形態１と同様であるため、説明を省略する。
　制御回路４ｃは、上記実施の形態１の図４で示した同様の構成であるが、この場合、制御回路４ｃ内の第１制御ブロック４５０ａが、上記実施の形態１の第１制御ブロック４５と異なり、その詳細を図２４に示す。
　図２４に示すように、第１制御ブロック４５０ａは、上記実施の形態１の図５で示した第１制御ブロック４５に温度保護制御器４５ｉが追加されている。また、記憶器４５ｂには、設定周波数として２つのキャリア周波数ｆｓｗ１、ｆｓｗ３と、高圧側コンデンサＣ２を保護するための温度閾値である第１閾値（Ｔｔｈ１）と、スイッチング素子Ｓ１、Ｓ２を保護するための温度閾値である第２閾値（Ｔｔｈ２）を記憶している。なお、通常運電時の第１周波数となるキャリア周波数ｆｓｗ１（以下、通常周波数と称す）と、後述する低リプル運電時の第２周波数となるキャリア周波数ｆｓｗ３（以下、低リプル周波数と称す）とは、ｆｓｗ１＜ｆｓｗ３、の関係を満たす。
　なお、通常周波数ｆｓｗ１および低リプル周波数ｆｓｗ３は、上記実施の形態１で用いたキャリア周波数ｆｓｗと同様に設定される。即ち、通常周波数ｆｓｗ１および低リプル周波数ｆｓｗ３は、低圧側コンデンサＣ１および高圧側コンデンサＣ２内の全てのコンデンサ素子である第１～第４コンデンサ素子の直列共振周波数ｆｓ１～ｆｓ４未満で、しかも、高圧側コンデンサＣ２の並列共振周波数ｆｐ１の１／５未満であって、キャリア周波数ｆｓｗ１、ｆｓｗ３の整数倍（奇数倍および偶数倍）が並列共振周波数ｆｐ１に一致しないように設定される。
　第１制御ブロック４５０ａは、ＰＷＭ信号（ゲート信号Ｇ１、Ｇ２）を生成するためのブロックである。
　温度保護制御器４５ｉには、サーミスタ９、１２、１３で検出された高圧側コンデンサＣ２の温度ＴＣ２およびスイッチング素子Ｓ１、Ｓ２の温度ＴＳ１、ＴＳ２が入力される。そして、温度保護制御器４５ｉは、高圧側コンデンサＣ２の温度ＴＣ２と記憶器４５ｂから参照した第１閾値Ｔｔｈ１とを比較し、また各スイッチング素子Ｓ１、Ｓ２の温度ＴＳ１、ＴＳ２と記憶器４５ｂから参照した第２閾値Ｔｔｈ２とをそれぞれ比較する。ＴＣ２＜Ｔｔｈ１、ＴＳ１＜Ｔｔｈ２、ＴＳ２＜Ｔｔｈ２、の全条件を満たす場合に、記憶器４５ｂに記憶された低リプル周波数ｆｓｗ３を参照するように周波数指令器４５ｃに指示する。周波数指令器４５ｃは、温度保護制御器４５ｉからの出力に基づいて、記憶器４５ｂに記憶された通常周波数ｆｓｗ１あるいは低リプル周波数ｆｓｗ３を参照し、キャリア信号発生器４５ｄに対し周波数ｆｓｗ１（あるいはｆｓｗ３）でのキャリア信号の生成を指示する。
　キャリア信号発生器４５ｄは、ＴＣ２≧Ｔｔｈ１、またはＴＳ１≧Ｔｔｈ２、またはＴＳ２≧Ｔｔｈ２、の場合には通常周波数ｆｓｗ１を用い、ＴＣ２＜Ｔｔｈ１、かつＴＳ１＜Ｔｔｈ２、かつＴＳ２＜Ｔｔｈ２、の場合には低リプル周波数ｆｓｗ３を用いて、キャリア信号である第１三角波ＳＷ１を生成する。比較器４５ａには、リミッタ４４を介して出力されたデューティ比Ｄと第１三角波ＳＷ１とが入力され、両者を比較することによりスイッチング素子Ｓ１のゲート信号Ｇ１が生成される。また、インバータ４５ｅは、ゲート信号Ｇ１を反転してスイッチング素子Ｓ２のゲート信号Ｇ２を出力する。
　ここで、低圧側コンデンサＣ１に流れる電流の実効値Ｉｃ１（ｒｍｓ）は、スイッチング周期Ｔｓｗ、スイッチング素子Ｓ１のオン時間Ｔｏｎおよびリアクトル１を流れる電流のリプル成分ΔＩＬを用いて、式（２１）で表わされる。
Figure JPOXMLDOC01-appb-M000010
　また、低圧側コンデンサＣ１に流れる電流Ｉｃ１には奇数次の高調波成分が含まれる。低圧側コンデンサＣ１のＥＳＲのｎ次の高調波成分をＲｃ１－ｎ、低圧側コンデンサＣ１に流れる電流のｎ次の高調波成分をＩｃ１（ｒｍｓ）－ｎとすると、低圧側コンデンサＣ１の１次（基本波成分）からｎ次までの高調波成分までの合計損失Ｐｃ１－ｎは式（２２）で表わされる。なお、ｎを奇数とする。
Figure JPOXMLDOC01-appb-M000011
　さらに、リアクトル１を流れる電流の実効値ＩＬ（ｒｍｓ）は、リアクトル１を流れる直流電流Ｉ１およびリアクトル１を流れる電流のリプル成分ΔＩＬを用いて、式（２３）で表わされる。
Figure JPOXMLDOC01-appb-M000012
　そして、リアクトル１の直流抵抗をＲＬ－０、リアクトル１を流れる直流電流をＩ１、リアクトル１のＥＳＲのｎ次の高調波成分をＲＬ－ｎ、リアクトル１に流れる電流のｎ次の高調波成分をＩＬ（ｒｍｓ）－ｎとすると、リアクトル１の１次（基本波成分）からｎ次までの高調波成分の合計銅損ＰＬ－ｎは式（２４）で表わされる。なお、ｎを奇数とする。
Figure JPOXMLDOC01-appb-M000013
　この実施の形態では、高圧側コンデンサＣ２の温度ＴＣ２およびスイッチング素子Ｓ１、Ｓ２の温度ＴＳ１、ＴＳ２が全て設定された閾値未満の時、即ち、ＴＣ２＜Ｔｔｈ１、かつＴＳ１＜Ｔｔｈ２、かつＴＳ２＜Ｔｔｈ２、の場合に、通常周波数ｆｓｗ１よりも高い低リプル周波数ｆｓｗ３に切り替える。
　これにより、上記式（１０）で表わされるリアクトル１を流れる電流のリプル成分ΔＩＬを小さくする低リプル運転が可能になる。さらに、上記式（１２）で表わされる高圧側コンデンサＣ２の損失、上記式（２２）で表わされる低圧側コンデンサＣ１の損失、式（２４）で表わされるリアクトル１の銅損を、各抵抗値Ｒｃ１－ｎ、Ｒｃ２－ｎ、ＲＬ－ｎの値によっては、さらに低減することができる。
　以上のように、この実施の形態では、上記実施の形態１と同様の効果が得られると共に、リアクトル１を流れる電流のリプル成分を小さくすることができる。また、リアクトル１のＥＳＲの高調波成分、低圧側コンデンサＣ１のＥＳＲの高調波成分、高圧側コンデンサＣ２のＥＳＲの高調波成分の値によっては、さらにリアクトル１、低圧側コンデンサＣ１、高圧側コンデンサＣ２の損失を低減することができる。そして、リアクトル１を流れる電流のリプル成分が小さくなることにより、スイッチング素子Ｓ１～Ｓ４の損失を低減することができる。これらにより、電力変換装置の５ｃの損失低減および小型化がさらに図れる。
　なお、この実施の形態では、上記実施の形態１で示したＳＰＣ回路に適用したが、上記実施の形態２によるＭＬＣ回路にも同様に適用できる。その場合、サーミスタを充放電コンデンサＣ０および各スイッチング素子Ｓ１～Ｓ４に付加し、各検出温度とそれぞれの温度閾値とを比較し、該比較結果を基にスイッチング素子Ｓ１～Ｓ４を制御するキャリア周波数を切り替える。これにより、上記実施の形態２によるＭＬＣ回路においても、リアクトル１を流れる電流のリプル成分を小さくすることができる。また、リアクトル１のＥＳＲの高調波成分、低圧側コンデンサＣ１のＥＳＲの高調波成分、高圧側コンデンサＣ２のＥＳＲの高調波成分の値によっては、さらにリアクトル１、低圧側コンデンサＣ１、高圧側コンデンサＣ２の損失を低減することができる。そして、リアクトル１を流れる電流のリプル成分が小さくなることにより、スイッチング素子Ｓ１～Ｓ４の損失を低減することができる。
　また、上記実施の形態３、４において、温度検出にサーミスタ９、１２、１３を用いたが、熱電対やダイオードを利用した温度検出等、他の温度検出手段を適用してもよい。
　さらに、上記実施の形態３、４では、高圧側コンデンサＣ２の温度によるキャリア周波数の切り替えを示したが、高圧側コンデンサＣ２を形成するコンデンサ素子やバスバーの温度によりキャリア周波数を切り替えてもよいことは言うまでもない。
　なお、上記各実施の形態では、各スイッチング素子をダイオードが逆並列接続されたＩＧＢＴにより構成した例として説明したが、ＩＧＢＴの代わりにＭＯＳＦＥＴやＪＦＥＴ等としてもよい。ＭＯＳＦＥＴを用いる場合は、ダイオードの代わりにＭＯＳＦＥＴのボディダイオードを利用してもよい。また、スイッチング素子を含む各半導体素子は、シリコンに比べてバンドギャップが大きいワイドバンドギャップ半導体、例えば、炭化シリコン（ＳｉＣ）、窒化ガリウム系材料又はダイヤモンドによって形成してもよい。
　また、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、適宜、変形、省略することが可能である。

Claims (9)

  1. 導通、遮断が行われる複数の半導体素子と、リアクトルと、それぞれ複数のコンデンサ素子が並列接続された複数のコンデンサとを有するＤＣ／ＤＣコンバータと、
    上記ＤＣ／ＤＣコンバータを制御する制御回路とを備え、
    上記複数の半導体素子の少なくとも一部は、スイッチング素子であり、
    上記制御回路は、設定周波数で上記スイッチング素子を駆動制御し、
    上記設定周波数は、
    　上記複数のコンデンサの全ての上記複数のコンデンサ素子の直列共振周波数未満であって、上記複数のコンデンサの１つである第１コンデンサにおける上記複数のコンデンサ素子の並列共振周波数ｆｐを上記第１コンデンサに流れる高調波電流に基づいて決定される次数Ｎで除した値（ｆｐ／Ｎ）より低く、かつ、該設定周波数の整数倍が上記並列共振周波数ｆｐに一致しない、
    電力変換装置。
  2. 上記第１コンデンサは、上記複数のコンデンサの中で流れる電流が最多であり、上記第１コンデンサに流れる電流の累積率が、基本波電流および上記次数Ｎまでの高調波電流で飽和状態となる、
    請求項１に記載の電力変換装置。
  3. 上記ＤＣ／ＤＣコンバータは、
    上記複数のコンデンサとして低圧側コンデンサと、上記第１コンデンサとしての高圧側コンデンサとを備え、
    さらに、上記複数の半導体素子として、第１端が上記低圧側コンデンサの負極に、第２端が上記リアクトルを介して上記低圧側コンデンサの正極に接続される第１半導体素子と、第１端が上記第１半導体素子の上記第２端に接続され、第２端が上記高圧側コンデンサの正極に接続される第２半導体素子とを備え、
    上記第１、第２半導体素子の少なくとも上記第１半導体素子は上記スイッチング素子であり、
    上記設定周波数の整数倍が上記並列共振周波数ｆｐに一致しない、
    請求項１または請求項２に記載の電力変換装置。
  4. 上記ＤＣ／ＤＣコンバータは、
    上記複数のコンデンサとして低圧側コンデンサと、高圧側コンデンサと、上記第１コンデンサとしての充放電コンデンサを備え、
    さらに、上記複数の半導体素子として、第１端が上記低圧側コンデンサの負極に接続される第１半導体素子と、第１端が上記第１半導体素子の第２端に接続され、第２端が上記リアクトルを介して上記低圧側コンデンサの正極に接続される第２半導体素子と、第１端が上記第２半導体素子の第２端に接続される第３半導体素子と、第１端が上記第３半導体素子の第２端に接続され、第２端が上記高圧側コンデンサの正極に接続される第４半導体素子とを備え、
    上記第１から第４半導体素子の少なくとも上記第１、第２半導体素子は上記スイッチング素子であり、
    上記充放電コンデンサは、上記第１、第２半導体素子の接続点と上記第３、第４半導体素子の接続点との間に接続され、
    上記設定周波数の奇数倍が上記並列共振周波数ｆｐに一致しない、
    請求項１または請求項２に記載の電力変換装置。
  5. 決定される上記次数Ｎは５で、上記設定周波数は、上記並列共振周波数ｆｐの（１／５）より低い、
    請求項１から請求項４のいずれか１項に記載の電力変換装置。
  6. 上記第１コンデンサの温度を検出する温度検出部を備え、
    上記制御回路は、上記第１コンデンサの温度が設定された閾値以上になると、上記設定周波数よりも低い周波数に切り替えて上記スイッチング素子を駆動制御する、
    請求項１から請求項５のいずれか１項に記載の電力変換装置。
  7. 上記第１コンデンサの温度を検出する第１温度検出部と、上記スイッチング素子の温度を検出する第２温度検出部とを備え、
    上記制御回路は、
    　上記設定周波数として第１周波数と該第１周波数より高い第２周波数とを有し、
    　上記第１コンデンサの温度が設定された第１閾値以上、あるいは、上記スイッチング素子の温度が設定された第２閾値以上のとき、上記第１周波数を用いて上記スイッチング素子を駆動制御し、
    　上記第１コンデンサの温度が上記第１閾値未満、かつ、上記スイッチング素子の温度が上記第２閾値未満になると、上記第２周波数に切り替えて上記スイッチング素子を駆動制御する、
    請求項１から請求項５のいずれか１項に記載の電力変換装置。
  8. 上記第２周波数は、上記リアクトルを流れる電流のリプル成分を小さくするように設定される、
    請求項７に記載の電力変換装置。
  9. 上記複数の半導体素子は、シリコンに比べバンドギャップが大きいワイドバンドギャップ半導体材料から成る、
    請求項１から請求項８のいずれか１項に記載の電力変換装置。
PCT/JP2016/065357 2015-07-24 2016-05-24 電力変換装置 WO2017018038A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/568,041 US10027234B2 (en) 2015-07-24 2016-05-24 Power conversion device for performing power conversion between DC and DC by controlling switching of a semiconductor switching element
JP2017531050A JP6279158B2 (ja) 2015-07-24 2016-05-24 電力変換装置
DE112016003347.8T DE112016003347T5 (de) 2015-07-24 2016-05-24 Energieumwandlungs-Einrichtung
CN201680029566.4A CN107615632B (zh) 2015-07-24 2016-05-24 电力变换装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015146559 2015-07-24
JP2015-146559 2015-07-24

Publications (1)

Publication Number Publication Date
WO2017018038A1 true WO2017018038A1 (ja) 2017-02-02

Family

ID=57886827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065357 WO2017018038A1 (ja) 2015-07-24 2016-05-24 電力変換装置

Country Status (5)

Country Link
US (1) US10027234B2 (ja)
JP (1) JP6279158B2 (ja)
CN (1) CN107615632B (ja)
DE (1) DE112016003347T5 (ja)
WO (1) WO2017018038A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207763A (ja) * 2017-05-30 2018-12-27 ニチコン株式会社 電力変換装置および該電力変換装置が備えるリアクトルの異常検出方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017001788A1 (de) * 2017-02-24 2018-08-30 Leopold Kostal Gmbh & Co. Kg Verfahren zur Steuerung eines elektrischen Verbrauchers mittels Pulsweitenmodulation
WO2018207224A1 (ja) * 2017-05-08 2018-11-15 三菱電機株式会社 電力変換装置
CN114132203B (zh) * 2020-09-04 2023-11-14 南京国电南思科技发展股份有限公司 基于温湿度智能调节的充电桩控制系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1118435A (ja) * 1997-06-18 1999-01-22 Mitsubishi Electric Corp 直流リンク部の共振を抑制した高力率インバータ装置
JP2005033934A (ja) * 2003-07-07 2005-02-03 Nissan Motor Co Ltd インバータのコンデンサ接続構造
JP2012105373A (ja) * 2010-11-05 2012-05-31 Honda Motor Co Ltd 電力変換装置
JP2012222892A (ja) * 2011-04-06 2012-11-12 Hitachi Ltd 電力変換装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592567A (ja) 1982-06-28 1984-01-09 Toshiba Corp チヨツパ装置
CA2358877A1 (en) * 1999-12-15 2001-06-21 Mitsubishi Denki Kabushiki Kaisha Impedance matching circuit and antenna using impedance matching circuit
JP2002158448A (ja) 2000-11-20 2002-05-31 Kyocera Corp 多層配線基板
US20050156681A1 (en) * 2004-01-20 2005-07-21 Koji Takinami Voltage controlled oscillator
JP4545508B2 (ja) * 2004-07-28 2010-09-15 株式会社豊田中央研究所 Ｄｃ／ｄｃコンバータの制御システム
US7755448B2 (en) * 2007-01-05 2010-07-13 Silicon Laboratories Inc. Differential impedance matching circuit and method with harmonic suppression
JP5072414B2 (ja) * 2007-01-18 2012-11-14 日本電波工業株式会社 ３次オーバトーンの水晶発振器
CN101026303A (zh) * 2007-03-23 2007-08-29 沈阳五孚电力技术研究所 中频炉专用滤波器
JP2010115056A (ja) 2008-11-07 2010-05-20 Toyota Motor Corp 電源システムおよび車両
CN102474180B (zh) * 2009-08-05 2014-09-24 三菱电机株式会社 Dc/dc电力转换装置
JP5379248B2 (ja) * 2010-02-01 2013-12-25 三菱電機株式会社 Ｄｃ／ｄｃ電力変換装置
CN101888213A (zh) * 2010-04-30 2010-11-17 苏州英诺迅科技有限公司 线性度和效率提高的推挽式射频功率放大器
JP5189620B2 (ja) * 2010-06-29 2013-04-24 三菱電機株式会社 Ｄｃ／ｄｃ電力変換装置
JP5457559B2 (ja) 2010-07-30 2014-04-02 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
JP2012079757A (ja) 2010-09-30 2012-04-19 Hitachi Aic Inc フィルムコンデンサ
JP4823399B1 (ja) * 2010-12-02 2011-11-24 三菱電機株式会社 電力変換装置
US8860385B2 (en) * 2011-01-30 2014-10-14 The Boeing Company Voltage controlled current source for voltage regulation
US9108520B2 (en) * 2011-02-03 2015-08-18 Toyota Jidosha Kabushiki Kaisha Vehicle and control method for vehicle
JP5338868B2 (ja) * 2011-07-14 2013-11-13 トヨタ自動車株式会社 駆動装置およびそれを搭載する車両、ならびに駆動装置の制御方法
JP5866964B2 (ja) 2011-10-25 2016-02-24 富士通株式会社 制御回路及びそれを用いた電子機器
JP6034132B2 (ja) 2012-10-24 2016-11-30 株式会社ソニー・インタラクティブエンタテインメント Ｄｃ／ｄｃコンバータおよびそれを用いたゲーム機器
JP2014212687A (ja) 2013-04-01 2014-11-13 三菱電機株式会社 電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1118435A (ja) * 1997-06-18 1999-01-22 Mitsubishi Electric Corp 直流リンク部の共振を抑制した高力率インバータ装置
JP2005033934A (ja) * 2003-07-07 2005-02-03 Nissan Motor Co Ltd インバータのコンデンサ接続構造
JP2012105373A (ja) * 2010-11-05 2012-05-31 Honda Motor Co Ltd 電力変換装置
JP2012222892A (ja) * 2011-04-06 2012-11-12 Hitachi Ltd 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018207763A (ja) * 2017-05-30 2018-12-27 ニチコン株式会社 電力変換装置および該電力変換装置が備えるリアクトルの異常検出方法

Also Published As

Publication number Publication date
CN107615632B (zh) 2019-12-06
US20180145601A1 (en) 2018-05-24
JPWO2017018038A1 (ja) 2017-09-28
DE112016003347T5 (de) 2018-04-12
JP6279158B2 (ja) 2018-02-14
US10027234B2 (en) 2018-07-17
CN107615632A (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
EP2728724B1 (en) Power source system
US10211719B2 (en) Power converter
US9007042B2 (en) DC/DC converter
JP6269647B2 (ja) 電源システム
US9007040B2 (en) DC-DC power conversion apparatus
JP6157388B2 (ja) 双方向ｄｃｄｃコンバータ
US8803491B2 (en) DC/DC voltage converter and voltage conversion control method therefor
EP3553928B1 (en) Snubber circuit and power conversion system using same
US20120020126A1 (en) Control device of transformer coupling type booster
JP6279158B2 (ja) 電力変換装置
KR102441722B1 (ko) 변환 장치
JP2017169393A (ja) Ｄｃ／ｄｃコンバータの制御装置および制御方法
JP6012822B1 (ja) 電力変換装置
JP6223609B2 (ja) Ｄｃ／ｄｃコンバータ
US10003264B2 (en) DC/DC converter
Alatai et al. Phase-Shifted LLC Resonant DC-DC Converter for Battery Charging Application
US11637492B2 (en) Buck matrix-type rectifier with boost switch, and operation thereof during one-phase loss
Srinithi et al. Symmetric multilevel inverter using DC-DC zeta converter
Abeywardana et al. An Interleaved Boost Inverter Based Battery-Supercapacitor Hybrid Energy Storage System with a Reduced Number of Current Sensors
Yue et al. Modeling, control and implementation of high step-up ratio IDDB converters for fuel cell applications
JP2022132132A (ja) Ｄｃｄｃコンバータ、及び直流電力供給装置
Nakata et al. Fundamental verification of a single-to-single phase direct power converter for wireless power transfer systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16830143

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017531050

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15568041

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016003347

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16830143

Country of ref document: EP

Kind code of ref document: A1