WO2017001594A1 - Hochfrequenzverstärkeranordnung - Google Patents

Hochfrequenzverstärkeranordnung Download PDF

Info

Publication number
WO2017001594A1
WO2017001594A1 PCT/EP2016/065376 EP2016065376W WO2017001594A1 WO 2017001594 A1 WO2017001594 A1 WO 2017001594A1 EP 2016065376 W EP2016065376 W EP 2016065376W WO 2017001594 A1 WO2017001594 A1 WO 2017001594A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency amplifier
amplifier arrangement
arrangement according
circuit board
printed circuit
Prior art date
Application number
PCT/EP2016/065376
Other languages
English (en)
French (fr)
Inventor
André Grede
Alexander Alt
Daniel Gruner
Anton Labanc
Original Assignee
TRUMPF Hüttinger GmbH + Co. KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=56418497&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2017001594(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by TRUMPF Hüttinger GmbH + Co. KG filed Critical TRUMPF Hüttinger GmbH + Co. KG
Priority to CN201680038662.5A priority Critical patent/CN107735946B/zh
Priority to KR1020187002836A priority patent/KR102478332B1/ko
Priority to JP2017568152A priority patent/JP6768014B2/ja
Priority to EP16739430.3A priority patent/EP3317964B1/de
Publication of WO2017001594A1 publication Critical patent/WO2017001594A1/de
Priority to US15/854,163 priority patent/US10714313B2/en
Priority to US16/854,250 priority patent/US20200251309A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the invention relates to a high-frequency amplifier arrangement which is suitable for generating output powers> 1 kW at frequencies> 2 MHz for plasma excitation.
  • LDMOS transistors are known from the following specification: Freescale Semiconductor, Technical Data, RF Power LDMOS Transistors, Document Number: MRFE6VP61K25H Rev. 4.1, 3/2014.
  • transistors in particular LDMOS transistors.
  • LDMOS transistors are often intended for operation in the amplifier classes AB.
  • the transistors are to be used for other amplifier classes, e.g. B. class E or class F, it is often not possible to fully drive the transistors without exceeding the manufacturer's specifications regarding gate voltage. This Exceeding, however, can lead to failures and / or a shorter lifetime of the transistors.
  • the object of the present invention is therefore to provide a high-frequency amplifier arrangement with which the abovementioned disadvantages can be avoided.
  • a high-frequency amplifier arrangement which is suitable for generating output powers> 1 kW at frequencies> 2 MHz for plasma excitation, comprising:
  • a printed circuit board which rests flat against a metallic cooling plate and is connected via a plurality of ground connections to the ground-connectable cooling plate, the assembly being arranged on or on the printed circuit board,
  • Drain terminals of the LDMOS transistors is connected, d. a signal transmitter whose secondary winding is connected at a first end via one or more resistive elements to the gate terminal of the one LDMOS transistor and to a second end via one or more resistive elements connected to the gate terminal of the other LDMOS transistor, each gate terminal is connected to ground via at least one voltage-limiting component arrangement.
  • the LDMOS transistors are fully controllable, without the allowable gate voltage is exceeded.
  • the negative peak of a drive signal which comes from the secondary winding of the signal transformer, gets ground potential. This limits the negative voltage to the voltage drop across the voltage-limiting component arrangement and increases the positive peak voltage. This means that less driver power is needed for drivers driving the LDMOS transistors.
  • the conduction angle ie, time that conducts one or both transistors during a period of the drive signal, is increased without the need to increase the peak voltage above the allowable value. In other words, the time in which a transistor is driven can be extended. Due to the higher DC component, the input signal is relatively more often above the threshold voltage Uth, the transistor is thus more often conductive.
  • the ground connection point can be used to transfer heat from the
  • LDMOS transistors to be designed for cooling plate. Thus, even better heat dissipation is ensured by the LDMOS transistors and the thermal load of the LDMOS transistors is further reduced.
  • At least one voltage-limiting component arrangement can have at least one diode whose cathode is arranged on the gate side and whose anode is arranged on the ground side.
  • the negative peak of Anêtsignais gets through the conductive diode ground potential.
  • the negative voltage of the drive signal is limited to the voltage drop across the diode.
  • At least one voltage-limiting component arrangement can have a plurality of diodes connected in series. By this measure, a disadvantage can be counteracted, which arises when the amplifier is operated in saturation, in which case the gate bias voltage continues to rise and, as a result, the drain current continues to increase and the efficiency decreases.
  • Several fast diodes can be connected in series.
  • a fast diode according to the invention is a diode whose reverse recovery time is less than one quarter of the period.
  • a driving frequency of the transistors of, for example, 40.68 MHz ie a period of about 25 ns
  • the diodes should therefore have a backward recovery time of 6 ns or less. This means that such a diode conducts only negligibly short in the reverse direction and blocks in the direction of conduction.
  • the series connection of diodes may comprise at least two diodes of different types.
  • the series circuit may comprise a fast diode and a Zener diode.
  • the at least one voltage-limiting component arrangement may have at least one diode and one resistor in series. Also by the above-mentioned disadvantages can be reduced.
  • the high frequency amplifier arrangement is symmetrical, i.
  • the two LDMOS transistors are assigned identical component arrangements.
  • the module is to be arranged on or on the printed circuit board. As a result, the module can be cooled well via the printed circuit board, which is thermally conductively connected to the cooling plate.
  • the assembly may be disposed on a substrate.
  • the module can be mounted in a housing. orders be.
  • the housing of the module can be arranged in a passage recess in the printed circuit board.
  • the connections of the module can be contacted on the printed circuit board.
  • the assembly may be mounted on a copper plate for cooling.
  • the copper plate can be used for heat transfer from the assembly to the cooling plate, and in particular for heat spreading.
  • the copper plate may be arranged in the same through-hole in the circuit board, as the construction group.
  • the copper plate may have a larger area than the cooling plate facing surface of the assembly.
  • the through-hole can be designed in stages, adapted to the surfaces of the copper plate and the assembly. This can increase the life of the transistors in addition, since they do not heat up so much. In addition, by arranging close to the grounded cooling plate, disturbances due to high currents in switching operations can be better suppressed.
  • the printed circuit board may be a multi-layer printed circuit board, in particular a meh-layer printed circuit board with at least one inner layer, in particular a multi-layer printed circuit board with at least four layers.
  • An outer layer may be completely connected to the ground for direct mounting and contact with the cooling plate also connected to the ground.
  • the power transformer may be arranged on the printed circuit board or a separate printed circuit board and the primary winding may be formed planar on the respective printed circuit board. This results in a particularly cost-effective design of the primary winding. Also, a cooling of the power transformer can be easily realized.
  • the gate terminal may be connected through a resistor to a capacitor connected to ground. Through these components and a working point voltage source, the gate capacitance can be discharged.
  • the resistance can have a resistance value of less than 1 k ⁇ and the capacitor can have a capacitance greater than 1 nF.
  • the resistors may be connected to a common capacitor, which in turn may be connected to the working point voltage source.
  • FIG. 1 shows a first embodiment of a high-frequency amplifier arrangement according to the invention
  • FIG. 2 shows a second embodiment of a high-frequency amplifier arrangement according to the invention
  • Fig. 3 shows two different voltage waveforms to illustrate the effect of the invention.
  • FIG. 1 shows a first embodiment of a high-frequency amplifier arrangement 1.
  • the high-frequency amplifier arrangement 1 comprises a printed circuit board 2 on which an assembly 3 is arranged.
  • the assembly 3 has two LDMOS transistors Sl, S2, which are of identical design and which are connected with their source terminal in each case to a ground connection point 5. With their drains are the
  • LDMOS transistors Sl, S2 are each connected to one end of a primary winding 6 of a power transformer 7.
  • the secondary winding 4 of the power transformer 7 is connected to a ground 8 and the other with a high-frequency output 9.
  • the high-frequency amplifier arrangement 1 furthermore has a signal transmitter 10, which has a primary winding 11 which is connected to a high-frequency input 12.
  • the secondary winding 13 of the signal transformer 10 is connected via a resistive element 14, in particular a resistor, to the gate terminal 15 of the LDMOS transistor Sl.
  • the secondary winding 13 is connected via a resistive element 16, in particular a resistor, to the gate terminal 17 of the LDMOS transistor S2.
  • the resistive elements 14, 16 and the secondary winding 13 are thus connected in series.
  • the signal transmitter 10 is also arranged on the circuit board 2, as well as the power transformer. 7
  • the gate connection 15 is connected to ground 19 via a voltage-limiting component arrangement 18, which is designed here as a diode.
  • a voltage-limiting component arrangement 18 which is designed here as a diode.
  • the cathode of the diode is on the gate side and the anode is arranged on the ground side.
  • the gate terminal 17 via a voltage-limiting component assembly 20, which is also designed here as a diode, also connected to ground 21.
  • This measure NEN the drive signals of the gate terminals 15, 17 are voltage shifted (amplitude shifted).
  • a driver circuit for generating the drive signals of the LDMOS transistors S1, S2 thus comprises the high-frequency input 12, the signal transmitter 10, the resistive elements 14, 16, the voltage-limiting component arrangements 18, 20, the resistors 22, 23 and the DC voltage source 24th
  • the printed circuit board 2 lies flat on a cooling plate 25, which is also connected to ground 26.
  • the printed circuit board 2 is connected to the cooling plate 25 via a plurality of ground connections 8, 19, 21, 27.
  • the ground connection 5 represents a ground connection point for heat transfer from the LDMOS transistors Sl, S2 to the cooling plate 25.
  • FIG. 2 shows an alternative embodiment of a high-frequency amplifier arrangement ⁇ , the components which correspond to those of FIG. 1 bearing the same reference number.
  • One difference of the high-frequency amplifier arrangement is that the voltage-limiting component arrangement 18 ⁇ in this case has two diodes connected in series. Accordingly, the voltage-limiting component arrangement 20 ⁇ is formed.
  • FIG. 3 shows a plurality of voltage curves over time, as applied to the gate terminals 15, 17 as drive signals, with the voltage curve 100 applied to the gate terminal 15 if no voltage-limiting component arrangement 18 or 18 ⁇ is present and the voltage profile 101 corresponding to the gate terminal 17 is present, if no voltage-limiting component arrangement 20 or 20 ⁇ is provided.
  • the effect of the voltage-limiting component arrangements 18, 18 ⁇ 20, 20 ⁇ is visible in the voltage curves 102, 103, where the negative peak of the voltage curves 102, 103 approximately to the voltage of the voltage-limiting component assemblies 18, 18 ⁇ 20, 20 ⁇ in particular on the is limited to one or more diodes sloping voltage.
  • the voltage of the voltage waveforms 102, 103 which are applied to the gate terminals 15, 17, when a voltage-limiting component assembly 18, 18 ⁇ 20, 20 ⁇ is used shifted to higher voltage values.
  • the positive peak voltage is increased and the negative peak of the drive signals of the gate terminals 15, 17 is limited to the voltage drop, for example at the diodes, of the voltage-limiting component arrangement 18, 20, 20.
  • a lower driver power ie power of the RF signal at the high-frequency input 12, is required.
  • a smaller gate voltage leads to a reduction of the failure risk of the LDMOS transistors Sl, S2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Amplifiers (AREA)

Abstract

Eine Hochfrequenzverstärkeranordnung (1), die geeignet ist, Ausgangsleistungen ≥ 1kW bei Frequenzen ≥ 2MHz zur Plasmaanregung zu erzeugen, umfasst: a. zwei LDMOS-Transistoren (S1, S2), die mit ihrem Sourceanschluss jeweils mit einem Masseverbindungspunkt (5) verbunden sind, wobei die LDMOS-Transistoren (S1, S2) gleichartig ausgebildet sind und in einer Baugruppe (3) (Package) angeordnet sind, b. eine Leiterkarte (2), die flächig an einer metallischen Kühlplatte (25) anliegt und über mehrere Masseverbindungen (8, 19, 21, 24) mit der mit Masse (26) verbindbaren Kühlplatte (25) verbunden ist, wobei die Baugruppe (3) auf oder an der Leiterkarte (2) angeordnet ist, c. einen Leistungsübertrager (7), dessen Primärwicklung (6) mit den Drainanschlüssen der LDMOS-Transistoren (S1, S2) verbunden ist, d. einen Signalübertrager (10), dessen Sekundärwicklung (13) mit einem ersten Ende über ein oder mehrere resistive Elemente (14) mit dem Gateanschluss (15) des einen LDMOS-Transistors (S1) verbunden ist und mit einem zweiten Ende über ein oder mehrere resistive Elemente (16) mit dem Gateanschluss (17) des anderen LDMOS-Transistors (S2) verbunden ist, wobei jeder Gatenanschluss (15, 17) über zumindest eine spannungsbegrenzende Bauelementanordnung (18, 20, 18', 20') mit Masse (19, 21) verbunden ist.

Description

Hochfrequenzverstärkeranordnung
Die Erfindung betrifft eine Hochfrequenzverstärkeranordnung, die geeignet ist, Ausgangsleistungen > 1 kW bei Frequenzen > 2 MHz zur Plasmaanregung zu erzeugen.
Solche oder so ähnliche Vorrichtungen sind beispielsweise aus den folgenden Schriften bekannt: US2014/0167858 AI, US2009/0027936 AI, US6,172,383B1, US6,064,249A.
LDMOS Transistoren sind beispielsweise aus der folgenden Schrift bekannt: Freescale Semiconductor, Technical Data, RF Power LDMOS Transistors, Document Number: MRFE6VP61K25H Rev. 4.1, 3/2014.
Es ist bekannt, für die Erzeugung von Leistungen, die geeignet sind, ein Plasma anzuregen, Transistoren, insbesondere LDMOS-Transistoren, einzusetzen. Derartige Transistoren sind häufig für den Betrieb in den Verstärkerklassen AB vorgesehen. Sollen die Transistoren jedoch für andere Verstärkerklassen eingesetzt werden, z. B. Klasse E oder Klasse F, ist es häufig nicht möglich die Transistoren voll auszusteuern ohne die Spezifikationen der Hersteller bezüglich Gatespannung zu überschreiten. Dieses Überschreiten kann jedoch zu Ausfällen und/oder einer geringeren Lebenszeit der Transistoren führen.
Aufgabe der vorliegenden Erfindung ist es daher, eine Hochfrequenzverstärkeranordnung bereit zu stellen, mit der die oben genannten Nachteile vermieden werden können.
Gelöst wird diese Aufgabe erfindungsgemäß durch eine Hochfrequenzverstärkeranordnung, die geeignet ist, Ausgangsleistungen > 1 kW bei Frequenzen > 2 MHz zur Plasmaanregung zu erzeugen, umfassend :
a. zwei LDMOS-Transistoren, die mit ihrem Sourceanschluss jeweils mit einem Masseverbindungspunkt verbunden sind, wobei die LDMOS-Transistoren gleichartig ausgebildet sind und in einer Baugruppe (Package) angeordnet sind,
b. eine Leiterkarte, die flächig an einer metallischen Kühlplatte anliegt und über mehrere Masseverbindungen mit der mit Masse verbindbaren Kühlplatte verbunden ist, wobei die Baugruppe auf oder an der Leiterkarte angeordnet ist,
c. einen Leistungsübertrager, dessen Primärwicklung mit den
Drainanschlüssen der LDMOS-Transistoren verbunden ist, d. einen Signalübertrager, dessen Sekundärwicklung mit einem ersten Ende über ein oder mehrere resistive Elemente mit dem Gateanschluss des einen LDMOS-Transistor verbunden ist und mit einem zweiten Ende über ein oder mehrere resistive Elemente mit dem Gateanschluss des anderen LDMOS-Transistor verbunden ist, wobei jeder Gatenanschluss über zumindest eine spannungsbe- grenzende Bauelementanordnung mit Masse verbunden ist.
So sind die LDMOS-Transistoren voll aussteuerbar, ohne dass die zulässige Gatespannung überschritten wird. Dadurch, dass spannungsbegrenzende Bauelementanordnungen vorgesehen sind, bekommt die negative Spitze eines Ansteuersignais, welches von der Sekundärwicklung des Signalübertragers kommt, Massepotential. Damit wird die negative Spannung auf den Spannungsabfall an der span- nungsbegrenzenden Bauelementanordnung begrenzt und die positive Spitzenspannung erhöht. Dies bedeutet, dass weniger Treiberleistung für Treiber, die die LDMOS-Transistoren ansteuern, notwendig ist. Zusätzlich wird der Leitwinkel, d.h. Zeit, die einer oder beide Transistoren während einer Periode des Ansteuersignais leiten, erhöht, ohne die Notwendigkeit, die Spitzenspannung über den zulässigen Wert zu steigern. Mit anderen Worten kann die Zeit, in der ein Transistor angesteuert ist, verlängert werden. Durch den höheren Gleichanteil ist das Eingangssignal relativ gesehen öfter über der Schwellspannung Uth, der Transistor ist somit öfter leitend.
Durch die gute Anbindung der zwei LDMOS-Transistoren an eine Kühlplatte, kann auch eine thermische Belastung der LDMOS-Transistoren reduziert werden, wodurch die Ausfallwahrscheinlichkeit weiter reduziert wird.
Der Masseverbindungspunkt kann zur Wärmeübertragung von den
LDMOS-Transistoren zur Kühlplatte ausgelegt sein. Somit wird eine noch bessere Wärmeabfuhr von den LDMOS-Transistoren sichergestellt und die thermische Belastung der LDMOS-Transistoren weiter reduziert.
Zumindest eine spannungsbegrenzende Bauelementanordnung kann zumindest eine Diode aufweisen, deren Kathode gateseitig und deren Anode masseseitig angeordnet ist. Durch diese Maßnahme bekommt die negative Spitze des Ansteuersignais durch die leitende Diode Massenpotential. Damit wird die negative Spannung des Ansteuersignais auf den Spannungsabfall an der Diode begrenzt. Zumindest eine spannungsbegrenzende Bauelementanordnung kann mehrere in Reihe geschaltete Dioden aufweisen. Durch diese Maßnahme kann einem Nachteil entgegengewirkt werden, der entsteht, wenn der Verstärker in der Sättigung betrieben wird, wobei dann die Gate-Bias-Spannung weiter steigt und infolgedessen auch der Drain-Strom weiter steigt und die Effizienz sinkt. Dabei können mehrere schnelle Dioden in Reihe geschaltet werden. Eine schnelle Diode im Sinne der Erfindung ist dabei eine Diode, deren Rückwärts-Erholzeit unter einem Viertel der Periodendauer ist. Bei einer Ansteuerfrequenz der Transistoren von z.B. 40,68 MHz (also einer Periodendauer von ca. 25 ns) sind das in etwa 6ns. Die Dioden sollten also eine Rückwärts-Erholzeit von 6 ns oder weniger haben. Dies bedeutet, das eine solche Diode nur vernachlässigbar kurz in Sperrichtung leitet respektive in Leitrichtung sperrt.
Die Reihenschaltung von Dioden kann zumindest zwei Dioden unterschiedlichen Typs aufweisen. Beispielsweise kann die Reihenschaltung eine schnelle Diode und eine Z-Diode aufweisen.
Die zumindest eine spannungsbegrenzende Bauelementanordnung kann zumindest eine Diode und einen Widerstand in Reihenschaltung aufweisen. Auch dadurch können die oben genannten Nachteile reduziert werden. Vorzugsweise ist die Hochfrequenzverstärkeranordnung symmetrisch aufgebaut, d.h. den beiden LDMOS-Transistoren sind identische Bauelementanordnungen zugeordnet.
Die Baugruppe ist auf oder an der Leiterkarte angeordnet sein. Dadurch kann die Baugruppe gut über die Leiterkarte gekühlt werden, die mit der Kühlplatte wärmeleitend verbunden ist. Die Baugruppe kann auf einem Substrat angeordnet sein. Die Baugruppe kann in einem Gehäuse ange- ordnet sein. Das Gehäuse der Baugruppe kann in einer Durchgangsaus- nehmung in der Leiterkarte angeordnet sein. Die Anschlüsse der Baugruppe können auf der Leiterkarte kontaktiert sein. Die Baugruppe kann zur Kühlung auf einer Kupferplatte montiert sein. Die Kupferplatte kann zur Wärmeübertragung von der Baugruppe zur Kühlplatte, und insbesondere zur Wärmespreizung, dienen. Die Kupferplatte kann in der gleichen Durchgangsausnehmung in der Leiterkarte angeordnet sein, wie die Bau gruppe. Die Kupferplatte kann eine größere Fläche aufweisen, als die der Kühlplatte zugewandte Fläche der Baugruppe. Die Durchgangsausnehmung kann stufig ausgestaltet sein, angepasst zu den Flächen der Kupferplatte und der Baugruppe. Das kann die Lebensdauer der Transistoren zusätzlich erhöhen, da sie sich nicht so stark erwärmen. Außerdem können durch eine Anordnung nah an der mit der Erdung verbundenen Kühlplatte Störungen durch höhe Ströme bei Umschaltvorgängen besser unterdrückt werden.
Die Leiterkarte kann eine mehrlagige Leiterkarte, insbesondere eine meh lagige Leiterkarte mit mindestens einer Innenlage, insbesondere eine mehrlagige Leiterkarte mit mindestens vier Lagen, sein. Eine Außenlage kann komplett mit der Erdung verbunden sein zur direkten Montage und Kontakt mit der ebenfalls mit der Erdung verbundenen Kühlplatte.
Der Leistungsübertrager kann auf der Leiterkarte oder einer eigenen Leiterkarte angeordnet sein und die Primärwicklung kann planar auf der jeweiligen Leiterkarte ausgebildet sein. Dadurch ergibt sich ein besonders kostengünstiger Aufbau der Primärwicklung. Auch eine Kühlung des Leistungsübertragers kann einfach realisiert werden.
Der Gateanschluss kann über einen Widerstand an einen Kondensator an geschlossen sein, der mit Masse verbunden ist. Durch diese Bauteile und eine Arbeitspunktspannungsquelle kann die Gatekapazität entladen werden. Der Widerstand kann dabei einen Widerstandswert kleiner 1 kQ auf weisen und der Kondensator kann eine Kapazität größer 1 nF aufweisen.
Die Widerstände können an einen gemeinsamen Kondensator angeschlos sen sein, der wiederum an die Arbeitspunktspannungsquelle angeschlossen sein kann.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung von Ausführungsbeispielen der Erfin dung, anhand der Figuren der Zeichnung, die erfindungswesentliche Einzelheiten zeigt, sowie aus den Ansprüchen. Die dort gezeigten Merkmale sind nicht notwendig maßstäblich zu verstehen und derart dargestellt, dass die erfindungsgemäßen Besonderheiten deutlich sichtbar gemacht werden können. Die verschiedenen Merkmale können je einzeln für sich oder zu mehreren in beliebigen Kombinationen bei Varianten der Erfindung verwirklicht sein.
In der schematischen Zeichnung sind Ausführungsbeispiele der Erfindung dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen :
Fig. 1 eine erste Ausführungsform einer erfindungsgemäßen Hochfrequenzverstärkeranordnung;
Fig. 2. eine zweite Ausführungsform einer erfindungsgemäßen Hochfrequenzverstärkeranordnung; Fig. 3 zwei unterschiedliche Spannungsverläufe zur Darstellung der Wirkung der Erfindung.
Die Figur 1 zeigt eine erste Ausführungsform einer Hochfrequenzverstärkeranordnung 1. Die Hochfrequenzverstärkeranordnung 1 umfasst eine Leiterkarte 2, auf der eine Baugruppe 3 angeordnet ist. Die Baugruppe 3 weist zwei LDMOS-Transistoren Sl, S2 auf, die gleichartig ausgebildet sind und die mit ihrem Sourceanschluss jeweils mit einem Masseverbindungspunkt 5 verbunden sind. Mit ihren Drainanschlüssen sind die
LDMOS-Transistoren Sl, S2 jeweils mit einem Ende einer Primärwicklung 6 eines Leistungsübertragers 7 verbunden. Die Sekundärwicklung 4 des Leistungsübertragers 7 ist zum einem mit Masse 8 und zum anderen mit einem Hochfrequenzausgang 9 verbunden. Die Hochfrequenzverstärkeranordnung 1 weist weiterhin einen Signalübertrager 10 auf, der eine Primärwicklung 11 aufweist, die an einen Hochfrequenzeingang 12 angeschlossen ist. Die Sekundärwicklung 13 des Signalübertragers 10 ist zum einen über ein resistives Element 14, insbesondere einen Widerstand, mit dem Gateanschluss 15 des LDMOS-Transistors Sl verbunden. Zum anderen ist die Sekundärwicklung 13 über ein resistives Element 16, insbesondere einen Widerstand, mit dem Gateanschluss 17 des LDMOS-Transistors S2 verbunden. Die resistiven Elemente 14, 16 und die Sekundärwicklung 13 sind somit in Reihe geschaltet. Der Signalübertrager 10 ist ebenfalls auf der Leiterkarte 2 angeordnet, genauso wie der Leistungsübertrager 7.
Der Gateanschluss 15 ist über eine spannungsbegrenzende Bauelementanordnung 18, die hier als Diode ausgebildet ist, mit Masse 19 verbunden. Dabei ist die Kathode der Diode gateseitig und die Anode masseseitig angeordnet. Entsprechend ist der Gateanschluss 17 über eine spannungsbegrenzende Bauelementanordnung 20, die hier ebenfalls als Diode ausgebildet ist, ebenfalls mit Masse 21 verbunden. Durch diese Maßnahme kön- nen die Ansteuersignale der Gateanschlüsse 15, 17 spannungsverschoben (amplitudenverschoben) werden.
Die Gateanschlüsse 15, 17 sind außerdem über Widerstände 22, 23 mit einer Gleichspannungsquelle 24, d.h. einer Arbeitspunktspannungsquelle, verbunden. Eine Treiberschaltung zur Generierung der Ansteuersignale der LDMOS-Transistoren Sl, S2 umfasst im Ausführungsbeispiel der Figur 1 somit den Hochfrequenzeingang 12, den Signalübertrager 10, die resistiven Elemente 14, 16, die spannungsbegrenzenden Bauelementanordnungen 18, 20, die Widerstände 22, 23 und die Gleichspannungsquelle 24.
Die Leiterkarte 2 liegt flächig auf einer Kühlplatte 25 auf, die ebenfalls mit Masse 26 verbindbar ist. Insbesondere ist die Leiterkarte 2 über mehrere Masseverbindungen 8, 19, 21, 27 mit der Kühlplatte 25 verbunden. Die Masseverbindung 5 stellt einen Masseverbindungspunkt zur Wärmeübertragung von den LDMOS-Transistoren Sl, S2 zur Kühlplatte 25 dar.
Die Figur 2 zeigt eine alternative Ausgestaltung einer Hochfrequenzverstärkeranordnung Γ, wobei die Bauelemente, die mit denen der Figur 1 übereinstimmen, dieselbe Bezugsziffer tragen. Ein Unterschied der Hochfrequenzverstärkeranordnung liegt darin, dass die spannungsbegren- zende Bauelementanordnung 18Λ in diesem Fall zwei in Serie geschaltete Dioden aufweist. Entsprechend ist die spannungsbegrenzende Bauelementanordnung 20Λ ausgebildet.
Ein weiterer Unterschied besteht darin, dass die Widerstände 22, 23 mit einem Kondensator 30 verbunden sind, der seinerseits mit Masse 27 verbunden ist. An den Anschluss 31 ist eine Gleichspannungsquelle (Arbeitspunktspannungsquelle) angeschlossen. Die Figur 3 zeigt mehrere Spannungsverläufe über die Zeit, wie sie an den Gateanschlüssen 15, 17 als Ansteuersignale anliegen wobei der Spannungsverlauf 100 am Gateanschluss 15 anliegt, wenn keine spannungsbe- grenzende Bauelementanordnung 18 bzw. 18Λ vorhanden ist und der Spannungsverlauf 101 entsprechend am Gateanschluss 17 anliegt, wenn keine spannungsbegrenzende Bauelementanordnung 20 bzw. 20Λ vorgesehen ist. Die Wirkung der spannungsbegrenzenden Bauelementanordnungen 18, 18\ 20, 20Λ ist in den Spannungsverläufen 102, 103 sichtbar, wo die negative Spitze der Spannungsverläufe 102, 103 in etwa auf die Spannung der spannungsbegrenzenden Bauelementanordnungen 18, 18\ 20, 20\ insbesondere auf die an einer oder mehreren Dioden abfallende Spannung begrenzt ist. Insgesamt ist die Spannung der Spannungsverläufe 102, 103, die an den Gateanschlüssen 15, 17 anliegen, wenn eine spannungsbegrenzende Bauelementanordnung 18, 18\ 20, 20Λ eingesetzt wird, zu höheren Spannungswerten verschoben. Insbesondere wird die positive Spitzenspannung erhöht und die negative Spitze der Ansteuersignale der Gateanschlüsse 15, 17 wird auf den Spannungsabfall, beispielsweise an den Dioden, der spannungsbegrenzenden Bauelementanordnung 18, 18\ 20, 20\ begrenzt. Dadurch wird eine geringere Treiberleistung, d.h. Leistung des HF-Signals am Hochfrequenzeingang 12, benötigt. Eine kleinere Gate-Spannung führt zu einer Reduktion des Ausfallrisikos der LDMOS-Transistoren Sl, S2.

Claims

Patentansprüche
1. Hochfrequenzverstärkeranordnung (1), die geeignet ist, Ausgangsleistungen > 1kW bei Frequenzen > 2MHz zur Plasmaanregung zu erzeugen, umfassend :
a. zwei LDMOS-Transistoren (Sl, S2), die mit ihrem
Sourceanschluss jeweils mit einem Masseverbindungspunkt (5) verbunden sind, wobei die LDMOS-Transistoren (Sl, S2) gleichartig ausgebildet sind und in einer Baugruppe (3) angeordnet sind,
b. eine Leiterkarte (2), die flächig an einer metallischen Kühlplatte (25) anliegt und über mehrere Masseverbindungen (8, 19, 21, 24) mit der mit Masse (26) verbindbaren Kühlplatte (25) verbunden ist, wobei die Baugruppe (3) auf oder an der Leiterkarte angeordnet ist,
c. einen Leistungsübertrager (7), dessen Primärwicklung (6) mit den Drainanschlüssen der LDMOS-Transistoren (Sl, S2) verbunden ist,
d. einen Signalübertrager (10), dessen Sekundärwicklung (13) mit einem ersten Ende über ein oder mehrere resistive Elemente (14) mit dem Gateanschluss (15) des einen LDMOS- Transistors (Sl) verbunden ist und mit einem zweiten Ende über ein oder mehrere resistive Elemente (16) mit dem Gateanschluss (17) des anderen LDMOS-Transistors (S2) verbunden ist, wobei jeder Gatenanschluss (15, 17) über zumindest eine spannungsbegrenzende Bauelementanordnung (18, 20, 18\ 20Λ) mit Masse (19, 21) verbunden ist.
2. Hochfrequenzverstärkeranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Masseverbindungspunkt (5) zur Wärmeübertragung von den LDMOS-Transistoren (Sl, S2) zur Kühlplatte (25) ausgelegt ist.
3. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest eine span- nungsbegrenzende Bauelementanordnung (18, 18\ 20, 20Λ) zumindest eine Diode aufweist, deren Kathode gateseitig und deren Anode masseseitig angeordnet ist.
4. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest eine span- nungsbegrenzende Bauelementanordnung (18Λ, 20Λ) mehrere in Reihe geschaltete Dioden aufweist.
5. Hochfrequenzverstärkeranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Reihenschaltung von Dioden zumindest zwei Dioden unterschiedlichen Typs aufweist.
6. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest eine span- nungsbegrenzende Bauelementanordnung zumindest eine Diode und einen Widerstand in Reihenschaltung aufweist
7. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Leistungsübertrager (7) auf der Leiterkarte (2) oder einer eigenen Leiterkarte angeordnet ist und die Primärwicklung (6) planar auf der jeweiligen Leiterkarte (2) ausgebildet ist.
8. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jeder Gateanschluss (15, 17) über einen Widerstand (22,23) an einen Kondensator (30) angeschlossen ist, der mit Masse verbunden ist.
9. Hochfrequenzverstärkeranordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Gateanschlüsse (15, 17) außerdem über Widerstände (22, 23) mit einer Gleichspannungsquelle (24) verbunden sind.
10. Hochfrequenzverstärkeranordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Widerstände (22, 23) an einen gemeinsamen Kondensator (30) angeschlossen sind.
11. Hochfrequenzverstärkeranordnung nach Anspruch 10, dadurch gekennzeichnet, dass der gemeinsame Kondensator (30) an die Gleichspannungsquelle (24) angeschlossen ist, durch die die
Gatekapazität entladen werden kann.
12. Hochfrequenzverstärkeranordnung nach Anspruch 8, dadurch gekennzeichnet, dass der Widerstand (22, 23) einen Widerstandswert kleiner 1 kQ aufweist und der Kondensator (30) eine Kapazität größer 1 nF aufweist.
13. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche 4 bis 12, dadurch gekennzeichnet, dass die in Reihe geschalteten Dioden eine Rückwärts-Erholzeit unter einem Viertel der Periodendauer der Ansteuerfrequenz der LDMOS-Transistoren (Sl, S2) aufweisen.
14. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Hochfrequenzverstärkeranordnung symmetrisch aufgebaut ist , wobei den beiden LDMOS-Transistoren (Sl, S2) identische Bauelementanordnungen zugeordnet sind.
15. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Baugruppe (3) auf oder an der Leiterkarte (2) angeordnet ist, so dass die Baugruppe (3) über die Leiterkarte (2) gekühlt wird, die mit der Kühlplatte (25) wärmeleitend verbunden ist.
16. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Baugruppe (3) auf einem Substrat angeordnet ist.
17. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Baugruppe (3) in einem Gehäuse angeordnet ist.
18. Hochfrequenzverstärkeranordnung nach Anspruch 17, dadurch gekennzeichnet, dass das Gehäuse der Baugruppe (3) in einer Durchgangsausnehmung in der Leiterkarte (2) angeordnet ist.
19. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlüsse der Baugruppe (3) auf der Leiterkarte (2) kontaktiert sind.
20. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Baugruppe (3) zur Kühlung auf einer Kupferplatte montiert ist.
21. Hochfrequenzverstärkeranordnung nach Anspruch 20, dadurch gekennzeichnet, dass die Kupferplatte in der gleichen Durchgangs- ausnehmung in der Leiterkarte (2) angeordnet ist, wie die Baugruppe (3).
22. Hochfrequenzverstärkeranordnung nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die Kupferplatte eine größere Fläche aufweist, als die der Kühlplatte (25) zugewandte Fläche der Baugruppe (3).
23. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche 20 bis 22, dadurch gekennzeichnet, dass die Durch- gangsausnehmung stufig ausgestaltet ist, angepasst zu den Flächen der Kupferplatte und der Baugruppe (3).
24. Hochfrequenzverstärkeranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterkarte (2) eine mehrlagige Leiterkarte, insbesondere eine mehrlagige Leiterkarte mit mindestens einer Innenlage, insbesondere eine mehrlagige Leiterkarte mit mindestens vier Lagen, ist.
PCT/EP2016/065376 2015-06-30 2016-06-30 Hochfrequenzverstärkeranordnung WO2017001594A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201680038662.5A CN107735946B (zh) 2015-06-30 2016-06-30 高频放大器设备
KR1020187002836A KR102478332B1 (ko) 2015-06-30 2016-06-30 고주파 증폭기 장치
JP2017568152A JP6768014B2 (ja) 2015-06-30 2016-06-30 高周波増幅器装置
EP16739430.3A EP3317964B1 (de) 2015-06-30 2016-06-30 Hochfrequenzverstärkeranordnung
US15/854,163 US10714313B2 (en) 2015-06-30 2017-12-26 High frequency amplifier apparatuses
US16/854,250 US20200251309A1 (en) 2015-06-30 2020-04-21 High frequency amplifier apparatuses

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015212247.6 2015-06-30
DE102015212247.6A DE102015212247A1 (de) 2015-06-30 2015-06-30 Hochfrequenzverstärkeranordnung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/854,163 Continuation US10714313B2 (en) 2015-06-30 2017-12-26 High frequency amplifier apparatuses

Publications (1)

Publication Number Publication Date
WO2017001594A1 true WO2017001594A1 (de) 2017-01-05

Family

ID=56418497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/065376 WO2017001594A1 (de) 2015-06-30 2016-06-30 Hochfrequenzverstärkeranordnung

Country Status (7)

Country Link
US (2) US10714313B2 (de)
EP (1) EP3317964B1 (de)
JP (1) JP6768014B2 (de)
KR (1) KR102478332B1 (de)
CN (1) CN107735946B (de)
DE (1) DE102015212247A1 (de)
WO (1) WO2017001594A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615755B2 (en) 2015-06-30 2020-04-07 Trumpf Huettinger Gmbh + Co. Kg Non-linear high-frequency amplifier arrangement
US10714313B2 (en) 2015-06-30 2020-07-14 Trumpf Huettinger Gmbh + Co. Kg High frequency amplifier apparatuses

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2580155A (en) * 2018-12-21 2020-07-15 Comet Ag Radiofrequency power amplifier
JP2021061577A (ja) * 2019-10-09 2021-04-15 株式会社村田製作所 高周波モジュールおよび通信装置
DE102020104090A1 (de) * 2020-02-17 2021-08-19 Comet Ag Hochfrequenzverstärker-Anordnung für einen Hochfrequenzgenerator

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240726A1 (de) * 1981-11-05 1983-05-19 Sanyo Electric Co Induktionsheizgeraet
US5691557A (en) * 1993-12-17 1997-11-25 Nec Corporation Semiconductor circuit having input protective circuit
US6064249A (en) 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US6172383B1 (en) 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
US20090027936A1 (en) 2007-07-23 2009-01-29 Huettinger Elektronik Gmbh + Co. Kg Rf power supply
JP4271457B2 (ja) * 2003-02-07 2009-06-03 株式会社ダイヘン 高周波電源装置
US20110241781A1 (en) * 2010-04-02 2011-10-06 Mks Instruments, Inc. Variable Class Characteristic Amplifier
JP2013135159A (ja) * 2011-12-27 2013-07-08 Tokyo Electron Ltd プラズマ処理装置
US20140167858A1 (en) 2012-12-18 2014-06-19 Nxp B.V. Amplifer device

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369272A (ja) 1991-06-18 1992-12-22 Fuji Electric Co Ltd 複合化ダイオード
JPH0865059A (ja) * 1994-08-17 1996-03-08 Oki Electric Ind Co Ltd 電界効果トランジスタ用保護回路
JP3055483B2 (ja) 1997-01-24 2000-06-26 日本電気株式会社 混成集積回路
US6313587B1 (en) * 1998-01-13 2001-11-06 Fusion Lighting, Inc. High frequency inductive lamp and power oscillator
US6046641A (en) 1998-07-22 2000-04-04 Eni Technologies, Inc. Parallel HV MOSFET high power stable amplifier
JP4248637B2 (ja) 1998-11-09 2009-04-02 シャープ株式会社 ケーブルモデム用チューナ
US6157258A (en) 1999-03-17 2000-12-05 Ameritherm, Inc. High frequency power amplifier
US7180758B2 (en) 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
JP2001197749A (ja) * 2000-01-13 2001-07-19 Daihen Corp 高周波電源
US6750711B2 (en) 2001-04-13 2004-06-15 Eni Technology, Inc. RF power amplifier stability
JP4772232B2 (ja) 2001-08-29 2011-09-14 アジレント・テクノロジーズ・インク 高周波増幅回路及び高周波増幅回路の駆動方法
US6703080B2 (en) 2002-05-20 2004-03-09 Eni Technology, Inc. Method and apparatus for VHF plasma processing with load mismatch reliability and stability
US6819180B2 (en) 2002-11-14 2004-11-16 Motorola, Inc. Radio frequency power amplifier adaptive bias control circuit
AU2003266683A1 (en) 2003-09-29 2005-04-14 Tamura Corporation Multilayer laminated circuit board
JP3841416B2 (ja) * 2003-10-07 2006-11-01 松下電器産業株式会社 送信装置、送信出力制御方法、および無線通信装置
TWI231645B (en) 2003-10-16 2005-04-21 Novatek Microelectronics Corp Power amplifier having active bias circuit
US6949978B2 (en) 2003-10-17 2005-09-27 Raytheon Company Efficient broadband switching-mode amplifier
EP1691481B1 (de) 2005-02-12 2014-04-02 TRUMPF Hüttinger GmbH + Co. KG Amplitudenmodulator
JP2008236339A (ja) * 2007-03-20 2008-10-02 Toshiba Corp 半導体集積回路
KR100870329B1 (ko) * 2007-08-08 2008-11-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동방법
CN101803184A (zh) * 2007-09-21 2010-08-11 日本电气株式会社 大功率放大器，无线发射器，无线收发器以及用于安装大功率放大器的方法
JP2010225930A (ja) * 2009-03-24 2010-10-07 Toshiba Corp Ｅｓｄ保護回路
DE102010031568B4 (de) * 2010-07-20 2014-12-11 TRUMPF Hüttinger GmbH + Co. KG Arclöschanordnung und Verfahren zum Löschen von Arcs
US8237501B2 (en) 2010-09-09 2012-08-07 Mks Instruments, Inc. Power amplifier with transistor input mismatching
DE102011080035A1 (de) * 2011-07-28 2013-01-31 Hüttinger Elektronik Gmbh + Co. Kg Verfahren und Vorrichtung zum Schutz von an einen Hochfrequenzgenerator angeschlossenen passiven Komponenten
US12081243B2 (en) 2011-08-16 2024-09-03 Qualcomm Incorporated Low noise amplifiers with combined outputs
US9543903B2 (en) * 2012-10-22 2017-01-10 Qualcomm Incorporated Amplifiers with noise splitting
US9166536B2 (en) * 2012-10-30 2015-10-20 Eta Devices, Inc. Transmitter architecture and related methods
JP6629071B2 (ja) * 2012-12-18 2020-01-15 トゥルンプフ ヒュッティンガー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトＴＲＵＭＰＦ Ｈｕｅｔｔｉｎｇｅｒ ＧｍｂＨ ＋ Ｃｏ． ＫＧ 高周波電力を発生させるための方法及び負荷に電力を供給するための電力変換器を備えた電力供給システム
WO2014094738A2 (de) * 2012-12-18 2014-06-26 TRUMPF Hüttinger GmbH + Co. KG Arclöschverfahren und leistungsversorgungssystem mit einem leistungswandler
DE102013226537B4 (de) * 2013-12-18 2022-12-29 TRUMPF Hüttinger GmbH + Co. KG Leistungsversorgungssystem mit mehreren Verstärkerpfaden sowie Verfahren zur Anregung eines Plasmas
DE102013226511B4 (de) * 2013-12-18 2016-12-15 TRUMPF Hüttinger GmbH + Co. KG Leistungsversorgungssystem und Verfahren zur Erzeugung einer Leistung
US9203318B2 (en) * 2013-12-18 2015-12-01 Texas Instruments Deutschland Gmbh Primary side current regulation on LLC converters for LED driving
DE102014209469A1 (de) * 2014-05-19 2015-11-19 TRUMPF Hüttinger GmbH + Co. KG Regelungsanordnung, Regelsystem und Hochfrequenzleistungserzeugungsvorrichtung
US9768731B2 (en) * 2014-07-23 2017-09-19 Eta Devices, Inc. Linearity and noise improvement for multilevel power amplifier systems using multi-pulse drain transitions
DE102014115139A1 (de) * 2014-10-17 2016-04-21 TRUMPF Hüttinger GmbH + Co. KG Verfahren und Vorrichtung zur Überspannungsbegrenzung einer Wechselspannungserzeugungsanordnung
US20160294334A1 (en) * 2015-03-31 2016-10-06 Cryoelectra Gmbh Circuit arrangement and apparatus for protecting an electronic component
DE102015212220A1 (de) * 2015-06-30 2017-01-05 TRUMPF Hüttinger GmbH + Co. KG Hochfrequenzverstärkeranordnung
DE102015212152B4 (de) 2015-06-30 2018-03-15 TRUMPF Hüttinger GmbH + Co. KG Nicht lineare Hochfrequenzverstärkeranordnung
DE102015212247A1 (de) * 2015-06-30 2017-01-05 TRUMPF Hüttinger GmbH + Co. KG Hochfrequenzverstärkeranordnung
DE102015212243A1 (de) * 2015-06-30 2017-01-05 TRUMPF Hüttinger GmbH + Co. KG Vorrichtung zur Erzeugung mehrerer Takt- oder Hochfrequenzsignale
DE102015212149A1 (de) * 2015-06-30 2017-01-05 TRUMPF Hüttinger GmbH + Co. KG Leistungsversorgungssystem und Verfahren zur Einstellung einer Ausgangsgröße der Verstärkerstufe eines Leistungsversorgungssystems

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3240726A1 (de) * 1981-11-05 1983-05-19 Sanyo Electric Co Induktionsheizgeraet
US5691557A (en) * 1993-12-17 1997-11-25 Nec Corporation Semiconductor circuit having input protective circuit
US6064249A (en) 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US6172383B1 (en) 1997-12-31 2001-01-09 Siliconix Incorporated Power MOSFET having voltage-clamped gate
JP4271457B2 (ja) * 2003-02-07 2009-06-03 株式会社ダイヘン 高周波電源装置
US20090027936A1 (en) 2007-07-23 2009-01-29 Huettinger Elektronik Gmbh + Co. Kg Rf power supply
US20110241781A1 (en) * 2010-04-02 2011-10-06 Mks Instruments, Inc. Variable Class Characteristic Amplifier
JP2013135159A (ja) * 2011-12-27 2013-07-08 Tokyo Electron Ltd プラズマ処理装置
US9355822B2 (en) * 2011-12-27 2016-05-31 Tokyo Electron Limited Plasma processing apparatus
US20140167858A1 (en) 2012-12-18 2014-06-19 Nxp B.V. Amplifer device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FREDERICK H RAAB ED - ANONYMOUS: "Broadband Class-E Power Amplifier for HF and VHF", MICROWAVE SYMPOSIUM DIGEST, 2006. IEEE MTT-S INTERNATIONAL, IEEE, PI, 1 June 2006 (2006-06-01), pages 902 - 905, XP031018618, ISBN: 978-0-7803-9541-1 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615755B2 (en) 2015-06-30 2020-04-07 Trumpf Huettinger Gmbh + Co. Kg Non-linear high-frequency amplifier arrangement
US10714313B2 (en) 2015-06-30 2020-07-14 Trumpf Huettinger Gmbh + Co. Kg High frequency amplifier apparatuses

Also Published As

Publication number Publication date
DE102015212247A1 (de) 2017-01-05
CN107735946A (zh) 2018-02-23
US20180122621A1 (en) 2018-05-03
CN107735946B (zh) 2021-11-19
KR102478332B1 (ko) 2022-12-15
EP3317964B1 (de) 2020-04-08
US10714313B2 (en) 2020-07-14
JP6768014B2 (ja) 2020-10-14
JP2018519756A (ja) 2018-07-19
EP3317964A1 (de) 2018-05-09
US20200251309A1 (en) 2020-08-06
KR20180021884A (ko) 2018-03-05

Similar Documents

Publication Publication Date Title
EP3579409B1 (de) Hochfrequenzverstärkeranordnung
EP3317964B1 (de) Hochfrequenzverstärkeranordnung
DE102006029928B3 (de) Elektronische Schalteinrichtung mit zumindest zwei Halbleiterschaltelementen
DE112018003130T5 (de) Zeitsteuerung für Totzeitsteuerung
DE102009045802B4 (de) Schaltungsanordnung zum Ansteuern eines Transistors
DE202020103539U1 (de) Schaltbare-Reaktanz-Einheit, veränderbare Reaktanz, Hochfrequenzgenerator und Impedanzanpassungsanordnung mit einer Schaltbare-Reaktanz- Einheit
DE102015212152B4 (de) Nicht lineare Hochfrequenzverstärkeranordnung
EP2932598B1 (de) Schaltkomponente, insbesondere hausgeräteschaltkomponente
DE4302056A1 (de) Resonanter Wechselrichter
DE102013105230A1 (de) Treiberschaltkreis für einen Transistor
DE60316105T2 (de) Ansteuerschaltung für einen Steueranschluss eines Bipolartransistors mit geschaltetem und einer resonanten Last
DE102016218598B4 (de) Vorrichtung und Verfahren für einen ESD-Schutz eines Halbleiters
WO2018145899A1 (de) Dc/dc-wandler mit vollbrückenansteuerung
AT504961B1 (de) Schaltungsanordnung zur reduzierten schalterbelastung
DE102008034688B4 (de) Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung
EP1265347A2 (de) Bootstrap-Spannungsversorgung
DE102012213324A1 (de) Anordnung mit DGS-Struktur für Hochfrequenzanwendungen
EP2466753A1 (de) Widerstandsschaltung, Schaltungsanordnung und Treiber
DE102009042610B4 (de) Schaltungsanordnung zum Ansteuern eines Wellenleiters
DE102012208743A1 (de) Eine Vorrichtung zur Schaltung mindestens eines Energiespeichermittels mit Zener Diode
EP3462614A1 (de) Optimierte kaskodenstrukturen
DE10227831A1 (de) Schaltwandler
DE102004063536B4 (de) Umrichterschaltung
DE102012208741A1 (de) Eine Vorrichtung zur Schaltung mindestens eines Energiespeichermittels
DE102013217398A1 (de) Elektronische Mehrkanalumschalteinrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16739430

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017568152

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187002836

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2016739430

Country of ref document: EP