WO2016202853A1 - Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement - Google Patents

Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement Download PDF

Info

Publication number
WO2016202853A1
WO2016202853A1 PCT/EP2016/063744 EP2016063744W WO2016202853A1 WO 2016202853 A1 WO2016202853 A1 WO 2016202853A1 EP 2016063744 W EP2016063744 W EP 2016063744W WO 2016202853 A1 WO2016202853 A1 WO 2016202853A1
Authority
WO
WIPO (PCT)
Prior art keywords
growth
nitride
nitride semiconductor
growth substrate
substrate
Prior art date
Application number
PCT/EP2016/063744
Other languages
English (en)
French (fr)
Inventor
Tobias Gotschke
Bastian Galler
Jürgen OFF
Werner Bergbauer
Thomas LEHNHARDT
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2017563036A priority Critical patent/JP6704003B2/ja
Priority to CN201680033433.4A priority patent/CN107690711A/zh
Priority to US15/579,561 priority patent/US10475959B2/en
Publication of WO2016202853A1 publication Critical patent/WO2016202853A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • the invention relates to a method for producing a nitride semiconductor component, in particular a
  • the functional layers of the device are typically deposited epitaxially on a suitable growth substrate.
  • a suitable growth substrate For example, LEDs, the functional layers of the device are typically deposited epitaxially on a suitable growth substrate.
  • Nitride compound semiconductor layers are particularly desirable
  • Sapphire substrates suitable. In heteroepitaxial growth of a nitride compound semiconductor on sapphire, defects in the semiconductor material may be formed due to the presence of lattice mismatching. These defects occur
  • An object to be solved is to provide an improved method of manufacturing a nitride semiconductor device to provide a reduced defect density at the interface to the growth substrate is achieved. Furthermore, a nitride semiconductor device is to be specified, which is characterized by a low defect density at the interface to
  • Growth substrate characterized, for example, to reduce the absorption at this interface.
  • a growth substrate which has a
  • Wax surface formed by a flat surface with a plurality of three-dimensionally shaped
  • the growth substrate has a growth surface on which semiconductor layers are applied in the following method steps.
  • the growth surface is formed by a flat surface on which a plurality of three-dimensionally shaped surface structures is formed. In other words, the growth surface has one
  • the substrate may also be referred to as a prestructured substrate.
  • Elevations may be formed, which extend away from the flat surface.
  • the elevations may be particularly preferably conical and thus in a plan view of the
  • a triangular, square, hexagonal or another polygonal cross-section have.
  • a wax-up surface becomes a
  • Semiconductor layer sequence may in particular by means of an epitaxial process such as MOVPE (organometallic
  • metal-organic vapor-phase epitaxy are grown.
  • the semiconductor layer sequence may in particular be a nitride-based semiconductor layer sequence.
  • nitride-based includes, in particular, semiconductor layers and semiconductor layer sequences which include a material from the III-V compound semiconductor material system In x Al y Ga x - y N
  • O ⁇ y ⁇ l and x + y ⁇ 1 have, for example, GaN, AlN, AlGaN, InGaN or AlInGaN.
  • Substances may be replaced and / or supplemented.
  • a growing surface of the growth substrate wherein the growing surface is only a part of the growth surface of the growth substrate.
  • the growth surface is advantageously less than 45% of the growth surface, preferably less than 25% of the growth surface and particularly preferably less than 5% of the growth surface.
  • Semiconductor layer sequence and optionally also in the subsequent layers is reduced in the process by minimizing the growth surface so that it is substantially smaller than the entire surface of the
  • Absorption at the interface between the growth substrate and the nitride-based semiconductor layer sequence is reduced. This is particularly advantageous for those nitride semiconductor devices in which the growth substrate is not removed during production and thus remains in the finished device.
  • the growing surface is the flat surface or a part of the flat surface.
  • the growth begins selectively in the area of the flat surface.
  • the nitride semiconductor material does not grow substantially, but the three-dimensionally shaped surface structures are only overgrown in a later stage of the growth of the nitride semiconductor material in the lateral direction.
  • the growth surface can thus be minimized by the ratio of the flat surface, which at least partially forms the growth surface, to the surface provided with the three-dimensionally shaped surface structures
  • the flat area is less than 45%, preferably less than 25%, and more preferably less than 5% of the growth surface.
  • the growth area may be, for example, less than 90%, preferably less than 60%, and more preferably less than 30% of the flat area. This can be achieved in particular by applying to a part of the flat surface to
  • nitride semiconductor material is applied, on which a nitride semiconductor material can not grow substantially.
  • the growth of the nitride semiconductor material is in this case not on the entire flat surface between the three-dimensional structures, but only in those areas of the flat surface which are not covered with the layer.
  • the material on which a nitride semiconductor material can not substantially grow is preferably one
  • the material is a silicon oxide, a silicon nitride or a titanium nitride.
  • the growth surface is defined by a plurality of unconnected ones
  • the interconnected portions of the planar surface may be adjacent to the three-dimensional structures in particular.
  • the partial regions can be, for example, circular, in particular circular, surfaces in which the planar surface of the growth substrate is exposed between the three-dimensional structures.
  • the subregions may also have other geometric shapes, such as a polygonal,
  • the unconnected partial regions of the flat surface may be openings in the layer of the material on which a nitride semiconductor material can not substantially grow. Also in this case, the subareas for
  • Nucleation layer may be, for example, aluminum nitride, in particular an oxygen-containing aluminum nitride (A1N: 0).
  • the oxygen can be present in the nucleation layer as doping or even in the percentage range.
  • the selectivity of the growth can be increased.
  • oxygen-containing AIN can influence the selectivity with respect to which Surface areas of the growth surface on the
  • the growth substrate preferably comprises or consists of sapphire in the process. Sapphire is advantageous for those emitted from an optoelectronic device
  • Radiation can be coupled out by the growth substrate. If an emission to a growth substrate
  • semiconductor layer sequence opposite back of the growth substrate are provided with a mirror layer.
  • the semiconductor chip can be arranged, for example, on a reflective leadframe, so that it is possible to dispense with a mirror layer.
  • the nitride-based semiconductor layer sequence, which is applied to the growth substrate, preferably contains an n-doped semiconductor region, a p-doped semiconductor region
  • the active layer is
  • the nitride semiconductor device may be a light emitting diode.
  • nitride-based Semiconductor layer sequence On the waxing surface is a nitride-based Semiconductor layer sequence arranged. In this case arranged on a Anwachs simulation, the nitride ⁇ based semiconductor layer sequence at an interface to the growth substrate first region on where the defect density is larger than that surround the first regions in the lateral direction in the second regions, and wherein the Anwachs procedure less than 45% of the growth surface , preferably less than 25% of the growth surface, and more preferably less than 5% of the growth surface.
  • the nitride semiconductor component is a radiation-emitting
  • Opto-electronic device in which the growth substrate is a transparent substrate.
  • the transparent substrate may in particular be a sapphire substrate.
  • Figure 1 is a schematic representation of a nitride semiconductor device
  • Figure 2A is a schematic representation of a
  • Figures 2B and 2C are schematic representations
  • Figures 3A to 3C is a schematic representation of a
  • Figures 4A to 4C is a schematic representation of a
  • FIGS. 5A to 5C are schematic representations of
  • FIG. 1 shows an exemplary embodiment of a nitride semiconductor component 100.
  • the nitride semiconductor device 100 is a radiation-emitting optoelectronic device, in particular a light-emitting diode.
  • the nitride semiconductor device 100 includes
  • the semiconductor layer sequence 30 can be applied to the growth substrate 1 epitaxially, for example by means of MOVPE.
  • the semiconductor layer sequence 30 comprises, for example, a buffer layer 2 applied to the growth substrate 1, as well as an n-doped semiconductor region 3, a p-doped semiconductor region 5 and one between the n-doped semiconductor layer
  • the buffer layer 2, the n-type semiconductor region 3, the active layer 4 and the p-type semiconductor region 5 may each comprise one or more individual layers.
  • the semiconductor layer sequence 30 is preferably a nitride-based semiconductor layer sequence .
  • the semiconductor layers 2, 3, 4, 5 of the semiconductor layer sequence 30 can in particular be In x Al y Gai x - y N with 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1
  • GaN GaN, AlN, AlGaN, InGaN, or
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the semiconductor layer sequence 30 can further with
  • the nitride semiconductor device 100 may include a p-contact 6 and an n-contact 7.
  • the growth substrate 1 of the nitride semiconductor device 100 has a growth surface 10 to which the
  • Semiconductor layer sequence 30 is grown.
  • Aufwachsoberflache 10 has a two-dimensionally formed flat surface 11, on which a plurality of three-dimensionally shaped surface structures 12 are arranged.
  • Possible configurations of the growth substrate 1 are shown in cross-section for clarity in FIG. 2A and in a plan view in FIGS. 2B and 2C.
  • the surface structures 12 protrude out of the plane formed by the flat surface 11.
  • the three-dimensionally shaped surface structures 12 are formed as elevations that extend away from the flat surface 11 upwards.
  • Surface structures 12 be round and in particular circular.
  • the surface structures 12 may be formed, for example, as conical protrusions.
  • the surface structures 12 may also have an angular, for example hexagonal, cross section, so that the surface structures 12 may also be formed as pyramidal elevations on the flat surface 11.
  • the growth substrate 1 may in particular alumina
  • Growth substrate 1 may be a sapphire substrate.
  • the planar surface 11 is particularly preferably formed by a crystallographic c-face or (-c) face of the alumina, which is particularly suitable for growing nitride-based
  • structured growth substrate 1 formed by planar surfaces 11 and surface structures 12 disposed thereon, selectively starts on the flat surfaces 11.
  • the growing surfaces 13 are thus formed by the flat surfaces 11.
  • the quality of the functional layers 3, 4, 5 of the nitride semiconductor device 100 is therefore due to the higher
  • Defect density in the growth regions 20 is substantially unaffected.
  • the method and nitride semiconductor device described herein make use of, among other things, the finding that the higher defect density in the
  • Growth regions 20 may affect the efficiency of the nitride semiconductor device, at least characterized in that a light emitted from the active layer 4 light beam 9 is increasingly absorbed in the growth regions 20 due to the higher defect density.
  • FIG. 1 shows a light beam 9 which, starting from the active layer 4, is directed in the direction of Growth substrate 1 is emitted.
  • the light beam 9 traverses, for example, one of the growth regions 20 and the preferably transparent growth substrate 1, on whose backside a mirror layer 8 can be applied. After the reflection on mirror layer 8, the light beam 9 can, for example, again traverse the growth substrate 1 and one of the growth regions 20.
  • the light beam 9 can, for example, again traverse the growth substrate 1 and one of the growth regions 20.
  • the light beam 9 reflected by the mirror layer 8 impinges at an incident angle greater than the critical angle of total reflection to which the
  • the light beam 9 is therefore not emitted directly, but by total internal reflection again in the direction of
  • Nitride semiconductor device 100 coupled out.
  • Nitride semiconductor device advantageously minimized such that the growth surface 13 is less than 45%, preferably less than 25% and more preferably less than 5% of
  • Wax surface is 10. This advantageously results in a lower volume of the growth regions 20. Since the absorption correlates with the volume, a reduction in the growth rate results Growth regions 20 to a reduction of the absorption and thus in the case of a radiation-emitting nitride semiconductor device 100 to an increase in brightness. The reduction in the absorption in the growth regions 20 has the further advantage that an absorption-related change in the color locus of the emitted radiation
  • the color location may change because the energy of the absorbed light may be emitted both non-radiatively in the form of heat or in the form of radiation by luminescent defects, which may alter the emission spectrum.
  • a reduction of the growth surface 13 can be achieved, for example, by minimizing the proportion of the planar surface 11 on the total surface of the growth surface 10 to less than 90%, preferably less than 60% and particularly preferably less than 30%. This can in the embodiment shown schematically in Figure 1 thereby
  • 3-dimensional surface structures 12 are set so that the flat surface 11 is correspondingly small in the spaces between the surface structures 12.
  • the surface structures 12 may be advantageous if the surface structures 12 at least partially differ from each other in their size and / or in their shape. For example, allow
  • three-dimensional surface structures 12 which differ in their lateral extent from each other, a high occupation density of the growth surface 10 with the Three-dimensional surface structures 12.
  • smaller surface structures 12 may at least partially fill the spaces between larger surface structures 12.
  • the process conditions for epitaxial growth can furthermore be set in such a way that the selectivity of the
  • three-dimensional structures 12 is increased. This can, for example, when growing by means of MOVPE
  • Adjustment of the ratio of the hydrides (H2, NH3) and the metal organyls for example TMGa, TEGa, TMA1).
  • the H2 supply can be increased or the supply of NH3, TMGa, TEGa or TMAL can be reduced.
  • the selectivity can be improved by increasing the growth temperature.
  • the growth substrate 1, as in the previous embodiments, a flat surface 11 and arranged thereon three-dimensional surface structures 12, which may be, for example, conical or pyramidal.
  • Nitride compound semiconductor material can grow poorly or not at all.
  • the layer 14 may be, for example, a silicon nitride, a silicon oxide or a titanium nitride
  • the growth surface 13 is advantageously reduced in size.
  • the growing surface 13 is
  • Growth surface 13 is smaller than the flat surface 11.
  • the entire buffer layer 2 has been grown.
  • Buffer layer 2 starting from the growth areas 20 substantially laterally overgrowth, whereby the defect density is reduced.
  • An increased defect density is therefore advantageous only in the relatively small
  • Buffer layer 2 for example, several
  • Sub-layers may include, for example, in a further step, the functional semiconductor layer sequence of an optoelectronic device to be grown.
  • Growth substrate 1 a flat surface 11 and arranged thereon three-dimensional surface structures 12. As shown in FIG. 4A, a part of the flat surface 11 is a part Nucleation layer 15 has been applied.
  • Nucleation layer 15 preferably contains one
  • the growth surface is essentially formed by the surface of the nucleation layer 15.
  • the growing surface 13 is smaller than the flat surface 11. The growth takes place, as shown in Figure 4B, in
  • Wax surface especially the three-dimensional
  • FIGS. 5A, 5B and 5C examples of each are shown
  • Growth substrate 1 is a contiguous surface, which is a plurality of three-dimensional surface structures 12, which are for example conical. In contrast, the growth substrate 1 in the
  • the flat surfaces 11 may, for example, be circular or have a different cross section. Due to the fact that the flat surfaces 11 are not continuous in this exemplary embodiment, the proportion of the flat surface 11 on the total area of the growth substrate 1 can be kept comparatively low in comparison with the exemplary embodiment of FIG. 5A.
  • the growth substrate 1 according to the example of FIG. 5C has a multiplicity of non-contiguous growth surfaces 13 formed, for example, by openings in a layer 14 on which a nitride semiconductor material can not grow substantially. Furthermore, the growth substrate 1 has three-dimensional surface structures 12, which protrude from the layer 14, for example. The three-dimensional surface structures 12 can in a finished component advantageously radiation that in

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Nitrid- Halbleiterbauelements (100) angegeben, umfassend die Schritte : - Bereitstellen eines Aufwachssubstrats (1) mit einer Aufwachsoberfläche (10), die durch eine ebene Fläche (11) mit einer Vielzahl dreidimensional ausgeformter Oberflächenstrukturen (12) auf der ebenen Fläche (11) gebildet wird, - Aufwachsen einer Nitrid-basierten Halbleiterschichtenfolge (30) auf der Aufwachsoberfläche (10), wobei das Aufwachsen selektiv auf einer Anwachsfläche (13) des Aufwachssubstrats beginnt, und wobei die Anwachsfläche (13) kleiner als 45 % der Aufwachsoberfläche (10) ist. Weiterhin wird ein mit dem Verfahren herstellbares Nitrid- Hableiterbauelement (100) beschrieben.

Description

Beschreibung
Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
Die Erfindung betrifft ein Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements, insbesondere eines
optoelektronischen Nitrid-Halbleiterbauelements . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 109 761.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Zur Herstellung von Nitrid-Halbleiterbauelementen wie
beispielsweise LEDs werden die funktionellen Schichten des Bauelements in der Regel epitaktisch auf einem geeigneten Aufwachssubstrat abgeschieden. Zum Aufwachsen von
Nitridverbindungshalbleiter-Schichten sind insbesondere
Saphirsubstrate geeignet. Beim heteroepitaktischen Aufwachsen eines Nitridverbindungshalbleiters auf Saphir können sich aufgrund der vorhandenen Gitterfehlanpassung Defekte in dem Halbleitermaterial ausbilden. Diese Defekte treten
insbesondere in einer Anwachszone des Nitrid- Halbleitermaterials an der Grenzfläche zum Aufwachsubstrat auf. Dies kann zu einer Verminderung der Effizienz des
Bauelements führen. Insbesondere kann die erhöhte
Defektdichte in den Anwachsbereichen beim Betrieb eines Strahlungsemittierenden Nitrid-Halbleiterbauelements zur Absorption von Strahlung an der Grenzfläche zwischen dem Aufwachsubstrat und der Halbleiterschichtenfolge führen.
Eine zu lösende Aufgabe besteht darin, ein verbessertes Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements anzugeben, mit dem eine verringerte Defektdichte an der Grenzfläche zum Aufwachsubstrat erzielt wird. Weiterhin soll ein Nitrid-Halbleiterbauelement angegeben werden, das sich durch eine geringe Defektdichte an der Grenzfläche zum
Aufwachsubstrat auszeichnet, um beispielsweise die Absorption an dieser Grenzfläche zu vermindern.
Diese Aufgaben werden durch ein Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und durch ein Nitrid- Halbleiterbauelement gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens sind Gegenstand der abhängigen Ansprüche.
Bei dem Verfahren wird gemäß zumindest einer Ausgestaltung ein Aufwachssubstrat bereitgestellt, das eine
Aufwachsoberfläche aufweist, die durch eine ebene Fläche mit einer Vielzahl dreidimensional ausgeformter
Oberflächenstrukturen auf der ebenen Fläche gebildet wird. Das Aufwachssubstrat weist eine Aufwachsoberfläche auf, auf der in folgenden Verfahrensschritten Halbleiterschichten aufgebracht werden. Die Aufwachsoberfläche wird durch eine ebene Fläche gebildet, auf der eine Vielzahl dreidimensional ausgeformter Oberflächenstrukturen ausgebildet ist. Mit anderen Worten weist die Aufwachsoberfläche einen
zweidimensional ausgebildeten Bereich, gebildet durch die ebene Fläche, und dreidimensional ausgebildete Bereiche, gebildet durch die Oberflächenstrukturen, auf, die aus der durch die ebene Fläche gebildeten Ebene herausragen. Aufgrund der dreidimensionalen Oberflächenstrukturen auf der ebenen Fläche der Aufwachsoberfläche kann das Substrat auch als vorstrukturiertes Substrat bezeichnet werden. Beispielsweise können die Oberflächenstrukturen durch
Erhebungen gebildet sein, die sich von der ebenen Fläche wegerstrecken. Die Erhebungen können besonders bevorzugt kegelförmig sein und damit bei einer Aufsicht auf die
Aufwachsoberfläche einen runden Querschnitt haben, oder pyramidenförmig sein und damit bei einer Aufsicht auf die Aufwachsoberfläche einen polygonalen Querschnitt,
beispielsweise einen dreieckigen, viereckigen, sechseckigen oder einen anderen mehreckigen Querschnitt, aufweisen.
Gemäß einer weiteren Ausführungsform wird in einem weiteren Verfahrensschritt auf Aufwachsoberfläche eine
Halbleiterschichtenfolge aufgewachsen. Die
Halbleiterschichtenfolge kann insbesondere mittels eines Epitaxieverfahrens wie MOVPE (metallorganische
Gasphasenabscheidung, „metal-organic vapor-phase epitaxy") aufgewachsen werden.
Die Halbleiterschichtenfolge kann insbesondere eine Nitrid- basierte Halbleiterschichtenfolge sein. Unter die Bezeichnung „Nitrid-basiert" fallen insbesondere Halbleiterschichten und Halbleiterschichtenfolgen, die ein Material aus dem III-V- Verbindungshalbleitermaterialsystem InxAlyGai-x-yN mit
0 < x < l, O ^ y ^ l und x + y < 1 aufweisen, beispielsweise also GaN, A1N, AlGaN, InGaN oder AlInGaN. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche
Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, Ga, In sowie N, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer
Stoffe ersetzt und/oder ergänzt sein können. Bei dem Verfahren beginnt das Aufwachsen der
Halbleiterschichtenfolge vorteilhaft selektiv auf einer
Anwachsfläche des Aufwachssubstrats , wobei die Anwachsfläche nur ein Teil der Aufwachsoberfläche des Aufwachssubstrats ist. Hierbei ist die Anwachsfläche vorteilhaft kleiner als 45 % der Aufwachsoberfläche, bevorzugt kleiner als 25 % der Aufwachsoberfläche und besonders bevorzugt kleiner als 5 % der Aufwachsoberfläche .
Das Verfahren macht sich insbesondere die Erkenntnis zu
Nutze, dass in den Bereichen, in denen das Nitrid- Halbleitermaterial der Halbleiterschichtenfolge anwächst, eine erhöhte Defektdichte auftritt. Die Defektdichte in der Grenzschicht zwischen dem Aufwachsubstrat und der
Halbleiterschichtenfolge und gegebenenfalls auch in den nachfolgenden Schichten wird bei dem Verfahren dadurch vermindert, dass die Anwachsfläche derart minimiert wird, dass sie wesentlich kleiner als gesamte Fläche des
Aufwachssubstrats ist. Auf diese Weise wird im Fall eines Strahlungsemittierenden Bauelements vorteilhaft die
Absorption an der Grenzfläche zwischen dem Aufwachsubstrat und der Nitrid-basierten Halbleiterschichtenfolge vermindert. Dies ist insbesondere für solche Nitrid-Halbleiterbauelemente von Vorteil, bei denen das Aufwachsubstrat nicht während der Herstellung entfernt wird und somit im fertigen Bauelement verbleibt .
Gemäß zumindest einer Ausgestaltung ist die Anwachsfläche die ebene Fläche oder ein Teil der ebenen Fläche. Beim Aufwachsen eines Nitrid-Halbleitermaterials auf ein Aufwachssubstrat , das eine ebene Fläche und eine Vielzahl von auf der ebenen Fläche gebildeten dreidimensional ausgeformten
Oberflächenstrukturen aufweist, beginnt das Wachstum selektiv im Bereich der ebenen Fläche. Auf den dreidimensional ausgeformten Oberflächenstrukturen wächst das Nitrid- Halbleitermaterial im wesentlichen nicht an, vielmehr werden die dreidimensional ausgeformter Oberflächenstrukturen erst in einem späteren Stadium des Wachstums des Nitrid- Halbleitermaterials in lateraler Richtung überwachsen. Die Anwachsfläche kann somit dadurch minimiert werden, dass das Verhältnis der ebenen Fläche, welche zumindest teilweise die Anwachsfläche ausbildet, zu der mit den dreidimensional ausgeformten Oberflächenstrukturen versehenen Fläche
vermindert wird. Vorzugsweise ist die ebene Fläche kleiner als 45 %, bevorzugt kleiner als 25 % und besonders bevorzugt kleiner als 5 % der Aufwachsoberfläche .
Bei einer weiteren vorteilhaften Ausgestaltung ist die
Anwachsfläche kleiner als die ebene Fläche. Die Anwachsfläche kann zum Beispiel weniger als 90 %, bevorzugt weniger als 60 % und besonders bevorzugt weniger als 30 % der ebenen Fläche betragen. Dies kann insbesondere dadurch erreicht werden, dass auf einen Teil der ebenen Fläche zur
Verringerung der Anwachsfläche eine Schicht aus einem
Material aufgebracht wird, auf dem ein Nitrid- Halbleitermaterial im wesentlichen nicht anwachsen kann. Das Anwachsen des Nitrid-Halbleitermaterials erfolgt in diesem Fall nicht auf der gesamten ebenen Fläche zwischen den dreidimensionalen Strukturen, sondern nur in den Bereichen der ebenen Fläche, die nicht mit der Schicht bedeckt sind.
Das Material, auf dem ein Nitrid-Halbleitermaterial im wesentlichen nicht anwachsen kann, ist vorzugsweise eine
Oxidverbindung oder eine Nitridverbindung. Vorzugsweise ist das Material ein Siliziumoxid, ein Siliziumnitrid oder ein Titannitrid . Gemäß zumindest einer Ausgestaltung wird die Anwachsfläche durch eine Vielzahl von nicht miteinander verbundenen
Teilbereichen der ebenen Fläche gebildet. Die nicht
miteinander verbundenen Teilbereiche der ebenen Fläche können insbesondere an die dreidimensionalen Strukturen angrenzen. Die Teilbereiche können zum Beispiel runde, insbesondere kreisrunde, Flächen sein, in denen die ebene Oberfläche des Aufwachssubstrats zwischen den dreidimensionalen Strukturen freiliegt. Die Teilbereiche können auch andere geometrische Formen aufweisen, beispielsweise eine mehreckige,
insbesondere quadratische oder sechseckige Form.
Alternativ oder zusätzlich ist es auch möglich, dass die nicht miteinander verbunden Teilbereiche der ebenen Fläche Öffnungen in der Schicht aus dem Material sind, auf dem ein Nitrid-Halbleitermaterial im wesentlichen nicht anwachsen kann. Auch in diesem Fall können die Teilbereiche zum
Beispiel runde, insbesondere kreisrunde, oder mehreckige, insbesondere quadratische oder sechseckige, Flächen sein.
Gemäß zumindest einer weiteren Ausgestaltung wird auf
Teilbereiche der ebenen Fläche eine Nukleationsschicht aufgebracht, welches das Anwachsen eines Nitrid- Halbleitermaterials fördert. Das Material der
Nukleationsschicht kann zum Beispiel Aluminiumnitrid, insbesondere ein sauerstoffhaltiges Aluminiumnitrid (A1N:0) sein. Der Sauerstoff kann in der Nukleationsschicht als Dotierung oder sogar im Prozentbereich vorliegen. Mittels der Nukleationsschicht kann die Selektivität des Wachstums erhöht werden. Insbesondere kann durch sauerstoffhaltiges AIN die Selektivität in Bezug darauf beeinflusst werden, auf welchen Oberflächenbereichen der Aufwachsoberfläche die auf die
Nukleationsschicht aufgebrachte Halbleiterschicht aufwächst.
Das Aufwachsubstrat weist bei dem Verfahren vorzugsweise Saphir auf oder besteht daraus. Saphir ist vorteilhaft für die von einem optoelektronischen Bauelement emittierte
Strahlung transparent, so dass zumindest ein Teil der
Strahlung durch das Aufwachsubstrat ausgekoppelt werden kann. Wenn eine Emission zu einer dem Aufwachssubstrat
gegenüberliegenden Strahlungsaustrittsfläche der Nitrid- Halbleiterschichtenfolge erwünscht ist, kann eine der
Halbleiterschichtenfolge gegenüberliegende Rückseite des Aufwachssubstrats mit einer Spiegelschicht versehen werden. Alternativ kann der Halbleiterchip zum Beispiel auf einem reflektierenden Leadframe angeordnet sein, so dass auf eine Spiegelschicht verzichtet werden kann.
Die Nitrid-basierte Halbleiterschichtenfolge, welcher auf das Aufwachsubstrat aufgebracht wird, enthält vorzugsweise einen n-dotierten Halbleiterbereich, einen p-dotierten
Halbleiterbereich und eine zwischen dem n-dotierten
Halbleiterbereich und dem p-dotierten Halbleiterbereich angeordnete aktive Schicht. Die aktive Schicht ist
vorzugsweise eine zur Emission von elektromagnetischer
Strahlung geeignete Schicht. Insbesondere kann das Nitrid- Halbleiterbauelement eine Leuchtdiode sein.
Eine Ausführungsform des Nitrid-Halbleiterbauelements umfasst vorteilhaft ein Aufwachssubstrat mit einer
Aufwachsoberfläche, die durch eine ebene Fläche mit einer Vielzahl von dreidimensional ausgeformten
Oberflächenstrukturen auf der ebenen Fläche gebildet wird. Auf der Aufwachsoberfläche ist eine Nitrid-basierte Halbleiterschichtenfolge angeordnet. Dabei weist die Nitrid¬ basierte Halbleiterschichtenfolge an einer Grenzfläche zum Aufwachsubstrat auf einer Anwachsfläche angeordnete erste Bereich auf, in denen die Defektdichte größer ist als im zweiten Bereichen, welche die ersten Bereiche in lateraler Richtung umgeben, und wobei die Anwachsfläche kleiner als 45 % der Aufwachsoberfläche, bevorzugt kleiner als 25 % der Aufwachsoberfläche und besonders bevorzugt kleiner als 5 % der Aufwachsoberfläche ist.
Gemäß einer bevorzugten Ausgestaltung ist das Nitrid- Halbleiterbauelement ein Strahlungsemittierendes
optoelektronisches Bauelement, bei dem das Aufwachsubstrat ein transparentes Substrat ist. Das transparente Substrat kann insbesondere ein Saphirsubstrat sein.
Weitere vorteilhafte Ausgestaltungen des Nitrid- Halbleiterbauelements ergeben sich aus der vorherigen
Beschreibung des Verfahrens zur Herstellung des Nitrid- Halbleiterbauelements und umgekehrt.
Die Erfindung wird im Folgenden im Zusammenhang mit den Figuren 1 bis 5 näher erläutert. Es zeigen:
Figur 1 eine schematische Darstellung eines Nitrid- Halbleiterbauelements, Figur 2A eine schematische Darstellung eines
Aufwachsubstrats im Querschnitt, Figuren 2B und 2C schematische Darstellungen
Aufwachsubstraten in einer Draufsicht,
Figuren 3A bis 3C eine schematische Darstellung eines
Ausführungsbeispiels des Verfahrens anhand von
Zwischenschritten,
Figuren 4A bis 4C eine schematische Darstellung eines
Ausführungsbeispiels des Verfahrens anhand von
Zwischenschritten,
Figuren 5A bis 5C schematische Darstellungen von
Aufwachsubstraten in einer Draufsicht.
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die
dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen .
In Figur 1 ist ein Ausführungsbeispiel eines Nitrid- Halbleiterbauelements 100 dargestellt. Bei dem
Ausführungsbeispiel ist das Nitrid-Halbleiterbauelement 100 ein strahlungsemittierendes optoelektronisches Bauelement, insbesondere eine Leuchtdiode.
Das Nitrid-Halbleiterbauelement 100 weist ein
Aufwachssubstrat 1 auf, auf das eine Halbleiterschichtenfolge 30 aufgebracht ist. Die Halbleiterschichtenfolge 30 kann insbesondere epitaktisch, beispielsweise mittels MOVPE, auf das Aufwachsubstrat 1 aufgebracht werden. Die Halbleiterschichtenfolge 30 umfasst beispielsweise eine auf das Aufwachsubstrat 1 aufgebrachte Pufferschicht 2, sowie einen n-dotierten Halbleiterbereich 3, einen p-dotierten Halbleiterbereich 5 und eine zwischen dem n-dotierten
Halbleiterbereich 3 und dem p-dotierten Halbleiterbereich 5 angeordnete Strahlungsemittierende aktive Schicht 4. Die Pufferschicht 2, der n-dotierte Halbleiterbereich 3, die aktive Schicht 4 und der p-dotierte Halbleiterbereich 5 können jeweils eine oder mehrere Einzelschichten umfassen.
Die Halbleiterschichtenfolge 30 ist vorzugsweise eine Nitrid¬ basierte Halbleiterschichtenfolge. Die Halbleiterschichten 2, 3, 4, 5 der Halbleiterschichtenfolge 30 können insbesondere InxAlyGai-x-yN mit 0 < x < 1, 0 < y < 1 und x + y < 1
aufweisen, beispielsweise also GaN, A1N, AlGaN, InGaN, oder
AlInGaN. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
Die Halbleiterschichtenfolge 30 kann weiterhin mit
elektrischen Kontakten 6, 7 zur Stromzuführung versehen sein. Beispielsweise kann das Nitrid-Halbleiterbauelement 100 einen p-Kontakt 6 und einen n-Kontakt 7 aufweisen.
Das Aufwachsubstrat 1 des Nitrid-Halbleiterbauelements 100 weist eine Aufwachsoberflache 10 auf, auf die die
Halbleiterschichtenfolge 30 aufgewachsen ist. Die
Aufwachsoberflache 10 weist eine zweidimensional ausgebildete ebene Fläche 11 auf, auf der eine Vielzahl dreidimensional ausgeformter Oberflächenstrukturen 12 angeordnet sind.
Mögliche Ausgestaltungen des Aufwachssubstrats 1 sind zur Verdeutlichung in Figur 2A im Querschnitt und in den Figuren 2B und 2C in einer Aufsicht dargestellt. Wie im Querschnitt der Figur 2A zeigt ist, ragen die Oberflächenstrukturen 12 aus der durch die ebene Fläche 11 gebildeten Ebene heraus. Die dreidimensional ausgeformten Oberflächenstrukturen 12 sind als Erhebungen ausgebildet, die sich von der ebenen Fläche 11 nach oben weg erstrecken.
Wie in Figur 2B gezeigt ist, kann der Querschnitt der
Oberflächenstrukturen 12 rund und insbesondere kreisförmig sein. Die Oberflächenstrukturen 12 können zum Beispiel als kegelförmige Erhebungen ausgebildet sein. Alternativ hierzu können die Oberflächenstrukturen 12, wie in Figur 2C gezeigt ist, auch einen eckigen, beispielsweise einen sechseckigen, Querschnitt aufweisen, sodass die Oberflächenstrukturen 12 auch als pyramidenförmige Erhebungen auf der ebenen Fläche 11 ausgebildet sein können. Zwischen den als Erhebungen
ausgebildeten Oberflächenstrukturen 12 erstreckt sich die ebene Fläche 11.
Das Aufwachsubstrat 1 kann insbesondere Aluminiumoxid
aufweisen oder daraus bestehen. Insbesondere kann das
Aufwachsubstrat 1 ein Saphirsubstrat sein. Die ebene Fläche 11 wird besonders bevorzugt durch eine kristallografische c- Fläche oder (-c) -Fläche des Aluminiumoxids gebildet, das besonders geeignet zum Aufwachsen von Nitrid-basierten
Halbleitermaterialien ist. Dementsprechend werden die
Oberflächen der Oberflächenstrukturen 12 entsprechend ihrer Orientierung relativ zur ebenen Fläche 11 durch eine Vielzahl anderer Kristallflächen gebildet. Wieder Bezug nehmend auf Figur 1 weist die
Halbleiterschichtenfolge 30 Anwachsbereiche 20 auf. Die
Anwachsbereiche 20 bedecken nur einen Teil der
Aufwachsoberfläche 10. Dies beruht darauf, dass das Nitrid- Halbleitermaterial beim Beginn des epitaktischen Wachstums selektiv auf Anwachsflächen 13 der Aufwachsoberfläche 10 aufwächst. Es hat sich insbesondere herausgestellt, dass das Aufwachsen eines Nitrid-Halbleitermaterials auf einem
strukturierten Aufwachsubstrat 1, dass durch ebene Flächen 11 und darauf angeordnete Oberflächenstrukturen 12 gebildet wird, selektiv auf den ebenen Flächen 11 beginnt. Bei dem Ausführungsbeispiel der Figur 1 werden die Anwachsflächen 13 somit durch die ebenen Flächen 11 gebildet.
Es zeigt sich, dass in den Anwachsbereichen 20 eine höhere Defektdichte auftritt als in der übrigen Nitrid-basierten Halbleiterschichtenfolge 30. Die Defektdichte verringert sich beim lateralen Überwachsen der Oberflächenstrukturen 12. Im Bereich der funktionellen Schichten 3, 4, 5 der Nitridbasierten Halbleiterschichtenfolge 30 kann daher eine
vergleichsweise geringe Defektdichte erreicht werden. Die Qualität der funktionellen Schichten 3, 4, 5 des Nitrid- Halbleiterbauelements 100 wird daher durch die höhere
Defektdichte in den Anwachsbereichen 20 im wesentlichen nicht beeinträchtigt .
Das hierin beschriebene Verfahren und Nitrid- Halbleiterbauelement machen sich unter anderem die Erkenntnis zu Nutze, dass die höhere Defektdichte in den
Anwachsbereichen 20 die Effizienz des Nitrid- Halbleiterbauelements zumindest dadurch beeinträchtigen kann, dass ein von der aktiven Schicht 4 emittierter Lichtstrahl 9 in den Anwachsbereichen 20 aufgrund der höheren Defektdichte verstärkt absorbiert wird.
Beispielhaft ist in Figur 1 ein Lichtstrahl 9 dargestellt, der ausgehend von der aktiven Schicht 4 in Richtung des Aufwachssubstrats 1 emittiert wird. Der Lichtstrahl 9 durchquert beispielsweise einen der Anwachsbereiche 20 und das vorzugsweise transparente Aufwachsubstrat 1, an dessen Rückseite eine Spiegelschicht 8 aufgebracht sein kann. Nach der Reflexion an Spiegelschicht 8 kann der Lichtstrahl 9 beispielsweise erneut das Aufwachsubstrat 1 und einen der Anwachsbereiche 20 durchqueren. Bei dem dargestellten
Beispiel trifft der von der Spiegelschicht 8 reflektierte Lichtstrahl 9 unter einem Einfallwinkel, der größer als der Grenzwinkel der Totalreflexion ist, auf die der
Spiegelschicht 8 gegenüberliegende Strahlungsaustrittsfläche 31 des Nitrid-Halbleiterbauelements auf. Der Lichtstrahl 9 wird deshalb nicht unmittelbar emittiert, sondern durch innere Totalreflexion erneut in Richtung des
Aufwachssubstrats 1 umgelenkt. Im Bereich des
Aufwachssubstrats 1 trifft der Lichtstrahl 9 dann
beispielsweise auf eine der Oberflächenstrukturen 12, an der er derart reflektiert oder gebeugt wird, dass er unter einem Einfallswinkel, der kleiner als der Grenzwinkel der
Totalreflexion ist, auf die Strahlungsauskoppelfläche 31 auftrifft. In diesem Fall wird der Lichtstrahl aus dem
Nitrid-Halbleiterbauelement 100 ausgekoppelt.
Die in den Anwachsbereichen 20 aufgrund der höheren
Defektdichte erhöhte Absorption vermindert die Effizienz des Nitrid-Halbleiterbauelements. Ausgehend von dieser Erkenntnis wird die Anwachsfläche 13 bei dem Verfahren und bei dem
Nitrid-Halbleiterbauelement vorteilhaft derart minimiert, dass die Anwachsfläche 13 kleiner als 45 %, bevorzugt kleiner als 25 % und besonders bevorzugt kleiner als 5 % der
Aufwachsoberfläche 10 ist. Daraus resultiert vorteilhaft ein geringeres Volumen der Anwachsbereiche 20. Da die Absorption mit dem Volumen korreliert, führt eine Reduktion der Anwachsbereiche 20 zu einer Reduktion der Absorption und damit im Fall eines Strahlungsemittierenden Nitrid- Halbleiterbauelements 100 zu einer Erhöhung der Helligkeit. Die Verringerung der Absorption in den Anwachsbereichen 20 hat weiterhin den Vorteil, dass sich eine absorptionsbedingte Veränderung des Farborts der emittierten Strahlung
vermindert. Im Fall von Absorption kann sich der Farbort verändern, da die Energie des absorbierten Lichts sowohl nicht-strahlend in Form von Wärme oder in Form von Strahlung durch lumineszierende Defekte abgegeben werden kann, wodurch sich das Emissionsspektrum verändern kann.
Eine Reduzierung der Anwachsfläche 13 kann beispielsweise dadurch erreicht werden, dass der Anteil der ebenen Fläche 11 an der Gesamtfläche der Aufwachsoberfläche 10 auf weniger als 90 %, bevorzugt weniger als 60 % und besonders bevorzugt weniger als 30 % minimiert wird. Dies kann bei dem in Figur 1 schematisch dargestellten Ausführungsbeispiel dadurch
erfolgen, dass die Größe und/oder die Dichte der
dreidimensionalen Oberflächenstrukturen 12 derart eingestellt werden, dass die ebene Fläche 11 in den Zwischenräumen zwischen den Oberflächenstrukturen 12 entsprechend klein wird .
Zur Erzielung eines hohen Anteils der Oberflächenstrukturen 12 an der Gesamtfläche der Aufwachsoberfläche 10 kann es vorteilhaft sein, wenn sich die Oberflächenstrukturen 12 zumindest teilweise in ihrer Größe und/oder in ihrer Form voneinander unterscheiden. Beispielsweise ermöglichen
dreidimensionale Oberflächenstrukturen 12, die sich in ihrer lateralen Ausdehnung voneinander unterscheiden, eine hohe Belegungsdichte der Aufwachsoberfläche 10 mit den dreidimensionalen Oberflächenstrukturen 12. In diesem Fall können beispielsweise kleinere Oberflächenstrukturen 12 die Zwischenräume zwischen größeren Oberflächenstrukturen 12 zumindest teilweise ausfüllen.
Zur Verringerung der Größe der Anwachsbereiche 20 können weiterhin die Prozessbedingungen beim epitaktisch Wachstum derart eingestellt werden, dass die Selektivität des
Wachstums zwischen der ebenen Fläche 11 und den
dreidimensionalen Strukturen 12 erhöht wird. Dies kann beispielsweise beim Aufwachsen mittels MOVPE durch
Einstellung des Verhältnisses der Hydride (H2, NH3) sowie der Metallorganyle (z.B. TMGa, TEGa, TMA1) erfolgen. Insbesondere kann zur Verbesserung der Selektivität die H2-Zufuhr erhöht oder die Zufuhr von NH3, TMGa, TEGa oder TMAL vermindert werden. Weiterhin kann die Selektivität durch eine Erhöhung der Wachstumstemperatur verbessert werden.
In den Figuren 3A bis 3C sind Zwischenschritte bei einem Ausführungsbeispiel des Verfahrens dargestellt. Bei diesem Ausführungsbeispiel weist das Aufwachsubstrat 1 wie bei den vorherigen Ausführungsbeispielen eine ebene Fläche 11 und darauf angeordnete dreidimensionale Oberflächenstrukturen 12 auf, die beispielsweise kegelförmig oder pyramidenförmig sein können. Wie in Figur 3A dargestellt, ist auf Teilbereiche der ebenen Fläche 11 eine Schicht 14 aufgebracht worden, die aus einem Material gebildet ist, auf dem ein
Nitridverbindungshalbleitermaterial nur schlecht oder gar nicht aufwachsen kann. Die Schicht 14 kann zum Beispiel ein Siliziumnitrid, ein Siliziumoxid oder ein Titannitrid
aufweisen . Durch das Aufbringen der Schicht 14 wird die Anwachsfläche 13 vorteilhaft verkleinert. Die Anwachsfläche 13 wird
vorteilhaft durch Öffnungen in der Schicht 14 gebildet, in denen ein Teil der ebenen Fläche 11 des Aufwachssubstrats 1 freiliegt. Auf diese Weise wird erreicht, dass die
Anwachsfläche 13 kleiner als die ebene Fläche 11 ist.
Wie in Figur 3B dargestellt, beginnt das Aufwachsen der
Nitrid-Halbleiterschichtenfolge in Anwachsbereichen 20, die auf den Anwachsflächen 13 angeordnet sind. Im Gegensatz dazu erfolgt auf den dreidimensionalen Oberflächenstrukturen 12 und auf der Schicht 14 im Wesentlichen kein Anwachsen des Nitrid-Halbleitermaterials .
Im Zwischenschritt der Figur 3C ist die gesamte Pufferschicht 2 aufgewachsen worden. Die Schicht 14 und die
Oberflächenstrukturen 12 werden beim Wachstum der
Pufferschicht 2 ausgehend von den Anwachsbereichen 20 im wesentlichen lateral überwachsen, wodurch die Defektdichte vermindert wird. Eine erhöhte Defektdichte liegt daher vorteilhaft nur in den vergleichsweise kleinen
Anwachsbereichen 20 vor. Nach dem Aufwachsen der
Pufferschicht 2, die beispielsweise auch mehrere
Teilschichten umfassen kann, kann in einem weiteren Schritt zum Beispiel die funktionale Halbleiterschichtenfolge eines optoelektronischen Bauelements aufgewachsen werden.
In den Figuren 4A bis 4C sind Zwischenschritte bei einem weiteren Ausführungsbeispiel des Verfahrens dargestellt. Wie bei dem Ausführungsbeispiel der Figur 3A weist das
Aufwachsubstrat 1 eine ebene Fläche 11 und darauf angeordnete dreidimensionale Oberflächenstrukturen 12 auf. Wie in Figur 4A dargestellt, ist auf einen Teil der ebenen Fläche 11 eine Nukleationsschicht 15 aufgebracht worden. Die
Nukleationsschicht 15 enthält vorzugsweise ein
sauerstoffhaltiges Aluminiumnitrid (A1N:0). Dadurch, dass die Nukleationsschicht 15 das Anwachsen eines Nitrid- Halbleitermaterials fördert, wird die Anwachsfläche im wesentlichen durch die Oberfläche der Nukleationsschicht 15 ausgebildet. Wie bei dem vorherigen Ausführungsbeispiel ist somit die Anwachsfläche 13 kleiner als die ebene Fläche 11. Das Anwachsen erfolgt, wie in Figur 4B dargestellt, im
Wesentlichen auf der Oberfläche der Nukleationsschicht 15, auf der sich die Anwachsbereiche 20 ausbilden. Nach dem vollständigen Aufwachsen der Pufferschicht 2 sind, wie in Figur 4C dargestellt, die weiteren Bereiche der
Aufwachsoberfläche, insbesondere die dreidimensionalen
Oberflächenstrukturen 12, von dem Halbleitermaterial
überwachsen worden.
In den Figuren 5A, 5B und 5C sind jeweils Beispiele von
Aufwachsubstraten 1 in einer Draufsicht dargestellt, welche schematisch und nicht maßstabsgerecht verschiedene
Möglichkeiten zur Anordnung der ebenen Flächen 11 und der dreidimensionalen Oberflächenstrukturen darstellen. Bei dem Beispiel der Figur 5A ist die ebene Fläche 11 des
Aufwachssubstrats 1 eine zusammenhängende Fläche, welche eine Vielzahl von dreidimensionalen Oberflächenstrukturen 12, die beispielsweise kegelförmig sind, gibt. Im Gegensatz dazu weist das Aufwachsubstrat 1 bei dem
Beispiel der Figur 5B eine Vielzahl von nicht
zusammenhängenden ebenen Flächen 11 auf, welche von einem zusammenhängenden Bereich dreidimensionaler Oberflächenstrukturen 12 umgeben sind. Die ebenen Flächen 11 können beispielsweise kreisförmig sein oder einen anderen Querschnitt aufweisen. Dadurch, dass die ebenen Flächen 11 bei diesem Ausführungsbeispiel nicht zusammenhängend sind, kann der Anteil der ebenen Fläche 11 an der Gesamtfläche des Aufwachssubstrats 1 im Vergleich zu dem Ausführungsbeispiel der Figur 5A vergleichsweise gering gehalten werden.
Das Aufwachsubstrat 1 gemäß dem Beispiel der Figur 5C weist eine Vielzahl von nicht zusammenhängenden Anwachsflächen 13 auf, die zum Beispiel durch Öffnungen in einer Schicht 14 gebildet sind, auf der ein Nitrid-Halbleitermaterial im wesentlichen nicht aufwachsen kann. Weiterhin weist das Aufwachssubstrat 1 dreidimensionale Oberflächenstrukturen 12 auf, welche beispielsweise aus der Schicht 14 herausragen. Die dreidimensionalen Oberflächenstrukturen 12 können in einem fertigen Bauelement vorteilhaft Strahlung, die in
Richtung des Aufwachssubstrats 1 emittiert wird, in die
Richtung einer Strahlungsaustrittsfläche reflektieren oder streuen .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugs zeichenliste
1 Aufwachsubstrat
2 Pufferschicht
3 n-Typ Halbleiterbereich
4 aktive Schicht
5 p-Typ Halbleiterbereich
6 p-Kontakt
7 n-Kontakt
8 Spiegelschicht
9 Lichtstrahl
10 Aufwachsoberfläche
11 ebene Fläche
12 Oberflächenstrukturen
13 Anwachsfläche
14 Schicht
15 Nukleationsschicht
20 Anwachsbereich
30 Halbleiterschichtenfolge
31 Strahlungsauskoppelfläche
100 Nitrid-Halbleiterbauelement

Claims

Verfahren zur Herstellung eines Nitrid- Halbleiterbauelements (100), umfassend die Schritte:
-Bereitstellen eines Aufwachssubstrats (1) mit einer
Aufwachsoberfläche (10), die durch eine ebene Fläche (11) mit einer Vielzahl dreidimensional ausgeformter Oberflächenstrukturen (12) auf der ebenen Fläche (11) gebildet wird,
- Aufwachsen einer Nitrid-basierten
Halbleiterschichtenfolge (30) auf der
Aufwachsoberfläche (10), wobei das Aufwachsen selektiv auf einer Anwachsfläche (13) des Aufwachssubstrats (10) beginnt, und wobei die Anwachsfläche (13) kleiner als 40 % der Aufwachsoberfläche (10) ist.
Verfahren nach Anspruch 1,
wobei die Anwachsfläche (13) kleiner als 25 % der
Aufwachsoberfläche (10) ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Anwachsfläche (13) kleiner als 5 % der
Aufwachsoberfläche (10) ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Anwachsfläche (13) die ebene Fläche (11) oder ein Teil der ebenen Fläche (11) ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Anwachsfläche (13) kleiner als die ebene
Fläche (11) ist. Verfahren nach einem der vorhergehenden Ansprüche, wobei auf einen Teil der ebenen Fläche (11) zur
Verringerung der Anwachsfläche (13) eine Schicht (14) aus einem Material aufgebracht wird, auf dem ein Nitrid- Halbleitermaterial nicht oder nur schlecht anwachsen kann .
Verfahren nach Anspruch 6,
wobei das Material ein Siliziumoxid, ein Siliziumnitrid oder ein Titannitrid aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Anwachsfläche (13) durch eine Vielzahl von nicht miteinander verbundenen Bereichen der ebenen
Fläche (11) gebildet ist.
Verfahren nach Anspruch 8,
wobei die nicht miteinander verbundenen Bereiche der ebenen Fläche (11) an die dreidimensionalen Strukturen (12) angrenzen.
Verfahren nach Anspruch 8 unter Rückbezug auf Anspruch 6 oder 7,
wobei die nicht miteinander verbundenen Bereiche der ebenen Fläche (11) Öffnungen in der Schicht (14) aus dem Material sind, auf dem ein Nitrid-Halbleitermaterial nicht oder nur schlecht anwachsen kann.
Verfahren nach einem der vorhergehenden Ansprüche, wobei auf zumindest auf einen Teil der ebenen Fläche (11) eine Nukleationsschicht (15) aufgebracht wird, welche das Anwachsen eines Nitrid-Halbleitermaterials fördert .
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Nukleationsschicht (15) ein sauerstoffhaltiges Aluminiumnitrid aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufwachssubstrat (1) Saphir aufweist.
Nitrid-Halbleiterbauelement (100), umfassend
-ein Aufwachssubstrat (1) mit einer Aufwachsoberflache (10), die durch eine ebene Fläche (11) mit einer
Vielzahl dreidimensional ausgeformter
Oberflächenstrukturen (12) auf der ebenen Fläche (11) gebildet wird, und
-eine Nitrid-basierte Halbleiterschichtenfolge (30), die auf der Aufwachsoberfläche (10) angeordnet ist, wobei
-die Nitrid-basierte Halbleiterschichtenfolge (30) an einer Grenzfläche zum Aufwachssubstrat (1) auf einer Anwachsfläche (13) angeordnete Anwachsbereiche (20) aufweist,
-die Anwachsbereiche (20) eine größere Defektdichte als die übrige Halbleiterschichtenfolge (30) aufweisen, und
- die Anwachsfläche (13) kleiner als 45 % der
Aufwachsoberfläche (10) ist.
Nitrid-Halbleiterbauelement (100) nach Anspruch 14, wobei
-das Nitrid-Halbleiterbauelement (100) ein
Strahlungsemittierendes optoelektronisches Bauelement ist, und -das Aufwachssubstrat (1) transparent ist.
16. Nitrid-Halbleiterbauelement nach Anspruch 15,
wobei das Aufwachssubstrat (1) ein Saphirsubstrat ist.
17. Nitrid-Halbleiterbauelement nach einem der Ansprüche 14 bis 16,
wobei an einer von der Halbleiterschichtenfolge (30) abgewandten Rückseite des Aufwachsubstrats (1) eine Spiegelschicht (8) angeordnet ist.
PCT/EP2016/063744 2015-06-18 2016-06-15 Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement WO2016202853A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017563036A JP6704003B2 (ja) 2015-06-18 2016-06-15 窒化物半導体部品の製造方法および窒化物半導体部品
CN201680033433.4A CN107690711A (zh) 2015-06-18 2016-06-15 用于制造氮化物半导体器件的方法和氮化物半导体器件
US15/579,561 US10475959B2 (en) 2015-06-18 2016-06-15 Method for producing a nitride semiconductor component, and a nitride semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015109761.3A DE102015109761B4 (de) 2015-06-18 2015-06-18 Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE102015109761.3 2015-06-18

Publications (1)

Publication Number Publication Date
WO2016202853A1 true WO2016202853A1 (de) 2016-12-22

Family

ID=56121109

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/063744 WO2016202853A1 (de) 2015-06-18 2016-06-15 Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement

Country Status (6)

Country Link
US (1) US10475959B2 (de)
JP (1) JP6704003B2 (de)
CN (1) CN107690711A (de)
DE (1) DE102015109761B4 (de)
TW (1) TWI636580B (de)
WO (1) WO2016202853A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016101442A1 (de) 2016-01-27 2017-07-27 Osram Opto Semiconductors Gmbh Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
TWI757331B (zh) * 2017-08-31 2022-03-11 晶元光電股份有限公司 半導體元件及其製造方法
DE102017124596A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141512A1 (en) * 2002-01-31 2003-07-31 Georg Bruderl Semiconductor component and method for fabricating a semiconductor component
US20110150017A1 (en) * 2009-12-18 2011-06-23 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN Templates
US20120273821A1 (en) * 2011-04-27 2012-11-01 Sino-American Silicon Prodcuts Inc. Method for patterning an epitaxial substrate, a light emitting diode and a method for forming a light emitting diode
WO2013045181A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102012103394A1 (de) * 2012-04-18 2013-10-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derart hergestellter optoelektronischer Halbleiterchip

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (de) 1997-04-11 2010-09-29 Nichia Corporation Nitridhalbleitersubstrat
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3956941B2 (ja) * 2001-06-15 2007-08-08 日亜化学工業株式会社 窒化物半導体発光素子及びそれを用いた発光装置
US6949395B2 (en) 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
FR2842832B1 (fr) 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US7071494B2 (en) 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
KR101170889B1 (ko) 2003-05-21 2012-08-06 쌩-고벵 크리스톡스 에 드테끄퇴르 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
JP2007317752A (ja) * 2006-05-23 2007-12-06 Mitsubishi Cable Ind Ltd テンプレート基板
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
KR101330251B1 (ko) 2007-03-06 2013-11-15 서울바이오시스 주식회사 패터닝된 기판 상에 질화물 반도체층을 형성하는 방법 및그것을 갖는 발광 다이오드
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5347835B2 (ja) 2009-08-25 2013-11-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
DE102010011895B4 (de) 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
DE102010035489A1 (de) * 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement
CN102169936A (zh) * 2011-02-16 2011-08-31 亚威朗光电(中国)有限公司 图形衬底和led芯片
JP5492117B2 (ja) * 2011-02-18 2014-05-14 株式会社東芝 窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置
JP6024533B2 (ja) * 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
CN103563051A (zh) 2012-05-23 2014-02-05 日本碍子株式会社 复合基板、发光元件以及复合基板的制造方法
CN104025260B (zh) 2012-08-03 2016-11-23 夏普株式会社 氮化物半导体元件结构体及其制造方法
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
CN104112803B (zh) 2014-04-14 2016-08-17 中国科学院半导体研究所 半极性面氮化镓基发光二极管及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141512A1 (en) * 2002-01-31 2003-07-31 Georg Bruderl Semiconductor component and method for fabricating a semiconductor component
US20110150017A1 (en) * 2009-12-18 2011-06-23 Palo Alto Research Center Incorporated Relaxed InGaN/AlGaN Templates
US20120273821A1 (en) * 2011-04-27 2012-11-01 Sino-American Silicon Prodcuts Inc. Method for patterning an epitaxial substrate, a light emitting diode and a method for forming a light emitting diode
WO2013045181A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102012103394A1 (de) * 2012-04-18 2013-10-24 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derart hergestellter optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
JP2018519662A (ja) 2018-07-19
US10475959B2 (en) 2019-11-12
DE102015109761B4 (de) 2022-01-27
JP6704003B2 (ja) 2020-06-03
DE102015109761A1 (de) 2016-12-22
US20180175243A1 (en) 2018-06-21
CN107690711A (zh) 2018-02-13
TWI636580B (zh) 2018-09-21
TW201709550A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
DE102008004448B4 (de) Epitaxie-Struktur sowie lichtemittierende Einrichtung mit einer Schichtabfolge von Quantentöpfen mit ungleichmäßigen und unebenen Oberflächen
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE102016208717B4 (de) Bauelement mit erhöhter Effizienz und Verfahren zur Herstellung eines Bauelements
WO2011117056A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102008022503A1 (de) Photonische Kristallstrukturen und Verfahren zum Herstellen und Verwenden photonischer Kristallstrukturen
DE102012103686A1 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
DE102015109761B4 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
DE10322705A1 (de) LED und Herstellverfahren für eine solche
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102012215135A1 (de) Lichtemittierendes Bauelement aus einem Nitridhalbleiter und Verfahren zur Herstellung desselben
DE102010020789B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2017129446A1 (de) Konversionselement und strahlungsemittierendes halbleiterbauelement mit einem solchen konversionselement
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE102014116999A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102019122945A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102018101558A1 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2007063085A1 (de) Verfahren zum herstellen eines halbleiterbauelementes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16728988

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017563036

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15579561

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16728988

Country of ref document: EP

Kind code of ref document: A1