WO2016194893A1 - 半導体用保護フィルム、半導体装置及び複合シート - Google Patents

半導体用保護フィルム、半導体装置及び複合シート Download PDF

Info

Publication number
WO2016194893A1
WO2016194893A1 PCT/JP2016/065992 JP2016065992W WO2016194893A1 WO 2016194893 A1 WO2016194893 A1 WO 2016194893A1 JP 2016065992 W JP2016065992 W JP 2016065992W WO 2016194893 A1 WO2016194893 A1 WO 2016194893A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
protective film
protective layer
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/065992
Other languages
English (en)
French (fr)
Inventor
岡本　直也
亮平 池田
克彦 堀米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to CN201680031690.4A priority Critical patent/CN107636825B/zh
Priority to KR1020177036492A priority patent/KR102201459B1/ko
Priority to US15/578,156 priority patent/US10825790B2/en
Publication of WO2016194893A1 publication Critical patent/WO2016194893A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/322—Multilayered die-attach connectors, e.g. a coating on a top surface of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a protective film for a semiconductor that is adhered to the back surface of a semiconductor element such as a semiconductor chip, a semiconductor device including the same, and a composite sheet.
  • the surface (active surface) constituting the circuit surface of the semiconductor chip is arranged to face the wiring substrate, and is formed on the wiring substrate via a plurality of electrodes called bumps formed on the surface of the semiconductor chip. Connected electrically and mechanically.
  • a protective film is often attached to the back surface (inactive surface) of a semiconductor chip mounted in a face-down manner for the purpose of protecting the semiconductor chip.
  • a flip chip type semiconductor back film comprising an adhesive layer and a protective layer laminated on the adhesive layer, wherein the protective layer is made of a heat resistant resin or metal. It is known (see, for example, Patent Document 1).
  • Patent Document 1 in the adhesive layer of the protective film attached to the back surface of the semiconductor chip, the warping of the package is suppressed by making the content of the thermosetting resin with respect to all the resin components below a predetermined value.
  • Patent Document 1 has been proposed (paragraph [0034] of Patent Document 1).
  • the rigidity or elastic modulus of the adhesive layer made of synthetic resin is relatively low, so that the warp of the semiconductor chip cannot be sufficiently suppressed.
  • a relatively high elastic modulus can be ensured by forming the protective layer from a metal.
  • productivity decreases, such as a reduction in processing accuracy during dicing, abrasion of the dicing saw (blade), short circuit failure of the semiconductor chip circuit surface due to chip adhesion, etc. It causes various problems in terms of reliability.
  • visibility cannot be secured.
  • an object of the present invention is to provide a semiconductor protective film capable of suppressing warpage of a semiconductor chip and further ensuring visibility without impairing productivity and reliability.
  • An object of the present invention is to provide a semiconductor device and a composite sheet.
  • a protective film for a semiconductor includes a protective layer and an adhesive layer.
  • the protective layer is made of a nonconductive inorganic material.
  • the adhesive layer is provided on one surface of the protective layer.
  • the semiconductor protective film can increase the elastic modulus of the protective layer as compared with the case where the protective layer is made of a synthetic resin. Thereby, it is possible to effectively suppress warping of the semiconductor element to be protected.
  • the protective layer is made of a non-conductive inorganic material, compared to the case where the protective layer is made of metal, the processing accuracy during dicing is improved and the wear and deterioration of the dicing saw are suppressed. can do. Moreover, even if chips adhere to the circuit surface of the semiconductor chip, no short circuit failure occurs. As a result, productivity and reliability can be improved.
  • the nonconductive inorganic material constituting the protective layer is not particularly limited, and typically includes a vitreous material, a ceramic material, or a mixture thereof.
  • Typical examples of the glassy material include plate glass and glass fiber.
  • the structure of the glass used for plate glass or glass fiber may be either amorphous or crystalline.
  • a light-transmitting material such as glass for the non-conductive inorganic material, it is possible to ensure visibility even when printing on the surface of the adhesive layer with a laser or the like.
  • the thickness can be, for example, 10 ⁇ m or more and 300 ⁇ m or less.
  • the plate glass having such a thickness it is possible to contribute to the thinning of the semiconductor device, and the flexibility of the protective layer is enhanced, so that handling becomes easy.
  • a semiconductor device includes a wiring substrate, a semiconductor element, and a protective film.
  • the semiconductor element is flip-chip mounted on the wiring board.
  • the protective film includes a protective layer made of a non-conductive inorganic material and an adhesive layer provided on one surface of the protective layer, and the adhesive layer is bonded to the back surface of the semiconductor element.
  • the protective film is provided on the back surface of the semiconductor element, it is possible to obtain a semiconductor device with high connection reliability while suppressing warping of the semiconductor element.
  • a printing layer may be provided on at least one surface of the protective layer.
  • the print layer typically includes characters, symbols, graphics, and the like, and displays the type of the semiconductor element or semiconductor device in an identifiable manner.
  • the printing layer is typically composed of at least a part of a protective layer or an adhesive layer, and is formed, for example, on the surface of the adhesive layer that is bonded to the protective layer.
  • the print layer may be formed, for example, by scraping the surface of the protective layer by a laser processing method or the like, or may be formed by modifying the surface of the adhesive layer by laser light irradiation.
  • the protective layer is made of a light-transmitting material such as plate glass or transparent ceramics, the protective layer is provided with light-transmitting properties. Therefore, a printing layer can be easily formed on the protective layer by laser printing or the like. can do.
  • the protective film may have a print layer separately. In other words, the print layer may be composed of a layer different from the protective layer and the adhesive layer.
  • the semiconductor device may further include a semiconductor package component electrically connected to the wiring board.
  • the semiconductor element is disposed between the wiring board and the semiconductor package component.
  • a semiconductor device includes a first wiring board, a first semiconductor element, a second semiconductor element, and a second wiring board.
  • the first semiconductor element is flip-chip mounted on the first wiring board.
  • the second wiring board is disposed between the first semiconductor element and the second semiconductor element.
  • the second wiring board includes a protective layer, a wiring layer, and an adhesive layer.
  • the protective layer is made of a nonconductive inorganic material.
  • the wiring layer is provided on the protective layer and electrically connects the first wiring substrate and the second semiconductor element.
  • the adhesive layer is provided on one surface of the protective layer and bonded to the back surface of the first semiconductor element.
  • the second wiring board has a protective layer made of a non-conductive inorganic material, and is bonded to the back surface of the first semiconductor element through an adhesive layer.
  • the composite sheet according to an embodiment of the present invention includes a pressure-sensitive adhesive sheet in which a pressure-sensitive adhesive layer is laminated on one surface side of the base layer, and a protective film laminated on the pressure-sensitive adhesive layer side of the pressure-sensitive adhesive sheet.
  • the said protective film has a protective layer comprised with the nonelectroconductive inorganic material, and the adhesive bond layer provided in the surface on the opposite side to the said adhesion layer side of the said protective layer.
  • warpage of a semiconductor chip can be suppressed without impairing productivity and reliability.
  • FIG. 1 is a schematic sectional side view showing a configuration of a semiconductor device according to a first embodiment of the present invention. It is an enlarged view of the principal part in FIG. It is a schematic sectional side view which shows the protective film which concerns on one Embodiment of this invention. It is a schematic diagram which exaggerates somewhat the mode of the curvature of the semiconductor package which is not provided with the protective film. It is a schematic sectional side view which shows the structural example of the semiconductor device with which the protective film which has a printing layer was stuck. It is a schematic process sectional drawing explaining the manufacturing method of the 1st semiconductor package in the said semiconductor device.
  • FIG. 1 is a schematic sectional side view showing a configuration of a semiconductor device 100 according to an embodiment of the present invention.
  • FIG. 2 is an enlarged view of a main part (first semiconductor package P1) in FIG.
  • an X axis, a Y axis, and a Z axis indicate triaxial directions orthogonal to each other, and the Z axis direction corresponds to the height direction (thickness direction) of the semiconductor device 100.
  • the semiconductor device 100 of this embodiment has a stacked structure (PoP: Package on Package) of a first semiconductor package P1 and a second semiconductor package P2.
  • PoP Package on Package
  • the first semiconductor package P1 includes a first wiring board 21 and a first semiconductor chip C1 that is flip-chip mounted (flip-chip connected) on the first wiring board 21.
  • the second semiconductor package P2 is mounted on the first semiconductor package P1.
  • the second semiconductor package P ⁇ b> 2 includes a second wiring substrate 22 and a second semiconductor chip C ⁇ b> 2 that is wire bonded to the second wiring substrate 22.
  • the second semiconductor chip C2 has a stacked structure of two semiconductor chips C21 and C22 having different sizes.
  • the first semiconductor chip C1 and the second semiconductor chip C2 are typically composed of a single crystal silicon (Si) substrate, and a plurality of circuit elements such as transistors and memories are integrated on the surface thereof. A circuitized circuit surface is formed.
  • the first semiconductor chip C1 is mounted on the upper surface of the first wiring board 21 by a face-down method with its circuit surface facing the first wiring board 21.
  • the first semiconductor chip C1 is electrically and mechanically connected to the first wiring substrate 21 via a plurality of bumps (projection electrodes) 41 formed on the circuit surface (lower surface in the drawing).
  • a reflow soldering method using a reflow furnace is employed for joining the first semiconductor chip C1 to the first wiring board 21.
  • An underfill resin layer 51 is typically provided between the first semiconductor chip C1 and the first wiring substrate 21.
  • the underfill resin layer 51 seals the circuit surface of the first semiconductor chip C ⁇ b> 1 and the bumps 41 to shield them from the outside air, and further, the bonding strength between the first semiconductor chip C ⁇ b> 1 and the first wiring substrate 21. Is provided for the purpose of ensuring the connection reliability of the bumps 41 by increasing the resistance.
  • a protective film for semiconductor (hereinafter referred to as a protective film) 10 for protecting the semiconductor chip C1 is provided on the back surface (the surface opposite to the circuit surface and the top surface in the figure) of the first semiconductor chip C1. It is stuck. As will be described later, the protective film 10 has a function of suppressing warping of the first semiconductor chip C1 and the first semiconductor package P1.
  • the second semiconductor chip C2 (C21, C22) is mounted on the upper surface of the second wiring substrate 22 by a face-up method in which the back surface opposite to each circuit surface is directed to the second wiring substrate 22. Is done.
  • the second semiconductor chip C2 (C21, C22) has a plurality of electrode pads (not shown) arranged around the circuit surface (upper surface in the drawing), and a plurality of electrode pads connected to each electrode pad. It is electrically connected to the second wiring board 22 via the bonding wire 42.
  • the second wiring board 22 and the semiconductor chip C21, and the two semiconductor chips C21 and C22 are joined to each other by a non-conductive adhesive or the like.
  • the sealing layer 52 for sealing the second semiconductor chip C2 (C21, C22) and the bonding wire 42 is provided on the upper surface of the second wiring board 22. Similarly to the underfill resin layer 51, the sealing layer 52 blocks the circuit surface of the second semiconductor chip C2 (C21, C22) from the outside air, and the second semiconductor chip C2 (C21, C22) and the second semiconductor chip C2 (C21, C22). It is provided for the purpose of improving the connection reliability with the wiring board 22.
  • the first wiring board 21 and the second wiring board 22 may be made of the same material or different materials.
  • the first wiring board 21 and the second wiring board 22 are typically configured by organic wiring boards such as a glass epoxy board and a polyimide board, but are not limited thereto, and a ceramic board or a metal board is used. May be.
  • the type of wiring board is not particularly limited, and various boards such as a single-sided board, a double-sided board, a multilayer board, and an element-embedded board can be applied.
  • the first and second wiring boards 21 and 22 are constituted by glass epoxy multilayer wiring boards having vias V1 and V2, respectively.
  • a plurality of external connection terminals 31 connected to a control board 110 called a mother board or the like are provided on the back surface (lower surface in the drawing) of the first wiring board 21. That is, the first wiring substrate 21 is configured as an interposer substrate (daughter substrate) interposed between the first semiconductor chip C1 and the control substrate 110, and bumps on the circuit surface of the first semiconductor chip C1. It also has a function as a rewiring layer that converts the arrangement interval of 51 into the land pitch of the control board 110.
  • a plurality of bumps 32 connected to the front surface of the first wiring substrate 21 are provided on the back surface (lower surface in the drawing) of the second wiring substrate 22. That is, the second wiring substrate 22 is configured as an interposer substrate that connects the second semiconductor chip C2 (C21, C22) to the first wiring substrate, and the first wiring substrate 21 and the external connection terminal 31 are interposed therebetween. , And electrically connected to the control board 110.
  • the external connection terminal 31 and the bumps 41 and 32 are typically configured by solder bumps (ball bumps), but are not limited thereto, and may be configured by other protruding electrodes such as plating bumps and stud bumps. .
  • a reflow soldering method is employed for the connection of the second wiring substrate 22 to the first wiring substrate 21 and the connection of the semiconductor device 100 to the control substrate 110.
  • warp deformation of a semiconductor chip or a semiconductor device during reflow mounting is one of the important issues because it causes failure of electronic devices, mounting defects, and reduced reliability.
  • a semiconductor device 100 having a PoP structure as shown in FIG. 1 since the first and second semiconductor packages P1 and P2 have a single-side sealing structure, warping is likely to occur.
  • the first semiconductor package P1 located on the lower side is thinner than the second semiconductor package P2 located on the upper side, and the sealing region is partial.
  • warpage is likely to occur in the first semiconductor package P1. If the first semiconductor package P1 is greatly warped during solder reflow, the bumps 32 of the second semiconductor package P2 may be separated from the first wiring board 21 and a connection failure may occur.
  • the semiconductor device 100 of this embodiment has a function of suppressing the warp of the first semiconductor package P1 on the protective film 10 attached to the back surface of the first semiconductor chip C1. ing.
  • the details of the protective film 10 will be described.
  • FIG. 3 is a schematic sectional side view showing the protective film 10 according to one embodiment of the present invention.
  • the protective film 10 is provided on the back surface of the first semiconductor chip C1.
  • the protective film 10 is provided on the back surface of the first semiconductor chip C1, so that the rigidity of the first semiconductor chip C1 is improved, the back surface of the first semiconductor chip C1 is protected, and the type of the first semiconductor chip C1 is changed. It is configured to perform various functions such as display and warpage suppression of the first semiconductor package P1.
  • the protective film 10 is typically attached to the back surface of the semiconductor wafer after the back grinding (back surface grinding) step and before dicing.
  • the protective film 10 of this embodiment has a laminated structure of a protective layer 11 and an adhesive layer 12. As shown in FIG. 2, the protective film 10 is attached to the back surface of the first semiconductor chip C ⁇ b> 1 via the adhesive layer 12. The protective film 10 is formed by cutting out a wafer-sized protective film 10F (see FIG. 6A) attached to the back surface of a semiconductor wafer used for manufacturing the first semiconductor chip C1 at the chip level.
  • the protective film according to the present invention can be used as a protective film for a semiconductor chip other than the semiconductor device shown in FIG.
  • the protective layer 11 is configured as a base material for the protective film 10.
  • the protective layer 11 is made of a nonconductive inorganic material.
  • the non-conductive inorganic material is not particularly limited as long as it is suitable for workpiece processing, for example, dicing of a semiconductor wafer, and typically includes a vitreous material, a ceramic material, or a mixture thereof.
  • the glassy material includes plate glass, glass fiber, and the like.
  • the structure of the glass used for the plate glass or glass fiber may be amorphous or crystalline.
  • the kind of glass is not particularly limited, and typical examples include soda lime glass, lead glass, borosilicate glass, and quartz glass.
  • the plate glass for example, a thin plate glass for display, particularly an ultra-thin plate glass having flexibility that can be wound into a roll shape is preferable.
  • the glass fiber for example, glass fiber configured as glass fiber paper (glass paper) or a battery material (separator) is applicable.
  • the protective film 10 of the present embodiment increases the elastic modulus of the protective layer 11 as compared to the case where the protective layer 11 is made of a synthetic resin. Can do.
  • the elastic modulus of the protective layer 11 is not particularly limited as long as it can typically suppress the warp of the first semiconductor package P1 during reflow mounting.
  • the warpage of the first semiconductor package P1 is mainly caused by mismatching between the linear expansion coefficient of the first semiconductor chip C1 and the linear expansion coefficient of the first wiring substrate 21, and the difference between the two is larger. A large warp is induced.
  • the direction of warpage varies depending on the type and characteristics of the material, but tends to be opposite to each other during heating and cooling.
  • FIGS. 4A and 4B are schematic views showing a slightly warped state of a semiconductor package not provided with a protective film.
  • FIG. 4A shows a state at a normal temperature
  • FIG. 4B shows a state at a high temperature. Therefore, it is preferable that the elastic modulus of the protective layer 11 can suppress warpage in both directions of the first semiconductor package P1.
  • the first semiconductor chip C1 is made of a silicon substrate
  • the first wiring board 21 is made of a glass epoxy organic material.
  • the linear expansion coefficient ( ⁇ 10 ⁇ 6 / ° C.) of the first semiconductor chip C1 and the linear expansion coefficient ( ⁇ 10 ⁇ 5 / ° C.) of the first wiring board 21 are different by about one digit, and the first wiring board 21 However, the thermal expansion (thermal contraction) is larger than that of the first semiconductor chip C1.
  • the linear expansion coefficient of the protective layer 11 may be set with reference to the linear expansion coefficient of the first wiring substrate 21 or may be set with reference to the linear expansion coefficient of the first semiconductor chip C1.
  • the linear expansion coefficient of the protective layer 11 is matched with the linear expansion coefficient of the first wiring board 21 or is made smaller than the linear expansion coefficient of the first wiring board 21 to protect the first wiring board 21.
  • the deformation of the first semiconductor chip C1 sandwiched between the film 10 can be suppressed.
  • the rigidity of the first semiconductor chip C1 is adjusted by matching the linear expansion coefficient of the protective layer 11 with the linear expansion coefficient of the first semiconductor chip C1, or by making it smaller than the linear expansion coefficient of the first semiconductor chip C1.
  • the linear expansion coefficient of the protective layer 11 may be set to an appropriate value between the linear expansion coefficient of the first wiring substrate 21 and the linear expansion coefficient of the first semiconductor chip C1.
  • the warp of the first semiconductor package P1 can be effectively suppressed. What is necessary is just to select the nonelectroconductive inorganic material which comprises the protective layer 11 from the material from which the target linear expansion coefficient is obtained. Further, a plurality of types of non-conductive inorganic materials may be combined so as to obtain a target linear expansion coefficient.
  • the protective layer 11 is made of a glassy material, and more specifically, is made of plate glass.
  • the handleability of the protective film 10 is enhanced and the productivity is improved.
  • a so-called tempered glass material may be used for the plate glass, or a normal glass material may be used.
  • a rigid glass sheet may be used, or a flexible glass film may be used.
  • a material having optical transparency is used for the plate glass, but a colored material may be used.
  • the linear expansion coefficient of the protective layer 11 can be selected or adjusted according to the components of the plate glass constituting the protective layer 11, the processing method, and the like.
  • the plate glass constituting the protective layer 11 can typically be selected from those having a linear expansion coefficient on the order of 10 ⁇ 5 to 10 ⁇ 7 / ° C.
  • the softening point (Tg) of the vitreous material constituting the protective layer 11 is preferably higher than the reflow temperature (for example, 260 ° C. or higher). As a result, the softening and deformation of the protective layer 11 during reflow mounting can be suppressed, and the warpage suppressing effect of the semiconductor chip C1 can be maintained.
  • the thickness of the protective layer 11 includes the size (thickness and size) of the first semiconductor chip C1, the size (thickness and size) of the first semiconductor package P1, the first semiconductor package P1 and the first semiconductor package C1. It is possible to set appropriately according to the gap between the two semiconductor packages P2.
  • a plate glass having a flexibility of 10 ⁇ m or more and 300 ⁇ m or less, preferably 50 ⁇ m or more and 200 ⁇ m or less is used as the protective layer 11. As a result, it is possible to effectively prevent the warp deformation of the first semiconductor package P1 while ensuring the thinning of the first semiconductor package P1.
  • the protective layer 11 has flexibility, the protective film 10 can be wound in a roll shape, and handling property, storage property, transportability and the like are improved.
  • a flexible glass film has an advantage of excellent handling properties because it has little deformation such as curling when unwound from a roll.
  • plate glass For such plate glass, commercially available materials may be used, or materials optimized according to applications may be used.
  • a commercially available material for example, non-alkali ultrathin glass “G-Leaf” (registered trademark) manufactured by Nippon Electric Glass Co., Ltd. can be used.
  • the adhesive layer 12 is provided on one surface of the protective layer 11.
  • the adhesive layer 12 typically includes at least one of a thermosetting component and an energy ray curable component and a binder polymer component.
  • thermosetting component examples include epoxy resin, phenol resin, melamine resin, urea resin, polyester resin, urethane resin, acrylic resin, polyimide resin, benzoxazine resin, and mixtures thereof.
  • an epoxy resin, a phenol resin, and a mixture thereof are preferably used.
  • bisphenol glycidyl type epoxy resin, o-cresol novolak type epoxy resin and phenol novolak type epoxy resin are preferably used. These epoxy resins can be used alone or in combination of two or more.
  • the energy ray-curable component is composed of a compound that is polymerized and cured when irradiated with energy rays such as ultraviolet rays and electron beams.
  • This compound has at least one polymerizable double bond in the molecule, and usually has a molecular weight of about 100 to 30,000, preferably about 300 to 10,000.
  • energy beam polymerization type compounds include trimethylolpropane triacrylate, tetramethylolmethane tetraacrylate, pentaerythritol triacrylate, dipentaerythritol monohydroxypentaacrylate, dipentaerythritol hexaacrylate, and 1,4-butylene glycol.
  • Diacrylate, 1,6-hexanediol diacrylate, polyethylene glycol diacrylate, oligoester acrylate, polyester-type or polyether-type urethane acrylate oligomer, polyester acrylate, polyether acrylate, epoxy-modified acrylate, and the like can be used.
  • an ultraviolet curable resin is preferably used, and specifically, an oligoester acrylate, a urethane acrylate oligomer, or the like is particularly preferably used.
  • an oligoester acrylate, a urethane acrylate oligomer, or the like is particularly preferably used.
  • the binder polymer component is used to give an appropriate tack to the protective layer 11 and improve the operability of the sheet.
  • the weight average molecular weight of the binder polymer is usually in the range of 50,000 to 2,000,000, preferably 100,000 to 1,500,000, particularly preferably 200,000 to 1,000,000. If the molecular weight is too low, sheet formation will be insufficient, and if it is too high, compatibility with other components will deteriorate, and as a result, uniform sheet formation will be hindered.
  • binder polymer for example, an acrylic polymer, a polyester resin, a urethane resin, a silicone resin, a rubber polymer, and the like are used, and an acrylic polymer is particularly preferably used.
  • the acrylic polymer examples include (meth) acrylic acid ester copolymers composed of structural units derived from (meth) acrylic acid ester monomers and (meth) acrylic acid derivatives.
  • the (meth) acrylic acid ester monomer is preferably a (meth) acrylic acid alkyl ester having an alkyl group having 1 to 18 carbon atoms, such as methyl (meth) acrylate, ethyl (meth) acrylate, (meth) ) Propyl acrylate, butyl (meth) acrylate, etc. are used.
  • the (meth) acrylic acid derivative include (meth) acrylic acid, glycidyl (meth) acrylate, hydroxyethyl (meth) acrylate, and the like.
  • the adhesive layer 12 may be colored.
  • the adhesive layer 12 is colored by, for example, blending a pigment, a dye, or the like. When the adhesive layer 12 is colored, the appearance can be improved and the visibility and distinguishability can be enhanced when laser printing is performed.
  • the color of the adhesive layer 12 is not particularly limited, and may be an achromatic color or a chromatic color. In the present embodiment, the adhesive layer 12 is colored black.
  • a coupling agent may be added to the adhesive layer 12 for the purpose of improving the adhesion and adhesion between the protective film 10 and the chip back surface after curing.
  • a coupling agent can improve adhesiveness and adhesiveness without impairing the heat resistance of the protective film 10, and further improves water resistance (moisture heat resistance).
  • a commercially available material may be used, or a material optimized according to the application may be used.
  • a commercially available material for example, a chip back surface protection tape “LC tape” series (for example, LC2841, LC2824H, LC2826H, LC2850) manufactured by Lintec Corporation is preferably used.
  • the protective film 10 of this embodiment further includes a release sheet 13.
  • the release sheet 13 is provided so as to cover the adhesive layer 12, and is peeled from the adhesive layer 12 when the protective film 10 is used.
  • Examples of the release sheet 13 include polyethylene film, polypropylene film, polybutene film, polybutadiene film, polymethylpentene film, polyvinyl chloride film, vinyl chloride copolymer film, polyethylene terephthalate film, polyethylene naphthalate film, and polybutylene terephthalate film. , Polyurethane film, ethylene vinyl acetate film, ionomer resin film, ethylene / (meth) acrylic acid copolymer film, ethylene / (meth) acrylic acid ester copolymer film, polystyrene film, polycarbonate film, polyimide film, fluororesin film, etc. Is used. These crosslinked films are also used. Furthermore, these laminated films may be sufficient.
  • the surface tension of the release sheet 1 is preferably 40 mN / m or less, more preferably 37 mN / m or less, and particularly preferably 35 mN / m or less.
  • a release sheet 13 having a low surface tension can be obtained by appropriately selecting the material, and can be obtained by applying a silicone resin or the like to the surface of the release sheet 13 and performing a release treatment. You can also.
  • the thickness of the release sheet 13 is usually about 5 to 300 ⁇ m, preferably about 10 to 200 ⁇ m, particularly preferably about 20 to 150 ⁇ m.
  • a commercially available material may be used, or a material optimized according to the application may be used.
  • a commercially available material for example, a release film “D-645H” manufactured by Lintec Corporation is preferably used.
  • a printing layer may be provided on at least one surface of the protective layer 11.
  • the print layer typically includes characters, symbols, graphics, and the like, and displays the type of the semiconductor element or semiconductor device in an identifiable manner.
  • the printing layer is typically composed of at least a part of the protective layer 11 or the adhesive layer 12, and is formed, for example, on the surface of the adhesive layer that is bonded to the protective layer.
  • the printing layer may be formed, for example, by scraping the surface of the protective layer 11 by a laser processing method or the like, or may be formed by modifying the surface of the adhesive layer 12 by laser light irradiation.
  • the protective layer 11 is made of a light-transmitting material such as plate glass or transparent ceramic, the protective layer 11 is provided with light-transmitting properties.
  • the printing layer on the surface can be easily formed.
  • the protective film 10 may have a printing layer separately. In other words, the print layer may be composed of a layer different from the protective layer 11 and the adhesive layer 12.
  • FIGS. 5A to 5C are schematic cross-sectional side views illustrating a configuration example of a semiconductor device to which a protective film 10 having a printing layer is attached.
  • FIG. 5A shows an example in which the printing layer 14 is provided on the lower surface (adhesive layer 12) of the protective layer 11.
  • the printing layer 14 is composed of at least a part of the adhesive layer 12 and is formed by irradiating the adhesive layer 12 with an infrared laser (laser marking) from above the protective layer 11. Since the protective layer 11 is made of a glassy material having translucency, the infrared laser can easily reach the adhesive layer 12 via the protective layer 11.
  • the print layer 14 is formed at the interface between the protective layer 11 and the adhesive layer 12 (surface on the adhesion side of the adhesive layer 12 to the protective layer 11), and can be recognized through the protective layer 11. Includes symbols or graphics.
  • the print layer 14 typically displays the type of semiconductor chip or semiconductor device.
  • FIG. 5B shows an example in which the printing layer 14 is provided on the upper surface of the protective layer 11.
  • the printing layer 14 may be made of the same material as the adhesive layer 12 or may be made of a material different from the adhesive layer 12.
  • the protective layer 11 may not transmit infrared rays.
  • the laser marking on the print layer 14 may be performed before the adhesive layer 12 is cured, or may be performed after the adhesive layer 12 is cured.
  • FIG. 5C shows an example in which the print layer 14 is provided on at least a part of the protective layer 11.
  • the protective layer 11 is made of a light-transmitting non-conductive inorganic material such as a glassy material
  • laser processing or surface processing using a micro cutter is possible.
  • print information may be written on the surface of the protective layer 11 using a laser beam that can process the protective layer 11 (which can absorb a glassy material).
  • the print layer 14 formed in this manner can make print information float on the surface of the protective layer 11 by viewing the protective layer 11 from the front or oblique direction.
  • 6A to 6E are schematic process cross-sectional views illustrating a method for manufacturing the first semiconductor package P1.
  • a protective film 10F is attached to the back surface (upper surface in the drawing) of the semiconductor wafer W thinned to a predetermined thickness (for example, 50 ⁇ m) by the back grinding process.
  • the protective film 10 ⁇ / b> F is formed in, for example, a size and shape substantially the same as the semiconductor wafer W, and is attached to the back surface of the semiconductor wafer W via the adhesive layer 12.
  • the release sheet 13 (see FIG. 3) of the protective film 10 is peeled from the adhesive layer 12 before being attached to the semiconductor wafer W. Thereafter, the adhesive layer 12 is cured by heat treatment or energy ray irradiation treatment.
  • the protective film 10F By sticking the protective film 10F to the semiconductor wafer W, the apparent thickness of the semiconductor wafer W is increased. As a result, the rigidity of the semiconductor wafer W is increased and the handling property and dicing suitability are improved. As a result, the semiconductor wafer W is effectively protected from damage and cracks.
  • a printing layer 14 (FIG. 5A) for displaying product information is formed on the protective film 10F.
  • the print layer 14 is formed by irradiating the adhesive layer 12 with an infrared laser through the protective layer 11 (laser marking). By forming the printing layer 14 at the wafer level, predetermined product information can be efficiently printed on each chip area.
  • the semiconductor wafer W to which the protective film 10F is bonded is mounted on the adhesive surface of the dicing tape T.
  • the dicing tape T is disposed on a dicing table (not shown) provided on one surface of the dicing tape T with the adhesive layer facing upward, and is fixed by the ring frame F.
  • the semiconductor wafer W is fixed on the dicing tape T via the protective film 10F with its circuit surface facing upward.
  • the semiconductor wafer W is diced for each circuit (on a chip basis) by the dicer D.
  • the blade of the dicer D cuts the semiconductor wafer W at a depth reaching the upper surface (adhesive surface) of the dicing tape T, whereby the protective film 10F is cut together with the semiconductor wafer W in units of chips.
  • a protective film 10 corresponding to the chip C1 is formed.
  • the semiconductor chip C ⁇ b> 1 is peeled from the adhesive layer of the dicing tape T together with the protective film 10 by the collet K. Thereafter, flux is attached to the circuit surface (bump) of the semiconductor chip C1, and as shown in FIG. 6E, the semiconductor chip (first semiconductor chip) C1 is connected to the wiring board (first semiconductor chip) using the mounter M. Flip chip mounting is performed on a wiring board 21.
  • the protective film 10 is bonded to the back surface of the semiconductor chip C1, the apparent rigidity of the semiconductor chip C1 is increased, thereby improving the dicing suitability, the picking process from the dicing tape, Chip stress can be prevented from stress acting in the mounting process on the wiring board.
  • the protective layer 11 is composed of a glassy material (non-conductive inorganic material), the dicing process is performed while improving the processing accuracy during dicing, as compared with the case where the protective layer 11 is composed of metal. Wear and deterioration of the saw (blade) can be suppressed. Further, even if the chips adhere to the circuit surface of the semiconductor chip C1, no short circuit failure occurs. As a result, productivity and reliability can be improved.
  • the protective layer 11 is made of a vitreous material, warpage of the semiconductor chip C1 in the reflow mounting process of the semiconductor chip C1 on the wiring substrate 21 can be suppressed.
  • FIGS. 7A and 7B show the evaluation results of the coplanarity of a semiconductor chip to which two protective films having different structures are attached.
  • the silicon semiconductor chip used for the evaluation had a thickness of 50 ⁇ m and a size of 10 mm ⁇ 10 mm.
  • the amount of warpage of the upper surface of the chip (the upper surface of the protective film) after reflow mounting on the glass epoxy wiring board was evaluated.
  • IR reflow was performed three times with a preheating temperature of 130 ° C., a heating temperature (maximum temperature) of 260 ° C., and a heating time (holding time at the heating temperature) of 1 minute.
  • a reflow furnace “WL-15-20DNX type” manufactured by Sagami Riko Co., Ltd. was used.
  • “Thermoray PS200e” manufactured by Akrometrix was used as a coplanarity evaluation apparatus.
  • a protective tape “LC2850” (hereinafter referred to as a protective tape) having a thickness of 25 ⁇ m is used as the protective film, and the sample shown in FIG. 7 (B) is used.
  • a protective film a laminate (corresponding to the protective film 10 according to this embodiment) of the protective tape and a glass film having a thickness of 100 ⁇ m (Nippon Electric Glass Co., Ltd. ultra-thin glass “G-Leaf” (registered trademark)) ) was used.
  • the warp of the chip was 214 ⁇ m, whereas in the sample shown in FIG. 7B, the warp of the chip was 56 ⁇ m.
  • the amount of warpage of the chip when the thickness of the glass film was 50 ⁇ m was 111 ⁇ m.
  • the warp amount of the chip when a 30 ⁇ m thick aluminum film was laminated was 106 ⁇ m
  • the warp amount of the chip when an aluminum film of 40 ⁇ m thickness was laminated was 69 ⁇ m. It was.
  • the first semiconductor package P1 with less warp can be manufactured stably. Therefore, even when the second semiconductor package P2 is mounted on the first semiconductor package P1 and the semiconductor device 100 is mounted on the control substrate 110, warping of the first semiconductor package P1 or the semiconductor device 100 is effectively suppressed. Therefore, it is possible to prevent the connection reliability of each terminal portion from being lowered due to warping deformation.
  • FIG. 8 is a schematic sectional side view showing a configuration of a semiconductor device 200 according to another embodiment of the present invention.
  • configurations different from those of the first embodiment will be mainly described, and configurations similar to those of the above-described embodiment will be denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • the semiconductor device 200 of this embodiment is common in that it has a PoP structure as in the first embodiment, but the base material 211 of the second wiring board 210 in the second semiconductor package P2 is made of a vitreous material. It differs from 1st Embodiment by the point comprised while being comprised as a protective layer of 1st semiconductor chip C1.
  • the second wiring board 210 includes a base material 211, a wiring layer (via V2), and an adhesive layer 212.
  • the substrate 211 is made of a vitreous material.
  • the wiring layer includes a wiring pattern provided on the upper surface and the lower surface of the base material 211 and an interlayer connection portion (via V2) provided in the base material 211, and the first wiring substrate 21 and the second wiring layer 21 are provided.
  • the semiconductor chip C2 (C21, C22) is electrically connected.
  • the adhesive layer 212 is provided on the lower surface of the base material 211 and bonded to the back surface (upper surface in the drawing) of the first semiconductor chip C1.
  • the thickness of the base material 211 is not particularly limited as long as a predetermined rigidity required for a wiring board can be ensured, and for example, a thickness of 50 ⁇ m or more and 300 ⁇ m or less is used.
  • the form of the base material 211 is not particularly limited, and may be configured in a rigid sheet shape having high self-supporting property (self-supporting property) or may be configured in a film shape having flexibility.
  • plate glass is used as the vitreous material constituting the substrate 211, but other than this, a laminated body of glass fibers, a sintered body of glass powder, or the like may be used.
  • the base material 211 may be comprised with other nonelectroconductive inorganic materials other than a glassy material, for example, a ceramic board.
  • the adhesive layer 212 is configured similarly to the first embodiment (adhesive layer 12).
  • the adhesive layer 212 functions as a sealing layer that brings the base material 211 and the first semiconductor chip C1 into close contact with each other and blocks the back surface of the first semiconductor chip C1 from the outside air.
  • the illustrated adhesive layer 212 is provided only in a region facing the back surface of the first semiconductor chip C1, but the present invention is not limited thereto, and the adhesive layer 212 may be provided over the entire lower surface of the base material 211. Good. In this case, an opening may be formed in the adhesive layer 212 at a position where the bump 32 is provided, or the adhesive layer 212 itself may be a conductive adhesive layer or an ACF (anisotropic conductive film) / ACP (anisotropic conductive film). It may be made of an anisotropic conductive material such as paste).
  • the second wiring board 210 has the base material 211 made of a vitreous material, and the first semiconductor chip is interposed via the adhesive layer 212. Bonded to the back surface of C1.
  • the warp of the first semiconductor chip C1 can be effectively suppressed, so that the warp deformation of the semiconductor device 200 can be prevented and the connection of each terminal portion can be prevented. Reliability can be increased.
  • the adhesive layer 212 of the second wiring substrate 210 is bonded to the back surface of the first semiconductor chip C1, the first semiconductor package P1 and the second semiconductor package P2 As a result, the bonding reliability of the bumps 32 can be improved. Further, since the clearance between the second wiring substrate 210 and the first semiconductor chip C1 becomes zero, it is possible to contribute to the thinning of the semiconductor device 200.
  • FIG. 9 is a schematic cross-sectional side view illustrating a configuration of a composite sheet 300 according to another embodiment of the present invention.
  • configurations different from those of the first embodiment will be mainly described, and configurations similar to those of the above-described embodiment will be denoted by the same reference numerals, and description thereof will be omitted or simplified.
  • the composite sheet 300 according to this embodiment is laminated on the pressure-sensitive adhesive sheet 70 in which the pressure-sensitive adhesive layer 72 is laminated on one surface of the base layer 71 and the pressure-sensitive adhesive sheet 70 on the pressure-sensitive adhesive layer 72 side.
  • a protective film 10 is configured in the same manner as in the first embodiment, and is an adhesive provided on the surface of the protective layer 11 that is formed of a non-conductive inorganic material and on the surface opposite to the adhesive layer 74 side of the protective layer 11.
  • the composite sheet 300 is used to form a protective film on the workpiece or a workpiece obtained by processing the workpiece while being attached to the workpiece and holding the workpiece when the workpiece is processed.
  • This protective film is comprised from the protective film 10, Preferably, the protective film 10 which the adhesive bond layer 12 hardened
  • the composite sheet 300 is used for holding a semiconductor wafer during dicing processing of a semiconductor wafer as a workpiece and forming a protective film on a semiconductor chip obtained by dicing, but is not limited thereto.
  • the pressure-sensitive adhesive sheet 70 of the composite sheet 300 is generally referred to as a dicing sheet.
  • the base layer 71 of the pressure-sensitive adhesive sheet 70 is not particularly limited as long as the base layer 71 is suitable for work processing, for example, dicing and expanding of a semiconductor wafer.
  • a film mainly a resin-based material (Hereinafter referred to as “resin film”).
  • resin films include polyethylene films such as low density polyethylene (LDPE) films, linear low density polyethylene (LLDPE) films, and high density polyethylene (HDPE) films, polypropylene films, polybutene films, polybutadiene films, and polymethylpentene films.
  • LDPE low density polyethylene
  • LLDPE linear low density polyethylene
  • HDPE high density polyethylene
  • Polyolefin films such as ethylene-norbornene copolymer film and norbornene resin film; ethylene-vinyl acetate copolymer film, ethylene- (meth) acrylic acid copolymer film, ethylene- (meth) acrylic acid ester copolymer
  • Ethylene copolymer films such as films; Polyvinyl chloride films such as polyvinyl chloride films and vinyl chloride copolymer films; Polyethylene terephthalate films, Polybutylene films Polyester film such as terephthalate film; polyurethane film; polyimide film; polystyrene films; polycarbonate films; and fluorine resin film. Further, modified films such as these crosslinked films and ionomer films are also used.
  • the base layer 71 may be a film made of one of these, or may be a laminated film in which two or more of these are combined.
  • (meth) acrylic acid in the present specification means both acrylic acid and methacrylic acid. The same applies to other similar terms.
  • polyolefin films are preferred from the viewpoints of environmental safety, cost, etc.
  • polypropylene films having excellent heat resistance are preferred. If it is a polypropylene film, heat resistance can be imparted to the base layer 71 without impairing the expandability of the pressure-sensitive adhesive sheet 70 and the chip pickup property. Due to the heat resistance of the base layer 71, it is possible to suppress the occurrence of loosening of the pressure-sensitive adhesive sheet 70 even when the protective film 10 is heat-cured in a state where a workpiece is attached.
  • the resin film may be subjected to a surface treatment such as an oxidation method or a concavo-convex method or a primer treatment on one or both sides as desired for the purpose of improving the adhesion with the pressure-sensitive adhesive layer 72 laminated on the surface.
  • a surface treatment such as an oxidation method or a concavo-convex method or a primer treatment on one or both sides as desired for the purpose of improving the adhesion with the pressure-sensitive adhesive layer 72 laminated on the surface.
  • a surface treatment such as an oxidation method or a concavo-convex method or a primer treatment on one or both sides as desired for the purpose of improving the adhesion with the pressure-sensitive adhesive layer 72 laminated on the surface.
  • the oxidation method include corona discharge treatment, plasma discharge treatment, chromium oxidation treatment (wet), flame treatment, hot air treatment, ozone, ultraviolet irradiation treatment, and the like.
  • a thermal spraying method include a thermal spraying method.
  • the thickness of the base layer 71 is not particularly limited as long as it can function properly in each process in which the composite sheet 300 is used.
  • the range is preferably 20 to 450 ⁇ m, more preferably 25 to 400 ⁇ m, and particularly preferably 50 to 350 ⁇ m.
  • the pressure-sensitive adhesive layer 72 may be made of a non-energy ray curable pressure sensitive adhesive or may be made of an energy ray curable pressure sensitive adhesive.
  • the non-energy ray curable pressure-sensitive adhesive those having desired adhesive strength and removability are preferable.
  • Polyvinyl ether-based pressure-sensitive adhesives can be used.
  • an acrylic pressure-sensitive adhesive that has high adhesion to the protective film 10 and that can effectively prevent the workpiece or workpiece from falling off in a dicing process or the like is preferable.
  • the energy ray curable pressure-sensitive adhesive has an adhesive force that is reduced by energy beam irradiation. Therefore, when it is desired to separate the workpiece or workpiece and the pressure-sensitive adhesive sheet 70, it can be easily separated by irradiation with energy beam. it can.
  • the thickness of the pressure-sensitive adhesive layer 72 is not particularly limited as long as it can function properly in each process in which the composite sheet 300 is used. Specifically, the thickness is preferably 1 to 50 ⁇ m, particularly preferably 2 to 30 ⁇ m, and further preferably 3 to 20 ⁇ m.
  • a semiconductor (Si) chip has been described as an example of the semiconductor element.
  • other semiconductor bare chip parts such as GaAs (gallium arsenide) may be used, or CSP (Chip Size).
  • Package parts such as Package may be used.
  • the adhesive bond layer 12 of the protective film 10 may also be comprised with the material containing nonelectroconductive inorganic materials, such as a vitreous material.
  • the rigidity (elastic modulus) of the entire protective film 10 can be increased, warping of the first semiconductor chip C1 can be further suppressed.

Landscapes

  • Dicing (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

生産性、信頼性を損なうことなく、半導体チップの反りを抑制することが可能な半導体用保護フィルム及びこれを備えた半導体装置、並びに複合シートを提供する。　本発明の一形態に係る半導体用保護フィルム１０は、非導電性無機材料で構成された保護層１１と、保護層１１の一方の面に設けられた接着剤層１２とを具備する。保護層１１は、少なくともガラス質材料を含み、典型的には、板ガラスで構成される。これにより、保護対象である半導体素子の反りを効果的に抑制することが可能となる。

Description

半導体用保護フィルム、半導体装置及び複合シート
　本発明は、例えば半導体チップ等の半導体素子の裏面に貼着される半導体用保護フィルム及びこれを備えた半導体装置、並びに複合シートに関する。
　近年、フェイスダウン方式あるいはフリップチップ接続と呼ばれる実装法を用いた半導体装置の製造が広く行われている。このような実装法では、半導体チップの回路面を構成する表面（能動面）が配線基板に対向して配置され、半導体チップの表面に形成されたバンプと呼ばれる複数の電極を介して配線基板上に電気的・機械的に接続される。
　フェイスダウン方式で実装された半導体チップの裏面（非能動面）には、半導体チップを保護する目的で、保護フィルムが貼着されることが多い。このような保護フィルムとしては、接着剤層と、この接着剤層上に積層された保護層とを備え、上記保護層が耐熱性樹脂又は金属で構成された、フリップチップ型半導体裏面用フィルムが知られている（例えば特許文献１参照）。
　一方、近年における電子機器の小型化、高機能化に伴い、当該電子機器に搭載される半導体装置にも更なる小型化、高機能化が要求されている。このため、半導体チップの集積化、高密度化に必要なＰｏＰ（Package on Package）等のマルチチップモジュール技術の開発が各方面で進められている。
特開２０１２－３３６２６号公報
　半導体装置の小型化、薄型化を実現するためには、内蔵される半導体チップの更なる薄型化が必要とされる。しかしながら、半導体チップが薄くなるほど、半導体チップの剛性が低下し、その結果、熱応力に起因する半導体装置の反りがより顕著になる傾向がある。
　そこで、特許文献１には、半導体チップの裏面に貼着される保護フィルムの接着剤層において、全樹脂成分に対する熱硬化性樹脂の含有量を所定以下にすることで、パッケージの反りを抑制することが提案されている（特許文献１の段落［0034］）。しかしながら、合成樹脂で構成された接着剤層の剛性あるいは弾性率は比較的低く、このため、半導体チップの反りを十分に抑制することができない。
　一方、保護層を金属で構成することで比較的高い弾性率を確保することができる。しかしながら、保護層が金属で構成された保護フィルムを用いると、ダイシング加工時における加工精度の低下、ダイシングソー（ブレード）の摩耗、切り屑の付着による半導体チップ回路面の短絡不良等、生産性及び信頼性の点で種々の問題を招く。さらには、接着剤層表面にレーザー等で印字した場合、視認性が確保できなくなる。
　以上のような事情に鑑み、本発明の目的は、生産性、信頼性を損なうことなく、半導体チップの反りを抑制し、さらには視認性を確保することが可能な半導体用保護フィルム及びこれを備えた半導体装置、並びに複合シートを提供することにある。
　上記目的を達成するため、本発明の一形態に係る半導体用保護フィルムは、保護層と、接着剤層とを具備する。
　上記保護層は、非導電性無機材料で構成される。
　上記接着剤層は、上記保護層の一方の面に設けられる。
　上記半導体用保護フィルムは、保護層が非導電性無機材料で構成されているため、保護層が合成樹脂で構成される場合と比較して、保護層の弾性率を高めることができる。これにより、保護対象である半導体素子の反りを効果的に抑制することが可能となる。
　また、保護層が非導電性無機材料で構成されているため、保護層が金属で構成される場合と比較して、ダイシング加工時における加工精度を向上させつつ、ダイシングソーの摩耗や劣化を抑制することができる。また、切り屑が半導体チップの回路面に付着したとしても短絡不良が生じることはない。これにより、生産性および信頼性の向上が図れることになる。
　保護層を構成する非導電性無機材料は特に限定されず、典型的には、ガラス質材料、セラミック材料もしくはこれらの混合物などが挙げられる。ガラス質材料としては、典型的には、板ガラス、ガラス繊維等が挙げられる。なお、板ガラスやガラス繊維に使用されるガラスの構造は、非晶質であってもよいし結晶質であってもよい。
　さらに、非導電性無機材料にガラス等の透光性を有する材料を用いることで、接着剤層表面にレーザー等で印字した場合にも、視認性を確保することが可能となる。
　保護層が板ガラスで構成される場合、その厚さは、例えば、１０μｍ以上３００μｍ以下とすることができる。このような厚さの板ガラスを用いることで、半導体装置の薄型化に貢献することができるとともに、保護層のフレキシブル性が高まるためハンドリングが容易となる。
　本発明の一形態に係る半導体装置は、配線基板と、半導体素子と、保護フィルムとを具備する。
　上記半導体素子は、上記配線基板にフリップチップ実装される。
　上記保護フィルムは、非導電性無機材料で構成された保護層と、上記保護層の一方の面に設けられた接着剤層とを有し、上記接着剤層は上記半導体素子の裏面に接合される。
　上記半導体装置によれば、半導体素子の裏面に上記保護フィルムが設けられているため、半導体素子の反りを抑制しつつ、接続信頼性が高い半導体装置を得ることができる。
　保護層の少なくとも一方の面に印字層が設けられてもよい。印字層は、典型的には、文字、記号、図形等を含み、半導体素子あるいは半導体装置の種類等を識別可能に表示する。印字層は、典型的には、保護層又は接着剤層の少なくとも一部で構成され、例えば、接着剤層の保護層との接着側表面に形成される。印字層は、例えば、保護層の表面をレーザー加工法等で削ることで形成されてもよいし、レーザー光の照射により接着剤層表面を改質させることで形成されてもよい。特に、保護層が板ガラス、透明セラミックス等、透光性を有する材料で構成される場合、保護層に透光性が付与されるため、レーザー印字等により保護層の上から印字層を容易に形成することができる。上記保護フィルムは、印字層を別途有してもよい。すなわち、印字層は、保護層及び接着剤層とは異なる層で構成されてもよい。
　上記半導体装置は、上記配線基板に電気的に接続される半導体パッケージ部品をさらに具備してもよい。この場合、上記半導体素子は、上記配線基板と上記半導体パッケージ部品との間に配置される。
　これにより、反りを抑制されたＰｏＰ構造等の半導体装置を得ることができる。
　本発明の他の形態に係る半導体装置は、第１の配線基板と、第１の半導体素子と、第２の半導体素子と、第２の配線基板とを具備する。
　上記第１の半導体素子は、上記第１の配線基板にフリップチップ実装される。
　上記第２の配線基板は、上記第１の半導体素子と上記第２の半導体素子との間に配置される。上記第２の配線基板は、保護層と、配線層と、接着剤層とを有する。上記保護層は、非導電性無機材料で構成される。上記配線層は、上記保護層に設けられ、上記第１の配線基板と上記第２の半導体素子との間を電気的に接続する。上記接着剤層は、上記保護層の一方の面に設けられ、上記第１の半導体素子の裏面に接合される。
　上記半導体装置において、第２の配線基板は、非導電性無機材料で構成された保護層を有し、接着剤層を介して第１の半導体素子の裏面に接合される。これにより、第１の半導体チップの反りを抑制しつつ、接続信頼性の高い半導体装置を得ることができる。
　さらに、本発明の一形態に係る複合シートは、ベース層の一方の面側に粘着剤層が積層されてなる粘着シートと、上記粘着シートの上記粘着層側に積層された保護フィルムとを具備する。
　上記保護フィルムは、非導電性無機材料で構成された保護層と、上記保護層の前記粘着層側とは反対側の面に設けられた接着剤層と、を有する。
　本発明によれば、生産性、信頼性を損なうことなく、半導体チップの反りを抑制することができる。
本発明の第１の実施形態に係る半導体装置の構成を示す概略側断面図である。 図１における要部の拡大図である。 本発明の一実施形態に係る保護フィルムを示す概略側断面図である。 保護フィルムを備えていない半導体パッケージの反りの様子をやや誇張して示す模式図である。 印字層を有する保護フィルムが貼着された半導体装置の構成例を示す概略側断面図である。 上記半導体装置における第１の半導体パッケージの製造方法を説明する概略工程断面図である。 構成が異なる保護フィルムが各々貼着された半導体チップの共平面性の評価結果を示す図である。 本発明の第２の実施形態に係る半導体装置の構成を示す概略側断面図である。 本発明の第３の実施形態に係る複合シートの構成を示す概略断面図である。
　以下、図面を参照しながら、本発明の実施形態を説明する。
＜第１の実施形態＞
　図１は、本発明の一実施形態に係る半導体装置１００の構成を示す概略側断面図、図２は、図１における要部（第１の半導体パッケージＰ１）の拡大図である。
　各図において、Ｘ軸、Ｙ軸及びＺ軸は、相互に直交する３軸方向を示しており、Ｚ軸方向は、半導体装置１００の高さ方向（厚さ方向）に相当する。
［半導体装置］
　図１に示すように、本実施形態の半導体装置１００は、第１の半導体パッケージＰ１と第２の半導体パッケージＰ２との積層構造（ＰｏＰ：Package on Package）を有する。
　第１の半導体パッケージＰ１は、第１の配線基板２１と、第１の配線基板２１の上にフリップチップ実装（フリップチップ接続）された第１の半導体チップＣ１とを有する。
　第２の半導体パッケージＰ２は、第１の半導体パッケージＰ１の上に搭載される。第２の半導体パッケージＰ２は、第２の配線基板２２と、第２の配線基板２２の上にワイヤボンド接続された第２の半導体チップＣ２とを有する。第２の半導体チップＣ２は、大きさの異なる２つの半導体チップＣ２１，Ｃ２２の積層構造を有する。
　第１の半導体チップＣ１、第２の半導体チップＣ２（Ｃ２１，Ｃ２２）は、典型的には、単結晶シリコン（Ｓｉ）基板で構成され、その表面にトランジスタ、メモリ等の複数の回路素子が集積化された回路面が形成される。
　第１の半導体チップＣ１は、その回路面を第１の配線基板２１に向けたフェイスダウン方式で、第１の配線基板２１の上面にマウントされる。第１の半導体チップＣ１は、その回路面（図中下面）に形成された複数のバンプ（突起電極）４１を介して第１の配線基板２１に電気的機械的に接続される。第１の配線基板２１への第１の半導体チップＣ１の接合には、例えば、リフロー炉を用いたリフロー半田付け法が採用される。
　第１の半導体チップＣ１と第１の配線基板２１との間には、典型的には、アンダーフィル樹脂層５１が設けられる。アンダーフィル樹脂層５１は、第１の半導体チップＣ１の回路面及びバンプ４１を封止して外気から遮断し、さらに、第１の半導体チップＣ１と第１の配線基板２１との間の接合強度を高めてバンプ４１の接続信頼性を確保する目的で設けられる。
　第１の半導体チップＣ１の裏面（回路面とは反対側の面であって、図において上面）には、当該半導体チップＣ１を保護するための半導体用保護フィルム（以下、保護フィルムという）１０が貼着されている。保護フィルム１０は、後述するように、第１の半導体チップＣ１及び第１の半導体パッケージＰ１の反りを抑制する機能を有する。
　一方、第２の半導体チップＣ２（Ｃ２１，Ｃ２２）は、各々の回路面とは反対側の裏面を第２の配線基板２２に向けたフェイスアップ方式で、第２の配線基板２２の上面にマウントされる。第２の半導体チップＣ２（Ｃ２１，Ｃ２２）は、それらの回路面（図中上面）の周囲に各々配列された複数の電極パッド（図示略）を有し、各電極パッドに接続された複数のボンディングワイヤ４２を介して第２の配線基板２２に電気的に接続される。この場合、第２の配線基板２２と半導体チップＣ２１、及び、２つの半導体チップＣ２１，Ｃ２２は、非導電性の接着剤等によって、それぞれ相互に接合される。
　第２の配線基板２２の上面は、第２の半導体チップＣ２（Ｃ２１，Ｃ２２）及びボンディングワイヤ４２を封止する封止層５２が設けられる。封止層５２は、アンダーフィル樹脂層５１と同様に、第２の半導体チップＣ２（Ｃ２１，Ｃ２２）の回路面を外気から遮断し、第２の半導体チップＣ２（Ｃ２１，Ｃ２２）と第２の配線基板２２との接続信頼性を高める目的で設けられる。
　第１の配線基板２１及び第２の配線基板２２は、それぞれ同種の材料で構成されてもよいし、異種の材料で構成されてもよい。第１の配線基板２１及び第２の配線基板２２は、典型的には、ガラスエポキシ基板、ポリイミド基板等の有機系配線基板で構成されるが、これに限られず、セラミック基板やメタル基板が用いられてもよい。配線基板の種類は特に限定されず、片面基板、両面基板、多層基板、素子内蔵基板等の種々の基板が適用可能である。本実施形態において、第１及び第２の配線基板２１，２２は、それぞれビアＶ１，Ｖ２を有するガラスエポキシ系の多層配線基板で構成される。
　第１の配線基板２１の裏面（図中下面）には、マザーボード等と称される制御基板１１０に接続される複数の外部接続端子３１が設けられている。すなわち、第１の配線基板２１は、第１の半導体チップＣ１と制御基板１１０との間に介装されるインターポーザ基板（ドータ基板）として構成され、第１の半導体チップＣ１の回路面上のバンプ５１の配置間隔を制御基板１１０のランドピッチに変換する再配線層としての機能をも有する。
　第２の配線基板２２の裏面（図中下面）には、第１の配線基板２１の表面に接続される複数のバンプ３２が設けられている。すなわち、第２の配線基板２２は、第２の半導体チップＣ２（Ｃ２１，Ｃ２２）を第１の配線基板に接続するインターポーザ基板として構成され、第１の配線基板２１及び外部接続端子３１を介して、制御基板１１０に電気的に接続される。
　外部接続端子３１及びバンプ４１，３２は、典型的には、はんだバンプ（ボールバンプ）で構成されるが、これに限られず、めっきバンプやスタッドバンプ等の他の突起電極で構成されてもよい。第１の配線基板２１に対する第２の配線基板２２の接続、及び、制御基板１１０に対する半導体装置１００の接続には、リフロー半田付け法が採用される。
　ここで、リフロー実装時の半導体チップあるいは半導体装置の反り変形は、電子機器の故障や実装不良、信頼性低下の原因となるため、重要な課題の１つとなっている。例えば図１に示すようなＰｏＰ構造の半導体装置１００の場合、第１及び第２の半導体パッケージＰ１，Ｐ２は片面封止構造であるために反りが発生しやすい。特に、下段側に位置する第１の半導体パッケージＰ１が上段側に位置する第２の半導体パッケージＰ２に比べて薄いこと、封止領域が部分的であること等から、第２の半導体パッケージＰ２よりも第１の半導体パッケージＰ１に反りが発生しやすい。そして、はんだリフロー時に第１の半導体パッケージＰ１が大きく反っていると、第２の半導体パッケージＰ２のバンプ３２が第１の配線基板２１から離間し、接続不良が生じることがある。
　このような問題を解消するため、本実施形態の半導体装置１００は、第１の半導体チップＣ１の裏面に貼着された保護フィルム１０に、第１の半導体パッケージＰ１の反りを抑制する機能をもたせている。以下、保護フィルム１０の詳細について説明する。
［保護フィルムの構成］
　図３は、本発明の一実施形態に係る保護フィルム１０を示す概略側断面図である。
　保護フィルム１０は、第１の半導体チップＣ１の裏面に設けられる。保護フィルム１０は、第１の半導体チップＣ１の裏面に設けられることで、第１の半導体チップＣ１の剛性の向上、第１の半導体チップＣ１の裏面の保護、第１の半導体チップＣ１の品種の表示、第１の半導体パッケージＰ１の反り抑制等の種々の機能を発揮するように構成される。保護フィルム１０は、典型的には、後述するように、バックグラインド（裏面研削）工程後、ダイシング加工前に、半導体ウエハの裏面に貼り付けられる。
　図２に示すように、本実施形態の保護フィルム１０は、保護層１１と、接着剤層１２との積層構造を有する。保護フィルム１０は、図２に示すように、接着剤層１２を介して第１の半導体チップＣ１の裏面に貼着される。
　なお、保護フィルム１０は、第１の半導体チップＣ１の製造に用いられる半導体ウエハの裏面に貼着されたウエハサイズの保護フィルム１０Ｆ（図６（Ａ）参照）をチップレベルに切り出すことで形成される。なおまた、本発明に係る保護フィルムは、図１に示す半導体装置以外の半導体チップ用保護フィルムとして使用されることも、勿論可能である。
　（保護層）
　保護層１１は、保護フィルム１０の基材として構成される。保護層１１は、非導電性無機材料で構成される。非導電性無機材料としては、ワークの加工、例えば半導体ウエハのダイシングに適するものであれば特に限定されず、典型的には、ガラス質材料、セラミック材料もしくはこれらの混合物などが挙げられる。
　ガラス質材料としては、典型的には、板ガラス、ガラス繊維等が挙げられる。板ガラスやガラス繊維に使用されるガラスの構造は、非晶質であってもよいし結晶質であってもよい。ガラスの種類は特に限定されず、典型的には、ソーダ石灰ガラス、鉛ガラス、ホウケイ酸ガラス、石英ガラス等が挙げられる。板ガラスは、例えば、ディスプレイ用の薄板ガラス、特に、ロール状に巻き取り可能なフレキシブル性を有する超薄板ガラスが好ましい。ガラス繊維としては、例えば、ガラス繊維紙（ガラスペーパ）や電池用材料（セパレータ）として構成されるガラス繊維が適用可能である。
　本実施形態の保護フィルム１０は、保護層１１が非導電性無機材料で構成されているため、保護層１１が合成樹脂で構成される場合と比較して、保護層１１の弾性率を高めることができる。
　保護層１１の弾性率は、典型的には、リフロー実装時における第１の半導体パッケージＰ１の反りを抑制することができるものであれば特に限定されない。第１の半導体パッケージＰ１の反りは、主として、第１の半導体チップＣ１の線膨張係数と第１の配線基板２１の線膨張係数のミスマッチングに起因し、両者の線膨張係数の違いが大きいほど、大きな反りが誘発される。反りの方向は、材料の種類や特性等に応じて異なるものの、加熱時と冷却時とで相互に逆方向となる傾向がある。図４は、保護フィルムを備えていない半導体パッケージの反りの様子をやや誇張して示す模式図であり、（Ａ）は常温時、（Ｂ）は高温時の状態をそれぞれ示している。したがって、保護層１１の弾性率は、第１の半導体パッケージＰ１の両方向における反りを抑制できるものであることが好ましい。
　本実施形態では、上述のように、第１の半導体チップＣ１はシリコン基板で構成され、第１の配線基板２１はガラスエポキシ系の有機材料で構成される。第１の半導体チップＣ１の線膨張係数（～１０－６／℃）と第１の配線基板２１の線膨張係数（～１０－５／℃）とは１桁ほど異なり、第１の配線基板２１が第１の半導体チップＣ１よりも熱膨張（熱収縮）が大きい。保護層１１の線膨張係数は、第１の配線基板２１の線膨張係数を基準に設定されてもよいし、第１の半導体チップＣ１の線膨張係数を基準に設定されてもよい。
　例えば、保護層１１の線膨張係数を第１の配線基板２１の線膨張係数に合わせることで、または第１の配線基板２１の線膨張係数より小さくすることで、第１の配線基板２１と保護フィルム１０との間に挟まれた第１の半導体チップＣ１の変形を抑制することが可能となる。また、保護層１１の線膨張係数を第１の半導体チップＣ１の線膨張係数に合わせることで、または第１の半導体チップＣ１の線膨張係数より小さくすることで、第１の半導体チップＣ１の剛性を高めて上記熱応力に起因する第１の半導体チップＣ１の変形を抑制することが可能となる。さらに、保護層１１の線膨張係数は、第１の配線基板２１の線膨張係数と第１の半導体チップＣ１の線膨張係数の間の適宜の値に設定されてもよい。
　以上のように保護層１１の線膨張係数を設定することで、第１の半導体パッケージＰ１の反りを効果的に抑制することが可能となる。保護層１１を構成する非導電性無機材料は、目的とする線膨張係数が得られる材料から選択すればよい。また、目的とする線膨張係数が得られるように複数種の非導電性無機材料が組み合わされてもよい。
　本実施形態において、保護層１１は、ガラス質材料で構成され、より具体的には、板ガラスで構成される。保護層１１を板ガラスで構成することにより、保護フィルム１０のハンドリング性が高まるとともに生産性の向上が図れるようになる。板ガラスには、いわゆる強化ガラス材料が用いられてもよいし、通常のガラス材が用いられてもよい。板ガラスには、リジッドなガラスシートが用いられてもよいし、フレキシブル性を有するガラスフィルムが用いられてもよい。板ガラスには、光透過性を有する材料が用いられるが、着色が施された材料が用いられてもよい。
　保護層１１の線膨張係数は、保護層１１を構成する板ガラスの成分、加工方法等によって選択あるいは調整することができる。保護層１１を構成する板ガラスは、典型的には、線膨張係数が１０－５から１０－７／℃オーダのものから選択することができる。
　保護層１１を構成するガラス質材料の軟化点（Ｔｇ）は、リフロー温度よりも高い温度（例えば２６０℃以上）であることが好ましい。これにより、リフロー実装時における保護層１１の軟化、変形を抑制し、半導体チップＣ１の反り抑制効果を維持することが可能となる。
　また、保護層１１の厚さは、第１の半導体チップＣ１のサイズ（厚さ、大きさ）、第１の半導体パッケージＰ１のサイズ（厚さ、大きさ）、第１の半導体パッケージＰ１と第２の半導体パッケージＰ２との間の隙間等に応じて適宜設定することが可能である。本実施形態において、保護層１１として、厚さが例えば１０μｍ以上３００μｍ以下、好ましくは、５０μｍ以上２００μｍ以下のフレキシブル性を有する板ガラスが用いられる。これにより、第１の半導体パッケージＰ１の薄型化を確保しつつ、第１の半導体パッケージＰ１の反り変形を効果的に防止することができる。
　また、保護層１１がフレキシブル性を有することで、保護フィルム１０をロール状に巻き取ることが可能となり、取扱い性、保存性、輸送性等が高められる。また、フレキシブル性を有するガラスフィルムは、ロールから巻き出されたときにカール等の変形が少ないため、ハンドリング性に優れるという利点がある。
　このような板ガラスは、市販の材料が用いられてもよいし、用途に応じて最適化された材料が用いられてもよい。市販の材料としては、例えば、日本電気硝子株式会社製の無アルカリ超薄板ガラス「Ｇ－Ｌｅａｆ」（登録商標）等を用いることができる。
　（接着剤層）
　接着剤層１２は、保護層１１の一方の面に設けられる。接着剤層１２は、典型的には、熱硬化性成分及びエネルギー線硬化性成分の少なくとも１種とバインダーポリマー成分とからなる。
　熱硬化性成分としては、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂等、及びこれらの混合物が挙げられる。特に本実施形態では、エポキシ樹脂、フェノール樹脂ならびにこれらの混合物が好ましく用いられる。
　これらの中でも、本実施形態では、ビスフェノール系グリシジル型エポキシ樹脂、o-クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。これらエポキシ樹脂は、１種単独で、または２種以上を組み合わせて用いることができる。
　エネルギー線硬化性成分は、紫外線、電子線等のエネルギー線の照射を受けると重合硬化する化合物からなる。この化合物は、分子内に少なくとも１つの重合性二重結合を有し、通常は、分子量が１００～３００００、好ましくは３００～１００００程度である。このようなエネルギー線重合型化合物としては、例えば、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレートあるいは１，４－ブチレングリコールジアクリレート、１，６－ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、オリゴエステルアクリレート、さらにポリエステル型またはポリエーテル型のウレタンアクリレートオリゴマーやポリエステルアクリレート、ポリエーテルアクリレート、エポキシ変性アクリレート等を用いることができる。
　これらの中でも本実施形態では、紫外線硬化型樹脂が好ましく用いられ、具体的には、オリゴエステルアクリレート、ウレタンアクリレートオリゴマー等が特に好ましく用いられる。エネルギー線硬化性成分に光重合開始剤を混入することにより、重合硬化時間ならびに光線照射量を少なくすることができる。
　バインダーポリマー成分は、保護層１１に適度なタックを与え、シートの操作性を向上するために用いられる。バインダーポリマーの重量平均分子量は、通常は５万～２００万、好ましくは１０万～１５０万、特に好ましくは２０万～１００万の範囲にある。分子量が低過ぎるとシート形成が不十分となり、高過ぎると他の成分との相溶性が悪くなり、結果として均一なシート形成が妨げられる。
　このようなバインダーポリマーとしては、たとえばアクリル系ポリマー、ポリエステル樹脂、ウレタン樹脂、シリコーン樹脂、ゴム系ポリマー等が用いられ、特にアクリル系ポリマーが好ましく用いられる。
　アクリル系ポリマーとしては、たとえば、（メタ）アクリル酸エステルモノマーおよび（メタ）アクリル酸誘導体から導かれる構成単位とからなる（メタ）アクリル酸エステル共重合体が挙げられる。ここで（メタ）アクリル酸エステルモノマーとしては、好ましくはアルキル基の炭素数が１～１８である（メタ）アクリル酸アルキルエステル、たとえば（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸プロピル、（メタ）アクリル酸ブチル等が用いられる。また、（メタ）アクリル酸誘導体としては、たとえば（メタ）アクリル酸、（メタ）アクリル酸グリシジル、（メタ）アクリル酸ヒドロキシエチル等を挙げることができる。
　メタクリル酸グリシジル等を共重合してアクリル系ポリマーにグリシジル基を導入することにより、熱硬化型接着成分としてのエポキシ樹脂との相溶性が向上し、また硬化後のＴｇが高くなり耐熱性も向上する。また、ヒドロキシエチルアクリレート等でアクリル系ポリマーに水酸基を導入することにより、チップへの密着性や粘着物性のコントロールが容易になる。
　また、接着剤層１２は、着色されていてもよい。接着剤層１２の着色は、たとえば、顔料、染料等を配合することで行われる。接着剤層１２を着色しておくと、外観の向上が図られるとともに、レーザー印字を施した際にその視認性、識別性を高めることができる。接着剤層１２の色は特に限定されず、無彩色でもよいし、有彩色でもよい。本実施形態において、接着剤層１２は、黒色に着色される。
　さらに、硬化後における保護フィルム１０とチップ裏面との接着性・密着性を向上させる目的で、接着剤層１２にカップリング剤を添加することもできる。カップリング剤は、保護フィルム１０の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性（耐湿熱性）も向上する。
　このような接着剤層１２は、市販の材料が用いられてもよいし、用途に応じて最適化された材料が用いられてもよい。市販の材料としては、例えば、リンテック株式会社製のチップ裏面保護テープ「ＬＣテープ」シリーズ（例えば、ＬＣ２８４１、ＬＣ２８２４Ｈ、ＬＣ２８２６Ｈ、ＬＣ２８５０）が好適に用いられる。
　（剥離シート）
　図３に示すように、本実施形態の保護フィルム１０は剥離シート１３をさらに備える。剥離シート１３は、接着剤層１２を被覆するように設けられ、保護フィルム１０の使用時には、接着剤層１２から剥離される。
　剥離シート１３としては、例えば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・（メタ）アクリル酸共重合体フィルム、エチレン・（メタ）アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等が用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。
　さらに剥離シート１の表面張力は、好ましくは４０ｍＮ／ｍ以下、さらに好ましくは３７ｍＮ／ｍ以下、特に好ましくは３５ｍＮ／ｍ以下であることが望ましい。このような表面張力に低い剥離シート１３は、材質を適宜に選択して得ることが可能であるし、また剥離シート１３の表面にシリコーン樹脂等を塗布して離型処理を施すことで得ることもできる。
　剥離シート１３の厚さは、通常は５～３００μｍ、好ましくは１０～２００μｍ、特に好ましくは２０～１５０μｍ程度である。
　このような剥離シート１３は、市販の材料が用いられてもよいし、用途に応じて最適化された材料が用いられてもよい。市販の材料としては、例えば、リンテック株式会社製の剥離フィルム「Ｄ－６４５Ｈ」等が好適に用いられる。
　（印字層）
　保護層１１の少なくとも一方の面に印字層が設けられてもよい。印字層は、典型的には、文字、記号、図形等を含み、半導体素子あるいは半導体装置の種類等を識別可能に表示する。印字層は、典型的には、保護層１１又は接着剤層１２の少なくとも一部で構成され、例えば、接着剤層の保護層との接着側表面に形成される。印字層は、例えば、保護層１１の表面をレーザー加工法等で削ることで形成されてもよいし、レーザー光の照射により接着剤層１２表面を改質させることで形成されてもよい。特に、保護層１１が板ガラス、透明セラミックス等、透光性を有する材料で構成される場合、保護層１１に透光性が付与されるため、レーザー印字等により保護層の上から接着剤層１２表面の印字層を容易に形成することができる。保護フィルム１０は、印字層を別途有してもよい。すなわち、印字層は、保護層１１及び接着剤層１２とは異なる層で構成されてもよい。
　図５（Ａ）～（Ｃ）は、印字層を有する保護フィルム１０が貼着された半導体装置の構成例を示す概略側断面図である。
　図５（Ａ）は、保護層１１の下面（接着剤層１２）に印字層１４が設けられた例を示している。この場合、印字層１４は、接着剤層１２の少なくとも一部で構成され、保護層１１の上から接着剤層１２に赤外線レーザーを照射（レーザーマーキング）することで形成される。保護層１１は透光性を有するガラス質材料で構成されているため、保護層１１を介して接着剤層１２へ赤外線レーザーを容易に到達させることができる。この例では、印字層１４は、保護層１１と接着剤層１２との界面（接着剤層１２の保護層１１との接着側表面）に形成され、保護層１１を介して認識可能な文字、記号又は図形を含む。印字層１４は、典型的には、半導体チップあるいは半導体装置の種類等を表示する。
　図５（Ｂ）は、保護層１１の上面に印字層１４が設けられた例を示している。本例において、印字層１４は、接着剤層１２と同様な材料で構成されてもよいし、接着剤層１２とは異なる材料で構成されてもよい。また本例において、印字層１４は、保護層１１の上面に設けられているため、保護層１１は、赤外線を透過しないものであってもよい。図５（Ａ），（Ｂ）において、印字層１４に対するレーザーマーキングは、接着剤層１２の硬化前に行われてもよいし、接着剤層１２の硬化後に行われてもよい。
　図５（Ｃ）は、保護層１１の少なくとも一部に印字層１４が設けられた例を示している。保護層１１がガラス質材料等の透光性を有する非導電性無機材料で構成されている場合、レーザー加工やマイクロカッタを用いた表面加工が可能である。具体的には、例えば、保護層１１を加工可能な（ガラス質材料が吸収可能な）レーザー光を用いて、保護層１１の表面に印字情報が書き込まれてもよい。このようにして形成された印字層１４は、保護層１１を正面あるいは斜め方向から視認することで、保護層１１の表面に印字情報を浮き上がらせることができる。
［半導体装置の製造方法］
　続いて、保護フィルム１０を備えた半導体装置、特に、第１の半導体パーケージＰ１の製造方法について説明する。
　図６（Ａ）～（Ｅ）は、第１の半導体パッケージＰ１の製造方法を説明する概略工程断面図である。
　まず図６（Ａ）に示すように、バックグラインド工程によって所定の厚さ（例えば５０μｍ）に薄化された半導体ウエハＷの裏面（図中上面）に、保護フィルム１０Ｆが貼着される。保護フィルム１０Ｆは、例えば、半導体ウエハＷと略同等の大きさ、形状に形成され、接着剤層１２を介して半導体ウエハＷの裏面に貼着される。保護フィルム１０の剥離シート１３（図３参照）は、半導体ウエハＷへの貼着前に、接着剤層１２から剥離される。接着剤層１２は、その後、加熱処理あるいはエネルギー線照射処理によって硬化される。
　半導体ウエハＷに保護フィルム１０Ｆが貼着されることで、半導体ウエハＷの見掛け上の厚さが増し、その結果、半導体ウエハＷの剛性が高められるとともにハンドリング性やダイシング適性が向上する。これにより、半導体ウエハＷは損傷や割れ等から効果的に保護されることになる。
　次に、保護フィルム１０Ｆに製品情報を表示する印字層１４（図５（Ａ））が形成される。印字層１４は、保護層１１を介して接着剤層１２へ赤外線レーザーを照射することで形成される（レーザーマーキング）。印字層１４の形成をウエハレベルで行うことにより、個々のチップ領域へ所定の製品情報を効率よく印字することができる。
　続いて、図６（Ｂ）に示すように、保護フィルム１０Ｆが接着された半導体ウエハＷがダイシングテープＴの粘着面にマウントされる。ダイシングテープＴは、その一方の面に設けられ粘着層を上向きにして図示しないダイシングテーブル上に配置され、リングフレームＦによって固定される。半導体ウエハＷは、その回路面を上向きにして、保護フィルム１０Ｆを介してダイシングテープＴ上に固定される。
　そして、図６（Ｃ）に示すように、ダイサーＤによって、半導体ウエハＷが回路毎に（チップ単位に）ダイシングされる。このとき、ダイサーＤのブレードは、ダイシングテープＴの上面（粘着面）に達する深さで半導体ウエハＷを切断し、これにより保護フィルム１０Ｆは、半導体ウエハＷとともにチップ単位に切断されて、各半導体チップＣ１に対応する保護フィルム１０が形成される。
　続いて、図６（Ｄ）に示すように、コレットＫによって、半導体チップＣ１が保護フィルム１０とともにダイシングテープＴの粘着層から剥離される。その後、半導体チップＣ１の回路面（バンプ）へフラックスを付着させ、図６（Ｅ）に示すように、マウンタＭを用いて、半導体チップ（第１の半導体チップ）Ｃ１が配線基板（第１の配線基板）２１上へフリップチップ実装される。
　本実施形態によれば、半導体チップＣ１の裏面に保護フィルム１０が接着されているため、半導体チップＣ１の見掛け上の剛性が高まり、これによりダイシング適性が向上するとともに、ダイシングテープからのピックアップ工程や配線基板上へのマウント工程等において作用する応力から、チップ割れを防止することができる。
　また、保護層１１がガラス質材料（非導電性無機材料）で構成されているため、保護層１１が金属で構成される場合と比較して、ダイシング加工時における加工精度を向上させつつ、ダイシングソー（ブレード）の摩耗や劣化を抑制することができる。また、切り屑が半導体チップＣ１の回路面に付着したとしても短絡不良が生じることはない。これにより、生産性および信頼性の向上が図れることになる。
　さらに本実施形態によれば、保護層１１がガラス質材料で構成されているため、配線基板２１への半導体チップＣ１のリフロー実装工程における半導体チップＣ１の反りを抑制することができる。
　図７（Ａ），（Ｂ）に、構成が異なる２つの保護フィルムが各々貼着された半導体チップの共平面性（Coplanarity）の評価結果を示す。評価に用いたシリコン半導体チップの厚さは５０μｍ、大きさは１０ｍｍ×１０ｍｍであり、ガラスエポキシ系配線基板にリフロー実装した後のチップの上面（保護フィルムの上面）の反り量を評価した。
　リフロー条件としては、予備加熱温度１３０℃、加熱温度（最高温度）２６０℃、加熱時間（加熱温度での保持時間）１分間のＩＲリフローを３回行った。リフロー炉には、相模理工社製「ＷＬ－１５－２０ＤＮＸ型」を用いた。また、共平面性（Coplanarity）の評価装置には、Akrometrix社製「サーモレイPS200e」を用いた。
　そして、図７（Ａ）に示すサンプルには、保護フィルムとして、厚さ２５μｍのリンテック株式会社製保護テープ「ＬＣ２８５０」（以下、保護テープという）を用い、図７（Ｂ）に示すサンプルには、保護フィルムとして、上記保護テープと厚さ１００μｍのガラスフィルム（日本電気硝子株式会社製超薄板ガラス「Ｇ－Ｌｅａｆ」（登録商標））との積層体（本実施形態に係る保護フィルム１０に相当）を用いた。
　評価の結果、図７（Ａ）に示すサンプルでは、チップの反りが２１４μｍであったのに対して、図７（Ｂ）に示すサンプルでは、チップの反りが５６μｍであった。また、図示せずとも、上記ガラスフィルムの厚さを５０μｍとしたときのチップの反り量は１１１μｍであった。
　なお、参考例として、上記ガラスフィルムに代えて、厚さ３０μｍのアルミニウムフィルムを積層したときのチップの反り量は１０６μｍ、厚さ４０μｍのアルミニウムフィルムを積層したときのチップの反り量は６９μｍであった。
　以上のように、本実施形態によれば、第１の半導体チップＣ１の反りを抑制することができるため、反りの少ない第１の半導体パッケージＰ１を安定に製造することができる。したがって、第１の半導体パッケージＰ１上への第２の半導体パッケージＰ２の実装、制御基板１１０への半導体装置１００の実装に際しても、第１の半導体パッケージＰ１あるいは半導体装置１００の反りが効果的に抑えられるため、反り変形に起因する各端子部の接続信頼性の低下を防止することが可能となる。
＜第２の実施形態＞
　図８は、本発明の他の実施形態に係る半導体装置２００の構成を示す概略側断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
　本実施形態の半導体装置２００は、第１の実施形態と同様にＰｏＰ構造を有する点で共通するが、第２の半導体パッケージＰ２における第２の配線基板２１０の基材２１１が、ガラス質材料で構成されているとともに、第１の半導体チップＣ１の保護層として構成される点で、第１の実施形態と異なる。
　本実施形態において、第２の配線基板２１０は、基材２１１と、配線層（ビアＶ２）と、接着剤層２１２とを有する。基材２１１は、ガラス質材料で構成される。上記配線層は、基材２１１の上面及び下面に設けられた配線パターンと基材２１１の内部に設けられた層間接続部（ビアＶ２）とを有し、第１の配線基板２１と第２の半導体チップＣ２（Ｃ２１，Ｃ２２）との間を電気的に接続する。接着剤層２１２は、基材２１１の下面に設けられ、第１の半導体チップＣ１の裏面（図中上面）に接合される。
　基材２１１の厚さは、配線基板として要求される所定の剛性を確保できる大きさであれば特に限定されず、例えば、５０μｍ以上３００μｍ以下のものが用いられる。基材２１１の形態は特に限定されず、自己支持性（自立性）の高いリジッドなシート状に構成されてもよいし、フレキシブル性を有するフィルム状に構成されてもよい。基材２１１を構成するガラス質材料には、典型的には、板ガラスが用いられるが、これ以外にも、ガラス繊維の積層体、ガラス粉末の焼結体等が用いられてもよい。
　なお、基材２１１は、ガラス質材料以外の他の非導電性無機材料、例えばセラミック板などで構成されてもよい。
　接着剤層２１２は、第１の実施形態（接着剤層１２）と同様に構成される。接着剤層２１２は、基材２１１と第１の半導体チップＣ１とを相互に密着し、第１の半導体チップＣ１の裏面を外気から遮断する封止層として機能する。
　図示する接着剤層２１２は、第１の半導体チップＣ１の裏面と対向する領域にのみ設けられているが、これに限られず、基材２１１の下面全域に接着剤層２１２が設けられていてもよい。この場合、接着剤層２１２には、バンプ３２が設けられる位置に開口部が形成されてもよいし、接着剤層２１２自体が導電性接着層や、ＡＣＦ（anisotropic conductive film）／ＡＣＰ（anisotropic conductive paste）のような異方性導電材料で構成されてもよい。
　以上のように構成される本実施形態の半導体装置２００において、第２の配線基板２１０は、ガラス質材料で構成された基材２１１を有し、接着剤層２１２を介して第１の半導体チップＣ１の裏面に接合される。これにより、例えば制御基板１１０へのリフロー実装時において、第１の半導体チップＣ１の反りを効果的に抑制することができるため、半導体装置２００の反り変形が防止され、かつ、各端子部の接続信頼性を高めることが可能となる。
　また、本実施形態によれば、第２の配線基板２１０の接着剤層２１２が第１の半導体チップＣ１の裏面に接合されているため、第１の半導体パッケージＰ１と第２の半導体パッケージＰ２との接合がより強固になり、バンプ３２における接続信頼性を高めることが可能となる。また、第２の配線基板２１０と第１の半導体チップＣ１とのクリアランスがゼロになるため、半導体装置２００の薄型化にも貢献することができる。
＜第３の実施形態＞
　図９は、本発明の他の実施形態に係る複合シート３００の構成を示す概略側断面図である。以下、第１の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
　図９に示すように、本実施形態に係る複合シート３００は、ベース層７１の一方の面に粘着剤層７２が積層されてなる粘着シート７０と、粘着シート７０の粘着層７２側に積層された保護フィルム１０とを備えて構成される。
　保護フィルム１０は、第１の実施形態と同様に構成され、非導電性無機材料で構成された保護層１１と、保護層１１の粘着層７４側とは反対側の面に設けられた接着剤層１２とを有する。
　複合シート３００は、ワークを加工するときに、当該ワークに貼付されて当該ワークを保持するとともに、当該ワークまたは当該ワークを加工して得られる加工物に保護膜を形成するために用いられる。この保護膜は、保護フィルム１０、好ましくは、接着剤層１２が硬化した保護フィルム１０から構成される。
　複合シート３００は、一例として、ワークとしての半導体ウエハのダイシング加工時に半導体ウエハを保持するとともに、ダイシングによって得られる半導体チップに保護膜を形成するために用いられるが、これに限定されるものではない。この場合における複合シート３００の粘着シート７０は、通常、ダイシングシートと称される。
　粘着シート７０のベース層７１は、ワークの加工、例えば半導体ウエハのダイシングおよびエキスパンディングに適するものであれば、その構成材料は特に限定されず、通常は樹脂系の材料を主材とするフィルム（以下「樹脂フィルム」という）から構成される。
　樹脂フィルムの具体例として、低密度ポリエチレン（ＬＤＰＥ）フィルム、直鎖低密度ポリエチレン（ＬＬＤＰＥ）フィルム、高密度ポリエチレン（ＨＤＰＥ）フィルム等のポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、エチレン－ノルボルネン共重合体フィルム、ノルボルネン樹脂フィルム等のポリオレフィン系フィルム；エチレン－酢酸ビニル共重合体フィルム、エチレン－（メタ）アクリル酸共重合体フィルム、エチレン－（メタ）アクリル酸エステル共重合体フィルム等のエチレン系共重合フィルム；ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム等のポリ塩化ビニル系フィルム；ポリエチレンテレフタレートフィルム、ポリブチレンテレフタレートフィルム等のポリエステル系フィルム；ポリウレタンフィルム；ポリイミドフィルム；ポリスチレンフィルム；ポリカーボネートフィルム；フッ素樹脂フィルムなどが挙げられる。またこれらの架橋フィルム、アイオノマーフィルムのような変性フィルムも用いられる。ベース層７１はこれらの１種からなるフィルムでもよいし、さらにこれらを２種類以上組み合わせた積層フィルムであってもよい。なお、本明細書における「（メタ）アクリル酸」は、アクリル酸およびメタクリル酸の両方を意味する。他の類似用語についても同様である。
　上記の中でも、環境安全性、コスト等の観点から、ポリオレフィン系フィルムが好ましく、その中でも耐熱性に優れるポリプロピレンフィルムが好ましい。ポリプロピレンフィルムであれば、粘着シート７０のエキスパンド適性やチップのピックアップ適性を損なうことなく、ベース層７１に耐熱性を付与することができる。ベース層７１がかかる耐熱性を有することにより、ワークが貼付された状態で保護フィルム１０を熱硬化させた場合にも、粘着シート７０の弛みの発生を抑制することができる。
　上記樹脂フィルムは、その表面に積層される粘着剤層７２との密着性を向上させる目的で、所望により片面または両面に、酸化法や凹凸化法などによる表面処理、あるいはプライマー処理を施すことができる。上記酸化法としては、例えばコロナ放電処理、プラズマ放電処理、クロム酸化処理（湿式）、火炎処理、熱風処理、オゾン、紫外線照射処理などが挙げられ、また、凹凸化法としては、例えばサンドブラスト法、溶射処理法などが挙げられる。
　ベース層７１の厚さは、複合シート３００が使用される各工程において適切に機能できる限り、特に限定されない。好ましくは２０～４５０μｍ、より好ましくは２５～４００μｍ、特に好ましくは５０～３５０μｍの範囲である。
　粘着剤層７２は、非エネルギー線硬化性粘着剤から構成されてもよいし、エネルギー線硬化性粘着剤から構成されてもよい。非エネルギー線硬化性粘着剤としては、所望の粘着力および再剥離性を有するものが好ましく、例えば、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤、ウレタン系粘着剤、ポリエステル系粘着剤、ポリビニルエーテル系粘着剤等を使用することができる。これらの中でも、保護フィルム１０との密着性が高く、ダイシング工程等にてワークまたは加工物の脱落を効果的に抑制することのできるアクリル系粘着剤が好ましい。
　一方、エネルギー線硬化性粘着剤は、エネルギー線照射により粘着力が低下するため、ワークまたは加工物と粘着シート７０とを分離させたいときに、エネルギー線照射することにより、容易に分離させることができる。
　粘着剤層７２の厚さは、複合シート３００が使用される各工程において適切に機能できる限り、特に限定されない。具体的には、１～５０μｍであることが好ましく、特に２～３０μｍであることが好ましく、さらには３～２０μｍであることが好ましい。
　以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
　例えば以上の各実施形態では、半導体素子として、半導体（Ｓｉ）チップを例に挙げて説明したが、ＧａＡｓ（ガリウムヒ素）等の他の半導体ベアチップ部品が用いられてもよいし、ＣＳＰ（Chip Size Package）等のパッケージ部品が用いられてもよい。
　さらに第１の実施形態において、保護フィルム１０の接着剤層１２もまた、ガラス質材料等の非導電性無機材料を含有する材料で構成されてもよい。これにより、保護フィルム１０全体の剛性（弾性率）を高めることができるため、第１の半導体チップＣ１の反りを更に抑制することができる。また、接着剤層１２単独で保護フィルム１０を構成することも可能となり、保護フィルムの薄化を実現することができる。
　１０，１０Ｆ…保護フィルム
　１１…保護層
　１２，２１２…接着剤層
　１３…剥離シート
　１４…印字層
　２１…第１の配線基板
　２２，２１０…第２の配線基板
　１００，２００…半導体装置
　２１１…基材
　３００…複合シート
　Ｃ１…第１の半導体チップ
　Ｃ２…第２の半導体チップ
　Ｐ１…第１の半導体パッケージ
　Ｐ２…第２の半導体パッケージ
　Ｔ…ダイシングテープ
　Ｗ…半導体ウエハ

Claims (12)

  1. 　非導電性無機材料で構成された保護層と、
    　前記保護層の一方の面に設けられた接着剤層と
    　を具備する半導体用保護フィルム。
  2. 　請求項１に記載の半導体用保護フィルムであって、
    　前記非導電性無機材料は、少なくともガラス質材料を含む
    　半導体用保護フィルム。
  3. 　請求項２に記載の半導体用保護フィルムであって、
    　前記保護層は、板ガラスで構成される
    　半導体用保護フィルム。
  4. 　請求項１～３のいずれか１つに記載の半導体用保護フィルムであって、
    　前記保護層は、１０μｍ以上３００μｍ以下の厚さを有する
    　半導体用保護フィルム。
  5. 　配線基板と、
    　前記配線基板にフリップチップ実装された半導体素子と、
    　非導電性無機材料で構成された保護層と、前記保護層の一方の面に設けられ前記半導体素子の裏面に接合された接着剤層とを有する保護フィルムと
    　を具備する半導体装置。
  6. 　請求項５に記載の半導体装置であって、
    　前記保護層は、板ガラスで構成される
    　半導体装置。
  7. 　請求項６に記載の半導体装置であって、
    　前記保護フィルムは、前記保護層の少なくとも一方の面に設けられた印字層を有する
    　半導体装置。
  8. 　請求項７に記載の半導体装置であって、
    　前記印字層は、前記保護層又は前記接着剤層の少なくとも一部で構成される
    　半導体装置。
  9. 　請求項５～８のいずれか１つに記載の半導体装置であって、
    　前記保護層は、１０μｍ以上３００μｍ以下の厚さを有する
    　半導体装置。
  10. 　請求項５～９のいずれか１つに記載の半導体装置であって、
    　前記配線基板に電気的に接続される半導体パッケージ部品をさらに具備し、
    　前記半導体素子は、前記配線基板と前記半導体パッケージ部品との間に配置される
    　半導体装置。
  11. 　第１の配線基板と、
    　前記第１の配線基板にフリップチップ実装された第１の半導体素子と、
    　第２の半導体素子と、
    　非導電性無機材料で構成された基材と、前記基材に設けられ前記第１の配線基板と前記第２の半導体素子との間を電気的に接続する配線層と、前記基材の一方の面に設けられ前記第１の半導体素子の裏面に接合された接着剤層とを有し、前記第１の半導体素子と前記第２の半導体素子との間に配置された第２の配線基板と
    　を具備する半導体装置。
  12. 　ベース層の一方の面側に粘着剤層が積層されてなる粘着シートと、
    　前記粘着シートの前記粘着層側に積層された保護フィルムと
    　を具備し、
    　前記保護フィルムは、
    　非導電性無機材料で構成された保護層と、
    　前記保護層の前記粘着層側とは反対側の面に設けられた接着剤層と、を有する
    　複合シート。
PCT/JP2016/065992 2015-06-04 2016-05-31 半導体用保護フィルム、半導体装置及び複合シート Ceased WO2016194893A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680031690.4A CN107636825B (zh) 2015-06-04 2016-05-31 半导体用保护膜、半导体装置及复合片
KR1020177036492A KR102201459B1 (ko) 2015-06-04 2016-05-31 반도체용 보호 필름, 반도체 장치 및 복합 시트
US15/578,156 US10825790B2 (en) 2015-06-04 2016-05-31 Protective film for semiconductors, semiconductor device, and composite sheet

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-113907 2015-06-04
JP2015113907A JP6571398B2 (ja) 2015-06-04 2015-06-04 半導体用保護フィルム、半導体装置及び複合シート

Publications (1)

Publication Number Publication Date
WO2016194893A1 true WO2016194893A1 (ja) 2016-12-08

Family

ID=57441219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/065992 Ceased WO2016194893A1 (ja) 2015-06-04 2016-05-31 半導体用保護フィルム、半導体装置及び複合シート

Country Status (6)

Country Link
US (1) US10825790B2 (ja)
JP (1) JP6571398B2 (ja)
KR (1) KR102201459B1 (ja)
CN (1) CN107636825B (ja)
TW (1) TWI646616B (ja)
WO (1) WO2016194893A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169127B (zh) * 2019-05-15 2024-06-25 华为技术有限公司 一种芯片封装装置及其制备方法
KR102757722B1 (ko) 2020-05-22 2025-01-21 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 적층 필름 및 전자 장치의 제조 방법
CN118712146A (zh) * 2021-04-22 2024-09-27 成都芯源系统有限公司 倒装芯片封装单元及相关封装方法
CN115648532B (zh) * 2022-10-31 2025-11-25 长电科技管理有限公司 半导体封装注塑模具、注塑装置及半导体封装注塑方法
US20240379522A1 (en) * 2023-05-09 2024-11-14 Juniper Networks, Inc. Semiconductor package with two substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2002208571A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2010199542A (ja) * 2009-01-30 2010-09-09 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
US20110062599A1 (en) * 2009-09-17 2011-03-17 Joon Dong Kim Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2013041965A (ja) * 2011-08-15 2013-02-28 Fujikura Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135598A (ja) * 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001326195A (ja) * 2000-05-16 2001-11-22 Hitachi Ltd 半導体チップおよびその製造方法ならびに実装方法
JP4432110B2 (ja) * 2003-02-19 2010-03-17 日本電気硝子株式会社 半導体パッケージ用カバーガラス
JP2005298678A (ja) * 2004-04-12 2005-10-27 Fuji Photo Film Co Ltd セリウム付活ホウ酸ルテチウム系輝尽性蛍光体、放射線像変換パネルおよび放射線画像記録再生方法
JP4945902B2 (ja) * 2005-01-24 2012-06-06 大日本印刷株式会社 化粧材
CN101333070A (zh) * 2007-06-28 2008-12-31 旭硝子株式会社 带电极的玻璃基板的制造方法
US20090039532A1 (en) 2007-08-08 2009-02-12 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
JP5733600B2 (ja) * 2009-07-03 2015-06-10 日本電気硝子株式会社 素子封止体の製造方法、及び素子封止体
JP5419226B2 (ja) 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5820170B2 (ja) 2011-07-13 2015-11-24 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
US9450203B2 (en) * 2014-12-22 2016-09-20 Apple Inc. Organic light-emitting diode display with glass encapsulation and peripheral welded plastic seal
US20160201200A1 (en) * 2015-01-14 2016-07-14 Siemens Energy, Inc. Adhesion of coatings using adhesive bonding compositions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2002208571A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2010199542A (ja) * 2009-01-30 2010-09-09 Nitto Denko Corp ダイシングテープ一体型ウエハ裏面保護フィルム
US20110062599A1 (en) * 2009-09-17 2011-03-17 Joon Dong Kim Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2013041965A (ja) * 2011-08-15 2013-02-28 Fujikura Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20180002883A (ko) 2018-01-08
TWI646616B (zh) 2019-01-01
TW201707112A (zh) 2017-02-16
CN107636825B (zh) 2020-11-24
US20180138141A1 (en) 2018-05-17
CN107636825A (zh) 2018-01-26
JP2017001188A (ja) 2017-01-05
JP6571398B2 (ja) 2019-09-04
US10825790B2 (en) 2020-11-03
KR102201459B1 (ko) 2021-01-11

Similar Documents

Publication Publication Date Title
KR101933339B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법
JP5487619B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
TWI534236B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI527105B (zh) 用於半導體背面之切晶帶一體型薄膜
JP5249290B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP6571398B2 (ja) 半導体用保護フィルム、半導体装置及び複合シート
JP6958791B2 (ja) 半導体装置の製造方法
KR20150087222A (ko) 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프
CN102399505A (zh) 切割/芯片接合薄膜
KR20120011319A (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
KR20120010124A (ko) 플립칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR20140116204A (ko) 플립 칩형 반도체 장치의 제조 방법
KR20120011780A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
JP7319134B2 (ja) 半導体素子の製造方法
CN104946146A (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
KR20120011822A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2010245191A (ja) フィルム状接着剤
JP5811514B2 (ja) フィルム状接着剤
JP2010265416A (ja) フィルム状接着剤
JP6440657B2 (ja) 電子デバイス用テープ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16803327

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15578156

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20177036492

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16803327

Country of ref document: EP

Kind code of ref document: A1