WO2016125404A1 - 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置 - Google Patents

炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置 Download PDF

Info

Publication number
WO2016125404A1
WO2016125404A1 PCT/JP2015/085248 JP2015085248W WO2016125404A1 WO 2016125404 A1 WO2016125404 A1 WO 2016125404A1 JP 2015085248 W JP2015085248 W JP 2015085248W WO 2016125404 A1 WO2016125404 A1 WO 2016125404A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
semiconductor device
epitaxial film
sic
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/085248
Other languages
English (en)
French (fr)
Inventor
正行 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE112015002906.0T priority Critical patent/DE112015002906B4/de
Priority to JP2016573204A priority patent/JP6361747B2/ja
Priority to CN201580039339.5A priority patent/CN106536793B/zh
Publication of WO2016125404A1 publication Critical patent/WO2016125404A1/ja
Priority to US15/403,563 priority patent/US10208400B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B24B37/245—Pads with fixed abrasives
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device, and more particularly to a method for reducing the number of defects in a silicon carbide epitaxial film formed on a silicon carbide substrate.
  • SiC semiconductor devices have been formed on silicon substrates, but silicon materials are approaching the performance limit in terms of physical properties, silicon carbide with high substrate withstand voltage, low power loss, high temperature operation and high frequency operation ( SiC) semiconductor devices are attracting attention.
  • a SiC semiconductor device uses a low-resistance SiC substrate as a base, forms a SiC epitaxial film thereon, and implants impurities to form a device structure.
  • SiC has many polytypes (crystal polymorphs) such as 2H, 3C, 4H, 6H, and 15R due to the difference in the periodic structure at the time of bonding between Si and C, and mismatch tends to occur during crystal growth. There is a problem. For this reason, when a SiC single crystal is produced, crystals of different polytypes cannot be avoided, and there are many crystal defects such as dislocations due to crystal mismatch.
  • a SiC epitaxial film is formed on a SiC substrate, threading screw dislocations or threading edge dislocations on the SiC substrate surface are transferred as they are, or converted into basal plane dislocations or carrot defects, and propagated to the epitaxial film. It may become a defect.
  • defects that are not caused by the underlying layer also exist in the SiC epitaxial film.
  • the manufactured SiC semiconductor device has a leakage current abnormality and a breakdown voltage failure, so that the product yield decreases.
  • Patent Documents 1 to 5 listed below disclose defect reduction methods that are performed on the surface of a SiC substrate before the formation of an epitaxial film.
  • Patent Document 6 a SiC epitaxial film is formed on a SiC substrate, heated until the surface roughness Ra of the epitaxial film becomes 1 nm or more, and then planarized until Ra becomes less than 0.5 nm.
  • An epitaxial film defect reduction method is disclosed.
  • Patent Documents 1 to 5 have a problem that defects in the epitaxial film that are not caused by the underlying layer cannot be removed.
  • the method described in Patent Document 6 has a problem that step bunching occurs as a side effect.
  • an object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of reducing defects in a silicon carbide epitaxial film formed on a silicon carbide substrate, and a silicon carbide semiconductor device obtained thereby.
  • a method of manufacturing a silicon carbide semiconductor device of the present invention includes a step (A) of forming an epitaxial film of silicon carbide on a silicon carbide substrate, and chemical mechanical polishing the surface of the epitaxial film, A step (B) of performing a planarization process until an arithmetic average surface roughness Ra becomes 0.3 nm or less, a step (C) of thermally oxidizing the surface of the epitaxial film to form a sacrificial oxide film, and the sacrificial oxide film And a step (E) of cleaning the surface of the epitaxial film from which the sacrificial oxide film has been removed with deionized water.
  • defects generated during the growth of the epitaxial film can be removed by chemical mechanical polishing, and further, processing damage caused by chemical mechanical polishing can be removed together with the sacrificial oxide film.
  • the silicon carbide substrate used in the step (A) is planarized with an arithmetic average surface roughness Ra of 1 nm or less by chemical mechanical polishing.
  • the number of defects in the epitaxial film starting from the crystal defects of the silicon carbide substrate can be reduced.
  • the polishing amount of the epitaxial film in the step (B) is preferably 0.3 ⁇ m or more and 1 ⁇ m or less.
  • defects in the epitaxial film particularly pit-like defects that occupy the majority of the defects can be removed.
  • the thickness of the sacrificial oxide film in the step (C) is 20 nm or more and 100 nm or less.
  • the formation temperature of the sacrificial oxide film in the step (C) is 800 ° C. or higher and 1350 ° C. or lower.
  • the thickness of the sacrificial oxide film can be accurately controlled.
  • the sacrificial oxide film in the step (D) is removed with an aqueous solution containing hydrofluoric acid.
  • the smooth surface roughness before sacrificial oxidation can be maintained.
  • the silicon carbide semiconductor device of the present invention is preferably a silicon carbide semiconductor device manufactured by any of the methods described above.
  • crystal defects generated during the growth of the epitaxial film can be removed by chemical mechanical polishing, and processing damage due to chemical mechanical polishing can be removed together with the sacrificial oxide film.
  • the manufacturing method of the SiC semiconductor device of the present invention is as follows: (A) a step of forming a SiC epitaxial film; (B) a chemical mechanical polishing (CMP) step; (C) a sacrificial oxide film forming step; (D) a sacrificial oxide film removal step; (E) the cleaning process, It is comprised from the manufacturing process included in the order described above.
  • CMP chemical mechanical polishing
  • a chemical mechanical polishing step can be inserted before the step (A) to improve the flatness of the SiC substrate.
  • the surface of the SiC substrate can be cleaned by inserting a reactive plasma irradiation step before the step (A).
  • scrub cleaning can be inserted after the step (B) to remove the abrasive adhered to the surface of the SiC epitaxial film.
  • FIG. 1 schematically shows the above process flow.
  • SiC epitaxial film 2 is formed on SiC substrate 1, and in step (B), SiC epitaxial film 2 is chemically mechanically polished.
  • step (C) sacrificial oxide film 3 is formed, and in step (D) The sacrificial oxide film 3 is removed in step (E) and washed with deionized water (DIW) in step (E).
  • DIW deionized water
  • the defect 4 generated in the step (A) is removed by the chemical mechanical polishing in the step (B).
  • SiC substrate used for this invention is not specifically limited, For example, what sliced the bulk crystal obtained by the sublimation method or the chemical vapor deposition (CVD) method can be used.
  • the polytype of the SiC single crystal is not particularly limited, and examples thereof include 4H—SiC, 6H—SiC, and 3C—SiC.
  • 4H—SiC having high withstand voltage and high carrier mobility is preferably used. It is done.
  • the main surface of the substrate on which the epitaxial growth is performed is not particularly limited. For example, in the case of a 4H—SiC substrate, a (0001) Si surface, a (0001) C surface, and the like can be given.
  • the substrate is preferably an off substrate having an off angle of 1 to 12 ° with respect to the [0001] direction, and is inclined at an off angle of 4 ° or 8 °.
  • a cut substrate is more preferable.
  • the surface of the SiC substrate is preferably flattened so that the arithmetic average surface roughness Ra is 1 nm or less.
  • the surface of the SiC substrate can be subjected to chemical mechanical polishing before the SiC epitaxial film is formed. According to such an aspect, the number of defects that propagate from the SiC substrate surface to the SiC epitaxial film can be reduced.
  • SiC epitaxial film formation process The method for forming the SiC epitaxial film on the SiC substrate is not particularly limited, and can be formed by, for example, the low pressure CVD method or the atmospheric pressure CVD method.
  • examples of the Si supply source include monosilane and dichlorosilane
  • examples of the C supply source include propane and methane.
  • nitrogen, ammonia, etc. can be added as n-type dopant gas
  • trimethylaluminum can be added as p-type dopant gas.
  • hydrogen, argon or the like can be used as a carrier gas.
  • the CVD temperature is preferably 1400 ° C. or higher and 1800 ° C. or lower, more preferably 1500 ° C. or higher and 1750 ° C. or lower. If it is lower than 1500 ° C., the growth rate is slow, and if it is higher than 1750 ° C., surface defects are generated, which is not preferable.
  • the CVD pressure is preferably 0 Pa or more and 20 Pa or less, and more preferably 1 Pa or more and 15 Pa or less.
  • the CVD apparatus for forming the SiC epitaxial film is not particularly limited, and examples thereof include a method of having a hot wall formed of graphite in a water-cooled double cylindrical tube and heating with an induction coil.
  • the surface of the SiC substrate may be gas-etched as a pretreatment.
  • the surface defect can be reduced by bringing hydrogen chloride gas into contact with a SiC substrate heated to 1000 ° C. or more to etch the SiC surface.
  • the chemical epitaxial polishing can be performed so that the arithmetic average surface roughness Ra of the SiC epitaxial film is 0.3 nm or less. If the Ra of the SiC epitaxial film is larger than 0.3 nm, the gate oxide film formed on the SiC epitaxial film becomes a film with many pinholes and interface states, which is not preferable because reliability and device performance are deteriorated.
  • the polishing amount of the SiC epitaxial film is preferably 0.3 ⁇ m or more and 1 ⁇ m or less.
  • the method of chemically mechanically polishing the surface of the SiC epitaxial film is not particularly limited.
  • a chemical mechanical polishing method using a fixed abrasive a chemical mechanical polishing method using a soft polishing pad and an abrasive solution, or a fixed abrasive is used.
  • a chemical mechanical polishing method using a soft polishing pad and an abrasive solution may be used after polishing.
  • Commercially available polishing pads and polishing agent solutions can be used.
  • the surface of the SiC epitaxial film in order to remove the processing damage of the SiC epitaxial film introduced by chemical mechanical polishing, the surface of the SiC epitaxial film can be thermally oxidized to form a sacrificial oxide film having a thickness of 20 nm to 100 nm.
  • the processing damage means fine scratches, crystal lattice disturbance, and foreign matter fixing caused by rubbing the surface of the SiC epitaxial film against abrasive grains or a polishing pad.
  • the sacrificial oxide film grows, it is absorbed into the sacrificial oxide film and disappears, or decomposes and sublimates, so that an SiC epitaxial film with good crystallinity can be left under the sacrificial oxide film.
  • the method for forming the sacrificial oxide film is not particularly limited.
  • the oxidizing gas may be mixed with a gas containing a halogen element (for example, hydrogen chloride).
  • the SiC epitaxial film Prior to thermal oxidation, the SiC epitaxial film may be washed with an aqueous solution in which ammonia water and hydrogen peroxide water are mixed, an aqueous solution in which hydrochloric acid and hydrogen peroxide water are mixed, or an aqueous solution containing hydrofluoric acid. . In this way, the SiC epitaxial film can be oxidized with less organic matter and metal contamination.
  • the sacrificial oxide film is a film with many pinholes and trap levels grown while absorbing defects in the SiC epitaxial film, it is not preferable to use it as a gate insulating film or an isolation film. Therefore, in the present invention, the sacrificial oxide film formed by thermally oxidizing the SiC epitaxial film can be selectively removed by immersing it in an aqueous solution containing, for example, hydrofluoric acid. Since SiC does not dissolve in hydrofluoric acid, a smooth surface roughness before sacrificial oxidation is maintained, and a high-quality gate insulating film can be formed thereon.
  • the sacrificial oxide film can be removed, washed with running deionized water (DIW), and then dried to obtain a clean surface.
  • DIW running deionized water
  • the drying method is not particularly limited, and for example, spin drying, isopropyl alcohol vapor drying, or the like can be used.
  • a SiC semiconductor device can be manufactured by using a SiC substrate having a SiC epitaxial film with a small number of defects obtained by the above process.
  • the SiC semiconductor device manufactured in this way has a gate insulating film with no pinholes and few interface states, high withstand voltage, low leakage current, high saturation current, and excellent reliability and performance. ing.
  • Example 10 The surface of the SiC substrate (polytype 4H, 4 ° off substrate) was subjected to chemical mechanical polishing, and the arithmetic average surface roughness Ra was measured by an atomic force microscope. Next, after forming an SiC epitaxial film having a film thickness of 10 ⁇ m by low pressure CVD, the SiC epitaxial film was polished and removed from the surface to a depth of 50 nm by chemical mechanical polishing. Thereafter, a defect map was obtained by a surface defect inspection apparatus using a confocal microscope, and the arithmetic average surface roughness Ra of the SiC epitaxial film was measured by an atomic force microscope.
  • the surface of the SiC substrate (polytype 4H, 4 ° off substrate) was subjected to chemical mechanical polishing, and the arithmetic average surface roughness Ra was measured by an atomic force microscope.
  • a defect map is obtained by a surface defect inspection apparatus using a confocal microscope, and an arithmetic average surface of the SiC epitaxial film is further obtained by an atomic force microscope. The roughness Ra was measured.
  • Figures 2 and 3 show the acquired defect maps.
  • the defects of the SiC epitaxial film are indicated by black dots.
  • the number of defects was dramatically reduced in the chemical mechanical polishing example (FIG. 2).
  • FIGS. 4 and 5 show surface unevenness images of the SiC epitaxial film measured by an atomic force microscope.
  • Ra was 1.0 nm, but in the chemical mechanical polishing example (FIG. 4), Ra was reduced to 0.254 nm. The target value of 0.3 nm or less is achieved.
  • SiC substrate 2 SiC epitaxial film 3: Sacrificial oxide film 4: Defect

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　ＳｉＣ基板上に形成されるＳｉＣエピタキシャル膜の欠陥を低減できるＳｉＣ半導体装置の製造方法、及びそれによって得られるＳｉＣ半導体装置を提供する。ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成する工程（Ａ）と、該エピタキシャル膜の表面を化学機械研磨して、算術平均表面粗さＲａが０．３ｎｍ以下となるまで平坦化処理する工程（Ｂ）と、前記エピタキシャル膜の表面を熱酸化して犠牲酸化膜を形成する工程（Ｃ）と、該犠牲酸化膜を除去する工程（Ｄ）と、前記犠牲酸化膜を除去したエピタキシャル膜の表面を純水で洗浄する工程（Ｅ）とを含む、ＳｉＣ半導体装置の製造方法を用いる。

Description

炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
　本発明は、炭化ケイ素半導体装置の製造方法、及び炭化ケイ素半導体装置に関するもので、より詳細には、炭化ケイ素基板上に形成された炭化ケイ素エピタキシャル膜の欠陥数を低減する方法に関する。
　従来のパワー半導体装置はシリコン基板上に形成されていたが、シリコン材料では物性的に性能限界に近づきつつあり、基板耐圧が高く、電力損失が低く、高温動作と高周波動作が可能な炭化ケイ素（ＳｉＣ）半導体装置が注目されている。ＳｉＣ半導体装置は、低抵抗のＳｉＣ基板を下地として、その上にＳｉＣエピタキシャル膜を形成し、不純物をイオン注入して、デバイス構造を作り込む方法が一般的である。
　ＳｉＣには、ＳｉとＣの結合時の周期構造の違いにより、２Ｈ、３Ｃ、４Ｈ、６Ｈ、１５Ｒなどのポリタイプ（結晶多形）が多く存在し、結晶成長中に不整合が発生し易いという問題がある。このため、ＳｉＣ単結晶の作製時には、異種ポリタイプの結晶混在が避けられず、結晶不整合による転位等の結晶欠陥が多数存在する。ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成すると、ＳｉＣ基板表面の貫通螺旋転位や貫通刃状転位などがそのままの形態で、あるいは基底面転位やキャロット欠陥に転換されて、エピタキシャル膜に伝搬し、エピタキシャル膜の欠陥となる可能性がある。
　一方、ＳｉＣエピタキシャル膜には、下地起因ではない欠陥も存在する。例えば、成膜によって生じるステップバンチング、他にはダウンホールと呼ばれるエピタキシャル成長中にウエハ表面に異物が付着することによって生じる欠陥などがある。
　ＳｉＣエピタキシャル膜中に結晶欠陥があると、製造されたＳｉＣ半導体装置において漏れ電流異常や耐圧不良となるため、製品歩留まりが低下する。
　下記の特許文献１～５には、エピタキシャル膜形成前にＳｉＣ基板表面に対して実施される欠陥低減方法が開示されている。また、特許文献６には、ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成し、該エピタキシャル膜の表面粗さＲａが１ｎｍ以上になるまで加熱し、次いでＲａが０．５ｎｍ未満になるまで平坦化処理する、エピタキシャル膜の欠陥低減方法が開示されている。
特開２００５－３１１３４８号公報 特開２００６－３２６５５号公報 特開２００８－２３０９４４号公報 特開２０１０－１８２７８２号公報 国際公開２０１０／０９００２４号 特開２００８－２２２５０９号公報
　しかしながら、特許文献１～５に記載された方法には、下地起因ではないエピタキシャル膜の欠陥は除去できない、という問題がある。一方、特許文献６に記載された方法には、副作用としてステップバンチングを生じる、という問題がある。
　よって、本発明の目的は、炭化ケイ素基板上に形成される炭化ケイ素エピタキシャル膜の欠陥を低減できる炭化ケイ素半導体装置の製造方法、及びそれによって得られる炭化ケイ素半導体装置を提供することにある。
　上記目的を達成するため、本発明の炭化ケイ素半導体装置の製造方法は、炭化ケイ素基板上に炭化ケイ素のエピタキシャル膜を形成する工程（Ａ）と、該エピタキシャル膜の表面を化学機械研磨して、算術平均表面粗さＲａが０．３ｎｍ以下となるまで平坦化処理する工程（Ｂ）と、前記エピタキシャル膜の表面を熱酸化して犠牲酸化膜を形成する工程（Ｃ）と、該犠牲酸化膜を除去する工程（Ｄ）と、前記犠牲酸化膜を除去したエピタキシャル膜の表面を脱イオン水で洗浄する工程（Ｅ）と、を含むことを特徴とする。
　本発明によれば、エピタキシャル膜の成長中に発生した欠陥を化学機械研磨で除去し、更に化学機械研磨による加工ダメージを犠牲酸化膜と共に除去することができる。
　本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ａ）に用いられる炭化ケイ素基板は、化学機械研磨によって、算術平均表面粗さＲａが１ｎｍ以下に平坦化されていることが好ましい。
　上記態様によれば、炭化ケイ素基板の表面に露出している欠陥をエピタキシャル膜成長前に除くことにより、炭化ケイ素基板の結晶欠陥を起点とするエピタキシャル膜の欠陥数を低減することができる。
　本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｂ）の前記エピタキシャル膜の研磨量が０．３μｍ以上１μｍ以下であることが好ましい。
　上記態様によれば、エピタキシャル膜の欠陥、特に欠陥の大多数を占めるピット状の欠陥を除去することができる。
　本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｃ）の前記犠牲酸化膜の厚さが２０ｎｍ以上１００ｎｍ以下であることが好ましい。
　上記態様によれば、化学機械研磨による加工ダメージを除くことができる。
　本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｃ）の前記犠牲酸化膜の形成温度が８００℃以上１３５０℃以下であることが好ましい。
　上記態様によれば、犠牲酸化膜の膜厚を正確に制御できる。
　本発明の炭化ケイ素半導体装置の製造方法において、前記工程（Ｄ）の前記犠牲酸化膜をフッ化水素酸を含む水溶液で除去することが好ましい。
　上記態様によれば、炭化ケイ素エピタキシャル層に対して、選択的に犠牲酸化膜を除去できるので、犠牲酸化前の滑らかな表面粗さを維持できる。
　本発明の炭化ケイ素半導体装置は、上記のいずれかの方法によって製造された炭化ケイ素半導体装置であることが好ましい。
　エピタキシャル膜の欠陥数を低減することにより、信頼性と電気特性に優れた炭化ケイ素半導体装置を高歩留まりで生産することができる。
　本発明によれば、エピタキシャル膜の成長中に発生した結晶欠陥を化学機械研磨で除去し、化学機械研磨による加工ダメージを犠牲酸化膜と共に除去することができる。エピタキシャル膜の欠陥数を低減することによって、信頼性と電気特性に優れた炭化ケイ素半導体装置を高歩留まりで生産することができる。
本発明のＳｉＣ半導体装置の製造方法の一実施形態を表す工程図である。 実施例に係るＳｉＣエピタキシャル膜の欠陥マップを表す図である。 比較例に係るＳｉＣエピタキシャル膜の欠陥マップを表す図である。 実施例に係るＳｉＣエピタキシャル膜表面の原子間力顕微鏡の画像である。 比較例に係るＳｉＣエピタキシャル膜表面の原子間力顕微鏡の画像である。
　本発明のＳｉＣ半導体装置の製造方法は、
　（Ａ）ＳｉＣエピタキシャル膜の形成工程と、
　（Ｂ）化学機械研磨（ＣＭＰ）工程と、
　（Ｃ）犠牲酸化膜の形成工程と、
　（Ｄ）犠牲酸化膜の除去工程と、
　（Ｅ）洗浄工程とを、
上記に記載された順に含む製造工程から構成されていることを特徴とする。
　ただし、上記各工程の前後に、他の工程を挿入してもよい。例えば、工程（Ａ）の前に化学機械研磨工程を挿入して、ＳｉＣ基板の平坦性を高めることができる。あるいは、工程（Ａ）の前に反応性プラズマを照射する工程を挿入して、ＳｉＣ基板の表面をクリーニングすることができる。また、工程（Ｂ）の後にスクラブ洗浄を挿入して、ＳｉＣエピタキシャル膜の表面に付着した研磨剤を除去することができる。
　図１に上記工程フローを模式的に図示した。工程（Ａ）においてＳｉＣ基板１の上にＳｉＣエピタキシャル膜２を形成し、工程（Ｂ）においてＳｉＣエピタキシャル膜２を化学機械研磨し、工程（Ｃ）において犠牲酸化膜３を形成し、工程（Ｄ）において犠牲酸化膜３を除去し、工程（Ｅ）において脱イオン水（ＤＩＷ）で洗浄している。工程（Ａ）で発生した欠陥４は、工程（Ｂ）の化学機械研磨によって除去されている。
　［ＳｉＣ基板］
　本発明に用いられるＳｉＣ基板は、特に限定されず、例えば昇華法あるいは化学気相成長（ＣＶＤ）法によって得られたバルク結晶をスライスしたものを用いることができる。　　　
　ＳｉＣ単結晶のポリタイプは、特に限定されず、例えば４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなどが挙げられるが、パワー半導体装置では、絶縁耐圧及びキャリア移動度が高い４Ｈ－ＳｉＣが好ましく用いられる。エピタキシャル成長を行う基板主面は、特に限定されず、例えば４Ｈ－ＳｉＣ基板では、（０００１）Ｓｉ面、（０００１）Ｃ面などが挙げられる。
　また、エピタキシャル成長の際にポリタイプの混入を防ぐため、［０００１］方向に対して１～１２°のオフ角を有するオフ基板であることが好ましく、４°又は８°のオフ角で傾斜させて切り出された基板がより好ましい。
　また、ＳｉＣ基板の表面は、算術平均表面粗さＲａが１ｎｍ以下となるように平坦化されていることが好ましい。例えば、ＳｉＣエピタキシャル膜を形成する前に、ＳｉＣ基板の表面を化学機械研磨することができる。このような態様によれば、ＳｉＣ基板表面からＳｉＣエピタキシャル膜に伝搬する欠陥数を低減することができる。
　［ＳｉＣエピタキシャル膜の形成工程］
　ＳｉＣ基板上にＳｉＣエピタキシャル膜を形成する方法は、特に限定されず、例えば、減圧ＣＶＤ法、あるいは常圧ＣＶＤ法によっても形成できる。
　原料ガスにおける、Ｓｉの供給源としてはモノシラン、ジクロロシランなどが挙げられ、Ｃの供給源としてはプロパン、メタンなどが挙げられる。また、ｎ型ドーパントガスとして窒素、アンモニア等、ｐ型ドーパントガスとしてトリメチルアルミニウム等を適宜添加することができる。また、上記ガスを希釈するため、キャリアガスとして水素、アルゴン等を用いることができる。
　ＣＶＤ温度は、１４００℃以上１８００℃以下が好ましく、１５００℃以上１７５０℃以下がより好ましい。１５００℃未満であると成長速度が遅く、１７５０℃よりも高いと表面欠陥が発生するため好ましくない。減圧ＣＶＤ法による場合は、ＣＶＤ圧力は０Ｐａ以上２０Ｐａ以下が好ましく、１Ｐａ以上１５Ｐａ以下がより好ましい。
　ＳｉＣエピタキシャル膜を形成するためのＣＶＤ装置は、特に限定されず、例えば、水冷２重円筒管内にグラファイトで形成されたホットウォールを有し誘導コイルで加熱する方式等が挙げられる。
　なお、ＳｉＣエピタキシャル膜を形成する際に、前処理としてＳｉＣ基板の表面をガスエッチングしてもよい。例えば、１０００℃以上に加熱されたＳｉＣ基板に塩化水素ガスを接触させて、ＳｉＣ表面をエッチングし、表面欠陥を低減することができる。
　［化学機械研磨工程］
　本発明においては、化学機械研磨によって、ＳｉＣエピタキシャル膜の算術平均表面粗さＲａが０．３ｎｍ以下となるように平坦化することができる。ＳｉＣエピタキシャル膜のＲａが０．３ｎｍよりも大きいと、ＳｉＣエピタキシャル膜上に形成されるゲート酸化膜はピンホールや界面準位の多い膜となり、信頼性やデバイス性能が低下するので好ましくない。
　また、ＳｉＣエピタキシャル膜の研磨量は、０．３μｍ以上１μｍ以下であることが好ましい。このように研磨すれば、ＳｉＣエピタキシャル膜の欠陥、特に欠陥の大多数を占めるピット状の欠陥を除去することができる。
　ＳｉＣエピタキシャル膜の表面を化学機械研磨する方法は、特に限定されず、例えば、固定砥粒を用いる化学機械研磨法、軟質の研磨パッドと研磨剤溶液を用いる化学機械研磨法、あるいは固定砥粒を用いて研磨した後に軟質の研磨パッドと研磨剤溶液を用いる化学機械研磨法であってもよい。研磨パッド及び研磨剤溶液は市販のものを使用することができる。
　［犠牲酸化膜の形成工程］
　本発明においては、化学機械研磨によって導入されたＳｉＣエピタキシャル膜の加工ダメージを除去するために、ＳｉＣエピタキシャル膜の表面を熱酸化して厚さ２０ｎｍ以上１００ｎｍ以下の犠牲酸化膜を形成することができる。ここで、加工ダメージとは、ＳｉＣエピタキシャル膜の表面が砥粒や研磨パッドに擦られることによって生じる、微細な傷や、結晶格子の乱れ、及び異物固着のことを意味し、これらの加工ダメージは、犠牲酸化膜の成長に伴ない、犠牲酸化膜中に吸収されて消失するか、分解されて昇華するため、犠牲酸化膜の下には結晶性のよいＳｉＣエピタキシャル膜を残こすことができる。
　犠牲酸化膜を形成する方法は、特に限定されず、例えば８００℃以上１３５０℃以下において、水蒸気を含む酸化性ガスを流通するウェット酸化法、又は乾燥した酸素を含む酸化性ガスを流通するドライ酸化法を用いることができる。この際、金属汚染を積極的に除くために、上記酸化性ガスにハロゲン元素を含むガス（例えば、塩化水素）を混合してもよい。
　また、熱酸化の前に、ＳｉＣエピタキシャル膜を、アンモニア水と過酸化水素水を混合した水溶液、塩酸と過酸化水素水を混合した水溶液、又はフッ化水素酸を含む水溶液で洗浄してもよい。このようにすれば、有機物や金属汚染が少ない状態で、ＳｉＣエピタキシャル膜を酸化することができる。
　［犠牲酸化膜の除去工程］
　犠牲酸化膜は、ＳｉＣエピタキシャル膜の欠陥を吸収しながら成長した、ピンホールやトラップ準位の多い膜であるため、ゲート絶縁膜やアイソレーション膜として使用することは好ましくない。そこで、本発明においては、ＳｉＣエピタキシャル膜を熱酸化して形成した犠牲酸化膜を、例えばフッ化水素酸を含む水溶液に浸漬して選択的に除去することができる。ＳｉＣはフッ化水素酸には溶解しないため、犠牲酸化前の滑らかな表面粗さが維持され、この上に高品質のゲート絶縁膜を形成することができる。
　［洗浄工程］
　本発明においては、犠牲酸化膜を除去した後に脱イオン水（ＤＩＷ）で流水洗浄し、その後乾燥して、清浄表面を得ることができる。乾燥方法は、特に限定されず、例えばスピン乾燥、イソプロピルアルコール蒸気乾燥などを用いることができる。
　［ＳｉＣ半導体装置の製造］
　上記工程によって得られた、欠陥数が少ないＳｉＣエピタキシャル膜を有するＳｉＣ基板を用いて、ＳｉＣ半導体装置を製造することができる。
　このようにして製造されたＳｉＣ半導体装置は、ピンホールがなく、界面準位が少ないゲート絶縁膜を有し、絶縁耐圧が高く、漏れ電流が少なく、飽和電流が大きい、信頼性と性能に優れている。
　［実施例］
　ＳｉＣ基板（ポリタイプ４Ｈ、４°オフ基板）の表面を化学機械研磨し、原子間力顕微鏡によって算術平均表面粗さＲａを測定した。次に、減圧ＣＶＤ法によって膜厚１０μｍのＳｉＣエピタキシャル膜を形成した後、化学機械研磨によりＳｉＣエピタキシャル膜を表面から５０ｎｍの深さまで研磨除去した。この後、コンフォーカル顕微鏡を用いた表面欠陥検査装置によって欠陥マップを取得し、さらに原子間力顕微鏡によって、ＳｉＣエピタキシャル膜の算術平均表面粗さＲａを測定した。
　［比較例］
　ＳｉＣ基板（ポリタイプ４Ｈ、４°オフ基板）の表面を化学機械研磨し、原子間力顕微鏡によって算術平均表面粗さＲａを測定した。次に、減圧ＣＶＤ法によって膜厚１０μｍのＳｉＣエピタキシャル膜を形成した後、コンフォーカル顕微鏡を用いた表面欠陥検査装置によって欠陥マップを取得し、さらに原子間力顕微鏡によって、ＳｉＣエピタキシャル膜の算術平均表面粗さＲａを測定した。
　図２，３に、取得した欠陥マップを示す。ＳｉＣエピタキシャル膜の欠陥は黒い点で示されている。ＳｉＣエピタキシャル膜形成後に化学機械研磨しなかった比較例（図３）に対し、化学機械研磨した実施例（図２）では、欠陥数が劇的に減少している。
　図４，５に、原子間力顕微鏡によって測定したＳｉＣエピタキシャル膜の表面凹凸画像を示す。ＳｉＣエピタキシャル膜形成後に化学機械研磨しなかった比較例（図５）ではＲａは１．０ｎｍであったが、化学機械研磨した実施例（図４）ではＲａが０．２５４ｎｍまで低減されており、目標値の０．３ｎｍ以下を実現している。
１：ＳｉＣ基板
２：ＳｉＣエピタキシャル膜
３：犠牲酸化膜
４：欠陥

Claims (7)

  1. 　炭化ケイ素基板上に炭化ケイ素のエピタキシャル膜を形成する工程（Ａ）と、
    　該エピタキシャル膜の表面を化学機械研磨して、算術平均表面粗さＲａが０．３ｎｍ以下となるまで平坦化処理する工程（Ｂ）と、
    　前記エピタキシャル膜の表面を熱酸化して犠牲酸化膜を形成する工程（Ｃ）と、
    　該犠牲酸化膜を除去する工程（Ｄ）と、
    　前記犠牲酸化膜を除去したエピタキシャル膜の表面を脱イオン水で洗浄する工程（Ｅ）と、
    　を含む、炭化ケイ素半導体装置の製造方法。
  2. 　前記工程（Ａ）に用いられる炭化ケイ素基板は、化学機械研磨によって、算術平均表面粗さＲａが１ｎｍ以下に平坦化されている請求項１に記載の炭化ケイ素半導体装置の製造方法。
  3. 　前記工程（Ｂ）において、
    　前記エピタキシャル膜の研磨量が０．３μｍ以上１μｍ以下である請求項１記載の炭化ケイ素半導体装置の製造方法。
  4. 　前記工程（Ｃ）において、
    　前記犠牲酸化膜の厚さが２０ｎｍ以上１００ｎｍ以下である請求項１記載の炭化ケイ素半導体装置の製造方法。
  5. 　前記工程（Ｃ）において、
    　前記犠牲酸化膜の形成温度が８００℃以上１３５０℃以下である請求項１記載の炭化ケイ素半導体装置の製造方法。
  6. 　前記工程（Ｄ）において、
    　前記犠牲酸化膜をフッ化水素酸を含む水溶液で除去する請求項１記載の炭化ケイ素半導体装置の製造方法。
  7. 　前記請求項１～６のいずれか一項に記載された方法によって製造された炭化ケイ素半導体装置。
PCT/JP2015/085248 2015-02-02 2015-12-16 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置 Ceased WO2016125404A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112015002906.0T DE112015002906B4 (de) 2015-02-02 2015-12-16 Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
JP2016573204A JP6361747B2 (ja) 2015-02-02 2015-12-16 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
CN201580039339.5A CN106536793B (zh) 2015-02-02 2015-12-16 碳化硅半导体装置的制造方法以及碳化硅半导体装置
US15/403,563 US10208400B2 (en) 2015-02-02 2017-01-11 Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015018481 2015-02-02
JP2015-018481 2015-02-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/403,563 Continuation US10208400B2 (en) 2015-02-02 2017-01-11 Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device

Publications (1)

Publication Number Publication Date
WO2016125404A1 true WO2016125404A1 (ja) 2016-08-11

Family

ID=56563761

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/085248 Ceased WO2016125404A1 (ja) 2015-02-02 2015-12-16 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置

Country Status (5)

Country Link
US (1) US10208400B2 (ja)
JP (1) JP6361747B2 (ja)
CN (1) CN106536793B (ja)
DE (1) DE112015002906B4 (ja)
WO (1) WO2016125404A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022014457A (ja) * 2020-07-06 2022-01-19 エスティーマイクロエレクトロニクス エス．アール．エル． 改良した特性を有するシリコンカーバイド半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US11189518B2 (en) * 2019-11-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Method of processing a semiconductor wafer
CN111403273B (zh) * 2020-03-12 2022-06-14 上海华力集成电路制造有限公司 晶圆减薄工艺方法
TWI716304B (zh) * 2020-03-30 2021-01-11 環球晶圓股份有限公司 碳化矽晶片的表面加工方法
CN112259451B (zh) * 2020-09-22 2022-11-29 山东天岳先进科技股份有限公司 一种碳化硅晶片的位错识别方法及碳化硅晶片与应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP2012248859A (ja) * 2012-07-17 2012-12-13 Hitachi Ltd 半導体装置の製造方法
JP2013063891A (ja) * 2011-08-31 2013-04-11 Rohm Co Ltd ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1446263B1 (en) 2001-11-20 2008-12-24 Rensselaer Polytechnic Institute Method for polishing a substrate surface
JP5285202B2 (ja) 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
US20070290211A1 (en) 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
JP2006032655A (ja) 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP4293165B2 (ja) * 2005-06-23 2009-07-08 住友電気工業株式会社 炭化ケイ素基板の表面再構成方法
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5267177B2 (ja) * 2009-02-04 2013-08-21 日立金属株式会社 炭化珪素単結晶基板の製造方法
WO2010090024A1 (ja) * 2009-02-04 2010-08-12 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
DE102009030296B4 (de) 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5459585B2 (ja) 2009-06-29 2014-04-02 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
CN106098539B (zh) * 2009-09-07 2019-02-22 罗姆股份有限公司 半导体装置
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
KR20140076566A (ko) 2011-10-07 2014-06-20 아사히 가라스 가부시키가이샤 탄화규소 단결정 기판 및 연마액
JP2016063190A (ja) 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
US10113249B2 (en) * 2014-10-23 2018-10-30 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method for manufacturing the same
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
DE102015201606B4 (de) 2015-01-30 2024-12-12 Schaeffler Technologies AG & Co. KG Kupplungseinrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008222509A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd ＳｉＣエピタキシャル膜付き単結晶基板の製造方法
JP2013063891A (ja) * 2011-08-31 2013-04-11 Rohm Co Ltd ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2012248859A (ja) * 2012-07-17 2012-12-13 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022014457A (ja) * 2020-07-06 2022-01-19 エスティーマイクロエレクトロニクス エス．アール．エル． 改良した特性を有するシリコンカーバイド半導体装置の製造方法

Also Published As

Publication number Publication date
CN106536793A (zh) 2017-03-22
US10208400B2 (en) 2019-02-19
US20170121850A1 (en) 2017-05-04
CN106536793B (zh) 2019-04-05
JP6361747B2 (ja) 2018-07-25
JPWO2016125404A1 (ja) 2017-04-27
DE112015002906T5 (de) 2017-03-02
DE112015002906B4 (de) 2022-12-22

Similar Documents

Publication Publication Date Title
JP6361747B2 (ja) 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
JP6311384B2 (ja) 炭化珪素半導体装置の製造方法
JP6122704B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
CN101558474B (zh) 应变硅基板的制造方法
JP4959763B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5572085B2 (ja) Ｓｏｉウェーハの製造方法
JP6051524B2 (ja) 半導体基板及び半導体基板の製造方法
WO2011074453A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5384714B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
WO2015146320A1 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2009218575A (ja) 半導体基板の製造方法
JP2010111540A (ja) 炭化珪素単結晶の結晶成長方法、種結晶及び炭化珪素単結晶
CN103286672B (zh) 快速获得具有原子台阶表面的SiC晶片抛光方法
JP6381229B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
CN106169497A (zh) 碳化硅基板以及碳化硅基板的制造方法
JP4700652B2 (ja) 層構造の製造方法
JP2014033220A (ja) ＳｉＣエピタキシャルウェハ
JP6421505B2 (ja) サファイア基板の製造方法
JP2018067736A (ja) 炭化珪素半導体装置及びその製造方法
CN109559972A (zh) 碳化硅衬底回收方法、碳化硅衬底及回收系统
JP5124690B2 (ja) ＳｉＣエピタキシャルウェハ
KR20090092092A (ko) 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
JP2012151402A (ja) 半導体基板及びその製造方法
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法
US20070289947A1 (en) Method for polishing lithium aluminum oxide crystal

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15881221

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016573204

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015002906

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15881221

Country of ref document: EP

Kind code of ref document: A1