WO2016103814A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016103814A1
WO2016103814A1 PCT/JP2015/076369 JP2015076369W WO2016103814A1 WO 2016103814 A1 WO2016103814 A1 WO 2016103814A1 JP 2015076369 W JP2015076369 W JP 2015076369W WO 2016103814 A1 WO2016103814 A1 WO 2016103814A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
impurity concentration
small region
small
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/076369
Other languages
English (en)
French (fr)
Inventor
祥司 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016565966A priority Critical patent/JP6323570B2/ja
Priority to DE112015002153.1T priority patent/DE112015002153T5/de
Priority to CN201580029244.5A priority patent/CN106463547B/zh
Publication of WO2016103814A1 publication Critical patent/WO2016103814A1/ja
Priority to US15/367,065 priority patent/US10374043B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies

Definitions

  • the present invention relates to a semiconductor device.
  • a semiconductor device using a silicon carbide (SiC) semiconductor (hereinafter referred to as a silicon carbide semiconductor device) has attracted attention as an element exceeding the limit of a semiconductor device using a silicon (Si) semiconductor.
  • silicon carbide semiconductors are expected to be applied to high breakdown voltage devices by taking advantage of their high breakdown electric field strength and high thermal conductivity compared to silicon semiconductors.
  • the termination structure portion is a region that surrounds the periphery of the active region, relaxes the electric field on the substrate front surface side of the active region, and maintains a withstand voltage.
  • the active region is a region through which current flows in the on state.
  • the breakdown voltage of the element is formed on the front surface side of an n ⁇ type semiconductor substrate (semiconductor chip) that becomes an n ⁇ type drift layer, and extends from the active region to the vicinity of the boundary between the active region and the termination structure. It is limited by the electric field concentration at the outer periphery of the p-type high concentration region.
  • this p-type high concentration region is a p-type anode region that forms a pn junction with the n ⁇ -type drift layer.
  • a p ⁇ type low concentration region having an impurity concentration lower than that of the p type high concentration region is formed adjacent to an end on the outer side (chip outer peripheral side) of the p type high concentration region.
  • a junction termination (JTE) structure that relaxes an electric field is known.
  • the depletion layer extending outward from the pn junction between the p-type high concentration region and the n ⁇ type drift layer extends to both the p type high concentration region and the p ⁇ type low concentration region.
  • the electric field at the outer peripheral portion of the p-type high concentration region is relaxed, so that the breakdown voltage can be improved.
  • this JTE structure is applied to a device having a higher breakdown voltage, the electric field is concentrated on the outer periphery of the p ⁇ type low concentration region, and as a result, the avalanche at the outer periphery of the p ⁇ type low concentration region constituting the JTE structure.
  • the breakdown voltage is limited by the breakdown. Such a problem can be avoided by gradually decreasing the impurity concentration of the p ⁇ -type low concentration region in the direction from the inner side (active region side) to the outer side.
  • the JTE structure including the p ⁇ type low concentration region having the impurity concentration distribution that gradually decreases in the direction from the inside to the outside in this manner is referred to as a VLD (Variation of Lateral Doping) structure.
  • VLD Very Low Density Deposition
  • the impurity concentration in the p ⁇ type low concentration region is changed from the inside to the outside by applying the VLD structure. It is difficult to decrease in the opposite direction. For this reason, it is necessary to form a JTE structure by forming a plurality of p ⁇ -type low-concentration regions adjacent to each other so that the impurity concentration is lowered or the thickness is reduced as they are arranged on the outer side.
  • FIG. 15 is an explanatory view showing the structure of a conventional SiC-SBD.
  • FIG. 15A shows a planar layout
  • FIG. 15B shows a cross-sectional structure taken along section line AA-AA ′ in FIG.
  • the termination structure portion 112 surrounding the active region 111 has two p-type regions (p ⁇ -type region 104 and A JTE structure consisting of a p - type region 105) is provided.
  • a silicon carbide epitaxial layer to be n ⁇ type drift layer 102 is deposited on the front surface of n + type silicon carbide substrate 101.
  • an epitaxial substrate formed of n + type silicon carbide substrate 101 and n ⁇ type drift layer 102 is referred to as a silicon carbide substrate (semiconductor chip).
  • the p-type guard ring 103 surrounds the Schottky junction between the n ⁇ -type drift layer 102 and the anode electrode 108 in the active region 111.
  • a JTE structure is provided on the front surface layer of the silicon carbide base so as to surround p-type guard ring 103 outside p-type guard ring 103. .
  • the JTE structure includes a p ⁇ type region 104 and a p ⁇ type region 105 (hereinafter referred to as a first JTE region 104 and a second JTE region 105).
  • the first JTE region 104 surrounds the periphery of the p-type guard ring 103 and touches the outer end of the p-type guard ring 103.
  • the impurity concentration of the first JTE region 104 is lower than the impurity concentration of the p-type guard ring 103.
  • the second JTE region 105 is disposed outside the first JTE region 104, surrounds the first JTE region 104, and is in contact with the outer end of the first JTE region 104.
  • the impurity concentration of the second JTE region 105 is lower than the impurity concentration of the first JTE region 104.
  • the first and second JTE regions 104 and 105 both have a uniform impurity concentration distribution.
  • Reference numerals 107 and 109 denote an interlayer insulating film and a cathode electrode, respectively.
  • the JTE structure shown in FIG. 15 can secure a breakdown voltage up to the 1200 V breakdown voltage class, but in the higher breakdown voltage class, the electric field concentration at the boundary between the first JTE region 104 and the second JTE region 105 It has been confirmed that there is a tendency to become prominent. Due to the electric field concentration at the boundary between the first JTE region 104 and the second JTE region 105, there is a problem that the margin of the manufacturing process necessary for securing a predetermined breakdown voltage of the termination structure 112 is reduced.
  • the margin of the manufacturing process necessary to ensure the predetermined breakdown voltage of the termination structure portion is the ion implantation accuracy (dose amount and diffusion depth) and the electrical activation rate when forming the p-type region constituting the JTE structure. This is a margin of the breakdown voltage of the termination structure portion with respect to.
  • the problem with such a manufacturing process margin is that the number of p-type regions constituting the JTE structure is increased, and a plurality of p-type regions are arranged so that p-type regions having a small impurity concentration difference are adjacent to each other. It can be improved by decreasing the impurity concentration in a stepwise manner from the outside to the outside.
  • the number of steps of photolithography and ion implantation increases as the number of p-type regions constituting the JTE structure is increased, resulting in a new problem that leads to an increase in cost. Accordingly, various proposals have been made for relaxing the electric field of the JTE structure with respect to the JTE structure of the silicon carbide semiconductor device.
  • a plurality of p-type small regions having the same impurity concentration as the first JTE region are formed in a ring shape surrounding the periphery of the first JTE region in the second JTE region on the first JTE region side.
  • the provided apparatus is proposed (for example, refer to the following Patent Document 1 (paragraph 0033, FIG. 11)).
  • a device in which the electric field of the JTE structure is relaxed a device in which the JTE structure of Patent Document 1 below is further optimized has been proposed (for example, see Patent Document 2 below).
  • Patent Document 2 a third JTE region surrounding the second JTE region is further provided, and a plurality of p-type small regions having the same impurity concentration as the second JTE region are provided in a portion of the third JTE region on the second JTE region side. It has been.
  • FIG. 16 shows a structure in which the JTE structure of Patent Documents 1 and 2 below is added to the two-layer JTE structure of the first and second JTE regions 104 and 105 in FIG.
  • FIG. 16 is an explanatory view showing another example of the structure of a conventional SiC-SBD.
  • FIG. 16A shows a planar layout of the JTE structure
  • FIG. 16B shows a cross-sectional structure of the JTE structure.
  • an electric field relaxation region 120 including a p ⁇ type small region 121 and a p ⁇ type small region 122 is provided between the first JTE region 104 and the second JTE region 105.
  • p - type subregion 122 and p - -type small region 121 are repeatedly arranged alternately so as to surround the p-type small region adjacent to the inner ing.
  • the impurity concentration of the p ⁇ type small region 121 is equal to the impurity concentration of the first JTE region 104.
  • p - -type small width of the region 121 (from the inside toward the outside direction of the width, hereinafter simply referred to as width) x 11 is narrower than the width of the 1JTE region 104, and p is disposed outside - -type small area The width is as narrow as 121.
  • the impurity concentration of the p ⁇ type small region 122 is equal to the impurity concentration of the second JTE region 105.
  • p - width type small area 122 x 12 the first smaller than the width of the 2JTE region 105, and p is disposed outside - has a type small region 122 as width.
  • the impurity concentration in the direction from the first JTE region 104 to the second JTE region 105 is the composition which decreased gradually.
  • each JTE region is formed concentrically around the active region, and the impurity concentration of each JTE region is controlled by the dose amount of ion implantation.
  • a method of controlling the impurity concentration of each JTE region by changing the plane pattern of the JTE region for each JTE region has been reported.
  • an apparatus including a second JTE region in which p ⁇ -type regions having the same impurity concentration and the same depth as the first JTE region are arranged in a mesh shape (lattice shape) and an n ⁇ -type drift layer is left in a matrix shape has been proposed (see, for example, Patent Document 3 below).
  • the JTE structure of the following Patent Document 3 is shown in FIGS.
  • FIG. 17 is an explanatory view showing another example of the structure of a conventional SiC-SBD.
  • FIG. 17A shows a planar layout
  • FIG. 17B shows a cross-sectional structure taken along the cutting line BB-BB ′ of FIG. 18 is an enlarged plan view showing the main part of FIG.
  • the part enclosed by the rectangular frame 130 of FIG. 17 is expanded and shown.
  • the n ⁇ type drift layer 102 is selectively left inside the second JTE region 132 having the same impurity concentration and the same depth as the first JTE region 131. This is equivalent to providing a JTE region having an impurity concentration lower than that of the first JTE region 131 outside the first JTE region 131.
  • Patent Document 3 the width and arrangement density of the n ⁇ type drift layer 102 left in a matrix are changed, and the ratio of the n ⁇ type drift layer 102 occupying the second JTE region 132 is changed. It is described that an impurity concentration distribution is obtained. Further, the JTE structures shown in Patent Documents 1 to 3 below are not limited to the JTE structure of a silicon carbide semiconductor device, but are known as improved items of the VLD structure described above.
  • a first JTE region, a second JTE region having an impurity concentration lower than the first JTE region provided outside the first JTE region, and the first JTE region and the second JTE region In forming a JTE structure including first and second p-type small regions having different impurity concentrations provided between them and a third JTE region having an average impurity concentration between the first JTE region and the second JTE region, A method has been proposed. Ions are implanted using the first mask to form the same impurity layer as the second JTE region so as to extend to the formation region of the first JTE region and to form the second small region. Thereafter, ion implantation is performed using a second mask that covers at least the second JTE region to form a first JTE region and a first small region (see, for example, Patent Document 2 below).
  • JP 2008-034646 A International Publication No. 2012/049872 JP 2011-187767 A JP 2014-038937 A JP 2011-165856 A
  • the silicon carbide semiconductor in order to improve the breakdown voltage determined by the breakdown electric field strength at the outer peripheral portion of the JTE structure, a plurality of JTE regions whose impurity concentrations are lowered as they are arranged on the outer side are adjacent to each other. Although it is necessary to form the impurity concentration gradient at the boundary between the JTE regions, the electric field concentrates because the impurity concentration gradient is discontinuous. With respect to this problem, in Patent Documents 1 and 2 described above, the first and second JTE regions 104 and 105 have a width narrower than that of the first and second JTE regions 104 and 105, and the same impurity concentration as the first JTE region 104.
  • the ⁇ type small regions 121 and the p ⁇ type small regions 122 having the same impurity concentration as the second JTE region 105 are alternately and concentrically arranged. This is equivalent to the arrangement of the electric field relaxation region 120 having an intermediate impurity concentration between the first JTE region 104 and the second JTE region 105 between the first and second JTE regions 104 and 105. It is presumed that the impurity concentration gradient that decreases from the outside toward the outside becomes gentle.
  • Spatial impurity concentration distribution in the whole field relaxation region 120 are arranged alternately p - -type small region 122 having an impurity concentration gradient of the respective widths, p - - type subregion 121 and the p type sub-region 121 and p - determined by the impurity concentration ratio between type small area 122.
  • the width and impurity concentration of p ⁇ type small region 121 are x 11 and n p11 , respectively, and p ⁇ type small region 122 to the width and the impurity concentration and x 12 and n p12, respectively.
  • an average impurity concentration N of a portion where a pair of adjacent p ⁇ type small region 121 and p ⁇ type small region 122 is arranged is expressed by the following equation (1). Therefore, the widths x 11 and x 12 and the impurity concentrations n p11 and n p12 of the adjacent p ⁇ -type small region 121 and p ⁇ -type small region 122 are continuously changed toward the outside, so that the electric field relaxation region It is desirable that the impurity concentration distribution of 120 be as close as possible to the impurity concentration distribution that gradually decreases from the inside to the outside.
  • N ((x 11 ⁇ n p11) + (x 12 ⁇ n p12)) / (x 11 + x 12) ⁇ (1)
  • the width of the depletion layer becomes wider, and finally the width of the electric field relaxation region 120 becomes smaller.
  • the p ⁇ type small region 121 and the p ⁇ ⁇ It is important to select the widths x 11 and x 12 of the small mold region 122 and the impurity concentrations n p11 and n p12 as appropriate.
  • p - -type small region 121 is narrower x 11 enough to be arranged in a fixed width x 11 or outer, and p - more -type small region 122 is located outside the width it is disclosed to increase the x 12. For this reason, the impurity concentration distribution in the electric field relaxation region 120 can be gradually decreased outward as compared to the case where all the p ⁇ type small regions 121 and the p ⁇ type small regions 122 are arranged with the same width. Although the electric field relaxation effect is increased, the width of the electric field relaxation region 120 is increased.
  • FIG. 19 is a cross-sectional view showing another example of the structure of a conventional SiC-SBD.
  • FIG. 19 corresponds to FIG. In FIG. 19, the left side is the active region 111 side, and the right side is the chip end.
  • an SBD having a breakdown voltage class of 3000 V or higher uses a three-zone JTE structure in which three p-type regions having different impurity concentrations are arranged concentrically outside the p-type guard ring 103 surrounding the active region 111. .
  • FIG. 19 shows, as an example of a JTE structure used for SBD, first to third JTE regions in order from three p-type regions having different impurity concentrations (hereinafter referred to as a high impurity concentration side (ie, p-type guard ring 103 side)) to the outside.
  • a three-zone JTE structure consisting of 104-106.
  • Electric field relaxation regions (hereinafter referred to as first to third electric field relaxation regions) 120, 141, 142 are disposed between adjacent JTE regions of the first to third JTE regions 104 to 106 (third electric field relaxation regions). 142, between the third JTE region 106 and the n ⁇ -type drift layer 102).
  • the impurity concentration and thickness of the n ⁇ -type drift layer 102 were 3 ⁇ 10 15 / cm 3 and 30 ⁇ m, respectively.
  • the first to third electric field relaxation regions 120, 141, and 142 include a high-concentration small region having the same impurity concentration as the JTE region adjacent to the inner side and a JTE region adjacent to the outer side (n in the third electric field relaxation region 142).
  • the -type drift layer 102) and the low-concentration small regions having the same impurity concentration are alternately and repeatedly arranged concentrically. Further, in each of the first to third electric field relaxation regions 120, 141, and 142, the width of the high-concentration small region becomes narrower as it is arranged on the outer side, and the width of the low-concentration small region becomes wider as it is arranged on the outer side.
  • FIG. 19 shows an example of results obtained by simulating and optimizing the widths of the high concentration small region and the low concentration small region so that electric field concentration does not occur in the first to third electric field relaxation regions 120, 141, 142. In FIG. 19, regions having the same impurity concentration are indicated by the same hatching.
  • each high concentration small region p ⁇ type small region 121 having the same impurity concentration as the first JTE region 104
  • the width of each low-concentration small region p ⁇ type small region 122 having the same impurity concentration as that of the second JTE region 105) of the first electric field relaxation region 120 is 1.5 ⁇ m, 3.0 ⁇ m, 4.5 ⁇ m in order from the inside. It was 6.0 ⁇ m.
  • silicon carbide semiconductors are more expensive than silicon semiconductors, and the cost difference is large. Specifically, when the wafer diameter is the same, the silicon carbide semiconductor wafer is 20 times more expensive than the silicon semiconductor wafer. Silicon carbide semiconductors also have a significantly higher defect density than silicon semiconductors. Therefore, reducing the chip size greatly contributes to chip cost reduction and quality improvement. Therefore, it is preferable to make the width of the electric field relaxation region as narrow as possible within a range satisfying predetermined electrical characteristics (such as ensuring withstand voltage).
  • An object of the present invention is to provide a semiconductor device capable of avoiding the increase in cost and improving the withstand voltage of the termination structure portion in order to solve the above-described problems caused by the prior art.
  • a semiconductor device has the following characteristics.
  • An active region through which a main current flows is provided on the front surface of the first conductivity type semiconductor substrate made of a silicon carbide semiconductor.
  • a termination structure portion surrounding the periphery of the active region is provided.
  • the termination structure has a plurality of second conductivity type semiconductor regions and a second conductivity type intermediate region.
  • the plurality of second conductivity type semiconductor regions are provided concentrically around the active region.
  • the plurality of second conductivity type semiconductor regions have a lower impurity concentration as they are arranged on the outer side.
  • the second conductivity type intermediate region is provided so as to be in contact with each other between at least one pair of adjacent second conductivity type semiconductor regions.
  • the impurity concentration of the second conductivity type intermediate region is lower than the impurity concentration of the second conductivity type semiconductor region adjacent to the inside and higher than the impurity concentration of the second conductivity type semiconductor region adjacent to the outside.
  • the second conductivity type intermediate region is concentrically surrounding the second conductivity type semiconductor region adjacent to the inside, and has a second conductivity type first small region and an impurity concentration lower than that of the first small region.
  • the second conductive type second small regions are alternately and repeatedly arranged.
  • the plurality of second small regions are provided with the same width.
  • the plurality of first small regions are provided with a narrower width as they are arranged on the outer side.
  • the second conductivity type semiconductor having an impurity concentration lower than that of the first small region on the outermost side of the second conductivity type intermediate region and adjacent to the outside.
  • a third small region having an impurity concentration higher than that of the region is provided.
  • the third small region is located inside the first small region disposed on the outermost side of the second conductivity type intermediate region.
  • the second conductive type first small region portion having a lower impurity concentration is selectively provided.
  • the third small region is arranged in a direction along a boundary between the active region and the termination structure portion. It is characterized by being arranged alternately and repeatedly.
  • the semiconductor device according to the present invention has an impurity concentration lower than that of the second conductive type semiconductor region adjacent to the innermost side of the second conductive type intermediate region and the second small size.
  • a fourth small region having an impurity concentration higher than that of the region is provided.
  • the fourth small region is located inside the second small region disposed on the innermost side of the second conductivity type intermediate region.
  • a second small region of the second conductivity type having a higher impurity concentration is selectively provided.
  • the fourth small region is arranged in a direction along a boundary between the active region and the termination structure portion, and the second small region and the second small region. It is characterized by being arranged alternately and repeatedly.
  • the second small region is arranged on the innermost side of the second conductivity type intermediate region.
  • the first small region is disposed on the outermost side of the second conductivity type intermediate region.
  • an impurity concentration is lower between the first small region and the second small region than the first small region, and the second small region is adjacent to the first small region.
  • a fifth small region having an impurity concentration higher than that of the region is provided.
  • the fifth small region has a second conductivity type third small region having an impurity concentration lower than that of the first small region inside the first small region. A region portion is selectively provided.
  • the fifth small region is arranged in a direction along a boundary between the active region and the termination structure portion, and the first small region and the third small region. It is characterized by being arranged alternately and repeatedly.
  • the third small region portion is near a boundary between the first small region and the second small region adjacent to the outside of the first small region. It is provided.
  • a semiconductor device has the following characteristics.
  • An active region through which a main current flows is provided on the front surface of the first conductivity type semiconductor substrate made of a silicon carbide semiconductor.
  • a termination structure portion surrounding the periphery of the active region is provided.
  • the termination structure has a plurality of second conductivity type semiconductor regions and a second conductivity type intermediate region.
  • the plurality of second conductivity type semiconductor regions are provided concentrically around the active region.
  • the plurality of second conductivity type semiconductor regions have a lower impurity concentration as they are arranged on the outer side.
  • the second conductivity type intermediate region is provided so as to be in contact with each other between at least one pair of adjacent second conductivity type semiconductor regions.
  • the impurity concentration of the second conductivity type intermediate region is lower than the impurity concentration of the second conductivity type semiconductor region adjacent to the inside and higher than the impurity concentration of the second conductivity type semiconductor region adjacent to the outside.
  • the second conductivity type intermediate region is divided into a plurality of concentric circles surrounding the periphery of the second conductivity type semiconductor region adjacent to the inside.
  • a second conductive type first small region and a second conductive type second small region having an impurity concentration lower than that of the first small region are alternately arranged concentrically from the inside toward the outside.
  • One or more sets are arranged.
  • a pair of adjacent small regions including the first small region and the second small region are provided with the same width in the same section, and are narrower as they are arranged in the section located outside. Is provided.
  • the width and impurity concentration of the first small region are x 1 and n p1 , respectively, and the width and impurity concentration of the second small region are x 2 and n, respectively.
  • N p ((x 1 ⁇ n p1 ) + (x 2 ⁇ n p2 )) / (x 1 + x 2 ) (2)
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the plurality of second small regions are provided with the same width.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the plurality of first small regions are provided with a narrower width as they are arranged on the outer side.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the width of the first small region arranged on the outermost side is a minimum dimension that can be formed by a manufacturing process.
  • the second conductivity type having an impurity concentration lower than that of the first small region is provided in the first small region arranged in the outermost section.
  • the first small region portion is selectively provided.
  • the first small region portion of the second conductivity type having an impurity concentration lower than that of the first small region is selectively provided inside the first small region. It has been.
  • the ratio of the first small region portion inside the first small region is higher in the first small region arranged on the outer side.
  • the first small region portions are arranged at predetermined intervals in a direction along a boundary between the active region and the termination structure portion.
  • the second conductivity type having an impurity concentration higher than that of the second small region is provided in the second small region arranged in the innermost division.
  • the second small region portion is selectively provided.
  • a second small region portion of a second conductivity type having an impurity concentration higher than that of the second small region is selectively provided inside the second small region. It has been.
  • the ratio of the second small region portion inside the second small region is lower in the second small region arranged on the outer side.
  • the second small region portion is disposed at a predetermined interval in a direction along a boundary between the active region and the termination structure portion.
  • a semiconductor device has the following characteristics.
  • An active region through which a main current flows is provided on the front surface of the first conductivity type semiconductor substrate made of a silicon carbide semiconductor.
  • a termination structure portion surrounding the periphery of the active region is provided.
  • the termination structure has a plurality of second conductivity type semiconductor regions and a second conductivity type intermediate region.
  • the plurality of second conductivity type semiconductor regions are provided concentrically around the active region.
  • the plurality of second conductivity type semiconductor regions have a lower impurity concentration as they are arranged on the outer side.
  • the second conductivity type intermediate region is provided so as to be in contact with each other between at least one pair of adjacent second conductivity type semiconductor regions.
  • the impurity concentration of the second conductivity type intermediate region is lower than the impurity concentration of the second conductivity type semiconductor region adjacent to the inside and higher than the impurity concentration of the second conductivity type semiconductor region adjacent to the outside.
  • the second conductivity type intermediate region is divided into a plurality of concentric circles having the same width and surrounding the periphery of the second conductivity type semiconductor region adjacent to the inside.
  • a second conductive type first small region and a second conductive type second small region having an impurity concentration lower than that of the first small region are alternately arranged concentrically from the inside toward the outside.
  • One or more sets are arranged.
  • the average impurity concentration is determined based on the widths of the first small region and the second small region arranged in the section, and the average impurity concentration is lower as it is arranged outside.
  • the average impurity concentration difference is the same between all adjacent sections.
  • an average impurity concentration of a micro region including a pair of the first small region and the second small region adjacent to each other is equal to the section where the micro region is arranged. It is characterized by being equal to the average impurity concentration.
  • the width and impurity concentration of the first small region are x 1 and n p1 , respectively, and the width and impurity concentration of the second small region are x 2 and n, respectively.
  • the average impurity concentration N p of the micro-region is characterized by satisfying the above expression (2).
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the micro regions are provided in the same section with the same width.
  • the average impurity concentration of the innermost section is 90% or more of the average impurity concentration of the second conductive type semiconductor region adjacent to the inner side of the section. It is characterized by that.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, an average impurity concentration gradient of the second conductivity type intermediate region is constant over the entire region of the second conductivity type intermediate region.
  • the second conductivity type having an impurity concentration lower than that of the first small region is provided in the first small region arranged in the outermost section.
  • the first small region portion is selectively provided.
  • the first small region portions are arranged at predetermined intervals in a direction along a boundary between the active region and the termination structure portion.
  • the second conductivity type having an impurity concentration higher than that of the second small region is provided in the second small region arranged in the innermost division.
  • the second small region portion is selectively provided.
  • the second small region portion is disposed at a predetermined interval in a direction along a boundary between the active region and the termination structure portion.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the first small region portion has the same impurity concentration as that of the second conductivity type semiconductor region adjacent to the outside.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the second small region portion has the same impurity concentration as the second conductive type semiconductor region adjacent to the inside.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the third small region portion has the same impurity concentration as that of the second conductivity type semiconductor region adjacent to the outside.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the first small region has the same impurity concentration as the second conductive type semiconductor region adjacent to the inside.
  • the second small region has the same impurity concentration as the second conductive semiconductor region adjacent to the outside.
  • the average impurity concentration of the second conductivity type intermediate region is the second conductivity type semiconductor adjacent to the inside and the second conductivity type semiconductor adjacent to the outside.
  • the impurity concentration is intermediate to that of the region.
  • the impurity concentration gradient between the adjacent second conductive type semiconductor regions can be reduced. It can be made smaller compared to the case where it is not provided. Thereby, since the electric field between adjacent 2nd conductivity type semiconductor regions can be relieve
  • the semiconductor device of the present invention it is possible to avoid an increase in cost and improve the breakdown voltage of the termination structure portion.
  • FIG. 1 is an explanatory diagram of the structure of the semiconductor device according to the first embodiment.
  • FIG. 2 is an explanatory view showing a part of the JTE structure of FIG. 1 in an enlarged manner.
  • FIG. 3 is a characteristic diagram showing a partial impurity concentration distribution of the JTE structure of FIG.
  • FIG. 4 is an explanatory diagram of a part of the JTE structure of the semiconductor device according to the second embodiment.
  • FIG. 5 is an explanatory diagram of a part of the JTE structure of the semiconductor device according to the third embodiment.
  • FIG. 6 is an explanatory diagram of the structure of the semiconductor device according to the fourth embodiment.
  • FIG. 7 is an explanatory diagram of the structure of the semiconductor device according to the fifth embodiment.
  • FIG. 1 is an explanatory diagram of the structure of the semiconductor device according to the first embodiment.
  • FIG. 2 is an explanatory view showing a part of the JTE structure of FIG. 1 in an enlarged manner.
  • FIG. 3 is a characteristic diagram showing a
  • FIG. 8 is a cross-sectional view showing a state during the manufacture of the semiconductor device according to the sixth embodiment.
  • FIG. 9 is a cross-sectional view illustrating a state in the middle of manufacturing the semiconductor device according to the sixth embodiment.
  • FIG. 10 is a characteristic diagram illustrating the breakdown voltage characteristics of the termination structure portion of the semiconductor device according to the first embodiment.
  • FIG. 11 is a plan view illustrating a planar layout of the JTE structure of the semiconductor device according to the second embodiment.
  • FIG. 12 is a characteristic diagram illustrating the electric field strength distribution of the semiconductor device according to the second embodiment.
  • FIG. 13 is a characteristic diagram showing the electric field intensity distribution of the semiconductor device of Conventional Example 2.
  • FIG. 14 is a characteristic diagram showing the electric field intensity distribution of the semiconductor device of Conventional Example 3.
  • FIG. 15 is an explanatory view showing the structure of a conventional SiC-SBD.
  • FIG. 16 is an explanatory view showing another example of the structure of a conventional SiC-SBD.
  • FIG. 17 is an explanatory view showing another example of the structure of a conventional SiC-SBD.
  • 18 is an enlarged plan view showing the main part of FIG.
  • FIG. 19 is a cross-sectional view showing another example of the structure of a conventional SiC-SBD.
  • FIG. 20 is an explanatory diagram of the structure of the semiconductor device according to the seventh embodiment.
  • FIG. 21 is a cross-sectional view illustrating the structure of another example of the semiconductor device according to the seventh embodiment.
  • FIG. 22 is an explanatory diagram of a part of the JTE structure of the semiconductor device according to the third embodiment.
  • FIG. 23 is an explanatory diagram showing a part of a JTE structure of a semiconductor device according to Conventional Example 4.
  • FIG. 24 is a characteristic diagram illustrating the breakdown voltage characteristics of the termination structure portion of the semiconductor device according to the third embodiment.
  • FIG. 25 is a characteristic diagram showing the electric field strength distribution of the semiconductor device according to Working Example 3.
  • FIG. 26 is an explanatory diagram of the structure of the semiconductor device according to the eighth embodiment.
  • FIG. 27 is an explanatory diagram of the structure of the semiconductor device according to the ninth embodiment.
  • FIG. 28 is an explanatory diagram of the structure of the semiconductor device according to the tenth embodiment.
  • FIG. 29 is an explanatory diagram of the structure of the semiconductor device according to the eleventh embodiment.
  • FIG. 30 is an explanatory diagram of the structure of the semiconductor device according to the twelfth embodiment.
  • FIG. 31 is an explanatory diagram of the structure of the semiconductor device according to the thirteenth embodiment.
  • FIG. 32 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 33 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 34 is an explanatory diagram of another example of the structure of the semiconductor device according to the thirteenth embodiment.
  • FIG. 35 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 36 is an explanatory diagram of the structure of the semiconductor device according to the fourteenth embodiment.
  • FIG. 37 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 38 is an explanatory diagram of another example of the structure of the semiconductor device according to the fourteenth embodiment.
  • FIG. 39 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 40 is an explanatory diagram showing a part of the JTE structure of the semiconductor device according to Conventional Example 5.
  • FIG. 41 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 42 is a characteristic diagram illustrating a breakdown voltage characteristic of the termination structure portion of the semiconductor device according to the fourth embodiment.
  • FIG. 43 is a characteristic diagram showing the electric field intensity distribution of the semiconductor device of Example 4.
  • FIG. 44 is an explanatory diagram of the structure of the semiconductor device according to the sixteenth embodiment.
  • FIG. 45 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 46 is an explanatory diagram of the structure of the semiconductor device according to the seventeenth embodiment.
  • FIG. 47 is a plan view showing a planar layout of the semiconductor device according to the eighteenth embodiment.
  • FIG. 1 is an explanatory diagram of the structure of the semiconductor device according to the first embodiment.
  • FIG. 1A shows a planar layout
  • FIG. 1B shows a cross-sectional structure taken along section line AA ′ in FIG.
  • FIG. 2 is an explanatory view showing a part of the JTE structure of FIG. 1 (an electric field relaxation region 20 described later) in an enlarged manner.
  • 2A and 2B are enlarged views of the planar layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 3 is a characteristic diagram showing a partial impurity concentration distribution of the JTE structure of FIG.
  • FIG. 3A shows a planar layout of the electric field relaxation region 20.
  • FIG. 3B shows a p-type impurity concentration distribution along the cutting line BB ′ in FIG.
  • FIG. 3C shows the impurity concentration distribution in the electric field relaxation region 20.
  • the semiconductor device relaxes the active region 11 through which a current flows in the on state and the electric field on the substrate front surface side of the active region 11 to withstand the voltage.
  • a termination structure portion 12 that holds The active region 11 is provided with an SBD element structure (not shown).
  • a p-type guard ring 3 is provided at the boundary between the active region 11 and the termination structure portion 12 so as to surround the periphery of the active region 11.
  • the termination structure 12 surrounds the periphery of the active region 11.
  • the termination structure 12 includes two p-type regions (second conductivity type semiconductor regions (p ⁇ type region 4 and p ⁇ type region 5)) having different impurity concentrations, p ⁇ type region 4 and p ⁇ type.
  • a JTE structure including a p-type electric field relaxation region (second conductivity type intermediate region) 20 provided between the region 5 and the region 5 is provided.
  • the p-type guard ring 3, the p ⁇ -type region (hereinafter referred to as the first JTE region) 4, the electric field relaxation region 20 and the p ⁇ -type region (hereinafter referred to as the second JTE region) 5 are arranged from the inside (active region side). In order, they are arranged concentrically around the active region 11 (for example, the center of the semiconductor chip).
  • the impurity concentration of the first JTE region 4 is lower than the impurity concentration of the p-type guard ring 3.
  • the impurity concentration of the second JTE region 5 is lower than the impurity concentration of the first JTE region 4.
  • the average impurity concentration of the electric field relaxation region 20 is lower than the impurity concentration of the first JTE region 4 and higher than the impurity concentration of the second JTE region 5.
  • the average impurity concentration per unit area of the electric field relaxation region 20 is an intermediate impurity concentration between the first JTE region 4 and the second JTE region 5. A detailed description of the electric field relaxation region 20 will be described later.
  • each of the p-type guard ring 3, the first JTE region 4, the electric field relaxation region 20, and the second JTE region 5 has a front surface (n ⁇ Is provided selectively on the surface layer on the surface of the type drift layer 2 side.
  • Silicon carbide substrate 10 is an epitaxial substrate formed by laminating a silicon carbide epitaxial layer to be n ⁇ type drift layer 2 on the front surface of n + type silicon carbide substrate 1.
  • the p-type guard ring 3 is selectively provided from the active region 11 to the termination structure portion 12 at the boundary between the active region 11 and the termination structure portion 12.
  • the p-type guard ring 3 surrounds the Schottky junction between the n ⁇ -type drift layer 2 and the anode electrode 8 in the active region 11.
  • the JTE structure is provided outside the p-type guard ring 3. Specifically, the first JTE region 4 arranged on the innermost side among the regions constituting the JTE structure is in contact with the outer end of the p-type guard ring 3.
  • the electric field relaxation region 20 is disposed outside the first JTE region 4 and is in contact with the outer end of the first JTE region 4.
  • the second JTE region 5 is disposed outside the electric field relaxation region 20 and is in contact with the outer end of the electric field relaxation region 20.
  • the p-type guard ring 3, the first JTE region 4, the electric field relaxation region 20, and the second JTE region 5 may all have the same depth, or may be variously adjusted to satisfy the above impurity concentration difference with the adjacent region. Also good.
  • the interlayer insulating film 7 covers the JTE structure (that is, the first JTE region 4, the electric field relaxation region 20, and the second JTE region 5) of the termination structure portion 12. That is, the JTE structure of the termination structure portion 12 is electrically insulated from the anode electrode 8 by the interlayer insulating film 7. An inner end portion of the interlayer insulating film 7 extends on the p-type guard ring 3. Anode electrode 8 is provided on the front surface of silicon carbide substrate 10 and is in Schottky junction with n ⁇ type drift layer 2 and in contact with p type guard ring 3. An end portion of the anode electrode 8 extends on the interlayer insulating film 7. Cathode electrode 9 is provided on the back surface of silicon carbide substrate 10 (the back surface of n + -type silicon carbide substrate 1 serving as an n + -type cathode layer).
  • the electric field relaxation region 20 includes a p ⁇ type region (hereinafter referred to as a first small region) 21 and a p ⁇ type region (hereinafter referred to as a second small region) 22 in the first JTE. They are alternately and repeatedly arranged concentrically around the area 4.
  • the left side is the active region 11 side (ie, the first JTE region 4 side)
  • the right side is the chip outer peripheral portion side (ie, the second JTE region 5 side) (FIGS. 3 to 6, 11, 20, 22, 23). , 26 to 31, 34, 36, 38, 40, 44, 46, 47).
  • the second small region 22 is disposed on the innermost side of the electric field relaxation region 20 so as to be in contact with the first JTE region 4, and the first small region 21 is disposed on the outermost side so as to be in contact with the second JTE region 5.
  • the first small region 21 is provided with a width (width in a direction from the inside toward the outside) x 1 that is narrower as it is arranged on the outside.
  • the second small region 22 is provided with substantially the same (constant) width x 2 regardless of the arrangement position.
  • the impurity concentration of the first small region 21 is substantially equal to the impurity concentration of the first JTE region 4, for example.
  • the impurity concentration of the second small region 22 is substantially equal to the impurity concentration of the second JTE region 5, for example.
  • an average impurity concentration N p of a region (hereinafter referred to as an equivalent concentration region) 30 including a pair of adjacent first small region 21 and second small region 22 is expressed by the following equation (3). It is expressed.
  • the electric field relaxation region 20 can be assumed to have a configuration in which a plurality of equivalent concentration regions 30 are arranged adjacent to each other in the direction from the inside to the outside.
  • N p ((x 1 ⁇ n p1 ) + (x 2 ⁇ n p2 )) / (x 1 + x 2 ) (3)
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 are set and arranged outside.
  • the average impurity concentration N p of the equivalent concentration region 30 (shown by a dotted line crossing between the first and second small regions 21 and 22) becomes smaller. That is, the p-type impurity concentration difference ⁇ n p between the adjacent first small region 21 and the second small region 22 can be gradually decreased from the inside toward the outside, and the p-type impurity concentration difference ⁇ n p is decreased. Accordingly, it is presumed that the electric field strength at that portion can be reduced.
  • the impurity concentration distribution in the electric field relaxation region 20 can be brought close to an impurity concentration distribution substantially equivalent to an impurity concentration distribution that gradually decreases from the inside toward the outside.
  • regions having substantially the same impurity concentration are indicated by the same hatching (FIGS. 4 to 9).
  • 11, 20 (a), 20 (b), 21, 22 (a), 23 (a), FIGS. 26 to 30, 46, 47 (a), FIGS. 31, 34, 36, 38, 40, 44 The same applies to (a) and (b).
  • the first and second small regions having substantially the same impurity concentration as each of the first and second JTE regions are arranged in the first JTE region.
  • the impurity concentration gradient between the first JTE region and the second JTE region is made smaller than when no electric field relaxation region is provided. Can do. Thereby, the electric field between the first JTE region and the second JTE region can be relaxed, and the dielectric breakdown strength at the outer peripheral portion of the termination structure portion can be increased.
  • the second small region having a relatively low impurity concentration has a constant width, and the width of the first small region having a relatively high impurity concentration is made narrower as it is arranged on the outer side.
  • the width of the electric field relaxation region can be reduced. Therefore, the breakdown voltage of the termination structure portion can be improved without increasing the width (edge length) of the entire termination structure portion. Thereby, an increase in cost can be avoided and the breakdown voltage of the termination structure portion can be improved.
  • SBD or MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • FIG. 4 is an explanatory diagram of a part of the JTE structure of the semiconductor device according to the second embodiment.
  • 4A and 4B are enlarged views of the planar layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • the configuration of the semiconductor device according to the second embodiment other than the electric field relaxation region 20 is the same as that of the semiconductor device according to the first embodiment (FIG. 1).
  • the semiconductor device according to the second embodiment is different from the semiconductor device according to the first embodiment in that the first small region 21 on the outermost side of the electric field relaxation region 20 (that is, the first small region 21 in contact with the inside of the second JTE region 5).
  • the outermost small region (hereinafter, referred to as a third small region) 20 a of the electric field relaxation region 20 is configured by the first small region 21 and the first small region portion 31.
  • the average impurity concentration of the third small region 20 a is lower than the impurity concentration of the first small region 21 and higher than the impurity concentration of the second JTE region 5.
  • the first small region portions 31 are arranged at a predetermined interval in the tangential direction Y along the boundary between the active region 11 and the termination structure portion 12.
  • X is a normal direction X extending outward from the boundary between the active region 11 and the termination structure portion 12, and is a direction orthogonal to the tangential direction Y.
  • the first small region portion 31 is in contact with the second small region 22 adjacent to the inside and the second JTE region 5 adjacent to the outside. That is, the third small region 20a has a configuration in which the first small region 21 and the first small region portion 31 are alternately and repeatedly arranged in the tangential direction Y.
  • the impurity concentration of the first small region portion 31 is substantially equal to the impurity concentration of the second JTE region 5, for example.
  • the average impurity concentration of the third small region 20a can be controlled. Therefore, the average impurity concentration of the equivalent concentration region 30a composed of the third small region 20a and the second small region 22 adjacent to the inside of the third small region 20a can be brought close to the impurity concentration of the second JTE region 5.
  • the p-type impurity concentration difference ⁇ n pl caused by the process limit of the first and second small regions 21 and 22 is formed.
  • the limit value of the width x 1 of the outermost first small region 21 of the electric field relaxation region 20 is determined by the process limit of the photolithography process of the ion implantation mask for forming the first small region 21.
  • the limit value of the width (constant width) x 2 of the second small region 22 is the minimum width x 2 min determined by the process limit of the photolithography process of the ion implantation mask for forming the second small region 22.
  • the first subregion 21 of minimum width x 1min, the first second-round impurity concentration also limits the equivalent concentration region 30a made of small regions 22 of minimum width x 2min adjacent to the inside of the small region 21 Exists. Therefore, as described above, the first small region portion 31 is provided inside the outermost first small region 21 of the electric field relaxation region 20, and the average impurity concentration of the outermost equivalent concentration region 30 a of the electric field relaxation region 20 is set to the first. The impurity concentration in the 2JTE region 5 is approached.
  • the same effect as that of the first embodiment can be obtained. Further, according to the second embodiment, by providing the first small region portion having an impurity concentration lower than that of the first small region inside the outermost first small region of the electric field relaxation region, the outermost portion of the electric field relaxation region.
  • the average impurity concentration of the equivalent concentration region can be made close to the impurity concentration of the second JTE region. For this reason, the impurity concentration distribution in the electric field relaxation region can be made closer to an impurity concentration distribution substantially equivalent to the impurity concentration distribution that gradually decreases from the inside toward the outside. Thereby, the electric field concentration caused by the impurity concentration difference in the vicinity of the boundary between the electric field relaxation region and the second JTE region can be relaxed.
  • FIG. 5 is an explanatory diagram of a part of the JTE structure of the semiconductor device according to the third embodiment.
  • 5 (a) and 5 (b) show an enlarged plan layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • the configuration of the semiconductor device according to the third embodiment other than the electric field relaxation region 20 is the same as that of the semiconductor device according to the first embodiment (FIG. 1).
  • the semiconductor device according to the third embodiment differs from the semiconductor device according to the first embodiment in that the innermost second small region 22 of the electric field relaxation region 20 (that is, the second small region 22 in contact with the outside of the first JTE region 4).
  • the innermost small region (hereinafter referred to as a fourth small region) 20 b of the electric field relaxation region 20 is configured by the second small region 22 and the second small region portion 32.
  • the average impurity concentration of the fourth small region 20 b is lower than that of the first JTE region 4 and higher than that of the second small region 22.
  • the second small region portions 32 are arranged at a predetermined interval in the tangential direction Y.
  • the second small region portion 32 is in contact with the first JTE region 4 adjacent to the inside and the first small region 21 adjacent to the outside. That is, the fourth small region 20b has a configuration in which the second small regions 22 and the second small region portions 32 are alternately and repeatedly arranged in the tangential direction Y.
  • the impurity concentration of the second small region portion 32 is substantially equal to the impurity concentration of the first JTE region 4, for example.
  • the average impurity concentration of the fourth small region 20b can be controlled. Therefore, the average impurity concentration of the equivalent concentration region 30b including the fourth small region 20b and the first small region 21 adjacent to the outside of the fourth small region 20b can be made close to the impurity concentration of the first JTE region 4.
  • the limit value of the width x 2 of the second small region 22 is the minimum width x 2 min determined by the process limit of the photolithography process of the ion implantation mask for forming the second small region 22. It becomes.
  • the average impurity concentration of the second small region 22 having the minimum width x 2 min and the equivalent concentration region 30b including the first small region 21 having the maximum width x 1max adjacent to the outside of the second small region 22 is also a limit value.
  • the second small region portion 32 is provided inside the innermost second small region 22 of the electric field relaxation region 20, and the average impurity concentration of the innermost equivalent concentration region 30 b of the electric field relaxation region 20 is set to the first.
  • the impurity concentration in the 1 JTE region 4 is brought close.
  • the second embodiment is applied to the third embodiment to control the average impurity concentration of the fourth small region 20b, and to change the average impurity concentration of the outermost small region (third small region) of the electric field relaxation region 20. You may control.
  • the same effect as in the first embodiment can be obtained. Further, according to the third embodiment, by providing the second small region portion having an impurity concentration higher than that of the second small region inside the innermost second small region of the electric field relaxation region, the innermost portion of the electric field relaxation region.
  • the average impurity concentration in the equivalent concentration region can be made close to the impurity concentration in the first JTE region. For this reason, the impurity concentration distribution in the electric field relaxation region can be made closer to an impurity concentration distribution substantially equivalent to the impurity concentration distribution that gradually decreases from the inside toward the outside. Thereby, the electric field concentration caused by the impurity concentration difference near the boundary between the electric field relaxation region and the first JTE region can be relaxed.
  • FIG. 6 is an explanatory diagram of the structure of the semiconductor device according to the fourth embodiment.
  • FIGS. 6A and 6B are enlarged views of the planar layout and the cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 6C shows the impurity concentration distribution of the electric field relaxation region 20.
  • the configuration of the semiconductor device according to the fourth embodiment other than the electric field relaxation region 20 is the same as that of the semiconductor device according to the first embodiment (FIG. 1).
  • the semiconductor device according to the fourth embodiment is different from the semiconductor device according to the first embodiment in the vicinity of the boundary 20c between the first small region 21 and the second small region 22 adjacent to the outside of the first small region 21.
  • the third small region portion 33 having an impurity concentration lower than that of the first small region 21 is selectively provided inside the first small region 21.
  • a small region (hereinafter, referred to as a first small region 21 and a third small region portion 33) near the boundary 20 c between the first small region 21 and the second small region 22 adjacent to the outside of the first small region 21.
  • a fifth small region) 20d The average impurity concentration of the fifth small region 20 d is lower than the impurity concentration of the first small region 21 and higher than the impurity concentration of the second small region 22.
  • the third small region portions 33 are arranged at predetermined intervals in the tangential direction Y. The third small region portion 33 is in contact with the second small region 22 adjacent to the outside.
  • the third small region portion 33 and the first small region 21 are alternately and repeatedly arranged at a predetermined interval in the tangential direction Y, for example.
  • the impurity concentration of the third small region portion 33 is substantially equal to the impurity concentration of the second JTE region 5, for example.
  • the vicinity of the boundary 20c between the first small region 21 and the second small region 22 adjacent to the outside of the first small region 21 For example, the intermediate impurity concentration between the first small region 21 and the second small region 22 can be controlled. Therefore, the p-type impurity concentration generated between the first small region 21 and the second small region 22 in a portion from the first small region 21 to the second small region 22 adjacent to the outside of the first small region 21.
  • the difference ⁇ n p (see FIG. 6C) can be made to gradually approach the impurity concentration of the second small region 22 from the impurity concentration of the first small region 21 from the inside to the outside.
  • the difference ⁇ n p can be reduced.
  • the impurity concentration in the first small region 21 is higher than that in the first small region 21.
  • a low fourth small region may be selectively provided.
  • the p-type impurity concentration difference ⁇ n p between the first small region 21 and the second small region 22 in the portion from the second small region 22 to the first small region 21 adjacent to the outside of the second small region 22. Can be gradually made closer to the impurity concentration of the first small region 21 from the impurity concentration of the second small region 22 from the inside to the outside.
  • the p-type impurity concentration difference ⁇ n between the first small region 21 and the second small region 22 at the boundary 20 e between the first small region 21 and the second small region 22 adjacent to the inside of the first small region 21. p can be reduced.
  • the third and second embodiments are applied to the fourth embodiment, and the innermost small region (fourth small region) of the electric field relaxation region 20 or the outermost small region (third small region) of the electric field relaxation region 20 is applied. ) May be controlled.
  • the same effects as in the first to third embodiments can be obtained.
  • the third small region portion or the fourth small region portion having a lower impurity concentration than the first small region in the vicinity of the boundary with the second small region inside the first small region, the third small region portion or the fourth small region portion having a lower impurity concentration than the first small region, Alternatively, by selectively providing both, the impurity concentration distribution in the electric field relaxation region can be made closer to an impurity concentration distribution substantially equivalent to an impurity concentration distribution that gradually decreases from the inside to the outside.
  • FIG. 7 is an explanatory diagram of the structure of the semiconductor device according to the fifth embodiment.
  • 7 (a) to 7 (c) show enlarged examples of different cross-sectional structures of the electric field relaxation region 20, respectively.
  • the left side is the active region 11 side
  • the right side is the chip end (the same applies to FIG. 21).
  • the semiconductor device according to the fifth embodiment differs from the semiconductor device according to the first embodiment in that one or more electric field relaxation regions are further provided outside the second JTE region 5. Similar to the first embodiment, the impurity concentration distribution in each electric field relaxation region is substantially equivalent to the impurity concentration distribution that gradually decreases from the inside toward the outside.
  • one electric field relaxation region (hereinafter referred to as a second electric field relaxation region) 41 is further provided outside the second JTE region 5.
  • the second electric field relaxation region 41 is in contact with the outer end of the second JTE region 5 and surrounds the second JTE region 5.
  • the second electric field relaxation region 41 is formed by alternately arranging the first small region 23 and the second small region 24 in a concentric circle surrounding the second JTE region 5.
  • the impurity concentration of the first small region 23 of the second electric field relaxation region 41 is, for example, substantially equal to the impurity concentration of the second JTE region 5.
  • the second small region 24 of the second electric field relaxation region 41 is an n ⁇ type region, and the impurity concentration thereof is substantially equal to the impurity concentration of the n ⁇ type drift layer 2.
  • the average impurity concentration of the second electric field relaxation region 41 is lower than the impurity concentration of the second JTE region 5.
  • the widths and planar layouts of the first, second small regions 23, 24 of the second electric field relaxation region 41 are defined as an electric field relaxation region (hereinafter referred to as a first electric field relaxation region) disposed between the first JTE region 4 and the second JTE region 5. This is the same as 20).
  • the configuration of the first electric field relaxation region 20 is the same as that of the electric field relaxation region of the first embodiment.
  • FIG. 7 (b) it may be the second field relaxation yet a 3JTE region outside the region 41 (p --- -type region) 6 is provided. That is, a three-zone JTE structure including the first to third JTE regions 4 to 6 may be used.
  • the third JTE region 6 is in contact with the outer end portion of the second electric field relaxation region 41 and surrounds the second electric field relaxation region 41.
  • the second small region 24 of the second electric field relaxation region 41 is a p-type region, and the impurity concentration thereof is substantially equal to the impurity concentration of the third JTE region 6, for example.
  • the impurity concentration of the third JTE region 6 is lower than the average impurity concentration of the second electric field relaxation region 41.
  • an electric field relaxation region (hereinafter referred to as a third electric field relaxation region) 42 may be further provided outside the third JTE region 6.
  • the third electric field relaxation region 42 is in contact with the outer end of the third JTE region 6 and surrounds the third JTE region 6.
  • the third electric field relaxation region 42 is formed by alternately and repeatedly arranging the first small region 25 and the second small region 26 in concentric circles surrounding the third JTE region 6.
  • the impurity concentration of the first small region 25 of the third electric field relaxation region 42 is, for example, substantially equal to the impurity concentration of the third JTE region 6.
  • the second small region 26 of the third electric field relaxation region 42 is an n ⁇ type region, and the impurity concentration thereof is substantially equal to the impurity concentration of the n ⁇ type drift layer 2.
  • the average impurity concentration of the third electric field relaxation region 42 is lower than the impurity concentration of the third JTE region 6.
  • the width and planar layout of the first and second small regions 25 and 26 of the third electric field relaxation region 42 are the same as those of the first electric field relaxation region 20.
  • the JTE region and the electric field relaxation region are alternately and repeatedly arranged outside the third electric field relaxation region 42, the electric field concentration in the JTE structure can be further relaxed. This adds to the cost. For this reason, it is presumed that the above-described JTE structure shown in FIGS. 7A to 7C is a realistic configuration. Further, the second to fourth embodiments are applied to the fifth embodiment, and the innermost small region (fourth small region) of each electric field relaxation region 20, 41, 42, or each of the electric field relaxation regions 20, 41, 42 is changed. The average impurity concentration of the outermost small region (third small region) and the small region (fifth small region) between the first and second small regions of the electric field relaxation regions 20, 41, 42 may be controlled.
  • the same effects as in the first to fourth embodiments can be obtained.
  • the electric field concentration outside the second JTE region can be alleviated by alternately and repeatedly arranging the electric field relaxation regions and JTE regions outside the second JTE region. For this reason, the electric field concentration in the termination structure portion can be further relaxed.
  • FIGS. 8 and 9 are cross-sectional views illustrating a state during the manufacture of the semiconductor device according to the sixth embodiment.
  • FIG. 8A shows a planar layout during manufacture
  • FIG. 8B shows a cross-sectional structure during manufacture. 8 and 9, the left side is the active region 11 side, and the right side is the wafer edge.
  • an n + type silicon carbide substrate (semiconductor wafer) 1 having a predetermined impurity concentration and a predetermined thickness is prepared.
  • an epitaxial wafer (silicon carbide substrate 10) is produced by growing a silicon carbide epitaxial layer to be n ⁇ type drift layer 2 on the front surface of n + type silicon carbide substrate 1.
  • the surface layer of the front surface of silicon carbide substrate 10 (the surface on the n ⁇ -type drift layer 2 side) in termination structure portion 12 surrounding the active region 11 by photolithography and ion implantation of p-type impurities.
  • the p-type guard ring 3 is selectively formed, for example, in an annular plane shape surrounding the periphery of the active region 11.
  • the first JTE region 4 and the first small region 21 are formed, for example, by a resist material or an oxide film (SiO 2 ) having an opening.
  • a one-ion implantation mask 51 is formed.
  • a p-type impurity such as aluminum (Al) a first ion implantation mask 51 as a mask to a first ion implantation, n - the surface layer of the type drift layer 2, a 1JTE region 4 and the first Each of the small regions 21 is selectively formed.
  • the first ion implantation mask 51 is removed.
  • a second ion implantation mask 52 is formed.
  • a second JTE region 5 and a second small region 22 are formed in the surface layer of the n ⁇ -type drift layer 2 by second ion implantation of a p-type impurity such as aluminum using the second ion implantation mask 52 as a mask.
  • a p-type impurity such as aluminum
  • the first and second small regions 21 and 22 can be easily formed by covering the formation region of the second small region 22 with the first ion implantation mask 51 in this way.
  • first and second ion implantations by two ion implantations (first and second ion implantations), a two-layered JTE structure (first and second JTE regions 4 and 5) having an impurity concentration reduced in two stages is formed, and a predetermined plane is formed.
  • the electric field relaxation region 20 composed of the first and second small regions 21 and 22 having different impurity concentrations arranged in the layout can be formed. That is, an electric field relaxation region 20 having an average impurity concentration distribution that decreases at a constant rate in the direction from the active region 11 to the outside is formed.
  • the subsequent general manufacturing process steps for example, formation of the interlayer insulating film 7, the anode electrode 8, and the cathode electrode 9) are performed. Thereafter, the semiconductor wafer is cut (diced) into chips to complete the SBD shown in FIG.
  • the planar layout of the first and second small regions constituting the electric field relaxation region 20 can be variously changed according to the pattern of the first ion implantation mask 51. That is, by applying the second and fourth embodiments to the sixth embodiment, the first small region portion 31 (see FIG. 4) and the third small region portion 33 (see FIG. 6) having substantially the same impurity concentration as the second JTE region 5.
  • the semiconductor device according to the second and fourth embodiments can be manufactured by forming a fourth small region (not shown). Further, by applying the third embodiment to the sixth embodiment and forming the second small region portion 32 (see FIG. 5) having substantially the same impurity concentration as the first JTE region 4, the third embodiment is applied.
  • a semiconductor device can be manufactured.
  • FIG. 10 is a characteristic diagram illustrating the breakdown voltage characteristics of the termination structure portion of the semiconductor device according to the first embodiment.
  • the horizontal axis of FIG. 10 is the dose amount of the first ion implantation for forming the first JTE region 4, and the vertical axis is the breakdown voltage of the termination structure portion 12.
  • an SiC-SBD FIGGS. (Referred to as Example 1 below).
  • the impurity concentration ratio between the first JTE region 4 and the second JTE region 5 is fixed to 1: 0.5, and various doses of aluminum are used for the first ion implantation for forming the first JTE region 4.
  • FIG. 10 shows the breakdown voltage characteristics of a SiC-SBD (see FIG. 15, hereinafter referred to as Conventional Example 1) having a conventional JTE structure without the electric field relaxation region 20 as a comparison.
  • Conventional Example 1 The configuration of Conventional Example 1 other than not including the electric field relaxation region 20 is the same as that of Example 1.
  • Example 1 From the results shown in FIG. 10, it was confirmed that in the conventional example 1, the withstand voltage may be lowered depending on the impurity concentration of the first JTE region 4 (the dose amount of the first ion implantation). On the other hand, in Example 1, the breakdown voltage can be secured almost constant regardless of the impurity concentration of the first JTE region 4, and it can be seen that the drop in breakdown voltage generated in Conventional Example 1 is improved.
  • the maximum breakdown voltage of the semiconductor device is determined by the breakdown voltage outside the JTE structure in the termination structure 12. In Example 1, by providing the electric field relaxation region 20, the electric field between the first JTE region 4 and the second JTE region 5 is relaxed, and the electric field concentration points are dispersed, so that it is assumed that no drop in breakdown voltage occurs. Is done.
  • FIG. 11 is a plan view illustrating a planar layout of the JTE structure of the semiconductor device according to the second embodiment.
  • FIG. 11A shows a SiC-SBD JTE structure having the configuration of the semiconductor device according to the first embodiment (see FIG. 1) (hereinafter referred to as Example 2).
  • c) shows a JTE structure of a conventional SiC-SBD (see FIG. 16) (hereinafter referred to as conventional examples 2 and 3).
  • the second embodiment includes an electric field relaxation region 20 between the first JTE region 4 and the second JTE region 5.
  • the first small region 21 whose width x 1 is narrowed as it is arranged on the outer side and the second small region 22 having a constant width x 2 regardless of the arrangement position are alternately arranged. Repeatedly arranged.
  • Conventional examples 2 and 3 include an electric field relaxation region 120 between the first JTE region 104 and the second JTE region 105.
  • the first small region 121 having a constant width x 11 regardless of the arrangement position and the second small region 122 having a width x 12 wider as it is arranged on the outer side alternately.
  • Field relaxation region 120 of the conventional example 3 a first small region 121 narrower x 11 enough to be placed outside, alternating with second small region 122 and wide x 12 enough to be placed outside It is repeatedly arranged (corresponding to FIG. 11 of the above Patent Document 2).
  • four first small regions and four second small regions are arranged.
  • Example 2 does not have a region that becomes wider as it is arranged on the outer side as in Conventional Examples 2 and 3. For this reason, Example 2 can narrow the width
  • FIG. 12 is a characteristic diagram illustrating the electric field strength distribution of the semiconductor device according to the second embodiment.
  • FIG. 13 is a characteristic diagram showing the electric field intensity distribution of the semiconductor device of Conventional Example 2.
  • FIG. 14 is a characteristic diagram showing the electric field intensity distribution of the semiconductor device of Conventional Example 3.
  • the horizontal axis in FIGS. 12 to 14 is the distance in the direction from the boundary (0 ⁇ m) between the p-type guard ring and the first JTE region, and the vertical axis is the electric field strength.
  • the electric field strength of the portion showing the maximum electric field strength at a depth of 1 ⁇ m from the front surface of the substrate is calculated (the same applies to FIGS.
  • FIG. 12 shows the electric field intensity distribution of the termination structure portion 12 when the electric field relaxation region 20 of Example 2 is applied to the first to third electric field relaxation regions 20, 41, and 42 (see FIG. 7C) of the three-zone JTE structure.
  • FIG. 13 shows the electric field intensity distribution of the termination structure 112 when the electric field relaxation regions 120 of the conventional examples 2 and 3 are applied to the first to third electric field relaxation regions 120, 141, and 142 (see FIG. 19) of the three-zone JTE structure. , 14.
  • Example 2 the thickness and impurity concentration of the n ⁇ -type drift layer 2 were 30 ⁇ m and 3 ⁇ 10 15 / cm 3 , respectively.
  • the doses of the first to third JTE regions 4 to 6 were 2.1 ⁇ 10 13 / cm 2 , 1.26 ⁇ 10 13 / cm 2 and 0.84 ⁇ 10 13 / cm 2 , respectively.
  • the configuration of the first to third JTE regions 104 to 106 in the conventional examples 2 and 3 is the same as that of the first to 3 JTE regions 4 to 6 in the second embodiment.
  • Example 2 has a withstand voltage of 4253 V, which is almost the same as that of Conventional Example 2 (withstand voltage 4252 V) and Conventional Example 3 (withstand voltage 4234 V) even if the width of the electric field relaxation region 20 is narrower than that of Conventional Examples 2 and 3. It was confirmed that the same breakdown voltage was obtained. Also, as shown in FIG. 12, in Example 2, the electric field concentration between the adjacent JTE regions (first to third electric field relaxation regions 20, 41, 42) of the first to third JTE regions 4 to 6 is conventionally increased. It was confirmed that it was relaxed similarly to Examples 2 and 3 (FIGS. 13 and 14).
  • FIG. 20 is an explanatory diagram of the structure of the semiconductor device according to the seventh embodiment.
  • FIG. 20 shows an enlarged part of the JTE structure of FIG. 20A and 20B show a planar layout and a cross-sectional structure of the electric field relaxation region 20, respectively, and
  • FIG. 20C shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the seventh embodiment is different from the semiconductor device according to the first embodiment in the repetition pitch of the first and second small regions 21 and 22 of the electric field relaxation region 20.
  • the impurity concentration of the first and second small regions 21 and 22, the arrangement of the electric field relaxation region 20, the average impurity concentration difference between the first and second JTE regions 4 and 5 adjacent to the electric field relaxation region 20, and the configuration of the active region 11 are: The same as in the first embodiment.
  • the semiconductor device according to the seventh embodiment is different from the semiconductor device according to the first embodiment in the following two points.
  • the first difference is that a plurality of (in this case, for example, 4) one section in which one or more equivalent density regions 30 (a minute region including a pair of adjacent first and second small regions 21 and 22) are periodically arranged.
  • the two segments 61 to 64) are arranged adjacent to each other to constitute the electric field relaxation region 20.
  • two equivalent density regions 30 are arranged in the first section 61
  • three equivalent density areas 30 are arranged in the second section 62
  • four equivalent density areas 30 are arranged in the third section 63.
  • the electric field relaxation region 20 in which six equivalent concentration regions 30 are arranged in the fourth section 64 is shown.
  • the double arrows in the direction from the active region side toward the chip outer peripheral side (lateral direction) indicate one equivalent concentration region 30 respectively.
  • the second difference is to change the width x 1 of the first small region 21 for each segment 61 to 64, and the width x 1 of the first small regions 21 as are located outside of the segment 62-64 It is a point to narrow. That is, the first plurality disposed within one section small regions 21 are the same width x 1 all, of the first small region 21 disposed in each segment 61-64, the first of the first segment 61 most wider x 1 small region 21, the width x 1 of the first small region 21 of the fourth segment 64 narrowest.
  • the point that the second small region 22 is provided with substantially the same width x 2 regardless of the arrangement position is the same as in the first embodiment. That is, as the sections 61 to 64 are arranged on the outer side, the average impurity concentration becomes lower, and the electric field relaxation region 20 average impurity concentration distribution (gradient) decreases in four steps from the inner side to the outer side.
  • the combination of the widths x 1 and x 2 of the first and second small regions 21 and 22 that determine the average impurity concentration N p of the equivalent concentration region 30 is the width of the first small region 21 of the fourth section 64 having the lowest average impurity concentration. It is preferable to set x 1 to the minimum dimension determined by the process limit of the ion implantation process as much as possible. That is, by determining the width x 1 of each first small area 21 of the first to fourth sections 61 to 64 so that the width x 1 of the first small area 21 of the fourth section 64 becomes the process limit, The average impurity concentration of each equivalent concentration region 30 in the four sections 61 to 64 is determined. The number of equivalent concentration regions 30 respectively arranged in the first to fourth sections 61 to 64 is determined by a periodic combination of the equivalent concentration areas 30 of the first to fourth sections 61 to 64.
  • the average impurity concentration in each of the sections 61 to 64 is equal to the average impurity concentration N p (the above (3 (See the formula)), but the impurity concentration gradient in each of the sections 61 to 64 becomes gentle. Thereby, the electric field concentration at the boundary between the first small region 21 and the second small region 22 is alleviated in each of the sections 61 to 64.
  • the width of the equivalent concentration region 30 needs to be about 10 ⁇ m to 20 ⁇ m. Since the equivalent concentration region 30 becomes narrower as it is arranged on the outer side, the equivalent concentration region 30 arranged on the outer side is less likely to have a gentler impurity concentration gradient.
  • an equivalent concentration region 30 is assumed in which the width x 1 of the first small region 21 is about 10 ⁇ m and the width x 2 of the second small region 22 is the minimum dimension (about 1 ⁇ m to 2 ⁇ m) determined by the process limit of the ion implantation process. To do.
  • the equivalent impurity regions 30 arranged in the same section are all configured in the same manner, so that the average impurity concentration in each of the sections 61 to 64 can be made substantially constant. it can. That is, the average impurity concentration distribution of the electric field relaxation region 20 is equivalent to the average impurity concentration equivalent to the arrangement of the wide equivalent concentration region 30 corresponding to one section by the amount (that is, four) of the electric field relaxation region 20 divided.
  • the distribution can be obtained (indicated by a dotted line in FIG. 20C).
  • the average impurity concentration distribution of the electric field relaxation region 20 decreases in a stepped manner at the boundary between the adjacent sections 61 to 64, but the impurity concentration difference between the equivalent concentration regions 30 having different average impurity concentrations is the same as in the first embodiment. Is set to gradually decrease from the inside toward the outside. For this reason, the electric field intensity distribution in the electric field relaxation region 20 is an impurity concentration distribution that gradually decreases from the inside toward the outside.
  • the electric field relaxation region 20 has an inner JTE so as to satisfy a predetermined average impurity concentration difference with the adjacent first and second JTE regions 4 and 5 and at a different repetition pitch for each of the sections 61 to 64.
  • the first and second small regions 21 and 22 are alternately and repeatedly arranged in a concentric circle surrounding the region.
  • This electric field relaxation region 20 is applicable to each of a plurality of electric field relaxation regions arranged in, for example, a three-zone JTE structure.
  • FIG. 21 is a cross-sectional view illustrating the structure of another example of the semiconductor device according to the seventh embodiment.
  • FIG. 21 shows a case where the first to third electric field relaxation regions 20, 41, and 42 are arranged as in the fifth embodiment (see FIG. 7C).
  • the arrangement of first to third electric field relaxation regions 20, 41, and 42 and the average impurity concentration difference between adjacent JTE regions are the same as in the fifth embodiment.
  • the configuration of the first and second small regions 21 and 22 of the first electric field relaxation region 20 disposed between the first and second JTE regions 4 and 5 is the same as that of the electric field relaxation region 20 described above (see FIG. 20). ).
  • a predetermined average impurity of the second and third electric field relaxation regions 41 and 42 is just to determine the periodic combination of each equivalent density
  • the electric field concentration between the first and second small regions is relaxed, and the electric field distribution of the second and third electric field relaxation regions 41 and 42 becomes further gentle. The effect is obtained.
  • the manufacturing method of the semiconductor device according to the seventh embodiment described above is the first in each of the sections 61 to 64 of the electric field relaxation regions 20, 41, 42 described above in the manufacturing method of the semiconductor device according to the sixth embodiment. What is necessary is just to implement
  • FIG. 22 is an explanatory diagram of a part of the JTE structure of the semiconductor device according to the third embodiment.
  • FIG. 23 is an explanatory diagram showing a part of a JTE structure of a semiconductor device according to Conventional Example 4. 22 and 23, (a) and (b) show the planar layout and impurity concentration distribution of the electric field relaxation regions 20 and 120, respectively.
  • FIG. 24 is a characteristic diagram illustrating the breakdown voltage characteristics of the termination structure portion of the semiconductor device according to the third embodiment. 22 is applied to the first to third electric field relaxation regions 20, 41, and 42 (see FIG.
  • FIG. 24 shows, for comparison, the first to third electric field relaxation regions 120, 141, 142 (see FIG. 19) in which the electric field relaxation region 120 of the conventional example 4 shown in FIG. 23 is provided in the conventional three-zone JTE structure.
  • the simulation result of the breakdown voltage of the termination structure 112 when applied is shown.
  • the horizontal axis in FIG. 24 is the dose amount of the first ion implantation for forming the first JTE regions 4 and 104
  • the vertical axis is the breakdown voltage of the termination structure portions 12 and 112. That is, FIG. 24 shows the withstand voltage dependency of the termination structures 12 and 112 when the dose amount of the ion implantation for forming the first JTE regions 4 and 104 varies.
  • the first electric field relaxation region 20 of Example 3 corresponds to the electric field relaxation region 20 of the semiconductor device according to the seventh embodiment (FIG. 20), and is divided into first to fourth sections 61 to 64.
  • the width x 1 of the first small region 21 constituting the first section 61 was 11 ⁇ m.
  • the width x 1 of the first small region 21 constituting the second section 62 was set to 3.3 ⁇ m.
  • the width x 1 of the first small region 21 constituting the third section 63 was 1.6 ⁇ m.
  • the width x 1 of the first small region 21 constituting the fourth section 64 was 1.0 ⁇ m.
  • the width x 2 of the second small region 22 was set to the same 1.8 ⁇ m in the first to fourth sections 61 to 64.
  • the ratio of the average impurity concentration of the first to fourth sections 61 to 64 (the average impurity concentration of the equivalent concentration region 30) is set to 1.
  • the impurity concentration ratio of the first JTE region 4 is 1, and the impurity concentration ratio of the second JTE region 5 is 0.
  • the first section 61: second section 62: third section 63: fourth section 64 0.86: 0.65: 0.47: 0.36.
  • the periodic arrangement of the equivalent concentration regions 30 of the sections 61 to 64 is as follows. One equivalent concentration region 30 is arranged in the first section 61 (one cycle). Three equivalent concentration regions 30 are arranged in the second section 62 (three cycles). Four equivalent density regions 30 are arranged in the third section 63 (four cycles). Five equivalent density regions 30 are arranged in the fourth section 64 (5 cycles).
  • the configuration of the second and third electric field relaxation regions 41 and 42 is the same as that of the first electric field relaxation region 20.
  • the average impurity concentration ratio of the first to fourth sections 61 to 64 in the second electric field relaxation region 41 is obtained when the ratio of the impurity concentration of the second JTE region 5 is 1 and the ratio of the impurity concentration of the third JTE region 6 is 0. It becomes a ratio.
  • the average impurity concentration ratio of the first to fourth sections 61 to 64 in the third electric field relaxation region 42 is set such that the impurity concentration ratio of the third JTE region 6 is 1, and the impurity concentration ratio of the n ⁇ type drift layer 2 is 0. It becomes the ratio of time.
  • the widths of the first to third JTE regions 4 to 6 were all 40 ⁇ m.
  • the active region 11 is provided with an SBD element structure.
  • the n ⁇ type drift layer 2 was a SiC epitaxial layer, and its impurity concentration and thickness were 3 ⁇ 10 15 / cm 3 and 30 ⁇ m, respectively.
  • the thickness of the interlayer insulating film 7 was 0.5 ⁇ m.
  • the material of the anode electrode 8 was titanium (Ti).
  • the material of the electrode pad 18 provided so as to cover the anode electrode 8 was aluminum (Al).
  • the first field limiting region 120 of the conventional example 4 the first small region 121 narrower x 11 enough to be placed outside, and a second small region 122 and wide x 12 enough to be placed outside They are alternately and repeatedly arranged (corresponding to FIG. 11 of Patent Document 2).
  • four first small areas 121 and four second small areas 122 are arranged.
  • Each equivalent concentration region including a pair of adjacent first small region 121 and second small region 122 is defined as first to fourth equivalent concentration regions 161 to 164 in order from the inner side (first JTE region 104 side).
  • the average impurity concentration of the first to fourth equivalent concentration regions 161 to 164 is the same as the average impurity concentration of the first to fourth sections 61 to 64 of the third embodiment, respectively, and the total width of the first electric field relaxation region 120 is the same as that of the third embodiment.
  • the total width of the first electric field relaxation region 20 was set to 55.7 ⁇ m.
  • the configuration of the second and third electric field relaxation regions 141 and 142 is the same as that of the first electric field relaxation region 120.
  • the average impurity concentration ratio of the first to fourth equivalent concentration regions 161 to 164 in the second electric field relaxation region 141 is such that the impurity concentration ratio of the second JTE region 105 is 1, and the impurity concentration ratio of the third JTE region 106 is 0. It becomes the ratio of time.
  • the average impurity concentration ratio of the first to fourth equivalent concentration regions 161 to 164 in the third electric field relaxation region 142 is such that the impurity concentration ratio of the third JTE region 106 is 1, and the impurity concentration ratio of the n ⁇ type drift layer 102 is 0. This is the ratio.
  • the widths and impurity concentration ratios of the first to third JTE regions 104 to 106 are the same as those of the first to 3 JTE regions 4 to 6 of the third embodiment.
  • the configuration of the active region 111, the n ⁇ type drift layer 102, the interlayer insulating film 107, the anode electrode 108, and the electrode pad 118 is the same as that of the active region 11, the n ⁇ type drift layer 2, the interlayer insulating film 7 and the anode electrode of Example 3. 8 and the electrode pad 18.
  • the ion implantation dose for forming the first JTE region 4 is about 1.5 ⁇ 10 13 / cm 3 or more and 2.0 ⁇ 10 13 / cm 3 or less. It was confirmed that the breakdown voltage can be made higher than that of Conventional Example 4 at a certain time.
  • the breakdown voltage of the termination structure portions 12 and 112 is larger than the breakdown voltage of the active regions 11 and 111 (breakdown voltage of the termination structure portions 12 and 112> active regions 11 and 111. Pressure resistance).
  • Example 3 and Conventional Example 4 the ranges 13 and 113 in which the breakdown voltage of the termination structures 12 and 112 are larger than the breakdown voltages of the active regions 11 and 111 are indicated by arrows, respectively.
  • the breakdown voltage of the active regions 11 and 111 under the above conditions in both Example 3 and Conventional Example 4 is 4150 V, and the regions 13 and 113 in which the breakdown voltage of the termination structures 12 and 112 is larger than the breakdown voltage of the active regions 11 and 111
  • a dose margin for ion implantation for forming the first JTE regions 4 and 104 (hereinafter referred to as a dose margin) can be used. That is, it can be seen that the dose margin of Example 3 is about 1.5 times larger than the dose margin of the conventional example.
  • FIG. 25 is a characteristic diagram showing the electric field strength distribution of the semiconductor device according to Working Example 3.
  • FIG. 25 shows the result of simulating the electric field intensity distribution in the vicinity of the first JTE regions 4 and 104 and the first electric field relaxation regions 20 and 120 in Example 3 and Conventional Example 4.
  • the dose of the ion implantation for forming the second 1JTE region 4,104 was 2 ⁇ 10 13 / cm 3 (dashed line C in FIG. 24). From the result shown in FIG. 25, the electric field strength of the termination structure portion 12 of Example 3 according to the fact that the breakdown voltage of the termination structure portion 12 of Example 3 is higher than the breakdown voltage of the termination structure portion 112 of Conventional Example 4.
  • the same effects as those of the first, fifth, and sixth embodiments can be obtained.
  • the equivalent concentration regions arranged in the same section are all configured in the same manner, so that the boundary between the first small region and the second small region is included in each section of the electric field relaxation region. The electric field concentration is relaxed. As a result, the margin for the breakdown voltage of the termination structure and the variation in the dose amount of the ion implantation for forming the first and second small regions can be increased.
  • FIG. 26 is an explanatory diagram of the structure of the semiconductor device according to the eighth embodiment.
  • FIG. 26A shows a planar layout of the electric field relaxation region 20
  • FIG. 26B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the eighth embodiment has a configuration in which the second embodiment is applied to the seventh embodiment.
  • the first small region portion 31 having an impurity concentration lower than that of the first small region 21 is present in all the first small regions 21 arranged in the outermost fourth section 64 of the electric field relaxation region 20.
  • the third small region 20 a configured by the first small region 21 and the first small region portion 31 and the second small region 22 are in the normal direction.
  • One or more equivalent concentration regions 30a consisting of a pair of adjacent third small regions 20a and second small regions 22 are periodically arranged alternately in X (normal direction with reference numeral 30a) This is indicated by five horizontal double arrows following X (the same applies to FIG. 28).
  • the p-type impurity concentration difference ⁇ n pl between the second JTE region 5 and the fourth section 64 (equivalent concentration region 30a) on the outermost side of the electric field relaxation region 20 (see FIG. 3C). ) Is reduced.
  • the first and second JTE regions 4 and 5 and the first to third sections 61 to 63 are set in the same manner as the above-described conditions described in the seventh embodiment, and the first small area 21 and the first small section 21 of the fourth section 64 are set.
  • the ratio of the impurity concentration in the region portion 31 is 1: 1, the ratio of the average impurity concentration in the fourth section 64 can be reduced to about 0.2.
  • the same effects as in the first, fifth, and seventh embodiments can be obtained.
  • the first small region portion is selectively provided in all the first small regions in the outermost segment of the electric field relaxation region, so that the average of the outermost segment of the electric field relaxation region is obtained. Since the impurity concentration can be made close to the impurity concentration of the second JTE region, the same effect as in the second embodiment can be obtained. Further, by selectively providing the first small region portion in all the first small regions in the outermost section of the electric field relaxation region, the average impurity in all equivalent concentration regions in the outermost segment of the electric field relaxation region Since the concentrations are the same, the same effect as in the seventh embodiment is maintained.
  • FIG. 27 is an explanatory diagram of the structure of the semiconductor device according to the ninth embodiment.
  • FIG. 27A shows a planar layout of the electric field relaxation region 20, and
  • FIG. 27B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the ninth embodiment has a configuration in which the third embodiment is applied to the seventh embodiment.
  • the second small region portion 32 having an impurity concentration higher than that of the second small region 22. are selectively provided at predetermined intervals in the tangential direction Y.
  • the fourth small region 20b composed of the second small region 22 and the second small region portion 32 and the first small region 21 are in the normal direction.
  • One or more equivalent concentration regions 30b which are alternately and repeatedly arranged in X and are composed of a pair of adjacent fourth small regions 20b and first small regions 21, are periodically disposed.
  • the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the innermost first section 61 (equivalent concentration region 30b) of the electric field relaxation region 20 (see FIG. 3C). ) Is reduced.
  • the first and second JTE areas 4 and 5 and the second to fourth sections 62 to 64 are set in the same manner as the above-described conditions described in the seventh embodiment, and the second small area 22 and the second small section of the first section 61 are set.
  • the ratio of the impurity concentration in the region 32 is 1: 1
  • the ratio of the average impurity concentration in the first section 61 can be increased to about 0.864.
  • the second small region portion is selectively provided in all the second small regions in the innermost segment of the electric field relaxation region, so that the average of the innermost segment of the electric field relaxation region is obtained. Since the impurity concentration can be close to the impurity concentration of the first JTE region, the same effect as in the third embodiment can be obtained. Further, by selectively providing the second small region portion in all the second small regions in the innermost section of the electric field relaxation region, the average impurity in all equivalent concentration regions in the innermost portion of the electric field relaxation region Since the concentrations are the same, the same effect as in the seventh embodiment is maintained.
  • FIG. 28 is an explanatory diagram of the structure of the semiconductor device according to the tenth embodiment.
  • FIG. 28A shows a planar layout of the electric field relaxation region 20
  • FIG. 28B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the tenth embodiment has a configuration in which the eighth embodiment and the ninth embodiment are combined.
  • the outermost fourth section 64 of the electric field relaxation region 20 is formed of a set of adjacent third small region 20a and second small region 22 1.
  • Two or more equivalent concentration regions 30a are periodically arranged, and a p-type impurity concentration difference ⁇ n pl between the second JTE region 5 and the outermost fourth section 64 (equivalent concentration region 30a) of the electric field relaxation region 20 (FIG. 3 ( c)) is reduced.
  • the innermost first section 61 of the electric field relaxation region 20 is provided with one or more equivalent concentration regions 30b composed of a pair of adjacent fourth small regions 20b and first small regions 21. Are periodically arranged, and the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the electric field relaxation region 20 is reduced.
  • FIG. 29 is an explanatory diagram of the structure of the semiconductor device according to the eleventh embodiment.
  • FIG. 29A shows a planar layout of the electric field relaxation region 20
  • FIG. 29B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the eleventh embodiment is different from the semiconductor device according to the eighth embodiment in that all the first small regions from the third first small region 21 to the outermost first small region 21 from the inside are included. 21, the first small region portions 31 are selectively provided at predetermined intervals in the tangential direction Y.
  • two equivalent density regions 30 each including a pair of adjacent first small region 21 and second small region 22 are arranged concentrically around the first JTE region 4 (denoted by reference numeral 30). (Indicated by two horizontal double-headed arrows from the left side in the normal direction X).
  • a plurality of equivalent concentration regions 30a including a pair of adjacent third small regions 20a and second small regions 22 are arranged concentrically around the equivalent concentration region 30 (denoted by reference numeral 30a from the right side). 11 horizontal double arrows in the normal direction X).
  • the ratio of the 1st small area part 31 to the 1st small area 21 is so high that each 3rd small area 20a is arranged outside. That is, the first small region portion 31 is provided in the first small region 21 by changing the pitch or the width in the tangential direction Y so that the average impurity concentration of the third small region 20a becomes lower as it is arranged on the outer side. It is adjusted so that the average impurity concentration of the equivalent concentration region 30a decreases as the position is increased.
  • the average impurity concentration distribution in each of the equivalent concentration regions 30 and 30a is indicated by a dotted line in FIG.
  • the average impurity concentration in the first to fourth sections 61 to 64 can be gradually decreased from the inner side to the outer side, and at the boundary of the adjacent equivalent concentration region 30a in each of the sections 61 to 64. Electric field strength can be reduced.
  • the impurity concentration distribution in the electric field relaxation region 20 is gradually increased from the inside to the outside. It can be made closer to the ideal impurity concentration distribution that decreases.
  • the average impurity concentration of the first to fourth sections 61 to 64 can be gradually decreased with a predetermined inclination in the direction from the inside to the outside, and there is the first small region 21 in which the first small region portion 31 is not provided. May be.
  • FIG. 30 is an explanatory diagram of the structure of the semiconductor device according to the twelfth embodiment.
  • FIG. 30A shows a planar layout of the electric field relaxation region 20
  • FIG. 30B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the twelfth embodiment is different from the semiconductor device according to the ninth embodiment in that the second small region portion 32 is selected at a predetermined interval in the tangential direction Y inside almost all the second small regions 22. It is a point provided.
  • a plurality of equivalent concentration regions 30b including a pair of adjacent fourth small region 20b and first small region 21 are arranged concentrically around the first JTE region 4 (denoted by reference numeral 30b). (Indicated by 13 horizontal double-sided arrows continuous in the normal direction X).
  • the ratio of the second small region portion 32 to the second small region 22 is lower as the fourth small regions 20b are arranged on the outer side. That is, the second small region portion 32 is provided in the second small region 22 by changing the pitch or the width in the tangential direction Y so that the average impurity concentration of the fourth small region 20b becomes higher as it is arranged on the inner side, It is adjusted so that the average impurity concentration of the equivalent concentration region 30b decreases as the position is increased.
  • the average impurity concentration distribution of each equivalent concentration region 30b is indicated by a dotted line in FIG.
  • the average impurity concentration in the first to fourth sections 61 to 64 can be gradually decreased in the direction from the inside to the outside, and at the boundary of the adjacent equivalent concentration region 30b in each section 61 to 64. Electric field strength can be reduced.
  • the impurity concentration distribution in the electric field relaxation region 20 is gradually increased from the inside to the outside. It can be made closer to the ideal impurity concentration distribution that decreases.
  • the average impurity concentration of the first to fourth sections 61 to 64 can be gradually decreased with a predetermined inclination in the direction from the inside to the outside, and there is the second small region 22 in which the second small region portion 32 is not provided. May be.
  • FIG. 31 is an explanatory diagram of the structure of the semiconductor device according to the thirteenth embodiment.
  • FIG. 31 shows the electric field relaxation region 20 of FIG. 1 in an enlarged manner.
  • 31 (a) and 31 (b) show an enlarged plan layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 31C shows the p-type impurity concentration distribution along the cutting line CC ′ in FIG. 32 and 33 are explanatory diagrams showing an example of the widths of the first and second small regions in each section of FIG. In FIG.
  • one memory on the horizontal axis represents one equivalent concentration region 30 (a region including a pair of adjacent first and second small regions 21 and 22), and the vertical axis represents the first and the first for each equivalent concentration region 30.
  • the widths x 1 and x 2 of the two small regions 21 and 22 are plotted (the same applies to FIGS. 35, 37, 39, 41, and 45).
  • the semiconductor device according to the thirteenth embodiment differs from the semiconductor device according to the seventh embodiment in the following three points.
  • the first difference is that the widths (widths in the direction from the inside to the outside) ⁇ x of the respective sections (in this case, for example, 8 sections) 71 to 78 constituting the electric field relaxation region 20 are substantially equal. That is, the electric field relaxation region 20 is divided into eight sections 71 to 78 with an equal width ⁇ x.
  • Each of the sections 71 to 78 is formed by periodically arranging one or more equivalent concentration regions 30 as in the seventh embodiment.
  • reference numerals 71 to 78 are given to the respective sections in order from the inside to the outside (the same applies to FIGS. 32 and 34 to 41).
  • the second difference is that the average impurity concentration difference ⁇ Np between the adjacent sections 71 to 78 is equal.
  • the average impurity concentration gradient 70a of the electric field relaxation region 20 that decreases from the inside to the outside (the reduction rate of the average impurity concentration in the direction from the inside to the outside).
  • ⁇ Np / ⁇ x) is constant over the entire electric field relaxation region 20 (that is, all the sections 71 to 78).
  • an approximate straight line representing the average impurity concentration gradient 70a of the electric field relaxation region 20 is indicated by a dotted line (the same applies to FIGS. 34C, 46B, and 47B).
  • each of the sections 71 to 78 as in the seventh embodiment, one or more equivalent concentration regions 30 having the same conditions are arranged. For this reason, the average impurity concentration of each of the sections 71 to 78 is equal to the average impurity concentration Np of the equivalent concentration region 30 arranged in each of the sections 71 to 78. That is, the average impurity concentration of each of the categories 71 to 78 is calculated by the above equation (3).
  • the widths x 1 and x 2 of the small areas 21 and 22 are determined.
  • the minimum structure of the equivalent concentration region 30 is a case where the widths x 1 and x 2 of the first and second small regions 21 and 22 are both set to the minimum dimensions determined by the process limit, but the minimum structure of the equivalent concentration region 30 is not arranged. May be. That is, the first and second small regions 21 and 22 are periodically arranged with predetermined widths x 1 and x 2 so that the average impurity concentration gradient 70 a of the electric field relaxation region 20 is constant over the entire electric field relaxation region 20. That's fine.
  • the boundary between the second JTE region 5 and the electric field relaxation region 20 is 20 f between the second JTE region 5 and the electric field relaxation region 20.
  • a p-type impurity concentration difference ⁇ n pl with the outermost eighth section 78 is generated.
  • the p-type impurity concentration difference ⁇ n pl between the second JTE region 5 and the eighth section 78 is preferably reduced by increasing the width of the electric field relaxation region 20. The reason is that the electric field concentration near the boundary 20f between the second JTE region 5 and the electric field relaxation region 20 is relaxed, and the breakdown voltage of the second JTE region 5 is improved.
  • the p-type impurity concentration difference ⁇ n between the first JTE region 4 and the innermost first section 71 (equivalent concentration region 30) of the first JTE region 4 and the electric field relaxation region 20 is also present at the boundary 20g between the first JTE region 4 and the electric field relaxation region 20.
  • ph is generated.
  • This p-type impurity concentration difference ⁇ n ph also affects the electric field strength in the vicinity of the boundary 20g between the first JTE region 4 and the electric field relaxation region 20, and affects the breakdown voltage of the first JTE region 4. Therefore, it is preferable to reduce the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the first section 71 as much as possible to improve the breakdown voltage of the first JTE region 4.
  • the minimum value of the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the first section 71 is the second small area determined by the width ⁇ x of each of the sections 71 to 78 determined by the number of sections of the electric field relaxation region 20 and the process limit. and the minimum width dimension of x 2 in 22, in determined uniquely.
  • the average impurity concentration of the first section 71 is preferably a value close to the average impurity concentration of the first JTE region 4, and preferably 90% or more of the average impurity concentration of the first JTE region 4. That is, the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the first section 71 is preferably less than 10% of the average impurity concentration of the first JTE region 4.
  • the conditions of categories 71 to 78 are as follows. When the ratio of the impurity concentration of the first JTE region 4 is 1, and the ratio of the impurity concentration of the second JTE region 5 is 0, the ratio of the average impurity concentration difference ⁇ Np between the adjacent sections 71 to 78 is 0.11. . That is, this is equivalent to the fact that the impurity concentrations n p1 and n p2 of the first and second small regions 21 and 22 decrease by 11% as they are arranged on the outer side.
  • width x 1 , the x 2 shown in FIG. 32 when the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the first section 71 is 0.91, the width x 1 , the x 2 shown in FIG. 32.
  • width x 1, x 2 of the first and second small regions 21 and 22 illustrated in Figure 32 the width x 1, x 2 of the first and second sub-regions 21 and 22 in the first to fourth segment 71 to 74 Detailed numerical values are shown in FIG.
  • the minimum dimensions of the widths x 1 and x 2 of the first and second small regions 21 and 22 are, for example, 0.7 ⁇ m determined by the process limit.
  • one equivalent concentration region 30 is arranged in the first section 71 (one cycle).
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 constituting the equivalent concentration region 30 are 6.8 ⁇ m and 0.7 ⁇ m, respectively.
  • the width ⁇ x of the first section 71 is equal to the width of one equivalent concentration region 30 constituting the first section 71 and is 7.5 ⁇ m.
  • the ratio of the average impurity concentration of the first section 71 is 0.91 which is the same as the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the first section 71.
  • Two equivalent concentration regions 30 are arranged in the second section 72 (two periods).
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 constituting the equivalent concentration region 30 are 3.01 ⁇ m and 0.74 ⁇ m, respectively, and the sum (the width of the equivalent concentration region 30) is 3.75 ⁇ m. It is.
  • Two equivalent concentration regions 30 are arranged in the third section 73 (two cycles).
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 constituting the equivalent concentration region 30 are 2.60 ⁇ m and 1.15 ⁇ m, respectively, and the sum thereof is 3.75 ⁇ m.
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 constituting the equivalent concentration region 30 are 0.795 ⁇ m and 1.080 ⁇ m, respectively, and the sum thereof is 1.875 ⁇ m.
  • each of the sixth and seventh sections 76 and 77 two equivalent density regions 30 are arranged (two cycles).
  • One equivalent concentration region 30 is arranged in the eighth section 78 (one cycle). That is, in this example, 18 first and second small regions 21 and 22 are arranged in the electric field relaxation region 20 each. Detailed numerical values of the widths x 1 and x 2 of the first and second small regions 21 and 22 in the fifth to eighth sections 75 to 78 will be omitted.
  • the ratio of the average impurity concentration of the fifth to eighth sections 75 to 78 is further decreased by 0.11 as it is arranged on the outer side, and is 0.47, 0.36, 0.25, and 0.14, respectively.
  • the p-type impurity concentration difference ⁇ n pl between the second JTE region 5 and the eighth section 78 is 0.14.
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 are determined based on the width of the equivalent concentration region 30 constituted by the first and second small regions 21 and 22 and the average impurity concentration N p. .
  • the width of the equivalent density region 30 is a value obtained by dividing the width ⁇ x of the sections 71 to 78 in which the equivalent density area 30 is arranged by the number (period) of the equivalent density areas 30 in the sections 71 to 78.
  • the average impurity concentration of the first section 71 is a value obtained by subtracting a predetermined p-type impurity concentration difference ⁇ n ph from the first JTE region 4 from the impurity concentration of the first JTE region 4.
  • the average impurity concentration of the second to eighth sections 72 to 78 is a value obtained by subtracting the average impurity concentration difference ⁇ Np between the adjacent sections 71 to 78 from the average impurity concentration of the sections 71 to 77 adjacent to each other inside.
  • the average impurity concentration N p of the equivalent concentration region 30 is equal to the average impurity concentration of the sections 71 to 78 in which the equivalent concentration region 30 is arranged, and is calculated using the above equation (3). Is done.
  • the third difference from the seventh embodiment is that the width x 1 of the first small region 21 increases toward the outside. It does not have to be narrow, and the width x 2 of all the second small regions 22 may not be constant.
  • the width x 1 of the first small region 21 of the 6,8 segment 76, 78 (arrows 76a, portions indicated by 78a), inside each of the 5,7 segment 75, 77
  • the width may be wider than the width x 1 of the first small region 21.
  • the width x 2 of the second small region 22 may be increased as it is arranged on the outer side. In this case, as shown in FIG.
  • the width x 2 of the second small region 22 of the third section 73 is obtained. (a portion indicated by arrow 73a), may be larger than the width x 2 of the second small region 22 of the outer fourth segment 74. That is, the widths x 1 and x 2 of the first and second small regions 21 and 22 have regularity with respect to the widths x 1 and x 2 of the first and second small regions 21 and 22 adjacent to each other inside or outside. You don't have to.
  • FIG. 34 is an explanatory diagram of another example of the structure of the semiconductor device according to the thirteenth embodiment.
  • 34 (a) and 34 (b) show an enlarged plan layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 34C shows the p-type impurity concentration distribution along the cutting line D-D ′ in FIG.
  • FIG. 35 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG. 34 and 35 show, for example, the case where two equivalent density regions 30 are arranged in the fourth and fifth sections 74 and 75 (two cycles), respectively.
  • the average impurity concentration gradient 70a of the electric field relaxation region 20 does not change between FIG. 34 (c) and FIG. 31 (c). That is, the average impurity concentration gradient 70a of the electric field relaxation region 20 does not depend on the period of the equivalent concentration region 30 in each of the sections 71 to 78, and the width of the sections 71 to 78 and the average impurity concentration difference ⁇ Np between the adjacent sections 71 to 78. Can be set.
  • the average impurity concentration gradient of the electric field relaxation region can be made constant over the entire electric field relaxation region with an average impurity concentration satisfying predetermined electrical characteristics (such as ensuring withstand voltage). Thereby, the electric field between the first JTE region and the second JTE region can be further relaxed. Further, according to the thirteenth embodiment, since the average impurity concentration gradient of the electric field relaxation region can be determined in accordance with the width of the electric field relaxation region, the width of the electric field relaxation region can be reduced as much as possible. Therefore, the breakdown voltage of the termination structure portion can be improved without increasing the width of the termination structure portion.
  • FIG. 36 is an explanatory diagram of the structure of the semiconductor device according to the fourteenth embodiment.
  • FIG. 36 shows the electric field relaxation region 20 of FIG. 1 in an enlarged manner.
  • 36 (a) and 36 (b) show an enlarged plan layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 36C shows the p-type impurity concentration distribution along the cutting line EE ′ in FIG.
  • FIG. 37 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • the semiconductor device according to the fourteenth embodiment is different from the semiconductor device according to the thirteenth embodiment in that the average impurity concentration difference ⁇ Np between the adjacent sections 71 to 78 is reduced to reduce the average impurity concentration gradient 70b of the electric field relaxation region 20.
  • FIG. 36C shows an approximate straight line is shown by a dotted line without showing the average impurity concentration gradient 70b of the electric field relaxation region 20 (the same applies to FIGS. 38C and 44C).
  • FIG. 36C shows an average impurity concentration gradient 70b of the electric field relaxation region 20 when the average impurity concentration difference ⁇ Np between adjacent sections 71 to 78 is 0.055.
  • one equivalent concentration region 30 is arranged in each of the first and second sections 71 and 72 (one cycle), and two equivalent concentrations are respectively provided in the third to sixth sections 73 to 76.
  • the region 30 is arranged (two cycles), and four equivalent concentration regions 30 are arranged in the seventh and eighth sections 77 and 78 (four cycles).
  • the electric field relaxation effect in the electric field relaxation region 20 can be enhanced. Moreover, the electric field relaxation effect in the electric field relaxation region 20 can be enhanced by increasing the period of the equivalent concentration region 30 in the outer seventh and eighth sections 77 and 78.
  • the average impurity concentration gradient 70b of the electric field relaxation region 20 becomes gentle, the p-type impurity concentration difference ⁇ n pl between the second JTE region 5 and the eighth section 78 increases. For this reason, there is a concern about electric field concentration at the boundary 20f between the second JTE region 5 and the electric field relaxation region 20, but this point can be solved by, for example, Embodiments 16 and 18 described later.
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 of each of the sections 71 to 78 are the number of sections of the electric field relaxation region 20 and the average impurity between the adjacent sections 71 to 78.
  • Various changes can be made based on the density difference ⁇ Np.
  • FIG 37 substantially constant width x 2 of the second small region 22, the outer width x 2 of the second small region 22 of the 3,7 segment 73, 77 respectively of the 4,8 segment 74,78
  • An example in which the width is smaller than the width x 2 of the second small region 22 is shown.
  • FIG. 38 is an explanatory diagram of another example of the structure of the semiconductor device according to the fourteenth embodiment.
  • 38 (a) and 38 (b) show an enlarged plan layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 38C shows the p-type impurity concentration distribution along the cutting line F-F ′ in FIG.
  • FIG. 39 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG. 38 and 39 show, for example, a case where one equivalent concentration region 30 is arranged in the seventh section 77 (one cycle) and two equivalent concentration regions 30 are arranged in the eighth section 78 (two cycles).
  • Conditions other than the fourth and fifth sections 74 and 75 of the electric field relaxation region 20 shown in FIG. 38 are the same as those of the electric field relaxation region 20 shown in FIG. As in another example of the thirteenth embodiment (see FIGS. 34 and 35), the average impurity concentration gradient 70b of the electric field relaxation region 20 does not change between FIGS. 38 (c) and 36 (c).
  • the same effects as in the seventh and thirteenth embodiments can be obtained.
  • the breakdown voltage of the portion inside the termination structure portion (the portion on the first JTE region side) can be further improved.
  • the electric field relaxation region 20 (see FIGS. 31 to 33) of the semiconductor device according to the thirteenth embodiment is divided into three zones as in another example of the seventh embodiment (see FIG. 21).
  • This is a semiconductor device applied to the first to third electric field relaxation regions 20, 41, 42 of the JTE structure.
  • the arrangement of the first to third electric field relaxation regions 20, 41, and 42 and the average impurity concentration difference with the adjacent JTE region may be the same as in another example of the seventh embodiment, for example.
  • FIG. 40 is an explanatory diagram showing a part of the JTE structure of the semiconductor device according to Conventional Example 5.
  • 40A and 40B show the planar layout and impurity concentration distribution of the electric field relaxation region 120, respectively.
  • FIG. 40C shows the p-type impurity concentration distribution along the cutting line CC-CC ′ in FIG.
  • FIG. 41 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • FIG. 42 is a characteristic diagram illustrating a breakdown voltage characteristic of the termination structure portion of the semiconductor device according to the fourth embodiment.
  • FIG. 42 shows a simulation result of the breakdown voltage of the termination structure 12 when the electric field relaxation region 20 of Example 4 is applied to the first to third electric field relaxation regions 20, 41, and 42 (see FIG. 21) of the three-zone JTE structure. Indicates.
  • the electric field relaxation region 120 of Conventional Example 5 shown in FIG. 40 is applied to the first to third electric field relaxation regions 120, 141, 142 (see FIG. 19) of the conventional three-zone JTE structure.
  • voltage of the termination structure part 112 is shown.
  • the horizontal axis in FIG. 42 represents the dose amount of the first ion implantation for forming the first JTE regions 4 and 104, and the vertical axis represents the breakdown voltage of the termination structure portions 12 and 112. That is, FIG. 42 shows the withstand voltage dependency of the termination structures 12 and 112 when the dose amount of the ion implantation for forming the first JTE regions 4 and 104 varies.
  • the first electric field relaxation region 20 of Example 4 has a SiC-SBD JTE structure having the configuration of the semiconductor device according to the fifteenth embodiment. Specifically, the first electric field relaxation region 20 of Example 4 is divided into eight as illustrated in the thirteenth embodiment, and one or more equivalent concentration regions 30 are arranged in each of the segments 71 to 78. A total of 18 first and second small areas 21 and 22 are formed (see FIGS. 31 to 33).
  • the width of the first electric field relaxation region 20 was set to 60 ⁇ m, and the width ⁇ x of the sections 71 to 78 was set to 7.5 ⁇ m.
  • the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the first section 71 was set to 0.91.
  • the average impurity concentration of the first electric field relaxation region 20 was decreased outward with a constant concentration gradient 70a.
  • the configuration of the second and third electric field relaxation regions 41 and 42 is the same as that of the first electric field relaxation region 20.
  • the width of the first to 3JTE regions 4 to 6 and the impurity concentration ratio of the first to 3JTE regions 4 to 6 are the same as in the third embodiment.
  • the configurations of the active region 11, the n ⁇ -type drift layer 2, the interlayer insulating film 7, the anode electrode 8, and the electrode pad 18 are the same as those in the third embodiment.
  • the first field limiting region 120 of the conventional example 5 the first small region 121 narrower x 11 enough to be placed outside the width x 12 enough to be placed outside
  • the widened second small regions 122 are alternately and repeatedly arranged.
  • a plurality of (eight in this case) equivalent density regions including a pair of adjacent first and second small regions 121 and 122 are arranged, and the first to eighth equivalent concentration regions 171 to 178 are arranged in order from the inside. .
  • the total width of the first electric field relaxation region 120 was set to 60 ⁇ m, which is the same as the total width of the first electric field relaxation region 20 of Example 4, and the widths of the equivalent concentration regions 171 to 178 were all set to 7.5 ⁇ m.
  • the p-type impurity concentration difference between the first JTE region 104 and the first equivalent concentration region 171 was set to 0.91.
  • the average impurity concentrations of the first to eighth equivalent concentration regions 171 to 178 are the same as the average impurity concentrations of the first to eighth sections 71 to 78 of Example 4, respectively, and decrease outward with a constant concentration gradient.
  • the configuration of the second and third electric field relaxation regions 141 and 142 is the same as that of the first electric field relaxation region 120.
  • the width and impurity concentration ratio of the first to 3JTE regions 104 to 106 are the same as those of the first to 3JTE regions 4 to 6 of the fourth embodiment.
  • the active region 111, the n ⁇ type drift layer 102, the interlayer insulating film 107, the anode electrode 108, and the electrode pad 118 are configured in accordance with the active region 11, the n ⁇ type drift layer 2, the interlayer insulating film 7 and the anode electrode of Example 4, respectively. 8 and the electrode pad 18.
  • Reference numeral 170 denotes an average impurity concentration gradient in the electric field relaxation region 120.
  • the electric field strength distribution is shown in FIG.
  • FIG. 43 is a characteristic diagram showing the electric field intensity distribution of the semiconductor device of Example 4. From the results shown in FIG.
  • Example 43 in both Example 4 and Conventional Example 5, the electric field strength in the vicinity of the point X1 that is about 50 ⁇ m away from the boundary X0 (0 ⁇ m) between the p-type guard ring 3 and the first JTE region 4 is substantially the same. It was confirmed that the maximum value was shown. By indicating the maximum electric field strength in the vicinity of the point X1, it is presumed that the electric field strengths of the second JTE regions 5 and 105 and the third JTE regions 6 and 106 on the outer side also increase. In Example 4, it was confirmed that the amplitude of the electric field (the fluctuation width of the electric field strength) in the first to third electric field relaxation regions 20, 41, 42 was smaller than that in Conventional Example 5.
  • Example 4 the minimum value of the electric field strength in the first to third electric field relaxation regions 20, 41 and 42 of Example 4 is higher than the minimum value of the same electric field strength of Conventional Example 5.
  • Example 4 the electric field strength near the point X2 outside the first electric field relaxation region 20 and the electric field strength outside the second electric field relaxation region 41 are higher than those in the conventional example 5. Guessed. Therefore, in Example 4, it was confirmed that the electric field strength can be made higher than that of Conventional Example 5 and the breakdown voltage can be made higher than that of Conventional Example 5 over the entire region of termination structure portion 12.
  • FIG. 44 is an explanatory diagram of the structure of the semiconductor device according to the sixteenth embodiment.
  • FIG. 44 shows the electric field relaxation region 20 of FIG. 1 in an enlarged manner.
  • 44 (a) and 44 (b) show an enlarged plan layout and cross-sectional structure of the electric field relaxation region 20, respectively.
  • FIG. 44C shows the p-type impurity concentration distribution along the cutting line HH ′ in FIG.
  • FIG. 45 is an explanatory diagram showing an example of the widths of the first and second small regions in each section of FIG.
  • the semiconductor device according to the sixteenth embodiment is a semiconductor device in which the fourteenth embodiment is applied to the thirteenth embodiment.
  • the average impurity concentration gradient 70b of the electric field relaxation region 20 is moderated similarly to the fourteenth embodiment, and the first and second JTE regions 4 are similar to the thirteenth embodiment. , 5 and the electric field relaxation region 20 have a configuration in which the p-type impurity concentration differences ⁇ n ph and ⁇ n pl are reduced. More specifically, a predetermined average impurity concentration gradient 70b in the electric field relaxation region 20 and predetermined p-type impurity concentration differences ⁇ n ph and ⁇ n pl between the first and second JTE regions 4 and 5 and the electric field relaxation region 20 are obtained. As described above, the number of sections of the electric field relaxation region 20 and the average impurity concentration difference ⁇ Np between adjacent sections are determined.
  • the width ⁇ x of each of the segments 71 to 84 is 5.5 ⁇ m, and the average impurity concentration difference ⁇ Np between adjacent segments is 0.055.
  • Reference numerals 71 to 84 are assigned to the respective sections in order from the inside to the outside.
  • One equivalent concentration region 30 is arranged in each of the first to third, thirteenth and fourteenth divisions 71 to 73, 83 and 84 (one cycle), and two equivalent concentration regions 30 are arranged in each of the fourth to twelfth divisions 74 to 82. (2 cycles).
  • the widths x 1 and x 2 of the first and second small regions 21 and 22 of the sections 71 to 84 are the number of sections of the electric field relaxation region 20 and the average impurity between the adjacent sections 71 to 84.
  • Various changes can be made based on the density difference ⁇ Np.
  • the width of the electric field relaxation region 20 is 77 ⁇ m.
  • the same effects as those of the seventh, thirteenth and fourteenth embodiments can be obtained. Further, according to the sixteenth embodiment, although the width of the electric field relaxation region becomes long, the breakdown voltage of the termination structure portion can be improved and the dose margin for forming the first JTE region can be expanded. .
  • FIG. 46 is an explanatory diagram of the structure of the semiconductor device according to the seventeenth embodiment.
  • 46A shows a planar layout of the electric field relaxation region 20
  • FIG. 46B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the seventeenth embodiment has a configuration in which the third embodiment is applied to the thirteenth to sixteenth embodiments.
  • FIG. 46 shows a case where the third embodiment is applied to the fourteenth embodiment.
  • the second small region portion 32 having an impurity concentration higher than that of the second small region 22. are selectively provided at predetermined intervals in the tangential direction Y. That is, in the first section 71 at the innermost side of the electric field relaxation region 20, the fourth small region 20b composed of the second small region 22 and the second small region portion 32 and the first small region 21 are in the normal direction.
  • the p-type impurity concentration difference ⁇ n ph between the first JTE region 4 and the innermost first section 71 (equivalent concentration region 30b) of the electric field relaxation region 20 (see FIG. 3C). ) Is reduced.
  • the ratio of the impurity concentration of the second small region 22 and the second small region portion 32 of the first section 71 is 1: 1, the ratio of the average impurity concentration of the first section 71 is increased to about 0.95. Can be made.
  • only the innermost second small region 22 may be the fourth small region 20b in which the second small region portion 32 is arranged.
  • the same effects as those of the seventh embodiment can be obtained. Further, according to the seventeenth embodiment, the average impurity concentration of the innermost section of the electric field relaxation region can be brought close to the impurity concentration of the first JTE region, so that the breakdown voltage of the inner portion of the termination structure portion can be further improved. Can do.
  • FIG. 47 is a plan view showing a planar layout of the semiconductor device according to the eighteenth embodiment.
  • 47A shows a planar layout of the electric field relaxation region 20
  • FIG. 47B shows an impurity concentration distribution of the electric field relaxation region 20.
  • the semiconductor device according to the eighteenth embodiment has a configuration in which the second embodiment is applied to the sixteenth embodiment.
  • the impurity concentration of all the first small regions 21 arranged in the outermost eighth section 78 of the electric field relaxation region 20 is higher than that of the first small region 21.
  • Low first small region portions 31 are selectively provided in the tangential direction Y at predetermined intervals. That is, in the outermost eighth section 78 of the electric field relaxation region 20, the third small region 20a formed by the first small region 21 and the first small region portion 31 and the second small region 22 are in the normal direction.
  • One or more equivalent concentration regions 30a consisting of a pair of adjacent third small regions 20a and second small regions 22 are periodically arranged alternately in X (normal direction with reference numeral 30a) (Indicated by four horizontal double arrows following X).
  • the p-type impurity concentration difference ⁇ n pl between the second JTE region 5 and the outermost eighth section 78 (equivalent concentration region 30a) of the electric field relaxation region 20 (see FIG. 3C). ) Is reduced.
  • first small region 21 may be the third small region 20a in which the first small region portion 31 is arranged.
  • the same effects as those of the second, seventh, and thirteenth embodiments can be obtained.
  • the average impurity concentration of the outermost section (or outermost equivalent concentration region) of the electric field relaxation region can be brought close to the impurity concentration of the second JTE region, the portion outside the termination structure portion The withstand voltage can be further improved.
  • the semiconductor device manufacturing method according to the above-described eighth to twelfth embodiments is the same as that of the first to sixth sections 61 to 64 of the electric field relaxation regions 20, 41, and 42 in the above-described semiconductor device manufacturing method according to the sixth embodiment.
  • the planar layout of the two small regions 21 and 22 and each small region may be realized by the pattern of the ion implantation mask.
  • the electric field relaxation regions 20 of the seventh to twelfth embodiments also have the first small region 21 whose width x 1 becomes narrower as it is arranged on the outside, and a constant width regardless of the arrangement position.
  • the second small regions 22 having x 2 are alternately and repeatedly arranged. Therefore, the same effects as in Examples 1 and 2 can be obtained in Embodiments 7 to 12.
  • an electric field relaxation region 20 is provided between the first and second JTE regions 4 and 5. Therefore, the same effects as in Examples 1 and 2 can be obtained in Embodiments 7 to 12.
  • the semiconductor device manufacturing method according to the above-described thirteenth to eighteenth embodiments is the same as the above-described semiconductor device manufacturing method according to the sixth embodiment in each of the sections 71 to 78 (or each section) of each electric field relaxation region 20, 41, 42. 71 to 84), the planar layout of the first and second small regions 21 and 22 and each small region portion may be realized by the pattern of the ion implantation mask.
  • the electric field relaxation regions 20 of the thirteenth, fourteenth, and sixteenth to eighteenth embodiments also have the same width ⁇ x of all sections and the outside with a constant concentration gradient over the entire electric field relaxation region 20.
  • the average impurity concentration decreases. Therefore, the effects similar to those of the fourth embodiment can be obtained in the thirteenth, fourteenth and sixteenth to eighteenth embodiments.
  • the present invention can be variously modified without departing from the gist of the present invention, and in each of the above-described embodiments, for example, the dimensions and impurity concentration of each part are variously set according to required specifications. .
  • the SBD is described as an example.
  • the present invention is not limited to this, and the present invention is applicable to various semiconductor devices in which a withstand voltage structure is formed in the termination structure portion.
  • the present invention is applicable to, for example, MOSFETs, IGBTs (Insulated Gate Bipolar Transistors), and the like.
  • the case where the electric field relaxation regions are divided into four cases is described as an example.
  • the present invention is not limited to this, and the number of electric field relaxation regions divided and the number of divided electric field relaxation regions are arranged in each division.
  • the number (period) and width of the equivalent concentration regions to be used, the average impurity concentration difference between adjacent sections, the average impurity concentration gradient of the electric field relaxation regions (sections), etc. are preferable numbers for relaxing the electric field concentration in the electric field relaxation regions.
  • Various changes are possible.
  • the present invention is not limited thereto. These regions may be diffusion regions formed by ion implantation inside the silicon carbide substrate.
  • the present invention can be applied to a semiconductor device using a silicon semiconductor, and has the same effect.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. It holds.
  • the semiconductor device according to the present invention is useful for a high breakdown voltage semiconductor device having a JTE structure, and particularly suitable for a silicon carbide semiconductor device having a breakdown voltage class of 1200 V or higher (for example, 1700 V or 3300 V).

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

　終端構造部には、活性領域の周囲を囲む同心円状に第１，２ＪＴＥ領域が設けられる。第１，２ＪＴＥ領域間には、ｐ型の電界緩和領域（２０が設けられる。電界緩和領域（２０）は、第１小領域（２１）と第２小領域（２２）とを第１ＪＴＥ領域の周囲を囲む同心円状に交互に繰り返し配置してなる。電界緩和領域（２０）の平均不純物濃度は、内側に隣接する第１ＪＴＥ領域の不純物濃度よりも高く、かつ外側に隣接する第２ＪＴＥ領域の不純物濃度よりも低い。第１小領域（２１）は、外側に配置されるほど狭い幅（ｘ1）で設けられる。第２小領域（２２）は、配置位置によらずほぼ同じ幅（ｘ2）で設けられる。第１小領域（２１）の不純物濃度は、第１ＪＴＥ領域の不純物濃度と等しい。第２小領域（２２）の不純物濃度は、第２ＪＴＥ領域の不純物濃度と等しい。コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができる。

Description

半導体装置
　この発明は、半導体装置に関する。
　炭化珪素（ＳｉＣ）半導体を用いた半導体装置（以下、炭化珪素半導体装置）は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える素子として注目されている。特に、炭化珪素半導体は、シリコン半導体に比べて破壊電界強度が高い、熱伝導率が高いという特長を活かして高耐圧素子への応用が期待されている。しかし、実用的な炭化珪素半導体装置を作製（製造）するには、高耐圧を安定して得られる終端構造の形成が重要な課題となっている。終端構造部は、活性領域の周囲を囲み、活性領域の基板おもて面側の電界を緩和して耐圧を保持する領域である。活性領域は、オン状態のときに電流が流れる領域である。
　通常、素子の耐圧は、ｎ-型ドリフト層となるｎ-型半導体基板（半導体チップ）のおもて面側に形成され、かつ活性領域から活性領域と終端構造部との境界付近まで延在するｐ型高濃度領域の外周部における電界集中によって制限される。このｐ型高濃度領域は、例えばｐｎ接合ダイオードの場合、ｎ-型ドリフト層との間のｐｎ接合を形成するｐ型アノード領域である。そこで、ｐ型高濃度領域の外側（チップ外周部側）の端部に隣接して、ｐ型高濃度領域よりも不純物濃度の低いｐ-型低濃度領域を形成することで、終端構造部における電界を緩和する接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ　Ｔｅｒｍｉｎａｔｉｏｎ　Ｅｘｔｅｎｓｉｏｎ）構造が公知である。
　ＪＴＥ構造では、ｐ型高濃度領域とｎ-型ドリフト層との間のｐｎ接合から外側に伸びる空乏層はｐ型高濃度領域およびｐ-型低濃度領域の両方に広がる。これによって、ｐ型高濃度領域の外周部での電界が緩和されるため、耐圧を向上させることができる。このＪＴＥ構造をさらに高耐圧な素子に適用する場合、ｐ-型低濃度領域の外周部にも電界が集中し、その結果、ＪＴＥ構造を構成するｐ-型低濃度領域の外周部でのアバランシェ降伏によって耐圧が制限されてしまう。このような問題は、ｐ-型低濃度領域の不純物濃度を内側（活性領域側）から外側に向う方向に緩やかに減少させることで回避することができる。
　このように内側から外側に向う方向に緩やかに減少する不純物濃度分布を有するｐ-型低濃度領域からなるＪＴＥ構造は、ＶＬＤ（Ｖａｒｉａｔｉｏｎ　ｏｆ　Ｌａｔｅｒａｌ　Ｄｏｐｉｎｇ）構造と称される。ＶＬＤ構造では、電界集中点が複数個所に分散されるため、最大電界強度が大幅に低減される。ところで、不純物の熱拡散が非常に小さく、かつ不純物導入のために高加速電圧のイオン注入を行う炭化珪素半導体では、ＶＬＤ構造を適用してｐ-型低濃度領域の不純物濃度を内側から外側に向う方向に減少させることは難しい。このため、外側に配置されるほど不純物濃度を低くしたまたは厚さを薄くした複数のｐ-型低濃度領域を隣接して形成してＪＴＥ構造を構成する必要がある。
　不純物濃度または厚さの異なる複数のｐ-型低濃度領域からなるＪＴＥ構造を構成する場合、素子の耐圧性能の観点から、ｐ-型低濃度領域の個数を増やし、隣り合うｐ-型低濃度領域同士の不純物濃度差を可能な限り小さくすることが好ましい。しかしながら、工程数が増加するため、製造コストの低減を妨げる要因となっている。現在、炭化珪素半導体装置では、２段階または３段階で不純物濃度または厚さを変えた複数のｐ-型低濃度領域からなるＪＴＥ構造を形成することが一般的である。炭化珪素半導体装置の一般的なＪＴＥ構造について、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ：ＳＢＤ）を例に説明する。
　図１５は、従来のＳｉＣ－ＳＢＤの構造を示す説明図である。図１５（ａ）には平面レイアウトを示し、図１５（ｂ）には図１５（ａ）の切断線ＡＡ－ＡＡ’における断面構造を示す。図１５に示すように、例えば６００Ｖや１２００Ｖの耐圧クラスでは、一般的に、活性領域１１１の周囲を囲む終端構造部１１２には、不純物濃度の異なる２つのｐ型領域（ｐ-型領域１０４およびｐ--型領域１０５）からなるＪＴＥ構造が設けられる。具体的には、ｎ+型炭化珪素基板１０１のおもて面に、ｎ-型ドリフト層１０２となる炭化珪素エピタキシャル層が堆積されている。以下、ｎ+型炭化珪素基板１０１およびｎ-型ドリフト層１０２からなるエピタキシャル基板を炭化珪素基体（半導体チップ）とする。
　炭化珪素基体のおもて面（ｎ-型ドリフト層１０２側の表面）の表面層には、活性領域１１１と終端構造部１１２との境界に、活性領域１１１から終端構造部１１２にわたってｐ型ガードリング１０３が選択的に設けられている。ｐ型ガードリング１０３は、活性領域１１１におけるｎ-型ドリフト層１０２とアノード電極１０８とのショットキー接合の周囲を囲む。また、終端構造部１１２において、炭化珪素基体のおもて面の表面層には、ｐ型ガードリング１０３よりも外側に、ｐ型ガードリング１０３の周囲を囲むようにＪＴＥ構造が設けられている。ＪＴＥ構造は、ｐ-型領域１０４およびｐ--型領域１０５（以下、第１ＪＴＥ領域１０４および第２ＪＴＥ領域１０５とする）からなる。
　第１ＪＴＥ領域１０４は、ｐ型ガードリング１０３の周囲を囲み、かつｐ型ガードリング１０３の外側の端部に接する。第１ＪＴＥ領域１０４の不純物濃度は、ｐ型ガードリング１０３の不純物濃度よりも低い。第２ＪＴＥ領域１０５は、第１ＪＴＥ領域１０４よりも外側に配置され、第１ＪＴＥ領域１０４の周囲を囲み、かつ第１ＪＴＥ領域１０４の外側の端部に接する。第２ＪＴＥ領域１０５の不純物濃度は、第１ＪＴＥ領域１０４の不純物濃度よりも低い。また、第１，２ＪＴＥ領域１０４，１０５は、ともに一様な不純物濃度分布を有する。符号１０７，１０９は、それぞれ層間絶縁膜およびカソード電極である。
　発明者の鋭意研究により、１２００Ｖ耐圧クラスまでは、図１５に示すＪＴＥ構造によって耐圧を確保可能であるが、さらに高耐圧クラスでは、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との境界における電界集中が顕著になる傾向があることが確認されている。この第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との境界における電界集中が生じることにより、終端構造部１１２の所定耐圧を確保するために必要な製造プロセスのマージンが低減するという問題がある。終端構造部の所定耐圧を確保するために必要な製造プロセスのマージンとは、ＪＴＥ構造を構成するｐ型領域を形成する際のイオン注入精度（ドーズ量や拡散深さ）、電気的活性化率に対する終端構造部の耐圧のマージンである。
　このような製造プロセスのマージンについての問題は、ＪＴＥ構造を構成するｐ型領域の個数を増やして、不純物濃度差の小さいｐ型領域同士が隣接するように複数のｐ型領域を配置し、内側から外側に向ってより段階的に不純物濃度を減少させることで改善可能である。しかしながら、ＪＴＥ構造を構成するｐ型領域の個数を増やした分だけフォトリソグラフィおよびイオン注入の工程数が増えることとなり、コストの増大につながるという新たな問題が生じる。そこで、炭化珪素半導体装置のＪＴＥ構造に関して、ＪＴＥ構造の電界を緩和するための種々の提案がなされている。
　ＪＴＥ構造の電界を緩和した装置として、第２ＪＴＥ領域の、第１ＪＴＥ領域側の部分に、第１ＪＴＥ領域と同じ不純物濃度を有する複数のｐ型小領域を、第１ＪＴＥ領域の周囲を囲むリング状に設けた装置が提案されている（例えば、下記特許文献１（第００３３段落、第１１図）参照。）。また、ＪＴＥ構造の電界を緩和した別の装置として、下記特許文献１のＪＴＥ構造をさらに最適化した装置が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、さらに第２ＪＴＥ領域の周囲を囲む第３ＪＴＥ領域を備え、第３ＪＴＥ領域の、第２ＪＴＥ領域側の部分に、第２ＪＴＥ領域と同じ不純物濃度を有する複数のｐ型小領域が設けられている。
　図１５の第１，２ＪＴＥ領域１０４，１０５の２層構造のＪＴＥ構造に下記特許文献１，２のＪＴＥ構造を付加した構造を図１６に示す。図１６は、従来のＳｉＣ－ＳＢＤの構造の別の一例を示す説明図である。図１６（ａ）にはＪＴＥ構造の平面レイアウトを示し、図１６（ｂ）にはＪＴＥ構造の断面構造を示す。図１６に示すＪＴＥ構造では、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との間に、ｐ-型小領域１２１およびｐ--型小領域１２２からなる電界緩和領域１２０が設けられている。ｐ--型小領域１２２とｐ-型小領域１２１とは、内側（活性領域１１１側）から外側に向う方向に、内側に隣接するｐ型小領域の周囲を囲むように交互に繰り返し配置されている。
　ｐ-型小領域１２１の不純物濃度は、第１ＪＴＥ領域１０４の不純物濃度と等しい。ｐ-型小領域１２１の幅（内側から外側に向う方向の幅、以下、単に幅とする）ｘ11は、第１ＪＴＥ領域１０４の幅よりも狭く、かつ外側に配置されたｐ-型小領域１２１ほど狭い幅となっている。ｐ--型小領域１２２の不純物濃度は、第２ＪＴＥ領域１０５の不純物濃度と等しい。ｐ--型小領域１２２の幅ｘ12は、第２ＪＴＥ領域１０５の幅よりも狭く、かつ外側に配置されたｐ--型小領域１２２ほど広い幅となっている。このようにｐ-型小領域１２１およびｐ--型小領域１２２の各幅ｘ11，ｘ12をそれぞれ外側に向けて変えることで、第１ＪＴＥ領域１０４から第２ＪＴＥ領域１０５へ向う方向に不純物濃度を徐々に減少させた構成となっている。
　下記特許文献１，２では、活性領域の周囲を囲む同心円状に各ＪＴＥ領域を形成しており、各ＪＴＥ領域の不純物濃度はイオン注入のドーズ量で制御されている。また、このようにＪＴＥ領域の不純物濃度を制御する方法以外に、ＪＴＥ領域の平面パターンをＪＴＥ領域ごとに変えることで各ＪＴＥ領域の不純物濃度を制御する方法も報告されている。例えば、第１ＪＴＥ領域と同一の不純物濃度および同一の深さを有するｐ-型領域をメッシュ形状（格子状）に配置してｎ-型ドリフト層をマトリクス状に残した第２ＪＴＥ領域を備えた装置が提案されている（例えば、下記特許文献３参照。）。下記特許文献３のＪＴＥ構造を図１７，１８に示す。
　図１７は、従来のＳｉＣ－ＳＢＤの構造の別の一例を示す説明図である。図１７（ａ）には平面レイアウトを示し、図１７（ｂ）には図１７（ａ）の切断線ＢＢ－ＢＢ’における断面構造を示す。図１８は、図１７の要部を拡大して示す平面図である。図１８には、図１７の矩形枠１３０で囲む部分を拡大して示す。図１７，１８に示すように、下記特許文献３では、第１ＪＴＥ領域１３１と同一の不純物濃度および同一の深さを有する第２ＪＴＥ領域１３２の内部にｎ-型ドリフト層１０２を選択的に残すことによって、第１ＪＴＥ領域１３１の外側に第１ＪＴＥ領域１３１よりも不純物濃度の低いＪＴＥ領域を設けたことと等価となる。
　また、下記特許文献３には、マトリクス状に残したｎ-型ドリフト層１０２の幅や配置密度を変えて、第２ＪＴＥ領域１３２の内部に占めるｎ-型ドリフト層１０２の割合を変えることで所定の不純物濃度分布を得ることが記載されている。また、下記特許文献１～３に示すＪＴＥ構造は、炭化珪素半導体装置のＪＴＥ構造に限らず、上述したＶＬＤ構造の改良項目として知られている。例えば、メッシュ状またはマトリクス状のパターンに開口した酸化膜をマスクとしてイオン注入により所定の平面パターンのｐ-型領域を形成することで、ＪＴＥ領域の所定の不純物濃度分布を得る方法が提案されている（例えば、下記特許文献４（第００５０段落、第３図）参照。）。また、円形状、長方形形状または十字形状の単位マスクよりなるイオン注入用マスクを形成する方法が提案されている（例えば、下記特許文献５参照。）。下記特許文献５では、各ＪＴＥ領域の形成領域において、それぞれ、単位マスクの寸法と配置間隔が異なるようにイオン注入用マスクを形成している。
　また、ＪＴＥ構造の別の形成方法として、第１ＪＴＥ領域と、第１ＪＴＥ領域よりも外側に設けられた、第１ＪＴＥ領域よりも不純物濃度の低い第２ＪＴＥ領域と、第１ＪＴＥ領域と第２ＪＴＥ領域との間に設けられた不純物濃度の異なる第１，２ｐ型小領域からなり、第１ＪＴＥ領域と第２ＪＴＥ領域との間の平均不純物濃度を有する第３ＪＴＥ領域と、からなるＪＴＥ構造を形成するにあたって、次の方法が提案されている。第１マスクを用いてイオン注入し、第２ＪＴＥ領域と同じ不純物層を第１ＪＴＥ領域の形成領域におよぶように形成するとともに第２小領域を形成する。その後、少なくとも第２ＪＴＥ領域を覆う第２マスクを用いてイオン注入し、第１ＪＴＥ領域および第１小領域を形成する（例えば、下記特許文献２参照。）。
特開２００８－０３４６４６号公報 国際公開第２０１２／０４９８７２号 特開２０１１－１８７７６７号公報 特開２０１４－０３８９３７号公報 特開２０１１－１６５８５６号公報
　しかしながら、上述したように、炭化珪素半導体では、ＪＴＥ構造の外周部での破壊電界強度で決まる耐圧を向上させるために、外側に配置されるほど不純物濃度を低くした複数のＪＴＥ領域を隣接して形成する必要があるが、ＪＴＥ領域間の境界では不純物濃度勾配が不連続となるため、電界が集中する。この問題に対して、上記特許文献１，２では、第１，２ＪＴＥ領域１０４，１０５間に、第１，２ＪＴＥ領域１０４，１０５よりも狭い幅で、第１ＪＴＥ領域１０４と同じ不純物濃度を有するｐ-型小領域１２１と、第２ＪＴＥ領域１０５と同じ不純物濃度を有するｐ--型小領域１２２とを同心円状に交互に繰り返し配置している。これによって、第１，２ＪＴＥ領域１０４，１０５間に、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との中間の不純物濃度を有する電界緩和領域１２０を配置したことと等価になるため、ＪＴＥ構造の、内側から外側に向って減少する不純物濃度勾配が緩やかになると推測される。
　電界緩和領域１２０全体における空間的な不純物濃度分布は、交互に配置されるｐ-型小領域１２１およびｐ--型小領域１２２それぞれの不純物濃度勾配の幅と、ｐ-型小領域１２１とｐ--型小領域１２２との不純物濃度比で決まる。例えば、１組の隣接するｐ-型小領域１２１およびｐ--型小領域１２２において、ｐ-型小領域１２１の幅および不純物濃度をそれぞれｘ11およびｎp11とし、ｐ--型小領域１２２の幅および不純物濃度をそれぞれｘ12およびｎp12とする。この場合、電界緩和領域１２０において、１組の隣接するｐ-型小領域１２１およびｐ--型小領域１２２が配置された部分の平均不純物濃度Ｎは下記（１）式であらわされる。このため、隣接するｐ-型小領域１２１およびｐ--型小領域１２２の各幅ｘ11，ｘ12および各不純物濃度ｎp11，ｎp12を外側に向って連続的に変化させ、電界緩和領域１２０の不純物濃度分布を内側から外側に向って徐々に減少する不純物濃度分布に可能な限り近づけることが望ましい。
　Ｎ＝（（ｘ11×ｎp11）＋（ｘ12×ｎp12））／（ｘ11＋ｘ12）　・・・（１）
　しかしながら、上記（１）式を満たす構成で電界緩和領域１２０の不純物濃度分布を可能な限り理想的な状態に近づける場合、空乏層の幅が広くなり、最終的には電界緩和領域１２０の幅が広くなり、チップサイズが大きくなるという問題がある。このため、空乏層の幅を大幅に広げることなく、電界緩和領域１２０の不純物濃度分布を内側から外側へ向って徐々に減少させるために、素子設計において、ｐ-型小領域１２１およびｐ--型小領域１２２の各幅ｘ11，ｘ12および各不純物濃度ｎp11，ｎp12をそれぞれ適宜選択することが重要となる。特に、上記特許文献２では、ｐ-型小領域１２１は一定の幅ｘ11または外側に配置されるほど幅ｘ11を狭くし、かつｐ--型小領域１２２は外側に配置されるほど幅ｘ12を広くすることが開示されている。このため、すべてのｐ-型小領域１２１およびｐ--型小領域１２２を同じ幅で配置する場合に比べて、電界緩和領域１２０の不純物濃度分布を外側に向って緩やかに減少させることができ電界緩和効果が大きくなるが、電界緩和領域１２０の幅が広くなってしまう。
　電界緩和領域１２０の幅について、上記特許文献２のＪＴＥ構造を例に検証した。図１９は、従来のＳｉＣ－ＳＢＤの構造の別の一例を示す断面図である。図１９は、上記特許文献２の図１１に相当する。図１９では、左側が活性領域１１１側であり、右側がチップ端部である。一般的に３０００Ｖ以上の耐圧クラスを有するＳＢＤでは、活性領域１１１の周囲を囲むｐ型ガードリング１０３の外側に不純物濃度の異なる３つのｐ型領域を同心円状に配置した３ゾーンＪＴＥ構造が用いられる。図１９には、ＳＢＤに用いるＪＴＥ構造の一例として、不純物濃度の異なる３つのｐ型領域（以下、高不純物濃度側（すなわちｐ型ガードリング１０３側）から外側に順に第１～３ＪＴＥ領域とする）１０４～１０６からなる３ゾーンＪＴＥ構造を示す。第１～３ＪＴＥ領域１０４～１０６の隣接するＪＴＥ領域間には、それぞれ電界緩和領域（以下、第１～３電界緩和領域とする）１２０，１４１，１４２が配置されている（第３電界緩和領域１４２については、第３ＪＴＥ領域１０６とｎ-型ドリフト層１０２との間）。
　本検証において、ｎ-型ドリフト層１０２の不純物濃度および厚さをそれぞれ３×１０15／ｃｍ3および３０μｍとした。第１～３ＪＴＥ領域１０４～１０６の不純物濃度比を、第１ＪＴＥ領域１０４：第２ＪＴＥ領域１０５：第３ＪＴＥ領域１０６＝１：０．６：０．４とした。第１～３電界緩和領域１２０，１４１，１４２には、それぞれ、内側に隣接するＪＴＥ領域と同じ不純物濃度を有する高濃度小領域と、外側に隣接するＪＴＥ領域（第３電界緩和領域１４２ではｎ-型ドリフト層１０２）と同じ不純物濃度を有する低濃度小領域とが同心円状に交互に繰り返し配置されている。また、第１～３電界緩和領域１２０，１４１，１４２ともに、高濃度小領域は外側に配置されるほど幅を狭く、低濃度小領域は外側に配置されるほど幅を広くしている。第１～３電界緩和領域１２０，１４１，１４２に電界集中が生じないように高濃度小領域および低濃度小領域の幅をシミュレーションし最適化した結果の一例を図１９に示す。図１９では、不純物濃度が同じ領域を同じハッチングで示す。
　図１９に示すように、第１～３電界緩和領域１２０，１４１，１４２には、それぞれ高濃度小領域および低濃度小領域を４つずつ配置した。第１電界緩和領域１２０の各高濃度小領域（第１ＪＴＥ領域１０４と同じ不純物濃度を有するｐ-型小領域１２１）の幅は、内側から順に１２．５μｍ、１１．０μｍ、９．５μｍおよび８．０μｍであった。第１電界緩和領域１２０の各低濃度小領域（第２ＪＴＥ領域１０５と同じ不純物濃度を有するｐ--型小領域１２２）の幅は、内側から順に１．５μｍ、３．０μｍ、４．５μｍおよび６．０μｍであった。第２，３電界緩和領域１４１，１４２の高濃度小領域および低濃度小領域の幅は、第１電界緩和領域１２０の高濃度小領域および低濃度小領域と同じ寸法である（不図示）。したがって、この一例では、１つの電界緩和領域の幅が５６μｍとなり、第１～３電界緩和領域１０４～１０６の総幅１６８μｍ（＝３×５６μｍ）分だけＪＴＥ構造の幅が広くなる。当然、ＪＴＥ構造の幅が広くなった分だけ終端構造部１１２の幅も広くなってしまう。
　例えば、炭化珪素半導体はシリコン半導体に比べて高価であり、そのコスト差は大きい。具体的には、同一のウエハ径とした場合、炭化珪素半導体ウエハはシリコン半導体ウエハに比べて２０倍以上高価である。また、炭化珪素半導体は、シリコン半導体に比べて欠陥密度も大幅に大きい。したがって、チップサイズを小さくすることは、チップコスト低減や品質向上に大きく寄与する。したがって、電界緩和領域の幅は、所定の電気的特性（耐圧確保等）を満たす範囲内で可能な限り狭くすることが好ましい。
　この発明は、上述した従来技術による問題点を解消するため、コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができる半導体装置を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第１導電型の半導体基板のおもて面に、主電流が流れる活性領域が設けられている。前記活性領域の周囲を囲む終端構造部が設けられている。前記終端構造部は、複数の第２導電型半導体領域と、第２導電型中間領域とを有する。複数の前記第２導電型半導体領域は、前記活性領域の周囲を囲む同心円状に設けられている。複数の前記第２導電型半導体領域は、外側に配置されるほど低い不純物濃度を有する。前記第２導電型中間領域は、少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられている。前記第２導電型中間領域の不純物濃度は、内側に隣接する前記第２導電型半導体領域の不純物濃度よりも低く、かつ外側に隣接する前記第２導電型半導体領域の不純物濃度よりも高い。前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とを交互に繰り返し配置してなる。複数の前記第２小領域は同じ幅で設けられている。複数の前記第１小領域は外側に配置されるほど狭い幅で設けられている。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の最も外側に、前記第１小領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第３小領域が設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域は、前記第２導電型中間領域の最も外側に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられてなることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第１小領域部とを交互に繰り返し配置してなることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の最も内側に、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第４小領域が設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第４小領域は、前記第２導電型中間領域の最も内側に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられてなることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第４小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第２小領域と前記第２小領域部とを交互に繰り返し配置してなることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の最も内側に前記第２小領域が配置される。前記第２導電型中間領域の最も外側に前記第１小領域が配置されていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、隣り合う前記第１小領域と前記第２小領域との間に、前記第１小領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第５小領域が設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第５小領域は、前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第３小領域部が選択的に設けられてなることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第５小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第３小領域部とを交互に繰り返し配置してなることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域部は、前記第１小領域の、当該第１小領域の外側に隣接する前記第２小領域との境界付近に設けられていることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第１導電型の半導体基板のおもて面に、主電流が流れる活性領域が設けられている。前記活性領域の周囲を囲む終端構造部が設けられている。前記終端構造部は、複数の第２導電型半導体領域と、第２導電型中間領域とを有する。複数の前記第２導電型半導体領域は、前記活性領域の周囲を囲む同心円状に設けられている。複数の前記第２導電型半導体領域は、外側に配置されるほど低い不純物濃度を有する。前記第２導電型中間領域は、少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられている。前記第２導電型中間領域の不純物濃度は、内側に隣接する前記第２導電型半導体領域の不純物濃度よりも低く、かつ外側に隣接する前記第２導電型半導体領域の不純物濃度よりも高い。そして、前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に複数に区分されている。前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置されている。１組の隣り合う前記第１小領域および前記第２小領域を含む微小領域は、同一の前記区分には同一の幅で設けられ、かつ外側に位置する前記区分に配置されるほど狭い幅で設けられている。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは下記（２）式を満たすことを特徴とする。
　Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2）　・・・（２）
　また、この発明にかかる半導体装置は、上述した発明において、複数の前記第２小領域は同じ幅で設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、複数の前記第１小領域は、外側に配置されるほど狭い幅で設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、最も外側に配置される前記第１小領域の幅は、製造プロセスで形成可能な最小寸法であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられている。前記第１小領域の内部の前記第１小領域部の比率は、外側に配置された前記第１小領域ほど高いことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられている。前記第２小領域の内部の前記第２小領域部の比率は、外側に配置された前記第２小領域ほど低いことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第１導電型の半導体基板のおもて面に、主電流が流れる活性領域が設けられている。前記活性領域の周囲を囲む終端構造部が設けられている。前記終端構造部は、複数の第２導電型半導体領域と、第２導電型中間領域とを有する。複数の前記第２導電型半導体領域は、前記活性領域の周囲を囲む同心円状に設けられている。複数の前記第２導電型半導体領域は、外側に配置されるほど低い不純物濃度を有する。前記第２導電型中間領域は、少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられている。前記第２導電型中間領域の不純物濃度は、内側に隣接する前記第２導電型半導体領域の不純物濃度よりも低く、かつ外側に隣接する前記第２導電型半導体領域の不純物濃度よりも高い。そして、前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に同じ幅で複数に区分されている。前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置されている。前記区分は、当該区分に配置された前記第１小領域および前記第２小領域の幅に基づいて平均不純物濃度が決定され、かつ外側に配置されるほど平均不純物濃度が低い。隣接するすべての前記区分間で平均不純物濃度差が等しい。
　また、この発明にかかる半導体装置は、上述した発明において、１組の隣り合う前記第１小領域および前記第２小領域を含む微小領域の平均不純物濃度は、当該微小領域の配置された前記区分の平均不純物濃度に等しいことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは上記（２）式を満たすことを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記微小領域は、同一の前記区分には同一の幅で設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、最も内側の前記区分の平均不純物濃度は、当該区分の内側に隣接する前記第２導電型半導体領域の平均不純物濃度の９割以上であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の平均不純物濃度勾配は、前記第２導電型中間領域の全域にわたって一定であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域部は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第３小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第１小領域は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２小領域は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型中間領域の平均不純物濃度は、内側に隣接する前記第２導電型半導体領域と外側に隣接する前記第２導電型半導体領域との中間の不純物濃度であることを特徴とする。
　上述した発明によれば、隣り合う第２導電型半導体領域間に第２導電型中間領域を設けることで、隣り合う第２導電型半導体領域間の不純物濃度勾配を、第２導電型中間領域を設けない場合に比べて小さくすることができる。これにより、隣り合う第２導電型半導体領域間の電界を緩和することができるため、終端構造部の外周部での絶縁破壊強度を高くすることができる。また、上述した発明によれば、第２小領域は一定の幅とし、第１小領域は外側に配置されるほど幅を狭くすることで、第２導電型中間領域の幅を狭くすることができるため、エッジ長（終端構造部の幅）を短縮することができる。
　本発明にかかる半導体装置によれば、コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の構造を示す説明図である。 図２は、図１のＪＴＥ構造の一部を拡大して示す説明図である。 図３は、図１のＪＴＥ構造の一部の不純物濃度分布を示す特性図である。 図４は、実施の形態２にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図５は、実施の形態３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図６は、実施の形態４にかかる半導体装置の構造を示す説明図である。 図７は、実施の形態５にかかる半導体装置の構造を示す説明図である。 図８は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 図９は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 図１０は、実施例１にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。 図１１は、実施例２にかかる半導体装置のＪＴＥ構造の平面レイアウトを示す平面図である。 図１２は、実施例２にかかる半導体装置の電界強度分布を示す特性図である。 図１３は、従来例２の半導体装置の電界強度分布を示す特性図である。 図１４は、従来例３の半導体装置の電界強度分布を示す特性図である。 図１５は、従来のＳｉＣ－ＳＢＤの構造を示す説明図である。 図１６は、従来のＳｉＣ－ＳＢＤの構造の別の一例を示す説明図である。 図１７は、従来のＳｉＣ－ＳＢＤの構造の別の一例を示す説明図である。 図１８は、図１７の要部を拡大して示す平面図である。 図１９は、従来のＳｉＣ－ＳＢＤの構造の別の一例を示す断面図である。 図２０は、実施の形態７にかかる半導体装置の構造を示す説明図である。 図２１は、実施の形態７にかかる半導体装置の別の一例の構造を示す断面図である。 図２２は、実施例３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図２３は、従来例４にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図２４は、実施例３にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。 図２５は、実施例３にかかる半導体装置の電界強度分布を示す特性図である。 図２６は、実施の形態８にかかる半導体装置の構造を示す説明図である。 図２７は、実施の形態９にかかる半導体装置の構造を示す説明図である。 図２８は、実施の形態１０にかかる半導体装置の構造を示す説明図である。 図２９は、実施の形態１１にかかる半導体装置の構造を示す説明図である。 図３０は、実施の形態１２にかかる半導体装置の構造を示す説明図である。 図３１は、実施の形態１３にかかる半導体装置の構造を示す説明図である。 図３２は、図３１の各区分の第１，２小領域の幅の一例を示す説明図である。 図３３は、図３１の各区分の第１，２小領域の幅の一例を示す説明図である。 図３４は、実施の形態１３にかかる半導体装置の構造の別の一例を示す説明図である。 図３５は、図３４の各区分の第１，２小領域の幅の一例を示す説明図である。 図３６は、実施の形態１４にかかる半導体装置の構造を示す説明図である。 図３７は、図３６の各区分の第１，２小領域の幅の一例を示す説明図である。 図３８は、実施の形態１４にかかる半導体装置の構造の別の一例を示す説明図である。 図３９は、図３８の各区分の第１，２小領域の幅の一例を示す説明図である。 図４０は、従来例５にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。 図４１は、図４０の各区分の第１，２小領域の幅の一例を示す説明図である。 図４２は、実施例４にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。 図４３は、実施例４の半導体装置の電界強度分布を示す特性図である。 図４４は、実施の形態１６にかかる半導体装置の構造を示す説明図である。 図４５は、図４４の各区分の第１，２小領域の幅の一例を示す説明図である。 図４６は、実施の形態１７にかかる半導体装置の構造を示す説明図である。 図４７は、実施の形態１８にかかる半導体装置の平面レイアウトを示す平面図である。
　以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
　実施の形態１にかかる半導体装置の構造について、ショットキーバリアダイオード（ＳＢＤ）を例に説明する。図１は、実施の形態１にかかる半導体装置の構造を示す説明図である。図１（ａ）には平面レイアウトを示し、図１（ｂ）には図１（ａ）の切断線Ａ－Ａ’における断面構造を示す。図２は、図１のＪＴＥ構造の一部（後述する電界緩和領域２０）を拡大して示す説明図である。図２（ａ），２（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３は、図１のＪＴＥ構造の一部の不純物濃度分布を示す特性図である。図３（ａ）には、電界緩和領域２０の平面レイアウトを示す。図３（ｂ）には、図３（ａ）の切断線Ｂ－Ｂ’におけるｐ型不純物濃度分布を示す。図３（ｃ）には、電界緩和領域２０の不純物濃度分布を示す。
　図１（ａ）に示すように、実施の形態１にかかる半導体装置は、オン状態のときに電流が流れる活性領域１１と、活性領域１１の基体おもて面側の電界を緩和して耐圧を保持する終端構造部１２と、を備える。活性領域１１には、ＳＢＤの素子構造（不図示）が設けられている。活性領域１１と終端構造部１２との境界には、活性領域１１の周囲を囲むようにｐ型ガードリング３が設けられている。終端構造部１２は、活性領域１１の周囲を囲む。終端構造部１２には、不純物濃度の異なる２つのｐ型領域（第２導電型半導体領域（ｐ-型領域４およびｐ--型領域５））と、ｐ-型領域４とｐ--型領域５との間に設けられたｐ型の電界緩和領域（第２導電型中間領域）２０と、からなるＪＴＥ構造が設けられている。
　ｐ型ガードリング３、ｐ-型領域（以下、第１ＪＴＥ領域とする）４、電界緩和領域２０およびｐ--型領域（以下、第２ＪＴＥ領域とする）５は、内側（活性領域側）から順に、活性領域１１（例えば半導体チップの中心）を中心とした同心円状に配置されている。第１ＪＴＥ領域４の不純物濃度は、ｐ型ガードリング３の不純物濃度よりも低い。第２ＪＴＥ領域５の不純物濃度は、第１ＪＴＥ領域４の不純物濃度よりも低い。電界緩和領域２０の平均不純物濃度は、第１ＪＴＥ領域４の不純物濃度よりも低く、かつ第２ＪＴＥ領域５の不純物濃度よりも高い。電界緩和領域２０の単位面積あたりの平均不純物濃度は、第１ＪＴＥ領域４と第２ＪＴＥ領域５との中間の不純物濃度である。電界緩和領域２０の詳細な説明については後述する。
　図１（ｂ）に示すように、ｐ型ガードリング３、第１ＪＴＥ領域４、電界緩和領域２０および第２ＪＴＥ領域５は、それぞれ、炭化珪素基体（半導体チップ）１０のおもて面（ｎ-型ドリフト層２側の表面）の表面層に選択的に設けられている。炭化珪素基体１０とは、ｎ+型炭化珪素基板１のおもて面にｎ-型ドリフト層２となる炭化珪素エピタキシャル層を積層してなるエピタキシャル基板である。ｐ型ガードリング３は、活性領域１１と終端構造部１２との境界に、活性領域１１から終端構造部１２にわたって選択的に設けられている。ｐ型ガードリング３は、活性領域１１におけるｎ-型ドリフト層２とアノード電極８とのショットキー接合の周囲を囲む。
　ＪＴＥ構造は、ｐ型ガードリング３よりも外側に設けられている。具体的には、ＪＴＥ構造を構成する各領域のうち、最も内側に配置された第１ＪＴＥ領域４は、ｐ型ガードリング３の外側の端部に接する。電界緩和領域２０は、第１ＪＴＥ領域４よりも外側に配置され、かつ第１ＪＴＥ領域４の外側の端部に接する。第２ＪＴＥ領域５は、電界緩和領域２０よりも外側に配置され、かつ電界緩和領域２０の外側の端部に接する。ｐ型ガードリング３、第１ＪＴＥ領域４、電界緩和領域２０および第２ＪＴＥ領域５の深さは、ともに等しくてもよいし、隣接する領域との上記不純物濃度差を満たすように種々調整されていてもよい。
　層間絶縁膜７は、終端構造部１２のＪＴＥ構造（すなわち第１ＪＴＥ領域４、電界緩和領域２０および第２ＪＴＥ領域５）を覆う。すなわち、終端構造部１２のＪＴＥ構造は、層間絶縁膜７によって、アノード電極８と電気的に絶縁されている。層間絶縁膜７の内側端部は、ｐ型ガードリング３上に延在している。アノード電極８は、炭化珪素基体１０のおもて面上に設けられ、ｎ-型ドリフト層２にショットキー接合するとともにｐ型ガードリング３に接する。アノード電極８の端部は、層間絶縁膜７上に延在している。カソード電極９は、炭化珪素基体１０の裏面（ｎ+型カソード層となるｎ+型炭化珪素基板１の裏面）に設けられている。
　次に、電界緩和領域２０について詳細に説明する。図２に示すように、電界緩和領域２０は、ｐ-型領域（以下、第１小領域とする）２１とｐ--型領域（以下、第２小領域とする）２２とを、第１ＪＴＥ領域４の周囲を囲む同心円状に交互に繰り返し配置してなる。図２では、左側が活性領域１１側（すなわち第１ＪＴＥ領域４側）であり、右側がチップ外周部側（すなわち第２ＪＴＥ領域５側）である（図３～６，１１，２０，２２，２３，２６～３１，３４，３６，３８，４０，４４，４６，４７においても同様）。電界緩和領域２０の、最も内側には、第１ＪＴＥ領域４に接するように第２小領域２２が配置され、最も外側に、第２ＪＴＥ領域５に接するように第１小領域２１が配置される。第１小領域２１は、外側に配置されるほど狭い幅（内側から外側に向う方向の幅）ｘ1で設けられている。第２小領域２２は、配置位置によらずほぼ同じ（一定の）幅ｘ2で設けられている。第１小領域２１の不純物濃度は、例えば、第１ＪＴＥ領域４の不純物濃度とほぼ等しい。第２小領域２２の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。
　図３（ｂ）に示すように、隣接する第１小領域２１と第２小領域２２との間には、ｐ型不純物濃度差Δｎpが存在する。例えば、１組の隣接する第１小領域２１および第２小領域２２において、第１小領域２１の幅および不純物濃度をそれぞれｘ1およびｎp1とし、第２小領域２２の幅および不純物濃度をそれぞれｘ2およびｎp2とする。この場合、電界緩和領域２０において、１組の隣接する第１小領域２１および第２小領域２２を含む領域（以下、等価濃度領域とする）３０の平均不純物濃度Ｎpは下記（３）式であらわされる。また、電界緩和領域２０は、内側から外側へ向う方向に複数の等価濃度領域３０を隣接して並べた構成と仮定することができる。
　Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2）　・・・（３）
　したがって、図３（ｃ）に示すように、マクロな視点から見れば、上述したように第１，２小領域２１，２２の幅ｘ1，ｘ2を設定することで、外側に配置されるほど等価濃度領域３０の平均不純物濃度Ｎp（第１，２小領域２１，２２間を横切る点線で示す）が小さくなる。すなわち、隣接する第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを内側から外側に向うにしたがって徐々に減少させることができ、当該ｐ型不純物濃度差Δｎpの減少に伴ってその部分での電界強度を低減することができると推測される。このため、電界緩和領域２０の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布に近づけることができる。図２，３（ａ）では、不純物濃度のほぼ等しい領域（第１ＪＴＥ領域４と第１小領域２１、および、第２ＪＴＥ領域５と第２小領域２２）を同じハッチングで示す（図４～９，１１，２０（ａ），２０（ｂ），２１，２２（ａ），２３（ａ）、図２６～３０，４６，４７の（ａ）、図３１，３４，３６，３８，４０，４４の（ａ），（ｂ）においても同様）。
　以上、説明したように、実施の形態１によれば、第１ＪＴＥ領域と第２ＪＴＥ領域との間に、第１，２ＪＴＥ領域それぞれと略同じ不純物濃度の第１，２小領域を第１ＪＴＥ領域の周囲を囲む同心円状に交互に繰り返し配置してなる電界緩和領域を設けることで、第１ＪＴＥ領域と第２ＪＴＥ領域との間の不純物濃度勾配を、電界緩和領域を設けない場合に比べて小さくすることができる。これにより、第１ＪＴＥ領域と第２ＪＴＥ領域との間の電界を緩和することができ、終端構造部の外周部での絶縁破壊強度を高くすることができる。さらに、実施の形態１によれば、相対的に低不純物濃度の第２小領域は一定の幅とし、相対的に高不純物濃度の第１小領域は外側に配置されるほど幅を狭くすることで、電界緩和領域の幅を狭くすることができる。したがって、終端構造部全体の幅（エッジ長）を長くすることなく、終端構造部の耐圧を向上させることができる。これにより、コストの増大を回避することができるとともに、終端構造部の耐圧を向上させることができる。例えば、炭化珪素半導体装置として用いられるＳＢＤやＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）においては、活性領域と終端構造部との耐圧差は終端構造部の耐圧が大きいほど動作が安定し、実使用上に信頼性が向上する。このため、可能な限り終端構造部の耐圧を高くすることが好ましい。
（実施の形態２）
　次に、実施の形態２にかかる半導体装置の構造について説明する。図４は、実施の形態２にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図４（ａ），４（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。実施の形態２にかかる半導体装置の電界緩和領域２０以外の構成は、実施の形態１にかかる半導体装置（図１）と同様である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、電界緩和領域２０の最も外側の第１小領域２１（すなわち第２ＪＴＥ領域５の内側に接する第１小領域２１）の内部に、第１小領域２１よりも不純物濃度の低い第１小領域部３１を選択的に設けている点である。すなわち、電界緩和領域２０の最も外側の小領域（以下、第３小領域とする）２０ａは、第１小領域２１および第１小領域部３１で構成されている。このため、第３小領域２０ａの平均不純物濃度は、第１小領域２１の不純物濃度よりも低く、かつ第２ＪＴＥ領域５の不純物濃度よりも高い。
　具体的には、第１小領域部３１は、活性領域１１と終端構造部１２との境界に沿った接線方向Ｙに所定の間隔で配置されている。図４において、Ｘは活性領域１１と終端構造部１２との境界から外側に向う法線方向Ｘであり、接線方向Ｙと直交する方向である。第１小領域部３１は、内側に隣接する第２小領域２２と、外側に隣接する第２ＪＴＥ領域５とに接する。すなわち、第３小領域２０ａは、第１小領域２１と第１小領域部３１とが接線方向Ｙに交互に繰り返し配置された構成となっている。第１小領域部３１の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。この第１小領域２１および第１小領域部３１の面積比を適宜変更することで、第３小領域２０ａの平均不純物濃度を制御することができる。このため、第３小領域２０ａおよび第３小領域２０ａの内側に隣接する第２小領域２２からなる等価濃度領域３０ａの平均不純物濃度を、第２ＪＴＥ領域５の不純物濃度に近づけることができる。
　例えば、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の等価濃度領域３０ａとの間には、第１，２小領域２１，２２の形成工程のプロセス限界に起因するｐ型不純物濃度差Δｎplが存在する（図３（ｃ）参照）。具体的には、電界緩和領域２０の最も外側の第１小領域２１の幅ｘ1の限界値は、第１小領域２１を形成するためのイオン注入用マスクのフォトリソグラフィ工程のプロセス限界で決まる最小幅ｘ1minとなる。また、第２小領域２２の幅（一定幅）ｘ2の限界値は、第２小領域２２を形成するためのイオン注入用マスクのフォトリソグラフィ工程のプロセス限界で決まる最小幅ｘ2minとなる。このため、最小幅ｘ1minの第１小領域２１と、当該第１小領域２１の内側に隣接する最小幅ｘ2minの第２小領域２２からなる等価濃度領域３０ａの平均不純物濃度にも限界値が存在する。したがって、上述したように電界緩和領域２０の最も外側の第１小領域２１の内部に第１小領域部３１を設けて、電界緩和領域２０の最も外側の等価濃度領域３０ａの平均不純物濃度を第２ＪＴＥ領域５の不純物濃度に近づける。これにより、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の等価濃度領域３０ａとのｐ型不純物濃度差Δｎplを低減させることができるため、このｐ型不純物濃度差Δｎplに起因する電界集中による耐圧の低下を回避することができる。
　以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、電界緩和領域の最も外側の第１小領域の内部に第１小領域よりも不純物濃度の低い第１小領域部を設けることで、電界緩和領域の最も外側の等価濃度領域の平均不純物濃度を第２ＪＴＥ領域の不純物濃度に近づけることができる。このため、電界緩和領域の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布にさらに近づけることができる。これにより、電界緩和領域と第２ＪＴＥ領域との境界付近での不純物濃度差によって生じる電界集中を緩和することができる。
（実施の形態３）
　次に、実施の形態３にかかる半導体装置の構造について説明する。図５は、実施の形態３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図５（ａ），５（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。実施の形態３にかかる半導体装置の電界緩和領域２０以外の構成は、実施の形態１にかかる半導体装置（図１）と同様である。実施の形態３にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、電界緩和領域２０の最も内側の第２小領域２２（すなわち第１ＪＴＥ領域４の外側に接する第２小領域２２）の内部に、第２小領域２２よりも不純物濃度の高い第２小領域部３２を選択的に設けている点である。すなわち、電界緩和領域２０の最も内側の小領域（以下、第４小領域とする）２０ｂは、第２小領域２２および第２小領域部３２で構成されている。このため、第４小領域２０ｂの平均不純物濃度は、第１ＪＴＥ領域４よりも低く、かつ第２小領域２２の不純物濃度よりも高い。
　具体的には、第２小領域部３２は、接線方向Ｙに所定の間隔で配置されている。第２小領域部３２は、内側に隣接する第１ＪＴＥ領域４と、外側に隣接する第１小領域２１とに接する。すなわち、第４小領域２０ｂは、第２小領域２２と第２小領域部３２とが接線方向Ｙに交互に繰り返し配置された構成となっている。第２小領域部３２の不純物濃度は、例えば、第１ＪＴＥ領域４の不純物濃度とほぼ等しい。この第２小領域２２および第２小領域部３２の面積比を適宜変更することで、第４小領域２０ｂの平均不純物濃度を制御することができる。このため、第４小領域２０ｂおよび当該第４小領域２０ｂの外側に隣接する第１小領域２１からなる等価濃度領域３０ｂの平均不純物濃度を、第１ＪＴＥ領域４の不純物濃度に近づけることができる。
　例えば、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の等価濃度領域３０ｂとの間には、第２小領域２２の形成工程のプロセス限界に起因するｐ型不純物濃度差Δｎphが存在する（図３（ｃ）参照）。具体的には、上述したように第２小領域２２の幅ｘ2の限界値は、第２小領域２２を形成するためのイオン注入用マスクのフォトリソグラフィ工程のプロセス限界で決まる最小幅ｘ2minとなる。このため、最小幅ｘ2minの第２小領域２２と、当該第２小領域２２の外側に隣接する最大幅ｘ1maxの第１小領域２１からなる等価濃度領域３０ｂの平均不純物濃度にも限界値が存在する。したがって、上述したように電界緩和領域２０の最も内側の第２小領域２２の内部に第２小領域部３２を設けて、電界緩和領域２０の最も内側の等価濃度領域３０ｂの平均不純物濃度を第１ＪＴＥ領域４の不純物濃度に近づける。これにより、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の等価濃度領域３０ｂとのｐ型不純物濃度差Δｎphを低減させることができるため、このｐ型不純物濃度差Δｎphに起因する電界集中による耐圧の低下を回避することができる。
　また、実施の形態３に実施の形態２を適用し、第４小領域２０ｂの平均不純物濃度を制御するとともに、電界緩和領域２０の最も外側の小領域（第３小領域）の平均不純物濃度を制御してもよい。
　以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態３によれば、電界緩和領域の最も内側の第２小領域の内部に第２小領域よりも不純物濃度の高い第２小領域部を設けることで、電界緩和領域の最も内側の等価濃度領域の平均不純物濃度を第１ＪＴＥ領域の不純物濃度に近づけることができる。このため、電界緩和領域の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布にさらに近づけることができる。これにより、電界緩和領域と第１ＪＴＥ領域との境界付近での不純物濃度差によって生じる電界集中を緩和することができる。
（実施の形態４）
　次に、実施の形態４にかかる半導体装置の構造について説明する。図６は、実施の形態４にかかる半導体装置の構造を示す説明図である。図６（ａ），６（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示し、図６（ｃ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態４にかかる半導体装置の電界緩和領域２０以外の構成は、実施の形態１にかかる半導体装置（図１）と同様である。実施の形態４にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、第１小領域２１と当該第１小領域２１の外側に隣接する第２小領域２２との境界２０ｃ付近において、第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第３小領域部３３を選択的に設けている点である。
　すなわち、第１小領域２１の、当該第１小領域２１の外側に隣接する第２小領域２２との境界２０ｃ付近に、第１小領域２１および第３小領域部３３からなる小領域（以下、第５小領域とする）２０ｄが設けられている。この第５小領域２０ｄの平均不純物濃度は、第１小領域２１の不純物濃度よりも低く、かつ第２小領域２２の不純物濃度よりも高い。具体的には、第３小領域部３３は、接線方向Ｙに所定の間隔で配置されている。第３小領域部３３は、外側に隣接する第２小領域２２に接する。すなわち、第３小領域部３３と第１小領域２１とは、例えば、接線方向Ｙに所定の間隔で交互に繰り返し配置されている。第３小領域部３３の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。
　この第２小領域２２および第３小領域部３３の面積比を適宜変更することで、第１小領域２１と当該第１小領域２１の外側に隣接する第２小領域２２との境界２０ｃ付近の平均不純物濃度を制御し、例えば第１小領域２１と第２小領域２２との中間の不純物濃度にすることができる。このため、第１小領域２１から当該第１小領域２１の外側に隣接する第２小領域２２に至る部分において、第１小領域２１と第２小領域２２との間に生じるｐ型不純物濃度差Δｎpを（図６（ｃ）参照）、内側から外側に向って第１小領域２１の不純物濃度から第２小領域２２の不純物濃度に段階的に近づけることができる。これにより、第１小領域２１と当該第１小領域２１の外側に隣接する第２小領域２２とのすべての境界２０ｃにおいて、第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを低減させることができる。
　また、第１小領域２１と当該第１小領域２１の内側に隣接する第２小領域２２との境界２０ｅ付近において、第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第４小領域部（不図示）を選択的に設けてもよい。この場合、第２小領域２２から当該第２小領域２２の外側に隣接する第１小領域２１に至る部分において、第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを、内側から外側に向って第２小領域２２の不純物濃度から第１小領域２１の不純物濃度に段階的に近づけることができる。これにより、第１小領域２１と当該第１小領域２１の内側に隣接する第２小領域２２との境界２０ｅにおいて、第１小領域２１と第２小領域２２とのｐ型不純物濃度差Δｎpを低減させることができる。
　また、実施の形態４に実施の形態３，２を適用し、電界緩和領域２０の最も内側の小領域（第４小領域）や、電界緩和領域２０の最も外側の小領域（第３小領域）の平均不純物濃度を制御してもよい。
　以上、説明したように、実施の形態４によれば、実施の形態１～３と同様の効果を得ることができる。また、実施の形態４によれば、第１小領域の内部の、第２小領域との境界付近に、第１小領域よりも不純物濃度の低い第３小領域部または第４小領域部、もしくはその両方を選択的に設けることで、電界緩和領域の不純物濃度分布を、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布にさらに近づけることができる。
（実施の形態５）
　次に、実施の形態５にかかる半導体装置の構造について説明する。図７は、実施の形態５にかかる半導体装置の構造を示す説明図である。図７（ａ）～７（ｃ）には、それぞれ電界緩和領域２０の断面構造の異なる一例を拡大して示す。図７では、左側が活性領域１１側であり、右側がチップ端部である（図２１においても同様）。実施の形態５にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、第２ＪＴＥ領域５よりも外側に、さらに１つ以上の電界緩和領域を設けている点である。各電界緩和領域の不純物濃度分布は、実施の形態１と同様に、内側から外側に向って徐々に減少する不純物濃度分布とほぼ等価な不純物濃度分布となっている。
　具体的には、例えば、図７（ａ）に示すように、第２ＪＴＥ領域５よりも外側にさらに１つの電界緩和領域（以下、第２電界緩和領域とする）４１が設けられている。第２電界緩和領域４１は、第２ＪＴＥ領域５の外側の端部に接し、かつ第２ＪＴＥ領域５の周囲を囲む。第２電界緩和領域４１は、第１小領域２３と第２小領域２４とを、第２ＪＴＥ領域５の周囲を囲む同心円状に交互に繰り返し配置してなる。第２電界緩和領域４１の第１小領域２３の不純物濃度は、例えば、第２ＪＴＥ領域５の不純物濃度とほぼ等しい。第２電界緩和領域４１の第２小領域２４はｎ-型領域であり、その不純物濃度はｎ-型ドリフト層２の不純物濃度とほぼ等しい。第２電界緩和領域４１の平均不純物濃度は、第２ＪＴＥ領域５の不純物濃度よりも低い。第２電界緩和領域４１の第１，２小領域２３，２４の各幅および平面レイアウトは、第１ＪＴＥ領域４と第２ＪＴＥ領域５との間に配置された電界緩和領域（以下、第１電界緩和領域とする）２０と同様である。第１電界緩和領域２０の構成は、実施の形態１の電界緩和領域と同様である。
　また、図７（ｂ）に示すように、第２電界緩和領域４１の外側にさらに第３ＪＴＥ領域（ｐ---型領域）６を設けてもよい。すなわち第１～３ＪＴＥ領域４～６からなる３ゾーンＪＴＥ構造としてもよい。第３ＪＴＥ領域６は、第２電界緩和領域４１の外側の端部に接し、かつ第２電界緩和領域４１の周囲を囲む。この場合、第２電界緩和領域４１の第２小領域２４はｐ型領域であり、その不純物濃度は例えば第３ＪＴＥ領域６の不純物濃度とほぼ等しい。第３ＪＴＥ領域６の不純物濃度は、第２電界緩和領域４１の平均不純物濃度よりも低い。
　また、図７（ｃ）に示すように、第３ＪＴＥ領域６の外側にさらに電界緩和領域（以下、第３電界緩和領域とする）４２を設けてもよい。第３電界緩和領域４２は、第３ＪＴＥ領域６の外側の端部に接し、かつ第３ＪＴＥ領域６の周囲を囲む。第３電界緩和領域４２は、第１小領域２５と第２小領域２６とを、第３ＪＴＥ領域６の周囲を囲む同心円状に交互に繰り返し配置してなる。第３電界緩和領域４２の第１小領域２５の不純物濃度は、例えば、第３ＪＴＥ領域６の不純物濃度とほぼ等しい。第３電界緩和領域４２の第２小領域２６はｎ-型領域であり、その不純物濃度はｎ-型ドリフト層２の不純物濃度とほぼ等しい。第３電界緩和領域４２の平均不純物濃度は、第３ＪＴＥ領域６の不純物濃度よりも低い。第３電界緩和領域４２の第１，２小領域２５，２６の各幅および平面レイアウトは、第１電界緩和領域２０と同様である。
　第３電界緩和領域４２の外側にさらにＪＴＥ領域および電界緩和領域を交互に繰り返し配置することでさらにＪＴＥ構造での電界集中を緩和させることができるが、その分、フォトリソグラフィやイオン注入の工程を追加することとなり、コストの増大につながる。このため、上述した図７（ａ）～７（ｃ）に示すＪＴＥ構造が現実的な構成であると推測される。また、実施の形態５に実施の形態２～４を適用し、各電界緩和領域２０，４１，４２の最も内側の小領域（第４小領域）や、各電界緩和領域２０，４１，４２の最も外側の小領域（第３小領域）、各電界緩和領域２０，４１，４２の第１，２小領域間の小領域（第５小領域）の平均不純物濃度を制御してもよい。
　以上、説明したように、実施の形態５によれば、実施の形態１～４と同様の効果を得ることができる。また、実施の形態５によれば、第２ＪＴＥ領域の外側にさらに電界緩和領域やＪＴＥ領域を交互に繰り返し配置することにより、第２ＪＴＥ領域の外側における電界集中を緩和させることができる。このため、終端構造部での電界集中をさらに緩和させることができる。
（実施の形態６）
　次に、実施の形態６にかかる半導体装置の製造方法として、実施の形態１にかかる半導体装置の製造方法について図１，８，９を参照しながら説明する。図８，９は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。図８，９には、（ａ）に製造途中の平面レイアウトを示し、（ｂ）に製造途中の断面構造を示す。図８，９では、左側が活性領域１１側であり、右側がウエハ端部である。
　まず、所定の不純物濃度を有する所定厚さのｎ+型炭化珪素基板（半導体ウエハ）１を用意する。次に、ｎ+型炭化珪素基板１のおもて面にｎ-型ドリフト層２となる炭化珪素エピタキシャル層を成長させることによりエピタキシャルウエハ（炭化珪素基体１０）を作製する。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、活性領域１１の周囲を囲む終端構造部１２において、炭化珪素基体１０のおもて面（ｎ-型ドリフト層２側の表面）の表面層に、活性領域１１の周囲を囲む例えば環状の平面形状でｐ型ガードリング３を選択的に形成する。
　次に、図８に示すように、炭化珪素基体１０のおもて面に、第１ＪＴＥ領域４および第１小領域２１の形成領域が開口した例えばレジスト材または酸化膜（ＳｉＯ2）からなる第１イオン注入用マスク５１を形成する。次に、第１イオン注入用マスク５１をマスクとして例えばアルミニウム（Ａｌ）などのｐ型不純物を第１イオン注入することにより、ｎ-型ドリフト層２の表面層に、第１ＪＴＥ領域４および第１小領域２１をそれぞれ選択的に形成する。このとき、第２ＪＴＥ領域５および第２小領域２２の形成領域は第１イオン注入用マスク５１によって覆われているため、ｐ型不純物は注入されない。次に、第１イオン注入用マスク５１を除去する。
　次に、図９に示すように、ｎ-型ドリフト層２の表面に、第１，２ＪＴＥ領域４，５および第１，２小領域２１，２２の形成領域が開口した例えばレジスト材または酸化膜からなる第２イオン注入用マスク５２を形成する。次に、第２イオン注入用マスク５２をマスクとして例えばアルミニウムなどのｐ型不純物を第２イオン注入することにより、ｎ-型ドリフト層２の表面層に、第２ＪＴＥ領域５および第２小領域２２をそれぞれ選択的に形成する。また、この第２イオン注入により、すでに形成されている第１ＪＴＥ領域４および第１小領域２１が高不純物濃度化される。
　このように第１イオン注入用マスク５１によって第２小領域２２の形成領域を覆うことで、第１，２小領域２１，２２を容易に形成することができる。また、２回のイオン注入（第１，２イオン注入）により、２段階に不純物濃度が減少した２層構造（第１，２ＪＴＥ領域４，５）のＪＴＥ構造が形成されるとともに、所定の平面レイアウトで配置された不純物濃度の異なる第１，２小領域２１，２２からなる電界緩和領域２０を形成することができる。すなわち、活性領域１１側から外側に向う方向に一定の割合で減少する平均不純物濃度分布を有する電界緩和領域２０が形成される。
　次に、第２イオン注入用マスク５２を除去した後、その後の一般的な製造プロセス工程（例えば層間絶縁膜７、アノード電極８およびカソード電極９の形成）を行う。その後、半導体ウエハをチップ状に切断（ダイシング）することにより、図１に示すＳＢＤが完成する。
　上述した実施の形態６にかかる半導体装置の製造方法において、電界緩和領域２０を構成する第１，２小領域の平面レイアウトは、第１イオン注入用マスク５１のパターンによって種々変更可能である。すなわち、実施の形態６に実施の形態２，４を適用して、第２ＪＴＥ領域５とほぼ同じ不純物濃度を有する第１小領域部３１（図４参照）や第３小領域部３３（図６参照）、第４小領域部（不図示）を形成することにより、実施の形態２，４にかかる半導体装置を作製することができる。また、実施の形態６に実施の形態３を適用して、第１ＪＴＥ領域４とほぼ同じ不純物濃度を有する第２小領域部３２（図５参照）を形成することにより、実施の形態３にかかる半導体装置を作製することができる。
　以上、説明したように、実施の形態６によれば、実施の形態１～５と同様の効果を得ることができる。
（実施例１）
　次に、終端構造部１２の耐圧について検証した。図１０は、実施例１にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図１０の横軸は第１ＪＴＥ領域４を形成するための第１イオン注入のドーズ量であり、縦軸は終端構造部１２の耐圧である。まず、実施の形態６にかかる半導体装置の製造方法にしたがい、２層構造のＪＴＥ構造を構成する第１，２ＪＴＥ領域４，５間に電界緩和領域２０を備えたＳｉＣ－ＳＢＤ（図１，２参照）を作製した（以下、実施例１とする）。実施例１においては、第１ＪＴＥ領域４と第２ＪＴＥ領域５との不純物濃度比を１：０．５と固定し、第１ＪＴＥ領域４を形成するための第１イオン注入のアルミニウムのドーズ量を種々変更して複数の試料を作製し、各試料の耐圧を測定した。その結果を図１０に示す。また、図１０には、比較として、電界緩和領域２０を設けない従来のＪＴＥ構造からなるＳｉＣ－ＳＢＤ（図１５参照。以下、従来例１とする）の耐圧特性を示す。従来例１の、電界緩和領域２０を備えていないこと以外の構成は、実施例１と同様である。
　図１０に示す結果より、従来例１では、第１ＪＴＥ領域４の不純物濃度（第１イオン注入のドーズ量）によって耐圧が低下する場合があることが確認された。一方、実施例１においては、第１ＪＴＥ領域４の不純物濃度によらず、耐圧をほぼ一定に確保することができ、従来例１で生じた耐圧の落ち込みが改善されていることがわかる。半導体装置の最大耐圧は、終端構造部１２におけるＪＴＥ構造の外側の耐圧で決定される。実施例１においては、電界緩和領域２０を設けることにより、第１ＪＴＥ領域４と第２ＪＴＥ領域５との間の電界が緩和され、電界集中点が分散されるため、耐圧の落ち込みが生じないと推測される。
（実施例２）
　次に、エッジ長（終端構造部１２の幅）について検証した。図１１は、実施例２にかかる半導体装置のＪＴＥ構造の平面レイアウトを示す平面図である。図１１には、（ａ）に実施の形態１にかかる半導体装置（図１参照）の構成を備えたＳｉＣ－ＳＢＤのＪＴＥ構造を示し（以下、実施例２とする）、（ｂ），（ｃ）に従来のＳｉＣ－ＳＢＤ（図１６参照）のＪＴＥ構造を示す（以下、従来例２，３とする）。実施例２は、第１ＪＴＥ領域４と第２ＪＴＥ領域５との間に電界緩和領域２０を備える。実施例２の電界緩和領域２０は、外側に配置されるほど幅ｘ1を狭くした第１小領域２１と、配置位置によらず一定の幅ｘ2を有する第２小領域２２とを交互に繰り返し配置してなる。
　従来例２，３は、第１ＪＴＥ領域１０４と第２ＪＴＥ領域１０５との間に電界緩和領域１２０を備える。従来例２の電界緩和領域１２０は、配置位置によらず一定の幅ｘ11を有する第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる（上記特許文献２の図１０に相当）。従来例３の電界緩和領域１２０は、外側に配置されるほど幅ｘ11を狭くした第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる（上記特許文献２の図１１に相当）。実施例２および従来例２，３ともに、第１小領域および第２小領域を４つずつ配置している。
　図１１に示すように、実施例２の電界緩和領域２０には、従来例２，３のように外側に配置されるほど幅を広くした領域が存在しない。このため、実施例２は、従来例２，３に比べて電界緩和領域２０の幅を狭くすることができ、エッジ長を短縮することができることがわかる。したがって、本発明においては、終端構造部１２に電界緩和領域２０を設けることによるエッジ長の拡大を最小限に抑制することができ、コストの増大を抑制することができることが確認された。
　次に、３ゾーンＪＴＥ構造を備えた終端構造部１２の耐圧および電界強度分布について検証した。図１２は、実施例２にかかる半導体装置の電界強度分布を示す特性図である。図１３は、従来例２の半導体装置の電界強度分布を示す特性図である。図１４は、従来例３の半導体装置の電界強度分布を示す特性図である。図１２～１４の横軸はｐ型ガードリングと第１ＪＴＥ領域との境界（０μｍ）から外側に向う方向の距離であり、縦軸は電界強度である。基体おもて面から１μｍの深さにおいて最大電界強度を示す部分の電界強度を算出している（図２５，４３においても同様）。実施例２の電界緩和領域２０を３ゾーンＪＴＥ構造の第１～３電界緩和領域２０，４１，４２（図７（ｃ）参照）に適用した場合の終端構造部１２の電界強度分布を図１２に示す。従来例２，３の電界緩和領域１２０を３ゾーンＪＴＥ構造の第１～３電界緩和領域１２０，１４１，１４２（図１９参照）に適用した場合の終端構造部１１２の電界強度分布をそれぞれ図１３，１４に示す。
　図１２～１４は、それぞれ、実施例２および従来例２，３を適用した３ゾーンＪＴＥ構造のＳｉＣ－ＳＢＤに一定電圧３３００Ｖを印加した場合の逆方向回復時における終端構造部１２，１１２の電界強度分布をシミュレーションした結果である。実施例２において、ｎ-型ドリフト層２の厚さおよび不純物濃度をそれぞれ３０μｍおよび３×１０15／ｃｍ3とした。第１～３ＪＴＥ領域４～６の不純物濃度比を、第１ＪＴＥ領域４：第２ＪＴＥ領域５：第３ＪＴＥ領域６＝１：０．６：０．４とした。第１～３ＪＴＥ領域４～６のドーズ量を、それぞれ２．１×１０13／ｃｍ2、１．２６×１０13／ｃｍ2および０．８４×１０13／ｃｍ2とした。従来例２，３の第１～３ＪＴＥ領域１０４～１０６の構成は、実施例２の第１～３ＪＴＥ領域４～６と同様である。
　これら実施例２および従来例２，３を適用した３ゾーンＪＴＥ構造のＳｉＣ－ＳＢＤの耐圧をそれぞれ算出した。その結果、実施例２は、耐圧４２５３Ｖであり、従来例２，３に比べて電界緩和領域２０の幅を狭くしたとしても、従来例２（耐圧４２５２Ｖ）および従来例３（耐圧４２３４Ｖ）とほぼ同じ耐圧が得られることが確認された。また、図１２に示すように、実施例２おいて、第１～３ＪＴＥ領域４～６の隣接するＪＴＥ領域間（第１～３電界緩和領域２０，４１，４２）での電界集中が、従来例２，３（図１３，１４）と同様に緩和されていることが確認された。これらの結果から、本発明の構成を有する電界緩和領域２０を用いてエッジ長を短縮した終端構造部１２においても、従来の終端構造部１１２と同様の耐圧を得ることができ、かつ終端構造部１２の電界強度分布も良好であることが確認された。
（実施の形態７）
　次に、実施の形態７にかかる半導体装置の構造について説明する。図２０は、実施の形態７にかかる半導体装置の構造を示す説明図である。図２０には、図１のＪＴＥ構造の一部を拡大して示す。図２０（ａ），２０（ｂ）にはそれぞれ電界緩和領域２０の平面レイアウトおよび断面構造を示し、図２０（ｃ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態７にかかる半導体装置は、電界緩和領域２０の第１，２小領域２１，２２の繰り返しピッチが実施の形態１にかかる半導体装置と異なる。第１，２小領域２１，２２の不純物濃度、電界緩和領域２０の配置、電界緩和領域２０と隣接する第１，２ＪＴＥ領域４，５との平均不純物濃度差、および活性領域１１の構成は、実施の形態１と同様である。
　具体的には、実施の形態７にかかる半導体装置が実施の形態１にかかる半導体装置と異なる点は、次の２点である。１つ目の相違点は、等価濃度領域３０（１組の隣接する第１，２小領域２１，２２を含む微小領域）を１つ以上周期的に配置した１区分を複数（ここでは例えば４つの区分６１～６４）隣接して配置して電界緩和領域２０を構成している点である。例えば、図２０には、第１区分６１に２つの等価濃度領域３０を配置し、第２区分６２に３つの等価濃度領域３０を配置し、第３区分６３に４つの等価濃度領域３０を配置し、第４区分６４に６つの等価濃度領域３０を配置した電界緩和領域２０を示す。図２０（ｃ）に示す活性領域側からチップ外周部側へ向う向き（横向き）の両矢印はそれぞれ１つの等価濃度領域３０を示している。
　２つ目の相違点は、各区分６１～６４ごとに第１小領域２１の幅ｘ1を変えて、かつ外側の区分６２～６４に配置されるほど第１小領域２１の幅ｘ1を狭くする点である。すなわち、１つの区分内に配置された複数の第１小領域２１はすべて同じ幅ｘ1であり、各区分６１～６４に配置された第１小領域２１のうち、第１区分６１の第１小領域２１の幅ｘ1が最も広く、第４区分６４の第１小領域２１の幅ｘ1が最も狭い。第２小領域２２が配置位置によらずほぼ同じ幅ｘ2で設けられている点は、実施の形態１と同様である。すなわち、区分６１～６４は外側に配置されるほど平均不純物濃度が低くなり、電界緩和領域２０平均不純物濃度分布（傾斜）は内側から外側へ向って４段階で減少している。
　等価濃度領域３０の平均不純物濃度Ｎpを決める第１，２小領域２１，２２の幅ｘ1，ｘ2の組み合わせは、最も平均不純物濃度の低い第４区分６４の第１小領域２１の幅ｘ1が可能な限りイオン注入工程のプロセス限界で決まる最小寸法になるように設定することが好ましい。すなわち、第４区分６４の第１小領域２１の幅ｘ1がプロセス限界となるように第１～４区分６１～６４の各第１小領域２１の幅ｘ1を決定することで、第１～４区分６１～６４の各等価濃度領域３０の平均不純物濃度を決定する。そして、第１～４区分６１～６４の各等価濃度領域３０の周期的な組み合わせにより、第１～４区分６１～６４にそれぞれ配置される等価濃度領域３０の個数が決定される。
　このように同一区分内に配置する等価濃度領域３０はすべて同一構成であるため、各区分６１～６４の平均不純物濃度はそれぞれに配置された等価濃度領域３０の平均不純物濃度Ｎp（上記（３）式参照）と同じになるが、各区分６１～６４内それぞれの不純物濃度勾配が緩やかになる。これにより、各区分６１～６４内において、第１小領域２１と第２小領域２２との境界での電界集中が緩和される。その理由は、次の通りである。１つの等価濃度領域３０の不純物濃度勾配を緩やかにするには、等価濃度領域３０の幅（＝ｘ1＋ｘ2）がある程度必要となる。例えば、３３００Ｖ耐圧クラスの終端構造部１２を設計する場合、等価濃度領域３０の幅は１０μｍ以上２０μｍ以下程度必要である。等価濃度領域３０の幅は外側に配置されるほど狭くなるため、外側に配置された等価濃度領域３０ほど不純物濃度勾配を緩やかにしにくい。例えば、第１小領域２１の幅ｘ1を１０μｍ程度とし、第２小領域２２の幅ｘ2をイオン注入工程のプロセス限界で決まる最小寸法（１μｍ～２μｍ程度）とした等価濃度領域３０を仮定する。この寸法の等価濃度領域３０であっても、電荷印加時に、当該等価濃度領域３０を構成する１組の隣り合う第１小領域２１と第２小領域２２との境界に電界が集中することが発明者によるシミュレーションにより確認されている。実施の形態７においては、上述したように同一区分内に配置された等価濃度領域３０はすべて同一構成とすることで、各区分６１～６４内での平均不純物濃度をそれぞれほぼ一定とすることができる。すなわち、電界緩和領域２０の平均不純物濃度分布は、１区分に相当する幅の広い等価濃度領域３０を、電界緩和領域２０を区分した分（すなわち４つ）だけ配置したことと等価な平均不純物濃度分布とすることができるからである（図２０（ｃ）に点線で示す）。この場合、電界緩和領域２０の平均不純物濃度分布は隣接する区分６１～６４の境界で段差状に減少するが、平均不純物濃度の異なる等価濃度領域３０間の不純物濃度差は実施の形態１と同様に内側から外側に向って徐々に減少するように設定される。このため、電界緩和領域２０の電界強度分布は、内側から外側に向って徐々に減少する不純物濃度分布となる。
　このように、電界緩和領域２０には、隣接する第１，２ＪＴＥ領域４，５との所定の平均不純物濃度差を満たすように、かつ各区分６１～６４ごとに異なる繰り返しピッチで、内側のＪＴＥ領域を囲む同心円状に第１，２小領域２１，２２が交互に繰り返し配置される。この電界緩和領域２０は、例えば３ゾーンＪＴＥ構造に配置する複数の電界緩和領域にそれぞれ適用可能である。図２１は、実施の形態７にかかる半導体装置の別の一例の構造を示す断面図である。図２１には、実施の形態５と同様に（図７（ｃ）参照）、第１～３電界緩和領域２０，４１，４２を配置した場合を示す。第１～３電界緩和領域２０，４１，４２の配置および隣接するＪＴＥ領域との平均不純物濃度差は、実施の形態５と同様である。
　この場合、第１，２ＪＴＥ領域４，５間に配置される第１電界緩和領域２０の第１，２小領域２１，２２の構成は、上述した電界緩和領域２０と同様である（図２０参照）。また、第２，３電界緩和領域４１，４２の第１，２小領域（図示省略）においても第１電界緩和領域２０と同様に、第２，３電界緩和領域４１，４２の所定の平均不純物濃度を満たすように、各区分６１～６４の各等価濃度領域３０の周期的な組み合わせを決定すればよい。すなわち、第１～３電界緩和領域２０，４１，４２は、同一の構造となっている。これにより、第２，３電界緩和領域４１，４２においても、第１，２小領域間での電界集中を緩和して、第２，３電界緩和領域４１，４２の電界分布がさらになだらかになるという効果が得られる。
　上述した実施の形態７にかかる半導体装置の製造方法は、上述した実施の形態６にかかる半導体装置の製造方法において上述した各電界緩和領域２０，４１，４２の各区分６１～６４における第１，２小領域２１，２２の平面レイアウトをイオン注入用マスクのパターンによって実現すればよい。
（実施例３）
　次に、実施の形態７にかかる半導体装置の終端構造部１２の耐圧について検証した。図２２は、実施例３にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図２３は、従来例４にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図２２，２３において、（ａ），（ｂ）にはそれぞれ電界緩和領域２０，１２０の平面レイアウトおよび不純物濃度分布を示す。図２４は、実施例３にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図２２に示す実施例３の電界緩和領域２０を３ゾーンＪＴＥ構造に設けた第１～３電界緩和領域２０，４１，４２（図２１参照）に適用したときの終端構造部１２の耐圧のシミュレーション結果を図２４に示す。また、図２４には、比較として、図２３に示す従来例４の電界緩和領域１２０を従来の３ゾーンＪＴＥ構造に設けた第１～３電界緩和領域１２０，１４１，１４２（図１９参照）に適用したときの終端構造部１１２の耐圧のシミュレーション結果を示す。図２４の横軸は第１ＪＴＥ領域４，１０４を形成するための第１イオン注入のドーズ量であり、縦軸は終端構造部１２，１１２の耐圧である。すなわち、図２４は、第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量が変動したときの終端構造部１２，１１２の耐圧依存性を示している。
　実施例３の第１電界緩和領域２０は、実施の形態７にかかる半導体装置の電界緩和領域２０に相当し（図２０）、第１～４区分６１～６４に区分している。第１区分６１を構成する第１小領域２１の幅ｘ1を１１μｍとした。第２区分６２を構成する第１小領域２１の幅ｘ1を３．３μｍとした。第３区分６３を構成する第１小領域２１の幅ｘ1を１．６μｍとした。第４区分６４を構成する第１小領域２１の幅ｘ1を１．０μｍとした。第２小領域２２の幅ｘ2は第１～４区分６１～６４ともに同じ１．８μｍとした。第１～４区分６１～６４の平均不純物濃度（等価濃度領域３０の平均不純物濃度）比を、第１ＪＴＥ領域４の不純物濃度の比率を１とし、第２ＪＴＥ領域５の不純物濃度の比率を０としたときに、第１区分６１：第２区分６２：第３区分６３：第４区分６４＝０．８６：０．６５：０．４７：０．３６とした。各区分６１～６４の等価濃度領域３０の周期的な配置は、次の通りである。第１区分６１に１つの等価濃度領域３０を配置した（１周期）。第２区分６２に３つの等価濃度領域３０を配置した（３周期）。第３区分６３に４つの等価濃度領域３０を配置した（４周期）。第４区分６４に５つの等価濃度領域３０を配置した（５周期）。すなわち、第１電界緩和領域２０の総幅は５５．７μｍ（＝１２．８μｍ×１周期＋５．１μｍ×３周期＋３．４μｍ×４周期＋２．８μｍ×５周期）である。第２，３電界緩和領域４１，４２の構成は、第１電界緩和領域２０と同様である。第２電界緩和領域４１における第１～４区分６１～６４の平均不純物濃度比は、第２ＪＴＥ領域５の不純物濃度の比率を１とし、第３ＪＴＥ領域６の不純物濃度の比率を０としたときの比率となる。第３電界緩和領域４２における第１～４区分６１～６４の平均不純物濃度比は、第３ＪＴＥ領域６の不純物濃度の比率を１とし、ｎ-型ドリフト層２の不純物濃度の比率を０としたときの比率となる。第１～３ＪＴＥ領域４～６の幅をすべて４０μｍとした。第１～３ＪＴＥ領域４～６の不純物濃度比を、第１ＪＴＥ領域４：第２ＪＴＥ領域５：第３ＪＴＥ領域６＝１：０．５：０．３とした。活性領域１１にはＳＢＤの素子構造を設けた。ｎ-型ドリフト層２はＳｉＣエピタキシャル層とし、その不純物濃度および厚さをそれぞれ３×１０15／ｃｍ3および３０μｍとした。層間絶縁膜７の厚さを０．５μｍとした。アノード電極８の材料をチタン（Ｔｉ）とした。アノード電極８を覆うように設けられた電極パッド１８の材料をアルミニウム（Ａｌ）とした。
　従来例４の第１電界緩和領域１２０は、外側に配置されるほど幅ｘ11を狭くした第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる（上記特許文献２の図１１に相当）。従来例４には、第１小領域１２１および第２小領域１２２を４つずつ配置した。１組の隣接する第１小領域１２１および第２小領域１２２を含む各等価濃度領域を内側（第１ＪＴＥ領域１０４側）から順に第１～４等価濃度領域１６１～１６４とする。第１～４等価濃度領域１６１～１６４の平均不純物濃度をそれぞれ実施例３の第１～４区分６１～６４の平均不純物濃度と同じにし、第１電界緩和領域１２０の総幅を実施例３の第１電界緩和領域２０の総幅と同じに５５．７μｍとした。第２，３電界緩和領域１４１，１４２の構成は、第１電界緩和領域１２０と同様である。第２電界緩和領域１４１における第１～４等価濃度領域１６１～１６４の平均不純物濃度比は、第２ＪＴＥ領域１０５の不純物濃度の比率を１とし、第３ＪＴＥ領域１０６の不純物濃度の比率を０としたときの比率となる。第３電界緩和領域１４２における第１～４等価濃度領域１６１～１６４の平均不純物濃度比は、第３ＪＴＥ領域１０６の不純物濃度の比率を１とし、ｎ-型ドリフト層１０２の不純物濃度の比率を０としたときの比率となる。第１～３ＪＴＥ領域１０４～１０６の幅および不純物濃度比は、実施例３の第１～３ＪＴＥ領域４～６と同様である。活性領域１１１、ｎ-型ドリフト層１０２、層間絶縁膜１０７、アノード電極１０８および電極パッド１１８の構成は、それぞれ実施例３の活性領域１１、ｎ-型ドリフト層２、層間絶縁膜７、アノード電極８および電極パッド１８と同様である。
　図２４に示す結果より、実施例３は、特に第１ＪＴＥ領域４を形成するためのイオン注入のドーズ量が１．５×１０13／ｃｍ3以上２．０×１０13／ｃｍ3以下程度であるときに、従来例４よりも耐圧を高くすることができることが確認された。また、一般的に、素子の破壊耐圧を高めるために、終端構造部１２，１１２の耐圧は活性領域１１，１１１の耐圧よりも大きくする（終端構造部１２，１１２の耐圧＞活性領域１１，１１１の耐圧）。図２４には、実施例３および従来例４において、終端構造部１２，１１２の耐圧が活性領域１１，１１１の耐圧よりも大きい範囲１３，１１３をそれぞれ矢印で示す。実施例３および従来例４ともに上記諸条件の場合の活性領域１１，１１１の耐圧は４１５０Ｖであり、終端構造部１２，１１２の耐圧が活性領域１１，１１１の耐圧よりも大きい範囲１３，１１３を、製造プロセスにおいて第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量のマージン（以下、ドーズ量マージンとする）とすることができる。すなわち、実施例３のドーズ量マージンは従来例のドーズ量マージンよりも１．５倍程度大きいことがわかる。
　次に、実施の形態７にかかる半導体装置の終端構造部１２の電界強度分布について検証した。図２５は、実施例３にかかる半導体装置の電界強度分布を示す特性図である。実施例３および従来例４の第１ＪＴＥ領域４，１０４および第１電界緩和領域２０，１２０付近の電界強度分布をシミュレーションした結果を図２５に示す。第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量を２×１０13／ｃｍ3とした（図２４の点線Ｃ）。図２５に示す結果より、実施例３の終端構造部１２の耐圧が従来例４の終端構造部１１２の耐圧よりも高くなっていることに応じて、実施例３の終端構造部１２の電界強度が従来例４の終端構造部１１２の電界強度よりも低減されていることが確認された。第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量が２×１０13／ｃｍ3以外の場合については図示省略するが、図２４，２５の結果より、終端構造部１２の耐圧が高くなることで図２５に示す結果と同様の結果となることがわかる。
　以上、説明したように、実施の形態７によれば、実施の形態１，５，６と同様の効果を得ることができる。また、実施の形態７によれば、同一区分内に配置する等価濃度領域をすべて同一構成とすることで、電界緩和領域の各区分内において、第１小領域と第２小領域との境界での電界集中が緩和される。これにより、終端構造部の耐圧や、第１，２小領域を形成するためのイオン注入のドーズ量のばらつきに対するマージンを大きくすることができる。
（実施の形態８）
　次に、実施の形態８にかかる半導体装置の構造について説明する。図２６は、実施の形態８にかかる半導体装置の構造を示す説明図である。図２６（ａ）には電界緩和領域２０の平面レイアウトを示し、図２６（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態８にかかる半導体装置は、実施の形態７に実施の形態２を適用した構成を備える。
　具体的には、電界緩和領域２０の最も外側の第４区分６４内に配置されたすべての第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第１小領域部３１が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も外側の第４区分６４には、第１小領域２１および第１小領域部３１で構成された第３小領域２０ａと、第２小領域２２とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる１つ以上の等価濃度領域３０ａが周期的に配置される（符号３０ａを付した法線方向Ｘに連続する５つの横向きの両矢印で示す（図２８においても同様））。これにより、実施の形態２と同様に、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第４区分６４（等価濃度領域３０ａ）とのｐ型不純物濃度差Δｎpl（図３（ｃ）参照）が低減される。例えば、第１，２ＪＴＥ領域４，５および第１～３区分６１～６３を実施の形態７に記載の上記諸条件と同様に設定し、第４区分６４の第１小領域２１と第１小領域部３１の不純物濃度の比率を１：１で構成した場合、第４区分６４の平均不純物濃度の比率を０．２程度まで低減させることができる。
　以上、説明したように、実施の形態８によれば、実施の形態１，５～７と同様の効果を得ることができる。また、実施の形態８によれば、電界緩和領域の最も外側の区分内のすべての第１小領域に第１小領域部を選択的に設けることで、電界緩和領域の最も外側の区分の平均不純物濃度を第２ＪＴＥ領域の不純物濃度に近づけることができるため、実施の形態２と同様の効果を得ることができる。また、電界緩和領域の最も外側の区分内のすべての第１小領域に第１小領域部を選択的に設けることで、電界緩和領域の最も外側の区分内のすべての等価濃度領域の平均不純物濃度が同じになるため、実施の形態７と同様の効果が維持される。
（実施の形態９）
　次に、実施の形態９にかかる半導体装置の構造について説明する。図２７は、実施の形態９にかかる半導体装置の構造を示す説明図である。図２７（ａ）には電界緩和領域２０の平面レイアウトを示し、図２７（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態９にかかる半導体装置は、実施の形態７に実施の形態３を適用した構成を備える。
　具体的には、電界緩和領域２０の最も内側の第１区分６１内に配置されたすべての第２小領域２２の内部に、第２小領域２２よりも不純物濃度の高い第２小領域部３２が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も内側の第１区分６１には、第２小領域２２および第２小領域部３２で構成された第４小領域２０ｂと、第１小領域２１とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる１つ以上の等価濃度領域３０ｂが周期的に配置される。これにより、実施の形態３と同様に、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の第１区分６１（等価濃度領域３０ｂ）とのｐ型不純物濃度差Δｎph（図３（ｃ）参照）が低減される。例えば、第１，２ＪＴＥ領域４，５および第２～４区分６２～６４を実施の形態７に記載の上記諸条件と同様に設定し、第１区分６１の第２小領域２２と第２小領域部３２の不純物濃度の比率を１：１で構成した場合、第１区分６１の平均不純物濃度の比率を０．８６４程度まで増加させることができる。
　以上、説明したように、実施の形態９によれば、実施の形態１，５～７と同様の効果を得ることができる。また、実施の形態９によれば、電界緩和領域の最も内側の区分内のすべての第２小領域に第２小領域部を選択的に設けることで、電界緩和領域の最も内側の区分の平均不純物濃度を第１ＪＴＥ領域の不純物濃度に近づけることができるため、実施の形態３と同様の効果を得ることができる。また、電界緩和領域の最も内側の区分内のすべての第２小領域に第２小領域部を選択的に設けることで、電界緩和領域の最も内側の区分内のすべての等価濃度領域の平均不純物濃度が同じになるため、実施の形態７と同様の効果が維持される。
（実施の形態１０）
　次に、実施の形態１０にかかる半導体装置の構造について説明する。図２８は、実施の形態１０にかかる半導体装置の構造を示す説明図である。図２８（ａ）には電界緩和領域２０の平面レイアウトを示し、図２８（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１０にかかる半導体装置は、実施の形態８と実施の形態９とを組み合わせた構成を備える。
　すなわち、実施の形態１０においては、実施の形態８と同様に、電界緩和領域２０の最も外側の第４区分６４に、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる１つ以上の等価濃度領域３０ａが周期的に配置され、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第４区分６４（等価濃度領域３０ａ）とのｐ型不純物濃度差Δｎpl（図３（ｃ）参照）が低減されている。かつ、実施の形態９と同様に、電界緩和領域２０の最も内側の第１区分６１に、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる１つ以上の等価濃度領域３０ｂが周期的に配置され、第１ＪＴＥ領域４と電界緩和領域２０とのｐ型不純物濃度差Δｎphが低減されている。
　以上、説明したように、実施の形態１０によれば、実施の形態１～３，５～９と同様の効果を得ることができる。
（実施の形態１１）
　次に、実施の形態１１にかかる半導体装置の構造について説明する。図２９は、実施の形態１１にかかる半導体装置の構造を示す説明図である。図２９（ａ）には電界緩和領域２０の平面レイアウトを示し、図２９（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１１にかかる半導体装置が実施の形態８にかかる半導体装置と異なる点は、内側から３つ目の第１小領域２１から最も外側の第１小領域２１までのすべての第１小領域２１の内部に、接線方向Ｙに所定の間隔で第１小領域部３１が選択的に設けられている点である。具体的には、第１ＪＴＥ領域４を囲む同心円状に、１組の隣接する第１小領域２１および第２小領域２２からなる２つの等価濃度領域３０が配置されている（符号３０を付し左側から法線方向Ｘに連続する２個の横向きの両矢印で示す）。そして、この等価濃度領域３０を囲む同心円状に、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる複数の等価濃度領域３０ａが配置されている（符号３０ａを付し右側から法線方向Ｘに連続する１１個の横向きの両矢印で示す）。
　各第３小領域２０ａは、外側に配置されるほど第１小領域２１に対する第１小領域部３１の比率が高くなっている。すなわち、外側に配置されるほど第３小領域２０ａの平均不純物濃度が低くなるようにピッチまたは接線方向Ｙの幅を変えて第１小領域２１に第１小領域部３１を設けて、外側に配置されるほど等価濃度領域３０ａの平均不純物濃度が減少するように調整されている。各等価濃度領域３０，３０ａの平均不純物濃度分布を図２９（ｂ）に点線で示す。これにより、第１～４区分６１～６４内での平均不純物濃度を内側から外側に向う方向に徐々に減少させることができ、各区分６１～６４内の隣接する等価濃度領域３０ａの境界での電界強度を低減させることができる。また、第１～４区分６１～６４内の各平均不純物濃度を内側から外側に向う方向に徐々に減少させることができるため、電界緩和領域２０の不純物濃度分布を内側から外側に向って徐々に減少する理想的な不純物濃度分布にさらに近づけることができる。第１～４区分６１～６４の平均不純物濃度を内側から外側に向う方向に所定の傾斜で徐々に減少させることができればよく、第１小領域部３１を設けない第１小領域２１が存在してもよい。
　以上、説明したように、実施の形態１１によれば、実施の形態１，２，５～８と同様の効果を得ることができる。
（実施の形態１２）
　次に、実施の形態１２にかかる半導体装置の構造について説明する。図３０は、実施の形態１２にかかる半導体装置の構造を示す説明図である。図３０（ａ）には電界緩和領域２０の平面レイアウトを示し、図３０（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１２にかかる半導体装置が実施の形態９にかかる半導体装置と異なる点は、ほぼすべての第２小領域２２の内部に、接線方向Ｙに所定の間隔で第２小領域部３２が選択的に設けられている点である。具体的には、第１ＪＴＥ領域４を囲む同心円状に、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる複数の等価濃度領域３０ｂが配置されている（符号３０ｂを付した法線方向Ｘに連続する１３個の横向きの両矢印で示す）。
　各第４小領域２０ｂは、外側に配置されるほど第２小領域２２に対する第２小領域部３２の比率が低くなっている。すなわち、内側に配置されるほど第４小領域２０ｂの平均不純物濃度が高くなるようにピッチまたは接線方向Ｙの幅を変えて第２小領域２２に第２小領域部３２を設けて、外側に配置されるほど等価濃度領域３０ｂの平均不純物濃度が減少するように調整されている。各等価濃度領域３０ｂの平均不純物濃度分布を図３０（ｂ）に点線で示す。これにより、第１～４区分６１～６４内での平均不純物濃度を内側から外側に向う方向に徐々に減少させることができ、各区分６１～６４内の隣接する等価濃度領域３０ｂの境界での電界強度を低減させることができる。また、第１～４区分６１～６４内の各平均不純物濃度を内側から外側に向う方向に徐々に減少させることができるため、電界緩和領域２０の不純物濃度分布を内側から外側に向って徐々に減少する理想的な不純物濃度分布にさらに近づけることができる。第１～４区分６１～６４の平均不純物濃度を内側から外側に向う方向に所定の傾斜で徐々に減少させることができればよく、第２小領域部３２を設けない第２小領域２２が存在してもよい。
　以上、説明したように、実施の形態１２によれば、実施の形態１，３，５～７，９と同様の効果を得ることができる。
（実施の形態１３）
　次に、実施の形態１３にかかる半導体装置の構造について説明する。図３１は、実施の形態１３にかかる半導体装置の構造を示す説明図である。図３１には、図１の電界緩和領域２０を拡大して示す。図３１（ａ），３１（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３１（ｃ）には、図３１（ａ）の切断線Ｃ－Ｃ’におけるｐ型不純物濃度分布を示す。図３２，３３は、図３１の各区分の第１，２小領域の幅の一例を示す説明図である。図３２には、横軸の１メモリを１つの等価濃度領域３０（１組の隣接する第１，２小領域２１，２２を含む領域）とし、縦軸に等価濃度領域３０ごとの第１，２小領域２１，２２の幅ｘ1，ｘ2をプロットする（図３５，３７，３９，４１，４５においても同様）。
　実施の形態１３にかかる半導体装置が実施の形態７にかかる半導体装置と異なる点は、次の３点である。１つ目の相違点は、電界緩和領域２０を構成する各区分（ここでは例えば８つに区分）７１～７８の幅（内側から外側に向う方向の幅）Δｘがすべてほぼ等しい点である。すなわち、電界緩和領域２０は、等しい幅Δｘで８つの区分７１～７８に区分されている。各区分７１～７８は、それぞれ、実施の形態７と同様に、等価濃度領域３０を１つ以上周期的に配置してなる。各区分７１～７８の幅Δｘは、それぞれの区分を構成する１つ以上の等価濃度領域３０の幅（＝ｘ1＋ｘ2）の合計である。図３１では、各区分に内側から外側に向って順に符号７１～７８を付している（図３２，３４～４１においても同様）。
　２つ目の相違点は、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐが等しい点である。上述したように各区分７１～７８の幅Δｘがすべて等しいことで、内側から外側に向って減少する電界緩和領域２０の平均不純物濃度勾配７０ａ（内側から外側に向う方向の平均不純物濃度の減少率＝ΔＮｐ／Δｘ）は電界緩和領域２０全域（すなわちすべての区分７１～７８）にわたって一定である。図３１（ｃ）には、電界緩和領域２０の平均不純物濃度勾配７０ａをあらわす近似直線を点線で示す（図３４（ｃ），４６（ｂ），４７（ｂ）においても同様）。各区分７１～７８には、それぞれ、実施の形態７と同様に、同一条件の１つ以上の等価濃度領域３０が配置される。このため、各区分７１～７８の平均不純物濃度は、それぞれに配置された等価濃度領域３０の平均不純物濃度Ｎｐに等しい。すなわち、各区分７１～７８の平均不純物濃度は、上記（３）式で算出される。
　電界緩和領域２０を形成するにあたって、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐがすべてほぼ一定で、かつ各区分７１～７８の幅Δｘがすべてほぼ一定となるように、第１，２小領域２１，２２の幅ｘ1，ｘ2を決定する。等価濃度領域３０の最小構造は第１，２小領域２１，２２の幅ｘ1，ｘ2をともにプロセス限界で決まる最小寸法とした場合であるが、等価濃度領域３０の最小構造を配置しなくてもよい。すなわち、電界緩和領域２０の平均不純物濃度勾配７０ａが電界緩和領域２０全域にわたって一定となるように所定の幅ｘ1，ｘ2で第１，２小領域２１，２２が周期的に配置されていればよい。
　さらに、電界緩和領域２０の平均不純物濃度勾配７０ａを電界緩和領域２０全域にわたって一定にしたとしても、第２ＪＴＥ領域５と電界緩和領域２０との境界２０ｆに、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第８区分７８（等価濃度領域３０）とのｐ型不純物濃度差Δｎplが生じる。この第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplは、電界緩和領域２０の幅を広くして低減させることが好ましい。その理由は、第２ＪＴＥ領域５と電界緩和領域２０との境界２０ｆ付近の電界集中が緩和され、第２ＪＴＥ領域５の耐圧が向上するからである。
　同様に、第１ＪＴＥ領域４と電界緩和領域２０との境界２０ｇにも、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の第１区分７１（等価濃度領域３０）とのｐ型不純物濃度差Δｎphが生じる。このｐ型不純物濃度差Δｎphも、第１ＪＴＥ領域４と電界緩和領域２０との境界２０ｇ付近の電界強度に影響を及ぼし、第１ＪＴＥ領域４の耐圧を左右する。このため、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphも可能な限り小さくし、第１ＪＴＥ領域４の耐圧を向上させることが好ましい。
　第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphの最小値は、電界緩和領域２０の区分数で決まる各区分７１～７８の幅Δｘと、プロセス限界で決まる第２小領域２２の幅ｘ2の最小寸法と、で一意に決まる。第１区分７１の平均不純物濃度は、第１ＪＴＥ領域４の平均不純物濃度に近い値であることが好ましく、好適には第１ＪＴＥ領域４の平均不純物濃度の９割以上であることがよい。すなわち、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphは、第１ＪＴＥ領域４の平均不純物濃度の１割未満であることが好ましい。
　特に限定しないが、例えば、電界緩和領域２０の幅を６０μｍとし、電界緩和領域２０を８つに区分して各区分７１～７８の幅Δｘを７．５μｍとした場合の電界緩和領域２０の各区分７１～７８の条件は次のとおりである。第１ＪＴＥ領域４の不純物濃度の比率を１とし、第２ＪＴＥ領域５の不純物濃度の比率を０としたときの、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐの比率を０．１１とする。すなわち、外側に配置されるほど第１，２小領域２１，２２の不純物濃度ｎp1，ｎp2がそれぞれ１１％ずつ低くなることと等価である。
　この条件において、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphを０．９１としたときの各区分７１～７８の第１，２小領域２１，２２の幅ｘ1，ｘ2を図３２に示す。図３２に図示した第１，２小領域２１，２２の幅ｘ1，ｘ2のうち、第１～４区分７１～７４における第１，２小領域２１，２２の幅ｘ1，ｘ2の詳細な数値を図３３に示す。なお、第１，２小領域２１，２２の幅ｘ1，ｘ2の最小寸法は、プロセス限界で決まる例えば０．７μｍとする。
　図３２，３３に示すように、第１区分７１には１つの等価濃度領域３０が配置される（１周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ６．８μｍおよび０．７μｍである。第１区分７１の幅Δｘは、第１区分７１を構成する１つの等価濃度領域３０の幅と等しく７．５μｍである。第１区分７１の平均不純物濃度の比率は、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphと同じ０．９１である。
　第２区分７２には２つの等価濃度領域３０が配置される（２周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ３．０１μｍおよび０．７４μｍであり、その合計（等価濃度領域３０の幅）は３．７５μｍである。第２区分７２の幅Δｘは、第２区分７２を構成する２つの等価濃度領域３０の幅の合計（３．７５μｍ×２＝７．５μｍ）である。第２区分７２の平均不純物濃度の比率は、第１区分７１の平均不純物濃度の比率よりも０．１１だけ低い０．８０（＝０．９１－０．１１）である。
　第３区分７３には２つの等価濃度領域３０が配置される（２周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ２．６０μｍおよび１．１５μｍであり、その合計は３．７５μｍである。第３区分７３の幅Δｘは、第３区分７３を構成する２つの等価濃度領域３０の幅の合計（３．７５μｍ×２＝７．５μｍ）である。第３区分７３の平均不純物濃度の比率は、第２区分７２の平均不純物濃度の比率よりも０．１１だけ低い０．６９（＝０．８０－０．１１）である。
　第４区分７４には４つの等価濃度領域３０が配置される（４周期）。この等価濃度領域３０を構成する第１，２小領域２１，２２の幅ｘ1，ｘ2はそれぞれ０．７９５μｍおよび１．０８０μｍであり、その合計は１．８７５μｍである。第４区分７４の幅Δｘは、第４区分７４を構成する４つの等価濃度領域３０の幅の合計（１．８７５μｍ×４＝７．５μｍ）である。第４区分７４の平均不純物濃度の比率は、第３区分７３の平均不純物濃度の比率よりも０．１１だけ低い０．５８（＝０．６９－０．１１）である。
　同様に、第５区分７５には４つの等価濃度領域３０が配置される（４周期）。第６，７区分７６，７７にはそれぞれ２つの等価濃度領域３０が配置される（２周期）。第８区分７８に１つの等価濃度領域３０が配置される（１周期）。すなわち、この一例においては、電界緩和領域２０に第１，２小領域２１，２２が１８個ずつ配置される。第５～８区分７５～７８における第１，２小領域２１，２２の幅ｘ1，ｘ2の詳細な数値は説明を省略する。第５～８区分７５～７８の平均不純物濃度の比率は外側に配置されるほどさらに０．１１ずつ低くなり、それぞれ０．４７、０．３６、０．２５および０．１４である。第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplは０．１４となる。
　第１，２小領域２１，２２の幅ｘ1，ｘ2は、当該第１，２小領域２１，２２で構成される等価濃度領域３０の幅および平均不純物濃度Ｎpに基づいて決定される。具体的には、等価濃度領域３０の幅は、当該等価濃度領域３０の配置された区分７１～７８の幅Δｘを当該区分７１～７８における等価濃度領域３０の個数（周期）で割った値となる。第１区分７１の平均不純物濃度は、第１ＪＴＥ領域４の不純物濃度から第１ＪＴＥ領域４との所定のｐ型不純物濃度差Δｎphを引いた値である。第２～８区分７２～７８の平均不純物濃度は、それぞれの内側に隣接する区分７１～７７の平均不純物濃度から、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐを引いた値である。第１，２小領域２１，２２の幅ｘ1，ｘ2は、合計値（＝ｘ1＋ｘ2）が当該第１，２小領域２１，２２で構成される等価濃度領域３０の幅とほぼ等しくなり、かつ当該等価濃度領域３０の平均不純物濃度Ｎpが当該等価濃度領域３０の配置された区分７１～７８の平均不純物濃度とほぼ等しくなる値であり、上記（３）式を用いて算出される。
　第１，２小領域２１，２２の幅ｘ1，ｘ2を決定するにあたって、さらに実施の形態７との３つ目の相違点として、外側に向うほど第１小領域２１の幅ｘ1が狭くなっていなくてもよいし、すべての第２小領域２２の幅ｘ2が一定でなくてもよい。例えば、図３２に示すように、第６，８区分７６，７８の第１小領域２１の幅ｘ1を（矢印７６ａ，７８ａで示す部分）、それぞれ内側の第５，７区分７５，７７の第１小領域２１の幅ｘ1よりも広くしてもよい。また、外側に配置されるほど第２小領域２２の幅ｘ2を広くしてもよいし、この場合において、図３２に示すように、第３区分７３の第２小領域２２の幅ｘ2を（矢印７３ａで示す部分）、外側の第４区分７４の第２小領域２２の幅ｘ2よりも広くしてもよい。すなわち、第１，２小領域２１，２２の幅ｘ1，ｘ2は、内側または外側にそれぞれ隣り合う第１，２小領域２１，２２の幅ｘ1，ｘ2に対して規則性を有していなくてもよい。
　また、各区分内の等価濃度領域３０の周期を種々変更してもよい。図３４は、実施の形態１３にかかる半導体装置の構造の別の一例を示す説明図である。図３４（ａ），３４（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３４（ｃ）には、図３４（ａ）の切断線Ｄ－Ｄ’におけるｐ型不純物濃度分布を示す。図３５は、図３４の各区分の第１，２小領域の幅の一例を示す説明図である。図３４，３５には、例えば、第４，５区分７４，７５にそれぞれ２つの等価濃度領域３０を配置した場合（２周期）を示す。図３４に示す電界緩和領域２０の第４，５区分７４，７５以外の条件は、図３１に示す電界緩和領域２０と同様である。図３４（ｃ）と図３１（ｃ）とで、電界緩和領域２０の平均不純物濃度勾配７０ａは変わらないことがわかる。すなわち、電界緩和領域２０の平均不純物濃度勾配７０ａは、各区分７１～７８における等価濃度領域３０の周期によらず、区分７１～７８の幅および隣接する区分７１～７８間の平均不純物濃度差ΔＮｐで設定可能である。
　以上、説明したように、実施の形態１３によれば、実施の形態１，７と同様の効果を得ることができる。また、実施の形態１３によれば、所定の電気的特性（耐圧確保等）を満たす平均不純物濃度で、電界緩和領域の平均不純物濃度勾配を電界緩和領域全域にわたって一定とすることができる。これにより、第１ＪＴＥ領域と第２ＪＴＥ領域との間の電界をさらに緩和させることができる。また、実施の形態１３によれば、電界緩和領域の幅に合わせて電界緩和領域の平均不純物濃度勾配を決定することができるため、可能な範囲で電界緩和領域の幅を狭くすることができる。したがって、終端構造部の幅を広げることなく、終端構造部の耐圧を向上させることができる。
（実施の形態１４）
　次に、実施の形態１４にかかる半導体装置の構造について説明する。図３６は、実施の形態１４にかかる半導体装置の構造を示す説明図である。図３６には、図１の電界緩和領域２０を拡大して示す。図３６（ａ），３６（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３６（ｃ）には、図３６（ａ）の切断線Ｅ－Ｅ’におけるｐ型不純物濃度分布を示す。図３７は、図３６の各区分の第１，２小領域の幅の一例を示す説明図である。
　実施の形態１４にかかる半導体装置が実施の形態１３にかかる半導体装置と異なる点は、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐを低くして、電界緩和領域２０の平均不純物濃度勾配７０ｂを緩やかにした点である。図３６（ｃ）には、電界緩和領域２０の平均不純物濃度勾配７０ｂをあらわず近似直線を点線で示す（図３８（ｃ）、４４（ｃ）においても同様）。例えば、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐを０．０５５とした場合の電界緩和領域２０の平均不純物濃度勾配７０ｂを図３６（ｃ）に示す。ここでは、図３６，３７に示すように、第１，２区分７１，７２にそれぞれ１つの等価濃度領域３０を配置し（１周期）、第３～６区分７３～７６にそれぞれ２つの等価濃度領域３０を配置し（２周期）、第７，８区分７７，７８に４つの等価濃度領域３０を配置している（４周期）。
　実施の形態１４においては、電界緩和領域２０の平均不純物濃度勾配７０ｂが緩やかになることで、電界緩和領域２０での電界緩和効果を高めることができる。また、外側の第７，８区分７７，７８における等価濃度領域３０の周期を増やすことで、電界緩和領域２０での電界緩和効果を高めることができる。一方、電界緩和領域２０の平均不純物濃度勾配７０ｂが緩やかになることで、第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplが大きくなる。このため、第２ＪＴＥ領域５と電界緩和領域２０との境界２０ｆでの電界集中が懸念されるが、この点については例えば後述する実施の形態１６，１８で解消可能である。また、第２ＪＴＥ領域５と第８区分７８とのｐ型不純物濃度差Δｎplを小さくすることで、第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphが大きくなる場合には、第１ＪＴＥ領域４と電界緩和領域２０との境界２０ｇでの電界集中が懸念される。この点については例えば後述する実施の形態１６，１７で解消可能である。
　各区分７１～７８の第１，２小領域２１，２２の幅ｘ1，ｘ2は、実施の形態１３と同様に、電界緩和領域２０の区分数および隣接する区分７１～７８間の平均不純物濃度差ΔＮｐに基づいて種々変更可能である。図３７には、第２小領域２２の幅ｘ2をほぼ一定とし、第３，７区分７３，７７の第２小領域２２の幅ｘ2をそれぞれ外側の第４，８区分７４，７８の第２小領域２２の幅ｘ2よりも広くした一例を示す。
　また、各区分内の等価濃度領域３０の周期を種々変更してもよい。図３８は、実施の形態１４にかかる半導体装置の構造の別の一例を示す説明図である。図３８（ａ），３８（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図３８（ｃ）には、図３８（ａ）の切断線Ｆ－Ｆ’におけるｐ型不純物濃度分布を示す。図３９は、図３８の各区分の第１，２小領域の幅の一例を示す説明図である。図３８，３９には、例えば、第７区分７７に１つの等価濃度領域３０を配置し（１周期）、第８区分７８に２つの等価濃度領域３０を配置した（２周期）場合を示す。図３８に示す電界緩和領域２０の第４，５区分７４，７５以外の条件は、図３６に示す電界緩和領域２０と同様である。実施の形態１３の別の一例（図３４，３５参照）と同様に、図３８（ｃ）と図３６（ｃ）とで、電界緩和領域２０の平均不純物濃度勾配７０ｂは変わらない。
　以上、説明したように、実施の形態１４によれば、実施の形態７，１３と同様の効果を得ることができる。実施の形態１４によれば、電界緩和領域の平均不純物濃度勾配を緩やかにすることで、終端構造部の内側の部分（第１ＪＴＥ領域側の部分）の耐圧をさらに向上させることができる。
（実施の形態１５）
　次に、実施の形態１５にかかる半導体装置の構造について説明する。実施の形態１５にかかる半導体装置は、実施の形態１３にかかる半導体装置の電界緩和領域２０（図３１～３３参照）を、実施の形態７の別の一例（図２１参照）と同様に３ゾーンＪＴＥ構造の第１～３電界緩和領域２０，４１，４２に適用した半導体装置である。第１～３電界緩和領域２０，４１，４２の配置および隣接するＪＴＥ領域との平均不純物濃度差は、例えば実施の形態７の別の一例と同様であってもよい。
（実施例４）
　次に、実施の形態１５にかかる半導体装置の終端構造部１２の耐圧について検証した。図４０は、従来例５にかかる半導体装置のＪＴＥ構造の一部を示す説明図である。図４０（ａ），４０（ｂ）にはそれぞれ電界緩和領域１２０の平面レイアウトおよび不純物濃度分布を示す。図４０（ｃ）には、図４０（ａ）の切断線ＣＣ－ＣＣ’におけるｐ型不純物濃度分布を示す。図４１は、図４０の各区分の第１，２小領域の幅の一例を示す説明図である。図４２は、実施例４にかかる半導体装置の終端構造部の耐圧特性を示す特性図である。図４２には、実施例４の電界緩和領域２０を３ゾーンＪＴＥ構造の第１～３電界緩和領域２０，４１，４２（図２１参照）に適用したときの終端構造部１２の耐圧のシミュレーション結果を示す。また、図４２には、比較として、図４０に示す従来例５の電界緩和領域１２０を従来の３ゾーンＪＴＥ構造の第１～３電界緩和領域１２０，１４１，１４２（図１９参照）に適用したときの終端構造部１１２の耐圧のシミュレーション結果を示す。図４２の横軸は第１ＪＴＥ領域４，１０４を形成するための第１イオン注入のドーズ量であり、縦軸は終端構造部１２，１１２の耐圧である。すなわち、図４２は、第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量が変動したときの終端構造部１２，１１２の耐圧依存性を示している。
　実施例４の第１電界緩和領域２０は、実施の形態１５にかかる半導体装置の構成を備えたＳｉＣ－ＳＢＤのＪＴＥ構造である。具体的には、実施例４の第１電界緩和領域２０は、実施の形態１３に例示したように８つに区分され、各区分７１～７８に１つ以上の等価濃度領域３０を配置した、計１８個ずつの第１，２小領域２１，２２で構成される（図３１～３３参照）。第１電界緩和領域２０の幅を６０μｍとし、区分７１～７８の幅Δｘをそれぞれ７．５μｍとした。第１ＪＴＥ領域４と第１区分７１とのｐ型不純物濃度差Δｎphを０．９１とした。第１ＪＴＥ領域４の不純物濃度の比率を１とし、第２ＪＴＥ領域５の不純物濃度の比率を０としたときの、隣接する区分７１～７８間の平均不純物濃度差ΔＮｐの比率を０．１１とし、第１電界緩和領域２０の平均不純物濃度を外側に向って一定の濃度勾配７０ａで減少させた。第２，３電界緩和領域４１，４２の構成は、第１電界緩和領域２０と同様である。第１～３ＪＴＥ領域４～６の幅および第１～３ＪＴＥ領域４～６の不純物濃度比は、実施例３と同様である。活性領域１１、ｎ-型ドリフト層２、層間絶縁膜７、アノード電極８および電極パッド１８の構成は、実施例３と同様である。
　図４０，４１に示すように、従来例５の第１電界緩和領域１２０は、外側に配置されるほど幅ｘ11を狭くした第１小領域１２１と、外側に配置されるほど幅ｘ12を広くした第２小領域１２２とを交互に繰り返し配置してなる。従来例５では、１組の隣接する第１，２小領域１２１，１２２を含む等価濃度領域を複数（ここでは８つ）配置し、内側から順に第１～８等価濃度領域１７１～１７８とする。第１電界緩和領域１２０の総幅を実施例４の第１電界緩和領域２０の総幅と同じ６０μｍとし、各等価濃度領域１７１～１７８の幅をすべて７．５μｍとした。第１ＪＴＥ領域１０４と第１等価濃度領域１７１とのｐ型不純物濃度差を０．９１とした。第１～８等価濃度領域１７１～１７８の平均不純物濃度は、それぞれ実施例４の第１～８区分７１～７８の平均不純物濃度と同じであり、外側に向って一定の濃度勾配で減少する。第２，３電界緩和領域１４１，１４２の構成は、第１電界緩和領域１２０と同様である。第１～３ＪＴＥ領域１０４～１０６の幅および不純物濃度比は、実施例４の第１～３ＪＴＥ領域４～６と同様である。活性領域１１１、ｎ-型ドリフト層１０２、層間絶縁膜１０７、アノード電極１０８および電極パッド１１８の構成は、それぞれ実施例４の活性領域１１、ｎ-型ドリフト層２、層間絶縁膜７、アノード電極８および電極パッド１８と同様である。符号１７０は、電界緩和領域１２０の平均不純物濃度勾配である。
　これら実施例４および従来例５の終端構造部１２，１１２の耐圧をシミュレーションした結果、図４２に示すように、実施例４においては、終端構造部１２のほぼ全域にわたって、従来例５よりも耐圧が高いことが確認された。実施例４および従来例５の第１ＪＴＥ領域４，１０４を形成するためのイオン注入のドーズ量を１．６５×１０13／ｃｍ3としたシミュレーション点Ｇ１，Ｇ２の状態の終端構造部１２，１１２の電界強度分布を図４３に示す。図４３は、実施例４の半導体装置の電界強度分布を示す特性図である。図４３に示す結果より、実施例４および従来例５ともに、ｐ型ガードリング３と第１ＪＴＥ領域４との境界Ｘ０（０μｍ）から外側に５０μｍ程度離れた地点Ｘ１付近での電界強度がほぼ同程度の最大値を示すことが確認された。この地点Ｘ１付近で最大電界強度を示すことにより、さらに外側の第２ＪＴＥ領域５，１０５および第３ＪＴＥ領域６，１０６の電界強度も高くなると推測される。そして、実施例４においては、従来例５に比べて第１～３電界緩和領域２０，４１，４２における電界の振幅（電界強度の振れ幅）が小さいことが確認された。すなわち、実施例４の第１～３電界緩和領域２０，４１，４２における電界強度の最小値は、従来例５の同電界強度の最小値に比べて高い。これにより、実施例４においては、第１電界緩和領域２０よりも外側の地点Ｘ２付近の電界強度や、さらに第２電界緩和領域４１よりも外側での電界強度が従来例５に比べて高くなると推測される。したがって、実施例４においては、終端構造部１２の全域にわたって、従来例５よりも電界強度を高くすることができ、従来例５よりも耐圧を高くすることができることが確認された。
　以上、説明したように、実施の形態１５によれば、実施の形態７，１３，１４と同様の効果を得ることができる。
（実施の形態１６）
　次に、実施の形態１６にかかる半導体装置の構造について説明する。図４４は、実施の形態１６にかかる半導体装置の構造を示す説明図である。図４４には、図１の電界緩和領域２０を拡大して示す。図４４（ａ），４４（ｂ）には、それぞれ電界緩和領域２０の平面レイアウトおよび断面構造を拡大して示す。図４４（ｃ）には、図４４（ａ）の切断線Ｈ－Ｈ’におけるｐ型不純物濃度分布を示す。図４５は、図４４の各区分の第１，２小領域の幅の一例を示す説明図である。実施の形態１６にかかる半導体装置は、実施の形態１３に実施の形態１４を適用した半導体装置である。
　具体的には、実施の形態１６にかかる半導体装置は、実施の形態１４と同様に電界緩和領域２０の平均不純物濃度勾配７０ｂを緩やかにし、かつ実施の形態１３と同様に第１，２ＪＴＥ領域４，５と電界緩和領域２０とのｐ型不純物濃度差Δｎph，Δｎplを小さくした構成を備える。より具体的には、電界緩和領域２０の所定の平均不純物濃度勾配７０ｂと、第１，２ＪＴＥ領域４，５と電界緩和領域２０との所定のｐ型不純物濃度差Δｎph，Δｎplとが得られるように、電界緩和領域２０の区分数および隣接する区分間の平均不純物濃度差ΔＮｐを決定する。
　例えば、図４４，４５には、電界緩和領域２０を１４に区分して各区分７１～８４の幅Δｘを５．５μｍとし、隣接する区分間の平均不純物濃度差ΔＮｐを０．０５５とした場合を示す。各区分には内側から外側に向って順に符号７１～８４を付している。第１～３，１３，１４区分７１～７３，８３，８４にそれぞれ１つの等価濃度領域３０を配置し（１周期）、第４～１２区分７４～８２にそれぞれ２つの等価濃度領域３０を配置している（２周期）。各区分７１～８４の第１，２小領域２１，２２の幅ｘ1，ｘ2は、実施の形態１３と同様に、電界緩和領域２０の区分数および隣接する区分７１～８４間の平均不純物濃度差ΔＮｐに基づいて種々変更可能である。ここでは、内側から外側に向って、実施の形態１３とほぼ同様に第１，２小領域２１，２２の幅ｘ1，ｘ2を異ならせた状態を示す。この場合、電界緩和領域２０の幅は７７μｍとなる。
　以上、説明したように、実施の形態１６によれば、実施の形態７，１３，１４と同様の効果を得ることができる。また、実施の形態１６によれば、電界緩和領域の幅が長くなるものの、終端構造部の耐圧を向上させることができ、かつ第１ＪＴＥ領域を形成するためのドーズ量マージンを拡大することができる。
（実施の形態１７）
　次に、実施の形態１７にかかる半導体装置の構造について説明する。図４６は、実施の形態１７にかかる半導体装置の構造を示す説明図である。図４６（ａ）には電界緩和領域２０の平面レイアウトを示し、図４６（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１７にかかる半導体装置は、実施の形態１３～１６に実施の形態３を適用した構成を備える。図４６には、実施の形態１４に実施の形態３を適用した場合を示す。
　具体的には、電界緩和領域２０の最も内側の第１区分７１内に配置されたすべての第２小領域２２の内部に、第２小領域２２よりも不純物濃度の高い第２小領域部３２が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も内側の第１区分７１には、第２小領域２２および第２小領域部３２で構成された第４小領域２０ｂと、第１小領域２１とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第４小領域２０ｂおよび第１小領域２１からなる１つ以上の等価濃度領域３０ｂが周期的に配置される。これにより、実施の形態３と同様に、第１ＪＴＥ領域４と電界緩和領域２０の最も内側の第１区分７１（等価濃度領域３０ｂ）とのｐ型不純物濃度差Δｎph（図３（ｃ）参照）が低減される。例えば、第１区分７１の第２小領域２２と第２小領域部３２の不純物濃度の比率を１：１で構成した場合、第１区分７１の平均不純物濃度の比率を０．９５程度まで増加させることができる。
　また、最も内側の第２小領域２２のみを、第２小領域部３２を配置した第４小領域２０ｂとしてもよい。
　以上、説明したように、実施の形態１７によれば、実施の形態７と同様の効果を得ることができる。また、実施の形態１７によれば、電界緩和領域の最も内側の区分の平均不純物濃度を第１ＪＴＥ領域の不純物濃度に近づけることができるため、終端構造部の内側の部分の耐圧をさらに向上させることができる。
（実施の形態１８）
　次に、実施の形態１８にかかる半導体装置の構造について説明する。図４７は、実施の形態１８にかかる半導体装置の平面レイアウトを示す平面図である。図４７（ａ）には電界緩和領域２０の平面レイアウトを示し、図４７（ｂ）には電界緩和領域２０の不純物濃度分布を示す。実施の形態１８にかかる半導体装置は、実施の形態１６に実施の形態２を適用した構成を備える。
　具体的には、図４７に示すように、電界緩和領域２０の最も外側の第８区分７８内に配置されたすべての第１小領域２１の内部に、第１小領域２１よりも不純物濃度の低い第１小領域部３１が接線方向Ｙに所定の間隔で選択的に設けられている。すなわち、電界緩和領域２０の最も外側の第８区分７８には、第１小領域２１および第１小領域部３１で構成された第３小領域２０ａと、第２小領域２２とが法線方向Ｘに交互に繰り返し配置され、１組の隣接する第３小領域２０ａおよび第２小領域２２からなる１つ以上の等価濃度領域３０ａが周期的に配置される（符号３０ａを付した法線方向Ｘに連続する４つの横向きの両矢印で示す）。これにより、実施の形態２と同様に、第２ＪＴＥ領域５と電界緩和領域２０の最も外側の第８区分７８（等価濃度領域３０ａ）とのｐ型不純物濃度差Δｎpl（図３（ｃ）参照）が低減される。
　また、最も外側の第１小領域２１のみを、第１小領域部３１を配置した第３小領域２０ａとしてもよい。
　以上、説明したように、実施の形態１８によれば、実施の形態２，７，１３と同様の効果を得ることができる。実施の形態１８によれば、電界緩和領域の最も外側の区分（または最も外側の等価濃度領域）の平均不純物濃度を第２ＪＴＥ領域の不純物濃度に近づけることができるため、終端構造部の外側の部分の耐圧をさらに向上させることができる。
　上述した実施の形態８～１２にかかる半導体装置の製造方法は、上述した実施の形態６にかかる半導体装置の製造方法において各電界緩和領域２０，４１，４２の各区分６１～６４における第１，２小領域２１，２２および各小領域部の平面レイアウトをイオン注入用マスクのパターンによって実現すればよい。
　また、実施の形態７～１２の電界緩和領域２０も、実施の形態１と同様に、外側に配置されるほど幅ｘ1を狭くした第１小領域２１と、配置位置によらず一定の幅ｘ2を有する第２小領域２２とを交互に繰り返し配置してなる。このため、実施の形態７～１２においても実施例１，２と同様の効果が得られる。また、実施の形態１３～１８も、実施の形態１と同様に、第１，２ＪＴＥ領域４，５間に電界緩和領域２０を備える。このため、実施の形態７～１２においても実施例１，２と同様の効果が得られる。
　上述した実施の形態１３～１８にかかる半導体装置の製造方法は、上述した実施の形態６にかかる半導体装置の製造方法において各電界緩和領域２０，４１，４２の各区分７１～７８（または各区分７１～８４）における第１，２小領域２１，２２および各小領域部の平面レイアウトをイオン注入用マスクのパターンによって実現すればよい。
　また、実施の形態１３，１４，１６～１８の電界緩和領域２０も、実施の形態１５と同様に、すべての区分の幅Δｘが等しく、かつ電界緩和領域２０全域にわたって一定の濃度勾配で外側に向って平均不純物濃度が減少する構成を有する。このため、実施の形態１３，１４，１６～１８においても実施例４と同様の効果が得られる。
　以上において本発明は、本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、たとえば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、ＳＢＤを例に説明しているが、これに限らず、終端構造部に耐圧構造を形成した様々な半導体装置に適用可能である。具体的には、本発明は、例えば、ＭＯＳＦＥＴや、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などに適用可能である。また、上述した各実施の形態７～１２では、電界緩和領域を４つに区分した場合を例に説明しているが、これに限らず、電界緩和領域を区分する個数や、各区分に配置する等価濃度領域の個数（周期）および幅、隣接する区分間の平均不純物濃度差、電界緩和領域（区分）の平均不純物濃度勾配等は、電界緩和領域の電界集中を緩和させるのに好ましい個数に種々変更可能である。
　また、上述した各実施の形態では、炭化珪素基板上に炭化珪素エピタキシャル層を堆積した炭化珪素エピタキシャル基板を用いた場合を例に説明しているが、これに限らず、例えばデバイスを構成するすべての領域を炭化珪素基板の内部にイオン注入により形成した拡散領域としてもよい。本発明は、シリコン半導体を用いた半導体装置にも適用可能であり、同様の効果を奏する。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
　以上のように、本発明にかかる半導体装置は、ＪＴＥ構造を備えた高耐圧な半導体装置に有用であり、特に１２００Ｖ以上（例えば１７００Ｖまたは３３００Ｖ）の耐圧クラスの炭化珪素半導体装置に適している。
　１　ｎ+型炭化珪素基板
　２　ｎ-型ドリフト層
　３　ｐ型ガードリング
　４　第１ＪＴＥ領域
　５　第２ＪＴＥ領域
　６　第３ＪＴＥ領域
　７　層間絶縁膜
　８　アノード電極
　９　カソード電極
　１０　炭化珪素基体
　１１　活性領域
　１２　終端構造部
　２０，４１，４２　電界緩和領域
　２０ａ　第３小領域
　２０ｂ　第４小領域
　２０ｃ　第１小領域と当該第１小領域の外側に隣接する第２小領域との境界
　２０ｄ　第５小領域
　２０ｅ　第１小領域と当該第１小領域の内側に隣接する第２小領域との境界
　２１，２３，２５　第１小領域
　２２，２４，２６　第２小領域
　３０　等価濃度領域
　３０ａ　電界緩和領域の最も外側の等価濃度領域
　３０ｂ　電界緩和領域の最も内側の等価濃度領域
　３１　第１小領域部
　３２　第２小領域部
　３３　第３小領域部
　６１～６４，７１～８４　電界緩和領域の区分
　Ｎp　等価濃度領域の平均不純物濃度
　ｘ1　第１小領域の幅
　ｘ1max　第１小領域の最大幅
　ｘ1min　プロセス限界で決まる第１小領域の最小幅
　ｘ2　第２小領域の幅
　ｘ2min　プロセス限界で決まる第２小領域の最小幅
　ΔＮp　隣接する区分間のｐ型不純物濃度差
　Δｎp　隣接する第１小領域と第２小領域とのｐ型不純物濃度差
　Δｎph　第１ＪＴＥ領域と電界緩和領域の最も内側の等価濃度領域とのｐ型不純物濃度差
　Δｎpl　第２ＪＴＥ領域と電界緩和領域の最も外側の等価濃度領域とのｐ型不純物濃度差
　Δｘ　区分の幅

Claims (39)

  1. 　炭化珪素半導体からなる第１導電型の半導体基板と、
    　前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
    　前記活性領域の周囲を囲む終端構造部と、
    　を備え、
    　前記終端構造部は、
    　前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第２導電型半導体領域と、
    　少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第２導電型中間領域と、
    　を有し、
    　前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とを交互に繰り返し配置してなり、
    　複数の前記第２小領域は同じ幅で設けられ、
    　複数の前記第１小領域は外側に配置されるほど狭い幅で設けられていることを特徴とする半導体装置。
  2. 　前記第２導電型中間領域の最も外側に、前記第１小領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第３小領域が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第３小領域は、前記第２導電型中間領域の最も外側に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられてなることを特徴とする請求項２に記載の半導体装置。
  4. 　前記第３小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第１小領域部とを交互に繰り返し配置してなることを特徴とする請求項３に記載の半導体装置。
  5. 　前記第２導電型中間領域の最も内側に、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第４小領域が設けられていることを特徴とする請求項１に記載の半導体装置。
  6. 　前記第４小領域は、前記第２導電型中間領域の最も内側に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられてなることを特徴とする請求項５に記載の半導体装置。
  7. 　前記第４小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第２小領域と前記第２小領域部とを交互に繰り返し配置してなることを特徴とする請求項６に記載の半導体装置。
  8. 　前記第２導電型中間領域の最も内側に前記第２小領域が配置され、
    　前記第２導電型中間領域の最も外側に前記第１小領域が配置されていることを特徴とする請求項１に記載の半導体装置。
  9. 　隣り合う前記第１小領域と前記第２小領域との間に、前記第１小領域よりも不純物濃度が低く、かつ前記第２小領域よりも不純物濃度が高い第５小領域が設けられていることを特徴とする請求項１に記載の半導体装置。
  10. 　前記第５小領域は、前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第３小領域部が選択的に設けられてなることを特徴とする請求項９に記載の半導体装置。
  11. 　前記第５小領域は、前記活性領域と前記終端構造部との境界に沿った方向に、前記第１小領域と前記第３小領域部とを交互に繰り返し配置してなることを特徴とする請求項１０に記載の半導体装置。
  12. 　前記第３小領域部は、前記第１小領域の、当該第１小領域の外側に隣接する前記第２小領域との境界付近に設けられていることを特徴とする請求項１０に記載の半導体装置。
  13. 　炭化珪素半導体からなる第１導電型の半導体基板と、
    　前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
    　前記活性領域の周囲を囲む終端構造部と、
    　を備え、
    　前記終端構造部は、
    　前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第２導電型半導体領域と、
    　少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第２導電型中間領域と、
    　を有し、
    　前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に複数に区分され、
    　前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置され、
    　１組の隣り合う前記第１小領域および前記第２小領域を含む微小領域は、同一の前記区分には同一の幅で設けられ、かつ外側に位置する前記区分に配置されるほど狭い幅で設けられていることを特徴とする半導体装置。
  14. 　前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは下記（１）式を満たすことを特徴とする請求項１３に記載の半導体装置。
    　Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2）　・・・（１）
  15. 　複数の前記第２小領域は同じ幅で設けられていることを特徴とする請求項１３に記載の半導体装置。
  16. 　複数の前記第１小領域は、外側に配置されるほど狭い幅で設けられていることを特徴とする請求項１３に記載の半導体装置。
  17. 　最も外側に配置される前記第１小領域の幅は、製造プロセスで形成可能な最小寸法であることを特徴とする請求項１３に記載の半導体装置。
  18. 　最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする請求項１３に記載の半導体装置。
  19. 　前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられており、
    　前記第１小領域の内部の前記第１小領域部の比率は、外側に配置された前記第１小領域ほど高いことを特徴とする請求項１３に記載の半導体装置。
  20. 　前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項１８に記載の半導体装置。
  21. 　最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする請求項１３に記載の半導体装置。
  22. 　前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられており、
    　前記第２小領域の内部の前記第２小領域部の比率は、外側に配置された前記第２小領域ほど低いことを特徴とする請求項１３に記載の半導体装置。
  23. 　前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項２１に記載の半導体装置。
  24. 　炭化珪素半導体からなる第１導電型の半導体基板と、
    　前記半導体基板のおもて面に設けられた、主電流が流れる活性領域と、
    　前記活性領域の周囲を囲む終端構造部と、
    　を備え、
    　前記終端構造部は、
    　前記活性領域の周囲を囲む同心円状に、かつ外側に配置されるほど低い不純物濃度で設けられた複数の第２導電型半導体領域と、
    　少なくとも１組の隣り合う前記第２導電型半導体領域間に互いに接するように設けられた、内側に隣接する前記第２導電型半導体領域よりも不純物濃度が低く、かつ外側に隣接する前記第２導電型半導体領域よりも不純物濃度が高い第２導電型中間領域と、
    　を有し、
    　前記第２導電型中間領域は、内側に隣接する前記第２導電型半導体領域の周囲を囲む同心円状に同じ幅で複数に区分され、
    　前記区分には、内側から外側に向って同心円状に、第２導電型の第１小領域と、前記第１小領域よりも不純物濃度の低い第２導電型の第２小領域とが交互に１組以上配置され、
    　前記区分は、当該区分に配置された前記第１小領域および前記第２小領域の幅に基づいて平均不純物濃度が決定され、かつ外側に配置されるほど平均不純物濃度が低く、
    　隣接するすべての前記区分間で平均不純物濃度差が等しいことを特徴とする半導体装置。
  25. 　１組の隣り合う前記第１小領域および前記第２小領域を含む微小領域の平均不純物濃度は、当該微小領域の配置された前記区分の平均不純物濃度に等しいことを特徴とする請求項２４に記載の半導体装置。
  26. 　前記第１小領域の幅および不純物濃度をそれぞれｘ1およびｎp1とし、前記第２小領域の幅および不純物濃度をそれぞれｘ2およびｎp2としたときに、前記微小領域の平均不純物濃度Ｎpは下記（２）式を満たすことを特徴とする請求項２５に記載の半導体装置。
    　Ｎp＝（（ｘ1×ｎp1）＋（ｘ2×ｎp2））／（ｘ1＋ｘ2）　・・・（２）
  27. 　前記微小領域は、同一の前記区分には同一の幅で設けられていることを特徴とする請求項２５に記載の半導体装置。
  28. 　最も内側の前記区分の平均不純物濃度は、当該区分の内側に隣接する前記第２導電型半導体領域の平均不純物濃度の９割以上であることを特徴とする請求項２４に記載の半導体装置。
  29. 　前記第２導電型中間領域の平均不純物濃度勾配は、前記第２導電型中間領域の全域にわたって一定であることを特徴とする請求項２４に記載の半導体装置。
  30. 　最も外側に位置する前記区分に配置された前記第１小領域の内部に、前記第１小領域よりも不純物濃度の低い第２導電型の第１小領域部が選択的に設けられていることを特徴とする請求項２４に記載の半導体装置。
  31. 　前記第１小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項３０に記載の半導体装置。
  32. 　最も内側に位置する前記区分に配置された前記第２小領域の内部に、前記第２小領域よりも不純物濃度の高い第２導電型の第２小領域部が選択的に設けられていることを特徴とする請求項２４に記載の半導体装置。
  33. 　前記第２小領域部は、前記活性領域と前記終端構造部との境界に沿った方向に所定の間隔で配置されていることを特徴とする請求項３２に記載の半導体装置。
  34. 　前記第１小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項３に記載の半導体装置。
  35. 　前記第２小領域部は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項６に記載の半導体装置。
  36. 　前記第３小領域部は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項１０に記載の半導体装置。
  37. 　前記第１小領域は、内側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項１に記載の半導体装置。
  38. 　前記第２小領域は、外側に隣接する前記第２導電型半導体領域と同じ不純物濃度を有することを特徴とする請求項１に記載の半導体装置。
  39. 　前記第２導電型中間領域の平均不純物濃度は、内側に隣接する前記第２導電型半導体領域と外側に隣接する前記第２導電型半導体領域との中間の不純物濃度であることを特徴とする請求項１～３８のいずれか一つに記載の半導体装置。
PCT/JP2015/076369 2014-12-25 2015-09-16 半導体装置 Ceased WO2016103814A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016565966A JP6323570B2 (ja) 2014-12-25 2015-09-16 半導体装置
DE112015002153.1T DE112015002153T5 (de) 2014-12-25 2015-09-16 Halbleitervorrichtung
CN201580029244.5A CN106463547B (zh) 2014-12-25 2015-09-16 半导体装置
US15/367,065 US10374043B2 (en) 2014-12-25 2016-12-01 Semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014263509 2014-12-25
JP2014-263509 2014-12-25
JP2015122451 2015-06-17
JP2015-122451 2015-06-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/367,065 Continuation US10374043B2 (en) 2014-12-25 2016-12-01 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2016103814A1 true WO2016103814A1 (ja) 2016-06-30

Family

ID=56149853

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/076369 Ceased WO2016103814A1 (ja) 2014-12-25 2015-09-16 半導体装置

Country Status (5)

Country Link
US (2) US10374043B2 (ja)
JP (1) JP6323570B2 (ja)
CN (1) CN106463547B (ja)
DE (1) DE112015002153T5 (ja)
WO (1) WO2016103814A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018012159A1 (ja) * 2016-07-15 2018-01-18 富士電機株式会社 炭化珪素半導体装置
JPWO2017043608A1 (ja) * 2015-09-09 2018-06-28 住友電気工業株式会社 半導体装置
WO2018168069A1 (ja) * 2017-03-15 2018-09-20 住友電気工業株式会社 半導体装置
US10347713B2 (en) 2017-09-15 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor device having a triple region resurf structure

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
DE102018123596A1 (de) 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
CN111106181B (zh) * 2018-10-26 2021-09-10 比亚迪半导体股份有限公司 快恢复二极管及其制备方法
RU188679U1 (ru) * 2018-12-25 2019-04-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Полупроводниковый прибор
WO2021049499A1 (ja) * 2019-09-11 2021-03-18 富士電機株式会社 半導体装置および製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184830A (ja) * 1984-09-28 1986-04-30 シーメンス、アクチエンゲゼルシヤフト ｐｎ接合の形成方法
JP2011204710A (ja) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd 半導体装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2014107408A (ja) * 2012-11-28 2014-06-09 Sanken Electric Co Ltd 半導体装置
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4921880B2 (ja) 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601849B2 (ja) 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5072991B2 (ja) 2010-03-10 2012-11-14 株式会社東芝 半導体装置
CN103125024B (zh) 2010-10-15 2016-04-13 三菱电机株式会社 半导体装置及其制造方法
CN103828054B (zh) * 2011-09-27 2018-02-02 株式会社电装 半导体器件
JP2014038937A (ja) 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184830A (ja) * 1984-09-28 1986-04-30 シーメンス、アクチエンゲゼルシヤフト ｐｎ接合の形成方法
JP2011204710A (ja) * 2010-03-24 2011-10-13 Fuji Electric Co Ltd 半導体装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
WO2013136550A1 (ja) * 2012-03-16 2013-09-19 三菱電機株式会社 半導体装置およびその製造方法
JP2014107408A (ja) * 2012-11-28 2014-06-09 Sanken Electric Co Ltd 半導体装置
WO2015033463A1 (ja) * 2013-09-09 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置、３相モータシステム、自動車、ならびに鉄道車両

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017043608A1 (ja) * 2015-09-09 2018-06-28 住友電気工業株式会社 半導体装置
WO2018012159A1 (ja) * 2016-07-15 2018-01-18 富士電機株式会社 炭化珪素半導体装置
JPWO2018012159A1 (ja) * 2016-07-15 2018-10-25 富士電機株式会社 炭化珪素半導体装置
US10355090B2 (en) 2016-07-15 2019-07-16 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
WO2018168069A1 (ja) * 2017-03-15 2018-09-20 住友電気工業株式会社 半導体装置
JP2018156987A (ja) * 2017-03-15 2018-10-04 住友電気工業株式会社 半導体装置
US10903374B2 (en) 2017-03-15 2021-01-26 Sumitomo Electric Industries, Ltd. Schottky semiconductor device with junction termination extensions
US10347713B2 (en) 2017-09-15 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor device having a triple region resurf structure

Also Published As

Publication number Publication date
DE112015002153T5 (de) 2017-01-26
US10727304B2 (en) 2020-07-28
JPWO2016103814A1 (ja) 2017-05-25
CN106463547B (zh) 2019-10-18
US20170084701A1 (en) 2017-03-23
JP6323570B2 (ja) 2018-05-16
CN106463547A (zh) 2017-02-22
US10374043B2 (en) 2019-08-06
US20190305089A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP6323570B2 (ja) 半導体装置
US11728377B2 (en) Semiconductor device
US10964809B2 (en) Semiconductor device and manufacturing process therefor
JP3908572B2 (ja) 半導体素子
JP5741567B2 (ja) 半導体装置
JP6910944B2 (ja) 半導体装置
CN104704635A (zh) 半导体装置及其制造方法
US10032866B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2011204796A (ja) 半導体装置およびその製造方法
TW200947701A (en) Improved sawtooth electric field drift region structure for power semiconductor devices
JP2009164486A (ja) 縦型ダイオードとその製造方法
JP2007116190A (ja) 半導体素子およびその製造方法
JP2013038101A (ja) 半導体装置およびその製造方法
WO2019242036A1 (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
JP4867131B2 (ja) 半導体装置およびその製造方法
JP6129117B2 (ja) 半導体装置及びその製造方法
CN114072922B (zh) 半导体装置及其制造方法
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
JP6592083B2 (ja) 半導体装置およびその製造方法、並びにパワーモジュール
KR101454470B1 (ko) 슈퍼정션 반도체 및 제조방법
US8872261B2 (en) Semiconductor device and manufacturing method of the same
CN108475704B (zh) 碳化硅半导体装置
TWI798254B (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
CN104332489A (zh) 半导体器件的具有表面超级结结构的终端
JP2020533810A (ja) グリッドを製造するための方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15872383

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016565966

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015002153

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15872383

Country of ref document: EP

Kind code of ref document: A1